nsz Git - libfirm/blob - ir/be/ia32/ia32_optimize.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       Implements several optimizations for IA32.
  23  * @author      Matthias Braun, Christian Wuerdig
  24  */
  25 #include "config.h"
  26
  27 #include "irnode.h"
  28 #include "irprog_t.h"
  29 #include "ircons.h"
  30 #include "irtools.h"
  31 #include "firm_types.h"
  32 #include "iredges.h"
  33 #include "tv.h"
  34 #include "irgmod.h"
  35 #include "irgwalk.h"
  36 #include "heights.h"
  37 #include "irprintf.h"
  38 #include "irdump.h"
  39 #include "error.h"
  40 #include "firmstat_t.h"
  41
  42 #include "be_t.h"
  43 #include "beabi.h"
  44 #include "benode.h"
  45 #include "besched.h"
  46 #include "bepeephole.h"
  47
  48 #include "ia32_new_nodes.h"
  49 #include "ia32_optimize.h"
  50 #include "bearch_ia32_t.h"
  51 #include "gen_ia32_regalloc_if.h"
  52 #include "ia32_common_transform.h"
  53 #include "ia32_transform.h"
  54 #include "ia32_dbg_stat.h"
  55 #include "ia32_architecture.h"
  56
  57 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  58
  59 static void copy_mark(const ir_node *old, ir_node *newn)
  60 {
  61         if (is_ia32_is_reload(old))
  62                 set_ia32_is_reload(newn);
  63         if (is_ia32_is_spill(old))
  64                 set_ia32_is_spill(newn);
  65         if (is_ia32_is_remat(old))
  66                 set_ia32_is_remat(newn);
  67 }
  68
  69 typedef enum produces_flag_t {
  70         produces_no_flag,
  71         produces_zero_sign,
  72         produces_zero_in_carry
  73 } produces_flag_t;
  74
  75 /**
  76  * Return which usable flag the given node produces about the result.
  77  * That is zero (ZF) and sign(SF).
  78  * We do not check for carry (CF) or overflow (OF).
  79  *
  80  * @param node  the node to check
  81  * @param pn    the projection number of the used result
  82  */
  83 static produces_flag_t check_produces_zero_sign(ir_node *node, int pn)
  84 {
  85         ir_node                     *count;
  86         const ia32_immediate_attr_t *imm_attr;
  87
  88         if (!is_ia32_irn(node))
  89                 return produces_no_flag;
  90
  91         switch (get_ia32_irn_opcode(node)) {
  92                 case iro_ia32_Add:
  93                 case iro_ia32_Adc:
  94                 case iro_ia32_And:
  95                 case iro_ia32_Or:
  96                 case iro_ia32_Xor:
  97                 case iro_ia32_Sub:
  98                 case iro_ia32_Sbb:
  99                 case iro_ia32_Neg:
 100                 case iro_ia32_Inc:
 101                 case iro_ia32_Dec:
 102                         break;
 103
 104                 case iro_ia32_ShlD:
 105                 case iro_ia32_ShrD:
 106                         assert((int)n_ia32_ShlD_count == (int)n_ia32_ShrD_count);
 107                         count = get_irn_n(node, n_ia32_ShlD_count);
 108                         goto check_shift_amount;
 109
 110                 case iro_ia32_Shl:
 111                 case iro_ia32_Shr:
 112                 case iro_ia32_Sar:
 113                         assert((int)n_ia32_Shl_count == (int)n_ia32_Shr_count
 114                                         && (int)n_ia32_Shl_count == (int)n_ia32_Sar_count);
 115                         count = get_irn_n(node, n_ia32_Shl_count);
 116 check_shift_amount:
 117                         /* when shift count is zero the flags are not affected, so we can only
 118                          * do this for constants != 0 */
 119                         if (!is_ia32_Immediate(count))
 120                                 return produces_no_flag;
 121
 122                         imm_attr = get_ia32_immediate_attr_const(count);
 123                         if (imm_attr->symconst != NULL)
 124                                 return produces_no_flag;
 125                         if ((imm_attr->offset & 0x1f) == 0)
 126                                 return produces_no_flag;
 127                         break;
 128
 129                 case iro_ia32_Mul:
 130                         return pn == pn_ia32_Mul_res_high ?
 131                                 produces_zero_in_carry : produces_no_flag;
 132
 133                 default:
 134                         return produces_no_flag;
 135         }
 136
 137         return pn == pn_ia32_res ? produces_zero_sign : produces_no_flag;
 138 }
 139
 140 /**
 141  * Replace Cmp(x, 0) by a Test(x, x)
 142  */
 143 static void peephole_ia32_Cmp(ir_node *const node)
 144 {
 145         if (get_ia32_op_type(node) != ia32_Normal)
 146                 return;
 147
 148         ir_node *const right = get_irn_n(node, n_ia32_Cmp_right);
 149         if (!is_ia32_Immediate(right))
 150                 return;
 151
 152         ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 153         if (imm->symconst != NULL || imm->offset != 0)
 154                 return;
 155
 156         dbg_info *const dbgi         = get_irn_dbg_info(node);
 157         ir_node  *const block        = get_nodes_block(node);
 158         ir_graph *const irg          = get_Block_irg(block);
 159         ir_node  *const noreg        = ia32_new_NoReg_gp(irg);
 160         ir_node  *const nomem        = get_irg_no_mem(irg);
 161         ir_node  *const op           = get_irn_n(node, n_ia32_Cmp_left);
 162         int       const ins_permuted = get_ia32_attr(node)->data.ins_permuted;
 163
 164         ir_mode *const ls_mode = get_ia32_ls_mode(node);
 165         ir_node *const test    = get_mode_size_bits(ls_mode) == 8
 166                 ? new_bd_ia32_Test_8bit(dbgi, block, noreg, noreg, nomem, op, op, ins_permuted)
 167                 : new_bd_ia32_Test     (dbgi, block, noreg, noreg, nomem, op, op, ins_permuted);
 168         set_ia32_ls_mode(test, ls_mode);
 169
 170         arch_register_t const *const reg = arch_get_irn_register_out(node, pn_ia32_Cmp_eflags);
 171         arch_set_irn_register_out(test, pn_ia32_Test_eflags, reg);
 172
 173         foreach_out_edge_safe(node, edge) {
 174                 ir_node *const user = get_edge_src_irn(edge);
 175
 176                 if (is_Proj(user))
 177                         exchange(user, test);
 178         }
 179
 180         sched_add_before(node, test);
 181         copy_mark(node, test);
 182         be_peephole_exchange(node, test);
 183 }
 184
 185 /**
 186  * Peephole optimization for Test instructions.
 187  * - Remove the Test, if an appropriate flag was produced which is still live
 188  * - Change a Test(x, c) to 8Bit, if 0 <= c < 256 (3 byte shorter opcode)
 189  */
 190 static void peephole_ia32_Test(ir_node *node)
 191 {
 192         ir_node *left  = get_irn_n(node, n_ia32_Test_left);
 193         ir_node *right = get_irn_n(node, n_ia32_Test_right);
 194
 195         if (left == right) { /* we need a test for 0 */
 196                 ir_node         *block = get_nodes_block(node);
 197                 int              pn    = pn_ia32_res;
 198                 ir_node         *op    = left;
 199                 ir_node         *flags_proj;
 200                 ir_mode         *flags_mode;
 201                 ir_mode         *op_mode;
 202                 ir_node         *schedpoint;
 203                 produces_flag_t  produced;
 204
 205                 if (get_nodes_block(left) != block)
 206                         return;
 207
 208                 if (is_Proj(op)) {
 209                         pn = get_Proj_proj(op);
 210                         op = get_Proj_pred(op);
 211                 }
 212
 213                 /* walk schedule up and abort when we find left or some other node
 214                  * destroys the flags */
 215                 schedpoint = node;
 216                 for (;;) {
 217                         schedpoint = sched_prev(schedpoint);
 218                         if (schedpoint == op)
 219                                 break;
 220                         if (arch_irn_is(schedpoint, modify_flags))
 221                                 return;
 222                         if (schedpoint == block)
 223                                 panic("couldn't find left");
 224                 }
 225
 226                 produced = check_produces_zero_sign(op, pn);
 227                 if (produced == produces_no_flag)
 228                         return;
 229
 230                 /* make sure users only look at the sign/zero flag */
 231                 foreach_out_edge(node, edge) {
 232                         ir_node              *user = get_edge_src_irn(edge);
 233                         ia32_condition_code_t cc  = get_ia32_condcode(user);
 234
 235                         if (cc == ia32_cc_equal || cc == ia32_cc_not_equal)
 236                                 continue;
 237                         if (produced == produces_zero_sign
 238                                 && (cc == ia32_cc_sign || cc == ia32_cc_not_sign)) {
 239                                 continue;
 240                         }
 241                         return;
 242                 }
 243
 244                 op_mode = get_ia32_ls_mode(op);
 245                 if (op_mode == NULL)
 246                         op_mode = get_irn_mode(op);
 247
 248                 /* Make sure we operate on the same bit size */
 249                 if (get_mode_size_bits(op_mode) != get_mode_size_bits(get_ia32_ls_mode(node)))
 250                         return;
 251
 252                 if (produced == produces_zero_in_carry) {
 253                         /* patch users to look at the carry instead of the zero flag */
 254                         foreach_out_edge(node, edge) {
 255                                 ir_node              *user = get_edge_src_irn(edge);
 256                                 ia32_condition_code_t cc   = get_ia32_condcode(user);
 257
 258                                 switch (cc) {
 259                                 case ia32_cc_equal:     cc = ia32_cc_above_equal; break;
 260                                 case ia32_cc_not_equal: cc = ia32_cc_below;       break;
 261                                 default: panic("unexpected pn");
 262                                 }
 263                                 set_ia32_condcode(user, cc);
 264                         }
 265                 }
 266
 267                 if (get_irn_mode(op) != mode_T) {
 268                         set_irn_mode(op, mode_T);
 269
 270                         /* If there are other users, reroute them to result proj */
 271                         if (get_irn_n_edges(op) != 2) {
 272                                 ir_node *res = new_r_Proj(op, mode_Iu, pn_ia32_res);
 273                                 edges_reroute_except(op, res, res);
 274                         }
 275                 } else {
 276                         if (get_irn_n_edges(left) == 2)
 277                                 kill_node(left);
 278                 }
 279
 280                 flags_mode = ia32_reg_classes[CLASS_ia32_flags].mode;
 281                 flags_proj = new_r_Proj(op, flags_mode, pn_ia32_flags);
 282                 arch_set_irn_register(flags_proj, &ia32_registers[REG_EFLAGS]);
 283
 284                 assert(get_irn_mode(node) != mode_T);
 285
 286                 be_peephole_exchange(node, flags_proj);
 287         } else if (is_ia32_Immediate(right)) {
 288                 ia32_immediate_attr_t const *const imm = get_ia32_immediate_attr_const(right);
 289                 unsigned                           offset;
 290
 291                 /* A test with a symconst is rather strange, but better safe than sorry */
 292                 if (imm->symconst != NULL)
 293                         return;
 294
 295                 offset = imm->offset;
 296                 if (get_ia32_op_type(node) == ia32_AddrModeS) {
 297                         ia32_attr_t *const attr = get_ia32_attr(node);
 298                         ir_graph    *const irg  = get_irn_irg(node);
 299
 300                         if ((offset & 0xFFFFFF00) == 0) {
 301                                 /* attr->am_offs += 0; */
 302                         } else if ((offset & 0xFFFF00FF) == 0) {
 303                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >>  8);
 304                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 305                                 attr->am_offs += 1;
 306                         } else if ((offset & 0xFF00FFFF) == 0) {
 307                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 16);
 308                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 309                                 attr->am_offs += 2;
 310                         } else if ((offset & 0x00FFFFFF) == 0) {
 311                                 ir_node *imm_node = ia32_create_Immediate(irg, NULL, 0, offset >> 24);
 312                                 set_irn_n(node, n_ia32_Test_right, imm_node);
 313                                 attr->am_offs += 3;
 314                         } else {
 315                                 return;
 316                         }
 317                 } else if (offset < 256) {
 318                         arch_register_t const* const reg = arch_get_irn_register(left);
 319
 320                         if (reg != &ia32_registers[REG_EAX] &&
 321                                         reg != &ia32_registers[REG_EBX] &&
 322                                         reg != &ia32_registers[REG_ECX] &&
 323                                         reg != &ia32_registers[REG_EDX]) {
 324                                 return;
 325                         }
 326                 } else {
 327                         return;
 328                 }
 329
 330                 /* Technically we should build a Test8Bit because of the register
 331                  * constraints, but nobody changes registers at this point anymore. */
 332                 set_ia32_ls_mode(node, mode_Bu);
 333         }
 334 }
 335
 336 /**
 337  * AMD Athlon works faster when RET is not destination of
 338  * conditional jump or directly preceded by other jump instruction.
 339  * Can be avoided by placing a Rep prefix before the return.
 340  */
 341 static void peephole_ia32_Return(ir_node *node)
 342 {
 343         if (!ia32_cg_config.use_pad_return)
 344                 return;
 345
 346         /* check if this return is the first on the block */
 347         sched_foreach_reverse_from(node, irn) {
 348                 switch (get_irn_opcode(irn)) {
 349                 case beo_Return:
 350                         /* the return node itself, ignore */
 351                         continue;
 352                 case iro_Start:
 353                 case beo_Start:
 354                         /* ignore no code generated */
 355                         continue;
 356                 case beo_IncSP:
 357                         /* arg, IncSP 0 nodes might occur, ignore these */
 358                         if (be_get_IncSP_offset(irn) == 0)
 359                                 continue;
 360                         return;
 361                 case iro_Phi:
 362                         continue;
 363                 default:
 364                         return;
 365                 }
 366         }
 367
 368         /* ensure, that the 3 byte return is generated */
 369         be_Return_set_emit_pop(node, 1);
 370 }
 371
 372 /* only optimize up to 48 stores behind IncSPs */
 373 #define MAXPUSH_OPTIMIZE    48
 374
 375 /**
 376  * Tries to create Push's from IncSP, Store combinations.
 377  * The Stores are replaced by Push's, the IncSP is modified
 378  * (possibly into IncSP 0, but not removed).
 379  */
 380 static void peephole_IncSP_Store_to_push(ir_node *irn)
 381 {
 382         int       i;
 383         int       maxslot;
 384         int       inc_ofs;
 385         ir_node  *node;
 386         ir_node  *stores[MAXPUSH_OPTIMIZE];
 387         ir_node  *block;
 388         ir_graph *irg;
 389         ir_node  *curr_sp;
 390         ir_mode  *spmode;
 391         ir_node  *first_push = NULL;
 392
 393         memset(stores, 0, sizeof(stores));
 394
 395         assert(be_is_IncSP(irn));
 396
 397         inc_ofs = be_get_IncSP_offset(irn);
 398         if (inc_ofs < 4)
 399                 return;
 400
 401         /*
 402          * We first walk the schedule after the IncSP node as long as we find
 403          * suitable Stores that could be transformed to a Push.
 404          * We save them into the stores array which is sorted by the frame offset/4
 405          * attached to the node
 406          */
 407         maxslot = -1;
 408         for (node = sched_next(irn); !sched_is_end(node); node = sched_next(node)) {
 409                 ir_node *mem;
 410                 int offset;
 411                 int storeslot;
 412
 413                 /* it has to be a Store */
 414                 if (!is_ia32_Store(node))
 415                         break;
 416
 417                 /* it has to use our sp value */
 418                 if (get_irn_n(node, n_ia32_base) != irn)
 419                         continue;
 420                 /* Store has to be attached to NoMem */
 421                 mem = get_irn_n(node, n_ia32_mem);
 422                 if (!is_NoMem(mem))
 423                         continue;
 424
 425                 /* unfortunately we can't support the full AMs possible for push at the
 426                  * moment. TODO: fix this */
 427                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 428                         break;
 429
 430                 offset = get_ia32_am_offs_int(node);
 431                 /* we should NEVER access uninitialized stack BELOW the current SP */
 432                 assert(offset >= 0);
 433
 434                 /* storing at half-slots is bad */
 435                 if ((offset & 3) != 0)
 436                         break;
 437
 438                 if (inc_ofs - 4 < offset || offset >= MAXPUSH_OPTIMIZE * 4)
 439                         continue;
 440                 storeslot = offset >> 2;
 441
 442                 /* storing into the same slot twice is bad (and shouldn't happen...) */
 443                 if (stores[storeslot] != NULL)
 444                         break;
 445
 446                 stores[storeslot] = node;
 447                 if (storeslot > maxslot)
 448                         maxslot = storeslot;
 449         }
 450
 451         curr_sp = irn;
 452
 453         for (i = -1; i < maxslot; ++i) {
 454                 if (stores[i + 1] == NULL)
 455                         break;
 456         }
 457
 458         /* walk through the Stores and create Pushs for them */
 459         block  = get_nodes_block(irn);
 460         spmode = get_irn_mode(irn);
 461         irg    = get_irn_irg(irn);
 462         for (; i >= 0; --i) {
 463                 const arch_register_t *spreg;
 464                 ir_node *push;
 465                 ir_node *val, *mem, *mem_proj;
 466                 ir_node *store = stores[i];
 467                 ir_node *noreg = ia32_new_NoReg_gp(irg);
 468
 469                 val = get_irn_n(store, n_ia32_unary_op);
 470                 mem = get_irn_n(store, n_ia32_mem);
 471                 spreg = arch_get_irn_register(curr_sp);
 472
 473                 push = new_bd_ia32_Push(get_irn_dbg_info(store), block, noreg, noreg,
 474                                         mem, val, curr_sp);
 475                 copy_mark(store, push);
 476
 477                 if (first_push == NULL)
 478                         first_push = push;
 479
 480                 sched_add_after(skip_Proj(curr_sp), push);
 481
 482                 /* create stackpointer Proj */
 483                 curr_sp = new_r_Proj(push, spmode, pn_ia32_Push_stack);
 484                 arch_set_irn_register(curr_sp, spreg);
 485
 486                 /* create memory Proj */
 487                 mem_proj = new_r_Proj(push, mode_M, pn_ia32_Push_M);
 488
 489                 /* rewire Store Projs */
 490                 foreach_out_edge_safe(store, edge) {
 491                         ir_node *proj = get_edge_src_irn(edge);
 492                         if (!is_Proj(proj))
 493                                 continue;
 494                         switch (get_Proj_proj(proj)) {
 495                         case pn_ia32_Store_M:
 496                                 exchange(proj, mem_proj);
 497                                 break;
 498                         default:
 499                                 panic("unexpected Proj on Store->IncSp");
 500                         }
 501                 }
 502
 503                 /* use the memproj now */
 504                 be_peephole_exchange(store, push);
 505
 506                 inc_ofs -= 4;
 507         }
 508
 509         foreach_out_edge_safe(irn, edge) {
 510                 ir_node *const src = get_edge_src_irn(edge);
 511                 int      const pos = get_edge_src_pos(edge);
 512
 513                 if (src == first_push)
 514                         continue;
 515
 516                 set_irn_n(src, pos, curr_sp);
 517         }
 518
 519         be_set_IncSP_offset(irn, inc_ofs);
 520 }
 521
 522 #if 0
 523 /**
 524  * Creates a Push instruction before the given schedule point.
 525  *
 526  * @param dbgi        debug info
 527  * @param block       the block
 528  * @param stack       the previous stack value
 529  * @param schedpoint  the new node is added before this node
 530  * @param reg         the register to pop
 531  *
 532  * @return the new stack value
 533  */
 534 static ir_node *create_push(dbg_info *dbgi, ir_node *block,
 535                             ir_node *stack, ir_node *schedpoint)
 536 {
 537         const arch_register_t *esp = &ia32_registers[REG_ESP];
 538
 539         ir_node *val   = ia32_new_NoReg_gp(cg);
 540         ir_node *noreg = ia32_new_NoReg_gp(cg);
 541         ir_graph *irg  = get_irn_irg(block);
 542         ir_node *nomem = get_irg_no_mem(irg);
 543         ir_node *push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, nomem, val, stack);
 544         sched_add_before(schedpoint, push);
 545
 546         stack = new_r_Proj(push, mode_Iu, pn_ia32_Push_stack);
 547         arch_set_irn_register(stack, esp);
 548
 549         return stack;
 550 }
 551
 552 static void peephole_store_incsp(ir_node *store)
 553 {
 554         dbg_info *dbgi;
 555         ir_node  *block;
 556         ir_node  *noreg;
 557         ir_node  *mem;
 558         ir_node  *push;
 559         ir_node  *val;
 560         ir_node  *base;
 561         ir_node  *index;
 562         ir_node  *am_base = get_irn_n(store, n_ia32_Store_base);
 563         if (!be_is_IncSP(am_base)
 564                         || get_nodes_block(am_base) != get_nodes_block(store))
 565                 return;
 566         mem = get_irn_n(store, n_ia32_Store_mem);
 567         if (!is_ia32_NoReg_GP(get_irn_n(store, n_ia32_Store_index))
 568                         || !is_NoMem(mem))
 569                 return;
 570
 571         int incsp_offset = be_get_IncSP_offset(am_base);
 572         if (incsp_offset <= 0)
 573                 return;
 574
 575         /* we have to be at offset 0 */
 576         int my_offset = get_ia32_am_offs_int(store);
 577         if (my_offset != 0) {
 578                 /* TODO here: find out whether there is a store with offset 0 before
 579                  * us and whether we can move it down to our place */
 580                 return;
 581         }
 582         ir_mode *ls_mode = get_ia32_ls_mode(store);
 583         int my_store_size = get_mode_size_bytes(ls_mode);
 584
 585         if (my_offset + my_store_size > incsp_offset)
 586                 return;
 587
 588         /* correctness checking:
 589                 - noone else must write to that stackslot
 590                     (because after translation incsp won't allocate it anymore)
 591         */
 592         sched_foreach_reverse_from(store, node) {
 593                 int i, arity;
 594
 595                 if (node == am_base)
 596                         break;
 597
 598                 /* make sure noone else can use the space on the stack */
 599                 arity = get_irn_arity(node);
 600                 for (i = 0; i < arity; ++i) {
 601                         ir_node *pred = get_irn_n(node, i);
 602                         if (pred != am_base)
 603                                 continue;
 604
 605                         if (i == n_ia32_base &&
 606                                         (get_ia32_op_type(node) == ia32_AddrModeS
 607                                          || get_ia32_op_type(node) == ia32_AddrModeD)) {
 608                                 int      node_offset  = get_ia32_am_offs_int(node);
 609                                 ir_mode *node_ls_mode = get_ia32_ls_mode(node);
 610                                 int      node_size    = get_mode_size_bytes(node_ls_mode);
 611                                 /* overlapping with our position? abort */
 612                                 if (node_offset < my_offset + my_store_size
 613                                                 && node_offset + node_size >= my_offset)
 614                                         return;
 615                                 /* otherwise it's fine */
 616                                 continue;
 617                         }
 618
 619                         /* strange use of esp: abort */
 620                         return;
 621                 }
 622         }
 623
 624         /* all ok, change to push */
 625         dbgi  = get_irn_dbg_info(store);
 626         block = get_nodes_block(store);
 627         noreg = ia32_new_NoReg_gp(cg);
 628         val   = get_irn_n(store, n_ia32_Store_val);
 629
 630         push  = new_bd_ia32_Push(dbgi, block, noreg, noreg, mem,
 631
 632         create_push(dbgi, block, am_base, store);
 633 }
 634 #endif
 635
 636 /**
 637  * Return true if a mode can be stored in the GP register set
 638  */
 639 static inline int mode_needs_gp_reg(ir_mode *mode)
 640 {
 641         if (mode == ia32_mode_fpcw)
 642                 return 0;
 643         if (get_mode_size_bits(mode) > 32)
 644                 return 0;
 645         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 646 }
 647
 648 /**
 649  * Tries to create Pops from Load, IncSP combinations.
 650  * The Loads are replaced by Pops, the IncSP is modified
 651  * (possibly into IncSP 0, but not removed).
 652  */
 653 static void peephole_Load_IncSP_to_pop(ir_node *irn)
 654 {
 655         const arch_register_t *esp = &ia32_registers[REG_ESP];
 656         int      i, maxslot, inc_ofs, ofs;
 657         ir_node  *node, *pred_sp, *block;
 658         ir_node  *loads[MAXPUSH_OPTIMIZE];
 659         unsigned regmask = 0;
 660         unsigned copymask = ~0;
 661
 662         memset(loads, 0, sizeof(loads));
 663         assert(be_is_IncSP(irn));
 664
 665         inc_ofs = -be_get_IncSP_offset(irn);
 666         if (inc_ofs < 4)
 667                 return;
 668
 669         /*
 670          * We first walk the schedule before the IncSP node as long as we find
 671          * suitable Loads that could be transformed to a Pop.
 672          * We save them into the stores array which is sorted by the frame offset/4
 673          * attached to the node
 674          */
 675         maxslot = -1;
 676         pred_sp = be_get_IncSP_pred(irn);
 677         for (node = sched_prev(irn); !sched_is_end(node); node = sched_prev(node)) {
 678                 int offset;
 679                 int loadslot;
 680                 const arch_register_t *sreg, *dreg;
 681
 682                 /* it has to be a Load */
 683                 if (!is_ia32_Load(node)) {
 684                         if (be_is_Copy(node)) {
 685                                 if (!mode_needs_gp_reg(get_irn_mode(node))) {
 686                                         /* not a GP copy, ignore */
 687                                         continue;
 688                                 }
 689                                 dreg = arch_get_irn_register(node);
 690                                 sreg = arch_get_irn_register(be_get_Copy_op(node));
 691                                 if (regmask & copymask & (1 << sreg->index)) {
 692                                         break;
 693                                 }
 694                                 if (regmask & copymask & (1 << dreg->index)) {
 695                                         break;
 696                                 }
 697                                 /* we CAN skip Copies if neither the destination nor the source
 698                                  * is not in our regmask, ie none of our future Pop will overwrite it */
 699                                 regmask |= (1 << dreg->index) | (1 << sreg->index);
 700                                 copymask &= ~((1 << dreg->index) | (1 << sreg->index));
 701                                 continue;
 702                         }
 703                         break;
 704                 }
 705
 706                 /* we can handle only GP loads */
 707                 if (!mode_needs_gp_reg(get_ia32_ls_mode(node)))
 708                         continue;
 709
 710                 /* it has to use our predecessor sp value */
 711                 if (get_irn_n(node, n_ia32_base) != pred_sp) {
 712                         /* it would be ok if this load does not use a Pop result,
 713                          * but we do not check this */
 714                         break;
 715                 }
 716
 717                 /* should have NO index */
 718                 if (!is_ia32_NoReg_GP(get_irn_n(node, n_ia32_index)))
 719                         break;
 720
 721                 offset = get_ia32_am_offs_int(node);
 722                 /* we should NEVER access uninitialized stack BELOW the current SP */
 723                 assert(offset >= 0);
 724
 725                 /* storing at half-slots is bad */
 726                 if ((offset & 3) != 0)
 727                         break;
 728
 729                 if (offset < 0 || offset >= MAXPUSH_OPTIMIZE * 4)
 730                         continue;
 731                 /* ignore those outside the possible windows */
 732                 if (offset > inc_ofs - 4)
 733                         continue;
 734                 loadslot = offset >> 2;
 735
 736                 /* loading from the same slot twice is bad (and shouldn't happen...) */
 737                 if (loads[loadslot] != NULL)
 738                         break;
 739
 740                 dreg = arch_get_irn_register_out(node, pn_ia32_Load_res);
 741                 if (regmask & (1 << dreg->index)) {
 742                         /* this register is already used */
 743                         break;
 744                 }
 745                 regmask |= 1 << dreg->index;
 746
 747                 loads[loadslot] = node;
 748                 if (loadslot > maxslot)
 749                         maxslot = loadslot;
 750         }
 751
 752         if (maxslot < 0)
 753                 return;
 754
 755         /* find the first slot */
 756         for (i = maxslot; i >= 0; --i) {
 757                 ir_node *load = loads[i];
 758
 759                 if (load == NULL)
 760                         break;
 761         }
 762
 763         ofs = inc_ofs - (maxslot + 1) * 4;
 764         inc_ofs = (i+1) * 4;
 765
 766         /* create a new IncSP if needed */
 767         block = get_nodes_block(irn);
 768         if (inc_ofs > 0) {
 769                 pred_sp = be_new_IncSP(esp, block, pred_sp, -inc_ofs, be_get_IncSP_align(irn));
 770                 sched_add_before(irn, pred_sp);
 771         }
 772
 773         /* walk through the Loads and create Pops for them */
 774         for (++i; i <= maxslot; ++i) {
 775                 ir_node *load = loads[i];
 776                 ir_node *mem, *pop;
 777                 const arch_register_t *reg;
 778
 779                 mem = get_irn_n(load, n_ia32_mem);
 780                 reg = arch_get_irn_register_out(load, pn_ia32_Load_res);
 781
 782                 pop = new_bd_ia32_Pop(get_irn_dbg_info(load), block, mem, pred_sp);
 783                 arch_set_irn_register_out(pop, pn_ia32_Load_res, reg);
 784
 785                 copy_mark(load, pop);
 786
 787                 /* create stackpointer Proj */
 788                 pred_sp = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 789                 arch_set_irn_register(pred_sp, esp);
 790
 791                 sched_add_before(irn, pop);
 792
 793                 /* rewire now */
 794                 foreach_out_edge_safe(load, edge) {
 795                         ir_node *proj = get_edge_src_irn(edge);
 796
 797                         set_Proj_pred(proj, pop);
 798                 }
 799
 800                 /* we can remove the Load now */
 801                 sched_remove(load);
 802                 kill_node(load);
 803         }
 804
 805         be_set_IncSP_offset(irn, -ofs);
 806         be_set_IncSP_pred(irn, pred_sp);
 807 }
 808
 809
 810 /**
 811  * Find a free GP register if possible, else return NULL.
 812  */
 813 static const arch_register_t *get_free_gp_reg(ir_graph *irg)
 814 {
 815         be_irg_t *birg = be_birg_from_irg(irg);
 816         int i;
 817
 818         for (i = 0; i < N_ia32_gp_REGS; ++i) {
 819                 const arch_register_t *reg = &ia32_reg_classes[CLASS_ia32_gp].regs[i];
 820                 if (!rbitset_is_set(birg->allocatable_regs, reg->global_index))
 821                         continue;
 822
 823                 if (be_peephole_get_value(reg->global_index) == NULL)
 824                         return reg;
 825         }
 826
 827         return NULL;
 828 }
 829
 830 /**
 831  * Creates a Pop instruction before the given schedule point.
 832  *
 833  * @param dbgi        debug info
 834  * @param block       the block
 835  * @param stack       the previous stack value
 836  * @param schedpoint  the new node is added before this node
 837  * @param reg         the register to pop
 838  *
 839  * @return the new stack value
 840  */
 841 static ir_node *create_pop(dbg_info *dbgi, ir_node *block,
 842                            ir_node *stack, ir_node *schedpoint,
 843                            const arch_register_t *reg)
 844 {
 845         const arch_register_t *esp = &ia32_registers[REG_ESP];
 846         ir_graph *irg = get_irn_irg(block);
 847         ir_node *pop;
 848         ir_node *keep;
 849         ir_node *val;
 850         ir_node *in[1];
 851
 852         pop   = new_bd_ia32_Pop(dbgi, block, get_irg_no_mem(irg), stack);
 853
 854         stack = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_stack);
 855         arch_set_irn_register(stack, esp);
 856         val   = new_r_Proj(pop, mode_Iu, pn_ia32_Pop_res);
 857         arch_set_irn_register(val, reg);
 858
 859         sched_add_before(schedpoint, pop);
 860
 861         in[0] = val;
 862         keep  = be_new_Keep(block, 1, in);
 863         sched_add_before(schedpoint, keep);
 864
 865         return stack;
 866 }
 867
 868 /**
 869  * Optimize an IncSp by replacing it with Push/Pop.
 870  */
 871 static void peephole_be_IncSP(ir_node *node)
 872 {
 873         const arch_register_t *esp = &ia32_registers[REG_ESP];
 874         const arch_register_t *reg;
 875         dbg_info              *dbgi;
 876         ir_node               *block;
 877         ir_node               *stack;
 878         int                    offset;
 879
 880         /* first optimize incsp->incsp combinations */
 881         node = be_peephole_IncSP_IncSP(node);
 882
 883         /* transform IncSP->Store combinations to Push where possible */
 884         peephole_IncSP_Store_to_push(node);
 885
 886         /* transform Load->IncSP combinations to Pop where possible */
 887         peephole_Load_IncSP_to_pop(node);
 888
 889         if (arch_get_irn_register(node) != esp)
 890                 return;
 891
 892         /* replace IncSP -4 by Pop freereg when possible */
 893         offset = be_get_IncSP_offset(node);
 894         if ((offset != -8 || ia32_cg_config.use_add_esp_8) &&
 895             (offset != -4 || ia32_cg_config.use_add_esp_4) &&
 896             (offset != +4 || ia32_cg_config.use_sub_esp_4) &&
 897             (offset != +8 || ia32_cg_config.use_sub_esp_8))
 898                 return;
 899
 900         if (offset < 0) {
 901                 /* we need a free register for pop */
 902                 reg = get_free_gp_reg(get_irn_irg(node));
 903                 if (reg == NULL)
 904                         return;
 905
 906                 dbgi  = get_irn_dbg_info(node);
 907                 block = get_nodes_block(node);
 908                 stack = be_get_IncSP_pred(node);
 909
 910                 stack = create_pop(dbgi, block, stack, node, reg);
 911
 912                 if (offset == -8) {
 913                         stack = create_pop(dbgi, block, stack, node, reg);
 914                 }
 915         } else {
 916                 dbgi  = get_irn_dbg_info(node);
 917                 block = get_nodes_block(node);
 918                 stack = be_get_IncSP_pred(node);
 919                 stack = new_bd_ia32_PushEax(dbgi, block, stack);
 920                 arch_set_irn_register(stack, esp);
 921                 sched_add_before(node, stack);
 922
 923                 if (offset == +8) {
 924                         stack = new_bd_ia32_PushEax(dbgi, block, stack);
 925                         arch_set_irn_register(stack, esp);
 926                         sched_add_before(node, stack);
 927                 }
 928         }
 929
 930         be_peephole_exchange(node, stack);
 931 }
 932
 933 /**
 934  * Peephole optimisation for ia32_Const's
 935  */
 936 static void peephole_ia32_Const(ir_node *node)
 937 {
 938         const ia32_immediate_attr_t *attr = get_ia32_immediate_attr_const(node);
 939         const arch_register_t       *reg;
 940         ir_node                     *block;
 941         dbg_info                    *dbgi;
 942         ir_node                     *xorn;
 943
 944         /* try to transform a mov 0, reg to xor reg reg */
 945         if (attr->offset != 0 || attr->symconst != NULL)
 946                 return;
 947         if (ia32_cg_config.use_mov_0)
 948                 return;
 949         /* xor destroys the flags, so no-one must be using them */
 950         if (be_peephole_get_value(REG_EFLAGS) != NULL)
 951                 return;
 952
 953         reg = arch_get_irn_register(node);
 954         assert(be_peephole_get_reg_value(reg) == NULL);
 955
 956         /* create xor(produceval, produceval) */
 957         block = get_nodes_block(node);
 958         dbgi  = get_irn_dbg_info(node);
 959         xorn  = new_bd_ia32_Xor0(dbgi, block);
 960         arch_set_irn_register(xorn, reg);
 961
 962         sched_add_before(node, xorn);
 963
 964         copy_mark(node, xorn);
 965         be_peephole_exchange(node, xorn);
 966 }
 967
 968 static inline int is_noreg(const ir_node *node)
 969 {
 970         return is_ia32_NoReg_GP(node);
 971 }
 972
 973 ir_node *ia32_immediate_from_long(long val)
 974 {
 975         ir_graph *irg         = current_ir_graph;
 976         ir_node  *start_block = get_irg_start_block(irg);
 977         ir_node  *immediate
 978                 = new_bd_ia32_Immediate(NULL, start_block, NULL, 0, 0, val);
 979         arch_set_irn_register(immediate, &ia32_registers[REG_GP_NOREG]);
 980
 981         return immediate;
 982 }
 983
 984 static ir_node *create_immediate_from_am(const ir_node *node)
 985 {
 986         ir_node   *block   = get_nodes_block(node);
 987         int        offset  = get_ia32_am_offs_int(node);
 988         int        sc_sign = is_ia32_am_sc_sign(node);
 989         const ia32_attr_t *attr = get_ia32_attr_const(node);
 990         int        sc_no_pic_adjust = attr->data.am_sc_no_pic_adjust;
 991         ir_entity *entity  = get_ia32_am_sc(node);
 992         ir_node   *res;
 993
 994         res = new_bd_ia32_Immediate(NULL, block, entity, sc_sign, sc_no_pic_adjust,
 995                                     offset);
 996         arch_set_irn_register(res, &ia32_registers[REG_GP_NOREG]);
 997         return res;
 998 }
 999
1000 static int is_am_one(const ir_node *node)
1001 {
1002         int        offset  = get_ia32_am_offs_int(node);
1003         ir_entity *entity  = get_ia32_am_sc(node);
1004
1005         return offset == 1 && entity == NULL;
1006 }
1007
1008 static int is_am_minus_one(const ir_node *node)
1009 {
1010         int        offset  = get_ia32_am_offs_int(node);
1011         ir_entity *entity  = get_ia32_am_sc(node);
1012
1013         return offset == -1 && entity == NULL;
1014 }
1015
1016 /**
1017  * Transforms a LEA into an Add or SHL if possible.
1018  */
1019 static void peephole_ia32_Lea(ir_node *node)
1020 {
1021         ir_node               *base;
1022         ir_node               *index;
1023         const arch_register_t *base_reg;
1024         const arch_register_t *index_reg;
1025         const arch_register_t *out_reg;
1026         int                    scale;
1027         int                    has_immediates;
1028         ir_node               *op1;
1029         ir_node               *op2;
1030         dbg_info              *dbgi;
1031         ir_node               *block;
1032         ir_node               *res;
1033
1034         assert(is_ia32_Lea(node));
1035
1036         /* we can only do this if it is allowed to clobber the flags */
1037         if (be_peephole_get_value(REG_EFLAGS) != NULL)
1038                 return;
1039
1040         base  = get_irn_n(node, n_ia32_Lea_base);
1041         index = get_irn_n(node, n_ia32_Lea_index);
1042
1043         if (is_noreg(base)) {
1044                 base     = NULL;
1045                 base_reg = NULL;
1046         } else {
1047                 base_reg = arch_get_irn_register(base);
1048         }
1049         if (is_noreg(index)) {
1050                 index     = NULL;
1051                 index_reg = NULL;
1052         } else {
1053                 index_reg = arch_get_irn_register(index);
1054         }
1055
1056         if (base == NULL && index == NULL) {
1057                 /* we shouldn't construct these in the first place... */
1058 #ifdef DEBUG_libfirm
1059                 ir_fprintf(stderr, "Optimisation warning: found immediate only lea\n");
1060 #endif
1061                 return;
1062         }
1063
1064         out_reg = arch_get_irn_register(node);
1065         scale   = get_ia32_am_scale(node);
1066         assert(!is_ia32_need_stackent(node) || get_ia32_frame_ent(node) != NULL);
1067         /* check if we have immediates values (frame entities should already be
1068          * expressed in the offsets) */
1069         if (get_ia32_am_offs_int(node) != 0 || get_ia32_am_sc(node) != NULL) {
1070                 has_immediates = 1;
1071         } else {
1072                 has_immediates = 0;
1073         }
1074
1075         /* we can transform leas where the out register is the same as either the
1076          * base or index register back to an Add or Shl */
1077         if (out_reg == base_reg) {
1078                 if (index == NULL) {
1079 #ifdef DEBUG_libfirm
1080                         if (!has_immediates) {
1081                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1082                                            "just a copy\n");
1083                         }
1084 #endif
1085                         op1 = base;
1086                         goto make_add_immediate;
1087                 }
1088                 if (scale == 0 && !has_immediates) {
1089                         op1 = base;
1090                         op2 = index;
1091                         goto make_add;
1092                 }
1093                 /* can't create an add */
1094                 return;
1095         } else if (out_reg == index_reg) {
1096                 if (base == NULL) {
1097                         if (has_immediates && scale == 0) {
1098                                 op1 = index;
1099                                 goto make_add_immediate;
1100                         } else if (!has_immediates && scale > 0) {
1101                                 op1 = index;
1102                                 op2 = ia32_immediate_from_long(scale);
1103                                 goto make_shl;
1104                         } else if (!has_immediates) {
1105 #ifdef DEBUG_libfirm
1106                                 ir_fprintf(stderr, "Optimisation warning: found lea which is "
1107                                            "just a copy\n");
1108 #endif
1109                         }
1110                 } else if (scale == 0 && !has_immediates) {
1111                         op1 = index;
1112                         op2 = base;
1113                         goto make_add;
1114                 }
1115                 /* can't create an add */
1116                 return;
1117         } else {
1118                 /* can't create an add */
1119                 return;
1120         }
1121
1122 make_add_immediate:
1123         if (ia32_cg_config.use_incdec) {
1124                 if (is_am_one(node)) {
1125                         dbgi  = get_irn_dbg_info(node);
1126                         block = get_nodes_block(node);
1127                         res   = new_bd_ia32_Inc(dbgi, block, op1);
1128                         arch_set_irn_register(res, out_reg);
1129                         goto exchange;
1130                 }
1131                 if (is_am_minus_one(node)) {
1132                         dbgi  = get_irn_dbg_info(node);
1133                         block = get_nodes_block(node);
1134                         res   = new_bd_ia32_Dec(dbgi, block, op1);
1135                         arch_set_irn_register(res, out_reg);
1136                         goto exchange;
1137                 }
1138         }
1139         op2 = create_immediate_from_am(node);
1140
1141 make_add:
1142         dbgi  = get_irn_dbg_info(node);
1143         block = get_nodes_block(node);
1144         ir_graph *irg   = get_irn_irg(node);
1145         ir_node  *noreg = ia32_new_NoReg_gp(irg);
1146         ir_node  *nomem = get_irg_no_mem(irg);
1147         res   = new_bd_ia32_Add(dbgi, block, noreg, noreg, nomem, op1, op2);
1148         arch_set_irn_register(res, out_reg);
1149         set_ia32_commutative(res);
1150         goto exchange;
1151
1152 make_shl:
1153         dbgi  = get_irn_dbg_info(node);
1154         block = get_nodes_block(node);
1155         res   = new_bd_ia32_Shl(dbgi, block, op1, op2);
1156         arch_set_irn_register(res, out_reg);
1157         goto exchange;
1158
1159 exchange:
1160         SET_IA32_ORIG_NODE(res, node);
1161
1162         /* add new ADD/SHL to schedule */
1163         DBG_OPT_LEA2ADD(node, res);
1164
1165         /* exchange the Add and the LEA */
1166         sched_add_before(node, res);
1167         copy_mark(node, res);
1168         be_peephole_exchange(node, res);
1169 }
1170
1171 /**
1172  * Split a Imul mem, imm into a Load mem and Imul reg, imm if possible.
1173  */
1174 static void peephole_ia32_Imul_split(ir_node *imul)
1175 {
1176         const ir_node         *right = get_irn_n(imul, n_ia32_IMul_right);
1177         const arch_register_t *reg;
1178         ir_node               *res;
1179
1180         if (!is_ia32_Immediate(right) || get_ia32_op_type(imul) != ia32_AddrModeS) {
1181                 /* no memory, imm form ignore */
1182                 return;
1183         }
1184         /* we need a free register */
1185         reg = get_free_gp_reg(get_irn_irg(imul));
1186         if (reg == NULL)
1187                 return;
1188
1189         /* fine, we can rebuild it */
1190         res = ia32_turn_back_am(imul);
1191         arch_set_irn_register(res, reg);
1192 }
1193
1194 /**
1195  * Replace xorps r,r and xorpd r,r by pxor r,r
1196  */
1197 static void peephole_ia32_xZero(ir_node *xorn)
1198 {
1199         set_irn_op(xorn, op_ia32_xPzero);
1200 }
1201
1202 /**
1203  * Replace 16bit sign extension from ax to eax by shorter cwtl
1204  */
1205 static void peephole_ia32_Conv_I2I(ir_node *node)
1206 {
1207         const arch_register_t *eax          = &ia32_registers[REG_EAX];
1208         ir_mode               *smaller_mode = get_ia32_ls_mode(node);
1209         ir_node               *val          = get_irn_n(node, n_ia32_Conv_I2I_val);
1210         dbg_info              *dbgi;
1211         ir_node               *block;
1212         ir_node               *cwtl;
1213
1214         if (get_mode_size_bits(smaller_mode) != 16 ||
1215                         !mode_is_signed(smaller_mode)          ||
1216                         eax != arch_get_irn_register(val)      ||
1217                         eax != arch_get_irn_register_out(node, pn_ia32_Conv_I2I_res))
1218                 return;
1219
1220         dbgi  = get_irn_dbg_info(node);
1221         block = get_nodes_block(node);
1222         cwtl  = new_bd_ia32_Cwtl(dbgi, block, val);
1223         arch_set_irn_register(cwtl, eax);
1224         sched_add_before(node, cwtl);
1225         be_peephole_exchange(node, cwtl);
1226 }
1227
1228 /**
1229  * Register a peephole optimisation function.
1230  */
1231 static void register_peephole_optimisation(ir_op *op, peephole_opt_func func)
1232 {
1233         assert(op->ops.generic == NULL);
1234         op->ops.generic = (op_func)func;
1235 }
1236
1237 /* Perform peephole-optimizations. */
1238 void ia32_peephole_optimization(ir_graph *irg)
1239 {
1240         /* we currently do it in 2 passes because:
1241          *    Lea -> Add could be usefull as flag producer for Test later
1242          */
1243
1244         /* pass 1 */
1245         ir_clear_opcodes_generic_func();
1246         register_peephole_optimisation(op_ia32_Cmp,      peephole_ia32_Cmp);
1247         register_peephole_optimisation(op_ia32_Lea,      peephole_ia32_Lea);
1248         if (ia32_cg_config.use_short_sex_eax)
1249                 register_peephole_optimisation(op_ia32_Conv_I2I, peephole_ia32_Conv_I2I);
1250         if (ia32_cg_config.use_pxor)
1251                 register_peephole_optimisation(op_ia32_xZero, peephole_ia32_xZero);
1252         if (! ia32_cg_config.use_imul_mem_imm32)
1253                 register_peephole_optimisation(op_ia32_IMul, peephole_ia32_Imul_split);
1254         be_peephole_opt(irg);
1255
1256         /* pass 2 */
1257         ir_clear_opcodes_generic_func();
1258         register_peephole_optimisation(op_ia32_Const, peephole_ia32_Const);
1259         register_peephole_optimisation(op_be_IncSP,   peephole_be_IncSP);
1260         register_peephole_optimisation(op_ia32_Test,  peephole_ia32_Test);
1261         register_peephole_optimisation(op_be_Return,  peephole_ia32_Return);
1262         be_peephole_opt(irg);
1263 }
1264
1265 /**
1266  * Removes node from schedule if it is not used anymore. If irn is a mode_T node
1267  * all its Projs are removed as well.
1268  * @param irn  The irn to be removed from schedule
1269  */
1270 static inline void try_kill(ir_node *node)
1271 {
1272         if (get_irn_mode(node) == mode_T) {
1273                 foreach_out_edge_safe(node, edge) {
1274                         ir_node *proj = get_edge_src_irn(edge);
1275                         try_kill(proj);
1276                 }
1277         }
1278
1279         if (get_irn_n_edges(node) != 0)
1280                 return;
1281
1282         if (sched_is_scheduled(node)) {
1283                 sched_remove(node);
1284         }
1285
1286         kill_node(node);
1287 }
1288
1289 static void optimize_conv_store(ir_node *node)
1290 {
1291         ir_node *pred;
1292         ir_node *pred_proj;
1293         ir_mode *conv_mode;
1294         ir_mode *store_mode;
1295
1296         if (!is_ia32_Store(node))
1297                 return;
1298
1299         pred_proj = get_irn_n(node, n_ia32_Store_val);
1300         if (is_Proj(pred_proj)) {
1301                 pred = get_Proj_pred(pred_proj);
1302         } else {
1303                 pred = pred_proj;
1304         }
1305         if (!is_ia32_Conv_I2I(pred))
1306                 return;
1307         if (get_ia32_op_type(pred) != ia32_Normal)
1308                 return;
1309
1310         /* the store only stores the lower bits, so we only need the conv
1311          * it it shrinks the mode */
1312         conv_mode  = get_ia32_ls_mode(pred);
1313         store_mode = get_ia32_ls_mode(node);
1314         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(store_mode))
1315                 return;
1316
1317         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Store(Conv) (%+F, %+F)\n", node, pred);
1318         set_irn_n(node, n_ia32_Store_val, get_irn_n(pred, n_ia32_Conv_I2I_val));
1319         if (get_irn_n_edges(pred_proj) == 0) {
1320                 kill_node(pred_proj);
1321                 if (pred != pred_proj)
1322                         kill_node(pred);
1323         }
1324 }
1325
1326 static void optimize_load_conv(ir_node *node)
1327 {
1328         ir_node *pred, *predpred;
1329         ir_mode *load_mode;
1330         ir_mode *conv_mode;
1331
1332         if (!is_ia32_Conv_I2I(node))
1333                 return;
1334
1335         pred = get_irn_n(node, n_ia32_Conv_I2I_val);
1336         if (!is_Proj(pred))
1337                 return;
1338
1339         predpred = get_Proj_pred(pred);
1340         if (!is_ia32_Load(predpred))
1341                 return;
1342
1343         /* the load is sign extending the upper bits, so we only need the conv
1344          * if it shrinks the mode */
1345         load_mode = get_ia32_ls_mode(predpred);
1346         conv_mode = get_ia32_ls_mode(node);
1347         if (get_mode_size_bits(conv_mode) < get_mode_size_bits(load_mode))
1348                 return;
1349
1350         if (get_mode_sign(conv_mode) != get_mode_sign(load_mode)) {
1351                 /* change the load if it has only 1 user */
1352                 if (get_irn_n_edges(pred) == 1) {
1353                         ir_mode *newmode;
1354                         if (get_mode_sign(conv_mode)) {
1355                                 newmode = find_signed_mode(load_mode);
1356                         } else {
1357                                 newmode = find_unsigned_mode(load_mode);
1358                         }
1359                         assert(newmode != NULL);
1360                         set_ia32_ls_mode(predpred, newmode);
1361                 } else {
1362                         /* otherwise we have to keep the conv */
1363                         return;
1364                 }
1365         }
1366
1367         /* kill the conv */
1368         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Load) (%+F, %+F)\n", node, predpred);
1369         exchange(node, pred);
1370 }
1371
1372 static void optimize_conv_conv(ir_node *node)
1373 {
1374         ir_node *pred_proj, *pred, *result_conv;
1375         ir_mode *pred_mode, *conv_mode;
1376         int      conv_mode_bits;
1377         int      pred_mode_bits;
1378
1379         if (!is_ia32_Conv_I2I(node))
1380                 return;
1381
1382         pred_proj = get_irn_n(node, n_ia32_Conv_I2I_val);
1383         if (is_Proj(pred_proj))
1384                 pred = get_Proj_pred(pred_proj);
1385         else
1386                 pred = pred_proj;
1387
1388         if (!is_ia32_Conv_I2I(pred))
1389                 return;
1390
1391         /* we know that after a conv, the upper bits are sign extended
1392          * so we only need the 2nd conv if it shrinks the mode */
1393         conv_mode      = get_ia32_ls_mode(node);
1394         conv_mode_bits = get_mode_size_bits(conv_mode);
1395         pred_mode      = get_ia32_ls_mode(pred);
1396         pred_mode_bits = get_mode_size_bits(pred_mode);
1397
1398         if (conv_mode_bits == pred_mode_bits
1399                         && get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1400                 result_conv = pred_proj;
1401         } else if (conv_mode_bits <= pred_mode_bits) {
1402                 /* if 2nd conv is smaller then first conv, then we can always take the
1403                  * 2nd conv */
1404                 if (get_irn_n_edges(pred_proj) == 1) {
1405                         result_conv = pred_proj;
1406                         set_ia32_ls_mode(pred, conv_mode);
1407
1408                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1409                         if (get_mode_size_bits(conv_mode) == 8) {
1410                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1411                                 set_irn_op(pred, op_ia32_Conv_I2I);
1412                                 arch_set_irn_register_reqs_in(pred, reqs);
1413                         }
1414                 } else {
1415                         /* we don't want to end up with 2 loads, so we better do nothing */
1416                         if (get_irn_mode(pred) == mode_T) {
1417                                 return;
1418                         }
1419
1420                         result_conv = exact_copy(pred);
1421                         set_ia32_ls_mode(result_conv, conv_mode);
1422
1423                         /* Argh:We must change the opcode to 8bit AND copy the register constraints */
1424                         if (get_mode_size_bits(conv_mode) == 8) {
1425                                 const arch_register_req_t **reqs = arch_get_irn_register_reqs_in(node);
1426                                 set_irn_op(result_conv, op_ia32_Conv_I2I);
1427                                 arch_set_irn_register_reqs_in(result_conv, reqs);
1428                         }
1429                 }
1430         } else {
1431                 /* if both convs have the same sign, then we can take the smaller one */
1432                 if (get_mode_sign(conv_mode) == get_mode_sign(pred_mode)) {
1433                         result_conv = pred_proj;
1434                 } else {
1435                         /* no optimisation possible if smaller conv is sign-extend */
1436                         if (mode_is_signed(pred_mode)) {
1437                                 return;
1438                         }
1439                         /* we can take the smaller conv if it is unsigned */
1440                         result_conv = pred_proj;
1441                 }
1442         }
1443
1444         ir_fprintf(stderr, "Optimisation warning: unoptimized ia32 Conv(Conv) (%+F, %+F)\n", node, pred);
1445         /* Some user (like Phis) won't be happy if we change the mode. */
1446         set_irn_mode(result_conv, get_irn_mode(node));
1447
1448         /* kill the conv */
1449         exchange(node, result_conv);
1450
1451         if (get_irn_n_edges(pred_proj) == 0) {
1452                 kill_node(pred_proj);
1453                 if (pred != pred_proj)
1454                         kill_node(pred);
1455         }
1456         optimize_conv_conv(result_conv);
1457 }
1458
1459 static void optimize_node(ir_node *node, void *env)
1460 {
1461         (void) env;
1462
1463         optimize_load_conv(node);
1464         optimize_conv_store(node);
1465         optimize_conv_conv(node);
1466 }
1467
1468 /**
1469  * Performs conv and address mode optimization.
1470  */
1471 void ia32_optimize_graph(ir_graph *irg)
1472 {
1473         irg_walk_blkwise_graph(irg, NULL, optimize_node, NULL);
1474 }
1475
1476 void ia32_init_optimize(void)
1477 {
1478         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.optimize");
1479 }