- at blockstart emit list of predblocks in comment
- when turning adressmode nodes back to normal nodes, set base and index input
  to NoReg

missing return 0s

bugs weggeflufft

some minor changes

added return 0 to keep makereport happy

slight bugfix

call xsltproc to create html

added variables to set timeout for compile and running time

moved backend init call after processing calls

fixed some indent

fixed am again

fixed lea shift consuming

extended test

another long long test

run in loop

iterative fibonacci

another floating point conv test

and another conv test

BugFix: collect_stacknodes collected mode_T and mode_M nodes

fixed indent

BugFix: remove values which are dead for sure from workset (especially don't spill ones)
added macro to get workset entry time
fixed comments
fixed indents

fixed typo
added verification: check for don't spill flag when creating spill

is_scheduled flag is now unsigned

BugFix: set commutative flag for some node generated in gen_Psi

added support for unordered fp compare

minor fixes

added code to avoid unordered fp compares

changed optiona values for sched selector
fixed CRLF

adjusted heuristic node selector
fixed CRLF

BugFix:
 - cached liveness information now for any node BEFORE patching the graph:
   this fixes the problem that the liveness is wrong after predecessors
   of Phi nodes are patched tp fxch and fpush and should speed up the
   simulator because the complexity lowers from O(n^2) to O(n)
 - fixed wrong cases for reverse operations ... again

BugFix:
 - fixed debug output for x87 floating point nodes (uncritical)

added some new backend options
fixed debugging in list scheduler

fixed constraint for SubC

BugFix:
 - removed the kludge double push hack
 - some minor bugs fixed

improved verifier: shows now all nodes using the same register

adapted to some new backend structures

adapted to new irn init function

added heuristic selection from mueller diss

fixed indent

added function to retrieve irn ops

fixed typo

fixed PsiF

added latency

added latency attribute

fixed xCmp emitter

added instruction latency

correct fix

Added set containing Conv nodes to be killed

create all convs, remember those to be killed and kill them after transformation (to preserve modes during transformation)

more compilerhangs

fix for looping memphis

Adding copies for arguments that occur multiple times constrained

More precise copy insertion for constrained instructions

- don't use C99isms

fix typo

- Spillslot coalescing now collects all nodes that have class spill/reload
- Stackparams get rematerialized now
- several warning fixes

updated node emitter (missing attributes)

set orig node while transforming AddSP

added modufy_sp flag for AddSP

while limiting registers: clear ignore registers before applying limits from config, otherwise esp is always cleared

added support for irn flag modify_ep

BugFix:
 - do not delete the graph before it is access the last time ...

- New register allocation verifier

fixed perm lowering (sometimes perm removed from schedule when it shouldn't be)

added new callback to set frame entity

added new callback to set frame entity

added new callback to set frame entity

irn classify is now a mask
added convienience macro for checking against a certain irn class

irn classify now returns a mask

added got_reload flag

dowhile problem

added be_AddSP transformation

added ia32_AddSP emitter
removed be_AddSP emitter

added AddSP node

fixed allcaa handling again

don't add projs to pops that nobody uses

- don't end in an endless loop for invalid types (but hit an assert)

compiler hangs for this test

fixed GetST0 creation

added AddSP emitter

fixed remat flag for load nodes

fixed comment

added script to create difference between two reports

- lower MemPerms into a series of pushs and pops

Fixed a bug in benode.c
Adjusted abi construction for alloca's

Added pn_... stuff for AddSP

Set register of AddSP res Proj

another bug fixed

Fixed a bug in register class handling of AddSP

some bugifxes for alloca handling

fixed bugs

no random results

don't calculate too long

- Don't perform memory operands merging too early
- Extend spillslot verifier to detect "lonely" spills
- Make ia32 backend display warnings when emitting unknown nodes

using lc_opts

Several changes

fix simd1 test

BugFix: when transforming be_Call nodes it can happen that they don't have a memory

make transformations before checking 2 addresscode constraints

- add new finish call to architecture calls. This call is meant to be the last place where the arch code should modify the irg before emitting assembler code. This allows to gather statistics, verify the graph at the last possible moment before it is emitted