nsz Git - libfirm/blob - ir/be/mips/bearch_mips.c

   1 /* The main mips backend driver file. */
   2 /* $Id$ */
   3
   4 #ifdef HAVE_CONFIG_H
   5 #include "config.h"
   6 #endif
   7
   8 #include "pseudo_irg.h"
   9 #include "irgwalk.h"
  10 #include "irprog.h"
  11 #include "irprintf.h"
  12 #include "ircons.h"
  13 #include "irgmod.h"
  14 #include "irgopt.h"
  15 #include "irgwalk.h"
  16 #include "iredges.h"
  17 #include "irdump.h"
  18 #include "irextbb.h"
  19
  20 #include "bitset.h"
  21 #include "debug.h"
  22
  23 #include "../bearch.h"                /* the general register allocator interface */
  24 #include "../benode_t.h"
  25 #include "../belower.h"
  26 #include "../besched_t.h"
  27 #include "../be.h"
  28 #include "../beabi.h"
  29 #include "../bemachine.h"
  30
  31 #include "bearch_mips_t.h"
  32
  33 #include "mips_new_nodes.h"           /* mips nodes interface */
  34 #include "gen_mips_regalloc_if.h"     /* the generated interface (register type and class defenitions) */
  35 #include "mips_gen_decls.h"           /* interface declaration emitter */
  36 #include "mips_transform.h"
  37 #include "mips_emitter.h"
  38 #include "mips_map_regs.h"
  39 #include "mips_util.h"
  40 #include "mips_scheduler.h"
  41
  42 #define DEBUG_MODULE "firm.be.mips.isa"
  43
  44 /* TODO: ugly, but we need it to get access to the registers assigned to Phi nodes */
  45 static set *cur_reg_set = NULL;
  46
  47 /**************************************************
  48  *                         _ _              _  __
  49  *                        | | |            (_)/ _|
  50  *  _ __ ___  __ _    __ _| | | ___   ___   _| |_
  51  * | '__/ _ \/ _` |  / _` | | |/ _ \ / __| | |  _|
  52  * | | |  __/ (_| | | (_| | | | (_) | (__  | | |
  53  * |_|  \___|\__, |  \__,_|_|_|\___/ \___| |_|_|
  54  *            __/ |
  55  *           |___/
  56  **************************************************/
  57
  58 static ir_node *my_skip_proj(const ir_node *n) {
  59         while (is_Proj(n))
  60                 n = get_Proj_pred(n);
  61         return (ir_node *)n;
  62 }
  63
  64 /**
  65  * Return register requirements for a mips node.
  66  * If the node returns a tuple (mode_T) then the proj's
  67  * will be asked for this information.
  68  */
  69 static const arch_register_req_t *mips_get_irn_reg_req(const void *self, arch_register_req_t *req, const ir_node *irn, int pos) {
  70         const mips_register_req_t *irn_req;
  71         long               node_pos = pos == -1 ? 0 : pos;
  72         ir_mode           *mode     = get_irn_mode(irn);
  73         FIRM_DBG_REGISTER(firm_dbg_module_t *mod, DEBUG_MODULE);
  74
  75         if (is_Block(irn) || mode == mode_X || mode == mode_M) {
  76                 DBG((mod, LEVEL_1, "ignoring mode_T, mode_M node %+F\n", irn));
  77                 return NULL;
  78         }
  79
  80         if (mode == mode_T && pos < 0) {
  81                 DBG((mod, LEVEL_1, "ignoring request for OUT requirements at %+F\n", irn));
  82                 return NULL;
  83         }
  84
  85         DBG((mod, LEVEL_1, "get requirements at pos %d for %+F ... ", pos, irn));
  86
  87         if (is_Proj(irn)) {
  88                 /* in case of a proj, we need to get the correct OUT slot */
  89                 /* of the node corresponding to the proj number */
  90                 if (pos == -1) {
  91                         node_pos = mips_translate_proj_pos(irn);
  92                 }
  93                 else {
  94                         node_pos = pos;
  95                 }
  96
  97                 irn = my_skip_proj(irn);
  98
  99                 DB((mod, LEVEL_1, "skipping Proj, going to %+F at pos %d ... ", irn, node_pos));
 100         }
 101
 102         /* get requirements for our own nodes */
 103         if (is_mips_irn(irn)) {
 104                 if (pos >= 0) {
 105                         irn_req = get_mips_in_req(irn, pos);
 106                 }
 107                 else {
 108                         irn_req = get_mips_out_req(irn, node_pos);
 109                 }
 110
 111                 DB((mod, LEVEL_1, "returning reqs for %+F at pos %d\n", irn, pos));
 112
 113                 memcpy(req, &(irn_req->req), sizeof(*req));
 114
 115                 if (arch_register_req_is(&(irn_req->req), should_be_same)) {
 116                         assert(irn_req->same_pos >= 0 && "should be same constraint for in -> out NYI");
 117                         req->other_same = get_irn_n(irn, irn_req->same_pos);
 118                 }
 119
 120                 if (arch_register_req_is(&(irn_req->req), should_be_different)) {
 121                         assert(irn_req->different_pos >= 0 && "should be different constraint for in -> out NYI");
 122                         req->other_different = get_irn_n(irn, irn_req->different_pos);
 123                 }
 124         }
 125         /* get requirements for FIRM nodes */
 126         else {
 127                 /* treat Phi like Const with default requirements */
 128                 if (is_Phi(irn)) {
 129                         DB((mod, LEVEL_1, "returning standard reqs for %+F\n", irn));
 130
 131                         if (mode_is_float(mode)) {
 132                                 //memcpy(req, &(mips_default_req_mips_floating_point.req), sizeof(*req));
 133                                 assert(0 && "floating point not supported (yet)");
 134                         }
 135                         else if (mode_is_int(mode) || mode_is_reference(mode)) {
 136                                 memcpy(req, &(mips_default_req_mips_gp.req), sizeof(*req));
 137                         }
 138                         else if (mode == mode_T || mode == mode_M) {
 139                                 DBG((mod, LEVEL_1, "ignoring Phi node %+F\n", irn));
 140                                 return NULL;
 141                         }
 142                         else {
 143                                 assert(0 && "unsupported Phi-Mode");
 144                         }
 145                 }
 146                 else {
 147                         DB((mod, LEVEL_1, "returning NULL for %+F (node not supported)\n", irn));
 148                         req = NULL;
 149                 }
 150         }
 151
 152         return req;
 153 }
 154
 155 static void mips_set_irn_reg(const void *self, ir_node *irn, const arch_register_t *reg) {
 156         int pos = 0;
 157
 158         if (is_Proj(irn)) {
 159
 160                 if (get_irn_mode(irn) == mode_X) {
 161                         return;
 162                 }
 163
 164                 pos = mips_translate_proj_pos(irn);
 165                 irn = my_skip_proj(irn);
 166         }
 167
 168         if (is_mips_irn(irn)) {
 169                 const arch_register_t **slots;
 170
 171                 slots      = get_mips_slots(irn);
 172                 slots[pos] = reg;
 173         }
 174         else {
 175                 /* here we set the registers for the Phi nodes */
 176                 mips_set_firm_reg(irn, reg, cur_reg_set);
 177         }
 178 }
 179
 180 static const arch_register_t *mips_get_irn_reg(const void *self, const ir_node *irn) {
 181         int pos = 0;
 182         const arch_register_t *reg = NULL;
 183
 184         if (is_Proj(irn)) {
 185
 186                 if (get_irn_mode(irn) == mode_X) {
 187                         return NULL;
 188                 }
 189
 190                 pos = mips_translate_proj_pos(irn);
 191                 irn = my_skip_proj(irn);
 192         }
 193
 194         if (is_mips_irn(irn)) {
 195                 const arch_register_t **slots;
 196                 slots = get_mips_slots(irn);
 197                 reg   = slots[pos];
 198         }
 199         else {
 200                 reg = mips_get_firm_reg(irn, cur_reg_set);
 201         }
 202
 203         return reg;
 204 }
 205
 206 static arch_irn_class_t mips_classify(const void *self, const ir_node *irn) {
 207         irn = my_skip_proj(irn);
 208
 209         if (is_cfop(irn)) {
 210                 return arch_irn_class_branch;
 211         } else if (is_mips_irn(irn)) {
 212                 return arch_irn_class_normal;
 213         }
 214
 215         return 0;
 216 }
 217
 218 static arch_irn_flags_t mips_get_flags(const void *self, const ir_node *irn) {
 219         irn = my_skip_proj(irn);
 220
 221         if (is_mips_irn(irn)) {
 222                 return get_mips_flags(irn);
 223         }
 224         else if (is_Unknown(irn)) {
 225                 return arch_irn_flags_ignore;
 226         }
 227
 228         return 0;
 229 }
 230
 231 static entity *mips_get_frame_entity(const void *self, const ir_node *irn) {
 232         if(is_mips_load_r(irn) || is_mips_store_r(irn)) {
 233                 mips_attr_t *attr = get_mips_attr(irn);
 234
 235                 return attr->stack_entity;
 236         }
 237
 238         return NULL;
 239 }
 240
 241 static void mips_set_frame_entity(const void *self, ir_node *irn, entity *ent) {
 242         mips_attr_t *attr  = get_mips_attr(irn);
 243         assert(is_mips_load_r(irn) || is_mips_store_r(irn));
 244         attr->stack_entity = ent;
 245 }
 246
 247 /**
 248  * This function is called by the generic backend to correct offsets for
 249  * nodes accessing the stack.
 250  */
 251 static void mips_set_frame_offset(const void *self, ir_node *irn, int offset) {
 252         mips_attr_t *attr = get_mips_attr(irn);
 253         assert(is_mips_load_r(irn) || is_mips_store_r(irn));
 254
 255         attr->stack_entity_offset = offset;
 256 }
 257
 258 static int mips_get_sp_bias(const void *self, const ir_node *irn) {
 259         return 0;
 260 }
 261
 262 /* fill register allocator interface */
 263
 264 static const arch_irn_ops_if_t mips_irn_ops_if = {
 265         mips_get_irn_reg_req,
 266         mips_set_irn_reg,
 267         mips_get_irn_reg,
 268         mips_classify,
 269         mips_get_flags,
 270         mips_get_frame_entity,
 271         mips_set_frame_entity,
 272         mips_set_frame_offset,
 273         mips_get_sp_bias,
 274         NULL,    /* get_inverse             */
 275         NULL,    /* get_op_estimated_cost   */
 276         NULL,    /* possible_memory_operand */
 277         NULL,    /* perform_memory_operand  */
 278 };
 279
 280 mips_irn_ops_t mips_irn_ops = {
 281         &mips_irn_ops_if,
 282         NULL
 283 };
 284
 285
 286
 287 /**************************************************
 288  *                _                         _  __
 289  *               | |                       (_)/ _|
 290  *   ___ ___   __| | ___  __ _  ___ _ __    _| |_
 291  *  / __/ _ \ / _` |/ _ \/ _` |/ _ \ '_ \  | |  _|
 292  * | (_| (_) | (_| |  __/ (_| |  __/ | | | | | |
 293  *  \___\___/ \__,_|\___|\__, |\___|_| |_| |_|_|
 294  *                        __/ |
 295  *                       |___/
 296  **************************************************/
 297
 298
 299 typedef struct {
 300         ir_node *start;
 301         ir_node *end;
 302         unsigned cnt;
 303 } anchor;
 304
 305 /**
 306  * Ext-Block walker: create a block schedule
 307  */
 308 static void create_block_list(ir_extblk *blk, void *env) {
 309         anchor *list = env;
 310         int i, n;
 311
 312         for (i = 0, n = get_extbb_n_blocks(blk); i < n; ++i) {
 313                 ir_node *block = get_extbb_block(blk, i);
 314
 315                 set_irn_link(block, NULL);
 316                 if (list->start)
 317                         set_irn_link(list->end, block);
 318                 else
 319                         list->start = block;
 320
 321                 list->end = block;
 322                 list->cnt += 1;
 323         }
 324 }
 325
 326 /* return the scheduled block at position pos */
 327 ir_node *mips_get_sched_block(const mips_code_gen_t *cg, int pos) {
 328         if (0 <= pos && pos < ARR_LEN(cg->bl_list))
 329                 return cg->bl_list[pos];
 330         return NULL;
 331 }
 332
 333 /* return the number of scheduled blocks */
 334 int mips_get_sched_n_blocks(const mips_code_gen_t *cg) {
 335         return ARR_LEN(cg->bl_list);
 336 }
 337
 338 /* set a block schedule number */
 339 void mips_set_block_sched_nr(ir_node *block, int nr) {
 340         set_irn_link(block, INT_TO_PTR(nr));
 341 }
 342
 343 /* get a block schedule number */
 344 int mips_get_block_sched_nr(ir_node *block) {
 345         return PTR_TO_INT(get_irn_link(block));
 346 }
 347
 348 /**
 349  * Creates a block schedule for the given graph.
 350  */
 351 static void mips_create_block_sched(mips_code_gen_t *cg) {
 352         anchor list;
 353         ir_node **bl_list, *block;
 354         unsigned i;
 355
 356         if (cg->bl_list) {
 357                 DEL_ARR_F(cg->bl_list);
 358                 free_survive_dce(cg->bl_list_sdce);
 359         }
 360
 361         /* calculate the block schedule here */
 362         compute_extbb(cg->irg);
 363
 364         list.start = NULL;
 365         list.end   = NULL;
 366         list.cnt   = 0;
 367         irg_extblock_walk_graph(cg->irg, NULL, create_block_list, &list);
 368
 369
 370         bl_list = NEW_ARR_F(ir_node *, list.cnt);
 371         cg->bl_list_sdce = new_survive_dce();
 372         for (i = 0, block = list.start; block; block = get_irn_link(block)) {
 373                 bl_list[i] = block;
 374                 survive_dce_register_irn(cg->bl_list_sdce, &bl_list[i]);
 375                 i++;
 376         }
 377
 378         cg->bl_list = bl_list;
 379 }
 380
 381 typedef struct _wenv_t {
 382         ir_node *list;
 383 } wenv_t;
 384
 385 /**
 386  * Walker: link all CopyB nodes
 387  */
 388 static void collect_copyb_nodes(ir_node *node, void *env) {
 389         wenv_t *wenv = env;
 390
 391         if (get_irn_op(node) == op_CopyB) {
 392                 set_irn_link(node, wenv->list);
 393                 wenv->list = node;
 394         }
 395 }
 396
 397 static void replace_copyb_nodes(mips_code_gen_t *cg) {
 398         wenv_t env;
 399         ir_node *copy, *next;
 400         ir_node *old_bl, *new_bl, *jmp, *new_jmp, *mem;
 401         const ir_edge_t *edge;
 402
 403         /* build code for all copyB */
 404         env.list = NULL;
 405         irg_walk_graph(cg->irg, NULL, collect_copyb_nodes, &env);
 406
 407         for (copy = env.list; copy; copy = next) {
 408                 next = get_irn_link(copy);
 409
 410                 old_bl = get_nodes_block(copy);
 411                 part_block(copy);
 412                 jmp     = get_Block_cfgpred(old_bl, 0);
 413                 new_jmp = new_r_Jmp(cg->irg, get_nodes_block(copy));
 414
 415                 new_bl = new_r_Block(cg->irg, 1, &new_jmp);
 416                 set_nodes_block(jmp, new_bl);
 417
 418                 mem = gen_code_for_CopyB(new_bl, copy);
 419
 420                 /* fix copyB's out edges */
 421                 foreach_out_edge(copy, edge) {
 422                         ir_node *succ = get_edge_src_irn(edge);
 423
 424                         assert(is_Proj(succ));
 425                         switch (get_Proj_proj(succ)) {
 426                         case pn_CopyB_M_regular:
 427                         case pn_CopyB_M_except:
 428                                 exchange(succ, mem);
 429                                 break;
 430                         default:
 431                                 exchange(succ, get_irg_bad(cg->irg));
 432                         }
 433                 }
 434         }
 435 }
 436
 437 /**
 438  * Transforms the standard firm graph into
 439  * a mips firm graph
 440  */
 441 static void mips_prepare_graph(void *self) {
 442         mips_code_gen_t *cg = self;
 443         int bl_nr, n;
 444
 445         // replace all copyb nodes in the block with a loop
 446         // and mips store/load nodes
 447         replace_copyb_nodes(cg);
 448
 449         // Calculate block schedule
 450         mips_create_block_sched(cg);
 451
 452         /* enter the block number into every blocks link field */
 453         for (bl_nr = 0, n = mips_get_sched_n_blocks(cg); bl_nr < n; ++bl_nr) {
 454                 ir_node *bl = mips_get_sched_block(cg, bl_nr);
 455                 mips_set_block_sched_nr(bl, bl_nr);
 456         }
 457
 458         // walk the graph and transform firm nodes into mips nodes where possible
 459         irg_walk_blkwise_graph(cg->irg, mips_pre_transform_node, mips_transform_node, cg);
 460
 461         dump_ir_block_graph_sched(cg->irg, "-transformed");
 462 }
 463
 464 /**
 465  * Called immediately before emit phase.
 466  */
 467 static void mips_finish_irg(void *self) {
 468         mips_code_gen_t *cg = self;
 469         ir_graph        *irg = cg->irg;
 470
 471         dump_ir_block_graph_sched(irg, "-mips-finished");
 472 }
 473
 474
 475 /**
 476  * These are some hooks which must be filled but are probably not needed.
 477  */
 478 static void mips_before_sched(void *self) {
 479         /* Some stuff you need to do after scheduling but before register allocation */
 480 }
 481
 482 static void mips_before_ra(void *self) {
 483         /* Some stuff you need to do immediately after register allocation */
 484 }
 485
 486 static void mips_after_ra(void* self) {
 487         mips_code_gen_t *cg = self;
 488         irg_walk_blkwise_graph(cg->irg, NULL, mips_after_ra_walker, self);
 489 }
 490
 491 /**
 492  * Emits the code, closes the output file and frees
 493  * the code generator interface.
 494  */
 495 static void mips_emit_and_done(void *self) {
 496         mips_code_gen_t *cg = self;
 497         ir_graph           *irg = cg->irg;
 498         FILE               *out = cg->isa->out;
 499
 500         mips_register_emitters();
 501
 502         if (cg->emit_decls) {
 503                 mips_gen_decls(out);
 504                 cg->emit_decls = 0;
 505         }
 506
 507         mips_gen_routine(out, irg, cg);
 508
 509         cur_reg_set = NULL;
 510
 511         /* de-allocate code generator */
 512         del_set(cg->reg_set);
 513         if (cg->bl_list) {
 514                 DEL_ARR_F(cg->bl_list);
 515                 free_survive_dce(cg->bl_list_sdce);
 516         }
 517         free(cg);
 518 }
 519
 520 static void *mips_cg_init(const be_irg_t *birg);
 521
 522 static const arch_code_generator_if_t mips_code_gen_if = {
 523         mips_cg_init,
 524         NULL,                /* before abi introduce */
 525         mips_prepare_graph,
 526         NULL,                /* spill */
 527         mips_before_sched,   /* before scheduling hook */
 528         mips_before_ra,      /* before register allocation hook */
 529         mips_after_ra,
 530         mips_finish_irg,
 531         mips_emit_and_done
 532 };
 533
 534 /**
 535  * Initializes the code generator.
 536  */
 537 static void *mips_cg_init(const be_irg_t *birg) {
 538         mips_isa_t      *isa = (mips_isa_t *)birg->main_env->arch_env->isa;
 539         mips_code_gen_t *cg  = xmalloc(sizeof(*cg));
 540
 541         cg->impl     = &mips_code_gen_if;
 542         cg->irg      = birg->irg;
 543         cg->reg_set  = new_set(mips_cmp_irn_reg_assoc, 1024);
 544         cg->arch_env = birg->main_env->arch_env;
 545         cg->isa      = isa;
 546         cg->birg     = birg;
 547         cg->bl_list  = NULL;
 548         FIRM_DBG_REGISTER(cg->mod, "firm.be.mips.cg");
 549
 550         isa->num_codegens++;
 551
 552         if (isa->num_codegens > 1)
 553                 cg->emit_decls = 0;
 554         else
 555                 cg->emit_decls = 1;
 556
 557         cur_reg_set = cg->reg_set;
 558
 559         mips_irn_ops.cg = cg;
 560
 561         return (arch_code_generator_t *)cg;
 562 }
 563
 564
 565 /*****************************************************************
 566  *  ____             _                  _   _____  _____
 567  * |  _ \           | |                | | |_   _|/ ____|  /\
 568  * | |_) | __ _  ___| | _____ _ __   __| |   | | | (___   /  \
 569  * |  _ < / _` |/ __| |/ / _ \ '_ \ / _` |   | |  \___ \ / /\ \
 570  * | |_) | (_| | (__|   <  __/ | | | (_| |  _| |_ ____) / ____ \
 571  * |____/ \__,_|\___|_|\_\___|_| |_|\__,_| |_____|_____/_/    \_\
 572  *
 573  *****************************************************************/
 574
 575 static mips_isa_t mips_isa_template = {
 576         &mips_isa_if,
 577         &mips_gp_regs[REG_SP],
 578         &mips_gp_regs[REG_FP],
 579         -1,             // stack direction
 580         0,              // num codegens?!? TODO what is this?
 581         NULL
 582 };
 583
 584 /**
 585  * Initializes the backend ISA and opens the output file.
 586  */
 587 static void *mips_init(FILE *file_handle) {
 588         static int inited = 0;
 589         mips_isa_t *isa;
 590
 591         if(inited)
 592                 return NULL;
 593
 594         isa = xcalloc(1, sizeof(*isa));
 595         memcpy(isa, &mips_isa_template, sizeof(*isa));
 596
 597         isa->out = file_handle;
 598
 599         mips_register_init(isa);
 600         mips_create_opcodes();
 601         mips_init_opcode_transforms();
 602
 603         inited = 1;
 604
 605         return isa;
 606 }
 607
 608 /**
 609  * Closes the output file and frees the ISA structure.
 610  */
 611 static void mips_done(void *self) {
 612         free(self);
 613 }
 614
 615 static int mips_get_n_reg_class(const void *self) {
 616         return N_CLASSES;
 617 }
 618
 619 static const arch_register_class_t *mips_get_reg_class(const void *self, int i) {
 620         assert(i >= 0 && i < N_CLASSES && "Invalid mips register class requested.");
 621         return &mips_reg_classes[i];
 622 }
 623
 624
 625
 626 /**
 627  * Get the register class which shall be used to store a value of a given mode.
 628  * @param self The this pointer.
 629  * @param mode The mode in question.
 630  * @return A register class which can hold values of the given mode.
 631  */
 632 const arch_register_class_t *mips_get_reg_class_for_mode(const void *self, const ir_mode *mode) {
 633         ASSERT_NO_FLOAT(mode);
 634         return &mips_reg_classes[CLASS_mips_gp];
 635 }
 636
 637 typedef struct {
 638         be_abi_call_flags_bits_t flags;
 639         const mips_isa_t *isa;
 640         const arch_env_t *arch_env;
 641         ir_graph *irg;
 642         // do special handling to support debuggers
 643         int debug;
 644 } mips_abi_env_t;
 645
 646 static void *mips_abi_init(const be_abi_call_t *call, const arch_env_t *arch_env, ir_graph *irg)
 647 {
 648         mips_abi_env_t *env    = xmalloc(sizeof(env[0]));
 649         be_abi_call_flags_t fl = be_abi_call_get_flags(call);
 650         env->flags = fl.bits;
 651         env->irg   = irg;
 652         env->arch_env = arch_env;
 653         env->isa   = (const mips_isa_t*) arch_env->isa;
 654         env->debug = 1;
 655         return env;
 656 }
 657
 658 static void mips_abi_dont_save_regs(void *self, pset *s)
 659 {
 660         mips_abi_env_t *env = self;
 661         if(env->flags.try_omit_fp)
 662                 pset_insert_ptr(s, env->isa->fp);
 663 }
 664
 665 static const arch_register_t *mips_abi_prologue(void *self, ir_node** mem, pmap *reg_map)
 666 {
 667         mips_abi_env_t *env = self;
 668         ir_graph *irg = env->irg;
 669         dbg_info *dbg = NULL; // TODO where can I get this from?
 670         ir_node *block = get_irg_start_block(env->irg);
 671         mips_attr_t *attr;
 672         ir_node *sp = be_abi_reg_map_get(reg_map, &mips_gp_regs[REG_SP]);
 673         ir_node *fp = be_abi_reg_map_get(reg_map, &mips_gp_regs[REG_FP]);
 674         int initialstackframesize;
 675
 676         if(env->debug) {
 677                 /*
 678                  * The calling conventions wants a stack frame of at least 24bytes size with
 679                  *   a0-a3 saved in offset 0-12
 680                  *   fp saved in offset 16
 681                  *   ra saved in offset 20
 682                  */
 683                 ir_node *mm[6];
 684                 ir_node *sync, *reg, *store;
 685                 initialstackframesize = 24;
 686
 687                 // - setup first part of stackframe
 688                 sp = new_rd_mips_addi(dbg, irg, block, sp, mode_Is);
 689                 attr = get_mips_attr(sp);
 690                 attr->tv = new_tarval_from_long(-initialstackframesize, mode_Is);
 691                 mips_set_irn_reg(NULL, sp, &mips_gp_regs[REG_SP]);
 692                 //arch_set_irn_register(mips_get_arg_env(), sp, &mips_gp_regs[REG_SP]);
 693
 694                 /* TODO: where to get an edge with a0-a3
 695                 int i;
 696                 for(i = 0; i < 4; ++i) {
 697                         ir_node *reg = be_abi_reg_map_get(reg_map, &mips_gp_regs[REG_A0 + i]);
 698                         ir_node *store = new_rd_mips_store_r(dbg, irg, block, *mem, sp, reg, mode_T);
 699                         attr = get_mips_attr(store);
 700                         attr->load_store_mode = mode_Iu;
 701                         attr->tv = new_tarval_from_long(i * 4, mode_Is);
 702
 703                         mm[i] = new_r_Proj(irg, block, store, mode_M, pn_Store_M);
 704                 }
 705                 */
 706
 707                 reg = be_abi_reg_map_get(reg_map, &mips_gp_regs[REG_FP]);
 708                 store = new_rd_mips_store_r(dbg, irg, block, *mem, sp, reg, mode_T);
 709                 attr = get_mips_attr(store);
 710                 attr->modes.load_store_mode = mode_Iu;
 711                 attr->tv = new_tarval_from_long(16, mode_Is);
 712
 713                 mm[4] = new_r_Proj(irg, block, store, mode_M, pn_Store_M);
 714
 715                 reg = be_abi_reg_map_get(reg_map, &mips_gp_regs[REG_RA]);
 716                 store = new_rd_mips_store_r(dbg, irg, block, *mem, sp, reg, mode_T);
 717                 attr = get_mips_attr(store);
 718                 attr->modes.load_store_mode = mode_Iu;
 719                 attr->tv = new_tarval_from_long(20, mode_Is);
 720
 721                 mm[5] = new_r_Proj(irg, block, store, mode_M, pn_Store_M);
 722
 723                 // TODO ideally we would route these mem edges directly towards the epilogue
 724                 sync = new_r_Sync(irg, block, 2, mm+4);
 725                 *mem = sync;
 726         } else {
 727                 ir_node *reg, *store;
 728                 initialstackframesize = 4;
 729
 730                 // save old framepointer
 731                 sp = new_rd_mips_addi(dbg, irg, block, sp, mode_Is);
 732                 attr = get_mips_attr(sp);
 733                 attr->tv = new_tarval_from_long(-initialstackframesize, mode_Is);
 734                 mips_set_irn_reg(NULL, sp, &mips_gp_regs[REG_SP]);
 735                 //arch_set_irn_register(mips_get_arg_env(), sp, &mips_gp_regs[REG_SP]);
 736
 737                 reg = be_abi_reg_map_get(reg_map, &mips_gp_regs[REG_FP]);
 738                 store = new_rd_mips_store_r(dbg, irg, block, *mem, sp, reg, mode_T);
 739                 attr = get_mips_attr(store);
 740                 attr->modes.load_store_mode = mode_Iu;
 741                 attr->tv = new_tarval_from_long(0, mode_Is);
 742
 743                 *mem = new_r_Proj(irg, block, store, mode_M, pn_Store_M);
 744         }
 745
 746         // setup framepointer
 747         fp = new_rd_mips_addi(dbg, irg, block, sp, mode_Is);
 748         attr = get_mips_attr(fp);
 749         attr->tv = new_tarval_from_long(initialstackframesize, mode_Is);
 750         mips_set_irn_reg(NULL, fp, &mips_gp_regs[REG_FP]);
 751         //arch_set_irn_register(mips_get_arg_env(), fp, &mips_gp_regs[REG_FP]);
 752
 753         be_abi_reg_map_set(reg_map, &mips_gp_regs[REG_FP], fp);
 754         be_abi_reg_map_set(reg_map, &mips_gp_regs[REG_SP], sp);
 755
 756         return &mips_gp_regs[REG_SP];
 757 }
 758
 759 static void mips_abi_epilogue(void *self, ir_node *block, ir_node **mem, pmap *reg_map)
 760 {
 761         mips_abi_env_t *env = self;
 762         ir_graph *irg = env->irg;
 763         dbg_info *dbg = NULL; // TODO where can I get this from?
 764         mips_attr_t *attr;
 765         ir_node *sp = be_abi_reg_map_get(reg_map, &mips_gp_regs[REG_SP]);
 766         ir_node *fp = be_abi_reg_map_get(reg_map, &mips_gp_regs[REG_FP]);
 767         ir_node *load;
 768         int initial_frame_size = env->debug ? 24 : 4;
 769         int fp_save_offset = env->debug ? 16 : 0;
 770
 771         // copy fp to sp
 772         sp = new_rd_mips_move(dbg, irg, block, fp, mode_Iu);
 773         mips_set_irn_reg(NULL, sp, &mips_gp_regs[REG_SP]);
 774         //arch_set_irn_register(mips_get_arg_env(), fp, &mips_gp_regs[REG_SP]);
 775
 776         // 1. restore fp
 777         load = new_rd_mips_load_r(dbg, irg, block, *mem, sp, mode_T);
 778         attr = get_mips_attr(load);
 779         attr->modes.load_store_mode = mode_Iu;
 780         // sp is at the fp address already, so we have to do fp_save_offset - initial_frame_size
 781         attr->tv = new_tarval_from_long(fp_save_offset - initial_frame_size, mode_Is);
 782
 783         fp = new_r_Proj(irg, block, load, mode_Iu, pn_Load_res);
 784         mips_set_irn_reg(NULL, fp, &mips_gp_regs[REG_FP]);
 785         //arch_set_irn_register(mips_get_arg_env(), fp, &mips_gp_regs[REG_FP]);
 786
 787         be_abi_reg_map_set(reg_map, &mips_gp_regs[REG_FP], fp);
 788         be_abi_reg_map_set(reg_map, &mips_gp_regs[REG_SP], sp);
 789 }
 790
 791 /**
 792  * Produces the type which sits between the stack args and the locals on the stack.
 793  * it will contain the return address and space to store the old frame pointer.
 794  * @return The Firm type modelling the ABI between type.
 795  */
 796 static ir_type *mips_abi_get_between_type(void *self) {
 797         mips_abi_env_t *env = self;
 798
 799         static ir_type *debug_between_type = NULL;
 800         static ir_type *opt_between_type = NULL;
 801         static entity *old_fp_ent    = NULL;
 802
 803         if(env->debug && debug_between_type == NULL) {
 804                 entity *a0_ent, *a1_ent, *a2_ent, *a3_ent;
 805                 entity *ret_addr_ent;
 806                 ir_type *ret_addr_type = new_type_primitive(new_id_from_str("return_addr"), mode_P);
 807                 ir_type *old_fp_type   = new_type_primitive(new_id_from_str("fp"), mode_P);
 808                 ir_type *old_param_type = new_type_primitive(new_id_from_str("param"), mode_Iu);
 809
 810                 debug_between_type     = new_type_class(new_id_from_str("mips_between_type"));
 811                 a0_ent                             = new_entity(debug_between_type, new_id_from_str("a0_ent"), old_param_type);
 812                 a1_ent                             = new_entity(debug_between_type, new_id_from_str("a1_ent"), old_param_type);
 813                 a2_ent                             = new_entity(debug_between_type, new_id_from_str("a2_ent"), old_param_type);
 814                 a3_ent                             = new_entity(debug_between_type, new_id_from_str("a3_ent"), old_param_type);
 815                 old_fp_ent             = new_entity(debug_between_type, new_id_from_str("old_fp"), old_fp_type);
 816                 ret_addr_ent           = new_entity(debug_between_type, new_id_from_str("ret_addr"), ret_addr_type);
 817
 818                 set_entity_offset(a0_ent, 0);
 819                 set_entity_offset(a1_ent, 4);
 820                 set_entity_offset(a2_ent, 8);
 821                 set_entity_offset(a3_ent, 12);
 822                 set_entity_offset(old_fp_ent, 16);
 823                 set_entity_offset(ret_addr_ent, 20);
 824
 825                 set_type_size_bytes(debug_between_type, 24);
 826         } else if(!env->debug && opt_between_type == NULL) {
 827                 ir_type *old_fp_type   = new_type_primitive(new_id_from_str("fp"), mode_P);
 828                 entity *old_fp_ent;
 829
 830                 opt_between_type       = new_type_class(new_id_from_str("mips_between_type"));
 831                 old_fp_ent             = new_entity(opt_between_type, new_id_from_str("old_fp"), old_fp_type);
 832                 set_entity_offset(old_fp_ent, 0);
 833                 set_type_size_bytes(opt_between_type, 4);
 834         }
 835
 836         return env->debug ? debug_between_type : opt_between_type;
 837 }
 838
 839 static const be_abi_callbacks_t mips_abi_callbacks = {
 840         mips_abi_init,
 841         free,
 842         mips_abi_get_between_type,
 843         mips_abi_dont_save_regs,
 844         mips_abi_prologue,
 845         mips_abi_epilogue,
 846 };
 847
 848 /**
 849  * Get the ABI restrictions for procedure calls.
 850  * @param self        The this pointer.
 851  * @param method_type The type of the method (procedure) in question.
 852  * @param abi         The abi object to be modified
 853  */
 854 static void mips_get_call_abi(const void *self, ir_type *method_type, be_abi_call_t *abi) {
 855         ir_type  *tp;
 856         ir_mode  *mode;
 857         int       n = get_method_n_params(method_type);
 858         int result_count;
 859         int       i;
 860         ir_mode **modes;
 861         const arch_register_t *reg;
 862         be_abi_call_flags_t call_flags;
 863
 864         memset(&call_flags, 0, sizeof(call_flags));
 865         call_flags.bits.left_to_right         = 0;
 866         call_flags.bits.store_args_sequential = 0;
 867         call_flags.bits.try_omit_fp           = 1;
 868         call_flags.bits.fp_free               = 0;
 869         call_flags.bits.call_has_imm          = 1;
 870
 871         /* set stack parameter passing style */
 872         be_abi_call_set_flags(abi, call_flags, &mips_abi_callbacks);
 873
 874         /* collect the mode for each type */
 875         modes = alloca(n * sizeof(modes[0]));
 876         for (i = 0; i < n; i++) {
 877                 tp       = get_method_param_type(method_type, i);
 878                 modes[i] = get_type_mode(tp);
 879         }
 880
 881         // assigns parameters to registers or stack
 882         for (i = 0; i < n; i++) {
 883                 // first 4 params in $a0-$a3, the others on the stack
 884                 if(i < 4) {
 885                         reg = &mips_gp_regs[REG_A0 + i];
 886                         be_abi_call_param_reg(abi, i, reg);
 887                 } else {
 888                         /* default: all parameters on stack */
 889                         be_abi_call_param_stack(abi, i, 4, 0, 0);
 890                 }
 891         }
 892
 893         /* set return register */
 894         /* default: return value is in R0 (and maybe R1) */
 895         result_count = get_method_n_ress(method_type);
 896         assert(result_count <= 2 && "More than 2 result values not supported");
 897         for(i = 0; i < result_count; ++i) {
 898                 const arch_register_t* reg;
 899                 tp   = get_method_res_type(method_type, i);
 900                 mode = get_type_mode(tp);
 901                 ASSERT_NO_FLOAT(mode);
 902
 903                 reg = &mips_gp_regs[REG_V0 + i];
 904                 be_abi_call_res_reg(abi, i, reg);
 905         }
 906 }
 907
 908 static const void *mips_get_irn_ops(const arch_irn_handler_t *self, const ir_node *irn) {
 909         return &mips_irn_ops;
 910 }
 911
 912 const arch_irn_handler_t mips_irn_handler = {
 913         mips_get_irn_ops
 914 };
 915
 916 const arch_irn_handler_t *mips_get_irn_handler(const void *self) {
 917         return &mips_irn_handler;
 918 }
 919
 920 /**
 921  * Initializes the code generator interface.
 922  */
 923 static const arch_code_generator_if_t *mips_get_code_generator_if(void *self) {
 924         return &mips_code_gen_if;
 925 }
 926
 927 /**
 928  * Returns the necessary byte alignment for storing a register of given class.
 929  */
 930 static int mips_get_reg_class_alignment(const void *self, const arch_register_class_t *cls) {
 931         ir_mode *mode = arch_register_class_mode(cls);
 932         return get_mode_size_bytes(mode);
 933 }
 934
 935 static const be_execution_unit_t ***mips_get_allowed_execution_units(const void *self, const ir_node *irn) {
 936         /* TODO */
 937         assert(0);
 938         return NULL;
 939 }
 940
 941 static const be_machine_t *mips_get_machine(const void *self) {
 942         /* TODO */
 943         assert(0);
 944         return NULL;
 945 }
 946
 947 /**
 948  * Returns the libFirm configuration parameter for this backend.
 949  */
 950 static const backend_params *mips_get_libfirm_params(void) {
 951         static arch_dep_params_t ad = {
 952                 1,  /* allow subs */
 953                 0,      /* Muls are fast enough on Mips */
 954                 31, /* shift would be ok */
 955                 0,  /* no Mulhs */
 956                 0,  /* no Mulhu */
 957                 32, /* Mulhs & Mulhu available for 32 bit */
 958         };
 959         static backend_params p = {
 960                 NULL,  /* no additional opcodes */
 961                 NULL,  /* will be set later */
 962                 1,     /* need dword lowering */
 963                 NULL,  /* but yet no creator function */
 964                 NULL,  /* context for create_intrinsic_fkt */
 965         };
 966
 967         p.dep_param = &ad;
 968         return &p;
 969 }
 970
 971 #ifdef WITH_LIBCORE
 972 static void mips_register_options(lc_opt_entry_t *ent)
 973 {
 974 }
 975 #endif /* WITH_LIBCORE */
 976
 977 const arch_isa_if_t mips_isa_if = {
 978         mips_init,
 979         mips_done,
 980         mips_get_n_reg_class,
 981         mips_get_reg_class,
 982         mips_get_reg_class_for_mode,
 983         mips_get_call_abi,
 984         mips_get_irn_handler,
 985         mips_get_code_generator_if,
 986         mips_get_list_sched_selector,
 987         mips_get_ilp_sched_selector,
 988         mips_get_reg_class_alignment,
 989         mips_get_libfirm_params,
 990         mips_get_allowed_execution_units,
 991         mips_get_machine,
 992 #ifdef WITH_LIBCORE
 993         mips_register_options
 994 #endif
 995 };