nsz Git - libfirm/blob - ir/be/ia32/ia32_x87.c

   1 /*
   2  * Copyright (C) 1995-2010 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the x87 support and virtual to stack
  23  *              register translation for the ia32 backend.
  24  * @author      Michael Beck
  25  */
  26 #include "config.h"
  27
  28 #include <assert.h>
  29
  30 #include "irnode_t.h"
  31 #include "irop_t.h"
  32 #include "irprog.h"
  33 #include "iredges_t.h"
  34 #include "irgmod.h"
  35 #include "ircons.h"
  36 #include "irgwalk.h"
  37 #include "obst.h"
  38 #include "pmap.h"
  39 #include "array_t.h"
  40 #include "pdeq.h"
  41 #include "irprintf.h"
  42 #include "debug.h"
  43 #include "error.h"
  44
  45 #include "belive_t.h"
  46 #include "besched.h"
  47 #include "benode.h"
  48 #include "bearch_ia32_t.h"
  49 #include "ia32_new_nodes.h"
  50 #include "gen_ia32_new_nodes.h"
  51 #include "gen_ia32_regalloc_if.h"
  52 #include "ia32_x87.h"
  53 #include "ia32_architecture.h"
  54
  55 /** the debug handle */
  56 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  57
  58 /* Forward declaration. */
  59 typedef struct x87_simulator x87_simulator;
  60
  61 /**
  62  * An entry on the simulated x87 stack.
  63  */
  64 typedef struct st_entry {
  65         int      reg_idx; /**< the virtual register index of this stack value */
  66         ir_node *node;    /**< the node that produced this value */
  67 } st_entry;
  68
  69 /**
  70  * The x87 state.
  71  */
  72 typedef struct x87_state {
  73         st_entry       st[N_ia32_st_REGS]; /**< the register stack */
  74         int            depth;              /**< the current stack depth */
  75         x87_simulator *sim;                /**< The simulator. */
  76 } x87_state;
  77
  78 /** An empty state, used for blocks without fp instructions. */
  79 static x87_state empty = { { {0, NULL}, }, 0, NULL };
  80
  81 /**
  82  * Return values of the instruction simulator functions.
  83  */
  84 enum {
  85         NO_NODE_ADDED = 0,  /**< No node that needs simulation was added. */
  86         NODE_ADDED    = 1   /**< A node that must be simulated was added by the simulator
  87                                  in the schedule AFTER the current node. */
  88 };
  89
  90 /**
  91  * The type of an instruction simulator function.
  92  *
  93  * @param state  the x87 state
  94  * @param n      the node to be simulated
  95  *
  96  * @return NODE_ADDED    if a node was added AFTER n in schedule that MUST be
  97  *                       simulated further
  98  *         NO_NODE_ADDED otherwise
  99  */
 100 typedef int (*sim_func)(x87_state *state, ir_node *n);
 101
 102 /**
 103  * A block state: Every block has a x87 state at the beginning and at the end.
 104  */
 105 typedef struct blk_state {
 106         x87_state *begin;   /**< state at the begin or NULL if not assigned */
 107         x87_state *end;     /**< state at the end or NULL if not assigned */
 108 } blk_state;
 109
 110 /** liveness bitset for vfp registers. */
 111 typedef unsigned char vfp_liveness;
 112
 113 /**
 114  * The x87 simulator.
 115  */
 116 struct x87_simulator {
 117         struct obstack obst;       /**< An obstack for fast allocating. */
 118         pmap          *blk_states; /**< Map blocks to states. */
 119         be_lv_t       *lv;         /**< intrablock liveness. */
 120         vfp_liveness  *live;       /**< Liveness information. */
 121         unsigned       n_idx;      /**< The cached get_irg_last_idx() result. */
 122         waitq         *worklist;   /**< Worklist of blocks that must be processed. */
 123 };
 124
 125 /**
 126  * Returns the current stack depth.
 127  *
 128  * @param state  the x87 state
 129  *
 130  * @return the x87 stack depth
 131  */
 132 static int x87_get_depth(const x87_state *state)
 133 {
 134         return state->depth;
 135 }
 136
 137 static st_entry *x87_get_entry(x87_state *const state, int const pos)
 138 {
 139         assert(0 <= pos && pos < state->depth);
 140         return &state->st[N_ia32_st_REGS - state->depth + pos];
 141 }
 142
 143 /**
 144  * Return the virtual register index at st(pos).
 145  *
 146  * @param state  the x87 state
 147  * @param pos    a stack position
 148  *
 149  * @return the vfp register index that produced the value at st(pos)
 150  */
 151 static int x87_get_st_reg(const x87_state *state, int pos)
 152 {
 153         return x87_get_entry((x87_state*)state, pos)->reg_idx;
 154 }
 155
 156 #ifdef DEBUG_libfirm
 157 /**
 158  * Dump the stack for debugging.
 159  *
 160  * @param state  the x87 state
 161  */
 162 static void x87_dump_stack(const x87_state *state)
 163 {
 164         for (int i = state->depth; i-- != 0;) {
 165                 st_entry const *const entry = x87_get_entry((x87_state*)state, i);
 166                 DB((dbg, LEVEL_2, "vf%d(%+F) ", entry->reg_idx, entry->node));
 167         }
 168         DB((dbg, LEVEL_2, "<-- TOS\n"));
 169 }
 170 #endif /* DEBUG_libfirm */
 171
 172 /**
 173  * Set a virtual register to st(pos).
 174  *
 175  * @param state    the x87 state
 176  * @param reg_idx  the vfp register index that should be set
 177  * @param node     the IR node that produces the value of the vfp register
 178  * @param pos      the stack position where the new value should be entered
 179  */
 180 static void x87_set_st(x87_state *state, int reg_idx, ir_node *node, int pos)
 181 {
 182         st_entry *const entry = x87_get_entry(state, pos);
 183         entry->reg_idx = reg_idx;
 184         entry->node    = node;
 185
 186         DB((dbg, LEVEL_2, "After SET_REG: "));
 187         DEBUG_ONLY(x87_dump_stack(state);)
 188 }
 189
 190 /**
 191  * Swap st(0) with st(pos).
 192  *
 193  * @param state    the x87 state
 194  * @param pos      the stack position to change the tos with
 195  */
 196 static void x87_fxch(x87_state *state, int pos)
 197 {
 198         st_entry *const a = x87_get_entry(state, pos);
 199         st_entry *const b = x87_get_entry(state, 0);
 200         st_entry  const t = *a;
 201         *a = *b;
 202         *b = t;
 203
 204         DB((dbg, LEVEL_2, "After FXCH: "));
 205         DEBUG_ONLY(x87_dump_stack(state);)
 206 }
 207
 208 /**
 209  * Convert a virtual register to the stack index.
 210  *
 211  * @param state    the x87 state
 212  * @param reg_idx  the register vfp index
 213  *
 214  * @return the stack position where the register is stacked
 215  *         or -1 if the virtual register was not found
 216  */
 217 static int x87_on_stack(const x87_state *state, int reg_idx)
 218 {
 219         for (int i = 0; i < state->depth; ++i) {
 220                 if (x87_get_st_reg(state, i) == reg_idx)
 221                         return i;
 222         }
 223         return -1;
 224 }
 225
 226 /**
 227  * Push a virtual Register onto the stack, double pushes are NOT allowed.
 228  *
 229  * @param state     the x87 state
 230  * @param reg_idx   the register vfp index
 231  * @param node      the node that produces the value of the vfp register
 232  */
 233 static void x87_push(x87_state *state, int reg_idx, ir_node *node)
 234 {
 235         assert(x87_on_stack(state, reg_idx) == -1 && "double push");
 236         assert(state->depth < N_ia32_st_REGS && "stack overrun");
 237
 238         ++state->depth;
 239         st_entry *const entry = x87_get_entry(state, 0);
 240         entry->reg_idx = reg_idx;
 241         entry->node    = node;
 242
 243         DB((dbg, LEVEL_2, "After PUSH: ")); DEBUG_ONLY(x87_dump_stack(state);)
 244 }
 245
 246 /**
 247  * Pop a virtual Register from the stack.
 248  *
 249  * @param state     the x87 state
 250  */
 251 static void x87_pop(x87_state *state)
 252 {
 253         assert(state->depth > 0 && "stack underrun");
 254
 255         --state->depth;
 256
 257         DB((dbg, LEVEL_2, "After POP: ")); DEBUG_ONLY(x87_dump_stack(state);)
 258 }
 259
 260 /**
 261  * Empty the fpu stack
 262  *
 263  * @param state     the x87 state
 264  */
 265 static void x87_emms(x87_state *state)
 266 {
 267         state->depth = 0;
 268 }
 269
 270 /**
 271  * Returns the block state of a block.
 272  *
 273  * @param sim    the x87 simulator handle
 274  * @param block  the current block
 275  *
 276  * @return the block state
 277  */
 278 static blk_state *x87_get_bl_state(x87_simulator *sim, ir_node *block)
 279 {
 280         blk_state *res = pmap_get(blk_state, sim->blk_states, block);
 281
 282         if (res == NULL) {
 283                 res = OALLOC(&sim->obst, blk_state);
 284                 res->begin = NULL;
 285                 res->end   = NULL;
 286
 287                 pmap_insert(sim->blk_states, block, res);
 288         }
 289
 290         return res;
 291 }
 292
 293 /**
 294  * Clone a x87 state.
 295  *
 296  * @param sim    the x87 simulator handle
 297  * @param src    the x87 state that will be cloned
 298  *
 299  * @return a cloned copy of the src state
 300  */
 301 static x87_state *x87_clone_state(x87_simulator *sim, const x87_state *src)
 302 {
 303         x87_state *const res = OALLOC(&sim->obst, x87_state);
 304         *res = *src;
 305         return res;
 306 }
 307
 308 /**
 309  * Patch a virtual instruction into a x87 one and return
 310  * the node representing the result value.
 311  *
 312  * @param n   the IR node to patch
 313  * @param op  the x87 opcode to patch in
 314  */
 315 static ir_node *x87_patch_insn(ir_node *n, ir_op *op)
 316 {
 317         ir_mode *mode = get_irn_mode(n);
 318         ir_node *res = n;
 319
 320         set_irn_op(n, op);
 321
 322         if (mode == mode_T) {
 323                 /* patch all Proj's */
 324                 foreach_out_edge(n, edge) {
 325                         ir_node *proj = get_edge_src_irn(edge);
 326                         if (is_Proj(proj)) {
 327                                 mode = get_irn_mode(proj);
 328                                 if (mode_is_float(mode)) {
 329                                         res = proj;
 330                                         set_irn_mode(proj, ia32_reg_classes[CLASS_ia32_st].mode);
 331                                 }
 332                         }
 333                 }
 334         } else if (mode_is_float(mode))
 335                 set_irn_mode(n, ia32_reg_classes[CLASS_ia32_st].mode);
 336         return res;
 337 }
 338
 339 /**
 340  * Returns the first Proj of a mode_T node having a given mode.
 341  *
 342  * @param n  the mode_T node
 343  * @param m  the desired mode of the Proj
 344  * @return The first Proj of mode @p m found.
 345  */
 346 static ir_node *get_irn_Proj_for_mode(ir_node *n, ir_mode *m)
 347 {
 348         assert(get_irn_mode(n) == mode_T && "Need mode_T node");
 349
 350         foreach_out_edge(n, edge) {
 351                 ir_node *proj = get_edge_src_irn(edge);
 352                 if (get_irn_mode(proj) == m)
 353                         return proj;
 354         }
 355
 356         panic("Proj not found");
 357 }
 358
 359 /**
 360  * Wrap the arch_* function here so we can check for errors.
 361  */
 362 static inline const arch_register_t *x87_get_irn_register(const ir_node *irn)
 363 {
 364         const arch_register_t *res = arch_get_irn_register(irn);
 365
 366         assert(res->reg_class == &ia32_reg_classes[CLASS_ia32_vfp]);
 367         return res;
 368 }
 369
 370 static inline const arch_register_t *x87_irn_get_register(const ir_node *irn,
 371                                                           int pos)
 372 {
 373         const arch_register_t *res = arch_get_irn_register_out(irn, pos);
 374
 375         assert(res->reg_class == &ia32_reg_classes[CLASS_ia32_vfp]);
 376         return res;
 377 }
 378
 379 static inline const arch_register_t *get_st_reg(int index)
 380 {
 381         return &ia32_registers[REG_ST0 + index];
 382 }
 383
 384 /**
 385  * Create a fxch node before another node.
 386  *
 387  * @param state   the x87 state
 388  * @param n       the node after the fxch
 389  * @param pos     exchange st(pos) with st(0)
 390  */
 391 static void x87_create_fxch(x87_state *state, ir_node *n, int pos)
 392 {
 393         x87_fxch(state, pos);
 394
 395         ir_node         *const block = get_nodes_block(n);
 396         ir_node         *const fxch  = new_bd_ia32_fxch(NULL, block);
 397         ia32_x87_attr_t *const attr  = get_ia32_x87_attr(fxch);
 398         attr->reg = get_st_reg(pos);
 399
 400         keep_alive(fxch);
 401
 402         sched_add_before(n, fxch);
 403         DB((dbg, LEVEL_1, "<<< %s %s\n", get_irn_opname(fxch), attr->reg->name));
 404 }
 405
 406 /* -------------- x87 perm --------------- */
 407
 408 /**
 409  * Calculate the necessary permutations to reach dst_state.
 410  *
 411  * These permutations are done with fxch instructions and placed
 412  * at the end of the block.
 413  *
 414  * Note that critical edges are removed here, so we need only
 415  * a shuffle if the current block has only one successor.
 416  *
 417  * @param block      the current block
 418  * @param state      the current x87 stack state, might be modified
 419  * @param dst_state  destination state
 420  *
 421  * @return state
 422  */
 423 static x87_state *x87_shuffle(ir_node *block, x87_state *state, const x87_state *dst_state)
 424 {
 425         int      i, n_cycles, k, ri;
 426         unsigned cycles[4], all_mask;
 427         char     cycle_idx[4][8];
 428
 429         assert(state->depth == dst_state->depth);
 430
 431         /* Some mathematics here:
 432          * If we have a cycle of length n that includes the tos,
 433          * we need n-1 exchange operations.
 434          * We can always add the tos and restore it, so we need
 435          * n+1 exchange operations for a cycle not containing the tos.
 436          * So, the maximum of needed operations is for a cycle of 7
 437          * not including the tos == 8.
 438          * This is the same number of ops we would need for using stores,
 439          * so exchange is cheaper (we save the loads).
 440          * On the other hand, we might need an additional exchange
 441          * in the next block to bring one operand on top, so the
 442          * number of ops in the first case is identical.
 443          * Further, no more than 4 cycles can exists (4 x 2). */
 444         all_mask = (1 << (state->depth)) - 1;
 445
 446         for (n_cycles = 0; all_mask; ++n_cycles) {
 447                 int src_idx, dst_idx;
 448
 449                 /* find the first free slot */
 450                 for (i = 0; i < state->depth; ++i) {
 451                         if (all_mask & (1 << i)) {
 452                                 all_mask &= ~(1 << i);
 453
 454                                 /* check if there are differences here */
 455                                 if (x87_get_st_reg(state, i) != x87_get_st_reg(dst_state, i))
 456                                         break;
 457                         }
 458                 }
 459
 460                 if (! all_mask) {
 461                         /* no more cycles found */
 462                         break;
 463                 }
 464
 465                 k = 0;
 466                 cycles[n_cycles] = (1 << i);
 467                 cycle_idx[n_cycles][k++] = i;
 468                 for (src_idx = i; ; src_idx = dst_idx) {
 469                         dst_idx = x87_on_stack(dst_state, x87_get_st_reg(state, src_idx));
 470
 471                         if ((all_mask & (1 << dst_idx)) == 0)
 472                                 break;
 473
 474                         cycle_idx[n_cycles][k++] = dst_idx;
 475                         cycles[n_cycles] |=  (1 << dst_idx);
 476                         all_mask       &= ~(1 << dst_idx);
 477                 }
 478                 cycle_idx[n_cycles][k] = -1;
 479         }
 480
 481         if (n_cycles <= 0) {
 482                 /* no permutation needed */
 483                 return state;
 484         }
 485
 486         /* Hmm: permutation needed */
 487         DB((dbg, LEVEL_2, "\n%+F needs permutation: from\n", block));
 488         DEBUG_ONLY(x87_dump_stack(state);)
 489         DB((dbg, LEVEL_2, "                  to\n"));
 490         DEBUG_ONLY(x87_dump_stack(dst_state);)
 491
 492
 493 #ifdef DEBUG_libfirm
 494         DB((dbg, LEVEL_2, "Need %d cycles\n", n_cycles));
 495         for (ri = 0; ri < n_cycles; ++ri) {
 496                 DB((dbg, LEVEL_2, " Ring %d:\n ", ri));
 497                 for (k = 0; cycle_idx[ri][k] != -1; ++k)
 498                         DB((dbg, LEVEL_2, " st%d ->", cycle_idx[ri][k]));
 499                 DB((dbg, LEVEL_2, "\n"));
 500         }
 501 #endif
 502
 503         /*
 504          * Find the place node must be insert.
 505          * We have only one successor block, so the last instruction should
 506          * be a jump.
 507          */
 508         ir_node *const before = sched_last(block);
 509         assert(is_cfop(before));
 510
 511         /* now do the permutations */
 512         for (ri = 0; ri < n_cycles; ++ri) {
 513                 if ((cycles[ri] & 1) == 0) {
 514                         /* this cycle does not include the tos */
 515                         x87_create_fxch(state, before, cycle_idx[ri][0]);
 516                 }
 517                 for (k = 1; cycle_idx[ri][k] != -1; ++k) {
 518                         x87_create_fxch(state, before, cycle_idx[ri][k]);
 519                 }
 520                 if ((cycles[ri] & 1) == 0) {
 521                         /* this cycle does not include the tos */
 522                         x87_create_fxch(state, before, cycle_idx[ri][0]);
 523                 }
 524         }
 525         return state;
 526 }
 527
 528 /**
 529  * Create a fpush before node n.
 530  *
 531  * @param state     the x87 state
 532  * @param n         the node after the fpush
 533  * @param pos       push st(pos) on stack
 534  * @param val       the value to push
 535  */
 536 static void x87_create_fpush(x87_state *state, ir_node *n, int pos, int const out_reg_idx, ir_node *const val)
 537 {
 538         x87_push(state, out_reg_idx, val);
 539
 540         ir_node         *const fpush = new_bd_ia32_fpush(NULL, get_nodes_block(n));
 541         ia32_x87_attr_t *const attr  = get_ia32_x87_attr(fpush);
 542         attr->reg = get_st_reg(pos);
 543
 544         keep_alive(fpush);
 545         sched_add_before(n, fpush);
 546
 547         DB((dbg, LEVEL_1, "<<< %s %s\n", get_irn_opname(fpush), attr->reg->name));
 548 }
 549
 550 /**
 551  * Create a fpop before node n.
 552  *
 553  * @param state   the x87 state
 554  * @param n       the node after the fpop
 555  * @param num     pop 1 or 2 values
 556  *
 557  * @return the fpop node
 558  */
 559 static ir_node *x87_create_fpop(x87_state *state, ir_node *n, int num)
 560 {
 561         ir_node         *fpop = NULL;
 562         ia32_x87_attr_t *attr;
 563
 564         assert(num > 0);
 565         do {
 566                 x87_pop(state);
 567                 if (ia32_cg_config.use_ffreep)
 568                         fpop = new_bd_ia32_ffreep(NULL, get_nodes_block(n));
 569                 else
 570                         fpop = new_bd_ia32_fpop(NULL, get_nodes_block(n));
 571                 attr = get_ia32_x87_attr(fpop);
 572                 attr->reg = get_st_reg(0);
 573
 574                 keep_alive(fpop);
 575                 sched_add_before(n, fpop);
 576                 DB((dbg, LEVEL_1, "<<< %s %s\n", get_irn_opname(fpop), attr->reg->name));
 577         } while (--num > 0);
 578         return fpop;
 579 }
 580
 581 /* --------------------------------- liveness ------------------------------------------ */
 582
 583 /**
 584  * The liveness transfer function.
 585  * Updates a live set over a single step from a given node to its predecessor.
 586  * Everything defined at the node is removed from the set, the uses of the node get inserted.
 587  *
 588  * @param irn      The node at which liveness should be computed.
 589  * @param live     The bitset of registers live before @p irn. This set gets modified by updating it to
 590  *                 the registers live after irn.
 591  *
 592  * @return The live bitset.
 593  */
 594 static vfp_liveness vfp_liveness_transfer(ir_node *irn, vfp_liveness live)
 595 {
 596         int i, n;
 597         const arch_register_class_t *cls = &ia32_reg_classes[CLASS_ia32_vfp];
 598
 599         if (get_irn_mode(irn) == mode_T) {
 600                 foreach_out_edge(irn, edge) {
 601                         ir_node *proj = get_edge_src_irn(edge);
 602
 603                         if (arch_irn_consider_in_reg_alloc(cls, proj)) {
 604                                 const arch_register_t *reg = x87_get_irn_register(proj);
 605                                 live &= ~(1 << reg->index);
 606                         }
 607                 }
 608         } else if (arch_irn_consider_in_reg_alloc(cls, irn)) {
 609                 const arch_register_t *reg = x87_get_irn_register(irn);
 610                 live &= ~(1 << reg->index);
 611         }
 612
 613         for (i = 0, n = get_irn_arity(irn); i < n; ++i) {
 614                 ir_node *op = get_irn_n(irn, i);
 615
 616                 if (mode_is_float(get_irn_mode(op)) &&
 617                                 arch_irn_consider_in_reg_alloc(cls, op)) {
 618                         const arch_register_t *reg = x87_get_irn_register(op);
 619                         live |= 1 << reg->index;
 620                 }
 621         }
 622         return live;
 623 }
 624
 625 /**
 626  * Put all live virtual registers at the end of a block into a bitset.
 627  *
 628  * @param sim      the simulator handle
 629  * @param bl       the block
 630  *
 631  * @return The live bitset at the end of this block
 632  */
 633 static vfp_liveness vfp_liveness_end_of_block(x87_simulator *sim, const ir_node *block)
 634 {
 635         vfp_liveness live = 0;
 636         const arch_register_class_t *cls = &ia32_reg_classes[CLASS_ia32_vfp];
 637         const be_lv_t *lv = sim->lv;
 638
 639         be_lv_foreach(lv, block, be_lv_state_end, node) {
 640                 const arch_register_t *reg;
 641                 if (!arch_irn_consider_in_reg_alloc(cls, node))
 642                         continue;
 643
 644                 reg = x87_get_irn_register(node);
 645                 live |= 1 << reg->index;
 646         }
 647
 648         return live;
 649 }
 650
 651 /** get the register mask from an arch_register */
 652 #define REGMASK(reg)    (1 << (reg->index))
 653
 654 /**
 655  * Return a bitset of argument registers which are live at the end of a node.
 656  *
 657  * @param sim    the simulator handle
 658  * @param pos    the node
 659  * @param kill   kill mask for the output registers
 660  *
 661  * @return The live bitset.
 662  */
 663 static unsigned vfp_live_args_after(x87_simulator *sim, const ir_node *pos, unsigned kill)
 664 {
 665         unsigned idx = get_irn_idx(pos);
 666
 667         assert(idx < sim->n_idx);
 668         return sim->live[idx] & ~kill;
 669 }
 670
 671 /**
 672  * Calculate the liveness for a whole block and cache it.
 673  *
 674  * @param sim   the simulator handle
 675  * @param block the block
 676  */
 677 static void update_liveness(x87_simulator *sim, ir_node *block)
 678 {
 679         vfp_liveness live = vfp_liveness_end_of_block(sim, block);
 680         unsigned idx;
 681
 682         /* now iterate through the block backward and cache the results */
 683         sched_foreach_reverse(block, irn) {
 684                 /* stop at the first Phi: this produces the live-in */
 685                 if (is_Phi(irn))
 686                         break;
 687
 688                 idx = get_irn_idx(irn);
 689                 sim->live[idx] = live;
 690
 691                 live = vfp_liveness_transfer(irn, live);
 692         }
 693         idx = get_irn_idx(block);
 694         sim->live[idx] = live;
 695 }
 696
 697 /**
 698  * Returns true if a register is live in a set.
 699  *
 700  * @param reg_idx  the vfp register index
 701  * @param live     a live bitset
 702  */
 703 #define is_vfp_live(reg_idx, live) ((live) & (1 << (reg_idx)))
 704
 705 #ifdef DEBUG_libfirm
 706 /**
 707  * Dump liveness info.
 708  *
 709  * @param live  the live bitset
 710  */
 711 static void vfp_dump_live(vfp_liveness live)
 712 {
 713         int i;
 714
 715         DB((dbg, LEVEL_2, "Live after: "));
 716         for (i = 0; i < 8; ++i) {
 717                 if (live & (1 << i)) {
 718                         DB((dbg, LEVEL_2, "vf%d ", i));
 719                 }
 720         }
 721         DB((dbg, LEVEL_2, "\n"));
 722 }
 723 #endif /* DEBUG_libfirm */
 724
 725 /* --------------------------------- simulators ---------------------------------------- */
 726
 727 /**
 728  * Simulate a virtual binop.
 729  *
 730  * @param state  the x87 state
 731  * @param n      the node that should be simulated (and patched)
 732  *
 733  * @return NO_NODE_ADDED
 734  */
 735 static int sim_binop(x87_state *const state, ir_node *const n, ir_op *const op)
 736 {
 737         ir_node *patched_insn;
 738         x87_simulator         *sim     = state->sim;
 739         ir_node               *op1     = get_irn_n(n, n_ia32_binary_left);
 740         ir_node               *op2     = get_irn_n(n, n_ia32_binary_right);
 741         const arch_register_t *op1_reg = x87_get_irn_register(op1);
 742         const arch_register_t *op2_reg = x87_get_irn_register(op2);
 743         const arch_register_t *out     = x87_irn_get_register(n, pn_ia32_res);
 744         int reg_index_1                = op1_reg->index;
 745         int reg_index_2                = op2_reg->index;
 746         vfp_liveness           live    = vfp_live_args_after(sim, n, REGMASK(out));
 747         int                    op1_live_after;
 748         int                    op2_live_after;
 749
 750         DB((dbg, LEVEL_1, ">>> %+F %s, %s -> %s\n", n, op1_reg->name, op2_reg->name, out->name));
 751         DEBUG_ONLY(vfp_dump_live(live);)
 752         DB((dbg, LEVEL_1, "Stack before: "));
 753         DEBUG_ONLY(x87_dump_stack(state);)
 754
 755         int op1_idx = x87_on_stack(state, reg_index_1);
 756         assert(op1_idx >= 0);
 757         op1_live_after = is_vfp_live(reg_index_1, live);
 758
 759         int                    op2_idx;
 760         int                    out_idx;
 761         bool                   pop         = false;
 762         int              const out_reg_idx = out->index;
 763         ia32_x87_attr_t *const attr        = get_ia32_x87_attr(n);
 764         if (reg_index_2 != REG_VFP_VFP_NOREG) {
 765                 /* second operand is a vfp register */
 766                 op2_idx = x87_on_stack(state, reg_index_2);
 767                 assert(op2_idx >= 0);
 768                 op2_live_after = is_vfp_live(reg_index_2, live);
 769
 770                 if (op2_live_after) {
 771                         /* Second operand is live. */
 772
 773                         if (op1_live_after) {
 774                                 /* Both operands are live: push the first one.
 775                                  * This works even for op1 == op2. */
 776                                 x87_create_fpush(state, n, op1_idx, out_reg_idx, op1);
 777                                 /* now do fxxx (tos=tos X op) */
 778                                 op1_idx = 0;
 779                                 op2_idx += 1;
 780                                 out_idx = 0;
 781                         } else {
 782                                 /* Second live, first operand is dead here, bring it to tos. */
 783                                 if (op1_idx != 0) {
 784                                         x87_create_fxch(state, n, op1_idx);
 785                                         if (op2_idx == 0)
 786                                                 op2_idx = op1_idx;
 787                                         op1_idx = 0;
 788                                 }
 789                                 /* now do fxxx (tos=tos X op) */
 790                                 out_idx = 0;
 791                         }
 792                 } else {
 793                         /* Second operand is dead. */
 794                         if (op1_live_after) {
 795                                 /* First operand is live: bring second to tos. */
 796                                 if (op2_idx != 0) {
 797                                         x87_create_fxch(state, n, op2_idx);
 798                                         if (op1_idx == 0)
 799                                                 op1_idx = op2_idx;
 800                                         op2_idx = 0;
 801                                 }
 802                                 /* now do fxxxr (tos = op X tos) */
 803                                 out_idx = 0;
 804                         } else {
 805                                 /* Both operands are dead. */
 806                                 if (op1_idx != 0 && op2_idx != 0) {
 807                                         /* Bring one operand to tos. */
 808                                         x87_create_fxch(state, n, op1_idx);
 809                                         if (op2_idx == op1_idx) op2_idx = 0;
 810                                         op1_idx = 0;
 811                                 }
 812                                 out_idx = op1_idx != 0 ? op1_idx : op2_idx;
 813                                 /* Only pop if the operands are differnt. */
 814                                 pop     = op1_idx != op2_idx;
 815                         }
 816                 }
 817         } else {
 818                 /* second operand is an address mode */
 819                 if (op1_live_after) {
 820                         /* first operand is live: push it here */
 821                         x87_create_fpush(state, n, op1_idx, out_reg_idx, op1);
 822                 } else {
 823                         /* first operand is dead: bring it to tos */
 824                         if (op1_idx != 0)
 825                                 x87_create_fxch(state, n, op1_idx);
 826                 }
 827
 828                 op1_idx = attr->attr.data.ins_permuted ? -1 :  0;
 829                 op2_idx = attr->attr.data.ins_permuted ?  0 : -1;
 830                 out_idx = 0;
 831         }
 832         assert(op1_idx == 0       || op2_idx == 0);
 833         assert(out_idx == op1_idx || out_idx == op2_idx);
 834
 835         patched_insn = x87_patch_insn(n, op);
 836         x87_set_st(state, out_reg_idx, patched_insn, out_idx);
 837         if (pop)
 838                 x87_pop(state);
 839
 840         /* patch the operation */
 841         int const reg_idx = op1_idx != 0 ? op1_idx : op2_idx;
 842         attr->reg                    = reg_idx >= 0 ? get_st_reg(reg_idx) : NULL;
 843         attr->attr.data.ins_permuted = op1_idx != 0;
 844         attr->res_in_reg             = out_idx != 0;
 845         attr->pop                    = pop;
 846
 847         DEBUG_ONLY(
 848                 char const *const l = op1_idx >= 0 ? get_st_reg(op1_idx)->name : "[AM]";
 849                 char const *const r = op2_idx >= 0 ? get_st_reg(op2_idx)->name : "[AM]";
 850                 char const *const o = get_st_reg(out_idx)->name;
 851                 DB((dbg, LEVEL_1, "<<< %s %s, %s -> %s\n", get_irn_opname(n), l, r, o));
 852         );
 853
 854         return NO_NODE_ADDED;
 855 }
 856
 857 /**
 858  * Simulate a virtual Unop.
 859  *
 860  * @param state  the x87 state
 861  * @param n      the node that should be simulated (and patched)
 862  * @param op     the x87 opcode that will replace n's opcode
 863  *
 864  * @return NO_NODE_ADDED
 865  */
 866 static int sim_unop(x87_state *state, ir_node *n, ir_op *op)
 867 {
 868         arch_register_t const *const out  = x87_get_irn_register(n);
 869         unsigned               const live = vfp_live_args_after(state->sim, n, REGMASK(out));
 870         DB((dbg, LEVEL_1, ">>> %+F -> %s\n", n, out->name));
 871         DEBUG_ONLY(vfp_dump_live(live);)
 872
 873         ir_node               *const op1         = get_irn_n(n, 0);
 874         arch_register_t const *const op1_reg     = x87_get_irn_register(op1);
 875         int                    const op1_reg_idx = op1_reg->index;
 876         int                    const op1_idx     = x87_on_stack(state, op1_reg_idx);
 877         int                    const out_reg_idx = out->index;
 878         if (is_vfp_live(op1_reg_idx, live)) {
 879                 /* push the operand here */
 880                 x87_create_fpush(state, n, op1_idx, out_reg_idx, op1);
 881         } else {
 882                 /* operand is dead, bring it to tos */
 883                 if (op1_idx != 0) {
 884                         x87_create_fxch(state, n, op1_idx);
 885                 }
 886         }
 887
 888         x87_set_st(state, out_reg_idx, x87_patch_insn(n, op), 0);
 889         DB((dbg, LEVEL_1, "<<< %s -> %s\n", get_irn_opname(n), get_st_reg(0)->name));
 890
 891         return NO_NODE_ADDED;
 892 }
 893
 894 /**
 895  * Simulate a virtual Load instruction.
 896  *
 897  * @param state  the x87 state
 898  * @param n      the node that should be simulated (and patched)
 899  * @param op     the x87 opcode that will replace n's opcode
 900  *
 901  * @return NO_NODE_ADDED
 902  */
 903 static int sim_load(x87_state *state, ir_node *n, ir_op *op, int res_pos)
 904 {
 905         const arch_register_t *out = x87_irn_get_register(n, res_pos);
 906
 907         DB((dbg, LEVEL_1, ">>> %+F -> %s\n", n, out->name));
 908         x87_push(state, out->index, x87_patch_insn(n, op));
 909         assert(out == x87_irn_get_register(n, res_pos));
 910         DB((dbg, LEVEL_1, "<<< %s -> %s\n", get_irn_opname(n), get_st_reg(0)->name));
 911
 912         return NO_NODE_ADDED;
 913 }
 914
 915 /**
 916  * Rewire all users of @p old_val to @new_val iff they are scheduled after @p store.
 917  *
 918  * @param store   The store
 919  * @param old_val The former value
 920  * @param new_val The new value
 921  */
 922 static void collect_and_rewire_users(ir_node *store, ir_node *old_val, ir_node *new_val)
 923 {
 924         foreach_out_edge_safe(old_val, edge) {
 925                 ir_node *user = get_edge_src_irn(edge);
 926                 /* if the user is scheduled after the store: rewire */
 927                 if (sched_is_scheduled(user) && sched_comes_after(store, user)) {
 928                         set_irn_n(user, get_edge_src_pos(edge), new_val);
 929                 }
 930         }
 931 }
 932
 933 /**
 934  * Simulate a virtual Store.
 935  *
 936  * @param state  the x87 state
 937  * @param n      the node that should be simulated (and patched)
 938  * @param op     the x87 store opcode
 939  */
 940 static int sim_store(x87_state *state, ir_node *n, ir_op *op)
 941 {
 942         ir_node               *const val = get_irn_n(n, n_ia32_vfst_val);
 943         arch_register_t const *const op2 = x87_get_irn_register(val);
 944         DB((dbg, LEVEL_1, ">>> %+F %s ->\n", n, op2->name));
 945
 946         bool           do_pop          = false;
 947         int            insn            = NO_NODE_ADDED;
 948         int      const op2_reg_idx     = op2->index;
 949         int      const op2_idx         = x87_on_stack(state, op2_reg_idx);
 950         unsigned const live            = vfp_live_args_after(state->sim, n, 0);
 951         int      const live_after_node = is_vfp_live(op2_reg_idx, live);
 952         assert(op2_idx >= 0);
 953         if (live_after_node) {
 954                 /* Problem: fst doesn't support 80bit modes (spills), only fstp does
 955                  *          fist doesn't support 64bit mode, only fistp
 956                  * Solution:
 957                  *   - stack not full: push value and fstp
 958                  *   - stack full: fstp value and load again
 959                  * Note that we cannot test on mode_E, because floats might be 80bit ... */
 960                 ir_mode *const mode = get_ia32_ls_mode(n);
 961                 if (get_mode_size_bits(mode) > (mode_is_int(mode) ? 32 : 64)) {
 962                         if (x87_get_depth(state) < N_ia32_st_REGS) {
 963                                 /* ok, we have a free register: push + fstp */
 964                                 x87_create_fpush(state, n, op2_idx, REG_VFP_VFP_NOREG, val);
 965                                 x87_patch_insn(n, op);
 966                                 do_pop = true;
 967                         } else {
 968                                 /* stack full here: need fstp + load */
 969                                 x87_patch_insn(n, op);
 970                                 do_pop = true;
 971
 972                                 ir_node *const block = get_nodes_block(n);
 973                                 ir_node *const mem   = get_irn_Proj_for_mode(n, mode_M);
 974                                 ir_node *const vfld  = new_bd_ia32_vfld(NULL, block, get_irn_n(n, 0), get_irn_n(n, 1), mem, mode);
 975
 976                                 /* copy all attributes */
 977                                 set_ia32_frame_ent(vfld, get_ia32_frame_ent(n));
 978                                 if (is_ia32_use_frame(n))
 979                                         set_ia32_use_frame(vfld);
 980                                 set_ia32_op_type(vfld, ia32_AddrModeS);
 981                                 add_ia32_am_offs_int(vfld, get_ia32_am_offs_int(n));
 982                                 set_ia32_am_sc(vfld, get_ia32_am_sc(n));
 983                                 set_ia32_ls_mode(vfld, mode);
 984
 985                                 ir_node *const rproj = new_r_Proj(vfld, mode, pn_ia32_vfld_res);
 986                                 ir_node *const mproj = new_r_Proj(vfld, mode_M, pn_ia32_vfld_M);
 987
 988                                 arch_set_irn_register(rproj, op2);
 989
 990                                 /* reroute all former users of the store memory to the load memory */
 991                                 edges_reroute_except(mem, mproj, vfld);
 992
 993                                 sched_add_after(n, vfld);
 994
 995                                 /* rewire all users, scheduled after the store, to the loaded value */
 996                                 collect_and_rewire_users(n, val, rproj);
 997
 998                                 insn = NODE_ADDED;
 999                         }
1000                 } else {
1001                         /* we can only store the tos to memory */
1002                         if (op2_idx != 0)
1003                                 x87_create_fxch(state, n, op2_idx);
1004
1005                         /* mode size 64 or smaller -> use normal fst */
1006                         x87_patch_insn(n, op);
1007                 }
1008         } else {
1009                 /* we can only store the tos to memory */
1010                 if (op2_idx != 0)
1011                         x87_create_fxch(state, n, op2_idx);
1012
1013                 x87_patch_insn(n, op);
1014                 do_pop = true;
1015         }
1016
1017         if (do_pop)
1018                 x87_pop(state);
1019
1020         ia32_x87_attr_t *const attr = get_ia32_x87_attr(n);
1021         attr->pop = do_pop;
1022         DB((dbg, LEVEL_1, "<<< %s %s ->\n", get_irn_opname(n), get_st_reg(0)->name));
1023
1024         return insn;
1025 }
1026
1027 #define GEN_BINOP(op) \
1028 static int sim_##op(x87_state *state, ir_node *n) { \
1029         return sim_binop(state, n, op_ia32_##op); \
1030 }
1031
1032 #define GEN_LOAD(op)                                              \
1033 static int sim_##op(x87_state *state, ir_node *n) {               \
1034         return sim_load(state, n, op_ia32_##op, pn_ia32_v##op##_res); \
1035 }
1036
1037 #define GEN_UNOP(op) \
1038 static int sim_##op(x87_state *state, ir_node *n) { \
1039         return sim_unop(state, n, op_ia32_##op); \
1040 }
1041
1042 #define GEN_STORE(op) \
1043 static int sim_##op(x87_state *state, ir_node *n) { \
1044         return sim_store(state, n, op_ia32_##op); \
1045 }
1046
1047 /* all stubs */
1048 GEN_BINOP(fadd)
1049 GEN_BINOP(fsub)
1050 GEN_BINOP(fmul)
1051 GEN_BINOP(fdiv)
1052
1053 GEN_UNOP(fabs)
1054 GEN_UNOP(fchs)
1055
1056 GEN_LOAD(fld)
1057 GEN_LOAD(fild)
1058 GEN_LOAD(fldz)
1059 GEN_LOAD(fld1)
1060
1061 GEN_STORE(fst)
1062 GEN_STORE(fist)
1063
1064 static int sim_fprem(x87_state *const state, ir_node *const n)
1065 {
1066         (void)state;
1067         (void)n;
1068         panic("TODO implement");
1069         return NO_NODE_ADDED;
1070 }
1071
1072 /**
1073  * Simulate a virtual fisttp.
1074  *
1075  * @param state  the x87 state
1076  * @param n      the node that should be simulated (and patched)
1077  *
1078  * @return NO_NODE_ADDED
1079  */
1080 static int sim_fisttp(x87_state *state, ir_node *n)
1081 {
1082         ir_node               *val = get_irn_n(n, n_ia32_vfst_val);
1083         const arch_register_t *op2 = x87_get_irn_register(val);
1084
1085         int const op2_idx = x87_on_stack(state, op2->index);
1086         DB((dbg, LEVEL_1, ">>> %+F %s ->\n", n, op2->name));
1087         assert(op2_idx >= 0);
1088
1089         /* Note: although the value is still live here, it is destroyed because
1090            of the pop. The register allocator is aware of that and introduced a copy
1091            if the value must be alive. */
1092
1093         /* we can only store the tos to memory */
1094         if (op2_idx != 0)
1095                 x87_create_fxch(state, n, op2_idx);
1096
1097         x87_pop(state);
1098         x87_patch_insn(n, op_ia32_fisttp);
1099
1100         DB((dbg, LEVEL_1, "<<< %s %s ->\n", get_irn_opname(n), get_st_reg(0)->name));
1101
1102         return NO_NODE_ADDED;
1103 }
1104
1105 /**
1106  * Simulate a virtual FtstFnstsw.
1107  *
1108  * @param state  the x87 state
1109  * @param n      the node that should be simulated (and patched)
1110  *
1111  * @return NO_NODE_ADDED
1112  */
1113 static int sim_FtstFnstsw(x87_state *state, ir_node *n)
1114 {
1115         x87_simulator         *sim         = state->sim;
1116         ir_node               *op1_node    = get_irn_n(n, n_ia32_vFtstFnstsw_left);
1117         const arch_register_t *reg1        = x87_get_irn_register(op1_node);
1118         int                    reg_index_1 = reg1->index;
1119         int                    op1_idx     = x87_on_stack(state, reg_index_1);
1120         unsigned               live        = vfp_live_args_after(sim, n, 0);
1121
1122         DB((dbg, LEVEL_1, ">>> %+F %s\n", n, reg1->name));
1123         DEBUG_ONLY(vfp_dump_live(live);)
1124         DB((dbg, LEVEL_1, "Stack before: "));
1125         DEBUG_ONLY(x87_dump_stack(state);)
1126         assert(op1_idx >= 0);
1127
1128         if (op1_idx != 0) {
1129                 /* bring the value to tos */
1130                 x87_create_fxch(state, n, op1_idx);
1131         }
1132
1133         /* patch the operation */
1134         x87_patch_insn(n, op_ia32_FtstFnstsw);
1135
1136         if (!is_vfp_live(reg_index_1, live))
1137                 x87_create_fpop(state, sched_next(n), 1);
1138
1139         return NO_NODE_ADDED;
1140 }
1141
1142 /**
1143  * Simulate a Fucom
1144  *
1145  * @param state  the x87 state
1146  * @param n      the node that should be simulated (and patched)
1147  *
1148  * @return NO_NODE_ADDED
1149  */
1150 static int sim_Fucom(x87_state *state, ir_node *n)
1151 {
1152         ia32_x87_attr_t *attr = get_ia32_x87_attr(n);
1153         ir_op *dst;
1154         x87_simulator         *sim        = state->sim;
1155         ir_node               *op1_node   = get_irn_n(n, n_ia32_vFucomFnstsw_left);
1156         ir_node               *op2_node   = get_irn_n(n, n_ia32_vFucomFnstsw_right);
1157         const arch_register_t *op1        = x87_get_irn_register(op1_node);
1158         const arch_register_t *op2        = x87_get_irn_register(op2_node);
1159         int                    reg_index_1 = op1->index;
1160         int                    reg_index_2 = op2->index;
1161         unsigned               live       = vfp_live_args_after(sim, n, 0);
1162
1163         DB((dbg, LEVEL_1, ">>> %+F %s, %s\n", n, op1->name, op2->name));
1164         DEBUG_ONLY(vfp_dump_live(live);)
1165         DB((dbg, LEVEL_1, "Stack before: "));
1166         DEBUG_ONLY(x87_dump_stack(state);)
1167
1168         int op1_idx = x87_on_stack(state, reg_index_1);
1169         assert(op1_idx >= 0);
1170
1171         int op2_idx;
1172         int pops = 0;
1173         /* BEWARE: check for comp a,a cases, they might happen */
1174         if (reg_index_2 != REG_VFP_VFP_NOREG) {
1175                 /* second operand is a vfp register */
1176                 op2_idx = x87_on_stack(state, reg_index_2);
1177                 assert(op2_idx >= 0);
1178
1179                 if (is_vfp_live(reg_index_2, live)) {
1180                         /* second operand is live */
1181
1182                         if (is_vfp_live(reg_index_1, live)) {
1183                                 /* both operands are live */
1184                                 if (op1_idx != 0 && op2_idx != 0) {
1185                                         /* bring the first one to tos */
1186                                         x87_create_fxch(state, n, op1_idx);
1187                                         if (op1_idx == op2_idx)
1188                                                 op2_idx = 0;
1189                                         op1_idx = 0;
1190                                         /* res = tos X op */
1191                                 }
1192                         } else {
1193                                 /* second live, first operand is dead here, bring it to tos.
1194                                    This means further, op1_idx != op2_idx. */
1195                                 assert(op1_idx != op2_idx);
1196                                 if (op1_idx != 0) {
1197                                         x87_create_fxch(state, n, op1_idx);
1198                                         if (op2_idx == 0)
1199                                                 op2_idx = op1_idx;
1200                                         op1_idx = 0;
1201                                 }
1202                                 /* res = tos X op, pop */
1203                                 pops = 1;
1204                         }
1205                 } else {
1206                         /* second operand is dead */
1207                         if (is_vfp_live(reg_index_1, live)) {
1208                                 /* first operand is live: bring second to tos.
1209                                    This means further, op1_idx != op2_idx. */
1210                                 assert(op1_idx != op2_idx);
1211                                 if (op2_idx != 0) {
1212                                         x87_create_fxch(state, n, op2_idx);
1213                                         if (op1_idx == 0)
1214                                                 op1_idx = op2_idx;
1215                                         op2_idx = 0;
1216                                 }
1217                                 /* res = op X tos, pop */
1218                                 pops = 1;
1219                         } else {
1220                                 /* both operands are dead here, check first for identity. */
1221                                 if (op1_idx == op2_idx) {
1222                                         /* identically, one pop needed */
1223                                         if (op1_idx != 0) {
1224                                                 x87_create_fxch(state, n, op1_idx);
1225                                                 op1_idx = 0;
1226                                                 op2_idx = 0;
1227                                         }
1228                                         /* res = tos X op, pop */
1229                                         pops    = 1;
1230                                 }
1231                                 /* different, move them to st and st(1) and pop both.
1232                                    The tricky part is to get one into st(1).*/
1233                                 else if (op2_idx == 1) {
1234                                         /* good, second operand is already in the right place, move the first */
1235                                         if (op1_idx != 0) {
1236                                                 /* bring the first on top */
1237                                                 x87_create_fxch(state, n, op1_idx);
1238                                                 assert(op2_idx != 0);
1239                                                 op1_idx = 0;
1240                                         }
1241                                         /* res = tos X op, pop, pop */
1242                                         pops = 2;
1243                                 } else if (op1_idx == 1) {
1244                                         /* good, first operand is already in the right place, move the second */
1245                                         if (op2_idx != 0) {
1246                                                 /* bring the first on top */
1247                                                 x87_create_fxch(state, n, op2_idx);
1248                                                 assert(op1_idx != 0);
1249                                                 op2_idx = 0;
1250                                         }
1251                                         /* res = op X tos, pop, pop */
1252                                         pops = 2;
1253                                 } else {
1254                                         /* if one is already the TOS, we need two fxch */
1255                                         if (op1_idx == 0) {
1256                                                 /* first one is TOS, move to st(1) */
1257                                                 x87_create_fxch(state, n, 1);
1258                                                 assert(op2_idx != 1);
1259                                                 op1_idx = 1;
1260                                                 x87_create_fxch(state, n, op2_idx);
1261                                                 op2_idx = 0;
1262                                                 /* res = op X tos, pop, pop */
1263                                                 pops    = 2;
1264                                         } else if (op2_idx == 0) {
1265                                                 /* second one is TOS, move to st(1) */
1266                                                 x87_create_fxch(state, n, 1);
1267                                                 assert(op1_idx != 1);
1268                                                 op2_idx = 1;
1269                                                 x87_create_fxch(state, n, op1_idx);
1270                                                 op1_idx = 0;
1271                                                 /* res = tos X op, pop, pop */
1272                                                 pops    = 2;
1273                                         } else {
1274                                                 /* none of them is either TOS or st(1), 3 fxch needed */
1275                                                 x87_create_fxch(state, n, op2_idx);
1276                                                 assert(op1_idx != 0);
1277                                                 x87_create_fxch(state, n, 1);
1278                                                 op2_idx = 1;
1279                                                 x87_create_fxch(state, n, op1_idx);
1280                                                 op1_idx = 0;
1281                                                 /* res = tos X op, pop, pop */
1282                                                 pops    = 2;
1283                                         }
1284                                 }
1285                         }
1286                 }
1287         } else {
1288                 /* second operand is an address mode */
1289                 if (op1_idx != 0)
1290                         x87_create_fxch(state, n, op1_idx);
1291                 /* Pop first operand, if it is dead. */
1292                 if (!is_vfp_live(reg_index_1, live))
1293                         pops = 1;
1294
1295                 op1_idx = attr->attr.data.ins_permuted ? -1 :  0;
1296                 op2_idx = attr->attr.data.ins_permuted ?  0 : -1;
1297         }
1298         assert(op1_idx == 0 || op2_idx == 0);
1299
1300         /* patch the operation */
1301         if (is_ia32_vFucomFnstsw(n)) {
1302                 dst = pops == 2 ? op_ia32_FucomppFnstsw : op_ia32_FucomFnstsw;
1303                 for (int i = 0; i < pops; ++i)
1304                         x87_pop(state);
1305         } else if (is_ia32_vFucomi(n)) {
1306                 dst = op_ia32_Fucomi;
1307                 if (pops != 0)
1308                         x87_pop(state);
1309                 if (pops == 2)
1310                         x87_create_fpop(state, sched_next(n), 1);
1311         } else {
1312                 panic("invalid operation %+F", n);
1313         }
1314
1315         x87_patch_insn(n, dst);
1316
1317         int const reg_idx = op1_idx != 0 ? op1_idx : op2_idx;
1318         attr->reg                    = reg_idx >= 0 ? get_st_reg(reg_idx) : NULL;
1319         attr->attr.data.ins_permuted = op1_idx != 0;
1320         attr->pop                    = pops != 0;
1321
1322         DEBUG_ONLY(
1323                 char const *const l = op1_idx >= 0 ? get_st_reg(op1_idx)->name : "[AM]";
1324                 char const *const r = op2_idx >= 0 ? get_st_reg(op2_idx)->name : "[AM]";
1325                 DB((dbg, LEVEL_1, "<<< %s %s, %s\n", get_irn_opname(n), l, r));
1326         );
1327
1328         return NO_NODE_ADDED;
1329 }
1330
1331 /**
1332  * Simulate a Keep.
1333  *
1334  * @param state  the x87 state
1335  * @param n      the node that should be simulated (and patched)
1336  *
1337  * @return NO_NODE_ADDED
1338  */
1339 static int sim_Keep(x87_state *state, ir_node *node)
1340 {
1341         const ir_node         *op;
1342         const arch_register_t *op_reg;
1343         int                    reg_id;
1344         int                    op_stack_idx;
1345         unsigned               live;
1346         int                    i, arity;
1347
1348         DB((dbg, LEVEL_1, ">>> %+F\n", node));
1349
1350         arity = get_irn_arity(node);
1351         for (i = 0; i < arity; ++i) {
1352                 op      = get_irn_n(node, i);
1353                 op_reg  = arch_get_irn_register(op);
1354                 if (op_reg->reg_class != &ia32_reg_classes[CLASS_ia32_vfp])
1355                         continue;
1356
1357                 reg_id = op_reg->index;
1358                 live   = vfp_live_args_after(state->sim, node, 0);
1359
1360                 op_stack_idx = x87_on_stack(state, reg_id);
1361                 if (op_stack_idx >= 0 && !is_vfp_live(reg_id, live))
1362                         x87_create_fpop(state, sched_next(node), 1);
1363         }
1364
1365         DB((dbg, LEVEL_1, "Stack after: "));
1366         DEBUG_ONLY(x87_dump_stack(state);)
1367
1368         return NO_NODE_ADDED;
1369 }
1370
1371 /**
1372  * Keep the given node alive by adding a be_Keep.
1373  *
1374  * @param node  the node to kept alive
1375  */
1376 static void keep_float_node_alive(ir_node *node)
1377 {
1378         ir_node *block = get_nodes_block(node);
1379         ir_node *keep  = be_new_Keep(block, 1, &node);
1380         sched_add_after(node, keep);
1381 }
1382
1383 /**
1384  * Create a copy of a node. Recreate the node if it's a constant.
1385  *
1386  * @param state  the x87 state
1387  * @param n      the node to be copied
1388  *
1389  * @return the copy of n
1390  */
1391 static ir_node *create_Copy(x87_state *state, ir_node *n)
1392 {
1393         dbg_info *n_dbg = get_irn_dbg_info(n);
1394         ir_mode *mode = get_irn_mode(n);
1395         ir_node *block = get_nodes_block(n);
1396         ir_node *pred = get_irn_n(n, 0);
1397         ir_node *(*cnstr)(dbg_info *, ir_node *, ir_mode *) = NULL;
1398         ir_node *res;
1399         const arch_register_t *out;
1400         const arch_register_t *op1;
1401
1402         /* Do not copy constants, recreate them. */
1403         switch (get_ia32_irn_opcode(pred)) {
1404         case iro_ia32_fldz:
1405                 cnstr = new_bd_ia32_fldz;
1406                 break;
1407         case iro_ia32_fld1:
1408                 cnstr = new_bd_ia32_fld1;
1409                 break;
1410         case iro_ia32_fldpi:
1411                 cnstr = new_bd_ia32_fldpi;
1412                 break;
1413         case iro_ia32_fldl2e:
1414                 cnstr = new_bd_ia32_fldl2e;
1415                 break;
1416         case iro_ia32_fldl2t:
1417                 cnstr = new_bd_ia32_fldl2t;
1418                 break;
1419         case iro_ia32_fldlg2:
1420                 cnstr = new_bd_ia32_fldlg2;
1421                 break;
1422         case iro_ia32_fldln2:
1423                 cnstr = new_bd_ia32_fldln2;
1424                 break;
1425         default:
1426                 break;
1427         }
1428
1429         out = x87_get_irn_register(n);
1430         op1 = x87_get_irn_register(pred);
1431
1432         if (cnstr != NULL) {
1433                 /* copy a constant */
1434                 res = (*cnstr)(n_dbg, block, mode);
1435
1436                 x87_push(state, out->index, res);
1437         } else {
1438                 int op1_idx = x87_on_stack(state, op1->index);
1439
1440                 res = new_bd_ia32_fpushCopy(n_dbg, block, pred, mode);
1441
1442                 x87_push(state, out->index, res);
1443
1444                 ia32_x87_attr_t *const attr = get_ia32_x87_attr(res);
1445                 attr->reg = get_st_reg(op1_idx);
1446         }
1447         arch_set_irn_register(res, out);
1448
1449         return res;
1450 }
1451
1452 /**
1453  * Simulate a be_Copy.
1454  *
1455  * @param state  the x87 state
1456  * @param n      the node that should be simulated (and patched)
1457  *
1458  * @return NO_NODE_ADDED
1459  */
1460 static int sim_Copy(x87_state *state, ir_node *n)
1461 {
1462         arch_register_class_t const *const cls = arch_get_irn_reg_class(n);
1463         if (cls != &ia32_reg_classes[CLASS_ia32_vfp])
1464                 return NO_NODE_ADDED;
1465
1466         ir_node               *const pred = be_get_Copy_op(n);
1467         arch_register_t const *const op1  = x87_get_irn_register(pred);
1468         arch_register_t const *const out  = x87_get_irn_register(n);
1469         unsigned               const live = vfp_live_args_after(state->sim, n, REGMASK(out));
1470
1471         DB((dbg, LEVEL_1, ">>> %+F %s -> %s\n", n, op1->name, out->name));
1472         DEBUG_ONLY(vfp_dump_live(live);)
1473
1474         if (is_vfp_live(op1->index, live)) {
1475                 /* Operand is still live, a real copy. We need here an fpush that can
1476                    hold a a register, so use the fpushCopy or recreate constants */
1477                 ir_node *const node = create_Copy(state, n);
1478
1479                 /* We have to make sure the old value doesn't go dead (which can happen
1480                  * when we recreate constants). As the simulator expected that value in
1481                  * the pred blocks. This is unfortunate as removing it would save us 1
1482                  * instruction, but we would have to rerun all the simulation to get
1483                  * this correct...
1484                  */
1485                 ir_node *const next = sched_next(n);
1486                 sched_remove(n);
1487                 exchange(n, node);
1488                 sched_add_before(next, node);
1489
1490                 if (get_irn_n_edges(pred) == 0) {
1491                         keep_float_node_alive(pred);
1492                 }
1493
1494                 DB((dbg, LEVEL_1, "<<< %+F %s -> ?\n", node, op1->name));
1495         } else {
1496                 /* Just a virtual copy. */
1497                 int const op1_idx = x87_on_stack(state, op1->index);
1498                 x87_set_st(state, out->index, n, op1_idx);
1499         }
1500         return NO_NODE_ADDED;
1501 }
1502
1503 /**
1504  * Returns the vf0 result Proj of a Call.
1505  *
1506  * @para call  the Call node
1507  */
1508 static ir_node *get_call_result_proj(ir_node *call)
1509 {
1510         /* search the result proj */
1511         foreach_out_edge(call, edge) {
1512                 ir_node *proj = get_edge_src_irn(edge);
1513                 long pn = get_Proj_proj(proj);
1514
1515                 if (pn == pn_ia32_Call_vf0)
1516                         return proj;
1517         }
1518
1519         panic("result Proj missing");
1520 }
1521
1522 static int sim_Asm(x87_state *const state, ir_node *const n)
1523 {
1524         (void)state;
1525
1526         for (size_t i = get_irn_arity(n); i-- != 0;) {
1527                 arch_register_req_t const *const req = arch_get_irn_register_req_in(n, i);
1528                 if (req->cls == &ia32_reg_classes[CLASS_ia32_vfp])
1529                         panic("cannot handle %+F with x87 constraints", n);
1530         }
1531
1532         for (size_t i = arch_get_irn_n_outs(n); i-- != 0;) {
1533                 arch_register_req_t const *const req = arch_get_irn_register_req_out(n, i);
1534                 if (req->cls == &ia32_reg_classes[CLASS_ia32_vfp])
1535                         panic("cannot handle %+F with x87 constraints", n);
1536         }
1537
1538         return NO_NODE_ADDED;
1539 }
1540
1541 /**
1542  * Simulate a ia32_Call.
1543  *
1544  * @param state      the x87 state
1545  * @param n          the node that should be simulated (and patched)
1546  *
1547  * @return NO_NODE_ADDED
1548  */
1549 static int sim_Call(x87_state *state, ir_node *n)
1550 {
1551         DB((dbg, LEVEL_1, ">>> %+F\n", n));
1552
1553         /* at the begin of a call the x87 state should be empty */
1554         assert(state->depth == 0 && "stack not empty before call");
1555
1556         ir_type *const call_tp = get_ia32_call_attr_const(n)->call_tp;
1557         if (get_method_n_ress(call_tp) != 0) {
1558                 /* If the called function returns a float, it is returned in st(0).
1559                  * This even happens if the return value is NOT used.
1560                  * Moreover, only one return result is supported. */
1561                 ir_type *const res_type = get_method_res_type(call_tp, 0);
1562                 ir_mode *const mode     = get_type_mode(res_type);
1563                 if (mode && mode_is_float(mode)) {
1564                         ir_node               *const resproj = get_call_result_proj(n);
1565                         arch_register_t const *const reg     = x87_get_irn_register(resproj);
1566                         x87_push(state, reg->index, resproj);
1567                 }
1568         }
1569         DB((dbg, LEVEL_1, "Stack after: "));
1570         DEBUG_ONLY(x87_dump_stack(state);)
1571
1572         return NO_NODE_ADDED;
1573 }
1574
1575 /**
1576  * Simulate a be_Return.
1577  *
1578  * @param state  the x87 state
1579  * @param n      the node that should be simulated (and patched)
1580  *
1581  * @return NO_NODE_ADDED
1582  */
1583 static int sim_Return(x87_state *state, ir_node *n)
1584 {
1585 #ifdef DEBUG_libfirm
1586         /* only floating point return values must reside on stack */
1587         int       n_float_res = 0;
1588         int const n_res       = be_Return_get_n_rets(n);
1589         for (int i = 0; i < n_res; ++i) {
1590                 ir_node *const res = get_irn_n(n, n_be_Return_val + i);
1591                 if (mode_is_float(get_irn_mode(res)))
1592                         ++n_float_res;
1593         }
1594         assert(x87_get_depth(state) == n_float_res);
1595 #endif
1596
1597         /* pop them virtually */
1598         x87_emms(state);
1599         return NO_NODE_ADDED;
1600 }
1601
1602 /**
1603  * Simulate a be_Perm.
1604  *
1605  * @param state  the x87 state
1606  * @param irn    the node that should be simulated (and patched)
1607  *
1608  * @return NO_NODE_ADDED
1609  */
1610 static int sim_Perm(x87_state *state, ir_node *irn)
1611 {
1612         int      i, n;
1613         ir_node *pred = get_irn_n(irn, 0);
1614         int     *stack_pos;
1615
1616         /* handle only floating point Perms */
1617         if (! mode_is_float(get_irn_mode(pred)))
1618                 return NO_NODE_ADDED;
1619
1620         DB((dbg, LEVEL_1, ">>> %+F\n", irn));
1621
1622         /* Perm is a pure virtual instruction on x87.
1623            All inputs must be on the FPU stack and are pairwise
1624            different from each other.
1625            So, all we need to do is to permutate the stack state. */
1626         n = get_irn_arity(irn);
1627         NEW_ARR_A(int, stack_pos, n);
1628
1629         /* collect old stack positions */
1630         for (i = 0; i < n; ++i) {
1631                 const arch_register_t *inreg = x87_get_irn_register(get_irn_n(irn, i));
1632                 int idx = x87_on_stack(state, inreg->index);
1633
1634                 assert(idx >= 0 && "Perm argument not on x87 stack");
1635
1636                 stack_pos[i] = idx;
1637         }
1638         /* now do the permutation */
1639         foreach_out_edge(irn, edge) {
1640                 ir_node               *proj = get_edge_src_irn(edge);
1641                 const arch_register_t *out  = x87_get_irn_register(proj);
1642                 long                  num   = get_Proj_proj(proj);
1643
1644                 assert(0 <= num && num < n && "More Proj's than Perm inputs");
1645                 x87_set_st(state, out->index, proj, stack_pos[(unsigned)num]);
1646         }
1647         DB((dbg, LEVEL_1, "<<< %+F\n", irn));
1648
1649         return NO_NODE_ADDED;
1650 }
1651
1652 /**
1653  * Kill any dead registers at block start by popping them from the stack.
1654  *
1655  * @param sim    the simulator handle
1656  * @param block  the current block
1657  * @param state  the x87 state at the begin of the block
1658  */
1659 static void x87_kill_deads(x87_simulator *const sim, ir_node *const block, x87_state *const state)
1660 {
1661         ir_node *first_insn = sched_first(block);
1662         ir_node *keep = NULL;
1663         unsigned live = vfp_live_args_after(sim, block, 0);
1664         unsigned kill_mask;
1665         int i, depth, num_pop;
1666
1667         kill_mask = 0;
1668         depth = x87_get_depth(state);
1669         for (i = depth - 1; i >= 0; --i) {
1670                 int reg = x87_get_st_reg(state, i);
1671
1672                 if (! is_vfp_live(reg, live))
1673                         kill_mask |= (1 << i);
1674         }
1675
1676         if (kill_mask) {
1677                 DB((dbg, LEVEL_1, "Killing deads:\n"));
1678                 DEBUG_ONLY(vfp_dump_live(live);)
1679                 DEBUG_ONLY(x87_dump_stack(state);)
1680
1681                 if (kill_mask != 0 && live == 0) {
1682                         /* special case: kill all registers */
1683                         if (ia32_cg_config.use_femms || ia32_cg_config.use_emms) {
1684                                 if (ia32_cg_config.use_femms) {
1685                                         /* use FEMMS on AMD processors to clear all */
1686                                         keep = new_bd_ia32_femms(NULL, block);
1687                                 } else {
1688                                         /* use EMMS to clear all */
1689                                         keep = new_bd_ia32_emms(NULL, block);
1690                                 }
1691                                 sched_add_before(first_insn, keep);
1692                                 keep_alive(keep);
1693                                 x87_emms(state);
1694                                 return;
1695                         }
1696                 }
1697                 /* now kill registers */
1698                 while (kill_mask) {
1699                         /* we can only kill from TOS, so bring them up */
1700                         if (! (kill_mask & 1)) {
1701                                 /* search from behind, because we can to a double-pop */
1702                                 for (i = depth - 1; i >= 0; --i) {
1703                                         if (kill_mask & (1 << i)) {
1704                                                 kill_mask &= ~(1 << i);
1705                                                 kill_mask |= 1;
1706                                                 break;
1707                                         }
1708                                 }
1709
1710                                 if (keep)
1711                                         x87_set_st(state, -1, keep, i);
1712                                 x87_create_fxch(state, first_insn, i);
1713                         }
1714
1715                         if ((kill_mask & 3) == 3) {
1716                                 /* we can do a double-pop */
1717                                 num_pop = 2;
1718                         }
1719                         else {
1720                                 /* only a single pop */
1721                                 num_pop = 1;
1722                         }
1723
1724                         depth -= num_pop;
1725                         kill_mask >>= num_pop;
1726                         keep = x87_create_fpop(state, first_insn, num_pop);
1727                 }
1728                 keep_alive(keep);
1729         }
1730 }
1731
1732 /**
1733  * Run a simulation and fix all virtual instructions for a block.
1734  *
1735  * @param sim          the simulator handle
1736  * @param block        the current block
1737  */
1738 static void x87_simulate_block(x87_simulator *sim, ir_node *block)
1739 {
1740         ir_node *n, *next;
1741         blk_state *bl_state = x87_get_bl_state(sim, block);
1742         x87_state *state = bl_state->begin;
1743         ir_node *start_block;
1744
1745         assert(state != NULL);
1746         /* already processed? */
1747         if (bl_state->end != NULL)
1748                 return;
1749
1750         DB((dbg, LEVEL_1, "Simulate %+F\n", block));
1751         DB((dbg, LEVEL_2, "State at Block begin:\n "));
1752         DEBUG_ONLY(x87_dump_stack(state);)
1753
1754         /* create a new state, will be changed */
1755         state = x87_clone_state(sim, state);
1756         /* at block begin, kill all dead registers */
1757         x87_kill_deads(sim, block, state);
1758
1759         /* beware, n might change */
1760         for (n = sched_first(block); !sched_is_end(n); n = next) {
1761                 int node_inserted;
1762                 sim_func func;
1763                 ir_op *op = get_irn_op(n);
1764
1765                 /*
1766                  * get the next node to be simulated here.
1767                  * n might be completely removed from the schedule-
1768                  */
1769                 next = sched_next(n);
1770                 if (op->ops.generic != NULL) {
1771                         func = (sim_func)op->ops.generic;
1772
1773                         /* simulate it */
1774                         node_inserted = (*func)(state, n);
1775
1776                         /*
1777                          * sim_func might have added an additional node after n,
1778                          * so update next node
1779                          * beware: n must not be changed by sim_func
1780                          * (i.e. removed from schedule) in this case
1781                          */
1782                         if (node_inserted != NO_NODE_ADDED)
1783                                 next = sched_next(n);
1784                 }
1785         }
1786
1787         start_block = get_irg_start_block(get_irn_irg(block));
1788
1789         DB((dbg, LEVEL_2, "State at Block end:\n ")); DEBUG_ONLY(x87_dump_stack(state);)
1790
1791         /* check if the state must be shuffled */
1792         foreach_block_succ(block, edge) {
1793                 ir_node *succ = get_edge_src_irn(edge);
1794                 blk_state *succ_state;
1795
1796                 if (succ == start_block)
1797                         continue;
1798
1799                 succ_state = x87_get_bl_state(sim, succ);
1800
1801                 if (succ_state->begin == NULL) {
1802                         DB((dbg, LEVEL_2, "Set begin state for succ %+F:\n", succ));
1803                         DEBUG_ONLY(x87_dump_stack(state);)
1804                         succ_state->begin = state;
1805
1806                         waitq_put(sim->worklist, succ);
1807                 } else {
1808                         DB((dbg, LEVEL_2, "succ %+F already has a state, shuffling\n", succ));
1809                         /* There is already a begin state for the successor, bad.
1810                            Do the necessary permutations.
1811                            Note that critical edges are removed, so this is always possible:
1812                            If the successor has more than one possible input, then it must
1813                            be the only one.
1814                          */
1815                         x87_shuffle(block, state, succ_state->begin);
1816                 }
1817         }
1818         bl_state->end = state;
1819 }
1820
1821 /**
1822  * Register a simulator function.
1823  *
1824  * @param op    the opcode to simulate
1825  * @param func  the simulator function for the opcode
1826  */
1827 static void register_sim(ir_op *op, sim_func func)
1828 {
1829         assert(op->ops.generic == NULL);
1830         op->ops.generic = (op_func) func;
1831 }
1832
1833 /**
1834  * Create a new x87 simulator.
1835  *
1836  * @param sim       a simulator handle, will be initialized
1837  * @param irg       the current graph
1838  */
1839 static void x87_init_simulator(x87_simulator *sim, ir_graph *irg)
1840 {
1841         obstack_init(&sim->obst);
1842         sim->blk_states = pmap_create();
1843         sim->n_idx      = get_irg_last_idx(irg);
1844         sim->live       = OALLOCN(&sim->obst, vfp_liveness, sim->n_idx);
1845
1846         DB((dbg, LEVEL_1, "--------------------------------\n"
1847                 "x87 Simulator started for %+F\n", irg));
1848
1849         /* set the generic function pointer of instruction we must simulate */
1850         ir_clear_opcodes_generic_func();
1851
1852         register_sim(op_ia32_Asm,          sim_Asm);
1853         register_sim(op_ia32_Call,         sim_Call);
1854         register_sim(op_ia32_vfld,         sim_fld);
1855         register_sim(op_ia32_vfild,        sim_fild);
1856         register_sim(op_ia32_vfld1,        sim_fld1);
1857         register_sim(op_ia32_vfldz,        sim_fldz);
1858         register_sim(op_ia32_vfadd,        sim_fadd);
1859         register_sim(op_ia32_vfsub,        sim_fsub);
1860         register_sim(op_ia32_vfmul,        sim_fmul);
1861         register_sim(op_ia32_vfdiv,        sim_fdiv);
1862         register_sim(op_ia32_vfprem,       sim_fprem);
1863         register_sim(op_ia32_vfabs,        sim_fabs);
1864         register_sim(op_ia32_vfchs,        sim_fchs);
1865         register_sim(op_ia32_vfist,        sim_fist);
1866         register_sim(op_ia32_vfisttp,      sim_fisttp);
1867         register_sim(op_ia32_vfst,         sim_fst);
1868         register_sim(op_ia32_vFtstFnstsw,  sim_FtstFnstsw);
1869         register_sim(op_ia32_vFucomFnstsw, sim_Fucom);
1870         register_sim(op_ia32_vFucomi,      sim_Fucom);
1871         register_sim(op_be_Copy,           sim_Copy);
1872         register_sim(op_be_Return,         sim_Return);
1873         register_sim(op_be_Perm,           sim_Perm);
1874         register_sim(op_be_Keep,           sim_Keep);
1875 }
1876
1877 /**
1878  * Destroy a x87 simulator.
1879  *
1880  * @param sim  the simulator handle
1881  */
1882 static void x87_destroy_simulator(x87_simulator *sim)
1883 {
1884         pmap_destroy(sim->blk_states);
1885         obstack_free(&sim->obst, NULL);
1886         DB((dbg, LEVEL_1, "x87 Simulator stopped\n\n"));
1887 }
1888
1889 /**
1890  * Pre-block walker: calculate the liveness information for the block
1891  * and store it into the sim->live cache.
1892  */
1893 static void update_liveness_walker(ir_node *block, void *data)
1894 {
1895         x87_simulator *sim = (x87_simulator*)data;
1896         update_liveness(sim, block);
1897 }
1898
1899 /*
1900  * Run a simulation and fix all virtual instructions for a graph.
1901  * Replaces all virtual floating point instructions and registers
1902  * by real ones.
1903  */
1904 void ia32_x87_simulate_graph(ir_graph *irg)
1905 {
1906         /* TODO improve code quality (less executed fxch) by using execfreqs */
1907
1908         ir_node       *block, *start_block;
1909         blk_state     *bl_state;
1910         x87_simulator sim;
1911
1912         /* create the simulator */
1913         x87_init_simulator(&sim, irg);
1914
1915         start_block = get_irg_start_block(irg);
1916         bl_state    = x87_get_bl_state(&sim, start_block);
1917
1918         /* start with the empty state */
1919         empty.sim       = &sim;
1920         bl_state->begin = &empty;
1921
1922         sim.worklist = new_waitq();
1923         waitq_put(sim.worklist, start_block);
1924
1925         be_assure_live_sets(irg);
1926         sim.lv = be_get_irg_liveness(irg);
1927
1928         /* Calculate the liveness for all nodes. We must precalculate this info,
1929          * because the simulator adds new nodes (possible before Phi nodes) which
1930          * would let a lazy calculation fail.
1931          * On the other hand we reduce the computation amount due to
1932          * precaching from O(n^2) to O(n) at the expense of O(n) cache memory.
1933          */
1934         irg_block_walk_graph(irg, update_liveness_walker, NULL, &sim);
1935
1936         /* iterate */
1937         do {
1938                 block = (ir_node*)waitq_get(sim.worklist);
1939                 x87_simulate_block(&sim, block);
1940         } while (! waitq_empty(sim.worklist));
1941
1942         /* kill it */
1943         del_waitq(sim.worklist);
1944         x87_destroy_simulator(&sim);
1945 }
1946
1947 /* Initializes the x87 simulator. */
1948 void ia32_init_x87(void)
1949 {
1950         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.x87");
1951 }