nsz Git - libfirm/blob - ir/be/ia32/ia32_x87.c

   1 /*
   2  * Copyright (C) 1995-2010 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the x87 support and virtual to stack
  23  *              register translation for the ia32 backend.
  24  * @author      Michael Beck
  25  */
  26 #include "config.h"
  27
  28 #include <assert.h>
  29
  30 #include "irnode_t.h"
  31 #include "irop_t.h"
  32 #include "irprog.h"
  33 #include "iredges_t.h"
  34 #include "irgmod.h"
  35 #include "ircons.h"
  36 #include "irgwalk.h"
  37 #include "obst.h"
  38 #include "pmap.h"
  39 #include "array_t.h"
  40 #include "pdeq.h"
  41 #include "irprintf.h"
  42 #include "debug.h"
  43 #include "error.h"
  44
  45 #include "belive_t.h"
  46 #include "besched.h"
  47 #include "benode.h"
  48 #include "bearch_ia32_t.h"
  49 #include "ia32_new_nodes.h"
  50 #include "gen_ia32_new_nodes.h"
  51 #include "gen_ia32_regalloc_if.h"
  52 #include "ia32_x87.h"
  53 #include "ia32_architecture.h"
  54
  55 /** the debug handle */
  56 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  57
  58 /* Forward declaration. */
  59 typedef struct x87_simulator x87_simulator;
  60
  61 /**
  62  * An entry on the simulated x87 stack.
  63  */
  64 typedef struct st_entry {
  65         int      reg_idx; /**< the virtual register index of this stack value */
  66         ir_node *node;    /**< the node that produced this value */
  67 } st_entry;
  68
  69 /**
  70  * The x87 state.
  71  */
  72 typedef struct x87_state {
  73         st_entry       st[N_ia32_st_REGS]; /**< the register stack */
  74         int            depth;              /**< the current stack depth */
  75         x87_simulator *sim;                /**< The simulator. */
  76 } x87_state;
  77
  78 /** An empty state, used for blocks without fp instructions. */
  79 static x87_state empty = { { {0, NULL}, }, 0, NULL };
  80
  81 /**
  82  * Return values of the instruction simulator functions.
  83  */
  84 enum {
  85         NO_NODE_ADDED = 0,  /**< No node that needs simulation was added. */
  86         NODE_ADDED    = 1   /**< A node that must be simulated was added by the simulator
  87                                  in the schedule AFTER the current node. */
  88 };
  89
  90 /**
  91  * The type of an instruction simulator function.
  92  *
  93  * @param state  the x87 state
  94  * @param n      the node to be simulated
  95  *
  96  * @return NODE_ADDED    if a node was added AFTER n in schedule that MUST be
  97  *                       simulated further
  98  *         NO_NODE_ADDED otherwise
  99  */
 100 typedef int (*sim_func)(x87_state *state, ir_node *n);
 101
 102 /**
 103  * A block state: Every block has a x87 state at the beginning and at the end.
 104  */
 105 typedef struct blk_state {
 106         x87_state *begin;   /**< state at the begin or NULL if not assigned */
 107         x87_state *end;     /**< state at the end or NULL if not assigned */
 108 } blk_state;
 109
 110 /** liveness bitset for vfp registers. */
 111 typedef unsigned char vfp_liveness;
 112
 113 /**
 114  * The x87 simulator.
 115  */
 116 struct x87_simulator {
 117         struct obstack obst;       /**< An obstack for fast allocating. */
 118         pmap          *blk_states; /**< Map blocks to states. */
 119         be_lv_t       *lv;         /**< intrablock liveness. */
 120         vfp_liveness  *live;       /**< Liveness information. */
 121         unsigned       n_idx;      /**< The cached get_irg_last_idx() result. */
 122         waitq         *worklist;   /**< Worklist of blocks that must be processed. */
 123 };
 124
 125 /**
 126  * Returns the current stack depth.
 127  *
 128  * @param state  the x87 state
 129  *
 130  * @return the x87 stack depth
 131  */
 132 static int x87_get_depth(const x87_state *state)
 133 {
 134         return state->depth;
 135 }
 136
 137 static st_entry *x87_get_entry(x87_state *const state, int const pos)
 138 {
 139         assert(0 <= pos && pos < state->depth);
 140         return &state->st[N_ia32_st_REGS - state->depth + pos];
 141 }
 142
 143 /**
 144  * Return the virtual register index at st(pos).
 145  *
 146  * @param state  the x87 state
 147  * @param pos    a stack position
 148  *
 149  * @return the vfp register index that produced the value at st(pos)
 150  */
 151 static int x87_get_st_reg(const x87_state *state, int pos)
 152 {
 153         return x87_get_entry((x87_state*)state, pos)->reg_idx;
 154 }
 155
 156 #ifdef DEBUG_libfirm
 157 /**
 158  * Dump the stack for debugging.
 159  *
 160  * @param state  the x87 state
 161  */
 162 static void x87_dump_stack(const x87_state *state)
 163 {
 164         for (int i = state->depth; i-- != 0;) {
 165                 st_entry const *const entry = x87_get_entry((x87_state*)state, i);
 166                 DB((dbg, LEVEL_2, "vf%d(%+F) ", entry->reg_idx, entry->node));
 167         }
 168         DB((dbg, LEVEL_2, "<-- TOS\n"));
 169 }
 170 #endif /* DEBUG_libfirm */
 171
 172 /**
 173  * Set a virtual register to st(pos).
 174  *
 175  * @param state    the x87 state
 176  * @param reg_idx  the vfp register index that should be set
 177  * @param node     the IR node that produces the value of the vfp register
 178  * @param pos      the stack position where the new value should be entered
 179  */
 180 static void x87_set_st(x87_state *state, int reg_idx, ir_node *node, int pos)
 181 {
 182         st_entry *const entry = x87_get_entry(state, pos);
 183         entry->reg_idx = reg_idx;
 184         entry->node    = node;
 185
 186         DB((dbg, LEVEL_2, "After SET_REG: "));
 187         DEBUG_ONLY(x87_dump_stack(state);)
 188 }
 189
 190 /**
 191  * Swap st(0) with st(pos).
 192  *
 193  * @param state    the x87 state
 194  * @param pos      the stack position to change the tos with
 195  */
 196 static void x87_fxch(x87_state *state, int pos)
 197 {
 198         st_entry *const a = x87_get_entry(state, pos);
 199         st_entry *const b = x87_get_entry(state, 0);
 200         st_entry  const t = *a;
 201         *a = *b;
 202         *b = t;
 203
 204         DB((dbg, LEVEL_2, "After FXCH: "));
 205         DEBUG_ONLY(x87_dump_stack(state);)
 206 }
 207
 208 /**
 209  * Convert a virtual register to the stack index.
 210  *
 211  * @param state    the x87 state
 212  * @param reg_idx  the register vfp index
 213  *
 214  * @return the stack position where the register is stacked
 215  *         or -1 if the virtual register was not found
 216  */
 217 static int x87_on_stack(const x87_state *state, int reg_idx)
 218 {
 219         for (int i = 0; i < state->depth; ++i) {
 220                 if (x87_get_st_reg(state, i) == reg_idx)
 221                         return i;
 222         }
 223         return -1;
 224 }
 225
 226 /**
 227  * Push a virtual Register onto the stack, double pushes are NOT allowed.
 228  *
 229  * @param state     the x87 state
 230  * @param reg_idx   the register vfp index
 231  * @param node      the node that produces the value of the vfp register
 232  */
 233 static void x87_push(x87_state *state, int reg_idx, ir_node *node)
 234 {
 235         assert(x87_on_stack(state, reg_idx) == -1 && "double push");
 236         assert(state->depth < N_ia32_st_REGS && "stack overrun");
 237
 238         ++state->depth;
 239         st_entry *const entry = x87_get_entry(state, 0);
 240         entry->reg_idx = reg_idx;
 241         entry->node    = node;
 242
 243         DB((dbg, LEVEL_2, "After PUSH: ")); DEBUG_ONLY(x87_dump_stack(state);)
 244 }
 245
 246 /**
 247  * Pop a virtual Register from the stack.
 248  *
 249  * @param state     the x87 state
 250  */
 251 static void x87_pop(x87_state *state)
 252 {
 253         assert(state->depth > 0 && "stack underrun");
 254
 255         --state->depth;
 256
 257         DB((dbg, LEVEL_2, "After POP: ")); DEBUG_ONLY(x87_dump_stack(state);)
 258 }
 259
 260 /**
 261  * Empty the fpu stack
 262  *
 263  * @param state     the x87 state
 264  */
 265 static void x87_emms(x87_state *state)
 266 {
 267         state->depth = 0;
 268 }
 269
 270 /**
 271  * Returns the block state of a block.
 272  *
 273  * @param sim    the x87 simulator handle
 274  * @param block  the current block
 275  *
 276  * @return the block state
 277  */
 278 static blk_state *x87_get_bl_state(x87_simulator *sim, ir_node *block)
 279 {
 280         blk_state *res = pmap_get(blk_state, sim->blk_states, block);
 281
 282         if (res == NULL) {
 283                 res = OALLOC(&sim->obst, blk_state);
 284                 res->begin = NULL;
 285                 res->end   = NULL;
 286
 287                 pmap_insert(sim->blk_states, block, res);
 288         }
 289
 290         return res;
 291 }
 292
 293 /**
 294  * Clone a x87 state.
 295  *
 296  * @param sim    the x87 simulator handle
 297  * @param src    the x87 state that will be cloned
 298  *
 299  * @return a cloned copy of the src state
 300  */
 301 static x87_state *x87_clone_state(x87_simulator *sim, const x87_state *src)
 302 {
 303         x87_state *const res = OALLOC(&sim->obst, x87_state);
 304         *res = *src;
 305         return res;
 306 }
 307
 308 /**
 309  * Patch a virtual instruction into a x87 one and return
 310  * the node representing the result value.
 311  *
 312  * @param n   the IR node to patch
 313  * @param op  the x87 opcode to patch in
 314  */
 315 static ir_node *x87_patch_insn(ir_node *n, ir_op *op)
 316 {
 317         ir_mode *mode = get_irn_mode(n);
 318         ir_node *res = n;
 319
 320         set_irn_op(n, op);
 321
 322         if (mode == mode_T) {
 323                 /* patch all Proj's */
 324                 foreach_out_edge(n, edge) {
 325                         ir_node *proj = get_edge_src_irn(edge);
 326                         if (is_Proj(proj)) {
 327                                 mode = get_irn_mode(proj);
 328                                 if (mode_is_float(mode)) {
 329                                         res = proj;
 330                                         set_irn_mode(proj, ia32_reg_classes[CLASS_ia32_st].mode);
 331                                 }
 332                         }
 333                 }
 334         } else if (mode_is_float(mode))
 335                 set_irn_mode(n, ia32_reg_classes[CLASS_ia32_st].mode);
 336         return res;
 337 }
 338
 339 /**
 340  * Returns the first Proj of a mode_T node having a given mode.
 341  *
 342  * @param n  the mode_T node
 343  * @param m  the desired mode of the Proj
 344  * @return The first Proj of mode @p m found.
 345  */
 346 static ir_node *get_irn_Proj_for_mode(ir_node *n, ir_mode *m)
 347 {
 348         assert(get_irn_mode(n) == mode_T && "Need mode_T node");
 349
 350         foreach_out_edge(n, edge) {
 351                 ir_node *proj = get_edge_src_irn(edge);
 352                 if (get_irn_mode(proj) == m)
 353                         return proj;
 354         }
 355
 356         panic("Proj not found");
 357 }
 358
 359 /**
 360  * Wrap the arch_* function here so we can check for errors.
 361  */
 362 static inline const arch_register_t *x87_get_irn_register(const ir_node *irn)
 363 {
 364         const arch_register_t *res = arch_get_irn_register(irn);
 365
 366         assert(res->reg_class == &ia32_reg_classes[CLASS_ia32_vfp]);
 367         return res;
 368 }
 369
 370 static inline const arch_register_t *x87_irn_get_register(const ir_node *irn,
 371                                                           int pos)
 372 {
 373         const arch_register_t *res = arch_get_irn_register_out(irn, pos);
 374
 375         assert(res->reg_class == &ia32_reg_classes[CLASS_ia32_vfp]);
 376         return res;
 377 }
 378
 379 static inline const arch_register_t *get_st_reg(int index)
 380 {
 381         return &ia32_registers[REG_ST0 + index];
 382 }
 383
 384 /**
 385  * Create a fxch node before another node.
 386  *
 387  * @param state   the x87 state
 388  * @param n       the node after the fxch
 389  * @param pos     exchange st(pos) with st(0)
 390  */
 391 static void x87_create_fxch(x87_state *state, ir_node *n, int pos)
 392 {
 393         x87_fxch(state, pos);
 394
 395         ir_node         *const block = get_nodes_block(n);
 396         ir_node         *const fxch  = new_bd_ia32_fxch(NULL, block);
 397         ia32_x87_attr_t *const attr  = get_ia32_x87_attr(fxch);
 398         attr->reg = get_st_reg(pos);
 399
 400         keep_alive(fxch);
 401
 402         sched_add_before(n, fxch);
 403         DB((dbg, LEVEL_1, "<<< %s %s\n", get_irn_opname(fxch), attr->reg->name));
 404 }
 405
 406 /* -------------- x87 perm --------------- */
 407
 408 /**
 409  * Calculate the necessary permutations to reach dst_state.
 410  *
 411  * These permutations are done with fxch instructions and placed
 412  * at the end of the block.
 413  *
 414  * Note that critical edges are removed here, so we need only
 415  * a shuffle if the current block has only one successor.
 416  *
 417  * @param block      the current block
 418  * @param state      the current x87 stack state, might be modified
 419  * @param dst_state  destination state
 420  *
 421  * @return state
 422  */
 423 static x87_state *x87_shuffle(ir_node *block, x87_state *state, const x87_state *dst_state)
 424 {
 425         int      i, n_cycles, k, ri;
 426         unsigned cycles[4], all_mask;
 427         char     cycle_idx[4][8];
 428
 429         assert(state->depth == dst_state->depth);
 430
 431         /* Some mathematics here:
 432          * If we have a cycle of length n that includes the tos,
 433          * we need n-1 exchange operations.
 434          * We can always add the tos and restore it, so we need
 435          * n+1 exchange operations for a cycle not containing the tos.
 436          * So, the maximum of needed operations is for a cycle of 7
 437          * not including the tos == 8.
 438          * This is the same number of ops we would need for using stores,
 439          * so exchange is cheaper (we save the loads).
 440          * On the other hand, we might need an additional exchange
 441          * in the next block to bring one operand on top, so the
 442          * number of ops in the first case is identical.
 443          * Further, no more than 4 cycles can exists (4 x 2). */
 444         all_mask = (1 << (state->depth)) - 1;
 445
 446         for (n_cycles = 0; all_mask; ++n_cycles) {
 447                 int src_idx, dst_idx;
 448
 449                 /* find the first free slot */
 450                 for (i = 0; i < state->depth; ++i) {
 451                         if (all_mask & (1 << i)) {
 452                                 all_mask &= ~(1 << i);
 453
 454                                 /* check if there are differences here */
 455                                 if (x87_get_st_reg(state, i) != x87_get_st_reg(dst_state, i))
 456                                         break;
 457                         }
 458                 }
 459
 460                 if (! all_mask) {
 461                         /* no more cycles found */
 462                         break;
 463                 }
 464
 465                 k = 0;
 466                 cycles[n_cycles] = (1 << i);
 467                 cycle_idx[n_cycles][k++] = i;
 468                 for (src_idx = i; ; src_idx = dst_idx) {
 469                         dst_idx = x87_on_stack(dst_state, x87_get_st_reg(state, src_idx));
 470
 471                         if ((all_mask & (1 << dst_idx)) == 0)
 472                                 break;
 473
 474                         cycle_idx[n_cycles][k++] = dst_idx;
 475                         cycles[n_cycles] |=  (1 << dst_idx);
 476                         all_mask       &= ~(1 << dst_idx);
 477                 }
 478                 cycle_idx[n_cycles][k] = -1;
 479         }
 480
 481         if (n_cycles <= 0) {
 482                 /* no permutation needed */
 483                 return state;
 484         }
 485
 486         /* Hmm: permutation needed */
 487         DB((dbg, LEVEL_2, "\n%+F needs permutation: from\n", block));
 488         DEBUG_ONLY(x87_dump_stack(state);)
 489         DB((dbg, LEVEL_2, "                  to\n"));
 490         DEBUG_ONLY(x87_dump_stack(dst_state);)
 491
 492
 493 #ifdef DEBUG_libfirm
 494         DB((dbg, LEVEL_2, "Need %d cycles\n", n_cycles));
 495         for (ri = 0; ri < n_cycles; ++ri) {
 496                 DB((dbg, LEVEL_2, " Ring %d:\n ", ri));
 497                 for (k = 0; cycle_idx[ri][k] != -1; ++k)
 498                         DB((dbg, LEVEL_2, " st%d ->", cycle_idx[ri][k]));
 499                 DB((dbg, LEVEL_2, "\n"));
 500         }
 501 #endif
 502
 503         /*
 504          * Find the place node must be insert.
 505          * We have only one successor block, so the last instruction should
 506          * be a jump.
 507          */
 508         ir_node *const before = sched_last(block);
 509         assert(is_cfop(before));
 510
 511         /* now do the permutations */
 512         for (ri = 0; ri < n_cycles; ++ri) {
 513                 if ((cycles[ri] & 1) == 0) {
 514                         /* this cycle does not include the tos */
 515                         x87_create_fxch(state, before, cycle_idx[ri][0]);
 516                 }
 517                 for (k = 1; cycle_idx[ri][k] != -1; ++k) {
 518                         x87_create_fxch(state, before, cycle_idx[ri][k]);
 519                 }
 520                 if ((cycles[ri] & 1) == 0) {
 521                         /* this cycle does not include the tos */
 522                         x87_create_fxch(state, before, cycle_idx[ri][0]);
 523                 }
 524         }
 525         return state;
 526 }
 527
 528 /**
 529  * Create a fpush before node n.
 530  *
 531  * @param state     the x87 state
 532  * @param n         the node after the fpush
 533  * @param pos       push st(pos) on stack
 534  * @param val       the value to push
 535  */
 536 static void x87_create_fpush(x87_state *state, ir_node *n, int pos, int const out_reg_idx, ir_node *const val)
 537 {
 538         x87_push(state, out_reg_idx, val);
 539
 540         ir_node         *const fpush = new_bd_ia32_fpush(NULL, get_nodes_block(n));
 541         ia32_x87_attr_t *const attr  = get_ia32_x87_attr(fpush);
 542         attr->reg = get_st_reg(pos);
 543
 544         keep_alive(fpush);
 545         sched_add_before(n, fpush);
 546
 547         DB((dbg, LEVEL_1, "<<< %s %s\n", get_irn_opname(fpush), attr->reg->name));
 548 }
 549
 550 /**
 551  * Create a fpop before node n.
 552  * This overwrites st(pos) with st(0) and pops st(0).
 553  *
 554  * @param state   the x87 state
 555  * @param n       the node after the fpop
 556  * @param pos     the index of the entry to remove the register stack
 557  *
 558  * @return the fpop node
 559  */
 560 static ir_node *x87_create_fpop(x87_state *const state, ir_node *const n, int const pos)
 561 {
 562         if (pos != 0) {
 563                 st_entry *const dst = x87_get_entry(state, pos);
 564                 st_entry *const src = x87_get_entry(state, 0);
 565                 *dst = *src;
 566         }
 567         x87_pop(state);
 568         ir_node *const block = get_nodes_block(n);
 569         ir_node *const fpop  = pos == 0 && ia32_cg_config.use_ffreep ?
 570                 new_bd_ia32_ffreep(NULL, block) :
 571                 new_bd_ia32_fpop(  NULL, block);
 572         ia32_x87_attr_t *const attr = get_ia32_x87_attr(fpop);
 573         attr->reg = get_st_reg(pos);
 574
 575         keep_alive(fpop);
 576         sched_add_before(n, fpop);
 577         DB((dbg, LEVEL_1, "<<< %s %s\n", get_irn_opname(fpop), attr->reg->name));
 578         return fpop;
 579 }
 580
 581 /* --------------------------------- liveness ------------------------------------------ */
 582
 583 /**
 584  * The liveness transfer function.
 585  * Updates a live set over a single step from a given node to its predecessor.
 586  * Everything defined at the node is removed from the set, the uses of the node get inserted.
 587  *
 588  * @param irn      The node at which liveness should be computed.
 589  * @param live     The bitset of registers live before @p irn. This set gets modified by updating it to
 590  *                 the registers live after irn.
 591  *
 592  * @return The live bitset.
 593  */
 594 static vfp_liveness vfp_liveness_transfer(ir_node *irn, vfp_liveness live)
 595 {
 596         int i, n;
 597         const arch_register_class_t *cls = &ia32_reg_classes[CLASS_ia32_vfp];
 598
 599         if (get_irn_mode(irn) == mode_T) {
 600                 foreach_out_edge(irn, edge) {
 601                         ir_node *proj = get_edge_src_irn(edge);
 602
 603                         if (arch_irn_consider_in_reg_alloc(cls, proj)) {
 604                                 const arch_register_t *reg = x87_get_irn_register(proj);
 605                                 live &= ~(1 << reg->index);
 606                         }
 607                 }
 608         } else if (arch_irn_consider_in_reg_alloc(cls, irn)) {
 609                 const arch_register_t *reg = x87_get_irn_register(irn);
 610                 live &= ~(1 << reg->index);
 611         }
 612
 613         for (i = 0, n = get_irn_arity(irn); i < n; ++i) {
 614                 ir_node *op = get_irn_n(irn, i);
 615
 616                 if (mode_is_float(get_irn_mode(op)) &&
 617                                 arch_irn_consider_in_reg_alloc(cls, op)) {
 618                         const arch_register_t *reg = x87_get_irn_register(op);
 619                         live |= 1 << reg->index;
 620                 }
 621         }
 622         return live;
 623 }
 624
 625 /**
 626  * Put all live virtual registers at the end of a block into a bitset.
 627  *
 628  * @param sim      the simulator handle
 629  * @param bl       the block
 630  *
 631  * @return The live bitset at the end of this block
 632  */
 633 static vfp_liveness vfp_liveness_end_of_block(x87_simulator *sim, const ir_node *block)
 634 {
 635         vfp_liveness live = 0;
 636         const arch_register_class_t *cls = &ia32_reg_classes[CLASS_ia32_vfp];
 637         const be_lv_t *lv = sim->lv;
 638
 639         be_lv_foreach(lv, block, be_lv_state_end, node) {
 640                 const arch_register_t *reg;
 641                 if (!arch_irn_consider_in_reg_alloc(cls, node))
 642                         continue;
 643
 644                 reg = x87_get_irn_register(node);
 645                 live |= 1 << reg->index;
 646         }
 647
 648         return live;
 649 }
 650
 651 /** get the register mask from an arch_register */
 652 #define REGMASK(reg)    (1 << (reg->index))
 653
 654 /**
 655  * Return a bitset of argument registers which are live at the end of a node.
 656  *
 657  * @param sim    the simulator handle
 658  * @param pos    the node
 659  * @param kill   kill mask for the output registers
 660  *
 661  * @return The live bitset.
 662  */
 663 static unsigned vfp_live_args_after(x87_simulator *sim, const ir_node *pos, unsigned kill)
 664 {
 665         unsigned idx = get_irn_idx(pos);
 666
 667         assert(idx < sim->n_idx);
 668         return sim->live[idx] & ~kill;
 669 }
 670
 671 /**
 672  * Calculate the liveness for a whole block and cache it.
 673  *
 674  * @param sim   the simulator handle
 675  * @param block the block
 676  */
 677 static void update_liveness(x87_simulator *sim, ir_node *block)
 678 {
 679         vfp_liveness live = vfp_liveness_end_of_block(sim, block);
 680         unsigned idx;
 681
 682         /* now iterate through the block backward and cache the results */
 683         sched_foreach_reverse(block, irn) {
 684                 /* stop at the first Phi: this produces the live-in */
 685                 if (is_Phi(irn))
 686                         break;
 687
 688                 idx = get_irn_idx(irn);
 689                 sim->live[idx] = live;
 690
 691                 live = vfp_liveness_transfer(irn, live);
 692         }
 693         idx = get_irn_idx(block);
 694         sim->live[idx] = live;
 695 }
 696
 697 /**
 698  * Returns true if a register is live in a set.
 699  *
 700  * @param reg_idx  the vfp register index
 701  * @param live     a live bitset
 702  */
 703 #define is_vfp_live(reg_idx, live) ((live) & (1 << (reg_idx)))
 704
 705 #ifdef DEBUG_libfirm
 706 /**
 707  * Dump liveness info.
 708  *
 709  * @param live  the live bitset
 710  */
 711 static void vfp_dump_live(vfp_liveness live)
 712 {
 713         int i;
 714
 715         DB((dbg, LEVEL_2, "Live after: "));
 716         for (i = 0; i < 8; ++i) {
 717                 if (live & (1 << i)) {
 718                         DB((dbg, LEVEL_2, "vf%d ", i));
 719                 }
 720         }
 721         DB((dbg, LEVEL_2, "\n"));
 722 }
 723 #endif /* DEBUG_libfirm */
 724
 725 /* --------------------------------- simulators ---------------------------------------- */
 726
 727 /**
 728  * Simulate a virtual binop.
 729  *
 730  * @param state  the x87 state
 731  * @param n      the node that should be simulated (and patched)
 732  *
 733  * @return NO_NODE_ADDED
 734  */
 735 static int sim_binop(x87_state *const state, ir_node *const n, ir_op *const op)
 736 {
 737         ir_node *patched_insn;
 738         x87_simulator         *sim     = state->sim;
 739         ir_node               *op1     = get_irn_n(n, n_ia32_binary_left);
 740         ir_node               *op2     = get_irn_n(n, n_ia32_binary_right);
 741         const arch_register_t *op1_reg = x87_get_irn_register(op1);
 742         const arch_register_t *op2_reg = x87_get_irn_register(op2);
 743         const arch_register_t *out     = x87_irn_get_register(n, pn_ia32_res);
 744         int reg_index_1                = op1_reg->index;
 745         int reg_index_2                = op2_reg->index;
 746         vfp_liveness           live    = vfp_live_args_after(sim, n, REGMASK(out));
 747         int                    op1_live_after;
 748         int                    op2_live_after;
 749
 750         DB((dbg, LEVEL_1, ">>> %+F %s, %s -> %s\n", n, op1_reg->name, op2_reg->name, out->name));
 751         DEBUG_ONLY(vfp_dump_live(live);)
 752         DB((dbg, LEVEL_1, "Stack before: "));
 753         DEBUG_ONLY(x87_dump_stack(state);)
 754
 755         int op1_idx = x87_on_stack(state, reg_index_1);
 756         assert(op1_idx >= 0);
 757         op1_live_after = is_vfp_live(reg_index_1, live);
 758
 759         int                    op2_idx;
 760         int                    out_idx;
 761         bool                   pop         = false;
 762         int              const out_reg_idx = out->index;
 763         ia32_x87_attr_t *const attr        = get_ia32_x87_attr(n);
 764         if (reg_index_2 != REG_VFP_VFP_NOREG) {
 765                 /* second operand is a vfp register */
 766                 op2_idx = x87_on_stack(state, reg_index_2);
 767                 assert(op2_idx >= 0);
 768                 op2_live_after = is_vfp_live(reg_index_2, live);
 769
 770                 if (op2_live_after) {
 771                         /* Second operand is live. */
 772
 773                         if (op1_live_after) {
 774                                 /* Both operands are live: push the first one.
 775                                  * This works even for op1 == op2. */
 776                                 x87_create_fpush(state, n, op1_idx, out_reg_idx, op1);
 777                                 /* now do fxxx (tos=tos X op) */
 778                                 op1_idx = 0;
 779                                 op2_idx += 1;
 780                                 out_idx = 0;
 781                         } else {
 782                                 /* Second live, first operand is dead: Overwrite first. */
 783                                 if (op1_idx != 0 && op2_idx != 0) {
 784                                         /* Bring one operand to tos. */
 785                                         x87_create_fxch(state, n, op1_idx);
 786                                         op1_idx = 0;
 787                                 }
 788                                 out_idx = op1_idx;
 789                         }
 790                 } else {
 791                         /* Second operand is dead. */
 792                         if (op1_live_after) {
 793                                 /* First operand is live, second is dead: Overwrite second. */
 794                                 if (op1_idx != 0 && op2_idx != 0) {
 795                                         /* Bring one operand to tos. */
 796                                         x87_create_fxch(state, n, op2_idx);
 797                                         op2_idx = 0;
 798                                 }
 799                                 out_idx = op2_idx;
 800                         } else {
 801                                 /* Both operands are dead. */
 802                                 if (op1_idx == op2_idx) {
 803                                         /* Operands are identical: no pop. */
 804                                         if (op1_idx != 0) {
 805                                                 x87_create_fxch(state, n, op1_idx);
 806                                                 op1_idx = 0;
 807                                                 op2_idx = 0;
 808                                         }
 809                                 } else {
 810                                         if (op1_idx != 0 && op2_idx != 0) {
 811                                                 /* Bring one operand to tos. Heuristically swap the operand not at
 812                                                  * st(1) to tos. This way, if any operand was at st(1), the result
 813                                                  * will end up in the new st(0) after the implicit pop. If the next
 814                                                  * operation uses the result, then no fxch will be necessary. */
 815                                                 if (op1_idx != 1) {
 816                                                         x87_create_fxch(state, n, op1_idx);
 817                                                         op1_idx = 0;
 818                                                 } else {
 819                                                         x87_create_fxch(state, n, op2_idx);
 820                                                         op2_idx = 0;
 821                                                 }
 822                                         }
 823                                         pop = true;
 824                                 }
 825                                 out_idx = op1_idx != 0 ? op1_idx : op2_idx;
 826                         }
 827                 }
 828         } else {
 829                 /* second operand is an address mode */
 830                 if (op1_live_after) {
 831                         /* first operand is live: push it here */
 832                         x87_create_fpush(state, n, op1_idx, out_reg_idx, op1);
 833                 } else {
 834                         /* first operand is dead: bring it to tos */
 835                         if (op1_idx != 0)
 836                                 x87_create_fxch(state, n, op1_idx);
 837                 }
 838
 839                 op1_idx = attr->attr.data.ins_permuted ? -1 :  0;
 840                 op2_idx = attr->attr.data.ins_permuted ?  0 : -1;
 841                 out_idx = 0;
 842         }
 843         assert(op1_idx == 0       || op2_idx == 0);
 844         assert(out_idx == op1_idx || out_idx == op2_idx);
 845
 846         patched_insn = x87_patch_insn(n, op);
 847         x87_set_st(state, out_reg_idx, patched_insn, out_idx);
 848         if (pop)
 849                 x87_pop(state);
 850
 851         /* patch the operation */
 852         int const reg_idx = op1_idx != 0 ? op1_idx : op2_idx;
 853         attr->reg                    = reg_idx >= 0 ? get_st_reg(reg_idx) : NULL;
 854         attr->attr.data.ins_permuted = op1_idx != 0;
 855         attr->res_in_reg             = out_idx != 0;
 856         attr->pop                    = pop;
 857
 858         DEBUG_ONLY(
 859                 char const *const l = op1_idx >= 0 ? get_st_reg(op1_idx)->name : "[AM]";
 860                 char const *const r = op2_idx >= 0 ? get_st_reg(op2_idx)->name : "[AM]";
 861                 char const *const o = get_st_reg(out_idx)->name;
 862                 DB((dbg, LEVEL_1, "<<< %s %s, %s -> %s\n", get_irn_opname(n), l, r, o));
 863         );
 864
 865         return NO_NODE_ADDED;
 866 }
 867
 868 /**
 869  * Simulate a virtual Unop.
 870  *
 871  * @param state  the x87 state
 872  * @param n      the node that should be simulated (and patched)
 873  * @param op     the x87 opcode that will replace n's opcode
 874  *
 875  * @return NO_NODE_ADDED
 876  */
 877 static int sim_unop(x87_state *state, ir_node *n, ir_op *op)
 878 {
 879         arch_register_t const *const out  = x87_get_irn_register(n);
 880         unsigned               const live = vfp_live_args_after(state->sim, n, REGMASK(out));
 881         DB((dbg, LEVEL_1, ">>> %+F -> %s\n", n, out->name));
 882         DEBUG_ONLY(vfp_dump_live(live);)
 883
 884         ir_node               *const op1         = get_irn_n(n, 0);
 885         arch_register_t const *const op1_reg     = x87_get_irn_register(op1);
 886         int                    const op1_reg_idx = op1_reg->index;
 887         int                    const op1_idx     = x87_on_stack(state, op1_reg_idx);
 888         int                    const out_reg_idx = out->index;
 889         if (is_vfp_live(op1_reg_idx, live)) {
 890                 /* push the operand here */
 891                 x87_create_fpush(state, n, op1_idx, out_reg_idx, op1);
 892         } else {
 893                 /* operand is dead, bring it to tos */
 894                 if (op1_idx != 0) {
 895                         x87_create_fxch(state, n, op1_idx);
 896                 }
 897         }
 898
 899         x87_set_st(state, out_reg_idx, x87_patch_insn(n, op), 0);
 900         DB((dbg, LEVEL_1, "<<< %s -> %s\n", get_irn_opname(n), get_st_reg(0)->name));
 901
 902         return NO_NODE_ADDED;
 903 }
 904
 905 /**
 906  * Simulate a virtual Load instruction.
 907  *
 908  * @param state  the x87 state
 909  * @param n      the node that should be simulated (and patched)
 910  * @param op     the x87 opcode that will replace n's opcode
 911  *
 912  * @return NO_NODE_ADDED
 913  */
 914 static int sim_load(x87_state *state, ir_node *n, ir_op *op, int res_pos)
 915 {
 916         const arch_register_t *out = x87_irn_get_register(n, res_pos);
 917
 918         DB((dbg, LEVEL_1, ">>> %+F -> %s\n", n, out->name));
 919         x87_push(state, out->index, x87_patch_insn(n, op));
 920         assert(out == x87_irn_get_register(n, res_pos));
 921         DB((dbg, LEVEL_1, "<<< %s -> %s\n", get_irn_opname(n), get_st_reg(0)->name));
 922
 923         return NO_NODE_ADDED;
 924 }
 925
 926 /**
 927  * Rewire all users of @p old_val to @new_val iff they are scheduled after @p store.
 928  *
 929  * @param store   The store
 930  * @param old_val The former value
 931  * @param new_val The new value
 932  */
 933 static void collect_and_rewire_users(ir_node *store, ir_node *old_val, ir_node *new_val)
 934 {
 935         foreach_out_edge_safe(old_val, edge) {
 936                 ir_node *user = get_edge_src_irn(edge);
 937                 /* if the user is scheduled after the store: rewire */
 938                 if (sched_is_scheduled(user) && sched_comes_after(store, user)) {
 939                         set_irn_n(user, get_edge_src_pos(edge), new_val);
 940                 }
 941         }
 942 }
 943
 944 /**
 945  * Simulate a virtual Store.
 946  *
 947  * @param state  the x87 state
 948  * @param n      the node that should be simulated (and patched)
 949  * @param op     the x87 store opcode
 950  */
 951 static int sim_store(x87_state *state, ir_node *n, ir_op *op)
 952 {
 953         ir_node               *const val = get_irn_n(n, n_ia32_vfst_val);
 954         arch_register_t const *const op2 = x87_get_irn_register(val);
 955         DB((dbg, LEVEL_1, ">>> %+F %s ->\n", n, op2->name));
 956
 957         bool           do_pop          = false;
 958         int            insn            = NO_NODE_ADDED;
 959         int      const op2_reg_idx     = op2->index;
 960         int      const op2_idx         = x87_on_stack(state, op2_reg_idx);
 961         unsigned const live            = vfp_live_args_after(state->sim, n, 0);
 962         int      const live_after_node = is_vfp_live(op2_reg_idx, live);
 963         assert(op2_idx >= 0);
 964         if (live_after_node) {
 965                 /* Problem: fst doesn't support 80bit modes (spills), only fstp does
 966                  *          fist doesn't support 64bit mode, only fistp
 967                  * Solution:
 968                  *   - stack not full: push value and fstp
 969                  *   - stack full: fstp value and load again
 970                  * Note that we cannot test on mode_E, because floats might be 80bit ... */
 971                 ir_mode *const mode = get_ia32_ls_mode(n);
 972                 if (get_mode_size_bits(mode) > (mode_is_int(mode) ? 32 : 64)) {
 973                         if (x87_get_depth(state) < N_ia32_st_REGS) {
 974                                 /* ok, we have a free register: push + fstp */
 975                                 x87_create_fpush(state, n, op2_idx, REG_VFP_VFP_NOREG, val);
 976                                 x87_patch_insn(n, op);
 977                                 do_pop = true;
 978                         } else {
 979                                 /* stack full here: need fstp + load */
 980                                 x87_patch_insn(n, op);
 981                                 do_pop = true;
 982
 983                                 ir_node *const block = get_nodes_block(n);
 984                                 ir_node *const mem   = get_irn_Proj_for_mode(n, mode_M);
 985                                 ir_node *const vfld  = new_bd_ia32_vfld(NULL, block, get_irn_n(n, 0), get_irn_n(n, 1), mem, mode);
 986
 987                                 /* copy all attributes */
 988                                 set_ia32_frame_ent(vfld, get_ia32_frame_ent(n));
 989                                 if (is_ia32_use_frame(n))
 990                                         set_ia32_use_frame(vfld);
 991                                 set_ia32_op_type(vfld, ia32_AddrModeS);
 992                                 add_ia32_am_offs_int(vfld, get_ia32_am_offs_int(n));
 993                                 set_ia32_am_sc(vfld, get_ia32_am_sc(n));
 994                                 set_ia32_ls_mode(vfld, mode);
 995
 996                                 ir_node *const rproj = new_r_Proj(vfld, mode, pn_ia32_vfld_res);
 997                                 ir_node *const mproj = new_r_Proj(vfld, mode_M, pn_ia32_vfld_M);
 998
 999                                 arch_set_irn_register(rproj, op2);
1000
1001                                 /* reroute all former users of the store memory to the load memory */
1002                                 edges_reroute_except(mem, mproj, vfld);
1003
1004                                 sched_add_after(n, vfld);
1005
1006                                 /* rewire all users, scheduled after the store, to the loaded value */
1007                                 collect_and_rewire_users(n, val, rproj);
1008
1009                                 insn = NODE_ADDED;
1010                         }
1011                 } else {
1012                         /* we can only store the tos to memory */
1013                         if (op2_idx != 0)
1014                                 x87_create_fxch(state, n, op2_idx);
1015
1016                         /* mode size 64 or smaller -> use normal fst */
1017                         x87_patch_insn(n, op);
1018                 }
1019         } else {
1020                 /* we can only store the tos to memory */
1021                 if (op2_idx != 0)
1022                         x87_create_fxch(state, n, op2_idx);
1023
1024                 x87_patch_insn(n, op);
1025                 do_pop = true;
1026         }
1027
1028         if (do_pop)
1029                 x87_pop(state);
1030
1031         ia32_x87_attr_t *const attr = get_ia32_x87_attr(n);
1032         attr->pop = do_pop;
1033         DB((dbg, LEVEL_1, "<<< %s %s ->\n", get_irn_opname(n), get_st_reg(0)->name));
1034
1035         return insn;
1036 }
1037
1038 #define GEN_BINOP(op) \
1039 static int sim_##op(x87_state *state, ir_node *n) { \
1040         return sim_binop(state, n, op_ia32_##op); \
1041 }
1042
1043 #define GEN_LOAD(op)                                              \
1044 static int sim_##op(x87_state *state, ir_node *n) {               \
1045         return sim_load(state, n, op_ia32_##op, pn_ia32_v##op##_res); \
1046 }
1047
1048 #define GEN_UNOP(op) \
1049 static int sim_##op(x87_state *state, ir_node *n) { \
1050         return sim_unop(state, n, op_ia32_##op); \
1051 }
1052
1053 #define GEN_STORE(op) \
1054 static int sim_##op(x87_state *state, ir_node *n) { \
1055         return sim_store(state, n, op_ia32_##op); \
1056 }
1057
1058 /* all stubs */
1059 GEN_BINOP(fadd)
1060 GEN_BINOP(fsub)
1061 GEN_BINOP(fmul)
1062 GEN_BINOP(fdiv)
1063
1064 GEN_UNOP(fabs)
1065 GEN_UNOP(fchs)
1066
1067 GEN_LOAD(fld)
1068 GEN_LOAD(fild)
1069 GEN_LOAD(fldz)
1070 GEN_LOAD(fld1)
1071
1072 GEN_STORE(fst)
1073 GEN_STORE(fist)
1074
1075 static int sim_fprem(x87_state *const state, ir_node *const n)
1076 {
1077         (void)state;
1078         (void)n;
1079         panic("TODO implement");
1080         return NO_NODE_ADDED;
1081 }
1082
1083 /**
1084  * Simulate a virtual fisttp.
1085  *
1086  * @param state  the x87 state
1087  * @param n      the node that should be simulated (and patched)
1088  *
1089  * @return NO_NODE_ADDED
1090  */
1091 static int sim_fisttp(x87_state *state, ir_node *n)
1092 {
1093         ir_node               *val = get_irn_n(n, n_ia32_vfst_val);
1094         const arch_register_t *op2 = x87_get_irn_register(val);
1095
1096         int const op2_idx = x87_on_stack(state, op2->index);
1097         DB((dbg, LEVEL_1, ">>> %+F %s ->\n", n, op2->name));
1098         assert(op2_idx >= 0);
1099
1100         /* Note: although the value is still live here, it is destroyed because
1101            of the pop. The register allocator is aware of that and introduced a copy
1102            if the value must be alive. */
1103
1104         /* we can only store the tos to memory */
1105         if (op2_idx != 0)
1106                 x87_create_fxch(state, n, op2_idx);
1107
1108         x87_pop(state);
1109         x87_patch_insn(n, op_ia32_fisttp);
1110
1111         DB((dbg, LEVEL_1, "<<< %s %s ->\n", get_irn_opname(n), get_st_reg(0)->name));
1112
1113         return NO_NODE_ADDED;
1114 }
1115
1116 /**
1117  * Simulate a virtual FtstFnstsw.
1118  *
1119  * @param state  the x87 state
1120  * @param n      the node that should be simulated (and patched)
1121  *
1122  * @return NO_NODE_ADDED
1123  */
1124 static int sim_FtstFnstsw(x87_state *state, ir_node *n)
1125 {
1126         x87_simulator         *sim         = state->sim;
1127         ir_node               *op1_node    = get_irn_n(n, n_ia32_vFtstFnstsw_left);
1128         const arch_register_t *reg1        = x87_get_irn_register(op1_node);
1129         int                    reg_index_1 = reg1->index;
1130         int                    op1_idx     = x87_on_stack(state, reg_index_1);
1131         unsigned               live        = vfp_live_args_after(sim, n, 0);
1132
1133         DB((dbg, LEVEL_1, ">>> %+F %s\n", n, reg1->name));
1134         DEBUG_ONLY(vfp_dump_live(live);)
1135         DB((dbg, LEVEL_1, "Stack before: "));
1136         DEBUG_ONLY(x87_dump_stack(state);)
1137         assert(op1_idx >= 0);
1138
1139         if (op1_idx != 0) {
1140                 /* bring the value to tos */
1141                 x87_create_fxch(state, n, op1_idx);
1142         }
1143
1144         /* patch the operation */
1145         x87_patch_insn(n, op_ia32_FtstFnstsw);
1146
1147         if (!is_vfp_live(reg_index_1, live))
1148                 x87_create_fpop(state, sched_next(n), 0);
1149
1150         return NO_NODE_ADDED;
1151 }
1152
1153 /**
1154  * Simulate a Fucom
1155  *
1156  * @param state  the x87 state
1157  * @param n      the node that should be simulated (and patched)
1158  *
1159  * @return NO_NODE_ADDED
1160  */
1161 static int sim_Fucom(x87_state *state, ir_node *n)
1162 {
1163         ia32_x87_attr_t *attr = get_ia32_x87_attr(n);
1164         ir_op *dst;
1165         x87_simulator         *sim        = state->sim;
1166         ir_node               *op1_node   = get_irn_n(n, n_ia32_vFucomFnstsw_left);
1167         ir_node               *op2_node   = get_irn_n(n, n_ia32_vFucomFnstsw_right);
1168         const arch_register_t *op1        = x87_get_irn_register(op1_node);
1169         const arch_register_t *op2        = x87_get_irn_register(op2_node);
1170         int                    reg_index_1 = op1->index;
1171         int                    reg_index_2 = op2->index;
1172         unsigned               live       = vfp_live_args_after(sim, n, 0);
1173
1174         DB((dbg, LEVEL_1, ">>> %+F %s, %s\n", n, op1->name, op2->name));
1175         DEBUG_ONLY(vfp_dump_live(live);)
1176         DB((dbg, LEVEL_1, "Stack before: "));
1177         DEBUG_ONLY(x87_dump_stack(state);)
1178
1179         int op1_idx = x87_on_stack(state, reg_index_1);
1180         assert(op1_idx >= 0);
1181
1182         int op2_idx;
1183         int pops = 0;
1184         /* BEWARE: check for comp a,a cases, they might happen */
1185         if (reg_index_2 != REG_VFP_VFP_NOREG) {
1186                 /* second operand is a vfp register */
1187                 op2_idx = x87_on_stack(state, reg_index_2);
1188                 assert(op2_idx >= 0);
1189
1190                 if (is_vfp_live(reg_index_2, live)) {
1191                         /* second operand is live */
1192
1193                         if (is_vfp_live(reg_index_1, live)) {
1194                                 /* both operands are live */
1195                                 if (op1_idx != 0 && op2_idx != 0) {
1196                                         /* bring the first one to tos */
1197                                         x87_create_fxch(state, n, op1_idx);
1198                                         if (op1_idx == op2_idx)
1199                                                 op2_idx = 0;
1200                                         op1_idx = 0;
1201                                         /* res = tos X op */
1202                                 }
1203                         } else {
1204                                 /* second live, first operand is dead here, bring it to tos.
1205                                    This means further, op1_idx != op2_idx. */
1206                                 assert(op1_idx != op2_idx);
1207                                 if (op1_idx != 0) {
1208                                         x87_create_fxch(state, n, op1_idx);
1209                                         if (op2_idx == 0)
1210                                                 op2_idx = op1_idx;
1211                                         op1_idx = 0;
1212                                 }
1213                                 /* res = tos X op, pop */
1214                                 pops = 1;
1215                         }
1216                 } else {
1217                         /* second operand is dead */
1218                         if (is_vfp_live(reg_index_1, live)) {
1219                                 /* first operand is live: bring second to tos.
1220                                    This means further, op1_idx != op2_idx. */
1221                                 assert(op1_idx != op2_idx);
1222                                 if (op2_idx != 0) {
1223                                         x87_create_fxch(state, n, op2_idx);
1224                                         if (op1_idx == 0)
1225                                                 op1_idx = op2_idx;
1226                                         op2_idx = 0;
1227                                 }
1228                                 /* res = op X tos, pop */
1229                                 pops = 1;
1230                         } else {
1231                                 /* both operands are dead here, check first for identity. */
1232                                 if (op1_idx == op2_idx) {
1233                                         /* identically, one pop needed */
1234                                         if (op1_idx != 0) {
1235                                                 x87_create_fxch(state, n, op1_idx);
1236                                                 op1_idx = 0;
1237                                                 op2_idx = 0;
1238                                         }
1239                                         /* res = tos X op, pop */
1240                                         pops    = 1;
1241                                 } else {
1242                                         if (op1_idx != 0 && op2_idx != 0) {
1243                                                 /* Both not at tos: Move one operand to tos. Move the one not at
1244                                                  * pos 1, so we get a chance to use fucompp. */
1245                                                 if (op1_idx != 1) {
1246                                                         x87_create_fxch(state, n, op1_idx);
1247                                                         op1_idx = 0;
1248                                                 } else {
1249                                                         x87_create_fxch(state, n, op2_idx);
1250                                                         op2_idx = 0;
1251                                                 }
1252                                         }
1253                                         pops = 2;
1254                                 }
1255                         }
1256                 }
1257         } else {
1258                 /* second operand is an address mode */
1259                 if (op1_idx != 0)
1260                         x87_create_fxch(state, n, op1_idx);
1261                 /* Pop first operand, if it is dead. */
1262                 if (!is_vfp_live(reg_index_1, live))
1263                         pops = 1;
1264
1265                 op1_idx = attr->attr.data.ins_permuted ? -1 :  0;
1266                 op2_idx = attr->attr.data.ins_permuted ?  0 : -1;
1267         }
1268         assert(op1_idx == 0 || op2_idx == 0);
1269
1270         /* patch the operation */
1271         if (is_ia32_vFucomFnstsw(n)) {
1272                 if (pops == 2 && (op1_idx == 1 || op2_idx == 1)) {
1273                         dst = op_ia32_FucomppFnstsw;
1274                         x87_pop(state);
1275                         x87_pop(state);
1276                 } else {
1277                         dst = op_ia32_FucomFnstsw;
1278                         goto pop;
1279                 }
1280         } else if (is_ia32_vFucomi(n)) {
1281                 dst = op_ia32_Fucomi;
1282 pop:
1283                 if (pops != 0)
1284                         x87_pop(state);
1285                 if (pops == 2) {
1286                         int const idx = (op1_idx != 0 ? op1_idx : op2_idx) - 1 /* Due to prior pop. */;
1287                         x87_create_fpop(state, sched_next(n), idx);
1288                 }
1289         } else {
1290                 panic("invalid operation %+F", n);
1291         }
1292
1293         x87_patch_insn(n, dst);
1294
1295         int const reg_idx = op1_idx != 0 ? op1_idx : op2_idx;
1296         attr->reg                    = reg_idx >= 0 ? get_st_reg(reg_idx) : NULL;
1297         attr->attr.data.ins_permuted = op1_idx != 0;
1298         attr->pop                    = pops != 0;
1299
1300         DEBUG_ONLY(
1301                 char const *const l = op1_idx >= 0 ? get_st_reg(op1_idx)->name : "[AM]";
1302                 char const *const r = op2_idx >= 0 ? get_st_reg(op2_idx)->name : "[AM]";
1303                 DB((dbg, LEVEL_1, "<<< %s %s, %s\n", get_irn_opname(n), l, r));
1304         );
1305
1306         return NO_NODE_ADDED;
1307 }
1308
1309 /**
1310  * Simulate a Keep.
1311  *
1312  * @param state  the x87 state
1313  * @param n      the node that should be simulated (and patched)
1314  *
1315  * @return NO_NODE_ADDED
1316  */
1317 static int sim_Keep(x87_state *state, ir_node *node)
1318 {
1319         const ir_node         *op;
1320         const arch_register_t *op_reg;
1321         int                    reg_id;
1322         int                    op_stack_idx;
1323         unsigned               live;
1324         int                    i, arity;
1325
1326         DB((dbg, LEVEL_1, ">>> %+F\n", node));
1327
1328         arity = get_irn_arity(node);
1329         for (i = 0; i < arity; ++i) {
1330                 op      = get_irn_n(node, i);
1331                 op_reg  = arch_get_irn_register(op);
1332                 if (op_reg->reg_class != &ia32_reg_classes[CLASS_ia32_vfp])
1333                         continue;
1334
1335                 reg_id = op_reg->index;
1336                 live   = vfp_live_args_after(state->sim, node, 0);
1337
1338                 op_stack_idx = x87_on_stack(state, reg_id);
1339                 if (op_stack_idx >= 0 && !is_vfp_live(reg_id, live))
1340                         x87_create_fpop(state, sched_next(node), 0);
1341         }
1342
1343         DB((dbg, LEVEL_1, "Stack after: "));
1344         DEBUG_ONLY(x87_dump_stack(state);)
1345
1346         return NO_NODE_ADDED;
1347 }
1348
1349 /**
1350  * Keep the given node alive by adding a be_Keep.
1351  *
1352  * @param node  the node to kept alive
1353  */
1354 static void keep_float_node_alive(ir_node *node)
1355 {
1356         ir_node *block = get_nodes_block(node);
1357         ir_node *keep  = be_new_Keep(block, 1, &node);
1358         sched_add_after(node, keep);
1359 }
1360
1361 /**
1362  * Create a copy of a node. Recreate the node if it's a constant.
1363  *
1364  * @param state  the x87 state
1365  * @param n      the node to be copied
1366  *
1367  * @return the copy of n
1368  */
1369 static ir_node *create_Copy(x87_state *state, ir_node *n)
1370 {
1371         dbg_info *n_dbg = get_irn_dbg_info(n);
1372         ir_mode *mode = get_irn_mode(n);
1373         ir_node *block = get_nodes_block(n);
1374         ir_node *pred = get_irn_n(n, 0);
1375         ir_node *(*cnstr)(dbg_info *, ir_node *, ir_mode *) = NULL;
1376         ir_node *res;
1377         const arch_register_t *out;
1378         const arch_register_t *op1;
1379
1380         /* Do not copy constants, recreate them. */
1381         switch (get_ia32_irn_opcode(pred)) {
1382         case iro_ia32_fldz:
1383                 cnstr = new_bd_ia32_fldz;
1384                 break;
1385         case iro_ia32_fld1:
1386                 cnstr = new_bd_ia32_fld1;
1387                 break;
1388         case iro_ia32_fldpi:
1389                 cnstr = new_bd_ia32_fldpi;
1390                 break;
1391         case iro_ia32_fldl2e:
1392                 cnstr = new_bd_ia32_fldl2e;
1393                 break;
1394         case iro_ia32_fldl2t:
1395                 cnstr = new_bd_ia32_fldl2t;
1396                 break;
1397         case iro_ia32_fldlg2:
1398                 cnstr = new_bd_ia32_fldlg2;
1399                 break;
1400         case iro_ia32_fldln2:
1401                 cnstr = new_bd_ia32_fldln2;
1402                 break;
1403         default:
1404                 break;
1405         }
1406
1407         out = x87_get_irn_register(n);
1408         op1 = x87_get_irn_register(pred);
1409
1410         if (cnstr != NULL) {
1411                 /* copy a constant */
1412                 res = (*cnstr)(n_dbg, block, mode);
1413
1414                 x87_push(state, out->index, res);
1415         } else {
1416                 int op1_idx = x87_on_stack(state, op1->index);
1417
1418                 res = new_bd_ia32_fpushCopy(n_dbg, block, pred, mode);
1419
1420                 x87_push(state, out->index, res);
1421
1422                 ia32_x87_attr_t *const attr = get_ia32_x87_attr(res);
1423                 attr->reg = get_st_reg(op1_idx);
1424         }
1425         arch_set_irn_register(res, out);
1426
1427         return res;
1428 }
1429
1430 /**
1431  * Simulate a be_Copy.
1432  *
1433  * @param state  the x87 state
1434  * @param n      the node that should be simulated (and patched)
1435  *
1436  * @return NO_NODE_ADDED
1437  */
1438 static int sim_Copy(x87_state *state, ir_node *n)
1439 {
1440         arch_register_class_t const *const cls = arch_get_irn_reg_class(n);
1441         if (cls != &ia32_reg_classes[CLASS_ia32_vfp])
1442                 return NO_NODE_ADDED;
1443
1444         ir_node               *const pred = be_get_Copy_op(n);
1445         arch_register_t const *const op1  = x87_get_irn_register(pred);
1446         arch_register_t const *const out  = x87_get_irn_register(n);
1447         unsigned               const live = vfp_live_args_after(state->sim, n, REGMASK(out));
1448
1449         DB((dbg, LEVEL_1, ">>> %+F %s -> %s\n", n, op1->name, out->name));
1450         DEBUG_ONLY(vfp_dump_live(live);)
1451
1452         if (is_vfp_live(op1->index, live)) {
1453                 /* Operand is still live, a real copy. We need here an fpush that can
1454                    hold a a register, so use the fpushCopy or recreate constants */
1455                 ir_node *const node = create_Copy(state, n);
1456
1457                 /* We have to make sure the old value doesn't go dead (which can happen
1458                  * when we recreate constants). As the simulator expected that value in
1459                  * the pred blocks. This is unfortunate as removing it would save us 1
1460                  * instruction, but we would have to rerun all the simulation to get
1461                  * this correct...
1462                  */
1463                 ir_node *const next = sched_next(n);
1464                 sched_remove(n);
1465                 exchange(n, node);
1466                 sched_add_before(next, node);
1467
1468                 if (get_irn_n_edges(pred) == 0) {
1469                         keep_float_node_alive(pred);
1470                 }
1471
1472                 DB((dbg, LEVEL_1, "<<< %+F %s -> ?\n", node, op1->name));
1473         } else {
1474                 /* Just a virtual copy. */
1475                 int const op1_idx = x87_on_stack(state, op1->index);
1476                 x87_set_st(state, out->index, n, op1_idx);
1477         }
1478         return NO_NODE_ADDED;
1479 }
1480
1481 /**
1482  * Returns the vf0 result Proj of a Call.
1483  *
1484  * @para call  the Call node
1485  */
1486 static ir_node *get_call_result_proj(ir_node *call)
1487 {
1488         /* search the result proj */
1489         foreach_out_edge(call, edge) {
1490                 ir_node *proj = get_edge_src_irn(edge);
1491                 long pn = get_Proj_proj(proj);
1492
1493                 if (pn == pn_ia32_Call_vf0)
1494                         return proj;
1495         }
1496
1497         panic("result Proj missing");
1498 }
1499
1500 static int sim_Asm(x87_state *const state, ir_node *const n)
1501 {
1502         (void)state;
1503
1504         for (size_t i = get_irn_arity(n); i-- != 0;) {
1505                 arch_register_req_t const *const req = arch_get_irn_register_req_in(n, i);
1506                 if (req->cls == &ia32_reg_classes[CLASS_ia32_vfp])
1507                         panic("cannot handle %+F with x87 constraints", n);
1508         }
1509
1510         for (size_t i = arch_get_irn_n_outs(n); i-- != 0;) {
1511                 arch_register_req_t const *const req = arch_get_irn_register_req_out(n, i);
1512                 if (req->cls == &ia32_reg_classes[CLASS_ia32_vfp])
1513                         panic("cannot handle %+F with x87 constraints", n);
1514         }
1515
1516         return NO_NODE_ADDED;
1517 }
1518
1519 /**
1520  * Simulate a ia32_Call.
1521  *
1522  * @param state      the x87 state
1523  * @param n          the node that should be simulated (and patched)
1524  *
1525  * @return NO_NODE_ADDED
1526  */
1527 static int sim_Call(x87_state *state, ir_node *n)
1528 {
1529         DB((dbg, LEVEL_1, ">>> %+F\n", n));
1530
1531         /* at the begin of a call the x87 state should be empty */
1532         assert(state->depth == 0 && "stack not empty before call");
1533
1534         ir_type *const call_tp = get_ia32_call_attr_const(n)->call_tp;
1535         if (get_method_n_ress(call_tp) != 0) {
1536                 /* If the called function returns a float, it is returned in st(0).
1537                  * This even happens if the return value is NOT used.
1538                  * Moreover, only one return result is supported. */
1539                 ir_type *const res_type = get_method_res_type(call_tp, 0);
1540                 ir_mode *const mode     = get_type_mode(res_type);
1541                 if (mode && mode_is_float(mode)) {
1542                         ir_node               *const resproj = get_call_result_proj(n);
1543                         arch_register_t const *const reg     = x87_get_irn_register(resproj);
1544                         x87_push(state, reg->index, resproj);
1545                 }
1546         }
1547         DB((dbg, LEVEL_1, "Stack after: "));
1548         DEBUG_ONLY(x87_dump_stack(state);)
1549
1550         return NO_NODE_ADDED;
1551 }
1552
1553 /**
1554  * Simulate a be_Return.
1555  *
1556  * @param state  the x87 state
1557  * @param n      the node that should be simulated (and patched)
1558  *
1559  * @return NO_NODE_ADDED
1560  */
1561 static int sim_Return(x87_state *state, ir_node *n)
1562 {
1563 #ifdef DEBUG_libfirm
1564         /* only floating point return values must reside on stack */
1565         int       n_float_res = 0;
1566         int const n_res       = be_Return_get_n_rets(n);
1567         for (int i = 0; i < n_res; ++i) {
1568                 ir_node *const res = get_irn_n(n, n_be_Return_val + i);
1569                 if (mode_is_float(get_irn_mode(res)))
1570                         ++n_float_res;
1571         }
1572         assert(x87_get_depth(state) == n_float_res);
1573 #endif
1574
1575         /* pop them virtually */
1576         x87_emms(state);
1577         return NO_NODE_ADDED;
1578 }
1579
1580 /**
1581  * Simulate a be_Perm.
1582  *
1583  * @param state  the x87 state
1584  * @param irn    the node that should be simulated (and patched)
1585  *
1586  * @return NO_NODE_ADDED
1587  */
1588 static int sim_Perm(x87_state *state, ir_node *irn)
1589 {
1590         int      i, n;
1591         ir_node *pred = get_irn_n(irn, 0);
1592         int     *stack_pos;
1593
1594         /* handle only floating point Perms */
1595         if (! mode_is_float(get_irn_mode(pred)))
1596                 return NO_NODE_ADDED;
1597
1598         DB((dbg, LEVEL_1, ">>> %+F\n", irn));
1599
1600         /* Perm is a pure virtual instruction on x87.
1601            All inputs must be on the FPU stack and are pairwise
1602            different from each other.
1603            So, all we need to do is to permutate the stack state. */
1604         n = get_irn_arity(irn);
1605         NEW_ARR_A(int, stack_pos, n);
1606
1607         /* collect old stack positions */
1608         for (i = 0; i < n; ++i) {
1609                 const arch_register_t *inreg = x87_get_irn_register(get_irn_n(irn, i));
1610                 int idx = x87_on_stack(state, inreg->index);
1611
1612                 assert(idx >= 0 && "Perm argument not on x87 stack");
1613
1614                 stack_pos[i] = idx;
1615         }
1616         /* now do the permutation */
1617         foreach_out_edge(irn, edge) {
1618                 ir_node               *proj = get_edge_src_irn(edge);
1619                 const arch_register_t *out  = x87_get_irn_register(proj);
1620                 long                  num   = get_Proj_proj(proj);
1621
1622                 assert(0 <= num && num < n && "More Proj's than Perm inputs");
1623                 x87_set_st(state, out->index, proj, stack_pos[(unsigned)num]);
1624         }
1625         DB((dbg, LEVEL_1, "<<< %+F\n", irn));
1626
1627         return NO_NODE_ADDED;
1628 }
1629
1630 /**
1631  * Kill any dead registers at block start by popping them from the stack.
1632  *
1633  * @param sim    the simulator handle
1634  * @param block  the current block
1635  * @param state  the x87 state at the begin of the block
1636  */
1637 static void x87_kill_deads(x87_simulator *const sim, ir_node *const block, x87_state *const state)
1638 {
1639         ir_node *first_insn = sched_first(block);
1640         ir_node *keep = NULL;
1641         unsigned live = vfp_live_args_after(sim, block, 0);
1642         unsigned kill_mask;
1643         int i, depth;
1644
1645         kill_mask = 0;
1646         depth = x87_get_depth(state);
1647         for (i = depth - 1; i >= 0; --i) {
1648                 int reg = x87_get_st_reg(state, i);
1649
1650                 if (! is_vfp_live(reg, live))
1651                         kill_mask |= (1 << i);
1652         }
1653
1654         if (kill_mask) {
1655                 DB((dbg, LEVEL_1, "Killing deads:\n"));
1656                 DEBUG_ONLY(vfp_dump_live(live);)
1657                 DEBUG_ONLY(x87_dump_stack(state);)
1658
1659                 if (kill_mask != 0 && live == 0) {
1660                         /* special case: kill all registers */
1661                         if (ia32_cg_config.use_femms || ia32_cg_config.use_emms) {
1662                                 if (ia32_cg_config.use_femms) {
1663                                         /* use FEMMS on AMD processors to clear all */
1664                                         keep = new_bd_ia32_femms(NULL, block);
1665                                 } else {
1666                                         /* use EMMS to clear all */
1667                                         keep = new_bd_ia32_emms(NULL, block);
1668                                 }
1669                                 sched_add_before(first_insn, keep);
1670                                 keep_alive(keep);
1671                                 x87_emms(state);
1672                                 return;
1673                         }
1674                 }
1675                 /* now kill registers */
1676                 while (kill_mask) {
1677                         /* we can only kill from TOS, so bring them up */
1678                         if (! (kill_mask & 1)) {
1679                                 /* search from behind, because we can to a double-pop */
1680                                 for (i = depth - 1; i >= 0; --i) {
1681                                         if (kill_mask & (1 << i)) {
1682                                                 kill_mask &= ~(1 << i);
1683                                                 kill_mask |= 1;
1684                                                 break;
1685                                         }
1686                                 }
1687
1688                                 if (keep)
1689                                         x87_set_st(state, -1, keep, i);
1690                                 x87_create_fxch(state, first_insn, i);
1691                         }
1692
1693                         depth      -= 1;
1694                         kill_mask >>= 1;
1695                         keep        = x87_create_fpop(state, first_insn, 0);
1696                 }
1697                 keep_alive(keep);
1698         }
1699 }
1700
1701 /**
1702  * Run a simulation and fix all virtual instructions for a block.
1703  *
1704  * @param sim          the simulator handle
1705  * @param block        the current block
1706  */
1707 static void x87_simulate_block(x87_simulator *sim, ir_node *block)
1708 {
1709         ir_node *n, *next;
1710         blk_state *bl_state = x87_get_bl_state(sim, block);
1711         x87_state *state = bl_state->begin;
1712         ir_node *start_block;
1713
1714         assert(state != NULL);
1715         /* already processed? */
1716         if (bl_state->end != NULL)
1717                 return;
1718
1719         DB((dbg, LEVEL_1, "Simulate %+F\n", block));
1720         DB((dbg, LEVEL_2, "State at Block begin:\n "));
1721         DEBUG_ONLY(x87_dump_stack(state);)
1722
1723         /* create a new state, will be changed */
1724         state = x87_clone_state(sim, state);
1725         /* at block begin, kill all dead registers */
1726         x87_kill_deads(sim, block, state);
1727
1728         /* beware, n might change */
1729         for (n = sched_first(block); !sched_is_end(n); n = next) {
1730                 int node_inserted;
1731                 sim_func func;
1732                 ir_op *op = get_irn_op(n);
1733
1734                 /*
1735                  * get the next node to be simulated here.
1736                  * n might be completely removed from the schedule-
1737                  */
1738                 next = sched_next(n);
1739                 if (op->ops.generic != NULL) {
1740                         func = (sim_func)op->ops.generic;
1741
1742                         /* simulate it */
1743                         node_inserted = (*func)(state, n);
1744
1745                         /*
1746                          * sim_func might have added an additional node after n,
1747                          * so update next node
1748                          * beware: n must not be changed by sim_func
1749                          * (i.e. removed from schedule) in this case
1750                          */
1751                         if (node_inserted != NO_NODE_ADDED)
1752                                 next = sched_next(n);
1753                 }
1754         }
1755
1756         start_block = get_irg_start_block(get_irn_irg(block));
1757
1758         DB((dbg, LEVEL_2, "State at Block end:\n ")); DEBUG_ONLY(x87_dump_stack(state);)
1759
1760         /* check if the state must be shuffled */
1761         foreach_block_succ(block, edge) {
1762                 ir_node *succ = get_edge_src_irn(edge);
1763                 blk_state *succ_state;
1764
1765                 if (succ == start_block)
1766                         continue;
1767
1768                 succ_state = x87_get_bl_state(sim, succ);
1769
1770                 if (succ_state->begin == NULL) {
1771                         DB((dbg, LEVEL_2, "Set begin state for succ %+F:\n", succ));
1772                         DEBUG_ONLY(x87_dump_stack(state);)
1773                         succ_state->begin = state;
1774
1775                         waitq_put(sim->worklist, succ);
1776                 } else {
1777                         DB((dbg, LEVEL_2, "succ %+F already has a state, shuffling\n", succ));
1778                         /* There is already a begin state for the successor, bad.
1779                            Do the necessary permutations.
1780                            Note that critical edges are removed, so this is always possible:
1781                            If the successor has more than one possible input, then it must
1782                            be the only one.
1783                          */
1784                         x87_shuffle(block, state, succ_state->begin);
1785                 }
1786         }
1787         bl_state->end = state;
1788 }
1789
1790 /**
1791  * Register a simulator function.
1792  *
1793  * @param op    the opcode to simulate
1794  * @param func  the simulator function for the opcode
1795  */
1796 static void register_sim(ir_op *op, sim_func func)
1797 {
1798         assert(op->ops.generic == NULL);
1799         op->ops.generic = (op_func) func;
1800 }
1801
1802 /**
1803  * Create a new x87 simulator.
1804  *
1805  * @param sim       a simulator handle, will be initialized
1806  * @param irg       the current graph
1807  */
1808 static void x87_init_simulator(x87_simulator *sim, ir_graph *irg)
1809 {
1810         obstack_init(&sim->obst);
1811         sim->blk_states = pmap_create();
1812         sim->n_idx      = get_irg_last_idx(irg);
1813         sim->live       = OALLOCN(&sim->obst, vfp_liveness, sim->n_idx);
1814
1815         DB((dbg, LEVEL_1, "--------------------------------\n"
1816                 "x87 Simulator started for %+F\n", irg));
1817
1818         /* set the generic function pointer of instruction we must simulate */
1819         ir_clear_opcodes_generic_func();
1820
1821         register_sim(op_ia32_Asm,          sim_Asm);
1822         register_sim(op_ia32_Call,         sim_Call);
1823         register_sim(op_ia32_vfld,         sim_fld);
1824         register_sim(op_ia32_vfild,        sim_fild);
1825         register_sim(op_ia32_vfld1,        sim_fld1);
1826         register_sim(op_ia32_vfldz,        sim_fldz);
1827         register_sim(op_ia32_vfadd,        sim_fadd);
1828         register_sim(op_ia32_vfsub,        sim_fsub);
1829         register_sim(op_ia32_vfmul,        sim_fmul);
1830         register_sim(op_ia32_vfdiv,        sim_fdiv);
1831         register_sim(op_ia32_vfprem,       sim_fprem);
1832         register_sim(op_ia32_vfabs,        sim_fabs);
1833         register_sim(op_ia32_vfchs,        sim_fchs);
1834         register_sim(op_ia32_vfist,        sim_fist);
1835         register_sim(op_ia32_vfisttp,      sim_fisttp);
1836         register_sim(op_ia32_vfst,         sim_fst);
1837         register_sim(op_ia32_vFtstFnstsw,  sim_FtstFnstsw);
1838         register_sim(op_ia32_vFucomFnstsw, sim_Fucom);
1839         register_sim(op_ia32_vFucomi,      sim_Fucom);
1840         register_sim(op_be_Copy,           sim_Copy);
1841         register_sim(op_be_Return,         sim_Return);
1842         register_sim(op_be_Perm,           sim_Perm);
1843         register_sim(op_be_Keep,           sim_Keep);
1844 }
1845
1846 /**
1847  * Destroy a x87 simulator.
1848  *
1849  * @param sim  the simulator handle
1850  */
1851 static void x87_destroy_simulator(x87_simulator *sim)
1852 {
1853         pmap_destroy(sim->blk_states);
1854         obstack_free(&sim->obst, NULL);
1855         DB((dbg, LEVEL_1, "x87 Simulator stopped\n\n"));
1856 }
1857
1858 /**
1859  * Pre-block walker: calculate the liveness information for the block
1860  * and store it into the sim->live cache.
1861  */
1862 static void update_liveness_walker(ir_node *block, void *data)
1863 {
1864         x87_simulator *sim = (x87_simulator*)data;
1865         update_liveness(sim, block);
1866 }
1867
1868 /*
1869  * Run a simulation and fix all virtual instructions for a graph.
1870  * Replaces all virtual floating point instructions and registers
1871  * by real ones.
1872  */
1873 void ia32_x87_simulate_graph(ir_graph *irg)
1874 {
1875         /* TODO improve code quality (less executed fxch) by using execfreqs */
1876
1877         ir_node       *block, *start_block;
1878         blk_state     *bl_state;
1879         x87_simulator sim;
1880
1881         /* create the simulator */
1882         x87_init_simulator(&sim, irg);
1883
1884         start_block = get_irg_start_block(irg);
1885         bl_state    = x87_get_bl_state(&sim, start_block);
1886
1887         /* start with the empty state */
1888         empty.sim       = &sim;
1889         bl_state->begin = &empty;
1890
1891         sim.worklist = new_waitq();
1892         waitq_put(sim.worklist, start_block);
1893
1894         be_assure_live_sets(irg);
1895         sim.lv = be_get_irg_liveness(irg);
1896
1897         /* Calculate the liveness for all nodes. We must precalculate this info,
1898          * because the simulator adds new nodes (possible before Phi nodes) which
1899          * would let a lazy calculation fail.
1900          * On the other hand we reduce the computation amount due to
1901          * precaching from O(n^2) to O(n) at the expense of O(n) cache memory.
1902          */
1903         irg_block_walk_graph(irg, update_liveness_walker, NULL, &sim);
1904
1905         /* iterate */
1906         do {
1907                 block = (ir_node*)waitq_get(sim.worklist);
1908                 x87_simulate_block(&sim, block);
1909         } while (! waitq_empty(sim.worklist));
1910
1911         /* kill it */
1912         del_waitq(sim.worklist);
1913         x87_destroy_simulator(&sim);
1914 }
1915
1916 /* Initializes the x87 simulator. */
1917 void ia32_init_x87(void)
1918 {
1919         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.x87");
1920 }