nsz Git - libfirm/blob - ir/be/ia32/ia32_x87.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the x87 support and virtual to stack
  23  *              register translation for the ia32 backend.
  24  * @author      Michael Beck
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <assert.h>
  32
  33 #include "irnode_t.h"
  34 #include "irop_t.h"
  35 #include "irprog.h"
  36 #include "iredges_t.h"
  37 #include "irgmod.h"
  38 #include "ircons.h"
  39 #include "irgwalk.h"
  40 #include "obst.h"
  41 #include "pmap.h"
  42 #include "array_t.h"
  43 #include "pdeq.h"
  44 #include "irprintf.h"
  45 #include "debug.h"
  46 #include "error.h"
  47
  48 #include "../belive_t.h"
  49 #include "../besched_t.h"
  50 #include "../benode_t.h"
  51 #include "bearch_ia32_t.h"
  52 #include "ia32_new_nodes.h"
  53 #include "gen_ia32_new_nodes.h"
  54 #include "gen_ia32_regalloc_if.h"
  55 #include "ia32_x87.h"
  56 #include "ia32_architecture.h"
  57
  58 #define N_x87_REGS 8
  59
  60 /* the unop index */
  61 #define UNOP_IDX 0
  62
  63 #define MASK_TOS(x)             ((x) & (N_x87_REGS - 1))
  64
  65 /** the debug handle */
  66 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  67
  68 /* Forward declaration. */
  69 typedef struct _x87_simulator x87_simulator;
  70
  71 /**
  72  * An exchange template.
  73  * Note that our virtual functions have the same inputs
  74  * and attributes as the real ones, so we can simple exchange
  75  * their opcodes!
  76  * Further, x87 supports inverse instructions, so we can handle them.
  77  */
  78 typedef struct _exchange_tmpl {
  79         ir_op *normal_op;       /**< the normal one */
  80         ir_op *reverse_op;      /**< the reverse one if exists */
  81         ir_op *normal_pop_op;   /**< the normal one with tos pop */
  82         ir_op *reverse_pop_op;  /**< the reverse one with tos pop */
  83 } exchange_tmpl;
  84
  85 /**
  86  * An entry on the simulated x87 stack.
  87  */
  88 typedef struct _st_entry {
  89         int     reg_idx;        /**< the virtual register index of this stack value */
  90         ir_node *node;          /**< the node that produced this value */
  91 } st_entry;
  92
  93 /**
  94  * The x87 state.
  95  */
  96 typedef struct _x87_state {
  97         st_entry st[N_x87_REGS];  /**< the register stack */
  98         int depth;                /**< the current stack depth */
  99         int tos;                  /**< position of the tos */
 100         x87_simulator *sim;       /**< The simulator. */
 101 } x87_state;
 102
 103 /** An empty state, used for blocks without fp instructions. */
 104 static x87_state _empty = { { {0, NULL}, }, 0, 0, NULL };
 105 static x87_state *empty = (x87_state *)&_empty;
 106
 107 enum {
 108         NO_NODE_ADDED = 0,  /**< No node was added. */
 109         NODE_ADDED = 1      /**< A node was added by the simulator in the schedule. */
 110 };
 111
 112 /**
 113  * The type of an instruction simulator function.
 114  *
 115  * @param state  the x87 state
 116  * @param n      the node to be simulated
 117  *
 118  * @return NODE_ADDED if a node was added AFTER n in schedule,
 119  *         NO_NODE_ADDED else
 120  */
 121 typedef int (*sim_func)(x87_state *state, ir_node *n);
 122
 123 /**
 124  * A block state: Every block has a x87 state at the beginning and at the end.
 125  */
 126 typedef struct _blk_state {
 127         x87_state *begin;   /**< state at the begin or NULL if not assigned */
 128         x87_state *end;     /**< state at the end or NULL if not assigned */
 129 } blk_state;
 130
 131 #define PTR_TO_BLKSTATE(p)      ((blk_state *)(p))
 132
 133 /** liveness bitset for vfp registers. */
 134 typedef unsigned char vfp_liveness;
 135
 136 /**
 137  * The x87 simulator.
 138  */
 139 struct _x87_simulator {
 140         struct obstack obst;        /**< An obstack for fast allocating. */
 141         pmap *blk_states;           /**< Map blocks to states. */
 142         const arch_env_t *arch_env; /**< The architecture environment. */
 143         be_lv_t *lv;                /**< intrablock liveness. */
 144         vfp_liveness *live;         /**< Liveness information. */
 145         unsigned n_idx;             /**< The cached get_irg_last_idx() result. */
 146         waitq *worklist;            /**< Worklist of blocks that must be processed. */
 147         ia32_isa_t *isa;            /**< the ISA object */
 148 };
 149
 150 /**
 151  * Returns the current stack depth.
 152  *
 153  * @param state  the x87 state
 154  *
 155  * @return the x87 stack depth
 156  */
 157 static int x87_get_depth(const x87_state *state) {
 158         return state->depth;
 159 }  /* x87_get_depth */
 160
 161 /**
 162  * Return the virtual register index at st(pos).
 163  *
 164  * @param state  the x87 state
 165  * @param pos    a stack position
 166  *
 167  * @return the vfp register index that produced the value at st(pos)
 168  */
 169 static int x87_get_st_reg(const x87_state *state, int pos) {
 170         assert(pos < state->depth);
 171         return state->st[MASK_TOS(state->tos + pos)].reg_idx;
 172 }  /* x87_get_st_reg */
 173
 174 #ifdef DEBUG_libfirm
 175 /**
 176  * Return the node at st(pos).
 177  *
 178  * @param state  the x87 state
 179  * @param pos    a stack position
 180  *
 181  * @return the IR node that produced the value at st(pos)
 182  */
 183 static ir_node *x87_get_st_node(const x87_state *state, int pos) {
 184         assert(pos < state->depth);
 185         return state->st[MASK_TOS(state->tos + pos)].node;
 186 }  /* x87_get_st_node */
 187
 188 /**
 189  * Dump the stack for debugging.
 190  *
 191  * @param state  the x87 state
 192  */
 193 static void x87_dump_stack(const x87_state *state) {
 194         int i;
 195
 196         for (i = state->depth - 1; i >= 0; --i) {
 197                 DB((dbg, LEVEL_2, "vf%d(%+F) ", x87_get_st_reg(state, i),
 198                     x87_get_st_node(state, i)));
 199         }
 200         DB((dbg, LEVEL_2, "<-- TOS\n"));
 201 }  /* x87_dump_stack */
 202 #endif /* DEBUG_libfirm */
 203
 204 /**
 205  * Set a virtual register to st(pos).
 206  *
 207  * @param state    the x87 state
 208  * @param reg_idx  the vfp register index that should be set
 209  * @param node     the IR node that produces the value of the vfp register
 210  * @param pos      the stack position where the new value should be entered
 211  */
 212 static void x87_set_st(x87_state *state, int reg_idx, ir_node *node, int pos) {
 213         assert(0 < state->depth);
 214         state->st[MASK_TOS(state->tos + pos)].reg_idx = reg_idx;
 215         state->st[MASK_TOS(state->tos + pos)].node    = node;
 216
 217         DB((dbg, LEVEL_2, "After SET_REG: "));
 218         DEBUG_ONLY(x87_dump_stack(state));
 219 }  /* x87_set_st */
 220
 221 /**
 222  * Set the tos virtual register.
 223  *
 224  * @param state    the x87 state
 225  * @param reg_idx  the vfp register index that should be set
 226  * @param node     the IR node that produces the value of the vfp register
 227  */
 228 static void x87_set_tos(x87_state *state, int reg_idx, ir_node *node) {
 229         x87_set_st(state, reg_idx, node, 0);
 230 }  /* x87_set_tos */
 231
 232 /**
 233  * Swap st(0) with st(pos).
 234  *
 235  * @param state    the x87 state
 236  * @param pos      the stack position to change the tos with
 237  */
 238 static void x87_fxch(x87_state *state, int pos) {
 239         st_entry entry;
 240         assert(pos < state->depth);
 241
 242         entry = state->st[MASK_TOS(state->tos + pos)];
 243         state->st[MASK_TOS(state->tos + pos)] = state->st[MASK_TOS(state->tos)];
 244         state->st[MASK_TOS(state->tos)] = entry;
 245
 246         DB((dbg, LEVEL_2, "After FXCH: ")); DEBUG_ONLY(x87_dump_stack(state));
 247 }  /* x87_fxch */
 248
 249 /**
 250  * Convert a virtual register to the stack index.
 251  *
 252  * @param state    the x87 state
 253  * @param reg_idx  the register vfp index
 254  *
 255  * @return the stack position where the register is stacked
 256  *         or -1 if the virtual register was not found
 257  */
 258 static int x87_on_stack(const x87_state *state, int reg_idx) {
 259         int i, tos = state->tos;
 260
 261         for (i = 0; i < state->depth; ++i)
 262                 if (state->st[MASK_TOS(tos + i)].reg_idx == reg_idx)
 263                         return i;
 264         return -1;
 265 }  /* x87_on_stack */
 266
 267 /**
 268  * Push a virtual Register onto the stack, double pushed allowed.
 269  *
 270  * @param state     the x87 state
 271  * @param reg_idx   the register vfp index
 272  * @param node      the node that produces the value of the vfp register
 273  */
 274 static void x87_push_dbl(x87_state *state, int reg_idx, ir_node *node) {
 275         assert(state->depth < N_x87_REGS && "stack overrun");
 276
 277         ++state->depth;
 278         state->tos = MASK_TOS(state->tos - 1);
 279         state->st[state->tos].reg_idx = reg_idx;
 280         state->st[state->tos].node    = node;
 281
 282         DB((dbg, LEVEL_2, "After PUSH: ")); DEBUG_ONLY(x87_dump_stack(state));
 283 }  /* x87_push_dbl */
 284
 285 /**
 286  * Push a virtual Register onto the stack, double pushes are NOT allowed.
 287  *
 288  * @param state     the x87 state
 289  * @param reg_idx   the register vfp index
 290  * @param node      the node that produces the value of the vfp register
 291  * @param dbl_push  if != 0 double pushes are allowed
 292  */
 293 static void x87_push(x87_state *state, int reg_idx, ir_node *node) {
 294         assert(x87_on_stack(state, reg_idx) == -1 && "double push");
 295
 296         x87_push_dbl(state, reg_idx, node);
 297 }  /* x87_push */
 298
 299 /**
 300  * Pop a virtual Register from the stack.
 301  *
 302  * @param state     the x87 state
 303  */
 304 static void x87_pop(x87_state *state) {
 305         assert(state->depth > 0 && "stack underrun");
 306
 307         --state->depth;
 308         state->tos = MASK_TOS(state->tos + 1);
 309
 310         DB((dbg, LEVEL_2, "After POP: ")); DEBUG_ONLY(x87_dump_stack(state));
 311 }  /* x87_pop */
 312
 313 /**
 314  * Empty the fpu stack
 315  *
 316  * @param state     the x87 state
 317  */
 318 static void x87_emms(x87_state *state) {
 319         state->depth = 0;
 320         state->tos   = 0;
 321 }
 322
 323 /**
 324  * Returns the block state of a block.
 325  *
 326  * @param sim    the x87 simulator handle
 327  * @param block  the current block
 328  *
 329  * @return the block state
 330  */
 331 static blk_state *x87_get_bl_state(x87_simulator *sim, ir_node *block) {
 332         pmap_entry *entry = pmap_find(sim->blk_states, block);
 333
 334         if (! entry) {
 335                 blk_state *bl_state = obstack_alloc(&sim->obst, sizeof(*bl_state));
 336                 bl_state->begin = NULL;
 337                 bl_state->end   = NULL;
 338
 339                 pmap_insert(sim->blk_states, block, bl_state);
 340                 return bl_state;
 341         }
 342
 343         return PTR_TO_BLKSTATE(entry->value);
 344 }  /* x87_get_bl_state */
 345
 346 /**
 347  * Creates a new x87 state.
 348  *
 349  * @param sim    the x87 simulator handle
 350  *
 351  * @return a new x87 state
 352  */
 353 static x87_state *x87_alloc_state(x87_simulator *sim) {
 354         x87_state *res = obstack_alloc(&sim->obst, sizeof(*res));
 355
 356         res->sim = sim;
 357         return res;
 358 }  /* x87_alloc_state */
 359
 360 /**
 361  * Clone a x87 state.
 362  *
 363  * @param sim    the x87 simulator handle
 364  * @param src    the x87 state that will be cloned
 365  *
 366  * @return a cloned copy of the src state
 367  */
 368 static x87_state *x87_clone_state(x87_simulator *sim, const x87_state *src) {
 369         x87_state *res = x87_alloc_state(sim);
 370
 371         memcpy(res, src, sizeof(*res));
 372         return res;
 373 }  /* x87_clone_state */
 374
 375 /**
 376  * Patch a virtual instruction into a x87 one and return
 377  * the node representing the result value.
 378  *
 379  * @param n   the IR node to patch
 380  * @param op  the x87 opcode to patch in
 381  */
 382 static ir_node *x87_patch_insn(ir_node *n, ir_op *op) {
 383         ir_mode *mode = get_irn_mode(n);
 384         ir_node *res = n;
 385
 386         set_irn_op(n, op);
 387
 388         if (mode == mode_T) {
 389                 /* patch all Proj's */
 390                 const ir_edge_t *edge;
 391
 392                 foreach_out_edge(n, edge) {
 393                         ir_node *proj = get_edge_src_irn(edge);
 394                         if (is_Proj(proj)) {
 395                                 mode = get_irn_mode(proj);
 396                                 if (mode_is_float(mode)) {
 397                                         res = proj;
 398                                         set_irn_mode(proj, mode_E);
 399                                 }
 400                         }
 401                 }
 402         } else if (mode_is_float(mode))
 403                 set_irn_mode(n, mode_E);
 404         return res;
 405 }  /* x87_patch_insn */
 406
 407 /**
 408  * Returns the first Proj of a mode_T node having a given mode.
 409  *
 410  * @param n  the mode_T node
 411  * @param m  the desired mode of the Proj
 412  * @return The first Proj of mode @p m found or NULL.
 413  */
 414 static ir_node *get_irn_Proj_for_mode(ir_node *n, ir_mode *m) {
 415         const ir_edge_t *edge;
 416
 417         assert(get_irn_mode(n) == mode_T && "Need mode_T node");
 418
 419         foreach_out_edge(n, edge) {
 420                 ir_node *proj = get_edge_src_irn(edge);
 421                 if (get_irn_mode(proj) == m)
 422                         return proj;
 423         }
 424
 425         return NULL;
 426 }  /* get_irn_Proj_for_mode */
 427
 428 /**
 429  * Wrap the arch_* function here so we can check for errors.
 430  */
 431 static INLINE const arch_register_t *x87_get_irn_register(x87_simulator *sim, const ir_node *irn) {
 432         const arch_register_t *res;
 433
 434         res = arch_get_irn_register(sim->arch_env, irn);
 435         assert(res->reg_class->regs == ia32_vfp_regs);
 436         return res;
 437 }  /* x87_get_irn_register */
 438
 439 /* -------------- x87 perm --------------- */
 440
 441 /**
 442  * Creates a fxch for shuffle.
 443  *
 444  * @param state     the x87 state
 445  * @param pos       parameter for fxch
 446  * @param block     the block were fxch is inserted
 447  *
 448  * Creates a new fxch node and reroute the user of the old node
 449  * to the fxch.
 450  *
 451  * @return the fxch node
 452  */
 453 static ir_node *x87_fxch_shuffle(x87_state *state, int pos, ir_node *block) {
 454         ir_node         *fxch;
 455         ia32_x87_attr_t *attr;
 456
 457         fxch = new_rd_ia32_fxch(NULL, get_irn_irg(block), block);
 458         attr = get_ia32_x87_attr(fxch);
 459         attr->x87[0] = &ia32_st_regs[pos];
 460         attr->x87[2] = &ia32_st_regs[0];
 461
 462         keep_alive(fxch);
 463
 464         x87_fxch(state, pos);
 465         return fxch;
 466 }  /* x87_fxch_shuffle */
 467
 468 /**
 469  * Calculate the necessary permutations to reach dst_state.
 470  *
 471  * These permutations are done with fxch instructions and placed
 472  * at the end of the block.
 473  *
 474  * Note that critical edges are removed here, so we need only
 475  * a shuffle if the current block has only one successor.
 476  *
 477  * @param sim        the simulator handle
 478  * @param block      the current block
 479  * @param state      the current x87 stack state, might be modified
 480  * @param dst_block  the destination block
 481  * @param dst_state  destination state
 482  *
 483  * @return state
 484  */
 485 static x87_state *x87_shuffle(x87_simulator *sim, ir_node *block,
 486                               x87_state *state, ir_node *dst_block,
 487                               const x87_state *dst_state)
 488 {
 489         int      i, n_cycles, k, ri;
 490         unsigned cycles[4], all_mask;
 491         char     cycle_idx[4][8];
 492         ir_node  *fxch, *before, *after;
 493         (void) sim;
 494         (void) dst_block;
 495
 496         assert(state->depth == dst_state->depth);
 497
 498         /* Some mathematics here:
 499            If we have a cycle of length n that includes the tos,
 500            we need n-1 exchange operations.
 501            We can always add the tos and restore it, so we need
 502            n+1 exchange operations for a cycle not containing the tos.
 503            So, the maximum of needed operations is for a cycle of 7
 504            not including the tos == 8.
 505            This is the same number of ops we would need for using stores,
 506            so exchange is cheaper (we save the loads).
 507            On the other hand, we might need an additional exchange
 508            in the next block to bring one operand on top, so the
 509            number of ops in the first case is identical.
 510            Further, no more than 4 cycles can exists (4 x 2).
 511         */
 512         all_mask = (1 << (state->depth)) - 1;
 513
 514         for (n_cycles = 0; all_mask; ++n_cycles) {
 515                 int src_idx, dst_idx;
 516
 517                 /* find the first free slot */
 518                 for (i = 0; i < state->depth; ++i) {
 519                         if (all_mask & (1 << i)) {
 520                                 all_mask &= ~(1 << i);
 521
 522                                 /* check if there are differences here */
 523                                 if (x87_get_st_reg(state, i) != x87_get_st_reg(dst_state, i))
 524                                         break;
 525                         }
 526                 }
 527
 528                 if (! all_mask) {
 529                         /* no more cycles found */
 530                         break;
 531                 }
 532
 533                 k = 0;
 534                 cycles[n_cycles] = (1 << i);
 535                 cycle_idx[n_cycles][k++] = i;
 536                 for (src_idx = i; ; src_idx = dst_idx) {
 537                         dst_idx = x87_on_stack(dst_state, x87_get_st_reg(state, src_idx));
 538
 539                         if ((all_mask & (1 << dst_idx)) == 0)
 540                                 break;
 541
 542                         cycle_idx[n_cycles][k++] = dst_idx;
 543                         cycles[n_cycles] |=  (1 << dst_idx);
 544                         all_mask       &= ~(1 << dst_idx);
 545                 }
 546                 cycle_idx[n_cycles][k] = -1;
 547         }
 548
 549         if (n_cycles <= 0) {
 550                 /* no permutation needed */
 551                 return state;
 552         }
 553
 554         /* Hmm: permutation needed */
 555         DB((dbg, LEVEL_2, "\n%+F needs permutation: from\n", block));
 556         DEBUG_ONLY(x87_dump_stack(state));
 557         DB((dbg, LEVEL_2, "                  to\n"));
 558         DEBUG_ONLY(x87_dump_stack(dst_state));
 559
 560
 561 #ifdef DEBUG_libfirm
 562         DB((dbg, LEVEL_2, "Need %d cycles\n", n_cycles));
 563         for (ri = 0; ri < n_cycles; ++ri) {
 564                 DB((dbg, LEVEL_2, " Ring %d:\n ", ri));
 565                 for (k = 0; cycle_idx[ri][k] != -1; ++k)
 566                         DB((dbg, LEVEL_2, " st%d ->", cycle_idx[ri][k]));
 567                 DB((dbg, LEVEL_2, "\n"));
 568         }
 569 #endif
 570
 571         after = NULL;
 572
 573         /*
 574          * Find the place node must be insert.
 575          * We have only one successor block, so the last instruction should
 576          * be a jump.
 577          */
 578         before = sched_last(block);
 579         assert(is_cfop(before));
 580
 581         /* now do the permutations */
 582         for (ri = 0; ri < n_cycles; ++ri) {
 583                 if ((cycles[ri] & 1) == 0) {
 584                         /* this cycle does not include the tos */
 585                         fxch = x87_fxch_shuffle(state, cycle_idx[ri][0], block);
 586                         if (after)
 587                                 sched_add_after(after, fxch);
 588                         else
 589                                 sched_add_before(before, fxch);
 590                         after = fxch;
 591                 }
 592                 for (k = 1; cycle_idx[ri][k] != -1; ++k) {
 593                         fxch = x87_fxch_shuffle(state, cycle_idx[ri][k], block);
 594                         if (after)
 595                                 sched_add_after(after, fxch);
 596                         else
 597                                 sched_add_before(before, fxch);
 598                         after = fxch;
 599                 }
 600                 if ((cycles[ri] & 1) == 0) {
 601                         /* this cycle does not include the tos */
 602                         fxch = x87_fxch_shuffle(state, cycle_idx[ri][0], block);
 603                         sched_add_after(after, fxch);
 604                 }
 605         }
 606         return state;
 607 }  /* x87_shuffle */
 608
 609 /**
 610  * Create a fxch node before another node.
 611  *
 612  * @param state   the x87 state
 613  * @param n       the node after the fxch
 614  * @param pos     exchange st(pos) with st(0)
 615  *
 616  * @return the fxch
 617  */
 618 static ir_node *x87_create_fxch(x87_state *state, ir_node *n, int pos)
 619 {
 620         ir_node         *fxch;
 621         ia32_x87_attr_t *attr;
 622         ir_graph        *irg = get_irn_irg(n);
 623         ir_node         *block = get_nodes_block(n);
 624
 625         x87_fxch(state, pos);
 626
 627         fxch = new_rd_ia32_fxch(NULL, irg, block);
 628         attr = get_ia32_x87_attr(fxch);
 629         attr->x87[0] = &ia32_st_regs[pos];
 630         attr->x87[2] = &ia32_st_regs[0];
 631
 632         keep_alive(fxch);
 633
 634         sched_add_before(n, fxch);
 635         DB((dbg, LEVEL_1, "<<< %s %s, %s\n", get_irn_opname(fxch), attr->x87[0]->name, attr->x87[2]->name));
 636         return fxch;
 637 }  /* x87_create_fxch */
 638
 639 /**
 640  * Create a fpush before node n.
 641  *
 642  * @param state     the x87 state
 643  * @param n         the node after the fpush
 644  * @param pos       push st(pos) on stack
 645  * @param op_idx    replace input op_idx of n with the fpush result
 646  */
 647 static void x87_create_fpush(x87_state *state, ir_node *n, int pos, int op_idx) {
 648         ir_node               *fpush, *pred = get_irn_n(n, op_idx);
 649         ia32_x87_attr_t       *attr;
 650         const arch_register_t *out = x87_get_irn_register(state->sim, pred);
 651
 652         x87_push_dbl(state, arch_register_get_index(out), pred);
 653
 654         fpush = new_rd_ia32_fpush(NULL, get_irn_irg(n), get_nodes_block(n));
 655         attr  = get_ia32_x87_attr(fpush);
 656         attr->x87[0] = &ia32_st_regs[pos];
 657         attr->x87[2] = &ia32_st_regs[0];
 658
 659         keep_alive(fpush);
 660         sched_add_before(n, fpush);
 661
 662         DB((dbg, LEVEL_1, "<<< %s %s, %s\n", get_irn_opname(fpush), attr->x87[0]->name, attr->x87[2]->name));
 663 }  /* x87_create_fpush */
 664
 665 /**
 666  * Create a fpop before node n.
 667  *
 668  * @param state   the x87 state
 669  * @param n       the node after the fpop
 670  * @param num     pop 1 or 2 values
 671  *
 672  * @return the fpop node
 673  */
 674 static ir_node *x87_create_fpop(x87_state *state, ir_node *n, int num)
 675 {
 676         ir_node         *fpop = NULL;
 677         ia32_x87_attr_t *attr;
 678
 679         assert(num > 0);
 680         while (num > 0) {
 681                 x87_pop(state);
 682                 if (ia32_cg_config.use_ffreep)
 683                         fpop = new_rd_ia32_ffreep(NULL, get_irn_irg(n), get_nodes_block(n));
 684                 else
 685                         fpop = new_rd_ia32_fpop(NULL, get_irn_irg(n), get_nodes_block(n));
 686                 attr = get_ia32_x87_attr(fpop);
 687                 attr->x87[0] = &ia32_st_regs[0];
 688                 attr->x87[1] = &ia32_st_regs[0];
 689                 attr->x87[2] = &ia32_st_regs[0];
 690
 691                 keep_alive(fpop);
 692                 sched_add_before(n, fpop);
 693                 DB((dbg, LEVEL_1, "<<< %s %s\n", get_irn_opname(fpop), attr->x87[0]->name));
 694
 695                 --num;
 696         }
 697         return fpop;
 698 }  /* x87_create_fpop */
 699
 700 /**
 701  * Creates an fldz before node n
 702  *
 703  * @param state   the x87 state
 704  * @param n       the node after the fldz
 705  *
 706  * @return the fldz node
 707  */
 708 static ir_node *x87_create_fldz(x87_state *state, ir_node *n, int regidx) {
 709         ir_graph *irg = get_irn_irg(n);
 710         ir_node *block = get_nodes_block(n);
 711         ir_node *fldz;
 712
 713         fldz = new_rd_ia32_fldz(NULL, irg, block, mode_E);
 714
 715         sched_add_before(n, fldz);
 716         DB((dbg, LEVEL_1, "<<< %s\n", get_irn_opname(fldz)));
 717         keep_alive(fldz);
 718
 719         x87_push(state, regidx, fldz);
 720
 721         return fldz;
 722 }
 723
 724 /* --------------------------------- liveness ------------------------------------------ */
 725
 726 /**
 727  * The liveness transfer function.
 728  * Updates a live set over a single step from a given node to its predecessor.
 729  * Everything defined at the node is removed from the set, the uses of the node get inserted.
 730  *
 731  * @param sim      The simulator handle.
 732  * @param irn      The node at which liveness should be computed.
 733  * @param live     The bitset of registers live before @p irn. This set gets modified by updating it to
 734  *                 the registers live after irn.
 735  *
 736  * @return The live bitset.
 737  */
 738 static vfp_liveness vfp_liveness_transfer(x87_simulator *sim, ir_node *irn, vfp_liveness live)
 739 {
 740         int i, n;
 741         const arch_register_class_t *cls = &ia32_reg_classes[CLASS_ia32_vfp];
 742         const arch_env_t *arch_env = sim->arch_env;
 743
 744         if (get_irn_mode(irn) == mode_T) {
 745                 const ir_edge_t *edge;
 746
 747                 foreach_out_edge(irn, edge) {
 748                         ir_node *proj = get_edge_src_irn(edge);
 749
 750                         if (arch_irn_consider_in_reg_alloc(arch_env, cls, proj)) {
 751                                 const arch_register_t *reg = x87_get_irn_register(sim, proj);
 752                                 live &= ~(1 << arch_register_get_index(reg));
 753                         }
 754                 }
 755         }
 756
 757         if (arch_irn_consider_in_reg_alloc(arch_env, cls, irn)) {
 758                 const arch_register_t *reg = x87_get_irn_register(sim, irn);
 759                 live &= ~(1 << arch_register_get_index(reg));
 760         }
 761
 762         for (i = 0, n = get_irn_arity(irn); i < n; ++i) {
 763                 ir_node *op = get_irn_n(irn, i);
 764
 765                 if (mode_is_float(get_irn_mode(op)) && arch_irn_consider_in_reg_alloc(arch_env, cls, op)) {
 766                         const arch_register_t *reg = x87_get_irn_register(sim, op);
 767                         live |= 1 << arch_register_get_index(reg);
 768                 }
 769         }
 770         return live;
 771 }  /* vfp_liveness_transfer */
 772
 773 /**
 774  * Put all live virtual registers at the end of a block into a bitset.
 775  *
 776  * @param sim      the simulator handle
 777  * @param lv       the liveness information
 778  * @param bl       the block
 779  *
 780  * @return The live bitset at the end of this block
 781  */
 782 static vfp_liveness vfp_liveness_end_of_block(x87_simulator *sim, const ir_node *block)
 783 {
 784         int i;
 785         vfp_liveness live = 0;
 786         const arch_register_class_t *cls = &ia32_reg_classes[CLASS_ia32_vfp];
 787         const arch_env_t *arch_env = sim->arch_env;
 788         const be_lv_t *lv = sim->lv;
 789
 790         be_lv_foreach(lv, block, be_lv_state_end, i) {
 791                 const arch_register_t *reg;
 792                 const ir_node *node = be_lv_get_irn(lv, block, i);
 793                 if (!arch_irn_consider_in_reg_alloc(arch_env, cls, node))
 794                         continue;
 795
 796                 reg = x87_get_irn_register(sim, node);
 797                 live |= 1 << arch_register_get_index(reg);
 798         }
 799
 800         return live;
 801 }  /* vfp_liveness_end_of_block */
 802
 803 /** get the register mask from an arch_register */
 804 #define REGMASK(reg)    (1 << (arch_register_get_index(reg)))
 805
 806 /**
 807  * Return a bitset of argument registers which are live at the end of a node.
 808  *
 809  * @param sim    the simulator handle
 810  * @param pos    the node
 811  * @param kill   kill mask for the output registers
 812  *
 813  * @return The live bitset.
 814  */
 815 static unsigned vfp_live_args_after(x87_simulator *sim, const ir_node *pos, unsigned kill)
 816 {
 817         unsigned idx = get_irn_idx(pos);
 818
 819         assert(idx < sim->n_idx);
 820         return sim->live[idx] & ~kill;
 821 }  /* vfp_live_args_after */
 822
 823 /**
 824  * Calculate the liveness for a whole block and cache it.
 825  *
 826  * @param sim   the simulator handle
 827  * @param lv    the liveness handle
 828  * @param block the block
 829  */
 830 static void update_liveness(x87_simulator *sim, ir_node *block) {
 831         vfp_liveness live = vfp_liveness_end_of_block(sim, block);
 832         unsigned idx;
 833         ir_node *irn;
 834
 835         /* now iterate through the block backward and cache the results */
 836         sched_foreach_reverse(block, irn) {
 837                 /* stop at the first Phi: this produces the live-in */
 838                 if (is_Phi(irn))
 839                         break;
 840
 841                 idx = get_irn_idx(irn);
 842                 sim->live[idx] = live;
 843
 844                 live = vfp_liveness_transfer(sim, irn, live);
 845         }
 846         idx = get_irn_idx(block);
 847         sim->live[idx] = live;
 848 }  /* update_liveness */
 849
 850 /**
 851  * Returns true if a register is live in a set.
 852  *
 853  * @param reg_idx  the vfp register index
 854  * @param live     a live bitset
 855  */
 856 #define is_vfp_live(reg_idx, live) ((live) & (1 << (reg_idx)))
 857
 858 #ifdef DEBUG_libfirm
 859 /**
 860  * Dump liveness info.
 861  *
 862  * @param live  the live bitset
 863  */
 864 static void vfp_dump_live(vfp_liveness live) {
 865         int i;
 866
 867         DB((dbg, LEVEL_2, "Live after: "));
 868         for (i = 0; i < 8; ++i) {
 869                 if (live & (1 << i)) {
 870                         DB((dbg, LEVEL_2, "vf%d ", i));
 871                 }
 872         }
 873         DB((dbg, LEVEL_2, "\n"));
 874 }  /* vfp_dump_live */
 875 #endif /* DEBUG_libfirm */
 876
 877 /* --------------------------------- simulators ---------------------------------------- */
 878
 879 #define XCHG(a, b) do { int t = (a); (a) = (b); (b) = t; } while (0)
 880
 881 /* Pseudocode:
 882
 883
 884
 885
 886
 887
 888 */
 889
 890 /**
 891  * Simulate a virtual binop.
 892  *
 893  * @param state  the x87 state
 894  * @param n      the node that should be simulated (and patched)
 895  * @param tmpl   the template containing the 4 possible x87 opcodes
 896  *
 897  * @return NO_NODE_ADDED
 898  */
 899 static int sim_binop(x87_state *state, ir_node *n, const exchange_tmpl *tmpl) {
 900         int op2_idx = 0, op1_idx;
 901         int out_idx, do_pop = 0;
 902         ia32_x87_attr_t *attr;
 903         ir_node *patched_insn;
 904         ir_op *dst;
 905         x87_simulator         *sim     = state->sim;
 906         ir_node               *op1     = get_irn_n(n, n_ia32_binary_left);
 907         ir_node               *op2     = get_irn_n(n, n_ia32_binary_right);
 908         const arch_register_t *op1_reg = x87_get_irn_register(sim, op1);
 909         const arch_register_t *op2_reg = x87_get_irn_register(sim, op2);
 910         const arch_register_t *out     = x87_get_irn_register(sim, n);
 911         int reg_index_1                = arch_register_get_index(op1_reg);
 912         int reg_index_2                = arch_register_get_index(op2_reg);
 913         vfp_liveness           live    = vfp_live_args_after(sim, n, REGMASK(out));
 914         int                    op1_live_after;
 915         int                    op2_live_after;
 916
 917         DB((dbg, LEVEL_1, ">>> %+F %s, %s -> %s\n", n,
 918                 arch_register_get_name(op1_reg), arch_register_get_name(op2_reg),
 919                 arch_register_get_name(out)));
 920         DEBUG_ONLY(vfp_dump_live(live));
 921         DB((dbg, LEVEL_1, "Stack before: "));
 922         DEBUG_ONLY(x87_dump_stack(state));
 923
 924         if(reg_index_1 == REG_VFP_UKNWN) {
 925                 op1_idx        = 0;
 926                 op1_live_after = 1;
 927         } else {
 928                 op1_idx = x87_on_stack(state, reg_index_1);
 929                 assert(op1_idx >= 0);
 930                 op1_live_after = is_vfp_live(arch_register_get_index(op1_reg), live);
 931         }
 932
 933         if (reg_index_2 != REG_VFP_NOREG) {
 934                 if(reg_index_2 == REG_VFP_UKNWN) {
 935                         op2_idx        = 0;
 936                         op2_live_after = 1;
 937                 } else {
 938                         /* second operand is a vfp register */
 939                         op2_idx = x87_on_stack(state, reg_index_2);
 940                         assert(op2_idx >= 0);
 941                         op2_live_after
 942                                 = is_vfp_live(arch_register_get_index(op2_reg), live);
 943                 }
 944
 945                 if (op2_live_after) {
 946                         /* Second operand is live. */
 947
 948                         if (op1_live_after) {
 949                                 /* Both operands are live: push the first one.
 950                                    This works even for op1 == op2. */
 951                                 x87_create_fpush(state, n, op1_idx, n_ia32_binary_right);
 952                                 /* now do fxxx (tos=tos X op) */
 953                                 op1_idx = 0;
 954                                 op2_idx += 1;
 955                                 out_idx = 0;
 956                                 dst = tmpl->normal_op;
 957                         } else {
 958                                 /* Second live, first operand is dead here, bring it to tos. */
 959                                 if (op1_idx != 0) {
 960                                         x87_create_fxch(state, n, op1_idx);
 961                                         if (op2_idx == 0)
 962                                                 op2_idx = op1_idx;
 963                                         op1_idx = 0;
 964                                 }
 965                                 /* now do fxxx (tos=tos X op) */
 966                                 out_idx = 0;
 967                                 dst = tmpl->normal_op;
 968                         }
 969                 } else {
 970                         /* Second operand is dead. */
 971                         if (op1_live_after) {
 972                                 /* First operand is live: bring second to tos. */
 973                                 if (op2_idx != 0) {
 974                                         x87_create_fxch(state, n, op2_idx);
 975                                         if (op1_idx == 0)
 976                                                 op1_idx = op2_idx;
 977                                         op2_idx = 0;
 978                                 }
 979                                 /* now do fxxxr (tos = op X tos) */
 980                                 out_idx = 0;
 981                                 dst = tmpl->reverse_op;
 982                         } else {
 983                                 /* Both operands are dead here, pop them from the stack. */
 984                                 if (op2_idx == 0) {
 985                                         if (op1_idx == 0) {
 986                                                 /* Both are identically and on tos, no pop needed. */
 987                                                 /* here fxxx (tos = tos X tos) */
 988                                                 dst = tmpl->normal_op;
 989                                                 out_idx = 0;
 990                                         } else {
 991                                                 /* now do fxxxp (op = op X tos, pop) */
 992                                                 dst = tmpl->normal_pop_op;
 993                                                 do_pop = 1;
 994                                                 out_idx = op1_idx;
 995                                         }
 996                                 } else if (op1_idx == 0) {
 997                                         assert(op1_idx != op2_idx);
 998                                         /* now do fxxxrp (op = tos X op, pop) */
 999                                         dst = tmpl->reverse_pop_op;
1000                                         do_pop = 1;
1001                                         out_idx = op2_idx;
1002                                 } else {
1003                                         /* Bring the second on top. */
1004                                         x87_create_fxch(state, n, op2_idx);
1005                                         if (op1_idx == op2_idx) {
1006                                                 /* Both are identically and on tos now, no pop needed. */
1007                                                 op1_idx = 0;
1008                                                 op2_idx = 0;
1009                                                 /* use fxxx (tos = tos X tos) */
1010                                                 dst = tmpl->normal_op;
1011                                                 out_idx = 0;
1012                                         } else {
1013                                                 /* op2 is on tos now */
1014                                                 op2_idx = 0;
1015                                                 /* use fxxxp (op = op X tos, pop) */
1016                                                 dst = tmpl->normal_pop_op;
1017                                                 out_idx = op1_idx;
1018                                                 do_pop = 1;
1019                                         }
1020                                 }
1021                         }
1022                 }
1023         } else {
1024                 /* second operand is an address mode */
1025                 if (op1_live_after) {
1026                         /* first operand is live: push it here */
1027                         x87_create_fpush(state, n, op1_idx, n_ia32_binary_left);
1028                         op1_idx = 0;
1029                         /* use fxxx (tos = tos X mem) */
1030                         dst = tmpl->normal_op;
1031                         out_idx = 0;
1032                 } else {
1033                         /* first operand is dead: bring it to tos */
1034                         if (op1_idx != 0) {
1035                                 x87_create_fxch(state, n, op1_idx);
1036                                 op1_idx = 0;
1037                         }
1038
1039                         /* use fxxxp (tos = tos X mem) */
1040                         dst = tmpl->normal_op;
1041                         out_idx = 0;
1042                 }
1043         }
1044
1045         patched_insn = x87_patch_insn(n, dst);
1046         x87_set_st(state, arch_register_get_index(out), patched_insn, out_idx);
1047         if (do_pop) {
1048                 x87_pop(state);
1049         }
1050
1051         /* patch the operation */
1052         attr = get_ia32_x87_attr(n);
1053         attr->x87[0] = op1_reg = &ia32_st_regs[op1_idx];
1054         if (reg_index_2 != REG_VFP_NOREG) {
1055                 attr->x87[1] = op2_reg = &ia32_st_regs[op2_idx];
1056         }
1057         attr->x87[2] = out = &ia32_st_regs[out_idx];
1058
1059         if (reg_index_2 != REG_VFP_NOREG) {
1060                 DB((dbg, LEVEL_1, "<<< %s %s, %s -> %s\n", get_irn_opname(n),
1061                         arch_register_get_name(op1_reg), arch_register_get_name(op2_reg),
1062                         arch_register_get_name(out)));
1063         } else {
1064                 DB((dbg, LEVEL_1, "<<< %s %s, [AM] -> %s\n", get_irn_opname(n),
1065                         arch_register_get_name(op1_reg),
1066                         arch_register_get_name(out)));
1067         }
1068
1069         return NO_NODE_ADDED;
1070 }  /* sim_binop */
1071
1072 /**
1073  * Simulate a virtual Unop.
1074  *
1075  * @param state  the x87 state
1076  * @param n      the node that should be simulated (and patched)
1077  * @param op     the x87 opcode that will replace n's opcode
1078  *
1079  * @return NO_NODE_ADDED
1080  */
1081 static int sim_unop(x87_state *state, ir_node *n, ir_op *op) {
1082         int op1_idx, out_idx;
1083         x87_simulator         *sim = state->sim;
1084         const arch_register_t *op1 = x87_get_irn_register(sim, get_irn_n(n, UNOP_IDX));
1085         const arch_register_t *out = x87_get_irn_register(sim, n);
1086         ia32_x87_attr_t *attr;
1087         unsigned live = vfp_live_args_after(sim, n, REGMASK(out));
1088
1089         DB((dbg, LEVEL_1, ">>> %+F -> %s\n", n, out->name));
1090         DEBUG_ONLY(vfp_dump_live(live));
1091
1092         op1_idx = x87_on_stack(state, arch_register_get_index(op1));
1093
1094         if (is_vfp_live(arch_register_get_index(op1), live)) {
1095                 /* push the operand here */
1096                 x87_create_fpush(state, n, op1_idx, UNOP_IDX);
1097                 op1_idx = 0;
1098         }
1099         else {
1100                 /* operand is dead, bring it to tos */
1101                 if (op1_idx != 0) {
1102                         x87_create_fxch(state, n, op1_idx);
1103                         op1_idx = 0;
1104                 }
1105         }
1106
1107         x87_set_tos(state, arch_register_get_index(out), x87_patch_insn(n, op));
1108         out_idx = 0;
1109         attr = get_ia32_x87_attr(n);
1110         attr->x87[0] = op1 = &ia32_st_regs[0];
1111         attr->x87[2] = out = &ia32_st_regs[0];
1112         DB((dbg, LEVEL_1, "<<< %s -> %s\n", get_irn_opname(n), out->name));
1113
1114         return NO_NODE_ADDED;
1115 }  /* sim_unop */
1116
1117 /**
1118  * Simulate a virtual Load instruction.
1119  *
1120  * @param state  the x87 state
1121  * @param n      the node that should be simulated (and patched)
1122  * @param op     the x87 opcode that will replace n's opcode
1123  *
1124  * @return NO_NODE_ADDED
1125  */
1126 static int sim_load(x87_state *state, ir_node *n, ir_op *op) {
1127         const arch_register_t *out = x87_get_irn_register(state->sim, n);
1128         ia32_x87_attr_t *attr;
1129
1130         DB((dbg, LEVEL_1, ">>> %+F -> %s\n", n, arch_register_get_name(out)));
1131         x87_push(state, arch_register_get_index(out), x87_patch_insn(n, op));
1132         assert(out == x87_get_irn_register(state->sim, n));
1133         attr = get_ia32_x87_attr(n);
1134         attr->x87[2] = out = &ia32_st_regs[0];
1135         DB((dbg, LEVEL_1, "<<< %s -> %s\n", get_irn_opname(n), arch_register_get_name(out)));
1136
1137         return NO_NODE_ADDED;
1138 }  /* sim_load */
1139
1140 /**
1141  * Rewire all users of @p old_val to @new_val iff they are scheduled after @p store.
1142  *
1143  * @param store   The store
1144  * @param old_val The former value
1145  * @param new_val The new value
1146  */
1147 static void collect_and_rewire_users(ir_node *store, ir_node *old_val, ir_node *new_val) {
1148         const ir_edge_t *edge, *ne;
1149
1150         foreach_out_edge_safe(old_val, edge, ne) {
1151                 ir_node *user = get_edge_src_irn(edge);
1152
1153                 if (! user || user == store)
1154                         continue;
1155
1156                 /* if the user is scheduled after the store: rewire */
1157                 if (sched_is_scheduled(user) && sched_comes_after(store, user)) {
1158                         int i;
1159                         /* find the input of the user pointing to the old value */
1160                         for (i = get_irn_arity(user) - 1; i >= 0; i--) {
1161                                 if (get_irn_n(user, i) == old_val)
1162                                         set_irn_n(user, i, new_val);
1163                         }
1164                 }
1165         }
1166 }  /* collect_and_rewire_users */
1167
1168 /**
1169  * Simulate a virtual Store.
1170  *
1171  * @param state  the x87 state
1172  * @param n      the node that should be simulated (and patched)
1173  * @param op     the x87 store opcode
1174  * @param op_p   the x87 store and pop opcode
1175  */
1176 static int sim_store(x87_state *state, ir_node *n, ir_op *op, ir_op *op_p) {
1177         x87_simulator         *sim = state->sim;
1178         ir_node               *val = get_irn_n(n, n_ia32_vfst_val);
1179         const arch_register_t *op2 = x87_get_irn_register(sim, val);
1180         unsigned              live = vfp_live_args_after(sim, n, 0);
1181         int                   insn = NO_NODE_ADDED;
1182         ia32_x87_attr_t *attr;
1183         int op2_reg_idx, op2_idx, depth;
1184         int live_after_node;
1185         ir_mode *mode;
1186
1187         op2_reg_idx = arch_register_get_index(op2);
1188         if (op2_reg_idx == REG_VFP_UKNWN) {
1189                 /* just take any value from stack */
1190                 if(state->depth > 0) {
1191                         op2_idx = 0;
1192                         DEBUG_ONLY(op2 = NULL);
1193                         live_after_node = 1;
1194                 } else {
1195                         /* produce a new value which we will consume immediately */
1196                         x87_create_fldz(state, n, op2_reg_idx);
1197                         live_after_node = 0;
1198                         op2_idx = x87_on_stack(state, op2_reg_idx);
1199                         assert(op2_idx >= 0);
1200                 }
1201         } else {
1202                 op2_idx = x87_on_stack(state, op2_reg_idx);
1203                 live_after_node = is_vfp_live(arch_register_get_index(op2), live);
1204                 DB((dbg, LEVEL_1, ">>> %+F %s ->\n", n, arch_register_get_name(op2)));
1205                 assert(op2_idx >= 0);
1206         }
1207
1208         mode  = get_ia32_ls_mode(n);
1209         depth = x87_get_depth(state);
1210
1211         if (live_after_node) {
1212                 /*
1213                         Problem: fst doesn't support mode_E (spills), only fstp does
1214                         Solution:
1215                                 - stack not full: push value and fstp
1216                                 - stack full: fstp value and load again
1217                         Note that we cannot test on mode_E, because floats might be 96bit ...
1218                 */
1219                 if (get_mode_size_bits(mode) > 64 || mode == mode_Ls) {
1220                         if (depth < N_x87_REGS) {
1221                                 /* ok, we have a free register: push + fstp */
1222                                 x87_create_fpush(state, n, op2_idx, n_ia32_vfst_val);
1223                                 x87_pop(state);
1224                                 x87_patch_insn(n, op_p);
1225                         } else {
1226                                 ir_node  *vfld, *mem, *block, *rproj, *mproj;
1227                                 ir_graph *irg;
1228
1229                                 /* stack full here: need fstp + load */
1230                                 x87_pop(state);
1231                                 x87_patch_insn(n, op_p);
1232
1233                                 block = get_nodes_block(n);
1234                                 irg   = get_irn_irg(n);
1235                                 vfld  = new_rd_ia32_vfld(NULL, irg, block, get_irn_n(n, 0), get_irn_n(n, 1), new_rd_NoMem(irg), get_ia32_ls_mode(n));
1236
1237                                 /* copy all attributes */
1238                                 set_ia32_frame_ent(vfld, get_ia32_frame_ent(n));
1239                                 if (is_ia32_use_frame(n))
1240                                         set_ia32_use_frame(vfld);
1241                                 set_ia32_op_type(vfld, ia32_AddrModeS);
1242                                 add_ia32_am_offs_int(vfld, get_ia32_am_offs_int(n));
1243                                 set_ia32_am_sc(vfld, get_ia32_am_sc(n));
1244                                 set_ia32_ls_mode(vfld, get_ia32_ls_mode(n));
1245
1246                                 rproj = new_r_Proj(irg, block, vfld, get_ia32_ls_mode(vfld), pn_ia32_vfld_res);
1247                                 mproj = new_r_Proj(irg, block, vfld, mode_M, pn_ia32_vfld_M);
1248                                 mem   = get_irn_Proj_for_mode(n, mode_M);
1249
1250                                 assert(mem && "Store memory not found");
1251
1252                                 arch_set_irn_register(sim->arch_env, rproj, op2);
1253
1254                                 /* reroute all former users of the store memory to the load memory */
1255                                 edges_reroute(mem, mproj, irg);
1256                                 /* set the memory input of the load to the store memory */
1257                                 set_irn_n(vfld, n_ia32_vfld_mem, mem);
1258
1259                                 sched_add_after(n, vfld);
1260                                 sched_add_after(vfld, rproj);
1261
1262                                 /* rewire all users, scheduled after the store, to the loaded value */
1263                                 collect_and_rewire_users(n, val, rproj);
1264
1265                                 insn = NODE_ADDED;
1266                         }
1267                 } else {
1268                         /* we can only store the tos to memory */
1269                         if (op2_idx != 0)
1270                                 x87_create_fxch(state, n, op2_idx);
1271
1272                         /* mode != mode_E -> use normal fst */
1273                         x87_patch_insn(n, op);
1274                 }
1275         } else {
1276                 /* we can only store the tos to memory */
1277                 if (op2_idx != 0)
1278                         x87_create_fxch(state, n, op2_idx);
1279
1280                 x87_pop(state);
1281                 x87_patch_insn(n, op_p);
1282         }
1283
1284         attr = get_ia32_x87_attr(n);
1285         attr->x87[1] = op2 = &ia32_st_regs[0];
1286         DB((dbg, LEVEL_1, "<<< %s %s ->\n", get_irn_opname(n), arch_register_get_name(op2)));
1287
1288         return insn;
1289 }  /* sim_store */
1290
1291 #define _GEN_BINOP(op, rev) \
1292 static int sim_##op(x87_state *state, ir_node *n) { \
1293         exchange_tmpl tmpl = { op_ia32_##op, op_ia32_##rev, op_ia32_##op##p, op_ia32_##rev##p }; \
1294         return sim_binop(state, n, &tmpl); \
1295 }
1296
1297 #define GEN_BINOP(op)   _GEN_BINOP(op, op)
1298 #define GEN_BINOPR(op)  _GEN_BINOP(op, op##r)
1299
1300 #define GEN_LOAD2(op, nop) \
1301 static int sim_##op(x87_state *state, ir_node *n) { \
1302         return sim_load(state, n, op_ia32_##nop); \
1303 }
1304
1305 #define GEN_LOAD(op)    GEN_LOAD2(op, op)
1306
1307 #define GEN_UNOP(op) \
1308 static int sim_##op(x87_state *state, ir_node *n) { \
1309         return sim_unop(state, n, op_ia32_##op); \
1310 }
1311
1312 #define GEN_STORE(op) \
1313 static int sim_##op(x87_state *state, ir_node *n) { \
1314         return sim_store(state, n, op_ia32_##op, op_ia32_##op##p); \
1315 }
1316
1317 /* all stubs */
1318 GEN_BINOP(fadd)
1319 GEN_BINOPR(fsub)
1320 GEN_BINOP(fmul)
1321 GEN_BINOPR(fdiv)
1322 GEN_BINOP(fprem)
1323
1324 GEN_UNOP(fabs)
1325 GEN_UNOP(fchs)
1326
1327 GEN_LOAD(fld)
1328 GEN_LOAD(fild)
1329 GEN_LOAD(fldz)
1330 GEN_LOAD(fld1)
1331
1332 GEN_STORE(fst)
1333 GEN_STORE(fist)
1334
1335 /**
1336 * Simulate a virtual fisttp.
1337 *
1338 * @param state  the x87 state
1339 * @param n      the node that should be simulated (and patched)
1340 */
1341 static int sim_fisttp(x87_state *state, ir_node *n) {
1342         x87_simulator         *sim = state->sim;
1343         ir_node               *val = get_irn_n(n, n_ia32_vfst_val);
1344         const arch_register_t *op2 = x87_get_irn_register(sim, val);
1345         int                   insn = NO_NODE_ADDED;
1346         ia32_x87_attr_t *attr;
1347         int op2_reg_idx, op2_idx, depth;
1348
1349         op2_reg_idx = arch_register_get_index(op2);
1350         if (op2_reg_idx == REG_VFP_UKNWN) {
1351                 /* just take any value from stack */
1352                 if (state->depth > 0) {
1353                         op2_idx = 0;
1354                         DEBUG_ONLY(op2 = NULL);
1355                 } else {
1356                         /* produce a new value which we will consume immediately */
1357                         x87_create_fldz(state, n, op2_reg_idx);
1358                         op2_idx = x87_on_stack(state, op2_reg_idx);
1359                         assert(op2_idx >= 0);
1360                 }
1361         } else {
1362                 op2_idx = x87_on_stack(state, op2_reg_idx);
1363                 DB((dbg, LEVEL_1, ">>> %+F %s ->\n", n, arch_register_get_name(op2)));
1364                 assert(op2_idx >= 0);
1365         }
1366
1367         depth = x87_get_depth(state);
1368
1369         /* Note: although the value is still live here, it is destroyed because
1370            of the pop. The register allocator is aware of that and introduced a copy
1371            if the value must be alive. */
1372
1373         /* we can only store the tos to memory */
1374         if (op2_idx != 0)
1375                 x87_create_fxch(state, n, op2_idx);
1376
1377         x87_pop(state);
1378         x87_patch_insn(n, op_ia32_fisttp);
1379
1380         attr = get_ia32_x87_attr(n);
1381         attr->x87[1] = op2 = &ia32_st_regs[0];
1382         DB((dbg, LEVEL_1, "<<< %s %s ->\n", get_irn_opname(n), arch_register_get_name(op2)));
1383
1384         return insn;
1385 }  /* sim_fisttp */
1386
1387 static int sim_FtstFnstsw(x87_state *state, ir_node *n) {
1388         x87_simulator         *sim         = state->sim;
1389         ia32_x87_attr_t       *attr        = get_ia32_x87_attr(n);
1390         ir_node               *op1_node    = get_irn_n(n, n_ia32_vFtstFnstsw_left);
1391         const arch_register_t *reg1        = x87_get_irn_register(sim, op1_node);
1392         int                    reg_index_1 = arch_register_get_index(reg1);
1393         int                    op1_idx     = x87_on_stack(state, reg_index_1);
1394         unsigned               live        = vfp_live_args_after(sim, n, 0);
1395
1396         DB((dbg, LEVEL_1, ">>> %+F %s\n", n, arch_register_get_name(reg1)));
1397         DEBUG_ONLY(vfp_dump_live(live));
1398         DB((dbg, LEVEL_1, "Stack before: "));
1399         DEBUG_ONLY(x87_dump_stack(state));
1400         assert(op1_idx >= 0);
1401
1402         if (op1_idx != 0) {
1403                 /* bring the value to tos */
1404                 x87_create_fxch(state, n, op1_idx);
1405                 op1_idx = 0;
1406         }
1407
1408         /* patch the operation */
1409         x87_patch_insn(n, op_ia32_FtstFnstsw);
1410         reg1 = &ia32_st_regs[op1_idx];
1411         attr->x87[0] = reg1;
1412         attr->x87[1] = NULL;
1413         attr->x87[2] = NULL;
1414
1415         if(!is_vfp_live(reg_index_1, live)) {
1416                 x87_create_fpop(state, sched_next(n), 1);
1417                 return NODE_ADDED;
1418         }
1419
1420         return NO_NODE_ADDED;
1421 }
1422
1423 /**
1424  * @param state  the x87 state
1425  * @param n      the node that should be simulated (and patched)
1426  */
1427 static int sim_Fucom(x87_state *state, ir_node *n) {
1428         int op1_idx;
1429         int op2_idx = -1;
1430         ia32_x87_attr_t *attr = get_ia32_x87_attr(n);
1431         ir_op *dst;
1432         x87_simulator         *sim = state->sim;
1433         ir_node               *op1_node = get_irn_n(n, n_ia32_vFucomFnstsw_left);
1434         ir_node               *op2_node = get_irn_n(n, n_ia32_vFucomFnstsw_right);
1435         const arch_register_t *op1      = x87_get_irn_register(sim, op1_node);
1436         const arch_register_t *op2      = x87_get_irn_register(sim, op2_node);
1437         int reg_index_1 = arch_register_get_index(op1);
1438         int reg_index_2 = arch_register_get_index(op2);
1439         unsigned live = vfp_live_args_after(sim, n, 0);
1440         int                    permuted = attr->attr.data.ins_permuted;
1441         int xchg = 0;
1442         int pops = 0;
1443         int node_added = NO_NODE_ADDED;
1444
1445         DB((dbg, LEVEL_1, ">>> %+F %s, %s\n", n,
1446                 arch_register_get_name(op1), arch_register_get_name(op2)));
1447         DEBUG_ONLY(vfp_dump_live(live));
1448         DB((dbg, LEVEL_1, "Stack before: "));
1449         DEBUG_ONLY(x87_dump_stack(state));
1450
1451         op1_idx = x87_on_stack(state, reg_index_1);
1452         assert(op1_idx >= 0);
1453
1454         /* BEWARE: check for comp a,a cases, they might happen */
1455         if (reg_index_2 != REG_VFP_NOREG) {
1456                 /* second operand is a vfp register */
1457                 op2_idx = x87_on_stack(state, reg_index_2);
1458                 assert(op2_idx >= 0);
1459
1460                 if (is_vfp_live(reg_index_2, live)) {
1461                         /* second operand is live */
1462
1463                         if (is_vfp_live(reg_index_1, live)) {
1464                                 /* both operands are live */
1465
1466                                 if (op1_idx == 0) {
1467                                         /* res = tos X op */
1468                                 } else if (op2_idx == 0) {
1469                                         /* res = op X tos */
1470                                         permuted = !permuted;
1471                                         xchg    = 1;
1472                                 } else {
1473                                         /* bring the first one to tos */
1474                                         x87_create_fxch(state, n, op1_idx);
1475                                         if (op2_idx == 0)
1476                                                 op2_idx = op1_idx;
1477                                         op1_idx = 0;
1478                                         /* res = tos X op */
1479                                 }
1480                         } else {
1481                                 /* second live, first operand is dead here, bring it to tos.
1482                                    This means further, op1_idx != op2_idx. */
1483                                 assert(op1_idx != op2_idx);
1484                                 if (op1_idx != 0) {
1485                                         x87_create_fxch(state, n, op1_idx);
1486                                         if (op2_idx == 0)
1487                                                 op2_idx = op1_idx;
1488                                         op1_idx = 0;
1489                                 }
1490                                 /* res = tos X op, pop */
1491                                 pops = 1;
1492                         }
1493                 } else {
1494                         /* second operand is dead */
1495                         if (is_vfp_live(reg_index_1, live)) {
1496                                 /* first operand is live: bring second to tos.
1497                                    This means further, op1_idx != op2_idx. */
1498                                 assert(op1_idx != op2_idx);
1499                                 if (op2_idx != 0) {
1500                                         x87_create_fxch(state, n, op2_idx);
1501                                         if (op1_idx == 0)
1502                                                 op1_idx = op2_idx;
1503                                         op2_idx = 0;
1504                                 }
1505                                 /* res = op X tos, pop */
1506                                 pops    = 1;
1507                                 permuted = !permuted;
1508                                 xchg    = 1;
1509                         } else {
1510                                 /* both operands are dead here, check first for identity. */
1511                                 if (op1_idx == op2_idx) {
1512                                         /* identically, one pop needed */
1513                                         if (op1_idx != 0) {
1514                                                 x87_create_fxch(state, n, op1_idx);
1515                                                 op1_idx = 0;
1516                                                 op2_idx = 0;
1517                                         }
1518                                         /* res = tos X op, pop */
1519                                         pops    = 1;
1520                                 }
1521                                 /* different, move them to st and st(1) and pop both.
1522                                    The tricky part is to get one into st(1).*/
1523                                 else if (op2_idx == 1) {
1524                                         /* good, second operand is already in the right place, move the first */
1525                                         if (op1_idx != 0) {
1526                                                 /* bring the first on top */
1527                                                 x87_create_fxch(state, n, op1_idx);
1528                                                 assert(op2_idx != 0);
1529                                                 op1_idx = 0;
1530                                         }
1531                                         /* res = tos X op, pop, pop */
1532                                         pops = 2;
1533                                 } else if (op1_idx == 1) {
1534                                         /* good, first operand is already in the right place, move the second */
1535                                         if (op2_idx != 0) {
1536                                                 /* bring the first on top */
1537                                                 x87_create_fxch(state, n, op2_idx);
1538                                                 assert(op1_idx != 0);
1539                                                 op2_idx = 0;
1540                                         }
1541                                         /* res = op X tos, pop, pop */
1542                                         permuted = !permuted;
1543                                         xchg    = 1;
1544                                         pops    = 2;
1545                                 } else {
1546                                         /* if one is already the TOS, we need two fxch */
1547                                         if (op1_idx == 0) {
1548                                                 /* first one is TOS, move to st(1) */
1549                                                 x87_create_fxch(state, n, 1);
1550                                                 assert(op2_idx != 1);
1551                                                 op1_idx = 1;
1552                                                 x87_create_fxch(state, n, op2_idx);
1553                                                 op2_idx = 0;
1554                                                 /* res = op X tos, pop, pop */
1555                                                 pops    = 2;
1556                                                 permuted = !permuted;
1557                                                 xchg    = 1;
1558                                         } else if (op2_idx == 0) {
1559                                                 /* second one is TOS, move to st(1) */
1560                                                 x87_create_fxch(state, n, 1);
1561                                                 assert(op1_idx != 1);
1562                                                 op2_idx = 1;
1563                                                 x87_create_fxch(state, n, op1_idx);
1564                                                 op1_idx = 0;
1565                                                 /* res = tos X op, pop, pop */
1566                                                 pops    = 2;
1567                                         } else {
1568                                                 /* none of them is either TOS or st(1), 3 fxch needed */
1569                                                 x87_create_fxch(state, n, op2_idx);
1570                                                 assert(op1_idx != 0);
1571                                                 x87_create_fxch(state, n, 1);
1572                                                 op2_idx = 1;
1573                                                 x87_create_fxch(state, n, op1_idx);
1574                                                 op1_idx = 0;
1575                                                 /* res = tos X op, pop, pop */
1576                                                 pops    = 2;
1577                                         }
1578                                 }
1579                         }
1580                 }
1581         } else {
1582                 /* second operand is an address mode */
1583                 if (is_vfp_live(reg_index_1, live)) {
1584                         /* first operand is live: bring it to TOS */
1585                         if (op1_idx != 0) {
1586                                 x87_create_fxch(state, n, op1_idx);
1587                                 op1_idx = 0;
1588                         }
1589                 } else {
1590                         /* first operand is dead: bring it to tos */
1591                         if (op1_idx != 0) {
1592                                 x87_create_fxch(state, n, op1_idx);
1593                                 op1_idx = 0;
1594                         }
1595                         pops = 1;
1596                 }
1597         }
1598
1599         /* patch the operation */
1600         if (is_ia32_vFucomFnstsw(n)) {
1601                 int i;
1602
1603                 switch(pops) {
1604                 case 0: dst = op_ia32_FucomFnstsw; break;
1605                 case 1: dst = op_ia32_FucompFnstsw; break;
1606                 case 2: dst = op_ia32_FucomppFnstsw; break;
1607                 default: panic("invalid popcount in sim_Fucom");
1608                 }
1609
1610                 for(i = 0; i < pops; ++i) {
1611                         x87_pop(state);
1612                 }
1613         } else if(is_ia32_vFucomi(n)) {
1614                 switch(pops) {
1615                 case 0: dst = op_ia32_Fucomi; break;
1616                 case 1: dst = op_ia32_Fucompi; x87_pop(state); break;
1617                 case 2:
1618                         dst = op_ia32_Fucompi;
1619                         x87_pop(state);
1620                         x87_create_fpop(state, sched_next(n), 1);
1621                         node_added = NODE_ADDED;
1622                         break;
1623                 default: panic("invalid popcount in sim_Fucom");
1624                 }
1625         } else {
1626                 panic("invalid operation %+F in sim_FucomFnstsw", n);
1627         }
1628
1629         x87_patch_insn(n, dst);
1630         if(xchg) {
1631                 int tmp = op1_idx;
1632                 op1_idx = op2_idx;
1633                 op2_idx = tmp;
1634         }
1635
1636         op1 = &ia32_st_regs[op1_idx];
1637         attr->x87[0] = op1;
1638         if (op2_idx >= 0) {
1639                 op2 = &ia32_st_regs[op2_idx];
1640                 attr->x87[1] = op2;
1641         }
1642         attr->x87[2] = NULL;
1643         attr->attr.data.ins_permuted = permuted;
1644
1645         if (op2_idx >= 0) {
1646                 DB((dbg, LEVEL_1, "<<< %s %s, %s\n", get_irn_opname(n),
1647                         arch_register_get_name(op1), arch_register_get_name(op2)));
1648         } else {
1649                 DB((dbg, LEVEL_1, "<<< %s %s, [AM]\n", get_irn_opname(n),
1650                         arch_register_get_name(op1)));
1651         }
1652
1653         return node_added;
1654 }
1655
1656 static int sim_Keep(x87_state *state, ir_node *node)
1657 {
1658         const ir_node         *op;
1659         const arch_register_t *op_reg;
1660         int                    reg_id;
1661         int                    op_stack_idx;
1662         unsigned               live;
1663         int                    i, arity;
1664         int                    node_added = NO_NODE_ADDED;
1665
1666         DB((dbg, LEVEL_1, ">>> %+F\n", node));
1667
1668         arity = get_irn_arity(node);
1669         for(i = 0; i < arity; ++i) {
1670                 op      = get_irn_n(node, i);
1671                 op_reg  = arch_get_irn_register(state->sim->arch_env, op);
1672                 if(arch_register_get_class(op_reg) != &ia32_reg_classes[CLASS_ia32_vfp])
1673                         continue;
1674
1675                 reg_id = arch_register_get_index(op_reg);
1676                 live   = vfp_live_args_after(state->sim, node, 0);
1677
1678                 op_stack_idx = x87_on_stack(state, reg_id);
1679                 if(op_stack_idx >= 0 && !is_vfp_live(reg_id, live)) {
1680                         x87_create_fpop(state, sched_next(node), 1);
1681                         node_added = NODE_ADDED;
1682                 }
1683         }
1684
1685         DB((dbg, LEVEL_1, "Stack after: "));
1686         DEBUG_ONLY(x87_dump_stack(state));
1687
1688         return node_added;
1689 }
1690
1691 static
1692 void keep_float_node_alive(x87_state *state, ir_node *node)
1693 {
1694         ir_graph                    *irg;
1695         ir_node                     *block;
1696         ir_node                     *in[1];
1697         ir_node                     *keep;
1698         const arch_register_class_t *cls;
1699
1700         irg    = get_irn_irg(node);
1701         block  = get_nodes_block(node);
1702         cls    = arch_get_irn_reg_class(state->sim->arch_env, node, -1);
1703         in[0]  = node;
1704         keep   = be_new_Keep(cls, irg, block, 1, in);
1705
1706         assert(sched_is_scheduled(node));
1707         sched_add_after(node, keep);
1708 }
1709
1710 /**
1711  * Create a copy of a node. Recreate the node if it's a constant.
1712  *
1713  * @param state  the x87 state
1714  * @param n      the node to be copied
1715  *
1716  * @return the copy of n
1717  */
1718 static ir_node *create_Copy(x87_state *state, ir_node *n) {
1719         x87_simulator *sim = state->sim;
1720         ir_graph *irg = get_irn_irg(n);
1721         dbg_info *n_dbg = get_irn_dbg_info(n);
1722         ir_mode *mode = get_irn_mode(n);
1723         ir_node *block = get_nodes_block(n);
1724         ir_node *pred = get_irn_n(n, 0);
1725         ir_node *(*cnstr)(dbg_info *, ir_graph *, ir_node *, ir_mode *) = NULL;
1726         ir_node *res;
1727         const arch_register_t *out;
1728         const arch_register_t *op1;
1729         ia32_x87_attr_t *attr;
1730
1731         /* Do not copy constants, recreate them. */
1732         switch (get_ia32_irn_opcode(pred)) {
1733         case iro_ia32_Unknown_VFP:
1734         case iro_ia32_fldz:
1735                 cnstr = new_rd_ia32_fldz;
1736                 break;
1737         case iro_ia32_fld1:
1738                 cnstr = new_rd_ia32_fld1;
1739                 break;
1740         case iro_ia32_fldpi:
1741                 cnstr = new_rd_ia32_fldpi;
1742                 break;
1743         case iro_ia32_fldl2e:
1744                 cnstr = new_rd_ia32_fldl2e;
1745                 break;
1746         case iro_ia32_fldl2t:
1747                 cnstr = new_rd_ia32_fldl2t;
1748                 break;
1749         case iro_ia32_fldlg2:
1750                 cnstr = new_rd_ia32_fldlg2;
1751                 break;
1752         case iro_ia32_fldln2:
1753                 cnstr = new_rd_ia32_fldln2;
1754                 break;
1755         default:
1756                 break;
1757         }
1758
1759         out = x87_get_irn_register(sim, n);
1760         op1 = x87_get_irn_register(sim, pred);
1761
1762         if (cnstr != NULL) {
1763                 /* copy a constant */
1764                 res = (*cnstr)(n_dbg, irg, block, mode);
1765
1766                 x87_push(state, arch_register_get_index(out), res);
1767
1768                 attr = get_ia32_x87_attr(res);
1769                 attr->x87[2] = &ia32_st_regs[0];
1770         } else {
1771                 int op1_idx = x87_on_stack(state, arch_register_get_index(op1));
1772
1773                 res = new_rd_ia32_fpushCopy(n_dbg, irg, block, pred, mode);
1774
1775                 x87_push(state, arch_register_get_index(out), res);
1776
1777                 attr = get_ia32_x87_attr(res);
1778                 attr->x87[0] = &ia32_st_regs[op1_idx];
1779                 attr->x87[2] = &ia32_st_regs[0];
1780         }
1781         arch_set_irn_register(sim->arch_env, res, out);
1782
1783         return res;
1784 }  /* create_Copy */
1785
1786 /**
1787  * Simulate a be_Copy.
1788  *
1789  * @param state  the x87 state
1790  * @param n      the node that should be simulated (and patched)
1791  *
1792  * @return NO_NODE_ADDED
1793  */
1794 static int sim_Copy(x87_state *state, ir_node *n) {
1795         x87_simulator               *sim = state->sim;
1796         ir_node                     *pred;
1797         const arch_register_t       *out;
1798         const arch_register_t       *op1;
1799         const arch_register_class_t *cls;
1800         ir_node                     *node, *next;
1801         ia32_x87_attr_t             *attr;
1802         int                         op1_idx, out_idx;
1803         unsigned                    live;
1804
1805         cls = arch_get_irn_reg_class(sim->arch_env, n, -1);
1806         if (cls->regs != ia32_vfp_regs)
1807                 return 0;
1808
1809         pred = get_irn_n(n, 0);
1810         out  = x87_get_irn_register(sim, n);
1811         op1  = x87_get_irn_register(sim, pred);
1812         live = vfp_live_args_after(sim, n, REGMASK(out));
1813
1814         DB((dbg, LEVEL_1, ">>> %+F %s -> %s\n", n,
1815                 arch_register_get_name(op1), arch_register_get_name(out)));
1816         DEBUG_ONLY(vfp_dump_live(live));
1817
1818         /* handle the infamous unknown value */
1819         if (arch_register_get_index(op1) == REG_VFP_UKNWN) {
1820                 /* Operand is still live, a real copy. We need here an fpush that can
1821                    hold a a register, so use the fpushCopy or recreate constants */
1822                 node = create_Copy(state, n);
1823
1824                 assert(is_ia32_fldz(node));
1825                 next = sched_next(n);
1826                 sched_remove(n);
1827                 exchange(n, node);
1828                 sched_add_before(next, node);
1829
1830                 DB((dbg, LEVEL_1, "<<< %+F %s -> %s\n", node, op1->name,
1831                     arch_get_irn_register(sim->arch_env, node)->name));
1832                 return NO_NODE_ADDED;
1833         }
1834
1835         op1_idx = x87_on_stack(state, arch_register_get_index(op1));
1836
1837         if (is_vfp_live(arch_register_get_index(op1), live)) {
1838                 ir_node *pred = get_irn_n(n, 0);
1839
1840                 /* Operand is still live, a real copy. We need here an fpush that can
1841                    hold a a register, so use the fpushCopy or recreate constants */
1842                 node = create_Copy(state, n);
1843
1844                 /* We have to make sure the old value doesn't go dead (which can happen
1845                  * when we recreate constants). As the simulator expected that value in
1846                  * the pred blocks. This is unfortunate as removing it would save us 1
1847                  * instruction, but we would have to rerun all the simulation to get
1848                  * this correct...
1849                  */
1850                 next = sched_next(n);
1851                 sched_remove(n);
1852                 exchange(n, node);
1853                 sched_add_before(next, node);
1854
1855                 if(get_irn_n_edges(pred) == 0) {
1856                         keep_float_node_alive(state, pred);
1857                 }
1858
1859                 DB((dbg, LEVEL_1, "<<< %+F %s -> ?\n", node, op1->name));
1860         } else {
1861                 out_idx = x87_on_stack(state, arch_register_get_index(out));
1862
1863                 if (out_idx >= 0 && out_idx != op1_idx) {
1864                         /* Matze: out already on stack? how can this happen? */
1865                         assert(0);
1866
1867                         /* op1 must be killed and placed where out is */
1868                         if (out_idx == 0) {
1869                                 /* best case, simple remove and rename */
1870                                 x87_patch_insn(n, op_ia32_Pop);
1871                                 attr = get_ia32_x87_attr(n);
1872                                 attr->x87[0] = op1 = &ia32_st_regs[0];
1873
1874                                 x87_pop(state);
1875                                 x87_set_st(state, arch_register_get_index(out), n, op1_idx - 1);
1876                         } else {
1877                                 /* move op1 to tos, store and pop it */
1878                                 if (op1_idx != 0) {
1879                                         x87_create_fxch(state, n, op1_idx);
1880                                         op1_idx = 0;
1881                                 }
1882                                 x87_patch_insn(n, op_ia32_Pop);
1883                                 attr = get_ia32_x87_attr(n);
1884                                 attr->x87[0] = op1 = &ia32_st_regs[out_idx];
1885
1886                                 x87_pop(state);
1887                                 x87_set_st(state, arch_register_get_index(out), n, out_idx - 1);
1888                         }
1889                         DB((dbg, LEVEL_1, "<<< %+F %s\n", n, op1->name));
1890                 } else {
1891                         /* just a virtual copy */
1892                         x87_set_st(state, arch_register_get_index(out), get_unop_op(n), op1_idx);
1893                         /* don't remove the node to keep the verifier quiet :),
1894                            the emitter won't emit any code for the node */
1895 #if 0
1896                         sched_remove(n);
1897                         DB((dbg, LEVEL_1, "<<< KILLED %s\n", get_irn_opname(n)));
1898                         exchange(n, get_unop_op(n));
1899 #endif
1900                 }
1901         }
1902         return NO_NODE_ADDED;
1903 }  /* sim_Copy */
1904
1905 /**
1906  * Returns the result proj of the call
1907  */
1908 static ir_node *get_call_result_proj(ir_node *call) {
1909         const ir_edge_t *edge;
1910
1911         /* search the result proj */
1912         foreach_out_edge(call, edge) {
1913                 ir_node *proj = get_edge_src_irn(edge);
1914                 long pn = get_Proj_proj(proj);
1915
1916                 if (pn == pn_ia32_Call_vf0) {
1917                         return proj;
1918                 }
1919         }
1920
1921         return NULL;
1922 }  /* get_call_result_proj */
1923
1924 /**
1925  * Simulate a ia32_Call.
1926  *
1927  * @param state      the x87 state
1928  * @param n          the node that should be simulated
1929  *
1930  * @return NO_NODE_ADDED
1931  */
1932 static int sim_Call(x87_state *state, ir_node *n)
1933 {
1934         ir_type *call_tp = get_ia32_call_attr_const(n)->call_tp;
1935         ir_type *res_type;
1936         ir_mode *mode;
1937         ir_node *resproj;
1938         const arch_register_t *reg;
1939
1940         DB((dbg, LEVEL_1, ">>> %+F\n", n));
1941
1942         /* at the begin of a call the x87 state should be empty */
1943         assert(state->depth == 0 && "stack not empty before call");
1944
1945         if (get_method_n_ress(call_tp) <= 0)
1946                 goto end_call;
1947
1948         /*
1949          * If the called function returns a float, it is returned in st(0).
1950          * This even happens if the return value is NOT used.
1951          * Moreover, only one return result is supported.
1952          */
1953         res_type = get_method_res_type(call_tp, 0);
1954         mode     = get_type_mode(res_type);
1955
1956         if (mode == NULL || !mode_is_float(mode))
1957                 goto end_call;
1958
1959         resproj = get_call_result_proj(n);
1960         assert(resproj != NULL);
1961
1962         reg = x87_get_irn_register(state->sim, resproj);
1963         x87_push(state, arch_register_get_index(reg), resproj);
1964
1965 end_call:
1966         DB((dbg, LEVEL_1, "Stack after: "));
1967         DEBUG_ONLY(x87_dump_stack(state));
1968
1969         return NO_NODE_ADDED;
1970 }  /* sim_Call */
1971
1972 /**
1973  * Simulate a be_Spill.
1974  *
1975  * @param state  the x87 state
1976  * @param n      the node that should be simulated (and patched)
1977  *
1978  * Should not happen, spills are lowered before x87 simulator see them.
1979  */
1980 static int sim_Spill(x87_state *state, ir_node *n) {
1981         assert(0 && "Spill not lowered");
1982         return sim_fst(state, n);
1983 }  /* sim_Spill */
1984
1985 /**
1986  * Simulate a be_Reload.
1987  *
1988  * @param state  the x87 state
1989  * @param n      the node that should be simulated (and patched)
1990  *
1991  * Should not happen, reloads are lowered before x87 simulator see them.
1992  */
1993 static int sim_Reload(x87_state *state, ir_node *n) {
1994         assert(0 && "Reload not lowered");
1995         return sim_fld(state, n);
1996 }  /* sim_Reload */
1997
1998 /**
1999  * Simulate a be_Return.
2000  *
2001  * @param state  the x87 state
2002  * @param n      the node that should be simulated (and patched)
2003  *
2004  * @return NO_NODE_ADDED
2005  */
2006 static int sim_Return(x87_state *state, ir_node *n) {
2007         int n_res = be_Return_get_n_rets(n);
2008         int i, n_float_res = 0;
2009
2010         /* only floating point return values must resist on stack */
2011         for (i = 0; i < n_res; ++i) {
2012                 ir_node *res = get_irn_n(n, be_pos_Return_val + i);
2013
2014                 if (mode_is_float(get_irn_mode(res)))
2015                         ++n_float_res;
2016         }
2017         assert(x87_get_depth(state) == n_float_res);
2018
2019         /* pop them virtually */
2020         for (i = n_float_res - 1; i >= 0; --i)
2021                 x87_pop(state);
2022
2023         return NO_NODE_ADDED;
2024 }  /* sim_Return */
2025
2026 typedef struct _perm_data_t {
2027         const arch_register_t *in;
2028         const arch_register_t *out;
2029 } perm_data_t;
2030
2031 /**
2032  * Simulate a be_Perm.
2033  *
2034  * @param state  the x87 state
2035  * @param irn    the node that should be simulated (and patched)
2036  *
2037  * @return NO_NODE_ADDED
2038  */
2039 static int sim_Perm(x87_state *state, ir_node *irn) {
2040         int             i, n;
2041         x87_simulator   *sim = state->sim;
2042         ir_node         *pred = get_irn_n(irn, 0);
2043         int             *stack_pos;
2044         const ir_edge_t *edge;
2045
2046         /* handle only floating point Perms */
2047         if (! mode_is_float(get_irn_mode(pred)))
2048                 return NO_NODE_ADDED;
2049
2050         DB((dbg, LEVEL_1, ">>> %+F\n", irn));
2051
2052         /* Perm is a pure virtual instruction on x87.
2053            All inputs must be on the FPU stack and are pairwise
2054            different from each other.
2055            So, all we need to do is to permutate the stack state. */
2056         n = get_irn_arity(irn);
2057         NEW_ARR_A(int, stack_pos, n);
2058
2059         /* collect old stack positions */
2060         for (i = 0; i < n; ++i) {
2061                 const arch_register_t *inreg = x87_get_irn_register(sim, get_irn_n(irn, i));
2062                 int idx = x87_on_stack(state, arch_register_get_index(inreg));
2063
2064                 assert(idx >= 0 && "Perm argument not on x87 stack");
2065
2066                 stack_pos[i] = idx;
2067         }
2068         /* now do the permutation */
2069         foreach_out_edge(irn, edge) {
2070                 ir_node               *proj = get_edge_src_irn(edge);
2071                 const arch_register_t *out  = x87_get_irn_register(sim, proj);
2072                 long                  num   = get_Proj_proj(proj);
2073
2074                 assert(0 <= num && num < n && "More Proj's than Perm inputs");
2075                 x87_set_st(state, arch_register_get_index(out), proj, stack_pos[(unsigned)num]);
2076         }
2077         DB((dbg, LEVEL_1, "<<< %+F\n", irn));
2078
2079         return NO_NODE_ADDED;
2080 }  /* sim_Perm */
2081
2082 static int sim_Barrier(x87_state *state, ir_node *node) {
2083         //const arch_env_t *arch_env = state->sim->arch_env;
2084         int i, arity;
2085
2086         /* materialize unknown if needed */
2087         arity = get_irn_arity(node);
2088         for(i = 0; i < arity; ++i) {
2089                 const arch_register_t       *reg;
2090                 ir_node                     *zero;
2091                 ir_node                     *block;
2092                 ia32_x87_attr_t             *attr;
2093                 ir_node                     *in    = get_irn_n(node, i);
2094
2095                 if(!is_ia32_Unknown_VFP(in))
2096                         continue;
2097
2098                 /* TODO: not completely correct... */
2099                 reg = &ia32_vfp_regs[REG_VFP_UKNWN];
2100
2101                 /* create a zero */
2102                 block = get_nodes_block(node);
2103                 zero  = new_rd_ia32_fldz(NULL, current_ir_graph, block, mode_E);
2104                 x87_push(state, arch_register_get_index(reg), zero);
2105
2106                 attr = get_ia32_x87_attr(zero);
2107                 attr->x87[2] = &ia32_st_regs[0];
2108
2109                 sched_add_before(node, zero);
2110
2111                 set_irn_n(node, i, zero);
2112         }
2113
2114         return NO_NODE_ADDED;
2115 }
2116
2117
2118 /**
2119  * Kill any dead registers at block start by popping them from the stack.
2120  *
2121  * @param sim          the simulator handle
2122  * @param block        the current block
2123  * @param start_state  the x87 state at the begin of the block
2124  *
2125  * @return the x87 state after dead register killed
2126  */
2127 static x87_state *x87_kill_deads(x87_simulator *sim, ir_node *block, x87_state *start_state) {
2128         x87_state *state = start_state;
2129         ir_node *first_insn = sched_first(block);
2130         ir_node *keep = NULL;
2131         unsigned live = vfp_live_args_after(sim, block, 0);
2132         unsigned kill_mask;
2133         int i, depth, num_pop;
2134
2135         kill_mask = 0;
2136         depth = x87_get_depth(state);
2137         for (i = depth - 1; i >= 0; --i) {
2138                 int reg = x87_get_st_reg(state, i);
2139
2140                 if (! is_vfp_live(reg, live))
2141                         kill_mask |= (1 << i);
2142         }
2143
2144         if (kill_mask) {
2145                 /* create a new state, will be changed */
2146                 state = x87_clone_state(sim, state);
2147
2148                 DB((dbg, LEVEL_1, "Killing deads:\n"));
2149                 DEBUG_ONLY(vfp_dump_live(live));
2150                 DEBUG_ONLY(x87_dump_stack(state));
2151
2152                 if (kill_mask != 0 && live == 0) {
2153                         /* special case: kill all registers */
2154                         if (ia32_cg_config.use_femms || ia32_cg_config.use_emms) {
2155                                 if (ia32_cg_config.use_femms) {
2156                                         /* use FEMMS on AMD processors to clear all */
2157                                         keep = new_rd_ia32_femms(NULL, get_irn_irg(block), block);
2158                                 } else {
2159                                         /* use EMMS to clear all */
2160                                         keep = new_rd_ia32_emms(NULL, get_irn_irg(block), block);
2161                                 }
2162                                 sched_add_before(first_insn, keep);
2163                                 keep_alive(keep);
2164                                 x87_emms(state);
2165                                 return state;
2166                         }
2167                 }
2168                 /* now kill registers */
2169                 while (kill_mask) {
2170                         /* we can only kill from TOS, so bring them up */
2171                         if (! (kill_mask & 1)) {
2172                                 /* search from behind, because we can to a double-pop */
2173                                 for (i = depth - 1; i >= 0; --i) {
2174                                         if (kill_mask & (1 << i)) {
2175                                                 kill_mask &= ~(1 << i);
2176                                                 kill_mask |= 1;
2177                                                 break;
2178                                         }
2179                                 }
2180
2181                                 if (keep)
2182                                         x87_set_st(state, -1, keep, i);
2183                                 x87_create_fxch(state, first_insn, i);
2184                         }
2185
2186                         if ((kill_mask & 3) == 3) {
2187                                 /* we can do a double-pop */
2188                                 num_pop = 2;
2189                         }
2190                         else {
2191                                 /* only a single pop */
2192                                 num_pop = 1;
2193                         }
2194
2195                         depth -= num_pop;
2196                         kill_mask >>= num_pop;
2197                         keep = x87_create_fpop(state, first_insn, num_pop);
2198                 }
2199                 keep_alive(keep);
2200         }
2201         return state;
2202 }  /* x87_kill_deads */
2203
2204 /**
2205  * If we have PhiEs with unknown operands then we have to make sure that some
2206  * value is actually put onto the stack.
2207  */
2208 static void fix_unknown_phis(x87_state *state, ir_node *block,
2209                              ir_node *pred_block, int pos)
2210 {
2211         ir_node *node, *op;
2212
2213         sched_foreach(block, node) {
2214                 ir_node               *zero;
2215                 const arch_register_t *reg;
2216                 ia32_x87_attr_t       *attr;
2217
2218                 if(!is_Phi(node))
2219                         break;
2220
2221                 op = get_Phi_pred(node, pos);
2222                 if(!is_ia32_Unknown_VFP(op))
2223                         continue;
2224
2225                 reg = arch_get_irn_register(state->sim->arch_env, node);
2226
2227                 /* create a zero at end of pred block */
2228                 zero = new_rd_ia32_fldz(NULL, current_ir_graph, pred_block, mode_E);
2229                 x87_push(state, arch_register_get_index(reg), zero);
2230
2231                 attr = get_ia32_x87_attr(zero);
2232                 attr->x87[2] = &ia32_st_regs[0];
2233
2234                 assert(is_ia32_fldz(zero));
2235                 sched_add_before(sched_last(pred_block), zero);
2236
2237                 set_Phi_pred(node, pos, zero);
2238         }
2239 }
2240
2241 /**
2242  * Run a simulation and fix all virtual instructions for a block.
2243  *
2244  * @param sim          the simulator handle
2245  * @param block        the current block
2246  */
2247 static void x87_simulate_block(x87_simulator *sim, ir_node *block) {
2248         ir_node *n, *next;
2249         blk_state *bl_state = x87_get_bl_state(sim, block);
2250         x87_state *state = bl_state->begin;
2251         const ir_edge_t *edge;
2252         ir_node *start_block;
2253
2254         assert(state != NULL);
2255         /* already processed? */
2256         if (bl_state->end != NULL)
2257                 return;
2258
2259         DB((dbg, LEVEL_1, "Simulate %+F\n", block));
2260         DB((dbg, LEVEL_2, "State at Block begin:\n "));
2261         DEBUG_ONLY(x87_dump_stack(state));
2262
2263         /* at block begin, kill all dead registers */
2264         state = x87_kill_deads(sim, block, state);
2265         /* create a new state, will be changed */
2266         state = x87_clone_state(sim, state);
2267
2268         /* beware, n might change */
2269         for (n = sched_first(block); !sched_is_end(n); n = next) {
2270                 int node_inserted;
2271                 sim_func func;
2272                 ir_op *op = get_irn_op(n);
2273
2274                 next = sched_next(n);
2275                 if (op->ops.generic == NULL)
2276                         continue;
2277
2278                 func = (sim_func)op->ops.generic;
2279
2280                 /* simulate it */
2281                 node_inserted = (*func)(state, n);
2282
2283                 /*
2284                         sim_func might have added an additional node after n,
2285                         so update next node
2286                         beware: n must not be changed by sim_func
2287                         (i.e. removed from schedule) in this case
2288                 */
2289                 if (node_inserted != NO_NODE_ADDED)
2290                         next = sched_next(n);
2291         }
2292
2293         start_block = get_irg_start_block(get_irn_irg(block));
2294
2295         DB((dbg, LEVEL_2, "State at Block end:\n ")); DEBUG_ONLY(x87_dump_stack(state));
2296
2297         /* check if the state must be shuffled */
2298         foreach_block_succ(block, edge) {
2299                 ir_node *succ = get_edge_src_irn(edge);
2300                 blk_state *succ_state;
2301
2302                 if (succ == start_block)
2303                         continue;
2304
2305                 succ_state = x87_get_bl_state(sim, succ);
2306
2307                 fix_unknown_phis(state, succ, block, get_edge_src_pos(edge));
2308
2309                 if (succ_state->begin == NULL) {
2310                         DB((dbg, LEVEL_2, "Set begin state for succ %+F:\n", succ));
2311                         DEBUG_ONLY(x87_dump_stack(state));
2312                         succ_state->begin = state;
2313
2314                         waitq_put(sim->worklist, succ);
2315                 } else {
2316                         DB((dbg, LEVEL_2, "succ %+F already has a state, shuffling\n", succ));
2317                         /* There is already a begin state for the successor, bad.
2318                            Do the necessary permutations.
2319                            Note that critical edges are removed, so this is always possible:
2320                            If the successor has more than one possible input, then it must
2321                            be the only one.
2322                          */
2323                         x87_shuffle(sim, block, state, succ, succ_state->begin);
2324                 }
2325         }
2326         bl_state->end = state;
2327 }  /* x87_simulate_block */
2328
2329 static void register_sim(ir_op *op, sim_func func)
2330 {
2331         assert(op->ops.generic == NULL);
2332         op->ops.generic = (op_func) func;
2333 }
2334
2335 /**
2336  * Create a new x87 simulator.
2337  *
2338  * @param sim       a simulator handle, will be initialized
2339  * @param irg       the current graph
2340  * @param arch_env  the architecture environment
2341  */
2342 static void x87_init_simulator(x87_simulator *sim, ir_graph *irg,
2343                                const arch_env_t *arch_env)
2344 {
2345         obstack_init(&sim->obst);
2346         sim->blk_states = pmap_create();
2347         sim->arch_env   = arch_env;
2348         sim->n_idx      = get_irg_last_idx(irg);
2349         sim->live       = obstack_alloc(&sim->obst, sizeof(*sim->live) * sim->n_idx);
2350
2351         DB((dbg, LEVEL_1, "--------------------------------\n"
2352                 "x87 Simulator started for %+F\n", irg));
2353
2354         /* set the generic function pointer of instruction we must simulate */
2355         clear_irp_opcodes_generic_func();
2356
2357         register_sim(op_ia32_Call,         sim_Call);
2358         register_sim(op_ia32_vfld,         sim_fld);
2359         register_sim(op_ia32_vfild,        sim_fild);
2360         register_sim(op_ia32_vfld1,        sim_fld1);
2361         register_sim(op_ia32_vfldz,        sim_fldz);
2362         register_sim(op_ia32_vfadd,        sim_fadd);
2363         register_sim(op_ia32_vfsub,        sim_fsub);
2364         register_sim(op_ia32_vfmul,        sim_fmul);
2365         register_sim(op_ia32_vfdiv,        sim_fdiv);
2366         register_sim(op_ia32_vfprem,       sim_fprem);
2367         register_sim(op_ia32_vfabs,        sim_fabs);
2368         register_sim(op_ia32_vfchs,        sim_fchs);
2369         register_sim(op_ia32_vfist,        sim_fist);
2370         register_sim(op_ia32_vfisttp,      sim_fisttp);
2371         register_sim(op_ia32_vfst,         sim_fst);
2372         register_sim(op_ia32_vFtstFnstsw,  sim_FtstFnstsw);
2373         register_sim(op_ia32_vFucomFnstsw, sim_Fucom);
2374         register_sim(op_ia32_vFucomi,      sim_Fucom);
2375         register_sim(op_be_Copy,           sim_Copy);
2376         register_sim(op_be_Spill,          sim_Spill);
2377         register_sim(op_be_Reload,         sim_Reload);
2378         register_sim(op_be_Return,         sim_Return);
2379         register_sim(op_be_Perm,           sim_Perm);
2380         register_sim(op_be_Keep,           sim_Keep);
2381         register_sim(op_be_Barrier,        sim_Barrier);
2382 }  /* x87_init_simulator */
2383
2384 /**
2385  * Destroy a x87 simulator.
2386  *
2387  * @param sim  the simulator handle
2388  */
2389 static void x87_destroy_simulator(x87_simulator *sim) {
2390         pmap_destroy(sim->blk_states);
2391         obstack_free(&sim->obst, NULL);
2392         DB((dbg, LEVEL_1, "x87 Simulator stopped\n\n"));
2393 }  /* x87_destroy_simulator */
2394
2395 /**
2396  * Pre-block walker: calculate the liveness information for the block
2397  * and store it into the sim->live cache.
2398  */
2399 static void update_liveness_walker(ir_node *block, void *data) {
2400         x87_simulator *sim = data;
2401         update_liveness(sim, block);
2402 }  /* update_liveness_walker */
2403
2404 /**
2405  * Run a simulation and fix all virtual instructions for a graph.
2406  *
2407  * @param env       the architecture environment
2408  * @param irg       the current graph
2409  *
2410  * Needs a block-schedule.
2411  */
2412 void x87_simulate_graph(const arch_env_t *arch_env, be_irg_t *birg) {
2413         ir_node       *block, *start_block;
2414         blk_state     *bl_state;
2415         x87_simulator sim;
2416         ir_graph      *irg = be_get_birg_irg(birg);
2417
2418         /* create the simulator */
2419         x87_init_simulator(&sim, irg, arch_env);
2420
2421         start_block = get_irg_start_block(irg);
2422         bl_state    = x87_get_bl_state(&sim, start_block);
2423
2424         /* start with the empty state */
2425         bl_state->begin = empty;
2426         empty->sim      = &sim;
2427
2428         sim.worklist = new_waitq();
2429         waitq_put(sim.worklist, start_block);
2430
2431         be_assure_liveness(birg);
2432         sim.lv = be_get_birg_liveness(birg);
2433 //      sim.lv = be_liveness(be_get_birg_irg(birg));
2434         be_liveness_assure_sets(sim.lv);
2435
2436         /* Calculate the liveness for all nodes. We must precalculate this info,
2437          * because the simulator adds new nodes (possible before Phi nodes) which
2438          * would let a lazy calculation fail.
2439          * On the other hand we reduce the computation amount due to
2440          * precaching from O(n^2) to O(n) at the expense of O(n) cache memory.
2441          */
2442         irg_block_walk_graph(irg, update_liveness_walker, NULL, &sim);
2443
2444         /* iterate */
2445         do {
2446                 block = waitq_get(sim.worklist);
2447                 x87_simulate_block(&sim, block);
2448         } while (! waitq_empty(sim.worklist));
2449
2450         /* kill it */
2451         del_waitq(sim.worklist);
2452         x87_destroy_simulator(&sim);
2453 }  /* x87_simulate_graph */
2454
2455 void ia32_init_x87(void) {
2456         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.x87");
2457 }  /* ia32_init_x87 */