nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58 #include "../be_t.h"
  59
  60 #include "bearch_ia32_t.h"
  61 #include "ia32_nodes_attr.h"
  62 #include "ia32_transform.h"
  63 #include "ia32_new_nodes.h"
  64 #include "ia32_map_regs.h"
  65 #include "ia32_dbg_stat.h"
  66 #include "ia32_optimize.h"
  67 #include "ia32_util.h"
  68 #include "ia32_address_mode.h"
  69 #include "ia32_architecture.h"
  70
  71 #include "gen_ia32_regalloc_if.h"
  72
  73 #define SFP_SIGN   "0x80000000"
  74 #define DFP_SIGN   "0x8000000000000000"
  75 #define SFP_ABS    "0x7FFFFFFF"
  76 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  77 #define DFP_INTMAX "9223372036854775807"
  78
  79 #define TP_SFP_SIGN "ia32_sfp_sign"
  80 #define TP_DFP_SIGN "ia32_dfp_sign"
  81 #define TP_SFP_ABS  "ia32_sfp_abs"
  82 #define TP_DFP_ABS  "ia32_dfp_abs"
  83 #define TP_INT_MAX  "ia32_int_max"
  84
  85 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  86 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  87 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  88 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  89 #define ENT_INT_MAX  "IA32_INT_MAX"
  90
  91 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  92 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  93
  94 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  95
  96 /** hold the current code generator during transformation */
  97 static ia32_code_gen_t *env_cg       = NULL;
  98 static ir_node         *initial_fpcw = NULL;
  99 static heights_t       *heights      = NULL;
 100
 101 extern ir_op *get_op_Mulh(void);
 102
 103 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 104         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 105         ir_node *op1, ir_node *op2);
 106
 107 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 108         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 109         ir_node *op1, ir_node *op2, ir_node *flags);
 110
 111 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 112         ir_node *block, ir_node *op1, ir_node *op2);
 113
 114 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 115         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 116         ir_node *op);
 117
 118 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 119         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 120
 121 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 122         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 123         ir_node *op1, ir_node *op2, ir_node *fpcw);
 124
 125 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 126         ir_node *block, ir_node *op);
 127
 128 static ir_node *try_create_Immediate(ir_node *node,
 129                                      char immediate_constraint_type);
 130
 131 static ir_node *create_immediate_or_transform(ir_node *node,
 132                                               char immediate_constraint_type);
 133
 134 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 135                                 dbg_info *dbgi, ir_node *block,
 136                                 ir_node *op, ir_node *orig_node);
 137
 138 /**
 139  * Return true if a mode can be stored in the GP register set
 140  */
 141 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 142         if(mode == mode_fpcw)
 143                 return 0;
 144         if(get_mode_size_bits(mode) > 32)
 145                 return 0;
 146         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 147 }
 148
 149 /**
 150  * creates a unique ident by adding a number to a tag
 151  *
 152  * @param tag   the tag string, must contain a %d if a number
 153  *              should be added
 154  */
 155 static ident *unique_id(const char *tag)
 156 {
 157         static unsigned id = 0;
 158         char str[256];
 159
 160         snprintf(str, sizeof(str), tag, ++id);
 161         return new_id_from_str(str);
 162 }
 163
 164 /**
 165  * Get a primitive type for a mode.
 166  */
 167 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 168 {
 169         pmap_entry *e = pmap_find(types, mode);
 170         ir_type *res;
 171
 172         if (! e) {
 173                 char buf[64];
 174                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 175                 res = new_type_primitive(new_id_from_str(buf), mode);
 176                 set_type_alignment_bytes(res, 16);
 177                 pmap_insert(types, mode, res);
 178         }
 179         else
 180                 res = e->value;
 181         return res;
 182 }
 183
 184 /**
 185  * Creates an immediate.
 186  *
 187  * @param symconst       if set, create a SymConst immediate
 188  * @param symconst_sign  sign for the symconst
 189  * @param val            integer value for the immediate
 190  */
 191 static ir_node *create_Immediate(ir_entity *symconst, int symconst_sign, long val)
 192 {
 193         ir_graph *irg         = current_ir_graph;
 194         ir_node  *start_block = get_irg_start_block(irg);
 195         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block,
 196                                                       symconst, symconst_sign, val);
 197         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 198
 199         return immediate;
 200 }
 201
 202 /**
 203  * Get an atomic entity that is initialized with a tarval forming
 204  * a given constant.
 205  *
 206  * @param cnst             the node representing the constant
 207  */
 208 static ir_entity *create_float_const_entity(ir_node *cnst)
 209 {
 210         ia32_isa_t *isa = env_cg->isa;
 211         tarval *key     = get_Const_tarval(cnst);
 212         pmap_entry *e   = pmap_find(isa->tv_ent, key);
 213         ir_entity *res;
 214         ir_graph *rem;
 215
 216         if (e == NULL) {
 217                 tarval  *tv   = key;
 218                 ir_mode *mode = get_tarval_mode(tv);
 219                 ir_type *tp;
 220
 221                 if (! ia32_cg_config.use_sse2) {
 222                         /* try to reduce the mode to produce smaller sized entities */
 223                         if (mode != mode_F) {
 224                                 if (tarval_ieee754_can_conv_lossless(tv, mode_F)) {
 225                                         mode = mode_F;
 226                                         tv = tarval_convert_to(tv, mode);
 227                                 } else if (mode != mode_D) {
 228                                         if (tarval_ieee754_can_conv_lossless(tv, mode_D)) {
 229                                                 mode = mode_D;
 230                                                 tv = tarval_convert_to(tv, mode);
 231                                         }
 232                                 }
 233                         }
 234                 }
 235
 236                 if (mode == get_irn_mode(cnst)) {
 237                         /* mode was not changed */
 238                         tp = get_Const_type(cnst);
 239                         if (tp == firm_unknown_type)
 240                                 tp = get_prim_type(isa->types, mode);
 241                 } else
 242                         tp = get_prim_type(isa->types, mode);
 243
 244                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 245
 246                 set_entity_ld_ident(res, get_entity_ident(res));
 247                 set_entity_visibility(res, visibility_local);
 248                 set_entity_variability(res, variability_constant);
 249                 set_entity_allocation(res, allocation_static);
 250
 251                  /* we create a new entity here: It's initialization must resist on the
 252                     const code irg */
 253                 rem = current_ir_graph;
 254                 current_ir_graph = get_const_code_irg();
 255                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 256                 current_ir_graph = rem;
 257
 258                 pmap_insert(isa->tv_ent, key, res);
 259         } else {
 260                 res = e->value;
 261         }
 262
 263         return res;
 264 }
 265
 266 static int is_Const_0(ir_node *node) {
 267         return is_Const(node) && is_Const_null(node);
 268 }
 269
 270 static int is_Const_1(ir_node *node) {
 271         return is_Const(node) && is_Const_one(node);
 272 }
 273
 274 static int is_Const_Minus_1(ir_node *node) {
 275         return is_Const(node) && is_Const_all_one(node);
 276 }
 277
 278 /**
 279  * returns true if constant can be created with a simple float command
 280  */
 281 static int is_simple_x87_Const(ir_node *node)
 282 {
 283         tarval *tv = get_Const_tarval(node);
 284         if (tarval_is_null(tv) || tarval_is_one(tv))
 285                 return 1;
 286
 287         /* TODO: match all the other float constants */
 288         return 0;
 289 }
 290
 291 /**
 292  * returns true if constant can be created with a simple float command
 293  */
 294 static int is_simple_sse_Const(ir_node *node)
 295 {
 296         tarval  *tv   = get_Const_tarval(node);
 297         ir_mode *mode = get_tarval_mode(tv);
 298
 299         if (mode == mode_F)
 300                 return 1;
 301
 302         if (tarval_is_null(tv) || tarval_is_one(tv))
 303                 return 1;
 304
 305         if (mode == mode_D) {
 306                 unsigned val = get_tarval_sub_bits(tv, 0) |
 307                         (get_tarval_sub_bits(tv, 1) << 8) |
 308                         (get_tarval_sub_bits(tv, 2) << 16) |
 309                         (get_tarval_sub_bits(tv, 3) << 24);
 310                 if (val == 0)
 311                         /* lower 32bit are zero, really a 32bit constant */
 312                         return 1;
 313         }
 314
 315         /* TODO: match all the other float constants */
 316         return 0;
 317 }
 318
 319 /**
 320  * Transforms a Const.
 321  */
 322 static ir_node *gen_Const(ir_node *node) {
 323         ir_graph        *irg   = current_ir_graph;
 324         ir_node         *old_block = get_nodes_block(node);
 325         ir_node         *block = be_transform_node(old_block);
 326         dbg_info        *dbgi  = get_irn_dbg_info(node);
 327         ir_mode         *mode  = get_irn_mode(node);
 328
 329         assert(is_Const(node));
 330
 331         if (mode_is_float(mode)) {
 332                 ir_node   *res   = NULL;
 333                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 334                 ir_node   *nomem = new_NoMem();
 335                 ir_node   *load;
 336                 ir_entity *floatent;
 337
 338                 if (ia32_cg_config.use_sse2) {
 339                         tarval *tv = get_Const_tarval(node);
 340                         if (tarval_is_null(tv)) {
 341                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 342                                 set_ia32_ls_mode(load, mode);
 343                                 res  = load;
 344                         } else if (tarval_is_one(tv)) {
 345                                 int     cnst  = mode == mode_F ? 26 : 55;
 346                                 ir_node *imm1 = create_Immediate(NULL, 0, cnst);
 347                                 ir_node *imm2 = create_Immediate(NULL, 0, 2);
 348                                 ir_node *pslld, *psrld;
 349
 350                                 load = new_rd_ia32_xAllOnes(dbgi, irg, block);
 351                                 set_ia32_ls_mode(load, mode);
 352                                 pslld = new_rd_ia32_xPslld(dbgi, irg, block, load, imm1);
 353                                 set_ia32_ls_mode(pslld, mode);
 354                                 psrld = new_rd_ia32_xPsrld(dbgi, irg, block, pslld, imm2);
 355                                 set_ia32_ls_mode(psrld, mode);
 356                                 res = psrld;
 357                         } else if (mode == mode_F) {
 358                                 /* we can place any 32bit constant by using a movd gp, sse */
 359                                 unsigned val = get_tarval_sub_bits(tv, 0) |
 360                                                (get_tarval_sub_bits(tv, 1) << 8) |
 361                                                (get_tarval_sub_bits(tv, 2) << 16) |
 362                                                (get_tarval_sub_bits(tv, 3) << 24);
 363                                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 364                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 365                                 set_ia32_ls_mode(load, mode);
 366                                 res = load;
 367                         } else {
 368                                 if (mode == mode_D) {
 369                                         unsigned val = get_tarval_sub_bits(tv, 0) |
 370                                                 (get_tarval_sub_bits(tv, 1) << 8) |
 371                                                 (get_tarval_sub_bits(tv, 2) << 16) |
 372                                                 (get_tarval_sub_bits(tv, 3) << 24);
 373                                         if (val == 0) {
 374                                                 ir_node *imm32 = create_Immediate(NULL, 0, 32);
 375                                                 ir_node *cnst, *psllq;
 376
 377                                                 /* fine, lower 32bit are zero, produce 32bit value */
 378                                                 val = get_tarval_sub_bits(tv, 4) |
 379                                                         (get_tarval_sub_bits(tv, 5) << 8) |
 380                                                         (get_tarval_sub_bits(tv, 6) << 16) |
 381                                                         (get_tarval_sub_bits(tv, 7) << 24);
 382                                                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 383                                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 384                                                 set_ia32_ls_mode(load, mode);
 385                                                 psllq = new_rd_ia32_xPsllq(dbgi, irg, block, load, imm32);
 386                                                 set_ia32_ls_mode(psllq, mode);
 387                                                 res = psllq;
 388                                                 goto end;
 389                                         }
 390                                 }
 391                                 floatent = create_float_const_entity(node);
 392
 393                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 394                                                              mode);
 395                                 set_ia32_op_type(load, ia32_AddrModeS);
 396                                 set_ia32_am_sc(load, floatent);
 397                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 398                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 399                         }
 400                 } else {
 401                         if (is_Const_null(node)) {
 402                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 403                                 res  = load;
 404                                 set_ia32_ls_mode(load, mode);
 405                         } else if (is_Const_one(node)) {
 406                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 407                                 res  = load;
 408                                 set_ia32_ls_mode(load, mode);
 409                         } else {
 410                                 floatent = create_float_const_entity(node);
 411
 412                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 413                                 set_ia32_op_type(load, ia32_AddrModeS);
 414                                 set_ia32_am_sc(load, floatent);
 415                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 416                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 417                                 /* take the mode from the entity */
 418                                 set_ia32_ls_mode(load, get_type_mode(get_entity_type(floatent)));
 419                         }
 420                 }
 421 end:
 422                 /* Const Nodes before the initial IncSP are a bad idea, because
 423                  * they could be spilled and we have no SP ready at that point yet.
 424                  * So add a dependency to the initial frame pointer calculation to
 425                  * avoid that situation.
 426                  */
 427                 if (get_irg_start_block(irg) == block) {
 428                         add_irn_dep(load, get_irg_frame(irg));
 429                 }
 430
 431                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 432                 return res;
 433         } else { /* non-float mode */
 434                 ir_node *cnst;
 435                 tarval  *tv = get_Const_tarval(node);
 436                 long     val;
 437
 438                 tv = tarval_convert_to(tv, mode_Iu);
 439
 440                 if (tv == get_tarval_bad() || tv == get_tarval_undefined() ||
 441                     tv == NULL) {
 442                         panic("couldn't convert constant tarval (%+F)", node);
 443                 }
 444                 val = get_tarval_long(tv);
 445
 446                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 447                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 448
 449                 /* see above */
 450                 if (get_irg_start_block(irg) == block) {
 451                         add_irn_dep(cnst, get_irg_frame(irg));
 452                 }
 453
 454                 return cnst;
 455         }
 456 }
 457
 458 /**
 459  * Transforms a SymConst.
 460  */
 461 static ir_node *gen_SymConst(ir_node *node) {
 462         ir_graph *irg   = current_ir_graph;
 463         ir_node  *old_block = get_nodes_block(node);
 464         ir_node  *block = be_transform_node(old_block);
 465         dbg_info *dbgi  = get_irn_dbg_info(node);
 466         ir_mode  *mode  = get_irn_mode(node);
 467         ir_node  *cnst;
 468
 469         if (mode_is_float(mode)) {
 470                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 471                 ir_node *nomem = new_NoMem();
 472
 473                 if (ia32_cg_config.use_sse2)
 474                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 475                 else
 476                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 477                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 478                 set_ia32_use_frame(cnst);
 479         } else {
 480                 ir_entity *entity;
 481
 482                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 483                         panic("backend only support symconst_addr_ent (at %+F)", node);
 484                 }
 485                 entity = get_SymConst_entity(node);
 486                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 487         }
 488
 489         /* Const Nodes before the initial IncSP are a bad idea, because
 490          * they could be spilled and we have no SP ready at that point yet
 491          */
 492         if (get_irg_start_block(irg) == block) {
 493                 add_irn_dep(cnst, get_irg_frame(irg));
 494         }
 495
 496         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 497
 498         return cnst;
 499 }
 500
 501 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 502 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 503         static const struct {
 504                 const char *tp_name;
 505                 const char *ent_name;
 506                 const char *cnst_str;
 507                 char mode;
 508                 char align;
 509         } names [ia32_known_const_max] = {
 510                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 511                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 512                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 513                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 514                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 515         };
 516         static ir_entity *ent_cache[ia32_known_const_max];
 517
 518         const char    *tp_name, *ent_name, *cnst_str;
 519         ir_type       *tp;
 520         ir_node       *cnst;
 521         ir_graph      *rem;
 522         ir_entity     *ent;
 523         tarval        *tv;
 524         ir_mode       *mode;
 525
 526         ent_name = names[kct].ent_name;
 527         if (! ent_cache[kct]) {
 528                 tp_name  = names[kct].tp_name;
 529                 cnst_str = names[kct].cnst_str;
 530
 531                 switch (names[kct].mode) {
 532                 case 0:  mode = mode_Iu; break;
 533                 case 1:  mode = mode_Lu; break;
 534                 default: mode = mode_F; break;
 535                 }
 536                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 537                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 538                 /* set the specified alignment */
 539                 set_type_alignment_bytes(tp, names[kct].align);
 540
 541                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 542
 543                 set_entity_ld_ident(ent, get_entity_ident(ent));
 544                 set_entity_visibility(ent, visibility_local);
 545                 set_entity_variability(ent, variability_constant);
 546                 set_entity_allocation(ent, allocation_static);
 547
 548                 /* we create a new entity here: It's initialization must resist on the
 549                     const code irg */
 550                 rem = current_ir_graph;
 551                 current_ir_graph = get_const_code_irg();
 552                 cnst = new_Const(mode, tv);
 553                 current_ir_graph = rem;
 554
 555                 set_atomic_ent_value(ent, cnst);
 556
 557                 /* cache the entry */
 558                 ent_cache[kct] = ent;
 559         }
 560
 561         return ent_cache[kct];
 562 }
 563
 564 #ifndef NDEBUG
 565 /**
 566  * Prints the old node name on cg obst and returns a pointer to it.
 567  */
 568 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 569         ia32_isa_t *isa = (ia32_isa_t*) cg->arch_env;
 570
 571         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 572         obstack_1grow(isa->name_obst, 0);
 573         return obstack_finish(isa->name_obst);
 574 }
 575 #endif /* NDEBUG */
 576
 577 /**
 578  * return true if the node is a Proj(Load) and could be used in source address
 579  * mode for another node. Will return only true if the @p other node is not
 580  * dependent on the memory of the Load (for binary operations use the other
 581  * input here, for unary operations use NULL).
 582  */
 583 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 584                                         ir_node *other, ir_node *other2, match_flags_t flags)
 585 {
 586         ir_node *load;
 587         long     pn;
 588
 589         /* float constants are always available */
 590         if (is_Const(node)) {
 591                 ir_mode *mode = get_irn_mode(node);
 592                 if (mode_is_float(mode)) {
 593                         if (ia32_cg_config.use_sse2) {
 594                                 if (is_simple_sse_Const(node))
 595                                         return 0;
 596                         } else {
 597                                 if (is_simple_x87_Const(node))
 598                                         return 0;
 599                         }
 600                         if (get_irn_n_edges(node) > 1)
 601                                 return 0;
 602                         return 1;
 603                 }
 604         }
 605
 606         if (!is_Proj(node))
 607                 return 0;
 608         load = get_Proj_pred(node);
 609         pn   = get_Proj_proj(node);
 610         if (!is_Load(load) || pn != pn_Load_res)
 611                 return 0;
 612         if (get_nodes_block(load) != block)
 613                 return 0;
 614         /* we only use address mode if we're the only user of the load */
 615         if (get_irn_n_edges(node) != (flags & match_two_users ? 2 : 1))
 616                 return 0;
 617         /* in some edge cases with address mode we might reach the load normally
 618          * and through some AM sequence, if it is already materialized then we
 619          * can't create an AM node from it */
 620         if (be_is_transformed(node))
 621                 return 0;
 622
 623         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 624         if (other != NULL && get_nodes_block(other) == block &&
 625             heights_reachable_in_block(heights, other, load))
 626                 return 0;
 627         if (other2 != NULL && get_nodes_block(other2) == block &&
 628             heights_reachable_in_block(heights, other2, load))
 629                 return 0;
 630
 631         return 1;
 632 }
 633
 634 typedef struct ia32_address_mode_t ia32_address_mode_t;
 635 struct ia32_address_mode_t {
 636         ia32_address_t  addr;
 637         ir_mode        *ls_mode;
 638         ir_node        *mem_proj;
 639         ia32_op_type_t  op_type;
 640         ir_node        *new_op1;
 641         ir_node        *new_op2;
 642         op_pin_state    pinned;
 643         unsigned        commutative  : 1;
 644         unsigned        ins_permuted : 1;
 645 };
 646
 647 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 648 {
 649         ir_node *noreg_gp;
 650
 651         /* construct load address */
 652         memset(addr, 0, sizeof(addr[0]));
 653         ia32_create_address_mode(addr, ptr, /*force=*/0);
 654
 655         noreg_gp    = ia32_new_NoReg_gp(env_cg);
 656         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 657         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 658         addr->mem   = be_transform_node(mem);
 659 }
 660
 661 static void build_address(ia32_address_mode_t *am, ir_node *node)
 662 {
 663         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 664         ia32_address_t *addr     = &am->addr;
 665         ir_node        *load;
 666         ir_node        *ptr;
 667         ir_node        *mem;
 668         ir_node        *new_mem;
 669
 670         if (is_Const(node)) {
 671                 ir_entity *entity  = create_float_const_entity(node);
 672                 addr->base         = noreg_gp;
 673                 addr->index        = noreg_gp;
 674                 addr->mem          = new_NoMem();
 675                 addr->symconst_ent = entity;
 676                 addr->use_frame    = 1;
 677                 am->ls_mode        = get_type_mode(get_entity_type(entity));
 678                 am->pinned         = op_pin_state_floats;
 679                 return;
 680         }
 681
 682         load         = get_Proj_pred(node);
 683         ptr          = get_Load_ptr(load);
 684         mem          = get_Load_mem(load);
 685         new_mem      = be_transform_node(mem);
 686         am->pinned   = get_irn_pinned(load);
 687         am->ls_mode  = get_Load_mode(load);
 688         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 689
 690         /* construct load address */
 691         ia32_create_address_mode(addr, ptr, /*force=*/0);
 692
 693         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 694         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 695         addr->mem   = new_mem;
 696 }
 697
 698 static void set_address(ir_node *node, const ia32_address_t *addr)
 699 {
 700         set_ia32_am_scale(node, addr->scale);
 701         set_ia32_am_sc(node, addr->symconst_ent);
 702         set_ia32_am_offs_int(node, addr->offset);
 703         if(addr->symconst_sign)
 704                 set_ia32_am_sc_sign(node);
 705         if(addr->use_frame)
 706                 set_ia32_use_frame(node);
 707         set_ia32_frame_ent(node, addr->frame_entity);
 708 }
 709
 710 /**
 711  * Apply attributes of a given address mode to a node.
 712  */
 713 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 714 {
 715         set_address(node, &am->addr);
 716
 717         set_ia32_op_type(node, am->op_type);
 718         set_ia32_ls_mode(node, am->ls_mode);
 719         if (am->pinned == op_pin_state_pinned) {
 720                 set_irn_pinned(node, am->pinned);
 721         }
 722         if (am->commutative)
 723                 set_ia32_commutative(node);
 724 }
 725
 726 /**
 727  * Check, if a given node is a Down-Conv, ie. a integer Conv
 728  * from a mode with a mode with more bits to a mode with lesser bits.
 729  * Moreover, we return only true if the node has not more than 1 user.
 730  *
 731  * @param node   the node
 732  * @return non-zero if node is a Down-Conv
 733  */
 734 static int is_downconv(const ir_node *node)
 735 {
 736         ir_mode *src_mode;
 737         ir_mode *dest_mode;
 738
 739         if(!is_Conv(node))
 740                 return 0;
 741
 742         /* we only want to skip the conv when we're the only user
 743          * (not optimal but for now...)
 744          */
 745         if(get_irn_n_edges(node) > 1)
 746                 return 0;
 747
 748         src_mode  = get_irn_mode(get_Conv_op(node));
 749         dest_mode = get_irn_mode(node);
 750         return mode_needs_gp_reg(src_mode)
 751                 && mode_needs_gp_reg(dest_mode)
 752                 && get_mode_size_bits(dest_mode) < get_mode_size_bits(src_mode);
 753 }
 754
 755 /* Skip all Down-Conv's on a given node and return the resulting node. */
 756 ir_node *ia32_skip_downconv(ir_node *node) {
 757         while (is_downconv(node))
 758                 node = get_Conv_op(node);
 759
 760         return node;
 761 }
 762
 763 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 764 {
 765         ir_mode  *mode = get_irn_mode(node);
 766         ir_node  *block;
 767         ir_mode  *tgt_mode;
 768         dbg_info *dbgi;
 769
 770         if(mode_is_signed(mode)) {
 771                 tgt_mode = mode_Is;
 772         } else {
 773                 tgt_mode = mode_Iu;
 774         }
 775         block = get_nodes_block(node);
 776         dbgi  = get_irn_dbg_info(node);
 777
 778         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 779 }
 780
 781 /**
 782  * matches operands of a node into ia32 addressing/operand modes. This covers
 783  * usage of source address mode, immediates, operations with non 32-bit modes,
 784  * ...
 785  * The resulting data is filled into the @p am struct. block is the block
 786  * of the node whose arguments are matched. op1, op2 are the first and second
 787  * input that are matched (op1 may be NULL). other_op is another unrelated
 788  * input that is not matched! but which is needed sometimes to check if AM
 789  * for op1/op2 is legal.
 790  * @p flags describes the supported modes of the operation in detail.
 791  */
 792 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 793                             ir_node *op1, ir_node *op2, ir_node *other_op,
 794                             match_flags_t flags)
 795 {
 796         ia32_address_t *addr      = &am->addr;
 797         ir_mode        *mode      = get_irn_mode(op2);
 798         int             mode_bits = get_mode_size_bits(mode);
 799         ir_node        *noreg_gp, *new_op1, *new_op2;
 800         int             use_am;
 801         unsigned        commutative;
 802         int             use_am_and_immediates;
 803         int             use_immediate;
 804
 805         memset(am, 0, sizeof(am[0]));
 806
 807         commutative           = (flags & match_commutative) != 0;
 808         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 809         use_am                = (flags & match_am) != 0;
 810         use_immediate         = (flags & match_immediate) != 0;
 811         assert(!use_am_and_immediates || use_immediate);
 812
 813         assert(op2 != NULL);
 814         assert(!commutative || op1 != NULL);
 815         assert(use_am || !(flags & match_8bit_am));
 816         assert(use_am || !(flags & match_16bit_am));
 817
 818         if (mode_bits == 8) {
 819                 if (!(flags & match_8bit_am))
 820                         use_am = 0;
 821                 /* we don't automatically add upconvs yet */
 822                 assert((flags & match_mode_neutral) || (flags & match_8bit));
 823         } else if (mode_bits == 16) {
 824                 if (!(flags & match_16bit_am))
 825                         use_am = 0;
 826                 /* we don't automatically add upconvs yet */
 827                 assert((flags & match_mode_neutral) || (flags & match_16bit));
 828         }
 829
 830         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 831          * can be random for these operations */
 832         if (flags & match_mode_neutral) {
 833                 op2 = ia32_skip_downconv(op2);
 834                 if (op1 != NULL) {
 835                         op1 = ia32_skip_downconv(op1);
 836                 }
 837         }
 838
 839         /* match immediates. firm nodes are normalized: constants are always on the
 840          * op2 input */
 841         new_op2 = NULL;
 842         if (!(flags & match_try_am) && use_immediate) {
 843                 new_op2 = try_create_Immediate(op2, 0);
 844         }
 845
 846         noreg_gp = ia32_new_NoReg_gp(env_cg);
 847         if (new_op2 == NULL &&
 848             use_am && ia32_use_source_address_mode(block, op2, op1, other_op, flags)) {
 849                 build_address(am, op2);
 850                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 851                 if (mode_is_float(mode)) {
 852                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 853                 } else {
 854                         new_op2 = noreg_gp;
 855                 }
 856                 am->op_type = ia32_AddrModeS;
 857         } else if (commutative && (new_op2 == NULL || use_am_and_immediates) &&
 858                        use_am &&
 859                        ia32_use_source_address_mode(block, op1, op2, other_op, flags)) {
 860                 ir_node *noreg;
 861                 build_address(am, op1);
 862
 863                 if (mode_is_float(mode)) {
 864                         noreg = ia32_new_NoReg_vfp(env_cg);
 865                 } else {
 866                         noreg = noreg_gp;
 867                 }
 868
 869                 if (new_op2 != NULL) {
 870                         new_op1 = noreg;
 871                 } else {
 872                         new_op1 = be_transform_node(op2);
 873                         new_op2 = noreg;
 874                         am->ins_permuted = 1;
 875                 }
 876                 am->op_type = ia32_AddrModeS;
 877         } else {
 878                 if (flags & match_try_am) {
 879                         am->new_op1 = NULL;
 880                         am->new_op2 = NULL;
 881                         am->op_type = ia32_Normal;
 882                         return;
 883                 }
 884
 885                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 886                 if (new_op2 == NULL)
 887                         new_op2 = be_transform_node(op2);
 888                 am->op_type = ia32_Normal;
 889                 am->ls_mode = get_irn_mode(op2);
 890                 if (flags & match_mode_neutral)
 891                         am->ls_mode = mode_Iu;
 892         }
 893         if (addr->base == NULL)
 894                 addr->base = noreg_gp;
 895         if (addr->index == NULL)
 896                 addr->index = noreg_gp;
 897         if (addr->mem == NULL)
 898                 addr->mem = new_NoMem();
 899
 900         am->new_op1     = new_op1;
 901         am->new_op2     = new_op2;
 902         am->commutative = commutative;
 903 }
 904
 905 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 906 {
 907         ir_mode  *mode;
 908         ir_node  *load;
 909
 910         if (am->mem_proj == NULL)
 911                 return node;
 912
 913         /* we have to create a mode_T so the old MemProj can attach to us */
 914         mode = get_irn_mode(node);
 915         load = get_Proj_pred(am->mem_proj);
 916
 917         mark_irn_visited(load);
 918         be_set_transformed_node(load, node);
 919
 920         if (mode != mode_T) {
 921                 set_irn_mode(node, mode_T);
 922                 return new_rd_Proj(NULL, current_ir_graph, get_nodes_block(node), node, mode, pn_ia32_res);
 923         } else {
 924                 return node;
 925         }
 926 }
 927
 928 /**
 929  * Construct a standard binary operation, set AM and immediate if required.
 930  *
 931  * @param node  The original node for which the binop is created
 932  * @param op1   The first operand
 933  * @param op2   The second operand
 934  * @param func  The node constructor function
 935  * @return The constructed ia32 node.
 936  */
 937 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 938                           construct_binop_func *func, match_flags_t flags)
 939 {
 940         dbg_info            *dbgi;
 941         ir_node             *block, *new_block, *new_node;
 942         ia32_address_mode_t  am;
 943         ia32_address_t      *addr = &am.addr;
 944
 945         block = get_nodes_block(node);
 946         match_arguments(&am, block, op1, op2, NULL, flags);
 947
 948         dbgi      = get_irn_dbg_info(node);
 949         new_block = be_transform_node(block);
 950         new_node  = func(dbgi, current_ir_graph, new_block,
 951                          addr->base, addr->index, addr->mem,
 952                          am.new_op1, am.new_op2);
 953         set_am_attributes(new_node, &am);
 954         /* we can't use source address mode anymore when using immediates */
 955         if (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 956                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 957         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 958
 959         new_node = fix_mem_proj(new_node, &am);
 960
 961         return new_node;
 962 }
 963
 964 enum {
 965         n_ia32_l_binop_left,
 966         n_ia32_l_binop_right,
 967         n_ia32_l_binop_eflags
 968 };
 969 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,       n_Adc_left)
 970 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,      n_Adc_right)
 971 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags,     n_Adc_eflags)
 972 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_minuend,    n_Sbb_minuend)
 973 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_subtrahend, n_Sbb_subtrahend)
 974 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags,     n_Sbb_eflags)
 975
 976 /**
 977  * Construct a binary operation which also consumes the eflags.
 978  *
 979  * @param node  The node to transform
 980  * @param func  The node constructor function
 981  * @param flags The match flags
 982  * @return      The constructor ia32 node
 983  */
 984 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 985                                 match_flags_t flags)
 986 {
 987         ir_node             *src_block  = get_nodes_block(node);
 988         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 989         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 990         dbg_info            *dbgi;
 991         ir_node             *block, *new_node, *eflags, *new_eflags;
 992         ia32_address_mode_t  am;
 993         ia32_address_t      *addr       = &am.addr;
 994
 995         match_arguments(&am, src_block, op1, op2, NULL, flags);
 996
 997         dbgi       = get_irn_dbg_info(node);
 998         block      = be_transform_node(src_block);
 999         eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
1000         new_eflags = be_transform_node(eflags);
1001         new_node   = func(dbgi, current_ir_graph, block, addr->base, addr->index,
1002                         addr->mem, am.new_op1, am.new_op2, new_eflags);
1003         set_am_attributes(new_node, &am);
1004         /* we can't use source address mode anymore when using immediates */
1005         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1006                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1007         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1008
1009         new_node = fix_mem_proj(new_node, &am);
1010
1011         return new_node;
1012 }
1013
1014 static ir_node *get_fpcw(void)
1015 {
1016         ir_node *fpcw;
1017         if (initial_fpcw != NULL)
1018                 return initial_fpcw;
1019
1020         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
1021                                              &ia32_fp_cw_regs[REG_FPCW]);
1022         initial_fpcw = be_transform_node(fpcw);
1023
1024         return initial_fpcw;
1025 }
1026
1027 /**
1028  * Construct a standard binary operation, set AM and immediate if required.
1029  *
1030  * @param op1   The first operand
1031  * @param op2   The second operand
1032  * @param func  The node constructor function
1033  * @return The constructed ia32 node.
1034  */
1035 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
1036                                     construct_binop_float_func *func,
1037                                     match_flags_t flags)
1038 {
1039         ir_mode             *mode  = get_irn_mode(node);
1040         dbg_info            *dbgi;
1041         ir_node             *block, *new_block, *new_node;
1042         ia32_address_mode_t  am;
1043         ia32_address_t      *addr = &am.addr;
1044
1045         /* cannot use address mode with long double on x87 */
1046         if (get_mode_size_bits(mode) > 64)
1047                 flags &= ~match_am;
1048
1049         block = get_nodes_block(node);
1050         match_arguments(&am, block, op1, op2, NULL, flags);
1051
1052         dbgi      = get_irn_dbg_info(node);
1053         new_block = be_transform_node(block);
1054         new_node  = func(dbgi, current_ir_graph, new_block,
1055                          addr->base, addr->index, addr->mem,
1056                          am.new_op1, am.new_op2, get_fpcw());
1057         set_am_attributes(new_node, &am);
1058
1059         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1060
1061         new_node = fix_mem_proj(new_node, &am);
1062
1063         return new_node;
1064 }
1065
1066 /**
1067  * Construct a shift/rotate binary operation, sets AM and immediate if required.
1068  *
1069  * @param op1   The first operand
1070  * @param op2   The second operand
1071  * @param func  The node constructor function
1072  * @return The constructed ia32 node.
1073  */
1074 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
1075                                 construct_shift_func *func,
1076                                 match_flags_t flags)
1077 {
1078         dbg_info *dbgi;
1079         ir_node  *block, *new_block, *new_op1, *new_op2, *new_node;
1080
1081         assert(! mode_is_float(get_irn_mode(node)));
1082         assert(flags & match_immediate);
1083         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
1084
1085         if (flags & match_mode_neutral) {
1086                 op1     = ia32_skip_downconv(op1);
1087                 new_op1 = be_transform_node(op1);
1088         } else if (get_mode_size_bits(get_irn_mode(node)) != 32) {
1089                 new_op1 = create_upconv(op1, node);
1090         } else {
1091                 new_op1 = be_transform_node(op1);
1092         }
1093
1094         /* the shift amount can be any mode that is bigger than 5 bits, since all
1095          * other bits are ignored anyway */
1096         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
1097                 op2 = get_Conv_op(op2);
1098                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
1099         }
1100         new_op2 = create_immediate_or_transform(op2, 0);
1101
1102         dbgi      = get_irn_dbg_info(node);
1103         block     = get_nodes_block(node);
1104         new_block = be_transform_node(block);
1105         new_node  = func(dbgi, current_ir_graph, new_block, new_op1, new_op2);
1106         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1107
1108         /* lowered shift instruction may have a dependency operand, handle it here */
1109         if (get_irn_arity(node) == 3) {
1110                 /* we have a dependency */
1111                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
1112                 add_irn_dep(new_node, new_dep);
1113         }
1114
1115         return new_node;
1116 }
1117
1118
1119 /**
1120  * Construct a standard unary operation, set AM and immediate if required.
1121  *
1122  * @param op    The operand
1123  * @param func  The node constructor function
1124  * @return The constructed ia32 node.
1125  */
1126 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
1127                          match_flags_t flags)
1128 {
1129         dbg_info *dbgi;
1130         ir_node  *block, *new_block, *new_op, *new_node;
1131
1132         assert(flags == 0 || flags == match_mode_neutral);
1133         if (flags & match_mode_neutral) {
1134                 op = ia32_skip_downconv(op);
1135         }
1136
1137         new_op    = be_transform_node(op);
1138         dbgi      = get_irn_dbg_info(node);
1139         block     = get_nodes_block(node);
1140         new_block = be_transform_node(block);
1141         new_node  = func(dbgi, current_ir_graph, new_block, new_op);
1142
1143         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1144
1145         return new_node;
1146 }
1147
1148 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1149                                         ia32_address_t *addr)
1150 {
1151         ir_node *base, *index, *res;
1152
1153         base = addr->base;
1154         if (base == NULL) {
1155                 base = ia32_new_NoReg_gp(env_cg);
1156         } else {
1157                 base = be_transform_node(base);
1158         }
1159
1160         index = addr->index;
1161         if (index == NULL) {
1162                 index = ia32_new_NoReg_gp(env_cg);
1163         } else {
1164                 index = be_transform_node(index);
1165         }
1166
1167         res = new_rd_ia32_Lea(dbgi, current_ir_graph, block, base, index);
1168         set_address(res, addr);
1169
1170         return res;
1171 }
1172
1173 /**
1174  * Returns non-zero if a given address mode has a symbolic or
1175  * numerical offset != 0.
1176  */
1177 static int am_has_immediates(const ia32_address_t *addr)
1178 {
1179         return addr->offset != 0 || addr->symconst_ent != NULL
1180                 || addr->frame_entity || addr->use_frame;
1181 }
1182
1183 /**
1184  * Creates an ia32 Add.
1185  *
1186  * @return the created ia32 Add node
1187  */
1188 static ir_node *gen_Add(ir_node *node) {
1189         ir_mode  *mode = get_irn_mode(node);
1190         ir_node  *op1  = get_Add_left(node);
1191         ir_node  *op2  = get_Add_right(node);
1192         dbg_info *dbgi;
1193         ir_node  *block, *new_block, *new_node, *add_immediate_op;
1194         ia32_address_t       addr;
1195         ia32_address_mode_t  am;
1196
1197         if (mode_is_float(mode)) {
1198                 if (ia32_cg_config.use_sse2)
1199                         return gen_binop(node, op1, op2, new_rd_ia32_xAdd,
1200                                          match_commutative | match_am);
1201                 else
1202                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd,
1203                                                    match_commutative | match_am);
1204         }
1205
1206         ia32_mark_non_am(node);
1207
1208         op2 = ia32_skip_downconv(op2);
1209         op1 = ia32_skip_downconv(op1);
1210
1211         /**
1212          * Rules for an Add:
1213          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1214          *   1. Add with immediate -> Lea
1215          *   2. Add with possible source address mode -> Add
1216          *   3. Otherwise -> Lea
1217          */
1218         memset(&addr, 0, sizeof(addr));
1219         ia32_create_address_mode(&addr, node, /*force=*/1);
1220         add_immediate_op = NULL;
1221
1222         dbgi      = get_irn_dbg_info(node);
1223         block     = get_nodes_block(node);
1224         new_block = be_transform_node(block);
1225
1226         /* a constant? */
1227         if(addr.base == NULL && addr.index == NULL) {
1228                 ir_graph *irg = current_ir_graph;
1229                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1230                                              addr.symconst_sign, addr.offset);
1231                 add_irn_dep(new_node, get_irg_frame(irg));
1232                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1233                 return new_node;
1234         }
1235         /* add with immediate? */
1236         if(addr.index == NULL) {
1237                 add_immediate_op = addr.base;
1238         } else if(addr.base == NULL && addr.scale == 0) {
1239                 add_immediate_op = addr.index;
1240         }
1241
1242         if(add_immediate_op != NULL) {
1243                 if(!am_has_immediates(&addr)) {
1244 #ifdef DEBUG_libfirm
1245                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1246                                            node);
1247 #endif
1248                         return be_transform_node(add_immediate_op);
1249                 }
1250
1251                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1252                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1253                 return new_node;
1254         }
1255
1256         /* test if we can use source address mode */
1257         match_arguments(&am, block, op1, op2, NULL, match_commutative
1258                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1259
1260         /* construct an Add with source address mode */
1261         if (am.op_type == ia32_AddrModeS) {
1262                 ir_graph *irg = current_ir_graph;
1263                 ia32_address_t *am_addr = &am.addr;
1264                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1265                                          am_addr->index, am_addr->mem, am.new_op1,
1266                                          am.new_op2);
1267                 set_am_attributes(new_node, &am);
1268                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1269
1270                 new_node = fix_mem_proj(new_node, &am);
1271
1272                 return new_node;
1273         }
1274
1275         /* otherwise construct a lea */
1276         new_node = create_lea_from_address(dbgi, new_block, &addr);
1277         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1278         return new_node;
1279 }
1280
1281 /**
1282  * Creates an ia32 Mul.
1283  *
1284  * @return the created ia32 Mul node
1285  */
1286 static ir_node *gen_Mul(ir_node *node) {
1287         ir_node *op1  = get_Mul_left(node);
1288         ir_node *op2  = get_Mul_right(node);
1289         ir_mode *mode = get_irn_mode(node);
1290
1291         if (mode_is_float(mode)) {
1292                 if (ia32_cg_config.use_sse2)
1293                         return gen_binop(node, op1, op2, new_rd_ia32_xMul,
1294                                          match_commutative | match_am);
1295                 else
1296                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul,
1297                                                    match_commutative | match_am);
1298         }
1299         return gen_binop(node, op1, op2, new_rd_ia32_IMul,
1300                          match_commutative | match_am | match_mode_neutral |
1301                          match_immediate | match_am_and_immediates);
1302 }
1303
1304 /**
1305  * Creates an ia32 Mulh.
1306  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1307  * this result while Mul returns the lower 32 bit.
1308  *
1309  * @return the created ia32 Mulh node
1310  */
1311 static ir_node *gen_Mulh(ir_node *node)
1312 {
1313         ir_node  *block     = get_nodes_block(node);
1314         ir_node  *new_block = be_transform_node(block);
1315         ir_graph *irg       = current_ir_graph;
1316         dbg_info *dbgi      = get_irn_dbg_info(node);
1317         ir_mode  *mode      = get_irn_mode(node);
1318         ir_node  *op1       = get_Mulh_left(node);
1319         ir_node  *op2       = get_Mulh_right(node);
1320         ir_node  *proj_res_high;
1321         ir_node  *new_node;
1322         ia32_address_mode_t  am;
1323         ia32_address_t      *addr = &am.addr;
1324
1325         assert(!mode_is_float(mode) && "Mulh with float not supported");
1326         assert(get_mode_size_bits(mode) == 32);
1327
1328         match_arguments(&am, block, op1, op2, NULL, match_commutative | match_am);
1329
1330         if (mode_is_signed(mode)) {
1331                 new_node = new_rd_ia32_IMul1OP(dbgi, irg, new_block, addr->base,
1332                                                addr->index, addr->mem, am.new_op1,
1333                                                am.new_op2);
1334         } else {
1335                 new_node = new_rd_ia32_Mul(dbgi, irg, new_block, addr->base,
1336                                            addr->index, addr->mem, am.new_op1,
1337                                            am.new_op2);
1338         }
1339
1340         set_am_attributes(new_node, &am);
1341         /* we can't use source address mode anymore when using immediates */
1342         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1343                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1344         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1345
1346         assert(get_irn_mode(new_node) == mode_T);
1347
1348         fix_mem_proj(new_node, &am);
1349
1350         assert(pn_ia32_IMul1OP_res_high == pn_ia32_Mul_res_high);
1351         proj_res_high = new_rd_Proj(dbgi, irg, block, new_node,
1352                                mode_Iu, pn_ia32_IMul1OP_res_high);
1353
1354         return proj_res_high;
1355 }
1356
1357
1358
1359 /**
1360  * Creates an ia32 And.
1361  *
1362  * @return The created ia32 And node
1363  */
1364 static ir_node *gen_And(ir_node *node) {
1365         ir_node *op1 = get_And_left(node);
1366         ir_node *op2 = get_And_right(node);
1367         assert(! mode_is_float(get_irn_mode(node)));
1368
1369         /* is it a zero extension? */
1370         if (is_Const(op2)) {
1371                 tarval   *tv    = get_Const_tarval(op2);
1372                 long      v     = get_tarval_long(tv);
1373
1374                 if (v == 0xFF || v == 0xFFFF) {
1375                         dbg_info *dbgi   = get_irn_dbg_info(node);
1376                         ir_node  *block  = get_nodes_block(node);
1377                         ir_mode  *src_mode;
1378                         ir_node  *res;
1379
1380                         if(v == 0xFF) {
1381                                 src_mode = mode_Bu;
1382                         } else {
1383                                 assert(v == 0xFFFF);
1384                                 src_mode = mode_Hu;
1385                         }
1386                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1387
1388                         return res;
1389                 }
1390         }
1391         return gen_binop(node, op1, op2, new_rd_ia32_And,
1392                          match_commutative | match_mode_neutral | match_am
1393                                          | match_immediate);
1394 }
1395
1396
1397
1398 /**
1399  * Creates an ia32 Or.
1400  *
1401  * @return The created ia32 Or node
1402  */
1403 static ir_node *gen_Or(ir_node *node) {
1404         ir_node *op1 = get_Or_left(node);
1405         ir_node *op2 = get_Or_right(node);
1406
1407         assert (! mode_is_float(get_irn_mode(node)));
1408         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative
1409                         | match_mode_neutral | match_am | match_immediate);
1410 }
1411
1412
1413
1414 /**
1415  * Creates an ia32 Eor.
1416  *
1417  * @return The created ia32 Eor node
1418  */
1419 static ir_node *gen_Eor(ir_node *node) {
1420         ir_node *op1 = get_Eor_left(node);
1421         ir_node *op2 = get_Eor_right(node);
1422
1423         assert(! mode_is_float(get_irn_mode(node)));
1424         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative
1425                         | match_mode_neutral | match_am | match_immediate);
1426 }
1427
1428
1429 /**
1430  * Creates an ia32 Sub.
1431  *
1432  * @return The created ia32 Sub node
1433  */
1434 static ir_node *gen_Sub(ir_node *node) {
1435         ir_node  *op1  = get_Sub_left(node);
1436         ir_node  *op2  = get_Sub_right(node);
1437         ir_mode  *mode = get_irn_mode(node);
1438
1439         if (mode_is_float(mode)) {
1440                 if (ia32_cg_config.use_sse2)
1441                         return gen_binop(node, op1, op2, new_rd_ia32_xSub, match_am);
1442                 else
1443                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub,
1444                                                    match_am);
1445         }
1446
1447         if (is_Const(op2)) {
1448                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1449                            node);
1450         }
1451
1452         return gen_binop(node, op1, op2, new_rd_ia32_Sub, match_mode_neutral
1453                         | match_am | match_immediate);
1454 }
1455
1456 /**
1457  * Generates an ia32 DivMod with additional infrastructure for the
1458  * register allocator if needed.
1459  */
1460 static ir_node *create_Div(ir_node *node)
1461 {
1462         ir_graph *irg       = current_ir_graph;
1463         dbg_info *dbgi      = get_irn_dbg_info(node);
1464         ir_node  *block     = get_nodes_block(node);
1465         ir_node  *new_block = be_transform_node(block);
1466         ir_node  *mem;
1467         ir_node  *new_mem;
1468         ir_node  *op1;
1469         ir_node  *op2;
1470         ir_node  *new_node;
1471         ir_mode  *mode;
1472         ir_node  *sign_extension;
1473         ia32_address_mode_t  am;
1474         ia32_address_t      *addr = &am.addr;
1475
1476         /* the upper bits have random contents for smaller modes */
1477         switch (get_irn_opcode(node)) {
1478         case iro_Div:
1479                 op1     = get_Div_left(node);
1480                 op2     = get_Div_right(node);
1481                 mem     = get_Div_mem(node);
1482                 mode    = get_Div_resmode(node);
1483                 break;
1484         case iro_Mod:
1485                 op1     = get_Mod_left(node);
1486                 op2     = get_Mod_right(node);
1487                 mem     = get_Mod_mem(node);
1488                 mode    = get_Mod_resmode(node);
1489                 break;
1490         case iro_DivMod:
1491                 op1     = get_DivMod_left(node);
1492                 op2     = get_DivMod_right(node);
1493                 mem     = get_DivMod_mem(node);
1494                 mode    = get_DivMod_resmode(node);
1495                 break;
1496         default:
1497                 panic("invalid divmod node %+F", node);
1498         }
1499
1500         match_arguments(&am, block, op1, op2, NULL, match_am);
1501
1502         /* Beware: We don't need a Sync, if the memory predecessor of the Div node
1503            is the memory of the consumed address. We can have only the second op as address
1504            in Div nodes, so check only op2. */
1505         if(!is_NoMem(mem) && skip_Proj(mem) != skip_Proj(op2)) {
1506                 new_mem = be_transform_node(mem);
1507                 if(!is_NoMem(addr->mem)) {
1508                         ir_node *in[2];
1509                         in[0] = new_mem;
1510                         in[1] = addr->mem;
1511                         new_mem = new_rd_Sync(dbgi, irg, new_block, 2, in);
1512                 }
1513         } else {
1514                 new_mem = addr->mem;
1515         }
1516
1517         if (mode_is_signed(mode)) {
1518                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1519                 add_irn_dep(produceval, get_irg_frame(irg));
1520                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block, am.new_op1,
1521                                                   produceval);
1522
1523                 new_node = new_rd_ia32_IDiv(dbgi, irg, new_block, addr->base,
1524                                             addr->index, new_mem, am.new_op2,
1525                                             am.new_op1, sign_extension);
1526         } else {
1527                 sign_extension = new_rd_ia32_Const(dbgi, irg, new_block, NULL, 0, 0);
1528                 add_irn_dep(sign_extension, get_irg_frame(irg));
1529
1530                 new_node = new_rd_ia32_Div(dbgi, irg, new_block, addr->base,
1531                                            addr->index, new_mem, am.new_op2,
1532                                            am.new_op1, sign_extension);
1533         }
1534
1535         set_irn_pinned(new_node, get_irn_pinned(node));
1536
1537         set_am_attributes(new_node, &am);
1538         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1539
1540         new_node = fix_mem_proj(new_node, &am);
1541
1542         return new_node;
1543 }
1544
1545
1546 static ir_node *gen_Mod(ir_node *node) {
1547         return create_Div(node);
1548 }
1549
1550 static ir_node *gen_Div(ir_node *node) {
1551         return create_Div(node);
1552 }
1553
1554 static ir_node *gen_DivMod(ir_node *node) {
1555         return create_Div(node);
1556 }
1557
1558
1559
1560 /**
1561  * Creates an ia32 floating Div.
1562  *
1563  * @return The created ia32 xDiv node
1564  */
1565 static ir_node *gen_Quot(ir_node *node)
1566 {
1567         ir_node *op1 = get_Quot_left(node);
1568         ir_node *op2 = get_Quot_right(node);
1569
1570         if (ia32_cg_config.use_sse2) {
1571                 return gen_binop(node, op1, op2, new_rd_ia32_xDiv, match_am);
1572         } else {
1573                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, match_am);
1574         }
1575 }
1576
1577
1578 /**
1579  * Creates an ia32 Shl.
1580  *
1581  * @return The created ia32 Shl node
1582  */
1583 static ir_node *gen_Shl(ir_node *node) {
1584         ir_node *left  = get_Shl_left(node);
1585         ir_node *right = get_Shl_right(node);
1586
1587         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
1588                                match_mode_neutral | match_immediate);
1589 }
1590
1591 /**
1592  * Creates an ia32 Shr.
1593  *
1594  * @return The created ia32 Shr node
1595  */
1596 static ir_node *gen_Shr(ir_node *node) {
1597         ir_node *left  = get_Shr_left(node);
1598         ir_node *right = get_Shr_right(node);
1599
1600         return gen_shift_binop(node, left, right, new_rd_ia32_Shr, match_immediate);
1601 }
1602
1603
1604
1605 /**
1606  * Creates an ia32 Sar.
1607  *
1608  * @return The created ia32 Shrs node
1609  */
1610 static ir_node *gen_Shrs(ir_node *node) {
1611         ir_node *left  = get_Shrs_left(node);
1612         ir_node *right = get_Shrs_right(node);
1613         ir_mode *mode  = get_irn_mode(node);
1614
1615         if(is_Const(right) && mode == mode_Is) {
1616                 tarval *tv = get_Const_tarval(right);
1617                 long val = get_tarval_long(tv);
1618                 if(val == 31) {
1619                         /* this is a sign extension */
1620                         ir_graph *irg    = current_ir_graph;
1621                         dbg_info *dbgi   = get_irn_dbg_info(node);
1622                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1623                         ir_node  *op     = left;
1624                         ir_node  *new_op = be_transform_node(op);
1625                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1626                         add_irn_dep(pval, get_irg_frame(irg));
1627
1628                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1629                 }
1630         }
1631
1632         /* 8 or 16 bit sign extension? */
1633         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1634                 ir_node *shl_left  = get_Shl_left(left);
1635                 ir_node *shl_right = get_Shl_right(left);
1636                 if(is_Const(shl_right)) {
1637                         tarval *tv1 = get_Const_tarval(right);
1638                         tarval *tv2 = get_Const_tarval(shl_right);
1639                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1640                                 long val = get_tarval_long(tv1);
1641                                 if(val == 16 || val == 24) {
1642                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1643                                         ir_node  *block  = get_nodes_block(node);
1644                                         ir_mode  *src_mode;
1645                                         ir_node  *res;
1646
1647                                         if(val == 24) {
1648                                                 src_mode = mode_Bs;
1649                                         } else {
1650                                                 assert(val == 16);
1651                                                 src_mode = mode_Hs;
1652                                         }
1653                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1654                                                               shl_left, node);
1655
1656                                         return res;
1657                                 }
1658                         }
1659                 }
1660         }
1661
1662         return gen_shift_binop(node, left, right, new_rd_ia32_Sar, match_immediate);
1663 }
1664
1665
1666
1667 /**
1668  * Creates an ia32 RotL.
1669  *
1670  * @param op1   The first operator
1671  * @param op2   The second operator
1672  * @return The created ia32 RotL node
1673  */
1674 static ir_node *gen_RotL(ir_node *node, ir_node *op1, ir_node *op2) {
1675         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol, match_immediate);
1676 }
1677
1678
1679
1680 /**
1681  * Creates an ia32 RotR.
1682  * NOTE: There is no RotR with immediate because this would always be a RotL
1683  *       "imm-mode_size_bits" which can be pre-calculated.
1684  *
1685  * @param op1   The first operator
1686  * @param op2   The second operator
1687  * @return The created ia32 RotR node
1688  */
1689 static ir_node *gen_RotR(ir_node *node, ir_node *op1, ir_node *op2) {
1690         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror, match_immediate);
1691 }
1692
1693
1694
1695 /**
1696  * Creates an ia32 RotR or RotL (depending on the found pattern).
1697  *
1698  * @return The created ia32 RotL or RotR node
1699  */
1700 static ir_node *gen_Rot(ir_node *node) {
1701         ir_node *rotate = NULL;
1702         ir_node *op1    = get_Rot_left(node);
1703         ir_node *op2    = get_Rot_right(node);
1704
1705         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1706                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1707                  that means we can create a RotR instead of an Add and a RotL */
1708
1709         if (get_irn_op(op2) == op_Add) {
1710                 ir_node *add = op2;
1711                 ir_node *left = get_Add_left(add);
1712                 ir_node *right = get_Add_right(add);
1713                 if (is_Const(right)) {
1714                         tarval  *tv   = get_Const_tarval(right);
1715                         ir_mode *mode = get_irn_mode(node);
1716                         long     bits = get_mode_size_bits(mode);
1717
1718                         if (get_irn_op(left) == op_Minus &&
1719                                         tarval_is_long(tv)       &&
1720                                         get_tarval_long(tv) == bits &&
1721                                         bits                == 32)
1722                         {
1723                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1724                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1725                         }
1726                 }
1727         }
1728
1729         if (rotate == NULL) {
1730                 rotate = gen_RotL(node, op1, op2);
1731         }
1732
1733         return rotate;
1734 }
1735
1736
1737
1738 /**
1739  * Transforms a Minus node.
1740  *
1741  * @return The created ia32 Minus node
1742  */
1743 static ir_node *gen_Minus(ir_node *node)
1744 {
1745         ir_node   *op    = get_Minus_op(node);
1746         ir_node   *block = be_transform_node(get_nodes_block(node));
1747         ir_graph  *irg   = current_ir_graph;
1748         dbg_info  *dbgi  = get_irn_dbg_info(node);
1749         ir_mode   *mode  = get_irn_mode(node);
1750         ir_entity *ent;
1751         ir_node   *new_node;
1752         int        size;
1753
1754         if (mode_is_float(mode)) {
1755                 ir_node *new_op = be_transform_node(op);
1756                 if (ia32_cg_config.use_sse2) {
1757                         /* TODO: non-optimal... if we have many xXors, then we should
1758                          * rather create a load for the const and use that instead of
1759                          * several AM nodes... */
1760                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1761                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1762                         ir_node *nomem     = new_rd_NoMem(irg);
1763
1764                         new_node = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp,
1765                                                     nomem, new_op, noreg_xmm);
1766
1767                         size = get_mode_size_bits(mode);
1768                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1769
1770                         set_ia32_am_sc(new_node, ent);
1771                         set_ia32_op_type(new_node, ia32_AddrModeS);
1772                         set_ia32_ls_mode(new_node, mode);
1773                 } else {
1774                         new_node = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1775                 }
1776         } else {
1777                 new_node = gen_unop(node, op, new_rd_ia32_Neg, match_mode_neutral);
1778         }
1779
1780         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1781
1782         return new_node;
1783 }
1784
1785 /**
1786  * Transforms a Not node.
1787  *
1788  * @return The created ia32 Not node
1789  */
1790 static ir_node *gen_Not(ir_node *node) {
1791         ir_node *op   = get_Not_op(node);
1792
1793         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1794         assert (! mode_is_float(get_irn_mode(node)));
1795
1796         return gen_unop(node, op, new_rd_ia32_Not, match_mode_neutral);
1797 }
1798
1799
1800
1801 /**
1802  * Transforms an Abs node.
1803  *
1804  * @return The created ia32 Abs node
1805  */
1806 static ir_node *gen_Abs(ir_node *node)
1807 {
1808         ir_node   *block     = get_nodes_block(node);
1809         ir_node   *new_block = be_transform_node(block);
1810         ir_node   *op        = get_Abs_op(node);
1811         ir_graph  *irg       = current_ir_graph;
1812         dbg_info  *dbgi      = get_irn_dbg_info(node);
1813         ir_mode   *mode      = get_irn_mode(node);
1814         ir_node   *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1815         ir_node   *nomem     = new_NoMem();
1816         ir_node   *new_op;
1817         ir_node   *new_node;
1818         int        size;
1819         ir_entity *ent;
1820
1821         if (mode_is_float(mode)) {
1822                 new_op = be_transform_node(op);
1823
1824                 if (ia32_cg_config.use_sse2) {
1825                         ir_node *noreg_fp = ia32_new_NoReg_xmm(env_cg);
1826                         new_node = new_rd_ia32_xAnd(dbgi,irg, new_block, noreg_gp, noreg_gp,
1827                                                     nomem, new_op, noreg_fp);
1828
1829                         size = get_mode_size_bits(mode);
1830                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1831
1832                         set_ia32_am_sc(new_node, ent);
1833
1834                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1835
1836                         set_ia32_op_type(new_node, ia32_AddrModeS);
1837                         set_ia32_ls_mode(new_node, mode);
1838                 } else {
1839                         new_node = new_rd_ia32_vfabs(dbgi, irg, new_block, new_op);
1840                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1841                 }
1842         } else {
1843                 ir_node *xor, *pval, *sign_extension;
1844
1845                 if (get_mode_size_bits(mode) == 32) {
1846                         new_op = be_transform_node(op);
1847                 } else {
1848                         new_op = create_I2I_Conv(mode, mode_Is, dbgi, block, op, node);
1849                 }
1850
1851                 pval           = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1852                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block,
1853                                                            new_op, pval);
1854
1855                 add_irn_dep(pval, get_irg_frame(irg));
1856                 SET_IA32_ORIG_NODE(sign_extension,ia32_get_old_node_name(env_cg, node));
1857
1858                 xor = new_rd_ia32_Xor(dbgi, irg, new_block, noreg_gp, noreg_gp,
1859                                       nomem, new_op, sign_extension);
1860                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1861
1862                 new_node = new_rd_ia32_Sub(dbgi, irg, new_block, noreg_gp, noreg_gp,
1863                                            nomem, xor, sign_extension);
1864                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1865         }
1866
1867         return new_node;
1868 }
1869
1870 /**
1871  * Create a bt instruction for x & (1 << n) and place it into the block of cmp.
1872  */
1873 static ir_node *gen_bt(ir_node *cmp, ir_node *x, ir_node *n) {
1874         dbg_info *dbgi      = get_irn_dbg_info(cmp);
1875         ir_node  *block     = get_nodes_block(cmp);
1876         ir_node  *new_block = be_transform_node(block);
1877         ir_node  *op1       = be_transform_node(x);
1878         ir_node  *op2       = be_transform_node(n);
1879
1880         return new_rd_ia32_Bt(dbgi, current_ir_graph, new_block, op1, op2);
1881 }
1882
1883 /**
1884  * Transform a node returning a "flag" result.
1885  *
1886  * @param node     the node to transform
1887  * @param pnc_out  the compare mode to use
1888  */
1889 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1890 {
1891         ir_node  *flags;
1892         ir_node  *new_op;
1893         ir_node  *noreg;
1894         ir_node  *nomem;
1895         ir_node  *new_block;
1896         dbg_info *dbgi;
1897
1898         /* we have a Cmp as input */
1899         if (is_Proj(node)) {
1900                 ir_node *pred = get_Proj_pred(node);
1901                 if (is_Cmp(pred)) {
1902                         pn_Cmp pnc = get_Proj_proj(node);
1903                         if (ia32_cg_config.use_bt && (pnc == pn_Cmp_Lg || pnc == pn_Cmp_Eq)) {
1904                                 ir_node *l = get_Cmp_left(pred);
1905                                 ir_node *r = get_Cmp_right(pred);
1906                                 if (is_And(l)) {
1907                                         ir_node *la = get_And_left(l);
1908                                         ir_node *ra = get_And_right(l);
1909                                         if (is_Shl(la)) {
1910                                                 ir_node *c = get_Shl_left(la);
1911                                                 if (is_Const_1(c) && (is_Const_0(r) || r == la)) {
1912                                                         /* (1 << n) & ra) */
1913                                                         ir_node *n = get_Shl_right(la);
1914                                                         flags    = gen_bt(pred, ra, n);
1915                                                         /* we must generate a Jc/Jnc jump */
1916                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1917                                                         if (r == la)
1918                                                                 pnc ^= pn_Cmp_Leg;
1919                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1920                                                         return flags;
1921                                                 }
1922                                         }
1923                                         if (is_Shl(ra)) {
1924                                                 ir_node *c = get_Shl_left(ra);
1925                                                 if (is_Const_1(c) && (is_Const_0(r) || r == ra)) {
1926                                                         /* la & (1 << n)) */
1927                                                         ir_node *n = get_Shl_right(ra);
1928                                                         flags    = gen_bt(pred, la, n);
1929                                                         /* we must generate a Jc/Jnc jump */
1930                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1931                                                         if (r == ra)
1932                                                                 pnc ^= pn_Cmp_Leg;
1933                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1934                                                         return flags;
1935                                                 }
1936                                         }
1937                                 }
1938                         }
1939                         flags    = be_transform_node(pred);
1940                         *pnc_out = pnc;
1941                         return flags;
1942                 }
1943         }
1944
1945         /* a mode_b value, we have to compare it against 0 */
1946         dbgi      = get_irn_dbg_info(node);
1947         new_block = be_transform_node(get_nodes_block(node));
1948         new_op    = be_transform_node(node);
1949         noreg     = ia32_new_NoReg_gp(env_cg);
1950         nomem     = new_NoMem();
1951         flags     = new_rd_ia32_Test(dbgi, current_ir_graph, new_block, noreg, noreg, nomem,
1952                                      new_op, new_op, /*is_permuted=*/0, /*cmp_unsigned=*/0);
1953         *pnc_out  = pn_Cmp_Lg;
1954         return flags;
1955 }
1956
1957 /**
1958  * Transforms a Load.
1959  *
1960  * @return the created ia32 Load node
1961  */
1962 static ir_node *gen_Load(ir_node *node) {
1963         ir_node  *old_block = get_nodes_block(node);
1964         ir_node  *block   = be_transform_node(old_block);
1965         ir_node  *ptr     = get_Load_ptr(node);
1966         ir_node  *mem     = get_Load_mem(node);
1967         ir_node  *new_mem = be_transform_node(mem);
1968         ir_node  *base;
1969         ir_node  *index;
1970         ir_graph *irg     = current_ir_graph;
1971         dbg_info *dbgi    = get_irn_dbg_info(node);
1972         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1973         ir_mode  *mode    = get_Load_mode(node);
1974         ir_mode  *res_mode;
1975         ir_node  *new_node;
1976         ia32_address_t addr;
1977
1978         /* construct load address */
1979         memset(&addr, 0, sizeof(addr));
1980         ia32_create_address_mode(&addr, ptr, /*force=*/0);
1981         base  = addr.base;
1982         index = addr.index;
1983
1984         if(base == NULL) {
1985                 base = noreg;
1986         } else {
1987                 base = be_transform_node(base);
1988         }
1989
1990         if(index == NULL) {
1991                 index = noreg;
1992         } else {
1993                 index = be_transform_node(index);
1994         }
1995
1996         if (mode_is_float(mode)) {
1997                 if (ia32_cg_config.use_sse2) {
1998                         new_node = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1999                                                      mode);
2000                         res_mode = mode_xmm;
2001                 } else {
2002                         new_node = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
2003                                                     mode);
2004                         res_mode = mode_vfp;
2005                 }
2006         } else {
2007                 assert(mode != mode_b);
2008
2009                 /* create a conv node with address mode for smaller modes */
2010                 if(get_mode_size_bits(mode) < 32) {
2011                         new_node = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
2012                                                         new_mem, noreg, mode);
2013                 } else {
2014                         new_node = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
2015                 }
2016                 res_mode = mode_Iu;
2017         }
2018
2019         set_irn_pinned(new_node, get_irn_pinned(node));
2020         set_ia32_op_type(new_node, ia32_AddrModeS);
2021         set_ia32_ls_mode(new_node, mode);
2022         set_address(new_node, &addr);
2023
2024         if(get_irn_pinned(node) == op_pin_state_floats) {
2025                 add_ia32_flags(new_node, arch_irn_flags_rematerializable);
2026         }
2027
2028         /* make sure we are scheduled behind the initial IncSP/Barrier
2029          * to avoid spills being placed before it
2030          */
2031         if (block == get_irg_start_block(irg)) {
2032                 add_irn_dep(new_node, get_irg_frame(irg));
2033         }
2034
2035         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2036
2037         return new_node;
2038 }
2039
2040 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
2041                        ir_node *ptr, ir_node *other)
2042 {
2043         ir_node *load;
2044
2045         if(!is_Proj(node))
2046                 return 0;
2047
2048         /* we only use address mode if we're the only user of the load */
2049         if(get_irn_n_edges(node) > 1)
2050                 return 0;
2051
2052         load = get_Proj_pred(node);
2053         if(!is_Load(load))
2054                 return 0;
2055         if(get_nodes_block(load) != block)
2056                 return 0;
2057
2058         /* Store should be attached to the load */
2059         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
2060                 return 0;
2061         /* store should have the same pointer as the load */
2062         if(get_Load_ptr(load) != ptr)
2063                 return 0;
2064
2065         /* don't do AM if other node inputs depend on the load (via mem-proj) */
2066         if(other != NULL && get_nodes_block(other) == block
2067                         && heights_reachable_in_block(heights, other, load))
2068                 return 0;
2069
2070         return 1;
2071 }
2072
2073 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
2074                               ir_node *mem, ir_node *ptr, ir_mode *mode,
2075                               construct_binop_dest_func *func,
2076                               construct_binop_dest_func *func8bit,
2077                                                           match_flags_t flags)
2078 {
2079         ir_node  *src_block = get_nodes_block(node);
2080         ir_node  *block;
2081         ir_node  *noreg_gp  = ia32_new_NoReg_gp(env_cg);
2082         ir_graph *irg      = current_ir_graph;
2083         dbg_info *dbgi;
2084         ir_node  *new_node;
2085         ir_node  *new_op;
2086         int       commutative;
2087         ia32_address_mode_t  am;
2088         ia32_address_t      *addr = &am.addr;
2089         memset(&am, 0, sizeof(am));
2090
2091         assert(flags & match_dest_am);
2092         assert(flags & match_immediate); /* there is no destam node without... */
2093         commutative = (flags & match_commutative) != 0;
2094
2095         if(use_dest_am(src_block, op1, mem, ptr, op2)) {
2096                 build_address(&am, op1);
2097                 new_op = create_immediate_or_transform(op2, 0);
2098         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
2099                 build_address(&am, op2);
2100                 new_op = create_immediate_or_transform(op1, 0);
2101         } else {
2102                 return NULL;
2103         }
2104
2105         if(addr->base == NULL)
2106                 addr->base = noreg_gp;
2107         if(addr->index == NULL)
2108                 addr->index = noreg_gp;
2109         if(addr->mem == NULL)
2110                 addr->mem = new_NoMem();
2111
2112         dbgi  = get_irn_dbg_info(node);
2113         block = be_transform_node(src_block);
2114         if(get_mode_size_bits(mode) == 8) {
2115                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
2116                                     addr->mem, new_op);
2117         } else {
2118                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
2119                                 new_op);
2120         }
2121         set_address(new_node, addr);
2122         set_ia32_op_type(new_node, ia32_AddrModeD);
2123         set_ia32_ls_mode(new_node, mode);
2124         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2125
2126         return new_node;
2127 }
2128
2129 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
2130                              ir_node *ptr, ir_mode *mode,
2131                              construct_unop_dest_func *func)
2132 {
2133         ir_graph *irg      = current_ir_graph;
2134         ir_node *src_block = get_nodes_block(node);
2135         ir_node *block;
2136         dbg_info *dbgi;
2137         ir_node *new_node;
2138         ia32_address_mode_t  am;
2139         ia32_address_t *addr = &am.addr;
2140         memset(&am, 0, sizeof(am));
2141
2142         if(!use_dest_am(src_block, op, mem, ptr, NULL))
2143                 return NULL;
2144
2145         build_address(&am, op);
2146
2147         dbgi     = get_irn_dbg_info(node);
2148         block    = be_transform_node(src_block);
2149         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
2150         set_address(new_node, addr);
2151         set_ia32_op_type(new_node, ia32_AddrModeD);
2152         set_ia32_ls_mode(new_node, mode);
2153         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2154
2155         return new_node;
2156 }
2157
2158 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem) {
2159         ir_mode  *mode        = get_irn_mode(node);
2160         ir_node  *psi_true    = get_Psi_val(node, 0);
2161         ir_node  *psi_default = get_Psi_default(node);
2162         ir_graph *irg;
2163         ir_node  *cond;
2164         ir_node  *new_mem;
2165         dbg_info *dbgi;
2166         ir_node  *block;
2167         ir_node  *new_block;
2168         ir_node  *flags;
2169         ir_node  *new_node;
2170         int       negated;
2171         pn_Cmp    pnc;
2172         ia32_address_t addr;
2173
2174         if(get_mode_size_bits(mode) != 8)
2175                 return NULL;
2176
2177         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2178                 negated = 0;
2179         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2180                 negated = 1;
2181         } else {
2182                 return NULL;
2183         }
2184
2185         build_address_ptr(&addr, ptr, mem);
2186
2187         irg       = current_ir_graph;
2188         dbgi      = get_irn_dbg_info(node);
2189         block     = get_nodes_block(node);
2190         new_block = be_transform_node(block);
2191         cond      = get_Psi_cond(node, 0);
2192         flags     = get_flags_node(cond, &pnc);
2193         new_mem   = be_transform_node(mem);
2194         new_node  = new_rd_ia32_SetMem(dbgi, irg, new_block, addr.base,
2195                                        addr.index, addr.mem, flags, pnc, negated);
2196         set_address(new_node, &addr);
2197         set_ia32_op_type(new_node, ia32_AddrModeD);
2198         set_ia32_ls_mode(new_node, mode);
2199         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2200
2201         return new_node;
2202 }
2203
2204 static ir_node *try_create_dest_am(ir_node *node) {
2205         ir_node  *val  = get_Store_value(node);
2206         ir_node  *mem  = get_Store_mem(node);
2207         ir_node  *ptr  = get_Store_ptr(node);
2208         ir_mode  *mode = get_irn_mode(val);
2209         unsigned  bits = get_mode_size_bits(mode);
2210         ir_node  *op1;
2211         ir_node  *op2;
2212         ir_node  *new_node;
2213
2214         /* handle only GP modes for now... */
2215         if(!mode_needs_gp_reg(mode))
2216                 return NULL;
2217
2218         while(1) {
2219                 /* store must be the only user of the val node */
2220                 if(get_irn_n_edges(val) > 1)
2221                         return NULL;
2222                 /* skip pointless convs */
2223                 if(is_Conv(val)) {
2224                         ir_node *conv_op   = get_Conv_op(val);
2225                         ir_mode *pred_mode = get_irn_mode(conv_op);
2226                         if(pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2227                                 val = conv_op;
2228                                 continue;
2229                         }
2230                 }
2231                 break;
2232         }
2233
2234         /* value must be in the same block */
2235         if(get_nodes_block(node) != get_nodes_block(val))
2236                 return NULL;
2237
2238         switch(get_irn_opcode(val)) {
2239         case iro_Add:
2240                 op1      = get_Add_left(val);
2241                 op2      = get_Add_right(val);
2242                 if(is_Const_1(op2)) {
2243                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2244                                                 new_rd_ia32_IncMem);
2245                         break;
2246                 } else if(is_Const_Minus_1(op2)) {
2247                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2248                                                 new_rd_ia32_DecMem);
2249                         break;
2250                 }
2251                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2252                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit,
2253                                          match_dest_am | match_commutative |
2254                                          match_immediate);
2255                 break;
2256         case iro_Sub:
2257                 op1      = get_Sub_left(val);
2258                 op2      = get_Sub_right(val);
2259                 if(is_Const(op2)) {
2260                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
2261                                    "found\n");
2262                 }
2263                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2264                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit,
2265                                          match_dest_am | match_immediate |
2266                                          match_immediate);
2267                 break;
2268         case iro_And:
2269                 op1      = get_And_left(val);
2270                 op2      = get_And_right(val);
2271                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2272                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit,
2273                                          match_dest_am | match_commutative |
2274                                          match_immediate);
2275                 break;
2276         case iro_Or:
2277                 op1      = get_Or_left(val);
2278                 op2      = get_Or_right(val);
2279                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2280                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit,
2281                                          match_dest_am | match_commutative |
2282                                          match_immediate);
2283                 break;
2284         case iro_Eor:
2285                 op1      = get_Eor_left(val);
2286                 op2      = get_Eor_right(val);
2287                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2288                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit,
2289                                          match_dest_am | match_commutative |
2290                                          match_immediate);
2291                 break;
2292         case iro_Shl:
2293                 op1      = get_Shl_left(val);
2294                 op2      = get_Shl_right(val);
2295                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2296                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem,
2297                                          match_dest_am | match_immediate);
2298                 break;
2299         case iro_Shr:
2300                 op1      = get_Shr_left(val);
2301                 op2      = get_Shr_right(val);
2302                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2303                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem,
2304                                          match_dest_am | match_immediate);
2305                 break;
2306         case iro_Shrs:
2307                 op1      = get_Shrs_left(val);
2308                 op2      = get_Shrs_right(val);
2309                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2310                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem,
2311                                          match_dest_am | match_immediate);
2312                 break;
2313         case iro_Rot:
2314                 op1      = get_Rot_left(val);
2315                 op2      = get_Rot_right(val);
2316                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2317                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem,
2318                                          match_dest_am | match_immediate);
2319                 break;
2320         /* TODO: match ROR patterns... */
2321         case iro_Psi:
2322                 new_node = try_create_SetMem(val, ptr, mem);
2323                 break;
2324         case iro_Minus:
2325                 op1      = get_Minus_op(val);
2326                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
2327                 break;
2328         case iro_Not:
2329                 /* should be lowered already */
2330                 assert(mode != mode_b);
2331                 op1      = get_Not_op(val);
2332                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
2333                 break;
2334         default:
2335                 return NULL;
2336         }
2337
2338         if(new_node != NULL) {
2339                 if(get_irn_pinned(new_node) != op_pin_state_pinned &&
2340                                 get_irn_pinned(node) == op_pin_state_pinned) {
2341                         set_irn_pinned(new_node, op_pin_state_pinned);
2342                 }
2343         }
2344
2345         return new_node;
2346 }
2347
2348 static int is_float_to_int32_conv(const ir_node *node)
2349 {
2350         ir_mode  *mode = get_irn_mode(node);
2351         ir_node  *conv_op;
2352         ir_mode  *conv_mode;
2353
2354         if(get_mode_size_bits(mode) != 32 || !mode_needs_gp_reg(mode))
2355                 return 0;
2356
2357         if(!is_Conv(node))
2358                 return 0;
2359         conv_op   = get_Conv_op(node);
2360         conv_mode = get_irn_mode(conv_op);
2361
2362         if(!mode_is_float(conv_mode))
2363                 return 0;
2364
2365         return 1;
2366 }
2367
2368 /**
2369  * Transform a Store(floatConst).
2370  *
2371  * @return the created ia32 Store node
2372  */
2373 static ir_node *gen_float_const_Store(ir_node *node, ir_node *cns) {
2374         ir_mode  *mode      = get_irn_mode(cns);
2375         int      size       = get_mode_size_bits(mode);
2376         tarval   *tv        = get_Const_tarval(cns);
2377         ir_node  *block     = get_nodes_block(node);
2378         ir_node  *new_block = be_transform_node(block);
2379         ir_node  *ptr       = get_Store_ptr(node);
2380         ir_node  *mem       = get_Store_mem(node);
2381         ir_graph *irg       = current_ir_graph;
2382         dbg_info *dbgi      = get_irn_dbg_info(node);
2383         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2384         int      ofs        = 4;
2385         ir_node  *new_node;
2386         ia32_address_t addr;
2387
2388         unsigned val = get_tarval_sub_bits(tv, 0) |
2389                 (get_tarval_sub_bits(tv, 1) << 8) |
2390                 (get_tarval_sub_bits(tv, 2) << 16) |
2391                 (get_tarval_sub_bits(tv, 3) << 24);
2392         ir_node *imm = create_Immediate(NULL, 0, val);
2393
2394         /* construct store address */
2395         memset(&addr, 0, sizeof(addr));
2396         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2397
2398         if (addr.base == NULL) {
2399                 addr.base = noreg;
2400         } else {
2401                 addr.base = be_transform_node(addr.base);
2402         }
2403
2404         if (addr.index == NULL) {
2405                 addr.index = noreg;
2406         } else {
2407                 addr.index = be_transform_node(addr.index);
2408         }
2409         addr.mem = be_transform_node(mem);
2410
2411         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2412                 addr.index, addr.mem, imm);
2413
2414         set_irn_pinned(new_node, get_irn_pinned(node));
2415         set_ia32_op_type(new_node, ia32_AddrModeD);
2416         set_ia32_ls_mode(new_node, mode_Iu);
2417
2418         set_address(new_node, &addr);
2419
2420         /** add more stores if needed */
2421         while (size > 32) {
2422                 unsigned val = get_tarval_sub_bits(tv, ofs) |
2423                         (get_tarval_sub_bits(tv, ofs + 1) << 8) |
2424                         (get_tarval_sub_bits(tv, ofs + 2) << 16) |
2425                         (get_tarval_sub_bits(tv, ofs + 3) << 24);
2426                 ir_node *imm = create_Immediate(NULL, 0, val);
2427
2428                 addr.offset += 4;
2429                 addr.mem = new_node;
2430
2431                 new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2432                         addr.index, addr.mem, imm);
2433
2434                 set_irn_pinned(new_node, get_irn_pinned(node));
2435                 set_ia32_op_type(new_node, ia32_AddrModeD);
2436                 set_ia32_ls_mode(new_node, mode_Iu);
2437
2438                 set_address(new_node, &addr);
2439                 size -= 32;
2440                 ofs  += 4;
2441         }
2442
2443         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2444         return new_node;
2445 }
2446
2447 /**
2448  * Generate a vfist or vfisttp instruction.
2449  */
2450 static ir_node *gen_vfist(dbg_info *dbgi, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index,
2451                           ir_node *mem,  ir_node *val, ir_node **fist)
2452 {
2453         ir_node *new_node;
2454
2455         if (ia32_cg_config.use_fisttp) {
2456                 /* Note: fisttp ALWAYS pop the tos. We have to ensure here that the value is copied
2457                 if other users exists */
2458                 const arch_register_class_t *reg_class = &ia32_reg_classes[CLASS_ia32_vfp];
2459                 ir_node *vfisttp = new_rd_ia32_vfisttp(dbgi, irg, block, base, index, mem, val);
2460                 ir_node *value   = new_r_Proj(irg, block, vfisttp, mode_E, pn_ia32_vfisttp_res);
2461                 be_new_Keep(reg_class, irg, block, 1, &value);
2462
2463                 new_node = new_r_Proj(irg, block, vfisttp, mode_M, pn_ia32_vfisttp_M);
2464                 *fist    = vfisttp;
2465         } else {
2466                 ir_node *trunc_mode = ia32_new_Fpu_truncate(env_cg);
2467
2468                 /* do a fist */
2469                 new_node = new_rd_ia32_vfist(dbgi, irg, block, base, index, mem, val, trunc_mode);
2470                 *fist    = new_node;
2471         }
2472         return new_node;
2473 }
2474 /**
2475  * Transforms a normal Store.
2476  *
2477  * @return the created ia32 Store node
2478  */
2479 static ir_node *gen_normal_Store(ir_node *node)
2480 {
2481         ir_node  *val       = get_Store_value(node);
2482         ir_mode  *mode      = get_irn_mode(val);
2483         ir_node  *block     = get_nodes_block(node);
2484         ir_node  *new_block = be_transform_node(block);
2485         ir_node  *ptr       = get_Store_ptr(node);
2486         ir_node  *mem       = get_Store_mem(node);
2487         ir_graph *irg       = current_ir_graph;
2488         dbg_info *dbgi      = get_irn_dbg_info(node);
2489         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2490         ir_node  *new_val, *new_node, *store;
2491         ia32_address_t addr;
2492
2493         /* check for destination address mode */
2494         new_node = try_create_dest_am(node);
2495         if (new_node != NULL)
2496                 return new_node;
2497
2498         /* construct store address */
2499         memset(&addr, 0, sizeof(addr));
2500         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2501
2502         if (addr.base == NULL) {
2503                 addr.base = noreg;
2504         } else {
2505                 addr.base = be_transform_node(addr.base);
2506         }
2507
2508         if (addr.index == NULL) {
2509                 addr.index = noreg;
2510         } else {
2511                 addr.index = be_transform_node(addr.index);
2512         }
2513         addr.mem = be_transform_node(mem);
2514
2515         if (mode_is_float(mode)) {
2516                 /* Convs (and strict-Convs) before stores are unnecessary if the mode
2517                    is the same. */
2518                 while (is_Conv(val) && mode == get_irn_mode(val)) {
2519                         val = get_Conv_op(val);
2520                 }
2521                 new_val = be_transform_node(val);
2522                 if (ia32_cg_config.use_sse2) {
2523                         new_node = new_rd_ia32_xStore(dbgi, irg, new_block, addr.base,
2524                                                       addr.index, addr.mem, new_val);
2525                 } else {
2526                         new_node = new_rd_ia32_vfst(dbgi, irg, new_block, addr.base,
2527                                                     addr.index, addr.mem, new_val, mode);
2528                 }
2529                 store = new_node;
2530         } else if (!ia32_cg_config.use_sse2 && is_float_to_int32_conv(val)) {
2531                 val = get_Conv_op(val);
2532
2533                 /* We can skip ALL Convs (and strict-Convs) before stores. */
2534                 while (is_Conv(val)) {
2535                         val = get_Conv_op(val);
2536                 }
2537                 new_val  = be_transform_node(val);
2538                 new_node = gen_vfist(dbgi, irg, new_block, addr.base, addr.index, addr.mem, new_val, &store);
2539         } else {
2540                 new_val = create_immediate_or_transform(val, 0);
2541                 assert(mode != mode_b);
2542
2543                 if (get_mode_size_bits(mode) == 8) {
2544                         new_node = new_rd_ia32_Store8Bit(dbgi, irg, new_block, addr.base,
2545                                                          addr.index, addr.mem, new_val);
2546                 } else {
2547                         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2548                                                      addr.index, addr.mem, new_val);
2549                 }
2550                 store = new_node;
2551         }
2552
2553         set_irn_pinned(store, get_irn_pinned(node));
2554         set_ia32_op_type(store, ia32_AddrModeD);
2555         set_ia32_ls_mode(store, mode);
2556
2557         set_address(store, &addr);
2558         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2559
2560         return new_node;
2561 }
2562
2563 /**
2564  * Transforms a Store.
2565  *
2566  * @return the created ia32 Store node
2567  */
2568 static ir_node *gen_Store(ir_node *node)
2569 {
2570         ir_node  *val  = get_Store_value(node);
2571         ir_mode  *mode = get_irn_mode(val);
2572
2573         if (mode_is_float(mode) && is_Const(val)) {
2574                 int transform = 1;
2575
2576                 /* we are storing a floating point constant */
2577                 if (ia32_cg_config.use_sse2) {
2578                         transform = !is_simple_sse_Const(val);
2579                 } else {
2580                         transform = !is_simple_x87_Const(val);
2581                 }
2582                 if (transform)
2583                         return gen_float_const_Store(node, val);
2584         }
2585         return gen_normal_Store(node);
2586 }
2587
2588 /**
2589  * Transforms a Switch.
2590  *
2591  * @return the created ia32 SwitchJmp node
2592  */
2593 static ir_node *create_Switch(ir_node *node)
2594 {
2595         ir_graph *irg        = current_ir_graph;
2596         dbg_info *dbgi       = get_irn_dbg_info(node);
2597         ir_node  *block      = be_transform_node(get_nodes_block(node));
2598         ir_node  *sel        = get_Cond_selector(node);
2599         ir_node  *new_sel    = be_transform_node(sel);
2600         int       switch_min = INT_MAX;
2601         int       switch_max = INT_MIN;
2602         long      default_pn = get_Cond_defaultProj(node);
2603         ir_node  *new_node;
2604         const ir_edge_t *edge;
2605
2606         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2607
2608         /* determine the smallest switch case value */
2609         foreach_out_edge(node, edge) {
2610                 ir_node *proj = get_edge_src_irn(edge);
2611                 long     pn   = get_Proj_proj(proj);
2612                 if(pn == default_pn)
2613                         continue;
2614
2615                 if(pn < switch_min)
2616                         switch_min = pn;
2617                 if(pn > switch_max)
2618                         switch_max = pn;
2619         }
2620
2621         if((unsigned) (switch_max - switch_min) > 256000) {
2622                 panic("Size of switch %+F bigger than 256000", node);
2623         }
2624
2625         if (switch_min != 0) {
2626                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2627
2628                 /* if smallest switch case is not 0 we need an additional sub */
2629                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2630                 add_ia32_am_offs_int(new_sel, -switch_min);
2631                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2632
2633                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2634         }
2635
2636         new_node = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel, default_pn);
2637         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2638
2639         return new_node;
2640 }
2641
2642 /**
2643  * Transform a Cond node.
2644  */
2645 static ir_node *gen_Cond(ir_node *node) {
2646         ir_node  *block     = get_nodes_block(node);
2647         ir_node  *new_block = be_transform_node(block);
2648         ir_graph *irg       = current_ir_graph;
2649         dbg_info *dbgi      = get_irn_dbg_info(node);
2650         ir_node  *sel       = get_Cond_selector(node);
2651         ir_mode  *sel_mode  = get_irn_mode(sel);
2652         ir_node  *flags     = NULL;
2653         ir_node  *new_node;
2654         pn_Cmp    pnc;
2655
2656         if (sel_mode != mode_b) {
2657                 return create_Switch(node);
2658         }
2659
2660         /* we get flags from a Cmp */
2661         flags = get_flags_node(sel, &pnc);
2662
2663         new_node = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2664         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2665
2666         return new_node;
2667 }
2668
2669 /**
2670  * Transforms a CopyB node.
2671  *
2672  * @return The transformed node.
2673  */
2674 static ir_node *gen_CopyB(ir_node *node) {
2675         ir_node  *block    = be_transform_node(get_nodes_block(node));
2676         ir_node  *src      = get_CopyB_src(node);
2677         ir_node  *new_src  = be_transform_node(src);
2678         ir_node  *dst      = get_CopyB_dst(node);
2679         ir_node  *new_dst  = be_transform_node(dst);
2680         ir_node  *mem      = get_CopyB_mem(node);
2681         ir_node  *new_mem  = be_transform_node(mem);
2682         ir_node  *res      = NULL;
2683         ir_graph *irg      = current_ir_graph;
2684         dbg_info *dbgi     = get_irn_dbg_info(node);
2685         int      size      = get_type_size_bytes(get_CopyB_type(node));
2686         int      rem;
2687
2688         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2689         /* then we need the size explicitly in ECX.                    */
2690         if (size >= 32 * 4) {
2691                 rem = size & 0x3; /* size % 4 */
2692                 size >>= 2;
2693
2694                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2695                 add_irn_dep(res, get_irg_frame(irg));
2696
2697                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem, rem);
2698         } else {
2699                 if(size == 0) {
2700                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2701                                    node);
2702                 }
2703                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem, size);
2704         }
2705
2706         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2707
2708         return res;
2709 }
2710
2711 static ir_node *gen_be_Copy(ir_node *node)
2712 {
2713         ir_node *new_node = be_duplicate_node(node);
2714         ir_mode *mode     = get_irn_mode(new_node);
2715
2716         if (mode_needs_gp_reg(mode)) {
2717                 set_irn_mode(new_node, mode_Iu);
2718         }
2719
2720         return new_node;
2721 }
2722
2723 static ir_node *create_Fucom(ir_node *node)
2724 {
2725         ir_graph *irg       = current_ir_graph;
2726         dbg_info *dbgi      = get_irn_dbg_info(node);
2727         ir_node  *block     = get_nodes_block(node);
2728         ir_node  *new_block = be_transform_node(block);
2729         ir_node  *left      = get_Cmp_left(node);
2730         ir_node  *new_left  = be_transform_node(left);
2731         ir_node  *right     = get_Cmp_right(node);
2732         ir_node  *new_right;
2733         ir_node  *new_node;
2734
2735         if(ia32_cg_config.use_fucomi) {
2736                 new_right = be_transform_node(right);
2737                 new_node  = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left,
2738                                                 new_right, 0);
2739                 set_ia32_commutative(new_node);
2740                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2741         } else {
2742                 if(ia32_cg_config.use_ftst && is_Const_0(right)) {
2743                         new_node = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left,
2744                                                            0);
2745                 } else {
2746                         new_right = be_transform_node(right);
2747                         new_node  = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2748                                                                                                  new_right, 0);
2749                 }
2750
2751                 set_ia32_commutative(new_node);
2752
2753                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2754
2755                 new_node = new_rd_ia32_Sahf(dbgi, irg, new_block, new_node);
2756                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2757         }
2758
2759         return new_node;
2760 }
2761
2762 static ir_node *create_Ucomi(ir_node *node)
2763 {
2764         ir_graph *irg       = current_ir_graph;
2765         dbg_info *dbgi      = get_irn_dbg_info(node);
2766         ir_node  *src_block = get_nodes_block(node);
2767         ir_node  *new_block = be_transform_node(src_block);
2768         ir_node  *left      = get_Cmp_left(node);
2769         ir_node  *right     = get_Cmp_right(node);
2770         ir_node  *new_node;
2771         ia32_address_mode_t  am;
2772         ia32_address_t      *addr = &am.addr;
2773
2774         match_arguments(&am, src_block, left, right, NULL,
2775                         match_commutative | match_am);
2776
2777         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2778                                      addr->mem, am.new_op1, am.new_op2,
2779                                      am.ins_permuted);
2780         set_am_attributes(new_node, &am);
2781
2782         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2783
2784         new_node = fix_mem_proj(new_node, &am);
2785
2786         return new_node;
2787 }
2788
2789 /**
2790  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2791  * to fold an and into a test node
2792  */
2793 static int can_fold_test_and(ir_node *node)
2794 {
2795         const ir_edge_t *edge;
2796
2797         /** we can only have eq and lg projs */
2798         foreach_out_edge(node, edge) {
2799                 ir_node *proj = get_edge_src_irn(edge);
2800                 pn_Cmp   pnc  = get_Proj_proj(proj);
2801                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2802                         return 0;
2803         }
2804
2805         return 1;
2806 }
2807
2808 /**
2809  * Generate code for a Cmp.
2810  */
2811 static ir_node *gen_Cmp(ir_node *node)
2812 {
2813         ir_graph *irg       = current_ir_graph;
2814         dbg_info *dbgi      = get_irn_dbg_info(node);
2815         ir_node  *block     = get_nodes_block(node);
2816         ir_node  *new_block = be_transform_node(block);
2817         ir_node  *left      = get_Cmp_left(node);
2818         ir_node  *right     = get_Cmp_right(node);
2819         ir_mode  *cmp_mode  = get_irn_mode(left);
2820         ir_node  *new_node;
2821         ia32_address_mode_t  am;
2822         ia32_address_t      *addr = &am.addr;
2823         int                  cmp_unsigned;
2824
2825         if(mode_is_float(cmp_mode)) {
2826                 if (ia32_cg_config.use_sse2) {
2827                         return create_Ucomi(node);
2828                 } else {
2829                         return create_Fucom(node);
2830                 }
2831         }
2832
2833         assert(mode_needs_gp_reg(cmp_mode));
2834
2835         /* we prefer the Test instruction where possible except cases where
2836          * we can use SourceAM */
2837         cmp_unsigned = !mode_is_signed(cmp_mode);
2838         if (is_Const_0(right)) {
2839                 if (is_And(left) &&
2840                                 get_irn_n_edges(left) == 1 &&
2841                                 can_fold_test_and(node)) {
2842                         /* Test(and_left, and_right) */
2843                         ir_node *and_left  = get_And_left(left);
2844                         ir_node *and_right = get_And_right(left);
2845                         ir_mode *mode      = get_irn_mode(and_left);
2846
2847                         match_arguments(&am, block, and_left, and_right, NULL,
2848                                         match_commutative |
2849                                         match_am | match_8bit_am | match_16bit_am |
2850                                         match_am_and_immediates | match_immediate |
2851                                         match_8bit | match_16bit);
2852                         if (get_mode_size_bits(mode) == 8) {
2853                                 new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2854                                                                 addr->index, addr->mem, am.new_op1,
2855                                                                 am.new_op2, am.ins_permuted,
2856                                                                 cmp_unsigned);
2857                         } else {
2858                                 new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2859                                                             addr->index, addr->mem, am.new_op1,
2860                                                             am.new_op2, am.ins_permuted, cmp_unsigned);
2861                         }
2862                 } else {
2863                         match_arguments(&am, block, NULL, left, NULL,
2864                                         match_am | match_8bit_am | match_16bit_am |
2865                                         match_8bit | match_16bit);
2866                         if (am.op_type == ia32_AddrModeS) {
2867                                 /* Cmp(AM, 0) */
2868                                 ir_node *imm_zero = try_create_Immediate(right, 0);
2869                                 if (get_mode_size_bits(cmp_mode) == 8) {
2870                                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2871                                                                        addr->index, addr->mem, am.new_op2,
2872                                                                        imm_zero, am.ins_permuted,
2873                                                                        cmp_unsigned);
2874                                 } else {
2875                                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2876                                                                    addr->index, addr->mem, am.new_op2,
2877                                                                    imm_zero, am.ins_permuted, cmp_unsigned);
2878                                 }
2879                         } else {
2880                                 /* Test(left, left) */
2881                                 if (get_mode_size_bits(cmp_mode) == 8) {
2882                                         new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2883                                                                         addr->index, addr->mem, am.new_op2,
2884                                                                         am.new_op2, am.ins_permuted,
2885                                                                         cmp_unsigned);
2886                                 } else {
2887                                         new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2888                                                                     addr->index, addr->mem, am.new_op2,
2889                                                                     am.new_op2, am.ins_permuted,
2890                                                                     cmp_unsigned);
2891                                 }
2892                         }
2893                 }
2894         } else {
2895                 /* Cmp(left, right) */
2896                 match_arguments(&am, block, left, right, NULL,
2897                                 match_commutative | match_am | match_8bit_am |
2898                                 match_16bit_am | match_am_and_immediates |
2899                                 match_immediate | match_8bit | match_16bit);
2900                 if (get_mode_size_bits(cmp_mode) == 8) {
2901                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2902                                                        addr->index, addr->mem, am.new_op1,
2903                                                        am.new_op2, am.ins_permuted,
2904                                                        cmp_unsigned);
2905                 } else {
2906                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2907                                                    addr->index, addr->mem, am.new_op1,
2908                                                    am.new_op2, am.ins_permuted, cmp_unsigned);
2909                 }
2910         }
2911         set_am_attributes(new_node, &am);
2912         assert(cmp_mode != NULL);
2913         set_ia32_ls_mode(new_node, cmp_mode);
2914
2915         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2916
2917         new_node = fix_mem_proj(new_node, &am);
2918
2919         return new_node;
2920 }
2921
2922 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
2923                             pn_Cmp pnc)
2924 {
2925         ir_graph            *irg           = current_ir_graph;
2926         dbg_info            *dbgi          = get_irn_dbg_info(node);
2927         ir_node             *block         = get_nodes_block(node);
2928         ir_node             *new_block     = be_transform_node(block);
2929         ir_node             *val_true      = get_Psi_val(node, 0);
2930         ir_node             *val_false     = get_Psi_default(node);
2931         ir_node             *new_node;
2932         match_flags_t        match_flags;
2933         ia32_address_mode_t  am;
2934         ia32_address_t      *addr;
2935
2936         assert(ia32_cg_config.use_cmov);
2937         assert(mode_needs_gp_reg(get_irn_mode(val_true)));
2938
2939         addr = &am.addr;
2940
2941         match_flags = match_commutative | match_am | match_16bit_am |
2942                       match_mode_neutral;
2943
2944         match_arguments(&am, block, val_false, val_true, flags, match_flags);
2945
2946         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2947                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2948                                     am.ins_permuted, pnc);
2949         set_am_attributes(new_node, &am);
2950
2951         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2952
2953         new_node = fix_mem_proj(new_node, &am);
2954
2955         return new_node;
2956 }
2957
2958 /**
2959  * Creates a ia32 Setcc instruction.
2960  */
2961 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2962                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2963                                  int ins_permuted)
2964 {
2965         ir_graph *irg   = current_ir_graph;
2966         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2967         ir_node  *nomem = new_NoMem();
2968         ir_mode  *mode  = get_irn_mode(orig_node);
2969         ir_node  *new_node;
2970
2971         new_node = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2972         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2973
2974         /* we might need to conv the result up */
2975         if (get_mode_size_bits(mode) > 8) {
2976                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2977                                                     nomem, new_node, mode_Bu);
2978                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2979         }
2980
2981         return new_node;
2982 }
2983
2984 /**
2985  * Create instruction for an unsigned Difference or Zero.
2986  */
2987 static ir_node *create_Doz(ir_node *psi, ir_node *a, ir_node *b) {
2988         ir_graph *irg   = current_ir_graph;
2989         ir_mode  *mode  = get_irn_mode(psi);
2990         ir_node  *new_node, *sub, *sbb, *eflags, *block, *noreg, *tmpreg, *nomem;
2991         dbg_info *dbgi;
2992
2993         new_node = gen_binop(psi, a, b, new_rd_ia32_Sub,
2994                 match_mode_neutral | match_am | match_immediate | match_two_users);
2995
2996         block = get_nodes_block(new_node);
2997
2998         if (is_Proj(new_node)) {
2999                 sub = get_Proj_pred(new_node);
3000                 assert(is_ia32_Sub(sub));
3001         } else {
3002                 sub = new_node;
3003                 set_irn_mode(sub, mode_T);
3004                 new_node = new_rd_Proj(NULL, irg, block, sub, mode, pn_ia32_res);
3005         }
3006         eflags = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_Sub_flags);
3007
3008         dbgi   = get_irn_dbg_info(psi);
3009         noreg  = ia32_new_NoReg_gp(env_cg);
3010         tmpreg = new_rd_ia32_ProduceVal(dbgi, irg, block);
3011         nomem  = new_NoMem();
3012         sbb    = new_rd_ia32_Sbb(dbgi, irg, block, noreg, noreg, nomem, tmpreg, tmpreg, eflags);
3013
3014         new_node = new_rd_ia32_And(dbgi, irg, block, noreg, noreg, nomem, new_node, sbb);
3015         set_ia32_commutative(new_node);
3016         return new_node;
3017 }
3018
3019 /**
3020  * Transforms a Psi node into CMov.
3021  *
3022  * @return The transformed node.
3023  */
3024 static ir_node *gen_Psi(ir_node *node)
3025 {
3026         dbg_info *dbgi        = get_irn_dbg_info(node);
3027         ir_node  *block       = get_nodes_block(node);
3028         ir_node  *new_block   = be_transform_node(block);
3029         ir_node  *psi_true    = get_Psi_val(node, 0);
3030         ir_node  *psi_default = get_Psi_default(node);
3031         ir_node  *cond        = get_Psi_cond(node, 0);
3032         ir_mode  *mode        = get_irn_mode(node);
3033         pn_Cmp   pnc;
3034
3035         assert(get_Psi_n_conds(node) == 1);
3036         assert(get_irn_mode(cond) == mode_b);
3037
3038         /* Note: a Psi node uses a Load two times IFF it's used in the compare AND in the result */
3039         if (mode_is_float(mode)) {
3040                 ir_node  *cmp         = get_Proj_pred(cond);
3041                 ir_node  *cmp_left    = get_Cmp_left(cmp);
3042                 ir_node  *cmp_right   = get_Cmp_right(cmp);
3043                 pn_Cmp   pnc          = get_Proj_proj(cond);
3044
3045                 if (ia32_cg_config.use_sse2) {
3046                         if (pnc == pn_Cmp_Lt || pnc == pn_Cmp_Le) {
3047                                 if (cmp_left == psi_true && cmp_right == psi_default) {
3048                                         /* psi(a <= b, a, b) => MIN */
3049                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
3050                                          match_commutative | match_am | match_two_users);
3051                                 } else if (cmp_left == psi_default && cmp_right == psi_true) {
3052                                         /* psi(a <= b, b, a) => MAX */
3053                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
3054                                          match_commutative | match_am | match_two_users);
3055                                 }
3056                         } else if (pnc == pn_Cmp_Gt || pnc == pn_Cmp_Ge) {
3057                                 if (cmp_left == psi_true && cmp_right == psi_default) {
3058                                         /* psi(a >= b, a, b) => MAX */
3059                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
3060                                          match_commutative | match_am | match_two_users);
3061                                 } else if (cmp_left == psi_default && cmp_right == psi_true) {
3062                                         /* psi(a >= b, b, a) => MIN */
3063                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
3064                                          match_commutative | match_am | match_two_users);
3065                                 }
3066                         }
3067                 }
3068                 panic("cannot transform floating point Psi");
3069
3070         } else {
3071                 ir_node *flags;
3072                 ir_node *new_node;
3073
3074                 assert(mode_needs_gp_reg(mode));
3075
3076                 if (is_Proj(cond)) {
3077                         ir_node *cmp = get_Proj_pred(cond);
3078                         if (is_Cmp(cmp)) {
3079                                 ir_node  *cmp_left    = get_Cmp_left(cmp);
3080                                 ir_node  *cmp_right   = get_Cmp_right(cmp);
3081                                 pn_Cmp   pnc          = get_Proj_proj(cond);
3082
3083                                 /* check for unsigned Doz first */
3084                                 if ((pnc & pn_Cmp_Gt) && !mode_is_signed(mode) &&
3085                                         is_Const_0(psi_default) && is_Sub(psi_true) &&
3086                                         get_Sub_left(psi_true) == cmp_left && get_Sub_right(psi_true) == cmp_right) {
3087                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
3088                                         return create_Doz(node, cmp_left, cmp_right);
3089                                 } else if ((pnc & pn_Cmp_Lt) && !mode_is_signed(mode) &&
3090                                         is_Const_0(psi_true) && is_Sub(psi_default) &&
3091                                         get_Sub_left(psi_default) == cmp_left && get_Sub_right(psi_default) == cmp_right) {
3092                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
3093                                         return create_Doz(node, cmp_left, cmp_right);
3094                                 }
3095                         }
3096                 }
3097
3098                 flags = get_flags_node(cond, &pnc);
3099
3100                 if (is_Const(psi_true) && is_Const(psi_default)) {
3101                         /* both are const, good */
3102                         if (is_Const_1(psi_true) && is_Const_0(psi_default)) {
3103                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/0);
3104                         } else if (is_Const_0(psi_true) && is_Const_1(psi_default)) {
3105                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/1);
3106                         } else {
3107                                 /* Not that simple. */
3108                                 goto need_cmov;
3109                         }
3110                 } else {
3111 need_cmov:
3112                         new_node = create_CMov(node, cond, flags, pnc);
3113                 }
3114                 return new_node;
3115         }
3116 }
3117
3118
3119 /**
3120  * Create a conversion from x87 state register to general purpose.
3121  */
3122 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
3123         ir_node         *block      = be_transform_node(get_nodes_block(node));
3124         ir_node         *op         = get_Conv_op(node);
3125         ir_node         *new_op     = be_transform_node(op);
3126         ia32_code_gen_t *cg         = env_cg;
3127         ir_graph        *irg        = current_ir_graph;
3128         dbg_info        *dbgi       = get_irn_dbg_info(node);
3129         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
3130         ir_mode         *mode       = get_irn_mode(node);
3131         ir_node         *fist, *load, *mem;
3132
3133         mem = gen_vfist(dbgi, irg, block, get_irg_frame(irg), noreg, new_NoMem(), new_op, &fist);
3134         set_irn_pinned(fist, op_pin_state_floats);
3135         set_ia32_use_frame(fist);
3136         set_ia32_op_type(fist, ia32_AddrModeD);
3137
3138         assert(get_mode_size_bits(mode) <= 32);
3139         /* exception we can only store signed 32 bit integers, so for unsigned
3140            we store a 64bit (signed) integer and load the lower bits */
3141         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
3142                 set_ia32_ls_mode(fist, mode_Ls);
3143         } else {
3144                 set_ia32_ls_mode(fist, mode_Is);
3145         }
3146         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
3147
3148         /* do a Load */
3149         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, mem);
3150
3151         set_irn_pinned(load, op_pin_state_floats);
3152         set_ia32_use_frame(load);
3153         set_ia32_op_type(load, ia32_AddrModeS);
3154         set_ia32_ls_mode(load, mode_Is);
3155         if(get_ia32_ls_mode(fist) == mode_Ls) {
3156                 ia32_attr_t *attr = get_ia32_attr(load);
3157                 attr->data.need_64bit_stackent = 1;
3158         } else {
3159                 ia32_attr_t *attr = get_ia32_attr(load);
3160                 attr->data.need_32bit_stackent = 1;
3161         }
3162         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
3163
3164         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
3165 }
3166
3167 /**
3168  * Creates a x87 strict Conv by placing a Sore and a Load
3169  */
3170 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
3171 {
3172         ir_node  *block    = get_nodes_block(node);
3173         ir_graph *irg      = current_ir_graph;
3174         dbg_info *dbgi     = get_irn_dbg_info(node);
3175         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3176         ir_node  *nomem    = new_NoMem();
3177         ir_node  *frame    = get_irg_frame(irg);
3178         ir_node  *store, *load;
3179         ir_node  *new_node;
3180
3181         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
3182                                  tgt_mode);
3183         set_ia32_use_frame(store);
3184         set_ia32_op_type(store, ia32_AddrModeD);
3185         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
3186
3187         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
3188                                 tgt_mode);
3189         set_ia32_use_frame(load);
3190         set_ia32_op_type(load, ia32_AddrModeS);
3191         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
3192
3193         new_node = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
3194         return new_node;
3195 }
3196
3197 /**
3198  * Create a conversion from general purpose to x87 register
3199  */
3200 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
3201         ir_node  *src_block = get_nodes_block(node);
3202         ir_node  *block     = be_transform_node(src_block);
3203         ir_graph *irg       = current_ir_graph;
3204         dbg_info *dbgi      = get_irn_dbg_info(node);
3205         ir_node  *op        = get_Conv_op(node);
3206         ir_node  *new_op    = NULL;
3207         ir_node  *noreg;
3208         ir_node  *nomem;
3209         ir_mode  *mode;
3210         ir_mode  *store_mode;
3211         ir_node  *fild;
3212         ir_node  *store;
3213         ir_node  *new_node;
3214         int       src_bits;
3215
3216         /* fild can use source AM if the operand is a signed 32bit integer */
3217         if (src_mode == mode_Is) {
3218                 ia32_address_mode_t am;
3219
3220                 match_arguments(&am, src_block, NULL, op, NULL,
3221                                 match_am | match_try_am);
3222                 if (am.op_type == ia32_AddrModeS) {
3223                         ia32_address_t *addr = &am.addr;
3224
3225                         fild     = new_rd_ia32_vfild(dbgi, irg, block, addr->base,
3226                                                      addr->index, addr->mem);
3227                         new_node = new_r_Proj(irg, block, fild, mode_vfp,
3228                                               pn_ia32_vfild_res);
3229
3230                         set_am_attributes(fild, &am);
3231                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
3232
3233                         fix_mem_proj(fild, &am);
3234
3235                         return new_node;
3236                 }
3237         }
3238         if(new_op == NULL) {
3239                 new_op = be_transform_node(op);
3240         }
3241
3242         noreg  = ia32_new_NoReg_gp(env_cg);
3243         nomem  = new_NoMem();
3244         mode   = get_irn_mode(op);
3245
3246         /* first convert to 32 bit signed if necessary */
3247         src_bits = get_mode_size_bits(src_mode);
3248         if (src_bits == 8) {
3249                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
3250                                                   new_op, src_mode);
3251                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3252                 mode = mode_Is;
3253         } else if (src_bits < 32) {
3254                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
3255                                               new_op, src_mode);
3256                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3257                 mode = mode_Is;
3258         }
3259
3260         assert(get_mode_size_bits(mode) == 32);
3261
3262         /* do a store */
3263         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
3264                                   new_op);
3265
3266         set_ia32_use_frame(store);
3267         set_ia32_op_type(store, ia32_AddrModeD);
3268         set_ia32_ls_mode(store, mode_Iu);
3269
3270         /* exception for 32bit unsigned, do a 64bit spill+load */
3271         if(!mode_is_signed(mode)) {
3272                 ir_node *in[2];
3273                 /* store a zero */
3274                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
3275
3276                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
3277                                                         get_irg_frame(irg), noreg, nomem,
3278                                                         zero_const);
3279
3280                 set_ia32_use_frame(zero_store);
3281                 set_ia32_op_type(zero_store, ia32_AddrModeD);
3282                 add_ia32_am_offs_int(zero_store, 4);
3283                 set_ia32_ls_mode(zero_store, mode_Iu);
3284
3285                 in[0] = zero_store;
3286                 in[1] = store;
3287
3288                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
3289                 store_mode = mode_Ls;
3290         } else {
3291                 store_mode = mode_Is;
3292         }
3293
3294         /* do a fild */
3295         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
3296
3297         set_ia32_use_frame(fild);
3298         set_ia32_op_type(fild, ia32_AddrModeS);
3299         set_ia32_ls_mode(fild, store_mode);
3300
3301         new_node = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
3302
3303         return new_node;
3304 }
3305
3306 /**
3307  * Create a conversion from one integer mode into another one
3308  */
3309 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
3310                                 dbg_info *dbgi, ir_node *block, ir_node *op,
3311                                 ir_node *node)
3312 {
3313         ir_graph *irg       = current_ir_graph;
3314         int       src_bits  = get_mode_size_bits(src_mode);
3315         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3316         ir_node  *new_block = be_transform_node(block);
3317         ir_node  *new_node;
3318         ir_mode  *smaller_mode;
3319         int       smaller_bits;
3320         ia32_address_mode_t  am;
3321         ia32_address_t      *addr = &am.addr;
3322
3323         (void) node;
3324         if (src_bits < tgt_bits) {
3325                 smaller_mode = src_mode;
3326                 smaller_bits = src_bits;
3327         } else {
3328                 smaller_mode = tgt_mode;
3329                 smaller_bits = tgt_bits;
3330         }
3331
3332 #ifdef DEBUG_libfirm
3333         if(is_Const(op)) {
3334                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
3335                            op);
3336         }
3337 #endif
3338
3339         match_arguments(&am, block, NULL, op, NULL,
3340                         match_8bit | match_16bit |
3341                         match_am | match_8bit_am | match_16bit_am);
3342         if (smaller_bits == 8) {
3343                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
3344                                                     addr->index, addr->mem, am.new_op2,
3345                                                     smaller_mode);
3346         } else {
3347                 new_node = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
3348                                                 addr->index, addr->mem, am.new_op2,
3349                                                 smaller_mode);
3350         }
3351         set_am_attributes(new_node, &am);
3352         /* match_arguments assume that out-mode = in-mode, this isn't true here
3353          * so fix it */
3354         set_ia32_ls_mode(new_node, smaller_mode);
3355         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3356         new_node = fix_mem_proj(new_node, &am);
3357         return new_node;
3358 }
3359
3360 /**
3361  * Transforms a Conv node.
3362  *
3363  * @return The created ia32 Conv node
3364  */
3365 static ir_node *gen_Conv(ir_node *node) {
3366         ir_node  *block     = get_nodes_block(node);
3367         ir_node  *new_block = be_transform_node(block);
3368         ir_node  *op        = get_Conv_op(node);
3369         ir_node  *new_op    = NULL;
3370         ir_graph *irg       = current_ir_graph;
3371         dbg_info *dbgi      = get_irn_dbg_info(node);
3372         ir_mode  *src_mode  = get_irn_mode(op);
3373         ir_mode  *tgt_mode  = get_irn_mode(node);
3374         int       src_bits  = get_mode_size_bits(src_mode);
3375         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3376         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3377         ir_node  *nomem     = new_rd_NoMem(irg);
3378         ir_node  *res       = NULL;
3379
3380         if (src_mode == mode_b) {
3381                 assert(mode_is_int(tgt_mode) || mode_is_reference(tgt_mode));
3382                 /* nothing to do, we already model bools as 0/1 ints */
3383                 return be_transform_node(op);
3384         }
3385
3386         if (src_mode == tgt_mode) {
3387                 if (get_Conv_strict(node)) {
3388                         if (ia32_cg_config.use_sse2) {
3389                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
3390                                 return be_transform_node(op);
3391                         }
3392                 } else {
3393                         /* this should be optimized already, but who knows... */
3394                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
3395                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3396                         return be_transform_node(op);
3397                 }
3398         }
3399
3400         if (mode_is_float(src_mode)) {
3401                 new_op = be_transform_node(op);
3402                 /* we convert from float ... */
3403                 if (mode_is_float(tgt_mode)) {
3404                         if(src_mode == mode_E && tgt_mode == mode_D
3405                                         && !get_Conv_strict(node)) {
3406                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3407                                 return new_op;
3408                         }
3409
3410                         /* ... to float */
3411                         if (ia32_cg_config.use_sse2) {
3412                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3413                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
3414                                                              nomem, new_op);
3415                                 set_ia32_ls_mode(res, tgt_mode);
3416                         } else {
3417                                 if(get_Conv_strict(node)) {
3418                                         res = gen_x87_strict_conv(tgt_mode, new_op);
3419                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3420                                         return res;
3421                                 }
3422                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3423                                 return new_op;
3424                         }
3425                 } else {
3426                         /* ... to int */
3427                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3428                         if (ia32_cg_config.use_sse2) {
3429                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
3430                                                             nomem, new_op);
3431                                 set_ia32_ls_mode(res, src_mode);
3432                         } else {
3433                                 return gen_x87_fp_to_gp(node);
3434                         }
3435                 }
3436         } else {
3437                 /* we convert from int ... */
3438                 if (mode_is_float(tgt_mode)) {
3439                         /* ... to float */
3440                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3441                         if (ia32_cg_config.use_sse2) {
3442                                 new_op = be_transform_node(op);
3443                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
3444                                                             nomem, new_op);
3445                                 set_ia32_ls_mode(res, tgt_mode);
3446                         } else {
3447                                 res = gen_x87_gp_to_fp(node, src_mode);
3448                                 if(get_Conv_strict(node)) {
3449                                         res = gen_x87_strict_conv(tgt_mode, res);
3450                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
3451                                                            ia32_get_old_node_name(env_cg, node));
3452                                 }
3453                                 return res;
3454                         }
3455                 } else if(tgt_mode == mode_b) {
3456                         /* mode_b lowering already took care that we only have 0/1 values */
3457                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3458                             src_mode, tgt_mode));
3459                         return be_transform_node(op);
3460                 } else {
3461                         /* to int */
3462                         if (src_bits == tgt_bits) {
3463                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3464                                     src_mode, tgt_mode));
3465                                 return be_transform_node(op);
3466                         }
3467
3468                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3469                         return res;
3470                 }
3471         }
3472
3473         return res;
3474 }
3475
3476 static int check_immediate_constraint(long val, char immediate_constraint_type)
3477 {
3478         switch (immediate_constraint_type) {
3479         case 0:
3480                 return 1;
3481         case 'I':
3482                 return val >= 0 && val <= 32;
3483         case 'J':
3484                 return val >= 0 && val <= 63;
3485         case 'K':
3486                 return val >= -128 && val <= 127;
3487         case 'L':
3488                 return val == 0xff || val == 0xffff;
3489         case 'M':
3490                 return val >= 0 && val <= 3;
3491         case 'N':
3492                 return val >= 0 && val <= 255;
3493         case 'O':
3494                 return val >= 0 && val <= 127;
3495         default:
3496                 break;
3497         }
3498         panic("Invalid immediate constraint found");
3499         return 0;
3500 }
3501
3502 static ir_node *try_create_Immediate(ir_node *node,
3503                                      char immediate_constraint_type)
3504 {
3505         int          minus         = 0;
3506         tarval      *offset        = NULL;
3507         int          offset_sign   = 0;
3508         long         val = 0;
3509         ir_entity   *symconst_ent  = NULL;
3510         int          symconst_sign = 0;
3511         ir_mode     *mode;
3512         ir_node     *cnst          = NULL;
3513         ir_node     *symconst      = NULL;
3514         ir_node     *new_node;
3515
3516         mode = get_irn_mode(node);
3517         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
3518                 return NULL;
3519         }
3520
3521         if(is_Minus(node)) {
3522                 minus = 1;
3523                 node  = get_Minus_op(node);
3524         }
3525
3526         if(is_Const(node)) {
3527                 cnst        = node;
3528                 symconst    = NULL;
3529                 offset_sign = minus;
3530         } else if(is_SymConst(node)) {
3531                 cnst          = NULL;
3532                 symconst      = node;
3533                 symconst_sign = minus;
3534         } else if(is_Add(node)) {
3535                 ir_node *left  = get_Add_left(node);
3536                 ir_node *right = get_Add_right(node);
3537                 if(is_Const(left) && is_SymConst(right)) {
3538                         cnst          = left;
3539                         symconst      = right;
3540                         symconst_sign = minus;
3541                         offset_sign   = minus;
3542                 } else if(is_SymConst(left) && is_Const(right)) {
3543                         cnst          = right;
3544                         symconst      = left;
3545                         symconst_sign = minus;
3546                         offset_sign   = minus;
3547                 }
3548         } else if(is_Sub(node)) {
3549                 ir_node *left  = get_Sub_left(node);
3550                 ir_node *right = get_Sub_right(node);
3551                 if(is_Const(left) && is_SymConst(right)) {
3552                         cnst          = left;
3553                         symconst      = right;
3554                         symconst_sign = !minus;
3555                         offset_sign   = minus;
3556                 } else if(is_SymConst(left) && is_Const(right)) {
3557                         cnst          = right;
3558                         symconst      = left;
3559                         symconst_sign = minus;
3560                         offset_sign   = !minus;
3561                 }
3562         } else {
3563                 return NULL;
3564         }
3565
3566         if(cnst != NULL) {
3567                 offset = get_Const_tarval(cnst);
3568                 if(tarval_is_long(offset)) {
3569                         val = get_tarval_long(offset);
3570                 } else {
3571                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
3572                                    "long?\n", cnst);
3573                         return NULL;
3574                 }
3575
3576                 if(!check_immediate_constraint(val, immediate_constraint_type))
3577                         return NULL;
3578         }
3579         if(symconst != NULL) {
3580                 if(immediate_constraint_type != 0) {
3581                         /* we need full 32bits for symconsts */
3582                         return NULL;
3583                 }
3584
3585                 /* unfortunately the assembler/linker doesn't support -symconst */
3586                 if(symconst_sign)
3587                         return NULL;
3588
3589                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
3590                         return NULL;
3591                 symconst_ent = get_SymConst_entity(symconst);
3592         }
3593         if(cnst == NULL && symconst == NULL)
3594                 return NULL;
3595
3596         if(offset_sign && offset != NULL) {
3597                 offset = tarval_neg(offset);
3598         }
3599
3600         new_node = create_Immediate(symconst_ent, symconst_sign, val);
3601
3602         return new_node;
3603 }
3604
3605 static ir_node *create_immediate_or_transform(ir_node *node,
3606                                               char immediate_constraint_type)
3607 {
3608         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
3609         if (new_node == NULL) {
3610                 new_node = be_transform_node(node);
3611         }
3612         return new_node;
3613 }
3614
3615 static const arch_register_req_t no_register_req = {
3616         arch_register_req_type_none,
3617         NULL,                         /* regclass */
3618         NULL,                         /* limit bitset */
3619         0,                            /* same pos */
3620         0                             /* different pos */
3621 };
3622
3623 /**
3624  * An assembler constraint.
3625  */
3626 typedef struct constraint_t constraint_t;
3627 struct constraint_t {
3628         int                         is_in;
3629         int                         n_outs;
3630         const arch_register_req_t **out_reqs;
3631
3632         const arch_register_req_t  *req;
3633         unsigned                    immediate_possible;
3634         char                        immediate_type;
3635 };
3636
3637 static void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
3638 {
3639         int                          immediate_possible = 0;
3640         char                         immediate_type     = 0;
3641         unsigned                     limited            = 0;
3642         const arch_register_class_t *cls                = NULL;
3643         ir_graph                    *irg = current_ir_graph;
3644         struct obstack              *obst = get_irg_obstack(irg);
3645         arch_register_req_t         *req;
3646         unsigned                    *limited_ptr = NULL;
3647         int                          p;
3648         int                          same_as = -1;
3649
3650         /* TODO: replace all the asserts with nice error messages */
3651
3652         if(*c == 0) {
3653                 /* a memory constraint: no need to do anything in backend about it
3654                  * (the dependencies are already respected by the memory edge of
3655                  * the node) */
3656                 constraint->req = &no_register_req;
3657                 return;
3658         }
3659
3660         while(*c != 0) {
3661                 switch(*c) {
3662                 case ' ':
3663                 case '\t':
3664                 case '\n':
3665                         break;
3666
3667                 case 'a':
3668                         assert(cls == NULL ||
3669                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3670                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3671                         limited |= 1 << REG_EAX;
3672                         break;
3673                 case 'b':
3674                         assert(cls == NULL ||
3675                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3676                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3677                         limited |= 1 << REG_EBX;
3678                         break;
3679                 case 'c':
3680                         assert(cls == NULL ||
3681                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3682                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3683                         limited |= 1 << REG_ECX;
3684                         break;
3685                 case 'd':
3686                         assert(cls == NULL ||
3687                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3688                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3689                         limited |= 1 << REG_EDX;
3690                         break;
3691                 case 'D':
3692                         assert(cls == NULL ||
3693                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3694                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3695                         limited |= 1 << REG_EDI;
3696                         break;
3697                 case 'S':
3698                         assert(cls == NULL ||
3699                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3700                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3701                         limited |= 1 << REG_ESI;
3702                         break;
3703                 case 'Q':
3704                 case 'q': /* q means lower part of the regs only, this makes no
3705                                    * difference to Q for us (we only assigne whole registers) */
3706                         assert(cls == NULL ||
3707                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3708                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3709                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3710                                    1 << REG_EDX;
3711                         break;
3712                 case 'A':
3713                         assert(cls == NULL ||
3714                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3715                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3716                         limited |= 1 << REG_EAX | 1 << REG_EDX;
3717                         break;
3718                 case 'l':
3719                         assert(cls == NULL ||
3720                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3721                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3722                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3723                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
3724                                    1 << REG_EBP;
3725                         break;
3726
3727                 case 'R':
3728                 case 'r':
3729                 case 'p':
3730                         assert(cls == NULL);
3731                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3732                         break;
3733
3734                 case 'f':
3735                 case 't':
3736                 case 'u':
3737                         /* TODO: mark values so the x87 simulator knows about t and u */
3738                         assert(cls == NULL);
3739                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3740                         break;
3741
3742                 case 'Y':
3743                 case 'x':
3744                         assert(cls == NULL);
3745                         /* TODO: check that sse2 is supported */
3746                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3747                         break;
3748
3749                 case 'I':
3750                 case 'J':
3751                 case 'K':
3752                 case 'L':
3753                 case 'M':
3754                 case 'N':
3755                 case 'O':
3756                         assert(!immediate_possible);
3757                         immediate_possible = 1;
3758                         immediate_type     = *c;
3759                         break;
3760                 case 'n':
3761                 case 'i':
3762                         assert(!immediate_possible);
3763                         immediate_possible = 1;
3764                         break;
3765
3766                 case 'g':
3767                         assert(!immediate_possible && cls == NULL);
3768                         immediate_possible = 1;
3769                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3770                         break;
3771
3772                 case '0':
3773                 case '1':
3774                 case '2':
3775                 case '3':
3776                 case '4':
3777                 case '5':
3778                 case '6':
3779                 case '7':
3780                 case '8':
3781                 case '9':
3782                         assert(constraint->is_in && "can only specify same constraint "
3783                                "on input");
3784
3785                         sscanf(c, "%d%n", &same_as, &p);
3786                         if(same_as >= 0) {
3787                                 c += p;
3788                                 continue;
3789                         }
3790                         break;
3791
3792                 case 'm':
3793                         /* memory constraint no need to do anything in backend about it
3794                          * (the dependencies are already respected by the memory edge of
3795                          * the node) */
3796                         constraint->req    = &no_register_req;
3797                         return;
3798
3799                 case 'E': /* no float consts yet */
3800                 case 'F': /* no float consts yet */
3801                 case 's': /* makes no sense on x86 */
3802                 case 'X': /* we can't support that in firm */
3803                 case 'o':
3804                 case 'V':
3805                 case '<': /* no autodecrement on x86 */
3806                 case '>': /* no autoincrement on x86 */
3807                 case 'C': /* sse constant not supported yet */
3808                 case 'G': /* 80387 constant not supported yet */
3809                 case 'y': /* we don't support mmx registers yet */
3810                 case 'Z': /* not available in 32 bit mode */
3811                 case 'e': /* not available in 32 bit mode */
3812                         panic("unsupported asm constraint '%c' found in (%+F)",
3813                               *c, current_ir_graph);
3814                         break;
3815                 default:
3816                         panic("unknown asm constraint '%c' found in (%+F)", *c,
3817                               current_ir_graph);
3818                         break;
3819                 }
3820                 ++c;
3821         }
3822
3823         if(same_as >= 0) {
3824                 const arch_register_req_t *other_constr;
3825
3826                 assert(cls == NULL && "same as and register constraint not supported");
3827                 assert(!immediate_possible && "same as and immediate constraint not "
3828                        "supported");
3829                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3830                        "same_as constraint");
3831
3832                 other_constr         = constraint->out_reqs[same_as];
3833
3834                 req                  = obstack_alloc(obst, sizeof(req[0]));
3835                 req->cls             = other_constr->cls;
3836                 req->type            = arch_register_req_type_should_be_same;
3837                 req->limited         = NULL;
3838                 req->other_same      = 1U << pos;
3839                 req->other_different = 0;
3840
3841                 /* switch constraints. This is because in firm we have same_as
3842                  * constraints on the output constraints while in the gcc asm syntax
3843                  * they are specified on the input constraints */
3844                 constraint->req               = other_constr;
3845                 constraint->out_reqs[same_as] = req;
3846                 constraint->immediate_possible = 0;
3847                 return;
3848         }
3849
3850         if(immediate_possible && cls == NULL) {
3851                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3852         }
3853         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3854         assert(cls != NULL);
3855
3856         if(immediate_possible) {
3857                 assert(constraint->is_in
3858                        && "immediate make no sense for output constraints");
3859         }
3860         /* todo: check types (no float input on 'r' constrained in and such... */
3861
3862         if(limited != 0) {
3863                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3864                 limited_ptr  = (unsigned*) (req+1);
3865         } else {
3866                 req = obstack_alloc(obst, sizeof(req[0]));
3867         }
3868         memset(req, 0, sizeof(req[0]));
3869
3870         if(limited != 0) {
3871                 req->type    = arch_register_req_type_limited;
3872                 *limited_ptr = limited;
3873                 req->limited = limited_ptr;
3874         } else {
3875                 req->type    = arch_register_req_type_normal;
3876         }
3877         req->cls = cls;
3878
3879         constraint->req                = req;
3880         constraint->immediate_possible = immediate_possible;
3881         constraint->immediate_type     = immediate_type;
3882 }
3883
3884 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3885                           const char *clobber)
3886 {
3887         ir_graph                    *irg  = get_irn_irg(node);
3888         struct obstack              *obst = get_irg_obstack(irg);
3889         const arch_register_t       *reg  = NULL;
3890         int                          c;
3891         size_t                       r;
3892         arch_register_req_t         *req;
3893         const arch_register_class_t *cls;
3894         unsigned                    *limited;
3895
3896         (void) pos;
3897
3898         /* TODO: construct a hashmap instead of doing linear search for clobber
3899          * register */
3900         for(c = 0; c < N_CLASSES; ++c) {
3901                 cls = & ia32_reg_classes[c];
3902                 for(r = 0; r < cls->n_regs; ++r) {
3903                         const arch_register_t *temp_reg = arch_register_for_index(cls, r);
3904                         if(strcmp(temp_reg->name, clobber) == 0
3905                                         || (c == CLASS_ia32_gp && strcmp(temp_reg->name+1, clobber) == 0)) {
3906                                 reg = temp_reg;
3907                                 break;
3908                         }
3909                 }
3910                 if(reg != NULL)
3911                         break;
3912         }
3913         if(reg == NULL) {
3914                 panic("Register '%s' mentioned in asm clobber is unknown\n", clobber);
3915                 return;
3916         }
3917
3918         assert(reg->index < 32);
3919
3920         limited  = obstack_alloc(obst, sizeof(limited[0]));
3921         *limited = 1 << reg->index;
3922
3923         req          = obstack_alloc(obst, sizeof(req[0]));
3924         memset(req, 0, sizeof(req[0]));
3925         req->type    = arch_register_req_type_limited;
3926         req->cls     = cls;
3927         req->limited = limited;
3928
3929         constraint->req                = req;
3930         constraint->immediate_possible = 0;
3931         constraint->immediate_type     = 0;
3932 }
3933
3934 static int is_memory_op(const ir_asm_constraint *constraint)
3935 {
3936         ident      *id  = constraint->constraint;
3937         const char *str = get_id_str(id);
3938         const char *c;
3939
3940         for(c = str; *c != '\0'; ++c) {
3941                 if(*c == 'm')
3942                         return 1;
3943         }
3944
3945         return 0;
3946 }
3947
3948 /**
3949  * generates code for a ASM node
3950  */
3951 static ir_node *gen_ASM(ir_node *node)
3952 {
3953         int                         i, arity;
3954         ir_graph                   *irg       = current_ir_graph;
3955         ir_node                    *block     = get_nodes_block(node);
3956         ir_node                    *new_block = be_transform_node(block);
3957         dbg_info                   *dbgi      = get_irn_dbg_info(node);
3958         ir_node                   **in;
3959         ir_node                    *new_node;
3960         int                         out_arity;
3961         int                         n_out_constraints;
3962         int                         n_clobbers;
3963         const arch_register_req_t **out_reg_reqs;
3964         const arch_register_req_t **in_reg_reqs;
3965         ia32_asm_reg_t             *register_map;
3966         unsigned                    reg_map_size = 0;
3967         struct obstack             *obst;
3968         const ir_asm_constraint    *in_constraints;
3969         const ir_asm_constraint    *out_constraints;
3970         ident                     **clobbers;
3971         constraint_t                parsed_constraint;
3972
3973         arity = get_irn_arity(node);
3974         in    = alloca(arity * sizeof(in[0]));
3975         memset(in, 0, arity * sizeof(in[0]));
3976
3977         n_out_constraints = get_ASM_n_output_constraints(node);
3978         n_clobbers        = get_ASM_n_clobbers(node);
3979         out_arity         = n_out_constraints + n_clobbers;
3980         /* hack to keep space for mem proj */
3981         if(n_clobbers > 0)
3982                 out_arity += 1;
3983
3984         in_constraints  = get_ASM_input_constraints(node);
3985         out_constraints = get_ASM_output_constraints(node);
3986         clobbers        = get_ASM_clobbers(node);
3987
3988         /* construct output constraints */
3989         obst         = get_irg_obstack(irg);
3990         out_reg_reqs = obstack_alloc(obst, out_arity * sizeof(out_reg_reqs[0]));
3991         parsed_constraint.out_reqs = out_reg_reqs;
3992         parsed_constraint.n_outs   = n_out_constraints;
3993         parsed_constraint.is_in    = 0;
3994
3995         for(i = 0; i < out_arity; ++i) {
3996                 const char   *c;
3997
3998                 if(i < n_out_constraints) {
3999                         const ir_asm_constraint *constraint = &out_constraints[i];
4000                         c = get_id_str(constraint->constraint);
4001                         parse_asm_constraint(i, &parsed_constraint, c);
4002
4003                         if(constraint->pos > reg_map_size)
4004                                 reg_map_size = constraint->pos;
4005
4006                         out_reg_reqs[i] = parsed_constraint.req;
4007                 } else if(i < out_arity - 1) {
4008                         ident *glob_id = clobbers [i - n_out_constraints];
4009                         assert(glob_id != NULL);
4010                         c = get_id_str(glob_id);
4011                         parse_clobber(node, i, &parsed_constraint, c);
4012
4013                         out_reg_reqs[i+1] = parsed_constraint.req;
4014                 }
4015         }
4016         if(n_clobbers > 1)
4017                 out_reg_reqs[n_out_constraints] = &no_register_req;
4018
4019         /* construct input constraints */
4020         in_reg_reqs = obstack_alloc(obst, arity * sizeof(in_reg_reqs[0]));
4021         parsed_constraint.is_in = 1;
4022         for(i = 0; i < arity; ++i) {
4023                 const ir_asm_constraint   *constraint = &in_constraints[i];
4024                 ident                     *constr_id  = constraint->constraint;
4025                 const char                *c          = get_id_str(constr_id);
4026
4027                 parse_asm_constraint(i, &parsed_constraint, c);
4028                 in_reg_reqs[i] = parsed_constraint.req;
4029
4030                 if(constraint->pos > reg_map_size)
4031                         reg_map_size = constraint->pos;
4032
4033                 if(parsed_constraint.immediate_possible) {
4034                         ir_node *pred      = get_irn_n(node, i);
4035                         char     imm_type  = parsed_constraint.immediate_type;
4036                         ir_node *immediate = try_create_Immediate(pred, imm_type);
4037
4038                         if(immediate != NULL) {
4039                                 in[i] = immediate;
4040                         }
4041                 }
4042         }
4043         reg_map_size++;
4044
4045         register_map = NEW_ARR_D(ia32_asm_reg_t, obst, reg_map_size);
4046         memset(register_map, 0, reg_map_size * sizeof(register_map[0]));
4047
4048         for(i = 0; i < n_out_constraints; ++i) {
4049                 const ir_asm_constraint *constraint = &out_constraints[i];
4050                 unsigned                 pos        = constraint->pos;
4051
4052                 assert(pos < reg_map_size);
4053                 register_map[pos].use_input = 0;
4054                 register_map[pos].valid     = 1;
4055                 register_map[pos].memory    = is_memory_op(constraint);
4056                 register_map[pos].inout_pos = i;
4057                 register_map[pos].mode      = constraint->mode;
4058         }
4059
4060         /* transform inputs */
4061         for(i = 0; i < arity; ++i) {
4062                 const ir_asm_constraint *constraint = &in_constraints[i];
4063                 unsigned                 pos        = constraint->pos;
4064                 ir_node                 *pred       = get_irn_n(node, i);
4065                 ir_node                 *transformed;
4066
4067                 assert(pos < reg_map_size);
4068                 register_map[pos].use_input = 1;
4069                 register_map[pos].valid     = 1;
4070                 register_map[pos].memory    = is_memory_op(constraint);
4071                 register_map[pos].inout_pos = i;
4072                 register_map[pos].mode      = constraint->mode;
4073
4074                 if(in[i] != NULL)
4075                         continue;
4076
4077                 transformed = be_transform_node(pred);
4078                 in[i]       = transformed;
4079         }
4080
4081         new_node = new_rd_ia32_Asm(dbgi, irg, new_block, arity, in, out_arity,
4082                                    get_ASM_text(node), register_map);
4083
4084         set_ia32_out_req_all(new_node, out_reg_reqs);
4085         set_ia32_in_req_all(new_node, in_reg_reqs);
4086
4087         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4088
4089         return new_node;
4090 }
4091
4092 /**
4093  * Transforms a FrameAddr into an ia32 Add.
4094  */
4095 static ir_node *gen_be_FrameAddr(ir_node *node) {
4096         ir_node  *block  = be_transform_node(get_nodes_block(node));
4097         ir_node  *op     = be_get_FrameAddr_frame(node);
4098         ir_node  *new_op = be_transform_node(op);
4099         ir_graph *irg    = current_ir_graph;
4100         dbg_info *dbgi   = get_irn_dbg_info(node);
4101         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
4102         ir_node  *new_node;
4103
4104         new_node = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
4105         set_ia32_frame_ent(new_node, arch_get_frame_entity(env_cg->arch_env, node));
4106         set_ia32_use_frame(new_node);
4107
4108         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4109
4110         return new_node;
4111 }
4112
4113 /**
4114  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
4115  */
4116 static ir_node *gen_be_Return(ir_node *node) {
4117         ir_graph  *irg     = current_ir_graph;
4118         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
4119         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
4120         ir_entity *ent     = get_irg_entity(irg);
4121         ir_type   *tp      = get_entity_type(ent);
4122         dbg_info  *dbgi;
4123         ir_node   *block;
4124         ir_type   *res_type;
4125         ir_mode   *mode;
4126         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
4127         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
4128         ir_node   *noreg;
4129         ir_node   **in;
4130         int       pn_ret_val, pn_ret_mem, arity, i;
4131
4132         assert(ret_val != NULL);
4133         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
4134                 return be_duplicate_node(node);
4135         }
4136
4137         res_type = get_method_res_type(tp, 0);
4138
4139         if (! is_Primitive_type(res_type)) {
4140                 return be_duplicate_node(node);
4141         }
4142
4143         mode = get_type_mode(res_type);
4144         if (! mode_is_float(mode)) {
4145                 return be_duplicate_node(node);
4146         }
4147
4148         assert(get_method_n_ress(tp) == 1);
4149
4150         pn_ret_val = get_Proj_proj(ret_val);
4151         pn_ret_mem = get_Proj_proj(ret_mem);
4152
4153         /* get the Barrier */
4154         barrier = get_Proj_pred(ret_val);
4155
4156         /* get result input of the Barrier */
4157         ret_val     = get_irn_n(barrier, pn_ret_val);
4158         new_ret_val = be_transform_node(ret_val);
4159
4160         /* get memory input of the Barrier */
4161         ret_mem     = get_irn_n(barrier, pn_ret_mem);
4162         new_ret_mem = be_transform_node(ret_mem);
4163
4164         frame = get_irg_frame(irg);
4165
4166         dbgi  = get_irn_dbg_info(barrier);
4167         block = be_transform_node(get_nodes_block(barrier));
4168
4169         noreg = ia32_new_NoReg_gp(env_cg);
4170
4171         /* store xmm0 onto stack */
4172         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
4173                                              new_ret_mem, new_ret_val);
4174         set_ia32_ls_mode(sse_store, mode);
4175         set_ia32_op_type(sse_store, ia32_AddrModeD);
4176         set_ia32_use_frame(sse_store);
4177
4178         /* load into x87 register */
4179         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
4180         set_ia32_op_type(fld, ia32_AddrModeS);
4181         set_ia32_use_frame(fld);
4182
4183         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
4184         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
4185
4186         /* create a new barrier */
4187         arity = get_irn_arity(barrier);
4188         in = alloca(arity * sizeof(in[0]));
4189         for (i = 0; i < arity; ++i) {
4190                 ir_node *new_in;
4191
4192                 if (i == pn_ret_val) {
4193                         new_in = fld;
4194                 } else if (i == pn_ret_mem) {
4195                         new_in = mproj;
4196                 } else {
4197                         ir_node *in = get_irn_n(barrier, i);
4198                         new_in = be_transform_node(in);
4199                 }
4200                 in[i] = new_in;
4201         }
4202
4203         new_barrier = new_ir_node(dbgi, irg, block,
4204                                   get_irn_op(barrier), get_irn_mode(barrier),
4205                                   arity, in);
4206         copy_node_attr(barrier, new_barrier);
4207         be_duplicate_deps(barrier, new_barrier);
4208         be_set_transformed_node(barrier, new_barrier);
4209         mark_irn_visited(barrier);
4210
4211         /* transform normally */
4212         return be_duplicate_node(node);
4213 }
4214
4215 /**
4216  * Transform a be_AddSP into an ia32_SubSP.
4217  */
4218 static ir_node *gen_be_AddSP(ir_node *node)
4219 {
4220         ir_node  *sz = get_irn_n(node, be_pos_AddSP_size);
4221         ir_node  *sp = get_irn_n(node, be_pos_AddSP_old_sp);
4222
4223         return gen_binop(node, sp, sz, new_rd_ia32_SubSP, match_am);
4224 }
4225
4226 /**
4227  * Transform a be_SubSP into an ia32_AddSP
4228  */
4229 static ir_node *gen_be_SubSP(ir_node *node)
4230 {
4231         ir_node  *sz = get_irn_n(node, be_pos_SubSP_size);
4232         ir_node  *sp = get_irn_n(node, be_pos_SubSP_old_sp);
4233
4234         return gen_binop(node, sp, sz, new_rd_ia32_AddSP, match_am);
4235 }
4236
4237 /**
4238  * This function just sets the register for the Unknown node
4239  * as this is not done during register allocation because Unknown
4240  * is an "ignore" node.
4241  */
4242 static ir_node *gen_Unknown(ir_node *node) {
4243         ir_mode *mode = get_irn_mode(node);
4244
4245         if (mode_is_float(mode)) {
4246                 if (ia32_cg_config.use_sse2) {
4247                         return ia32_new_Unknown_xmm(env_cg);
4248                 } else {
4249                         /* Unknown nodes are buggy in x87 simulator, use zero for now... */
4250                         ir_graph *irg   = current_ir_graph;
4251                         dbg_info *dbgi  = get_irn_dbg_info(node);
4252                         ir_node  *block = get_irg_start_block(irg);
4253                         ir_node  *ret   = new_rd_ia32_vfldz(dbgi, irg, block);
4254
4255                         /* Const Nodes before the initial IncSP are a bad idea, because
4256                          * they could be spilled and we have no SP ready at that point yet.
4257                          * So add a dependency to the initial frame pointer calculation to
4258                          * avoid that situation.
4259                          */
4260                         add_irn_dep(ret, get_irg_frame(irg));
4261                         return ret;
4262                 }
4263         } else if (mode_needs_gp_reg(mode)) {
4264                 return ia32_new_Unknown_gp(env_cg);
4265         } else {
4266                 panic("unsupported Unknown-Mode");
4267         }
4268         return NULL;
4269 }
4270
4271 /**
4272  * Change some phi modes
4273  */
4274 static ir_node *gen_Phi(ir_node *node) {
4275         ir_node  *block = be_transform_node(get_nodes_block(node));
4276         ir_graph *irg   = current_ir_graph;
4277         dbg_info *dbgi  = get_irn_dbg_info(node);
4278         ir_mode  *mode  = get_irn_mode(node);
4279         ir_node  *phi;
4280
4281         if(mode_needs_gp_reg(mode)) {
4282                 /* we shouldn't have any 64bit stuff around anymore */
4283                 assert(get_mode_size_bits(mode) <= 32);
4284                 /* all integer operations are on 32bit registers now */
4285                 mode = mode_Iu;
4286         } else if(mode_is_float(mode)) {
4287                 if (ia32_cg_config.use_sse2) {
4288                         mode = mode_xmm;
4289                 } else {
4290                         mode = mode_vfp;
4291                 }
4292         }
4293
4294         /* phi nodes allow loops, so we use the old arguments for now
4295          * and fix this later */
4296         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
4297                           get_irn_in(node) + 1);
4298         copy_node_attr(node, phi);
4299         be_duplicate_deps(node, phi);
4300
4301         be_set_transformed_node(node, phi);
4302         be_enqueue_preds(node);
4303
4304         return phi;
4305 }
4306
4307 /**
4308  * Transform IJmp
4309  */
4310 static ir_node *gen_IJmp(ir_node *node)
4311 {
4312         ir_node  *block     = get_nodes_block(node);
4313         ir_node  *new_block = be_transform_node(block);
4314         ir_graph *irg       = current_ir_graph;
4315         dbg_info *dbgi      = get_irn_dbg_info(node);
4316         ir_node  *op        = get_IJmp_target(node);
4317         ir_node  *new_node;
4318         ia32_address_mode_t  am;
4319         ia32_address_t      *addr = &am.addr;
4320
4321         assert(get_irn_mode(op) == mode_P);
4322
4323         match_arguments(&am, block, NULL, op, NULL,
4324                         match_am | match_8bit_am | match_16bit_am |
4325                         match_immediate | match_8bit | match_16bit);
4326
4327         new_node = new_rd_ia32_IJmp(dbgi, irg, new_block, addr->base, addr->index,
4328                                     addr->mem, am.new_op2);
4329         set_am_attributes(new_node, &am);
4330         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4331
4332         new_node = fix_mem_proj(new_node, &am);
4333
4334         return new_node;
4335 }
4336
4337 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
4338                                      ir_node *mem);
4339
4340 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
4341                                       ir_node *val, ir_node *mem);
4342
4343 /**
4344  * Transforms a lowered Load into a "real" one.
4345  */
4346 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
4347 {
4348         ir_node  *block   = be_transform_node(get_nodes_block(node));
4349         ir_node  *ptr     = get_irn_n(node, 0);
4350         ir_node  *new_ptr = be_transform_node(ptr);
4351         ir_node  *mem     = get_irn_n(node, 1);
4352         ir_node  *new_mem = be_transform_node(mem);
4353         ir_graph *irg     = current_ir_graph;
4354         dbg_info *dbgi    = get_irn_dbg_info(node);
4355         ir_mode  *mode    = get_ia32_ls_mode(node);
4356         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
4357         ir_node  *new_op;
4358
4359         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
4360
4361         set_ia32_op_type(new_op, ia32_AddrModeS);
4362         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
4363         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
4364         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
4365         if (is_ia32_am_sc_sign(node))
4366                 set_ia32_am_sc_sign(new_op);
4367         set_ia32_ls_mode(new_op, mode);
4368         if (is_ia32_use_frame(node)) {
4369                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
4370                 set_ia32_use_frame(new_op);
4371         }
4372
4373         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
4374
4375         return new_op;
4376 }
4377
4378 /**
4379  * Transforms a lowered Store into a "real" one.
4380  */
4381 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
4382 {
4383         ir_node  *block   = be_transform_node(get_nodes_block(node));
4384         ir_node  *ptr     = get_irn_n(node, 0);
4385         ir_node  *new_ptr = be_transform_node(ptr);
4386         ir_node  *val     = get_irn_n(node, 1);
4387         ir_node  *new_val = be_transform_node(val);
4388         ir_node  *mem     = get_irn_n(node, 2);
4389         ir_node  *new_mem = be_transform_node(mem);
4390         ir_graph *irg     = current_ir_graph;
4391         dbg_info *dbgi    = get_irn_dbg_info(node);
4392         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
4393         ir_mode  *mode    = get_ia32_ls_mode(node);
4394         ir_node  *new_op;
4395         long     am_offs;
4396
4397         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
4398
4399         am_offs = get_ia32_am_offs_int(node);
4400         add_ia32_am_offs_int(new_op, am_offs);
4401
4402         set_ia32_op_type(new_op, ia32_AddrModeD);
4403         set_ia32_ls_mode(new_op, mode);
4404         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
4405         set_ia32_use_frame(new_op);
4406
4407         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
4408
4409         return new_op;
4410 }
4411
4412 static ir_node *gen_ia32_l_ShlDep(ir_node *node)
4413 {
4414         ir_node *left  = get_irn_n(node, n_ia32_l_ShlDep_val);
4415         ir_node *right = get_irn_n(node, n_ia32_l_ShlDep_count);
4416
4417         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
4418                                match_immediate | match_mode_neutral);
4419 }
4420
4421 static ir_node *gen_ia32_l_ShrDep(ir_node *node)
4422 {
4423         ir_node *left  = get_irn_n(node, n_ia32_l_ShrDep_val);
4424         ir_node *right = get_irn_n(node, n_ia32_l_ShrDep_count);
4425         return gen_shift_binop(node, left, right, new_rd_ia32_Shr,
4426                                match_immediate);
4427 }
4428
4429 static ir_node *gen_ia32_l_SarDep(ir_node *node)
4430 {
4431         ir_node *left  = get_irn_n(node, n_ia32_l_SarDep_val);
4432         ir_node *right = get_irn_n(node, n_ia32_l_SarDep_count);
4433         return gen_shift_binop(node, left, right, new_rd_ia32_Sar,
4434                                match_immediate);
4435 }
4436
4437 static ir_node *gen_ia32_l_Add(ir_node *node) {
4438         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
4439         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
4440         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add,
4441                         match_commutative | match_am | match_immediate |
4442                         match_mode_neutral);
4443
4444         if(is_Proj(lowered)) {
4445                 lowered = get_Proj_pred(lowered);
4446         } else {
4447                 assert(is_ia32_Add(lowered));
4448                 set_irn_mode(lowered, mode_T);
4449         }
4450
4451         return lowered;
4452 }
4453
4454 static ir_node *gen_ia32_l_Adc(ir_node *node)
4455 {
4456         return gen_binop_flags(node, new_rd_ia32_Adc,
4457                         match_commutative | match_am | match_immediate |
4458                         match_mode_neutral);
4459 }
4460
4461 /**
4462  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
4463  *
4464  * @param node   The node to transform
4465  * @return the created ia32 vfild node
4466  */
4467 static ir_node *gen_ia32_l_vfild(ir_node *node) {
4468         return gen_lowered_Load(node, new_rd_ia32_vfild);
4469 }
4470
4471 /**
4472  * Transforms an ia32_l_Load into a "real" ia32_Load node
4473  *
4474  * @param node   The node to transform
4475  * @return the created ia32 Load node
4476  */
4477 static ir_node *gen_ia32_l_Load(ir_node *node) {
4478         return gen_lowered_Load(node, new_rd_ia32_Load);
4479 }
4480
4481 /**
4482  * Transforms an ia32_l_Store into a "real" ia32_Store node
4483  *
4484  * @param node   The node to transform
4485  * @return the created ia32 Store node
4486  */
4487 static ir_node *gen_ia32_l_Store(ir_node *node) {
4488         return gen_lowered_Store(node, new_rd_ia32_Store);
4489 }
4490
4491 /**
4492  * Transforms a l_vfist into a "real" vfist node.
4493  *
4494  * @param node   The node to transform
4495  * @return the created ia32 vfist node
4496  */
4497 static ir_node *gen_ia32_l_vfist(ir_node *node) {
4498         ir_node  *block      = be_transform_node(get_nodes_block(node));
4499         ir_node  *ptr        = get_irn_n(node, 0);
4500         ir_node  *new_ptr    = be_transform_node(ptr);
4501         ir_node  *val        = get_irn_n(node, 1);
4502         ir_node  *new_val    = be_transform_node(val);
4503         ir_node  *mem        = get_irn_n(node, 2);
4504         ir_node  *new_mem    = be_transform_node(mem);
4505         ir_graph *irg        = current_ir_graph;
4506         dbg_info *dbgi       = get_irn_dbg_info(node);
4507         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
4508         ir_mode  *mode       = get_ia32_ls_mode(node);
4509         ir_node  *memres, *fist;
4510         long     am_offs;
4511
4512         memres = gen_vfist(dbgi, irg, block, new_ptr, noreg, new_mem, new_val, &fist);
4513         am_offs = get_ia32_am_offs_int(node);
4514         add_ia32_am_offs_int(fist, am_offs);
4515
4516         set_ia32_op_type(fist, ia32_AddrModeD);
4517         set_ia32_ls_mode(fist, mode);
4518         set_ia32_frame_ent(fist, get_ia32_frame_ent(node));
4519         set_ia32_use_frame(fist);
4520
4521         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(env_cg, node));
4522
4523         return memres;
4524 }
4525
4526 /**
4527  * Transforms a l_MulS into a "real" MulS node.
4528  *
4529  * @return the created ia32 Mul node
4530  */
4531 static ir_node *gen_ia32_l_Mul(ir_node *node) {
4532         ir_node *left  = get_binop_left(node);
4533         ir_node *right = get_binop_right(node);
4534
4535         return gen_binop(node, left, right, new_rd_ia32_Mul,
4536                          match_commutative | match_am | match_mode_neutral);
4537 }
4538
4539 /**
4540  * Transforms a l_IMulS into a "real" IMul1OPS node.
4541  *
4542  * @return the created ia32 IMul1OP node
4543  */
4544 static ir_node *gen_ia32_l_IMul(ir_node *node) {
4545         ir_node  *left  = get_binop_left(node);
4546         ir_node  *right = get_binop_right(node);
4547
4548         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
4549                          match_commutative | match_am | match_mode_neutral);
4550 }
4551
4552 static ir_node *gen_ia32_l_Sub(ir_node *node) {
4553         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_minuend);
4554         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_subtrahend);
4555         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub,
4556                         match_am | match_immediate | match_mode_neutral);
4557
4558         if(is_Proj(lowered)) {
4559                 lowered = get_Proj_pred(lowered);
4560         } else {
4561                 assert(is_ia32_Sub(lowered));
4562                 set_irn_mode(lowered, mode_T);
4563         }
4564
4565         return lowered;
4566 }
4567
4568 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
4569         return gen_binop_flags(node, new_rd_ia32_Sbb,
4570                         match_am | match_immediate | match_mode_neutral);
4571 }
4572
4573 /**
4574  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
4575  * op1 - target to be shifted
4576  * op2 - contains bits to be shifted into target
4577  * op3 - shift count
4578  * Only op3 can be an immediate.
4579  */
4580 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *high,
4581                                          ir_node *low, ir_node *count)
4582 {
4583         ir_node  *block     = get_nodes_block(node);
4584         ir_node  *new_block = be_transform_node(block);
4585         ir_graph *irg       = current_ir_graph;
4586         dbg_info *dbgi      = get_irn_dbg_info(node);
4587         ir_node  *new_high  = be_transform_node(high);
4588         ir_node  *new_low   = be_transform_node(low);
4589         ir_node  *new_count;
4590         ir_node  *new_node;
4591
4592         /* the shift amount can be any mode that is bigger than 5 bits, since all
4593          * other bits are ignored anyway */
4594         while (is_Conv(count) && get_irn_n_edges(count) == 1) {
4595                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
4596                 count = get_Conv_op(count);
4597         }
4598         new_count = create_immediate_or_transform(count, 0);
4599
4600         if (is_ia32_l_ShlD(node)) {
4601                 new_node = new_rd_ia32_ShlD(dbgi, irg, new_block, new_high, new_low,
4602                                             new_count);
4603         } else {
4604                 new_node = new_rd_ia32_ShrD(dbgi, irg, new_block, new_high, new_low,
4605                                             new_count);
4606         }
4607         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4608
4609         return new_node;
4610 }
4611
4612 static ir_node *gen_ia32_l_ShlD(ir_node *node)
4613 {
4614         ir_node *high  = get_irn_n(node, n_ia32_l_ShlD_val_high);
4615         ir_node *low   = get_irn_n(node, n_ia32_l_ShlD_val_low);
4616         ir_node *count = get_irn_n(node, n_ia32_l_ShlD_count);
4617         return gen_lowered_64bit_shifts(node, high, low, count);
4618 }
4619
4620 static ir_node *gen_ia32_l_ShrD(ir_node *node)
4621 {
4622         ir_node *high  = get_irn_n(node, n_ia32_l_ShrD_val_high);
4623         ir_node *low   = get_irn_n(node, n_ia32_l_ShrD_val_low);
4624         ir_node *count = get_irn_n(node, n_ia32_l_ShrD_count);
4625         return gen_lowered_64bit_shifts(node, high, low, count);
4626 }
4627
4628 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node) {
4629         ir_node  *src_block    = get_nodes_block(node);
4630         ir_node  *block        = be_transform_node(src_block);
4631         ir_graph *irg          = current_ir_graph;
4632         dbg_info *dbgi         = get_irn_dbg_info(node);
4633         ir_node  *frame        = get_irg_frame(irg);
4634         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
4635         ir_node  *nomem        = new_NoMem();
4636         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
4637         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
4638         ir_node  *new_val_low  = be_transform_node(val_low);
4639         ir_node  *new_val_high = be_transform_node(val_high);
4640         ir_node  *in[2];
4641         ir_node  *sync;
4642         ir_node  *fild;
4643         ir_node  *store_low;
4644         ir_node  *store_high;
4645
4646         if(!mode_is_signed(get_irn_mode(val_high))) {
4647                 panic("unsigned long long -> float not supported yet (%+F)", node);
4648         }
4649
4650         /* do a store */
4651         store_low = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
4652                                       new_val_low);
4653         store_high = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
4654                                        new_val_high);
4655         SET_IA32_ORIG_NODE(store_low, ia32_get_old_node_name(env_cg, node));
4656         SET_IA32_ORIG_NODE(store_high, ia32_get_old_node_name(env_cg, node));
4657
4658         set_ia32_use_frame(store_low);
4659         set_ia32_use_frame(store_high);
4660         set_ia32_op_type(store_low, ia32_AddrModeD);
4661         set_ia32_op_type(store_high, ia32_AddrModeD);
4662         set_ia32_ls_mode(store_low, mode_Iu);
4663         set_ia32_ls_mode(store_high, mode_Is);
4664         add_ia32_am_offs_int(store_high, 4);
4665
4666         in[0] = store_low;
4667         in[1] = store_high;
4668         sync  = new_rd_Sync(dbgi, irg, block, 2, in);
4669
4670         /* do a fild */
4671         fild = new_rd_ia32_vfild(dbgi, irg, block, frame, noreg, sync);
4672
4673         set_ia32_use_frame(fild);
4674         set_ia32_op_type(fild, ia32_AddrModeS);
4675         set_ia32_ls_mode(fild, mode_Ls);
4676
4677         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
4678
4679         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
4680 }
4681
4682 static ir_node *gen_ia32_l_FloattoLL(ir_node *node) {
4683         ir_node  *src_block  = get_nodes_block(node);
4684         ir_node  *block      = be_transform_node(src_block);
4685         ir_graph *irg        = current_ir_graph;
4686         dbg_info *dbgi       = get_irn_dbg_info(node);
4687         ir_node  *frame      = get_irg_frame(irg);
4688         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
4689         ir_node  *nomem      = new_NoMem();
4690         ir_node  *val        = get_irn_n(node, n_ia32_l_FloattoLL_val);
4691         ir_node  *new_val    = be_transform_node(val);
4692         ir_node  *fist, *mem;
4693
4694         mem = gen_vfist(dbgi, irg, block, frame, noreg, nomem, new_val, &fist);
4695         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(env_cg, node));
4696         set_ia32_use_frame(fist);
4697         set_ia32_op_type(fist, ia32_AddrModeD);
4698         set_ia32_ls_mode(fist, mode_Ls);
4699
4700         return mem;
4701 }
4702
4703 /**
4704  * the BAD transformer.
4705  */
4706 static ir_node *bad_transform(ir_node *node) {
4707         panic("No transform function for %+F available.\n", node);
4708         return NULL;
4709 }
4710
4711 static ir_node *gen_Proj_l_FloattoLL(ir_node *node) {
4712         ir_graph *irg      = current_ir_graph;
4713         ir_node  *block    = be_transform_node(get_nodes_block(node));
4714         ir_node  *pred     = get_Proj_pred(node);
4715         ir_node  *new_pred = be_transform_node(pred);
4716         ir_node  *frame    = get_irg_frame(irg);
4717         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
4718         dbg_info *dbgi     = get_irn_dbg_info(node);
4719         long      pn       = get_Proj_proj(node);
4720         ir_node  *load;
4721         ir_node  *proj;
4722         ia32_attr_t *attr;
4723
4724         load = new_rd_ia32_Load(dbgi, irg, block, frame, noreg, new_pred);
4725         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
4726         set_ia32_use_frame(load);
4727         set_ia32_op_type(load, ia32_AddrModeS);
4728         set_ia32_ls_mode(load, mode_Iu);
4729         /* we need a 64bit stackslot (fist stores 64bit) even though we only load
4730          * 32 bit from it with this particular load */
4731         attr = get_ia32_attr(load);
4732         attr->data.need_64bit_stackent = 1;
4733
4734         if (pn == pn_ia32_l_FloattoLL_res_high) {
4735                 add_ia32_am_offs_int(load, 4);
4736         } else {
4737                 assert(pn == pn_ia32_l_FloattoLL_res_low);
4738         }
4739
4740         proj = new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
4741
4742         return proj;
4743 }
4744
4745 /**
4746  * Transform the Projs of an AddSP.
4747  */
4748 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4749         ir_node  *block    = be_transform_node(get_nodes_block(node));
4750         ir_node  *pred     = get_Proj_pred(node);
4751         ir_node  *new_pred = be_transform_node(pred);
4752         ir_graph *irg      = current_ir_graph;
4753         dbg_info *dbgi     = get_irn_dbg_info(node);
4754         long     proj      = get_Proj_proj(node);
4755
4756         if (proj == pn_be_AddSP_sp) {
4757                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4758                                            pn_ia32_SubSP_stack);
4759                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4760                 return res;
4761         } else if(proj == pn_be_AddSP_res) {
4762                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4763                                    pn_ia32_SubSP_addr);
4764         } else if (proj == pn_be_AddSP_M) {
4765                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4766         }
4767
4768         assert(0);
4769         return new_rd_Unknown(irg, get_irn_mode(node));
4770 }
4771
4772 /**
4773  * Transform the Projs of a SubSP.
4774  */
4775 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4776         ir_node  *block    = be_transform_node(get_nodes_block(node));
4777         ir_node  *pred     = get_Proj_pred(node);
4778         ir_node  *new_pred = be_transform_node(pred);
4779         ir_graph *irg      = current_ir_graph;
4780         dbg_info *dbgi     = get_irn_dbg_info(node);
4781         long     proj      = get_Proj_proj(node);
4782
4783         if (proj == pn_be_SubSP_sp) {
4784                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4785                                            pn_ia32_AddSP_stack);
4786                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4787                 return res;
4788         } else if (proj == pn_be_SubSP_M) {
4789                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4790         }
4791
4792         assert(0);
4793         return new_rd_Unknown(irg, get_irn_mode(node));
4794 }
4795
4796 /**
4797  * Transform and renumber the Projs from a Load.
4798  */
4799 static ir_node *gen_Proj_Load(ir_node *node) {
4800         ir_node  *new_pred;
4801         ir_node  *block    = be_transform_node(get_nodes_block(node));
4802         ir_node  *pred     = get_Proj_pred(node);
4803         ir_graph *irg      = current_ir_graph;
4804         dbg_info *dbgi     = get_irn_dbg_info(node);
4805         long     proj      = get_Proj_proj(node);
4806
4807         /* loads might be part of source address mode matches, so we don't
4808          * transform the ProjMs yet (with the exception of loads whose result is
4809          * not used)
4810          */
4811         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4812                 ir_node *res;
4813
4814                 /* this is needed, because sometimes we have loops that are only
4815                    reachable through the ProjM */
4816                 be_enqueue_preds(node);
4817                 /* do it in 2 steps, to silence firm verifier */
4818                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4819                 set_Proj_proj(res, pn_ia32_mem);
4820                 return res;
4821         }
4822
4823         /* renumber the proj */
4824         new_pred = be_transform_node(pred);
4825         if (is_ia32_Load(new_pred)) {
4826                 switch (proj) {
4827                 case pn_Load_res:
4828                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
4829                 case pn_Load_M:
4830                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
4831                 case pn_Load_X_regular:
4832                         return new_rd_Jmp(dbgi, irg, block);
4833                 case pn_Load_X_except:
4834                         /* This Load might raise an exception. Mark it. */
4835                         set_ia32_exc_label(new_pred, 1);
4836                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Load_X_exc);
4837                 default:
4838                         break;
4839                 }
4840         } else if (is_ia32_Conv_I2I(new_pred) ||
4841                    is_ia32_Conv_I2I8Bit(new_pred)) {
4842                 set_irn_mode(new_pred, mode_T);
4843                 if (proj == pn_Load_res) {
4844                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4845                 } else if (proj == pn_Load_M) {
4846                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4847                 }
4848         } else if (is_ia32_xLoad(new_pred)) {
4849                 switch (proj) {
4850                 case pn_Load_res:
4851                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
4852                 case pn_Load_M:
4853                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
4854                 case pn_Load_X_regular:
4855                         return new_rd_Jmp(dbgi, irg, block);
4856                 case pn_Load_X_except:
4857                         /* This Load might raise an exception. Mark it. */
4858                         set_ia32_exc_label(new_pred, 1);
4859                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4860                 default:
4861                         break;
4862                 }
4863         } else if (is_ia32_vfld(new_pred)) {
4864                 switch (proj) {
4865                 case pn_Load_res:
4866                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
4867                 case pn_Load_M:
4868                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
4869                 case pn_Load_X_regular:
4870                         return new_rd_Jmp(dbgi, irg, block);
4871                 case pn_Load_X_except:
4872                         /* This Load might raise an exception. Mark it. */
4873                         set_ia32_exc_label(new_pred, 1);
4874                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4875                 default:
4876                         break;
4877                 }
4878         } else {
4879                 /* can happen for ProJMs when source address mode happened for the
4880                    node */
4881
4882                 /* however it should not be the result proj, as that would mean the
4883                    load had multiple users and should not have been used for
4884                    SourceAM */
4885                 if (proj != pn_Load_M) {
4886                         panic("internal error: transformed node not a Load");
4887                 }
4888                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4889         }
4890
4891         assert(0);
4892         return new_rd_Unknown(irg, get_irn_mode(node));
4893 }
4894
4895 /**
4896  * Transform and renumber the Projs from a DivMod like instruction.
4897  */
4898 static ir_node *gen_Proj_DivMod(ir_node *node) {
4899         ir_node  *block    = be_transform_node(get_nodes_block(node));
4900         ir_node  *pred     = get_Proj_pred(node);
4901         ir_node  *new_pred = be_transform_node(pred);
4902         ir_graph *irg      = current_ir_graph;
4903         dbg_info *dbgi     = get_irn_dbg_info(node);
4904         ir_mode  *mode     = get_irn_mode(node);
4905         long     proj      = get_Proj_proj(node);
4906
4907         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4908
4909         switch (get_irn_opcode(pred)) {
4910         case iro_Div:
4911                 switch (proj) {
4912                 case pn_Div_M:
4913                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4914                 case pn_Div_res:
4915                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4916                 case pn_Div_X_regular:
4917                         return new_rd_Jmp(dbgi, irg, block);
4918                 case pn_Div_X_except:
4919                         set_ia32_exc_label(new_pred, 1);
4920                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4921                 default:
4922                         break;
4923                 }
4924                 break;
4925         case iro_Mod:
4926                 switch (proj) {
4927                 case pn_Mod_M:
4928                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4929                 case pn_Mod_res:
4930                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4931                 case pn_Mod_X_except:
4932                         set_ia32_exc_label(new_pred, 1);
4933                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4934                 default:
4935                         break;
4936                 }
4937                 break;
4938         case iro_DivMod:
4939                 switch (proj) {
4940                 case pn_DivMod_M:
4941                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4942                 case pn_DivMod_res_div:
4943                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4944                 case pn_DivMod_res_mod:
4945                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4946                 case pn_DivMod_X_regular:
4947                         return new_rd_Jmp(dbgi, irg, block);
4948                 case pn_DivMod_X_except:
4949                         set_ia32_exc_label(new_pred, 1);
4950                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4951                 default:
4952                         break;
4953                 }
4954                 break;
4955         default:
4956                 break;
4957         }
4958
4959         assert(0);
4960         return new_rd_Unknown(irg, mode);
4961 }
4962
4963 /**
4964  * Transform and renumber the Projs from a CopyB.
4965  */
4966 static ir_node *gen_Proj_CopyB(ir_node *node) {
4967         ir_node  *block    = be_transform_node(get_nodes_block(node));
4968         ir_node  *pred     = get_Proj_pred(node);
4969         ir_node  *new_pred = be_transform_node(pred);
4970         ir_graph *irg      = current_ir_graph;
4971         dbg_info *dbgi     = get_irn_dbg_info(node);
4972         ir_mode  *mode     = get_irn_mode(node);
4973         long     proj      = get_Proj_proj(node);
4974
4975         switch(proj) {
4976         case pn_CopyB_M_regular:
4977                 if (is_ia32_CopyB_i(new_pred)) {
4978                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4979                 } else if (is_ia32_CopyB(new_pred)) {
4980                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4981                 }
4982                 break;
4983         default:
4984                 break;
4985         }
4986
4987         assert(0);
4988         return new_rd_Unknown(irg, mode);
4989 }
4990
4991 /**
4992  * Transform and renumber the Projs from a Quot.
4993  */
4994 static ir_node *gen_Proj_Quot(ir_node *node) {
4995         ir_node  *block    = be_transform_node(get_nodes_block(node));
4996         ir_node  *pred     = get_Proj_pred(node);
4997         ir_node  *new_pred = be_transform_node(pred);
4998         ir_graph *irg      = current_ir_graph;
4999         dbg_info *dbgi     = get_irn_dbg_info(node);
5000         ir_mode  *mode     = get_irn_mode(node);
5001         long     proj      = get_Proj_proj(node);
5002
5003         switch(proj) {
5004         case pn_Quot_M:
5005                 if (is_ia32_xDiv(new_pred)) {
5006                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
5007                 } else if (is_ia32_vfdiv(new_pred)) {
5008                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
5009                 }
5010                 break;
5011         case pn_Quot_res:
5012                 if (is_ia32_xDiv(new_pred)) {
5013                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
5014                 } else if (is_ia32_vfdiv(new_pred)) {
5015                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
5016                 }
5017                 break;
5018         case pn_Quot_X_regular:
5019         case pn_Quot_X_except:
5020         default:
5021                 break;
5022         }
5023
5024         assert(0);
5025         return new_rd_Unknown(irg, mode);
5026 }
5027
5028 /**
5029  * Transform the Thread Local Storage Proj.
5030  */
5031 static ir_node *gen_Proj_tls(ir_node *node) {
5032         ir_node  *block = be_transform_node(get_nodes_block(node));
5033         ir_graph *irg   = current_ir_graph;
5034         dbg_info *dbgi  = NULL;
5035         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
5036
5037         return res;
5038 }
5039
5040 static ir_node *gen_be_Call(ir_node *node) {
5041         ir_node *res = be_duplicate_node(node);
5042         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
5043
5044         return res;
5045 }
5046
5047 static ir_node *gen_be_IncSP(ir_node *node) {
5048         ir_node *res = be_duplicate_node(node);
5049         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
5050
5051         return res;
5052 }
5053
5054 /**
5055  * Transform the Projs from a be_Call.
5056  */
5057 static ir_node *gen_Proj_be_Call(ir_node *node) {
5058         ir_node  *block       = be_transform_node(get_nodes_block(node));
5059         ir_node  *call        = get_Proj_pred(node);
5060         ir_node  *new_call    = be_transform_node(call);
5061         ir_graph *irg         = current_ir_graph;
5062         dbg_info *dbgi        = get_irn_dbg_info(node);
5063         ir_type  *method_type = be_Call_get_type(call);
5064         int       n_res       = get_method_n_ress(method_type);
5065         long      proj        = get_Proj_proj(node);
5066         ir_mode  *mode        = get_irn_mode(node);
5067         ir_node  *sse_load;
5068         const arch_register_class_t *cls;
5069
5070         /* The following is kinda tricky: If we're using SSE, then we have to
5071          * move the result value of the call in floating point registers to an
5072          * xmm register, we therefore construct a GetST0 -> xLoad sequence
5073          * after the call, we have to make sure to correctly make the
5074          * MemProj and the result Proj use these 2 nodes
5075          */
5076         if (proj == pn_be_Call_M_regular) {
5077                 // get new node for result, are we doing the sse load/store hack?
5078                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
5079                 ir_node *call_res_new;
5080                 ir_node *call_res_pred = NULL;
5081
5082                 if (call_res != NULL) {
5083                         call_res_new  = be_transform_node(call_res);
5084                         call_res_pred = get_Proj_pred(call_res_new);
5085                 }
5086
5087                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
5088                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
5089                                            pn_be_Call_M_regular);
5090                 } else {
5091                         assert(is_ia32_xLoad(call_res_pred));
5092                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
5093                                            pn_ia32_xLoad_M);
5094                 }
5095         }
5096         if (ia32_cg_config.use_sse2 && proj >= pn_be_Call_first_res
5097                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)) {
5098                 ir_node *fstp;
5099                 ir_node *frame = get_irg_frame(irg);
5100                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
5101                 //ir_node *p;
5102                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
5103                 ir_node *call_res;
5104
5105                 /* in case there is no memory output: create one to serialize the copy
5106                    FPU -> SSE */
5107                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
5108                                        pn_be_Call_M_regular);
5109                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
5110                                        pn_be_Call_first_res);
5111
5112                 /* store st(0) onto stack */
5113                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
5114                                         call_res, mode);
5115                 set_ia32_op_type(fstp, ia32_AddrModeD);
5116                 set_ia32_use_frame(fstp);
5117
5118                 /* load into SSE register */
5119                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
5120                                              mode);
5121                 set_ia32_op_type(sse_load, ia32_AddrModeS);
5122                 set_ia32_use_frame(sse_load);
5123
5124                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
5125                                        pn_ia32_xLoad_res);
5126
5127                 return sse_load;
5128         }
5129
5130         /* transform call modes */
5131         if (mode_is_data(mode)) {
5132                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
5133                 mode = cls->mode;
5134         }
5135
5136         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
5137 }
5138
5139 /**
5140  * Transform the Projs from a Cmp.
5141  */
5142 static ir_node *gen_Proj_Cmp(ir_node *node)
5143 {
5144         /* this probably means not all mode_b nodes were lowered... */
5145         panic("trying to directly transform Proj_Cmp %+F (mode_b not lowered?)",
5146               node);
5147 }
5148
5149 /**
5150  * Transform and potentially renumber Proj nodes.
5151  */
5152 static ir_node *gen_Proj(ir_node *node) {
5153         ir_node  *pred = get_Proj_pred(node);
5154         if (is_Store(pred)) {
5155                 long proj = get_Proj_proj(node);
5156                 if (proj == pn_Store_M) {
5157                         return be_transform_node(pred);
5158                 } else {
5159                         assert(0);
5160                         return new_r_Bad(current_ir_graph);
5161                 }
5162         } else if (is_Load(pred)) {
5163                 return gen_Proj_Load(node);
5164         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
5165                 return gen_Proj_DivMod(node);
5166         } else if (is_CopyB(pred)) {
5167                 return gen_Proj_CopyB(node);
5168         } else if (is_Quot(pred)) {
5169                 return gen_Proj_Quot(node);
5170         } else if (be_is_SubSP(pred)) {
5171                 return gen_Proj_be_SubSP(node);
5172         } else if (be_is_AddSP(pred)) {
5173                 return gen_Proj_be_AddSP(node);
5174         } else if (be_is_Call(pred)) {
5175                 return gen_Proj_be_Call(node);
5176         } else if (is_Cmp(pred)) {
5177                 return gen_Proj_Cmp(node);
5178         } else if (get_irn_op(pred) == op_Start) {
5179                 long proj = get_Proj_proj(node);
5180                 if (proj == pn_Start_X_initial_exec) {
5181                         ir_node *block = get_nodes_block(pred);
5182                         dbg_info *dbgi = get_irn_dbg_info(node);
5183                         ir_node *jump;
5184
5185                         /* we exchange the ProjX with a jump */
5186                         block = be_transform_node(block);
5187                         jump  = new_rd_Jmp(dbgi, current_ir_graph, block);
5188                         return jump;
5189                 }
5190                 if (node == be_get_old_anchor(anchor_tls)) {
5191                         return gen_Proj_tls(node);
5192                 }
5193         } else if (is_ia32_l_FloattoLL(pred)) {
5194                 return gen_Proj_l_FloattoLL(node);
5195 #ifdef FIRM_EXT_GRS
5196         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
5197 #else
5198         } else {
5199 #endif
5200                 ir_mode *mode = get_irn_mode(node);
5201                 if (mode_needs_gp_reg(mode)) {
5202                         ir_node *new_pred = be_transform_node(pred);
5203                         ir_node *block    = be_transform_node(get_nodes_block(node));
5204                         ir_node *new_proj = new_r_Proj(current_ir_graph, block, new_pred,
5205                                                        mode_Iu, get_Proj_proj(node));
5206 #ifdef DEBUG_libfirm
5207                         new_proj->node_nr = node->node_nr;
5208 #endif
5209                         return new_proj;
5210                 }
5211         }
5212
5213         return be_duplicate_node(node);
5214 }
5215
5216 /**
5217  * Enters all transform functions into the generic pointer
5218  */
5219 static void register_transformers(void)
5220 {
5221         ir_op *op_Mulh;
5222
5223         /* first clear the generic function pointer for all ops */
5224         clear_irp_opcodes_generic_func();
5225
5226 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
5227 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
5228
5229         GEN(Add);
5230         GEN(Sub);
5231         GEN(Mul);
5232         GEN(And);
5233         GEN(Or);
5234         GEN(Eor);
5235
5236         GEN(Shl);
5237         GEN(Shr);
5238         GEN(Shrs);
5239         GEN(Rot);
5240
5241         GEN(Quot);
5242
5243         GEN(Div);
5244         GEN(Mod);
5245         GEN(DivMod);
5246
5247         GEN(Minus);
5248         GEN(Conv);
5249         GEN(Abs);
5250         GEN(Not);
5251
5252         GEN(Load);
5253         GEN(Store);
5254         GEN(Cond);
5255
5256         GEN(Cmp);
5257         GEN(ASM);
5258         GEN(CopyB);
5259         BAD(Mux);
5260         GEN(Psi);
5261         GEN(Proj);
5262         GEN(Phi);
5263         GEN(IJmp);
5264
5265         /* transform ops from intrinsic lowering */
5266         GEN(ia32_l_Add);
5267         GEN(ia32_l_Adc);
5268         GEN(ia32_l_Mul);
5269         GEN(ia32_l_IMul);
5270         GEN(ia32_l_ShlDep);
5271         GEN(ia32_l_ShrDep);
5272         GEN(ia32_l_SarDep);
5273         GEN(ia32_l_ShlD);
5274         GEN(ia32_l_ShrD);
5275         GEN(ia32_l_Sub);
5276         GEN(ia32_l_Sbb);
5277         GEN(ia32_l_vfild);
5278         GEN(ia32_l_Load);
5279         GEN(ia32_l_vfist);
5280         GEN(ia32_l_Store);
5281         GEN(ia32_l_LLtoFloat);
5282         GEN(ia32_l_FloattoLL);
5283
5284         GEN(Const);
5285         GEN(SymConst);
5286         GEN(Unknown);
5287
5288         /* we should never see these nodes */
5289         BAD(Raise);
5290         BAD(Sel);
5291         BAD(InstOf);
5292         BAD(Cast);
5293         BAD(Free);
5294         BAD(Tuple);
5295         BAD(Id);
5296         //BAD(Bad);
5297         BAD(Confirm);
5298         BAD(Filter);
5299         BAD(CallBegin);
5300         BAD(EndReg);
5301         BAD(EndExcept);
5302
5303         /* handle generic backend nodes */
5304         GEN(be_FrameAddr);
5305         GEN(be_Call);
5306         GEN(be_IncSP);
5307         GEN(be_Return);
5308         GEN(be_AddSP);
5309         GEN(be_SubSP);
5310         GEN(be_Copy);
5311
5312         op_Mulh = get_op_Mulh();
5313         if (op_Mulh)
5314                 GEN(Mulh);
5315
5316 #undef GEN
5317 #undef BAD
5318 }
5319
5320 /**
5321  * Pre-transform all unknown and noreg nodes.
5322  */
5323 static void ia32_pretransform_node(void *arch_cg) {
5324         ia32_code_gen_t *cg = arch_cg;
5325
5326         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
5327         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
5328         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
5329         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
5330         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
5331         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
5332         get_fpcw();
5333 }
5334
5335 /**
5336  * Walker, checks if all ia32 nodes producing more than one result have
5337  * its Projs, other wise creates new projs and keep them using a be_Keep node.
5338  */
5339 static void add_missing_keep_walker(ir_node *node, void *data)
5340 {
5341         int              n_outs, i;
5342         unsigned         found_projs = 0;
5343         const ir_edge_t *edge;
5344         ir_mode         *mode = get_irn_mode(node);
5345         ir_node         *last_keep;
5346         (void) data;
5347         if(mode != mode_T)
5348                 return;
5349         if(!is_ia32_irn(node))
5350                 return;
5351
5352         n_outs = get_ia32_n_res(node);
5353         if(n_outs <= 0)
5354                 return;
5355         if(is_ia32_SwitchJmp(node))
5356                 return;
5357
5358         assert(n_outs < (int) sizeof(unsigned) * 8);
5359         foreach_out_edge(node, edge) {
5360                 ir_node *proj = get_edge_src_irn(edge);
5361                 int      pn   = get_Proj_proj(proj);
5362
5363                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
5364                 found_projs |= 1 << pn;
5365         }
5366
5367
5368         /* are keeps missing? */
5369         last_keep = NULL;
5370         for(i = 0; i < n_outs; ++i) {
5371                 ir_node                     *block;
5372                 ir_node                     *in[1];
5373                 const arch_register_req_t   *req;
5374                 const arch_register_class_t *class;
5375
5376                 if(found_projs & (1 << i)) {
5377                         continue;
5378                 }
5379
5380                 req   = get_ia32_out_req(node, i);
5381                 class = req->cls;
5382                 if(class == NULL) {
5383                         continue;
5384                 }
5385                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
5386                         continue;
5387                 }
5388
5389                 block = get_nodes_block(node);
5390                 in[0] = new_r_Proj(current_ir_graph, block, node,
5391                                    arch_register_class_mode(class), i);
5392                 if(last_keep != NULL) {
5393                         be_Keep_add_node(last_keep, class, in[0]);
5394                 } else {
5395                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
5396                         if(sched_is_scheduled(node)) {
5397                                 sched_add_after(node, last_keep);
5398                         }
5399                 }
5400         }
5401 }
5402
5403 /**
5404  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
5405  * and keeps them.
5406  */
5407 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
5408 {
5409         ir_graph *irg = be_get_birg_irg(cg->birg);
5410         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
5411 }
5412
5413 /* do the transformation */
5414 void ia32_transform_graph(ia32_code_gen_t *cg) {
5415         int cse_last;
5416         ir_graph *irg = cg->irg;
5417
5418         register_transformers();
5419         env_cg       = cg;
5420         initial_fpcw = NULL;
5421
5422 BE_TIMER_PUSH(t_heights);
5423         heights      = heights_new(irg);
5424 BE_TIMER_POP(t_heights);
5425         ia32_calculate_non_address_mode_nodes(cg->birg);
5426
5427         /* the transform phase is not safe for CSE (yet) because several nodes get
5428          * attributes set after their creation */
5429         cse_last = get_opt_cse();
5430         set_opt_cse(0);
5431
5432         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
5433
5434         set_opt_cse(cse_last);
5435
5436         ia32_free_non_address_mode_nodes();
5437         heights_free(heights);
5438         heights = NULL;
5439 }
5440
5441 void ia32_init_transform(void)
5442 {
5443         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
5444 }