nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include <limits.h>
  13
  14 #include "irargs_t.h"
  15 #include "irnode_t.h"
  16 #include "irgraph_t.h"
  17 #include "irmode_t.h"
  18 #include "iropt_t.h"
  19 #include "irop_t.h"
  20 #include "irprog_t.h"
  21 #include "iredges_t.h"
  22 #include "irgmod.h"
  23 #include "irvrfy.h"
  24 #include "ircons.h"
  25 #include "dbginfo.h"
  26 #include "irprintf.h"
  27 #include "debug.h"
  28
  29 #include "../benode_t.h"
  30 #include "../besched.h"
  31 #include "../beabi.h"
  32
  33 #include "bearch_ia32_t.h"
  34
  35 #include "ia32_nodes_attr.h"
  36 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  37 #include "ia32_transform.h"
  38 #include "ia32_new_nodes.h"
  39 #include "ia32_map_regs.h"
  40 #include "ia32_dbg_stat.h"
  41
  42 #include "gen_ia32_regalloc_if.h"
  43
  44 #define SFP_SIGN "0x80000000"
  45 #define DFP_SIGN "0x8000000000000000"
  46 #define SFP_ABS  "0x7FFFFFFF"
  47 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  48
  49 #define TP_SFP_SIGN "ia32_sfp_sign"
  50 #define TP_DFP_SIGN "ia32_dfp_sign"
  51 #define TP_SFP_ABS  "ia32_sfp_abs"
  52 #define TP_DFP_ABS  "ia32_dfp_abs"
  53
  54 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  55 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  56 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  57 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  58
  59 extern ir_op *get_op_Mulh(void);
  60
  61 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  62                                                                           ir_node *op1, ir_node *op2, ir_node *mem);
  63
  64 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  65                                                                          ir_node *op, ir_node *mem);
  66
  67 typedef enum {
  68         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  69 } ia32_known_const_t;
  70
  71 /****************************************************************************************************
  72  *                  _        _                        __                           _   _
  73  *                 | |      | |                      / _|                         | | (_)
  74  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  75  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  76  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  77  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  78  *
  79  ****************************************************************************************************/
  80
  81 /**
  82  * Returns 1 if irn is a Const representing 0, 0 otherwise
  83  */
  84 static INLINE int is_ia32_Const_0(ir_node *irn) {
  85         return is_ia32_Const(irn) ? classify_tarval(get_ia32_Immop_tarval(irn)) == TV_CLASSIFY_NULL : 0;
  86 }
  87
  88 /**
  89  * Returns 1 if irn is a Const representing 1, 0 otherwise
  90  */
  91 static INLINE int is_ia32_Const_1(ir_node *irn) {
  92         return is_ia32_Const(irn) ? classify_tarval(get_ia32_Immop_tarval(irn)) == TV_CLASSIFY_ONE : 0;
  93 }
  94
  95 /**
  96  * Returns the Proj representing the UNKNOWN register for given mode.
  97  */
  98 static ir_node *be_get_unknown_for_mode(ia32_code_gen_t *cg, ir_mode *mode) {
  99         be_abi_irg_t          *babi       = cg->birg->abi;
 100         const arch_register_t *unknwn_reg = NULL;
 101
 102         if (mode_is_float(mode)) {
 103                 unknwn_reg = USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_UKNWN] : &ia32_vfp_regs[REG_VFP_UKNWN];
 104         }
 105         else {
 106                 unknwn_reg = &ia32_gp_regs[REG_GP_UKNWN];
 107         }
 108
 109         return be_abi_get_callee_save_irn(babi, unknwn_reg);
 110 }
 111
 112 /**
 113  * Gets the Proj with number pn from irn.
 114  */
 115 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
 116         const ir_edge_t *edge;
 117         ir_node   *proj;
 118         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 119
 120         foreach_out_edge(irn, edge) {
 121                 proj = get_edge_src_irn(edge);
 122
 123                 if (get_Proj_proj(proj) == pn)
 124                         return proj;
 125         }
 126
 127         return NULL;
 128 }
 129
 130 /**
 131  * SSE convert of an integer node into a floating point node.
 132  */
 133 static ir_node *gen_sse_conv_int2float(ia32_code_gen_t *cg, dbg_info *dbg, ir_graph *irg, ir_node *block,
 134                                        ir_node *in, ir_node *old_node, ir_mode *tgt_mode)
 135 {
 136         ir_node *noreg = ia32_new_NoReg_gp(cg);
 137         ir_node *nomem = new_rd_NoMem(irg);
 138
 139         ir_node *conv = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, in, nomem);
 140         set_ia32_src_mode(conv, get_irn_mode(in));
 141         set_ia32_tgt_mode(conv, tgt_mode);
 142         set_ia32_am_support(conv, ia32_am_Source);
 143         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 144
 145         return new_rd_Proj(dbg, irg, block, conv, tgt_mode, pn_ia32_Conv_I2FP_res);
 146 }
 147
 148 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 149 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
 150         static const struct {
 151                 const char *tp_name;
 152                 const char *ent_name;
 153                 const char *cnst_str;
 154         } names [ia32_known_const_max] = {
 155                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 156                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 157                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 158                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 159         };
 160         static struct entity *ent_cache[ia32_known_const_max];
 161
 162         const char    *tp_name, *ent_name, *cnst_str;
 163         ir_type       *tp;
 164         ir_node       *cnst;
 165         ir_graph      *rem;
 166         entity        *ent;
 167         tarval        *tv;
 168
 169         ent_name = names[kct].ent_name;
 170         if (! ent_cache[kct]) {
 171                 tp_name  = names[kct].tp_name;
 172                 cnst_str = names[kct].cnst_str;
 173
 174                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 175                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 176                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 177
 178                 set_entity_ld_ident(ent, get_entity_ident(ent));
 179                 set_entity_visibility(ent, visibility_local);
 180                 set_entity_variability(ent, variability_constant);
 181                 set_entity_allocation(ent, allocation_static);
 182
 183                 /* we create a new entity here: It's initialization must resist on the
 184                     const code irg */
 185                 rem = current_ir_graph;
 186                 current_ir_graph = get_const_code_irg();
 187                 cnst = new_Const(mode, tv);
 188                 current_ir_graph = rem;
 189
 190                 set_atomic_ent_value(ent, cnst);
 191
 192                 /* cache the entry */
 193                 ent_cache[kct] = ent;
 194         }
 195
 196         return get_entity_ident(ent_cache[kct]);
 197 }
 198
 199 #ifndef NDEBUG
 200 /**
 201  * Prints the old node name on cg obst and returns a pointer to it.
 202  */
 203 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 204         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 205
 206         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 207         obstack_1grow(isa->name_obst, 0);
 208         isa->name_obst_size += obstack_object_size(isa->name_obst);
 209         return obstack_finish(isa->name_obst);
 210 }
 211 #endif /* NDEBUG */
 212
 213 /* determine if one operator is an Imm */
 214 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 215         if (op1)
 216                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 217         else return is_ia32_Cnst(op2) ? op2 : NULL;
 218 }
 219
 220 /* determine if one operator is not an Imm */
 221 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 222         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 223 }
 224
 225
 226 /**
 227  * Construct a standard binary operation, set AM and immediate if required.
 228  *
 229  * @param env   The transformation environment
 230  * @param op1   The first operand
 231  * @param op2   The second operand
 232  * @param func  The node constructor function
 233  * @return The constructed ia32 node.
 234  */
 235 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 236         ir_node           *new_op   = NULL;
 237         ir_mode           *mode     = env->mode;
 238         dbg_info          *dbg      = env->dbg;
 239         ir_graph          *irg      = env->irg;
 240         ir_node           *block    = env->block;
 241         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 242         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 243         ir_node           *nomem    = new_NoMem();
 244         ir_node           *expr_op, *imm_op;
 245         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 246
 247         /* Check if immediate optimization is on and */
 248         /* if it's an operation with immediate.      */
 249         if (! (env->cg->opt & IA32_OPT_IMMOPS)) {
 250                 expr_op = op1;
 251                 imm_op  = NULL;
 252         }
 253         else if (is_op_commutative(get_irn_op(env->irn))) {
 254                 imm_op  = get_immediate_op(op1, op2);
 255                 expr_op = get_expr_op(op1, op2);
 256         }
 257         else {
 258                 imm_op  = get_immediate_op(NULL, op2);
 259                 expr_op = get_expr_op(op1, op2);
 260         }
 261
 262         assert((expr_op || imm_op) && "invalid operands");
 263
 264         if (!expr_op) {
 265                 /* We have two consts here: not yet supported */
 266                 imm_op = NULL;
 267         }
 268
 269         if (mode_is_float(mode)) {
 270                 /* floating point operations */
 271                 if (imm_op) {
 272                         DB((mod, LEVEL_1, "FP with immediate ..."));
 273                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem);
 274                         set_ia32_Immop_attr(new_op, imm_op);
 275                         set_ia32_am_support(new_op, ia32_am_None);
 276                 }
 277                 else {
 278                         DB((mod, LEVEL_1, "FP binop ..."));
 279                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 280                         set_ia32_am_support(new_op, ia32_am_Source);
 281                 }
 282                 set_ia32_ls_mode(new_op, mode);
 283         }
 284         else {
 285                 /* integer operations */
 286                 if (imm_op) {
 287                         /* This is expr + const */
 288                         DB((mod, LEVEL_1, "INT with immediate ..."));
 289                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem);
 290                         set_ia32_Immop_attr(new_op, imm_op);
 291
 292                         /* set AM support */
 293                         set_ia32_am_support(new_op, ia32_am_Dest);
 294                 }
 295                 else {
 296                         DB((mod, LEVEL_1, "INT binop ..."));
 297                         /* This is a normal operation */
 298                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 299
 300                         /* set AM support */
 301                         set_ia32_am_support(new_op, ia32_am_Full);
 302                 }
 303         }
 304
 305         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 306
 307         set_ia32_res_mode(new_op, mode);
 308
 309         if (is_op_commutative(get_irn_op(env->irn))) {
 310                 set_ia32_commutative(new_op);
 311         }
 312
 313         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 314 }
 315
 316
 317
 318 /**
 319  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 320  *
 321  * @param env   The transformation environment
 322  * @param op1   The first operand
 323  * @param op2   The second operand
 324  * @param func  The node constructor function
 325  * @return The constructed ia32 node.
 326  */
 327 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 328         ir_node           *new_op = NULL;
 329         ir_mode           *mode   = env->mode;
 330         dbg_info          *dbg    = env->dbg;
 331         ir_graph          *irg    = env->irg;
 332         ir_node           *block  = env->block;
 333         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 334         ir_node           *nomem  = new_NoMem();
 335         ir_node           *expr_op, *imm_op;
 336         tarval            *tv;
 337         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 338
 339         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 340
 341         /* Check if immediate optimization is on and */
 342         /* if it's an operation with immediate.      */
 343         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 344         expr_op = get_expr_op(op1, op2);
 345
 346         assert((expr_op || imm_op) && "invalid operands");
 347
 348         if (!expr_op) {
 349                 /* We have two consts here: not yet supported */
 350                 imm_op = NULL;
 351         }
 352
 353         /* Limit imm_op within range imm8 */
 354         if (imm_op) {
 355                 tv = get_ia32_Immop_tarval(imm_op);
 356
 357                 if (tv) {
 358                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 359                 }
 360                 else {
 361                         imm_op = NULL;
 362                 }
 363         }
 364
 365         /* integer operations */
 366         if (imm_op) {
 367                 /* This is shift/rot with const */
 368                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 369
 370                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 371                 set_ia32_Immop_attr(new_op, imm_op);
 372         }
 373         else {
 374                 /* This is a normal shift/rot */
 375                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 376                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 377         }
 378
 379         /* set AM support */
 380         set_ia32_am_support(new_op, ia32_am_Dest);
 381
 382         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 383
 384         set_ia32_res_mode(new_op, mode);
 385         set_ia32_emit_cl(new_op);
 386
 387         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 388 }
 389
 390
 391 /**
 392  * Construct a standard unary operation, set AM and immediate if required.
 393  *
 394  * @param env   The transformation environment
 395  * @param op    The operand
 396  * @param func  The node constructor function
 397  * @return The constructed ia32 node.
 398  */
 399 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 400         ir_node           *new_op = NULL;
 401         ir_mode           *mode   = env->mode;
 402         dbg_info          *dbg    = env->dbg;
 403         ir_graph          *irg    = env->irg;
 404         ir_node           *block  = env->block;
 405         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 406         ir_node           *nomem  = new_NoMem();
 407         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 408
 409         new_op = func(dbg, irg, block, noreg, noreg, op, nomem);
 410
 411         if (mode_is_float(mode)) {
 412                 DB((mod, LEVEL_1, "FP unop ..."));
 413                 /* floating point operations don't support implicit store */
 414                 set_ia32_am_support(new_op, ia32_am_None);
 415         }
 416         else {
 417                 DB((mod, LEVEL_1, "INT unop ..."));
 418                 set_ia32_am_support(new_op, ia32_am_Dest);
 419         }
 420
 421         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 422
 423         set_ia32_res_mode(new_op, mode);
 424
 425         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 426 }
 427
 428
 429
 430 /**
 431  * Creates an ia32 Add with immediate.
 432  *
 433  * @param env       The transformation environment
 434  * @param expr_op   The expression operator
 435  * @param const_op  The constant
 436  * @return the created ia32 Add node
 437  */
 438 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 439         ir_node                *new_op     = NULL;
 440         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 441         dbg_info               *dbg        = env->dbg;
 442         ir_graph               *irg        = env->irg;
 443         ir_node                *block      = env->block;
 444         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 445         ir_node                *nomem      = new_NoMem();
 446         int                     normal_add = 1;
 447         tarval_classification_t class_tv, class_negtv;
 448         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 449
 450         /* try to optimize to inc/dec  */
 451         if ((env->cg->opt & IA32_OPT_INCDEC) && (get_ia32_op_type(const_op) == ia32_Const)) {
 452                 /* optimize tarvals */
 453                 class_tv    = classify_tarval(tv);
 454                 class_negtv = classify_tarval(tarval_neg(tv));
 455
 456                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 457                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 458                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 459                         normal_add = 0;
 460                 }
 461                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 462                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 463                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 464                         normal_add = 0;
 465                 }
 466         }
 467
 468         if (normal_add) {
 469                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 470                 set_ia32_Immop_attr(new_op, const_op);
 471                 set_ia32_commutative(new_op);
 472         }
 473
 474         return new_op;
 475 }
 476
 477 /**
 478  * Creates an ia32 Add.
 479  *
 480  * @param env   The transformation environment
 481  * @return the created ia32 Add node
 482  */
 483 static ir_node *gen_Add(ia32_transform_env_t *env) {
 484         ir_node  *new_op = NULL;
 485         dbg_info *dbg    = env->dbg;
 486         ir_mode  *mode   = env->mode;
 487         ir_graph *irg    = env->irg;
 488         ir_node  *block  = env->block;
 489         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 490         ir_node  *nomem  = new_NoMem();
 491         ir_node  *expr_op, *imm_op;
 492         ir_node  *op1    = get_Add_left(env->irn);
 493         ir_node  *op2    = get_Add_right(env->irn);
 494
 495         /* Check if immediate optimization is on and */
 496         /* if it's an operation with immediate.      */
 497         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(op1, op2) : NULL;
 498         expr_op = get_expr_op(op1, op2);
 499
 500         assert((expr_op || imm_op) && "invalid operands");
 501
 502         if (mode_is_float(mode)) {
 503                 FP_USED(env->cg);
 504                 if (USE_SSE2(env->cg))
 505                         return gen_binop(env, op1, op2, new_rd_ia32_xAdd);
 506                 else
 507                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 508         }
 509         else {
 510                 /* integer ADD */
 511                 if (!expr_op) {
 512                         /* No expr_op means, that we have two const - one symconst and */
 513                         /* one tarval or another symconst - because this case is not   */
 514                         /* covered by constant folding                                 */
 515                         /* We need to check for:                                       */
 516                         /*  1) symconst + const    -> becomes a LEA                    */
 517                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 518                         /*        linker doesn't support two symconsts                 */
 519
 520                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 521                                 /* this is the 2nd case */
 522                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 523                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 524                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 525
 526                                 DBG_OPT_LEA1(op2, new_op);
 527                         }
 528                         else {
 529                                 /* this is the 1st case */
 530                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 531
 532                                 DBG_OPT_LEA2(op1, op2, new_op);
 533
 534                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 535                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 536                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 537                                 }
 538                                 else {
 539                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 540                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 541                                 }
 542                                 set_ia32_am_flavour(new_op, ia32_am_O);
 543                         }
 544
 545                         /* set AM support */
 546                         set_ia32_am_support(new_op, ia32_am_Source);
 547                         set_ia32_op_type(new_op, ia32_AddrModeS);
 548
 549                         /* Lea doesn't need a Proj */
 550                         return new_op;
 551                 }
 552                 else if (imm_op) {
 553                         /* This is expr + const */
 554                         new_op = gen_imm_Add(env, expr_op, imm_op);
 555
 556                         /* set AM support */
 557                         set_ia32_am_support(new_op, ia32_am_Dest);
 558                 }
 559                 else {
 560                         /* This is a normal add */
 561                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 562
 563                         /* set AM support */
 564                         set_ia32_am_support(new_op, ia32_am_Full);
 565                         set_ia32_commutative(new_op);
 566                 }
 567         }
 568
 569         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 570
 571         set_ia32_res_mode(new_op, mode);
 572
 573         return new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Add_res);
 574 }
 575
 576
 577
 578 /**
 579  * Creates an ia32 Mul.
 580  *
 581  * @param env   The transformation environment
 582  * @return the created ia32 Mul node
 583  */
 584 static ir_node *gen_Mul(ia32_transform_env_t *env) {
 585         ir_node *op1 = get_Mul_left(env->irn);
 586         ir_node *op2 = get_Mul_right(env->irn);
 587         ir_node *new_op;
 588
 589         if (mode_is_float(env->mode)) {
 590                 FP_USED(env->cg);
 591                 if (USE_SSE2(env->cg))
 592                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMul);
 593                 else
 594                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 595         }
 596         else {
 597                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 598         }
 599
 600         return new_op;
 601 }
 602
 603
 604
 605 /**
 606  * Creates an ia32 Mulh.
 607  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 608  * this result while Mul returns the lower 32 bit.
 609  *
 610  * @param env   The transformation environment
 611  * @return the created ia32 Mulh node
 612  */
 613 static ir_node *gen_Mulh(ia32_transform_env_t *env) {
 614         ir_node *op1 = get_irn_n(env->irn, 0);
 615         ir_node *op2 = get_irn_n(env->irn, 1);
 616         ir_node *proj_EAX, *proj_EDX, *mulh;
 617         ir_node *in[1];
 618
 619         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 620         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 621         mulh     = get_Proj_pred(proj_EAX);
 622         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 623
 624         /* to be on the save side */
 625         set_Proj_proj(proj_EAX, pn_EAX);
 626
 627         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 628                 /* Mulh with const cannot have AM */
 629                 set_ia32_am_support(mulh, ia32_am_None);
 630         }
 631         else {
 632                 /* Mulh cannot have AM for destination */
 633                 set_ia32_am_support(mulh, ia32_am_Source);
 634         }
 635
 636         in[0] = proj_EAX;
 637
 638         /* keep EAX */
 639         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 640
 641         return proj_EDX;
 642 }
 643
 644
 645
 646 /**
 647  * Creates an ia32 And.
 648  *
 649  * @param env   The transformation environment
 650  * @return The created ia32 And node
 651  */
 652 static ir_node *gen_And(ia32_transform_env_t *env) {
 653         ir_node *op1 = get_And_left(env->irn);
 654         ir_node *op2 = get_And_right(env->irn);
 655
 656         assert (! mode_is_float(env->mode));
 657         return gen_binop(env, op1, op2, new_rd_ia32_And);
 658 }
 659
 660
 661
 662 /**
 663  * Creates an ia32 Or.
 664  *
 665  * @param env   The transformation environment
 666  * @return The created ia32 Or node
 667  */
 668 static ir_node *gen_Or(ia32_transform_env_t *env) {
 669         ir_node *op1 = get_Or_left(env->irn);
 670         ir_node *op2 = get_Or_right(env->irn);
 671
 672         assert (! mode_is_float(env->mode));
 673         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 674 }
 675
 676
 677
 678 /**
 679  * Creates an ia32 Eor.
 680  *
 681  * @param env   The transformation environment
 682  * @return The created ia32 Eor node
 683  */
 684 static ir_node *gen_Eor(ia32_transform_env_t *env) {
 685         ir_node *op1 = get_Eor_left(env->irn);
 686         ir_node *op2 = get_Eor_right(env->irn);
 687
 688         assert(! mode_is_float(env->mode));
 689         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 690 }
 691
 692
 693
 694 /**
 695  * Creates an ia32 Max.
 696  *
 697  * @param env      The transformation environment
 698  * @return the created ia32 Max node
 699  */
 700 static ir_node *gen_Max(ia32_transform_env_t *env) {
 701         ir_node *op1 = get_irn_n(env->irn, 0);
 702         ir_node *op2 = get_irn_n(env->irn, 1);
 703         ir_node *new_op;
 704
 705         if (mode_is_float(env->mode)) {
 706                 FP_USED(env->cg);
 707                 if (USE_SSE2(env->cg))
 708                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMax);
 709                 else {
 710                         assert(0);
 711                 }
 712         }
 713         else {
 714                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 715                 set_ia32_am_support(new_op, ia32_am_None);
 716                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 717         }
 718
 719         return new_op;
 720 }
 721
 722
 723
 724 /**
 725  * Creates an ia32 Min.
 726  *
 727  * @param env      The transformation environment
 728  * @return the created ia32 Min node
 729  */
 730 static ir_node *gen_Min(ia32_transform_env_t *env) {
 731         ir_node *op1 = get_irn_n(env->irn, 0);
 732         ir_node *op2 = get_irn_n(env->irn, 1);
 733         ir_node *new_op;
 734
 735         if (mode_is_float(env->mode)) {
 736                 FP_USED(env->cg);
 737                 if (USE_SSE2(env->cg))
 738                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMin);
 739                 else {
 740                         assert(0);
 741                 }
 742         }
 743         else {
 744                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 745                 set_ia32_am_support(new_op, ia32_am_None);
 746                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 747         }
 748
 749         return new_op;
 750 }
 751
 752
 753
 754 /**
 755  * Creates an ia32 Sub with immediate.
 756  *
 757  * @param env        The transformation environment
 758  * @param expr_op    The first operator
 759  * @param const_op   The constant operator
 760  * @return The created ia32 Sub node
 761  */
 762 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 763         ir_node                *new_op     = NULL;
 764         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 765         dbg_info               *dbg        = env->dbg;
 766         ir_graph               *irg        = env->irg;
 767         ir_node                *block      = env->block;
 768         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 769         ir_node                *nomem      = new_NoMem();
 770         int                     normal_sub = 1;
 771         tarval_classification_t class_tv, class_negtv;
 772         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 773
 774         /* try to optimize to inc/dec  */
 775         if ((env->cg->opt & IA32_OPT_INCDEC) && tv) {
 776                 /* optimize tarvals */
 777                 class_tv    = classify_tarval(tv);
 778                 class_negtv = classify_tarval(tarval_neg(tv));
 779
 780                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 781                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 782                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 783                         normal_sub = 0;
 784                 }
 785                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 786                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 787                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 788                         normal_sub = 0;
 789                 }
 790         }
 791
 792         if (normal_sub) {
 793                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 794                 set_ia32_Immop_attr(new_op, const_op);
 795         }
 796
 797         return new_op;
 798 }
 799
 800 /**
 801  * Creates an ia32 Sub.
 802  *
 803  * @param env   The transformation environment
 804  * @return The created ia32 Sub node
 805  */
 806 static ir_node *gen_Sub(ia32_transform_env_t *env) {
 807         ir_node  *new_op = NULL;
 808         dbg_info *dbg    = env->dbg;
 809         ir_mode  *mode   = env->mode;
 810         ir_graph *irg    = env->irg;
 811         ir_node  *block  = env->block;
 812         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 813         ir_node  *nomem  = new_NoMem();
 814         ir_node  *op1    = get_Sub_left(env->irn);
 815         ir_node  *op2    = get_Sub_right(env->irn);
 816         ir_node  *expr_op, *imm_op;
 817
 818         /* Check if immediate optimization is on and */
 819         /* if it's an operation with immediate.      */
 820         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 821         expr_op = get_expr_op(op1, op2);
 822
 823         assert((expr_op || imm_op) && "invalid operands");
 824
 825         if (mode_is_float(mode)) {
 826                 FP_USED(env->cg);
 827                 if (USE_SSE2(env->cg))
 828                         return gen_binop(env, op1, op2, new_rd_ia32_xSub);
 829                 else
 830                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 831         }
 832         else {
 833                 /* integer SUB */
 834                 if (!expr_op) {
 835                         /* No expr_op means, that we have two const - one symconst and */
 836                         /* one tarval or another symconst - because this case is not   */
 837                         /* covered by constant folding                                 */
 838                         /* We need to check for:                                       */
 839                         /*  1) symconst + const    -> becomes a LEA                    */
 840                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 841                         /*        linker doesn't support two symconsts                 */
 842
 843                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 844                                 /* this is the 2nd case */
 845                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 846                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 847                                 set_ia32_am_sc_sign(new_op);
 848                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 849
 850                                 DBG_OPT_LEA1(op2, new_op);
 851                         }
 852                         else {
 853                                 /* this is the 1st case */
 854                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 855
 856                                 DBG_OPT_LEA2(op1, op2, new_op);
 857
 858                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 859                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 860                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 861                                 }
 862                                 else {
 863                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 864                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 865                                         set_ia32_am_sc_sign(new_op);
 866                                 }
 867                                 set_ia32_am_flavour(new_op, ia32_am_O);
 868                         }
 869
 870                         /* set AM support */
 871                         set_ia32_am_support(new_op, ia32_am_Source);
 872                         set_ia32_op_type(new_op, ia32_AddrModeS);
 873
 874                         /* Lea doesn't need a Proj */
 875                         return new_op;
 876                 }
 877                 else if (imm_op) {
 878                         /* This is expr - const */
 879                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 880
 881                         /* set AM support */
 882                         set_ia32_am_support(new_op, ia32_am_Dest);
 883                 }
 884                 else {
 885                         /* This is a normal sub */
 886                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 887
 888                         /* set AM support */
 889                         set_ia32_am_support(new_op, ia32_am_Full);
 890                 }
 891         }
 892
 893         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 894
 895         set_ia32_res_mode(new_op, mode);
 896
 897         return new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Sub_res);
 898 }
 899
 900
 901
 902 /**
 903  * Generates an ia32 DivMod with additional infrastructure for the
 904  * register allocator if needed.
 905  *
 906  * @param env      The transformation environment
 907  * @param dividend -no comment- :)
 908  * @param divisor  -no comment- :)
 909  * @param dm_flav  flavour_Div/Mod/DivMod
 910  * @return The created ia32 DivMod node
 911  */
 912 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 913         ir_node  *res, *proj;
 914         ir_node  *edx_node, *cltd;
 915         ir_node  *in_keep[1];
 916         dbg_info *dbg   = env->dbg;
 917         ir_graph *irg   = env->irg;
 918         ir_node  *block = env->block;
 919         ir_mode  *mode  = env->mode;
 920         ir_node  *irn   = env->irn;
 921         ir_node  *mem;
 922
 923         switch (dm_flav) {
 924                 case flavour_Div:
 925                         mem  = get_Div_mem(irn);
 926                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 927                         break;
 928                 case flavour_Mod:
 929                         mem  = get_Mod_mem(irn);
 930                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 931                         break;
 932                 case flavour_DivMod:
 933                         mem  = get_DivMod_mem(irn);
 934                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 935                         break;
 936                 default:
 937                         assert(0);
 938         }
 939
 940         if (mode_is_signed(mode)) {
 941                 /* in signed mode, we need to sign extend the dividend */
 942                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend);
 943                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EAX);
 944                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EDX);
 945         }
 946         else {
 947                 edx_node = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Iu);
 948                 set_ia32_Const_type(edx_node, ia32_Const);
 949                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 950         }
 951
 952         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, dm_flav);
 953
 954         set_ia32_n_res(res, 2);
 955
 956         /* Only one proj is used -> We must add a second proj and */
 957         /* connect this one to a Keep node to eat up the second   */
 958         /* destroyed register.                                    */
 959         if (get_irn_n_edges(irn) == 1) {
 960                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 961                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 962
 963                 if (get_irn_op(irn) == op_Div) {
 964                         set_Proj_proj(proj, pn_DivMod_res_div);
 965                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 966                 }
 967                 else {
 968                         set_Proj_proj(proj, pn_DivMod_res_mod);
 969                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 970                 }
 971
 972                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 973         }
 974
 975         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
 976
 977         set_ia32_res_mode(res, mode_Is);
 978
 979         return res;
 980 }
 981
 982
 983 /**
 984  * Wrapper for generate_DivMod. Sets flavour_Mod.
 985  *
 986  * @param env      The transformation environment
 987  */
 988 static ir_node *gen_Mod(ia32_transform_env_t *env) {
 989         return generate_DivMod(env, get_Mod_left(env->irn), get_Mod_right(env->irn), flavour_Mod);
 990 }
 991
 992 /**
 993  * Wrapper for generate_DivMod. Sets flavour_Div.
 994  *
 995  * @param env      The transformation environment
 996  */
 997 static ir_node *gen_Div(ia32_transform_env_t *env) {
 998         return generate_DivMod(env, get_Div_left(env->irn), get_Div_right(env->irn), flavour_Div);
 999 }
1000
1001 /**
1002  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1003  */
1004 static ir_node *gen_DivMod(ia32_transform_env_t *env) {
1005         return generate_DivMod(env, get_DivMod_left(env->irn), get_DivMod_right(env->irn), flavour_DivMod);
1006 }
1007
1008
1009
1010 /**
1011  * Creates an ia32 floating Div.
1012  *
1013  * @param env   The transformation environment
1014  * @return The created ia32 xDiv node
1015  */
1016 static ir_node *gen_Quot(ia32_transform_env_t *env) {
1017         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1018         ir_node *new_op;
1019         ir_node *nomem = new_rd_NoMem(env->irg);
1020         ir_node *op1   = get_Quot_left(env->irn);
1021         ir_node *op2   = get_Quot_right(env->irn);
1022
1023         FP_USED(env->cg);
1024         if (USE_SSE2(env->cg)) {
1025                 if (is_ia32_xConst(op2)) {
1026                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem);
1027                         set_ia32_am_support(new_op, ia32_am_None);
1028                         set_ia32_Immop_attr(new_op, op2);
1029                 }
1030                 else {
1031                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
1032                         set_ia32_am_support(new_op, ia32_am_Source);
1033                 }
1034         }
1035         else {
1036                 new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
1037                 set_ia32_am_support(new_op, ia32_am_Source);
1038         }
1039         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
1040         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1041
1042         return new_op;
1043 }
1044
1045
1046
1047 /**
1048  * Creates an ia32 Shl.
1049  *
1050  * @param env   The transformation environment
1051  * @return The created ia32 Shl node
1052  */
1053 static ir_node *gen_Shl(ia32_transform_env_t *env) {
1054         return gen_shift_binop(env, get_Shl_left(env->irn), get_Shl_right(env->irn), new_rd_ia32_Shl);
1055 }
1056
1057
1058
1059 /**
1060  * Creates an ia32 Shr.
1061  *
1062  * @param env   The transformation environment
1063  * @return The created ia32 Shr node
1064  */
1065 static ir_node *gen_Shr(ia32_transform_env_t *env) {
1066         return gen_shift_binop(env, get_Shr_left(env->irn), get_Shr_right(env->irn), new_rd_ia32_Shr);
1067 }
1068
1069
1070
1071 /**
1072  * Creates an ia32 Shrs.
1073  *
1074  * @param env   The transformation environment
1075  * @return The created ia32 Shrs node
1076  */
1077 static ir_node *gen_Shrs(ia32_transform_env_t *env) {
1078         return gen_shift_binop(env, get_Shrs_left(env->irn), get_Shrs_right(env->irn), new_rd_ia32_Shrs);
1079 }
1080
1081
1082
1083 /**
1084  * Creates an ia32 RotL.
1085  *
1086  * @param env   The transformation environment
1087  * @param op1   The first operator
1088  * @param op2   The second operator
1089  * @return The created ia32 RotL node
1090  */
1091 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1092         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1093 }
1094
1095
1096
1097 /**
1098  * Creates an ia32 RotR.
1099  * NOTE: There is no RotR with immediate because this would always be a RotL
1100  *       "imm-mode_size_bits" which can be pre-calculated.
1101  *
1102  * @param env   The transformation environment
1103  * @param op1   The first operator
1104  * @param op2   The second operator
1105  * @return The created ia32 RotR node
1106  */
1107 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1108         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1109 }
1110
1111
1112
1113 /**
1114  * Creates an ia32 RotR or RotL (depending on the found pattern).
1115  *
1116  * @param env   The transformation environment
1117  * @return The created ia32 RotL or RotR node
1118  */
1119 static ir_node *gen_Rot(ia32_transform_env_t *env) {
1120         ir_node *rotate = NULL;
1121         ir_node *op1    = get_Rot_left(env->irn);
1122         ir_node *op2    = get_Rot_right(env->irn);
1123
1124         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1125                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1126                  that means we can create a RotR instead of an Add and a RotL */
1127
1128         if (is_Proj(op2)) {
1129                 ir_node *pred = get_Proj_pred(op2);
1130
1131                 if (is_ia32_Add(pred)) {
1132                         ir_node *pred_pred = get_irn_n(pred, 2);
1133                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1134                         long     bits      = get_mode_size_bits(env->mode);
1135
1136                         if (is_Proj(pred_pred)) {
1137                                 pred_pred = get_Proj_pred(pred_pred);
1138                         }
1139
1140                         if (is_ia32_Minus(pred_pred) &&
1141                                 tarval_is_long(tv)       &&
1142                                 get_tarval_long(tv) == bits)
1143                         {
1144                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1145                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1146                         }
1147
1148                 }
1149         }
1150
1151         if (!rotate) {
1152                 rotate = gen_RotL(env, op1, op2);
1153         }
1154
1155         return rotate;
1156 }
1157
1158
1159
1160 /**
1161  * Transforms a Minus node.
1162  *
1163  * @param env   The transformation environment
1164  * @param op    The Minus operand
1165  * @return The created ia32 Minus node
1166  */
1167 static ir_node *gen_Minus_ex(ia32_transform_env_t *env, ir_node *op) {
1168         ident   *name;
1169         ir_node *new_op;
1170         int      size;
1171
1172         if (mode_is_float(env->mode)) {
1173                 FP_USED(env->cg);
1174                 if (USE_SSE2(env->cg)) {
1175                         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1176                         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1177                         ir_node *nomem    = new_rd_NoMem(env->irg);
1178
1179                         new_op = new_rd_ia32_xEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1180
1181                         size   = get_mode_size_bits(env->mode);
1182                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1183
1184                         set_ia32_sc(new_op, name);
1185
1186                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1187
1188                         set_ia32_res_mode(new_op, env->mode);
1189                         set_ia32_immop_type(new_op, ia32_ImmSymConst);
1190
1191                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_xEor_res);
1192                 }
1193                 else {
1194                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1195                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1196                 }
1197         }
1198         else {
1199                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1200         }
1201
1202         return new_op;
1203 }
1204
1205 /**
1206  * Transforms a Minus node.
1207  *
1208  * @param env   The transformation environment
1209  * @return The created ia32 Minus node
1210  */
1211 static ir_node *gen_Minus(ia32_transform_env_t *env) {
1212         return gen_Minus_ex(env, get_Minus_op(env->irn));
1213 }
1214
1215
1216 /**
1217  * Transforms a Not node.
1218  *
1219  * @param env   The transformation environment
1220  * @return The created ia32 Not node
1221  */
1222 static ir_node *gen_Not(ia32_transform_env_t *env) {
1223         assert (! mode_is_float(env->mode));
1224         return gen_unop(env, get_Not_op(env->irn), new_rd_ia32_Not);
1225 }
1226
1227
1228
1229 /**
1230  * Transforms an Abs node.
1231  *
1232  * @param env   The transformation environment
1233  * @return The created ia32 Abs node
1234  */
1235 static ir_node *gen_Abs(ia32_transform_env_t *env) {
1236         ir_node  *res, *p_eax, *p_edx;
1237         dbg_info *dbg      = env->dbg;
1238         ir_mode  *mode     = env->mode;
1239         ir_graph *irg      = env->irg;
1240         ir_node  *block    = env->block;
1241         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1242         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1243         ir_node  *nomem    = new_NoMem();
1244         ir_node  *op       = get_Abs_op(env->irn);
1245         int       size;
1246         ident    *name;
1247
1248         if (mode_is_float(mode)) {
1249                 FP_USED(env->cg);
1250                 if (USE_SSE2(env->cg)) {
1251                         res = new_rd_ia32_xAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1252
1253                         size   = get_mode_size_bits(mode);
1254                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1255
1256                         set_ia32_sc(res, name);
1257
1258                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1259
1260                         set_ia32_res_mode(res, mode);
1261                         set_ia32_immop_type(res, ia32_ImmSymConst);
1262
1263                         res = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_xAnd_res);
1264                 }
1265                 else {
1266                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1267                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1268                 }
1269         }
1270         else {
1271                 res   = new_rd_ia32_Cdq(dbg, irg, block, op);
1272                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1273                 set_ia32_res_mode(res, mode);
1274
1275                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EAX);
1276                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EDX);
1277
1278                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1279                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1280                 set_ia32_res_mode(res, mode);
1281
1282                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Eor_res);
1283
1284                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1285                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1286                 set_ia32_res_mode(res, mode);
1287
1288                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Sub_res);
1289         }
1290
1291         return res;
1292 }
1293
1294
1295
1296 /**
1297  * Transforms a Load.
1298  *
1299  * @param env   The transformation environment
1300  * @return the created ia32 Load node
1301  */
1302 static ir_node *gen_Load(ia32_transform_env_t *env) {
1303         ir_node    *node  = env->irn;
1304         ir_node    *noreg = ia32_new_NoReg_gp(env->cg);
1305         ir_node    *ptr   = get_Load_ptr(node);
1306         ir_node    *lptr  = ptr;
1307         ir_mode    *mode  = get_Load_mode(node);
1308         int        is_imm = 0;
1309         ir_node *new_op;
1310         ia32_am_flavour_t am_flav = ia32_B;
1311
1312         /* address might be a constant (symconst or absolute address) */
1313         if (is_ia32_Const(ptr)) {
1314                 lptr   = noreg;
1315                 is_imm = 1;
1316         }
1317
1318         if (mode_is_float(mode)) {
1319                 FP_USED(env->cg);
1320                 if (USE_SSE2(env->cg))
1321                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1322                 else
1323                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1324         }
1325         else {
1326                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1327         }
1328
1329         /* base is an constant address */
1330         if (is_imm) {
1331                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1332                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1333                 }
1334                 else {
1335                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1336                 }
1337
1338                 am_flav = ia32_O;
1339         }
1340
1341         set_ia32_am_support(new_op, ia32_am_Source);
1342         set_ia32_op_type(new_op, ia32_AddrModeS);
1343         set_ia32_am_flavour(new_op, am_flav);
1344         set_ia32_ls_mode(new_op, mode);
1345
1346         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1347
1348         return new_op;
1349 }
1350
1351
1352
1353 /**
1354  * Transforms a Store.
1355  *
1356  * @param env   The transformation environment
1357  * @return the created ia32 Store node
1358  */
1359 static ir_node *gen_Store(ia32_transform_env_t *env) {
1360         ir_node *node    = env->irn;
1361         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1362         ir_node *val     = get_Store_value(node);
1363         ir_node *ptr     = get_Store_ptr(node);
1364         ir_node *sptr    = ptr;
1365         ir_node *mem     = get_Store_mem(node);
1366         ir_mode *mode    = get_irn_mode(val);
1367         ir_node *sval    = val;
1368         int      is_imm  = 0;
1369         ir_node *new_op;
1370         ia32_am_flavour_t am_flav = ia32_B;
1371         ia32_immop_type_t immop   = ia32_ImmNone;
1372
1373         if (! mode_is_float(mode)) {
1374                 /* in case of storing a const (but not a symconst) -> make it an attribute */
1375                 if (is_ia32_Cnst(val)) {
1376                         switch (get_ia32_op_type(val)) {
1377                         case ia32_Const:
1378                                 immop = ia32_ImmConst;
1379                                 break;
1380                         case ia32_SymConst:
1381                                 immop = ia32_ImmSymConst;
1382                                 break;
1383                         default:
1384                                 assert(0 && "unsupported Const type");
1385                         }
1386                         sval = noreg;
1387                 }
1388         }
1389
1390         /* address might be a constant (symconst or absolute address) */
1391         if (is_ia32_Const(ptr)) {
1392                 sptr   = noreg;
1393                 is_imm = 1;
1394         }
1395
1396         if (mode_is_float(mode)) {
1397                 FP_USED(env->cg);
1398                 if (USE_SSE2(env->cg))
1399                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1400                 else
1401                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1402         }
1403         else if (get_mode_size_bits(mode) == 8) {
1404                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1405         }
1406         else {
1407                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1408         }
1409
1410         /* stored const is an attribute (saves a register) */
1411         if (! mode_is_float(mode) && is_ia32_Cnst(val)) {
1412                 set_ia32_Immop_attr(new_op, val);
1413         }
1414
1415         /* base is an constant address */
1416         if (is_imm) {
1417                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1418                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1419                 }
1420                 else {
1421                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1422                 }
1423
1424                 am_flav = ia32_O;
1425         }
1426
1427         set_ia32_am_support(new_op, ia32_am_Dest);
1428         set_ia32_op_type(new_op, ia32_AddrModeD);
1429         set_ia32_am_flavour(new_op, am_flav);
1430         set_ia32_ls_mode(new_op, get_irn_mode(val));
1431         set_ia32_immop_type(new_op, immop);
1432
1433         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1434
1435         return new_op;
1436 }
1437
1438
1439
1440 /**
1441  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1442  *
1443  * @param env   The transformation environment
1444  * @return The transformed node.
1445  */
1446 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1447         dbg_info *dbg      = env->dbg;
1448         ir_graph *irg      = env->irg;
1449         ir_node  *block    = env->block;
1450         ir_node  *node     = env->irn;
1451         ir_node  *sel      = get_Cond_selector(node);
1452         ir_mode  *sel_mode = get_irn_mode(sel);
1453         ir_node  *res      = NULL;
1454         ir_node  *pred     = NULL;
1455         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1456         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1457
1458         if (is_Proj(sel) && sel_mode == mode_b) {
1459                 ir_node  *nomem = new_NoMem();
1460
1461                 pred  = get_Proj_pred(sel);
1462
1463                 /* get both compare operators */
1464                 cmp_a = get_Cmp_left(pred);
1465                 cmp_b = get_Cmp_right(pred);
1466
1467                 /* check if we can use a CondJmp with immediate */
1468                 cnst = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(cmp_a, cmp_b) : NULL;
1469                 expr = get_expr_op(cmp_a, cmp_b);
1470
1471                 if (cnst && expr) {
1472                         pn_Cmp pnc = get_Proj_proj(sel);
1473
1474                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1475                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1476                                         /* a Cmp A =/!= 0 */
1477                                         ir_node    *op1  = expr;
1478                                         ir_node    *op2  = expr;
1479                                         ir_node    *and  = skip_Proj(expr);
1480                                         const char *cnst = NULL;
1481
1482                                         /* check, if expr is an only once used And operation */
1483                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1484                                                 op1 = get_irn_n(and, 2);
1485                                                 op2 = get_irn_n(and, 3);
1486
1487                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1488                                         }
1489                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2);
1490                                         set_ia32_pncode(res, get_Proj_proj(sel));
1491                                         set_ia32_res_mode(res, get_irn_mode(op1));
1492
1493                                         if (cnst) {
1494                                                 copy_ia32_Immop_attr(res, and);
1495                                         }
1496
1497                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1498                                         return res;
1499                                 }
1500                         }
1501
1502                         if (mode_is_float(get_irn_mode(expr))) {
1503                                 FP_USED(env->cg);
1504                                 if (USE_SSE2(env->cg))
1505                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1506                                 else {
1507                                         assert(0);
1508                                 }
1509                         }
1510                         else {
1511                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1512                         }
1513                         set_ia32_Immop_attr(res, cnst);
1514                         set_ia32_res_mode(res, get_irn_mode(expr));
1515                 }
1516                 else {
1517                         if (mode_is_float(get_irn_mode(cmp_a))) {
1518                                 FP_USED(env->cg);
1519                                 if (USE_SSE2(env->cg))
1520                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1521                                 else {
1522                                         ir_node *proj_eax;
1523                                         res = new_rd_ia32_vfCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1524                                         proj_eax = new_r_Proj(irg, block, res, mode_Is, pn_ia32_vfCondJmp_temp_reg_eax);
1525                                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1526                                 }
1527                         }
1528                         else {
1529                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1530                                 set_ia32_commutative(res);
1531                         }
1532                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1533                 }
1534
1535                 set_ia32_pncode(res, get_Proj_proj(sel));
1536                 //set_ia32_am_support(res, ia32_am_Source);
1537         }
1538         else {
1539                 /* determine the smallest switch case value */
1540                 int switch_min = INT_MAX;
1541                 const ir_edge_t *edge;
1542                 char buf[64];
1543
1544                 foreach_out_edge(node, edge) {
1545                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1546                         switch_min = pn < switch_min ? pn : switch_min;
1547                 }
1548
1549                 if (switch_min) {
1550                         /* if smallest switch case is not 0 we need an additional sub */
1551                         snprintf(buf, sizeof(buf), "%d", switch_min);
1552                         res = new_rd_ia32_Lea(dbg, irg, block, sel, noreg, mode_Is);
1553                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1554                         sub_ia32_am_offs(res, buf);
1555                         set_ia32_am_flavour(res, ia32_am_OB);
1556                         set_ia32_am_support(res, ia32_am_Source);
1557                         set_ia32_op_type(res, ia32_AddrModeS);
1558                 }
1559
1560                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, switch_min ? res : sel, mode_T);
1561                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1562                 set_ia32_res_mode(res, get_irn_mode(sel));
1563         }
1564
1565         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1566         return res;
1567 }
1568
1569
1570
1571 /**
1572  * Transforms a CopyB node.
1573  *
1574  * @param env   The transformation environment
1575  * @return The transformed node.
1576  */
1577 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1578         ir_node  *res   = NULL;
1579         dbg_info *dbg   = env->dbg;
1580         ir_graph *irg   = env->irg;
1581         ir_mode  *mode  = env->mode;
1582         ir_node  *block = env->block;
1583         ir_node  *node  = env->irn;
1584         ir_node  *src   = get_CopyB_src(node);
1585         ir_node  *dst   = get_CopyB_dst(node);
1586         ir_node  *mem   = get_CopyB_mem(node);
1587         int       size  = get_type_size_bytes(get_CopyB_type(node));
1588         int       rem;
1589
1590         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1591         /* then we need the size explicitly in ECX.                    */
1592         if (size >= 16 * 4) {
1593                 rem = size & 0x3; /* size % 4 */
1594                 size >>= 2;
1595
1596                 res = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Is);
1597                 set_ia32_op_type(res, ia32_Const);
1598                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1599
1600                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1601                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1602         }
1603         else {
1604                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1605                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1606                 set_ia32_immop_type(res, ia32_ImmConst);
1607         }
1608
1609         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1610
1611         return res;
1612 }
1613
1614
1615
1616 /**
1617  * Transforms a Mux node into CMov.
1618  *
1619  * @param env   The transformation environment
1620  * @return The transformed node.
1621  */
1622 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1623 #if 0
1624         ir_node *node   = env->irn;
1625         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1626                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1627
1628         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1629
1630         return new_op;
1631 #endif
1632         return NULL;
1633 }
1634
1635 typedef ir_node *set_func_t(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *cmp_a, ir_node *cmp_b, ir_mode *mode);
1636 typedef ir_node *cmov_func_t(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *cmp_a, ir_node *cmp_b, \
1637                              ir_node *psi_true, ir_node *psi_default, ir_mode *mode);
1638
1639 /**
1640  * Transforms a Psi node into CMov.
1641  *
1642  * @param env   The transformation environment
1643  * @return The transformed node.
1644  */
1645 static ir_node *gen_Psi(ia32_transform_env_t *env) {
1646         ia32_code_gen_t *cg   = env->cg;
1647         dbg_info *dbg         = env->dbg;
1648         ir_graph *irg         = env->irg;
1649         ir_mode  *mode        = env->mode;
1650         ir_node  *block       = env->block;
1651         ir_node  *node        = env->irn;
1652         ir_node  *cmp_proj    = get_Mux_sel(node);
1653         ir_node  *psi_true    = get_Psi_val(node, 0);
1654         ir_node  *psi_default = get_Psi_default(node);
1655         ir_node  *noreg       = ia32_new_NoReg_gp(cg);
1656         ir_node  *nomem       = new_rd_NoMem(irg);
1657         ir_node  *cmp, *cmp_a, *cmp_b, *and1, *and2, *new_op = NULL;
1658         int      pnc;
1659
1660         assert(get_irn_mode(cmp_proj) == mode_b && "Condition for Psi must have mode_b");
1661
1662         cmp   = get_Proj_pred(cmp_proj);
1663         cmp_a = get_Cmp_left(cmp);
1664         cmp_b = get_Cmp_right(cmp);
1665         pnc   = get_Proj_proj(cmp_proj);
1666
1667         if (mode_is_float(mode)) {
1668                 /* floating point psi */
1669                 FP_USED(cg);
1670
1671                 /* 1st case: compare operands are float too */
1672                 if (USE_SSE2(cg)) {
1673                         /* psi(cmp(a, b), t, f) can be done as: */
1674                         /* tmp = cmp a, b                       */
1675                         /* tmp2 = t and tmp                     */
1676                         /* tmp3 = f and not tmp                 */
1677                         /* res  = tmp2 or tmp3                  */
1678
1679                         /* in case the compare operands are int, we move them into xmm register */
1680                         if (! mode_is_float(get_irn_mode(cmp_a))) {
1681                                 cmp_a = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_a, node, mode_D);
1682                                 cmp_b = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_b, node, mode_D);
1683
1684                                 pnc += pn_Cmp_Uo;  /* transform integer compare to fp compare */
1685                         }
1686
1687                         new_op = new_rd_ia32_xCmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1688                         set_ia32_pncode(new_op, pnc);
1689                         set_ia32_am_support(new_op, ia32_am_Source);
1690                         set_ia32_res_mode(new_op, mode);
1691                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1692                         new_op = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_xCmp_res);
1693
1694                         and1 = new_rd_ia32_xAnd(dbg, irg, block, noreg, noreg, psi_true, new_op, nomem);
1695                         set_ia32_am_support(and1, ia32_am_Source);
1696                         set_ia32_res_mode(and1, mode);
1697                         SET_IA32_ORIG_NODE(and1, ia32_get_old_node_name(cg, node));
1698                         and1 = new_rd_Proj(dbg, irg, block, and1, mode, pn_ia32_xAnd_res);
1699
1700                         and2 = new_rd_ia32_xAndNot(dbg, irg, block, noreg, noreg, psi_default, new_op, nomem);
1701                         set_ia32_am_support(and2, ia32_am_Source);
1702                         set_ia32_res_mode(and2, mode);
1703                         SET_IA32_ORIG_NODE(and2, ia32_get_old_node_name(cg, node));
1704                         and2 = new_rd_Proj(dbg, irg, block, and2, mode, pn_ia32_xAndNot_res);
1705
1706                         new_op = new_rd_ia32_xOr(dbg, irg, block, noreg, noreg, and1, and2, nomem);
1707                         set_ia32_am_support(new_op, ia32_am_Source);
1708                         set_ia32_res_mode(new_op, mode);
1709                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1710                         new_op = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_xOr_res);
1711                 }
1712                 else {
1713                         /* x87 FPU */
1714                         new_op = new_rd_ia32_vfCMov(dbg, irg, block, cmp_a, cmp_b, psi_true, psi_default, mode);
1715                         set_ia32_pncode(new_op, pnc);
1716                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, node));
1717                 }
1718         }
1719         else {
1720                 /* integer psi */
1721                 set_func_t  *set_func  = NULL;
1722                 cmov_func_t *cmov_func = NULL;
1723
1724                 if (mode_is_float(get_irn_mode(cmp_a))) {
1725                         /* 1st case: compare operands are floats */
1726                         FP_USED(cg);
1727
1728                         if (USE_SSE2(cg)) {
1729                                 /* SSE FPU */
1730                                 set_func  = new_rd_ia32_xCmpSet;
1731                                 cmov_func = new_rd_ia32_xCmpCMov;
1732                         }
1733                         else {
1734                                 /* x87 FPU */
1735                                 set_func  = new_rd_ia32_vfCmpSet;
1736                                 cmov_func = new_rd_ia32_vfCmpCMov;
1737                         }
1738                 }
1739                 else {
1740                         /* 2nd case: compare operand are integer too */
1741                         set_func  = new_rd_ia32_Set;
1742                         cmov_func = new_rd_ia32_CMov;
1743                 }
1744
1745                 /* create the nodes */
1746
1747                 if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
1748                         /* first case for SETcc: default is 0, set to 1 iff condition is true */
1749                         new_op = set_func(dbg, irg, block, cmp_a, cmp_b, mode);
1750                         set_ia32_pncode(new_op, pnc);
1751                 }
1752                 else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
1753                         /* second case for SETcc: default is 1, set to 0 iff condition is true: */
1754                         /*                        we invert condition and set default to 0      */
1755                         new_op = set_func(dbg, irg, block, cmp_a, cmp_b, mode);
1756                         set_ia32_pncode(new_op, get_negated_pnc(pnc, get_irn_mode(cmp_a)));
1757                 }
1758                 else {
1759                         /* otherwise: use CMOVcc */
1760                         new_op = cmov_func(dbg, irg, block, cmp_a, cmp_b, psi_true, psi_default, mode);
1761                         set_ia32_pncode(new_op, pnc);
1762                 }
1763
1764                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1765         }
1766
1767         return new_op;
1768 }
1769
1770
1771 /**
1772  * Following conversion rules apply:
1773  *
1774  *  INT -> INT
1775  * ============
1776  *  1) n bit -> m bit   n > m (downscale)
1777  *     a) target is signed:    movsx
1778  *     b) target is unsigned:  and with lower bits sets
1779  *  2) n bit -> m bit   n == m   (sign change)
1780  *     always ignored
1781  *  3) n bit -> m bit   n < m (upscale)
1782  *     a) source is signed:    movsx
1783  *     b) source is unsigned:  and with lower bits sets
1784  *
1785  *  INT -> FLOAT
1786  * ==============
1787  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1788  *
1789  *  FLOAT -> INT
1790  * ==============
1791  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1792  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1793  *
1794  *  FLOAT -> FLOAT
1795  * ================
1796  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1797  *  x87 is mode_E internally, conversions happen only at load and store
1798  *  in non-strict semantic
1799  */
1800
1801 /**
1802  * Create a conversion from x87 state register to general purpose.
1803  */
1804 static ir_node *gen_x87_fp_to_gp(ia32_transform_env_t *env, ir_mode *tgt_mode) {
1805         ia32_code_gen_t *cg = env->cg;
1806         entity   *ent = cg->fp_to_gp;
1807         ir_graph *irg = env->irg;
1808         ir_node  *block = env->block;
1809         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1810         ir_node  *op = get_Conv_op(env->irn);
1811         ir_node  *fist, *mem, *load;
1812
1813         if (! ent) {
1814                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_vfp].mode);
1815                 ent = cg->fp_to_gp =
1816                         frame_alloc_area(get_irg_frame_type(env->irg), size, 16, 0);
1817         }
1818
1819         /* do a fist */
1820         fist = new_rd_ia32_vfist(env->dbg, irg, block, get_irg_frame(irg), noreg, op, get_irg_no_mem(irg));
1821
1822         set_ia32_frame_ent(fist, ent);
1823         set_ia32_use_frame(fist);
1824         set_ia32_am_support(fist, ia32_am_Dest);
1825         set_ia32_op_type(fist, ia32_AddrModeD);
1826         set_ia32_am_flavour(fist, ia32_B);
1827         set_ia32_ls_mode(fist, mode_E);
1828
1829         mem  = new_r_Proj(irg, block, fist, mode_M, pn_ia32_vfist_M);
1830
1831         /* do a Load */
1832         load = new_rd_ia32_Load(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1833
1834         set_ia32_frame_ent(load, ent);
1835         set_ia32_use_frame(load);
1836         set_ia32_am_support(load, ia32_am_Source);
1837         set_ia32_op_type(load, ia32_AddrModeS);
1838         set_ia32_am_flavour(load, ia32_B);
1839         set_ia32_ls_mode(load, tgt_mode);
1840
1841         return new_r_Proj(irg, block, load, tgt_mode, pn_ia32_Load_res);
1842 }
1843
1844 /**
1845  * Create a conversion from x87 state register to general purpose.
1846  */
1847 static ir_node *gen_x87_gp_to_fp(ia32_transform_env_t *env, ir_mode *src_mode) {
1848         ia32_code_gen_t *cg = env->cg;
1849         entity   *ent = cg->gp_to_fp;
1850         ir_graph *irg = env->irg;
1851         ir_node  *block = env->block;
1852         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1853         ir_node  *nomem = get_irg_no_mem(irg);
1854         ir_node  *op = get_Conv_op(env->irn);
1855         ir_node  *fild, *store, *mem;
1856         int src_bits;
1857
1858         if (! ent) {
1859                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode);
1860                 ent = cg->gp_to_fp =
1861                         frame_alloc_area(get_irg_frame_type(env->irg), size, size, 0);
1862         }
1863
1864         /* first convert to 32 bit */
1865         src_bits = get_mode_size_bits(src_mode);
1866         if (src_bits == 8) {
1867                 op = new_rd_ia32_Conv_I2I8Bit(env->dbg, irg, block, noreg, noreg, op, nomem);
1868                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1869         }
1870         else if (src_bits < 32) {
1871                 op = new_rd_ia32_Conv_I2I(env->dbg, irg, block, noreg, noreg, op, nomem);
1872                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1873         }
1874
1875         /* do a store */
1876         store = new_rd_ia32_Store(env->dbg, irg, block, get_irg_frame(irg), noreg, op, nomem);
1877
1878         set_ia32_frame_ent(store, ent);
1879         set_ia32_use_frame(store);
1880
1881         set_ia32_am_support(store, ia32_am_Dest);
1882         set_ia32_op_type(store, ia32_AddrModeD);
1883         set_ia32_am_flavour(store, ia32_B);
1884         set_ia32_ls_mode(store, mode_Is);
1885
1886         mem = new_r_Proj(irg, block, store, mode_M, 0);
1887
1888         /* do a fild */
1889         fild = new_rd_ia32_vfild(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1890
1891         set_ia32_frame_ent(fild, ent);
1892         set_ia32_use_frame(fild);
1893         set_ia32_am_support(fild, ia32_am_Source);
1894         set_ia32_op_type(fild, ia32_AddrModeS);
1895         set_ia32_am_flavour(fild, ia32_B);
1896         set_ia32_ls_mode(fild, mode_E);
1897
1898         return new_r_Proj(irg, block, fild, mode_E, 0);
1899 }
1900
1901 /**
1902  * Transforms a Conv node.
1903  *
1904  * @param env   The transformation environment
1905  * @return The created ia32 Conv node
1906  */
1907 static ir_node *gen_Conv(ia32_transform_env_t *env) {
1908         dbg_info *dbg      = env->dbg;
1909         ir_graph *irg      = env->irg;
1910         ir_node  *op       = get_Conv_op(env->irn);
1911         ir_mode  *src_mode = get_irn_mode(op);
1912         ir_mode  *tgt_mode = env->mode;
1913         int      src_bits  = get_mode_size_bits(src_mode);
1914         int      tgt_bits  = get_mode_size_bits(tgt_mode);
1915         int      pn        = -1;
1916         ir_node  *block    = env->block;
1917         ir_node  *new_op   = NULL;
1918         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1919         ir_node  *nomem    = new_rd_NoMem(irg);
1920         ir_node  *proj;
1921         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
1922
1923         if (src_mode == tgt_mode) {
1924                 /* this can happen when changing mode_P to mode_Is */
1925                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1926                 edges_reroute(env->irn, op, irg);
1927         }
1928         else if (mode_is_float(src_mode)) {
1929                 /* we convert from float ... */
1930                 if (mode_is_float(tgt_mode)) {
1931                         /* ... to float */
1932                         if (USE_SSE2(env->cg)) {
1933                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1934                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem);
1935                                 pn     = pn_ia32_Conv_FP2FP_res;
1936                         }
1937                         else {
1938                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
1939                                 edges_reroute(env->irn, op, irg);
1940                         }
1941                 }
1942                 else {
1943                         /* ... to int */
1944                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1945                         if (USE_SSE2(env->cg)) {
1946                                 new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem);
1947                                 pn     = pn_ia32_Conv_FP2I_res;
1948                         }
1949                         else
1950                                 return gen_x87_fp_to_gp(env, tgt_mode);
1951
1952                         /* if target mode is not int: add an additional downscale convert */
1953                         if (tgt_bits < 32) {
1954                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1955                                 set_ia32_am_support(new_op, ia32_am_Source);
1956                                 set_ia32_tgt_mode(new_op, tgt_mode);
1957                                 set_ia32_src_mode(new_op, src_mode);
1958
1959                                 proj = new_rd_Proj(dbg, irg, block, new_op, mode_Is, pn_ia32_Conv_FP2I_res);
1960
1961                                 if (tgt_bits == 8 || src_bits == 8) {
1962                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem);
1963                                         pn     = pn_ia32_Conv_I2I8Bit_res;
1964                                 }
1965                                 else {
1966                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem);
1967                                         pn     = pn_ia32_Conv_I2I_res;
1968                                 }
1969                         }
1970                 }
1971         }
1972         else {
1973                 /* we convert from int ... */
1974                 if (mode_is_float(tgt_mode)) {
1975                         FP_USED(env->cg);
1976                         /* ... to float */
1977                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1978                         if (USE_SSE2(env->cg)) {
1979                                 new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem);
1980                                 pn     = pn_ia32_Conv_I2FP_res;
1981                         }
1982                         else
1983                                 return gen_x87_gp_to_fp(env, src_mode);
1984                 }
1985                 else {
1986                         /* ... to int */
1987                         if (get_mode_size_bits(src_mode) == tgt_bits) {
1988                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
1989                                 edges_reroute(env->irn, op, irg);
1990                         }
1991                         else {
1992                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
1993                                 if (tgt_bits == 8 || src_bits == 8) {
1994                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem);
1995                                         pn     = pn_ia32_Conv_I2I8Bit_res;
1996                                 }
1997                                 else {
1998                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem);
1999                                         pn     = pn_ia32_Conv_I2I_res;
2000                                 }
2001                         }
2002                 }
2003         }
2004
2005         if (new_op) {
2006                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2007                 set_ia32_tgt_mode(new_op, tgt_mode);
2008                 set_ia32_src_mode(new_op, src_mode);
2009
2010                 set_ia32_am_support(new_op, ia32_am_Source);
2011
2012                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, pn);
2013         }
2014
2015         return new_op;
2016 }
2017
2018
2019
2020 /********************************************
2021  *  _                          _
2022  * | |                        | |
2023  * | |__   ___ _ __   ___   __| | ___  ___
2024  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2025  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2026  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2027  *
2028  ********************************************/
2029
2030 static ir_node *gen_be_StackParam(ia32_transform_env_t *env) {
2031         ir_node *new_op = NULL;
2032         ir_node *node   = env->irn;
2033         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2034         ir_node *mem    = new_rd_NoMem(env->irg);
2035         ir_node *ptr    = get_irn_n(node, 0);
2036         entity  *ent    = be_get_frame_entity(node);
2037         ir_mode *mode   = env->mode;
2038
2039 //      /* If the StackParam has only one user ->     */
2040 //      /* put it in the Block where the user resides */
2041 //      if (get_irn_n_edges(node) == 1) {
2042 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
2043 //      }
2044
2045         if (mode_is_float(mode)) {
2046                 FP_USED(env->cg);
2047                 if (USE_SSE2(env->cg))
2048                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
2049                 else
2050                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2051         }
2052         else {
2053                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
2054         }
2055
2056         set_ia32_frame_ent(new_op, ent);
2057         set_ia32_use_frame(new_op);
2058
2059         set_ia32_am_support(new_op, ia32_am_Source);
2060         set_ia32_op_type(new_op, ia32_AddrModeS);
2061         set_ia32_am_flavour(new_op, ia32_B);
2062         set_ia32_ls_mode(new_op, mode);
2063
2064         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2065
2066         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_ia32_Load_res);
2067 }
2068
2069 /**
2070  * Transforms a FrameAddr into an ia32 Add.
2071  */
2072 static ir_node *gen_be_FrameAddr(ia32_transform_env_t *env) {
2073         ir_node *new_op = NULL;
2074         ir_node *node   = env->irn;
2075         ir_node *op     = get_irn_n(node, 0);
2076         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2077         ir_node *nomem  = new_rd_NoMem(env->irg);
2078
2079         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem);
2080         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
2081         set_ia32_am_support(new_op, ia32_am_Full);
2082         set_ia32_use_frame(new_op);
2083         set_ia32_immop_type(new_op, ia32_ImmConst);
2084         set_ia32_commutative(new_op);
2085
2086         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2087
2088         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_Add_res);
2089 }
2090
2091 /**
2092  * Transforms a FrameLoad into an ia32 Load.
2093  */
2094 static ir_node *gen_be_FrameLoad(ia32_transform_env_t *env) {
2095         ir_node *new_op = NULL;
2096         ir_node *node   = env->irn;
2097         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2098         ir_node *mem    = get_irn_n(node, 0);
2099         ir_node *ptr    = get_irn_n(node, 1);
2100         entity  *ent    = be_get_frame_entity(node);
2101         ir_mode *mode   = get_type_mode(get_entity_type(ent));
2102
2103         if (mode_is_float(mode)) {
2104                 FP_USED(env->cg);
2105                 if (USE_SSE2(env->cg))
2106                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
2107                 else
2108                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2109         }
2110         else
2111                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
2112
2113         set_ia32_frame_ent(new_op, ent);
2114         set_ia32_use_frame(new_op);
2115
2116         set_ia32_am_support(new_op, ia32_am_Source);
2117         set_ia32_op_type(new_op, ia32_AddrModeS);
2118         set_ia32_am_flavour(new_op, ia32_B);
2119         set_ia32_ls_mode(new_op, mode);
2120
2121         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2122
2123         return new_op;
2124 }
2125
2126
2127 /**
2128  * Transforms a FrameStore into an ia32 Store.
2129  */
2130 static ir_node *gen_be_FrameStore(ia32_transform_env_t *env) {
2131         ir_node *new_op = NULL;
2132         ir_node *node   = env->irn;
2133         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2134         ir_node *mem    = get_irn_n(node, 0);
2135         ir_node *ptr    = get_irn_n(node, 1);
2136         ir_node *val    = get_irn_n(node, 2);
2137         entity  *ent    = be_get_frame_entity(node);
2138         ir_mode *mode   = get_irn_mode(val);
2139
2140         if (mode_is_float(mode)) {
2141                 FP_USED(env->cg);
2142                 if (USE_SSE2(env->cg))
2143                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2144                 else
2145                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2146         }
2147         else if (get_mode_size_bits(mode) == 8) {
2148                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2149         }
2150         else {
2151                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2152         }
2153
2154         set_ia32_frame_ent(new_op, ent);
2155         set_ia32_use_frame(new_op);
2156
2157         set_ia32_am_support(new_op, ia32_am_Dest);
2158         set_ia32_op_type(new_op, ia32_AddrModeD);
2159         set_ia32_am_flavour(new_op, ia32_B);
2160         set_ia32_ls_mode(new_op, mode);
2161
2162         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2163
2164         return new_op;
2165 }
2166
2167 /**
2168  * This function just sets the register for the Unknown node
2169  * as this is not done during register allocation because Unknown
2170  * is an "ignore" node.
2171  */
2172 static ir_node *gen_Unknown(ia32_transform_env_t *env) {
2173         ir_mode *mode = env->mode;
2174         ir_node *irn  = env->irn;
2175
2176         if (mode_is_float(mode)) {
2177                 if (USE_SSE2(env->cg))
2178                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_xmm_regs[REG_XMM_UKNWN]);
2179                 else
2180                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_vfp_regs[REG_VFP_UKNWN]);
2181         }
2182         else if (mode_is_int(mode) || mode_is_reference(mode)) {
2183                 arch_set_irn_register(env->cg->arch_env, irn, &ia32_gp_regs[REG_GP_UKNWN]);
2184         }
2185         else {
2186                 assert(0 && "unsupported Unknown-Mode");
2187         }
2188
2189         return NULL;
2190 }
2191
2192
2193 /*********************************************************
2194  *                  _             _      _
2195  *                 (_)           | |    (_)
2196  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
2197  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
2198  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
2199  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
2200  *
2201  *********************************************************/
2202
2203 /**
2204  * Transforms a Sub or xSub into Neg--Add iff OUT_REG == SRC2_REG.
2205  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
2206  */
2207 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
2208         ia32_transform_env_t tenv;
2209         ir_node *in1, *in2, *noreg, *nomem, *res;
2210         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
2211
2212         /* Return if AM node or not a Sub or xSub */
2213         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_xSub(irn)))
2214                 return;
2215
2216         noreg   = ia32_new_NoReg_gp(cg);
2217         nomem   = new_rd_NoMem(cg->irg);
2218         in1     = get_irn_n(irn, 2);
2219         in2     = get_irn_n(irn, 3);
2220         in1_reg = arch_get_irn_register(cg->arch_env, in1);
2221         in2_reg = arch_get_irn_register(cg->arch_env, in2);
2222         out_reg = get_ia32_out_reg(irn, 0);
2223
2224         tenv.block    = get_nodes_block(irn);
2225         tenv.dbg      = get_irn_dbg_info(irn);
2226         tenv.irg      = cg->irg;
2227         tenv.irn      = irn;
2228         tenv.mode     = get_ia32_res_mode(irn);
2229         tenv.cg       = cg;
2230         DEBUG_ONLY(tenv.mod      = cg->mod;)
2231
2232         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
2233         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
2234                 /* generate the neg src2 */
2235                 res = gen_Minus_ex(&tenv, in2);
2236                 arch_set_irn_register(cg->arch_env, res, in2_reg);
2237
2238                 /* add to schedule */
2239                 sched_add_before(irn, res);
2240
2241                 /* generate the add */
2242                 if (mode_is_float(tenv.mode)) {
2243                         res = new_rd_ia32_xAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
2244                         set_ia32_am_support(res, ia32_am_Source);
2245                 }
2246                 else {
2247                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
2248                         set_ia32_am_support(res, ia32_am_Full);
2249                         set_ia32_commutative(res);
2250                 }
2251             set_ia32_res_mode(res, tenv.mode);
2252
2253                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(tenv.cg, irn));
2254                 /* copy register */
2255                 slots    = get_ia32_slots(res);
2256                 slots[0] = in2_reg;
2257
2258                 /* add to schedule */
2259                 sched_add_before(irn, res);
2260
2261                 /* remove the old sub */
2262                 sched_remove(irn);
2263
2264                 DBG_OPT_SUB2NEGADD(irn, res);
2265
2266                 /* exchange the add and the sub */
2267                 exchange(irn, res);
2268         }
2269 }
2270
2271 /**
2272  * Transforms a LEA into an Add if possible
2273  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
2274  */
2275 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
2276         ia32_am_flavour_t am_flav;
2277         int               imm = 0;
2278         ir_node          *res = NULL;
2279         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
2280         char             *offs;
2281         ia32_transform_env_t tenv;
2282         const arch_register_t *out_reg, *base_reg, *index_reg;
2283
2284         /* must be a LEA */
2285         if (! is_ia32_Lea(irn))
2286                 return;
2287
2288         am_flav = get_ia32_am_flavour(irn);
2289
2290         /* only some LEAs can be transformed to an Add */
2291         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
2292                 return;
2293
2294         noreg = ia32_new_NoReg_gp(cg);
2295         nomem = new_rd_NoMem(cg->irg);
2296         op1   = noreg;
2297         op2   = noreg;
2298         base  = get_irn_n(irn, 0);
2299         index = get_irn_n(irn,1);
2300
2301         offs  = get_ia32_am_offs(irn);
2302
2303         /* offset has a explicit sign -> we need to skip + */
2304         if (offs && offs[0] == '+')
2305                 offs++;
2306
2307         out_reg   = arch_get_irn_register(cg->arch_env, irn);
2308         base_reg  = arch_get_irn_register(cg->arch_env, base);
2309         index_reg = arch_get_irn_register(cg->arch_env, index);
2310
2311         tenv.block = get_nodes_block(irn);
2312         tenv.dbg   = get_irn_dbg_info(irn);
2313         tenv.irg   = cg->irg;
2314         tenv.irn   = irn;
2315         DEBUG_ONLY(tenv.mod   = cg->mod;)
2316         tenv.mode  = get_irn_mode(irn);
2317         tenv.cg    = cg;
2318
2319         switch(get_ia32_am_flavour(irn)) {
2320                 case ia32_am_B:
2321                         /* out register must be same as base register */
2322                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2323                                 return;
2324
2325                         op1 = base;
2326                         break;
2327                 case ia32_am_OB:
2328                         /* out register must be same as base register */
2329                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2330                                 return;
2331
2332                         op1 = base;
2333                         imm = 1;
2334                         break;
2335                 case ia32_am_OI:
2336                         /* out register must be same as index register */
2337                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
2338                                 return;
2339
2340                         op1 = index;
2341                         imm = 1;
2342                         break;
2343                 case ia32_am_BI:
2344                         /* out register must be same as one in register */
2345                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
2346                                 op1 = base;
2347                                 op2 = index;
2348                         }
2349                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
2350                                 op1 = index;
2351                                 op2 = base;
2352                         }
2353                         else {
2354                                 /* in registers a different from out -> no Add possible */
2355                                 return;
2356                         }
2357                 default:
2358                         break;
2359         }
2360
2361         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem);
2362         arch_set_irn_register(cg->arch_env, res, out_reg);
2363         set_ia32_op_type(res, ia32_Normal);
2364         set_ia32_commutative(res);
2365         set_ia32_res_mode(res, tenv.mode);
2366
2367         if (imm) {
2368                 set_ia32_cnst(res, offs);
2369                 set_ia32_immop_type(res, ia32_ImmConst);
2370         }
2371
2372         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
2373
2374         /* add Add to schedule */
2375         sched_add_before(irn, res);
2376
2377         DBG_OPT_LEA2ADD(irn, res);
2378
2379         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, pn_ia32_Add_res);
2380
2381         /* add result Proj to schedule */
2382         sched_add_before(irn, res);
2383
2384         /* remove the old LEA */
2385         sched_remove(irn);
2386
2387         /* exchange the Add and the LEA */
2388         exchange(irn, res);
2389 }
2390
2391 /**
2392  * the BAD transformer.
2393  */
2394 static ir_node *bad_transform(ia32_transform_env_t *env) {
2395         ir_fprintf(stderr, "Not implemented: %+F\n", env->irn);
2396         assert(0);
2397         return NULL;
2398 }
2399
2400 /**
2401  * Enters all transform functions into the generic pointer
2402  */
2403 void ia32_register_transformers(void) {
2404         ir_op *op_Max, *op_Min, *op_Mulh;
2405
2406         /* first clear the generic function pointer for all ops */
2407         clear_irp_opcodes_generic_func();
2408
2409 #define GEN(a)   op_##a->ops.generic = (op_func)gen_##a
2410 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
2411 #define IGN(a)
2412
2413         GEN(Add);
2414         GEN(Sub);
2415         GEN(Mul);
2416         GEN(And);
2417         GEN(Or);
2418         GEN(Eor);
2419
2420         GEN(Shl);
2421         GEN(Shr);
2422         GEN(Shrs);
2423         GEN(Rot);
2424
2425         GEN(Quot);
2426
2427         GEN(Div);
2428         GEN(Mod);
2429         GEN(DivMod);
2430
2431         GEN(Minus);
2432         GEN(Conv);
2433         GEN(Abs);
2434         GEN(Not);
2435
2436         GEN(Load);
2437         GEN(Store);
2438         GEN(Cond);
2439
2440         GEN(CopyB);
2441         GEN(Mux);
2442         GEN(Psi);
2443
2444         IGN(Call);
2445         IGN(Alloc);
2446
2447         IGN(Proj);
2448         IGN(Block);
2449         IGN(Start);
2450         IGN(End);
2451         IGN(NoMem);
2452         IGN(Phi);
2453         IGN(IJmp);
2454         IGN(Break);
2455         IGN(Cmp);
2456
2457         /* constant transformation happens earlier */
2458         IGN(Const);
2459         IGN(SymConst);
2460         IGN(Sync);
2461
2462         BAD(Raise);
2463         BAD(Sel);
2464         BAD(InstOf);
2465         BAD(Cast);
2466         BAD(Free);
2467         BAD(Tuple);
2468         BAD(Id);
2469         BAD(Bad);
2470         BAD(Confirm);
2471         BAD(Filter);
2472         BAD(CallBegin);
2473         BAD(EndReg);
2474         BAD(EndExcept);
2475
2476         GEN(be_FrameAddr);
2477         GEN(be_FrameLoad);
2478         GEN(be_FrameStore);
2479         GEN(be_StackParam);
2480
2481         /* set the register for all Unknown nodes */
2482         GEN(Unknown);
2483
2484         op_Max = get_op_Max();
2485         if (op_Max)
2486                 GEN(Max);
2487         op_Min = get_op_Min();
2488         if (op_Min)
2489                 GEN(Min);
2490         op_Mulh = get_op_Mulh();
2491         if (op_Mulh)
2492                 GEN(Mulh);
2493
2494 #undef GEN
2495 #undef BAD
2496 #undef IGN
2497 }
2498
2499 typedef ir_node *(transform_func)(ia32_transform_env_t *env);
2500
2501 /**
2502  * Transforms the given firm node (and maybe some other related nodes)
2503  * into one or more assembler nodes.
2504  *
2505  * @param node    the firm node
2506  * @param env     the debug module
2507  */
2508 void ia32_transform_node(ir_node *node, void *env) {
2509         ia32_code_gen_t *cg = (ia32_code_gen_t *)env;
2510         ir_op *op           = get_irn_op(node);
2511         ir_node *asm_node   = NULL;
2512         int i;
2513
2514         if (is_Block(node))
2515                 return;
2516
2517         /* link arguments pointing to Unknown to the UNKNOWN Proj */
2518         for (i = get_irn_arity(node) - 1; i >= 0; i--) {
2519                 if (is_Unknown(get_irn_n(node, i)))
2520                         set_irn_n(node, i, be_get_unknown_for_mode(cg, get_irn_mode(get_irn_n(node, i))));
2521         }
2522
2523         DBG((cg->mod, LEVEL_1, "check %+F ... ", node));
2524         if (op->ops.generic) {
2525                 ia32_transform_env_t  tenv;
2526                 transform_func *transform = (transform_func *)op->ops.generic;
2527
2528                 tenv.block    = get_nodes_block(node);
2529                 tenv.dbg      = get_irn_dbg_info(node);
2530                 tenv.irg      = current_ir_graph;
2531                 tenv.irn      = node;
2532                 tenv.mode     = get_irn_mode(node);
2533                 tenv.cg       = cg;
2534                 DEBUG_ONLY(tenv.mod = cg->mod;)
2535
2536                 asm_node = (*transform)(&tenv);
2537         }
2538
2539         /* exchange nodes if a new one was generated */
2540         if (asm_node) {
2541                 exchange(node, asm_node);
2542                 DB((cg->mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
2543         }
2544         else {
2545                 DB((cg->mod, LEVEL_1, "ignored\n"));
2546         }
2547 }
2548
2549 /**
2550  * Transforms a psi condition.
2551  */
2552 static void transform_psi_cond(ir_node *cond, ir_mode *mode, ia32_code_gen_t *cg) {
2553         int i;
2554
2555         assert(get_irn_mode(cond) == mode_b && "logical operator for condition must be mode_b");
2556         set_irn_mode(cond, mode);
2557
2558         for (i = get_irn_arity(cond) - 1; i >= 0; i--) {
2559                 ir_node *in = get_irn_n(cond, i);
2560
2561                 /* if in is a compare: transform into Set/xCmp */
2562                 if (is_Proj(in)) {
2563                         ir_node  *new_op = NULL;
2564                         ir_node  *cmp    = get_Proj_pred(in);
2565                         ir_node  *cmp_a  = get_Cmp_left(cmp);
2566                         ir_node  *cmp_b  = get_Cmp_right(cmp);
2567                         dbg_info *dbg    = get_irn_dbg_info(cmp);
2568                         ir_graph *irg    = get_irn_irg(cmp);
2569                         ir_node  *block  = get_nodes_block(cmp);
2570                         ir_node  *noreg  = ia32_new_NoReg_gp(cg);
2571                         ir_node  *nomem  = new_rd_NoMem(irg);
2572                         int      pnc     = get_Proj_proj(in);
2573
2574                         /* this is a compare */
2575                         if (mode_is_float(mode)) {
2576                                 /* Psi is float, we need a floating point compare */
2577
2578                                 if (USE_SSE2(cg)) {
2579                                         /* SSE FPU */
2580                                         if (! mode_is_float(get_irn_mode(cmp_a))) {
2581                                                 cmp_a = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_a, cmp_a, mode);
2582                                                 cmp_b = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_b, cmp_b, mode);
2583                                                 pnc  += pn_Cmp_Uo;
2584                                         }
2585
2586                                         new_op = new_rd_ia32_xCmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
2587                                         set_ia32_pncode(new_op, pnc);
2588                                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, cmp));
2589                                 }
2590                                 else {
2591                                         /* x87 FPU */
2592                                         assert(0);
2593                                 }
2594                         }
2595                         else {
2596                                 /* integer Psi */
2597                                 new_op = new_rd_ia32_Set(dbg, irg, block, cmp_a, cmp_b, mode);
2598                                 set_ia32_pncode(new_op, pnc);
2599                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, cmp));
2600                         }
2601
2602                         /* exchange with old compare */
2603                         exchange(in, new_op);
2604                 }
2605                 else {
2606                         /* another complex condition */
2607                         transform_psi_cond(in, mode, cg);
2608                 }
2609         }
2610 }
2611
2612 /**
2613  * The Psi selector can be a tree of compares combined with "And"s and "Or"s.
2614  * We create a Set node, respectively a xCmp in case the Psi is a float, for each
2615  * compare, which causes the compare result to be stores in a register.  The
2616  * "And"s and "Or"s are transformed later, we just have to set their mode right.
2617  */
2618 void ia32_transform_psi_cond_tree(ir_node *node, void *env) {
2619         ia32_code_gen_t *cg      = (ia32_code_gen_t *)env;
2620         ir_node         *psi_sel, *new_cmp, *block;
2621         ir_graph        *irg;
2622         ir_mode         *mode;
2623
2624         /* check for Psi */
2625         if (get_irn_opcode(node) != iro_Psi)
2626                 return;
2627
2628         psi_sel = get_Psi_cond(node, 0);
2629
2630         /* if psi_cond is a cmp: do nothing, this case is covered by gen_Psi */
2631         if (is_Proj(psi_sel))
2632                 return;
2633
2634         mode = get_irn_mode(node);
2635
2636         transform_psi_cond(psi_sel, mode, cg);
2637
2638         irg   = get_irn_irg(node);
2639         block = get_nodes_block(node);
2640
2641         /* we need to compare the evaluated condition tree with 0 */
2642
2643         /* BEWARE: new_r_Const_long works for floating point as well */
2644         new_cmp = new_r_Cmp(irg, block, psi_sel, new_r_Const_long(irg, block, mode, 0));
2645         new_cmp = new_r_Proj(irg, block, new_cmp, mode_b, pn_Cmp_Ne + (mode_is_float(mode) ? pn_Cmp_Uo : 0));
2646
2647         set_Psi_cond(node, 0, new_cmp);
2648 }