nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include <limits.h>
  13
  14 #include "irargs_t.h"
  15 #include "irnode_t.h"
  16 #include "irgraph_t.h"
  17 #include "irmode_t.h"
  18 #include "iropt_t.h"
  19 #include "irop_t.h"
  20 #include "irprog_t.h"
  21 #include "iredges_t.h"
  22 #include "irgmod.h"
  23 #include "irvrfy.h"
  24 #include "ircons.h"
  25 #include "dbginfo.h"
  26 #include "irprintf.h"
  27 #include "debug.h"
  28
  29 #include "../benode_t.h"
  30 #include "../besched.h"
  31
  32 #include "bearch_ia32_t.h"
  33
  34 #include "ia32_nodes_attr.h"
  35 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  36 #include "ia32_transform.h"
  37 #include "ia32_new_nodes.h"
  38 #include "ia32_map_regs.h"
  39 #include "ia32_dbg_stat.h"
  40
  41 #include "gen_ia32_regalloc_if.h"
  42
  43 #define SFP_SIGN "0x80000000"
  44 #define DFP_SIGN "0x8000000000000000"
  45 #define SFP_ABS  "0x7FFFFFFF"
  46 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  47
  48 #define TP_SFP_SIGN "ia32_sfp_sign"
  49 #define TP_DFP_SIGN "ia32_dfp_sign"
  50 #define TP_SFP_ABS  "ia32_sfp_abs"
  51 #define TP_DFP_ABS  "ia32_dfp_abs"
  52
  53 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  54 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  55 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  56 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  57
  58 extern ir_op *get_op_Mulh(void);
  59
  60 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  61                                                                           ir_node *op1, ir_node *op2, ir_node *mem);
  62
  63 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  64                                                                          ir_node *op, ir_node *mem);
  65
  66 typedef enum {
  67         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  68 } ia32_known_const_t;
  69
  70 /****************************************************************************************************
  71  *                  _        _                        __                           _   _
  72  *                 | |      | |                      / _|                         | | (_)
  73  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  74  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  75  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  76  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  77  *
  78  ****************************************************************************************************/
  79
  80 /**
  81  * Gets the Proj with number pn from irn.
  82  */
  83 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
  84         const ir_edge_t *edge;
  85         ir_node   *proj;
  86         assert(get_irn_mode(irn) == mode_T && "need mode_T");
  87
  88         foreach_out_edge(irn, edge) {
  89                 proj = get_edge_src_irn(edge);
  90
  91                 if (get_Proj_proj(proj) == pn)
  92                         return proj;
  93         }
  94
  95         return NULL;
  96 }
  97
  98 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
  99 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
 100         static const struct {
 101                 const char *tp_name;
 102                 const char *ent_name;
 103                 const char *cnst_str;
 104         } names [ia32_known_const_max] = {
 105                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 106                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 107                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 108                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 109         };
 110         static struct entity *ent_cache[ia32_known_const_max];
 111
 112         const char    *tp_name, *ent_name, *cnst_str;
 113         ir_type       *tp;
 114         ir_node       *cnst;
 115         ir_graph      *rem;
 116         entity        *ent;
 117         tarval        *tv;
 118
 119         ent_name = names[kct].ent_name;
 120         if (! ent_cache[kct]) {
 121                 tp_name  = names[kct].tp_name;
 122                 cnst_str = names[kct].cnst_str;
 123
 124                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 125                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 126                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 127
 128                 set_entity_ld_ident(ent, get_entity_ident(ent));
 129                 set_entity_visibility(ent, visibility_local);
 130                 set_entity_variability(ent, variability_constant);
 131                 set_entity_allocation(ent, allocation_static);
 132
 133                 /* we create a new entity here: It's initialization must resist on the
 134                     const code irg */
 135                 rem = current_ir_graph;
 136                 current_ir_graph = get_const_code_irg();
 137                 cnst = new_Const(mode, tv);
 138                 current_ir_graph = rem;
 139
 140                 set_atomic_ent_value(ent, cnst);
 141
 142                 /* cache the entry */
 143                 ent_cache[kct] = ent;
 144         }
 145
 146         return get_entity_ident(ent_cache[kct]);
 147 }
 148
 149 #ifndef NDEBUG
 150 /**
 151  * Prints the old node name on cg obst and returns a pointer to it.
 152  */
 153 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 154         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 155
 156         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 157         obstack_1grow(isa->name_obst, 0);
 158         isa->name_obst_size += obstack_object_size(isa->name_obst);
 159         return obstack_finish(isa->name_obst);
 160 }
 161 #endif /* NDEBUG */
 162
 163 /* determine if one operator is an Imm */
 164 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 165         if (op1)
 166                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 167         else return is_ia32_Cnst(op2) ? op2 : NULL;
 168 }
 169
 170 /* determine if one operator is not an Imm */
 171 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 172         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 173 }
 174
 175
 176 /**
 177  * Construct a standard binary operation, set AM and immediate if required.
 178  *
 179  * @param env   The transformation environment
 180  * @param op1   The first operand
 181  * @param op2   The second operand
 182  * @param func  The node constructor function
 183  * @return The constructed ia32 node.
 184  */
 185 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 186         ir_node           *new_op   = NULL;
 187         ir_mode           *mode     = env->mode;
 188         dbg_info          *dbg      = env->dbg;
 189         ir_graph          *irg      = env->irg;
 190         ir_node           *block    = env->block;
 191         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 192         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 193         ir_node           *nomem    = new_NoMem();
 194         ir_node           *expr_op, *imm_op;
 195         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 196
 197         /* Check if immediate optimization is on and */
 198         /* if it's an operation with immediate.      */
 199         if (! (env->cg->opt & IA32_OPT_IMMOPS)) {
 200                 expr_op = op1;
 201                 imm_op  = NULL;
 202         }
 203         else if (is_op_commutative(get_irn_op(env->irn))) {
 204                 imm_op  = get_immediate_op(op1, op2);
 205                 expr_op = get_expr_op(op1, op2);
 206         }
 207         else {
 208                 imm_op  = get_immediate_op(NULL, op2);
 209                 expr_op = get_expr_op(op1, op2);
 210         }
 211
 212         assert((expr_op || imm_op) && "invalid operands");
 213
 214         if (!expr_op) {
 215                 /* We have two consts here: not yet supported */
 216                 imm_op = NULL;
 217         }
 218
 219         if (mode_is_float(mode)) {
 220                 /* floating point operations */
 221                 if (imm_op) {
 222                         DB((mod, LEVEL_1, "FP with immediate ..."));
 223                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem);
 224                         set_ia32_Immop_attr(new_op, imm_op);
 225                         set_ia32_am_support(new_op, ia32_am_None);
 226                 }
 227                 else {
 228                         DB((mod, LEVEL_1, "FP binop ..."));
 229                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 230                         set_ia32_am_support(new_op, ia32_am_Source);
 231                 }
 232         }
 233         else {
 234                 /* integer operations */
 235                 if (imm_op) {
 236                         /* This is expr + const */
 237                         DB((mod, LEVEL_1, "INT with immediate ..."));
 238                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem);
 239                         set_ia32_Immop_attr(new_op, imm_op);
 240
 241                         /* set AM support */
 242                         set_ia32_am_support(new_op, ia32_am_Dest);
 243                 }
 244                 else {
 245                         DB((mod, LEVEL_1, "INT binop ..."));
 246                         /* This is a normal operation */
 247                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 248
 249                         /* set AM support */
 250                         set_ia32_am_support(new_op, ia32_am_Full);
 251                 }
 252         }
 253
 254         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 255
 256         set_ia32_res_mode(new_op, mode);
 257
 258         if (is_op_commutative(get_irn_op(env->irn))) {
 259                 set_ia32_commutative(new_op);
 260         }
 261
 262         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 263 }
 264
 265
 266
 267 /**
 268  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 269  *
 270  * @param env   The transformation environment
 271  * @param op1   The first operand
 272  * @param op2   The second operand
 273  * @param func  The node constructor function
 274  * @return The constructed ia32 node.
 275  */
 276 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 277         ir_node           *new_op = NULL;
 278         ir_mode           *mode   = env->mode;
 279         dbg_info          *dbg    = env->dbg;
 280         ir_graph          *irg    = env->irg;
 281         ir_node           *block  = env->block;
 282         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 283         ir_node           *nomem  = new_NoMem();
 284         ir_node           *expr_op, *imm_op;
 285         tarval            *tv;
 286         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 287
 288         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 289
 290         /* Check if immediate optimization is on and */
 291         /* if it's an operation with immediate.      */
 292         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 293         expr_op = get_expr_op(op1, op2);
 294
 295         assert((expr_op || imm_op) && "invalid operands");
 296
 297         if (!expr_op) {
 298                 /* We have two consts here: not yet supported */
 299                 imm_op = NULL;
 300         }
 301
 302         /* Limit imm_op within range imm8 */
 303         if (imm_op) {
 304                 tv = get_ia32_Immop_tarval(imm_op);
 305
 306                 if (tv) {
 307                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 308                 }
 309                 else {
 310                         imm_op = NULL;
 311                 }
 312         }
 313
 314         /* integer operations */
 315         if (imm_op) {
 316                 /* This is shift/rot with const */
 317                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 318
 319                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 320                 set_ia32_Immop_attr(new_op, imm_op);
 321         }
 322         else {
 323                 /* This is a normal shift/rot */
 324                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 325                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 326         }
 327
 328         /* set AM support */
 329         set_ia32_am_support(new_op, ia32_am_Dest);
 330
 331         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 332
 333         set_ia32_res_mode(new_op, mode);
 334         set_ia32_emit_cl(new_op);
 335
 336         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 337 }
 338
 339
 340 /**
 341  * Construct a standard unary operation, set AM and immediate if required.
 342  *
 343  * @param env   The transformation environment
 344  * @param op    The operand
 345  * @param func  The node constructor function
 346  * @return The constructed ia32 node.
 347  */
 348 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 349         ir_node           *new_op = NULL;
 350         ir_mode           *mode   = env->mode;
 351         dbg_info          *dbg    = env->dbg;
 352         ir_graph          *irg    = env->irg;
 353         ir_node           *block  = env->block;
 354         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 355         ir_node           *nomem  = new_NoMem();
 356         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 357
 358         new_op = func(dbg, irg, block, noreg, noreg, op, nomem);
 359
 360         if (mode_is_float(mode)) {
 361                 DB((mod, LEVEL_1, "FP unop ..."));
 362                 /* floating point operations don't support implicit store */
 363                 set_ia32_am_support(new_op, ia32_am_None);
 364         }
 365         else {
 366                 DB((mod, LEVEL_1, "INT unop ..."));
 367                 set_ia32_am_support(new_op, ia32_am_Dest);
 368         }
 369
 370         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 371
 372         set_ia32_res_mode(new_op, mode);
 373
 374         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 375 }
 376
 377
 378
 379 /**
 380  * Creates an ia32 Add with immediate.
 381  *
 382  * @param env       The transformation environment
 383  * @param expr_op   The expression operator
 384  * @param const_op  The constant
 385  * @return the created ia32 Add node
 386  */
 387 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 388         ir_node                *new_op     = NULL;
 389         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 390         dbg_info               *dbg        = env->dbg;
 391         ir_graph               *irg        = env->irg;
 392         ir_node                *block      = env->block;
 393         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 394         ir_node                *nomem      = new_NoMem();
 395         int                     normal_add = 1;
 396         tarval_classification_t class_tv, class_negtv;
 397         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 398
 399         /* try to optimize to inc/dec  */
 400         if ((env->cg->opt & IA32_OPT_INCDEC) && tv) {
 401                 /* optimize tarvals */
 402                 class_tv    = classify_tarval(tv);
 403                 class_negtv = classify_tarval(tarval_neg(tv));
 404
 405                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 406                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 407                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 408                         normal_add = 0;
 409                 }
 410                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 411                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 412                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 413                         normal_add = 0;
 414                 }
 415         }
 416
 417         if (normal_add) {
 418                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 419                 set_ia32_Immop_attr(new_op, const_op);
 420         }
 421
 422         return new_op;
 423 }
 424
 425 /**
 426  * Creates an ia32 Add.
 427  *
 428  * @param env   The transformation environment
 429  * @return the created ia32 Add node
 430  */
 431 static ir_node *gen_Add(ia32_transform_env_t *env) {
 432         ir_node  *new_op = NULL;
 433         dbg_info *dbg    = env->dbg;
 434         ir_mode  *mode   = env->mode;
 435         ir_graph *irg    = env->irg;
 436         ir_node  *block  = env->block;
 437         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 438         ir_node  *nomem  = new_NoMem();
 439         ir_node  *expr_op, *imm_op;
 440         ir_node  *op1    = get_Add_left(env->irn);
 441         ir_node  *op2    = get_Add_right(env->irn);
 442
 443         /* Check if immediate optimization is on and */
 444         /* if it's an operation with immediate.      */
 445         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(op1, op2) : NULL;
 446         expr_op = get_expr_op(op1, op2);
 447
 448         assert((expr_op || imm_op) && "invalid operands");
 449
 450         if (mode_is_float(mode)) {
 451                 FP_USED(env->cg);
 452                 if (USE_SSE2(env->cg))
 453                         return gen_binop(env, op1, op2, new_rd_ia32_xAdd);
 454                 else
 455                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 456         }
 457         else {
 458                 /* integer ADD */
 459                 if (!expr_op) {
 460                         /* No expr_op means, that we have two const - one symconst and */
 461                         /* one tarval or another symconst - because this case is not   */
 462                         /* covered by constant folding                                 */
 463                         /* We need to check for:                                       */
 464                         /*  1) symconst + const    -> becomes a LEA                    */
 465                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 466                         /*        linker doesn't support two symconsts                 */
 467
 468                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 469                                 /* this is the 2nd case */
 470                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 471                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 472                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 473                         }
 474                         else {
 475                                 /* this is the 1st case */
 476                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 477
 478                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 479                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 480                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 481                                 }
 482                                 else {
 483                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 484                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 485                                 }
 486                                 set_ia32_am_flavour(new_op, ia32_am_O);
 487                         }
 488
 489                         /* set AM support */
 490                         set_ia32_am_support(new_op, ia32_am_Source);
 491                         set_ia32_op_type(new_op, ia32_AddrModeS);
 492
 493                         /* Lea doesn't need a Proj */
 494                         return new_op;
 495                 }
 496                 else if (imm_op) {
 497                         /* This is expr + const */
 498                         new_op = gen_imm_Add(env, expr_op, imm_op);
 499
 500                         /* set AM support */
 501                         set_ia32_am_support(new_op, ia32_am_Dest);
 502                 }
 503                 else {
 504                         /* This is a normal add */
 505                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 506
 507                         /* set AM support */
 508                         set_ia32_am_support(new_op, ia32_am_Full);
 509                         set_ia32_commutative(new_op);
 510                 }
 511         }
 512
 513         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 514
 515         set_ia32_res_mode(new_op, mode);
 516
 517         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 518 }
 519
 520
 521
 522 /**
 523  * Creates an ia32 Mul.
 524  *
 525  * @param env   The transformation environment
 526  * @return the created ia32 Mul node
 527  */
 528 static ir_node *gen_Mul(ia32_transform_env_t *env) {
 529         ir_node *op1 = get_Mul_left(env->irn);
 530         ir_node *op2 = get_Mul_right(env->irn);
 531         ir_node *new_op;
 532
 533         if (mode_is_float(env->mode)) {
 534                 FP_USED(env->cg);
 535                 if (USE_SSE2(env->cg))
 536                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMul);
 537                 else
 538                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 539         }
 540         else {
 541                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 542         }
 543
 544         return new_op;
 545 }
 546
 547
 548
 549 /**
 550  * Creates an ia32 Mulh.
 551  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 552  * this result while Mul returns the lower 32 bit.
 553  *
 554  * @param env   The transformation environment
 555  * @return the created ia32 Mulh node
 556  */
 557 static ir_node *gen_Mulh(ia32_transform_env_t *env) {
 558         ir_node *op1 = get_irn_n(env->irn, 0);
 559         ir_node *op2 = get_irn_n(env->irn, 1);
 560         ir_node *proj_EAX, *proj_EDX, *mulh;
 561         ir_node *in[1];
 562
 563         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 564         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 565         mulh     = get_Proj_pred(proj_EAX);
 566         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 567
 568         /* to be on the save side */
 569         set_Proj_proj(proj_EAX, pn_EAX);
 570
 571         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 572                 /* Mulh with const cannot have AM */
 573                 set_ia32_am_support(mulh, ia32_am_None);
 574         }
 575         else {
 576                 /* Mulh cannot have AM for destination */
 577                 set_ia32_am_support(mulh, ia32_am_Source);
 578         }
 579
 580         in[0] = proj_EAX;
 581
 582         /* keep EAX */
 583         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 584
 585         return proj_EDX;
 586 }
 587
 588
 589
 590 /**
 591  * Creates an ia32 And.
 592  *
 593  * @param env   The transformation environment
 594  * @return The created ia32 And node
 595  */
 596 static ir_node *gen_And(ia32_transform_env_t *env) {
 597         ir_node *op1 = get_And_left(env->irn);
 598         ir_node *op2 = get_And_right(env->irn);
 599
 600         assert (! mode_is_float(env->mode));
 601         return gen_binop(env, op1, op2, new_rd_ia32_And);
 602 }
 603
 604
 605
 606 /**
 607  * Creates an ia32 Or.
 608  *
 609  * @param env   The transformation environment
 610  * @return The created ia32 Or node
 611  */
 612 static ir_node *gen_Or(ia32_transform_env_t *env) {
 613         ir_node *op1 = get_Or_left(env->irn);
 614         ir_node *op2 = get_Or_right(env->irn);
 615
 616         assert (! mode_is_float(env->mode));
 617         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 618 }
 619
 620
 621
 622 /**
 623  * Creates an ia32 Eor.
 624  *
 625  * @param env   The transformation environment
 626  * @return The created ia32 Eor node
 627  */
 628 static ir_node *gen_Eor(ia32_transform_env_t *env) {
 629         ir_node *op1 = get_Eor_left(env->irn);
 630         ir_node *op2 = get_Eor_right(env->irn);
 631
 632         assert(! mode_is_float(env->mode));
 633         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 634 }
 635
 636
 637
 638 /**
 639  * Creates an ia32 Max.
 640  *
 641  * @param env      The transformation environment
 642  * @return the created ia32 Max node
 643  */
 644 static ir_node *gen_Max(ia32_transform_env_t *env) {
 645         ir_node *op1 = get_irn_n(env->irn, 0);
 646         ir_node *op2 = get_irn_n(env->irn, 1);
 647         ir_node *new_op;
 648
 649         if (mode_is_float(env->mode)) {
 650                 FP_USED(env->cg);
 651                 if (USE_SSE2(env->cg))
 652                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMax);
 653                 else {
 654                         assert(0);
 655                 }
 656         }
 657         else {
 658                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 659                 set_ia32_am_support(new_op, ia32_am_None);
 660                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 661         }
 662
 663         return new_op;
 664 }
 665
 666
 667
 668 /**
 669  * Creates an ia32 Min.
 670  *
 671  * @param env      The transformation environment
 672  * @return the created ia32 Min node
 673  */
 674 static ir_node *gen_Min(ia32_transform_env_t *env) {
 675         ir_node *op1 = get_irn_n(env->irn, 0);
 676         ir_node *op2 = get_irn_n(env->irn, 1);
 677         ir_node *new_op;
 678
 679         if (mode_is_float(env->mode)) {
 680                 FP_USED(env->cg);
 681                 if (USE_SSE2(env->cg))
 682                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMin);
 683                 else {
 684                         assert(0);
 685                 }
 686         }
 687         else {
 688                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 689                 set_ia32_am_support(new_op, ia32_am_None);
 690                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 691         }
 692
 693         return new_op;
 694 }
 695
 696
 697
 698 /**
 699  * Creates an ia32 Sub with immediate.
 700  *
 701  * @param env        The transformation environment
 702  * @param expr_op    The first operator
 703  * @param const_op   The constant operator
 704  * @return The created ia32 Sub node
 705  */
 706 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 707         ir_node                *new_op     = NULL;
 708         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 709         dbg_info               *dbg        = env->dbg;
 710         ir_graph               *irg        = env->irg;
 711         ir_node                *block      = env->block;
 712         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 713         ir_node                *nomem      = new_NoMem();
 714         int                     normal_sub = 1;
 715         tarval_classification_t class_tv, class_negtv;
 716         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 717
 718         /* try to optimize to inc/dec  */
 719         if ((env->cg->opt & IA32_OPT_INCDEC) && tv) {
 720                 /* optimize tarvals */
 721                 class_tv    = classify_tarval(tv);
 722                 class_negtv = classify_tarval(tarval_neg(tv));
 723
 724                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 725                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 726                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 727                         normal_sub = 0;
 728                 }
 729                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 730                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 731                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 732                         normal_sub = 0;
 733                 }
 734         }
 735
 736         if (normal_sub) {
 737                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 738                 set_ia32_Immop_attr(new_op, const_op);
 739         }
 740
 741         return new_op;
 742 }
 743
 744 /**
 745  * Creates an ia32 Sub.
 746  *
 747  * @param env   The transformation environment
 748  * @return The created ia32 Sub node
 749  */
 750 static ir_node *gen_Sub(ia32_transform_env_t *env) {
 751         ir_node  *new_op = NULL;
 752         dbg_info *dbg    = env->dbg;
 753         ir_mode  *mode   = env->mode;
 754         ir_graph *irg    = env->irg;
 755         ir_node  *block  = env->block;
 756         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 757         ir_node  *nomem  = new_NoMem();
 758         ir_node  *op1    = get_Sub_left(env->irn);
 759         ir_node  *op2    = get_Sub_right(env->irn);
 760         ir_node  *expr_op, *imm_op;
 761
 762         /* Check if immediate optimization is on and */
 763         /* if it's an operation with immediate.      */
 764         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 765         expr_op = get_expr_op(op1, op2);
 766
 767         assert((expr_op || imm_op) && "invalid operands");
 768
 769         if (mode_is_float(mode)) {
 770                 FP_USED(env->cg);
 771                 if (USE_SSE2(env->cg))
 772                         return gen_binop(env, op1, op2, new_rd_ia32_xSub);
 773                 else
 774                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 775         }
 776         else {
 777                 /* integer SUB */
 778                 if (!expr_op) {
 779                         /* No expr_op means, that we have two const - one symconst and */
 780                         /* one tarval or another symconst - because this case is not   */
 781                         /* covered by constant folding                                 */
 782                         /* We need to check for:                                       */
 783                         /*  1) symconst + const    -> becomes a LEA                    */
 784                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 785                         /*        linker doesn't support two symconsts                 */
 786
 787                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 788                                 /* this is the 2nd case */
 789                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 790                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 791                                 set_ia32_am_sc_sign(new_op);
 792                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 793                         }
 794                         else {
 795                                 /* this is the 1st case */
 796                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 797
 798                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 799                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 800                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 801                                 }
 802                                 else {
 803                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 804                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 805                                         set_ia32_am_sc_sign(new_op);
 806                                 }
 807                                 set_ia32_am_flavour(new_op, ia32_am_O);
 808                         }
 809
 810                         /* set AM support */
 811                         set_ia32_am_support(new_op, ia32_am_Source);
 812                         set_ia32_op_type(new_op, ia32_AddrModeS);
 813
 814                         /* Lea doesn't need a Proj */
 815                         return new_op;
 816                 }
 817                 else if (imm_op) {
 818                         /* This is expr - const */
 819                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 820
 821                         /* set AM support */
 822                         set_ia32_am_support(new_op, ia32_am_Dest);
 823                 }
 824                 else {
 825                         /* This is a normal sub */
 826                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 827
 828                         /* set AM support */
 829                         set_ia32_am_support(new_op, ia32_am_Full);
 830                 }
 831         }
 832
 833         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 834
 835         set_ia32_res_mode(new_op, mode);
 836
 837         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 838 }
 839
 840
 841
 842 /**
 843  * Generates an ia32 DivMod with additional infrastructure for the
 844  * register allocator if needed.
 845  *
 846  * @param env      The transformation environment
 847  * @param dividend -no comment- :)
 848  * @param divisor  -no comment- :)
 849  * @param dm_flav  flavour_Div/Mod/DivMod
 850  * @return The created ia32 DivMod node
 851  */
 852 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 853         ir_node  *res, *proj;
 854         ir_node  *edx_node, *cltd;
 855         ir_node  *in_keep[1];
 856         dbg_info *dbg   = env->dbg;
 857         ir_graph *irg   = env->irg;
 858         ir_node  *block = env->block;
 859         ir_mode  *mode  = env->mode;
 860         ir_node  *irn   = env->irn;
 861         ir_node  *mem;
 862
 863         switch (dm_flav) {
 864                 case flavour_Div:
 865                         mem  = get_Div_mem(irn);
 866                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 867                         break;
 868                 case flavour_Mod:
 869                         mem  = get_Mod_mem(irn);
 870                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 871                         break;
 872                 case flavour_DivMod:
 873                         mem  = get_DivMod_mem(irn);
 874                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 875                         break;
 876                 default:
 877                         assert(0);
 878         }
 879
 880         if (mode_is_signed(mode)) {
 881                 /* in signed mode, we need to sign extend the dividend */
 882                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend);
 883                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EAX);
 884                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EDX);
 885         }
 886         else {
 887                 edx_node = new_rd_ia32_Const(dbg, irg, block, mode_Iu);
 888                 set_ia32_Const_type(edx_node, ia32_Const);
 889                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 890         }
 891
 892         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, dm_flav);
 893
 894         set_ia32_n_res(res, 2);
 895
 896         /* Only one proj is used -> We must add a second proj and */
 897         /* connect this one to a Keep node to eat up the second   */
 898         /* destroyed register.                                    */
 899         if (get_irn_n_edges(irn) == 1) {
 900                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 901                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 902
 903                 if (get_Proj_proj(proj) == pn_DivMod_res_div) {
 904                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 905                 }
 906                 else {
 907                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 908                 }
 909
 910                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 911         }
 912
 913         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
 914
 915         set_ia32_res_mode(res, mode_Is);
 916
 917         return res;
 918 }
 919
 920
 921 /**
 922  * Wrapper for generate_DivMod. Sets flavour_Mod.
 923  *
 924  * @param env      The transformation environment
 925  */
 926 static ir_node *gen_Mod(ia32_transform_env_t *env) {
 927         return generate_DivMod(env, get_Mod_left(env->irn), get_Mod_right(env->irn), flavour_Mod);
 928 }
 929
 930 /**
 931  * Wrapper for generate_DivMod. Sets flavour_Div.
 932  *
 933  * @param env      The transformation environment
 934  */
 935 static ir_node *gen_Div(ia32_transform_env_t *env) {
 936         return generate_DivMod(env, get_Div_left(env->irn), get_Div_right(env->irn), flavour_Div);
 937 }
 938
 939 /**
 940  * Wrapper for generate_DivMod. Sets flavour_DivMod.
 941  */
 942 static ir_node *gen_DivMod(ia32_transform_env_t *env) {
 943         return generate_DivMod(env, get_DivMod_left(env->irn), get_DivMod_right(env->irn), flavour_DivMod);
 944 }
 945
 946
 947
 948 /**
 949  * Creates an ia32 floating Div.
 950  *
 951  * @param env   The transformation environment
 952  * @return The created ia32 xDiv node
 953  */
 954 static ir_node *gen_Quot(ia32_transform_env_t *env) {
 955         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 956         ir_node *new_op;
 957         ir_node *nomem = new_rd_NoMem(env->irg);
 958         ir_node *op1   = get_Quot_left(env->irn);
 959         ir_node *op2   = get_Quot_right(env->irn);
 960
 961         FP_USED(env->cg);
 962         if (USE_SSE2(env->cg)) {
 963                 if (is_ia32_xConst(op2)) {
 964                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem);
 965                         set_ia32_am_support(new_op, ia32_am_None);
 966                         set_ia32_Immop_attr(new_op, op2);
 967                 }
 968                 else {
 969                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
 970                         set_ia32_am_support(new_op, ia32_am_Source);
 971                 }
 972         }
 973         else {
 974                 new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
 975                 set_ia32_am_support(new_op, ia32_am_Source);
 976         }
 977         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
 978         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 979
 980         return new_op;
 981 }
 982
 983
 984
 985 /**
 986  * Creates an ia32 Shl.
 987  *
 988  * @param env   The transformation environment
 989  * @return The created ia32 Shl node
 990  */
 991 static ir_node *gen_Shl(ia32_transform_env_t *env) {
 992         return gen_shift_binop(env, get_Shl_left(env->irn), get_Shl_right(env->irn), new_rd_ia32_Shl);
 993 }
 994
 995
 996
 997 /**
 998  * Creates an ia32 Shr.
 999  *
1000  * @param env   The transformation environment
1001  * @return The created ia32 Shr node
1002  */
1003 static ir_node *gen_Shr(ia32_transform_env_t *env) {
1004         return gen_shift_binop(env, get_Shr_left(env->irn), get_Shr_right(env->irn), new_rd_ia32_Shr);
1005 }
1006
1007
1008
1009 /**
1010  * Creates an ia32 Shrs.
1011  *
1012  * @param env   The transformation environment
1013  * @return The created ia32 Shrs node
1014  */
1015 static ir_node *gen_Shrs(ia32_transform_env_t *env) {
1016         return gen_shift_binop(env, get_Shrs_left(env->irn), get_Shrs_right(env->irn), new_rd_ia32_Shrs);
1017 }
1018
1019
1020
1021 /**
1022  * Creates an ia32 RotL.
1023  *
1024  * @param env   The transformation environment
1025  * @param op1   The first operator
1026  * @param op2   The second operator
1027  * @return The created ia32 RotL node
1028  */
1029 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1030         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1031 }
1032
1033
1034
1035 /**
1036  * Creates an ia32 RotR.
1037  * NOTE: There is no RotR with immediate because this would always be a RotL
1038  *       "imm-mode_size_bits" which can be pre-calculated.
1039  *
1040  * @param env   The transformation environment
1041  * @param op1   The first operator
1042  * @param op2   The second operator
1043  * @return The created ia32 RotR node
1044  */
1045 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1046         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1047 }
1048
1049
1050
1051 /**
1052  * Creates an ia32 RotR or RotL (depending on the found pattern).
1053  *
1054  * @param env   The transformation environment
1055  * @return The created ia32 RotL or RotR node
1056  */
1057 static ir_node *gen_Rot(ia32_transform_env_t *env) {
1058         ir_node *rotate = NULL;
1059         ir_node *op1    = get_Rot_left(env->irn);
1060         ir_node *op2    = get_Rot_right(env->irn);
1061
1062         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1063                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1064                  that means we can create a RotR instead of an Add and a RotL */
1065
1066         if (is_Proj(op2)) {
1067                 ir_node *pred = get_Proj_pred(op2);
1068
1069                 if (is_ia32_Add(pred)) {
1070                         ir_node *pred_pred = get_irn_n(pred, 2);
1071                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1072                         long     bits      = get_mode_size_bits(env->mode);
1073
1074                         if (is_Proj(pred_pred)) {
1075                                 pred_pred = get_Proj_pred(pred_pred);
1076                         }
1077
1078                         if (is_ia32_Minus(pred_pred) &&
1079                                 tarval_is_long(tv)       &&
1080                                 get_tarval_long(tv) == bits)
1081                         {
1082                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1083                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1084                         }
1085
1086                 }
1087         }
1088
1089         if (!rotate) {
1090                 rotate = gen_RotL(env, op1, op2);
1091         }
1092
1093         return rotate;
1094 }
1095
1096
1097
1098 /**
1099  * Transforms a Minus node.
1100  *
1101  * @param env   The transformation environment
1102  * @param op    The Minus operand
1103  * @return The created ia32 Minus node
1104  */
1105 static ir_node *gen_Minus_ex(ia32_transform_env_t *env, ir_node *op) {
1106         ident   *name;
1107         ir_node *new_op;
1108         int      size;
1109
1110         if (mode_is_float(env->mode)) {
1111                 FP_USED(env->cg);
1112                 if (USE_SSE2(env->cg)) {
1113                         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1114                         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1115                         ir_node *nomem    = new_rd_NoMem(env->irg);
1116
1117                         new_op = new_rd_ia32_xEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1118
1119                         size   = get_mode_size_bits(env->mode);
1120                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1121
1122                         set_ia32_sc(new_op, name);
1123
1124                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1125
1126                         set_ia32_res_mode(new_op, env->mode);
1127                         set_ia32_immop_type(new_op, ia32_ImmSymConst);
1128
1129                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_xEor_res);
1130                 }
1131                 else {
1132                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1133                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1134                 }
1135         }
1136         else {
1137                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1138         }
1139
1140         return new_op;
1141 }
1142
1143 /**
1144  * Transforms a Minus node.
1145  *
1146  * @param env   The transformation environment
1147  * @return The created ia32 Minus node
1148  */
1149 static ir_node *gen_Minus(ia32_transform_env_t *env) {
1150         return gen_Minus_ex(env, get_Minus_op(env->irn));
1151 }
1152
1153
1154 /**
1155  * Transforms a Not node.
1156  *
1157  * @param env   The transformation environment
1158  * @return The created ia32 Not node
1159  */
1160 static ir_node *gen_Not(ia32_transform_env_t *env) {
1161         assert (! mode_is_float(env->mode));
1162         return gen_unop(env, get_Not_op(env->irn), new_rd_ia32_Not);
1163 }
1164
1165
1166
1167 /**
1168  * Transforms an Abs node.
1169  *
1170  * @param env   The transformation environment
1171  * @return The created ia32 Abs node
1172  */
1173 static ir_node *gen_Abs(ia32_transform_env_t *env) {
1174         ir_node  *res, *p_eax, *p_edx;
1175         dbg_info *dbg      = env->dbg;
1176         ir_mode  *mode     = env->mode;
1177         ir_graph *irg      = env->irg;
1178         ir_node  *block    = env->block;
1179         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1180         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1181         ir_node  *nomem    = new_NoMem();
1182         ir_node  *op       = get_Abs_op(env->irn);
1183         int       size;
1184         ident    *name;
1185
1186         if (mode_is_float(mode)) {
1187                 FP_USED(env->cg);
1188                 if (USE_SSE2(env->cg)) {
1189                         res = new_rd_ia32_xAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1190
1191                         size   = get_mode_size_bits(mode);
1192                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1193
1194                         set_ia32_sc(res, name);
1195
1196                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1197
1198                         set_ia32_res_mode(res, mode);
1199                         set_ia32_immop_type(res, ia32_ImmSymConst);
1200
1201                         res = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_xAnd_res);
1202                 }
1203                 else {
1204                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1205                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1206                 }
1207         }
1208         else {
1209                 res   = new_rd_ia32_Cdq(dbg, irg, block, op);
1210                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1211                 set_ia32_res_mode(res, mode);
1212
1213                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EAX);
1214                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EDX);
1215
1216                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1217                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1218                 set_ia32_res_mode(res, mode);
1219
1220                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Eor_res);
1221
1222                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1223                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1224                 set_ia32_res_mode(res, mode);
1225
1226                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Sub_res);
1227         }
1228
1229         return res;
1230 }
1231
1232
1233
1234 /**
1235  * Transforms a Load.
1236  *
1237  * @param env   The transformation environment
1238  * @return the created ia32 Load node
1239  */
1240 static ir_node *gen_Load(ia32_transform_env_t *env) {
1241         ir_node    *node  = env->irn;
1242         ir_node    *noreg = ia32_new_NoReg_gp(env->cg);
1243         ir_node    *ptr   = get_Load_ptr(node);
1244         ir_node    *lptr  = ptr;
1245         ir_mode    *mode  = get_Load_mode(node);
1246         int        is_imm = 0;
1247         ir_node *new_op;
1248         ia32_am_flavour_t am_flav = ia32_B;
1249
1250         /* address might be a constant (symconst or absolute address) */
1251         if (is_ia32_Const(ptr)) {
1252                 lptr   = noreg;
1253                 is_imm = 1;
1254         }
1255
1256         if (mode_is_float(mode)) {
1257                 FP_USED(env->cg);
1258                 if (USE_SSE2(env->cg))
1259                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1260                 else
1261                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1262         }
1263         else {
1264                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1265         }
1266
1267         /* base is an constant address */
1268         if (is_imm) {
1269                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1270                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1271                 }
1272                 else {
1273                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1274                 }
1275
1276                 am_flav = ia32_O;
1277         }
1278
1279         set_ia32_am_support(new_op, ia32_am_Source);
1280         set_ia32_op_type(new_op, ia32_AddrModeS);
1281         set_ia32_am_flavour(new_op, am_flav);
1282         set_ia32_ls_mode(new_op, mode);
1283
1284         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1285
1286         return new_op;
1287 }
1288
1289
1290
1291 /**
1292  * Transforms a Store.
1293  *
1294  * @param env   The transformation environment
1295  * @return the created ia32 Store node
1296  */
1297 static ir_node *gen_Store(ia32_transform_env_t *env) {
1298         ir_node *node    = env->irn;
1299         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1300         ir_node *val     = get_Store_value(node);
1301         ir_node *ptr     = get_Store_ptr(node);
1302         ir_node *sptr    = ptr;
1303         ir_node *mem     = get_Store_mem(node);
1304         ir_mode *mode    = get_irn_mode(val);
1305         ir_node *sval    = val;
1306         int      is_imm  = 0;
1307         ir_node *new_op;
1308         ia32_am_flavour_t am_flav = ia32_B;
1309         ia32_immop_type_t immop   = ia32_ImmNone;
1310
1311         if (! mode_is_float(mode)) {
1312                 /* in case of storing a const (but not a symconst) -> make it an attribute */
1313                 if (is_ia32_Cnst(val)) {
1314                         switch (get_ia32_op_type(val)) {
1315                         case ia32_Const:
1316                                 immop = ia32_ImmConst;
1317                                 break;
1318                         case ia32_SymConst:
1319                                 immop = ia32_ImmSymConst;
1320                                 break;
1321                         default:
1322                                 assert(0 && "unsupported Const type");
1323                         }
1324                         sval = noreg;
1325                 }
1326         }
1327
1328         /* address might be a constant (symconst or absolute address) */
1329         if (is_ia32_Const(ptr)) {
1330                 sptr   = noreg;
1331                 is_imm = 0;
1332         }
1333
1334         if (mode_is_float(mode)) {
1335                 FP_USED(env->cg);
1336                 if (USE_SSE2(env->cg))
1337                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1338                 else
1339                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1340         }
1341         else if (get_mode_size_bits(mode) == 8) {
1342                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1343         }
1344         else {
1345                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, sval, mem);
1346         }
1347
1348         /* stored const is an attribute (saves a register) */
1349         if (! mode_is_float(mode) && is_ia32_Cnst(val)) {
1350                 set_ia32_Immop_attr(new_op, val);
1351         }
1352
1353         /* base is an constant address */
1354         if (is_imm) {
1355                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1356                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1357                 }
1358                 else {
1359                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1360                 }
1361
1362                 am_flav = ia32_O;
1363         }
1364
1365         set_ia32_am_support(new_op, ia32_am_Dest);
1366         set_ia32_op_type(new_op, ia32_AddrModeD);
1367         set_ia32_am_flavour(new_op, am_flav);
1368         set_ia32_ls_mode(new_op, get_irn_mode(val));
1369         set_ia32_immop_type(new_op, immop);
1370
1371         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1372
1373         return new_op;
1374 }
1375
1376
1377
1378 /**
1379  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1380  *
1381  * @param env   The transformation environment
1382  * @return The transformed node.
1383  */
1384 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1385         dbg_info *dbg      = env->dbg;
1386         ir_graph *irg      = env->irg;
1387         ir_node  *block    = env->block;
1388         ir_node  *node     = env->irn;
1389         ir_node  *sel      = get_Cond_selector(node);
1390         ir_mode  *sel_mode = get_irn_mode(sel);
1391         ir_node  *res      = NULL;
1392         ir_node  *pred     = NULL;
1393         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1394         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1395
1396         if (is_Proj(sel) && sel_mode == mode_b) {
1397                 ir_node  *nomem = new_NoMem();
1398
1399                 pred  = get_Proj_pred(sel);
1400
1401                 /* get both compare operators */
1402                 cmp_a = get_Cmp_left(pred);
1403                 cmp_b = get_Cmp_right(pred);
1404
1405                 /* check if we can use a CondJmp with immediate */
1406                 cnst = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(cmp_a, cmp_b) : NULL;
1407                 expr = get_expr_op(cmp_a, cmp_b);
1408
1409                 if (cnst && expr) {
1410                         pn_Cmp pnc = get_Proj_proj(sel);
1411
1412                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1413                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1414                                         /* a Cmp A =/!= 0 */
1415                                         ir_node    *op1  = expr;
1416                                         ir_node    *op2  = expr;
1417                                         ir_node    *and  = skip_Proj(expr);
1418                                         const char *cnst = NULL;
1419
1420                                         /* check, if expr is an only once used And operation */
1421                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1422                                                 op1 = get_irn_n(and, 2);
1423                                                 op2 = get_irn_n(and, 3);
1424
1425                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1426                                         }
1427                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2);
1428                                         set_ia32_pncode(res, get_Proj_proj(sel));
1429                                         set_ia32_res_mode(res, get_irn_mode(op1));
1430
1431                                         if (cnst) {
1432                                                 copy_ia32_Immop_attr(res, and);
1433                                         }
1434
1435                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1436                                         return res;
1437                                 }
1438                         }
1439
1440                         if (mode_is_float(get_irn_mode(expr))) {
1441                                 FP_USED(env->cg);
1442                                 if (USE_SSE2(env->cg))
1443                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1444                                 else {
1445                                         assert(0);
1446                                 }
1447                         }
1448                         else {
1449                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1450                         }
1451                         set_ia32_Immop_attr(res, cnst);
1452                         set_ia32_res_mode(res, get_irn_mode(expr));
1453                 }
1454                 else {
1455                         if (mode_is_float(get_irn_mode(cmp_a))) {
1456                                 FP_USED(env->cg);
1457                                 if (USE_SSE2(env->cg))
1458                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1459                                 else {
1460                                         assert(0);
1461                                 }
1462                         }
1463                         else {
1464                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1465                         }
1466                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1467                 }
1468
1469                 set_ia32_pncode(res, get_Proj_proj(sel));
1470                 set_ia32_am_support(res, ia32_am_Source);
1471         }
1472         else {
1473                 /* determine the smallest switch case value */
1474                 int switch_min = INT_MAX;
1475                 const ir_edge_t *edge;
1476                 char buf[64];
1477
1478                 foreach_out_edge(node, edge) {
1479                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1480                         switch_min = pn < switch_min ? pn : switch_min;
1481                 }
1482
1483                 if (switch_min) {
1484                         /* if smallest switch case is not 0 we need an additional sub */
1485                         snprintf(buf, sizeof(buf), "%d", switch_min);
1486                         res = new_rd_ia32_Lea(dbg, irg, block, sel, noreg, mode_Is);
1487                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1488                         sub_ia32_am_offs(res, buf);
1489                         set_ia32_am_flavour(res, ia32_am_OB);
1490                         set_ia32_am_support(res, ia32_am_Source);
1491                         set_ia32_op_type(res, ia32_AddrModeS);
1492                 }
1493
1494                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, switch_min ? res : sel, mode_T);
1495                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1496                 set_ia32_res_mode(res, get_irn_mode(sel));
1497         }
1498
1499         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1500         return res;
1501 }
1502
1503
1504
1505 /**
1506  * Transforms a CopyB node.
1507  *
1508  * @param env   The transformation environment
1509  * @return The transformed node.
1510  */
1511 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1512         ir_node  *res   = NULL;
1513         dbg_info *dbg   = env->dbg;
1514         ir_graph *irg   = env->irg;
1515         ir_mode  *mode  = env->mode;
1516         ir_node  *block = env->block;
1517         ir_node  *node  = env->irn;
1518         ir_node  *src   = get_CopyB_src(node);
1519         ir_node  *dst   = get_CopyB_dst(node);
1520         ir_node  *mem   = get_CopyB_mem(node);
1521         int       size  = get_type_size_bytes(get_CopyB_type(node));
1522         int       rem;
1523
1524         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1525         /* then we need the size explicitly in ECX.                    */
1526         if (size >= 16 * 4) {
1527                 rem = size & 0x3; /* size % 4 */
1528                 size >>= 2;
1529
1530                 res = new_rd_ia32_Const(dbg, irg, block, mode_Is);
1531                 set_ia32_op_type(res, ia32_Const);
1532                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1533
1534                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1535                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1536         }
1537         else {
1538                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1539                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1540                 set_ia32_immop_type(res, ia32_ImmConst);
1541         }
1542
1543         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1544
1545         return res;
1546 }
1547
1548
1549
1550 /**
1551  * Transforms a Mux node into CMov.
1552  *
1553  * @param env   The transformation environment
1554  * @return The transformed node.
1555  */
1556 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1557         ir_node *node   = env->irn;
1558         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1559                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1560
1561         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1562
1563         return new_op;
1564 }
1565
1566
1567 /**
1568  * Following conversion rules apply:
1569  *
1570  *  INT -> INT
1571  * ============
1572  *  1) n bit -> m bit   n > m (downscale)
1573  *     a) target is signed:    movsx
1574  *     b) target is unsigned:  and with lower bits sets
1575  *  2) n bit -> m bit   n == m   (sign change)
1576  *     always ignored
1577  *  3) n bit -> m bit   n < m (upscale)
1578  *     a) source is signed:    movsx
1579  *     b) source is unsigned:  and with lower bits sets
1580  *
1581  *  INT -> FLOAT
1582  * ==============
1583  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1584  *
1585  *  FLOAT -> INT
1586  * ==============
1587  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1588  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1589  *
1590  *  FLOAT -> FLOAT
1591  * ================
1592  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1593  *  x87 is mode_E internally, conversions happen only at load and store
1594  *  in non-strict semantic
1595  */
1596
1597 /**
1598  * Create a conversion from x87 state register to general purpose.
1599  */
1600 static ir_node *gen_x87_fp_to_gp(ia32_transform_env_t *env, ir_mode *tgt_mode) {
1601         ia32_code_gen_t *cg = env->cg;
1602         entity   *ent = cg->fp_to_gp;
1603         ir_graph *irg = env->irg;
1604         ir_node  *block = env->block;
1605         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1606         ir_node  *op = get_Conv_op(env->irn);
1607         ir_node  *fist, *mem, *load;
1608
1609         if (! ent) {
1610                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_vfp].mode);
1611                 ent = cg->fp_to_gp =
1612                         frame_alloc_area(get_irg_frame_type(env->irg), size, 16, 0);
1613         }
1614
1615         /* do a fist */
1616         fist = new_rd_ia32_vfist(env->dbg, irg, block, get_irg_frame(irg), noreg, op, get_irg_no_mem(irg));
1617
1618         set_ia32_frame_ent(fist, ent);
1619         set_ia32_use_frame(fist);
1620         set_ia32_am_support(fist, ia32_am_Dest);
1621         set_ia32_op_type(fist, ia32_AddrModeD);
1622         set_ia32_am_flavour(fist, ia32_B);
1623         set_ia32_ls_mode(fist, mode_E);
1624
1625         mem  = new_r_Proj(irg, block, fist, mode_M, pn_ia32_vfist_M);
1626
1627         /* do a Load */
1628         load = new_rd_ia32_Load(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1629
1630         set_ia32_frame_ent(load, ent);
1631         set_ia32_use_frame(load);
1632         set_ia32_am_support(load, ia32_am_Source);
1633         set_ia32_op_type(load, ia32_AddrModeS);
1634         set_ia32_am_flavour(load, ia32_B);
1635         set_ia32_ls_mode(load, tgt_mode);
1636
1637         return new_r_Proj(irg, block, load, tgt_mode, pn_ia32_Load_res);
1638 }
1639
1640 /**
1641  * Create a conversion from x87 state register to general purpose.
1642  */
1643 static ir_node *gen_x87_gp_to_fp(ia32_transform_env_t *env, ir_mode *src_mode) {
1644         ia32_code_gen_t *cg = env->cg;
1645         entity   *ent = cg->gp_to_fp;
1646         ir_graph *irg = env->irg;
1647         ir_node  *block = env->block;
1648         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1649         ir_node  *nomem = get_irg_no_mem(irg);
1650         ir_node  *op = get_Conv_op(env->irn);
1651         ir_node  *fild, *store, *mem;
1652         int src_bits;
1653
1654         if (! ent) {
1655                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode);
1656                 ent = cg->gp_to_fp =
1657                         frame_alloc_area(get_irg_frame_type(env->irg), size, size, 0);
1658         }
1659
1660         /* first convert to 32 bit */
1661         src_bits = get_mode_size_bits(src_mode);
1662         if (src_bits == 8) {
1663                 op = new_rd_ia32_Conv_I2I8Bit(env->dbg, irg, block, noreg, noreg, op, nomem);
1664                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1665         }
1666         else if (src_bits < 32) {
1667                 op = new_rd_ia32_Conv_I2I(env->dbg, irg, block, noreg, noreg, op, nomem);
1668                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1669         }
1670
1671         /* do a store */
1672         store = new_rd_ia32_Store(env->dbg, irg, block, get_irg_frame(irg), noreg, op, nomem);
1673
1674         set_ia32_frame_ent(store, ent);
1675         set_ia32_use_frame(store);
1676
1677         set_ia32_am_support(store, ia32_am_Dest);
1678         set_ia32_op_type(store, ia32_AddrModeD);
1679         set_ia32_am_flavour(store, ia32_B);
1680         set_ia32_ls_mode(store, mode_Is);
1681
1682         mem = new_r_Proj(irg, block, store, mode_M, 0);
1683
1684         /* do a fild */
1685         fild = new_rd_ia32_vfild(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1686
1687         set_ia32_frame_ent(fild, ent);
1688         set_ia32_use_frame(fild);
1689         set_ia32_am_support(fild, ia32_am_Source);
1690         set_ia32_op_type(fild, ia32_AddrModeS);
1691         set_ia32_am_flavour(fild, ia32_B);
1692         set_ia32_ls_mode(fild, mode_E);
1693
1694         return new_r_Proj(irg, block, fild, mode_E, 0);
1695 }
1696
1697 /**
1698  * Transforms a Conv node.
1699  *
1700  * @param env   The transformation environment
1701  * @return The created ia32 Conv node
1702  */
1703 static ir_node *gen_Conv(ia32_transform_env_t *env) {
1704         dbg_info          *dbg      = env->dbg;
1705         ir_graph          *irg      = env->irg;
1706         ir_node           *op       = get_Conv_op(env->irn);
1707         ir_mode           *src_mode = get_irn_mode(op);
1708         ir_mode           *tgt_mode = env->mode;
1709         int                src_bits = get_mode_size_bits(src_mode);
1710         int                tgt_bits = get_mode_size_bits(tgt_mode);
1711         ir_node           *block    = env->block;
1712         ir_node           *new_op   = NULL;
1713         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1714         ir_node           *nomem    = new_rd_NoMem(irg);
1715         ir_node           *proj;
1716         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
1717
1718         if (src_mode == tgt_mode) {
1719                 /* this can happen when changing mode_P to mode_Is */
1720                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1721                 edges_reroute(env->irn, op, irg);
1722         }
1723         else if (mode_is_float(src_mode)) {
1724                 /* we convert from float ... */
1725                 if (mode_is_float(tgt_mode)) {
1726                         /* ... to float */
1727                         if (USE_SSE2(env->cg)) {
1728                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1729                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem);
1730                         }
1731                         else {
1732                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
1733                                 edges_reroute(env->irn, op, irg);
1734                         }
1735                 }
1736                 else {
1737                         /* ... to int */
1738                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1739                         if (USE_SSE2(env->cg))
1740                                 new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem);
1741                         else
1742                                 return gen_x87_fp_to_gp(env, tgt_mode);
1743
1744                         /* if target mode is not int: add an additional downscale convert */
1745                         if (tgt_bits < 32) {
1746                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1747                                 set_ia32_am_support(new_op, ia32_am_Source);
1748                                 set_ia32_tgt_mode(new_op, tgt_mode);
1749                                 set_ia32_src_mode(new_op, src_mode);
1750
1751                                 proj = new_rd_Proj(dbg, irg, block, new_op, mode_Is, 0);
1752
1753                                 if (tgt_bits == 8 || src_bits == 8) {
1754                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem);
1755                                 }
1756                                 else {
1757                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem);
1758                                 }
1759                         }
1760                 }
1761         }
1762         else {
1763                 /* we convert from int ... */
1764                 if (mode_is_float(tgt_mode)) {
1765                         FP_USED(env->cg);
1766                         /* ... to float */
1767                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1768                         if (USE_SSE2(env->cg))
1769                                 new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem);
1770                         else
1771                                 return gen_x87_gp_to_fp(env, src_mode);
1772                 }
1773                 else {
1774                         /* ... to int */
1775                         if (get_mode_size_bits(src_mode) == tgt_bits) {
1776                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
1777                                 edges_reroute(env->irn, op, irg);
1778                         }
1779                         else {
1780                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
1781                                 if (tgt_bits == 8 || src_bits == 8) {
1782                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem);
1783                                 }
1784                                 else {
1785                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem);
1786                                 }
1787                         }
1788                 }
1789         }
1790
1791         if (new_op) {
1792                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1793                 set_ia32_tgt_mode(new_op, tgt_mode);
1794                 set_ia32_src_mode(new_op, src_mode);
1795
1796                 set_ia32_am_support(new_op, ia32_am_Source);
1797
1798                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1799         }
1800
1801         return new_op;
1802 }
1803
1804
1805
1806 /********************************************
1807  *  _                          _
1808  * | |                        | |
1809  * | |__   ___ _ __   ___   __| | ___  ___
1810  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1811  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1812  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1813  *
1814  ********************************************/
1815
1816 static ir_node *gen_be_StackParam(ia32_transform_env_t *env) {
1817         ir_node *new_op = NULL;
1818         ir_node *node   = env->irn;
1819         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1820         ir_node *mem    = new_rd_NoMem(env->irg);
1821         ir_node *ptr    = get_irn_n(node, 0);
1822         entity  *ent    = be_get_frame_entity(node);
1823         ir_mode *mode   = env->mode;
1824
1825 //      /* If the StackParam has only one user ->     */
1826 //      /* put it in the Block where the user resides */
1827 //      if (get_irn_n_edges(node) == 1) {
1828 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
1829 //      }
1830
1831         if (mode_is_float(mode)) {
1832                 FP_USED(env->cg);
1833                 if (USE_SSE2(env->cg))
1834                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
1835                 else
1836                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
1837         }
1838         else {
1839                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
1840         }
1841
1842         set_ia32_frame_ent(new_op, ent);
1843         set_ia32_use_frame(new_op);
1844
1845         set_ia32_am_support(new_op, ia32_am_Source);
1846         set_ia32_op_type(new_op, ia32_AddrModeS);
1847         set_ia32_am_flavour(new_op, ia32_B);
1848         set_ia32_ls_mode(new_op, mode);
1849
1850         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1851
1852         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_ia32_Load_res);
1853 }
1854
1855 /**
1856  * Transforms a FrameAddr into an ia32 Add.
1857  */
1858 static ir_node *gen_be_FrameAddr(ia32_transform_env_t *env) {
1859         ir_node *new_op = NULL;
1860         ir_node *node   = env->irn;
1861         ir_node *op     = get_irn_n(node, 0);
1862         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1863         ir_node *nomem  = new_rd_NoMem(env->irg);
1864
1865         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem);
1866         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1867         set_ia32_am_support(new_op, ia32_am_Full);
1868         set_ia32_use_frame(new_op);
1869         set_ia32_immop_type(new_op, ia32_ImmConst);
1870         set_ia32_commutative(new_op);
1871
1872         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1873
1874         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_Add_res);
1875 }
1876
1877 /**
1878  * Transforms a FrameLoad into an ia32 Load.
1879  */
1880 static ir_node *gen_be_FrameLoad(ia32_transform_env_t *env) {
1881         ir_node *new_op = NULL;
1882         ir_node *node   = env->irn;
1883         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1884         ir_node *mem    = get_irn_n(node, 0);
1885         ir_node *ptr    = get_irn_n(node, 1);
1886         entity  *ent    = be_get_frame_entity(node);
1887         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1888
1889         if (mode_is_float(mode)) {
1890                 FP_USED(env->cg);
1891                 if (USE_SSE2(env->cg))
1892                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
1893                 else
1894                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
1895         }
1896         else
1897                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
1898
1899         set_ia32_frame_ent(new_op, ent);
1900         set_ia32_use_frame(new_op);
1901
1902         set_ia32_am_support(new_op, ia32_am_Source);
1903         set_ia32_op_type(new_op, ia32_AddrModeS);
1904         set_ia32_am_flavour(new_op, ia32_B);
1905         set_ia32_ls_mode(new_op, mode);
1906
1907         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1908
1909         return new_op;
1910 }
1911
1912
1913 /**
1914  * Transforms a FrameStore into an ia32 Store.
1915  */
1916 static ir_node *gen_be_FrameStore(ia32_transform_env_t *env) {
1917         ir_node *new_op = NULL;
1918         ir_node *node   = env->irn;
1919         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1920         ir_node *mem    = get_irn_n(node, 0);
1921         ir_node *ptr    = get_irn_n(node, 1);
1922         ir_node *val    = get_irn_n(node, 2);
1923         entity  *ent    = be_get_frame_entity(node);
1924         ir_mode *mode   = get_irn_mode(val);
1925
1926         if (mode_is_float(mode)) {
1927                 FP_USED(env->cg);
1928                 if (USE_SSE2(env->cg))
1929                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1930                 else
1931                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1932         }
1933         else if (get_mode_size_bits(mode) == 8) {
1934                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1935         }
1936         else {
1937                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1938         }
1939
1940         set_ia32_frame_ent(new_op, ent);
1941         set_ia32_use_frame(new_op);
1942
1943         set_ia32_am_support(new_op, ia32_am_Dest);
1944         set_ia32_op_type(new_op, ia32_AddrModeD);
1945         set_ia32_am_flavour(new_op, ia32_B);
1946         set_ia32_ls_mode(new_op, mode);
1947
1948         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1949
1950         return new_op;
1951 }
1952
1953 /**
1954  * This function just sets the register for the Unknown node
1955  * as this is not done during register allocation because Unknown
1956  * is an "ignore" node.
1957  */
1958 static ir_node *gen_Unknown(ia32_transform_env_t *env) {
1959         ir_mode *mode = env->mode;
1960         ir_node *irn  = env->irn;
1961
1962         if (mode_is_float(mode)) {
1963                 if (USE_SSE2(env->cg))
1964                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_xmm_regs[REG_XMM_UKNWN]);
1965                 else
1966                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_vfp_regs[REG_VFP_UKNWN]);
1967         }
1968         else if (mode_is_int(mode) || mode_is_reference(mode)) {
1969                 arch_set_irn_register(env->cg->arch_env, irn, &ia32_gp_regs[REG_GP_UKNWN]);
1970         }
1971         else {
1972                 assert(0 && "unsupported Unknown-Mode");
1973         }
1974
1975         return NULL;
1976 }
1977
1978
1979 /*********************************************************
1980  *                  _             _      _
1981  *                 (_)           | |    (_)
1982  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1983  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1984  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1985  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1986  *
1987  *********************************************************/
1988
1989 /**
1990  * Transforms a Sub or xSub into Neg--Add iff OUT_REG == SRC2_REG.
1991  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1992  */
1993 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
1994         ia32_transform_env_t tenv;
1995         ir_node *in1, *in2, *noreg, *nomem, *res;
1996         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
1997
1998         /* Return if AM node or not a Sub or xSub */
1999         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_xSub(irn)))
2000                 return;
2001
2002         noreg   = ia32_new_NoReg_gp(cg);
2003         nomem   = new_rd_NoMem(cg->irg);
2004         in1     = get_irn_n(irn, 2);
2005         in2     = get_irn_n(irn, 3);
2006         in1_reg = arch_get_irn_register(cg->arch_env, in1);
2007         in2_reg = arch_get_irn_register(cg->arch_env, in2);
2008         out_reg = get_ia32_out_reg(irn, 0);
2009
2010         tenv.block    = get_nodes_block(irn);
2011         tenv.dbg      = get_irn_dbg_info(irn);
2012         tenv.irg      = cg->irg;
2013         tenv.irn      = irn;
2014         tenv.mode     = get_ia32_res_mode(irn);
2015         tenv.cg       = cg;
2016         DEBUG_ONLY(tenv.mod      = cg->mod;)
2017
2018         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
2019         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
2020                 /* generate the neg src2 */
2021                 res = gen_Minus_ex(&tenv, in2);
2022                 arch_set_irn_register(cg->arch_env, res, in2_reg);
2023
2024                 /* add to schedule */
2025                 sched_add_before(irn, res);
2026
2027                 /* generate the add */
2028                 if (mode_is_float(tenv.mode)) {
2029                         res = new_rd_ia32_xAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
2030                         set_ia32_am_support(res, ia32_am_Source);
2031                 }
2032                 else {
2033                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
2034                         set_ia32_am_support(res, ia32_am_Full);
2035                         set_ia32_commutative(res);
2036                 }
2037
2038                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(tenv.cg, irn));
2039                 /* copy register */
2040                 slots    = get_ia32_slots(res);
2041                 slots[0] = in2_reg;
2042
2043                 /* add to schedule */
2044                 sched_add_before(irn, res);
2045
2046                 /* remove the old sub */
2047                 sched_remove(irn);
2048
2049                 DBG_OPT_SUB2NEGADD(irn, res);
2050
2051                 /* exchange the add and the sub */
2052                 exchange(irn, res);
2053         }
2054 }
2055
2056 /**
2057  * Transforms a LEA into an Add if possible
2058  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
2059  */
2060 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
2061         ia32_am_flavour_t am_flav;
2062         int               imm = 0;
2063         ir_node          *res = NULL;
2064         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
2065         char             *offs;
2066         ia32_transform_env_t tenv;
2067         const arch_register_t *out_reg, *base_reg, *index_reg;
2068
2069         /* must be a LEA */
2070         if (! is_ia32_Lea(irn))
2071                 return;
2072
2073         am_flav = get_ia32_am_flavour(irn);
2074
2075         /* only some LEAs can be transformed to an Add */
2076         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
2077                 return;
2078
2079         noreg = ia32_new_NoReg_gp(cg);
2080         nomem = new_rd_NoMem(cg->irg);
2081         op1   = noreg;
2082         op2   = noreg;
2083         base  = get_irn_n(irn, 0);
2084         index = get_irn_n(irn,1);
2085
2086         offs  = get_ia32_am_offs(irn);
2087
2088         /* offset has a explicit sign -> we need to skip + */
2089         if (offs && offs[0] == '+')
2090                 offs++;
2091
2092         out_reg   = arch_get_irn_register(cg->arch_env, irn);
2093         base_reg  = arch_get_irn_register(cg->arch_env, base);
2094         index_reg = arch_get_irn_register(cg->arch_env, index);
2095
2096         tenv.block = get_nodes_block(irn);
2097         tenv.dbg   = get_irn_dbg_info(irn);
2098         tenv.irg   = cg->irg;
2099         tenv.irn   = irn;
2100         DEBUG_ONLY(tenv.mod   = cg->mod;)
2101         tenv.mode  = get_irn_mode(irn);
2102         tenv.cg    = cg;
2103
2104         switch(get_ia32_am_flavour(irn)) {
2105                 case ia32_am_B:
2106                         /* out register must be same as base register */
2107                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2108                                 return;
2109
2110                         op1 = base;
2111                         break;
2112                 case ia32_am_OB:
2113                         /* out register must be same as base register */
2114                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2115                                 return;
2116
2117                         op1 = base;
2118                         imm = 1;
2119                         break;
2120                 case ia32_am_OI:
2121                         /* out register must be same as index register */
2122                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
2123                                 return;
2124
2125                         op1 = index;
2126                         imm = 1;
2127                         break;
2128                 case ia32_am_BI:
2129                         /* out register must be same as one in register */
2130                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
2131                                 op1 = base;
2132                                 op2 = index;
2133                         }
2134                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
2135                                 op1 = index;
2136                                 op2 = base;
2137                         }
2138                         else {
2139                                 /* in registers a different from out -> no Add possible */
2140                                 return;
2141                         }
2142                 default:
2143                         break;
2144         }
2145
2146         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem);
2147         arch_set_irn_register(cg->arch_env, res, out_reg);
2148         set_ia32_op_type(res, ia32_Normal);
2149         set_ia32_commutative(res);
2150
2151         if (imm) {
2152                 set_ia32_cnst(res, offs);
2153                 set_ia32_immop_type(res, ia32_ImmConst);
2154         }
2155
2156         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
2157
2158         /* add Add to schedule */
2159         sched_add_before(irn, res);
2160
2161         DBG_OPT_LEA2ADD(irn, res);
2162
2163         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, 0);
2164
2165         /* add result Proj to schedule */
2166         sched_add_before(irn, res);
2167
2168         /* remove the old LEA */
2169         sched_remove(irn);
2170
2171         /* exchange the Add and the LEA */
2172         exchange(irn, res);
2173 }
2174
2175 /**
2176  * the BAD transformer.
2177  */
2178 static ir_node *bad_transform(ia32_transform_env_t *env) {
2179         ir_fprintf(stderr, "Not implemented: %+F\n", env->irn);
2180         assert(0);
2181         return NULL;
2182 }
2183
2184 /**
2185  * Enters all transform functions into the generic pointer
2186  */
2187 void ia32_register_transformers(void) {
2188         ir_op *op_Max, *op_Min, *op_Mulh;
2189
2190         /* first clear the generic function pointer for all ops */
2191         clear_irp_opcodes_generic_func();
2192
2193 #define GEN(a)   op_##a->ops.generic = (op_func)gen_##a
2194 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
2195 #define IGN(a)
2196
2197         GEN(Add);
2198         GEN(Sub);
2199         GEN(Mul);
2200         GEN(And);
2201         GEN(Or);
2202         GEN(Eor);
2203
2204         GEN(Shl);
2205         GEN(Shr);
2206         GEN(Shrs);
2207         GEN(Rot);
2208
2209         GEN(Quot);
2210
2211         GEN(Div);
2212         GEN(Mod);
2213         GEN(DivMod);
2214
2215         GEN(Minus);
2216         GEN(Conv);
2217         GEN(Abs);
2218         GEN(Not);
2219
2220         GEN(Load);
2221         GEN(Store);
2222         GEN(Cond);
2223
2224         GEN(CopyB);
2225         GEN(Mux);
2226
2227         IGN(Call);
2228         IGN(Alloc);
2229
2230         IGN(Proj);
2231         IGN(Block);
2232         IGN(Start);
2233         IGN(End);
2234         IGN(NoMem);
2235         IGN(Phi);
2236         IGN(IJmp);
2237         IGN(Break);
2238         IGN(Cmp);
2239
2240         /* constant transformation happens earlier */
2241         IGN(Const);
2242         IGN(SymConst);
2243         IGN(Sync);
2244
2245         BAD(Raise);
2246         BAD(Sel);
2247         BAD(InstOf);
2248         BAD(Cast);
2249         BAD(Free);
2250         BAD(Tuple);
2251         BAD(Id);
2252         BAD(Bad);
2253         BAD(Confirm);
2254         BAD(Filter);
2255         BAD(CallBegin);
2256         BAD(EndReg);
2257         BAD(EndExcept);
2258
2259         GEN(be_FrameAddr);
2260         GEN(be_FrameLoad);
2261         GEN(be_FrameStore);
2262         GEN(be_StackParam);
2263
2264         /* set the register for all Unknown nodes */
2265         GEN(Unknown);
2266
2267         op_Max = get_op_Max();
2268         if (op_Max)
2269                 GEN(Max);
2270         op_Min = get_op_Min();
2271         if (op_Min)
2272                 GEN(Min);
2273         op_Mulh = get_op_Mulh();
2274         if (op_Mulh)
2275                 GEN(Mulh);
2276
2277 #undef GEN
2278 #undef BAD
2279 #undef IGN
2280 }
2281
2282 typedef ir_node *(transform_func)(ia32_transform_env_t *env);
2283
2284 /**
2285  * Transforms the given firm node (and maybe some other related nodes)
2286  * into one or more assembler nodes.
2287  *
2288  * @param node    the firm node
2289  * @param env     the debug module
2290  */
2291 void ia32_transform_node(ir_node *node, void *env) {
2292         ia32_code_gen_t *cg = (ia32_code_gen_t *)env;
2293         ir_op *op           = get_irn_op(node);
2294         ir_node *asm_node   = NULL;
2295
2296         if (is_Block(node))
2297                 return;
2298
2299         DBG((cg->mod, LEVEL_1, "check %+F ... ", node));
2300         if (op->ops.generic) {
2301                 ia32_transform_env_t  tenv;
2302                 transform_func *transform = (transform_func *)op->ops.generic;
2303
2304                 tenv.block    = get_nodes_block(node);
2305                 tenv.dbg      = get_irn_dbg_info(node);
2306                 tenv.irg      = current_ir_graph;
2307                 tenv.irn      = node;
2308                 tenv.mode     = get_irn_mode(node);
2309                 tenv.cg       = cg;
2310                 DEBUG_ONLY(tenv.mod = cg->mod;)
2311
2312                 asm_node = (*transform)(&tenv);
2313         }
2314
2315         /* exchange nodes if a new one was generated */
2316         if (asm_node) {
2317                 exchange(node, asm_node);
2318                 DB((cg->mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
2319         }
2320         else {
2321                 DB((cg->mod, LEVEL_1, "ignored\n"));
2322         }
2323 }