nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58 #include "../be_t.h"
  59
  60 #include "bearch_ia32_t.h"
  61 #include "ia32_nodes_attr.h"
  62 #include "ia32_transform.h"
  63 #include "ia32_new_nodes.h"
  64 #include "ia32_map_regs.h"
  65 #include "ia32_dbg_stat.h"
  66 #include "ia32_optimize.h"
  67 #include "ia32_util.h"
  68 #include "ia32_address_mode.h"
  69 #include "ia32_architecture.h"
  70
  71 #include "gen_ia32_regalloc_if.h"
  72
  73 #define SFP_SIGN   "0x80000000"
  74 #define DFP_SIGN   "0x8000000000000000"
  75 #define SFP_ABS    "0x7FFFFFFF"
  76 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  77 #define DFP_INTMAX "9223372036854775807"
  78
  79 #define TP_SFP_SIGN "ia32_sfp_sign"
  80 #define TP_DFP_SIGN "ia32_dfp_sign"
  81 #define TP_SFP_ABS  "ia32_sfp_abs"
  82 #define TP_DFP_ABS  "ia32_dfp_abs"
  83 #define TP_INT_MAX  "ia32_int_max"
  84
  85 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  86 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  87 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  88 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  89 #define ENT_INT_MAX  "IA32_INT_MAX"
  90
  91 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  92 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  93
  94 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  95
  96 /** hold the current code generator during transformation */
  97 static ia32_code_gen_t *env_cg       = NULL;
  98 static ir_node         *initial_fpcw = NULL;
  99 static heights_t       *heights      = NULL;
 100
 101 extern ir_op *get_op_Mulh(void);
 102
 103 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 104         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 105         ir_node *op1, ir_node *op2);
 106
 107 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 108         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 109         ir_node *op1, ir_node *op2, ir_node *flags);
 110
 111 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 112         ir_node *block, ir_node *op1, ir_node *op2);
 113
 114 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 115         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 116         ir_node *op);
 117
 118 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 119         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 120
 121 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 122         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 123         ir_node *op1, ir_node *op2, ir_node *fpcw);
 124
 125 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 126         ir_node *block, ir_node *op);
 127
 128 static ir_node *try_create_Immediate(ir_node *node,
 129                                      char immediate_constraint_type);
 130
 131 static ir_node *create_immediate_or_transform(ir_node *node,
 132                                               char immediate_constraint_type);
 133
 134 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 135                                 dbg_info *dbgi, ir_node *block,
 136                                 ir_node *op, ir_node *orig_node);
 137
 138 /**
 139  * Return true if a mode can be stored in the GP register set
 140  */
 141 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 142         if(mode == mode_fpcw)
 143                 return 0;
 144         if(get_mode_size_bits(mode) > 32)
 145                 return 0;
 146         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 147 }
 148
 149 /**
 150  * creates a unique ident by adding a number to a tag
 151  *
 152  * @param tag   the tag string, must contain a %d if a number
 153  *              should be added
 154  */
 155 static ident *unique_id(const char *tag)
 156 {
 157         static unsigned id = 0;
 158         char str[256];
 159
 160         snprintf(str, sizeof(str), tag, ++id);
 161         return new_id_from_str(str);
 162 }
 163
 164 /**
 165  * Get a primitive type for a mode.
 166  */
 167 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 168 {
 169         pmap_entry *e = pmap_find(types, mode);
 170         ir_type *res;
 171
 172         if (! e) {
 173                 char buf[64];
 174                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 175                 res = new_type_primitive(new_id_from_str(buf), mode);
 176                 set_type_alignment_bytes(res, 16);
 177                 pmap_insert(types, mode, res);
 178         }
 179         else
 180                 res = e->value;
 181         return res;
 182 }
 183
 184 /**
 185  * Creates an immediate.
 186  *
 187  * @param symconst       if set, create a SymConst immediate
 188  * @param symconst_sign  sign for the symconst
 189  * @param val            integer value for the immediate
 190  */
 191 static ir_node *create_Immediate(ir_entity *symconst, int symconst_sign, long val)
 192 {
 193         ir_graph *irg         = current_ir_graph;
 194         ir_node  *start_block = get_irg_start_block(irg);
 195         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block,
 196                                                       symconst, symconst_sign, val);
 197         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 198
 199         return immediate;
 200 }
 201
 202 /**
 203  * Get an atomic entity that is initialized with a tarval forming
 204  * a given constant.
 205  *
 206  * @param cnst             the node representing the constant
 207  */
 208 static ir_entity *create_float_const_entity(ir_node *cnst)
 209 {
 210         ia32_isa_t *isa = env_cg->isa;
 211         tarval *key     = get_Const_tarval(cnst);
 212         pmap_entry *e   = pmap_find(isa->tv_ent, key);
 213         ir_entity *res;
 214         ir_graph *rem;
 215
 216         if (e == NULL) {
 217                 tarval  *tv   = key;
 218                 ir_mode *mode = get_tarval_mode(tv);
 219                 ir_type *tp;
 220
 221                 if (! ia32_cg_config.use_sse2) {
 222                         /* try to reduce the mode to produce smaller sized entities */
 223                         if (mode != mode_F) {
 224                                 if (tarval_ieee754_can_conv_lossless(tv, mode_F)) {
 225                                         mode = mode_F;
 226                                         tv = tarval_convert_to(tv, mode);
 227                                 } else if (mode != mode_D) {
 228                                         if (tarval_ieee754_can_conv_lossless(tv, mode_D)) {
 229                                                 mode = mode_D;
 230                                                 tv = tarval_convert_to(tv, mode);
 231                                         }
 232                                 }
 233                         }
 234                 }
 235
 236                 if (mode == get_irn_mode(cnst)) {
 237                         /* mode was not changed */
 238                         tp = get_Const_type(cnst);
 239                         if (tp == firm_unknown_type)
 240                                 tp = get_prim_type(isa->types, mode);
 241                 } else
 242                         tp = get_prim_type(isa->types, mode);
 243
 244                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 245
 246                 set_entity_ld_ident(res, get_entity_ident(res));
 247                 set_entity_visibility(res, visibility_local);
 248                 set_entity_variability(res, variability_constant);
 249                 set_entity_allocation(res, allocation_static);
 250
 251                  /* we create a new entity here: It's initialization must resist on the
 252                     const code irg */
 253                 rem = current_ir_graph;
 254                 current_ir_graph = get_const_code_irg();
 255                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 256                 current_ir_graph = rem;
 257
 258                 pmap_insert(isa->tv_ent, key, res);
 259         } else {
 260                 res = e->value;
 261         }
 262
 263         return res;
 264 }
 265
 266 static int is_Const_0(ir_node *node) {
 267         return is_Const(node) && is_Const_null(node);
 268 }
 269
 270 static int is_Const_1(ir_node *node) {
 271         return is_Const(node) && is_Const_one(node);
 272 }
 273
 274 static int is_Const_Minus_1(ir_node *node) {
 275         return is_Const(node) && is_Const_all_one(node);
 276 }
 277
 278 /**
 279  * returns true if constant can be created with a simple float command
 280  */
 281 static int is_simple_x87_Const(ir_node *node)
 282 {
 283         tarval *tv = get_Const_tarval(node);
 284         if (tarval_is_null(tv) || tarval_is_one(tv))
 285                 return 1;
 286
 287         /* TODO: match all the other float constants */
 288         return 0;
 289 }
 290
 291 /**
 292  * returns true if constant can be created with a simple float command
 293  */
 294 static int is_simple_sse_Const(ir_node *node)
 295 {
 296         tarval  *tv   = get_Const_tarval(node);
 297         ir_mode *mode = get_tarval_mode(tv);
 298
 299         if (mode == mode_F)
 300                 return 1;
 301
 302         if (tarval_is_null(tv) || tarval_is_one(tv))
 303                 return 1;
 304
 305         if (mode == mode_D) {
 306                 unsigned val = get_tarval_sub_bits(tv, 0) |
 307                         (get_tarval_sub_bits(tv, 1) << 8) |
 308                         (get_tarval_sub_bits(tv, 2) << 16) |
 309                         (get_tarval_sub_bits(tv, 3) << 24);
 310                 if (val == 0)
 311                         /* lower 32bit are zero, really a 32bit constant */
 312                         return 1;
 313         }
 314
 315         /* TODO: match all the other float constants */
 316         return 0;
 317 }
 318
 319 /**
 320  * Transforms a Const.
 321  */
 322 static ir_node *gen_Const(ir_node *node) {
 323         ir_graph        *irg   = current_ir_graph;
 324         ir_node         *old_block = get_nodes_block(node);
 325         ir_node         *block = be_transform_node(old_block);
 326         dbg_info        *dbgi  = get_irn_dbg_info(node);
 327         ir_mode         *mode  = get_irn_mode(node);
 328
 329         assert(is_Const(node));
 330
 331         if (mode_is_float(mode)) {
 332                 ir_node   *res   = NULL;
 333                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 334                 ir_node   *nomem = new_NoMem();
 335                 ir_node   *load;
 336                 ir_entity *floatent;
 337
 338                 if (ia32_cg_config.use_sse2) {
 339                         tarval *tv = get_Const_tarval(node);
 340                         if (tarval_is_null(tv)) {
 341                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 342                                 set_ia32_ls_mode(load, mode);
 343                                 res  = load;
 344                         } else if (tarval_is_one(tv)) {
 345                                 int     cnst  = mode == mode_F ? 26 : 55;
 346                                 ir_node *imm1 = create_Immediate(NULL, 0, cnst);
 347                                 ir_node *imm2 = create_Immediate(NULL, 0, 2);
 348                                 ir_node *pslld, *psrld;
 349
 350                                 load = new_rd_ia32_xAllOnes(dbgi, irg, block);
 351                                 set_ia32_ls_mode(load, mode);
 352                                 pslld = new_rd_ia32_xPslld(dbgi, irg, block, load, imm1);
 353                                 set_ia32_ls_mode(pslld, mode);
 354                                 psrld = new_rd_ia32_xPsrld(dbgi, irg, block, pslld, imm2);
 355                                 set_ia32_ls_mode(psrld, mode);
 356                                 res = psrld;
 357                         } else if (mode == mode_F) {
 358                                 /* we can place any 32bit constant by using a movd gp, sse */
 359                                 unsigned val = get_tarval_sub_bits(tv, 0) |
 360                                                (get_tarval_sub_bits(tv, 1) << 8) |
 361                                                (get_tarval_sub_bits(tv, 2) << 16) |
 362                                                (get_tarval_sub_bits(tv, 3) << 24);
 363                                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 364                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 365                                 set_ia32_ls_mode(load, mode);
 366                                 res = load;
 367                         } else {
 368                                 if (mode == mode_D) {
 369                                         unsigned val = get_tarval_sub_bits(tv, 0) |
 370                                                 (get_tarval_sub_bits(tv, 1) << 8) |
 371                                                 (get_tarval_sub_bits(tv, 2) << 16) |
 372                                                 (get_tarval_sub_bits(tv, 3) << 24);
 373                                         if (val == 0) {
 374                                                 ir_node *imm32 = create_Immediate(NULL, 0, 32);
 375                                                 ir_node *cnst, *psllq;
 376
 377                                                 /* fine, lower 32bit are zero, produce 32bit value */
 378                                                 val = get_tarval_sub_bits(tv, 4) |
 379                                                         (get_tarval_sub_bits(tv, 5) << 8) |
 380                                                         (get_tarval_sub_bits(tv, 6) << 16) |
 381                                                         (get_tarval_sub_bits(tv, 7) << 24);
 382                                                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 383                                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 384                                                 set_ia32_ls_mode(load, mode);
 385                                                 psllq = new_rd_ia32_xPsllq(dbgi, irg, block, load, imm32);
 386                                                 set_ia32_ls_mode(psllq, mode);
 387                                                 res = psllq;
 388                                                 goto end;
 389                                         }
 390                                 }
 391                                 floatent = create_float_const_entity(node);
 392
 393                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 394                                                              mode);
 395                                 set_ia32_op_type(load, ia32_AddrModeS);
 396                                 set_ia32_am_sc(load, floatent);
 397                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 398                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 399                         }
 400                 } else {
 401                         if (is_Const_null(node)) {
 402                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 403                                 res  = load;
 404                                 set_ia32_ls_mode(load, mode);
 405                         } else if (is_Const_one(node)) {
 406                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 407                                 res  = load;
 408                                 set_ia32_ls_mode(load, mode);
 409                         } else {
 410                                 floatent = create_float_const_entity(node);
 411
 412                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 413                                 set_ia32_op_type(load, ia32_AddrModeS);
 414                                 set_ia32_am_sc(load, floatent);
 415                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 416                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 417                                 /* take the mode from the entity */
 418                                 set_ia32_ls_mode(load, get_type_mode(get_entity_type(floatent)));
 419                         }
 420                 }
 421 end:
 422                 /* Const Nodes before the initial IncSP are a bad idea, because
 423                  * they could be spilled and we have no SP ready at that point yet.
 424                  * So add a dependency to the initial frame pointer calculation to
 425                  * avoid that situation.
 426                  */
 427                 if (get_irg_start_block(irg) == block) {
 428                         add_irn_dep(load, get_irg_frame(irg));
 429                 }
 430
 431                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 432                 return res;
 433         } else { /* non-float mode */
 434                 ir_node *cnst;
 435                 tarval  *tv = get_Const_tarval(node);
 436                 long     val;
 437
 438                 tv = tarval_convert_to(tv, mode_Iu);
 439
 440                 if (tv == get_tarval_bad() || tv == get_tarval_undefined() ||
 441                     tv == NULL) {
 442                         panic("couldn't convert constant tarval (%+F)", node);
 443                 }
 444                 val = get_tarval_long(tv);
 445
 446                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 447                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 448
 449                 /* see above */
 450                 if (get_irg_start_block(irg) == block) {
 451                         add_irn_dep(cnst, get_irg_frame(irg));
 452                 }
 453
 454                 return cnst;
 455         }
 456 }
 457
 458 /**
 459  * Transforms a SymConst.
 460  */
 461 static ir_node *gen_SymConst(ir_node *node) {
 462         ir_graph *irg   = current_ir_graph;
 463         ir_node  *old_block = get_nodes_block(node);
 464         ir_node  *block = be_transform_node(old_block);
 465         dbg_info *dbgi  = get_irn_dbg_info(node);
 466         ir_mode  *mode  = get_irn_mode(node);
 467         ir_node  *cnst;
 468
 469         if (mode_is_float(mode)) {
 470                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 471                 ir_node *nomem = new_NoMem();
 472
 473                 if (ia32_cg_config.use_sse2)
 474                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 475                 else
 476                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 477                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 478                 set_ia32_use_frame(cnst);
 479         } else {
 480                 ir_entity *entity;
 481
 482                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 483                         panic("backend only support symconst_addr_ent (at %+F)", node);
 484                 }
 485                 entity = get_SymConst_entity(node);
 486                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 487         }
 488
 489         /* Const Nodes before the initial IncSP are a bad idea, because
 490          * they could be spilled and we have no SP ready at that point yet
 491          */
 492         if (get_irg_start_block(irg) == block) {
 493                 add_irn_dep(cnst, get_irg_frame(irg));
 494         }
 495
 496         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 497
 498         return cnst;
 499 }
 500
 501 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 502 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 503         static const struct {
 504                 const char *tp_name;
 505                 const char *ent_name;
 506                 const char *cnst_str;
 507                 char mode;
 508                 char align;
 509         } names [ia32_known_const_max] = {
 510                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 511                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 512                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 513                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 514                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 515         };
 516         static ir_entity *ent_cache[ia32_known_const_max];
 517
 518         const char    *tp_name, *ent_name, *cnst_str;
 519         ir_type       *tp;
 520         ir_node       *cnst;
 521         ir_graph      *rem;
 522         ir_entity     *ent;
 523         tarval        *tv;
 524         ir_mode       *mode;
 525
 526         ent_name = names[kct].ent_name;
 527         if (! ent_cache[kct]) {
 528                 tp_name  = names[kct].tp_name;
 529                 cnst_str = names[kct].cnst_str;
 530
 531                 switch (names[kct].mode) {
 532                 case 0:  mode = mode_Iu; break;
 533                 case 1:  mode = mode_Lu; break;
 534                 default: mode = mode_F; break;
 535                 }
 536                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 537                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 538                 /* set the specified alignment */
 539                 set_type_alignment_bytes(tp, names[kct].align);
 540
 541                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 542
 543                 set_entity_ld_ident(ent, get_entity_ident(ent));
 544                 set_entity_visibility(ent, visibility_local);
 545                 set_entity_variability(ent, variability_constant);
 546                 set_entity_allocation(ent, allocation_static);
 547
 548                 /* we create a new entity here: It's initialization must resist on the
 549                     const code irg */
 550                 rem = current_ir_graph;
 551                 current_ir_graph = get_const_code_irg();
 552                 cnst = new_Const(mode, tv);
 553                 current_ir_graph = rem;
 554
 555                 set_atomic_ent_value(ent, cnst);
 556
 557                 /* cache the entry */
 558                 ent_cache[kct] = ent;
 559         }
 560
 561         return ent_cache[kct];
 562 }
 563
 564 #ifndef NDEBUG
 565 /**
 566  * Prints the old node name on cg obst and returns a pointer to it.
 567  */
 568 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 569         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 570
 571         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 572         obstack_1grow(isa->name_obst, 0);
 573         return obstack_finish(isa->name_obst);
 574 }
 575 #endif /* NDEBUG */
 576
 577 /**
 578  * return true if the node is a Proj(Load) and could be used in source address
 579  * mode for another node. Will return only true if the @p other node is not
 580  * dependent on the memory of the Load (for binary operations use the other
 581  * input here, for unary operations use NULL).
 582  */
 583 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 584                                         ir_node *other, ir_node *other2)
 585 {
 586         ir_node *load;
 587         long     pn;
 588
 589         /* float constants are always available */
 590         if (is_Const(node)) {
 591                 ir_mode *mode = get_irn_mode(node);
 592                 if (mode_is_float(mode)) {
 593                         if (ia32_cg_config.use_sse2) {
 594                                 if (is_simple_sse_Const(node))
 595                                         return 0;
 596                         } else {
 597                                 if (is_simple_x87_Const(node))
 598                                         return 0;
 599                         }
 600                         if (get_irn_n_edges(node) > 1)
 601                                 return 0;
 602                         return 1;
 603                 }
 604         }
 605
 606         if (!is_Proj(node))
 607                 return 0;
 608         load = get_Proj_pred(node);
 609         pn   = get_Proj_proj(node);
 610         if (!is_Load(load) || pn != pn_Load_res)
 611                 return 0;
 612         if (get_nodes_block(load) != block)
 613                 return 0;
 614         /* we only use address mode if we're the only user of the load */
 615         if (get_irn_n_edges(node) > 1)
 616                 return 0;
 617         /* in some edge cases with address mode we might reach the load normally
 618          * and through some AM sequence, if it is already materialized then we
 619          * can't create an AM node from it */
 620         if (be_is_transformed(node))
 621                 return 0;
 622
 623         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 624         if (other != NULL && get_nodes_block(other) == block &&
 625             heights_reachable_in_block(heights, other, load))
 626                 return 0;
 627         if (other2 != NULL && get_nodes_block(other2) == block &&
 628             heights_reachable_in_block(heights, other2, load))
 629                 return 0;
 630
 631         return 1;
 632 }
 633
 634 typedef struct ia32_address_mode_t ia32_address_mode_t;
 635 struct ia32_address_mode_t {
 636         ia32_address_t  addr;
 637         ir_mode        *ls_mode;
 638         ir_node        *mem_proj;
 639         ia32_op_type_t  op_type;
 640         ir_node        *new_op1;
 641         ir_node        *new_op2;
 642         op_pin_state    pinned;
 643         unsigned        commutative  : 1;
 644         unsigned        ins_permuted : 1;
 645 };
 646
 647 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 648 {
 649         ir_node *noreg_gp;
 650
 651         /* construct load address */
 652         memset(addr, 0, sizeof(addr[0]));
 653         ia32_create_address_mode(addr, ptr, /*force=*/0);
 654
 655         noreg_gp    = ia32_new_NoReg_gp(env_cg);
 656         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 657         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 658         addr->mem   = be_transform_node(mem);
 659 }
 660
 661 static void build_address(ia32_address_mode_t *am, ir_node *node)
 662 {
 663         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 664         ia32_address_t *addr     = &am->addr;
 665         ir_node        *load;
 666         ir_node        *ptr;
 667         ir_node        *mem;
 668         ir_node        *new_mem;
 669
 670         if (is_Const(node)) {
 671                 ir_entity *entity  = create_float_const_entity(node);
 672                 addr->base         = noreg_gp;
 673                 addr->index        = noreg_gp;
 674                 addr->mem          = new_NoMem();
 675                 addr->symconst_ent = entity;
 676                 addr->use_frame    = 1;
 677                 am->ls_mode        = get_type_mode(get_entity_type(entity));
 678                 am->pinned         = op_pin_state_floats;
 679                 return;
 680         }
 681
 682         load         = get_Proj_pred(node);
 683         ptr          = get_Load_ptr(load);
 684         mem          = get_Load_mem(load);
 685         new_mem      = be_transform_node(mem);
 686         am->pinned   = get_irn_pinned(load);
 687         am->ls_mode  = get_Load_mode(load);
 688         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 689
 690         /* construct load address */
 691         ia32_create_address_mode(addr, ptr, /*force=*/0);
 692
 693         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 694         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 695         addr->mem   = new_mem;
 696 }
 697
 698 static void set_address(ir_node *node, const ia32_address_t *addr)
 699 {
 700         set_ia32_am_scale(node, addr->scale);
 701         set_ia32_am_sc(node, addr->symconst_ent);
 702         set_ia32_am_offs_int(node, addr->offset);
 703         if(addr->symconst_sign)
 704                 set_ia32_am_sc_sign(node);
 705         if(addr->use_frame)
 706                 set_ia32_use_frame(node);
 707         set_ia32_frame_ent(node, addr->frame_entity);
 708 }
 709
 710 /**
 711  * Apply attributes of a given address mode to a node.
 712  */
 713 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 714 {
 715         set_address(node, &am->addr);
 716
 717         set_ia32_op_type(node, am->op_type);
 718         set_ia32_ls_mode(node, am->ls_mode);
 719         if (am->pinned == op_pin_state_pinned) {
 720                 set_irn_pinned(node, am->pinned);
 721         }
 722         if (am->commutative)
 723                 set_ia32_commutative(node);
 724 }
 725
 726 /**
 727  * Check, if a given node is a Down-Conv, ie. a integer Conv
 728  * from a mode with a mode with more bits to a mode with lesser bits.
 729  * Moreover, we return only true if the node has not more than 1 user.
 730  *
 731  * @param node   the node
 732  * @return non-zero if node is a Down-Conv
 733  */
 734 static int is_downconv(const ir_node *node)
 735 {
 736         ir_mode *src_mode;
 737         ir_mode *dest_mode;
 738
 739         if(!is_Conv(node))
 740                 return 0;
 741
 742         /* we only want to skip the conv when we're the only user
 743          * (not optimal but for now...)
 744          */
 745         if(get_irn_n_edges(node) > 1)
 746                 return 0;
 747
 748         src_mode  = get_irn_mode(get_Conv_op(node));
 749         dest_mode = get_irn_mode(node);
 750         return mode_needs_gp_reg(src_mode)
 751                 && mode_needs_gp_reg(dest_mode)
 752                 && get_mode_size_bits(dest_mode) < get_mode_size_bits(src_mode);
 753 }
 754
 755 /* Skip all Down-Conv's on a given node and return the resulting node. */
 756 ir_node *ia32_skip_downconv(ir_node *node) {
 757         while (is_downconv(node))
 758                 node = get_Conv_op(node);
 759
 760         return node;
 761 }
 762
 763 #if 0
 764 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 765 {
 766         ir_mode  *mode = get_irn_mode(node);
 767         ir_node  *block;
 768         ir_mode  *tgt_mode;
 769         dbg_info *dbgi;
 770
 771         if(mode_is_signed(mode)) {
 772                 tgt_mode = mode_Is;
 773         } else {
 774                 tgt_mode = mode_Iu;
 775         }
 776         block = get_nodes_block(node);
 777         dbgi  = get_irn_dbg_info(node);
 778
 779         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 780 }
 781 #endif
 782
 783 /**
 784  * matches operands of a node into ia32 addressing/operand modes. This covers
 785  * usage of source address mode, immediates, operations with non 32-bit modes,
 786  * ...
 787  * The resulting data is filled into the @p am struct. block is the block
 788  * of the node whose arguments are matched. op1, op2 are the first and second
 789  * input that are matched (op1 may be NULL). other_op is another unrelated
 790  * input that is not matched! but which is needed sometimes to check if AM
 791  * for op1/op2 is legal.
 792  * @p flags describes the supported modes of the operation in detail.
 793  */
 794 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 795                             ir_node *op1, ir_node *op2, ir_node *other_op,
 796                             match_flags_t flags)
 797 {
 798         ia32_address_t *addr      = &am->addr;
 799         ir_mode        *mode      = get_irn_mode(op2);
 800         int             mode_bits = get_mode_size_bits(mode);
 801         ir_node        *noreg_gp, *new_op1, *new_op2;
 802         int             use_am;
 803         unsigned        commutative;
 804         int             use_am_and_immediates;
 805         int             use_immediate;
 806
 807         memset(am, 0, sizeof(am[0]));
 808
 809         commutative           = (flags & match_commutative) != 0;
 810         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 811         use_am                = (flags & match_am) != 0;
 812         use_immediate         = (flags & match_immediate) != 0;
 813         assert(!use_am_and_immediates || use_immediate);
 814
 815         assert(op2 != NULL);
 816         assert(!commutative || op1 != NULL);
 817         assert(use_am || !(flags & match_8bit_am));
 818         assert(use_am || !(flags & match_16bit_am));
 819
 820         if (mode_bits == 8) {
 821                 if (!(flags & match_8bit_am))
 822                         use_am = 0;
 823                 /* we don't automatically add upconvs yet */
 824                 assert((flags & match_mode_neutral) || (flags & match_8bit));
 825         } else if (mode_bits == 16) {
 826                 if (!(flags & match_16bit_am))
 827                         use_am = 0;
 828                 /* we don't automatically add upconvs yet */
 829                 assert((flags & match_mode_neutral) || (flags & match_16bit));
 830         }
 831
 832         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 833          * can be random for these operations */
 834         if (flags & match_mode_neutral) {
 835                 op2 = ia32_skip_downconv(op2);
 836                 if (op1 != NULL) {
 837                         op1 = ia32_skip_downconv(op1);
 838                 }
 839         }
 840
 841         /* match immediates. firm nodes are normalized: constants are always on the
 842          * op2 input */
 843         new_op2 = NULL;
 844         if (!(flags & match_try_am) && use_immediate) {
 845                 new_op2 = try_create_Immediate(op2, 0);
 846         }
 847
 848         noreg_gp = ia32_new_NoReg_gp(env_cg);
 849         if (new_op2 == NULL &&
 850             use_am && ia32_use_source_address_mode(block, op2, op1, other_op)) {
 851                 build_address(am, op2);
 852                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 853                 if (mode_is_float(mode)) {
 854                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 855                 } else {
 856                         new_op2 = noreg_gp;
 857                 }
 858                 am->op_type = ia32_AddrModeS;
 859         } else if (commutative && (new_op2 == NULL || use_am_and_immediates) &&
 860                        use_am &&
 861                        ia32_use_source_address_mode(block, op1, op2, other_op)) {
 862                 ir_node *noreg;
 863                 build_address(am, op1);
 864
 865                 if (mode_is_float(mode)) {
 866                         noreg = ia32_new_NoReg_vfp(env_cg);
 867                 } else {
 868                         noreg = noreg_gp;
 869                 }
 870
 871                 if (new_op2 != NULL) {
 872                         new_op1 = noreg;
 873                 } else {
 874                         new_op1 = be_transform_node(op2);
 875                         new_op2 = noreg;
 876                         am->ins_permuted = 1;
 877                 }
 878                 am->op_type = ia32_AddrModeS;
 879         } else {
 880                 if (flags & match_try_am) {
 881                         am->new_op1 = NULL;
 882                         am->new_op2 = NULL;
 883                         am->op_type = ia32_Normal;
 884                         return;
 885                 }
 886
 887                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 888                 if (new_op2 == NULL)
 889                         new_op2 = be_transform_node(op2);
 890                 am->op_type = ia32_Normal;
 891                 am->ls_mode = get_irn_mode(op2);
 892                 if (flags & match_mode_neutral)
 893                         am->ls_mode = mode_Iu;
 894         }
 895         if (addr->base == NULL)
 896                 addr->base = noreg_gp;
 897         if (addr->index == NULL)
 898                 addr->index = noreg_gp;
 899         if (addr->mem == NULL)
 900                 addr->mem = new_NoMem();
 901
 902         am->new_op1     = new_op1;
 903         am->new_op2     = new_op2;
 904         am->commutative = commutative;
 905 }
 906
 907 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 908 {
 909         ir_mode  *mode;
 910         ir_node  *load;
 911
 912         if (am->mem_proj == NULL)
 913                 return node;
 914
 915         /* we have to create a mode_T so the old MemProj can attach to us */
 916         mode = get_irn_mode(node);
 917         load = get_Proj_pred(am->mem_proj);
 918
 919         mark_irn_visited(load);
 920         be_set_transformed_node(load, node);
 921
 922         if (mode != mode_T) {
 923                 set_irn_mode(node, mode_T);
 924                 return new_rd_Proj(NULL, current_ir_graph, get_nodes_block(node), node, mode, pn_ia32_res);
 925         } else {
 926                 return node;
 927         }
 928 }
 929
 930 /**
 931  * Construct a standard binary operation, set AM and immediate if required.
 932  *
 933  * @param op1   The first operand
 934  * @param op2   The second operand
 935  * @param func  The node constructor function
 936  * @return The constructed ia32 node.
 937  */
 938 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 939                           construct_binop_func *func, match_flags_t flags)
 940 {
 941         dbg_info            *dbgi;
 942         ir_node             *block, *new_block, *new_node;
 943         ia32_address_mode_t  am;
 944         ia32_address_t      *addr = &am.addr;
 945
 946         block = get_nodes_block(node);
 947         match_arguments(&am, block, op1, op2, NULL, flags);
 948
 949         dbgi      = get_irn_dbg_info(node);
 950         new_block = be_transform_node(block);
 951         new_node  = func(dbgi, current_ir_graph, new_block,
 952                          addr->base, addr->index, addr->mem,
 953                          am.new_op1, am.new_op2);
 954         set_am_attributes(new_node, &am);
 955         /* we can't use source address mode anymore when using immediates */
 956         if (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 957                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 958         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 959
 960         new_node = fix_mem_proj(new_node, &am);
 961
 962         return new_node;
 963 }
 964
 965 enum {
 966         n_ia32_l_binop_left,
 967         n_ia32_l_binop_right,
 968         n_ia32_l_binop_eflags
 969 };
 970 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,       n_Adc_left)
 971 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,      n_Adc_right)
 972 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags,     n_Adc_eflags)
 973 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_minuend,    n_Sbb_minuend)
 974 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_subtrahend, n_Sbb_subtrahend)
 975 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags,     n_Sbb_eflags)
 976
 977 /**
 978  * Construct a binary operation which also consumes the eflags.
 979  *
 980  * @param node  The node to transform
 981  * @param func  The node constructor function
 982  * @param flags The match flags
 983  * @return      The constructor ia32 node
 984  */
 985 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 986                                 match_flags_t flags)
 987 {
 988         ir_node             *src_block  = get_nodes_block(node);
 989         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 990         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 991         dbg_info            *dbgi;
 992         ir_node             *block, *new_node, *eflags, *new_eflags;
 993         ia32_address_mode_t  am;
 994         ia32_address_t      *addr       = &am.addr;
 995
 996         match_arguments(&am, src_block, op1, op2, NULL, flags);
 997
 998         dbgi       = get_irn_dbg_info(node);
 999         block      = be_transform_node(src_block);
1000         eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
1001         new_eflags = be_transform_node(eflags);
1002         new_node   = func(dbgi, current_ir_graph, block, addr->base, addr->index,
1003                         addr->mem, am.new_op1, am.new_op2, new_eflags);
1004         set_am_attributes(new_node, &am);
1005         /* we can't use source address mode anymore when using immediates */
1006         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1007                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1008         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1009
1010         new_node = fix_mem_proj(new_node, &am);
1011
1012         return new_node;
1013 }
1014
1015 static ir_node *get_fpcw(void)
1016 {
1017         ir_node *fpcw;
1018         if (initial_fpcw != NULL)
1019                 return initial_fpcw;
1020
1021         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
1022                                              &ia32_fp_cw_regs[REG_FPCW]);
1023         initial_fpcw = be_transform_node(fpcw);
1024
1025         return initial_fpcw;
1026 }
1027
1028 /**
1029  * Construct a standard binary operation, set AM and immediate if required.
1030  *
1031  * @param op1   The first operand
1032  * @param op2   The second operand
1033  * @param func  The node constructor function
1034  * @return The constructed ia32 node.
1035  */
1036 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
1037                                     construct_binop_float_func *func,
1038                                     match_flags_t flags)
1039 {
1040         ir_mode             *mode  = get_irn_mode(node);
1041         dbg_info            *dbgi;
1042         ir_node             *block, *new_block, *new_node;
1043         ia32_address_mode_t  am;
1044         ia32_address_t      *addr = &am.addr;
1045
1046         /* cannot use address mode with long double on x87 */
1047         if (get_mode_size_bits(mode) > 64)
1048                 flags &= ~match_am;
1049
1050         block = get_nodes_block(node);
1051         match_arguments(&am, block, op1, op2, NULL, flags);
1052
1053         dbgi      = get_irn_dbg_info(node);
1054         new_block = be_transform_node(block);
1055         new_node  = func(dbgi, current_ir_graph, new_block,
1056                          addr->base, addr->index, addr->mem,
1057                          am.new_op1, am.new_op2, get_fpcw());
1058         set_am_attributes(new_node, &am);
1059
1060         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1061
1062         new_node = fix_mem_proj(new_node, &am);
1063
1064         return new_node;
1065 }
1066
1067 /**
1068  * Construct a shift/rotate binary operation, sets AM and immediate if required.
1069  *
1070  * @param op1   The first operand
1071  * @param op2   The second operand
1072  * @param func  The node constructor function
1073  * @return The constructed ia32 node.
1074  */
1075 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
1076                                 construct_shift_func *func,
1077                                 match_flags_t flags)
1078 {
1079         dbg_info *dbgi;
1080         ir_node  *block, *new_block, *new_op1, *new_op2, *new_node;
1081
1082         assert(! mode_is_float(get_irn_mode(node)));
1083         assert(flags & match_immediate);
1084         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
1085
1086         if (flags & match_mode_neutral) {
1087                 op1 = ia32_skip_downconv(op1);
1088         } else if (get_mode_size_bits(get_irn_mode(node)) != 32) {
1089                 panic("right shifting of non-32bit values not supported, yet");
1090         }
1091         new_op1 = be_transform_node(op1);
1092
1093         /* the shift amount can be any mode that is bigger than 5 bits, since all
1094          * other bits are ignored anyway */
1095         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
1096                 op2 = get_Conv_op(op2);
1097                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
1098         }
1099         new_op2 = create_immediate_or_transform(op2, 0);
1100
1101         dbgi      = get_irn_dbg_info(node);
1102         block     = get_nodes_block(node);
1103         new_block = be_transform_node(block);
1104         new_node  = func(dbgi, current_ir_graph, new_block, new_op1, new_op2);
1105         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1106
1107         /* lowered shift instruction may have a dependency operand, handle it here */
1108         if (get_irn_arity(node) == 3) {
1109                 /* we have a dependency */
1110                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
1111                 add_irn_dep(new_node, new_dep);
1112         }
1113
1114         return new_node;
1115 }
1116
1117
1118 /**
1119  * Construct a standard unary operation, set AM and immediate if required.
1120  *
1121  * @param op    The operand
1122  * @param func  The node constructor function
1123  * @return The constructed ia32 node.
1124  */
1125 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
1126                          match_flags_t flags)
1127 {
1128         dbg_info *dbgi;
1129         ir_node  *block, *new_block, *new_op, *new_node;
1130
1131         assert(flags == 0 || flags == match_mode_neutral);
1132         if (flags & match_mode_neutral) {
1133                 op = ia32_skip_downconv(op);
1134         }
1135
1136         new_op    = be_transform_node(op);
1137         dbgi      = get_irn_dbg_info(node);
1138         block     = get_nodes_block(node);
1139         new_block = be_transform_node(block);
1140         new_node  = func(dbgi, current_ir_graph, new_block, new_op);
1141
1142         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1143
1144         return new_node;
1145 }
1146
1147 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1148                                         ia32_address_t *addr)
1149 {
1150         ir_node *base, *index, *res;
1151
1152         base = addr->base;
1153         if (base == NULL) {
1154                 base = ia32_new_NoReg_gp(env_cg);
1155         } else {
1156                 base = be_transform_node(base);
1157         }
1158
1159         index = addr->index;
1160         if (index == NULL) {
1161                 index = ia32_new_NoReg_gp(env_cg);
1162         } else {
1163                 index = be_transform_node(index);
1164         }
1165
1166         res = new_rd_ia32_Lea(dbgi, current_ir_graph, block, base, index);
1167         set_address(res, addr);
1168
1169         return res;
1170 }
1171
1172 /**
1173  * Returns non-zero if a given address mode has a symbolic or
1174  * numerical offset != 0.
1175  */
1176 static int am_has_immediates(const ia32_address_t *addr)
1177 {
1178         return addr->offset != 0 || addr->symconst_ent != NULL
1179                 || addr->frame_entity || addr->use_frame;
1180 }
1181
1182 /**
1183  * Creates an ia32 Add.
1184  *
1185  * @return the created ia32 Add node
1186  */
1187 static ir_node *gen_Add(ir_node *node) {
1188         ir_mode  *mode = get_irn_mode(node);
1189         ir_node  *op1  = get_Add_left(node);
1190         ir_node  *op2  = get_Add_right(node);
1191         dbg_info *dbgi;
1192         ir_node  *block, *new_block, *new_node, *add_immediate_op;
1193         ia32_address_t       addr;
1194         ia32_address_mode_t  am;
1195
1196         if (mode_is_float(mode)) {
1197                 if (ia32_cg_config.use_sse2)
1198                         return gen_binop(node, op1, op2, new_rd_ia32_xAdd,
1199                                          match_commutative | match_am);
1200                 else
1201                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd,
1202                                                    match_commutative | match_am);
1203         }
1204
1205         ia32_mark_non_am(node);
1206
1207         op2 = ia32_skip_downconv(op2);
1208         op1 = ia32_skip_downconv(op1);
1209
1210         /**
1211          * Rules for an Add:
1212          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1213          *   1. Add with immediate -> Lea
1214          *   2. Add with possible source address mode -> Add
1215          *   3. Otherwise -> Lea
1216          */
1217         memset(&addr, 0, sizeof(addr));
1218         ia32_create_address_mode(&addr, node, /*force=*/1);
1219         add_immediate_op = NULL;
1220
1221         dbgi      = get_irn_dbg_info(node);
1222         block     = get_nodes_block(node);
1223         new_block = be_transform_node(block);
1224
1225         /* a constant? */
1226         if(addr.base == NULL && addr.index == NULL) {
1227                 ir_graph *irg = current_ir_graph;
1228                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1229                                              addr.symconst_sign, addr.offset);
1230                 add_irn_dep(new_node, get_irg_frame(irg));
1231                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1232                 return new_node;
1233         }
1234         /* add with immediate? */
1235         if(addr.index == NULL) {
1236                 add_immediate_op = addr.base;
1237         } else if(addr.base == NULL && addr.scale == 0) {
1238                 add_immediate_op = addr.index;
1239         }
1240
1241         if(add_immediate_op != NULL) {
1242                 if(!am_has_immediates(&addr)) {
1243 #ifdef DEBUG_libfirm
1244                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1245                                            node);
1246 #endif
1247                         return be_transform_node(add_immediate_op);
1248                 }
1249
1250                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1251                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1252                 return new_node;
1253         }
1254
1255         /* test if we can use source address mode */
1256         match_arguments(&am, block, op1, op2, NULL, match_commutative
1257                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1258
1259         /* construct an Add with source address mode */
1260         if (am.op_type == ia32_AddrModeS) {
1261                 ir_graph *irg = current_ir_graph;
1262                 ia32_address_t *am_addr = &am.addr;
1263                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1264                                          am_addr->index, am_addr->mem, am.new_op1,
1265                                          am.new_op2);
1266                 set_am_attributes(new_node, &am);
1267                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1268
1269                 new_node = fix_mem_proj(new_node, &am);
1270
1271                 return new_node;
1272         }
1273
1274         /* otherwise construct a lea */
1275         new_node = create_lea_from_address(dbgi, new_block, &addr);
1276         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1277         return new_node;
1278 }
1279
1280 /**
1281  * Creates an ia32 Mul.
1282  *
1283  * @return the created ia32 Mul node
1284  */
1285 static ir_node *gen_Mul(ir_node *node) {
1286         ir_node *op1  = get_Mul_left(node);
1287         ir_node *op2  = get_Mul_right(node);
1288         ir_mode *mode = get_irn_mode(node);
1289
1290         if (mode_is_float(mode)) {
1291                 if (ia32_cg_config.use_sse2)
1292                         return gen_binop(node, op1, op2, new_rd_ia32_xMul,
1293                                          match_commutative | match_am);
1294                 else
1295                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul,
1296                                                    match_commutative | match_am);
1297         }
1298         return gen_binop(node, op1, op2, new_rd_ia32_IMul,
1299                          match_commutative | match_am | match_mode_neutral |
1300                          match_immediate | match_am_and_immediates);
1301 }
1302
1303 /**
1304  * Creates an ia32 Mulh.
1305  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1306  * this result while Mul returns the lower 32 bit.
1307  *
1308  * @return the created ia32 Mulh node
1309  */
1310 static ir_node *gen_Mulh(ir_node *node)
1311 {
1312         ir_node  *block     = get_nodes_block(node);
1313         ir_node  *new_block = be_transform_node(block);
1314         ir_graph *irg       = current_ir_graph;
1315         dbg_info *dbgi      = get_irn_dbg_info(node);
1316         ir_mode  *mode      = get_irn_mode(node);
1317         ir_node  *op1       = get_Mulh_left(node);
1318         ir_node  *op2       = get_Mulh_right(node);
1319         ir_node  *proj_res_high;
1320         ir_node  *new_node;
1321         ia32_address_mode_t  am;
1322         ia32_address_t      *addr = &am.addr;
1323
1324         assert(!mode_is_float(mode) && "Mulh with float not supported");
1325         assert(get_mode_size_bits(mode) == 32);
1326
1327         match_arguments(&am, block, op1, op2, NULL, match_commutative | match_am);
1328
1329         if (mode_is_signed(mode)) {
1330                 new_node = new_rd_ia32_IMul1OP(dbgi, irg, new_block, addr->base,
1331                                                addr->index, addr->mem, am.new_op1,
1332                                                am.new_op2);
1333         } else {
1334                 new_node = new_rd_ia32_Mul(dbgi, irg, new_block, addr->base,
1335                                            addr->index, addr->mem, am.new_op1,
1336                                            am.new_op2);
1337         }
1338
1339         set_am_attributes(new_node, &am);
1340         /* we can't use source address mode anymore when using immediates */
1341         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1342                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1343         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1344
1345         assert(get_irn_mode(new_node) == mode_T);
1346
1347         fix_mem_proj(new_node, &am);
1348
1349         assert(pn_ia32_IMul1OP_res_high == pn_ia32_Mul_res_high);
1350         proj_res_high = new_rd_Proj(dbgi, irg, block, new_node,
1351                                mode_Iu, pn_ia32_IMul1OP_res_high);
1352
1353         return proj_res_high;
1354 }
1355
1356
1357
1358 /**
1359  * Creates an ia32 And.
1360  *
1361  * @return The created ia32 And node
1362  */
1363 static ir_node *gen_And(ir_node *node) {
1364         ir_node *op1 = get_And_left(node);
1365         ir_node *op2 = get_And_right(node);
1366         assert(! mode_is_float(get_irn_mode(node)));
1367
1368         /* is it a zero extension? */
1369         if (is_Const(op2)) {
1370                 tarval   *tv    = get_Const_tarval(op2);
1371                 long      v     = get_tarval_long(tv);
1372
1373                 if (v == 0xFF || v == 0xFFFF) {
1374                         dbg_info *dbgi   = get_irn_dbg_info(node);
1375                         ir_node  *block  = get_nodes_block(node);
1376                         ir_mode  *src_mode;
1377                         ir_node  *res;
1378
1379                         if(v == 0xFF) {
1380                                 src_mode = mode_Bu;
1381                         } else {
1382                                 assert(v == 0xFFFF);
1383                                 src_mode = mode_Hu;
1384                         }
1385                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1386
1387                         return res;
1388                 }
1389         }
1390         return gen_binop(node, op1, op2, new_rd_ia32_And,
1391                          match_commutative | match_mode_neutral | match_am
1392                                          | match_immediate);
1393 }
1394
1395
1396
1397 /**
1398  * Creates an ia32 Or.
1399  *
1400  * @return The created ia32 Or node
1401  */
1402 static ir_node *gen_Or(ir_node *node) {
1403         ir_node *op1 = get_Or_left(node);
1404         ir_node *op2 = get_Or_right(node);
1405
1406         assert (! mode_is_float(get_irn_mode(node)));
1407         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative
1408                         | match_mode_neutral | match_am | match_immediate);
1409 }
1410
1411
1412
1413 /**
1414  * Creates an ia32 Eor.
1415  *
1416  * @return The created ia32 Eor node
1417  */
1418 static ir_node *gen_Eor(ir_node *node) {
1419         ir_node *op1 = get_Eor_left(node);
1420         ir_node *op2 = get_Eor_right(node);
1421
1422         assert(! mode_is_float(get_irn_mode(node)));
1423         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative
1424                         | match_mode_neutral | match_am | match_immediate);
1425 }
1426
1427
1428 /**
1429  * Creates an ia32 Sub.
1430  *
1431  * @return The created ia32 Sub node
1432  */
1433 static ir_node *gen_Sub(ir_node *node) {
1434         ir_node  *op1  = get_Sub_left(node);
1435         ir_node  *op2  = get_Sub_right(node);
1436         ir_mode  *mode = get_irn_mode(node);
1437
1438         if (mode_is_float(mode)) {
1439                 if (ia32_cg_config.use_sse2)
1440                         return gen_binop(node, op1, op2, new_rd_ia32_xSub, match_am);
1441                 else
1442                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub,
1443                                                    match_am);
1444         }
1445
1446         if (is_Const(op2)) {
1447                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1448                            node);
1449         }
1450
1451         return gen_binop(node, op1, op2, new_rd_ia32_Sub, match_mode_neutral
1452                         | match_am | match_immediate);
1453 }
1454
1455 /**
1456  * Generates an ia32 DivMod with additional infrastructure for the
1457  * register allocator if needed.
1458  */
1459 static ir_node *create_Div(ir_node *node)
1460 {
1461         ir_graph *irg       = current_ir_graph;
1462         dbg_info *dbgi      = get_irn_dbg_info(node);
1463         ir_node  *block     = get_nodes_block(node);
1464         ir_node  *new_block = be_transform_node(block);
1465         ir_node  *mem;
1466         ir_node  *new_mem;
1467         ir_node  *op1;
1468         ir_node  *op2;
1469         ir_node  *new_node;
1470         ir_mode  *mode;
1471         ir_node  *sign_extension;
1472         ia32_address_mode_t  am;
1473         ia32_address_t      *addr = &am.addr;
1474
1475         /* the upper bits have random contents for smaller modes */
1476         switch (get_irn_opcode(node)) {
1477         case iro_Div:
1478                 op1     = get_Div_left(node);
1479                 op2     = get_Div_right(node);
1480                 mem     = get_Div_mem(node);
1481                 mode    = get_Div_resmode(node);
1482                 break;
1483         case iro_Mod:
1484                 op1     = get_Mod_left(node);
1485                 op2     = get_Mod_right(node);
1486                 mem     = get_Mod_mem(node);
1487                 mode    = get_Mod_resmode(node);
1488                 break;
1489         case iro_DivMod:
1490                 op1     = get_DivMod_left(node);
1491                 op2     = get_DivMod_right(node);
1492                 mem     = get_DivMod_mem(node);
1493                 mode    = get_DivMod_resmode(node);
1494                 break;
1495         default:
1496                 panic("invalid divmod node %+F", node);
1497         }
1498
1499         match_arguments(&am, block, op1, op2, NULL, match_am);
1500
1501         /* Beware: We don't need a Sync, if the memory predecessor of the Div node
1502            is the memory of the consumed address. We can have only the second op as address
1503            in Div nodes, so check only op2. */
1504         if(!is_NoMem(mem) && skip_Proj(mem) != skip_Proj(op2)) {
1505                 new_mem = be_transform_node(mem);
1506                 if(!is_NoMem(addr->mem)) {
1507                         ir_node *in[2];
1508                         in[0] = new_mem;
1509                         in[1] = addr->mem;
1510                         new_mem = new_rd_Sync(dbgi, irg, new_block, 2, in);
1511                 }
1512         } else {
1513                 new_mem = addr->mem;
1514         }
1515
1516         if (mode_is_signed(mode)) {
1517                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1518                 add_irn_dep(produceval, get_irg_frame(irg));
1519                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block, am.new_op1,
1520                                                   produceval);
1521
1522                 new_node = new_rd_ia32_IDiv(dbgi, irg, new_block, addr->base,
1523                                             addr->index, new_mem, am.new_op2,
1524                                             am.new_op1, sign_extension);
1525         } else {
1526                 sign_extension = new_rd_ia32_Const(dbgi, irg, new_block, NULL, 0, 0);
1527                 add_irn_dep(sign_extension, get_irg_frame(irg));
1528
1529                 new_node = new_rd_ia32_Div(dbgi, irg, new_block, addr->base,
1530                                            addr->index, new_mem, am.new_op2,
1531                                            am.new_op1, sign_extension);
1532         }
1533
1534         set_irn_pinned(new_node, get_irn_pinned(node));
1535
1536         set_am_attributes(new_node, &am);
1537         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1538
1539         new_node = fix_mem_proj(new_node, &am);
1540
1541         return new_node;
1542 }
1543
1544
1545 static ir_node *gen_Mod(ir_node *node) {
1546         return create_Div(node);
1547 }
1548
1549 static ir_node *gen_Div(ir_node *node) {
1550         return create_Div(node);
1551 }
1552
1553 static ir_node *gen_DivMod(ir_node *node) {
1554         return create_Div(node);
1555 }
1556
1557
1558
1559 /**
1560  * Creates an ia32 floating Div.
1561  *
1562  * @return The created ia32 xDiv node
1563  */
1564 static ir_node *gen_Quot(ir_node *node)
1565 {
1566         ir_node *op1 = get_Quot_left(node);
1567         ir_node *op2 = get_Quot_right(node);
1568
1569         if (ia32_cg_config.use_sse2) {
1570                 return gen_binop(node, op1, op2, new_rd_ia32_xDiv, match_am);
1571         } else {
1572                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, match_am);
1573         }
1574 }
1575
1576
1577 /**
1578  * Creates an ia32 Shl.
1579  *
1580  * @return The created ia32 Shl node
1581  */
1582 static ir_node *gen_Shl(ir_node *node) {
1583         ir_node *left  = get_Shl_left(node);
1584         ir_node *right = get_Shl_right(node);
1585
1586         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
1587                                match_mode_neutral | match_immediate);
1588 }
1589
1590 /**
1591  * Creates an ia32 Shr.
1592  *
1593  * @return The created ia32 Shr node
1594  */
1595 static ir_node *gen_Shr(ir_node *node) {
1596         ir_node *left  = get_Shr_left(node);
1597         ir_node *right = get_Shr_right(node);
1598
1599         return gen_shift_binop(node, left, right, new_rd_ia32_Shr, match_immediate);
1600 }
1601
1602
1603
1604 /**
1605  * Creates an ia32 Sar.
1606  *
1607  * @return The created ia32 Shrs node
1608  */
1609 static ir_node *gen_Shrs(ir_node *node) {
1610         ir_node *left  = get_Shrs_left(node);
1611         ir_node *right = get_Shrs_right(node);
1612         ir_mode *mode  = get_irn_mode(node);
1613
1614         if(is_Const(right) && mode == mode_Is) {
1615                 tarval *tv = get_Const_tarval(right);
1616                 long val = get_tarval_long(tv);
1617                 if(val == 31) {
1618                         /* this is a sign extension */
1619                         ir_graph *irg    = current_ir_graph;
1620                         dbg_info *dbgi   = get_irn_dbg_info(node);
1621                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1622                         ir_node  *op     = left;
1623                         ir_node  *new_op = be_transform_node(op);
1624                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1625                         add_irn_dep(pval, get_irg_frame(irg));
1626
1627                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1628                 }
1629         }
1630
1631         /* 8 or 16 bit sign extension? */
1632         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1633                 ir_node *shl_left  = get_Shl_left(left);
1634                 ir_node *shl_right = get_Shl_right(left);
1635                 if(is_Const(shl_right)) {
1636                         tarval *tv1 = get_Const_tarval(right);
1637                         tarval *tv2 = get_Const_tarval(shl_right);
1638                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1639                                 long val = get_tarval_long(tv1);
1640                                 if(val == 16 || val == 24) {
1641                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1642                                         ir_node  *block  = get_nodes_block(node);
1643                                         ir_mode  *src_mode;
1644                                         ir_node  *res;
1645
1646                                         if(val == 24) {
1647                                                 src_mode = mode_Bs;
1648                                         } else {
1649                                                 assert(val == 16);
1650                                                 src_mode = mode_Hs;
1651                                         }
1652                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1653                                                               shl_left, node);
1654
1655                                         return res;
1656                                 }
1657                         }
1658                 }
1659         }
1660
1661         return gen_shift_binop(node, left, right, new_rd_ia32_Sar, match_immediate);
1662 }
1663
1664
1665
1666 /**
1667  * Creates an ia32 RotL.
1668  *
1669  * @param op1   The first operator
1670  * @param op2   The second operator
1671  * @return The created ia32 RotL node
1672  */
1673 static ir_node *gen_RotL(ir_node *node, ir_node *op1, ir_node *op2) {
1674         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol, match_immediate);
1675 }
1676
1677
1678
1679 /**
1680  * Creates an ia32 RotR.
1681  * NOTE: There is no RotR with immediate because this would always be a RotL
1682  *       "imm-mode_size_bits" which can be pre-calculated.
1683  *
1684  * @param op1   The first operator
1685  * @param op2   The second operator
1686  * @return The created ia32 RotR node
1687  */
1688 static ir_node *gen_RotR(ir_node *node, ir_node *op1, ir_node *op2) {
1689         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror, match_immediate);
1690 }
1691
1692
1693
1694 /**
1695  * Creates an ia32 RotR or RotL (depending on the found pattern).
1696  *
1697  * @return The created ia32 RotL or RotR node
1698  */
1699 static ir_node *gen_Rot(ir_node *node) {
1700         ir_node *rotate = NULL;
1701         ir_node *op1    = get_Rot_left(node);
1702         ir_node *op2    = get_Rot_right(node);
1703
1704         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1705                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1706                  that means we can create a RotR instead of an Add and a RotL */
1707
1708         if (get_irn_op(op2) == op_Add) {
1709                 ir_node *add = op2;
1710                 ir_node *left = get_Add_left(add);
1711                 ir_node *right = get_Add_right(add);
1712                 if (is_Const(right)) {
1713                         tarval  *tv   = get_Const_tarval(right);
1714                         ir_mode *mode = get_irn_mode(node);
1715                         long     bits = get_mode_size_bits(mode);
1716
1717                         if (get_irn_op(left) == op_Minus &&
1718                                         tarval_is_long(tv)       &&
1719                                         get_tarval_long(tv) == bits &&
1720                                         bits                == 32)
1721                         {
1722                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1723                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1724                         }
1725                 }
1726         }
1727
1728         if (rotate == NULL) {
1729                 rotate = gen_RotL(node, op1, op2);
1730         }
1731
1732         return rotate;
1733 }
1734
1735
1736
1737 /**
1738  * Transforms a Minus node.
1739  *
1740  * @return The created ia32 Minus node
1741  */
1742 static ir_node *gen_Minus(ir_node *node)
1743 {
1744         ir_node   *op    = get_Minus_op(node);
1745         ir_node   *block = be_transform_node(get_nodes_block(node));
1746         ir_graph  *irg   = current_ir_graph;
1747         dbg_info  *dbgi  = get_irn_dbg_info(node);
1748         ir_mode   *mode  = get_irn_mode(node);
1749         ir_entity *ent;
1750         ir_node   *new_node;
1751         int        size;
1752
1753         if (mode_is_float(mode)) {
1754                 ir_node *new_op = be_transform_node(op);
1755                 if (ia32_cg_config.use_sse2) {
1756                         /* TODO: non-optimal... if we have many xXors, then we should
1757                          * rather create a load for the const and use that instead of
1758                          * several AM nodes... */
1759                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1760                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1761                         ir_node *nomem     = new_rd_NoMem(irg);
1762
1763                         new_node = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp,
1764                                                     nomem, new_op, noreg_xmm);
1765
1766                         size = get_mode_size_bits(mode);
1767                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1768
1769                         set_ia32_am_sc(new_node, ent);
1770                         set_ia32_op_type(new_node, ia32_AddrModeS);
1771                         set_ia32_ls_mode(new_node, mode);
1772                 } else {
1773                         new_node = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1774                 }
1775         } else {
1776                 new_node = gen_unop(node, op, new_rd_ia32_Neg, match_mode_neutral);
1777         }
1778
1779         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1780
1781         return new_node;
1782 }
1783
1784 /**
1785  * Transforms a Not node.
1786  *
1787  * @return The created ia32 Not node
1788  */
1789 static ir_node *gen_Not(ir_node *node) {
1790         ir_node *op   = get_Not_op(node);
1791
1792         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1793         assert (! mode_is_float(get_irn_mode(node)));
1794
1795         return gen_unop(node, op, new_rd_ia32_Not, match_mode_neutral);
1796 }
1797
1798
1799
1800 /**
1801  * Transforms an Abs node.
1802  *
1803  * @return The created ia32 Abs node
1804  */
1805 static ir_node *gen_Abs(ir_node *node)
1806 {
1807         ir_node   *block     = get_nodes_block(node);
1808         ir_node   *new_block = be_transform_node(block);
1809         ir_node   *op        = get_Abs_op(node);
1810         ir_graph  *irg       = current_ir_graph;
1811         dbg_info  *dbgi      = get_irn_dbg_info(node);
1812         ir_mode   *mode      = get_irn_mode(node);
1813         ir_node   *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1814         ir_node   *nomem     = new_NoMem();
1815         ir_node   *new_op;
1816         ir_node   *new_node;
1817         int        size;
1818         ir_entity *ent;
1819
1820         if (mode_is_float(mode)) {
1821                 new_op = be_transform_node(op);
1822
1823                 if (ia32_cg_config.use_sse2) {
1824                         ir_node *noreg_fp = ia32_new_NoReg_xmm(env_cg);
1825                         new_node = new_rd_ia32_xAnd(dbgi,irg, new_block, noreg_gp, noreg_gp,
1826                                                     nomem, new_op, noreg_fp);
1827
1828                         size = get_mode_size_bits(mode);
1829                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1830
1831                         set_ia32_am_sc(new_node, ent);
1832
1833                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1834
1835                         set_ia32_op_type(new_node, ia32_AddrModeS);
1836                         set_ia32_ls_mode(new_node, mode);
1837                 } else {
1838                         new_node = new_rd_ia32_vfabs(dbgi, irg, new_block, new_op);
1839                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1840                 }
1841         } else {
1842                 ir_node *xor, *pval, *sign_extension;
1843
1844                 if (get_mode_size_bits(mode) == 32) {
1845                         new_op = be_transform_node(op);
1846                 } else {
1847                         new_op = create_I2I_Conv(mode, mode_Is, dbgi, block, op, node);
1848                 }
1849
1850                 pval           = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1851                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block,
1852                                                            new_op, pval);
1853
1854                 add_irn_dep(pval, get_irg_frame(irg));
1855                 SET_IA32_ORIG_NODE(sign_extension,ia32_get_old_node_name(env_cg, node));
1856
1857                 xor = new_rd_ia32_Xor(dbgi, irg, new_block, noreg_gp, noreg_gp,
1858                                       nomem, new_op, sign_extension);
1859                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1860
1861                 new_node = new_rd_ia32_Sub(dbgi, irg, new_block, noreg_gp, noreg_gp,
1862                                            nomem, xor, sign_extension);
1863                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1864         }
1865
1866         return new_node;
1867 }
1868
1869 /**
1870  * Create a bt instruction for x & (1 << n) and place it into the block of cmp.
1871  */
1872 static ir_node *gen_bt(ir_node *cmp, ir_node *x, ir_node *n) {
1873         dbg_info *dbgi      = get_irn_dbg_info(cmp);
1874         ir_node  *block     = get_nodes_block(cmp);
1875         ir_node  *new_block = be_transform_node(block);
1876         ir_node  *op1       = be_transform_node(x);
1877         ir_node  *op2       = be_transform_node(n);
1878
1879         return new_rd_ia32_Bt(dbgi, current_ir_graph, new_block, op1, op2);
1880 }
1881
1882 /**
1883  * Transform a node returning a "flag" result.
1884  *
1885  * @param node     the node to transform
1886  * @param pnc_out  the compare mode to use
1887  */
1888 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1889 {
1890         ir_node  *flags;
1891         ir_node  *new_op;
1892         ir_node  *noreg;
1893         ir_node  *nomem;
1894         ir_node  *new_block;
1895         dbg_info *dbgi;
1896
1897         /* we have a Cmp as input */
1898         if (is_Proj(node)) {
1899                 ir_node *pred = get_Proj_pred(node);
1900                 if (is_Cmp(pred)) {
1901                         pn_Cmp pnc = get_Proj_proj(node);
1902                         if (ia32_cg_config.use_bt && (pnc == pn_Cmp_Lg || pnc == pn_Cmp_Eq)) {
1903                                 ir_node *l = get_Cmp_left(pred);
1904                                 ir_node *r = get_Cmp_right(pred);
1905                                 if (is_And(l)) {
1906                                         ir_node *la = get_And_left(l);
1907                                         ir_node *ra = get_And_right(l);
1908                                         if (is_Shl(la)) {
1909                                                 ir_node *c = get_Shl_left(la);
1910                                                 if (is_Const_1(c) && (is_Const_0(r) || r == la)) {
1911                                                         /* (1 << n) & ra) */
1912                                                         ir_node *n = get_Shl_right(la);
1913                                                         flags    = gen_bt(pred, ra, n);
1914                                                         /* we must generate a Jc/Jnc jump */
1915                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1916                                                         if (r == la)
1917                                                                 pnc ^= pn_Cmp_Leg;
1918                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1919                                                         return flags;
1920                                                 }
1921                                         }
1922                                         if (is_Shl(ra)) {
1923                                                 ir_node *c = get_Shl_left(ra);
1924                                                 if (is_Const_1(c) && (is_Const_0(r) || r == ra)) {
1925                                                         /* la & (1 << n)) */
1926                                                         ir_node *n = get_Shl_right(ra);
1927                                                         flags    = gen_bt(pred, la, n);
1928                                                         /* we must generate a Jc/Jnc jump */
1929                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1930                                                         if (r == ra)
1931                                                                 pnc ^= pn_Cmp_Leg;
1932                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1933                                                         return flags;
1934                                                 }
1935                                         }
1936                                 }
1937                         }
1938                         flags    = be_transform_node(pred);
1939                         *pnc_out = pnc;
1940                         return flags;
1941                 }
1942         }
1943
1944         /* a mode_b value, we have to compare it against 0 */
1945         dbgi      = get_irn_dbg_info(node);
1946         new_block = be_transform_node(get_nodes_block(node));
1947         new_op    = be_transform_node(node);
1948         noreg     = ia32_new_NoReg_gp(env_cg);
1949         nomem     = new_NoMem();
1950         flags     = new_rd_ia32_Test(dbgi, current_ir_graph, new_block, noreg, noreg, nomem,
1951                                      new_op, new_op, /*is_permuted=*/0, /*cmp_unsigned=*/0);
1952         *pnc_out  = pn_Cmp_Lg;
1953         return flags;
1954 }
1955
1956 /**
1957  * Transforms a Load.
1958  *
1959  * @return the created ia32 Load node
1960  */
1961 static ir_node *gen_Load(ir_node *node) {
1962         ir_node  *old_block = get_nodes_block(node);
1963         ir_node  *block   = be_transform_node(old_block);
1964         ir_node  *ptr     = get_Load_ptr(node);
1965         ir_node  *mem     = get_Load_mem(node);
1966         ir_node  *new_mem = be_transform_node(mem);
1967         ir_node  *base;
1968         ir_node  *index;
1969         ir_graph *irg     = current_ir_graph;
1970         dbg_info *dbgi    = get_irn_dbg_info(node);
1971         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1972         ir_mode  *mode    = get_Load_mode(node);
1973         ir_mode  *res_mode;
1974         ir_node  *new_node;
1975         ia32_address_t addr;
1976
1977         /* construct load address */
1978         memset(&addr, 0, sizeof(addr));
1979         ia32_create_address_mode(&addr, ptr, /*force=*/0);
1980         base  = addr.base;
1981         index = addr.index;
1982
1983         if(base == NULL) {
1984                 base = noreg;
1985         } else {
1986                 base = be_transform_node(base);
1987         }
1988
1989         if(index == NULL) {
1990                 index = noreg;
1991         } else {
1992                 index = be_transform_node(index);
1993         }
1994
1995         if (mode_is_float(mode)) {
1996                 if (ia32_cg_config.use_sse2) {
1997                         new_node = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1998                                                      mode);
1999                         res_mode = mode_xmm;
2000                 } else {
2001                         new_node = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
2002                                                     mode);
2003                         res_mode = mode_vfp;
2004                 }
2005         } else {
2006                 assert(mode != mode_b);
2007
2008                 /* create a conv node with address mode for smaller modes */
2009                 if(get_mode_size_bits(mode) < 32) {
2010                         new_node = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
2011                                                         new_mem, noreg, mode);
2012                 } else {
2013                         new_node = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
2014                 }
2015                 res_mode = mode_Iu;
2016         }
2017
2018         set_irn_pinned(new_node, get_irn_pinned(node));
2019         set_ia32_op_type(new_node, ia32_AddrModeS);
2020         set_ia32_ls_mode(new_node, mode);
2021         set_address(new_node, &addr);
2022
2023         if(get_irn_pinned(node) == op_pin_state_floats) {
2024                 add_ia32_flags(new_node, arch_irn_flags_rematerializable);
2025         }
2026
2027         /* make sure we are scheduled behind the initial IncSP/Barrier
2028          * to avoid spills being placed before it
2029          */
2030         if (block == get_irg_start_block(irg)) {
2031                 add_irn_dep(new_node, get_irg_frame(irg));
2032         }
2033
2034         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2035
2036         return new_node;
2037 }
2038
2039 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
2040                        ir_node *ptr, ir_node *other)
2041 {
2042         ir_node *load;
2043
2044         if(!is_Proj(node))
2045                 return 0;
2046
2047         /* we only use address mode if we're the only user of the load */
2048         if(get_irn_n_edges(node) > 1)
2049                 return 0;
2050
2051         load = get_Proj_pred(node);
2052         if(!is_Load(load))
2053                 return 0;
2054         if(get_nodes_block(load) != block)
2055                 return 0;
2056
2057         /* Store should be attached to the load */
2058         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
2059                 return 0;
2060         /* store should have the same pointer as the load */
2061         if(get_Load_ptr(load) != ptr)
2062                 return 0;
2063
2064         /* don't do AM if other node inputs depend on the load (via mem-proj) */
2065         if(other != NULL && get_nodes_block(other) == block
2066                         && heights_reachable_in_block(heights, other, load))
2067                 return 0;
2068
2069         return 1;
2070 }
2071
2072 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
2073                               ir_node *mem, ir_node *ptr, ir_mode *mode,
2074                               construct_binop_dest_func *func,
2075                               construct_binop_dest_func *func8bit,
2076                                                           match_flags_t flags)
2077 {
2078         ir_node  *src_block = get_nodes_block(node);
2079         ir_node  *block;
2080         ir_node  *noreg_gp  = ia32_new_NoReg_gp(env_cg);
2081         ir_graph *irg      = current_ir_graph;
2082         dbg_info *dbgi;
2083         ir_node  *new_node;
2084         ir_node  *new_op;
2085         int       commutative;
2086         ia32_address_mode_t  am;
2087         ia32_address_t      *addr = &am.addr;
2088         memset(&am, 0, sizeof(am));
2089
2090         assert(flags & match_dest_am);
2091         assert(flags & match_immediate); /* there is no destam node without... */
2092         commutative = (flags & match_commutative) != 0;
2093
2094         if(use_dest_am(src_block, op1, mem, ptr, op2)) {
2095                 build_address(&am, op1);
2096                 new_op = create_immediate_or_transform(op2, 0);
2097         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
2098                 build_address(&am, op2);
2099                 new_op = create_immediate_or_transform(op1, 0);
2100         } else {
2101                 return NULL;
2102         }
2103
2104         if(addr->base == NULL)
2105                 addr->base = noreg_gp;
2106         if(addr->index == NULL)
2107                 addr->index = noreg_gp;
2108         if(addr->mem == NULL)
2109                 addr->mem = new_NoMem();
2110
2111         dbgi  = get_irn_dbg_info(node);
2112         block = be_transform_node(src_block);
2113         if(get_mode_size_bits(mode) == 8) {
2114                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
2115                                     addr->mem, new_op);
2116         } else {
2117                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
2118                                 new_op);
2119         }
2120         set_address(new_node, addr);
2121         set_ia32_op_type(new_node, ia32_AddrModeD);
2122         set_ia32_ls_mode(new_node, mode);
2123         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2124
2125         return new_node;
2126 }
2127
2128 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
2129                              ir_node *ptr, ir_mode *mode,
2130                              construct_unop_dest_func *func)
2131 {
2132         ir_graph *irg      = current_ir_graph;
2133         ir_node *src_block = get_nodes_block(node);
2134         ir_node *block;
2135         dbg_info *dbgi;
2136         ir_node *new_node;
2137         ia32_address_mode_t  am;
2138         ia32_address_t *addr = &am.addr;
2139         memset(&am, 0, sizeof(am));
2140
2141         if(!use_dest_am(src_block, op, mem, ptr, NULL))
2142                 return NULL;
2143
2144         build_address(&am, op);
2145
2146         dbgi     = get_irn_dbg_info(node);
2147         block    = be_transform_node(src_block);
2148         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
2149         set_address(new_node, addr);
2150         set_ia32_op_type(new_node, ia32_AddrModeD);
2151         set_ia32_ls_mode(new_node, mode);
2152         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2153
2154         return new_node;
2155 }
2156
2157 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem) {
2158         ir_mode  *mode        = get_irn_mode(node);
2159         ir_node  *psi_true    = get_Psi_val(node, 0);
2160         ir_node  *psi_default = get_Psi_default(node);
2161         ir_graph *irg;
2162         ir_node  *cond;
2163         ir_node  *new_mem;
2164         dbg_info *dbgi;
2165         ir_node  *block;
2166         ir_node  *new_block;
2167         ir_node  *flags;
2168         ir_node  *new_node;
2169         int       negated;
2170         pn_Cmp    pnc;
2171         ia32_address_t addr;
2172
2173         if(get_mode_size_bits(mode) != 8)
2174                 return NULL;
2175
2176         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2177                 negated = 0;
2178         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2179                 negated = 1;
2180         } else {
2181                 return NULL;
2182         }
2183
2184         build_address_ptr(&addr, ptr, mem);
2185
2186         irg       = current_ir_graph;
2187         dbgi      = get_irn_dbg_info(node);
2188         block     = get_nodes_block(node);
2189         new_block = be_transform_node(block);
2190         cond      = get_Psi_cond(node, 0);
2191         flags     = get_flags_node(cond, &pnc);
2192         new_mem   = be_transform_node(mem);
2193         new_node  = new_rd_ia32_SetMem(dbgi, irg, new_block, addr.base,
2194                                        addr.index, addr.mem, flags, pnc, negated);
2195         set_address(new_node, &addr);
2196         set_ia32_op_type(new_node, ia32_AddrModeD);
2197         set_ia32_ls_mode(new_node, mode);
2198         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2199
2200         return new_node;
2201 }
2202
2203 static ir_node *try_create_dest_am(ir_node *node) {
2204         ir_node  *val  = get_Store_value(node);
2205         ir_node  *mem  = get_Store_mem(node);
2206         ir_node  *ptr  = get_Store_ptr(node);
2207         ir_mode  *mode = get_irn_mode(val);
2208         unsigned  bits = get_mode_size_bits(mode);
2209         ir_node  *op1;
2210         ir_node  *op2;
2211         ir_node  *new_node;
2212
2213         /* handle only GP modes for now... */
2214         if(!mode_needs_gp_reg(mode))
2215                 return NULL;
2216
2217         while(1) {
2218                 /* store must be the only user of the val node */
2219                 if(get_irn_n_edges(val) > 1)
2220                         return NULL;
2221                 /* skip pointless convs */
2222                 if(is_Conv(val)) {
2223                         ir_node *conv_op   = get_Conv_op(val);
2224                         ir_mode *pred_mode = get_irn_mode(conv_op);
2225                         if(pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2226                                 val = conv_op;
2227                                 continue;
2228                         }
2229                 }
2230                 break;
2231         }
2232
2233         /* value must be in the same block */
2234         if(get_nodes_block(node) != get_nodes_block(val))
2235                 return NULL;
2236
2237         switch(get_irn_opcode(val)) {
2238         case iro_Add:
2239                 op1      = get_Add_left(val);
2240                 op2      = get_Add_right(val);
2241                 if(is_Const_1(op2)) {
2242                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2243                                                 new_rd_ia32_IncMem);
2244                         break;
2245                 } else if(is_Const_Minus_1(op2)) {
2246                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2247                                                 new_rd_ia32_DecMem);
2248                         break;
2249                 }
2250                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2251                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit,
2252                                          match_dest_am | match_commutative |
2253                                          match_immediate);
2254                 break;
2255         case iro_Sub:
2256                 op1      = get_Sub_left(val);
2257                 op2      = get_Sub_right(val);
2258                 if(is_Const(op2)) {
2259                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
2260                                    "found\n");
2261                 }
2262                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2263                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit,
2264                                          match_dest_am | match_immediate |
2265                                          match_immediate);
2266                 break;
2267         case iro_And:
2268                 op1      = get_And_left(val);
2269                 op2      = get_And_right(val);
2270                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2271                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit,
2272                                          match_dest_am | match_commutative |
2273                                          match_immediate);
2274                 break;
2275         case iro_Or:
2276                 op1      = get_Or_left(val);
2277                 op2      = get_Or_right(val);
2278                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2279                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit,
2280                                          match_dest_am | match_commutative |
2281                                          match_immediate);
2282                 break;
2283         case iro_Eor:
2284                 op1      = get_Eor_left(val);
2285                 op2      = get_Eor_right(val);
2286                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2287                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit,
2288                                          match_dest_am | match_commutative |
2289                                          match_immediate);
2290                 break;
2291         case iro_Shl:
2292                 op1      = get_Shl_left(val);
2293                 op2      = get_Shl_right(val);
2294                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2295                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem,
2296                                          match_dest_am | match_immediate);
2297                 break;
2298         case iro_Shr:
2299                 op1      = get_Shr_left(val);
2300                 op2      = get_Shr_right(val);
2301                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2302                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem,
2303                                          match_dest_am | match_immediate);
2304                 break;
2305         case iro_Shrs:
2306                 op1      = get_Shrs_left(val);
2307                 op2      = get_Shrs_right(val);
2308                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2309                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem,
2310                                          match_dest_am | match_immediate);
2311                 break;
2312         case iro_Rot:
2313                 op1      = get_Rot_left(val);
2314                 op2      = get_Rot_right(val);
2315                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2316                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem,
2317                                          match_dest_am | match_immediate);
2318                 break;
2319         /* TODO: match ROR patterns... */
2320         case iro_Psi:
2321                 new_node = try_create_SetMem(val, ptr, mem);
2322                 break;
2323         case iro_Minus:
2324                 op1      = get_Minus_op(val);
2325                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
2326                 break;
2327         case iro_Not:
2328                 /* should be lowered already */
2329                 assert(mode != mode_b);
2330                 op1      = get_Not_op(val);
2331                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
2332                 break;
2333         default:
2334                 return NULL;
2335         }
2336
2337         if(new_node != NULL) {
2338                 if(get_irn_pinned(new_node) != op_pin_state_pinned &&
2339                                 get_irn_pinned(node) == op_pin_state_pinned) {
2340                         set_irn_pinned(new_node, op_pin_state_pinned);
2341                 }
2342         }
2343
2344         return new_node;
2345 }
2346
2347 static int is_float_to_int32_conv(const ir_node *node)
2348 {
2349         ir_mode  *mode = get_irn_mode(node);
2350         ir_node  *conv_op;
2351         ir_mode  *conv_mode;
2352
2353         if(get_mode_size_bits(mode) != 32 || !mode_needs_gp_reg(mode))
2354                 return 0;
2355
2356         if(!is_Conv(node))
2357                 return 0;
2358         conv_op   = get_Conv_op(node);
2359         conv_mode = get_irn_mode(conv_op);
2360
2361         if(!mode_is_float(conv_mode))
2362                 return 0;
2363
2364         return 1;
2365 }
2366
2367 /**
2368  * Transform a Store(floatConst).
2369  *
2370  * @return the created ia32 Store node
2371  */
2372 static ir_node *gen_float_const_Store(ir_node *node, ir_node *cns) {
2373         ir_mode  *mode      = get_irn_mode(cns);
2374         int      size       = get_mode_size_bits(mode);
2375         tarval   *tv        = get_Const_tarval(cns);
2376         ir_node  *block     = get_nodes_block(node);
2377         ir_node  *new_block = be_transform_node(block);
2378         ir_node  *ptr       = get_Store_ptr(node);
2379         ir_node  *mem       = get_Store_mem(node);
2380         ir_graph *irg       = current_ir_graph;
2381         dbg_info *dbgi      = get_irn_dbg_info(node);
2382         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2383         int      ofs        = 4;
2384         ir_node  *new_node;
2385         ia32_address_t addr;
2386
2387         unsigned val = get_tarval_sub_bits(tv, 0) |
2388                 (get_tarval_sub_bits(tv, 1) << 8) |
2389                 (get_tarval_sub_bits(tv, 2) << 16) |
2390                 (get_tarval_sub_bits(tv, 3) << 24);
2391         ir_node *imm = create_Immediate(NULL, 0, val);
2392
2393         /* construct store address */
2394         memset(&addr, 0, sizeof(addr));
2395         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2396
2397         if (addr.base == NULL) {
2398                 addr.base = noreg;
2399         } else {
2400                 addr.base = be_transform_node(addr.base);
2401         }
2402
2403         if (addr.index == NULL) {
2404                 addr.index = noreg;
2405         } else {
2406                 addr.index = be_transform_node(addr.index);
2407         }
2408         addr.mem = be_transform_node(mem);
2409
2410         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2411                 addr.index, addr.mem, imm);
2412
2413         set_irn_pinned(new_node, get_irn_pinned(node));
2414         set_ia32_op_type(new_node, ia32_AddrModeD);
2415         set_ia32_ls_mode(new_node, mode_Iu);
2416
2417         set_address(new_node, &addr);
2418
2419         /** add more stores if needed */
2420         while (size > 32) {
2421                 unsigned val = get_tarval_sub_bits(tv, ofs) |
2422                         (get_tarval_sub_bits(tv, ofs + 1) << 8) |
2423                         (get_tarval_sub_bits(tv, ofs + 2) << 16) |
2424                         (get_tarval_sub_bits(tv, ofs + 3) << 24);
2425                 ir_node *imm = create_Immediate(NULL, 0, val);
2426
2427                 addr.offset += 4;
2428                 addr.mem = new_node;
2429
2430                 new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2431                         addr.index, addr.mem, imm);
2432
2433                 set_irn_pinned(new_node, get_irn_pinned(node));
2434                 set_ia32_op_type(new_node, ia32_AddrModeD);
2435                 set_ia32_ls_mode(new_node, mode_Iu);
2436
2437                 set_address(new_node, &addr);
2438                 size -= 32;
2439                 ofs  += 4;
2440         }
2441
2442         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2443         return new_node;
2444 }
2445
2446 /**
2447  * Generate a vfist or vfisttp instruction.
2448  */
2449 static ir_node *gen_vfist(dbg_info *dbgi, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index,
2450                           ir_node *mem,  ir_node *val, ir_node **fist)
2451 {
2452         ir_node *new_node;
2453
2454         if (ia32_cg_config.use_fisttp) {
2455                 /* Note: fisttp ALWAYS pop the tos. We have to ensure here that the value is copied
2456                 if other users exists */
2457                 const arch_register_class_t *reg_class = &ia32_reg_classes[CLASS_ia32_vfp];
2458                 ir_node *vfisttp = new_rd_ia32_vfisttp(dbgi, irg, block, base, index, mem, val);
2459                 ir_node *value   = new_r_Proj(irg, block, vfisttp, mode_E, pn_ia32_vfisttp_res);
2460                 be_new_Keep(reg_class, irg, block, 1, &value);
2461
2462                 new_node = new_r_Proj(irg, block, vfisttp, mode_M, pn_ia32_vfisttp_M);
2463                 *fist    = vfisttp;
2464         } else {
2465                 ir_node *trunc_mode = ia32_new_Fpu_truncate(env_cg);
2466
2467                 /* do a fist */
2468                 new_node = new_rd_ia32_vfist(dbgi, irg, block, base, index, mem, val, trunc_mode);
2469                 *fist    = new_node;
2470         }
2471         return new_node;
2472 }
2473 /**
2474  * Transforms a normal Store.
2475  *
2476  * @return the created ia32 Store node
2477  */
2478 static ir_node *gen_normal_Store(ir_node *node)
2479 {
2480         ir_node  *val       = get_Store_value(node);
2481         ir_mode  *mode      = get_irn_mode(val);
2482         ir_node  *block     = get_nodes_block(node);
2483         ir_node  *new_block = be_transform_node(block);
2484         ir_node  *ptr       = get_Store_ptr(node);
2485         ir_node  *mem       = get_Store_mem(node);
2486         ir_graph *irg       = current_ir_graph;
2487         dbg_info *dbgi      = get_irn_dbg_info(node);
2488         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2489         ir_node  *new_val, *new_node, *store;
2490         ia32_address_t addr;
2491
2492         /* check for destination address mode */
2493         new_node = try_create_dest_am(node);
2494         if (new_node != NULL)
2495                 return new_node;
2496
2497         /* construct store address */
2498         memset(&addr, 0, sizeof(addr));
2499         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2500
2501         if (addr.base == NULL) {
2502                 addr.base = noreg;
2503         } else {
2504                 addr.base = be_transform_node(addr.base);
2505         }
2506
2507         if (addr.index == NULL) {
2508                 addr.index = noreg;
2509         } else {
2510                 addr.index = be_transform_node(addr.index);
2511         }
2512         addr.mem = be_transform_node(mem);
2513
2514         if (mode_is_float(mode)) {
2515                 /* convs (and strict-convs) before stores are unnecessary if the mode
2516                    is the same */
2517                 while (is_Conv(val) && mode == get_irn_mode(get_Conv_op(val))) {
2518                         val = get_Conv_op(val);
2519                 }
2520                 new_val = be_transform_node(val);
2521                 if (ia32_cg_config.use_sse2) {
2522                         new_node = new_rd_ia32_xStore(dbgi, irg, new_block, addr.base,
2523                                                       addr.index, addr.mem, new_val);
2524                 } else {
2525                         new_node = new_rd_ia32_vfst(dbgi, irg, new_block, addr.base,
2526                                                     addr.index, addr.mem, new_val, mode);
2527                 }
2528                 store = new_node;
2529         } else if (is_float_to_int32_conv(val)) {
2530                 val = get_Conv_op(val);
2531
2532                 /* convs (and strict-convs) before stores are unnecessary if the mode
2533                    is the same */
2534                 while(is_Conv(val) && mode == get_irn_mode(get_Conv_op(val))) {
2535                         val = get_Conv_op(val);
2536                 }
2537                 new_val  = be_transform_node(val);
2538                 new_node = gen_vfist(dbgi, irg, new_block, addr.base, addr.index, addr.mem, new_val, &store);
2539         } else {
2540                 new_val = create_immediate_or_transform(val, 0);
2541                 assert(mode != mode_b);
2542
2543                 if (get_mode_size_bits(mode) == 8) {
2544                         new_node = new_rd_ia32_Store8Bit(dbgi, irg, new_block, addr.base,
2545                                                          addr.index, addr.mem, new_val);
2546                 } else {
2547                         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2548                                                      addr.index, addr.mem, new_val);
2549                 }
2550                 store = new_node;
2551         }
2552
2553         set_irn_pinned(store, get_irn_pinned(node));
2554         set_ia32_op_type(store, ia32_AddrModeD);
2555         set_ia32_ls_mode(store, mode);
2556
2557         set_address(store, &addr);
2558         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2559
2560         return new_node;
2561 }
2562
2563 /**
2564  * Transforms a Store.
2565  *
2566  * @return the created ia32 Store node
2567  */
2568 static ir_node *gen_Store(ir_node *node)
2569 {
2570         ir_node  *val  = get_Store_value(node);
2571         ir_mode  *mode = get_irn_mode(val);
2572
2573         if (mode_is_float(mode) && is_Const(val)) {
2574                 int transform = 1;
2575
2576                 /* we are storing a floating point constant */
2577                 if (ia32_cg_config.use_sse2) {
2578                         transform = !is_simple_sse_Const(val);
2579                 } else {
2580                         transform = !is_simple_x87_Const(val);
2581                 }
2582                 if (transform)
2583                         return gen_float_const_Store(node, val);
2584         }
2585         return gen_normal_Store(node);
2586 }
2587
2588 /**
2589  * Transforms a Switch.
2590  *
2591  * @return the created ia32 SwitchJmp node
2592  */
2593 static ir_node *create_Switch(ir_node *node)
2594 {
2595         ir_graph *irg        = current_ir_graph;
2596         dbg_info *dbgi       = get_irn_dbg_info(node);
2597         ir_node  *block      = be_transform_node(get_nodes_block(node));
2598         ir_node  *sel        = get_Cond_selector(node);
2599         ir_node  *new_sel    = be_transform_node(sel);
2600         int       switch_min = INT_MAX;
2601         int       switch_max = INT_MIN;
2602         long      default_pn = get_Cond_defaultProj(node);
2603         ir_node  *new_node;
2604         const ir_edge_t *edge;
2605
2606         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2607
2608         /* determine the smallest switch case value */
2609         foreach_out_edge(node, edge) {
2610                 ir_node *proj = get_edge_src_irn(edge);
2611                 long     pn   = get_Proj_proj(proj);
2612                 if(pn == default_pn)
2613                         continue;
2614
2615                 if(pn < switch_min)
2616                         switch_min = pn;
2617                 if(pn > switch_max)
2618                         switch_max = pn;
2619         }
2620
2621         if((unsigned) (switch_max - switch_min) > 256000) {
2622                 panic("Size of switch %+F bigger than 256000", node);
2623         }
2624
2625         if (switch_min != 0) {
2626                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2627
2628                 /* if smallest switch case is not 0 we need an additional sub */
2629                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2630                 add_ia32_am_offs_int(new_sel, -switch_min);
2631                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2632
2633                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2634         }
2635
2636         new_node = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel, default_pn);
2637         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2638
2639         return new_node;
2640 }
2641
2642 /**
2643  * Transform a Cond node.
2644  */
2645 static ir_node *gen_Cond(ir_node *node) {
2646         ir_node  *block     = get_nodes_block(node);
2647         ir_node  *new_block = be_transform_node(block);
2648         ir_graph *irg       = current_ir_graph;
2649         dbg_info *dbgi      = get_irn_dbg_info(node);
2650         ir_node  *sel       = get_Cond_selector(node);
2651         ir_mode  *sel_mode  = get_irn_mode(sel);
2652         ir_node  *flags     = NULL;
2653         ir_node  *new_node;
2654         pn_Cmp    pnc;
2655
2656         if (sel_mode != mode_b) {
2657                 return create_Switch(node);
2658         }
2659
2660         /* we get flags from a Cmp */
2661         flags = get_flags_node(sel, &pnc);
2662
2663         new_node = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2664         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2665
2666         return new_node;
2667 }
2668
2669 /**
2670  * Transforms a CopyB node.
2671  *
2672  * @return The transformed node.
2673  */
2674 static ir_node *gen_CopyB(ir_node *node) {
2675         ir_node  *block    = be_transform_node(get_nodes_block(node));
2676         ir_node  *src      = get_CopyB_src(node);
2677         ir_node  *new_src  = be_transform_node(src);
2678         ir_node  *dst      = get_CopyB_dst(node);
2679         ir_node  *new_dst  = be_transform_node(dst);
2680         ir_node  *mem      = get_CopyB_mem(node);
2681         ir_node  *new_mem  = be_transform_node(mem);
2682         ir_node  *res      = NULL;
2683         ir_graph *irg      = current_ir_graph;
2684         dbg_info *dbgi     = get_irn_dbg_info(node);
2685         int      size      = get_type_size_bytes(get_CopyB_type(node));
2686         int      rem;
2687
2688         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2689         /* then we need the size explicitly in ECX.                    */
2690         if (size >= 32 * 4) {
2691                 rem = size & 0x3; /* size % 4 */
2692                 size >>= 2;
2693
2694                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2695                 add_irn_dep(res, get_irg_frame(irg));
2696
2697                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem, rem);
2698         } else {
2699                 if(size == 0) {
2700                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2701                                    node);
2702                 }
2703                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem, size);
2704         }
2705
2706         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2707
2708         return res;
2709 }
2710
2711 static ir_node *gen_be_Copy(ir_node *node)
2712 {
2713         ir_node *new_node = be_duplicate_node(node);
2714         ir_mode *mode     = get_irn_mode(new_node);
2715
2716         if (mode_needs_gp_reg(mode)) {
2717                 set_irn_mode(new_node, mode_Iu);
2718         }
2719
2720         return new_node;
2721 }
2722
2723 static ir_node *create_Fucom(ir_node *node)
2724 {
2725         ir_graph *irg       = current_ir_graph;
2726         dbg_info *dbgi      = get_irn_dbg_info(node);
2727         ir_node  *block     = get_nodes_block(node);
2728         ir_node  *new_block = be_transform_node(block);
2729         ir_node  *left      = get_Cmp_left(node);
2730         ir_node  *new_left  = be_transform_node(left);
2731         ir_node  *right     = get_Cmp_right(node);
2732         ir_node  *new_right;
2733         ir_node  *new_node;
2734
2735         if(ia32_cg_config.use_fucomi) {
2736                 new_right = be_transform_node(right);
2737                 new_node  = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left,
2738                                                 new_right, 0);
2739                 set_ia32_commutative(new_node);
2740                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2741         } else {
2742                 if(ia32_cg_config.use_ftst && is_Const_0(right)) {
2743                         new_node = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left,
2744                                                            0);
2745                 } else {
2746                         new_right = be_transform_node(right);
2747                         new_node  = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2748                                                                                                  new_right, 0);
2749                 }
2750
2751                 set_ia32_commutative(new_node);
2752
2753                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2754
2755                 new_node = new_rd_ia32_Sahf(dbgi, irg, new_block, new_node);
2756                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2757         }
2758
2759         return new_node;
2760 }
2761
2762 static ir_node *create_Ucomi(ir_node *node)
2763 {
2764         ir_graph *irg       = current_ir_graph;
2765         dbg_info *dbgi      = get_irn_dbg_info(node);
2766         ir_node  *src_block = get_nodes_block(node);
2767         ir_node  *new_block = be_transform_node(src_block);
2768         ir_node  *left      = get_Cmp_left(node);
2769         ir_node  *right     = get_Cmp_right(node);
2770         ir_node  *new_node;
2771         ia32_address_mode_t  am;
2772         ia32_address_t      *addr = &am.addr;
2773
2774         match_arguments(&am, src_block, left, right, NULL,
2775                         match_commutative | match_am);
2776
2777         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2778                                      addr->mem, am.new_op1, am.new_op2,
2779                                      am.ins_permuted);
2780         set_am_attributes(new_node, &am);
2781
2782         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2783
2784         new_node = fix_mem_proj(new_node, &am);
2785
2786         return new_node;
2787 }
2788
2789 /**
2790  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2791  * to fold an and into a test node
2792  */
2793 static int can_fold_test_and(ir_node *node)
2794 {
2795         const ir_edge_t *edge;
2796
2797         /** we can only have eq and lg projs */
2798         foreach_out_edge(node, edge) {
2799                 ir_node *proj = get_edge_src_irn(edge);
2800                 pn_Cmp   pnc  = get_Proj_proj(proj);
2801                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2802                         return 0;
2803         }
2804
2805         return 1;
2806 }
2807
2808 /**
2809  * Generate code for a Cmp.
2810  */
2811 static ir_node *gen_Cmp(ir_node *node)
2812 {
2813         ir_graph *irg       = current_ir_graph;
2814         dbg_info *dbgi      = get_irn_dbg_info(node);
2815         ir_node  *block     = get_nodes_block(node);
2816         ir_node  *new_block = be_transform_node(block);
2817         ir_node  *left      = get_Cmp_left(node);
2818         ir_node  *right     = get_Cmp_right(node);
2819         ir_mode  *cmp_mode  = get_irn_mode(left);
2820         ir_node  *new_node;
2821         ia32_address_mode_t  am;
2822         ia32_address_t      *addr = &am.addr;
2823         int                  cmp_unsigned;
2824
2825         if(mode_is_float(cmp_mode)) {
2826                 if (ia32_cg_config.use_sse2) {
2827                         return create_Ucomi(node);
2828                 } else {
2829                         return create_Fucom(node);
2830                 }
2831         }
2832
2833         assert(mode_needs_gp_reg(cmp_mode));
2834
2835         /* we prefer the Test instruction where possible except cases where
2836          * we can use SourceAM */
2837         cmp_unsigned = !mode_is_signed(cmp_mode);
2838         if (is_Const_0(right)) {
2839                 if (is_And(left) &&
2840                                 get_irn_n_edges(left) == 1 &&
2841                                 can_fold_test_and(node)) {
2842                         /* Test(and_left, and_right) */
2843                         ir_node *and_left  = get_And_left(left);
2844                         ir_node *and_right = get_And_right(left);
2845                         ir_mode *mode      = get_irn_mode(and_left);
2846
2847                         match_arguments(&am, block, and_left, and_right, NULL,
2848                                         match_commutative |
2849                                         match_am | match_8bit_am | match_16bit_am |
2850                                         match_am_and_immediates | match_immediate |
2851                                         match_8bit | match_16bit);
2852                         if (get_mode_size_bits(mode) == 8) {
2853                                 new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2854                                                                 addr->index, addr->mem, am.new_op1,
2855                                                                 am.new_op2, am.ins_permuted,
2856                                                                 cmp_unsigned);
2857                         } else {
2858                                 new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2859                                                             addr->index, addr->mem, am.new_op1,
2860                                                             am.new_op2, am.ins_permuted, cmp_unsigned);
2861                         }
2862                 } else {
2863                         match_arguments(&am, block, NULL, left, NULL,
2864                                         match_am | match_8bit_am | match_16bit_am |
2865                                         match_8bit | match_16bit);
2866                         if (am.op_type == ia32_AddrModeS) {
2867                                 /* Cmp(AM, 0) */
2868                                 ir_node *imm_zero = try_create_Immediate(right, 0);
2869                                 if (get_mode_size_bits(cmp_mode) == 8) {
2870                                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2871                                                                        addr->index, addr->mem, am.new_op2,
2872                                                                        imm_zero, am.ins_permuted,
2873                                                                        cmp_unsigned);
2874                                 } else {
2875                                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2876                                                                    addr->index, addr->mem, am.new_op2,
2877                                                                    imm_zero, am.ins_permuted, cmp_unsigned);
2878                                 }
2879                         } else {
2880                                 /* Test(left, left) */
2881                                 if (get_mode_size_bits(cmp_mode) == 8) {
2882                                         new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2883                                                                         addr->index, addr->mem, am.new_op2,
2884                                                                         am.new_op2, am.ins_permuted,
2885                                                                         cmp_unsigned);
2886                                 } else {
2887                                         new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2888                                                                     addr->index, addr->mem, am.new_op2,
2889                                                                     am.new_op2, am.ins_permuted,
2890                                                                     cmp_unsigned);
2891                                 }
2892                         }
2893                 }
2894         } else {
2895                 /* Cmp(left, right) */
2896                 match_arguments(&am, block, left, right, NULL,
2897                                 match_commutative | match_am | match_8bit_am |
2898                                 match_16bit_am | match_am_and_immediates |
2899                                 match_immediate | match_8bit | match_16bit);
2900                 if (get_mode_size_bits(cmp_mode) == 8) {
2901                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2902                                                        addr->index, addr->mem, am.new_op1,
2903                                                        am.new_op2, am.ins_permuted,
2904                                                        cmp_unsigned);
2905                 } else {
2906                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2907                                                    addr->index, addr->mem, am.new_op1,
2908                                                    am.new_op2, am.ins_permuted, cmp_unsigned);
2909                 }
2910         }
2911         set_am_attributes(new_node, &am);
2912         assert(cmp_mode != NULL);
2913         set_ia32_ls_mode(new_node, cmp_mode);
2914
2915         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2916
2917         new_node = fix_mem_proj(new_node, &am);
2918
2919         return new_node;
2920 }
2921
2922 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
2923                             pn_Cmp pnc)
2924 {
2925         ir_graph            *irg           = current_ir_graph;
2926         dbg_info            *dbgi          = get_irn_dbg_info(node);
2927         ir_node             *block         = get_nodes_block(node);
2928         ir_node             *new_block     = be_transform_node(block);
2929         ir_node             *val_true      = get_Psi_val(node, 0);
2930         ir_node             *val_false     = get_Psi_default(node);
2931         ir_node             *new_node;
2932         match_flags_t        match_flags;
2933         ia32_address_mode_t  am;
2934         ia32_address_t      *addr;
2935
2936         assert(ia32_cg_config.use_cmov);
2937         assert(mode_needs_gp_reg(get_irn_mode(val_true)));
2938
2939         addr = &am.addr;
2940
2941         match_flags = match_commutative | match_am | match_16bit_am |
2942                       match_mode_neutral;
2943
2944         match_arguments(&am, block, val_false, val_true, flags, match_flags);
2945
2946         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2947                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2948                                     am.ins_permuted, pnc);
2949         set_am_attributes(new_node, &am);
2950
2951         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2952
2953         new_node = fix_mem_proj(new_node, &am);
2954
2955         return new_node;
2956 }
2957
2958
2959
2960 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2961                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2962                                  int ins_permuted)
2963 {
2964         ir_graph *irg   = current_ir_graph;
2965         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2966         ir_node  *nomem = new_NoMem();
2967         ir_mode  *mode  = get_irn_mode(orig_node);
2968         ir_node  *new_node;
2969
2970         new_node = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2971         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2972
2973         /* we might need to conv the result up */
2974         if(get_mode_size_bits(mode) > 8) {
2975                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2976                                                     nomem, new_node, mode_Bu);
2977                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2978         }
2979
2980         return new_node;
2981 }
2982
2983 /**
2984  * Transforms a Psi node into CMov.
2985  *
2986  * @return The transformed node.
2987  */
2988 static ir_node *gen_Psi(ir_node *node)
2989 {
2990         dbg_info *dbgi        = get_irn_dbg_info(node);
2991         ir_node  *block       = get_nodes_block(node);
2992         ir_node  *new_block   = be_transform_node(block);
2993         ir_node  *psi_true    = get_Psi_val(node, 0);
2994         ir_node  *psi_default = get_Psi_default(node);
2995         ir_node  *cond        = get_Psi_cond(node, 0);
2996         ir_node  *flags       = NULL;
2997         ir_node  *new_node;
2998         pn_Cmp    pnc;
2999
3000         assert(get_Psi_n_conds(node) == 1);
3001         assert(get_irn_mode(cond) == mode_b);
3002         assert(mode_needs_gp_reg(get_irn_mode(node)));
3003
3004         flags = get_flags_node(cond, &pnc);
3005
3006         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
3007                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, 0);
3008         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
3009                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, 1);
3010         } else {
3011                 new_node = create_CMov(node, cond, flags, pnc);
3012         }
3013         return new_node;
3014 }
3015
3016
3017 /**
3018  * Create a conversion from x87 state register to general purpose.
3019  */
3020 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
3021         ir_node         *block      = be_transform_node(get_nodes_block(node));
3022         ir_node         *op         = get_Conv_op(node);
3023         ir_node         *new_op     = be_transform_node(op);
3024         ia32_code_gen_t *cg         = env_cg;
3025         ir_graph        *irg        = current_ir_graph;
3026         dbg_info        *dbgi       = get_irn_dbg_info(node);
3027         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
3028         ir_mode         *mode       = get_irn_mode(node);
3029         ir_node         *fist, *load, *mem;
3030
3031         mem = gen_vfist(dbgi, irg, block, get_irg_frame(irg), noreg, new_NoMem(), new_op, &fist);
3032         set_irn_pinned(fist, op_pin_state_floats);
3033         set_ia32_use_frame(fist);
3034         set_ia32_op_type(fist, ia32_AddrModeD);
3035
3036         assert(get_mode_size_bits(mode) <= 32);
3037         /* exception we can only store signed 32 bit integers, so for unsigned
3038            we store a 64bit (signed) integer and load the lower bits */
3039         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
3040                 set_ia32_ls_mode(fist, mode_Ls);
3041         } else {
3042                 set_ia32_ls_mode(fist, mode_Is);
3043         }
3044         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
3045
3046         /* do a Load */
3047         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, mem);
3048
3049         set_irn_pinned(load, op_pin_state_floats);
3050         set_ia32_use_frame(load);
3051         set_ia32_op_type(load, ia32_AddrModeS);
3052         set_ia32_ls_mode(load, mode_Is);
3053         if(get_ia32_ls_mode(fist) == mode_Ls) {
3054                 ia32_attr_t *attr = get_ia32_attr(load);
3055                 attr->data.need_64bit_stackent = 1;
3056         } else {
3057                 ia32_attr_t *attr = get_ia32_attr(load);
3058                 attr->data.need_32bit_stackent = 1;
3059         }
3060         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
3061
3062         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
3063 }
3064
3065 /**
3066  * Creates a x87 strict Conv by placing a Sore and a Load
3067  */
3068 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
3069 {
3070         ir_node  *block    = get_nodes_block(node);
3071         ir_graph *irg      = current_ir_graph;
3072         dbg_info *dbgi     = get_irn_dbg_info(node);
3073         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3074         ir_node  *nomem    = new_NoMem();
3075         ir_node  *frame    = get_irg_frame(irg);
3076         ir_node  *store, *load;
3077         ir_node  *new_node;
3078
3079         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
3080                                  tgt_mode);
3081         set_ia32_use_frame(store);
3082         set_ia32_op_type(store, ia32_AddrModeD);
3083         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
3084
3085         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
3086                                 tgt_mode);
3087         set_ia32_use_frame(load);
3088         set_ia32_op_type(load, ia32_AddrModeS);
3089         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
3090
3091         new_node = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
3092         return new_node;
3093 }
3094
3095 /**
3096  * Create a conversion from general purpose to x87 register
3097  */
3098 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
3099         ir_node  *src_block = get_nodes_block(node);
3100         ir_node  *block     = be_transform_node(src_block);
3101         ir_graph *irg       = current_ir_graph;
3102         dbg_info *dbgi      = get_irn_dbg_info(node);
3103         ir_node  *op        = get_Conv_op(node);
3104         ir_node  *new_op    = NULL;
3105         ir_node  *noreg;
3106         ir_node  *nomem;
3107         ir_mode  *mode;
3108         ir_mode  *store_mode;
3109         ir_node  *fild;
3110         ir_node  *store;
3111         ir_node  *new_node;
3112         int       src_bits;
3113
3114         /* fild can use source AM if the operand is a signed 32bit integer */
3115         if (src_mode == mode_Is) {
3116                 ia32_address_mode_t am;
3117
3118                 match_arguments(&am, src_block, NULL, op, NULL,
3119                                 match_am | match_try_am);
3120                 if (am.op_type == ia32_AddrModeS) {
3121                         ia32_address_t *addr = &am.addr;
3122
3123                         fild     = new_rd_ia32_vfild(dbgi, irg, block, addr->base,
3124                                                      addr->index, addr->mem);
3125                         new_node = new_r_Proj(irg, block, fild, mode_vfp,
3126                                               pn_ia32_vfild_res);
3127
3128                         set_am_attributes(fild, &am);
3129                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
3130
3131                         fix_mem_proj(fild, &am);
3132
3133                         return new_node;
3134                 }
3135         }
3136         if(new_op == NULL) {
3137                 new_op = be_transform_node(op);
3138         }
3139
3140         noreg  = ia32_new_NoReg_gp(env_cg);
3141         nomem  = new_NoMem();
3142         mode   = get_irn_mode(op);
3143
3144         /* first convert to 32 bit signed if necessary */
3145         src_bits = get_mode_size_bits(src_mode);
3146         if (src_bits == 8) {
3147                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
3148                                                   new_op, src_mode);
3149                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3150                 mode = mode_Is;
3151         } else if (src_bits < 32) {
3152                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
3153                                               new_op, src_mode);
3154                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3155                 mode = mode_Is;
3156         }
3157
3158         assert(get_mode_size_bits(mode) == 32);
3159
3160         /* do a store */
3161         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
3162                                   new_op);
3163
3164         set_ia32_use_frame(store);
3165         set_ia32_op_type(store, ia32_AddrModeD);
3166         set_ia32_ls_mode(store, mode_Iu);
3167
3168         /* exception for 32bit unsigned, do a 64bit spill+load */
3169         if(!mode_is_signed(mode)) {
3170                 ir_node *in[2];
3171                 /* store a zero */
3172                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
3173
3174                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
3175                                                         get_irg_frame(irg), noreg, nomem,
3176                                                         zero_const);
3177
3178                 set_ia32_use_frame(zero_store);
3179                 set_ia32_op_type(zero_store, ia32_AddrModeD);
3180                 add_ia32_am_offs_int(zero_store, 4);
3181                 set_ia32_ls_mode(zero_store, mode_Iu);
3182
3183                 in[0] = zero_store;
3184                 in[1] = store;
3185
3186                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
3187                 store_mode = mode_Ls;
3188         } else {
3189                 store_mode = mode_Is;
3190         }
3191
3192         /* do a fild */
3193         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
3194
3195         set_ia32_use_frame(fild);
3196         set_ia32_op_type(fild, ia32_AddrModeS);
3197         set_ia32_ls_mode(fild, store_mode);
3198
3199         new_node = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
3200
3201         return new_node;
3202 }
3203
3204 /**
3205  * Create a conversion from one integer mode into another one
3206  */
3207 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
3208                                 dbg_info *dbgi, ir_node *block, ir_node *op,
3209                                 ir_node *node)
3210 {
3211         ir_graph *irg       = current_ir_graph;
3212         int       src_bits  = get_mode_size_bits(src_mode);
3213         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3214         ir_node  *new_block = be_transform_node(block);
3215         ir_node  *new_node;
3216         ir_mode  *smaller_mode;
3217         int       smaller_bits;
3218         ia32_address_mode_t  am;
3219         ia32_address_t      *addr = &am.addr;
3220
3221         (void) node;
3222         if (src_bits < tgt_bits) {
3223                 smaller_mode = src_mode;
3224                 smaller_bits = src_bits;
3225         } else {
3226                 smaller_mode = tgt_mode;
3227                 smaller_bits = tgt_bits;
3228         }
3229
3230 #ifdef DEBUG_libfirm
3231         if(is_Const(op)) {
3232                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
3233                            op);
3234         }
3235 #endif
3236
3237         match_arguments(&am, block, NULL, op, NULL,
3238                         match_8bit | match_16bit |
3239                         match_am | match_8bit_am | match_16bit_am);
3240         if (smaller_bits == 8) {
3241                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
3242                                                     addr->index, addr->mem, am.new_op2,
3243                                                     smaller_mode);
3244         } else {
3245                 new_node = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
3246                                                 addr->index, addr->mem, am.new_op2,
3247                                                 smaller_mode);
3248         }
3249         set_am_attributes(new_node, &am);
3250         /* match_arguments assume that out-mode = in-mode, this isn't true here
3251          * so fix it */
3252         set_ia32_ls_mode(new_node, smaller_mode);
3253         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3254         new_node = fix_mem_proj(new_node, &am);
3255         return new_node;
3256 }
3257
3258 /**
3259  * Transforms a Conv node.
3260  *
3261  * @return The created ia32 Conv node
3262  */
3263 static ir_node *gen_Conv(ir_node *node) {
3264         ir_node  *block     = get_nodes_block(node);
3265         ir_node  *new_block = be_transform_node(block);
3266         ir_node  *op        = get_Conv_op(node);
3267         ir_node  *new_op    = NULL;
3268         ir_graph *irg       = current_ir_graph;
3269         dbg_info *dbgi      = get_irn_dbg_info(node);
3270         ir_mode  *src_mode  = get_irn_mode(op);
3271         ir_mode  *tgt_mode  = get_irn_mode(node);
3272         int       src_bits  = get_mode_size_bits(src_mode);
3273         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3274         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3275         ir_node  *nomem     = new_rd_NoMem(irg);
3276         ir_node  *res       = NULL;
3277
3278         if (src_mode == mode_b) {
3279                 assert(mode_is_int(tgt_mode) || mode_is_reference(tgt_mode));
3280                 /* nothing to do, we already model bools as 0/1 ints */
3281                 return be_transform_node(op);
3282         }
3283
3284         if (src_mode == tgt_mode) {
3285                 if (get_Conv_strict(node)) {
3286                         if (ia32_cg_config.use_sse2) {
3287                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
3288                                 return be_transform_node(op);
3289                         }
3290                 } else {
3291                         /* this should be optimized already, but who knows... */
3292                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
3293                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3294                         return be_transform_node(op);
3295                 }
3296         }
3297
3298         if (mode_is_float(src_mode)) {
3299                 new_op = be_transform_node(op);
3300                 /* we convert from float ... */
3301                 if (mode_is_float(tgt_mode)) {
3302                         if(src_mode == mode_E && tgt_mode == mode_D
3303                                         && !get_Conv_strict(node)) {
3304                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3305                                 return new_op;
3306                         }
3307
3308                         /* ... to float */
3309                         if (ia32_cg_config.use_sse2) {
3310                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3311                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
3312                                                              nomem, new_op);
3313                                 set_ia32_ls_mode(res, tgt_mode);
3314                         } else {
3315                                 if(get_Conv_strict(node)) {
3316                                         res = gen_x87_strict_conv(tgt_mode, new_op);
3317                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3318                                         return res;
3319                                 }
3320                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3321                                 return new_op;
3322                         }
3323                 } else {
3324                         /* ... to int */
3325                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3326                         if (ia32_cg_config.use_sse2) {
3327                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
3328                                                             nomem, new_op);
3329                                 set_ia32_ls_mode(res, src_mode);
3330                         } else {
3331                                 return gen_x87_fp_to_gp(node);
3332                         }
3333                 }
3334         } else {
3335                 /* we convert from int ... */
3336                 if (mode_is_float(tgt_mode)) {
3337                         /* ... to float */
3338                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3339                         if (ia32_cg_config.use_sse2) {
3340                                 new_op = be_transform_node(op);
3341                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
3342                                                             nomem, new_op);
3343                                 set_ia32_ls_mode(res, tgt_mode);
3344                         } else {
3345                                 res = gen_x87_gp_to_fp(node, src_mode);
3346                                 if(get_Conv_strict(node)) {
3347                                         res = gen_x87_strict_conv(tgt_mode, res);
3348                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
3349                                                            ia32_get_old_node_name(env_cg, node));
3350                                 }
3351                                 return res;
3352                         }
3353                 } else if(tgt_mode == mode_b) {
3354                         /* mode_b lowering already took care that we only have 0/1 values */
3355                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3356                             src_mode, tgt_mode));
3357                         return be_transform_node(op);
3358                 } else {
3359                         /* to int */
3360                         if (src_bits == tgt_bits) {
3361                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3362                                     src_mode, tgt_mode));
3363                                 return be_transform_node(op);
3364                         }
3365
3366                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3367                         return res;
3368                 }
3369         }
3370
3371         return res;
3372 }
3373
3374 static int check_immediate_constraint(long val, char immediate_constraint_type)
3375 {
3376         switch (immediate_constraint_type) {
3377         case 0:
3378                 return 1;
3379         case 'I':
3380                 return val >= 0 && val <= 32;
3381         case 'J':
3382                 return val >= 0 && val <= 63;
3383         case 'K':
3384                 return val >= -128 && val <= 127;
3385         case 'L':
3386                 return val == 0xff || val == 0xffff;
3387         case 'M':
3388                 return val >= 0 && val <= 3;
3389         case 'N':
3390                 return val >= 0 && val <= 255;
3391         case 'O':
3392                 return val >= 0 && val <= 127;
3393         default:
3394                 break;
3395         }
3396         panic("Invalid immediate constraint found");
3397         return 0;
3398 }
3399
3400 static ir_node *try_create_Immediate(ir_node *node,
3401                                      char immediate_constraint_type)
3402 {
3403         int          minus         = 0;
3404         tarval      *offset        = NULL;
3405         int          offset_sign   = 0;
3406         long         val = 0;
3407         ir_entity   *symconst_ent  = NULL;
3408         int          symconst_sign = 0;
3409         ir_mode     *mode;
3410         ir_node     *cnst          = NULL;
3411         ir_node     *symconst      = NULL;
3412         ir_node     *new_node;
3413
3414         mode = get_irn_mode(node);
3415         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
3416                 return NULL;
3417         }
3418
3419         if(is_Minus(node)) {
3420                 minus = 1;
3421                 node  = get_Minus_op(node);
3422         }
3423
3424         if(is_Const(node)) {
3425                 cnst        = node;
3426                 symconst    = NULL;
3427                 offset_sign = minus;
3428         } else if(is_SymConst(node)) {
3429                 cnst          = NULL;
3430                 symconst      = node;
3431                 symconst_sign = minus;
3432         } else if(is_Add(node)) {
3433                 ir_node *left  = get_Add_left(node);
3434                 ir_node *right = get_Add_right(node);
3435                 if(is_Const(left) && is_SymConst(right)) {
3436                         cnst          = left;
3437                         symconst      = right;
3438                         symconst_sign = minus;
3439                         offset_sign   = minus;
3440                 } else if(is_SymConst(left) && is_Const(right)) {
3441                         cnst          = right;
3442                         symconst      = left;
3443                         symconst_sign = minus;
3444                         offset_sign   = minus;
3445                 }
3446         } else if(is_Sub(node)) {
3447                 ir_node *left  = get_Sub_left(node);
3448                 ir_node *right = get_Sub_right(node);
3449                 if(is_Const(left) && is_SymConst(right)) {
3450                         cnst          = left;
3451                         symconst      = right;
3452                         symconst_sign = !minus;
3453                         offset_sign   = minus;
3454                 } else if(is_SymConst(left) && is_Const(right)) {
3455                         cnst          = right;
3456                         symconst      = left;
3457                         symconst_sign = minus;
3458                         offset_sign   = !minus;
3459                 }
3460         } else {
3461                 return NULL;
3462         }
3463
3464         if(cnst != NULL) {
3465                 offset = get_Const_tarval(cnst);
3466                 if(tarval_is_long(offset)) {
3467                         val = get_tarval_long(offset);
3468                 } else {
3469                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
3470                                    "long?\n", cnst);
3471                         return NULL;
3472                 }
3473
3474                 if(!check_immediate_constraint(val, immediate_constraint_type))
3475                         return NULL;
3476         }
3477         if(symconst != NULL) {
3478                 if(immediate_constraint_type != 0) {
3479                         /* we need full 32bits for symconsts */
3480                         return NULL;
3481                 }
3482
3483                 /* unfortunately the assembler/linker doesn't support -symconst */
3484                 if(symconst_sign)
3485                         return NULL;
3486
3487                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
3488                         return NULL;
3489                 symconst_ent = get_SymConst_entity(symconst);
3490         }
3491         if(cnst == NULL && symconst == NULL)
3492                 return NULL;
3493
3494         if(offset_sign && offset != NULL) {
3495                 offset = tarval_neg(offset);
3496         }
3497
3498         new_node = create_Immediate(symconst_ent, symconst_sign, val);
3499
3500         return new_node;
3501 }
3502
3503 static ir_node *create_immediate_or_transform(ir_node *node,
3504                                               char immediate_constraint_type)
3505 {
3506         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
3507         if (new_node == NULL) {
3508                 new_node = be_transform_node(node);
3509         }
3510         return new_node;
3511 }
3512
3513 static const arch_register_req_t no_register_req = {
3514         arch_register_req_type_none,
3515         NULL,                         /* regclass */
3516         NULL,                         /* limit bitset */
3517         0,                            /* same pos */
3518         0                             /* different pos */
3519 };
3520
3521 /**
3522  * An assembler constraint.
3523  */
3524 typedef struct constraint_t constraint_t;
3525 struct constraint_t {
3526         int                         is_in;
3527         int                         n_outs;
3528         const arch_register_req_t **out_reqs;
3529
3530         const arch_register_req_t  *req;
3531         unsigned                    immediate_possible;
3532         char                        immediate_type;
3533 };
3534
3535 static void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
3536 {
3537         int                          immediate_possible = 0;
3538         char                         immediate_type     = 0;
3539         unsigned                     limited            = 0;
3540         const arch_register_class_t *cls                = NULL;
3541         ir_graph                    *irg = current_ir_graph;
3542         struct obstack              *obst = get_irg_obstack(irg);
3543         arch_register_req_t         *req;
3544         unsigned                    *limited_ptr = NULL;
3545         int                          p;
3546         int                          same_as = -1;
3547
3548         /* TODO: replace all the asserts with nice error messages */
3549
3550         if(*c == 0) {
3551                 /* a memory constraint: no need to do anything in backend about it
3552                  * (the dependencies are already respected by the memory edge of
3553                  * the node) */
3554                 constraint->req = &no_register_req;
3555                 return;
3556         }
3557
3558         while(*c != 0) {
3559                 switch(*c) {
3560                 case ' ':
3561                 case '\t':
3562                 case '\n':
3563                         break;
3564
3565                 case 'a':
3566                         assert(cls == NULL ||
3567                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3568                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3569                         limited |= 1 << REG_EAX;
3570                         break;
3571                 case 'b':
3572                         assert(cls == NULL ||
3573                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3574                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3575                         limited |= 1 << REG_EBX;
3576                         break;
3577                 case 'c':
3578                         assert(cls == NULL ||
3579                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3580                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3581                         limited |= 1 << REG_ECX;
3582                         break;
3583                 case 'd':
3584                         assert(cls == NULL ||
3585                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3586                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3587                         limited |= 1 << REG_EDX;
3588                         break;
3589                 case 'D':
3590                         assert(cls == NULL ||
3591                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3592                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3593                         limited |= 1 << REG_EDI;
3594                         break;
3595                 case 'S':
3596                         assert(cls == NULL ||
3597                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3598                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3599                         limited |= 1 << REG_ESI;
3600                         break;
3601                 case 'Q':
3602                 case 'q': /* q means lower part of the regs only, this makes no
3603                                    * difference to Q for us (we only assigne whole registers) */
3604                         assert(cls == NULL ||
3605                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3606                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3607                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3608                                    1 << REG_EDX;
3609                         break;
3610                 case 'A':
3611                         assert(cls == NULL ||
3612                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3613                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3614                         limited |= 1 << REG_EAX | 1 << REG_EDX;
3615                         break;
3616                 case 'l':
3617                         assert(cls == NULL ||
3618                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3619                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3620                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3621                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
3622                                    1 << REG_EBP;
3623                         break;
3624
3625                 case 'R':
3626                 case 'r':
3627                 case 'p':
3628                         assert(cls == NULL);
3629                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3630                         break;
3631
3632                 case 'f':
3633                 case 't':
3634                 case 'u':
3635                         /* TODO: mark values so the x87 simulator knows about t and u */
3636                         assert(cls == NULL);
3637                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3638                         break;
3639
3640                 case 'Y':
3641                 case 'x':
3642                         assert(cls == NULL);
3643                         /* TODO: check that sse2 is supported */
3644                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3645                         break;
3646
3647                 case 'I':
3648                 case 'J':
3649                 case 'K':
3650                 case 'L':
3651                 case 'M':
3652                 case 'N':
3653                 case 'O':
3654                         assert(!immediate_possible);
3655                         immediate_possible = 1;
3656                         immediate_type     = *c;
3657                         break;
3658                 case 'n':
3659                 case 'i':
3660                         assert(!immediate_possible);
3661                         immediate_possible = 1;
3662                         break;
3663
3664                 case 'g':
3665                         assert(!immediate_possible && cls == NULL);
3666                         immediate_possible = 1;
3667                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3668                         break;
3669
3670                 case '0':
3671                 case '1':
3672                 case '2':
3673                 case '3':
3674                 case '4':
3675                 case '5':
3676                 case '6':
3677                 case '7':
3678                 case '8':
3679                 case '9':
3680                         assert(constraint->is_in && "can only specify same constraint "
3681                                "on input");
3682
3683                         sscanf(c, "%d%n", &same_as, &p);
3684                         if(same_as >= 0) {
3685                                 c += p;
3686                                 continue;
3687                         }
3688                         break;
3689
3690                 case 'm':
3691                         /* memory constraint no need to do anything in backend about it
3692                          * (the dependencies are already respected by the memory edge of
3693                          * the node) */
3694                         constraint->req    = &no_register_req;
3695                         return;
3696
3697                 case 'E': /* no float consts yet */
3698                 case 'F': /* no float consts yet */
3699                 case 's': /* makes no sense on x86 */
3700                 case 'X': /* we can't support that in firm */
3701                 case 'o':
3702                 case 'V':
3703                 case '<': /* no autodecrement on x86 */
3704                 case '>': /* no autoincrement on x86 */
3705                 case 'C': /* sse constant not supported yet */
3706                 case 'G': /* 80387 constant not supported yet */
3707                 case 'y': /* we don't support mmx registers yet */
3708                 case 'Z': /* not available in 32 bit mode */
3709                 case 'e': /* not available in 32 bit mode */
3710                         panic("unsupported asm constraint '%c' found in (%+F)",
3711                               *c, current_ir_graph);
3712                         break;
3713                 default:
3714                         panic("unknown asm constraint '%c' found in (%+F)", *c,
3715                               current_ir_graph);
3716                         break;
3717                 }
3718                 ++c;
3719         }
3720
3721         if(same_as >= 0) {
3722                 const arch_register_req_t *other_constr;
3723
3724                 assert(cls == NULL && "same as and register constraint not supported");
3725                 assert(!immediate_possible && "same as and immediate constraint not "
3726                        "supported");
3727                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3728                        "same_as constraint");
3729
3730                 other_constr         = constraint->out_reqs[same_as];
3731
3732                 req                  = obstack_alloc(obst, sizeof(req[0]));
3733                 req->cls             = other_constr->cls;
3734                 req->type            = arch_register_req_type_should_be_same;
3735                 req->limited         = NULL;
3736                 req->other_same      = 1U << pos;
3737                 req->other_different = 0;
3738
3739                 /* switch constraints. This is because in firm we have same_as
3740                  * constraints on the output constraints while in the gcc asm syntax
3741                  * they are specified on the input constraints */
3742                 constraint->req               = other_constr;
3743                 constraint->out_reqs[same_as] = req;
3744                 constraint->immediate_possible = 0;
3745                 return;
3746         }
3747
3748         if(immediate_possible && cls == NULL) {
3749                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3750         }
3751         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3752         assert(cls != NULL);
3753
3754         if(immediate_possible) {
3755                 assert(constraint->is_in
3756                        && "immediate make no sense for output constraints");
3757         }
3758         /* todo: check types (no float input on 'r' constrained in and such... */
3759
3760         if(limited != 0) {
3761                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3762                 limited_ptr  = (unsigned*) (req+1);
3763         } else {
3764                 req = obstack_alloc(obst, sizeof(req[0]));
3765         }
3766         memset(req, 0, sizeof(req[0]));
3767
3768         if(limited != 0) {
3769                 req->type    = arch_register_req_type_limited;
3770                 *limited_ptr = limited;
3771                 req->limited = limited_ptr;
3772         } else {
3773                 req->type    = arch_register_req_type_normal;
3774         }
3775         req->cls = cls;
3776
3777         constraint->req                = req;
3778         constraint->immediate_possible = immediate_possible;
3779         constraint->immediate_type     = immediate_type;
3780 }
3781
3782 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3783                           const char *clobber)
3784 {
3785         ir_graph                    *irg  = get_irn_irg(node);
3786         struct obstack              *obst = get_irg_obstack(irg);
3787         const arch_register_t       *reg  = NULL;
3788         int                          c;
3789         size_t                       r;
3790         arch_register_req_t         *req;
3791         const arch_register_class_t *cls;
3792         unsigned                    *limited;
3793
3794         (void) pos;
3795
3796         /* TODO: construct a hashmap instead of doing linear search for clobber
3797          * register */
3798         for(c = 0; c < N_CLASSES; ++c) {
3799                 cls = & ia32_reg_classes[c];
3800                 for(r = 0; r < cls->n_regs; ++r) {
3801                         const arch_register_t *temp_reg = arch_register_for_index(cls, r);
3802                         if(strcmp(temp_reg->name, clobber) == 0
3803                                         || (c == CLASS_ia32_gp && strcmp(temp_reg->name+1, clobber) == 0)) {
3804                                 reg = temp_reg;
3805                                 break;
3806                         }
3807                 }
3808                 if(reg != NULL)
3809                         break;
3810         }
3811         if(reg == NULL) {
3812                 panic("Register '%s' mentioned in asm clobber is unknown\n", clobber);
3813                 return;
3814         }
3815
3816         assert(reg->index < 32);
3817
3818         limited  = obstack_alloc(obst, sizeof(limited[0]));
3819         *limited = 1 << reg->index;
3820
3821         req          = obstack_alloc(obst, sizeof(req[0]));
3822         memset(req, 0, sizeof(req[0]));
3823         req->type    = arch_register_req_type_limited;
3824         req->cls     = cls;
3825         req->limited = limited;
3826
3827         constraint->req                = req;
3828         constraint->immediate_possible = 0;
3829         constraint->immediate_type     = 0;
3830 }
3831
3832 static int is_memory_op(const ir_asm_constraint *constraint)
3833 {
3834         ident      *id  = constraint->constraint;
3835         const char *str = get_id_str(id);
3836         const char *c;
3837
3838         for(c = str; *c != '\0'; ++c) {
3839                 if(*c == 'm')
3840                         return 1;
3841         }
3842
3843         return 0;
3844 }
3845
3846 /**
3847  * generates code for a ASM node
3848  */
3849 static ir_node *gen_ASM(ir_node *node)
3850 {
3851         int                         i, arity;
3852         ir_graph                   *irg       = current_ir_graph;
3853         ir_node                    *block     = get_nodes_block(node);
3854         ir_node                    *new_block = be_transform_node(block);
3855         dbg_info                   *dbgi      = get_irn_dbg_info(node);
3856         ir_node                   **in;
3857         ir_node                    *new_node;
3858         int                         out_arity;
3859         int                         n_out_constraints;
3860         int                         n_clobbers;
3861         const arch_register_req_t **out_reg_reqs;
3862         const arch_register_req_t **in_reg_reqs;
3863         ia32_asm_reg_t             *register_map;
3864         unsigned                    reg_map_size = 0;
3865         struct obstack             *obst;
3866         const ir_asm_constraint    *in_constraints;
3867         const ir_asm_constraint    *out_constraints;
3868         ident                     **clobbers;
3869         constraint_t                parsed_constraint;
3870
3871         arity = get_irn_arity(node);
3872         in    = alloca(arity * sizeof(in[0]));
3873         memset(in, 0, arity * sizeof(in[0]));
3874
3875         n_out_constraints = get_ASM_n_output_constraints(node);
3876         n_clobbers        = get_ASM_n_clobbers(node);
3877         out_arity         = n_out_constraints + n_clobbers;
3878         /* hack to keep space for mem proj */
3879         if(n_clobbers > 0)
3880                 out_arity += 1;
3881
3882         in_constraints  = get_ASM_input_constraints(node);
3883         out_constraints = get_ASM_output_constraints(node);
3884         clobbers        = get_ASM_clobbers(node);
3885
3886         /* construct output constraints */
3887         obst         = get_irg_obstack(irg);
3888         out_reg_reqs = obstack_alloc(obst, out_arity * sizeof(out_reg_reqs[0]));
3889         parsed_constraint.out_reqs = out_reg_reqs;
3890         parsed_constraint.n_outs   = n_out_constraints;
3891         parsed_constraint.is_in    = 0;
3892
3893         for(i = 0; i < out_arity; ++i) {
3894                 const char   *c;
3895
3896                 if(i < n_out_constraints) {
3897                         const ir_asm_constraint *constraint = &out_constraints[i];
3898                         c = get_id_str(constraint->constraint);
3899                         parse_asm_constraint(i, &parsed_constraint, c);
3900
3901                         if(constraint->pos > reg_map_size)
3902                                 reg_map_size = constraint->pos;
3903
3904                         out_reg_reqs[i] = parsed_constraint.req;
3905                 } else if(i < out_arity - 1) {
3906                         ident *glob_id = clobbers [i - n_out_constraints];
3907                         assert(glob_id != NULL);
3908                         c = get_id_str(glob_id);
3909                         parse_clobber(node, i, &parsed_constraint, c);
3910
3911                         out_reg_reqs[i+1] = parsed_constraint.req;
3912                 }
3913         }
3914         if(n_clobbers > 1)
3915                 out_reg_reqs[n_out_constraints] = &no_register_req;
3916
3917         /* construct input constraints */
3918         in_reg_reqs = obstack_alloc(obst, arity * sizeof(in_reg_reqs[0]));
3919         parsed_constraint.is_in = 1;
3920         for(i = 0; i < arity; ++i) {
3921                 const ir_asm_constraint   *constraint = &in_constraints[i];
3922                 ident                     *constr_id  = constraint->constraint;
3923                 const char                *c          = get_id_str(constr_id);
3924
3925                 parse_asm_constraint(i, &parsed_constraint, c);
3926                 in_reg_reqs[i] = parsed_constraint.req;
3927
3928                 if(constraint->pos > reg_map_size)
3929                         reg_map_size = constraint->pos;
3930
3931                 if(parsed_constraint.immediate_possible) {
3932                         ir_node *pred      = get_irn_n(node, i);
3933                         char     imm_type  = parsed_constraint.immediate_type;
3934                         ir_node *immediate = try_create_Immediate(pred, imm_type);
3935
3936                         if(immediate != NULL) {
3937                                 in[i] = immediate;
3938                         }
3939                 }
3940         }
3941         reg_map_size++;
3942
3943         register_map = NEW_ARR_D(ia32_asm_reg_t, obst, reg_map_size);
3944         memset(register_map, 0, reg_map_size * sizeof(register_map[0]));
3945
3946         for(i = 0; i < n_out_constraints; ++i) {
3947                 const ir_asm_constraint *constraint = &out_constraints[i];
3948                 unsigned                 pos        = constraint->pos;
3949
3950                 assert(pos < reg_map_size);
3951                 register_map[pos].use_input = 0;
3952                 register_map[pos].valid     = 1;
3953                 register_map[pos].memory    = is_memory_op(constraint);
3954                 register_map[pos].inout_pos = i;
3955                 register_map[pos].mode      = constraint->mode;
3956         }
3957
3958         /* transform inputs */
3959         for(i = 0; i < arity; ++i) {
3960                 const ir_asm_constraint *constraint = &in_constraints[i];
3961                 unsigned                 pos        = constraint->pos;
3962                 ir_node                 *pred       = get_irn_n(node, i);
3963                 ir_node                 *transformed;
3964
3965                 assert(pos < reg_map_size);
3966                 register_map[pos].use_input = 1;
3967                 register_map[pos].valid     = 1;
3968                 register_map[pos].memory    = is_memory_op(constraint);
3969                 register_map[pos].inout_pos = i;
3970                 register_map[pos].mode      = constraint->mode;
3971
3972                 if(in[i] != NULL)
3973                         continue;
3974
3975                 transformed = be_transform_node(pred);
3976                 in[i]       = transformed;
3977         }
3978
3979         new_node = new_rd_ia32_Asm(dbgi, irg, new_block, arity, in, out_arity,
3980                                    get_ASM_text(node), register_map);
3981
3982         set_ia32_out_req_all(new_node, out_reg_reqs);
3983         set_ia32_in_req_all(new_node, in_reg_reqs);
3984
3985         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3986
3987         return new_node;
3988 }
3989
3990 /**
3991  * Transforms a FrameAddr into an ia32 Add.
3992  */
3993 static ir_node *gen_be_FrameAddr(ir_node *node) {
3994         ir_node  *block  = be_transform_node(get_nodes_block(node));
3995         ir_node  *op     = be_get_FrameAddr_frame(node);
3996         ir_node  *new_op = be_transform_node(op);
3997         ir_graph *irg    = current_ir_graph;
3998         dbg_info *dbgi   = get_irn_dbg_info(node);
3999         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
4000         ir_node  *new_node;
4001
4002         new_node = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
4003         set_ia32_frame_ent(new_node, arch_get_frame_entity(env_cg->arch_env, node));
4004         set_ia32_use_frame(new_node);
4005
4006         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4007
4008         return new_node;
4009 }
4010
4011 /**
4012  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
4013  */
4014 static ir_node *gen_be_Return(ir_node *node) {
4015         ir_graph  *irg     = current_ir_graph;
4016         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
4017         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
4018         ir_entity *ent     = get_irg_entity(irg);
4019         ir_type   *tp      = get_entity_type(ent);
4020         dbg_info  *dbgi;
4021         ir_node   *block;
4022         ir_type   *res_type;
4023         ir_mode   *mode;
4024         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
4025         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
4026         ir_node   *noreg;
4027         ir_node   **in;
4028         int       pn_ret_val, pn_ret_mem, arity, i;
4029
4030         assert(ret_val != NULL);
4031         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
4032                 return be_duplicate_node(node);
4033         }
4034
4035         res_type = get_method_res_type(tp, 0);
4036
4037         if (! is_Primitive_type(res_type)) {
4038                 return be_duplicate_node(node);
4039         }
4040
4041         mode = get_type_mode(res_type);
4042         if (! mode_is_float(mode)) {
4043                 return be_duplicate_node(node);
4044         }
4045
4046         assert(get_method_n_ress(tp) == 1);
4047
4048         pn_ret_val = get_Proj_proj(ret_val);
4049         pn_ret_mem = get_Proj_proj(ret_mem);
4050
4051         /* get the Barrier */
4052         barrier = get_Proj_pred(ret_val);
4053
4054         /* get result input of the Barrier */
4055         ret_val     = get_irn_n(barrier, pn_ret_val);
4056         new_ret_val = be_transform_node(ret_val);
4057
4058         /* get memory input of the Barrier */
4059         ret_mem     = get_irn_n(barrier, pn_ret_mem);
4060         new_ret_mem = be_transform_node(ret_mem);
4061
4062         frame = get_irg_frame(irg);
4063
4064         dbgi  = get_irn_dbg_info(barrier);
4065         block = be_transform_node(get_nodes_block(barrier));
4066
4067         noreg = ia32_new_NoReg_gp(env_cg);
4068
4069         /* store xmm0 onto stack */
4070         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
4071                                              new_ret_mem, new_ret_val);
4072         set_ia32_ls_mode(sse_store, mode);
4073         set_ia32_op_type(sse_store, ia32_AddrModeD);
4074         set_ia32_use_frame(sse_store);
4075
4076         /* load into x87 register */
4077         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
4078         set_ia32_op_type(fld, ia32_AddrModeS);
4079         set_ia32_use_frame(fld);
4080
4081         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
4082         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
4083
4084         /* create a new barrier */
4085         arity = get_irn_arity(barrier);
4086         in = alloca(arity * sizeof(in[0]));
4087         for (i = 0; i < arity; ++i) {
4088                 ir_node *new_in;
4089
4090                 if (i == pn_ret_val) {
4091                         new_in = fld;
4092                 } else if (i == pn_ret_mem) {
4093                         new_in = mproj;
4094                 } else {
4095                         ir_node *in = get_irn_n(barrier, i);
4096                         new_in = be_transform_node(in);
4097                 }
4098                 in[i] = new_in;
4099         }
4100
4101         new_barrier = new_ir_node(dbgi, irg, block,
4102                                   get_irn_op(barrier), get_irn_mode(barrier),
4103                                   arity, in);
4104         copy_node_attr(barrier, new_barrier);
4105         be_duplicate_deps(barrier, new_barrier);
4106         be_set_transformed_node(barrier, new_barrier);
4107         mark_irn_visited(barrier);
4108
4109         /* transform normally */
4110         return be_duplicate_node(node);
4111 }
4112
4113 /**
4114  * Transform a be_AddSP into an ia32_SubSP.
4115  */
4116 static ir_node *gen_be_AddSP(ir_node *node)
4117 {
4118         ir_node  *sz = get_irn_n(node, be_pos_AddSP_size);
4119         ir_node  *sp = get_irn_n(node, be_pos_AddSP_old_sp);
4120
4121         return gen_binop(node, sp, sz, new_rd_ia32_SubSP, match_am);
4122 }
4123
4124 /**
4125  * Transform a be_SubSP into an ia32_AddSP
4126  */
4127 static ir_node *gen_be_SubSP(ir_node *node)
4128 {
4129         ir_node  *sz = get_irn_n(node, be_pos_SubSP_size);
4130         ir_node  *sp = get_irn_n(node, be_pos_SubSP_old_sp);
4131
4132         return gen_binop(node, sp, sz, new_rd_ia32_AddSP, match_am);
4133 }
4134
4135 /**
4136  * This function just sets the register for the Unknown node
4137  * as this is not done during register allocation because Unknown
4138  * is an "ignore" node.
4139  */
4140 static ir_node *gen_Unknown(ir_node *node) {
4141         ir_mode *mode = get_irn_mode(node);
4142
4143         if (mode_is_float(mode)) {
4144                 if (ia32_cg_config.use_sse2) {
4145                         return ia32_new_Unknown_xmm(env_cg);
4146                 } else {
4147                         /* Unknown nodes are buggy in x87 simulator, use zero for now... */
4148                         ir_graph *irg   = current_ir_graph;
4149                         dbg_info *dbgi  = get_irn_dbg_info(node);
4150                         ir_node  *block = get_irg_start_block(irg);
4151                         ir_node  *ret   = new_rd_ia32_vfldz(dbgi, irg, block);
4152
4153                         /* Const Nodes before the initial IncSP are a bad idea, because
4154                          * they could be spilled and we have no SP ready at that point yet.
4155                          * So add a dependency to the initial frame pointer calculation to
4156                          * avoid that situation.
4157                          */
4158                         add_irn_dep(ret, get_irg_frame(irg));
4159                         return ret;
4160                 }
4161         } else if (mode_needs_gp_reg(mode)) {
4162                 return ia32_new_Unknown_gp(env_cg);
4163         } else {
4164                 panic("unsupported Unknown-Mode");
4165         }
4166         return NULL;
4167 }
4168
4169 /**
4170  * Change some phi modes
4171  */
4172 static ir_node *gen_Phi(ir_node *node) {
4173         ir_node  *block = be_transform_node(get_nodes_block(node));
4174         ir_graph *irg   = current_ir_graph;
4175         dbg_info *dbgi  = get_irn_dbg_info(node);
4176         ir_mode  *mode  = get_irn_mode(node);
4177         ir_node  *phi;
4178
4179         if(mode_needs_gp_reg(mode)) {
4180                 /* we shouldn't have any 64bit stuff around anymore */
4181                 assert(get_mode_size_bits(mode) <= 32);
4182                 /* all integer operations are on 32bit registers now */
4183                 mode = mode_Iu;
4184         } else if(mode_is_float(mode)) {
4185                 if (ia32_cg_config.use_sse2) {
4186                         mode = mode_xmm;
4187                 } else {
4188                         mode = mode_vfp;
4189                 }
4190         }
4191
4192         /* phi nodes allow loops, so we use the old arguments for now
4193          * and fix this later */
4194         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
4195                           get_irn_in(node) + 1);
4196         copy_node_attr(node, phi);
4197         be_duplicate_deps(node, phi);
4198
4199         be_set_transformed_node(node, phi);
4200         be_enqueue_preds(node);
4201
4202         return phi;
4203 }
4204
4205 /**
4206  * Transform IJmp
4207  */
4208 static ir_node *gen_IJmp(ir_node *node)
4209 {
4210         ir_node  *block     = get_nodes_block(node);
4211         ir_node  *new_block = be_transform_node(block);
4212         ir_graph *irg       = current_ir_graph;
4213         dbg_info *dbgi      = get_irn_dbg_info(node);
4214         ir_node  *op        = get_IJmp_target(node);
4215         ir_node  *new_node;
4216         ia32_address_mode_t  am;
4217         ia32_address_t      *addr = &am.addr;
4218
4219         assert(get_irn_mode(op) == mode_P);
4220
4221         match_arguments(&am, block, NULL, op, NULL,
4222                         match_am | match_8bit_am | match_16bit_am |
4223                         match_immediate | match_8bit | match_16bit);
4224
4225         new_node = new_rd_ia32_IJmp(dbgi, irg, new_block, addr->base, addr->index,
4226                                     addr->mem, am.new_op2);
4227         set_am_attributes(new_node, &am);
4228         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4229
4230         new_node = fix_mem_proj(new_node, &am);
4231
4232         return new_node;
4233 }
4234
4235 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
4236                                      ir_node *mem);
4237
4238 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
4239                                       ir_node *val, ir_node *mem);
4240
4241 /**
4242  * Transforms a lowered Load into a "real" one.
4243  */
4244 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
4245 {
4246         ir_node  *block   = be_transform_node(get_nodes_block(node));
4247         ir_node  *ptr     = get_irn_n(node, 0);
4248         ir_node  *new_ptr = be_transform_node(ptr);
4249         ir_node  *mem     = get_irn_n(node, 1);
4250         ir_node  *new_mem = be_transform_node(mem);
4251         ir_graph *irg     = current_ir_graph;
4252         dbg_info *dbgi    = get_irn_dbg_info(node);
4253         ir_mode  *mode    = get_ia32_ls_mode(node);
4254         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
4255         ir_node  *new_op;
4256
4257         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
4258
4259         set_ia32_op_type(new_op, ia32_AddrModeS);
4260         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
4261         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
4262         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
4263         if (is_ia32_am_sc_sign(node))
4264                 set_ia32_am_sc_sign(new_op);
4265         set_ia32_ls_mode(new_op, mode);
4266         if (is_ia32_use_frame(node)) {
4267                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
4268                 set_ia32_use_frame(new_op);
4269         }
4270
4271         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
4272
4273         return new_op;
4274 }
4275
4276 /**
4277  * Transforms a lowered Store into a "real" one.
4278  */
4279 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
4280 {
4281         ir_node  *block   = be_transform_node(get_nodes_block(node));
4282         ir_node  *ptr     = get_irn_n(node, 0);
4283         ir_node  *new_ptr = be_transform_node(ptr);
4284         ir_node  *val     = get_irn_n(node, 1);
4285         ir_node  *new_val = be_transform_node(val);
4286         ir_node  *mem     = get_irn_n(node, 2);
4287         ir_node  *new_mem = be_transform_node(mem);
4288         ir_graph *irg     = current_ir_graph;
4289         dbg_info *dbgi    = get_irn_dbg_info(node);
4290         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
4291         ir_mode  *mode    = get_ia32_ls_mode(node);
4292         ir_node  *new_op;
4293         long     am_offs;
4294
4295         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
4296
4297         am_offs = get_ia32_am_offs_int(node);
4298         add_ia32_am_offs_int(new_op, am_offs);
4299
4300         set_ia32_op_type(new_op, ia32_AddrModeD);
4301         set_ia32_ls_mode(new_op, mode);
4302         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
4303         set_ia32_use_frame(new_op);
4304
4305         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
4306
4307         return new_op;
4308 }
4309
4310 static ir_node *gen_ia32_l_ShlDep(ir_node *node)
4311 {
4312         ir_node *left  = get_irn_n(node, n_ia32_l_ShlDep_val);
4313         ir_node *right = get_irn_n(node, n_ia32_l_ShlDep_count);
4314
4315         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
4316                                match_immediate | match_mode_neutral);
4317 }
4318
4319 static ir_node *gen_ia32_l_ShrDep(ir_node *node)
4320 {
4321         ir_node *left  = get_irn_n(node, n_ia32_l_ShrDep_val);
4322         ir_node *right = get_irn_n(node, n_ia32_l_ShrDep_count);
4323         return gen_shift_binop(node, left, right, new_rd_ia32_Shr,
4324                                match_immediate);
4325 }
4326
4327 static ir_node *gen_ia32_l_SarDep(ir_node *node)
4328 {
4329         ir_node *left  = get_irn_n(node, n_ia32_l_SarDep_val);
4330         ir_node *right = get_irn_n(node, n_ia32_l_SarDep_count);
4331         return gen_shift_binop(node, left, right, new_rd_ia32_Sar,
4332                                match_immediate);
4333 }
4334
4335 static ir_node *gen_ia32_l_Add(ir_node *node) {
4336         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
4337         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
4338         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add,
4339                         match_commutative | match_am | match_immediate |
4340                         match_mode_neutral);
4341
4342         if(is_Proj(lowered)) {
4343                 lowered = get_Proj_pred(lowered);
4344         } else {
4345                 assert(is_ia32_Add(lowered));
4346                 set_irn_mode(lowered, mode_T);
4347         }
4348
4349         return lowered;
4350 }
4351
4352 static ir_node *gen_ia32_l_Adc(ir_node *node)
4353 {
4354         return gen_binop_flags(node, new_rd_ia32_Adc,
4355                         match_commutative | match_am | match_immediate |
4356                         match_mode_neutral);
4357 }
4358
4359 /**
4360  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
4361  *
4362  * @param node   The node to transform
4363  * @return the created ia32 vfild node
4364  */
4365 static ir_node *gen_ia32_l_vfild(ir_node *node) {
4366         return gen_lowered_Load(node, new_rd_ia32_vfild);
4367 }
4368
4369 /**
4370  * Transforms an ia32_l_Load into a "real" ia32_Load node
4371  *
4372  * @param node   The node to transform
4373  * @return the created ia32 Load node
4374  */
4375 static ir_node *gen_ia32_l_Load(ir_node *node) {
4376         return gen_lowered_Load(node, new_rd_ia32_Load);
4377 }
4378
4379 /**
4380  * Transforms an ia32_l_Store into a "real" ia32_Store node
4381  *
4382  * @param node   The node to transform
4383  * @return the created ia32 Store node
4384  */
4385 static ir_node *gen_ia32_l_Store(ir_node *node) {
4386         return gen_lowered_Store(node, new_rd_ia32_Store);
4387 }
4388
4389 /**
4390  * Transforms a l_vfist into a "real" vfist node.
4391  *
4392  * @param node   The node to transform
4393  * @return the created ia32 vfist node
4394  */
4395 static ir_node *gen_ia32_l_vfist(ir_node *node) {
4396         ir_node  *block      = be_transform_node(get_nodes_block(node));
4397         ir_node  *ptr        = get_irn_n(node, 0);
4398         ir_node  *new_ptr    = be_transform_node(ptr);
4399         ir_node  *val        = get_irn_n(node, 1);
4400         ir_node  *new_val    = be_transform_node(val);
4401         ir_node  *mem        = get_irn_n(node, 2);
4402         ir_node  *new_mem    = be_transform_node(mem);
4403         ir_graph *irg        = current_ir_graph;
4404         dbg_info *dbgi       = get_irn_dbg_info(node);
4405         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
4406         ir_mode  *mode       = get_ia32_ls_mode(node);
4407         ir_node  *memres, *fist;
4408         long     am_offs;
4409
4410         memres = gen_vfist(dbgi, irg, block, new_ptr, noreg, new_mem, new_val, &fist);
4411         am_offs = get_ia32_am_offs_int(node);
4412         add_ia32_am_offs_int(fist, am_offs);
4413
4414         set_ia32_op_type(fist, ia32_AddrModeD);
4415         set_ia32_ls_mode(fist, mode);
4416         set_ia32_frame_ent(fist, get_ia32_frame_ent(node));
4417         set_ia32_use_frame(fist);
4418
4419         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(env_cg, node));
4420
4421         return memres;
4422 }
4423
4424 /**
4425  * Transforms a l_MulS into a "real" MulS node.
4426  *
4427  * @return the created ia32 Mul node
4428  */
4429 static ir_node *gen_ia32_l_Mul(ir_node *node) {
4430         ir_node *left  = get_binop_left(node);
4431         ir_node *right = get_binop_right(node);
4432
4433         return gen_binop(node, left, right, new_rd_ia32_Mul,
4434                          match_commutative | match_am | match_mode_neutral);
4435 }
4436
4437 /**
4438  * Transforms a l_IMulS into a "real" IMul1OPS node.
4439  *
4440  * @return the created ia32 IMul1OP node
4441  */
4442 static ir_node *gen_ia32_l_IMul(ir_node *node) {
4443         ir_node  *left  = get_binop_left(node);
4444         ir_node  *right = get_binop_right(node);
4445
4446         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
4447                          match_commutative | match_am | match_mode_neutral);
4448 }
4449
4450 static ir_node *gen_ia32_l_Sub(ir_node *node) {
4451         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_minuend);
4452         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_subtrahend);
4453         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub,
4454                         match_am | match_immediate | match_mode_neutral);
4455
4456         if(is_Proj(lowered)) {
4457                 lowered = get_Proj_pred(lowered);
4458         } else {
4459                 assert(is_ia32_Sub(lowered));
4460                 set_irn_mode(lowered, mode_T);
4461         }
4462
4463         return lowered;
4464 }
4465
4466 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
4467         return gen_binop_flags(node, new_rd_ia32_Sbb,
4468                         match_am | match_immediate | match_mode_neutral);
4469 }
4470
4471 /**
4472  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
4473  * op1 - target to be shifted
4474  * op2 - contains bits to be shifted into target
4475  * op3 - shift count
4476  * Only op3 can be an immediate.
4477  */
4478 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *high,
4479                                          ir_node *low, ir_node *count)
4480 {
4481         ir_node  *block     = get_nodes_block(node);
4482         ir_node  *new_block = be_transform_node(block);
4483         ir_graph *irg       = current_ir_graph;
4484         dbg_info *dbgi      = get_irn_dbg_info(node);
4485         ir_node  *new_high  = be_transform_node(high);
4486         ir_node  *new_low   = be_transform_node(low);
4487         ir_node  *new_count;
4488         ir_node  *new_node;
4489
4490         /* the shift amount can be any mode that is bigger than 5 bits, since all
4491          * other bits are ignored anyway */
4492         while (is_Conv(count) && get_irn_n_edges(count) == 1) {
4493                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
4494                 count = get_Conv_op(count);
4495         }
4496         new_count = create_immediate_or_transform(count, 0);
4497
4498         if (is_ia32_l_ShlD(node)) {
4499                 new_node = new_rd_ia32_ShlD(dbgi, irg, new_block, new_high, new_low,
4500                                             new_count);
4501         } else {
4502                 new_node = new_rd_ia32_ShrD(dbgi, irg, new_block, new_high, new_low,
4503                                             new_count);
4504         }
4505         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4506
4507         return new_node;
4508 }
4509
4510 static ir_node *gen_ia32_l_ShlD(ir_node *node)
4511 {
4512         ir_node *high  = get_irn_n(node, n_ia32_l_ShlD_val_high);
4513         ir_node *low   = get_irn_n(node, n_ia32_l_ShlD_val_low);
4514         ir_node *count = get_irn_n(node, n_ia32_l_ShlD_count);
4515         return gen_lowered_64bit_shifts(node, high, low, count);
4516 }
4517
4518 static ir_node *gen_ia32_l_ShrD(ir_node *node)
4519 {
4520         ir_node *high  = get_irn_n(node, n_ia32_l_ShrD_val_high);
4521         ir_node *low   = get_irn_n(node, n_ia32_l_ShrD_val_low);
4522         ir_node *count = get_irn_n(node, n_ia32_l_ShrD_count);
4523         return gen_lowered_64bit_shifts(node, high, low, count);
4524 }
4525
4526 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node) {
4527         ir_node  *src_block    = get_nodes_block(node);
4528         ir_node  *block        = be_transform_node(src_block);
4529         ir_graph *irg          = current_ir_graph;
4530         dbg_info *dbgi         = get_irn_dbg_info(node);
4531         ir_node  *frame        = get_irg_frame(irg);
4532         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
4533         ir_node  *nomem        = new_NoMem();
4534         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
4535         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
4536         ir_node  *new_val_low  = be_transform_node(val_low);
4537         ir_node  *new_val_high = be_transform_node(val_high);
4538         ir_node  *in[2];
4539         ir_node  *sync;
4540         ir_node  *fild;
4541         ir_node  *store_low;
4542         ir_node  *store_high;
4543
4544         if(!mode_is_signed(get_irn_mode(val_high))) {
4545                 panic("unsigned long long -> float not supported yet (%+F)", node);
4546         }
4547
4548         /* do a store */
4549         store_low = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
4550                                       new_val_low);
4551         store_high = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
4552                                        new_val_high);
4553         SET_IA32_ORIG_NODE(store_low, ia32_get_old_node_name(env_cg, node));
4554         SET_IA32_ORIG_NODE(store_high, ia32_get_old_node_name(env_cg, node));
4555
4556         set_ia32_use_frame(store_low);
4557         set_ia32_use_frame(store_high);
4558         set_ia32_op_type(store_low, ia32_AddrModeD);
4559         set_ia32_op_type(store_high, ia32_AddrModeD);
4560         set_ia32_ls_mode(store_low, mode_Iu);
4561         set_ia32_ls_mode(store_high, mode_Is);
4562         add_ia32_am_offs_int(store_high, 4);
4563
4564         in[0] = store_low;
4565         in[1] = store_high;
4566         sync  = new_rd_Sync(dbgi, irg, block, 2, in);
4567
4568         /* do a fild */
4569         fild = new_rd_ia32_vfild(dbgi, irg, block, frame, noreg, sync);
4570
4571         set_ia32_use_frame(fild);
4572         set_ia32_op_type(fild, ia32_AddrModeS);
4573         set_ia32_ls_mode(fild, mode_Ls);
4574
4575         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
4576
4577         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
4578 }
4579
4580 static ir_node *gen_ia32_l_FloattoLL(ir_node *node) {
4581         ir_node  *src_block  = get_nodes_block(node);
4582         ir_node  *block      = be_transform_node(src_block);
4583         ir_graph *irg        = current_ir_graph;
4584         dbg_info *dbgi       = get_irn_dbg_info(node);
4585         ir_node  *frame      = get_irg_frame(irg);
4586         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
4587         ir_node  *nomem      = new_NoMem();
4588         ir_node  *val        = get_irn_n(node, n_ia32_l_FloattoLL_val);
4589         ir_node  *new_val    = be_transform_node(val);
4590         ir_node  *fist, *mem;
4591
4592         mem = gen_vfist(dbgi, irg, block, frame, noreg, nomem, new_val, &fist);
4593         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(env_cg, node));
4594         set_ia32_use_frame(fist);
4595         set_ia32_op_type(fist, ia32_AddrModeD);
4596         set_ia32_ls_mode(fist, mode_Ls);
4597
4598         return mem;
4599 }
4600
4601 /**
4602  * the BAD transformer.
4603  */
4604 static ir_node *bad_transform(ir_node *node) {
4605         panic("No transform function for %+F available.\n", node);
4606         return NULL;
4607 }
4608
4609 static ir_node *gen_Proj_l_FloattoLL(ir_node *node) {
4610         ir_graph *irg      = current_ir_graph;
4611         ir_node  *block    = be_transform_node(get_nodes_block(node));
4612         ir_node  *pred     = get_Proj_pred(node);
4613         ir_node  *new_pred = be_transform_node(pred);
4614         ir_node  *frame    = get_irg_frame(irg);
4615         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
4616         dbg_info *dbgi     = get_irn_dbg_info(node);
4617         long      pn       = get_Proj_proj(node);
4618         ir_node  *load;
4619         ir_node  *proj;
4620         ia32_attr_t *attr;
4621
4622         load = new_rd_ia32_Load(dbgi, irg, block, frame, noreg, new_pred);
4623         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
4624         set_ia32_use_frame(load);
4625         set_ia32_op_type(load, ia32_AddrModeS);
4626         set_ia32_ls_mode(load, mode_Iu);
4627         /* we need a 64bit stackslot (fist stores 64bit) even though we only load
4628          * 32 bit from it with this particular load */
4629         attr = get_ia32_attr(load);
4630         attr->data.need_64bit_stackent = 1;
4631
4632         if (pn == pn_ia32_l_FloattoLL_res_high) {
4633                 add_ia32_am_offs_int(load, 4);
4634         } else {
4635                 assert(pn == pn_ia32_l_FloattoLL_res_low);
4636         }
4637
4638         proj = new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
4639
4640         return proj;
4641 }
4642
4643 /**
4644  * Transform the Projs of an AddSP.
4645  */
4646 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4647         ir_node  *block    = be_transform_node(get_nodes_block(node));
4648         ir_node  *pred     = get_Proj_pred(node);
4649         ir_node  *new_pred = be_transform_node(pred);
4650         ir_graph *irg      = current_ir_graph;
4651         dbg_info *dbgi     = get_irn_dbg_info(node);
4652         long     proj      = get_Proj_proj(node);
4653
4654         if (proj == pn_be_AddSP_sp) {
4655                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4656                                            pn_ia32_SubSP_stack);
4657                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4658                 return res;
4659         } else if(proj == pn_be_AddSP_res) {
4660                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4661                                    pn_ia32_SubSP_addr);
4662         } else if (proj == pn_be_AddSP_M) {
4663                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4664         }
4665
4666         assert(0);
4667         return new_rd_Unknown(irg, get_irn_mode(node));
4668 }
4669
4670 /**
4671  * Transform the Projs of a SubSP.
4672  */
4673 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4674         ir_node  *block    = be_transform_node(get_nodes_block(node));
4675         ir_node  *pred     = get_Proj_pred(node);
4676         ir_node  *new_pred = be_transform_node(pred);
4677         ir_graph *irg      = current_ir_graph;
4678         dbg_info *dbgi     = get_irn_dbg_info(node);
4679         long     proj      = get_Proj_proj(node);
4680
4681         if (proj == pn_be_SubSP_sp) {
4682                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4683                                            pn_ia32_AddSP_stack);
4684                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4685                 return res;
4686         } else if (proj == pn_be_SubSP_M) {
4687                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4688         }
4689
4690         assert(0);
4691         return new_rd_Unknown(irg, get_irn_mode(node));
4692 }
4693
4694 /**
4695  * Transform and renumber the Projs from a Load.
4696  */
4697 static ir_node *gen_Proj_Load(ir_node *node) {
4698         ir_node  *new_pred;
4699         ir_node  *block    = be_transform_node(get_nodes_block(node));
4700         ir_node  *pred     = get_Proj_pred(node);
4701         ir_graph *irg      = current_ir_graph;
4702         dbg_info *dbgi     = get_irn_dbg_info(node);
4703         long     proj      = get_Proj_proj(node);
4704
4705
4706         /* loads might be part of source address mode matches, so we don't
4707            transform the ProjMs yet (with the exception of loads whose result is
4708            not used)
4709          */
4710         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4711                 ir_node *res;
4712
4713                 assert(pn_ia32_Load_M == 1); /* convention: mem-result of Source-AM
4714                                                                                 nodes is 1 */
4715                 /* this is needed, because sometimes we have loops that are only
4716                    reachable through the ProjM */
4717                 be_enqueue_preds(node);
4718                 /* do it in 2 steps, to silence firm verifier */
4719                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4720                 set_Proj_proj(res, pn_ia32_Load_M);
4721                 return res;
4722         }
4723
4724         /* renumber the proj */
4725         new_pred = be_transform_node(pred);
4726         if (is_ia32_Load(new_pred)) {
4727                 switch (proj) {
4728                 case pn_Load_res:
4729                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
4730                 case pn_Load_M:
4731                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
4732                 case pn_Load_X_regular:
4733                         return new_rd_Jmp(dbgi, irg, block);
4734                 case pn_Load_X_except:
4735                         /* This Load might raise an exception. Mark it. */
4736                         set_ia32_exc_label(new_pred, 1);
4737                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Load_X_exc);
4738                 default:
4739                         break;
4740                 }
4741         } else if (is_ia32_Conv_I2I(new_pred) ||
4742                    is_ia32_Conv_I2I8Bit(new_pred)) {
4743                 set_irn_mode(new_pred, mode_T);
4744                 if (proj == pn_Load_res) {
4745                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4746                 } else if (proj == pn_Load_M) {
4747                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4748                 }
4749         } else if (is_ia32_xLoad(new_pred)) {
4750                 switch (proj) {
4751                 case pn_Load_res:
4752                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
4753                 case pn_Load_M:
4754                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
4755                 case pn_Load_X_regular:
4756                         return new_rd_Jmp(dbgi, irg, block);
4757                 case pn_Load_X_except:
4758                         /* This Load might raise an exception. Mark it. */
4759                         set_ia32_exc_label(new_pred, 1);
4760                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4761                 default:
4762                         break;
4763                 }
4764         } else if (is_ia32_vfld(new_pred)) {
4765                 switch (proj) {
4766                 case pn_Load_res:
4767                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
4768                 case pn_Load_M:
4769                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
4770                 case pn_Load_X_regular:
4771                         return new_rd_Jmp(dbgi, irg, block);
4772                 case pn_Load_X_except:
4773                         /* This Load might raise an exception. Mark it. */
4774                         set_ia32_exc_label(new_pred, 1);
4775                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4776                 default:
4777                         break;
4778                 }
4779         } else {
4780                 /* can happen for ProJMs when source address mode happened for the
4781                    node */
4782
4783                 /* however it should not be the result proj, as that would mean the
4784                    load had multiple users and should not have been used for
4785                    SourceAM */
4786                 if (proj != pn_Load_M) {
4787                         panic("internal error: transformed node not a Load");
4788                 }
4789                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4790         }
4791
4792         assert(0);
4793         return new_rd_Unknown(irg, get_irn_mode(node));
4794 }
4795
4796 /**
4797  * Transform and renumber the Projs from a DivMod like instruction.
4798  */
4799 static ir_node *gen_Proj_DivMod(ir_node *node) {
4800         ir_node  *block    = be_transform_node(get_nodes_block(node));
4801         ir_node  *pred     = get_Proj_pred(node);
4802         ir_node  *new_pred = be_transform_node(pred);
4803         ir_graph *irg      = current_ir_graph;
4804         dbg_info *dbgi     = get_irn_dbg_info(node);
4805         ir_mode  *mode     = get_irn_mode(node);
4806         long     proj      = get_Proj_proj(node);
4807
4808         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4809
4810         switch (get_irn_opcode(pred)) {
4811         case iro_Div:
4812                 switch (proj) {
4813                 case pn_Div_M:
4814                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4815                 case pn_Div_res:
4816                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4817                 case pn_Div_X_regular:
4818                         return new_rd_Jmp(dbgi, irg, block);
4819                 case pn_Div_X_except:
4820                         set_ia32_exc_label(new_pred, 1);
4821                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4822                 default:
4823                         break;
4824                 }
4825                 break;
4826         case iro_Mod:
4827                 switch (proj) {
4828                 case pn_Mod_M:
4829                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4830                 case pn_Mod_res:
4831                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4832                 case pn_Mod_X_except:
4833                         set_ia32_exc_label(new_pred, 1);
4834                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4835                 default:
4836                         break;
4837                 }
4838                 break;
4839         case iro_DivMod:
4840                 switch (proj) {
4841                 case pn_DivMod_M:
4842                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4843                 case pn_DivMod_res_div:
4844                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4845                 case pn_DivMod_res_mod:
4846                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4847                 case pn_DivMod_X_regular:
4848                         return new_rd_Jmp(dbgi, irg, block);
4849                 case pn_DivMod_X_except:
4850                         set_ia32_exc_label(new_pred, 1);
4851                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4852                 default:
4853                         break;
4854                 }
4855                 break;
4856         default:
4857                 break;
4858         }
4859
4860         assert(0);
4861         return new_rd_Unknown(irg, mode);
4862 }
4863
4864 /**
4865  * Transform and renumber the Projs from a CopyB.
4866  */
4867 static ir_node *gen_Proj_CopyB(ir_node *node) {
4868         ir_node  *block    = be_transform_node(get_nodes_block(node));
4869         ir_node  *pred     = get_Proj_pred(node);
4870         ir_node  *new_pred = be_transform_node(pred);
4871         ir_graph *irg      = current_ir_graph;
4872         dbg_info *dbgi     = get_irn_dbg_info(node);
4873         ir_mode  *mode     = get_irn_mode(node);
4874         long     proj      = get_Proj_proj(node);
4875
4876         switch(proj) {
4877         case pn_CopyB_M_regular:
4878                 if (is_ia32_CopyB_i(new_pred)) {
4879                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4880                 } else if (is_ia32_CopyB(new_pred)) {
4881                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4882                 }
4883                 break;
4884         default:
4885                 break;
4886         }
4887
4888         assert(0);
4889         return new_rd_Unknown(irg, mode);
4890 }
4891
4892 /**
4893  * Transform and renumber the Projs from a Quot.
4894  */
4895 static ir_node *gen_Proj_Quot(ir_node *node) {
4896         ir_node  *block    = be_transform_node(get_nodes_block(node));
4897         ir_node  *pred     = get_Proj_pred(node);
4898         ir_node  *new_pred = be_transform_node(pred);
4899         ir_graph *irg      = current_ir_graph;
4900         dbg_info *dbgi     = get_irn_dbg_info(node);
4901         ir_mode  *mode     = get_irn_mode(node);
4902         long     proj      = get_Proj_proj(node);
4903
4904         switch(proj) {
4905         case pn_Quot_M:
4906                 if (is_ia32_xDiv(new_pred)) {
4907                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4908                 } else if (is_ia32_vfdiv(new_pred)) {
4909                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4910                 }
4911                 break;
4912         case pn_Quot_res:
4913                 if (is_ia32_xDiv(new_pred)) {
4914                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4915                 } else if (is_ia32_vfdiv(new_pred)) {
4916                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4917                 }
4918                 break;
4919         case pn_Quot_X_regular:
4920         case pn_Quot_X_except:
4921         default:
4922                 break;
4923         }
4924
4925         assert(0);
4926         return new_rd_Unknown(irg, mode);
4927 }
4928
4929 /**
4930  * Transform the Thread Local Storage Proj.
4931  */
4932 static ir_node *gen_Proj_tls(ir_node *node) {
4933         ir_node  *block = be_transform_node(get_nodes_block(node));
4934         ir_graph *irg   = current_ir_graph;
4935         dbg_info *dbgi  = NULL;
4936         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4937
4938         return res;
4939 }
4940
4941 static ir_node *gen_be_Call(ir_node *node) {
4942         ir_node *res = be_duplicate_node(node);
4943         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4944
4945         return res;
4946 }
4947
4948 static ir_node *gen_be_IncSP(ir_node *node) {
4949         ir_node *res = be_duplicate_node(node);
4950         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4951
4952         return res;
4953 }
4954
4955 /**
4956  * Transform the Projs from a be_Call.
4957  */
4958 static ir_node *gen_Proj_be_Call(ir_node *node) {
4959         ir_node  *block       = be_transform_node(get_nodes_block(node));
4960         ir_node  *call        = get_Proj_pred(node);
4961         ir_node  *new_call    = be_transform_node(call);
4962         ir_graph *irg         = current_ir_graph;
4963         dbg_info *dbgi        = get_irn_dbg_info(node);
4964         ir_type  *method_type = be_Call_get_type(call);
4965         int       n_res       = get_method_n_ress(method_type);
4966         long      proj        = get_Proj_proj(node);
4967         ir_mode  *mode        = get_irn_mode(node);
4968         ir_node  *sse_load;
4969         const arch_register_class_t *cls;
4970
4971         /* The following is kinda tricky: If we're using SSE, then we have to
4972          * move the result value of the call in floating point registers to an
4973          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4974          * after the call, we have to make sure to correctly make the
4975          * MemProj and the result Proj use these 2 nodes
4976          */
4977         if (proj == pn_be_Call_M_regular) {
4978                 // get new node for result, are we doing the sse load/store hack?
4979                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4980                 ir_node *call_res_new;
4981                 ir_node *call_res_pred = NULL;
4982
4983                 if (call_res != NULL) {
4984                         call_res_new  = be_transform_node(call_res);
4985                         call_res_pred = get_Proj_pred(call_res_new);
4986                 }
4987
4988                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4989                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4990                                            pn_be_Call_M_regular);
4991                 } else {
4992                         assert(is_ia32_xLoad(call_res_pred));
4993                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4994                                            pn_ia32_xLoad_M);
4995                 }
4996         }
4997         if (ia32_cg_config.use_sse2 && proj >= pn_be_Call_first_res
4998                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)) {
4999                 ir_node *fstp;
5000                 ir_node *frame = get_irg_frame(irg);
5001                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
5002                 //ir_node *p;
5003                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
5004                 ir_node *call_res;
5005
5006                 /* in case there is no memory output: create one to serialize the copy
5007                    FPU -> SSE */
5008                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
5009                                        pn_be_Call_M_regular);
5010                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
5011                                        pn_be_Call_first_res);
5012
5013                 /* store st(0) onto stack */
5014                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
5015                                         call_res, mode);
5016                 set_ia32_op_type(fstp, ia32_AddrModeD);
5017                 set_ia32_use_frame(fstp);
5018
5019                 /* load into SSE register */
5020                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
5021                                              mode);
5022                 set_ia32_op_type(sse_load, ia32_AddrModeS);
5023                 set_ia32_use_frame(sse_load);
5024
5025                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
5026                                        pn_ia32_xLoad_res);
5027
5028                 return sse_load;
5029         }
5030
5031         /* transform call modes */
5032         if (mode_is_data(mode)) {
5033                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
5034                 mode = cls->mode;
5035         }
5036
5037         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
5038 }
5039
5040 /**
5041  * Transform the Projs from a Cmp.
5042  */
5043 static ir_node *gen_Proj_Cmp(ir_node *node)
5044 {
5045         /* this probably means not all mode_b nodes were lowered... */
5046         panic("trying to directly transform Proj_Cmp %+F (mode_b not lowered?)",
5047               node);
5048 }
5049
5050 /**
5051  * Transform and potentially renumber Proj nodes.
5052  */
5053 static ir_node *gen_Proj(ir_node *node) {
5054         ir_node  *pred = get_Proj_pred(node);
5055         if (is_Store(pred)) {
5056                 long proj = get_Proj_proj(node);
5057                 if (proj == pn_Store_M) {
5058                         return be_transform_node(pred);
5059                 } else {
5060                         assert(0);
5061                         return new_r_Bad(current_ir_graph);
5062                 }
5063         } else if (is_Load(pred)) {
5064                 return gen_Proj_Load(node);
5065         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
5066                 return gen_Proj_DivMod(node);
5067         } else if (is_CopyB(pred)) {
5068                 return gen_Proj_CopyB(node);
5069         } else if (is_Quot(pred)) {
5070                 return gen_Proj_Quot(node);
5071         } else if (be_is_SubSP(pred)) {
5072                 return gen_Proj_be_SubSP(node);
5073         } else if (be_is_AddSP(pred)) {
5074                 return gen_Proj_be_AddSP(node);
5075         } else if (be_is_Call(pred)) {
5076                 return gen_Proj_be_Call(node);
5077         } else if (is_Cmp(pred)) {
5078                 return gen_Proj_Cmp(node);
5079         } else if (get_irn_op(pred) == op_Start) {
5080                 long proj = get_Proj_proj(node);
5081                 if (proj == pn_Start_X_initial_exec) {
5082                         ir_node *block = get_nodes_block(pred);
5083                         dbg_info *dbgi = get_irn_dbg_info(node);
5084                         ir_node *jump;
5085
5086                         /* we exchange the ProjX with a jump */
5087                         block = be_transform_node(block);
5088                         jump  = new_rd_Jmp(dbgi, current_ir_graph, block);
5089                         return jump;
5090                 }
5091                 if (node == be_get_old_anchor(anchor_tls)) {
5092                         return gen_Proj_tls(node);
5093                 }
5094         } else if (is_ia32_l_FloattoLL(pred)) {
5095                 return gen_Proj_l_FloattoLL(node);
5096 #ifdef FIRM_EXT_GRS
5097         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
5098 #else
5099         } else {
5100 #endif
5101                 ir_mode *mode = get_irn_mode(node);
5102                 if (mode_needs_gp_reg(mode)) {
5103                         ir_node *new_pred = be_transform_node(pred);
5104                         ir_node *block    = be_transform_node(get_nodes_block(node));
5105                         ir_node *new_proj = new_r_Proj(current_ir_graph, block, new_pred,
5106                                                        mode_Iu, get_Proj_proj(node));
5107 #ifdef DEBUG_libfirm
5108                         new_proj->node_nr = node->node_nr;
5109 #endif
5110                         return new_proj;
5111                 }
5112         }
5113
5114         return be_duplicate_node(node);
5115 }
5116
5117 /**
5118  * Enters all transform functions into the generic pointer
5119  */
5120 static void register_transformers(void)
5121 {
5122         ir_op *op_Mulh;
5123
5124         /* first clear the generic function pointer for all ops */
5125         clear_irp_opcodes_generic_func();
5126
5127 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
5128 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
5129
5130         GEN(Add);
5131         GEN(Sub);
5132         GEN(Mul);
5133         GEN(And);
5134         GEN(Or);
5135         GEN(Eor);
5136
5137         GEN(Shl);
5138         GEN(Shr);
5139         GEN(Shrs);
5140         GEN(Rot);
5141
5142         GEN(Quot);
5143
5144         GEN(Div);
5145         GEN(Mod);
5146         GEN(DivMod);
5147
5148         GEN(Minus);
5149         GEN(Conv);
5150         GEN(Abs);
5151         GEN(Not);
5152
5153         GEN(Load);
5154         GEN(Store);
5155         GEN(Cond);
5156
5157         GEN(Cmp);
5158         GEN(ASM);
5159         GEN(CopyB);
5160         BAD(Mux);
5161         GEN(Psi);
5162         GEN(Proj);
5163         GEN(Phi);
5164         GEN(IJmp);
5165
5166         /* transform ops from intrinsic lowering */
5167         GEN(ia32_l_Add);
5168         GEN(ia32_l_Adc);
5169         GEN(ia32_l_Mul);
5170         GEN(ia32_l_IMul);
5171         GEN(ia32_l_ShlDep);
5172         GEN(ia32_l_ShrDep);
5173         GEN(ia32_l_SarDep);
5174         GEN(ia32_l_ShlD);
5175         GEN(ia32_l_ShrD);
5176         GEN(ia32_l_Sub);
5177         GEN(ia32_l_Sbb);
5178         GEN(ia32_l_vfild);
5179         GEN(ia32_l_Load);
5180         GEN(ia32_l_vfist);
5181         GEN(ia32_l_Store);
5182         GEN(ia32_l_LLtoFloat);
5183         GEN(ia32_l_FloattoLL);
5184
5185         GEN(Const);
5186         GEN(SymConst);
5187         GEN(Unknown);
5188
5189         /* we should never see these nodes */
5190         BAD(Raise);
5191         BAD(Sel);
5192         BAD(InstOf);
5193         BAD(Cast);
5194         BAD(Free);
5195         BAD(Tuple);
5196         BAD(Id);
5197         //BAD(Bad);
5198         BAD(Confirm);
5199         BAD(Filter);
5200         BAD(CallBegin);
5201         BAD(EndReg);
5202         BAD(EndExcept);
5203
5204         /* handle generic backend nodes */
5205         GEN(be_FrameAddr);
5206         GEN(be_Call);
5207         GEN(be_IncSP);
5208         GEN(be_Return);
5209         GEN(be_AddSP);
5210         GEN(be_SubSP);
5211         GEN(be_Copy);
5212
5213         op_Mulh = get_op_Mulh();
5214         if (op_Mulh)
5215                 GEN(Mulh);
5216
5217 #undef GEN
5218 #undef BAD
5219 }
5220
5221 /**
5222  * Pre-transform all unknown and noreg nodes.
5223  */
5224 static void ia32_pretransform_node(void *arch_cg) {
5225         ia32_code_gen_t *cg = arch_cg;
5226
5227         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
5228         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
5229         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
5230         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
5231         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
5232         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
5233         get_fpcw();
5234 }
5235
5236 /**
5237  * Walker, checks if all ia32 nodes producing more than one result have
5238  * its Projs, other wise creates new projs and keep them using a be_Keep node.
5239  */
5240 static void add_missing_keep_walker(ir_node *node, void *data)
5241 {
5242         int              n_outs, i;
5243         unsigned         found_projs = 0;
5244         const ir_edge_t *edge;
5245         ir_mode         *mode = get_irn_mode(node);
5246         ir_node         *last_keep;
5247         (void) data;
5248         if(mode != mode_T)
5249                 return;
5250         if(!is_ia32_irn(node))
5251                 return;
5252
5253         n_outs = get_ia32_n_res(node);
5254         if(n_outs <= 0)
5255                 return;
5256         if(is_ia32_SwitchJmp(node))
5257                 return;
5258
5259         assert(n_outs < (int) sizeof(unsigned) * 8);
5260         foreach_out_edge(node, edge) {
5261                 ir_node *proj = get_edge_src_irn(edge);
5262                 int      pn   = get_Proj_proj(proj);
5263
5264                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
5265                 found_projs |= 1 << pn;
5266         }
5267
5268
5269         /* are keeps missing? */
5270         last_keep = NULL;
5271         for(i = 0; i < n_outs; ++i) {
5272                 ir_node                     *block;
5273                 ir_node                     *in[1];
5274                 const arch_register_req_t   *req;
5275                 const arch_register_class_t *class;
5276
5277                 if(found_projs & (1 << i)) {
5278                         continue;
5279                 }
5280
5281                 req   = get_ia32_out_req(node, i);
5282                 class = req->cls;
5283                 if(class == NULL) {
5284                         continue;
5285                 }
5286                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
5287                         continue;
5288                 }
5289
5290                 block = get_nodes_block(node);
5291                 in[0] = new_r_Proj(current_ir_graph, block, node,
5292                                    arch_register_class_mode(class), i);
5293                 if(last_keep != NULL) {
5294                         be_Keep_add_node(last_keep, class, in[0]);
5295                 } else {
5296                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
5297                         if(sched_is_scheduled(node)) {
5298                                 sched_add_after(node, last_keep);
5299                         }
5300                 }
5301         }
5302 }
5303
5304 /**
5305  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
5306  * and keeps them.
5307  */
5308 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
5309 {
5310         ir_graph *irg = be_get_birg_irg(cg->birg);
5311         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
5312 }
5313
5314 /* do the transformation */
5315 void ia32_transform_graph(ia32_code_gen_t *cg) {
5316         int cse_last;
5317         ir_graph *irg = cg->irg;
5318
5319         register_transformers();
5320         env_cg       = cg;
5321         initial_fpcw = NULL;
5322
5323 BE_TIMER_PUSH(t_heights);
5324         heights      = heights_new(irg);
5325 BE_TIMER_POP(t_heights);
5326         ia32_calculate_non_address_mode_nodes(cg->birg);
5327
5328         /* the transform phase is not safe for CSE (yet) because several nodes get
5329          * attributes set after their creation */
5330         cse_last = get_opt_cse();
5331         set_opt_cse(0);
5332
5333         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
5334
5335         set_opt_cse(cse_last);
5336
5337         ia32_free_non_address_mode_nodes();
5338         heights_free(heights);
5339         heights = NULL;
5340 }
5341
5342 void ia32_init_transform(void)
5343 {
5344         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
5345 }