nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58 #include "../be_t.h"
  59
  60 #include "bearch_ia32_t.h"
  61 #include "ia32_common_transform.h"
  62 #include "ia32_nodes_attr.h"
  63 #include "ia32_transform.h"
  64 #include "ia32_new_nodes.h"
  65 #include "ia32_map_regs.h"
  66 #include "ia32_dbg_stat.h"
  67 #include "ia32_optimize.h"
  68 #include "ia32_util.h"
  69 #include "ia32_address_mode.h"
  70 #include "ia32_architecture.h"
  71
  72 #include "gen_ia32_regalloc_if.h"
  73
  74 #define SFP_SIGN   "0x80000000"
  75 #define DFP_SIGN   "0x8000000000000000"
  76 #define SFP_ABS    "0x7FFFFFFF"
  77 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  78 #define DFP_INTMAX "9223372036854775807"
  79
  80 #define TP_SFP_SIGN "ia32_sfp_sign"
  81 #define TP_DFP_SIGN "ia32_dfp_sign"
  82 #define TP_SFP_ABS  "ia32_sfp_abs"
  83 #define TP_DFP_ABS  "ia32_dfp_abs"
  84 #define TP_INT_MAX  "ia32_int_max"
  85
  86 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  87 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  88 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  89 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  90 #define ENT_INT_MAX  "IA32_INT_MAX"
  91
  92 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  93 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  94
  95 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  96
  97 static ir_node         *initial_fpcw = NULL;
  98
  99 extern ir_op *get_op_Mulh(void);
 100
 101 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 102         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 103         ir_node *op1, ir_node *op2);
 104
 105 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 106         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 107         ir_node *op1, ir_node *op2, ir_node *flags);
 108
 109 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 110         ir_node *block, ir_node *op1, ir_node *op2);
 111
 112 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 113         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 114         ir_node *op);
 115
 116 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 117         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 118
 119 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 120         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 121         ir_node *op1, ir_node *op2, ir_node *fpcw);
 122
 123 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 124         ir_node *block, ir_node *op);
 125
 126 static ir_node *create_immediate_or_transform(ir_node *node,
 127                                               char immediate_constraint_type);
 128
 129 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 130                                 dbg_info *dbgi, ir_node *block,
 131                                 ir_node *op, ir_node *orig_node);
 132
 133 /** Return non-zero is a node represents the 0 constant. */
 134 static int is_Const_0(ir_node *node) {
 135         return is_Const(node) && is_Const_null(node);
 136 }
 137
 138 /** Return non-zero is a node represents the 1 constant. */
 139 static int is_Const_1(ir_node *node) {
 140         return is_Const(node) && is_Const_one(node);
 141 }
 142
 143 /** Return non-zero is a node represents the -1 constant. */
 144 static int is_Const_Minus_1(ir_node *node) {
 145         return is_Const(node) && is_Const_all_one(node);
 146 }
 147
 148 /**
 149  * returns true if constant can be created with a simple float command
 150  */
 151 static int is_simple_x87_Const(ir_node *node)
 152 {
 153         tarval *tv = get_Const_tarval(node);
 154         if (tarval_is_null(tv) || tarval_is_one(tv))
 155                 return 1;
 156
 157         /* TODO: match all the other float constants */
 158         return 0;
 159 }
 160
 161 /**
 162  * returns true if constant can be created with a simple float command
 163  */
 164 static int is_simple_sse_Const(ir_node *node)
 165 {
 166         tarval  *tv   = get_Const_tarval(node);
 167         ir_mode *mode = get_tarval_mode(tv);
 168
 169         if (mode == mode_F)
 170                 return 1;
 171
 172         if (tarval_is_null(tv) || tarval_is_one(tv))
 173                 return 1;
 174
 175         if (mode == mode_D) {
 176                 unsigned val = get_tarval_sub_bits(tv, 0) |
 177                         (get_tarval_sub_bits(tv, 1) << 8) |
 178                         (get_tarval_sub_bits(tv, 2) << 16) |
 179                         (get_tarval_sub_bits(tv, 3) << 24);
 180                 if (val == 0)
 181                         /* lower 32bit are zero, really a 32bit constant */
 182                         return 1;
 183         }
 184
 185         /* TODO: match all the other float constants */
 186         return 0;
 187 }
 188
 189 /**
 190  * Transforms a Const.
 191  */
 192 static ir_node *gen_Const(ir_node *node) {
 193         ir_graph        *irg   = current_ir_graph;
 194         ir_node         *old_block = get_nodes_block(node);
 195         ir_node         *block = be_transform_node(old_block);
 196         dbg_info        *dbgi  = get_irn_dbg_info(node);
 197         ir_mode         *mode  = get_irn_mode(node);
 198
 199         assert(is_Const(node));
 200
 201         if (mode_is_float(mode)) {
 202                 ir_node   *res   = NULL;
 203                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 204                 ir_node   *nomem = new_NoMem();
 205                 ir_node   *load;
 206                 ir_entity *floatent;
 207
 208                 if (ia32_cg_config.use_sse2) {
 209                         tarval *tv = get_Const_tarval(node);
 210                         if (tarval_is_null(tv)) {
 211                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 212                                 set_ia32_ls_mode(load, mode);
 213                                 res  = load;
 214                         } else if (tarval_is_one(tv)) {
 215                                 int     cnst  = mode == mode_F ? 26 : 55;
 216                                 ir_node *imm1 = create_Immediate(NULL, 0, cnst);
 217                                 ir_node *imm2 = create_Immediate(NULL, 0, 2);
 218                                 ir_node *pslld, *psrld;
 219
 220                                 load = new_rd_ia32_xAllOnes(dbgi, irg, block);
 221                                 set_ia32_ls_mode(load, mode);
 222                                 pslld = new_rd_ia32_xPslld(dbgi, irg, block, load, imm1);
 223                                 set_ia32_ls_mode(pslld, mode);
 224                                 psrld = new_rd_ia32_xPsrld(dbgi, irg, block, pslld, imm2);
 225                                 set_ia32_ls_mode(psrld, mode);
 226                                 res = psrld;
 227                         } else if (mode == mode_F) {
 228                                 /* we can place any 32bit constant by using a movd gp, sse */
 229                                 unsigned val = get_tarval_sub_bits(tv, 0) |
 230                                                (get_tarval_sub_bits(tv, 1) << 8) |
 231                                                (get_tarval_sub_bits(tv, 2) << 16) |
 232                                                (get_tarval_sub_bits(tv, 3) << 24);
 233                                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 234                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 235                                 set_ia32_ls_mode(load, mode);
 236                                 res = load;
 237                         } else {
 238                                 if (mode == mode_D) {
 239                                         unsigned val = get_tarval_sub_bits(tv, 0) |
 240                                                 (get_tarval_sub_bits(tv, 1) << 8) |
 241                                                 (get_tarval_sub_bits(tv, 2) << 16) |
 242                                                 (get_tarval_sub_bits(tv, 3) << 24);
 243                                         if (val == 0) {
 244                                                 ir_node *imm32 = create_Immediate(NULL, 0, 32);
 245                                                 ir_node *cnst, *psllq;
 246
 247                                                 /* fine, lower 32bit are zero, produce 32bit value */
 248                                                 val = get_tarval_sub_bits(tv, 4) |
 249                                                         (get_tarval_sub_bits(tv, 5) << 8) |
 250                                                         (get_tarval_sub_bits(tv, 6) << 16) |
 251                                                         (get_tarval_sub_bits(tv, 7) << 24);
 252                                                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 253                                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 254                                                 set_ia32_ls_mode(load, mode);
 255                                                 psllq = new_rd_ia32_xPsllq(dbgi, irg, block, load, imm32);
 256                                                 set_ia32_ls_mode(psllq, mode);
 257                                                 res = psllq;
 258                                                 goto end;
 259                                         }
 260                                 }
 261                                 floatent = create_float_const_entity(node);
 262
 263                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 264                                                              mode);
 265                                 set_ia32_op_type(load, ia32_AddrModeS);
 266                                 set_ia32_am_sc(load, floatent);
 267                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 268                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 269                         }
 270                 } else {
 271                         if (is_Const_null(node)) {
 272                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 273                                 res  = load;
 274                                 set_ia32_ls_mode(load, mode);
 275                         } else if (is_Const_one(node)) {
 276                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 277                                 res  = load;
 278                                 set_ia32_ls_mode(load, mode);
 279                         } else {
 280                                 floatent = create_float_const_entity(node);
 281
 282                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 283                                 set_ia32_op_type(load, ia32_AddrModeS);
 284                                 set_ia32_am_sc(load, floatent);
 285                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 286                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 287                                 /* take the mode from the entity */
 288                                 set_ia32_ls_mode(load, get_type_mode(get_entity_type(floatent)));
 289                         }
 290                 }
 291 end:
 292                 /* Const Nodes before the initial IncSP are a bad idea, because
 293                  * they could be spilled and we have no SP ready at that point yet.
 294                  * So add a dependency to the initial frame pointer calculation to
 295                  * avoid that situation.
 296                  */
 297                 if (get_irg_start_block(irg) == block) {
 298                         add_irn_dep(load, get_irg_frame(irg));
 299                 }
 300
 301                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 302                 return res;
 303         } else { /* non-float mode */
 304                 ir_node *cnst;
 305                 tarval  *tv = get_Const_tarval(node);
 306                 long     val;
 307
 308                 tv = tarval_convert_to(tv, mode_Iu);
 309
 310                 if (tv == get_tarval_bad() || tv == get_tarval_undefined() ||
 311                     tv == NULL) {
 312                         panic("couldn't convert constant tarval (%+F)", node);
 313                 }
 314                 val = get_tarval_long(tv);
 315
 316                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 317                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 318
 319                 /* see above */
 320                 if (get_irg_start_block(irg) == block) {
 321                         add_irn_dep(cnst, get_irg_frame(irg));
 322                 }
 323
 324                 return cnst;
 325         }
 326 }
 327
 328 /**
 329  * Transforms a SymConst.
 330  */
 331 static ir_node *gen_SymConst(ir_node *node) {
 332         ir_graph *irg   = current_ir_graph;
 333         ir_node  *old_block = get_nodes_block(node);
 334         ir_node  *block = be_transform_node(old_block);
 335         dbg_info *dbgi  = get_irn_dbg_info(node);
 336         ir_mode  *mode  = get_irn_mode(node);
 337         ir_node  *cnst;
 338
 339         if (mode_is_float(mode)) {
 340                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 341                 ir_node *nomem = new_NoMem();
 342
 343                 if (ia32_cg_config.use_sse2)
 344                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 345                 else
 346                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 347                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 348                 set_ia32_use_frame(cnst);
 349         } else {
 350                 ir_entity *entity;
 351
 352                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 353                         panic("backend only support symconst_addr_ent (at %+F)", node);
 354                 }
 355                 entity = get_SymConst_entity(node);
 356                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 357         }
 358
 359         /* Const Nodes before the initial IncSP are a bad idea, because
 360          * they could be spilled and we have no SP ready at that point yet
 361          */
 362         if (get_irg_start_block(irg) == block) {
 363                 add_irn_dep(cnst, get_irg_frame(irg));
 364         }
 365
 366         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 367
 368         return cnst;
 369 }
 370
 371 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 372 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 373         static const struct {
 374                 const char *tp_name;
 375                 const char *ent_name;
 376                 const char *cnst_str;
 377                 char mode;
 378                 char align;
 379         } names [ia32_known_const_max] = {
 380                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 381                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 382                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 383                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 384                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 385         };
 386         static ir_entity *ent_cache[ia32_known_const_max];
 387
 388         const char    *tp_name, *ent_name, *cnst_str;
 389         ir_type       *tp;
 390         ir_node       *cnst;
 391         ir_graph      *rem;
 392         ir_entity     *ent;
 393         tarval        *tv;
 394         ir_mode       *mode;
 395
 396         ent_name = names[kct].ent_name;
 397         if (! ent_cache[kct]) {
 398                 tp_name  = names[kct].tp_name;
 399                 cnst_str = names[kct].cnst_str;
 400
 401                 switch (names[kct].mode) {
 402                 case 0:  mode = mode_Iu; break;
 403                 case 1:  mode = mode_Lu; break;
 404                 default: mode = mode_F; break;
 405                 }
 406                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 407                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 408                 /* set the specified alignment */
 409                 set_type_alignment_bytes(tp, names[kct].align);
 410
 411                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 412
 413                 set_entity_ld_ident(ent, get_entity_ident(ent));
 414                 set_entity_visibility(ent, visibility_local);
 415                 set_entity_variability(ent, variability_constant);
 416                 set_entity_allocation(ent, allocation_static);
 417
 418                 /* we create a new entity here: It's initialization must resist on the
 419                     const code irg */
 420                 rem = current_ir_graph;
 421                 current_ir_graph = get_const_code_irg();
 422                 cnst = new_Const(mode, tv);
 423                 current_ir_graph = rem;
 424
 425                 set_atomic_ent_value(ent, cnst);
 426
 427                 /* cache the entry */
 428                 ent_cache[kct] = ent;
 429         }
 430
 431         return ent_cache[kct];
 432 }
 433
 434 static int prevents_AM(ir_node *const block, ir_node *const am_candidate,
 435                        ir_node *const other)
 436 {
 437         if (get_nodes_block(other) != block)
 438                 return 0;
 439
 440         if (is_Sync(other)) {
 441                 int i;
 442
 443                 for (i = get_Sync_n_preds(other) - 1; i >= 0; --i) {
 444                         ir_node *const pred = get_Sync_pred(other, i);
 445
 446                         if (get_nodes_block(pred) != block)
 447                                 continue;
 448
 449                         /* Do not block ourselves from getting eaten */
 450                         if (is_Proj(pred) && get_Proj_pred(pred) == am_candidate)
 451                                 continue;
 452
 453                         if (!heights_reachable_in_block(heights, pred, am_candidate))
 454                                 continue;
 455
 456                         return 1;
 457                 }
 458
 459                 return 0;
 460         } else {
 461                 /* Do not block ourselves from getting eaten */
 462                 if (is_Proj(other) && get_Proj_pred(other) == am_candidate)
 463                         return 0;
 464
 465                 if (!heights_reachable_in_block(heights, other, am_candidate))
 466                         return 0;
 467
 468                 return 1;
 469         }
 470 }
 471
 472 /**
 473  * return true if the node is a Proj(Load) and could be used in source address
 474  * mode for another node. Will return only true if the @p other node is not
 475  * dependent on the memory of the Load (for binary operations use the other
 476  * input here, for unary operations use NULL).
 477  */
 478 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 479                                         ir_node *other, ir_node *other2, match_flags_t flags)
 480 {
 481         ir_node *load;
 482         long     pn;
 483
 484         /* float constants are always available */
 485         if (is_Const(node)) {
 486                 ir_mode *mode = get_irn_mode(node);
 487                 if (mode_is_float(mode)) {
 488                         if (ia32_cg_config.use_sse2) {
 489                                 if (is_simple_sse_Const(node))
 490                                         return 0;
 491                         } else {
 492                                 if (is_simple_x87_Const(node))
 493                                         return 0;
 494                         }
 495                         if (get_irn_n_edges(node) > 1)
 496                                 return 0;
 497                         return 1;
 498                 }
 499         }
 500
 501         if (!is_Proj(node))
 502                 return 0;
 503         load = get_Proj_pred(node);
 504         pn   = get_Proj_proj(node);
 505         if (!is_Load(load) || pn != pn_Load_res)
 506                 return 0;
 507         if (get_nodes_block(load) != block)
 508                 return 0;
 509         /* we only use address mode if we're the only user of the load */
 510         if (get_irn_n_edges(node) != (flags & match_two_users ? 2 : 1))
 511                 return 0;
 512         /* in some edge cases with address mode we might reach the load normally
 513          * and through some AM sequence, if it is already materialized then we
 514          * can't create an AM node from it */
 515         if (be_is_transformed(node))
 516                 return 0;
 517
 518         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 519         if (other != NULL && prevents_AM(block, load, other))
 520                 return 0;
 521
 522         if (other2 != NULL && prevents_AM(block, load, other2))
 523                 return 0;
 524
 525         return 1;
 526 }
 527
 528 typedef struct ia32_address_mode_t ia32_address_mode_t;
 529 struct ia32_address_mode_t {
 530         ia32_address_t  addr;
 531         ir_mode        *ls_mode;
 532         ir_node        *mem_proj;
 533         ia32_op_type_t  op_type;
 534         ir_node        *new_op1;
 535         ir_node        *new_op2;
 536         op_pin_state    pinned;
 537         unsigned        commutative  : 1;
 538         unsigned        ins_permuted : 1;
 539 };
 540
 541 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 542 {
 543         ir_node *noreg_gp;
 544
 545         /* construct load address */
 546         memset(addr, 0, sizeof(addr[0]));
 547         ia32_create_address_mode(addr, ptr, /*force=*/0);
 548
 549         noreg_gp    = ia32_new_NoReg_gp(env_cg);
 550         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 551         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 552         addr->mem   = be_transform_node(mem);
 553 }
 554
 555 static void build_address(ia32_address_mode_t *am, ir_node *node)
 556 {
 557         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 558         ia32_address_t *addr     = &am->addr;
 559         ir_node        *load;
 560         ir_node        *ptr;
 561         ir_node        *mem;
 562         ir_node        *new_mem;
 563
 564         if (is_Const(node)) {
 565                 ir_entity *entity  = create_float_const_entity(node);
 566                 addr->base         = noreg_gp;
 567                 addr->index        = noreg_gp;
 568                 addr->mem          = new_NoMem();
 569                 addr->symconst_ent = entity;
 570                 addr->use_frame    = 1;
 571                 am->ls_mode        = get_type_mode(get_entity_type(entity));
 572                 am->pinned         = op_pin_state_floats;
 573                 return;
 574         }
 575
 576         load         = get_Proj_pred(node);
 577         ptr          = get_Load_ptr(load);
 578         mem          = get_Load_mem(load);
 579         new_mem      = be_transform_node(mem);
 580         am->pinned   = get_irn_pinned(load);
 581         am->ls_mode  = get_Load_mode(load);
 582         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 583
 584         /* construct load address */
 585         ia32_create_address_mode(addr, ptr, /*force=*/0);
 586
 587         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 588         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 589         addr->mem   = new_mem;
 590 }
 591
 592 static void set_address(ir_node *node, const ia32_address_t *addr)
 593 {
 594         set_ia32_am_scale(node, addr->scale);
 595         set_ia32_am_sc(node, addr->symconst_ent);
 596         set_ia32_am_offs_int(node, addr->offset);
 597         if(addr->symconst_sign)
 598                 set_ia32_am_sc_sign(node);
 599         if(addr->use_frame)
 600                 set_ia32_use_frame(node);
 601         set_ia32_frame_ent(node, addr->frame_entity);
 602 }
 603
 604 /**
 605  * Apply attributes of a given address mode to a node.
 606  */
 607 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 608 {
 609         set_address(node, &am->addr);
 610
 611         set_ia32_op_type(node, am->op_type);
 612         set_ia32_ls_mode(node, am->ls_mode);
 613         if (am->pinned == op_pin_state_pinned) {
 614                 /* beware: some nodes are already pinned and did not allow to change the state */
 615                 if (get_irn_pinned(node) != op_pin_state_pinned)
 616                         set_irn_pinned(node, op_pin_state_pinned);
 617         }
 618         if (am->commutative)
 619                 set_ia32_commutative(node);
 620 }
 621
 622 /**
 623  * Check, if a given node is a Down-Conv, ie. a integer Conv
 624  * from a mode with a mode with more bits to a mode with lesser bits.
 625  * Moreover, we return only true if the node has not more than 1 user.
 626  *
 627  * @param node   the node
 628  * @return non-zero if node is a Down-Conv
 629  */
 630 static int is_downconv(const ir_node *node)
 631 {
 632         ir_mode *src_mode;
 633         ir_mode *dest_mode;
 634
 635         if(!is_Conv(node))
 636                 return 0;
 637
 638         /* we only want to skip the conv when we're the only user
 639          * (not optimal but for now...)
 640          */
 641         if(get_irn_n_edges(node) > 1)
 642                 return 0;
 643
 644         src_mode  = get_irn_mode(get_Conv_op(node));
 645         dest_mode = get_irn_mode(node);
 646         return ia32_mode_needs_gp_reg(src_mode)
 647                 && ia32_mode_needs_gp_reg(dest_mode)
 648                 && get_mode_size_bits(dest_mode) < get_mode_size_bits(src_mode);
 649 }
 650
 651 /* Skip all Down-Conv's on a given node and return the resulting node. */
 652 ir_node *ia32_skip_downconv(ir_node *node) {
 653         while (is_downconv(node))
 654                 node = get_Conv_op(node);
 655
 656         return node;
 657 }
 658
 659 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 660 {
 661         ir_mode  *mode = get_irn_mode(node);
 662         ir_node  *block;
 663         ir_mode  *tgt_mode;
 664         dbg_info *dbgi;
 665
 666         if(mode_is_signed(mode)) {
 667                 tgt_mode = mode_Is;
 668         } else {
 669                 tgt_mode = mode_Iu;
 670         }
 671         block = get_nodes_block(node);
 672         dbgi  = get_irn_dbg_info(node);
 673
 674         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 675 }
 676
 677 /**
 678  * matches operands of a node into ia32 addressing/operand modes. This covers
 679  * usage of source address mode, immediates, operations with non 32-bit modes,
 680  * ...
 681  * The resulting data is filled into the @p am struct. block is the block
 682  * of the node whose arguments are matched. op1, op2 are the first and second
 683  * input that are matched (op1 may be NULL). other_op is another unrelated
 684  * input that is not matched! but which is needed sometimes to check if AM
 685  * for op1/op2 is legal.
 686  * @p flags describes the supported modes of the operation in detail.
 687  */
 688 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 689                             ir_node *op1, ir_node *op2, ir_node *other_op,
 690                             match_flags_t flags)
 691 {
 692         ia32_address_t *addr      = &am->addr;
 693         ir_mode        *mode      = get_irn_mode(op2);
 694         int             mode_bits = get_mode_size_bits(mode);
 695         ir_node        *noreg_gp, *new_op1, *new_op2;
 696         int             use_am;
 697         unsigned        commutative;
 698         int             use_am_and_immediates;
 699         int             use_immediate;
 700
 701         memset(am, 0, sizeof(am[0]));
 702
 703         commutative           = (flags & match_commutative) != 0;
 704         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 705         use_am                = (flags & match_am) != 0;
 706         use_immediate         = (flags & match_immediate) != 0;
 707         assert(!use_am_and_immediates || use_immediate);
 708
 709         assert(op2 != NULL);
 710         assert(!commutative || op1 != NULL);
 711         assert(use_am || !(flags & match_8bit_am));
 712         assert(use_am || !(flags & match_16bit_am));
 713
 714         if (mode_bits == 8) {
 715                 if (!(flags & match_8bit_am))
 716                         use_am = 0;
 717                 /* we don't automatically add upconvs yet */
 718                 assert((flags & match_mode_neutral) || (flags & match_8bit));
 719         } else if (mode_bits == 16) {
 720                 if (!(flags & match_16bit_am))
 721                         use_am = 0;
 722                 /* we don't automatically add upconvs yet */
 723                 assert((flags & match_mode_neutral) || (flags & match_16bit));
 724         }
 725
 726         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 727          * can be random for these operations */
 728         if (flags & match_mode_neutral) {
 729                 op2 = ia32_skip_downconv(op2);
 730                 if (op1 != NULL) {
 731                         op1 = ia32_skip_downconv(op1);
 732                 }
 733         }
 734
 735         /* match immediates. firm nodes are normalized: constants are always on the
 736          * op2 input */
 737         new_op2 = NULL;
 738         if (!(flags & match_try_am) && use_immediate) {
 739                 new_op2 = try_create_Immediate(op2, 0);
 740         }
 741
 742         noreg_gp = ia32_new_NoReg_gp(env_cg);
 743         if (new_op2 == NULL &&
 744             use_am && ia32_use_source_address_mode(block, op2, op1, other_op, flags)) {
 745                 build_address(am, op2);
 746                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 747                 if (mode_is_float(mode)) {
 748                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 749                 } else {
 750                         new_op2 = noreg_gp;
 751                 }
 752                 am->op_type = ia32_AddrModeS;
 753         } else if (commutative && (new_op2 == NULL || use_am_and_immediates) &&
 754                        use_am &&
 755                        ia32_use_source_address_mode(block, op1, op2, other_op, flags)) {
 756                 ir_node *noreg;
 757                 build_address(am, op1);
 758
 759                 if (mode_is_float(mode)) {
 760                         noreg = ia32_new_NoReg_vfp(env_cg);
 761                 } else {
 762                         noreg = noreg_gp;
 763                 }
 764
 765                 if (new_op2 != NULL) {
 766                         new_op1 = noreg;
 767                 } else {
 768                         new_op1 = be_transform_node(op2);
 769                         new_op2 = noreg;
 770                         am->ins_permuted = 1;
 771                 }
 772                 am->op_type = ia32_AddrModeS;
 773         } else {
 774                 if (flags & match_try_am) {
 775                         am->new_op1 = NULL;
 776                         am->new_op2 = NULL;
 777                         am->op_type = ia32_Normal;
 778                         return;
 779                 }
 780
 781                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 782                 if (new_op2 == NULL)
 783                         new_op2 = be_transform_node(op2);
 784                 am->op_type = ia32_Normal;
 785                 am->ls_mode = get_irn_mode(op2);
 786                 if (flags & match_mode_neutral)
 787                         am->ls_mode = mode_Iu;
 788         }
 789         if (addr->base == NULL)
 790                 addr->base = noreg_gp;
 791         if (addr->index == NULL)
 792                 addr->index = noreg_gp;
 793         if (addr->mem == NULL)
 794                 addr->mem = new_NoMem();
 795
 796         am->new_op1     = new_op1;
 797         am->new_op2     = new_op2;
 798         am->commutative = commutative;
 799 }
 800
 801 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 802 {
 803         ir_mode  *mode;
 804         ir_node  *load;
 805
 806         if (am->mem_proj == NULL)
 807                 return node;
 808
 809         /* we have to create a mode_T so the old MemProj can attach to us */
 810         mode = get_irn_mode(node);
 811         load = get_Proj_pred(am->mem_proj);
 812
 813         mark_irn_visited(load);
 814         be_set_transformed_node(load, node);
 815
 816         if (mode != mode_T) {
 817                 set_irn_mode(node, mode_T);
 818                 return new_rd_Proj(NULL, current_ir_graph, get_nodes_block(node), node, mode, pn_ia32_res);
 819         } else {
 820                 return node;
 821         }
 822 }
 823
 824 /**
 825  * Construct a standard binary operation, set AM and immediate if required.
 826  *
 827  * @param node  The original node for which the binop is created
 828  * @param op1   The first operand
 829  * @param op2   The second operand
 830  * @param func  The node constructor function
 831  * @return The constructed ia32 node.
 832  */
 833 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 834                           construct_binop_func *func, match_flags_t flags)
 835 {
 836         dbg_info            *dbgi;
 837         ir_node             *block, *new_block, *new_node;
 838         ia32_address_mode_t  am;
 839         ia32_address_t      *addr = &am.addr;
 840
 841         block = get_nodes_block(node);
 842         match_arguments(&am, block, op1, op2, NULL, flags);
 843
 844         dbgi      = get_irn_dbg_info(node);
 845         new_block = be_transform_node(block);
 846         new_node  = func(dbgi, current_ir_graph, new_block,
 847                          addr->base, addr->index, addr->mem,
 848                          am.new_op1, am.new_op2);
 849         set_am_attributes(new_node, &am);
 850         /* we can't use source address mode anymore when using immediates */
 851         if (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 852                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 853         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 854
 855         new_node = fix_mem_proj(new_node, &am);
 856
 857         return new_node;
 858 }
 859
 860 enum {
 861         n_ia32_l_binop_left,
 862         n_ia32_l_binop_right,
 863         n_ia32_l_binop_eflags
 864 };
 865 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,       n_Adc_left)
 866 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,      n_Adc_right)
 867 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags,     n_Adc_eflags)
 868 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_minuend,    n_Sbb_minuend)
 869 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_subtrahend, n_Sbb_subtrahend)
 870 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags,     n_Sbb_eflags)
 871
 872 /**
 873  * Construct a binary operation which also consumes the eflags.
 874  *
 875  * @param node  The node to transform
 876  * @param func  The node constructor function
 877  * @param flags The match flags
 878  * @return      The constructor ia32 node
 879  */
 880 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 881                                 match_flags_t flags)
 882 {
 883         ir_node             *src_block  = get_nodes_block(node);
 884         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 885         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 886         dbg_info            *dbgi;
 887         ir_node             *block, *new_node, *eflags, *new_eflags;
 888         ia32_address_mode_t  am;
 889         ia32_address_t      *addr       = &am.addr;
 890
 891         match_arguments(&am, src_block, op1, op2, NULL, flags);
 892
 893         dbgi       = get_irn_dbg_info(node);
 894         block      = be_transform_node(src_block);
 895         eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 896         new_eflags = be_transform_node(eflags);
 897         new_node   = func(dbgi, current_ir_graph, block, addr->base, addr->index,
 898                         addr->mem, am.new_op1, am.new_op2, new_eflags);
 899         set_am_attributes(new_node, &am);
 900         /* we can't use source address mode anymore when using immediates */
 901         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 902                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 903         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 904
 905         new_node = fix_mem_proj(new_node, &am);
 906
 907         return new_node;
 908 }
 909
 910 static ir_node *get_fpcw(void)
 911 {
 912         ir_node *fpcw;
 913         if (initial_fpcw != NULL)
 914                 return initial_fpcw;
 915
 916         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 917                                              &ia32_fp_cw_regs[REG_FPCW]);
 918         initial_fpcw = be_transform_node(fpcw);
 919
 920         return initial_fpcw;
 921 }
 922
 923 /**
 924  * Construct a standard binary operation, set AM and immediate if required.
 925  *
 926  * @param op1   The first operand
 927  * @param op2   The second operand
 928  * @param func  The node constructor function
 929  * @return The constructed ia32 node.
 930  */
 931 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 932                                     construct_binop_float_func *func,
 933                                     match_flags_t flags)
 934 {
 935         ir_mode             *mode  = get_irn_mode(node);
 936         dbg_info            *dbgi;
 937         ir_node             *block, *new_block, *new_node;
 938         ia32_address_mode_t  am;
 939         ia32_address_t      *addr = &am.addr;
 940
 941         /* cannot use address mode with long double on x87 */
 942         if (get_mode_size_bits(mode) > 64)
 943                 flags &= ~match_am;
 944
 945         block = get_nodes_block(node);
 946         match_arguments(&am, block, op1, op2, NULL, flags);
 947
 948         dbgi      = get_irn_dbg_info(node);
 949         new_block = be_transform_node(block);
 950         new_node  = func(dbgi, current_ir_graph, new_block,
 951                          addr->base, addr->index, addr->mem,
 952                          am.new_op1, am.new_op2, get_fpcw());
 953         set_am_attributes(new_node, &am);
 954
 955         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 956
 957         new_node = fix_mem_proj(new_node, &am);
 958
 959         return new_node;
 960 }
 961
 962 /**
 963  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 964  *
 965  * @param op1   The first operand
 966  * @param op2   The second operand
 967  * @param func  The node constructor function
 968  * @return The constructed ia32 node.
 969  */
 970 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 971                                 construct_shift_func *func,
 972                                 match_flags_t flags)
 973 {
 974         dbg_info *dbgi;
 975         ir_node  *block, *new_block, *new_op1, *new_op2, *new_node;
 976
 977         assert(! mode_is_float(get_irn_mode(node)));
 978         assert(flags & match_immediate);
 979         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
 980
 981         if (flags & match_mode_neutral) {
 982                 op1     = ia32_skip_downconv(op1);
 983                 new_op1 = be_transform_node(op1);
 984         } else if (get_mode_size_bits(get_irn_mode(node)) != 32) {
 985                 new_op1 = create_upconv(op1, node);
 986         } else {
 987                 new_op1 = be_transform_node(op1);
 988         }
 989
 990         /* the shift amount can be any mode that is bigger than 5 bits, since all
 991          * other bits are ignored anyway */
 992         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
 993                 ir_node *const op = get_Conv_op(op2);
 994                 if (mode_is_float(get_irn_mode(op)))
 995                         break;
 996                 op2 = op;
 997                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
 998         }
 999         new_op2 = create_immediate_or_transform(op2, 0);
1000
1001         dbgi      = get_irn_dbg_info(node);
1002         block     = get_nodes_block(node);
1003         new_block = be_transform_node(block);
1004         new_node  = func(dbgi, current_ir_graph, new_block, new_op1, new_op2);
1005         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1006
1007         /* lowered shift instruction may have a dependency operand, handle it here */
1008         if (get_irn_arity(node) == 3) {
1009                 /* we have a dependency */
1010                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
1011                 add_irn_dep(new_node, new_dep);
1012         }
1013
1014         return new_node;
1015 }
1016
1017
1018 /**
1019  * Construct a standard unary operation, set AM and immediate if required.
1020  *
1021  * @param op    The operand
1022  * @param func  The node constructor function
1023  * @return The constructed ia32 node.
1024  */
1025 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
1026                          match_flags_t flags)
1027 {
1028         dbg_info *dbgi;
1029         ir_node  *block, *new_block, *new_op, *new_node;
1030
1031         assert(flags == 0 || flags == match_mode_neutral);
1032         if (flags & match_mode_neutral) {
1033                 op = ia32_skip_downconv(op);
1034         }
1035
1036         new_op    = be_transform_node(op);
1037         dbgi      = get_irn_dbg_info(node);
1038         block     = get_nodes_block(node);
1039         new_block = be_transform_node(block);
1040         new_node  = func(dbgi, current_ir_graph, new_block, new_op);
1041
1042         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1043
1044         return new_node;
1045 }
1046
1047 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1048                                         ia32_address_t *addr)
1049 {
1050         ir_node *base, *index, *res;
1051
1052         base = addr->base;
1053         if (base == NULL) {
1054                 base = ia32_new_NoReg_gp(env_cg);
1055         } else {
1056                 base = be_transform_node(base);
1057         }
1058
1059         index = addr->index;
1060         if (index == NULL) {
1061                 index = ia32_new_NoReg_gp(env_cg);
1062         } else {
1063                 index = be_transform_node(index);
1064         }
1065
1066         res = new_rd_ia32_Lea(dbgi, current_ir_graph, block, base, index);
1067         set_address(res, addr);
1068
1069         return res;
1070 }
1071
1072 /**
1073  * Returns non-zero if a given address mode has a symbolic or
1074  * numerical offset != 0.
1075  */
1076 static int am_has_immediates(const ia32_address_t *addr)
1077 {
1078         return addr->offset != 0 || addr->symconst_ent != NULL
1079                 || addr->frame_entity || addr->use_frame;
1080 }
1081
1082 /**
1083  * Creates an ia32 Add.
1084  *
1085  * @return the created ia32 Add node
1086  */
1087 static ir_node *gen_Add(ir_node *node) {
1088         ir_mode  *mode = get_irn_mode(node);
1089         ir_node  *op1  = get_Add_left(node);
1090         ir_node  *op2  = get_Add_right(node);
1091         dbg_info *dbgi;
1092         ir_node  *block, *new_block, *new_node, *add_immediate_op;
1093         ia32_address_t       addr;
1094         ia32_address_mode_t  am;
1095
1096         if (mode_is_float(mode)) {
1097                 if (ia32_cg_config.use_sse2)
1098                         return gen_binop(node, op1, op2, new_rd_ia32_xAdd,
1099                                          match_commutative | match_am);
1100                 else
1101                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd,
1102                                                    match_commutative | match_am);
1103         }
1104
1105         ia32_mark_non_am(node);
1106
1107         op2 = ia32_skip_downconv(op2);
1108         op1 = ia32_skip_downconv(op1);
1109
1110         /**
1111          * Rules for an Add:
1112          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1113          *   1. Add with immediate -> Lea
1114          *   2. Add with possible source address mode -> Add
1115          *   3. Otherwise -> Lea
1116          */
1117         memset(&addr, 0, sizeof(addr));
1118         ia32_create_address_mode(&addr, node, /*force=*/1);
1119         add_immediate_op = NULL;
1120
1121         dbgi      = get_irn_dbg_info(node);
1122         block     = get_nodes_block(node);
1123         new_block = be_transform_node(block);
1124
1125         /* a constant? */
1126         if(addr.base == NULL && addr.index == NULL) {
1127                 ir_graph *irg = current_ir_graph;
1128                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1129                                              addr.symconst_sign, addr.offset);
1130                 add_irn_dep(new_node, get_irg_frame(irg));
1131                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1132                 return new_node;
1133         }
1134         /* add with immediate? */
1135         if(addr.index == NULL) {
1136                 add_immediate_op = addr.base;
1137         } else if(addr.base == NULL && addr.scale == 0) {
1138                 add_immediate_op = addr.index;
1139         }
1140
1141         if(add_immediate_op != NULL) {
1142                 if(!am_has_immediates(&addr)) {
1143 #ifdef DEBUG_libfirm
1144                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1145                                            node);
1146 #endif
1147                         return be_transform_node(add_immediate_op);
1148                 }
1149
1150                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1151                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1152                 return new_node;
1153         }
1154
1155         /* test if we can use source address mode */
1156         match_arguments(&am, block, op1, op2, NULL, match_commutative
1157                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1158
1159         /* construct an Add with source address mode */
1160         if (am.op_type == ia32_AddrModeS) {
1161                 ir_graph *irg = current_ir_graph;
1162                 ia32_address_t *am_addr = &am.addr;
1163                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1164                                          am_addr->index, am_addr->mem, am.new_op1,
1165                                          am.new_op2);
1166                 set_am_attributes(new_node, &am);
1167                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1168
1169                 new_node = fix_mem_proj(new_node, &am);
1170
1171                 return new_node;
1172         }
1173
1174         /* otherwise construct a lea */
1175         new_node = create_lea_from_address(dbgi, new_block, &addr);
1176         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1177         return new_node;
1178 }
1179
1180 /**
1181  * Creates an ia32 Mul.
1182  *
1183  * @return the created ia32 Mul node
1184  */
1185 static ir_node *gen_Mul(ir_node *node) {
1186         ir_node *op1  = get_Mul_left(node);
1187         ir_node *op2  = get_Mul_right(node);
1188         ir_mode *mode = get_irn_mode(node);
1189
1190         if (mode_is_float(mode)) {
1191                 if (ia32_cg_config.use_sse2)
1192                         return gen_binop(node, op1, op2, new_rd_ia32_xMul,
1193                                          match_commutative | match_am);
1194                 else
1195                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul,
1196                                                    match_commutative | match_am);
1197         }
1198         return gen_binop(node, op1, op2, new_rd_ia32_IMul,
1199                          match_commutative | match_am | match_mode_neutral |
1200                          match_immediate | match_am_and_immediates);
1201 }
1202
1203 /**
1204  * Creates an ia32 Mulh.
1205  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1206  * this result while Mul returns the lower 32 bit.
1207  *
1208  * @return the created ia32 Mulh node
1209  */
1210 static ir_node *gen_Mulh(ir_node *node)
1211 {
1212         ir_node  *block     = get_nodes_block(node);
1213         ir_node  *new_block = be_transform_node(block);
1214         ir_graph *irg       = current_ir_graph;
1215         dbg_info *dbgi      = get_irn_dbg_info(node);
1216         ir_mode  *mode      = get_irn_mode(node);
1217         ir_node  *op1       = get_Mulh_left(node);
1218         ir_node  *op2       = get_Mulh_right(node);
1219         ir_node  *proj_res_high;
1220         ir_node  *new_node;
1221         ia32_address_mode_t  am;
1222         ia32_address_t      *addr = &am.addr;
1223
1224         assert(!mode_is_float(mode) && "Mulh with float not supported");
1225         assert(get_mode_size_bits(mode) == 32);
1226
1227         match_arguments(&am, block, op1, op2, NULL, match_commutative | match_am);
1228
1229         if (mode_is_signed(mode)) {
1230                 new_node = new_rd_ia32_IMul1OP(dbgi, irg, new_block, addr->base,
1231                                                addr->index, addr->mem, am.new_op1,
1232                                                am.new_op2);
1233         } else {
1234                 new_node = new_rd_ia32_Mul(dbgi, irg, new_block, addr->base,
1235                                            addr->index, addr->mem, am.new_op1,
1236                                            am.new_op2);
1237         }
1238
1239         set_am_attributes(new_node, &am);
1240         /* we can't use source address mode anymore when using immediates */
1241         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1242                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1243         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1244
1245         assert(get_irn_mode(new_node) == mode_T);
1246
1247         fix_mem_proj(new_node, &am);
1248
1249         assert(pn_ia32_IMul1OP_res_high == pn_ia32_Mul_res_high);
1250         proj_res_high = new_rd_Proj(dbgi, irg, block, new_node,
1251                                mode_Iu, pn_ia32_IMul1OP_res_high);
1252
1253         return proj_res_high;
1254 }
1255
1256
1257
1258 /**
1259  * Creates an ia32 And.
1260  *
1261  * @return The created ia32 And node
1262  */
1263 static ir_node *gen_And(ir_node *node) {
1264         ir_node *op1 = get_And_left(node);
1265         ir_node *op2 = get_And_right(node);
1266         assert(! mode_is_float(get_irn_mode(node)));
1267
1268         /* is it a zero extension? */
1269         if (is_Const(op2)) {
1270                 tarval   *tv    = get_Const_tarval(op2);
1271                 long      v     = get_tarval_long(tv);
1272
1273                 if (v == 0xFF || v == 0xFFFF) {
1274                         dbg_info *dbgi   = get_irn_dbg_info(node);
1275                         ir_node  *block  = get_nodes_block(node);
1276                         ir_mode  *src_mode;
1277                         ir_node  *res;
1278
1279                         if(v == 0xFF) {
1280                                 src_mode = mode_Bu;
1281                         } else {
1282                                 assert(v == 0xFFFF);
1283                                 src_mode = mode_Hu;
1284                         }
1285                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1286
1287                         return res;
1288                 }
1289         }
1290         return gen_binop(node, op1, op2, new_rd_ia32_And,
1291                          match_commutative | match_mode_neutral | match_am
1292                                          | match_immediate);
1293 }
1294
1295
1296
1297 /**
1298  * Creates an ia32 Or.
1299  *
1300  * @return The created ia32 Or node
1301  */
1302 static ir_node *gen_Or(ir_node *node) {
1303         ir_node *op1 = get_Or_left(node);
1304         ir_node *op2 = get_Or_right(node);
1305
1306         assert (! mode_is_float(get_irn_mode(node)));
1307         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative
1308                         | match_mode_neutral | match_am | match_immediate);
1309 }
1310
1311
1312
1313 /**
1314  * Creates an ia32 Eor.
1315  *
1316  * @return The created ia32 Eor node
1317  */
1318 static ir_node *gen_Eor(ir_node *node) {
1319         ir_node *op1 = get_Eor_left(node);
1320         ir_node *op2 = get_Eor_right(node);
1321
1322         assert(! mode_is_float(get_irn_mode(node)));
1323         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative
1324                         | match_mode_neutral | match_am | match_immediate);
1325 }
1326
1327
1328 /**
1329  * Creates an ia32 Sub.
1330  *
1331  * @return The created ia32 Sub node
1332  */
1333 static ir_node *gen_Sub(ir_node *node) {
1334         ir_node  *op1  = get_Sub_left(node);
1335         ir_node  *op2  = get_Sub_right(node);
1336         ir_mode  *mode = get_irn_mode(node);
1337
1338         if (mode_is_float(mode)) {
1339                 if (ia32_cg_config.use_sse2)
1340                         return gen_binop(node, op1, op2, new_rd_ia32_xSub, match_am);
1341                 else
1342                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub,
1343                                                    match_am);
1344         }
1345
1346         if (is_Const(op2)) {
1347                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1348                            node);
1349         }
1350
1351         return gen_binop(node, op1, op2, new_rd_ia32_Sub, match_mode_neutral
1352                         | match_am | match_immediate);
1353 }
1354
1355 static ir_node *transform_AM_mem(ir_graph *const irg, ir_node *const block,
1356                                  ir_node  *const src_val,
1357                                  ir_node  *const src_mem,
1358                                  ir_node  *const am_mem)
1359 {
1360         if (is_NoMem(am_mem)) {
1361                 return be_transform_node(src_mem);
1362         } else if (is_Proj(src_val) &&
1363                    is_Proj(src_mem) &&
1364                    get_Proj_pred(src_val) == get_Proj_pred(src_mem)) {
1365                 /* avoid memory loop */
1366                 return am_mem;
1367         } else if (is_Proj(src_val) && is_Sync(src_mem)) {
1368                 ir_node  *const ptr_pred = get_Proj_pred(src_val);
1369                 int       const arity    = get_Sync_n_preds(src_mem);
1370                 int             n        = 0;
1371                 ir_node **      ins;
1372                 int             i;
1373
1374                 NEW_ARR_A(ir_node*, ins, arity + 1);
1375
1376                 for (i = arity - 1; i >= 0; --i) {
1377                         ir_node *const pred = get_Sync_pred(src_mem, i);
1378
1379                         /* avoid memory loop */
1380                         if (is_Proj(pred) && get_Proj_pred(pred) == ptr_pred)
1381                                 continue;
1382
1383                         ins[n++] = be_transform_node(pred);
1384                 }
1385
1386                 ins[n++] = am_mem;
1387
1388                 return new_r_Sync(irg, block, n, ins);
1389         } else {
1390                 ir_node *ins[2];
1391
1392                 ins[0] = be_transform_node(src_mem);
1393                 ins[1] = am_mem;
1394                 return new_r_Sync(irg, block, 2, ins);
1395         }
1396 }
1397
1398 /**
1399  * Generates an ia32 DivMod with additional infrastructure for the
1400  * register allocator if needed.
1401  */
1402 static ir_node *create_Div(ir_node *node)
1403 {
1404         ir_graph *irg       = current_ir_graph;
1405         dbg_info *dbgi      = get_irn_dbg_info(node);
1406         ir_node  *block     = get_nodes_block(node);
1407         ir_node  *new_block = be_transform_node(block);
1408         ir_node  *mem;
1409         ir_node  *new_mem;
1410         ir_node  *op1;
1411         ir_node  *op2;
1412         ir_node  *new_node;
1413         ir_mode  *mode;
1414         ir_node  *sign_extension;
1415         ia32_address_mode_t  am;
1416         ia32_address_t      *addr = &am.addr;
1417
1418         /* the upper bits have random contents for smaller modes */
1419         switch (get_irn_opcode(node)) {
1420         case iro_Div:
1421                 op1     = get_Div_left(node);
1422                 op2     = get_Div_right(node);
1423                 mem     = get_Div_mem(node);
1424                 mode    = get_Div_resmode(node);
1425                 break;
1426         case iro_Mod:
1427                 op1     = get_Mod_left(node);
1428                 op2     = get_Mod_right(node);
1429                 mem     = get_Mod_mem(node);
1430                 mode    = get_Mod_resmode(node);
1431                 break;
1432         case iro_DivMod:
1433                 op1     = get_DivMod_left(node);
1434                 op2     = get_DivMod_right(node);
1435                 mem     = get_DivMod_mem(node);
1436                 mode    = get_DivMod_resmode(node);
1437                 break;
1438         default:
1439                 panic("invalid divmod node %+F", node);
1440         }
1441
1442         match_arguments(&am, block, op1, op2, NULL, match_am);
1443
1444         /* Beware: We don't need a Sync, if the memory predecessor of the Div node
1445            is the memory of the consumed address. We can have only the second op as address
1446            in Div nodes, so check only op2. */
1447         new_mem = transform_AM_mem(irg, block, op2, mem, addr->mem);
1448
1449         if (mode_is_signed(mode)) {
1450                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1451                 add_irn_dep(produceval, get_irg_frame(irg));
1452                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block, am.new_op1,
1453                                                   produceval);
1454
1455                 new_node = new_rd_ia32_IDiv(dbgi, irg, new_block, addr->base,
1456                                             addr->index, new_mem, am.new_op2,
1457                                             am.new_op1, sign_extension);
1458         } else {
1459                 sign_extension = new_rd_ia32_Const(dbgi, irg, new_block, NULL, 0, 0);
1460                 add_irn_dep(sign_extension, get_irg_frame(irg));
1461
1462                 new_node = new_rd_ia32_Div(dbgi, irg, new_block, addr->base,
1463                                            addr->index, new_mem, am.new_op2,
1464                                            am.new_op1, sign_extension);
1465         }
1466
1467         set_irn_pinned(new_node, get_irn_pinned(node));
1468
1469         set_am_attributes(new_node, &am);
1470         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1471
1472         new_node = fix_mem_proj(new_node, &am);
1473
1474         return new_node;
1475 }
1476
1477
1478 static ir_node *gen_Mod(ir_node *node) {
1479         return create_Div(node);
1480 }
1481
1482 static ir_node *gen_Div(ir_node *node) {
1483         return create_Div(node);
1484 }
1485
1486 static ir_node *gen_DivMod(ir_node *node) {
1487         return create_Div(node);
1488 }
1489
1490
1491
1492 /**
1493  * Creates an ia32 floating Div.
1494  *
1495  * @return The created ia32 xDiv node
1496  */
1497 static ir_node *gen_Quot(ir_node *node)
1498 {
1499         ir_node *op1 = get_Quot_left(node);
1500         ir_node *op2 = get_Quot_right(node);
1501
1502         if (ia32_cg_config.use_sse2) {
1503                 return gen_binop(node, op1, op2, new_rd_ia32_xDiv, match_am);
1504         } else {
1505                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, match_am);
1506         }
1507 }
1508
1509
1510 /**
1511  * Creates an ia32 Shl.
1512  *
1513  * @return The created ia32 Shl node
1514  */
1515 static ir_node *gen_Shl(ir_node *node) {
1516         ir_node *left  = get_Shl_left(node);
1517         ir_node *right = get_Shl_right(node);
1518
1519         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
1520                                match_mode_neutral | match_immediate);
1521 }
1522
1523 /**
1524  * Creates an ia32 Shr.
1525  *
1526  * @return The created ia32 Shr node
1527  */
1528 static ir_node *gen_Shr(ir_node *node) {
1529         ir_node *left  = get_Shr_left(node);
1530         ir_node *right = get_Shr_right(node);
1531
1532         return gen_shift_binop(node, left, right, new_rd_ia32_Shr, match_immediate);
1533 }
1534
1535
1536
1537 /**
1538  * Creates an ia32 Sar.
1539  *
1540  * @return The created ia32 Shrs node
1541  */
1542 static ir_node *gen_Shrs(ir_node *node) {
1543         ir_node *left  = get_Shrs_left(node);
1544         ir_node *right = get_Shrs_right(node);
1545         ir_mode *mode  = get_irn_mode(node);
1546
1547         if(is_Const(right) && mode == mode_Is) {
1548                 tarval *tv = get_Const_tarval(right);
1549                 long val = get_tarval_long(tv);
1550                 if(val == 31) {
1551                         /* this is a sign extension */
1552                         ir_graph *irg    = current_ir_graph;
1553                         dbg_info *dbgi   = get_irn_dbg_info(node);
1554                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1555                         ir_node  *op     = left;
1556                         ir_node  *new_op = be_transform_node(op);
1557                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1558                         add_irn_dep(pval, get_irg_frame(irg));
1559
1560                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1561                 }
1562         }
1563
1564         /* 8 or 16 bit sign extension? */
1565         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1566                 ir_node *shl_left  = get_Shl_left(left);
1567                 ir_node *shl_right = get_Shl_right(left);
1568                 if(is_Const(shl_right)) {
1569                         tarval *tv1 = get_Const_tarval(right);
1570                         tarval *tv2 = get_Const_tarval(shl_right);
1571                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1572                                 long val = get_tarval_long(tv1);
1573                                 if(val == 16 || val == 24) {
1574                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1575                                         ir_node  *block  = get_nodes_block(node);
1576                                         ir_mode  *src_mode;
1577                                         ir_node  *res;
1578
1579                                         if(val == 24) {
1580                                                 src_mode = mode_Bs;
1581                                         } else {
1582                                                 assert(val == 16);
1583                                                 src_mode = mode_Hs;
1584                                         }
1585                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1586                                                               shl_left, node);
1587
1588                                         return res;
1589                                 }
1590                         }
1591                 }
1592         }
1593
1594         return gen_shift_binop(node, left, right, new_rd_ia32_Sar, match_immediate);
1595 }
1596
1597
1598
1599 /**
1600  * Creates an ia32 Rol.
1601  *
1602  * @param op1   The first operator
1603  * @param op2   The second operator
1604  * @return The created ia32 RotL node
1605  */
1606 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2) {
1607         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol, match_immediate);
1608 }
1609
1610
1611
1612 /**
1613  * Creates an ia32 Ror.
1614  * NOTE: There is no RotR with immediate because this would always be a RotL
1615  *       "imm-mode_size_bits" which can be pre-calculated.
1616  *
1617  * @param op1   The first operator
1618  * @param op2   The second operator
1619  * @return The created ia32 RotR node
1620  */
1621 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2) {
1622         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror, match_immediate);
1623 }
1624
1625
1626
1627 /**
1628  * Creates an ia32 RotR or RotL (depending on the found pattern).
1629  *
1630  * @return The created ia32 RotL or RotR node
1631  */
1632 static ir_node *gen_Rotl(ir_node *node) {
1633         ir_node *rotate = NULL;
1634         ir_node *op1    = get_Rotl_left(node);
1635         ir_node *op2    = get_Rotl_right(node);
1636
1637         /* Firm has only RotL, so we are looking for a right (op2)
1638                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1639                  that means we can create a RotR instead of an Add and a RotL */
1640
1641         if (is_Add(op2)) {
1642                 ir_node *add = op2;
1643                 ir_node *left = get_Add_left(add);
1644                 ir_node *right = get_Add_right(add);
1645                 if (is_Const(right)) {
1646                         tarval  *tv   = get_Const_tarval(right);
1647                         ir_mode *mode = get_irn_mode(node);
1648                         long     bits = get_mode_size_bits(mode);
1649
1650                         if (is_Minus(left) &&
1651                             tarval_is_long(tv)       &&
1652                             get_tarval_long(tv) == bits &&
1653                             bits                == 32)
1654                         {
1655                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1656                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
1657                         }
1658                 }
1659         }
1660
1661         if (rotate == NULL) {
1662                 rotate = gen_Rol(node, op1, op2);
1663         }
1664
1665         return rotate;
1666 }
1667
1668
1669
1670 /**
1671  * Transforms a Minus node.
1672  *
1673  * @return The created ia32 Minus node
1674  */
1675 static ir_node *gen_Minus(ir_node *node)
1676 {
1677         ir_node   *op    = get_Minus_op(node);
1678         ir_node   *block = be_transform_node(get_nodes_block(node));
1679         ir_graph  *irg   = current_ir_graph;
1680         dbg_info  *dbgi  = get_irn_dbg_info(node);
1681         ir_mode   *mode  = get_irn_mode(node);
1682         ir_entity *ent;
1683         ir_node   *new_node;
1684         int        size;
1685
1686         if (mode_is_float(mode)) {
1687                 ir_node *new_op = be_transform_node(op);
1688                 if (ia32_cg_config.use_sse2) {
1689                         /* TODO: non-optimal... if we have many xXors, then we should
1690                          * rather create a load for the const and use that instead of
1691                          * several AM nodes... */
1692                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1693                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1694                         ir_node *nomem     = new_rd_NoMem(irg);
1695
1696                         new_node = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp,
1697                                                     nomem, new_op, noreg_xmm);
1698
1699                         size = get_mode_size_bits(mode);
1700                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1701
1702                         set_ia32_am_sc(new_node, ent);
1703                         set_ia32_op_type(new_node, ia32_AddrModeS);
1704                         set_ia32_ls_mode(new_node, mode);
1705                 } else {
1706                         new_node = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1707                 }
1708         } else {
1709                 new_node = gen_unop(node, op, new_rd_ia32_Neg, match_mode_neutral);
1710         }
1711
1712         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1713
1714         return new_node;
1715 }
1716
1717 /**
1718  * Transforms a Not node.
1719  *
1720  * @return The created ia32 Not node
1721  */
1722 static ir_node *gen_Not(ir_node *node) {
1723         ir_node *op   = get_Not_op(node);
1724
1725         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1726         assert (! mode_is_float(get_irn_mode(node)));
1727
1728         return gen_unop(node, op, new_rd_ia32_Not, match_mode_neutral);
1729 }
1730
1731
1732
1733 /**
1734  * Transforms an Abs node.
1735  *
1736  * @return The created ia32 Abs node
1737  */
1738 static ir_node *gen_Abs(ir_node *node)
1739 {
1740         ir_node   *block     = get_nodes_block(node);
1741         ir_node   *new_block = be_transform_node(block);
1742         ir_node   *op        = get_Abs_op(node);
1743         ir_graph  *irg       = current_ir_graph;
1744         dbg_info  *dbgi      = get_irn_dbg_info(node);
1745         ir_mode   *mode      = get_irn_mode(node);
1746         ir_node   *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1747         ir_node   *nomem     = new_NoMem();
1748         ir_node   *new_op;
1749         ir_node   *new_node;
1750         int        size;
1751         ir_entity *ent;
1752
1753         if (mode_is_float(mode)) {
1754                 new_op = be_transform_node(op);
1755
1756                 if (ia32_cg_config.use_sse2) {
1757                         ir_node *noreg_fp = ia32_new_NoReg_xmm(env_cg);
1758                         new_node = new_rd_ia32_xAnd(dbgi,irg, new_block, noreg_gp, noreg_gp,
1759                                                     nomem, new_op, noreg_fp);
1760
1761                         size = get_mode_size_bits(mode);
1762                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1763
1764                         set_ia32_am_sc(new_node, ent);
1765
1766                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1767
1768                         set_ia32_op_type(new_node, ia32_AddrModeS);
1769                         set_ia32_ls_mode(new_node, mode);
1770                 } else {
1771                         new_node = new_rd_ia32_vfabs(dbgi, irg, new_block, new_op);
1772                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1773                 }
1774         } else {
1775                 ir_node *xor, *pval, *sign_extension;
1776
1777                 if (get_mode_size_bits(mode) == 32) {
1778                         new_op = be_transform_node(op);
1779                 } else {
1780                         new_op = create_I2I_Conv(mode, mode_Is, dbgi, block, op, node);
1781                 }
1782
1783                 pval           = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1784                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block,
1785                                                            new_op, pval);
1786
1787                 add_irn_dep(pval, get_irg_frame(irg));
1788                 SET_IA32_ORIG_NODE(sign_extension,ia32_get_old_node_name(env_cg, node));
1789
1790                 xor = new_rd_ia32_Xor(dbgi, irg, new_block, noreg_gp, noreg_gp,
1791                                       nomem, new_op, sign_extension);
1792                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1793
1794                 new_node = new_rd_ia32_Sub(dbgi, irg, new_block, noreg_gp, noreg_gp,
1795                                            nomem, xor, sign_extension);
1796                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1797         }
1798
1799         return new_node;
1800 }
1801
1802 /**
1803  * Create a bt instruction for x & (1 << n) and place it into the block of cmp.
1804  */
1805 static ir_node *gen_bt(ir_node *cmp, ir_node *x, ir_node *n) {
1806         dbg_info *dbgi      = get_irn_dbg_info(cmp);
1807         ir_node  *block     = get_nodes_block(cmp);
1808         ir_node  *new_block = be_transform_node(block);
1809         ir_node  *op1       = be_transform_node(x);
1810         ir_node  *op2       = be_transform_node(n);
1811
1812         return new_rd_ia32_Bt(dbgi, current_ir_graph, new_block, op1, op2);
1813 }
1814
1815 /**
1816  * Transform a node returning a "flag" result.
1817  *
1818  * @param node     the node to transform
1819  * @param pnc_out  the compare mode to use
1820  */
1821 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1822 {
1823         ir_node  *flags;
1824         ir_node  *new_op;
1825         ir_node  *noreg;
1826         ir_node  *nomem;
1827         ir_node  *new_block;
1828         dbg_info *dbgi;
1829
1830         /* we have a Cmp as input */
1831         if (is_Proj(node)) {
1832                 ir_node *pred = get_Proj_pred(node);
1833                 if (is_Cmp(pred)) {
1834                         pn_Cmp pnc = get_Proj_proj(node);
1835                         if (ia32_cg_config.use_bt && (pnc == pn_Cmp_Lg || pnc == pn_Cmp_Eq)) {
1836                                 ir_node *l = get_Cmp_left(pred);
1837                                 ir_node *r = get_Cmp_right(pred);
1838                                 if (is_And(l)) {
1839                                         ir_node *la = get_And_left(l);
1840                                         ir_node *ra = get_And_right(l);
1841                                         if (is_Shl(la)) {
1842                                                 ir_node *c = get_Shl_left(la);
1843                                                 if (is_Const_1(c) && (is_Const_0(r) || r == la)) {
1844                                                         /* (1 << n) & ra) */
1845                                                         ir_node *n = get_Shl_right(la);
1846                                                         flags    = gen_bt(pred, ra, n);
1847                                                         /* we must generate a Jc/Jnc jump */
1848                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1849                                                         if (r == la)
1850                                                                 pnc ^= pn_Cmp_Leg;
1851                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1852                                                         return flags;
1853                                                 }
1854                                         }
1855                                         if (is_Shl(ra)) {
1856                                                 ir_node *c = get_Shl_left(ra);
1857                                                 if (is_Const_1(c) && (is_Const_0(r) || r == ra)) {
1858                                                         /* la & (1 << n)) */
1859                                                         ir_node *n = get_Shl_right(ra);
1860                                                         flags    = gen_bt(pred, la, n);
1861                                                         /* we must generate a Jc/Jnc jump */
1862                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1863                                                         if (r == ra)
1864                                                                 pnc ^= pn_Cmp_Leg;
1865                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1866                                                         return flags;
1867                                                 }
1868                                         }
1869                                 }
1870                         }
1871                         flags    = be_transform_node(pred);
1872                         *pnc_out = pnc;
1873                         return flags;
1874                 }
1875         }
1876
1877         /* a mode_b value, we have to compare it against 0 */
1878         dbgi      = get_irn_dbg_info(node);
1879         new_block = be_transform_node(get_nodes_block(node));
1880         new_op    = be_transform_node(node);
1881         noreg     = ia32_new_NoReg_gp(env_cg);
1882         nomem     = new_NoMem();
1883         flags     = new_rd_ia32_Test(dbgi, current_ir_graph, new_block, noreg, noreg, nomem,
1884                                      new_op, new_op, /*is_permuted=*/0, /*cmp_unsigned=*/0);
1885         *pnc_out  = pn_Cmp_Lg;
1886         return flags;
1887 }
1888
1889 /**
1890  * Transforms a Load.
1891  *
1892  * @return the created ia32 Load node
1893  */
1894 static ir_node *gen_Load(ir_node *node) {
1895         ir_node  *old_block = get_nodes_block(node);
1896         ir_node  *block   = be_transform_node(old_block);
1897         ir_node  *ptr     = get_Load_ptr(node);
1898         ir_node  *mem     = get_Load_mem(node);
1899         ir_node  *new_mem = be_transform_node(mem);
1900         ir_node  *base;
1901         ir_node  *index;
1902         ir_graph *irg     = current_ir_graph;
1903         dbg_info *dbgi    = get_irn_dbg_info(node);
1904         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1905         ir_mode  *mode    = get_Load_mode(node);
1906         ir_mode  *res_mode;
1907         ir_node  *new_node;
1908         ia32_address_t addr;
1909
1910         /* construct load address */
1911         memset(&addr, 0, sizeof(addr));
1912         ia32_create_address_mode(&addr, ptr, /*force=*/0);
1913         base  = addr.base;
1914         index = addr.index;
1915
1916         if(base == NULL) {
1917                 base = noreg;
1918         } else {
1919                 base = be_transform_node(base);
1920         }
1921
1922         if(index == NULL) {
1923                 index = noreg;
1924         } else {
1925                 index = be_transform_node(index);
1926         }
1927
1928         if (mode_is_float(mode)) {
1929                 if (ia32_cg_config.use_sse2) {
1930                         new_node = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1931                                                      mode);
1932                         res_mode = mode_xmm;
1933                 } else {
1934                         new_node = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1935                                                     mode);
1936                         res_mode = mode_vfp;
1937                 }
1938         } else {
1939                 assert(mode != mode_b);
1940
1941                 /* create a conv node with address mode for smaller modes */
1942                 if(get_mode_size_bits(mode) < 32) {
1943                         new_node = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1944                                                         new_mem, noreg, mode);
1945                 } else {
1946                         new_node = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1947                 }
1948                 res_mode = mode_Iu;
1949         }
1950
1951         set_irn_pinned(new_node, get_irn_pinned(node));
1952         set_ia32_op_type(new_node, ia32_AddrModeS);
1953         set_ia32_ls_mode(new_node, mode);
1954         set_address(new_node, &addr);
1955
1956         if(get_irn_pinned(node) == op_pin_state_floats) {
1957                 add_ia32_flags(new_node, arch_irn_flags_rematerializable);
1958         }
1959
1960         /* make sure we are scheduled behind the initial IncSP/Barrier
1961          * to avoid spills being placed before it
1962          */
1963         if (block == get_irg_start_block(irg)) {
1964                 add_irn_dep(new_node, get_irg_frame(irg));
1965         }
1966
1967         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1968
1969         return new_node;
1970 }
1971
1972 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1973                        ir_node *ptr, ir_node *other)
1974 {
1975         ir_node *load;
1976
1977         if(!is_Proj(node))
1978                 return 0;
1979
1980         /* we only use address mode if we're the only user of the load */
1981         if(get_irn_n_edges(node) > 1)
1982                 return 0;
1983
1984         load = get_Proj_pred(node);
1985         if(!is_Load(load))
1986                 return 0;
1987         if(get_nodes_block(load) != block)
1988                 return 0;
1989
1990         /* Store should be attached to the load */
1991         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1992                 return 0;
1993         /* store should have the same pointer as the load */
1994         if(get_Load_ptr(load) != ptr)
1995                 return 0;
1996
1997         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1998         if(other != NULL && get_nodes_block(other) == block
1999                         && heights_reachable_in_block(heights, other, load))
2000                 return 0;
2001
2002         return 1;
2003 }
2004
2005 static void set_transformed_and_mark(ir_node *const old_node, ir_node *const new_node)
2006 {
2007         mark_irn_visited(old_node);
2008         be_set_transformed_node(old_node, new_node);
2009 }
2010
2011 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
2012                               ir_node *mem, ir_node *ptr, ir_mode *mode,
2013                               construct_binop_dest_func *func,
2014                               construct_binop_dest_func *func8bit,
2015                                                           match_flags_t flags)
2016 {
2017         ir_node  *src_block = get_nodes_block(node);
2018         ir_node  *block;
2019         ir_node  *noreg_gp  = ia32_new_NoReg_gp(env_cg);
2020         ir_graph *irg      = current_ir_graph;
2021         dbg_info *dbgi;
2022         ir_node  *new_node;
2023         ir_node  *new_op;
2024         ir_node  *mem_proj;
2025         int       commutative;
2026         ia32_address_mode_t  am;
2027         ia32_address_t      *addr = &am.addr;
2028         memset(&am, 0, sizeof(am));
2029
2030         assert(flags & match_dest_am);
2031         assert(flags & match_immediate); /* there is no destam node without... */
2032         commutative = (flags & match_commutative) != 0;
2033
2034         if(use_dest_am(src_block, op1, mem, ptr, op2)) {
2035                 build_address(&am, op1);
2036                 new_op = create_immediate_or_transform(op2, 0);
2037         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
2038                 build_address(&am, op2);
2039                 new_op = create_immediate_or_transform(op1, 0);
2040         } else {
2041                 return NULL;
2042         }
2043
2044         if(addr->base == NULL)
2045                 addr->base = noreg_gp;
2046         if(addr->index == NULL)
2047                 addr->index = noreg_gp;
2048         if(addr->mem == NULL)
2049                 addr->mem = new_NoMem();
2050
2051         dbgi  = get_irn_dbg_info(node);
2052         block = be_transform_node(src_block);
2053         if(get_mode_size_bits(mode) == 8) {
2054                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
2055                                     addr->mem, new_op);
2056         } else {
2057                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
2058                                 new_op);
2059         }
2060         set_address(new_node, addr);
2061         set_ia32_op_type(new_node, ia32_AddrModeD);
2062         set_ia32_ls_mode(new_node, mode);
2063         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2064
2065         set_transformed_and_mark(get_Proj_pred(am.mem_proj), new_node);
2066         mem_proj = be_transform_node(am.mem_proj);
2067         set_transformed_and_mark(mem_proj ? mem_proj : am.mem_proj, new_node);
2068
2069         return new_node;
2070 }
2071
2072 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
2073                              ir_node *ptr, ir_mode *mode,
2074                              construct_unop_dest_func *func)
2075 {
2076         ir_graph *irg      = current_ir_graph;
2077         ir_node *src_block = get_nodes_block(node);
2078         ir_node *block;
2079         dbg_info *dbgi;
2080         ir_node *new_node;
2081         ir_node *mem_proj;
2082         ia32_address_mode_t  am;
2083         ia32_address_t *addr = &am.addr;
2084         memset(&am, 0, sizeof(am));
2085
2086         if(!use_dest_am(src_block, op, mem, ptr, NULL))
2087                 return NULL;
2088
2089         build_address(&am, op);
2090
2091         dbgi     = get_irn_dbg_info(node);
2092         block    = be_transform_node(src_block);
2093         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
2094         set_address(new_node, addr);
2095         set_ia32_op_type(new_node, ia32_AddrModeD);
2096         set_ia32_ls_mode(new_node, mode);
2097         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2098
2099         set_transformed_and_mark(get_Proj_pred(am.mem_proj), new_node);
2100         mem_proj = be_transform_node(am.mem_proj);
2101         set_transformed_and_mark(mem_proj ? mem_proj : am.mem_proj, new_node);
2102
2103         return new_node;
2104 }
2105
2106 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem) {
2107         ir_mode  *mode        = get_irn_mode(node);
2108         ir_node  *mux_true    = get_Mux_true(node);
2109         ir_node  *mux_false   = get_Mux_false(node);
2110         ir_graph *irg;
2111         ir_node  *cond;
2112         ir_node  *new_mem;
2113         dbg_info *dbgi;
2114         ir_node  *block;
2115         ir_node  *new_block;
2116         ir_node  *flags;
2117         ir_node  *new_node;
2118         int       negated;
2119         pn_Cmp    pnc;
2120         ia32_address_t addr;
2121
2122         if(get_mode_size_bits(mode) != 8)
2123                 return NULL;
2124
2125         if(is_Const_1(mux_true) && is_Const_0(mux_false)) {
2126                 negated = 0;
2127         } else if(is_Const_0(mux_true) && is_Const_1(mux_false)) {
2128                 negated = 1;
2129         } else {
2130                 return NULL;
2131         }
2132
2133         build_address_ptr(&addr, ptr, mem);
2134
2135         irg       = current_ir_graph;
2136         dbgi      = get_irn_dbg_info(node);
2137         block     = get_nodes_block(node);
2138         new_block = be_transform_node(block);
2139         cond      = get_Mux_sel(node);
2140         flags     = get_flags_node(cond, &pnc);
2141         new_mem   = be_transform_node(mem);
2142         new_node  = new_rd_ia32_SetMem(dbgi, irg, new_block, addr.base,
2143                                        addr.index, addr.mem, flags, pnc, negated);
2144         set_address(new_node, &addr);
2145         set_ia32_op_type(new_node, ia32_AddrModeD);
2146         set_ia32_ls_mode(new_node, mode);
2147         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2148
2149         return new_node;
2150 }
2151
2152 static ir_node *try_create_dest_am(ir_node *node) {
2153         ir_node  *val  = get_Store_value(node);
2154         ir_node  *mem  = get_Store_mem(node);
2155         ir_node  *ptr  = get_Store_ptr(node);
2156         ir_mode  *mode = get_irn_mode(val);
2157         unsigned  bits = get_mode_size_bits(mode);
2158         ir_node  *op1;
2159         ir_node  *op2;
2160         ir_node  *new_node;
2161
2162         /* handle only GP modes for now... */
2163         if(!ia32_mode_needs_gp_reg(mode))
2164                 return NULL;
2165
2166         while(1) {
2167                 /* store must be the only user of the val node */
2168                 if(get_irn_n_edges(val) > 1)
2169                         return NULL;
2170                 /* skip pointless convs */
2171                 if(is_Conv(val)) {
2172                         ir_node *conv_op   = get_Conv_op(val);
2173                         ir_mode *pred_mode = get_irn_mode(conv_op);
2174                         if(pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2175                                 val = conv_op;
2176                                 continue;
2177                         }
2178                 }
2179                 break;
2180         }
2181
2182         /* value must be in the same block */
2183         if(get_nodes_block(node) != get_nodes_block(val))
2184                 return NULL;
2185
2186         switch (get_irn_opcode(val)) {
2187         case iro_Add:
2188                 op1      = get_Add_left(val);
2189                 op2      = get_Add_right(val);
2190                 if(is_Const_1(op2)) {
2191                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2192                                                 new_rd_ia32_IncMem);
2193                         break;
2194                 } else if(is_Const_Minus_1(op2)) {
2195                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2196                                                 new_rd_ia32_DecMem);
2197                         break;
2198                 }
2199                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2200                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit,
2201                                          match_dest_am | match_commutative |
2202                                          match_immediate);
2203                 break;
2204         case iro_Sub:
2205                 op1      = get_Sub_left(val);
2206                 op2      = get_Sub_right(val);
2207                 if(is_Const(op2)) {
2208                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
2209                                    "found\n");
2210                 }
2211                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2212                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit,
2213                                          match_dest_am | match_immediate |
2214                                          match_immediate);
2215                 break;
2216         case iro_And:
2217                 op1      = get_And_left(val);
2218                 op2      = get_And_right(val);
2219                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2220                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit,
2221                                          match_dest_am | match_commutative |
2222                                          match_immediate);
2223                 break;
2224         case iro_Or:
2225                 op1      = get_Or_left(val);
2226                 op2      = get_Or_right(val);
2227                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2228                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit,
2229                                          match_dest_am | match_commutative |
2230                                          match_immediate);
2231                 break;
2232         case iro_Eor:
2233                 op1      = get_Eor_left(val);
2234                 op2      = get_Eor_right(val);
2235                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2236                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit,
2237                                          match_dest_am | match_commutative |
2238                                          match_immediate);
2239                 break;
2240         case iro_Shl:
2241                 op1      = get_Shl_left(val);
2242                 op2      = get_Shl_right(val);
2243                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2244                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem,
2245                                          match_dest_am | match_immediate);
2246                 break;
2247         case iro_Shr:
2248                 op1      = get_Shr_left(val);
2249                 op2      = get_Shr_right(val);
2250                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2251                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem,
2252                                          match_dest_am | match_immediate);
2253                 break;
2254         case iro_Shrs:
2255                 op1      = get_Shrs_left(val);
2256                 op2      = get_Shrs_right(val);
2257                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2258                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem,
2259                                          match_dest_am | match_immediate);
2260                 break;
2261         case iro_Rotl:
2262                 op1      = get_Rotl_left(val);
2263                 op2      = get_Rotl_right(val);
2264                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2265                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem,
2266                                          match_dest_am | match_immediate);
2267                 break;
2268         /* TODO: match ROR patterns... */
2269         case iro_Mux:
2270                 new_node = try_create_SetMem(val, ptr, mem);
2271                 break;
2272         case iro_Minus:
2273                 op1      = get_Minus_op(val);
2274                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
2275                 break;
2276         case iro_Not:
2277                 /* should be lowered already */
2278                 assert(mode != mode_b);
2279                 op1      = get_Not_op(val);
2280                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
2281                 break;
2282         default:
2283                 return NULL;
2284         }
2285
2286         if(new_node != NULL) {
2287                 if(get_irn_pinned(new_node) != op_pin_state_pinned &&
2288                                 get_irn_pinned(node) == op_pin_state_pinned) {
2289                         set_irn_pinned(new_node, op_pin_state_pinned);
2290                 }
2291         }
2292
2293         return new_node;
2294 }
2295
2296 static int is_float_to_int32_conv(const ir_node *node)
2297 {
2298         ir_mode  *mode = get_irn_mode(node);
2299         ir_node  *conv_op;
2300         ir_mode  *conv_mode;
2301
2302         if(get_mode_size_bits(mode) != 32 || !ia32_mode_needs_gp_reg(mode))
2303                 return 0;
2304         /* don't report unsigned as conv to 32bit, because we really need to do
2305          * a vfist with 64bit signed in this case */
2306         if(!mode_is_signed(mode))
2307                 return 0;
2308
2309         if(!is_Conv(node))
2310                 return 0;
2311         conv_op   = get_Conv_op(node);
2312         conv_mode = get_irn_mode(conv_op);
2313
2314         if(!mode_is_float(conv_mode))
2315                 return 0;
2316
2317         return 1;
2318 }
2319
2320 /**
2321  * Transform a Store(floatConst).
2322  *
2323  * @return the created ia32 Store node
2324  */
2325 static ir_node *gen_float_const_Store(ir_node *node, ir_node *cns)
2326 {
2327         ir_mode        *mode      = get_irn_mode(cns);
2328         unsigned        size      = get_mode_size_bytes(mode);
2329         tarval         *tv        = get_Const_tarval(cns);
2330         ir_node        *block     = get_nodes_block(node);
2331         ir_node        *new_block = be_transform_node(block);
2332         ir_node        *ptr       = get_Store_ptr(node);
2333         ir_node        *mem       = get_Store_mem(node);
2334         ir_graph       *irg       = current_ir_graph;
2335         dbg_info       *dbgi      = get_irn_dbg_info(node);
2336         int             ofs       = 0;
2337         size_t          i         = 0;
2338         ir_node        *ins[4];
2339         ia32_address_t  addr;
2340
2341         assert(size % 4 ==  0);
2342         assert(size     <= 16);
2343
2344         build_address_ptr(&addr, ptr, mem);
2345
2346         do {
2347                 unsigned val =
2348                          get_tarval_sub_bits(tv, ofs)            |
2349                         (get_tarval_sub_bits(tv, ofs + 1) <<  8) |
2350                         (get_tarval_sub_bits(tv, ofs + 2) << 16) |
2351                         (get_tarval_sub_bits(tv, ofs + 3) << 24);
2352                 ir_node *imm = create_Immediate(NULL, 0, val);
2353
2354                 ir_node *new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2355                         addr.index, addr.mem, imm);
2356
2357                 set_irn_pinned(new_node, get_irn_pinned(node));
2358                 set_ia32_op_type(new_node, ia32_AddrModeD);
2359                 set_ia32_ls_mode(new_node, mode_Iu);
2360                 set_address(new_node, &addr);
2361                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2362
2363                 ins[i++] = new_node;
2364
2365                 size        -= 4;
2366                 ofs         += 4;
2367                 addr.offset += 4;
2368         } while (size != 0);
2369
2370         return i == 1 ? ins[0] : new_rd_Sync(dbgi, irg, new_block, i, ins);
2371 }
2372
2373 /**
2374  * Generate a vfist or vfisttp instruction.
2375  */
2376 static ir_node *gen_vfist(dbg_info *dbgi, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index,
2377                           ir_node *mem,  ir_node *val, ir_node **fist)
2378 {
2379         ir_node *new_node;
2380
2381         if (ia32_cg_config.use_fisttp) {
2382                 /* Note: fisttp ALWAYS pop the tos. We have to ensure here that the value is copied
2383                 if other users exists */
2384                 const arch_register_class_t *reg_class = &ia32_reg_classes[CLASS_ia32_vfp];
2385                 ir_node *vfisttp = new_rd_ia32_vfisttp(dbgi, irg, block, base, index, mem, val);
2386                 ir_node *value   = new_r_Proj(irg, block, vfisttp, mode_E, pn_ia32_vfisttp_res);
2387                 be_new_Keep(reg_class, irg, block, 1, &value);
2388
2389                 new_node = new_r_Proj(irg, block, vfisttp, mode_M, pn_ia32_vfisttp_M);
2390                 *fist    = vfisttp;
2391         } else {
2392                 ir_node *trunc_mode = ia32_new_Fpu_truncate(env_cg);
2393
2394                 /* do a fist */
2395                 new_node = new_rd_ia32_vfist(dbgi, irg, block, base, index, mem, val, trunc_mode);
2396                 *fist    = new_node;
2397         }
2398         return new_node;
2399 }
2400 /**
2401  * Transforms a normal Store.
2402  *
2403  * @return the created ia32 Store node
2404  */
2405 static ir_node *gen_normal_Store(ir_node *node)
2406 {
2407         ir_node  *val       = get_Store_value(node);
2408         ir_mode  *mode      = get_irn_mode(val);
2409         ir_node  *block     = get_nodes_block(node);
2410         ir_node  *new_block = be_transform_node(block);
2411         ir_node  *ptr       = get_Store_ptr(node);
2412         ir_node  *mem       = get_Store_mem(node);
2413         ir_graph *irg       = current_ir_graph;
2414         dbg_info *dbgi      = get_irn_dbg_info(node);
2415         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2416         ir_node  *new_val, *new_node, *store;
2417         ia32_address_t addr;
2418
2419         /* check for destination address mode */
2420         new_node = try_create_dest_am(node);
2421         if (new_node != NULL)
2422                 return new_node;
2423
2424         /* construct store address */
2425         memset(&addr, 0, sizeof(addr));
2426         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2427
2428         if (addr.base == NULL) {
2429                 addr.base = noreg;
2430         } else {
2431                 addr.base = be_transform_node(addr.base);
2432         }
2433
2434         if (addr.index == NULL) {
2435                 addr.index = noreg;
2436         } else {
2437                 addr.index = be_transform_node(addr.index);
2438         }
2439         addr.mem = be_transform_node(mem);
2440
2441         if (mode_is_float(mode)) {
2442                 /* Convs (and strict-Convs) before stores are unnecessary if the mode
2443                    is the same. */
2444                 while (is_Conv(val) && mode == get_irn_mode(val)) {
2445                         ir_node *op = get_Conv_op(val);
2446                         if (!mode_is_float(get_irn_mode(op)))
2447                                 break;
2448                         val = op;
2449                 }
2450                 new_val = be_transform_node(val);
2451                 if (ia32_cg_config.use_sse2) {
2452                         new_node = new_rd_ia32_xStore(dbgi, irg, new_block, addr.base,
2453                                                       addr.index, addr.mem, new_val);
2454                 } else {
2455                         new_node = new_rd_ia32_vfst(dbgi, irg, new_block, addr.base,
2456                                                     addr.index, addr.mem, new_val, mode);
2457                 }
2458                 store = new_node;
2459         } else if (!ia32_cg_config.use_sse2 && is_float_to_int32_conv(val)) {
2460                 val = get_Conv_op(val);
2461
2462                 /* TODO: is this optimisation still necessary at all (middleend)? */
2463                 /* We can skip ALL float->float up-Convs (and strict-up-Convs) before stores. */
2464                 while (is_Conv(val)) {
2465                         ir_node *op = get_Conv_op(val);
2466                         if (!mode_is_float(get_irn_mode(op)))
2467                                 break;
2468                         if (get_mode_size_bits(get_irn_mode(op)) > get_mode_size_bits(get_irn_mode(val)))
2469                                 break;
2470                         val = op;
2471                 }
2472                 new_val  = be_transform_node(val);
2473                 new_node = gen_vfist(dbgi, irg, new_block, addr.base, addr.index, addr.mem, new_val, &store);
2474         } else {
2475                 new_val = create_immediate_or_transform(val, 0);
2476                 assert(mode != mode_b);
2477
2478                 if (get_mode_size_bits(mode) == 8) {
2479                         new_node = new_rd_ia32_Store8Bit(dbgi, irg, new_block, addr.base,
2480                                                          addr.index, addr.mem, new_val);
2481                 } else {
2482                         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2483                                                      addr.index, addr.mem, new_val);
2484                 }
2485                 store = new_node;
2486         }
2487
2488         set_irn_pinned(store, get_irn_pinned(node));
2489         set_ia32_op_type(store, ia32_AddrModeD);
2490         set_ia32_ls_mode(store, mode);
2491
2492         set_address(store, &addr);
2493         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2494
2495         return new_node;
2496 }
2497
2498 /**
2499  * Transforms a Store.
2500  *
2501  * @return the created ia32 Store node
2502  */
2503 static ir_node *gen_Store(ir_node *node)
2504 {
2505         ir_node  *val  = get_Store_value(node);
2506         ir_mode  *mode = get_irn_mode(val);
2507
2508         if (mode_is_float(mode) && is_Const(val)) {
2509                 int transform;
2510
2511                 /* we are storing a floating point constant */
2512                 if (ia32_cg_config.use_sse2) {
2513                         transform = !is_simple_sse_Const(val);
2514                 } else {
2515                         transform = !is_simple_x87_Const(val);
2516                 }
2517                 if (transform)
2518                         return gen_float_const_Store(node, val);
2519         }
2520         return gen_normal_Store(node);
2521 }
2522
2523 /**
2524  * Transforms a Switch.
2525  *
2526  * @return the created ia32 SwitchJmp node
2527  */
2528 static ir_node *create_Switch(ir_node *node)
2529 {
2530         ir_graph *irg        = current_ir_graph;
2531         dbg_info *dbgi       = get_irn_dbg_info(node);
2532         ir_node  *block      = be_transform_node(get_nodes_block(node));
2533         ir_node  *sel        = get_Cond_selector(node);
2534         ir_node  *new_sel    = be_transform_node(sel);
2535         int       switch_min = INT_MAX;
2536         int       switch_max = INT_MIN;
2537         long      default_pn = get_Cond_defaultProj(node);
2538         ir_node  *new_node;
2539         const ir_edge_t *edge;
2540
2541         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2542
2543         /* determine the smallest switch case value */
2544         foreach_out_edge(node, edge) {
2545                 ir_node *proj = get_edge_src_irn(edge);
2546                 long     pn   = get_Proj_proj(proj);
2547                 if(pn == default_pn)
2548                         continue;
2549
2550                 if(pn < switch_min)
2551                         switch_min = pn;
2552                 if(pn > switch_max)
2553                         switch_max = pn;
2554         }
2555
2556         if((unsigned) (switch_max - switch_min) > 256000) {
2557                 panic("Size of switch %+F bigger than 256000", node);
2558         }
2559
2560         if (switch_min != 0) {
2561                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2562
2563                 /* if smallest switch case is not 0 we need an additional sub */
2564                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2565                 add_ia32_am_offs_int(new_sel, -switch_min);
2566                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2567
2568                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2569         }
2570
2571         new_node = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel, default_pn);
2572         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2573
2574         return new_node;
2575 }
2576
2577 /**
2578  * Transform a Cond node.
2579  */
2580 static ir_node *gen_Cond(ir_node *node) {
2581         ir_node  *block     = get_nodes_block(node);
2582         ir_node  *new_block = be_transform_node(block);
2583         ir_graph *irg       = current_ir_graph;
2584         dbg_info *dbgi      = get_irn_dbg_info(node);
2585         ir_node  *sel       = get_Cond_selector(node);
2586         ir_mode  *sel_mode  = get_irn_mode(sel);
2587         ir_node  *flags     = NULL;
2588         ir_node  *new_node;
2589         pn_Cmp    pnc;
2590
2591         if (sel_mode != mode_b) {
2592                 return create_Switch(node);
2593         }
2594
2595         /* we get flags from a Cmp */
2596         flags = get_flags_node(sel, &pnc);
2597
2598         new_node = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2599         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2600
2601         return new_node;
2602 }
2603
2604 static ir_node *gen_be_Copy(ir_node *node)
2605 {
2606         ir_node *new_node = be_duplicate_node(node);
2607         ir_mode *mode     = get_irn_mode(new_node);
2608
2609         if (ia32_mode_needs_gp_reg(mode)) {
2610                 set_irn_mode(new_node, mode_Iu);
2611         }
2612
2613         return new_node;
2614 }
2615
2616 static ir_node *create_Fucom(ir_node *node)
2617 {
2618         ir_graph *irg       = current_ir_graph;
2619         dbg_info *dbgi      = get_irn_dbg_info(node);
2620         ir_node  *block     = get_nodes_block(node);
2621         ir_node  *new_block = be_transform_node(block);
2622         ir_node  *left      = get_Cmp_left(node);
2623         ir_node  *new_left  = be_transform_node(left);
2624         ir_node  *right     = get_Cmp_right(node);
2625         ir_node  *new_right;
2626         ir_node  *new_node;
2627
2628         if(ia32_cg_config.use_fucomi) {
2629                 new_right = be_transform_node(right);
2630                 new_node  = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left,
2631                                                 new_right, 0);
2632                 set_ia32_commutative(new_node);
2633                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2634         } else {
2635                 if(ia32_cg_config.use_ftst && is_Const_0(right)) {
2636                         new_node = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left,
2637                                                            0);
2638                 } else {
2639                         new_right = be_transform_node(right);
2640                         new_node  = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2641                                                                                                  new_right, 0);
2642                 }
2643
2644                 set_ia32_commutative(new_node);
2645
2646                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2647
2648                 new_node = new_rd_ia32_Sahf(dbgi, irg, new_block, new_node);
2649                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2650         }
2651
2652         return new_node;
2653 }
2654
2655 static ir_node *create_Ucomi(ir_node *node)
2656 {
2657         ir_graph *irg       = current_ir_graph;
2658         dbg_info *dbgi      = get_irn_dbg_info(node);
2659         ir_node  *src_block = get_nodes_block(node);
2660         ir_node  *new_block = be_transform_node(src_block);
2661         ir_node  *left      = get_Cmp_left(node);
2662         ir_node  *right     = get_Cmp_right(node);
2663         ir_node  *new_node;
2664         ia32_address_mode_t  am;
2665         ia32_address_t      *addr = &am.addr;
2666
2667         match_arguments(&am, src_block, left, right, NULL,
2668                         match_commutative | match_am);
2669
2670         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2671                                      addr->mem, am.new_op1, am.new_op2,
2672                                      am.ins_permuted);
2673         set_am_attributes(new_node, &am);
2674
2675         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2676
2677         new_node = fix_mem_proj(new_node, &am);
2678
2679         return new_node;
2680 }
2681
2682 /**
2683  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2684  * to fold an and into a test node
2685  */
2686 static int can_fold_test_and(ir_node *node)
2687 {
2688         const ir_edge_t *edge;
2689
2690         /** we can only have eq and lg projs */
2691         foreach_out_edge(node, edge) {
2692                 ir_node *proj = get_edge_src_irn(edge);
2693                 pn_Cmp   pnc  = get_Proj_proj(proj);
2694                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2695                         return 0;
2696         }
2697
2698         return 1;
2699 }
2700
2701 /**
2702  * Generate code for a Cmp.
2703  */
2704 static ir_node *gen_Cmp(ir_node *node)
2705 {
2706         ir_graph *irg       = current_ir_graph;
2707         dbg_info *dbgi      = get_irn_dbg_info(node);
2708         ir_node  *block     = get_nodes_block(node);
2709         ir_node  *new_block = be_transform_node(block);
2710         ir_node  *left      = get_Cmp_left(node);
2711         ir_node  *right     = get_Cmp_right(node);
2712         ir_mode  *cmp_mode  = get_irn_mode(left);
2713         ir_node  *new_node;
2714         ia32_address_mode_t  am;
2715         ia32_address_t      *addr = &am.addr;
2716         int                  cmp_unsigned;
2717
2718         if(mode_is_float(cmp_mode)) {
2719                 if (ia32_cg_config.use_sse2) {
2720                         return create_Ucomi(node);
2721                 } else {
2722                         return create_Fucom(node);
2723                 }
2724         }
2725
2726         assert(ia32_mode_needs_gp_reg(cmp_mode));
2727
2728         /* Prefer the Test instruction, when encountering (x & y) ==/!= 0 */
2729         cmp_unsigned = !mode_is_signed(cmp_mode);
2730         if (is_Const_0(right)          &&
2731             is_And(left)               &&
2732             get_irn_n_edges(left) == 1 &&
2733             can_fold_test_and(node)) {
2734                 /* Test(and_left, and_right) */
2735                 ir_node *and_left  = get_And_left(left);
2736                 ir_node *and_right = get_And_right(left);
2737                 ir_mode *mode      = get_irn_mode(and_left);
2738
2739                 match_arguments(&am, block, and_left, and_right, NULL,
2740                                                                                 match_commutative |
2741                                                                                 match_am | match_8bit_am | match_16bit_am |
2742                                                                                 match_am_and_immediates | match_immediate |
2743                                                                                 match_8bit | match_16bit);
2744                 if (get_mode_size_bits(mode) == 8) {
2745                         new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2746                                                                                                                                                         addr->index, addr->mem, am.new_op1,
2747                                                                                                                                                         am.new_op2, am.ins_permuted,
2748                                                                                                                                                         cmp_unsigned);
2749                 } else {
2750                         new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2751                                                                                                                                         addr->index, addr->mem, am.new_op1,
2752                                                                                                                                         am.new_op2, am.ins_permuted, cmp_unsigned);
2753                 }
2754         } else {
2755                 /* Cmp(left, right) */
2756                 match_arguments(&am, block, left, right, NULL,
2757                                 match_commutative | match_am | match_8bit_am |
2758                                 match_16bit_am | match_am_and_immediates |
2759                                 match_immediate | match_8bit | match_16bit);
2760                 if (get_mode_size_bits(cmp_mode) == 8) {
2761                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2762                                                        addr->index, addr->mem, am.new_op1,
2763                                                        am.new_op2, am.ins_permuted,
2764                                                        cmp_unsigned);
2765                 } else {
2766                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2767                                                    addr->index, addr->mem, am.new_op1,
2768                                                    am.new_op2, am.ins_permuted, cmp_unsigned);
2769                 }
2770         }
2771         set_am_attributes(new_node, &am);
2772         set_ia32_ls_mode(new_node, cmp_mode);
2773
2774         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2775
2776         new_node = fix_mem_proj(new_node, &am);
2777
2778         return new_node;
2779 }
2780
2781 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
2782                             pn_Cmp pnc)
2783 {
2784         ir_graph            *irg           = current_ir_graph;
2785         dbg_info            *dbgi          = get_irn_dbg_info(node);
2786         ir_node             *block         = get_nodes_block(node);
2787         ir_node             *new_block     = be_transform_node(block);
2788         ir_node             *val_true      = get_Mux_true(node);
2789         ir_node             *val_false     = get_Mux_false(node);
2790         ir_node             *new_node;
2791         match_flags_t        match_flags;
2792         ia32_address_mode_t  am;
2793         ia32_address_t      *addr;
2794
2795         assert(ia32_cg_config.use_cmov);
2796         assert(ia32_mode_needs_gp_reg(get_irn_mode(val_true)));
2797
2798         addr = &am.addr;
2799
2800         match_flags = match_commutative | match_am | match_16bit_am |
2801                       match_mode_neutral;
2802
2803         match_arguments(&am, block, val_false, val_true, flags, match_flags);
2804
2805         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2806                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2807                                     am.ins_permuted, pnc);
2808         set_am_attributes(new_node, &am);
2809
2810         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2811
2812         new_node = fix_mem_proj(new_node, &am);
2813
2814         return new_node;
2815 }
2816
2817 /**
2818  * Creates a ia32 Setcc instruction.
2819  */
2820 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2821                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2822                                  int ins_permuted)
2823 {
2824         ir_graph *irg   = current_ir_graph;
2825         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2826         ir_node  *nomem = new_NoMem();
2827         ir_mode  *mode  = get_irn_mode(orig_node);
2828         ir_node  *new_node;
2829
2830         new_node = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2831         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2832
2833         /* we might need to conv the result up */
2834         if (get_mode_size_bits(mode) > 8) {
2835                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2836                                                     nomem, new_node, mode_Bu);
2837                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2838         }
2839
2840         return new_node;
2841 }
2842
2843 /**
2844  * Create instruction for an unsigned Difference or Zero.
2845  */
2846 static ir_node *create_Doz(ir_node *psi, ir_node *a, ir_node *b) {
2847         ir_graph *irg   = current_ir_graph;
2848         ir_mode  *mode  = get_irn_mode(psi);
2849         ir_node  *new_node, *sub, *sbb, *eflags, *block, *noreg, *tmpreg, *nomem;
2850         dbg_info *dbgi;
2851
2852         new_node = gen_binop(psi, a, b, new_rd_ia32_Sub,
2853                 match_mode_neutral | match_am | match_immediate | match_two_users);
2854
2855         block = get_nodes_block(new_node);
2856
2857         if (is_Proj(new_node)) {
2858                 sub = get_Proj_pred(new_node);
2859                 assert(is_ia32_Sub(sub));
2860         } else {
2861                 sub = new_node;
2862                 set_irn_mode(sub, mode_T);
2863                 new_node = new_rd_Proj(NULL, irg, block, sub, mode, pn_ia32_res);
2864         }
2865         eflags = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_Sub_flags);
2866
2867         dbgi   = get_irn_dbg_info(psi);
2868         noreg  = ia32_new_NoReg_gp(env_cg);
2869         tmpreg = new_rd_ia32_ProduceVal(dbgi, irg, block);
2870         nomem  = new_NoMem();
2871         sbb    = new_rd_ia32_Sbb(dbgi, irg, block, noreg, noreg, nomem, tmpreg, tmpreg, eflags);
2872
2873         new_node = new_rd_ia32_And(dbgi, irg, block, noreg, noreg, nomem, new_node, sbb);
2874         set_ia32_commutative(new_node);
2875         return new_node;
2876 }
2877
2878 /**
2879  * Transforms a Mux node into CMov.
2880  *
2881  * @return The transformed node.
2882  */
2883 static ir_node *gen_Mux(ir_node *node)
2884 {
2885         dbg_info *dbgi        = get_irn_dbg_info(node);
2886         ir_node  *block       = get_nodes_block(node);
2887         ir_node  *new_block   = be_transform_node(block);
2888         ir_node  *mux_true    = get_Mux_true(node);
2889         ir_node  *mux_false   = get_Mux_false(node);
2890         ir_node  *cond        = get_Mux_sel(node);
2891         ir_mode  *mode        = get_irn_mode(node);
2892         pn_Cmp   pnc;
2893
2894         assert(get_irn_mode(cond) == mode_b);
2895
2896         /* Note: a Mux node uses a Load two times IFF it's used in the compare AND in the result */
2897         if (mode_is_float(mode)) {
2898                 ir_node  *cmp         = get_Proj_pred(cond);
2899                 ir_node  *cmp_left    = get_Cmp_left(cmp);
2900                 ir_node  *cmp_right   = get_Cmp_right(cmp);
2901                 pn_Cmp   pnc          = get_Proj_proj(cond);
2902
2903                 if (ia32_cg_config.use_sse2) {
2904                         if (pnc == pn_Cmp_Lt || pnc == pn_Cmp_Le) {
2905                                 if (cmp_left == mux_true && cmp_right == mux_false) {
2906                                         /* Mux(a <= b, a, b) => MIN */
2907                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
2908                                          match_commutative | match_am | match_two_users);
2909                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
2910                                         /* Mux(a <= b, b, a) => MAX */
2911                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
2912                                          match_commutative | match_am | match_two_users);
2913                                 }
2914                         } else if (pnc == pn_Cmp_Gt || pnc == pn_Cmp_Ge) {
2915                                 if (cmp_left == mux_true && cmp_right == mux_false) {
2916                                         /* Mux(a >= b, a, b) => MAX */
2917                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
2918                                          match_commutative | match_am | match_two_users);
2919                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
2920                                         /* Mux(a >= b, b, a) => MIN */
2921                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
2922                                          match_commutative | match_am | match_two_users);
2923                                 }
2924                         }
2925                 }
2926                 panic("cannot transform floating point Mux");
2927
2928         } else {
2929                 ir_node *flags;
2930                 ir_node *new_node;
2931
2932                 assert(ia32_mode_needs_gp_reg(mode));
2933
2934                 if (is_Proj(cond)) {
2935                         ir_node *cmp = get_Proj_pred(cond);
2936                         if (is_Cmp(cmp)) {
2937                                 ir_node  *cmp_left    = get_Cmp_left(cmp);
2938                                 ir_node  *cmp_right   = get_Cmp_right(cmp);
2939                                 pn_Cmp   pnc          = get_Proj_proj(cond);
2940
2941                                 /* check for unsigned Doz first */
2942                                 if ((pnc & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2943                                         is_Const_0(mux_false) && is_Sub(mux_true) &&
2944                                         get_Sub_left(mux_true) == cmp_left && get_Sub_right(mux_true) == cmp_right) {
2945                                         /* Mux(a >=u b, a - b, 0) unsigned Doz */
2946                                         return create_Doz(node, cmp_left, cmp_right);
2947                                 } else if ((pnc & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2948                                         is_Const_0(mux_true) && is_Sub(mux_false) &&
2949                                         get_Sub_left(mux_false) == cmp_left && get_Sub_right(mux_false) == cmp_right) {
2950                                         /* Mux(a <=u b, 0, a - b) unsigned Doz */
2951                                         return create_Doz(node, cmp_left, cmp_right);
2952                                 }
2953                         }
2954                 }
2955
2956                 flags = get_flags_node(cond, &pnc);
2957
2958                 if (is_Const(mux_true) && is_Const(mux_false)) {
2959                         /* both are const, good */
2960                         if (is_Const_1(mux_true) && is_Const_0(mux_false)) {
2961                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/0);
2962                         } else if (is_Const_0(mux_true) && is_Const_1(mux_false)) {
2963                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/1);
2964                         } else {
2965                                 /* Not that simple. */
2966                                 goto need_cmov;
2967                         }
2968                 } else {
2969 need_cmov:
2970                         new_node = create_CMov(node, cond, flags, pnc);
2971                 }
2972                 return new_node;
2973         }
2974 }
2975
2976
2977 /**
2978  * Create a conversion from x87 state register to general purpose.
2979  */
2980 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2981         ir_node         *block      = be_transform_node(get_nodes_block(node));
2982         ir_node         *op         = get_Conv_op(node);
2983         ir_node         *new_op     = be_transform_node(op);
2984         ia32_code_gen_t *cg         = env_cg;
2985         ir_graph        *irg        = current_ir_graph;
2986         dbg_info        *dbgi       = get_irn_dbg_info(node);
2987         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2988         ir_mode         *mode       = get_irn_mode(node);
2989         ir_node         *fist, *load, *mem;
2990
2991         mem = gen_vfist(dbgi, irg, block, get_irg_frame(irg), noreg, new_NoMem(), new_op, &fist);
2992         set_irn_pinned(fist, op_pin_state_floats);
2993         set_ia32_use_frame(fist);
2994         set_ia32_op_type(fist, ia32_AddrModeD);
2995
2996         assert(get_mode_size_bits(mode) <= 32);
2997         /* exception we can only store signed 32 bit integers, so for unsigned
2998            we store a 64bit (signed) integer and load the lower bits */
2999         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
3000                 set_ia32_ls_mode(fist, mode_Ls);
3001         } else {
3002                 set_ia32_ls_mode(fist, mode_Is);
3003         }
3004         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
3005
3006         /* do a Load */
3007         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, mem);
3008
3009         set_irn_pinned(load, op_pin_state_floats);
3010         set_ia32_use_frame(load);
3011         set_ia32_op_type(load, ia32_AddrModeS);
3012         set_ia32_ls_mode(load, mode_Is);
3013         if(get_ia32_ls_mode(fist) == mode_Ls) {
3014                 ia32_attr_t *attr = get_ia32_attr(load);
3015                 attr->data.need_64bit_stackent = 1;
3016         } else {
3017                 ia32_attr_t *attr = get_ia32_attr(load);
3018                 attr->data.need_32bit_stackent = 1;
3019         }
3020         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
3021
3022         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
3023 }
3024
3025 /**
3026  * Creates a x87 strict Conv by placing a Store and a Load
3027  */
3028 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
3029 {
3030         ir_node  *block    = get_nodes_block(node);
3031         ir_graph *irg      = current_ir_graph;
3032         dbg_info *dbgi     = get_irn_dbg_info(node);
3033         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3034         ir_node  *nomem    = new_NoMem();
3035         ir_node  *frame    = get_irg_frame(irg);
3036         ir_node  *store, *load;
3037         ir_node  *new_node;
3038
3039         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
3040                                  tgt_mode);
3041         set_ia32_use_frame(store);
3042         set_ia32_op_type(store, ia32_AddrModeD);
3043         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
3044
3045         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
3046                                 tgt_mode);
3047         set_ia32_use_frame(load);
3048         set_ia32_op_type(load, ia32_AddrModeS);
3049         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
3050
3051         new_node = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
3052         return new_node;
3053 }
3054
3055 /**
3056  * Create a conversion from general purpose to x87 register
3057  */
3058 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
3059         ir_node  *src_block = get_nodes_block(node);
3060         ir_node  *block     = be_transform_node(src_block);
3061         ir_graph *irg       = current_ir_graph;
3062         dbg_info *dbgi      = get_irn_dbg_info(node);
3063         ir_node  *op        = get_Conv_op(node);
3064         ir_node  *new_op    = NULL;
3065         ir_node  *noreg;
3066         ir_node  *nomem;
3067         ir_mode  *mode;
3068         ir_mode  *store_mode;
3069         ir_node  *fild;
3070         ir_node  *store;
3071         ir_node  *new_node;
3072         int       src_bits;
3073
3074         /* fild can use source AM if the operand is a signed 32bit integer */
3075         if (src_mode == mode_Is) {
3076                 ia32_address_mode_t am;
3077
3078                 match_arguments(&am, src_block, NULL, op, NULL,
3079                                 match_am | match_try_am);
3080                 if (am.op_type == ia32_AddrModeS) {
3081                         ia32_address_t *addr = &am.addr;
3082
3083                         fild     = new_rd_ia32_vfild(dbgi, irg, block, addr->base,
3084                                                      addr->index, addr->mem);
3085                         new_node = new_r_Proj(irg, block, fild, mode_vfp,
3086                                               pn_ia32_vfild_res);
3087
3088                         set_am_attributes(fild, &am);
3089                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
3090
3091                         fix_mem_proj(fild, &am);
3092
3093                         return new_node;
3094                 }
3095         }
3096         if(new_op == NULL) {
3097                 new_op = be_transform_node(op);
3098         }
3099
3100         noreg  = ia32_new_NoReg_gp(env_cg);
3101         nomem  = new_NoMem();
3102         mode   = get_irn_mode(op);
3103
3104         /* first convert to 32 bit signed if necessary */
3105         src_bits = get_mode_size_bits(src_mode);
3106         if (src_bits == 8) {
3107                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
3108                                                   new_op, src_mode);
3109                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3110                 mode = mode_Is;
3111         } else if (src_bits < 32) {
3112                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
3113                                               new_op, src_mode);
3114                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3115                 mode = mode_Is;
3116         }
3117
3118         assert(get_mode_size_bits(mode) == 32);
3119
3120         /* do a store */
3121         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
3122                                   new_op);
3123
3124         set_ia32_use_frame(store);
3125         set_ia32_op_type(store, ia32_AddrModeD);
3126         set_ia32_ls_mode(store, mode_Iu);
3127
3128         /* exception for 32bit unsigned, do a 64bit spill+load */
3129         if(!mode_is_signed(mode)) {
3130                 ir_node *in[2];
3131                 /* store a zero */
3132                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
3133
3134                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
3135                                                         get_irg_frame(irg), noreg, nomem,
3136                                                         zero_const);
3137
3138                 set_ia32_use_frame(zero_store);
3139                 set_ia32_op_type(zero_store, ia32_AddrModeD);
3140                 add_ia32_am_offs_int(zero_store, 4);
3141                 set_ia32_ls_mode(zero_store, mode_Iu);
3142
3143                 in[0] = zero_store;
3144                 in[1] = store;
3145
3146                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
3147                 store_mode = mode_Ls;
3148         } else {
3149                 store_mode = mode_Is;
3150         }
3151
3152         /* do a fild */
3153         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
3154
3155         set_ia32_use_frame(fild);
3156         set_ia32_op_type(fild, ia32_AddrModeS);
3157         set_ia32_ls_mode(fild, store_mode);
3158
3159         new_node = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
3160
3161         return new_node;
3162 }
3163
3164 /**
3165  * Create a conversion from one integer mode into another one
3166  */
3167 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
3168                                 dbg_info *dbgi, ir_node *block, ir_node *op,
3169                                 ir_node *node)
3170 {
3171         ir_graph *irg       = current_ir_graph;
3172         int       src_bits  = get_mode_size_bits(src_mode);
3173         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3174         ir_node  *new_block = be_transform_node(block);
3175         ir_node  *new_node;
3176         ir_mode  *smaller_mode;
3177         int       smaller_bits;
3178         ia32_address_mode_t  am;
3179         ia32_address_t      *addr = &am.addr;
3180
3181         (void) node;
3182         if (src_bits < tgt_bits) {
3183                 smaller_mode = src_mode;
3184                 smaller_bits = src_bits;
3185         } else {
3186                 smaller_mode = tgt_mode;
3187                 smaller_bits = tgt_bits;
3188         }
3189
3190 #ifdef DEBUG_libfirm
3191         if(is_Const(op)) {
3192                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
3193                            op);
3194         }
3195 #endif
3196
3197         match_arguments(&am, block, NULL, op, NULL,
3198                         match_8bit | match_16bit |
3199                         match_am | match_8bit_am | match_16bit_am);
3200         if (smaller_bits == 8) {
3201                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
3202                                                     addr->index, addr->mem, am.new_op2,
3203                                                     smaller_mode);
3204         } else {
3205                 new_node = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
3206                                                 addr->index, addr->mem, am.new_op2,
3207                                                 smaller_mode);
3208         }
3209         set_am_attributes(new_node, &am);
3210         /* match_arguments assume that out-mode = in-mode, this isn't true here
3211          * so fix it */
3212         set_ia32_ls_mode(new_node, smaller_mode);
3213         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3214         new_node = fix_mem_proj(new_node, &am);
3215         return new_node;
3216 }
3217
3218 /**
3219  * Transforms a Conv node.
3220  *
3221  * @return The created ia32 Conv node
3222  */
3223 static ir_node *gen_Conv(ir_node *node) {
3224         ir_node  *block     = get_nodes_block(node);
3225         ir_node  *new_block = be_transform_node(block);
3226         ir_node  *op        = get_Conv_op(node);
3227         ir_node  *new_op    = NULL;
3228         ir_graph *irg       = current_ir_graph;
3229         dbg_info *dbgi      = get_irn_dbg_info(node);
3230         ir_mode  *src_mode  = get_irn_mode(op);
3231         ir_mode  *tgt_mode  = get_irn_mode(node);
3232         int       src_bits  = get_mode_size_bits(src_mode);
3233         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3234         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3235         ir_node  *nomem     = new_rd_NoMem(irg);
3236         ir_node  *res       = NULL;
3237
3238         if (src_mode == mode_b) {
3239                 assert(mode_is_int(tgt_mode) || mode_is_reference(tgt_mode));
3240                 /* nothing to do, we already model bools as 0/1 ints */
3241                 return be_transform_node(op);
3242         }
3243
3244         if (src_mode == tgt_mode) {
3245                 if (get_Conv_strict(node)) {
3246                         if (ia32_cg_config.use_sse2) {
3247                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
3248                                 return be_transform_node(op);
3249                         }
3250                 } else {
3251                         /* this should be optimized already, but who knows... */
3252                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
3253                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3254                         return be_transform_node(op);
3255                 }
3256         }
3257
3258         if (mode_is_float(src_mode)) {
3259                 new_op = be_transform_node(op);
3260                 /* we convert from float ... */
3261                 if (mode_is_float(tgt_mode)) {
3262                         if(src_mode == mode_E && tgt_mode == mode_D
3263                                         && !get_Conv_strict(node)) {
3264                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3265                                 return new_op;
3266                         }
3267
3268                         /* ... to float */
3269                         if (ia32_cg_config.use_sse2) {
3270                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3271                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
3272                                                              nomem, new_op);
3273                                 set_ia32_ls_mode(res, tgt_mode);
3274                         } else {
3275                                 if(get_Conv_strict(node)) {
3276                                         res = gen_x87_strict_conv(tgt_mode, new_op);
3277                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3278                                         return res;
3279                                 }
3280                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3281                                 return new_op;
3282                         }
3283                 } else {
3284                         /* ... to int */
3285                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3286                         if (ia32_cg_config.use_sse2) {
3287                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
3288                                                             nomem, new_op);
3289                                 set_ia32_ls_mode(res, src_mode);
3290                         } else {
3291                                 return gen_x87_fp_to_gp(node);
3292                         }
3293                 }
3294         } else {
3295                 /* we convert from int ... */
3296                 if (mode_is_float(tgt_mode)) {
3297                         /* ... to float */
3298                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3299                         if (ia32_cg_config.use_sse2) {
3300                                 new_op = be_transform_node(op);
3301                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
3302                                                             nomem, new_op);
3303                                 set_ia32_ls_mode(res, tgt_mode);
3304                         } else {
3305                                 res = gen_x87_gp_to_fp(node, src_mode);
3306                                 if(get_Conv_strict(node)) {
3307                                         /* The strict-Conv is only necessary, if the int mode has more bits
3308                                          * than the float mantissa */
3309                                         size_t int_mantissa = get_mode_size_bits(src_mode) - (mode_is_signed(src_mode) ? 1 : 0);
3310                                         size_t float_mantissa;
3311                                         /* FIXME There is no way to get the mantissa size of a mode */
3312                                         switch (get_mode_size_bits(tgt_mode)) {
3313                                                 case 32: float_mantissa = 23 + 1; break; // + 1 for implicit 1
3314                                                 case 64: float_mantissa = 52 + 1; break;
3315                                                 case 80: float_mantissa = 64 + 1; break;
3316                                                 default: float_mantissa = 0;      break;
3317                                         }
3318                                         if (float_mantissa < int_mantissa) {
3319                                                 res = gen_x87_strict_conv(tgt_mode, res);
3320                                                 SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3321                                         }
3322                                 }
3323                                 return res;
3324                         }
3325                 } else if(tgt_mode == mode_b) {
3326                         /* mode_b lowering already took care that we only have 0/1 values */
3327                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3328                             src_mode, tgt_mode));
3329                         return be_transform_node(op);
3330                 } else {
3331                         /* to int */
3332                         if (src_bits == tgt_bits) {
3333                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3334                                     src_mode, tgt_mode));
3335                                 return be_transform_node(op);
3336                         }
3337
3338                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3339                         return res;
3340                 }
3341         }
3342
3343         return res;
3344 }
3345
3346 static ir_node *create_immediate_or_transform(ir_node *node,
3347                                               char immediate_constraint_type)
3348 {
3349         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
3350         if (new_node == NULL) {
3351                 new_node = be_transform_node(node);
3352         }
3353         return new_node;
3354 }
3355
3356 /**
3357  * Transforms a FrameAddr into an ia32 Add.
3358  */
3359 static ir_node *gen_be_FrameAddr(ir_node *node) {
3360         ir_node  *block  = be_transform_node(get_nodes_block(node));
3361         ir_node  *op     = be_get_FrameAddr_frame(node);
3362         ir_node  *new_op = be_transform_node(op);
3363         ir_graph *irg    = current_ir_graph;
3364         dbg_info *dbgi   = get_irn_dbg_info(node);
3365         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3366         ir_node  *new_node;
3367
3368         new_node = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3369         set_ia32_frame_ent(new_node, arch_get_frame_entity(env_cg->arch_env, node));
3370         set_ia32_use_frame(new_node);
3371
3372         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3373
3374         return new_node;
3375 }
3376
3377 /**
3378  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3379  */
3380 static ir_node *gen_be_Return(ir_node *node) {
3381         ir_graph  *irg     = current_ir_graph;
3382         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3383         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3384         ir_entity *ent     = get_irg_entity(irg);
3385         ir_type   *tp      = get_entity_type(ent);
3386         dbg_info  *dbgi;
3387         ir_node   *block;
3388         ir_type   *res_type;
3389         ir_mode   *mode;
3390         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3391         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3392         ir_node   *noreg;
3393         ir_node   **in;
3394         int       pn_ret_val, pn_ret_mem, arity, i;
3395
3396         assert(ret_val != NULL);
3397         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
3398                 return be_duplicate_node(node);
3399         }
3400
3401         res_type = get_method_res_type(tp, 0);
3402
3403         if (! is_Primitive_type(res_type)) {
3404                 return be_duplicate_node(node);
3405         }
3406
3407         mode = get_type_mode(res_type);
3408         if (! mode_is_float(mode)) {
3409                 return be_duplicate_node(node);
3410         }
3411
3412         assert(get_method_n_ress(tp) == 1);
3413
3414         pn_ret_val = get_Proj_proj(ret_val);
3415         pn_ret_mem = get_Proj_proj(ret_mem);
3416
3417         /* get the Barrier */
3418         barrier = get_Proj_pred(ret_val);
3419
3420         /* get result input of the Barrier */
3421         ret_val     = get_irn_n(barrier, pn_ret_val);
3422         new_ret_val = be_transform_node(ret_val);
3423
3424         /* get memory input of the Barrier */
3425         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3426         new_ret_mem = be_transform_node(ret_mem);
3427
3428         frame = get_irg_frame(irg);
3429
3430         dbgi  = get_irn_dbg_info(barrier);
3431         block = be_transform_node(get_nodes_block(barrier));
3432
3433         noreg = ia32_new_NoReg_gp(env_cg);
3434
3435         /* store xmm0 onto stack */
3436         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3437                                              new_ret_mem, new_ret_val);
3438         set_ia32_ls_mode(sse_store, mode);
3439         set_ia32_op_type(sse_store, ia32_AddrModeD);
3440         set_ia32_use_frame(sse_store);
3441
3442         /* load into x87 register */
3443         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3444         set_ia32_op_type(fld, ia32_AddrModeS);
3445         set_ia32_use_frame(fld);
3446
3447         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3448         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3449
3450         /* create a new barrier */
3451         arity = get_irn_arity(barrier);
3452         in = alloca(arity * sizeof(in[0]));
3453         for (i = 0; i < arity; ++i) {
3454                 ir_node *new_in;
3455
3456                 if (i == pn_ret_val) {
3457                         new_in = fld;
3458                 } else if (i == pn_ret_mem) {
3459                         new_in = mproj;
3460                 } else {
3461                         ir_node *in = get_irn_n(barrier, i);
3462                         new_in = be_transform_node(in);
3463                 }
3464                 in[i] = new_in;
3465         }
3466
3467         new_barrier = new_ir_node(dbgi, irg, block,
3468                                   get_irn_op(barrier), get_irn_mode(barrier),
3469                                   arity, in);
3470         copy_node_attr(barrier, new_barrier);
3471         be_duplicate_deps(barrier, new_barrier);
3472         be_set_transformed_node(barrier, new_barrier);
3473         mark_irn_visited(barrier);
3474
3475         /* transform normally */
3476         return be_duplicate_node(node);
3477 }
3478
3479 /**
3480  * Transform a be_AddSP into an ia32_SubSP.
3481  */
3482 static ir_node *gen_be_AddSP(ir_node *node)
3483 {
3484         ir_node  *sz = get_irn_n(node, be_pos_AddSP_size);
3485         ir_node  *sp = get_irn_n(node, be_pos_AddSP_old_sp);
3486
3487         return gen_binop(node, sp, sz, new_rd_ia32_SubSP, match_am);
3488 }
3489
3490 /**
3491  * Transform a be_SubSP into an ia32_AddSP
3492  */
3493 static ir_node *gen_be_SubSP(ir_node *node)
3494 {
3495         ir_node  *sz = get_irn_n(node, be_pos_SubSP_size);
3496         ir_node  *sp = get_irn_n(node, be_pos_SubSP_old_sp);
3497
3498         return gen_binop(node, sp, sz, new_rd_ia32_AddSP, match_am);
3499 }
3500
3501 /**
3502  * Change some phi modes
3503  */
3504 static ir_node *gen_Phi(ir_node *node) {
3505         ir_node  *block = be_transform_node(get_nodes_block(node));
3506         ir_graph *irg   = current_ir_graph;
3507         dbg_info *dbgi  = get_irn_dbg_info(node);
3508         ir_mode  *mode  = get_irn_mode(node);
3509         ir_node  *phi;
3510
3511         if(ia32_mode_needs_gp_reg(mode)) {
3512                 /* we shouldn't have any 64bit stuff around anymore */
3513                 assert(get_mode_size_bits(mode) <= 32);
3514                 /* all integer operations are on 32bit registers now */
3515                 mode = mode_Iu;
3516         } else if(mode_is_float(mode)) {
3517                 if (ia32_cg_config.use_sse2) {
3518                         mode = mode_xmm;
3519                 } else {
3520                         mode = mode_vfp;
3521                 }
3522         }
3523
3524         /* phi nodes allow loops, so we use the old arguments for now
3525          * and fix this later */
3526         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3527                           get_irn_in(node) + 1);
3528         copy_node_attr(node, phi);
3529         be_duplicate_deps(node, phi);
3530
3531         be_set_transformed_node(node, phi);
3532         be_enqueue_preds(node);
3533
3534         return phi;
3535 }
3536
3537 /**
3538  * Transform IJmp
3539  */
3540 static ir_node *gen_IJmp(ir_node *node)
3541 {
3542         ir_node  *block     = get_nodes_block(node);
3543         ir_node  *new_block = be_transform_node(block);
3544         dbg_info *dbgi      = get_irn_dbg_info(node);
3545         ir_node  *op        = get_IJmp_target(node);
3546         ir_node  *new_node;
3547         ia32_address_mode_t  am;
3548         ia32_address_t      *addr = &am.addr;
3549
3550         assert(get_irn_mode(op) == mode_P);
3551
3552         match_arguments(&am, block, NULL, op, NULL,
3553                         match_am | match_8bit_am | match_16bit_am |
3554                         match_immediate | match_8bit | match_16bit);
3555
3556         new_node = new_rd_ia32_IJmp(dbgi, current_ir_graph, new_block,
3557                                     addr->base, addr->index, addr->mem,
3558                                     am.new_op2);
3559         set_am_attributes(new_node, &am);
3560         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3561
3562         new_node = fix_mem_proj(new_node, &am);
3563
3564         return new_node;
3565 }
3566
3567 /**
3568  * Transform a Bound node.
3569  */
3570 static ir_node *gen_Bound(ir_node *node)
3571 {
3572         ir_node  *new_node;
3573         ir_node  *lower = get_Bound_lower(node);
3574         dbg_info *dbgi  = get_irn_dbg_info(node);
3575
3576         if (is_Const_0(lower)) {
3577                 /* typical case for Java */
3578                 ir_node  *sub, *res, *flags, *block;
3579                 ir_graph *irg  = current_ir_graph;
3580
3581                 res = gen_binop(node, get_Bound_index(node), get_Bound_upper(node),
3582                         new_rd_ia32_Sub, match_mode_neutral     | match_am | match_immediate);
3583
3584                 block = get_nodes_block(res);
3585                 if (! is_Proj(res)) {
3586                         sub = res;
3587                         set_irn_mode(sub, mode_T);
3588                         res = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_res);
3589                 } else {
3590                         sub = get_Proj_pred(res);
3591                 }
3592                 flags = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_Sub_flags);
3593                 new_node = new_rd_ia32_Jcc(dbgi, irg, block, flags, pn_Cmp_Lt | ia32_pn_Cmp_unsigned);
3594                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3595         } else {
3596                 panic("generic Bound not supported in ia32 Backend");
3597         }
3598         return new_node;
3599 }
3600
3601
3602 static ir_node *gen_ia32_l_ShlDep(ir_node *node)
3603 {
3604         ir_node *left  = get_irn_n(node, n_ia32_l_ShlDep_val);
3605         ir_node *right = get_irn_n(node, n_ia32_l_ShlDep_count);
3606
3607         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
3608                                match_immediate | match_mode_neutral);
3609 }
3610
3611 static ir_node *gen_ia32_l_ShrDep(ir_node *node)
3612 {
3613         ir_node *left  = get_irn_n(node, n_ia32_l_ShrDep_val);
3614         ir_node *right = get_irn_n(node, n_ia32_l_ShrDep_count);
3615         return gen_shift_binop(node, left, right, new_rd_ia32_Shr,
3616                                match_immediate);
3617 }
3618
3619 static ir_node *gen_ia32_l_SarDep(ir_node *node)
3620 {
3621         ir_node *left  = get_irn_n(node, n_ia32_l_SarDep_val);
3622         ir_node *right = get_irn_n(node, n_ia32_l_SarDep_count);
3623         return gen_shift_binop(node, left, right, new_rd_ia32_Sar,
3624                                match_immediate);
3625 }
3626
3627 static ir_node *gen_ia32_l_Add(ir_node *node) {
3628         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3629         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3630         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add,
3631                         match_commutative | match_am | match_immediate |
3632                         match_mode_neutral);
3633
3634         if(is_Proj(lowered)) {
3635                 lowered = get_Proj_pred(lowered);
3636         } else {
3637                 assert(is_ia32_Add(lowered));
3638                 set_irn_mode(lowered, mode_T);
3639         }
3640
3641         return lowered;
3642 }
3643
3644 static ir_node *gen_ia32_l_Adc(ir_node *node)
3645 {
3646         return gen_binop_flags(node, new_rd_ia32_Adc,
3647                         match_commutative | match_am | match_immediate |
3648                         match_mode_neutral);
3649 }
3650
3651 /**
3652  * Transforms a l_MulS into a "real" MulS node.
3653  *
3654  * @return the created ia32 Mul node
3655  */
3656 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3657         ir_node *left  = get_binop_left(node);
3658         ir_node *right = get_binop_right(node);
3659
3660         return gen_binop(node, left, right, new_rd_ia32_Mul,
3661                          match_commutative | match_am | match_mode_neutral);
3662 }
3663
3664 /**
3665  * Transforms a l_IMulS into a "real" IMul1OPS node.
3666  *
3667  * @return the created ia32 IMul1OP node
3668  */
3669 static ir_node *gen_ia32_l_IMul(ir_node *node) {
3670         ir_node  *left  = get_binop_left(node);
3671         ir_node  *right = get_binop_right(node);
3672
3673         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
3674                          match_commutative | match_am | match_mode_neutral);
3675 }
3676
3677 static ir_node *gen_ia32_l_Sub(ir_node *node) {
3678         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_minuend);
3679         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_subtrahend);
3680         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub,
3681                         match_am | match_immediate | match_mode_neutral);
3682
3683         if(is_Proj(lowered)) {
3684                 lowered = get_Proj_pred(lowered);
3685         } else {
3686                 assert(is_ia32_Sub(lowered));
3687                 set_irn_mode(lowered, mode_T);
3688         }
3689
3690         return lowered;
3691 }
3692
3693 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
3694         return gen_binop_flags(node, new_rd_ia32_Sbb,
3695                         match_am | match_immediate | match_mode_neutral);
3696 }
3697
3698 /**
3699  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3700  * op1 - target to be shifted
3701  * op2 - contains bits to be shifted into target
3702  * op3 - shift count
3703  * Only op3 can be an immediate.
3704  */
3705 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *high,
3706                                          ir_node *low, ir_node *count)
3707 {
3708         ir_node  *block     = get_nodes_block(node);
3709         ir_node  *new_block = be_transform_node(block);
3710         ir_graph *irg       = current_ir_graph;
3711         dbg_info *dbgi      = get_irn_dbg_info(node);
3712         ir_node  *new_high  = be_transform_node(high);
3713         ir_node  *new_low   = be_transform_node(low);
3714         ir_node  *new_count;
3715         ir_node  *new_node;
3716
3717         /* the shift amount can be any mode that is bigger than 5 bits, since all
3718          * other bits are ignored anyway */
3719         while (is_Conv(count) && get_irn_n_edges(count) == 1) {
3720                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
3721                 count = get_Conv_op(count);
3722         }
3723         new_count = create_immediate_or_transform(count, 0);
3724
3725         if (is_ia32_l_ShlD(node)) {
3726                 new_node = new_rd_ia32_ShlD(dbgi, irg, new_block, new_high, new_low,
3727                                             new_count);
3728         } else {
3729                 new_node = new_rd_ia32_ShrD(dbgi, irg, new_block, new_high, new_low,
3730                                             new_count);
3731         }
3732         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3733
3734         return new_node;
3735 }
3736
3737 static ir_node *gen_ia32_l_ShlD(ir_node *node)
3738 {
3739         ir_node *high  = get_irn_n(node, n_ia32_l_ShlD_val_high);
3740         ir_node *low   = get_irn_n(node, n_ia32_l_ShlD_val_low);
3741         ir_node *count = get_irn_n(node, n_ia32_l_ShlD_count);
3742         return gen_lowered_64bit_shifts(node, high, low, count);
3743 }
3744
3745 static ir_node *gen_ia32_l_ShrD(ir_node *node)
3746 {
3747         ir_node *high  = get_irn_n(node, n_ia32_l_ShrD_val_high);
3748         ir_node *low   = get_irn_n(node, n_ia32_l_ShrD_val_low);
3749         ir_node *count = get_irn_n(node, n_ia32_l_ShrD_count);
3750         return gen_lowered_64bit_shifts(node, high, low, count);
3751 }
3752
3753 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node) {
3754         ir_node  *src_block    = get_nodes_block(node);
3755         ir_node  *block        = be_transform_node(src_block);
3756         ir_graph *irg          = current_ir_graph;
3757         dbg_info *dbgi         = get_irn_dbg_info(node);
3758         ir_node  *frame        = get_irg_frame(irg);
3759         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
3760         ir_node  *nomem        = new_NoMem();
3761         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
3762         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
3763         ir_node  *new_val_low  = be_transform_node(val_low);
3764         ir_node  *new_val_high = be_transform_node(val_high);
3765         ir_node  *in[2];
3766         ir_node  *sync;
3767         ir_node  *fild;
3768         ir_node  *store_low;
3769         ir_node  *store_high;
3770
3771         if(!mode_is_signed(get_irn_mode(val_high))) {
3772                 panic("unsigned long long -> float not supported yet (%+F)", node);
3773         }
3774
3775         /* do a store */
3776         store_low = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
3777                                       new_val_low);
3778         store_high = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
3779                                        new_val_high);
3780         SET_IA32_ORIG_NODE(store_low, ia32_get_old_node_name(env_cg, node));
3781         SET_IA32_ORIG_NODE(store_high, ia32_get_old_node_name(env_cg, node));
3782
3783         set_ia32_use_frame(store_low);
3784         set_ia32_use_frame(store_high);
3785         set_ia32_op_type(store_low, ia32_AddrModeD);
3786         set_ia32_op_type(store_high, ia32_AddrModeD);
3787         set_ia32_ls_mode(store_low, mode_Iu);
3788         set_ia32_ls_mode(store_high, mode_Is);
3789         add_ia32_am_offs_int(store_high, 4);
3790
3791         in[0] = store_low;
3792         in[1] = store_high;
3793         sync  = new_rd_Sync(dbgi, irg, block, 2, in);
3794
3795         /* do a fild */
3796         fild = new_rd_ia32_vfild(dbgi, irg, block, frame, noreg, sync);
3797
3798         set_ia32_use_frame(fild);
3799         set_ia32_op_type(fild, ia32_AddrModeS);
3800         set_ia32_ls_mode(fild, mode_Ls);
3801
3802         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
3803
3804         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
3805 }
3806
3807 static ir_node *gen_ia32_l_FloattoLL(ir_node *node) {
3808         ir_node  *src_block  = get_nodes_block(node);
3809         ir_node  *block      = be_transform_node(src_block);
3810         ir_graph *irg        = current_ir_graph;
3811         dbg_info *dbgi       = get_irn_dbg_info(node);
3812         ir_node  *frame      = get_irg_frame(irg);
3813         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3814         ir_node  *nomem      = new_NoMem();
3815         ir_node  *val        = get_irn_n(node, n_ia32_l_FloattoLL_val);
3816         ir_node  *new_val    = be_transform_node(val);
3817         ir_node  *fist, *mem;
3818
3819         mem = gen_vfist(dbgi, irg, block, frame, noreg, nomem, new_val, &fist);
3820         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(env_cg, node));
3821         set_ia32_use_frame(fist);
3822         set_ia32_op_type(fist, ia32_AddrModeD);
3823         set_ia32_ls_mode(fist, mode_Ls);
3824
3825         return mem;
3826 }
3827
3828 /**
3829  * the BAD transformer.
3830  */
3831 static ir_node *bad_transform(ir_node *node) {
3832         panic("No transform function for %+F available.", node);
3833         return NULL;
3834 }
3835
3836 static ir_node *gen_Proj_l_FloattoLL(ir_node *node) {
3837         ir_graph *irg      = current_ir_graph;
3838         ir_node  *block    = be_transform_node(get_nodes_block(node));
3839         ir_node  *pred     = get_Proj_pred(node);
3840         ir_node  *new_pred = be_transform_node(pred);
3841         ir_node  *frame    = get_irg_frame(irg);
3842         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3843         dbg_info *dbgi     = get_irn_dbg_info(node);
3844         long      pn       = get_Proj_proj(node);
3845         ir_node  *load;
3846         ir_node  *proj;
3847         ia32_attr_t *attr;
3848
3849         load = new_rd_ia32_Load(dbgi, irg, block, frame, noreg, new_pred);
3850         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
3851         set_ia32_use_frame(load);
3852         set_ia32_op_type(load, ia32_AddrModeS);
3853         set_ia32_ls_mode(load, mode_Iu);
3854         /* we need a 64bit stackslot (fist stores 64bit) even though we only load
3855          * 32 bit from it with this particular load */
3856         attr = get_ia32_attr(load);
3857         attr->data.need_64bit_stackent = 1;
3858
3859         if (pn == pn_ia32_l_FloattoLL_res_high) {
3860                 add_ia32_am_offs_int(load, 4);
3861         } else {
3862                 assert(pn == pn_ia32_l_FloattoLL_res_low);
3863         }
3864
3865         proj = new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
3866
3867         return proj;
3868 }
3869
3870 /**
3871  * Transform the Projs of an AddSP.
3872  */
3873 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3874         ir_node  *block    = be_transform_node(get_nodes_block(node));
3875         ir_node  *pred     = get_Proj_pred(node);
3876         ir_node  *new_pred = be_transform_node(pred);
3877         ir_graph *irg      = current_ir_graph;
3878         dbg_info *dbgi     = get_irn_dbg_info(node);
3879         long     proj      = get_Proj_proj(node);
3880
3881         if (proj == pn_be_AddSP_sp) {
3882                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3883                                            pn_ia32_SubSP_stack);
3884                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3885                 return res;
3886         } else if(proj == pn_be_AddSP_res) {
3887                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3888                                    pn_ia32_SubSP_addr);
3889         } else if (proj == pn_be_AddSP_M) {
3890                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3891         }
3892
3893         assert(0);
3894         return new_rd_Unknown(irg, get_irn_mode(node));
3895 }
3896
3897 /**
3898  * Transform the Projs of a SubSP.
3899  */
3900 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3901         ir_node  *block    = be_transform_node(get_nodes_block(node));
3902         ir_node  *pred     = get_Proj_pred(node);
3903         ir_node  *new_pred = be_transform_node(pred);
3904         ir_graph *irg      = current_ir_graph;
3905         dbg_info *dbgi     = get_irn_dbg_info(node);
3906         long     proj      = get_Proj_proj(node);
3907
3908         if (proj == pn_be_SubSP_sp) {
3909                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3910                                            pn_ia32_AddSP_stack);
3911                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3912                 return res;
3913         } else if (proj == pn_be_SubSP_M) {
3914                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3915         }
3916
3917         assert(0);
3918         return new_rd_Unknown(irg, get_irn_mode(node));
3919 }
3920
3921 /**
3922  * Transform and renumber the Projs from a Load.
3923  */
3924 static ir_node *gen_Proj_Load(ir_node *node) {
3925         ir_node  *new_pred;
3926         ir_node  *block    = be_transform_node(get_nodes_block(node));
3927         ir_node  *pred     = get_Proj_pred(node);
3928         ir_graph *irg      = current_ir_graph;
3929         dbg_info *dbgi     = get_irn_dbg_info(node);
3930         long     proj      = get_Proj_proj(node);
3931
3932         /* loads might be part of source address mode matches, so we don't
3933          * transform the ProjMs yet (with the exception of loads whose result is
3934          * not used)
3935          */
3936         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
3937                 ir_node *res;
3938
3939                 /* this is needed, because sometimes we have loops that are only
3940                    reachable through the ProjM */
3941                 be_enqueue_preds(node);
3942                 /* do it in 2 steps, to silence firm verifier */
3943                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
3944                 set_Proj_proj(res, pn_ia32_mem);
3945                 return res;
3946         }
3947
3948         /* renumber the proj */
3949         new_pred = be_transform_node(pred);
3950         if (is_ia32_Load(new_pred)) {
3951                 switch (proj) {
3952                 case pn_Load_res:
3953                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3954                 case pn_Load_M:
3955                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3956                 case pn_Load_X_regular:
3957                         return new_rd_Jmp(dbgi, irg, block);
3958                 case pn_Load_X_except:
3959                         /* This Load might raise an exception. Mark it. */
3960                         set_ia32_exc_label(new_pred, 1);
3961                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Load_X_exc);
3962                 default:
3963                         break;
3964                 }
3965         } else if (is_ia32_Conv_I2I(new_pred) ||
3966                    is_ia32_Conv_I2I8Bit(new_pred)) {
3967                 set_irn_mode(new_pred, mode_T);
3968                 if (proj == pn_Load_res) {
3969                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
3970                 } else if (proj == pn_Load_M) {
3971                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
3972                 }
3973         } else if (is_ia32_xLoad(new_pred)) {
3974                 switch (proj) {
3975                 case pn_Load_res:
3976                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3977                 case pn_Load_M:
3978                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3979                 case pn_Load_X_regular:
3980                         return new_rd_Jmp(dbgi, irg, block);
3981                 case pn_Load_X_except:
3982                         /* This Load might raise an exception. Mark it. */
3983                         set_ia32_exc_label(new_pred, 1);
3984                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
3985                 default:
3986                         break;
3987                 }
3988         } else if (is_ia32_vfld(new_pred)) {
3989                 switch (proj) {
3990                 case pn_Load_res:
3991                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3992                 case pn_Load_M:
3993                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3994                 case pn_Load_X_regular:
3995                         return new_rd_Jmp(dbgi, irg, block);
3996                 case pn_Load_X_except:
3997                         /* This Load might raise an exception. Mark it. */
3998                         set_ia32_exc_label(new_pred, 1);
3999                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4000                 default:
4001                         break;
4002                 }
4003         } else {
4004                 /* can happen for ProJMs when source address mode happened for the
4005                    node */
4006
4007                 /* however it should not be the result proj, as that would mean the
4008                    load had multiple users and should not have been used for
4009                    SourceAM */
4010                 if (proj != pn_Load_M) {
4011                         panic("internal error: transformed node not a Load");
4012                 }
4013                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4014         }
4015
4016         assert(0);
4017         return new_rd_Unknown(irg, get_irn_mode(node));
4018 }
4019
4020 /**
4021  * Transform and renumber the Projs from a DivMod like instruction.
4022  */
4023 static ir_node *gen_Proj_DivMod(ir_node *node) {
4024         ir_node  *block    = be_transform_node(get_nodes_block(node));
4025         ir_node  *pred     = get_Proj_pred(node);
4026         ir_node  *new_pred = be_transform_node(pred);
4027         ir_graph *irg      = current_ir_graph;
4028         dbg_info *dbgi     = get_irn_dbg_info(node);
4029         ir_mode  *mode     = get_irn_mode(node);
4030         long     proj      = get_Proj_proj(node);
4031
4032         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4033
4034         switch (get_irn_opcode(pred)) {
4035         case iro_Div:
4036                 switch (proj) {
4037                 case pn_Div_M:
4038                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4039                 case pn_Div_res:
4040                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4041                 case pn_Div_X_regular:
4042                         return new_rd_Jmp(dbgi, irg, block);
4043                 case pn_Div_X_except:
4044                         set_ia32_exc_label(new_pred, 1);
4045                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4046                 default:
4047                         break;
4048                 }
4049                 break;
4050         case iro_Mod:
4051                 switch (proj) {
4052                 case pn_Mod_M:
4053                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4054                 case pn_Mod_res:
4055                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4056                 case pn_Mod_X_except:
4057                         set_ia32_exc_label(new_pred, 1);
4058                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4059                 default:
4060                         break;
4061                 }
4062                 break;
4063         case iro_DivMod:
4064                 switch (proj) {
4065                 case pn_DivMod_M:
4066                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4067                 case pn_DivMod_res_div:
4068                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4069                 case pn_DivMod_res_mod:
4070                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4071                 case pn_DivMod_X_regular:
4072                         return new_rd_Jmp(dbgi, irg, block);
4073                 case pn_DivMod_X_except:
4074                         set_ia32_exc_label(new_pred, 1);
4075                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4076                 default:
4077                         break;
4078                 }
4079                 break;
4080         default:
4081                 break;
4082         }
4083
4084         assert(0);
4085         return new_rd_Unknown(irg, mode);
4086 }
4087
4088 /**
4089  * Transform and renumber the Projs from a CopyB.
4090  */
4091 static ir_node *gen_Proj_CopyB(ir_node *node) {
4092         ir_node  *block    = be_transform_node(get_nodes_block(node));
4093         ir_node  *pred     = get_Proj_pred(node);
4094         ir_node  *new_pred = be_transform_node(pred);
4095         ir_graph *irg      = current_ir_graph;
4096         dbg_info *dbgi     = get_irn_dbg_info(node);
4097         ir_mode  *mode     = get_irn_mode(node);
4098         long     proj      = get_Proj_proj(node);
4099
4100         switch(proj) {
4101         case pn_CopyB_M_regular:
4102                 if (is_ia32_CopyB_i(new_pred)) {
4103                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4104                 } else if (is_ia32_CopyB(new_pred)) {
4105                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4106                 }
4107                 break;
4108         default:
4109                 break;
4110         }
4111
4112         assert(0);
4113         return new_rd_Unknown(irg, mode);
4114 }
4115
4116 /**
4117  * Transform and renumber the Projs from a Quot.
4118  */
4119 static ir_node *gen_Proj_Quot(ir_node *node) {
4120         ir_node  *block    = be_transform_node(get_nodes_block(node));
4121         ir_node  *pred     = get_Proj_pred(node);
4122         ir_node  *new_pred = be_transform_node(pred);
4123         ir_graph *irg      = current_ir_graph;
4124         dbg_info *dbgi     = get_irn_dbg_info(node);
4125         ir_mode  *mode     = get_irn_mode(node);
4126         long     proj      = get_Proj_proj(node);
4127
4128         switch(proj) {
4129         case pn_Quot_M:
4130                 if (is_ia32_xDiv(new_pred)) {
4131                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4132                 } else if (is_ia32_vfdiv(new_pred)) {
4133                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4134                 }
4135                 break;
4136         case pn_Quot_res:
4137                 if (is_ia32_xDiv(new_pred)) {
4138                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4139                 } else if (is_ia32_vfdiv(new_pred)) {
4140                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4141                 }
4142                 break;
4143         case pn_Quot_X_regular:
4144         case pn_Quot_X_except:
4145         default:
4146                 break;
4147         }
4148
4149         assert(0);
4150         return new_rd_Unknown(irg, mode);
4151 }
4152
4153 static ir_node *gen_be_Call(ir_node *node) {
4154         ir_node *res = be_duplicate_node(node);
4155         ir_type *call_tp;
4156
4157         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4158
4159         /* Run the x87 simulator if the call returns a float value */
4160         call_tp = be_Call_get_type(node);
4161         if (get_method_n_ress(call_tp) > 0) {
4162                 ir_type *const res_type = get_method_res_type(call_tp, 0);
4163                 ir_mode *const res_mode = get_type_mode(res_type);
4164
4165                 if (res_mode != NULL && mode_is_float(res_mode)) {
4166                         env_cg->do_x87_sim = 1;
4167                 }
4168         }
4169
4170         return res;
4171 }
4172
4173 static ir_node *gen_be_IncSP(ir_node *node) {
4174         ir_node *res = be_duplicate_node(node);
4175         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4176
4177         return res;
4178 }
4179
4180 /**
4181  * Transform the Projs from a be_Call.
4182  */
4183 static ir_node *gen_Proj_be_Call(ir_node *node) {
4184         ir_node  *block       = be_transform_node(get_nodes_block(node));
4185         ir_node  *call        = get_Proj_pred(node);
4186         ir_node  *new_call    = be_transform_node(call);
4187         ir_graph *irg         = current_ir_graph;
4188         dbg_info *dbgi        = get_irn_dbg_info(node);
4189         ir_type  *method_type = be_Call_get_type(call);
4190         int       n_res       = get_method_n_ress(method_type);
4191         long      proj        = get_Proj_proj(node);
4192         ir_mode  *mode        = get_irn_mode(node);
4193         ir_node  *sse_load;
4194         const arch_register_class_t *cls;
4195
4196         /* The following is kinda tricky: If we're using SSE, then we have to
4197          * move the result value of the call in floating point registers to an
4198          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4199          * after the call, we have to make sure to correctly make the
4200          * MemProj and the result Proj use these 2 nodes
4201          */
4202         if (proj == pn_be_Call_M_regular) {
4203                 // get new node for result, are we doing the sse load/store hack?
4204                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4205                 ir_node *call_res_new;
4206                 ir_node *call_res_pred = NULL;
4207
4208                 if (call_res != NULL) {
4209                         call_res_new  = be_transform_node(call_res);
4210                         call_res_pred = get_Proj_pred(call_res_new);
4211                 }
4212
4213                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4214                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4215                                            pn_be_Call_M_regular);
4216                 } else {
4217                         assert(is_ia32_xLoad(call_res_pred));
4218                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4219                                            pn_ia32_xLoad_M);
4220                 }
4221         }
4222         if (ia32_cg_config.use_sse2 && proj >= pn_be_Call_first_res
4223                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)) {
4224                 ir_node *fstp;
4225                 ir_node *frame = get_irg_frame(irg);
4226                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4227                 //ir_node *p;
4228                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4229                 ir_node *call_res;
4230
4231                 /* in case there is no memory output: create one to serialize the copy
4232                    FPU -> SSE */
4233                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4234                                        pn_be_Call_M_regular);
4235                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4236                                        pn_be_Call_first_res);
4237
4238                 /* store st(0) onto stack */
4239                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4240                                         call_res, mode);
4241                 set_ia32_op_type(fstp, ia32_AddrModeD);
4242                 set_ia32_use_frame(fstp);
4243
4244                 /* load into SSE register */
4245                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4246                                              mode);
4247                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4248                 set_ia32_use_frame(sse_load);
4249
4250                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4251                                        pn_ia32_xLoad_res);
4252
4253                 return sse_load;
4254         }
4255
4256         /* transform call modes */
4257         if (mode_is_data(mode)) {
4258                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4259                 mode = cls->mode;
4260         }
4261
4262         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4263 }
4264
4265 /**
4266  * Transform the Projs from a Cmp.
4267  */
4268 static ir_node *gen_Proj_Cmp(ir_node *node)
4269 {
4270         /* this probably means not all mode_b nodes were lowered... */
4271         panic("trying to directly transform Proj_Cmp %+F (mode_b not lowered?)",
4272               node);
4273 }
4274
4275 /**
4276  * Transform the Projs from a Bound.
4277  */
4278 static ir_node *gen_Proj_Bound(ir_node *node)
4279 {
4280         ir_node *new_node, *block;
4281         ir_node *pred = get_Proj_pred(node);
4282
4283         switch (get_Proj_proj(node)) {
4284         case pn_Bound_M:
4285                 return be_transform_node(get_Bound_mem(pred));
4286         case pn_Bound_X_regular:
4287                 new_node = be_transform_node(pred);
4288                 block    = get_nodes_block(new_node);
4289                 return new_r_Proj(current_ir_graph, block, new_node, mode_X, pn_ia32_Jcc_true);
4290         case pn_Bound_X_except:
4291                 new_node = be_transform_node(pred);
4292                 block    = get_nodes_block(new_node);
4293                 return new_r_Proj(current_ir_graph, block, new_node, mode_X, pn_ia32_Jcc_false);
4294         case pn_Bound_res:
4295                 return be_transform_node(get_Bound_index(pred));
4296         default:
4297                 panic("unsupported Proj from Bound");
4298         }
4299 }
4300
4301 static ir_node *gen_Proj_ASM(ir_node *node)
4302 {
4303         ir_node *pred;
4304         ir_node *new_pred;
4305         ir_node *block;
4306
4307         if (get_irn_mode(node) != mode_M)
4308                 return be_duplicate_node(node);
4309
4310         pred     = get_Proj_pred(node);
4311         new_pred = be_transform_node(pred);
4312         block    = get_nodes_block(new_pred);
4313         return new_r_Proj(current_ir_graph, block, new_pred, mode_M,
4314                         get_ia32_n_res(new_pred) + 1);
4315 }
4316
4317 /**
4318  * Transform and potentially renumber Proj nodes.
4319  */
4320 static ir_node *gen_Proj(ir_node *node) {
4321         ir_node *pred = get_Proj_pred(node);
4322         long    proj;
4323
4324         switch (get_irn_opcode(pred)) {
4325         case iro_Store:
4326                 proj = get_Proj_proj(node);
4327                 if (proj == pn_Store_M) {
4328                         return be_transform_node(pred);
4329                 } else {
4330                         assert(0);
4331                         return new_r_Bad(current_ir_graph);
4332                 }
4333         case iro_Load:
4334                 return gen_Proj_Load(node);
4335         case iro_ASM:
4336                 return gen_Proj_ASM(node);
4337         case iro_Div:
4338         case iro_Mod:
4339         case iro_DivMod:
4340                 return gen_Proj_DivMod(node);
4341         case iro_CopyB:
4342                 return gen_Proj_CopyB(node);
4343         case iro_Quot:
4344                 return gen_Proj_Quot(node);
4345         case beo_SubSP:
4346                 return gen_Proj_be_SubSP(node);
4347         case beo_AddSP:
4348                 return gen_Proj_be_AddSP(node);
4349         case beo_Call:
4350                 return gen_Proj_be_Call(node);
4351         case iro_Cmp:
4352                 return gen_Proj_Cmp(node);
4353         case iro_Bound:
4354                 return gen_Proj_Bound(node);
4355         case iro_Start:
4356                 proj = get_Proj_proj(node);
4357                 if (proj == pn_Start_X_initial_exec) {
4358                         ir_node *block = get_nodes_block(pred);
4359                         dbg_info *dbgi = get_irn_dbg_info(node);
4360                         ir_node *jump;
4361
4362                         /* we exchange the ProjX with a jump */
4363                         block = be_transform_node(block);
4364                         jump  = new_rd_Jmp(dbgi, current_ir_graph, block);
4365                         return jump;
4366                 }
4367                 if (node == be_get_old_anchor(anchor_tls)) {
4368                         return gen_Proj_tls(node);
4369                 }
4370                 break;
4371
4372         default:
4373                 if (is_ia32_l_FloattoLL(pred)) {
4374                         return gen_Proj_l_FloattoLL(node);
4375 #ifdef FIRM_EXT_GRS
4376                 } else if (!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4377 #else
4378                 } else {
4379 #endif
4380                         ir_mode *mode = get_irn_mode(node);
4381                         if (ia32_mode_needs_gp_reg(mode)) {
4382                                 ir_node *new_pred = be_transform_node(pred);
4383                                 ir_node *block    = be_transform_node(get_nodes_block(node));
4384                                 ir_node *new_proj = new_r_Proj(current_ir_graph, block, new_pred,
4385                                                                                            mode_Iu, get_Proj_proj(node));
4386 #ifdef DEBUG_libfirm
4387                                 new_proj->node_nr = node->node_nr;
4388 #endif
4389                                 return new_proj;
4390                         }
4391                 }
4392         }
4393         return be_duplicate_node(node);
4394 }
4395
4396 /**
4397  * Enters all transform functions into the generic pointer
4398  */
4399 static void register_transformers(void)
4400 {
4401         ir_op *op_Mulh;
4402
4403         /* first clear the generic function pointer for all ops */
4404         clear_irp_opcodes_generic_func();
4405
4406 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4407 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4408
4409         GEN(Add);
4410         GEN(Sub);
4411         GEN(Mul);
4412         GEN(And);
4413         GEN(Or);
4414         GEN(Eor);
4415
4416         GEN(Shl);
4417         GEN(Shr);
4418         GEN(Shrs);
4419         GEN(Rotl);
4420
4421         GEN(Quot);
4422
4423         GEN(Div);
4424         GEN(Mod);
4425         GEN(DivMod);
4426
4427         GEN(Minus);
4428         GEN(Conv);
4429         GEN(Abs);
4430         GEN(Not);
4431
4432         GEN(Load);
4433         GEN(Store);
4434         GEN(Cond);
4435
4436         GEN(Cmp);
4437         GEN(ASM);
4438         GEN(CopyB);
4439         GEN(Mux);
4440         GEN(Proj);
4441         GEN(Phi);
4442         GEN(IJmp);
4443         GEN(Bound);
4444
4445         /* transform ops from intrinsic lowering */
4446         GEN(ia32_l_Add);
4447         GEN(ia32_l_Adc);
4448         GEN(ia32_l_Mul);
4449         GEN(ia32_l_IMul);
4450         GEN(ia32_l_ShlDep);
4451         GEN(ia32_l_ShrDep);
4452         GEN(ia32_l_SarDep);
4453         GEN(ia32_l_ShlD);
4454         GEN(ia32_l_ShrD);
4455         GEN(ia32_l_Sub);
4456         GEN(ia32_l_Sbb);
4457         GEN(ia32_l_LLtoFloat);
4458         GEN(ia32_l_FloattoLL);
4459
4460         GEN(Const);
4461         GEN(SymConst);
4462         GEN(Unknown);
4463
4464         /* we should never see these nodes */
4465         BAD(Raise);
4466         BAD(Sel);
4467         BAD(InstOf);
4468         BAD(Cast);
4469         BAD(Free);
4470         BAD(Tuple);
4471         BAD(Id);
4472         //BAD(Bad);
4473         BAD(Confirm);
4474         BAD(Filter);
4475         BAD(CallBegin);
4476         BAD(EndReg);
4477         BAD(EndExcept);
4478
4479         /* handle generic backend nodes */
4480         GEN(be_FrameAddr);
4481         GEN(be_Call);
4482         GEN(be_IncSP);
4483         GEN(be_Return);
4484         GEN(be_AddSP);
4485         GEN(be_SubSP);
4486         GEN(be_Copy);
4487
4488         op_Mulh = get_op_Mulh();
4489         if (op_Mulh)
4490                 GEN(Mulh);
4491
4492 #undef GEN
4493 #undef BAD
4494 }
4495
4496 /**
4497  * Pre-transform all unknown and noreg nodes.
4498  */
4499 static void ia32_pretransform_node(void *arch_cg) {
4500         ia32_code_gen_t *cg = arch_cg;
4501
4502         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4503         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4504         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4505         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4506         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4507         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4508         get_fpcw();
4509 }
4510
4511 /**
4512  * Walker, checks if all ia32 nodes producing more than one result have their
4513  * Projs, otherwise creates new Projs and keeps them using a be_Keep node.
4514  */
4515 static void add_missing_keep_walker(ir_node *node, void *data)
4516 {
4517         int              n_outs, i;
4518         unsigned         found_projs = 0;
4519         const ir_edge_t *edge;
4520         ir_mode         *mode = get_irn_mode(node);
4521         ir_node         *last_keep;
4522         (void) data;
4523         if(mode != mode_T)
4524                 return;
4525         if(!is_ia32_irn(node))
4526                 return;
4527
4528         n_outs = get_ia32_n_res(node);
4529         if(n_outs <= 0)
4530                 return;
4531         if(is_ia32_SwitchJmp(node))
4532                 return;
4533
4534         assert(n_outs < (int) sizeof(unsigned) * 8);
4535         foreach_out_edge(node, edge) {
4536                 ir_node *proj = get_edge_src_irn(edge);
4537                 int      pn   = get_Proj_proj(proj);
4538
4539                 if (get_irn_mode(proj) == mode_M)
4540                         continue;
4541
4542                 assert(pn < n_outs);
4543                 found_projs |= 1 << pn;
4544         }
4545
4546
4547         /* are keeps missing? */
4548         last_keep = NULL;
4549         for(i = 0; i < n_outs; ++i) {
4550                 ir_node                     *block;
4551                 ir_node                     *in[1];
4552                 const arch_register_req_t   *req;
4553                 const arch_register_class_t *cls;
4554
4555                 if(found_projs & (1 << i)) {
4556                         continue;
4557                 }
4558
4559                 req = get_ia32_out_req(node, i);
4560                 cls = req->cls;
4561                 if(cls == NULL) {
4562                         continue;
4563                 }
4564                 if(cls == &ia32_reg_classes[CLASS_ia32_flags]) {
4565                         continue;
4566                 }
4567
4568                 block = get_nodes_block(node);
4569                 in[0] = new_r_Proj(current_ir_graph, block, node,
4570                                    arch_register_class_mode(cls), i);
4571                 if(last_keep != NULL) {
4572                         be_Keep_add_node(last_keep, cls, in[0]);
4573                 } else {
4574                         last_keep = be_new_Keep(cls, current_ir_graph, block, 1, in);
4575                         if(sched_is_scheduled(node)) {
4576                                 sched_add_after(node, last_keep);
4577                         }
4578                 }
4579         }
4580 }
4581
4582 /**
4583  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4584  * and keeps them.
4585  */
4586 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4587 {
4588         ir_graph *irg = be_get_birg_irg(cg->birg);
4589         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4590 }
4591
4592 /* do the transformation */
4593 void ia32_transform_graph(ia32_code_gen_t *cg) {
4594         int cse_last;
4595         ir_graph *irg = cg->irg;
4596
4597         register_transformers();
4598         env_cg       = cg;
4599         initial_fpcw = NULL;
4600
4601         BE_TIMER_PUSH(t_heights);
4602         heights      = heights_new(irg);
4603         BE_TIMER_POP(t_heights);
4604         ia32_calculate_non_address_mode_nodes(cg->birg);
4605
4606         /* the transform phase is not safe for CSE (yet) because several nodes get
4607          * attributes set after their creation */
4608         cse_last = get_opt_cse();
4609         set_opt_cse(0);
4610
4611         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4612
4613         set_opt_cse(cse_last);
4614
4615         ia32_free_non_address_mode_nodes();
4616         heights_free(heights);
4617         heights = NULL;
4618 }
4619
4620 void ia32_init_transform(void)
4621 {
4622         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4623 }