nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include <limits.h>
  13
  14 #include "irargs_t.h"
  15 #include "irnode_t.h"
  16 #include "irgraph_t.h"
  17 #include "irmode_t.h"
  18 #include "iropt_t.h"
  19 #include "irop_t.h"
  20 #include "irprog_t.h"
  21 #include "iredges_t.h"
  22 #include "irgmod.h"
  23 #include "irvrfy.h"
  24 #include "ircons.h"
  25 #include "dbginfo.h"
  26 #include "irprintf.h"
  27 #include "debug.h"
  28
  29 #include "../benode_t.h"
  30 #include "../besched.h"
  31
  32 #include "bearch_ia32_t.h"
  33
  34 #include "ia32_nodes_attr.h"
  35 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  36 #include "ia32_transform.h"
  37 #include "ia32_new_nodes.h"
  38 #include "ia32_map_regs.h"
  39
  40 #include "gen_ia32_regalloc_if.h"
  41
  42 #define SFP_SIGN "0x80000000"
  43 #define DFP_SIGN "0x8000000000000000"
  44 #define SFP_ABS  "0x7FFFFFFF"
  45 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  46
  47 #define TP_SFP_SIGN "ia32_sfp_sign"
  48 #define TP_DFP_SIGN "ia32_dfp_sign"
  49 #define TP_SFP_ABS  "ia32_sfp_abs"
  50 #define TP_DFP_ABS  "ia32_dfp_abs"
  51
  52 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  53 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  54 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  55 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  56
  57 extern ir_op *get_op_Mulh(void);
  58
  59 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  60                                                                           ir_node *op1, ir_node *op2, ir_node *mem, ir_mode *mode);
  61
  62 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  63                                                                          ir_node *op, ir_node *mem, ir_mode *mode);
  64
  65 typedef enum {
  66         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  67 } ia32_known_const_t;
  68
  69 /****************************************************************************************************
  70  *                  _        _                        __                           _   _
  71  *                 | |      | |                      / _|                         | | (_)
  72  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  73  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  74  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  75  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  76  *
  77  ****************************************************************************************************/
  78
  79 /**
  80  * Gets the Proj with number pn from irn.
  81  */
  82 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
  83         const ir_edge_t *edge;
  84         ir_node   *proj;
  85         assert(get_irn_mode(irn) == mode_T && "need mode_T");
  86
  87         foreach_out_edge(irn, edge) {
  88                 proj = get_edge_src_irn(edge);
  89
  90                 if (get_Proj_proj(proj) == pn)
  91                         return proj;
  92         }
  93
  94         return NULL;
  95 }
  96
  97 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
  98 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
  99         static const struct {
 100                 const char *tp_name;
 101                 const char *ent_name;
 102                 const char *cnst_str;
 103         } names [ia32_known_const_max] = {
 104                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 105                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 106                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 107                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 108         };
 109         static struct entity *ent_cache[ia32_known_const_max];
 110
 111         const char    *tp_name, *ent_name, *cnst_str;
 112         ir_type       *tp;
 113         ir_node       *cnst;
 114         ir_graph      *rem;
 115         entity        *ent;
 116         tarval        *tv;
 117
 118         ent_name = names[kct].ent_name;
 119         if (! ent_cache[kct]) {
 120                 tp_name  = names[kct].tp_name;
 121                 cnst_str = names[kct].cnst_str;
 122
 123                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 124                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 125                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 126
 127                 set_entity_ld_ident(ent, get_entity_ident(ent));
 128                 set_entity_visibility(ent, visibility_local);
 129                 set_entity_variability(ent, variability_constant);
 130                 set_entity_allocation(ent, allocation_static);
 131
 132                 /* we create a new entity here: It's initialization must resist on the
 133                     const code irg */
 134                 rem = current_ir_graph;
 135                 current_ir_graph = get_const_code_irg();
 136                 cnst = new_Const(mode, tv);
 137                 current_ir_graph = rem;
 138
 139                 set_atomic_ent_value(ent, cnst);
 140
 141                 /* cache the entry */
 142                 ent_cache[kct] = ent;
 143         }
 144
 145         return get_entity_ident(ent_cache[kct]);
 146 }
 147
 148 #ifndef NDEBUG
 149 /**
 150  * Prints the old node name on cg obst and returns a pointer to it.
 151  */
 152 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 153         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 154
 155         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 156         obstack_1grow(isa->name_obst, 0);
 157         isa->name_obst_size += obstack_object_size(isa->name_obst);
 158         return obstack_finish(isa->name_obst);
 159 }
 160 #endif /* NDEBUG */
 161
 162 /* determine if one operator is an Imm */
 163 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 164         if (op1)
 165                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 166         else return is_ia32_Cnst(op2) ? op2 : NULL;
 167 }
 168
 169 /* determine if one operator is not an Imm */
 170 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 171         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 172 }
 173
 174
 175 /**
 176  * Construct a standard binary operation, set AM and immediate if required.
 177  *
 178  * @param env   The transformation environment
 179  * @param op1   The first operand
 180  * @param op2   The second operand
 181  * @param func  The node constructor function
 182  * @return The constructed ia32 node.
 183  */
 184 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 185         ir_node           *new_op   = NULL;
 186         ir_mode           *mode     = env->mode;
 187         dbg_info          *dbg      = env->dbg;
 188         ir_graph          *irg      = env->irg;
 189         ir_node           *block    = env->block;
 190         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 191         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 192         ir_node           *nomem    = new_NoMem();
 193         ir_node           *expr_op, *imm_op;
 194         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 195
 196         /* Check if immediate optimization is on and */
 197         /* if it's an operation with immediate.      */
 198         if (! (env->cg->opt & IA32_OPT_IMMOPS)) {
 199                 expr_op = op1;
 200                 imm_op  = NULL;
 201         }
 202         else if (is_op_commutative(get_irn_op(env->irn))) {
 203                 imm_op  = get_immediate_op(op1, op2);
 204                 expr_op = get_expr_op(op1, op2);
 205         }
 206         else {
 207                 imm_op  = get_immediate_op(NULL, op2);
 208                 expr_op = get_expr_op(op1, op2);
 209         }
 210
 211         assert((expr_op || imm_op) && "invalid operands");
 212
 213         if (!expr_op) {
 214                 /* We have two consts here: not yet supported */
 215                 imm_op = NULL;
 216         }
 217
 218         if (mode_is_float(mode)) {
 219                 /* floating point operations */
 220                 if (imm_op) {
 221                         DB((mod, LEVEL_1, "FP with immediate ..."));
 222                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem, mode_T);
 223                         set_ia32_Immop_attr(new_op, imm_op);
 224                         set_ia32_am_support(new_op, ia32_am_None);
 225                 }
 226                 else {
 227                         DB((mod, LEVEL_1, "FP binop ..."));
 228                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 229                         set_ia32_am_support(new_op, ia32_am_Source);
 230                 }
 231         }
 232         else {
 233                 /* integer operations */
 234                 if (imm_op) {
 235                         /* This is expr + const */
 236                         DB((mod, LEVEL_1, "INT with immediate ..."));
 237                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem, mode_T);
 238                         set_ia32_Immop_attr(new_op, imm_op);
 239
 240                         /* set AM support */
 241                         set_ia32_am_support(new_op, ia32_am_Dest);
 242                 }
 243                 else {
 244                         DB((mod, LEVEL_1, "INT binop ..."));
 245                         /* This is a normal operation */
 246                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 247
 248                         /* set AM support */
 249                         set_ia32_am_support(new_op, ia32_am_Full);
 250                 }
 251         }
 252
 253         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 254
 255         set_ia32_res_mode(new_op, mode);
 256
 257         if (is_op_commutative(get_irn_op(env->irn))) {
 258                 set_ia32_commutative(new_op);
 259         }
 260
 261         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 262 }
 263
 264
 265
 266 /**
 267  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 268  *
 269  * @param env   The transformation environment
 270  * @param op1   The first operand
 271  * @param op2   The second operand
 272  * @param func  The node constructor function
 273  * @return The constructed ia32 node.
 274  */
 275 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 276         ir_node           *new_op = NULL;
 277         ir_mode           *mode   = env->mode;
 278         dbg_info          *dbg    = env->dbg;
 279         ir_graph          *irg    = env->irg;
 280         ir_node           *block  = env->block;
 281         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 282         ir_node           *nomem  = new_NoMem();
 283         ir_node           *expr_op, *imm_op;
 284         tarval            *tv;
 285         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 286
 287         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 288
 289         /* Check if immediate optimization is on and */
 290         /* if it's an operation with immediate.      */
 291         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 292         expr_op = get_expr_op(op1, op2);
 293
 294         assert((expr_op || imm_op) && "invalid operands");
 295
 296         if (!expr_op) {
 297                 /* We have two consts here: not yet supported */
 298                 imm_op = NULL;
 299         }
 300
 301         /* Limit imm_op within range imm8 */
 302         if (imm_op) {
 303                 tv = get_ia32_Immop_tarval(imm_op);
 304
 305                 if (tv) {
 306                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 307                 }
 308                 else {
 309                         imm_op = NULL;
 310                 }
 311         }
 312
 313         /* integer operations */
 314         if (imm_op) {
 315                 /* This is shift/rot with const */
 316                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 317
 318                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 319                 set_ia32_Immop_attr(new_op, imm_op);
 320         }
 321         else {
 322                 /* This is a normal shift/rot */
 323                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 324                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 325         }
 326
 327         /* set AM support */
 328         set_ia32_am_support(new_op, ia32_am_Dest);
 329
 330         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 331
 332         set_ia32_res_mode(new_op, mode);
 333         set_ia32_emit_cl(new_op);
 334
 335         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 336 }
 337
 338
 339 /**
 340  * Construct a standard unary operation, set AM and immediate if required.
 341  *
 342  * @param env   The transformation environment
 343  * @param op    The operand
 344  * @param func  The node constructor function
 345  * @return The constructed ia32 node.
 346  */
 347 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 348         ir_node           *new_op = NULL;
 349         ir_mode           *mode   = env->mode;
 350         dbg_info          *dbg    = env->dbg;
 351         ir_graph          *irg    = env->irg;
 352         ir_node           *block  = env->block;
 353         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 354         ir_node           *nomem  = new_NoMem();
 355         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 356
 357         new_op = func(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
 358
 359         if (mode_is_float(mode)) {
 360                 DB((mod, LEVEL_1, "FP unop ..."));
 361                 /* floating point operations don't support implicit store */
 362                 set_ia32_am_support(new_op, ia32_am_None);
 363         }
 364         else {
 365                 DB((mod, LEVEL_1, "INT unop ..."));
 366                 set_ia32_am_support(new_op, ia32_am_Dest);
 367         }
 368
 369         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 370
 371         set_ia32_res_mode(new_op, mode);
 372
 373         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 374 }
 375
 376
 377
 378 /**
 379  * Creates an ia32 Add with immediate.
 380  *
 381  * @param env       The transformation environment
 382  * @param expr_op   The expression operator
 383  * @param const_op  The constant
 384  * @return the created ia32 Add node
 385  */
 386 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 387         ir_node                *new_op     = NULL;
 388         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 389         dbg_info               *dbg        = env->dbg;
 390         ir_graph               *irg        = env->irg;
 391         ir_node                *block      = env->block;
 392         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 393         ir_node                *nomem      = new_NoMem();
 394         int                     normal_add = 1;
 395         tarval_classification_t class_tv, class_negtv;
 396         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 397
 398         /* try to optimize to inc/dec  */
 399         if ((env->cg->opt & IA32_OPT_INCDEC) && tv) {
 400                 /* optimize tarvals */
 401                 class_tv    = classify_tarval(tv);
 402                 class_negtv = classify_tarval(tarval_neg(tv));
 403
 404                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 405                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 406                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 407                         normal_add = 0;
 408                 }
 409                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 410                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 411                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 412                         normal_add = 0;
 413                 }
 414         }
 415
 416         if (normal_add) {
 417                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 418                 set_ia32_Immop_attr(new_op, const_op);
 419         }
 420
 421         return new_op;
 422 }
 423
 424 /**
 425  * Creates an ia32 Add.
 426  *
 427  * @param env   The transformation environment
 428  * @return the created ia32 Add node
 429  */
 430 static ir_node *gen_Add(ia32_transform_env_t *env) {
 431         ir_node  *new_op = NULL;
 432         dbg_info *dbg    = env->dbg;
 433         ir_mode  *mode   = env->mode;
 434         ir_graph *irg    = env->irg;
 435         ir_node  *block  = env->block;
 436         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 437         ir_node  *nomem  = new_NoMem();
 438         ir_node  *expr_op, *imm_op;
 439         ir_node  *op1    = get_Add_left(env->irn);
 440         ir_node  *op2    = get_Add_right(env->irn);
 441
 442         /* Check if immediate optimization is on and */
 443         /* if it's an operation with immediate.      */
 444         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(op1, op2) : NULL;
 445         expr_op = get_expr_op(op1, op2);
 446
 447         assert((expr_op || imm_op) && "invalid operands");
 448
 449         if (mode_is_float(mode)) {
 450                 FP_USED(env->cg);
 451                 if (USE_SSE2(env->cg))
 452                         return gen_binop(env, op1, op2, new_rd_ia32_fAdd);
 453                 else
 454                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 455         }
 456         else {
 457                 /* integer ADD */
 458                 if (!expr_op) {
 459                         /* No expr_op means, that we have two const - one symconst and */
 460                         /* one tarval or another symconst - because this case is not   */
 461                         /* covered by constant folding                                 */
 462                         /* We need to check for:                                       */
 463                         /*  1) symconst + const    -> becomes a LEA                    */
 464                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 465                         /*        linker doesn't support two symconsts                 */
 466
 467                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 468                                 /* this is the 2nd case */
 469                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 470                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 471                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 472                         }
 473                         else {
 474                                 /* this is the 1st case */
 475                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 476
 477                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 478                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 479                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 480                                 }
 481                                 else {
 482                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 483                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 484                                 }
 485                                 set_ia32_am_flavour(new_op, ia32_am_O);
 486                         }
 487
 488                         /* set AM support */
 489                         set_ia32_am_support(new_op, ia32_am_Source);
 490                         set_ia32_op_type(new_op, ia32_AddrModeS);
 491
 492                         /* Lea doesn't need a Proj */
 493                         return new_op;
 494                 }
 495                 else if (imm_op) {
 496                         /* This is expr + const */
 497                         new_op = gen_imm_Add(env, expr_op, imm_op);
 498
 499                         /* set AM support */
 500                         set_ia32_am_support(new_op, ia32_am_Dest);
 501                 }
 502                 else {
 503                         /* This is a normal add */
 504                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 505
 506                         /* set AM support */
 507                         set_ia32_am_support(new_op, ia32_am_Full);
 508                         set_ia32_commutative(new_op);
 509                 }
 510         }
 511
 512         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 513
 514         set_ia32_res_mode(new_op, mode);
 515
 516         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 517 }
 518
 519
 520
 521 /**
 522  * Creates an ia32 Mul.
 523  *
 524  * @param env   The transformation environment
 525  * @return the created ia32 Mul node
 526  */
 527 static ir_node *gen_Mul(ia32_transform_env_t *env) {
 528         ir_node *op1 = get_Mul_left(env->irn);
 529         ir_node *op2 = get_Mul_right(env->irn);
 530         ir_node *new_op;
 531
 532         if (mode_is_float(env->mode)) {
 533                 FP_USED(env->cg);
 534                 if (USE_SSE2(env->cg))
 535                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMul);
 536                 else
 537                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 538         }
 539         else {
 540                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 541         }
 542
 543         return new_op;
 544 }
 545
 546
 547
 548 /**
 549  * Creates an ia32 Mulh.
 550  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 551  * this result while Mul returns the lower 32 bit.
 552  *
 553  * @param env   The transformation environment
 554  * @return the created ia32 Mulh node
 555  */
 556 static ir_node *gen_Mulh(ia32_transform_env_t *env) {
 557         ir_node *op1 = get_irn_n(env->irn, 0);
 558         ir_node *op2 = get_irn_n(env->irn, 1);
 559         ir_node *proj_EAX, *proj_EDX, *mulh;
 560         ir_node *in[1];
 561
 562         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 563         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 564         mulh     = get_Proj_pred(proj_EAX);
 565         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 566
 567         /* to be on the save side */
 568         set_Proj_proj(proj_EAX, pn_EAX);
 569
 570         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 571                 /* Mulh with const cannot have AM */
 572                 set_ia32_am_support(mulh, ia32_am_None);
 573         }
 574         else {
 575                 /* Mulh cannot have AM for destination */
 576                 set_ia32_am_support(mulh, ia32_am_Source);
 577         }
 578
 579         in[0] = proj_EAX;
 580
 581         /* keep EAX */
 582         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 583
 584         return proj_EDX;
 585 }
 586
 587
 588
 589 /**
 590  * Creates an ia32 And.
 591  *
 592  * @param env   The transformation environment
 593  * @return The created ia32 And node
 594  */
 595 static ir_node *gen_And(ia32_transform_env_t *env) {
 596         ir_node *op1 = get_And_left(env->irn);
 597         ir_node *op2 = get_And_right(env->irn);
 598
 599         assert (! mode_is_float(env->mode));
 600         return gen_binop(env, op1, op2, new_rd_ia32_And);
 601 }
 602
 603
 604
 605 /**
 606  * Creates an ia32 Or.
 607  *
 608  * @param env   The transformation environment
 609  * @return The created ia32 Or node
 610  */
 611 static ir_node *gen_Or(ia32_transform_env_t *env) {
 612         ir_node *op1 = get_Or_left(env->irn);
 613         ir_node *op2 = get_Or_right(env->irn);
 614
 615         assert (! mode_is_float(env->mode));
 616         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 617 }
 618
 619
 620
 621 /**
 622  * Creates an ia32 Eor.
 623  *
 624  * @param env   The transformation environment
 625  * @return The created ia32 Eor node
 626  */
 627 static ir_node *gen_Eor(ia32_transform_env_t *env) {
 628         ir_node *op1 = get_Eor_left(env->irn);
 629         ir_node *op2 = get_Eor_right(env->irn);
 630
 631         assert(! mode_is_float(env->mode));
 632         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 633 }
 634
 635
 636
 637 /**
 638  * Creates an ia32 Max.
 639  *
 640  * @param env      The transformation environment
 641  * @return the created ia32 Max node
 642  */
 643 static ir_node *gen_Max(ia32_transform_env_t *env) {
 644         ir_node *op1 = get_irn_n(env->irn, 0);
 645         ir_node *op2 = get_irn_n(env->irn, 1);
 646         ir_node *new_op;
 647
 648         if (mode_is_float(env->mode)) {
 649                 FP_USED(env->cg);
 650                 if (USE_SSE2(env->cg))
 651                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMax);
 652                 else {
 653                         assert(0);
 654                 }
 655         }
 656         else {
 657                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 658                 set_ia32_am_support(new_op, ia32_am_None);
 659                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 660         }
 661
 662         return new_op;
 663 }
 664
 665
 666
 667 /**
 668  * Creates an ia32 Min.
 669  *
 670  * @param env      The transformation environment
 671  * @return the created ia32 Min node
 672  */
 673 static ir_node *gen_Min(ia32_transform_env_t *env) {
 674         ir_node *op1 = get_irn_n(env->irn, 0);
 675         ir_node *op2 = get_irn_n(env->irn, 1);
 676         ir_node *new_op;
 677
 678         if (mode_is_float(env->mode)) {
 679                 FP_USED(env->cg);
 680                 if (USE_SSE2(env->cg))
 681                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMin);
 682                 else {
 683                         assert(0);
 684                 }
 685         }
 686         else {
 687                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 688                 set_ia32_am_support(new_op, ia32_am_None);
 689                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 690         }
 691
 692         return new_op;
 693 }
 694
 695
 696
 697 /**
 698  * Creates an ia32 Sub with immediate.
 699  *
 700  * @param env        The transformation environment
 701  * @param expr_op    The first operator
 702  * @param const_op   The constant operator
 703  * @return The created ia32 Sub node
 704  */
 705 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 706         ir_node                *new_op     = NULL;
 707         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 708         dbg_info               *dbg        = env->dbg;
 709         ir_graph               *irg        = env->irg;
 710         ir_node                *block      = env->block;
 711         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 712         ir_node                *nomem      = new_NoMem();
 713         int                     normal_sub = 1;
 714         tarval_classification_t class_tv, class_negtv;
 715         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 716
 717         /* try to optimize to inc/dec  */
 718         if ((env->cg->opt & IA32_OPT_INCDEC) && tv) {
 719                 /* optimize tarvals */
 720                 class_tv    = classify_tarval(tv);
 721                 class_negtv = classify_tarval(tarval_neg(tv));
 722
 723                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 724                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 725                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 726                         normal_sub = 0;
 727                 }
 728                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 729                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 730                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 731                         normal_sub = 0;
 732                 }
 733         }
 734
 735         if (normal_sub) {
 736                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 737                 set_ia32_Immop_attr(new_op, const_op);
 738         }
 739
 740         return new_op;
 741 }
 742
 743 /**
 744  * Creates an ia32 Sub.
 745  *
 746  * @param env   The transformation environment
 747  * @return The created ia32 Sub node
 748  */
 749 static ir_node *gen_Sub(ia32_transform_env_t *env) {
 750         ir_node  *new_op = NULL;
 751         dbg_info *dbg    = env->dbg;
 752         ir_mode  *mode   = env->mode;
 753         ir_graph *irg    = env->irg;
 754         ir_node  *block  = env->block;
 755         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 756         ir_node  *nomem  = new_NoMem();
 757         ir_node  *op1    = get_Sub_left(env->irn);
 758         ir_node  *op2    = get_Sub_right(env->irn);
 759         ir_node  *expr_op, *imm_op;
 760
 761         /* Check if immediate optimization is on and */
 762         /* if it's an operation with immediate.      */
 763         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 764         expr_op = get_expr_op(op1, op2);
 765
 766         assert((expr_op || imm_op) && "invalid operands");
 767
 768         if (mode_is_float(mode)) {
 769                 FP_USED(env->cg);
 770                 if (USE_SSE2(env->cg))
 771                         return gen_binop(env, op1, op2, new_rd_ia32_fSub);
 772                 else
 773                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 774         }
 775         else {
 776                 /* integer SUB */
 777                 if (!expr_op) {
 778                         /* No expr_op means, that we have two const - one symconst and */
 779                         /* one tarval or another symconst - because this case is not   */
 780                         /* covered by constant folding                                 */
 781                         /* We need to check for:                                       */
 782                         /*  1) symconst + const    -> becomes a LEA                    */
 783                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 784                         /*        linker doesn't support two symconsts                 */
 785
 786                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 787                                 /* this is the 2nd case */
 788                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 789                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 790                                 set_ia32_am_sc_sign(new_op);
 791                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 792                         }
 793                         else {
 794                                 /* this is the 1st case */
 795                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 796
 797                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 798                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 799                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 800                                 }
 801                                 else {
 802                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 803                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 804                                         set_ia32_am_sc_sign(new_op);
 805                                 }
 806                                 set_ia32_am_flavour(new_op, ia32_am_O);
 807                         }
 808
 809                         /* set AM support */
 810                         set_ia32_am_support(new_op, ia32_am_Source);
 811                         set_ia32_op_type(new_op, ia32_AddrModeS);
 812
 813                         /* Lea doesn't need a Proj */
 814                         return new_op;
 815                 }
 816                 else if (imm_op) {
 817                         /* This is expr - const */
 818                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 819
 820                         /* set AM support */
 821                         set_ia32_am_support(new_op, ia32_am_Dest);
 822                 }
 823                 else {
 824                         /* This is a normal sub */
 825                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 826
 827                         /* set AM support */
 828                         set_ia32_am_support(new_op, ia32_am_Full);
 829                 }
 830         }
 831
 832         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 833
 834         set_ia32_res_mode(new_op, mode);
 835
 836         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 837 }
 838
 839
 840
 841 /**
 842  * Generates an ia32 DivMod with additional infrastructure for the
 843  * register allocator if needed.
 844  *
 845  * @param env      The transformation environment
 846  * @param dividend -no comment- :)
 847  * @param divisor  -no comment- :)
 848  * @param dm_flav  flavour_Div/Mod/DivMod
 849  * @return The created ia32 DivMod node
 850  */
 851 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 852         ir_node  *res, *proj;
 853         ir_node  *edx_node, *cltd;
 854         ir_node  *in_keep[1];
 855         dbg_info *dbg   = env->dbg;
 856         ir_graph *irg   = env->irg;
 857         ir_node  *block = env->block;
 858         ir_mode  *mode  = env->mode;
 859         ir_node  *irn   = env->irn;
 860         ir_node  *mem;
 861
 862         switch (dm_flav) {
 863                 case flavour_Div:
 864                         mem  = get_Div_mem(irn);
 865                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 866                         break;
 867                 case flavour_Mod:
 868                         mem  = get_Mod_mem(irn);
 869                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 870                         break;
 871                 case flavour_DivMod:
 872                         mem  = get_DivMod_mem(irn);
 873                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 874                         break;
 875                 default:
 876                         assert(0);
 877         }
 878
 879         if (mode_is_signed(mode)) {
 880                 /* in signed mode, we need to sign extend the dividend */
 881                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend, mode_T);
 882                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EAX);
 883                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EDX);
 884         }
 885         else {
 886                 edx_node = new_rd_ia32_Const(dbg, irg, block, mode_Iu);
 887                 set_ia32_Const_type(edx_node, ia32_Const);
 888                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 889         }
 890
 891         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, mode_T, dm_flav);
 892
 893         set_ia32_n_res(res, 2);
 894
 895         /* Only one proj is used -> We must add a second proj and */
 896         /* connect this one to a Keep node to eat up the second   */
 897         /* destroyed register.                                    */
 898         if (get_irn_n_edges(irn) == 1) {
 899                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 900                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 901
 902                 if (get_Proj_proj(proj) == pn_DivMod_res_div) {
 903                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 904                 }
 905                 else {
 906                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 907                 }
 908
 909                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 910         }
 911
 912         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
 913
 914         set_ia32_res_mode(res, mode_Is);
 915
 916         return res;
 917 }
 918
 919
 920 /**
 921  * Wrapper for generate_DivMod. Sets flavour_Mod.
 922  *
 923  * @param env      The transformation environment
 924  */
 925 static ir_node *gen_Mod(ia32_transform_env_t *env) {
 926         return generate_DivMod(env, get_Mod_left(env->irn), get_Mod_right(env->irn), flavour_Mod);
 927 }
 928
 929 /**
 930  * Wrapper for generate_DivMod. Sets flavour_Div.
 931  *
 932  * @param env      The transformation environment
 933  */
 934 static ir_node *gen_Div(ia32_transform_env_t *env) {
 935         return generate_DivMod(env, get_Div_left(env->irn), get_Div_right(env->irn), flavour_Div);
 936 }
 937
 938 /**
 939  * Wrapper for generate_DivMod. Sets flavour_DivMod.
 940  */
 941 static ir_node *gen_DivMod(ia32_transform_env_t *env) {
 942         return generate_DivMod(env, get_DivMod_left(env->irn), get_DivMod_right(env->irn), flavour_DivMod);
 943 }
 944
 945
 946
 947 /**
 948  * Creates an ia32 floating Div.
 949  *
 950  * @param env   The transformation environment
 951  * @return The created ia32 fDiv node
 952  */
 953 static ir_node *gen_Quot(ia32_transform_env_t *env) {
 954         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 955         ir_node *new_op;
 956         ir_node *nomem = new_rd_NoMem(env->irg);
 957         ir_node *op1   = get_Quot_left(env->irn);
 958         ir_node *op2   = get_Quot_right(env->irn);
 959
 960         FP_USED(env->cg);
 961         if (USE_SSE2(env->cg)) {
 962                 if (is_ia32_fConst(op2)) {
 963                         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem, mode_T);
 964                         set_ia32_am_support(new_op, ia32_am_None);
 965                         set_ia32_Immop_attr(new_op, op2);
 966                 }
 967                 else {
 968                         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, mode_T);
 969                         set_ia32_am_support(new_op, ia32_am_Source);
 970                 }
 971         }
 972         else {
 973                 new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, mode_T);
 974                 set_ia32_am_support(new_op, ia32_am_Source);
 975         }
 976         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
 977         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 978
 979         return new_op;
 980 }
 981
 982
 983
 984 /**
 985  * Creates an ia32 Shl.
 986  *
 987  * @param env   The transformation environment
 988  * @return The created ia32 Shl node
 989  */
 990 static ir_node *gen_Shl(ia32_transform_env_t *env) {
 991         return gen_shift_binop(env, get_Shl_left(env->irn), get_Shl_right(env->irn), new_rd_ia32_Shl);
 992 }
 993
 994
 995
 996 /**
 997  * Creates an ia32 Shr.
 998  *
 999  * @param env   The transformation environment
1000  * @return The created ia32 Shr node
1001  */
1002 static ir_node *gen_Shr(ia32_transform_env_t *env) {
1003         return gen_shift_binop(env, get_Shr_left(env->irn), get_Shr_right(env->irn), new_rd_ia32_Shr);
1004 }
1005
1006
1007
1008 /**
1009  * Creates an ia32 Shrs.
1010  *
1011  * @param env   The transformation environment
1012  * @return The created ia32 Shrs node
1013  */
1014 static ir_node *gen_Shrs(ia32_transform_env_t *env) {
1015         return gen_shift_binop(env, get_Shrs_left(env->irn), get_Shrs_right(env->irn), new_rd_ia32_Shrs);
1016 }
1017
1018
1019
1020 /**
1021  * Creates an ia32 RotL.
1022  *
1023  * @param env   The transformation environment
1024  * @param op1   The first operator
1025  * @param op2   The second operator
1026  * @return The created ia32 RotL node
1027  */
1028 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1029         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1030 }
1031
1032
1033
1034 /**
1035  * Creates an ia32 RotR.
1036  * NOTE: There is no RotR with immediate because this would always be a RotL
1037  *       "imm-mode_size_bits" which can be pre-calculated.
1038  *
1039  * @param env   The transformation environment
1040  * @param op1   The first operator
1041  * @param op2   The second operator
1042  * @return The created ia32 RotR node
1043  */
1044 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1045         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1046 }
1047
1048
1049
1050 /**
1051  * Creates an ia32 RotR or RotL (depending on the found pattern).
1052  *
1053  * @param env   The transformation environment
1054  * @return The created ia32 RotL or RotR node
1055  */
1056 static ir_node *gen_Rot(ia32_transform_env_t *env) {
1057         ir_node *rotate = NULL;
1058         ir_node *op1    = get_Rot_left(env->irn);
1059         ir_node *op2    = get_Rot_right(env->irn);
1060
1061         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1062                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1063                  that means we can create a RotR instead of an Add and a RotL */
1064
1065         if (is_Proj(op2)) {
1066                 ir_node *pred = get_Proj_pred(op2);
1067
1068                 if (is_ia32_Add(pred)) {
1069                         ir_node *pred_pred = get_irn_n(pred, 2);
1070                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1071                         long     bits      = get_mode_size_bits(env->mode);
1072
1073                         if (is_Proj(pred_pred)) {
1074                                 pred_pred = get_Proj_pred(pred_pred);
1075                         }
1076
1077                         if (is_ia32_Minus(pred_pred) &&
1078                                 tarval_is_long(tv)       &&
1079                                 get_tarval_long(tv) == bits)
1080                         {
1081                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1082                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1083                         }
1084
1085                 }
1086         }
1087
1088         if (!rotate) {
1089                 rotate = gen_RotL(env, op1, op2);
1090         }
1091
1092         return rotate;
1093 }
1094
1095
1096
1097 /**
1098  * Transforms a Minus node.
1099  *
1100  * @param env   The transformation environment
1101  * @param op    The Minus operand
1102  * @return The created ia32 Minus node
1103  */
1104 static ir_node *gen_Minus_ex(ia32_transform_env_t *env, ir_node *op) {
1105         ident   *name;
1106         ir_node *new_op;
1107         int      size;
1108
1109         if (mode_is_float(env->mode)) {
1110                 FP_USED(env->cg);
1111                 if (USE_SSE2(env->cg)) {
1112                         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1113                         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1114                         ir_node *nomem    = new_rd_NoMem(env->irg);
1115
1116                         new_op = new_rd_ia32_fEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1117
1118                         size   = get_mode_size_bits(env->mode);
1119                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1120
1121                         set_ia32_sc(new_op, name);
1122
1123                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1124
1125                         set_ia32_res_mode(new_op, env->mode);
1126                         set_ia32_immop_type(new_op, ia32_ImmSymConst);
1127
1128                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1129                 }
1130                 else {
1131                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1132                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1133                 }
1134         }
1135         else {
1136                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1137         }
1138
1139         return new_op;
1140 }
1141
1142 /**
1143  * Transforms a Minus node.
1144  *
1145  * @param env   The transformation environment
1146  * @return The created ia32 Minus node
1147  */
1148 static ir_node *gen_Minus(ia32_transform_env_t *env) {
1149         return gen_Minus_ex(env, get_Minus_op(env->irn));
1150 }
1151
1152
1153 /**
1154  * Transforms a Not node.
1155  *
1156  * @param env   The transformation environment
1157  * @return The created ia32 Not node
1158  */
1159 static ir_node *gen_Not(ia32_transform_env_t *env) {
1160         assert (! mode_is_float(env->mode));
1161         return gen_unop(env, get_Not_op(env->irn), new_rd_ia32_Not);
1162 }
1163
1164
1165
1166 /**
1167  * Transforms an Abs node.
1168  *
1169  * @param env   The transformation environment
1170  * @return The created ia32 Abs node
1171  */
1172 static ir_node *gen_Abs(ia32_transform_env_t *env) {
1173         ir_node  *res, *p_eax, *p_edx;
1174         dbg_info *dbg      = env->dbg;
1175         ir_mode  *mode     = env->mode;
1176         ir_graph *irg      = env->irg;
1177         ir_node  *block    = env->block;
1178         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1179         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1180         ir_node  *nomem    = new_NoMem();
1181         ir_node  *op       = get_Abs_op(env->irn);
1182         int       size;
1183         ident    *name;
1184
1185         if (mode_is_float(mode)) {
1186                 FP_USED(env->cg);
1187                 if (USE_SSE2(env->cg)) {
1188                         res = new_rd_ia32_fAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1189
1190                         size   = get_mode_size_bits(mode);
1191                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1192
1193                         set_ia32_sc(res, name);
1194
1195                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1196
1197                         set_ia32_res_mode(res, mode);
1198                         set_ia32_immop_type(res, ia32_ImmSymConst);
1199
1200                         res = new_rd_Proj(dbg, irg, block, res, mode, 0);
1201                 }
1202                 else {
1203                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1204                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1205                 }
1206         }
1207         else {
1208                 res   = new_rd_ia32_Cdq(dbg, irg, block, op, mode_T);
1209                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1210                 set_ia32_res_mode(res, mode);
1211
1212                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_EAX);
1213                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_EDX);
1214
1215                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem, mode_T);
1216                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1217                 set_ia32_res_mode(res, mode);
1218
1219                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1220
1221                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem, mode_T);
1222                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1223                 set_ia32_res_mode(res, mode);
1224
1225                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1226         }
1227
1228         return res;
1229 }
1230
1231
1232
1233 /**
1234  * Transforms a Load.
1235  *
1236  * @param env   The transformation environment
1237  * @return the created ia32 Load node
1238  */
1239 static ir_node *gen_Load(ia32_transform_env_t *env) {
1240         ir_node    *node  = env->irn;
1241         ir_node    *noreg = ia32_new_NoReg_gp(env->cg);
1242         ir_node    *ptr   = get_Load_ptr(node);
1243         ir_node    *lptr  = ptr;
1244         ir_mode    *mode  = get_Load_mode(node);
1245         int        is_imm = 0;
1246         ir_node *new_op;
1247         ia32_am_flavour_t am_flav = ia32_B;
1248
1249         /* address might be a constant (symconst or absolute address) */
1250         if (is_ia32_Const(ptr)) {
1251                 lptr   = noreg;
1252                 is_imm = 1;
1253         }
1254
1255         if (mode_is_float(mode)) {
1256                 FP_USED(env->cg);
1257                 if (USE_SSE2(env->cg))
1258                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node), env->mode);
1259                 else
1260                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node), env->mode);
1261         }
1262         else {
1263                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node), env->mode);
1264         }
1265
1266         /* base is an constant address */
1267         if (is_imm) {
1268                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1269                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1270                 }
1271                 else {
1272                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1273                 }
1274
1275                 am_flav = ia32_O;
1276         }
1277
1278         set_ia32_am_support(new_op, ia32_am_Source);
1279         set_ia32_op_type(new_op, ia32_AddrModeS);
1280         set_ia32_am_flavour(new_op, am_flav);
1281         set_ia32_ls_mode(new_op, mode);
1282
1283         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1284
1285         return new_op;
1286 }
1287
1288
1289
1290 /**
1291  * Transforms a Store.
1292  *
1293  * @param env   The transformation environment
1294  * @return the created ia32 Store node
1295  */
1296 static ir_node *gen_Store(ia32_transform_env_t *env) {
1297         ir_node *node    = env->irn;
1298         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1299         ir_node *val     = get_Store_value(node);
1300         ir_node *ptr     = get_Store_ptr(node);
1301         ir_node *sptr    = ptr;
1302         ir_node *mem     = get_Store_mem(node);
1303         ir_mode *mode    = get_irn_mode(val);
1304         ir_node *sval    = val;
1305         int      is_imm  = 0;
1306         ir_node *new_op;
1307         ia32_am_flavour_t am_flav = ia32_B;
1308         ia32_immop_type_t immop   = ia32_ImmNone;
1309
1310         if (! mode_is_float(mode)) {
1311                 /* in case of storing a const (but not a symconst) -> make it an attribute */
1312                 if (is_ia32_Cnst(val)) {
1313                         switch (get_ia32_op_type(val)) {
1314                         case ia32_Const:
1315                                 immop = ia32_ImmConst;
1316                                 break;
1317                         case ia32_SymConst:
1318                                 immop = ia32_ImmSymConst;
1319                                 break;
1320                         default:
1321                                 assert(0 && "unsupported Const type");
1322                         }
1323                         sval = noreg;
1324                 }
1325         }
1326
1327         /* address might be a constant (symconst or absolute address) */
1328         if (is_ia32_Const(ptr)) {
1329                 sptr   = noreg;
1330                 is_imm = 0;
1331         }
1332
1333         if (mode_is_float(mode)) {
1334                 FP_USED(env->cg);
1335                 if (USE_SSE2(env->cg))
1336                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, sptr, noreg, sval, mem, mode_T);
1337                 else
1338                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, sptr, noreg, sval, mem, mode_T);
1339         }
1340         else if (get_mode_size_bits(mode) == 8) {
1341                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, sptr, noreg, sval, mem, mode_T);
1342         }
1343         else {
1344                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1345         }
1346
1347         /* stored const is an attribute (saves a register) */
1348         if (! mode_is_float(mode) && is_ia32_Cnst(val)) {
1349                 set_ia32_Immop_attr(new_op, val);
1350         }
1351
1352         /* base is an constant address */
1353         if (is_imm) {
1354                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1355                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1356                 }
1357                 else {
1358                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1359                 }
1360
1361                 am_flav = ia32_O;
1362         }
1363
1364         set_ia32_am_support(new_op, ia32_am_Dest);
1365         set_ia32_op_type(new_op, ia32_AddrModeD);
1366         set_ia32_am_flavour(new_op, am_flav);
1367         set_ia32_ls_mode(new_op, get_irn_mode(val));
1368         set_ia32_immop_type(new_op, immop);
1369
1370         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1371
1372         return new_op;
1373 }
1374
1375
1376
1377 /**
1378  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1379  *
1380  * @param env   The transformation environment
1381  * @return The transformed node.
1382  */
1383 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1384         dbg_info *dbg      = env->dbg;
1385         ir_graph *irg      = env->irg;
1386         ir_node  *block    = env->block;
1387         ir_node  *node     = env->irn;
1388         ir_node  *sel      = get_Cond_selector(node);
1389         ir_mode  *sel_mode = get_irn_mode(sel);
1390         ir_node  *res      = NULL;
1391         ir_node  *pred     = NULL;
1392         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1393         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1394
1395         if (is_Proj(sel) && sel_mode == mode_b) {
1396                 ir_node  *nomem = new_NoMem();
1397
1398                 pred  = get_Proj_pred(sel);
1399
1400                 /* get both compare operators */
1401                 cmp_a = get_Cmp_left(pred);
1402                 cmp_b = get_Cmp_right(pred);
1403
1404                 /* check if we can use a CondJmp with immediate */
1405                 cnst = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(cmp_a, cmp_b) : NULL;
1406                 expr = get_expr_op(cmp_a, cmp_b);
1407
1408                 if (cnst && expr) {
1409                         pn_Cmp pnc = get_Proj_proj(sel);
1410
1411                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1412                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1413                                         /* a Cmp A =/!= 0 */
1414                                         ir_node    *op1  = expr;
1415                                         ir_node    *op2  = expr;
1416                                         ir_node    *and  = skip_Proj(expr);
1417                                         const char *cnst = NULL;
1418
1419                                         /* check, if expr is an only once used And operation */
1420                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1421                                                 op1 = get_irn_n(and, 2);
1422                                                 op2 = get_irn_n(and, 3);
1423
1424                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1425                                         }
1426                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2, mode_T);
1427                                         set_ia32_pncode(res, get_Proj_proj(sel));
1428                                         set_ia32_res_mode(res, get_irn_mode(op1));
1429
1430                                         if (cnst) {
1431                                                 copy_ia32_Immop_attr(res, and);
1432                                         }
1433
1434                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1435                                         return res;
1436                                 }
1437                         }
1438
1439                         if (mode_is_float(get_irn_mode(expr))) {
1440                                 FP_USED(env->cg);
1441                                 if (USE_SSE2(env->cg))
1442                                         res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1443                                 else {
1444                                         assert(0);
1445                                 }
1446                         }
1447                         else {
1448                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1449                         }
1450                         set_ia32_Immop_attr(res, cnst);
1451                         set_ia32_res_mode(res, get_irn_mode(expr));
1452                 }
1453                 else {
1454                         if (mode_is_float(get_irn_mode(cmp_a))) {
1455                                 FP_USED(env->cg);
1456                                 if (USE_SSE2(env->cg))
1457                                         res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1458                                 else {
1459                                         assert(0);
1460                                 }
1461                         }
1462                         else {
1463                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1464                         }
1465                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1466                 }
1467
1468                 set_ia32_pncode(res, get_Proj_proj(sel));
1469                 set_ia32_am_support(res, ia32_am_Source);
1470         }
1471         else {
1472                 /* determine the smallest switch case value */
1473                 int switch_min = INT_MAX;
1474                 const ir_edge_t *edge;
1475                 char buf[64];
1476
1477                 foreach_out_edge(node, edge) {
1478                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1479                         switch_min = pn < switch_min ? pn : switch_min;
1480                 }
1481
1482                 if (switch_min) {
1483                         /* if smallest switch case is not 0 we need an additional sub */
1484                         snprintf(buf, sizeof(buf), "%d", switch_min);
1485                         res = new_rd_ia32_Lea(dbg, irg, block, sel, noreg, mode_Is);
1486                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1487                         sub_ia32_am_offs(res, buf);
1488                         set_ia32_am_flavour(res, ia32_am_OB);
1489                         set_ia32_am_support(res, ia32_am_Source);
1490                         set_ia32_op_type(res, ia32_AddrModeS);
1491                 }
1492
1493                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, switch_min ? res : sel, mode_T);
1494                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1495                 set_ia32_res_mode(res, get_irn_mode(sel));
1496         }
1497
1498         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1499         return res;
1500 }
1501
1502
1503
1504 /**
1505  * Transforms a CopyB node.
1506  *
1507  * @param env   The transformation environment
1508  * @return The transformed node.
1509  */
1510 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1511         ir_node  *res   = NULL;
1512         dbg_info *dbg   = env->dbg;
1513         ir_graph *irg   = env->irg;
1514         ir_mode  *mode  = env->mode;
1515         ir_node  *block = env->block;
1516         ir_node  *node  = env->irn;
1517         ir_node  *src   = get_CopyB_src(node);
1518         ir_node  *dst   = get_CopyB_dst(node);
1519         ir_node  *mem   = get_CopyB_mem(node);
1520         int       size  = get_type_size_bytes(get_CopyB_type(node));
1521         int       rem;
1522
1523         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1524         /* then we need the size explicitly in ECX.                    */
1525         if (size >= 16 * 4) {
1526                 rem = size & 0x3; /* size % 4 */
1527                 size >>= 2;
1528
1529                 res = new_rd_ia32_Const(dbg, irg, block, mode_Is);
1530                 set_ia32_op_type(res, ia32_Const);
1531                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1532
1533                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1534                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1535         }
1536         else {
1537                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1538                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1539                 set_ia32_immop_type(res, ia32_ImmConst);
1540         }
1541
1542         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1543
1544         return res;
1545 }
1546
1547
1548
1549 /**
1550  * Transforms a Mux node into CMov.
1551  *
1552  * @param env   The transformation environment
1553  * @return The transformed node.
1554  */
1555 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1556         ir_node *node   = env->irn;
1557         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1558                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1559
1560         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1561
1562         return new_op;
1563 }
1564
1565
1566 /**
1567  * Following conversion rules apply:
1568  *
1569  *  INT -> INT
1570  * ============
1571  *  1) n bit -> m bit   n > m (downscale)
1572  *     a) target is signed:    movsx
1573  *     b) target is unsigned:  and with lower bits sets
1574  *  2) n bit -> m bit   n == m   (sign change)
1575  *     always ignored
1576  *  3) n bit -> m bit   n < m (upscale)
1577  *     a) source is signed:    movsx
1578  *     b) source is unsigned:  and with lower bits sets
1579  *
1580  *  INT -> FLOAT
1581  * ==============
1582  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1583  *
1584  *  FLOAT -> INT
1585  * ==============
1586  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1587  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1588  *
1589  *  FLOAT -> FLOAT
1590  * ================
1591  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1592  *  x87 is mode_E internally, conversions happen only at load and store
1593  *  in non-strict semantic
1594  */
1595
1596 /**
1597  * Create a conversion from x87 state register to general purpose.
1598  */
1599 static ir_node *gen_x87_fp_to_gp(ia32_transform_env_t *env, ir_mode *tgt_mode) {
1600         ia32_code_gen_t *cg = env->cg;
1601         entity   *ent = cg->fp_to_gp;
1602         ir_graph *irg = env->irg;
1603         ir_node  *block = env->block;
1604         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1605         ir_node  *op = get_Conv_op(env->irn);
1606         ir_node  *fist, *mem, *load;
1607
1608         if (! ent) {
1609                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_vfp].mode);
1610                 ent = cg->fp_to_gp =
1611                         frame_alloc_area(get_irg_frame_type(env->irg), size, 16, 0);
1612         }
1613
1614         /* do a fist */
1615         fist = new_rd_ia32_vfist(env->dbg, irg, block, get_irg_frame(irg), noreg, op, get_irg_no_mem(irg), mode_T);
1616
1617         set_ia32_frame_ent(fist, ent);
1618         set_ia32_use_frame(fist);
1619         set_ia32_am_support(fist, ia32_am_Dest);
1620         set_ia32_op_type(fist, ia32_AddrModeD);
1621         set_ia32_am_flavour(fist, ia32_B);
1622         set_ia32_ls_mode(fist, mode_E);
1623
1624         mem  = new_r_Proj(irg, block, fist, mode_M, 0);
1625
1626         /* do a Load */
1627         load = new_rd_ia32_Load(env->dbg, irg, block, get_irg_frame(irg), noreg, mem, mode_T);
1628
1629         set_ia32_frame_ent(load, ent);
1630         set_ia32_use_frame(load);
1631         set_ia32_am_support(load, ia32_am_Source);
1632         set_ia32_op_type(load, ia32_AddrModeS);
1633         set_ia32_am_flavour(load, ia32_B);
1634         set_ia32_ls_mode(load, tgt_mode);
1635
1636         return new_r_Proj(irg, block, load, tgt_mode, 0);
1637 }
1638
1639 /**
1640  * Create a conversion from x87 state register to general purpose.
1641  */
1642 static ir_node *gen_x87_gp_to_fp(ia32_transform_env_t *env, ir_mode *src_mode) {
1643         ia32_code_gen_t *cg = env->cg;
1644         entity   *ent = cg->gp_to_fp;
1645         ir_graph *irg = env->irg;
1646         ir_node  *block = env->block;
1647         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1648         ir_node  *nomem = get_irg_no_mem(irg);
1649         ir_node  *op = get_Conv_op(env->irn);
1650         ir_node  *fild, *store, *mem;
1651         int src_bits;
1652
1653         if (! ent) {
1654                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode);
1655                 ent = cg->gp_to_fp =
1656                         frame_alloc_area(get_irg_frame_type(env->irg), size, size, 0);
1657         }
1658
1659         /* first convert to 32 bit */
1660         src_bits = get_mode_size_bits(src_mode);
1661         if (src_bits == 8) {
1662                 op = new_rd_ia32_Conv_I2I8Bit(env->dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1663                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1664         }
1665         else if (src_bits < 32) {
1666                 op = new_rd_ia32_Conv_I2I(env->dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1667                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1668         }
1669
1670         /* do a store */
1671         store = new_rd_ia32_Store(env->dbg, irg, block, get_irg_frame(irg), noreg, op, nomem, mode_T);
1672
1673         set_ia32_frame_ent(store, ent);
1674         set_ia32_use_frame(store);
1675
1676         set_ia32_am_support(store, ia32_am_Dest);
1677         set_ia32_op_type(store, ia32_AddrModeD);
1678         set_ia32_am_flavour(store, ia32_B);
1679         set_ia32_ls_mode(store, mode_Is);
1680
1681         mem = new_r_Proj(irg, block, store, mode_M, 0);
1682
1683         /* do a fild */
1684         fild = new_rd_ia32_vfild(env->dbg, irg, block, get_irg_frame(irg), noreg, mem, mode_T);
1685
1686         set_ia32_frame_ent(fild, ent);
1687         set_ia32_use_frame(fild);
1688         set_ia32_am_support(fild, ia32_am_Source);
1689         set_ia32_op_type(fild, ia32_AddrModeS);
1690         set_ia32_am_flavour(fild, ia32_B);
1691         set_ia32_ls_mode(fild, mode_E);
1692
1693         return new_r_Proj(irg, block, fild, mode_E, 0);
1694 }
1695
1696 /**
1697  * Transforms a Conv node.
1698  *
1699  * @param env   The transformation environment
1700  * @return The created ia32 Conv node
1701  */
1702 static ir_node *gen_Conv(ia32_transform_env_t *env) {
1703         dbg_info          *dbg      = env->dbg;
1704         ir_graph          *irg      = env->irg;
1705         ir_node           *op       = get_Conv_op(env->irn);
1706         ir_mode           *src_mode = get_irn_mode(op);
1707         ir_mode           *tgt_mode = env->mode;
1708         int                src_bits = get_mode_size_bits(src_mode);
1709         int                tgt_bits = get_mode_size_bits(tgt_mode);
1710         ir_node           *block    = env->block;
1711         ir_node           *new_op   = NULL;
1712         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1713         ir_node           *nomem    = new_rd_NoMem(irg);
1714         ir_node           *proj;
1715         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
1716
1717         if (src_mode == tgt_mode) {
1718                 /* this can happen when changing mode_P to mode_Is */
1719                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1720                 edges_reroute(env->irn, op, irg);
1721         }
1722         else if (mode_is_float(src_mode)) {
1723                 /* we convert from float ... */
1724                 if (mode_is_float(tgt_mode)) {
1725                         /* ... to float */
1726                         if (USE_SSE2(env->cg)) {
1727                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1728                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1729                         }
1730                         else {
1731                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
1732                                 edges_reroute(env->irn, op, irg);
1733                         }
1734                 }
1735                 else {
1736                         /* ... to int */
1737                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1738                         if (USE_SSE2(env->cg))
1739                                 new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1740                         else
1741                                 return gen_x87_fp_to_gp(env, tgt_mode);
1742
1743                         /* if target mode is not int: add an additional downscale convert */
1744                         if (tgt_bits < 32) {
1745                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1746                                 set_ia32_am_support(new_op, ia32_am_Source);
1747                                 set_ia32_tgt_mode(new_op, tgt_mode);
1748                                 set_ia32_src_mode(new_op, src_mode);
1749
1750                                 proj = new_rd_Proj(dbg, irg, block, new_op, mode_Is, 0);
1751
1752                                 if (tgt_bits == 8 || src_bits == 8) {
1753                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1754                                 }
1755                                 else {
1756                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1757                                 }
1758                         }
1759                 }
1760         }
1761         else {
1762                 /* we convert from int ... */
1763                 if (mode_is_float(tgt_mode)) {
1764                         FP_USED(env->cg);
1765                         /* ... to float */
1766                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1767                         if (USE_SSE2(env->cg))
1768                                 new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1769                         else
1770                                 return gen_x87_gp_to_fp(env, src_mode);
1771                 }
1772                 else {
1773                         /* ... to int */
1774                         if (get_mode_size_bits(src_mode) == tgt_bits) {
1775                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
1776                                 edges_reroute(env->irn, op, irg);
1777                         }
1778                         else {
1779                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
1780                                 if (tgt_bits == 8 || src_bits == 8) {
1781                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1782                                 }
1783                                 else {
1784                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1785                                 }
1786                         }
1787                 }
1788         }
1789
1790         if (new_op) {
1791                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1792                 set_ia32_tgt_mode(new_op, tgt_mode);
1793                 set_ia32_src_mode(new_op, src_mode);
1794
1795                 set_ia32_am_support(new_op, ia32_am_Source);
1796
1797                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1798         }
1799
1800         return new_op;
1801 }
1802
1803
1804
1805 /********************************************
1806  *  _                          _
1807  * | |                        | |
1808  * | |__   ___ _ __   ___   __| | ___  ___
1809  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1810  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1811  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1812  *
1813  ********************************************/
1814
1815 static ir_node *gen_be_StackParam(ia32_transform_env_t *env) {
1816         ir_node *new_op = NULL;
1817         ir_node *node   = env->irn;
1818         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1819         ir_node *mem    = new_rd_NoMem(env->irg);
1820         ir_node *ptr    = get_irn_n(node, 0);
1821         entity  *ent    = be_get_frame_entity(node);
1822         ir_mode *mode   = env->mode;
1823
1824 //      /* If the StackParam has only one user ->     */
1825 //      /* put it in the Block where the user resides */
1826 //      if (get_irn_n_edges(node) == 1) {
1827 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
1828 //      }
1829
1830         if (mode_is_float(mode)) {
1831                 FP_USED(env->cg);
1832                 if (USE_SSE2(env->cg))
1833                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1834                 else
1835                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1836         }
1837         else {
1838                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1839         }
1840
1841         set_ia32_frame_ent(new_op, ent);
1842         set_ia32_use_frame(new_op);
1843
1844         set_ia32_am_support(new_op, ia32_am_Source);
1845         set_ia32_op_type(new_op, ia32_AddrModeS);
1846         set_ia32_am_flavour(new_op, ia32_B);
1847         set_ia32_ls_mode(new_op, mode);
1848
1849         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1850
1851         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, 0);
1852 }
1853
1854 /**
1855  * Transforms a FrameAddr into an ia32 Add.
1856  */
1857 static ir_node *gen_be_FrameAddr(ia32_transform_env_t *env) {
1858         ir_node *new_op = NULL;
1859         ir_node *node   = env->irn;
1860         ir_node *op     = get_irn_n(node, 0);
1861         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1862         ir_node *nomem  = new_rd_NoMem(env->irg);
1863
1864         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem, mode_T);
1865         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1866         set_ia32_am_support(new_op, ia32_am_Full);
1867         set_ia32_use_frame(new_op);
1868         set_ia32_immop_type(new_op, ia32_ImmConst);
1869         set_ia32_commutative(new_op);
1870
1871         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1872
1873         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1874 }
1875
1876 /**
1877  * Transforms a FrameLoad into an ia32 Load.
1878  */
1879 static ir_node *gen_be_FrameLoad(ia32_transform_env_t *env) {
1880         ir_node *new_op = NULL;
1881         ir_node *node   = env->irn;
1882         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1883         ir_node *mem    = get_irn_n(node, 0);
1884         ir_node *ptr    = get_irn_n(node, 1);
1885         entity  *ent    = be_get_frame_entity(node);
1886         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1887
1888         if (mode_is_float(mode)) {
1889                 FP_USED(env->cg);
1890                 if (USE_SSE2(env->cg))
1891                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1892                 else
1893                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1894         }
1895         else
1896                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1897
1898         set_ia32_frame_ent(new_op, ent);
1899         set_ia32_use_frame(new_op);
1900
1901         set_ia32_am_support(new_op, ia32_am_Source);
1902         set_ia32_op_type(new_op, ia32_AddrModeS);
1903         set_ia32_am_flavour(new_op, ia32_B);
1904         set_ia32_ls_mode(new_op, mode);
1905
1906         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1907
1908         return new_op;
1909 }
1910
1911
1912 /**
1913  * Transforms a FrameStore into an ia32 Store.
1914  */
1915 static ir_node *gen_be_FrameStore(ia32_transform_env_t *env) {
1916         ir_node *new_op = NULL;
1917         ir_node *node   = env->irn;
1918         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1919         ir_node *mem    = get_irn_n(node, 0);
1920         ir_node *ptr    = get_irn_n(node, 1);
1921         ir_node *val    = get_irn_n(node, 2);
1922         entity  *ent    = be_get_frame_entity(node);
1923         ir_mode *mode   = get_irn_mode(val);
1924
1925         if (mode_is_float(mode)) {
1926                 FP_USED(env->cg);
1927                 if (USE_SSE2(env->cg))
1928                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1929                 else
1930                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1931         }
1932         else if (get_mode_size_bits(mode) == 8) {
1933                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1934         }
1935         else {
1936                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1937         }
1938
1939         set_ia32_frame_ent(new_op, ent);
1940         set_ia32_use_frame(new_op);
1941
1942         set_ia32_am_support(new_op, ia32_am_Dest);
1943         set_ia32_op_type(new_op, ia32_AddrModeD);
1944         set_ia32_am_flavour(new_op, ia32_B);
1945         set_ia32_ls_mode(new_op, mode);
1946
1947         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1948
1949         return new_op;
1950 }
1951
1952 /**
1953  * This function just sets the register for the Unknown node
1954  * as this is not done during register allocation because Unknown
1955  * is an "ignore" node.
1956  */
1957 static ir_node *gen_Unknown(ia32_transform_env_t *env) {
1958         ir_mode *mode = env->mode;
1959         ir_node *irn  = env->irn;
1960
1961         if (mode_is_float(mode)) {
1962                 if (USE_SSE2(env->cg))
1963                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_xmm_regs[REG_XMM_UKNWN]);
1964                 else
1965                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_vfp_regs[REG_VFP_UKNWN]);
1966         }
1967         else if (mode_is_int(mode) || mode_is_reference(mode)) {
1968                 arch_set_irn_register(env->cg->arch_env, irn, &ia32_gp_regs[REG_GP_UKNWN]);
1969         }
1970         else {
1971                 assert(0 && "unsupported Unknown-Mode");
1972         }
1973
1974         return NULL;
1975 }
1976
1977
1978 /*********************************************************
1979  *                  _             _      _
1980  *                 (_)           | |    (_)
1981  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1982  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1983  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1984  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1985  *
1986  *********************************************************/
1987
1988 /**
1989  * Transforms a Sub or fSub into Neg--Add iff OUT_REG == SRC2_REG.
1990  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1991  */
1992 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
1993         ia32_transform_env_t tenv;
1994         ir_node *in1, *in2, *noreg, *nomem, *res;
1995         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
1996
1997         /* Return if AM node or not a Sub or fSub */
1998         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_fSub(irn)))
1999                 return;
2000
2001         noreg   = ia32_new_NoReg_gp(cg);
2002         nomem   = new_rd_NoMem(cg->irg);
2003         in1     = get_irn_n(irn, 2);
2004         in2     = get_irn_n(irn, 3);
2005         in1_reg = arch_get_irn_register(cg->arch_env, in1);
2006         in2_reg = arch_get_irn_register(cg->arch_env, in2);
2007         out_reg = get_ia32_out_reg(irn, 0);
2008
2009         tenv.block    = get_nodes_block(irn);
2010         tenv.dbg      = get_irn_dbg_info(irn);
2011         tenv.irg      = cg->irg;
2012         tenv.irn      = irn;
2013         tenv.mode     = get_ia32_res_mode(irn);
2014         tenv.cg       = cg;
2015         DEBUG_ONLY(tenv.mod      = cg->mod;)
2016
2017         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
2018         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
2019                 /* generate the neg src2 */
2020                 res = gen_Minus_ex(&tenv, in2);
2021                 arch_set_irn_register(cg->arch_env, res, in2_reg);
2022
2023                 /* add to schedule */
2024                 sched_add_before(irn, res);
2025
2026                 /* generate the add */
2027                 if (mode_is_float(tenv.mode)) {
2028                         res = new_rd_ia32_fAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
2029                         set_ia32_am_support(res, ia32_am_Source);
2030                 }
2031                 else {
2032                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
2033                         set_ia32_am_support(res, ia32_am_Full);
2034                         set_ia32_commutative(res);
2035                 }
2036
2037                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(tenv.cg, irn));
2038                 /* copy register */
2039                 slots    = get_ia32_slots(res);
2040                 slots[0] = in2_reg;
2041
2042                 /* add to schedule */
2043                 sched_add_before(irn, res);
2044
2045                 /* remove the old sub */
2046                 sched_remove(irn);
2047
2048                 /* exchange the add and the sub */
2049                 exchange(irn, res);
2050         }
2051 }
2052
2053 /**
2054  * Transforms a LEA into an Add if possible
2055  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
2056  */
2057 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
2058         ia32_am_flavour_t am_flav;
2059         int               imm = 0;
2060         ir_node          *res = NULL;
2061         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
2062         char             *offs;
2063         ia32_transform_env_t tenv;
2064         const arch_register_t *out_reg, *base_reg, *index_reg;
2065
2066         /* must be a LEA */
2067         if (! is_ia32_Lea(irn))
2068                 return;
2069
2070         am_flav = get_ia32_am_flavour(irn);
2071
2072         /* only some LEAs can be transformed to an Add */
2073         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
2074                 return;
2075
2076         noreg = ia32_new_NoReg_gp(cg);
2077         nomem = new_rd_NoMem(cg->irg);
2078         op1   = noreg;
2079         op2   = noreg;
2080         base  = get_irn_n(irn, 0);
2081         index = get_irn_n(irn,1);
2082
2083         offs  = get_ia32_am_offs(irn);
2084
2085         /* offset has a explicit sign -> we need to skip + */
2086         if (offs && offs[0] == '+')
2087                 offs++;
2088
2089         out_reg   = arch_get_irn_register(cg->arch_env, irn);
2090         base_reg  = arch_get_irn_register(cg->arch_env, base);
2091         index_reg = arch_get_irn_register(cg->arch_env, index);
2092
2093         tenv.block = get_nodes_block(irn);
2094         tenv.dbg   = get_irn_dbg_info(irn);
2095         tenv.irg   = cg->irg;
2096         tenv.irn   = irn;
2097         DEBUG_ONLY(tenv.mod   = cg->mod;)
2098         tenv.mode  = get_irn_mode(irn);
2099         tenv.cg    = cg;
2100
2101         switch(get_ia32_am_flavour(irn)) {
2102                 case ia32_am_B:
2103                         /* out register must be same as base register */
2104                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2105                                 return;
2106
2107                         op1 = base;
2108                         break;
2109                 case ia32_am_OB:
2110                         /* out register must be same as base register */
2111                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2112                                 return;
2113
2114                         op1 = base;
2115                         imm = 1;
2116                         break;
2117                 case ia32_am_OI:
2118                         /* out register must be same as index register */
2119                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
2120                                 return;
2121
2122                         op1 = index;
2123                         imm = 1;
2124                         break;
2125                 case ia32_am_BI:
2126                         /* out register must be same as one in register */
2127                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
2128                                 op1 = base;
2129                                 op2 = index;
2130                         }
2131                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
2132                                 op1 = index;
2133                                 op2 = base;
2134                         }
2135                         else {
2136                                 /* in registers a different from out -> no Add possible */
2137                                 return;
2138                         }
2139                 default:
2140                         break;
2141         }
2142
2143         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem, mode_T);
2144         arch_set_irn_register(cg->arch_env, res, out_reg);
2145         set_ia32_op_type(res, ia32_Normal);
2146         set_ia32_commutative(res);
2147
2148         if (imm) {
2149                 set_ia32_cnst(res, offs);
2150                 set_ia32_immop_type(res, ia32_ImmConst);
2151         }
2152
2153         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
2154
2155         /* add Add to schedule */
2156         sched_add_before(irn, res);
2157
2158         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, 0);
2159
2160         /* add result Proj to schedule */
2161         sched_add_before(irn, res);
2162
2163         /* remove the old LEA */
2164         sched_remove(irn);
2165
2166         /* exchange the Add and the LEA */
2167         exchange(irn, res);
2168 }
2169
2170 /**
2171  * the BAD transformer.
2172  */
2173 static ir_node *bad_transform(ia32_transform_env_t *env) {
2174         ir_fprintf(stderr, "Not implemented: %+F\n", env->irn);
2175         assert(0);
2176         return NULL;
2177 }
2178
2179 /**
2180  * Enters all transform functions into the generic pointer
2181  */
2182 void ia32_register_transformers(void) {
2183         ir_op *op_Max, *op_Min, *op_Mulh;
2184
2185         /* first clear the generic function pointer for all ops */
2186         clear_irp_opcodes_generic_func();
2187
2188 #define GEN(a)   op_##a->ops.generic = (op_func)gen_##a
2189 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
2190 #define IGN(a)
2191
2192         GEN(Add);
2193         GEN(Sub);
2194         GEN(Mul);
2195         GEN(And);
2196         GEN(Or);
2197         GEN(Eor);
2198
2199         GEN(Shl);
2200         GEN(Shr);
2201         GEN(Shrs);
2202         GEN(Rot);
2203
2204         GEN(Quot);
2205
2206         GEN(Div);
2207         GEN(Mod);
2208         GEN(DivMod);
2209
2210         GEN(Minus);
2211         GEN(Conv);
2212         GEN(Abs);
2213         GEN(Not);
2214
2215         GEN(Load);
2216         GEN(Store);
2217         GEN(Cond);
2218
2219         GEN(CopyB);
2220         GEN(Mux);
2221
2222         IGN(Call);
2223         IGN(Alloc);
2224
2225         IGN(Proj);
2226         IGN(Block);
2227         IGN(Start);
2228         IGN(End);
2229         IGN(NoMem);
2230         IGN(Phi);
2231         IGN(IJmp);
2232         IGN(Break);
2233         IGN(Cmp);
2234
2235         /* constant transformation happens earlier */
2236         IGN(Const);
2237         IGN(SymConst);
2238         IGN(Sync);
2239
2240         BAD(Raise);
2241         BAD(Sel);
2242         BAD(InstOf);
2243         BAD(Cast);
2244         BAD(Free);
2245         BAD(Tuple);
2246         BAD(Id);
2247         BAD(Bad);
2248         BAD(Confirm);
2249         BAD(Filter);
2250         BAD(CallBegin);
2251         BAD(EndReg);
2252         BAD(EndExcept);
2253
2254         GEN(be_FrameAddr);
2255         GEN(be_FrameLoad);
2256         GEN(be_FrameStore);
2257         GEN(be_StackParam);
2258
2259         /* set the register for all Unknown nodes */
2260         GEN(Unknown);
2261
2262         op_Max = get_op_Max();
2263         if (op_Max)
2264                 GEN(Max);
2265         op_Min = get_op_Min();
2266         if (op_Min)
2267                 GEN(Min);
2268         op_Mulh = get_op_Mulh();
2269         if (op_Mulh)
2270                 GEN(Mulh);
2271
2272 #undef GEN
2273 #undef BAD
2274 #undef IGN
2275 }
2276
2277 typedef ir_node *(transform_func)(ia32_transform_env_t *env);
2278
2279 /**
2280  * Transforms the given firm node (and maybe some other related nodes)
2281  * into one or more assembler nodes.
2282  *
2283  * @param node    the firm node
2284  * @param env     the debug module
2285  */
2286 void ia32_transform_node(ir_node *node, void *env) {
2287         ia32_code_gen_t *cg = (ia32_code_gen_t *)env;
2288         ir_op *op           = get_irn_op(node);
2289         ir_node *asm_node   = NULL;
2290
2291         if (is_Block(node))
2292                 return;
2293
2294         DBG((cg->mod, LEVEL_1, "check %+F ... ", node));
2295         if (op->ops.generic) {
2296                 ia32_transform_env_t  tenv;
2297                 transform_func *transform = (transform_func *)op->ops.generic;
2298
2299                 tenv.block    = get_nodes_block(node);
2300                 tenv.dbg      = get_irn_dbg_info(node);
2301                 tenv.irg      = current_ir_graph;
2302                 tenv.irn      = node;
2303                 tenv.mode     = get_irn_mode(node);
2304                 tenv.cg       = cg;
2305                 DEBUG_ONLY(tenv.mod = cg->mod;)
2306
2307                 asm_node = (*transform)(&tenv);
2308         }
2309
2310         /* exchange nodes if a new one was generated */
2311         if (asm_node) {
2312                 exchange(node, asm_node);
2313                 DB((cg->mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
2314         }
2315         else {
2316                 DB((cg->mod, LEVEL_1, "ignored\n"));
2317         }
2318 }