nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2011 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  */
  26 #include "config.h"
  27
  28 #include <limits.h>
  29 #include <stdbool.h>
  30
  31 #include "irargs_t.h"
  32 #include "irnode_t.h"
  33 #include "irgraph_t.h"
  34 #include "irmode_t.h"
  35 #include "iropt_t.h"
  36 #include "irop_t.h"
  37 #include "irprog_t.h"
  38 #include "iredges_t.h"
  39 #include "irgmod.h"
  40 #include "ircons.h"
  41 #include "irgwalk.h"
  42 #include "irprintf.h"
  43 #include "debug.h"
  44 #include "irdom.h"
  45 #include "iropt.h"
  46 #include "error.h"
  47 #include "array_t.h"
  48 #include "heights.h"
  49
  50 #include "benode.h"
  51 #include "besched.h"
  52 #include "beabi.h"
  53 #include "beutil.h"
  54 #include "betranshlp.h"
  55 #include "be_t.h"
  56
  57 #include "bearch_ia32_t.h"
  58 #include "ia32_common_transform.h"
  59 #include "ia32_nodes_attr.h"
  60 #include "ia32_transform.h"
  61 #include "ia32_new_nodes.h"
  62 #include "ia32_dbg_stat.h"
  63 #include "ia32_optimize.h"
  64 #include "ia32_address_mode.h"
  65 #include "ia32_architecture.h"
  66
  67 #include "gen_ia32_regalloc_if.h"
  68
  69 /* define this to construct SSE constants instead of load them */
  70 #undef CONSTRUCT_SSE_CONST
  71
  72 #define mode_fp     (ia32_reg_classes[CLASS_ia32_fp].mode)
  73 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  74
  75 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  76
  77 static ir_node         *old_initial_fpcw = NULL;
  78 static ir_node         *initial_fpcw = NULL;
  79 int                     ia32_no_pic_adjust;
  80
  81 typedef ir_node *construct_binop_func(dbg_info *db, ir_node *block,
  82         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1,
  83         ir_node *op2);
  84
  85 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_node *block,
  86         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1, ir_node *op2,
  87         ir_node *flags);
  88
  89 typedef ir_node *construct_shift_func(dbg_info *db, ir_node *block,
  90         ir_node *op1, ir_node *op2);
  91
  92 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_node *block,
  93         ir_node *base, ir_node *index, ir_node *mem, ir_node *op);
  94
  95 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_node *block,
  96         ir_node *base, ir_node *index, ir_node *mem);
  97
  98 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_node *block,
  99         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1, ir_node *op2,
 100         ir_node *fpcw);
 101
 102 typedef ir_node *construct_unop_func(dbg_info *db, ir_node *block, ir_node *op);
 103
 104 static ir_node *create_immediate_or_transform(ir_node *node);
 105
 106 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 107                                 dbg_info *dbgi, ir_node *block,
 108                                 ir_node *op, ir_node *orig_node);
 109
 110 /* its enough to have those once */
 111 static ir_node *nomem, *noreg_GP;
 112
 113 /** a list to postprocess all calls */
 114 static ir_node **call_list;
 115 static ir_type **call_types;
 116
 117 /** Return non-zero is a node represents the 0 constant. */
 118 static bool is_Const_0(ir_node *node)
 119 {
 120         return is_Const(node) && is_Const_null(node);
 121 }
 122
 123 /** Return non-zero is a node represents the 1 constant. */
 124 static bool is_Const_1(ir_node *node)
 125 {
 126         return is_Const(node) && is_Const_one(node);
 127 }
 128
 129 /** Return non-zero is a node represents the -1 constant. */
 130 static bool is_Const_Minus_1(ir_node *node)
 131 {
 132         return is_Const(node) && is_Const_all_one(node);
 133 }
 134
 135 /**
 136  * returns true if constant can be created with a simple float command
 137  */
 138 static bool is_simple_x87_Const(ir_node *node)
 139 {
 140         ir_tarval *tv = get_Const_tarval(node);
 141         if (tarval_is_null(tv) || tarval_is_one(tv))
 142                 return true;
 143
 144         /* TODO: match all the other float constants */
 145         return false;
 146 }
 147
 148 /**
 149  * returns true if constant can be created with a simple float command
 150  */
 151 static bool is_simple_sse_Const(ir_node *node)
 152 {
 153         ir_tarval *tv   = get_Const_tarval(node);
 154         ir_mode   *mode = get_tarval_mode(tv);
 155
 156         if (mode == mode_F)
 157                 return true;
 158
 159         if (tarval_is_null(tv)
 160 #ifdef CONSTRUCT_SSE_CONST
 161             || tarval_is_one(tv)
 162 #endif
 163            )
 164                 return true;
 165 #ifdef CONSTRUCT_SSE_CONST
 166         if (mode == mode_D) {
 167                 unsigned val = get_tarval_sub_bits(tv, 0) |
 168                         (get_tarval_sub_bits(tv, 1) << 8) |
 169                         (get_tarval_sub_bits(tv, 2) << 16) |
 170                         (get_tarval_sub_bits(tv, 3) << 24);
 171                 if (val == 0)
 172                         /* lower 32bit are zero, really a 32bit constant */
 173                         return true;
 174         }
 175 #endif /* CONSTRUCT_SSE_CONST */
 176         /* TODO: match all the other float constants */
 177         return false;
 178 }
 179
 180 /**
 181  * return NoREG or pic_base in case of PIC.
 182  * This is necessary as base address for newly created symbols
 183  */
 184 static ir_node *get_symconst_base(void)
 185 {
 186         ir_graph *irg = current_ir_graph;
 187
 188         if (be_options.pic) {
 189                 const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 190                 return arch_env->impl->get_pic_base(irg);
 191         }
 192
 193         return noreg_GP;
 194 }
 195
 196 /**
 197  * Transforms a Const.
 198  */
 199 static ir_node *gen_Const(ir_node *node)
 200 {
 201         ir_node   *old_block = get_nodes_block(node);
 202         ir_node   *block     = be_transform_node(old_block);
 203         dbg_info  *dbgi      = get_irn_dbg_info(node);
 204         ir_mode   *mode      = get_irn_mode(node);
 205         ir_tarval *tv        = get_Const_tarval(node);
 206
 207         assert(is_Const(node));
 208
 209         if (mode_is_float(mode)) {
 210                 ir_graph         *irg      = get_irn_irg(node);
 211                 const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 212                 ia32_isa_t       *isa      = (ia32_isa_t*) arch_env;
 213                 ir_node          *res      = NULL;
 214                 ir_node          *load;
 215                 ir_entity        *floatent;
 216
 217                 if (ia32_cg_config.use_sse2) {
 218                         if (tarval_is_null(tv)) {
 219                                 load = new_bd_ia32_xZero(dbgi, block);
 220                                 set_ia32_ls_mode(load, mode);
 221                                 res  = load;
 222 #ifdef CONSTRUCT_SSE_CONST
 223                         } else if (tarval_is_one(tv)) {
 224                                 int     cnst  = mode == mode_F ? 26 : 55;
 225                                 ir_node *imm1 = ia32_create_Immediate(irg, NULL, 0, cnst);
 226                                 ir_node *imm2 = ia32_create_Immediate(irg, NULL, 0, 2);
 227                                 ir_node *pslld, *psrld;
 228
 229                                 load = new_bd_ia32_xAllOnes(dbgi, block);
 230                                 set_ia32_ls_mode(load, mode);
 231                                 pslld = new_bd_ia32_xPslld(dbgi, block, load, imm1);
 232                                 set_ia32_ls_mode(pslld, mode);
 233                                 psrld = new_bd_ia32_xPsrld(dbgi, block, pslld, imm2);
 234                                 set_ia32_ls_mode(psrld, mode);
 235                                 res = psrld;
 236 #endif /* CONSTRUCT_SSE_CONST */
 237                         } else if (mode == mode_F) {
 238                                 /* we can place any 32bit constant by using a movd gp, sse */
 239                                 unsigned val = get_tarval_sub_bits(tv, 0) |
 240                                                (get_tarval_sub_bits(tv, 1) << 8) |
 241                                                (get_tarval_sub_bits(tv, 2) << 16) |
 242                                                (get_tarval_sub_bits(tv, 3) << 24);
 243                                 ir_node *cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 244                                 load = new_bd_ia32_xMovd(dbgi, block, cnst);
 245                                 set_ia32_ls_mode(load, mode);
 246                                 res = load;
 247                         } else {
 248                                 ir_node *base;
 249 #ifdef CONSTRUCT_SSE_CONST
 250                                 if (mode == mode_D) {
 251                                         unsigned val = get_tarval_sub_bits(tv, 0) |
 252                                                 (get_tarval_sub_bits(tv, 1) << 8) |
 253                                                 (get_tarval_sub_bits(tv, 2) << 16) |
 254                                                 (get_tarval_sub_bits(tv, 3) << 24);
 255                                         if (val == 0) {
 256                                                 ir_node *imm32 = ia32_create_Immediate(irg, NULL, 0, 32);
 257                                                 ir_node *cnst, *psllq;
 258
 259                                                 /* fine, lower 32bit are zero, produce 32bit value */
 260                                                 val = get_tarval_sub_bits(tv, 4) |
 261                                                         (get_tarval_sub_bits(tv, 5) << 8) |
 262                                                         (get_tarval_sub_bits(tv, 6) << 16) |
 263                                                         (get_tarval_sub_bits(tv, 7) << 24);
 264                                                 cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 265                                                 load = new_bd_ia32_xMovd(dbgi, block, cnst);
 266                                                 set_ia32_ls_mode(load, mode);
 267                                                 psllq = new_bd_ia32_xPsllq(dbgi, block, load, imm32);
 268                                                 set_ia32_ls_mode(psllq, mode);
 269                                                 res = psllq;
 270                                                 goto end;
 271                                         }
 272                                 }
 273 #endif /* CONSTRUCT_SSE_CONST */
 274                                 floatent = ia32_create_float_const_entity(isa, tv, NULL);
 275
 276                                 base     = get_symconst_base();
 277                                 load     = new_bd_ia32_xLoad(dbgi, block, base, noreg_GP, nomem,
 278                                                              mode);
 279                                 set_ia32_op_type(load, ia32_AddrModeS);
 280                                 set_ia32_am_sc(load, floatent);
 281                                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
 282                                 res = new_r_Proj(load, mode_xmm, pn_ia32_xLoad_res);
 283                         }
 284                 } else {
 285                         if (tarval_is_null(tv)) {
 286                                 load = new_bd_ia32_fldz(dbgi, block);
 287                                 res  = load;
 288                                 set_ia32_ls_mode(load, mode);
 289                         } else if (tarval_is_one(tv)) {
 290                                 load = new_bd_ia32_fld1(dbgi, block);
 291                                 res  = load;
 292                                 set_ia32_ls_mode(load, mode);
 293                         } else {
 294                                 ir_mode *ls_mode;
 295                                 ir_node *base;
 296
 297                                 floatent = ia32_create_float_const_entity(isa, tv, NULL);
 298                                 /* create_float_const_ent is smart and sometimes creates
 299                                    smaller entities */
 300                                 ls_mode  = get_type_mode(get_entity_type(floatent));
 301                                 base     = get_symconst_base();
 302                                 load     = new_bd_ia32_fld(dbgi, block, base, noreg_GP, nomem,
 303                                                            ls_mode);
 304                                 set_ia32_op_type(load, ia32_AddrModeS);
 305                                 set_ia32_am_sc(load, floatent);
 306                                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
 307                                 res = new_r_Proj(load, mode_fp, pn_ia32_fld_res);
 308                         }
 309                 }
 310 #ifdef CONSTRUCT_SSE_CONST
 311 end:
 312 #endif /* CONSTRUCT_SSE_CONST */
 313                 SET_IA32_ORIG_NODE(load, node);
 314                 return res;
 315         } else { /* non-float mode */
 316                 ir_node *cnst;
 317                 long     val;
 318
 319                 tv = tarval_convert_to(tv, mode_Iu);
 320
 321                 if (tv == get_tarval_bad() || tv == get_tarval_undefined() ||
 322                     tv == NULL) {
 323                         panic("couldn't convert constant tarval (%+F)", node);
 324                 }
 325                 val = get_tarval_long(tv);
 326
 327                 cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 328                 SET_IA32_ORIG_NODE(cnst, node);
 329
 330                 return cnst;
 331         }
 332 }
 333
 334 /**
 335  * Transforms a SymConst.
 336  */
 337 static ir_node *gen_SymConst(ir_node *node)
 338 {
 339         ir_node  *old_block = get_nodes_block(node);
 340         ir_node  *block = be_transform_node(old_block);
 341         dbg_info *dbgi  = get_irn_dbg_info(node);
 342         ir_mode  *mode  = get_irn_mode(node);
 343         ir_node  *cnst;
 344
 345         if (mode_is_float(mode)) {
 346                 if (ia32_cg_config.use_sse2)
 347                         cnst = new_bd_ia32_xLoad(dbgi, block, noreg_GP, noreg_GP, nomem, mode_D);
 348                 else
 349                         cnst = new_bd_ia32_fld(dbgi, block, noreg_GP, noreg_GP, nomem, ia32_mode_E);
 350                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 351                 set_ia32_use_frame(cnst);
 352         } else {
 353                 ir_entity *entity;
 354
 355                 if (get_SymConst_kind(node) != symconst_addr_ent) {
 356                         panic("backend only support symconst_addr_ent (at %+F)", node);
 357                 }
 358                 entity = get_SymConst_entity(node);
 359                 if (get_entity_owner(entity) == get_tls_type()) {
 360                         ir_node *tls_base = new_bd_ia32_LdTls(NULL, block);
 361                         ir_node *lea     = new_bd_ia32_Lea(dbgi, block, tls_base, noreg_GP);
 362                         set_ia32_am_sc(lea, entity);
 363                         cnst = lea;
 364                 } else {
 365                         cnst = new_bd_ia32_Const(dbgi, block, entity, 0, 0, 0);
 366                 }
 367         }
 368
 369         SET_IA32_ORIG_NODE(cnst, node);
 370
 371         return cnst;
 372 }
 373
 374 static ir_type *make_array_type(ir_type *tp)
 375 {
 376         unsigned alignment = get_type_alignment_bytes(tp);
 377         unsigned size      = get_type_size_bytes(tp);
 378         ir_type *res = new_type_array(1, tp);
 379         set_type_alignment_bytes(res, alignment);
 380         set_array_bounds_int(res, 0, 0, 2);
 381         if (alignment > size)
 382                 size = alignment;
 383         set_type_size_bytes(res, 2 * size);
 384         set_type_state(res, layout_fixed);
 385         return res;
 386 }
 387
 388 /**
 389  * Create a float[2] array type for the given atomic type.
 390  *
 391  * @param tp  the atomic type
 392  */
 393 static ir_type *ia32_create_float_array(ir_type *tp)
 394 {
 395         ir_mode  *mode = get_type_mode(tp);
 396         ir_type  *arr;
 397
 398         if (mode == mode_F) {
 399                 static ir_type *float_F;
 400
 401                 arr = float_F;
 402                 if (arr == NULL)
 403                         arr = float_F = make_array_type(tp);
 404         } else if (mode == mode_D) {
 405                 static ir_type *float_D;
 406
 407                 arr = float_D;
 408                 if (arr == NULL)
 409                         arr = float_D = make_array_type(tp);
 410         } else {
 411                 static ir_type *float_E;
 412
 413                 arr = float_E;
 414                 if (arr == NULL)
 415                         arr = float_E = make_array_type(tp);
 416         }
 417         return arr;
 418 }
 419
 420 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 421 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct)
 422 {
 423         static const struct {
 424                 const char *name;
 425                 const char *cnst_str;
 426                 char        mode;
 427         } names [ia32_known_const_max] = {
 428                 { "C_sfp_sign", "0x80000000",          0 },
 429                 { "C_dfp_sign", "0x8000000000000000",  1 },
 430                 { "C_sfp_abs",  "0x7FFFFFFF",          0 },
 431                 { "C_dfp_abs",  "0x7FFFFFFFFFFFFFFF",  1 },
 432                 { "C_ull_bias", "0x10000000000000000", 2 }
 433         };
 434         static ir_entity *ent_cache[ia32_known_const_max];
 435
 436         ir_entity *ent = ent_cache[kct];
 437
 438         if (ent == NULL) {
 439                 ir_graph         *irg      = current_ir_graph;
 440                 const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 441                 ia32_isa_t       *isa      = (ia32_isa_t*) arch_env;
 442                 const char       *cnst_str = names[kct].cnst_str;
 443                 ident            *name     = new_id_from_str(names[kct].name);
 444                 ir_mode          *mode;
 445                 ir_tarval        *tv;
 446                 switch (names[kct].mode) {
 447                 case 0:  mode = mode_Iu; break;
 448                 case 1:  mode = mode_Lu; break;
 449                 case 2:  mode = mode_F;  break;
 450                 default: panic("internal compiler error");
 451                 }
 452                 tv = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 453
 454                 if (kct == ia32_ULLBIAS) {
 455                         ir_type          *type  = ia32_get_prim_type(mode_F);
 456                         ir_type          *atype = ia32_create_float_array(type);
 457                         ir_initializer_t *initializer;
 458
 459                         ent = new_entity(get_glob_type(), name, atype);
 460
 461                         set_entity_ld_ident(ent, name);
 462                         set_entity_visibility(ent, ir_visibility_private);
 463                         add_entity_linkage(ent, IR_LINKAGE_CONSTANT);
 464
 465                         initializer = create_initializer_compound(2);
 466                         set_initializer_compound_value(initializer, 0,
 467                                 create_initializer_tarval(get_mode_null(mode)));
 468                         set_initializer_compound_value(initializer, 1,
 469                                 create_initializer_tarval(tv));
 470                         set_entity_initializer(ent, initializer);
 471                 } else {
 472                         ent = ia32_create_float_const_entity(isa, tv, name);
 473                 }
 474                 /* cache the entry */
 475                 ent_cache[kct] = ent;
 476         }
 477
 478         return ent_cache[kct];
 479 }
 480
 481 /**
 482  * return true if the node is a Proj(Load) and could be used in source address
 483  * mode for another node. Will return only true if the @p other node is not
 484  * dependent on the memory of the Load (for binary operations use the other
 485  * input here, for unary operations use NULL).
 486  */
 487 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 488                                         ir_node *other, ir_node *other2,
 489                                         match_flags_t flags)
 490 {
 491         ir_node *load;
 492         ir_mode *mode;
 493         long     pn;
 494
 495         /* float constants are always available */
 496         if (is_Const(node)) {
 497                 mode = get_irn_mode(node);
 498                 if (mode_is_float(mode)) {
 499                         ir_tarval *tv = get_Const_tarval(node);
 500                         if (!tarval_ieee754_can_conv_lossless(tv, mode_D))
 501                                 return 0;
 502                         if (ia32_cg_config.use_sse2) {
 503                                 if (is_simple_sse_Const(node))
 504                                         return 0;
 505                         } else {
 506                                 if (is_simple_x87_Const(node))
 507                                         return 0;
 508                         }
 509                         if (get_irn_n_edges(node) > 1)
 510                                 return 0;
 511                         return 1;
 512                 }
 513                 return 0;
 514         }
 515
 516         if (!is_Proj(node))
 517                 return 0;
 518         load = get_Proj_pred(node);
 519         pn   = get_Proj_proj(node);
 520         if (!is_Load(load) || pn != pn_Load_res)
 521                 return 0;
 522         if (get_nodes_block(load) != block)
 523                 return 0;
 524         mode = get_irn_mode(node);
 525         /* we can't fold mode_E AM */
 526         if (mode == ia32_mode_E)
 527                 return 0;
 528         /* we only use address mode if we're the only user of the load */
 529         if (get_irn_n_edges(node) != (flags & match_two_users ? 2 : 1))
 530                 return 0;
 531         /* in some edge cases with address mode we might reach the load normally
 532          * and through some AM sequence, if it is already materialized then we
 533          * can't create an AM node from it */
 534         if (be_is_transformed(node))
 535                 return 0;
 536
 537         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 538         if (other != NULL && ia32_prevents_AM(block, load, other))
 539                 return 0;
 540
 541         if (other2 != NULL && ia32_prevents_AM(block, load, other2))
 542                 return 0;
 543
 544         return 1;
 545 }
 546
 547 typedef struct ia32_address_mode_t ia32_address_mode_t;
 548 struct ia32_address_mode_t {
 549         ia32_address_t  addr;
 550         ir_mode        *ls_mode;
 551         ir_node        *mem_proj;
 552         ir_node        *am_node;
 553         ia32_op_type_t  op_type;
 554         ir_node        *new_op1;
 555         ir_node        *new_op2;
 556         op_pin_state    pinned;
 557         unsigned        commutative  : 1;
 558         unsigned        ins_permuted : 1;
 559 };
 560
 561 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 562 {
 563         /* construct load address */
 564         memset(addr, 0, sizeof(addr[0]));
 565         ia32_create_address_mode(addr, ptr, ia32_create_am_normal);
 566
 567         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_GP;
 568         addr->index = addr->index ? be_transform_node(addr->index) : noreg_GP;
 569         addr->mem   = be_transform_node(mem);
 570 }
 571
 572 static void build_address(ia32_address_mode_t *am, ir_node *node,
 573                           ia32_create_am_flags_t flags)
 574 {
 575         ia32_address_t *addr = &am->addr;
 576         ir_node        *load;
 577         ir_node        *ptr;
 578         ir_node        *mem;
 579         ir_node        *new_mem;
 580
 581         /* floating point immediates */
 582         if (is_Const(node)) {
 583                 ir_graph         *irg      = get_irn_irg(node);
 584                 const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 585                 ia32_isa_t       *isa      = (ia32_isa_t*) arch_env;
 586                 ir_tarval        *tv       = get_Const_tarval(node);
 587                 ir_entity *entity  = ia32_create_float_const_entity(isa, tv, NULL);
 588                 addr->base         = get_symconst_base();
 589                 addr->index        = noreg_GP;
 590                 addr->mem          = nomem;
 591                 addr->symconst_ent = entity;
 592                 addr->tls_segment  = false;
 593                 addr->use_frame    = 1;
 594                 am->ls_mode        = get_type_mode(get_entity_type(entity));
 595                 am->pinned         = op_pin_state_floats;
 596                 return;
 597         }
 598
 599         load         = get_Proj_pred(node);
 600         ptr          = get_Load_ptr(load);
 601         mem          = get_Load_mem(load);
 602         new_mem      = be_transform_node(mem);
 603         am->pinned   = get_irn_pinned(load);
 604         am->ls_mode  = get_Load_mode(load);
 605         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 606         am->am_node  = node;
 607
 608         /* construct load address */
 609         ia32_create_address_mode(addr, ptr, flags);
 610
 611         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_GP;
 612         addr->index = addr->index ? be_transform_node(addr->index) : noreg_GP;
 613         addr->mem   = new_mem;
 614 }
 615
 616 static void set_address(ir_node *node, const ia32_address_t *addr)
 617 {
 618         set_ia32_am_scale(node, addr->scale);
 619         set_ia32_am_sc(node, addr->symconst_ent);
 620         set_ia32_am_offs_int(node, addr->offset);
 621         set_ia32_am_tls_segment(node, addr->tls_segment);
 622         if (addr->symconst_sign)
 623                 set_ia32_am_sc_sign(node);
 624         if (addr->use_frame)
 625                 set_ia32_use_frame(node);
 626         set_ia32_frame_ent(node, addr->frame_entity);
 627 }
 628
 629 /**
 630  * Apply attributes of a given address mode to a node.
 631  */
 632 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 633 {
 634         set_address(node, &am->addr);
 635
 636         set_ia32_op_type(node, am->op_type);
 637         set_ia32_ls_mode(node, am->ls_mode);
 638         if (am->pinned == op_pin_state_pinned) {
 639                 /* beware: some nodes are already pinned and did not allow to change the state */
 640                 if (get_irn_pinned(node) != op_pin_state_pinned)
 641                         set_irn_pinned(node, op_pin_state_pinned);
 642         }
 643         if (am->commutative)
 644                 set_ia32_commutative(node);
 645 }
 646
 647 /**
 648  * Check, if a given node is a Down-Conv, ie. a integer Conv
 649  * from a mode with a mode with more bits to a mode with lesser bits.
 650  * Moreover, we return only true if the node has not more than 1 user.
 651  *
 652  * @param node   the node
 653  * @return non-zero if node is a Down-Conv
 654  */
 655 static int is_downconv(const ir_node *node)
 656 {
 657         ir_mode *src_mode;
 658         ir_mode *dest_mode;
 659
 660         if (!is_Conv(node))
 661                 return 0;
 662
 663         src_mode  = get_irn_mode(get_Conv_op(node));
 664         dest_mode = get_irn_mode(node);
 665         return
 666                 ia32_mode_needs_gp_reg(src_mode)  &&
 667                 ia32_mode_needs_gp_reg(dest_mode) &&
 668                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 669 }
 670
 671 /** Skip all Down-Conv's on a given node and return the resulting node. */
 672 ir_node *ia32_skip_downconv(ir_node *node)
 673 {
 674         while (is_downconv(node)) {
 675                 /* we only want to skip the conv when we're the only user
 676                  * (because this test is used in the context of address-mode selection
 677                  *  and we don't want to use address mode for multiple users) */
 678                 if (get_irn_n_edges(node) > 1)
 679                         break;
 680
 681                 node = get_Conv_op(node);
 682         }
 683
 684         return node;
 685 }
 686
 687 static bool is_float_downconv(const ir_node *node)
 688 {
 689         if (!is_Conv(node))
 690                 return false;
 691         ir_node *pred      = get_Conv_op(node);
 692         ir_mode *pred_mode = get_irn_mode(pred);
 693         ir_mode *mode      = get_irn_mode(node);
 694         return mode_is_float(pred_mode)
 695             && get_mode_size_bits(mode) <= get_mode_size_bits(pred_mode);
 696 }
 697
 698 static ir_node *ia32_skip_float_downconv(ir_node *node)
 699 {
 700         while (is_float_downconv(node)) {
 701                 node = get_Conv_op(node);
 702         }
 703         return node;
 704 }
 705
 706 static bool is_sameconv(ir_node *node)
 707 {
 708         ir_mode *src_mode;
 709         ir_mode *dest_mode;
 710
 711         if (!is_Conv(node))
 712                 return 0;
 713
 714         /* we only want to skip the conv when we're the only user
 715          * (because this test is used in the context of address-mode selection
 716          *  and we don't want to use address mode for multiple users) */
 717         if (get_irn_n_edges(node) > 1)
 718                 return 0;
 719
 720         src_mode  = get_irn_mode(get_Conv_op(node));
 721         dest_mode = get_irn_mode(node);
 722         return
 723                 ia32_mode_needs_gp_reg(src_mode)  &&
 724                 ia32_mode_needs_gp_reg(dest_mode) &&
 725                 get_mode_size_bits(dest_mode) == get_mode_size_bits(src_mode);
 726 }
 727
 728 /** Skip all signedness convs */
 729 static ir_node *ia32_skip_sameconv(ir_node *node)
 730 {
 731         while (is_sameconv(node)) {
 732                 node = get_Conv_op(node);
 733         }
 734
 735         return node;
 736 }
 737
 738 static ir_node *transform_sext(ir_node *node, ir_node *orig_node)
 739 {
 740         ir_mode  *mode  = get_irn_mode(node);
 741         ir_node  *block = get_nodes_block(node);
 742         dbg_info *dbgi  = get_irn_dbg_info(node);
 743         return create_I2I_Conv(mode, mode_Is, dbgi, block, node, orig_node);
 744 }
 745
 746 static ir_node *transform_zext(ir_node *node, ir_node *orig_node)
 747 {
 748         ir_mode  *mode  = get_irn_mode(node);
 749         ir_node  *block = get_nodes_block(node);
 750         dbg_info *dbgi  = get_irn_dbg_info(node);
 751         /* normalize to an unsigned mode */
 752         switch (get_mode_size_bits(mode)) {
 753         case 8:  mode = mode_Bu; break;
 754         case 16: mode = mode_Hu; break;
 755         default:
 756                 panic("ia32: invalid mode in zest: %+F", node);
 757         }
 758         return create_I2I_Conv(mode, mode_Iu, dbgi, block, node, orig_node);
 759 }
 760
 761 static ir_node *transform_upconv(ir_node *node, ir_node *orig_node)
 762 {
 763         ir_mode *mode = get_irn_mode(node);
 764         if (mode_is_signed(mode)) {
 765                 return transform_sext(node, orig_node);
 766         } else {
 767                 return transform_zext(node, orig_node);
 768         }
 769 }
 770
 771 static ir_node *get_noreg(ir_mode *const mode)
 772 {
 773         if (!mode_is_float(mode)) {
 774                 return noreg_GP;
 775         } else if (ia32_cg_config.use_sse2) {
 776                 return ia32_new_NoReg_xmm(current_ir_graph);
 777         } else {
 778                 return ia32_new_NoReg_fp(current_ir_graph);
 779         }
 780 }
 781
 782 /**
 783  * matches operands of a node into ia32 addressing/operand modes. This covers
 784  * usage of source address mode, immediates, operations with non 32-bit modes,
 785  * ...
 786  * The resulting data is filled into the @p am struct. block is the block
 787  * of the node whose arguments are matched. op1, op2 are the first and second
 788  * input that are matched (op1 may be NULL). other_op is another unrelated
 789  * input that is not matched! but which is needed sometimes to check if AM
 790  * for op1/op2 is legal.
 791  * @p flags describes the supported modes of the operation in detail.
 792  */
 793 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 794                             ir_node *op1, ir_node *op2, ir_node *other_op,
 795                             match_flags_t flags)
 796 {
 797         ia32_address_t *addr      = &am->addr;
 798         ir_mode        *mode      = get_irn_mode(op2);
 799         int             mode_bits = get_mode_size_bits(mode);
 800         ir_node        *new_op1, *new_op2;
 801         int             use_am;
 802         unsigned        commutative;
 803         int             use_am_and_immediates;
 804         int             use_immediate;
 805
 806         memset(am, 0, sizeof(am[0]));
 807
 808         commutative           = (flags & match_commutative) != 0;
 809         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 810         use_am                = (flags & match_am) != 0;
 811         use_immediate         = (flags & match_immediate) != 0;
 812         assert(!use_am_and_immediates || use_immediate);
 813
 814         assert(op2 != NULL);
 815         assert(!commutative || op1 != NULL);
 816         assert(use_am || !(flags & match_8bit_am));
 817         assert(use_am || !(flags & match_16bit_am));
 818
 819         if ((mode_bits ==  8 && !(flags & match_8bit_am)) ||
 820             (mode_bits == 16 && !(flags & match_16bit_am))) {
 821                 use_am = 0;
 822         }
 823
 824         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 825          * can be random for these operations */
 826         if (flags & match_mode_neutral) {
 827                 op2 = ia32_skip_downconv(op2);
 828                 if (op1 != NULL) {
 829                         op1 = ia32_skip_downconv(op1);
 830                 }
 831         } else {
 832                 op2 = ia32_skip_sameconv(op2);
 833                 if (op1 != NULL) {
 834                         op1 = ia32_skip_sameconv(op1);
 835                 }
 836         }
 837
 838         /* match immediates. firm nodes are normalized: constants are always on the
 839          * op2 input */
 840         new_op2 = NULL;
 841         if (!(flags & match_try_am) && use_immediate) {
 842                 new_op2 = ia32_try_create_Immediate(op2, 'i');
 843         }
 844
 845         if (new_op2 == NULL &&
 846             use_am && ia32_use_source_address_mode(block, op2, op1, other_op, flags)) {
 847                 build_address(am, op2, ia32_create_am_normal);
 848                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 849                 new_op2     = get_noreg(mode);
 850                 am->op_type = ia32_AddrModeS;
 851         } else if (commutative && (new_op2 == NULL || use_am_and_immediates) &&
 852                        use_am &&
 853                        ia32_use_source_address_mode(block, op1, op2, other_op, flags)) {
 854                 build_address(am, op1, ia32_create_am_normal);
 855
 856                 ir_node *const noreg = get_noreg(mode);
 857                 if (new_op2 != NULL) {
 858                         new_op1 = noreg;
 859                 } else {
 860                         new_op1 = be_transform_node(op2);
 861                         new_op2 = noreg;
 862                         am->ins_permuted = true;
 863                 }
 864                 am->op_type = ia32_AddrModeS;
 865         } else {
 866                 am->op_type = ia32_Normal;
 867
 868                 if (flags & match_try_am) {
 869                         am->new_op1 = NULL;
 870                         am->new_op2 = NULL;
 871                         return;
 872                 }
 873
 874                 mode = get_irn_mode(op2);
 875                 if (get_mode_size_bits(mode) != 32
 876                         && (flags & (match_mode_neutral | match_upconv | match_zero_ext))) {
 877                         if (flags & match_upconv) {
 878                                 new_op1 = (op1 == NULL ? NULL : transform_upconv(op1, op1));
 879                                 if (new_op2 == NULL)
 880                                         new_op2 = transform_upconv(op2, op2);
 881                         } else if (flags & match_zero_ext) {
 882                                 new_op1 = (op1 == NULL ? NULL : transform_zext(op1, op1));
 883                                 if (new_op2 == NULL)
 884                                         new_op2 = transform_zext(op2, op2);
 885                         } else {
 886                                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 887                                 if (new_op2 == NULL)
 888                                         new_op2 = be_transform_node(op2);
 889                                 assert(flags & match_mode_neutral);
 890                         }
 891                         mode = mode_Iu;
 892                 } else {
 893                         new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 894                         if (new_op2 == NULL)
 895                                 new_op2 = be_transform_node(op2);
 896                 }
 897                 am->ls_mode = mode;
 898         }
 899         if (addr->base == NULL)
 900                 addr->base = noreg_GP;
 901         if (addr->index == NULL)
 902                 addr->index = noreg_GP;
 903         if (addr->mem == NULL)
 904                 addr->mem = nomem;
 905
 906         am->new_op1     = new_op1;
 907         am->new_op2     = new_op2;
 908         am->commutative = commutative;
 909 }
 910
 911 /**
 912  * "Fixes" a node that uses address mode by turning it into mode_T
 913  * and returning a pn_ia32_res Proj.
 914  *
 915  * @param node  the node
 916  * @param am    its address mode
 917  *
 918  * @return a Proj(pn_ia32_res) if a memory address mode is used,
 919  *         node else
 920  */
 921 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 922 {
 923         ir_mode  *mode;
 924         ir_node  *load;
 925
 926         if (am->mem_proj == NULL)
 927                 return node;
 928
 929         /* we have to create a mode_T so the old MemProj can attach to us */
 930         mode = get_irn_mode(node);
 931         load = get_Proj_pred(am->mem_proj);
 932
 933         be_set_transformed_node(load, node);
 934
 935         if (mode != mode_T) {
 936                 set_irn_mode(node, mode_T);
 937                 return new_rd_Proj(NULL, node, mode, pn_ia32_res);
 938         } else {
 939                 return node;
 940         }
 941 }
 942
 943 /**
 944  * Construct a standard binary operation, set AM and immediate if required.
 945  *
 946  * @param node  The original node for which the binop is created
 947  * @param op1   The first operand
 948  * @param op2   The second operand
 949  * @param func  The node constructor function
 950  * @return The constructed ia32 node.
 951  */
 952 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 953                           construct_binop_func *func, match_flags_t flags)
 954 {
 955         dbg_info            *dbgi;
 956         ir_node             *block, *new_block, *new_node;
 957         ia32_address_mode_t  am;
 958         ia32_address_t      *addr = &am.addr;
 959
 960         block = get_nodes_block(node);
 961         match_arguments(&am, block, op1, op2, NULL, flags);
 962
 963         dbgi      = get_irn_dbg_info(node);
 964         new_block = be_transform_node(block);
 965         new_node  = func(dbgi, new_block, addr->base, addr->index, addr->mem,
 966                         am.new_op1, am.new_op2);
 967         set_am_attributes(new_node, &am);
 968         /* we can't use source address mode anymore when using immediates */
 969         if (!(flags & match_am_and_immediates) &&
 970             (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2)))
 971                 set_ia32_am_support(new_node, ia32_am_none);
 972         SET_IA32_ORIG_NODE(new_node, node);
 973
 974         new_node = fix_mem_proj(new_node, &am);
 975
 976         return new_node;
 977 }
 978
 979 /**
 980  * Generic names for the inputs of an ia32 binary op.
 981  */
 982 enum {
 983         n_ia32_l_binop_left,  /**< ia32 left input */
 984         n_ia32_l_binop_right, /**< ia32 right input */
 985         n_ia32_l_binop_eflags /**< ia32 eflags input */
 986 };
 987 COMPILETIME_ASSERT((int)n_ia32_l_binop_left   == (int)n_ia32_l_Adc_left,       n_Adc_left)
 988 COMPILETIME_ASSERT((int)n_ia32_l_binop_right  == (int)n_ia32_l_Adc_right,      n_Adc_right)
 989 COMPILETIME_ASSERT((int)n_ia32_l_binop_eflags == (int)n_ia32_l_Adc_eflags,     n_Adc_eflags)
 990 COMPILETIME_ASSERT((int)n_ia32_l_binop_left   == (int)n_ia32_l_Sbb_minuend,    n_Sbb_minuend)
 991 COMPILETIME_ASSERT((int)n_ia32_l_binop_right  == (int)n_ia32_l_Sbb_subtrahend, n_Sbb_subtrahend)
 992 COMPILETIME_ASSERT((int)n_ia32_l_binop_eflags == (int)n_ia32_l_Sbb_eflags,     n_Sbb_eflags)
 993
 994 /**
 995  * Construct a binary operation which also consumes the eflags.
 996  *
 997  * @param node  The node to transform
 998  * @param func  The node constructor function
 999  * @param flags The match flags
1000  * @return      The constructor ia32 node
1001  */
1002 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
1003                                 match_flags_t flags)
1004 {
1005         ir_node             *src_block  = get_nodes_block(node);
1006         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
1007         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
1008         ir_node             *eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
1009         dbg_info            *dbgi;
1010         ir_node             *block, *new_node, *new_eflags;
1011         ia32_address_mode_t  am;
1012         ia32_address_t      *addr       = &am.addr;
1013
1014         match_arguments(&am, src_block, op1, op2, eflags, flags);
1015
1016         dbgi       = get_irn_dbg_info(node);
1017         block      = be_transform_node(src_block);
1018         new_eflags = be_transform_node(eflags);
1019         new_node   = func(dbgi, block, addr->base, addr->index, addr->mem,
1020                           am.new_op1, am.new_op2, new_eflags);
1021         set_am_attributes(new_node, &am);
1022         /* we can't use source address mode anymore when using immediates */
1023         if (!(flags & match_am_and_immediates) &&
1024             (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2)))
1025                 set_ia32_am_support(new_node, ia32_am_none);
1026         SET_IA32_ORIG_NODE(new_node, node);
1027
1028         new_node = fix_mem_proj(new_node, &am);
1029
1030         return new_node;
1031 }
1032
1033 static ir_node *get_fpcw(void)
1034 {
1035         if (initial_fpcw != NULL)
1036                 return initial_fpcw;
1037
1038         initial_fpcw = be_transform_node(old_initial_fpcw);
1039         return initial_fpcw;
1040 }
1041
1042 static ir_node *skip_float_upconv(ir_node *node)
1043 {
1044         ir_mode *mode = get_irn_mode(node);
1045         assert(mode_is_float(mode));
1046
1047         while (is_Conv(node)) {
1048                 ir_node *pred      = get_Conv_op(node);
1049                 ir_mode *pred_mode = get_irn_mode(pred);
1050
1051                 /**
1052                  * suboptimal, but without this check the address mode matcher
1053                  * can incorrectly think that something has only 1 user
1054                  */
1055                 if (get_irn_n_edges(node) > 1)
1056                         break;
1057
1058                 if (!mode_is_float(pred_mode)
1059                         || get_mode_size_bits(pred_mode) > get_mode_size_bits(mode))
1060                         break;
1061                 node = pred;
1062                 mode = pred_mode;
1063         }
1064         return node;
1065 }
1066
1067 static void check_x87_floatmode(ir_mode *mode)
1068 {
1069         if (mode != ia32_mode_E) {
1070                 panic("ia32: x87 only supports x86 extended float mode");
1071         }
1072 }
1073
1074 /**
1075  * Construct a standard binary operation, set AM and immediate if required.
1076  *
1077  * @param op1   The first operand
1078  * @param op2   The second operand
1079  * @param func  The node constructor function
1080  * @return The constructed ia32 node.
1081  */
1082 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
1083                                     construct_binop_float_func *func)
1084 {
1085         dbg_info            *dbgi;
1086         ir_node             *block;
1087         ir_node             *new_block;
1088         ir_node             *new_node;
1089         ia32_address_mode_t  am;
1090         ia32_address_t      *addr = &am.addr;
1091         ia32_x87_attr_t     *attr;
1092         /* All operations are considered commutative, because there are reverse
1093          * variants */
1094         match_flags_t        flags = match_commutative | match_am;
1095         ir_mode             *mode
1096                 = is_Div(node) ? get_Div_resmode(node) : get_irn_mode(node);
1097         check_x87_floatmode(mode);
1098
1099         op1 = skip_float_upconv(op1);
1100         op2 = skip_float_upconv(op2);
1101
1102         block = get_nodes_block(node);
1103         match_arguments(&am, block, op1, op2, NULL, flags);
1104
1105         dbgi      = get_irn_dbg_info(node);
1106         new_block = be_transform_node(block);
1107         new_node  = func(dbgi, new_block, addr->base, addr->index, addr->mem,
1108                          am.new_op1, am.new_op2, get_fpcw());
1109         set_am_attributes(new_node, &am);
1110
1111         attr = get_ia32_x87_attr(new_node);
1112         attr->attr.data.ins_permuted = am.ins_permuted;
1113
1114         SET_IA32_ORIG_NODE(new_node, node);
1115
1116         new_node = fix_mem_proj(new_node, &am);
1117
1118         return new_node;
1119 }
1120
1121 /**
1122  * Construct a shift/rotate binary operation, sets AM and immediate if required.
1123  *
1124  * @param op1   The first operand
1125  * @param op2   The second operand
1126  * @param func  The node constructor function
1127  * @return The constructed ia32 node.
1128  */
1129 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
1130                                 construct_shift_func *func,
1131                                 match_flags_t flags)
1132 {
1133         ir_mode *mode = get_irn_mode(node);
1134
1135         assert(! mode_is_float(mode));
1136         assert(flags & match_immediate);
1137         assert((flags & ~(match_mode_neutral | match_zero_ext | match_upconv | match_immediate)) == 0);
1138
1139         if (get_mode_modulo_shift(mode) != 32) {
1140                 /* TODO: implement special cases for non-modulo shifts */
1141                 panic("modulo shift!=32 not supported by ia32 backend");
1142         }
1143
1144         ir_node *new_op1;
1145         ir_node *new_op2;
1146         if (flags & match_mode_neutral) {
1147                 op1     = ia32_skip_downconv(op1);
1148                 new_op1 = be_transform_node(op1);
1149         } else {
1150                 op1 = ia32_skip_sameconv(op1);
1151                 if (get_mode_size_bits(mode) != 32) {
1152                         if (flags & match_upconv) {
1153                                 new_op1 = transform_upconv(op1, node);
1154                         } else if (flags & match_zero_ext) {
1155                                 new_op1 = transform_zext(op1, node);
1156                         } else {
1157                                 /* match_mode_neutral not handled here because it makes no
1158                                  * sense for shift operations */
1159                                 panic("ia32 code selection failed for %+F", node);
1160                         }
1161                 } else {
1162                         new_op1 = be_transform_node(op1);
1163                 }
1164         }
1165
1166         /* the shift amount can be any mode that is bigger than 5 bits, since all
1167          * other bits are ignored anyway */
1168         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
1169                 ir_node *const op = get_Conv_op(op2);
1170                 if (mode_is_float(get_irn_mode(op)))
1171                         break;
1172                 op2 = op;
1173                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
1174         }
1175         new_op2 = create_immediate_or_transform(op2);
1176
1177         dbg_info *dbgi      = get_irn_dbg_info(node);
1178         ir_node  *block     = get_nodes_block(node);
1179         ir_node  *new_block = be_transform_node(block);
1180         ir_node  *new_node  = func(dbgi, new_block, new_op1, new_op2);
1181         SET_IA32_ORIG_NODE(new_node, node);
1182
1183         /* lowered shift instruction may have a dependency operand, handle it here */
1184         if (get_irn_arity(node) == 3) {
1185                 /* we have a dependency */
1186                 ir_node* dep = get_irn_n(node, 2);
1187                 if (get_irn_n_edges(dep) > 1) {
1188                         /* ... which has at least one user other than 'node' */
1189                         ir_node *new_dep = be_transform_node(dep);
1190                         add_irn_dep(new_node, new_dep);
1191                 }
1192         }
1193
1194         return new_node;
1195 }
1196
1197
1198 /**
1199  * Construct a standard unary operation, set AM and immediate if required.
1200  *
1201  * @param op    The operand
1202  * @param func  The node constructor function
1203  * @return The constructed ia32 node.
1204  */
1205 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
1206                          match_flags_t flags)
1207 {
1208         dbg_info *dbgi;
1209         ir_node  *block, *new_block, *new_op, *new_node;
1210
1211         assert(flags == 0 || flags == match_mode_neutral);
1212         if (flags & match_mode_neutral) {
1213                 op = ia32_skip_downconv(op);
1214         }
1215
1216         new_op    = be_transform_node(op);
1217         dbgi      = get_irn_dbg_info(node);
1218         block     = get_nodes_block(node);
1219         new_block = be_transform_node(block);
1220         new_node  = func(dbgi, new_block, new_op);
1221
1222         SET_IA32_ORIG_NODE(new_node, node);
1223
1224         return new_node;
1225 }
1226
1227 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1228                                         ia32_address_t *addr)
1229 {
1230         ir_node *base;
1231         ir_node *idx;
1232         ir_node *res;
1233
1234         base = addr->base;
1235         if (base == NULL) {
1236                 base = noreg_GP;
1237         } else {
1238                 base = be_transform_node(base);
1239         }
1240
1241         idx = addr->index;
1242         if (idx == NULL) {
1243                 idx = noreg_GP;
1244         } else {
1245                 idx = be_transform_node(idx);
1246         }
1247
1248         /* segment overrides are ineffective for Leas :-( so we have to patch
1249          * around... */
1250         if (addr->tls_segment) {
1251                 ir_node *tls_base = new_bd_ia32_LdTls(NULL, block);
1252                 assert(addr->symconst_ent != NULL);
1253                 if (base == noreg_GP)
1254                         base = tls_base;
1255                 else
1256                         base = new_bd_ia32_Lea(dbgi, block, tls_base, base);
1257                 addr->tls_segment = false;
1258         }
1259
1260         res = new_bd_ia32_Lea(dbgi, block, base, idx);
1261         set_address(res, addr);
1262
1263         return res;
1264 }
1265
1266 /**
1267  * Returns non-zero if a given address mode has a symbolic or
1268  * numerical offset != 0.
1269  */
1270 static int am_has_immediates(const ia32_address_t *addr)
1271 {
1272         return addr->offset != 0 || addr->symconst_ent != NULL
1273                 || addr->frame_entity || addr->use_frame;
1274 }
1275
1276 typedef ir_node* (*new_shiftd_func)(dbg_info *dbgi, ir_node *block,
1277                                     ir_node *high, ir_node *low,
1278                                     ir_node *count);
1279
1280 /**
1281  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
1282  * op1 - target to be shifted
1283  * op2 - contains bits to be shifted into target
1284  * op3 - shift count
1285  * Only op3 can be an immediate.
1286  */
1287 static ir_node *gen_64bit_shifts(dbg_info *dbgi, ir_node *block,
1288                                  ir_node *high, ir_node *low, ir_node *count,
1289                                  new_shiftd_func func)
1290 {
1291         ir_node  *new_block = be_transform_node(block);
1292         ir_node  *new_high  = be_transform_node(high);
1293         ir_node  *new_low   = be_transform_node(low);
1294         ir_node  *new_count;
1295         ir_node  *new_node;
1296
1297         /* the shift amount can be any mode that is bigger than 5 bits, since all
1298          * other bits are ignored anyway */
1299         while (is_Conv(count)              &&
1300                get_irn_n_edges(count) == 1 &&
1301                mode_is_int(get_irn_mode(count))) {
1302                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
1303                 count = get_Conv_op(count);
1304         }
1305         new_count = create_immediate_or_transform(count);
1306
1307         new_node = func(dbgi, new_block, new_high, new_low, new_count);
1308         return new_node;
1309 }
1310
1311 /**
1312  * test wether 2 values result in 'x' and '32-x' when interpreted as a shift
1313  * value.
1314  */
1315 static bool is_complementary_shifts(ir_node *value1, ir_node *value2)
1316 {
1317         if (is_Const(value1) && is_Const(value2)) {
1318                 ir_tarval *tv1 = get_Const_tarval(value1);
1319                 ir_tarval *tv2 = get_Const_tarval(value2);
1320                 if (tarval_is_long(tv1) && tarval_is_long(tv2)) {
1321                         long v1 = get_tarval_long(tv1);
1322                         long v2 = get_tarval_long(tv2);
1323                         return v1 <= v2 && v2 == 32-v1;
1324                 }
1325         }
1326         return false;
1327 }
1328
1329 static ir_node *match_64bit_shift(ir_node *node)
1330 {
1331         ir_node *op1 = get_binop_left(node);
1332         ir_node *op2 = get_binop_right(node);
1333         assert(is_Or(node) || is_Add(node));
1334
1335         if (is_Shr(op1)) {
1336                 ir_node *tmp = op1;
1337                 op1 = op2;
1338                 op2 = tmp;
1339         }
1340
1341         /* match ShlD operation */
1342         if (is_Shl(op1) && is_Shr(op2)) {
1343                 ir_node *shl_right = get_Shl_right(op1);
1344                 ir_node *shl_left  = get_Shl_left(op1);
1345                 ir_node *shr_right = get_Shr_right(op2);
1346                 ir_node *shr_left  = get_Shr_left(op2);
1347                 /* constant ShlD operation */
1348                 if (is_complementary_shifts(shl_right, shr_right)) {
1349                         dbg_info *dbgi  = get_irn_dbg_info(node);
1350                         ir_node  *block = get_nodes_block(node);
1351                         return gen_64bit_shifts(dbgi, block, shl_left, shr_left, shl_right,
1352                                                 new_bd_ia32_ShlD);
1353                 }
1354                 /* constant ShrD operation */
1355                 if (is_complementary_shifts(shr_right, shl_right)) {
1356                         dbg_info *dbgi  = get_irn_dbg_info(node);
1357                         ir_node  *block = get_nodes_block(node);
1358                         return gen_64bit_shifts(dbgi, block, shr_left, shl_left, shr_right,
1359                                                 new_bd_ia32_ShrD);
1360                 }
1361                 /* lower_dw produces the following for ShlD:
1362                  * Or(Shr(Shr(high,1),Not(c)),Shl(low,c)) */
1363                 if (is_Shr(shr_left) && is_Not(shr_right)
1364                         && is_Const_1(get_Shr_right(shr_left))
1365                     && get_Not_op(shr_right) == shl_right) {
1366                         dbg_info *dbgi  = get_irn_dbg_info(node);
1367                         ir_node  *block = get_nodes_block(node);
1368                         ir_node  *val_h = get_Shr_left(shr_left);
1369                         return gen_64bit_shifts(dbgi, block, shl_left, val_h, shl_right,
1370                                                 new_bd_ia32_ShlD);
1371                 }
1372                 /* lower_dw produces the following for ShrD:
1373                  * Or(Shl(Shl(high,1),Not(c)), Shr(low,c)) */
1374                 if (is_Shl(shl_left) && is_Not(shl_right)
1375                     && is_Const_1(get_Shl_right(shl_left))
1376                     && get_Not_op(shl_right) == shr_right) {
1377                         dbg_info *dbgi  = get_irn_dbg_info(node);
1378                         ir_node  *block = get_nodes_block(node);
1379                         ir_node  *val_h = get_Shl_left(shl_left);
1380                     return gen_64bit_shifts(dbgi, block, shr_left, val_h, shr_right,
1381                                             new_bd_ia32_ShrD);
1382                 }
1383         }
1384
1385         return NULL;
1386 }
1387
1388 /**
1389  * Creates an ia32 Add.
1390  *
1391  * @return the created ia32 Add node
1392  */
1393 static ir_node *gen_Add(ir_node *node)
1394 {
1395         ir_mode  *mode = get_irn_mode(node);
1396         ir_node  *op1  = get_Add_left(node);
1397         ir_node  *op2  = get_Add_right(node);
1398         dbg_info *dbgi;
1399         ir_node  *block, *new_block, *new_node, *add_immediate_op;
1400         ia32_address_t       addr;
1401         ia32_address_mode_t  am;
1402
1403         new_node = match_64bit_shift(node);
1404         if (new_node != NULL)
1405                 return new_node;
1406
1407         if (mode_is_float(mode)) {
1408                 if (ia32_cg_config.use_sse2)
1409                         return gen_binop(node, op1, op2, new_bd_ia32_xAdd,
1410                                          match_commutative | match_am);
1411                 else
1412                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_fadd);
1413         }
1414
1415         ia32_mark_non_am(node);
1416
1417         /**
1418          * Rules for an Add:
1419          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1420          *   1. Add with immediate -> Lea
1421          *   2. Add with possible source address mode -> Add
1422          *   3. Otherwise -> Lea
1423          */
1424         memset(&addr, 0, sizeof(addr));
1425         ia32_create_address_mode(&addr, node, ia32_create_am_force);
1426         add_immediate_op = NULL;
1427
1428         dbgi      = get_irn_dbg_info(node);
1429         block     = get_nodes_block(node);
1430         new_block = be_transform_node(block);
1431
1432         /* a constant? */
1433         if (addr.base == NULL && addr.index == NULL) {
1434                 new_node = new_bd_ia32_Const(dbgi, new_block, addr.symconst_ent,
1435                                              addr.symconst_sign, 0, addr.offset);
1436                 SET_IA32_ORIG_NODE(new_node, node);
1437                 return new_node;
1438         }
1439         /* add with immediate? */
1440         if (addr.index == NULL) {
1441                 add_immediate_op = addr.base;
1442         } else if (addr.base == NULL && addr.scale == 0) {
1443                 add_immediate_op = addr.index;
1444         }
1445
1446         if (add_immediate_op != NULL) {
1447                 if (!am_has_immediates(&addr)) {
1448 #ifdef DEBUG_libfirm
1449                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1450                                            node);
1451 #endif
1452                         return be_transform_node(add_immediate_op);
1453                 }
1454
1455                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1456                 SET_IA32_ORIG_NODE(new_node, node);
1457                 return new_node;
1458         }
1459
1460         /* test if we can use source address mode */
1461         match_arguments(&am, block, op1, op2, NULL, match_commutative
1462                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1463
1464         /* construct an Add with source address mode */
1465         if (am.op_type == ia32_AddrModeS) {
1466                 ia32_address_t *am_addr = &am.addr;
1467                 new_node = new_bd_ia32_Add(dbgi, new_block, am_addr->base,
1468                                          am_addr->index, am_addr->mem, am.new_op1,
1469                                          am.new_op2);
1470                 set_am_attributes(new_node, &am);
1471                 SET_IA32_ORIG_NODE(new_node, node);
1472
1473                 new_node = fix_mem_proj(new_node, &am);
1474
1475                 return new_node;
1476         }
1477
1478         /* otherwise construct a lea */
1479         new_node = create_lea_from_address(dbgi, new_block, &addr);
1480         SET_IA32_ORIG_NODE(new_node, node);
1481         return new_node;
1482 }
1483
1484 /**
1485  * Creates an ia32 Mul.
1486  *
1487  * @return the created ia32 Mul node
1488  */
1489 static ir_node *gen_Mul(ir_node *node)
1490 {
1491         ir_node *op1  = get_Mul_left(node);
1492         ir_node *op2  = get_Mul_right(node);
1493         ir_mode *mode = get_irn_mode(node);
1494
1495         if (mode_is_float(mode)) {
1496                 if (ia32_cg_config.use_sse2)
1497                         return gen_binop(node, op1, op2, new_bd_ia32_xMul,
1498                                          match_commutative | match_am);
1499                 else
1500                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_fmul);
1501         }
1502         return gen_binop(node, op1, op2, new_bd_ia32_IMul,
1503                          match_commutative | match_am | match_mode_neutral |
1504                          match_immediate | match_am_and_immediates);
1505 }
1506
1507 /**
1508  * Creates an ia32 Mulh.
1509  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1510  * this result while Mul returns the lower 32 bit.
1511  *
1512  * @return the created ia32 Mulh node
1513  */
1514 static ir_node *gen_Mulh(ir_node *node)
1515 {
1516         dbg_info *dbgi      = get_irn_dbg_info(node);
1517         ir_node  *op1       = get_Mulh_left(node);
1518         ir_node  *op2       = get_Mulh_right(node);
1519         ir_mode  *mode      = get_irn_mode(node);
1520         ir_node  *new_node;
1521         ir_node  *proj_res_high;
1522
1523         if (get_mode_size_bits(mode) != 32) {
1524                 panic("Mulh without 32bit size not supported in ia32 backend (%+F)", node);
1525         }
1526
1527         if (mode_is_signed(mode)) {
1528                 new_node = gen_binop(node, op1, op2, new_bd_ia32_IMul1OP, match_commutative | match_am);
1529                 proj_res_high = new_rd_Proj(dbgi, new_node, mode_Iu, pn_ia32_IMul1OP_res_high);
1530         } else {
1531                 new_node = gen_binop(node, op1, op2, new_bd_ia32_Mul, match_commutative | match_am);
1532                 proj_res_high = new_rd_Proj(dbgi, new_node, mode_Iu, pn_ia32_Mul_res_high);
1533         }
1534         return proj_res_high;
1535 }
1536
1537 /**
1538  * Creates an ia32 And.
1539  *
1540  * @return The created ia32 And node
1541  */
1542 static ir_node *gen_And(ir_node *node)
1543 {
1544         ir_node *op1 = get_And_left(node);
1545         ir_node *op2 = get_And_right(node);
1546         assert(! mode_is_float(get_irn_mode(node)));
1547
1548         /* is it a zero extension? */
1549         if (is_Const(op2)) {
1550                 ir_tarval *tv = get_Const_tarval(op2);
1551                 long       v  = get_tarval_long(tv);
1552
1553                 if (v == 0xFF || v == 0xFFFF) {
1554                         dbg_info *dbgi   = get_irn_dbg_info(node);
1555                         ir_node  *block  = get_nodes_block(node);
1556                         ir_mode  *src_mode;
1557                         ir_node  *res;
1558
1559                         if (v == 0xFF) {
1560                                 src_mode = mode_Bu;
1561                         } else {
1562                                 assert(v == 0xFFFF);
1563                                 src_mode = mode_Hu;
1564                         }
1565                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1566
1567                         return res;
1568                 }
1569         }
1570         return gen_binop(node, op1, op2, new_bd_ia32_And,
1571                         match_commutative | match_mode_neutral | match_am | match_immediate);
1572 }
1573
1574 /**
1575  * Creates an ia32 Or.
1576  *
1577  * @return The created ia32 Or node
1578  */
1579 static ir_node *gen_Or(ir_node *node)
1580 {
1581         ir_node *op1 = get_Or_left(node);
1582         ir_node *op2 = get_Or_right(node);
1583         ir_node *res;
1584
1585         res = match_64bit_shift(node);
1586         if (res != NULL)
1587                 return res;
1588
1589         assert (! mode_is_float(get_irn_mode(node)));
1590         return gen_binop(node, op1, op2, new_bd_ia32_Or, match_commutative
1591                         | match_mode_neutral | match_am | match_immediate);
1592 }
1593
1594
1595
1596 /**
1597  * Creates an ia32 Eor.
1598  *
1599  * @return The created ia32 Eor node
1600  */
1601 static ir_node *gen_Eor(ir_node *node)
1602 {
1603         ir_node *op1 = get_Eor_left(node);
1604         ir_node *op2 = get_Eor_right(node);
1605
1606         assert(! mode_is_float(get_irn_mode(node)));
1607         return gen_binop(node, op1, op2, new_bd_ia32_Xor, match_commutative
1608                         | match_mode_neutral | match_am | match_immediate);
1609 }
1610
1611
1612 /**
1613  * Creates an ia32 Sub.
1614  *
1615  * @return The created ia32 Sub node
1616  */
1617 static ir_node *gen_Sub(ir_node *node)
1618 {
1619         ir_node  *op1  = get_Sub_left(node);
1620         ir_node  *op2  = get_Sub_right(node);
1621         ir_mode  *mode = get_irn_mode(node);
1622
1623         if (mode_is_float(mode)) {
1624                 if (ia32_cg_config.use_sse2)
1625                         return gen_binop(node, op1, op2, new_bd_ia32_xSub, match_am);
1626                 else
1627                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_fsub);
1628         }
1629
1630         if (is_Const(op2)) {
1631                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1632                            node);
1633         }
1634
1635         return gen_binop(node, op1, op2, new_bd_ia32_Sub, match_mode_neutral
1636                         | match_am | match_immediate);
1637 }
1638
1639 static ir_node *transform_AM_mem(ir_node *const block,
1640                                  ir_node  *const src_val,
1641                                  ir_node  *const src_mem,
1642                                  ir_node  *const am_mem)
1643 {
1644         if (is_NoMem(am_mem)) {
1645                 return be_transform_node(src_mem);
1646         } else if (is_Proj(src_val) &&
1647                    is_Proj(src_mem) &&
1648                    get_Proj_pred(src_val) == get_Proj_pred(src_mem)) {
1649                 /* avoid memory loop */
1650                 return am_mem;
1651         } else if (is_Proj(src_val) && is_Sync(src_mem)) {
1652                 ir_node  *const ptr_pred = get_Proj_pred(src_val);
1653                 int       const arity    = get_Sync_n_preds(src_mem);
1654                 int             n        = 0;
1655                 ir_node **      ins;
1656                 int             i;
1657
1658                 NEW_ARR_A(ir_node*, ins, arity + 1);
1659
1660                 /* NOTE: This sometimes produces dead-code because the old sync in
1661                  * src_mem might not be used anymore, we should detect this case
1662                  * and kill the sync... */
1663                 for (i = arity - 1; i >= 0; --i) {
1664                         ir_node *const pred = get_Sync_pred(src_mem, i);
1665
1666                         /* avoid memory loop */
1667                         if (is_Proj(pred) && get_Proj_pred(pred) == ptr_pred)
1668                                 continue;
1669
1670                         ins[n++] = be_transform_node(pred);
1671                 }
1672
1673                 if (n==1 && ins[0] == am_mem) {
1674                         return am_mem;
1675                         /* creating a new Sync and relying on CSE may fail,
1676                          * if am_mem is a ProjM, which does not yet verify. */
1677                 }
1678
1679                 ins[n++] = am_mem;
1680                 return new_r_Sync(block, n, ins);
1681         } else {
1682                 ir_node *ins[2];
1683
1684                 ins[0] = be_transform_node(src_mem);
1685                 ins[1] = am_mem;
1686                 return new_r_Sync(block, 2, ins);
1687         }
1688 }
1689
1690 /**
1691  * Create a 32bit to 64bit signed extension.
1692  *
1693  * @param dbgi   debug info
1694  * @param block  the block where node nodes should be placed
1695  * @param val    the value to extend
1696  * @param orig   the original node
1697  */
1698 static ir_node *create_sex_32_64(dbg_info *dbgi, ir_node *block,
1699                                  ir_node *val, const ir_node *orig)
1700 {
1701         ir_node *res;
1702
1703         (void)orig;
1704         if (ia32_cg_config.use_short_sex_eax) {
1705                 ir_node *pval = new_bd_ia32_ProduceVal(dbgi, block);
1706                 res = new_bd_ia32_Cltd(dbgi, block, val, pval);
1707         } else {
1708                 ir_graph *const irg   = get_Block_irg(block);
1709                 ir_node  *const imm31 = ia32_create_Immediate(irg, NULL, 0, 31);
1710                 res = new_bd_ia32_Sar(dbgi, block, val, imm31);
1711         }
1712         SET_IA32_ORIG_NODE(res, orig);
1713         return res;
1714 }
1715
1716 /**
1717  * Generates an ia32 Div with additional infrastructure for the
1718  * register allocator if needed.
1719  */
1720 static ir_node *create_Div(ir_node *node)
1721 {
1722         dbg_info *dbgi             = get_irn_dbg_info(node);
1723         ir_node  *block            = get_nodes_block(node);
1724         ir_node  *new_block        = be_transform_node(block);
1725         int       throws_exception = ir_throws_exception(node);
1726         ir_node  *mem;
1727         ir_node  *new_mem;
1728         ir_node  *op1;
1729         ir_node  *op2;
1730         ir_node  *new_node;
1731         ir_mode  *mode;
1732         ir_node  *sign_extension;
1733         ia32_address_mode_t  am;
1734         ia32_address_t      *addr = &am.addr;
1735
1736         /* the upper bits have random contents for smaller modes */
1737         switch (get_irn_opcode(node)) {
1738         case iro_Div:
1739                 op1     = get_Div_left(node);
1740                 op2     = get_Div_right(node);
1741                 mem     = get_Div_mem(node);
1742                 mode    = get_Div_resmode(node);
1743                 break;
1744         case iro_Mod:
1745                 op1     = get_Mod_left(node);
1746                 op2     = get_Mod_right(node);
1747                 mem     = get_Mod_mem(node);
1748                 mode    = get_Mod_resmode(node);
1749                 break;
1750         default:
1751                 panic("invalid divmod node %+F", node);
1752         }
1753
1754         match_arguments(&am, block, op1, op2, NULL, match_am | match_upconv);
1755
1756         /* Beware: We don't need a Sync, if the memory predecessor of the Div node
1757            is the memory of the consumed address. We can have only the second op as address
1758            in Div nodes, so check only op2. */
1759         new_mem = transform_AM_mem(block, op2, mem, addr->mem);
1760
1761         if (mode_is_signed(mode)) {
1762                 sign_extension = create_sex_32_64(dbgi, new_block, am.new_op1, node);
1763                 new_node       = new_bd_ia32_IDiv(dbgi, new_block, addr->base,
1764                                 addr->index, new_mem, am.new_op2, am.new_op1, sign_extension);
1765         } else {
1766                 sign_extension = new_bd_ia32_Const(dbgi, new_block, NULL, 0, 0, 0);
1767
1768                 new_node = new_bd_ia32_Div(dbgi, new_block, addr->base,
1769                                            addr->index, new_mem, am.new_op2,
1770                                            am.new_op1, sign_extension);
1771         }
1772         ir_set_throws_exception(new_node, throws_exception);
1773
1774         set_irn_pinned(new_node, get_irn_pinned(node));
1775
1776         set_am_attributes(new_node, &am);
1777         SET_IA32_ORIG_NODE(new_node, node);
1778
1779         new_node = fix_mem_proj(new_node, &am);
1780
1781         return new_node;
1782 }
1783
1784 /**
1785  * Generates an ia32 Mod.
1786  */
1787 static ir_node *gen_Mod(ir_node *node)
1788 {
1789         return create_Div(node);
1790 }
1791
1792 /**
1793  * Generates an ia32 Div.
1794  */
1795 static ir_node *gen_Div(ir_node *node)
1796 {
1797         ir_mode *mode = get_Div_resmode(node);
1798         if (mode_is_float(mode)) {
1799                 ir_node *op1 = get_Div_left(node);
1800                 ir_node *op2 = get_Div_right(node);
1801
1802                 if (ia32_cg_config.use_sse2) {
1803                         return gen_binop(node, op1, op2, new_bd_ia32_xDiv, match_am);
1804                 } else {
1805                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_fdiv);
1806                 }
1807         }
1808
1809         return create_Div(node);
1810 }
1811
1812 /**
1813  * Creates an ia32 Shl.
1814  *
1815  * @return The created ia32 Shl node
1816  */
1817 static ir_node *gen_Shl(ir_node *node)
1818 {
1819         ir_node *left  = get_Shl_left(node);
1820         ir_node *right = get_Shl_right(node);
1821
1822         return gen_shift_binop(node, left, right, new_bd_ia32_Shl,
1823                                match_mode_neutral | match_immediate);
1824 }
1825
1826 /**
1827  * Creates an ia32 Shr.
1828  *
1829  * @return The created ia32 Shr node
1830  */
1831 static ir_node *gen_Shr(ir_node *node)
1832 {
1833         ir_node *left  = get_Shr_left(node);
1834         ir_node *right = get_Shr_right(node);
1835
1836         return gen_shift_binop(node, left, right, new_bd_ia32_Shr,
1837                                match_immediate | match_zero_ext);
1838 }
1839
1840 /**
1841  * Creates an ia32 Sar.
1842  *
1843  * @return The created ia32 Shrs node
1844  */
1845 static ir_node *gen_Shrs(ir_node *node)
1846 {
1847         ir_node *left  = get_Shrs_left(node);
1848         ir_node *right = get_Shrs_right(node);
1849
1850         if (is_Const(right)) {
1851                 ir_tarval *tv  = get_Const_tarval(right);
1852                 long       val = get_tarval_long(tv);
1853                 if (val == 31) {
1854                         /* this is a sign extension */
1855                         dbg_info *dbgi   = get_irn_dbg_info(node);
1856                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1857                         ir_node  *new_op = be_transform_node(left);
1858
1859                         return create_sex_32_64(dbgi, block, new_op, node);
1860                 }
1861         }
1862
1863         /* 8 or 16 bit sign extension? */
1864         if (is_Const(right) && is_Shl(left)) {
1865                 ir_node *shl_left  = get_Shl_left(left);
1866                 ir_node *shl_right = get_Shl_right(left);
1867                 if (is_Const(shl_right)) {
1868                         ir_tarval *tv1 = get_Const_tarval(right);
1869                         ir_tarval *tv2 = get_Const_tarval(shl_right);
1870                         if (tv1 == tv2 && tarval_is_long(tv1)) {
1871                                 long val = get_tarval_long(tv1);
1872                                 if (val == 16 || val == 24) {
1873                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1874                                         ir_node  *block  = get_nodes_block(node);
1875                                         ir_mode  *src_mode;
1876                                         ir_node  *res;
1877
1878                                         if (val == 24) {
1879                                                 src_mode = mode_Bs;
1880                                         } else {
1881                                                 assert(val == 16);
1882                                                 src_mode = mode_Hs;
1883                                         }
1884                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1885                                                               shl_left, node);
1886
1887                                         return res;
1888                                 }
1889                         }
1890                 }
1891         }
1892
1893         return gen_shift_binop(node, left, right, new_bd_ia32_Sar,
1894                                match_immediate | match_upconv);
1895 }
1896
1897
1898
1899 /**
1900  * Creates an ia32 Rol.
1901  *
1902  * @param op1   The first operator
1903  * @param op2   The second operator
1904  * @return The created ia32 RotL node
1905  */
1906 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
1907 {
1908         return gen_shift_binop(node, op1, op2, new_bd_ia32_Rol, match_immediate);
1909 }
1910
1911
1912
1913 /**
1914  * Creates an ia32 Ror.
1915  * NOTE: There is no RotR with immediate because this would always be a RotL
1916  *       "imm-mode_size_bits" which can be pre-calculated.
1917  *
1918  * @param op1   The first operator
1919  * @param op2   The second operator
1920  * @return The created ia32 RotR node
1921  */
1922 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
1923 {
1924         return gen_shift_binop(node, op1, op2, new_bd_ia32_Ror, match_immediate);
1925 }
1926
1927
1928
1929 /**
1930  * Creates an ia32 RotR or RotL (depending on the found pattern).
1931  *
1932  * @return The created ia32 RotL or RotR node
1933  */
1934 static ir_node *gen_Rotl(ir_node *node)
1935 {
1936         ir_node *op1    = get_Rotl_left(node);
1937         ir_node *op2    = get_Rotl_right(node);
1938
1939         if (is_Minus(op2)) {
1940                 return gen_Ror(node, op1, get_Minus_op(op2));
1941         }
1942
1943         return gen_Rol(node, op1, op2);
1944 }
1945
1946
1947
1948 /**
1949  * Transforms a Minus node.
1950  *
1951  * @return The created ia32 Minus node
1952  */
1953 static ir_node *gen_Minus(ir_node *node)
1954 {
1955         ir_node   *op    = get_Minus_op(node);
1956         ir_node   *block = be_transform_node(get_nodes_block(node));
1957         dbg_info  *dbgi  = get_irn_dbg_info(node);
1958         ir_mode   *mode  = get_irn_mode(node);
1959         ir_entity *ent;
1960         ir_node   *new_node;
1961         int        size;
1962
1963         if (mode_is_float(mode)) {
1964                 ir_node *new_op = be_transform_node(op);
1965                 if (ia32_cg_config.use_sse2) {
1966                         /* TODO: non-optimal... if we have many xXors, then we should
1967                          * rather create a load for the const and use that instead of
1968                          * several AM nodes... */
1969                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(current_ir_graph);
1970
1971                         new_node = new_bd_ia32_xXor(dbgi, block, get_symconst_base(),
1972                                                     noreg_GP, nomem, new_op, noreg_xmm);
1973
1974                         size = get_mode_size_bits(mode);
1975                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1976
1977                         set_ia32_am_sc(new_node, ent);
1978                         set_ia32_op_type(new_node, ia32_AddrModeS);
1979                         set_ia32_ls_mode(new_node, mode);
1980                 } else {
1981                         new_node = new_bd_ia32_fchs(dbgi, block, new_op);
1982                 }
1983         } else {
1984                 new_node = gen_unop(node, op, new_bd_ia32_Neg, match_mode_neutral);
1985         }
1986
1987         SET_IA32_ORIG_NODE(new_node, node);
1988
1989         return new_node;
1990 }
1991
1992 /**
1993  * Transforms a Not node.
1994  *
1995  * @return The created ia32 Not node
1996  */
1997 static ir_node *gen_Not(ir_node *node)
1998 {
1999         ir_node *op = get_Not_op(node);
2000
2001         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
2002         assert(!mode_is_float(get_irn_mode(node)));
2003
2004         return gen_unop(node, op, new_bd_ia32_Not, match_mode_neutral);
2005 }
2006
2007 static ir_node *create_float_abs(dbg_info *dbgi, ir_node *block, ir_node *op,
2008                                  bool negate, ir_node *node)
2009 {
2010         ir_node   *new_block = be_transform_node(block);
2011         ir_mode   *mode      = get_irn_mode(op);
2012         ir_node   *new_op    = be_transform_node(op);
2013         ir_node   *new_node;
2014         int        size;
2015         ir_entity *ent;
2016
2017         assert(mode_is_float(mode));
2018
2019         if (ia32_cg_config.use_sse2) {
2020                 ir_node *noreg_fp = ia32_new_NoReg_xmm(current_ir_graph);
2021                 new_node = new_bd_ia32_xAnd(dbgi, new_block, get_symconst_base(),
2022                                                                         noreg_GP, nomem, new_op, noreg_fp);
2023
2024                 size = get_mode_size_bits(mode);
2025                 ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
2026
2027                 set_ia32_am_sc(new_node, ent);
2028
2029                 SET_IA32_ORIG_NODE(new_node, node);
2030
2031                 set_ia32_op_type(new_node, ia32_AddrModeS);
2032                 set_ia32_ls_mode(new_node, mode);
2033
2034                 /* TODO, implement -Abs case */
2035                 assert(!negate);
2036         } else {
2037                 check_x87_floatmode(mode);
2038                 new_node = new_bd_ia32_fabs(dbgi, new_block, new_op);
2039                 SET_IA32_ORIG_NODE(new_node, node);
2040                 if (negate) {
2041                         new_node = new_bd_ia32_fchs(dbgi, new_block, new_node);
2042                         SET_IA32_ORIG_NODE(new_node, node);
2043                 }
2044         }
2045
2046         return new_node;
2047 }
2048
2049 /**
2050  * Create a bt instruction for x & (1 << n) and place it into the block of cmp.
2051  */
2052 static ir_node *gen_bt(ir_node *cmp, ir_node *x, ir_node *n)
2053 {
2054         dbg_info *dbgi      = get_irn_dbg_info(cmp);
2055         ir_node  *block     = get_nodes_block(cmp);
2056         ir_node  *new_block = be_transform_node(block);
2057         ir_node  *op1       = be_transform_node(x);
2058         ir_node  *op2       = be_transform_node(n);
2059
2060         return new_bd_ia32_Bt(dbgi, new_block, op1, op2);
2061 }
2062
2063 static ia32_condition_code_t relation_to_condition_code(ir_relation relation,
2064                                                         ir_mode *mode,
2065                                                         bool overflow_possible)
2066 {
2067         if (mode_is_float(mode)) {
2068                 switch (relation) {
2069                 case ir_relation_equal:              return ia32_cc_float_equal;
2070                 case ir_relation_less:               return ia32_cc_float_below;
2071                 case ir_relation_less_equal:         return ia32_cc_float_below_equal;
2072                 case ir_relation_greater:            return ia32_cc_float_above;
2073                 case ir_relation_greater_equal:      return ia32_cc_float_above_equal;
2074                 case ir_relation_less_greater:       return ia32_cc_not_equal;
2075                 case ir_relation_less_equal_greater: return ia32_cc_not_parity;
2076                 case ir_relation_unordered:          return ia32_cc_parity;
2077                 case ir_relation_unordered_equal:    return ia32_cc_equal;
2078                 case ir_relation_unordered_less:   return ia32_cc_float_unordered_below;
2079                 case ir_relation_unordered_less_equal:
2080                                              return ia32_cc_float_unordered_below_equal;
2081                 case ir_relation_unordered_greater:
2082                                              return ia32_cc_float_unordered_above;
2083                 case ir_relation_unordered_greater_equal:
2084                                              return ia32_cc_float_unordered_above_equal;
2085                 case ir_relation_unordered_less_greater:
2086                                              return ia32_cc_float_not_equal;
2087                 case ir_relation_false:
2088                 case ir_relation_true:
2089                         /* should we introduce a jump always/jump never? */
2090                         break;
2091                 }
2092                 panic("Unexpected float pnc");
2093         } else if (mode_is_signed(mode)) {
2094                 switch (relation) {
2095                 case ir_relation_unordered_equal:
2096                 case ir_relation_equal:                return ia32_cc_equal;
2097                 case ir_relation_unordered_less:
2098                 case ir_relation_less:
2099                         return overflow_possible ? ia32_cc_less : ia32_cc_sign;
2100                 case ir_relation_unordered_less_equal:
2101                 case ir_relation_less_equal:           return ia32_cc_less_equal;
2102                 case ir_relation_unordered_greater:
2103                 case ir_relation_greater:              return ia32_cc_greater;
2104                 case ir_relation_unordered_greater_equal:
2105                 case ir_relation_greater_equal:
2106                         return overflow_possible ? ia32_cc_greater_equal : ia32_cc_not_sign;
2107                 case ir_relation_unordered_less_greater:
2108                 case ir_relation_less_greater:         return ia32_cc_not_equal;
2109                 case ir_relation_less_equal_greater:
2110                 case ir_relation_unordered:
2111                 case ir_relation_false:
2112                 case ir_relation_true:
2113                         /* introduce jump always/jump never? */
2114                         break;
2115                 }
2116                 panic("Unexpected pnc");
2117         } else {
2118                 switch (relation) {
2119                 case ir_relation_unordered_equal:
2120                 case ir_relation_equal:         return ia32_cc_equal;
2121                 case ir_relation_unordered_less:
2122                 case ir_relation_less:          return ia32_cc_below;
2123                 case ir_relation_unordered_less_equal:
2124                 case ir_relation_less_equal:    return ia32_cc_below_equal;
2125                 case ir_relation_unordered_greater:
2126                 case ir_relation_greater:       return ia32_cc_above;
2127                 case ir_relation_unordered_greater_equal:
2128                 case ir_relation_greater_equal: return ia32_cc_above_equal;
2129                 case ir_relation_unordered_less_greater:
2130                 case ir_relation_less_greater:  return ia32_cc_not_equal;
2131                 case ir_relation_less_equal_greater:
2132                 case ir_relation_unordered:
2133                 case ir_relation_false:
2134                 case ir_relation_true:
2135                         /* introduce jump always/jump never? */
2136                         break;
2137                 }
2138                 panic("Unexpected pnc");
2139         }
2140 }
2141
2142 static ir_node *get_flags_node(ir_node *cmp, ia32_condition_code_t *cc_out)
2143 {
2144         /* must have a Cmp as input */
2145         ir_relation relation = get_Cmp_relation(cmp);
2146         ir_node    *l        = get_Cmp_left(cmp);
2147         ir_node    *r        = get_Cmp_right(cmp);
2148         ir_mode    *mode     = get_irn_mode(l);
2149         bool        overflow_possible;
2150         ir_node    *flags;
2151
2152         /* check for bit-test */
2153         if (ia32_cg_config.use_bt
2154             && (relation == ir_relation_equal
2155                 || (mode_is_signed(mode) && relation == ir_relation_less_greater)
2156                 || (!mode_is_signed(mode) && ((relation & ir_relation_greater_equal) == ir_relation_greater)))
2157             && is_And(l)) {
2158                 ir_node *la = get_And_left(l);
2159                 ir_node *ra = get_And_right(l);
2160                 if (is_Shl(ra)) {
2161                         ir_node *tmp = la;
2162                         la = ra;
2163                         ra = tmp;
2164                 }
2165                 if (is_Shl(la)) {
2166                         ir_node *c = get_Shl_left(la);
2167                         if (is_Const_1(c) && is_Const_0(r)) {
2168                                 /* (1 << n) & ra) */
2169                                 ir_node *n = get_Shl_right(la);
2170                                 flags = gen_bt(cmp, ra, n);
2171                                 /* the bit is copied into the CF flag */
2172                                 if (relation & ir_relation_equal)
2173                                         *cc_out = ia32_cc_above_equal; /* test for CF=0 */
2174                                 else
2175                                         *cc_out = ia32_cc_below;       /* test for CF=1 */
2176                                 return flags;
2177                         }
2178                 }
2179         }
2180
2181         /* the middle-end tries to eliminate impossible relations, so a ptr <> 0
2182          * test becomes ptr > 0. But for x86 an equal comparison is preferable to
2183          * a >0 (we can sometimes eliminate the cmp in favor of flags produced by
2184          * a predecessor node). So add the < bit.
2185          * (Note that we do not want to produce <=> (which can happen for
2186          * unoptimized code), because no x86 flag can represent that */
2187         if (!(relation & ir_relation_equal) && relation & ir_relation_less_greater)
2188                 relation |= get_negated_relation(ir_get_possible_cmp_relations(l, r)) & ir_relation_less_greater;
2189
2190         overflow_possible = true;
2191         if (is_Const(r) && is_Const_null(r))
2192                 overflow_possible = false;
2193
2194         /* just do a normal transformation of the Cmp */
2195         *cc_out = relation_to_condition_code(relation, mode, overflow_possible);
2196         flags   = be_transform_node(cmp);
2197         return flags;
2198 }
2199
2200 /**
2201  * Transforms a Load.
2202  *
2203  * @return the created ia32 Load node
2204  */
2205 static ir_node *gen_Load(ir_node *node)
2206 {
2207         ir_node  *old_block = get_nodes_block(node);
2208         ir_node  *block     = be_transform_node(old_block);
2209         ir_node  *ptr       = get_Load_ptr(node);
2210         ir_node  *mem       = get_Load_mem(node);
2211         ir_node  *new_mem   = be_transform_node(mem);
2212         dbg_info *dbgi      = get_irn_dbg_info(node);
2213         ir_mode  *mode      = get_Load_mode(node);
2214         int       throws_exception = ir_throws_exception(node);
2215         ir_node  *base;
2216         ir_node  *idx;
2217         ir_node  *new_node;
2218         ia32_address_t addr;
2219
2220         /* construct load address */
2221         memset(&addr, 0, sizeof(addr));
2222         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
2223         base = addr.base;
2224         idx  = addr.index;
2225
2226         if (base == NULL) {
2227                 base = noreg_GP;
2228         } else {
2229                 base = be_transform_node(base);
2230         }
2231
2232         if (idx == NULL) {
2233                 idx = noreg_GP;
2234         } else {
2235                 idx = be_transform_node(idx);
2236         }
2237
2238         if (mode_is_float(mode)) {
2239                 if (ia32_cg_config.use_sse2) {
2240                         new_node = new_bd_ia32_xLoad(dbgi, block, base, idx, new_mem,
2241                                                      mode);
2242                 } else {
2243                         new_node = new_bd_ia32_fld(dbgi, block, base, idx, new_mem,
2244                                                     mode);
2245                 }
2246         } else {
2247                 assert(mode != mode_b);
2248
2249                 /* create a conv node with address mode for smaller modes */
2250                 if (get_mode_size_bits(mode) < 32) {
2251                         new_node = new_bd_ia32_Conv_I2I(dbgi, block, base, idx,
2252                                                         new_mem, noreg_GP, mode);
2253                 } else {
2254                         new_node = new_bd_ia32_Load(dbgi, block, base, idx, new_mem);
2255                 }
2256         }
2257         ir_set_throws_exception(new_node, throws_exception);
2258
2259         set_irn_pinned(new_node, get_irn_pinned(node));
2260         set_ia32_op_type(new_node, ia32_AddrModeS);
2261         set_ia32_ls_mode(new_node, mode);
2262         set_address(new_node, &addr);
2263
2264         if (get_irn_pinned(node) == op_pin_state_floats) {
2265                 assert((int)pn_ia32_xLoad_res == (int)pn_ia32_fld_res
2266                                 && (int)pn_ia32_fld_res == (int)pn_ia32_Load_res
2267                                 && (int)pn_ia32_Load_res == (int)pn_ia32_res);
2268                 arch_add_irn_flags(new_node, arch_irn_flags_rematerializable);
2269         }
2270
2271         SET_IA32_ORIG_NODE(new_node, node);
2272
2273         return new_node;
2274 }
2275
2276 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
2277                        ir_node *ptr, ir_node *other)
2278 {
2279         ir_node *load;
2280
2281         if (!is_Proj(node))
2282                 return 0;
2283
2284         /* we only use address mode if we're the only user of the load */
2285         if (get_irn_n_edges(node) > 1)
2286                 return 0;
2287
2288         load = get_Proj_pred(node);
2289         if (!is_Load(load))
2290                 return 0;
2291         if (get_nodes_block(load) != block)
2292                 return 0;
2293
2294         /* store should have the same pointer as the load */
2295         if (get_Load_ptr(load) != ptr)
2296                 return 0;
2297
2298         /* don't do AM if other node inputs depend on the load (via mem-proj) */
2299         if (other != NULL                   &&
2300             get_nodes_block(other) == block &&
2301             heights_reachable_in_block(ia32_heights, other, load)) {
2302                 return 0;
2303         }
2304
2305         if (ia32_prevents_AM(block, load, mem))
2306                 return 0;
2307         /* Store should be attached to the load via mem */
2308         assert(heights_reachable_in_block(ia32_heights, mem, load));
2309
2310         return 1;
2311 }
2312
2313 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
2314                               ir_node *mem, ir_node *ptr, ir_mode *mode,
2315                               construct_binop_dest_func *func,
2316                               construct_binop_dest_func *func8bit,
2317                                                           match_flags_t flags)
2318 {
2319         ir_node  *src_block = get_nodes_block(node);
2320         ir_node  *block;
2321         dbg_info *dbgi;
2322         ir_node  *new_mem;
2323         ir_node  *new_node;
2324         ir_node  *new_op;
2325         ir_node  *mem_proj;
2326         int       commutative;
2327         ia32_address_mode_t  am;
2328         ia32_address_t      *addr = &am.addr;
2329         memset(&am, 0, sizeof(am));
2330
2331         assert(flags & match_immediate); /* there is no destam node without... */
2332         commutative = (flags & match_commutative) != 0;
2333
2334         if (use_dest_am(src_block, op1, mem, ptr, op2)) {
2335                 build_address(&am, op1, ia32_create_am_double_use);
2336                 new_op = create_immediate_or_transform(op2);
2337         } else if (commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
2338                 build_address(&am, op2, ia32_create_am_double_use);
2339                 new_op = create_immediate_or_transform(op1);
2340         } else {
2341                 return NULL;
2342         }
2343
2344         if (addr->base == NULL)
2345                 addr->base = noreg_GP;
2346         if (addr->index == NULL)
2347                 addr->index = noreg_GP;
2348         if (addr->mem == NULL)
2349                 addr->mem = nomem;
2350
2351         dbgi    = get_irn_dbg_info(node);
2352         block   = be_transform_node(src_block);
2353         new_mem = transform_AM_mem(block, am.am_node, mem, addr->mem);
2354
2355         if (get_mode_size_bits(mode) == 8) {
2356                 new_node = func8bit(dbgi, block, addr->base, addr->index, new_mem, new_op);
2357         } else {
2358                 new_node = func(dbgi, block, addr->base, addr->index, new_mem, new_op);
2359         }
2360         set_address(new_node, addr);
2361         set_ia32_op_type(new_node, ia32_AddrModeD);
2362         set_ia32_ls_mode(new_node, mode);
2363         SET_IA32_ORIG_NODE(new_node, node);
2364
2365         be_set_transformed_node(get_Proj_pred(am.mem_proj), new_node);
2366         mem_proj = be_transform_node(am.mem_proj);
2367         be_set_transformed_node(am.mem_proj, new_node);
2368         be_set_transformed_node(mem_proj, new_node);
2369
2370         return new_node;
2371 }
2372
2373 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
2374                              ir_node *ptr, ir_mode *mode,
2375                              construct_unop_dest_func *func)
2376 {
2377         ir_node  *src_block = get_nodes_block(node);
2378         ir_node  *block;
2379         dbg_info *dbgi;
2380         ir_node  *new_mem;
2381         ir_node  *new_node;
2382         ir_node  *mem_proj;
2383         ia32_address_mode_t  am;
2384         ia32_address_t *addr = &am.addr;
2385
2386         if (!use_dest_am(src_block, op, mem, ptr, NULL))
2387                 return NULL;
2388
2389         memset(&am, 0, sizeof(am));
2390         build_address(&am, op, ia32_create_am_double_use);
2391
2392         dbgi     = get_irn_dbg_info(node);
2393         block    = be_transform_node(src_block);
2394         new_mem  = transform_AM_mem(block, am.am_node, mem, addr->mem);
2395         new_node = func(dbgi, block, addr->base, addr->index, new_mem);
2396         set_address(new_node, addr);
2397         set_ia32_op_type(new_node, ia32_AddrModeD);
2398         set_ia32_ls_mode(new_node, mode);
2399         SET_IA32_ORIG_NODE(new_node, node);
2400
2401         be_set_transformed_node(get_Proj_pred(am.mem_proj), new_node);
2402         mem_proj = be_transform_node(am.mem_proj);
2403         be_set_transformed_node(am.mem_proj, new_node);
2404         be_set_transformed_node(mem_proj, new_node);
2405
2406         return new_node;
2407 }
2408
2409 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem)
2410 {
2411         ir_mode              *mode      = get_irn_mode(node);
2412         ir_node              *mux_true  = get_Mux_true(node);
2413         ir_node              *mux_false = get_Mux_false(node);
2414         ir_node              *cond;
2415         dbg_info             *dbgi;
2416         ir_node              *block;
2417         ir_node              *new_block;
2418         ir_node              *flags;
2419         ir_node              *new_node;
2420         bool                  negated;
2421         ia32_condition_code_t cc;
2422         ia32_address_t        addr;
2423
2424         if (get_mode_size_bits(mode) != 8)
2425                 return NULL;
2426
2427         if (is_Const_1(mux_true) && is_Const_0(mux_false)) {
2428                 negated = false;
2429         } else if (is_Const_0(mux_true) && is_Const_1(mux_false)) {
2430                 negated = true;
2431         } else {
2432                 return NULL;
2433         }
2434
2435         cond  = get_Mux_sel(node);
2436         flags = get_flags_node(cond, &cc);
2437         /* we can't handle the float special cases with SetM */
2438         if (cc & ia32_cc_additional_float_cases)
2439                 return NULL;
2440         if (negated)
2441                 cc = ia32_negate_condition_code(cc);
2442
2443         build_address_ptr(&addr, ptr, mem);
2444
2445         dbgi      = get_irn_dbg_info(node);
2446         block     = get_nodes_block(node);
2447         new_block = be_transform_node(block);
2448         new_node  = new_bd_ia32_SetccMem(dbgi, new_block, addr.base,
2449                                          addr.index, addr.mem, flags, cc);
2450         set_address(new_node, &addr);
2451         set_ia32_op_type(new_node, ia32_AddrModeD);
2452         set_ia32_ls_mode(new_node, mode);
2453         SET_IA32_ORIG_NODE(new_node, node);
2454
2455         return new_node;
2456 }
2457
2458 static ir_node *try_create_dest_am(ir_node *node)
2459 {
2460         ir_node  *val  = get_Store_value(node);
2461         ir_node  *mem  = get_Store_mem(node);
2462         ir_node  *ptr  = get_Store_ptr(node);
2463         ir_mode  *mode = get_irn_mode(val);
2464         unsigned  bits = get_mode_size_bits(mode);
2465         ir_node  *op1;
2466         ir_node  *op2;
2467         ir_node  *new_node;
2468
2469         /* handle only GP modes for now... */
2470         if (!ia32_mode_needs_gp_reg(mode))
2471                 return NULL;
2472
2473         for (;;) {
2474                 /* store must be the only user of the val node */
2475                 if (get_irn_n_edges(val) > 1)
2476                         return NULL;
2477                 /* skip pointless convs */
2478                 if (is_Conv(val)) {
2479                         ir_node *conv_op   = get_Conv_op(val);
2480                         ir_mode *pred_mode = get_irn_mode(conv_op);
2481                         if (!ia32_mode_needs_gp_reg(pred_mode))
2482                                 break;
2483                         if (pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2484                                 val = conv_op;
2485                                 continue;
2486                         }
2487                 }
2488                 break;
2489         }
2490
2491         /* value must be in the same block */
2492         if (get_nodes_block(node) != get_nodes_block(val))
2493                 return NULL;
2494
2495         switch (get_irn_opcode(val)) {
2496         case iro_Add:
2497                 op1      = get_Add_left(val);
2498                 op2      = get_Add_right(val);
2499                 if (ia32_cg_config.use_incdec) {
2500                         if (is_Const_1(op2)) {
2501                                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_IncMem);
2502                                 break;
2503                         } else if (is_Const_Minus_1(op2)) {
2504                                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_DecMem);
2505                                 break;
2506                         }
2507                 }
2508                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2509                                          new_bd_ia32_AddMem, new_bd_ia32_AddMem8Bit,
2510                                          match_commutative | match_immediate);
2511                 break;
2512         case iro_Sub:
2513                 op1      = get_Sub_left(val);
2514                 op2      = get_Sub_right(val);
2515                 if (is_Const(op2)) {
2516                         ir_fprintf(stderr, "Optimisation warning: not-normalized sub ,C found\n");
2517                 }
2518                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2519                                          new_bd_ia32_SubMem, new_bd_ia32_SubMem8Bit,
2520                                          match_immediate);
2521                 break;
2522         case iro_And:
2523                 op1      = get_And_left(val);
2524                 op2      = get_And_right(val);
2525                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2526                                          new_bd_ia32_AndMem, new_bd_ia32_AndMem8Bit,
2527                                          match_commutative | match_immediate);
2528                 break;
2529         case iro_Or:
2530                 op1      = get_Or_left(val);
2531                 op2      = get_Or_right(val);
2532                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2533                                          new_bd_ia32_OrMem, new_bd_ia32_OrMem8Bit,
2534                                          match_commutative | match_immediate);
2535                 break;
2536         case iro_Eor:
2537                 op1      = get_Eor_left(val);
2538                 op2      = get_Eor_right(val);
2539                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2540                                          new_bd_ia32_XorMem, new_bd_ia32_XorMem8Bit,
2541                                          match_commutative | match_immediate);
2542                 break;
2543         case iro_Shl:
2544                 op1      = get_Shl_left(val);
2545                 op2      = get_Shl_right(val);
2546                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2547                                          new_bd_ia32_ShlMem, new_bd_ia32_ShlMem,
2548                                          match_immediate);
2549                 break;
2550         case iro_Shr:
2551                 op1      = get_Shr_left(val);
2552                 op2      = get_Shr_right(val);
2553                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2554                                          new_bd_ia32_ShrMem, new_bd_ia32_ShrMem,
2555                                          match_immediate);
2556                 break;
2557         case iro_Shrs:
2558                 op1      = get_Shrs_left(val);
2559                 op2      = get_Shrs_right(val);
2560                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2561                                          new_bd_ia32_SarMem, new_bd_ia32_SarMem,
2562                                          match_immediate);
2563                 break;
2564         case iro_Rotl:
2565                 op1      = get_Rotl_left(val);
2566                 op2      = get_Rotl_right(val);
2567                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2568                                          new_bd_ia32_RolMem, new_bd_ia32_RolMem,
2569                                          match_immediate);
2570                 break;
2571         /* TODO: match ROR patterns... */
2572         case iro_Mux:
2573                 new_node = try_create_SetMem(val, ptr, mem);
2574                 break;
2575
2576         case iro_Minus:
2577                 op1      = get_Minus_op(val);
2578                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_NegMem);
2579                 break;
2580         case iro_Not:
2581                 /* should be lowered already */
2582                 assert(mode != mode_b);
2583                 op1      = get_Not_op(val);
2584                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_NotMem);
2585                 break;
2586         default:
2587                 return NULL;
2588         }
2589
2590         if (new_node != NULL) {
2591                 if (get_irn_pinned(new_node) != op_pin_state_pinned &&
2592                                 get_irn_pinned(node) == op_pin_state_pinned) {
2593                         set_irn_pinned(new_node, op_pin_state_pinned);
2594                 }
2595         }
2596
2597         return new_node;
2598 }
2599
2600 static bool possible_int_mode_for_fp(ir_mode *mode)
2601 {
2602         unsigned size;
2603
2604         if (!mode_is_signed(mode))
2605                 return false;
2606         size = get_mode_size_bits(mode);
2607         if (size != 16 && size != 32)
2608                 return false;
2609         return true;
2610 }
2611
2612 static int is_float_to_int_conv(const ir_node *node)
2613 {
2614         ir_mode  *mode = get_irn_mode(node);
2615         ir_node  *conv_op;
2616         ir_mode  *conv_mode;
2617
2618         if (!possible_int_mode_for_fp(mode))
2619                 return 0;
2620
2621         if (!is_Conv(node))
2622                 return 0;
2623         conv_op   = get_Conv_op(node);
2624         conv_mode = get_irn_mode(conv_op);
2625
2626         if (!mode_is_float(conv_mode))
2627                 return 0;
2628
2629         return 1;
2630 }
2631
2632 /**
2633  * Transform a Store(floatConst) into a sequence of
2634  * integer stores.
2635  *
2636  * @return the created ia32 Store node
2637  */
2638 static ir_node *gen_float_const_Store(ir_node *node, ir_node *cns)
2639 {
2640         ir_mode        *mode      = get_irn_mode(cns);
2641         unsigned        size      = get_mode_size_bytes(mode);
2642         ir_tarval      *tv        = get_Const_tarval(cns);
2643         ir_node        *block     = get_nodes_block(node);
2644         ir_node        *new_block = be_transform_node(block);
2645         ir_node        *ptr       = get_Store_ptr(node);
2646         ir_node        *mem       = get_Store_mem(node);
2647         dbg_info       *dbgi      = get_irn_dbg_info(node);
2648         int             ofs       = 0;
2649         int             i         = 0;
2650         int             throws_exception = ir_throws_exception(node);
2651         ir_node        *ins[4];
2652         ia32_address_t  addr;
2653
2654         build_address_ptr(&addr, ptr, mem);
2655
2656         do {
2657                 unsigned val;
2658                 unsigned delta;
2659                 ir_mode *mode;
2660                 if (size >= 4) {
2661                         val= get_tarval_sub_bits(tv, ofs)            |
2662                             (get_tarval_sub_bits(tv, ofs + 1) <<  8) |
2663                             (get_tarval_sub_bits(tv, ofs + 2) << 16) |
2664                             (get_tarval_sub_bits(tv, ofs + 3) << 24);
2665                         delta = 4;
2666                         mode  = mode_Iu;
2667                 } else if (size >= 2) {
2668                         val= get_tarval_sub_bits(tv, ofs)            |
2669                             (get_tarval_sub_bits(tv, ofs + 1) <<  8);
2670                         delta = 2;
2671                         mode  = mode_Hu;
2672                 } else {
2673                         panic("invalid size of Store float to mem (%+F)", node);
2674                 }
2675                 ir_graph *const irg = get_Block_irg(new_block);
2676                 ir_node  *const imm = ia32_create_Immediate(irg, NULL, 0, val);
2677
2678                 ir_node *new_node = new_bd_ia32_Store(dbgi, new_block, addr.base,
2679                         addr.index, addr.mem, imm);
2680                 ir_node *new_mem  = new_r_Proj(new_node, mode_M, pn_ia32_Store_M);
2681
2682                 ir_set_throws_exception(new_node, throws_exception);
2683                 set_irn_pinned(new_node, get_irn_pinned(node));
2684                 set_ia32_op_type(new_node, ia32_AddrModeD);
2685                 set_ia32_ls_mode(new_node, mode);
2686                 set_address(new_node, &addr);
2687                 SET_IA32_ORIG_NODE(new_node, node);
2688
2689                 assert(i < 4);
2690                 ins[i++] = new_mem;
2691
2692                 size -= delta;
2693                 ofs  += delta;
2694                 addr.offset += delta;
2695         } while (size != 0);
2696
2697         if (i > 1) {
2698                 return new_rd_Sync(dbgi, new_block, i, ins);
2699         } else {
2700                 return get_Proj_pred(ins[0]);
2701         }
2702 }
2703
2704 /**
2705  * Generate a vfist or vfisttp instruction.
2706  */
2707 static ir_node *gen_vfist(dbg_info *dbgi, ir_node *block, ir_node *base,
2708                           ir_node *index, ir_node *mem,  ir_node *val)
2709 {
2710         if (ia32_cg_config.use_fisttp) {
2711                 /* Note: fisttp ALWAYS pop the tos. We have to ensure here that the value is copied
2712                 if other users exists */
2713                 ir_node *vfisttp = new_bd_ia32_fisttp(dbgi, block, base, index, mem, val);
2714                 ir_node *value   = new_r_Proj(vfisttp, ia32_mode_E, pn_ia32_fisttp_res);
2715                 be_new_Keep(block, 1, &value);
2716
2717                 return vfisttp;
2718         } else {
2719                 ir_node *trunc_mode = ia32_new_Fpu_truncate(current_ir_graph);
2720
2721                 /* do a fist */
2722                 ir_node *vfist = new_bd_ia32_fist(dbgi, block, base, index, mem, val, trunc_mode);
2723                 return vfist;
2724         }
2725 }
2726
2727 /**
2728  * Transforms a general (no special case) Store.
2729  *
2730  * @return the created ia32 Store node
2731  */
2732 static ir_node *gen_general_Store(ir_node *node)
2733 {
2734         ir_node  *val       = get_Store_value(node);
2735         ir_mode  *mode      = get_irn_mode(val);
2736         ir_node  *block     = get_nodes_block(node);
2737         ir_node  *new_block = be_transform_node(block);
2738         ir_node  *ptr       = get_Store_ptr(node);
2739         ir_node  *mem       = get_Store_mem(node);
2740         dbg_info *dbgi      = get_irn_dbg_info(node);
2741         int       throws_exception = ir_throws_exception(node);
2742         ir_node  *new_val;
2743         ir_node  *new_node;
2744         ia32_address_t addr;
2745
2746         /* check for destination address mode */
2747         new_node = try_create_dest_am(node);
2748         if (new_node != NULL)
2749                 return new_node;
2750
2751         /* construct store address */
2752         memset(&addr, 0, sizeof(addr));
2753         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
2754
2755         if (addr.base == NULL) {
2756                 addr.base = noreg_GP;
2757         } else {
2758                 addr.base = be_transform_node(addr.base);
2759         }
2760
2761         if (addr.index == NULL) {
2762                 addr.index = noreg_GP;
2763         } else {
2764                 addr.index = be_transform_node(addr.index);
2765         }
2766         addr.mem = be_transform_node(mem);
2767
2768         if (mode_is_float(mode)) {
2769                 if (ia32_cg_config.use_sse2) {
2770                         new_val  = be_transform_node(val);
2771                         new_node = new_bd_ia32_xStore(dbgi, new_block, addr.base,
2772                                                       addr.index, addr.mem, new_val);
2773                 } else {
2774                         val      = ia32_skip_float_downconv(val);
2775                         new_val  = be_transform_node(val);
2776                         new_node = new_bd_ia32_fst(dbgi, new_block, addr.base,
2777                                                     addr.index, addr.mem, new_val, mode);
2778                 }
2779         } else if (!ia32_cg_config.use_sse2 && is_float_to_int_conv(val)) {
2780                 val      = get_Conv_op(val);
2781                 new_val  = be_transform_node(val);
2782                 new_node = gen_vfist(dbgi, new_block, addr.base, addr.index, addr.mem, new_val);
2783         } else {
2784                 unsigned dest_bits = get_mode_size_bits(mode);
2785                 while (is_downconv(val)
2786                        && get_mode_size_bits(get_irn_mode(val)) >= dest_bits) {
2787                     val = get_Conv_op(val);
2788                 }
2789                 new_val = create_immediate_or_transform(val);
2790                 assert(mode != mode_b);
2791
2792                 if (dest_bits == 8) {
2793                         new_node = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
2794                                                          addr.index, addr.mem, new_val);
2795                 } else {
2796                         new_node = new_bd_ia32_Store(dbgi, new_block, addr.base,
2797                                                      addr.index, addr.mem, new_val);
2798                 }
2799         }
2800         ir_set_throws_exception(new_node, throws_exception);
2801
2802         set_irn_pinned(new_node, get_irn_pinned(node));
2803         set_ia32_op_type(new_node, ia32_AddrModeD);
2804         set_ia32_ls_mode(new_node, mode);
2805
2806         set_address(new_node, &addr);
2807         SET_IA32_ORIG_NODE(new_node, node);
2808
2809         return new_node;
2810 }
2811
2812 /**
2813  * Transforms a Store.
2814  *
2815  * @return the created ia32 Store node
2816  */
2817 static ir_node *gen_Store(ir_node *node)
2818 {
2819         ir_node *val  = get_Store_value(node);
2820         ir_mode *mode = get_irn_mode(val);
2821
2822         if (mode_is_float(mode) && is_Const(val)) {
2823                 /* We can transform every floating const store
2824                    into a sequence of integer stores.
2825                    If the constant is already in a register,
2826                    it would be better to use it, but we don't
2827                    have this information here. */
2828                 return gen_float_const_Store(node, val);
2829         }
2830         return gen_general_Store(node);
2831 }
2832
2833 /**
2834  * Transforms a Switch.
2835  *
2836  * @return the created ia32 SwitchJmp node
2837  */
2838 static ir_node *gen_Switch(ir_node *node)
2839 {
2840         dbg_info              *dbgi     = get_irn_dbg_info(node);
2841         ir_graph              *irg      = get_irn_irg(node);
2842         ir_node               *block    = be_transform_node(get_nodes_block(node));
2843         ir_node               *sel      = get_Switch_selector(node);
2844         ir_node               *new_sel  = be_transform_node(sel);
2845         ir_mode               *sel_mode = get_irn_mode(sel);
2846         const ir_switch_table *table    = get_Switch_table(node);
2847         unsigned               n_outs   = get_Switch_n_outs(node);
2848         ir_node               *new_node;
2849         ir_entity             *entity;
2850
2851         assert(get_mode_size_bits(sel_mode) <= 32);
2852         assert(!mode_is_float(sel_mode));
2853         sel = ia32_skip_sameconv(sel);
2854         if (get_mode_size_bits(sel_mode) < 32)
2855                 new_sel = transform_upconv(sel, node);
2856
2857         entity = new_entity(NULL, id_unique("TBL%u"), get_unknown_type());
2858         set_entity_visibility(entity, ir_visibility_private);
2859         add_entity_linkage(entity, IR_LINKAGE_CONSTANT);
2860
2861         table = ir_switch_table_duplicate(irg, table);
2862
2863         new_node = new_bd_ia32_SwitchJmp(dbgi, block, noreg_GP, new_sel, n_outs, table);
2864         set_ia32_am_scale(new_node, 2);
2865         set_ia32_am_sc(new_node, entity);
2866         set_ia32_op_type(new_node, ia32_AddrModeS);
2867         set_ia32_ls_mode(new_node, mode_Iu);
2868         SET_IA32_ORIG_NODE(new_node, node);
2869         // FIXME This seems wrong. GCC uses PIC for switch on OS X.
2870         get_ia32_attr(new_node)->data.am_sc_no_pic_adjust = true;
2871
2872         return new_node;
2873 }
2874
2875 /**
2876  * Transform a Cond node.
2877  */
2878 static ir_node *gen_Cond(ir_node *node)
2879 {
2880         ir_node              *block     = get_nodes_block(node);
2881         ir_node              *new_block = be_transform_node(block);
2882         dbg_info             *dbgi      = get_irn_dbg_info(node);
2883         ir_node              *sel       = get_Cond_selector(node);
2884         ir_node              *flags     = NULL;
2885         ir_node              *new_node;
2886         ia32_condition_code_t cc;
2887
2888         /* we get flags from a Cmp */
2889         flags = get_flags_node(sel, &cc);
2890
2891         new_node = new_bd_ia32_Jcc(dbgi, new_block, flags, cc);
2892         SET_IA32_ORIG_NODE(new_node, node);
2893
2894         return new_node;
2895 }
2896
2897 /**
2898  * Transform a be_Copy.
2899  */
2900 static ir_node *gen_be_Copy(ir_node *node)
2901 {
2902         ir_node *new_node = be_duplicate_node(node);
2903         ir_mode *mode     = get_irn_mode(new_node);
2904
2905         if (ia32_mode_needs_gp_reg(mode)) {
2906                 set_irn_mode(new_node, mode_Iu);
2907         }
2908
2909         return new_node;
2910 }
2911
2912 static ir_node *create_Fucom(ir_node *node)
2913 {
2914         dbg_info *dbgi      = get_irn_dbg_info(node);
2915         ir_node  *block     = get_nodes_block(node);
2916         ir_node  *new_block = be_transform_node(block);
2917         ir_node  *left      = get_Cmp_left(node);
2918         ir_node  *new_left  = be_transform_node(left);
2919         ir_node  *right     = get_Cmp_right(node);
2920         ir_mode  *cmp_mode  = get_irn_mode(left);
2921         ir_node  *new_right;
2922         ir_node  *new_node;
2923         check_x87_floatmode(cmp_mode);
2924
2925         if (ia32_cg_config.use_fucomi) {
2926                 new_right = be_transform_node(right);
2927                 new_node  = new_bd_ia32_Fucomi(dbgi, new_block, new_left,
2928                                                 new_right, 0);
2929                 set_ia32_commutative(new_node);
2930                 SET_IA32_ORIG_NODE(new_node, node);
2931         } else {
2932                 if (is_Const_0(right)) {
2933                         new_node = new_bd_ia32_FtstFnstsw(dbgi, new_block, new_left, 0);
2934                 } else {
2935                         new_right = be_transform_node(right);
2936                         new_node  = new_bd_ia32_FucomFnstsw(dbgi, new_block, new_left, new_right, 0);
2937                         set_ia32_commutative(new_node);
2938                 }
2939
2940                 SET_IA32_ORIG_NODE(new_node, node);
2941
2942                 new_node = new_bd_ia32_Sahf(dbgi, new_block, new_node);
2943                 SET_IA32_ORIG_NODE(new_node, node);
2944         }
2945
2946         return new_node;
2947 }
2948
2949 static ir_node *create_Ucomi(ir_node *node)
2950 {
2951         dbg_info *dbgi      = get_irn_dbg_info(node);
2952         ir_node  *src_block = get_nodes_block(node);
2953         ir_node  *new_block = be_transform_node(src_block);
2954         ir_node  *left      = get_Cmp_left(node);
2955         ir_node  *right     = get_Cmp_right(node);
2956         ir_node  *new_node;
2957         ia32_address_mode_t  am;
2958         ia32_address_t      *addr = &am.addr;
2959
2960         match_arguments(&am, src_block, left, right, NULL,
2961                         match_commutative | match_am);
2962
2963         new_node = new_bd_ia32_Ucomi(dbgi, new_block, addr->base, addr->index,
2964                                      addr->mem, am.new_op1, am.new_op2,
2965                                      am.ins_permuted);
2966         set_am_attributes(new_node, &am);
2967
2968         SET_IA32_ORIG_NODE(new_node, node);
2969
2970         new_node = fix_mem_proj(new_node, &am);
2971
2972         return new_node;
2973 }
2974
2975 static bool ia32_mux_upper_bits_clean(const ir_node *node, ir_mode *mode)
2976 {
2977         ir_node *mux_true  = get_Mux_true(node);
2978         ir_node *mux_false = get_Mux_false(node);
2979         ir_mode *mux_mode  = get_irn_mode(node);
2980         /* mux nodes which get transformed to the set instruction are not clean */
2981         if (is_Const(mux_true) && is_Const(mux_false)
2982                 && get_mode_size_bits(mux_mode) == 8) {
2983                 return false;
2984         }
2985         return be_upper_bits_clean(mux_true, mode)
2986                 && be_upper_bits_clean(mux_false, mode);
2987 }
2988
2989 /**
2990  * Generate code for a Cmp.
2991  */
2992 static ir_node *gen_Cmp(ir_node *node)
2993 {
2994         dbg_info *dbgi      = get_irn_dbg_info(node);
2995         ir_node  *block     = get_nodes_block(node);
2996         ir_node  *new_block = be_transform_node(block);
2997         ir_node  *left      = get_Cmp_left(node);
2998         ir_node  *right     = get_Cmp_right(node);
2999         ir_mode  *cmp_mode  = get_irn_mode(left);
3000         ir_node  *new_node;
3001         ia32_address_mode_t  am;
3002         ia32_address_t      *addr = &am.addr;
3003
3004         if (mode_is_float(cmp_mode)) {
3005                 if (ia32_cg_config.use_sse2) {
3006                         return create_Ucomi(node);
3007                 } else {
3008                         return create_Fucom(node);
3009                 }
3010         }
3011
3012         assert(ia32_mode_needs_gp_reg(cmp_mode));
3013
3014         /* Prefer the Test instruction, when encountering (x & y) ==/!= 0 */
3015         if (is_Const_0(right)          &&
3016             is_And(left)               &&
3017             get_irn_n_edges(left) == 1) {
3018                 /* Test(and_left, and_right) */
3019                 ir_node *and_left  = get_And_left(left);
3020                 ir_node *and_right = get_And_right(left);
3021
3022                 /* matze: code here used mode instead of cmd_mode, I think it is always
3023                  * the same as cmp_mode, but I leave this here to see if this is really
3024                  * true...
3025                  */
3026                 assert(get_irn_mode(and_left) == cmp_mode);
3027
3028                 match_arguments(&am, block, and_left, and_right, NULL,
3029                                 match_commutative |
3030                                 match_am | match_8bit_am | match_16bit_am |
3031                                 match_am_and_immediates | match_immediate);
3032
3033                 /* use 32bit compare mode if possible since the opcode is smaller */
3034                 if (am.op_type == ia32_Normal &&
3035                         be_upper_bits_clean(and_left, cmp_mode) &&
3036                     be_upper_bits_clean(and_right, cmp_mode)) {
3037                         cmp_mode = mode_is_signed(cmp_mode) ? mode_Is : mode_Iu;
3038                 }
3039
3040                 new_node = get_mode_size_bits(cmp_mode) == 8
3041                         ? new_bd_ia32_Test_8bit(dbgi, new_block, addr->base, addr->index, addr->mem, am.new_op1, am.new_op2, am.ins_permuted)
3042                         : new_bd_ia32_Test     (dbgi, new_block, addr->base, addr->index, addr->mem, am.new_op1, am.new_op2, am.ins_permuted);
3043         } else {
3044                 /* Cmp(left, right) */
3045                 match_arguments(&am, block, left, right, NULL,
3046                                 match_commutative |
3047                                 match_am | match_8bit_am | match_16bit_am |
3048                                 match_am_and_immediates | match_immediate);
3049                 /* use 32bit compare mode if possible since the opcode is smaller */
3050                 if (am.op_type == ia32_Normal &&
3051                         be_upper_bits_clean(left, cmp_mode) &&
3052                     be_upper_bits_clean(right, cmp_mode)) {
3053                         cmp_mode = mode_is_signed(cmp_mode) ? mode_Is : mode_Iu;
3054                 }
3055
3056                 if (get_mode_size_bits(cmp_mode) == 8) {
3057                         new_node = new_bd_ia32_Cmp8Bit(dbgi, new_block, addr->base,
3058                                                        addr->index, addr->mem, am.new_op1,
3059                                                        am.new_op2, am.ins_permuted);
3060                 } else {
3061                         new_node = new_bd_ia32_Cmp(dbgi, new_block, addr->base, addr->index,
3062                                                    addr->mem, am.new_op1, am.new_op2,
3063                                                    am.ins_permuted);
3064                 }
3065         }
3066         set_am_attributes(new_node, &am);
3067         set_ia32_ls_mode(new_node, cmp_mode);
3068
3069         SET_IA32_ORIG_NODE(new_node, node);
3070
3071         new_node = fix_mem_proj(new_node, &am);
3072
3073         return new_node;
3074 }
3075
3076 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
3077                             ia32_condition_code_t cc)
3078 {
3079         dbg_info            *dbgi          = get_irn_dbg_info(node);
3080         ir_node             *block         = get_nodes_block(node);
3081         ir_node             *new_block     = be_transform_node(block);
3082         ir_node             *val_true      = get_Mux_true(node);
3083         ir_node             *val_false     = get_Mux_false(node);
3084         ir_node             *new_node;
3085         ia32_address_mode_t  am;
3086         ia32_address_t      *addr;
3087
3088         assert(ia32_cg_config.use_cmov);
3089         assert(ia32_mode_needs_gp_reg(get_irn_mode(val_true)));
3090
3091         addr = &am.addr;
3092
3093         match_arguments(&am, block, val_false, val_true, flags,
3094                         match_commutative | match_am | match_16bit_am | match_mode_neutral);
3095
3096         if (am.ins_permuted)
3097                 cc = ia32_negate_condition_code(cc);
3098
3099         new_node = new_bd_ia32_CMovcc(dbgi, new_block, addr->base, addr->index,
3100                                       addr->mem, am.new_op1, am.new_op2, new_flags,
3101                                       cc);
3102         set_am_attributes(new_node, &am);
3103
3104         SET_IA32_ORIG_NODE(new_node, node);
3105
3106         new_node = fix_mem_proj(new_node, &am);
3107
3108         return new_node;
3109 }
3110
3111 /**
3112  * Creates a ia32 Setcc instruction.
3113  */
3114 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
3115                                  ir_node *flags, ia32_condition_code_t cc,
3116                                  ir_node *orig_node)
3117 {
3118         ir_mode *mode  = get_irn_mode(orig_node);
3119         ir_node *new_node;
3120
3121         new_node = new_bd_ia32_Setcc(dbgi, new_block, flags, cc);
3122         SET_IA32_ORIG_NODE(new_node, orig_node);
3123
3124         /* we might need to conv the result up */
3125         if (get_mode_size_bits(mode) > 8) {
3126                 new_node = new_bd_ia32_Conv_I2I8Bit(dbgi, new_block, noreg_GP, noreg_GP,
3127                                                     nomem, new_node, mode_Bu);
3128                 SET_IA32_ORIG_NODE(new_node, orig_node);
3129         }
3130
3131         return new_node;
3132 }
3133
3134 /**
3135  * Create instruction for an unsigned Difference or Zero.
3136  */
3137 static ir_node *create_doz(ir_node *psi, ir_node *a, ir_node *b)
3138 {
3139         ir_mode *mode  = get_irn_mode(psi);
3140         ir_node *new_node;
3141         ir_node *sub;
3142         ir_node *sbb;
3143         ir_node *notn;
3144         ir_node *eflags;
3145         ir_node *block;
3146
3147         dbg_info *dbgi;
3148
3149         new_node = gen_binop(psi, a, b, new_bd_ia32_Sub,
3150                 match_mode_neutral | match_am | match_immediate | match_two_users);
3151
3152         block = get_nodes_block(new_node);
3153
3154         if (is_Proj(new_node)) {
3155                 sub = get_Proj_pred(new_node);
3156         } else {
3157                 sub = new_node;
3158                 set_irn_mode(sub, mode_T);
3159                 new_node = new_rd_Proj(NULL, sub, mode, pn_ia32_res);
3160         }
3161         assert(is_ia32_Sub(sub));
3162         eflags = new_rd_Proj(NULL, sub, mode_Iu, pn_ia32_Sub_flags);
3163
3164         dbgi = get_irn_dbg_info(psi);
3165         sbb  = new_bd_ia32_Sbb0(dbgi, block, eflags);
3166         set_ia32_ls_mode(sbb, mode_Iu);
3167         notn = new_bd_ia32_Not(dbgi, block, sbb);
3168
3169         new_node = new_bd_ia32_And(dbgi, block, noreg_GP, noreg_GP, nomem, new_node, notn);
3170         set_ia32_ls_mode(new_node, mode_Iu);
3171         set_ia32_commutative(new_node);
3172         return new_node;
3173 }
3174
3175 /**
3176  * Create an const array of two float consts.
3177  *
3178  * @param c0        the first constant
3179  * @param c1        the second constant
3180  * @param new_mode  IN/OUT for the mode of the constants, if NULL
3181  *                  smallest possible mode will be used
3182  */
3183 static ir_entity *ia32_create_const_array(ir_node *c0, ir_node *c1, ir_mode **new_mode)
3184 {
3185         ir_entity        *ent;
3186         ir_mode          *mode = *new_mode;
3187         ir_type          *tp;
3188         ir_initializer_t *initializer;
3189         ir_tarval        *tv0 = get_Const_tarval(c0);
3190         ir_tarval        *tv1 = get_Const_tarval(c1);
3191
3192         if (mode == NULL) {
3193                 /* detect the best mode for the constants */
3194                 mode = get_tarval_mode(tv0);
3195
3196                 if (mode != mode_F) {
3197                         if (tarval_ieee754_can_conv_lossless(tv0, mode_F) &&
3198                             tarval_ieee754_can_conv_lossless(tv1, mode_F)) {
3199                                 mode = mode_F;
3200                                 tv0 = tarval_convert_to(tv0, mode);
3201                                 tv1 = tarval_convert_to(tv1, mode);
3202                         } else if (mode != mode_D) {
3203                                 if (tarval_ieee754_can_conv_lossless(tv0, mode_D) &&
3204                                     tarval_ieee754_can_conv_lossless(tv1, mode_D)) {
3205                                         mode = mode_D;
3206                                         tv0 = tarval_convert_to(tv0, mode);
3207                                         tv1 = tarval_convert_to(tv1, mode);
3208                                 }
3209                         }
3210                 }
3211
3212         }
3213
3214         tp = ia32_get_prim_type(mode);
3215         tp = ia32_create_float_array(tp);
3216
3217         ent = new_entity(get_glob_type(), id_unique("C%u"), tp);
3218
3219         set_entity_ld_ident(ent, get_entity_ident(ent));
3220         set_entity_visibility(ent, ir_visibility_private);
3221         add_entity_linkage(ent, IR_LINKAGE_CONSTANT);
3222
3223         initializer = create_initializer_compound(2);
3224
3225         set_initializer_compound_value(initializer, 0, create_initializer_tarval(tv0));
3226         set_initializer_compound_value(initializer, 1, create_initializer_tarval(tv1));
3227
3228         set_entity_initializer(ent, initializer);
3229
3230         *new_mode = mode;
3231         return ent;
3232 }
3233
3234 /**
3235  * Possible transformations for creating a Setcc.
3236  */
3237 enum setcc_transform_insn {
3238         SETCC_TR_ADD,
3239         SETCC_TR_ADDxx,
3240         SETCC_TR_LEA,
3241         SETCC_TR_LEAxx,
3242         SETCC_TR_SHL,
3243         SETCC_TR_NEG,
3244         SETCC_TR_NOT,
3245         SETCC_TR_AND,
3246         SETCC_TR_SET,
3247 };
3248
3249 typedef struct setcc_transform {
3250         unsigned              num_steps;
3251         ia32_condition_code_t cc;
3252         struct {
3253                 enum setcc_transform_insn  transform;
3254                 long val;
3255                 int  scale;
3256         } steps[4];
3257 } setcc_transform_t;
3258
3259 /**
3260  * Setcc can only handle 0 and 1 result.
3261  * Find a transformation that creates 0 and 1 from
3262  * tv_t and tv_f.
3263  */
3264 static void find_const_transform(ia32_condition_code_t cc,
3265                                  ir_tarval *t, ir_tarval *f,
3266                                  setcc_transform_t *res)
3267 {
3268         unsigned step = 0;
3269
3270         res->num_steps = 0;
3271
3272         if (tarval_is_null(t)) {
3273                 ir_tarval *tmp = t;
3274                 t = f;
3275                 f = tmp;
3276                 cc = ia32_negate_condition_code(cc);
3277         } else if (tarval_cmp(t, f) == ir_relation_less) {
3278                 // now, t is the bigger one
3279                 ir_tarval *tmp = t;
3280                 t = f;
3281                 f = tmp;
3282                 cc = ia32_negate_condition_code(cc);
3283         }
3284         res->cc = cc;
3285
3286         if (! tarval_is_null(f)) {
3287                 ir_tarval *t_sub = tarval_sub(t, f, NULL);
3288
3289                 t = t_sub;
3290                 res->steps[step].transform = SETCC_TR_ADD;
3291
3292                 if (t == tarval_bad)
3293                         panic("constant subtract failed");
3294                 if (! tarval_is_long(f))
3295                         panic("tarval is not long");
3296
3297                 res->steps[step].val = get_tarval_long(f);
3298                 ++step;
3299                 f = tarval_sub(f, f, NULL);
3300                 assert(tarval_is_null(f));
3301         }
3302
3303         if (tarval_is_one(t)) {
3304                 res->steps[step].transform = SETCC_TR_SET;
3305                 res->num_steps = ++step;
3306                 return;
3307         }
3308
3309         if (tarval_is_minus_one(t)) {
3310                 res->steps[step].transform = SETCC_TR_NEG;
3311                 ++step;
3312                 res->steps[step].transform = SETCC_TR_SET;
3313                 res->num_steps = ++step;
3314                 return;
3315         }
3316         if (tarval_is_long(t)) {
3317                 long v = get_tarval_long(t);
3318
3319                 res->steps[step].val = 0;
3320                 switch (v) {
3321                 case 9:
3322                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3323                                 --step;
3324                         res->steps[step].transform = SETCC_TR_LEAxx;
3325                         res->steps[step].scale     = 3; /* (a << 3) + a */
3326                         break;
3327                 case 8:
3328                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3329                                 --step;
3330                         res->steps[step].transform = res->steps[step].val == 0 ? SETCC_TR_SHL : SETCC_TR_LEA;
3331                         res->steps[step].scale     = 3; /* (a << 3) */
3332                         break;
3333                 case 5:
3334                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3335                                 --step;
3336                         res->steps[step].transform = SETCC_TR_LEAxx;
3337                         res->steps[step].scale     = 2; /* (a << 2) + a */
3338                         break;
3339                 case 4:
3340                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3341                                 --step;
3342                         res->steps[step].transform = res->steps[step].val == 0 ? SETCC_TR_SHL : SETCC_TR_LEA;
3343                         res->steps[step].scale     = 2; /* (a << 2) */
3344                         break;
3345                 case 3:
3346                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3347                                 --step;
3348                         res->steps[step].transform = SETCC_TR_LEAxx;
3349                         res->steps[step].scale     = 1; /* (a << 1) + a */
3350                         break;
3351                 case 2:
3352                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3353                                 --step;
3354                         res->steps[step].transform = res->steps[step].val == 0 ? SETCC_TR_SHL : SETCC_TR_LEA;
3355                         res->steps[step].scale     = 1; /* (a << 1) */
3356                         break;
3357                 case 1:
3358                         res->num_steps = step;
3359                         return;
3360                 default:
3361                         if (! tarval_is_single_bit(t)) {
3362                                 res->steps[step].transform = SETCC_TR_AND;
3363                                 res->steps[step].val       = v;
3364                                 ++step;
3365                                 res->steps[step].transform = SETCC_TR_NEG;
3366                         } else {
3367                                 int val = get_tarval_lowest_bit(t);
3368                                 assert(val >= 0);
3369
3370                                 res->steps[step].transform = SETCC_TR_SHL;
3371                                 res->steps[step].scale     = val;
3372                         }
3373                 }
3374                 ++step;
3375                 res->steps[step].transform = SETCC_TR_SET;
3376                 res->num_steps = ++step;
3377                 return;
3378         }
3379         panic("tarval is not long");
3380 }
3381
3382 /**
3383  * Transforms a Mux node into some code sequence.
3384  *
3385  * @return The transformed node.
3386  */
3387 static ir_node *gen_Mux(ir_node *node)
3388 {
3389         dbg_info             *dbgi      = get_irn_dbg_info(node);
3390         ir_node              *block     = get_nodes_block(node);
3391         ir_node              *new_block = be_transform_node(block);
3392         ir_node              *mux_true  = get_Mux_true(node);
3393         ir_node              *mux_false = get_Mux_false(node);
3394         ir_node              *sel       = get_Mux_sel(node);
3395         ir_mode              *mode      = get_irn_mode(node);
3396         ir_node              *flags;
3397         ir_node              *new_node;
3398         int                   is_abs;
3399         ia32_condition_code_t cc;
3400
3401         assert(get_irn_mode(sel) == mode_b);
3402
3403         is_abs = ir_mux_is_abs(sel, mux_false, mux_true);
3404         if (is_abs != 0) {
3405                 if (ia32_mode_needs_gp_reg(mode)) {
3406                         ir_fprintf(stderr, "Optimisation warning: Integer abs %+F not transformed\n",
3407                                    node);
3408                 } else {
3409                         ir_node *op = ir_get_abs_op(sel, mux_false, mux_true);
3410                         return create_float_abs(dbgi, block, op, is_abs < 0, node);
3411                 }
3412         }
3413
3414         /* Note: a Mux node uses a Load two times IFF it's used in the compare AND in the result */
3415         if (mode_is_float(mode)) {
3416                 ir_node    *cmp_left  = get_Cmp_left(sel);
3417                 ir_node    *cmp_right = get_Cmp_right(sel);
3418                 ir_relation relation  = get_Cmp_relation(sel);
3419
3420                 if (ia32_cg_config.use_sse2) {
3421                         if (relation == ir_relation_less || relation == ir_relation_less_equal) {
3422                                 if (cmp_left == mux_true && cmp_right == mux_false) {
3423                                         /* Mux(a <= b, a, b) => MIN */
3424                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMin,
3425                                          match_commutative | match_am | match_two_users);
3426                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
3427                                         /* Mux(a <= b, b, a) => MAX */
3428                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMax,
3429                                          match_commutative | match_am | match_two_users);
3430                                 }
3431                         } else if (relation == ir_relation_greater || relation == ir_relation_greater_equal) {
3432                                 if (cmp_left == mux_true && cmp_right == mux_false) {
3433                                         /* Mux(a >= b, a, b) => MAX */
3434                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMax,
3435                                          match_commutative | match_am | match_two_users);
3436                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
3437                                         /* Mux(a >= b, b, a) => MIN */
3438                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMin,
3439                                          match_commutative | match_am | match_two_users);
3440                                 }
3441                         }
3442                 }
3443
3444                 if (is_Const(mux_true) && is_Const(mux_false)) {
3445                         ia32_address_mode_t am;
3446                         ir_node             *load;
3447                         ir_mode             *new_mode;
3448                         unsigned            scale;
3449
3450                         flags    = get_flags_node(sel, &cc);
3451                         new_node = create_set_32bit(dbgi, new_block, flags, cc, node);
3452
3453                         if (ia32_cg_config.use_sse2) {
3454                                 /* cannot load from different mode on SSE */
3455                                 new_mode = mode;
3456                         } else {
3457                                 /* x87 can load any mode */
3458                                 new_mode = NULL;
3459                         }
3460
3461                         am.addr.symconst_ent = ia32_create_const_array(mux_false, mux_true, &new_mode);
3462
3463                         if (new_mode == mode_F) {
3464                                 scale = 2;
3465                         } else if (new_mode == mode_D) {
3466                                 scale = 3;
3467                         } else if (new_mode == ia32_mode_E) {
3468                                 /* arg, shift 16 NOT supported */
3469                                 scale = 3;
3470                                 new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3471                         } else {
3472                                 panic("Unsupported constant size");
3473                         }
3474
3475                         am.ls_mode            = new_mode;
3476                         am.addr.base          = get_symconst_base();
3477                         am.addr.index         = new_node;
3478                         am.addr.mem           = nomem;
3479                         am.addr.offset        = 0;
3480                         am.addr.scale         = scale;
3481                         am.addr.use_frame     = 0;
3482                         am.addr.tls_segment   = false;
3483                         am.addr.frame_entity  = NULL;
3484                         am.addr.symconst_sign = 0;
3485                         am.mem_proj           = am.addr.mem;
3486                         am.op_type            = ia32_AddrModeS;
3487                         am.new_op1            = NULL;
3488                         am.new_op2            = NULL;
3489                         am.pinned             = op_pin_state_floats;
3490                         am.commutative        = 1;
3491                         am.ins_permuted       = false;
3492
3493                         if (ia32_cg_config.use_sse2)
3494                                 load = new_bd_ia32_xLoad(dbgi, block, am.addr.base, am.addr.index, am.addr.mem, new_mode);
3495                         else
3496                                 load = new_bd_ia32_fld(dbgi, block, am.addr.base, am.addr.index, am.addr.mem, new_mode);
3497                         set_am_attributes(load, &am);
3498
3499                         return new_rd_Proj(NULL, load, mode_fp, pn_ia32_res);
3500                 }
3501                 panic("cannot transform floating point Mux");
3502
3503         } else {
3504                 assert(ia32_mode_needs_gp_reg(mode));
3505
3506                 if (is_Cmp(sel)) {
3507                         ir_node    *cmp_left  = get_Cmp_left(sel);
3508                         ir_node    *cmp_right = get_Cmp_right(sel);
3509                         ir_relation relation  = get_Cmp_relation(sel);
3510                         ir_node    *val_true  = mux_true;
3511                         ir_node    *val_false = mux_false;
3512
3513                         if (is_Const(val_true) && is_Const_null(val_true)) {
3514                                 ir_node *tmp = val_false;
3515                                 val_false = val_true;
3516                                 val_true  = tmp;
3517                                 relation  = get_negated_relation(relation);
3518                         }
3519                         if (is_Const_0(val_false) && is_Sub(val_true)) {
3520                                 if ((relation & ir_relation_greater)
3521                                         && get_Sub_left(val_true) == cmp_left
3522                                         && get_Sub_right(val_true) == cmp_right) {
3523                                         return create_doz(node, cmp_left, cmp_right);
3524                                 }
3525                                 if ((relation & ir_relation_less)
3526                                         && get_Sub_left(val_true) == cmp_right
3527                                         && get_Sub_right(val_true) == cmp_left) {
3528                                         return create_doz(node, cmp_right, cmp_left);
3529                                 }
3530                         }
3531                 }
3532
3533                 flags = get_flags_node(sel, &cc);
3534
3535                 if (is_Const(mux_true) && is_Const(mux_false)) {
3536                         /* both are const, good */
3537                         ir_tarval *tv_true  = get_Const_tarval(mux_true);
3538                         ir_tarval *tv_false = get_Const_tarval(mux_false);
3539                         setcc_transform_t res;
3540                         int step;
3541
3542                         find_const_transform(cc, tv_true, tv_false, &res);
3543                         new_node = node;
3544                         for (step = (int)res.num_steps - 1; step >= 0; --step) {
3545                                 ir_node *imm;
3546
3547                                 switch (res.steps[step].transform) {
3548                                 case SETCC_TR_ADD:
3549                                         new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, noreg_GP);
3550                                         add_ia32_am_offs_int(new_node, res.steps[step].val);
3551                                         break;
3552                                 case SETCC_TR_ADDxx:
3553                                         new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3554                                         break;
3555                                 case SETCC_TR_LEA:
3556                                         new_node = new_bd_ia32_Lea(dbgi, new_block, noreg_GP, new_node);
3557                                         set_ia32_am_scale(new_node, res.steps[step].scale);
3558                                         set_ia32_am_offs_int(new_node, res.steps[step].val);
3559                                         break;
3560                                 case SETCC_TR_LEAxx:
3561                                         new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3562                                         set_ia32_am_scale(new_node, res.steps[step].scale);
3563                                         set_ia32_am_offs_int(new_node, res.steps[step].val);
3564                                         break;
3565                                 case SETCC_TR_SHL:
3566                                         imm = ia32_immediate_from_long(res.steps[step].scale);
3567                                         new_node = new_bd_ia32_Shl(dbgi, new_block, new_node, imm);
3568                                         break;
3569                                 case SETCC_TR_NEG:
3570                                         new_node = new_bd_ia32_Neg(dbgi, new_block, new_node);
3571                                         break;
3572                                 case SETCC_TR_NOT:
3573                                         new_node = new_bd_ia32_Not(dbgi, new_block, new_node);
3574                                         break;
3575                                 case SETCC_TR_AND:
3576                                         imm = ia32_immediate_from_long(res.steps[step].val);
3577                                         new_node = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, new_node, imm);
3578                                         break;
3579                                 case SETCC_TR_SET:
3580                                         new_node = create_set_32bit(dbgi, new_block, flags, res.cc, node);
3581                                         break;
3582                                 default:
3583                                         panic("unknown setcc transform");
3584                                 }
3585                         }
3586                 } else {
3587                         new_node = create_CMov(node, sel, flags, cc);
3588                 }
3589                 return new_node;
3590         }
3591 }
3592
3593 /**
3594  * Create a conversion from x87 state register to general purpose.
3595  */
3596 static ir_node *gen_x87_fp_to_gp(ir_node *node)
3597 {
3598         ir_node         *block      = be_transform_node(get_nodes_block(node));
3599         ir_node         *op         = get_Conv_op(node);
3600         ir_node         *new_op     = be_transform_node(op);
3601         ir_graph        *irg        = current_ir_graph;
3602         dbg_info        *dbgi       = get_irn_dbg_info(node);
3603         ir_mode         *mode       = get_irn_mode(node);
3604         ir_node         *frame      = get_irg_frame(irg);
3605         ir_node         *fist, *load, *mem;
3606
3607         fist = gen_vfist(dbgi, block, frame, noreg_GP, nomem, new_op);
3608         set_irn_pinned(fist, op_pin_state_floats);
3609         set_ia32_use_frame(fist);
3610         set_ia32_op_type(fist, ia32_AddrModeD);
3611
3612         assert((long)pn_ia32_fist_M == (long) pn_ia32_fisttp_M);
3613         mem = new_r_Proj(fist, mode_M, pn_ia32_fist_M);
3614
3615         assert(get_mode_size_bits(mode) <= 32);
3616         /* exception we can only store signed 32 bit integers, so for unsigned
3617            we store a 64bit (signed) integer and load the lower bits */
3618         if (get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
3619                 set_ia32_ls_mode(fist, mode_Ls);
3620         } else {
3621                 set_ia32_ls_mode(fist, mode_Is);
3622         }
3623         SET_IA32_ORIG_NODE(fist, node);
3624
3625         /* do a Load */
3626         load = new_bd_ia32_Load(dbgi, block, get_irg_frame(irg), noreg_GP, mem);
3627
3628         set_irn_pinned(load, op_pin_state_floats);
3629         set_ia32_use_frame(load);
3630         set_ia32_op_type(load, ia32_AddrModeS);
3631         set_ia32_ls_mode(load, mode_Is);
3632         if (get_ia32_ls_mode(fist) == mode_Ls) {
3633                 ia32_attr_t *attr = get_ia32_attr(load);
3634                 attr->data.need_64bit_stackent = 1;
3635         } else {
3636                 ia32_attr_t *attr = get_ia32_attr(load);
3637                 attr->data.need_32bit_stackent = 1;
3638         }
3639         SET_IA32_ORIG_NODE(load, node);
3640
3641         return new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
3642 }
3643
3644 /**
3645  * Creates a x87 Conv by placing a Store and a Load
3646  */
3647 static ir_node *gen_x87_conv(ir_mode *tgt_mode, ir_node *node)
3648 {
3649         ir_node  *block    = get_nodes_block(node);
3650         ir_graph *irg      = get_Block_irg(block);
3651         dbg_info *dbgi     = get_irn_dbg_info(node);
3652         ir_node  *frame    = get_irg_frame(irg);
3653         ir_node  *store_mem;
3654         ir_node  *store, *load;
3655         ir_node  *new_node;
3656
3657         store = new_bd_ia32_fst(dbgi, block, frame, noreg_GP, nomem, node, tgt_mode);
3658         set_ia32_use_frame(store);
3659         set_ia32_op_type(store, ia32_AddrModeD);
3660         SET_IA32_ORIG_NODE(store, node);
3661
3662         store_mem = new_r_Proj(store, mode_M, pn_ia32_fst_M);
3663
3664         load = new_bd_ia32_fld(dbgi, block, frame, noreg_GP, store_mem, tgt_mode);
3665         set_ia32_use_frame(load);
3666         set_ia32_op_type(load, ia32_AddrModeS);
3667         SET_IA32_ORIG_NODE(load, node);
3668
3669         new_node = new_r_Proj(load, ia32_mode_E, pn_ia32_fld_res);
3670         return new_node;
3671 }
3672
3673 static ir_node *create_Conv_I2I(dbg_info *dbgi, ir_node *block, ir_node *base,
3674                 ir_node *index, ir_node *mem, ir_node *val, ir_mode *mode)
3675 {
3676         ir_node *(*func)(dbg_info*, ir_node*, ir_node*, ir_node*, ir_node*, ir_node*, ir_mode*);
3677
3678         func = get_mode_size_bits(mode) == 8 ?
3679                 new_bd_ia32_Conv_I2I8Bit : new_bd_ia32_Conv_I2I;
3680         return func(dbgi, block, base, index, mem, val, mode);
3681 }
3682
3683 /**
3684  * Create a conversion from general purpose to x87 register
3685  */
3686 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode)
3687 {
3688         ir_node  *src_block = get_nodes_block(node);
3689         ir_node  *block     = be_transform_node(src_block);
3690         ir_graph *irg       = get_Block_irg(block);
3691         dbg_info *dbgi      = get_irn_dbg_info(node);
3692         ir_node  *op        = get_Conv_op(node);
3693         ir_node  *new_op    = NULL;
3694         ir_mode  *mode;
3695         ir_mode  *store_mode;
3696         ir_node  *fild;
3697         ir_node  *store;
3698         ir_node  *store_mem;
3699         ir_node  *new_node;
3700
3701         /* fild can use source AM if the operand is a signed 16bit or 32bit integer */
3702         if (possible_int_mode_for_fp(src_mode)) {
3703                 ia32_address_mode_t am;
3704
3705                 match_arguments(&am, src_block, NULL, op, NULL, match_am | match_try_am | match_16bit_am | match_upconv);
3706                 if (am.op_type == ia32_AddrModeS) {
3707                         ia32_address_t *addr = &am.addr;
3708
3709                         fild     = new_bd_ia32_fild(dbgi, block, addr->base, addr->index, addr->mem);
3710                         new_node = new_r_Proj(fild, mode_fp, pn_ia32_fild_res);
3711
3712                         set_am_attributes(fild, &am);
3713                         SET_IA32_ORIG_NODE(fild, node);
3714
3715                         fix_mem_proj(fild, &am);
3716
3717                         return new_node;
3718                 }
3719         }
3720         if (new_op == NULL) {
3721                 new_op = be_transform_node(op);
3722         }
3723
3724         mode = get_irn_mode(op);
3725
3726         /* first convert to 32 bit signed if necessary */
3727         if (get_mode_size_bits(src_mode) < 32) {
3728                 if (!be_upper_bits_clean(op, src_mode)) {
3729                         new_op = create_Conv_I2I(dbgi, block, noreg_GP, noreg_GP, nomem, new_op, src_mode);
3730                         SET_IA32_ORIG_NODE(new_op, node);
3731                 }
3732                 mode = mode_Is;
3733         }
3734
3735         assert(get_mode_size_bits(mode) == 32);
3736
3737         /* do a store */
3738         store = new_bd_ia32_Store(dbgi, block, get_irg_frame(irg), noreg_GP, nomem, new_op);
3739
3740         set_ia32_use_frame(store);
3741         set_ia32_op_type(store, ia32_AddrModeD);
3742         set_ia32_ls_mode(store, mode_Iu);
3743
3744         store_mem = new_r_Proj(store, mode_M, pn_ia32_Store_M);
3745
3746         /* exception for 32bit unsigned, do a 64bit spill+load */
3747         if (!mode_is_signed(mode)) {
3748                 ir_node *in[2];
3749                 /* store a zero */
3750                 ir_node *zero_const = ia32_create_Immediate(irg, NULL, 0, 0);
3751
3752                 ir_node *zero_store = new_bd_ia32_Store(dbgi, block, get_irg_frame(irg),
3753                                                         noreg_GP, nomem, zero_const);
3754                 ir_node *zero_store_mem = new_r_Proj(zero_store, mode_M, pn_ia32_Store_M);
3755
3756                 set_ia32_use_frame(zero_store);
3757                 set_ia32_op_type(zero_store, ia32_AddrModeD);
3758                 add_ia32_am_offs_int(zero_store, 4);
3759                 set_ia32_ls_mode(zero_store, mode_Iu);
3760
3761                 in[0] = zero_store_mem;
3762                 in[1] = store_mem;
3763
3764                 store_mem  = new_rd_Sync(dbgi, block, 2, in);
3765                 store_mode = mode_Ls;
3766         } else {
3767                 store_mode = mode_Is;
3768         }
3769
3770         /* do a fild */
3771         fild = new_bd_ia32_fild(dbgi, block, get_irg_frame(irg), noreg_GP, store_mem);
3772
3773         set_ia32_use_frame(fild);
3774         set_ia32_op_type(fild, ia32_AddrModeS);
3775         set_ia32_ls_mode(fild, store_mode);
3776
3777         new_node = new_r_Proj(fild, mode_fp, pn_ia32_fild_res);
3778
3779         return new_node;
3780 }
3781
3782 /**
3783  * Create a conversion from one integer mode into another one
3784  */
3785 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
3786                                 dbg_info *dbgi, ir_node *block, ir_node *op,
3787                                 ir_node *node)
3788 {
3789         ir_node             *new_block = be_transform_node(block);
3790         ir_node             *new_node;
3791         ia32_address_mode_t  am;
3792         ia32_address_t      *addr = &am.addr;
3793
3794         (void) node;
3795         assert(get_mode_size_bits(src_mode) < get_mode_size_bits(tgt_mode));
3796
3797 #ifdef DEBUG_libfirm
3798         if (is_Const(op)) {
3799                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
3800                            op);
3801         }
3802 #endif
3803
3804         if (be_upper_bits_clean(op, src_mode)) {
3805                 return be_transform_node(op);
3806         }
3807
3808         match_arguments(&am, block, NULL, op, NULL,
3809                         match_am | match_8bit_am | match_16bit_am);
3810
3811         new_node = create_Conv_I2I(dbgi, new_block, addr->base, addr->index,
3812                                    addr->mem, am.new_op2, src_mode);
3813         set_am_attributes(new_node, &am);
3814         /* match_arguments assume that out-mode = in-mode, this isn't true here
3815          * so fix it */
3816         set_ia32_ls_mode(new_node, src_mode);
3817         SET_IA32_ORIG_NODE(new_node, node);
3818         new_node = fix_mem_proj(new_node, &am);
3819         return new_node;
3820 }
3821
3822 /**
3823  * Transforms a Conv node.
3824  *
3825  * @return The created ia32 Conv node
3826  */
3827 static ir_node *gen_Conv(ir_node *node)
3828 {
3829         ir_node  *block     = get_nodes_block(node);
3830         ir_node  *new_block = be_transform_node(block);
3831         ir_node  *op        = get_Conv_op(node);
3832         ir_node  *new_op    = NULL;
3833         dbg_info *dbgi      = get_irn_dbg_info(node);
3834         ir_mode  *src_mode  = get_irn_mode(op);
3835         ir_mode  *tgt_mode  = get_irn_mode(node);
3836         int       src_bits  = get_mode_size_bits(src_mode);
3837         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3838         ir_node  *res       = NULL;
3839
3840         assert(!mode_is_int(src_mode) || src_bits <= 32);
3841         assert(!mode_is_int(tgt_mode) || tgt_bits <= 32);
3842
3843         /* modeB -> X should already be lowered by the lower_mode_b pass */
3844         if (src_mode == mode_b) {
3845                 panic("ConvB not lowered %+F", node);
3846         }
3847
3848         if (src_mode == tgt_mode) {
3849                 /* this should be optimized already, but who knows... */
3850                 DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node);)
3851                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3852                 return be_transform_node(op);
3853         }
3854
3855         if (mode_is_float(src_mode)) {
3856                 new_op = be_transform_node(op);
3857                 /* we convert from float ... */
3858                 if (mode_is_float(tgt_mode)) {
3859                         /* ... to float */
3860                         if (ia32_cg_config.use_sse2) {
3861                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3862                                 res = new_bd_ia32_Conv_FP2FP(dbgi, new_block, noreg_GP, noreg_GP,
3863                                                              nomem, new_op);
3864                                 set_ia32_ls_mode(res, tgt_mode);
3865                         } else {
3866                                 if (src_bits < tgt_bits) {
3867                                         DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3868                                         return new_op;
3869                                 } else {
3870                                         res = gen_x87_conv(tgt_mode, new_op);
3871                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), node);
3872                                         return res;
3873                                 }
3874                         }
3875                 } else {
3876                         /* ... to int */
3877                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3878                         if (ia32_cg_config.use_sse2) {
3879                                 res = new_bd_ia32_Conv_FP2I(dbgi, new_block, noreg_GP, noreg_GP,
3880                                                             nomem, new_op);
3881                                 set_ia32_ls_mode(res, src_mode);
3882                         } else {
3883                                 return gen_x87_fp_to_gp(node);
3884                         }
3885                 }
3886         } else {
3887                 /* we convert from int ... */
3888                 if (mode_is_float(tgt_mode)) {
3889                         /* ... to float */
3890                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3891                         if (ia32_cg_config.use_sse2) {
3892                                 new_op = be_transform_node(op);
3893                                 res = new_bd_ia32_Conv_I2FP(dbgi, new_block, noreg_GP, noreg_GP,
3894                                                             nomem, new_op);
3895                                 set_ia32_ls_mode(res, tgt_mode);
3896                         } else {
3897                                 unsigned int_mantissa   = get_mode_size_bits(src_mode) - (mode_is_signed(src_mode) ? 1 : 0);
3898                                 unsigned float_mantissa = get_mode_mantissa_size(tgt_mode);
3899                                 res = gen_x87_gp_to_fp(node, src_mode);
3900
3901                                 /* we need a float-conv, if the int mode has more bits than the
3902                                  * float mantissa */
3903                                 if (float_mantissa < int_mantissa) {
3904                                         res = gen_x87_conv(tgt_mode, res);
3905                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), node);
3906                                 }
3907                                 return res;
3908                         }
3909                 } else if (tgt_mode == mode_b) {
3910                         /* mode_b lowering already took care that we only have 0/1 values */
3911                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3912                             src_mode, tgt_mode));
3913                         return be_transform_node(op);
3914                 } else {
3915                         /* to int */
3916                         if (src_bits >= tgt_bits) {
3917                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3918                                     src_mode, tgt_mode));
3919                                 return be_transform_node(op);
3920                         }
3921
3922                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3923                         return res;
3924                 }
3925         }
3926
3927         return res;
3928 }
3929
3930 static ir_node *create_immediate_or_transform(ir_node *const node)
3931 {
3932         ir_node *new_node = ia32_try_create_Immediate(node, 'i');
3933         if (new_node == NULL) {
3934                 new_node = be_transform_node(node);
3935         }
3936         return new_node;
3937 }
3938
3939 /**
3940  * Transforms a FrameAddr into an ia32 Add.
3941  */
3942 static ir_node *gen_be_FrameAddr(ir_node *node)
3943 {
3944         ir_node  *block  = be_transform_node(get_nodes_block(node));
3945         ir_node  *op     = be_get_FrameAddr_frame(node);
3946         ir_node  *new_op = be_transform_node(op);
3947         dbg_info *dbgi   = get_irn_dbg_info(node);
3948         ir_node  *new_node;
3949
3950         new_node = new_bd_ia32_Lea(dbgi, block, new_op, noreg_GP);
3951         set_ia32_frame_ent(new_node, arch_get_frame_entity(node));
3952         set_ia32_use_frame(new_node);
3953
3954         SET_IA32_ORIG_NODE(new_node, node);
3955
3956         return new_node;
3957 }
3958
3959 /**
3960  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3961  */
3962 static ir_node *gen_be_Return(ir_node *node)
3963 {
3964         ir_node   *ret_val     = get_irn_n(node, n_be_Return_val);
3965         ir_node   *ret_mem     = get_irn_n(node, n_be_Return_mem);
3966         ir_node   *new_ret_val = be_transform_node(ret_val);
3967         ir_node   *new_ret_mem = be_transform_node(ret_mem);
3968         dbg_info  *dbgi        = get_irn_dbg_info(node);
3969         ir_node   *block       = be_transform_node(get_nodes_block(node));
3970         ir_graph  *irg         = get_Block_irg(block);
3971         ir_entity *ent         = get_irg_entity(irg);
3972         ir_type   *tp          = get_entity_type(ent);
3973         ir_type   *res_type;
3974         ir_mode   *mode;
3975         ir_node   *frame;
3976         ir_node   *sse_store;
3977         ir_node   *store_mem;
3978         ir_node   *fld;
3979         ir_node   *mproj;
3980         int        i;
3981         int        arity;
3982         unsigned   pop;
3983         ir_node  **in;
3984         ir_node   *new_node;
3985
3986         assert(ret_val != NULL);
3987         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
3988                 return be_duplicate_node(node);
3989         }
3990
3991         res_type = get_method_res_type(tp, 0);
3992
3993         if (! is_Primitive_type(res_type)) {
3994                 return be_duplicate_node(node);
3995         }
3996
3997         mode = get_type_mode(res_type);
3998         if (! mode_is_float(mode)) {
3999                 return be_duplicate_node(node);
4000         }
4001
4002         assert(get_method_n_ress(tp) == 1);
4003
4004         frame = get_irg_frame(irg);
4005
4006         /* store xmm0 onto stack */
4007         sse_store = new_bd_ia32_xStoreSimple(dbgi, block, frame, noreg_GP,
4008                                              new_ret_mem, new_ret_val);
4009         set_ia32_ls_mode(sse_store, mode);
4010         set_ia32_op_type(sse_store, ia32_AddrModeD);
4011         set_ia32_use_frame(sse_store);
4012         store_mem = new_r_Proj(sse_store, mode_M, pn_ia32_xStoreSimple_M);
4013
4014         /* load into x87 register */
4015         fld = new_bd_ia32_fld(dbgi, block, frame, noreg_GP, store_mem, mode);
4016         set_ia32_op_type(fld, ia32_AddrModeS);
4017         set_ia32_use_frame(fld);
4018
4019         mproj = new_r_Proj(fld, mode_M, pn_ia32_fld_M);
4020         fld   = new_r_Proj(fld, mode_fp, pn_ia32_fld_res);
4021
4022         /* create a new return */
4023         arity = get_irn_arity(node);
4024         in    = ALLOCAN(ir_node*, arity);
4025         pop   = be_Return_get_pop(node);
4026         for (i = 0; i < arity; ++i) {
4027                 ir_node *op = get_irn_n(node, i);
4028                 if (op == ret_val) {
4029                         in[i] = fld;
4030                 } else if (op == ret_mem) {
4031                         in[i] = mproj;
4032                 } else {
4033                         in[i] = be_transform_node(op);
4034                 }
4035         }
4036         new_node = be_new_Return(dbgi, irg, block, arity, pop, arity, in);
4037         copy_node_attr(irg, node, new_node);
4038
4039         return new_node;
4040 }
4041
4042 /**
4043  * Transform a be_AddSP into an ia32_SubSP.
4044  */
4045 static ir_node *gen_be_AddSP(ir_node *node)
4046 {
4047         ir_node *sz = get_irn_n(node, n_be_AddSP_size);
4048         ir_node *sp = get_irn_n(node, n_be_AddSP_old_sp);
4049
4050         ir_node *new_node = gen_binop(node, sp, sz, new_bd_ia32_SubSP,
4051                                       match_am | match_immediate);
4052         assert(is_ia32_SubSP(new_node));
4053         arch_set_irn_register_out(new_node, pn_ia32_SubSP_stack,
4054                                   &ia32_registers[REG_ESP]);
4055         return new_node;
4056 }
4057
4058 /**
4059  * Transform a be_SubSP into an ia32_AddSP
4060  */
4061 static ir_node *gen_be_SubSP(ir_node *node)
4062 {
4063         ir_node *sz = get_irn_n(node, n_be_SubSP_size);
4064         ir_node *sp = get_irn_n(node, n_be_SubSP_old_sp);
4065
4066         ir_node *new_node = gen_binop(node, sp, sz, new_bd_ia32_AddSP,
4067                                       match_am | match_immediate);
4068         assert(is_ia32_AddSP(new_node));
4069         arch_set_irn_register_out(new_node, pn_ia32_AddSP_stack,
4070                                   &ia32_registers[REG_ESP]);
4071         return new_node;
4072 }
4073
4074 static ir_node *gen_Phi(ir_node *node)
4075 {
4076         ir_mode                   *mode = get_irn_mode(node);
4077         const arch_register_req_t *req;
4078         if (ia32_mode_needs_gp_reg(mode)) {
4079                 /* we shouldn't have any 64bit stuff around anymore */
4080                 assert(get_mode_size_bits(mode) <= 32);
4081                 /* all integer operations are on 32bit registers now */
4082                 mode = mode_Iu;
4083                 req  = ia32_reg_classes[CLASS_ia32_gp].class_req;
4084         } else if (mode_is_float(mode)) {
4085                 if (ia32_cg_config.use_sse2) {
4086                         mode = mode_xmm;
4087                         req  = ia32_reg_classes[CLASS_ia32_xmm].class_req;
4088                 } else {
4089                         mode = mode_fp;
4090                         req  = ia32_reg_classes[CLASS_ia32_fp].class_req;
4091                 }
4092         } else {
4093                 req = arch_no_register_req;
4094         }
4095
4096         return be_transform_phi(node, req);
4097 }
4098
4099 static ir_node *gen_Jmp(ir_node *node)
4100 {
4101         ir_node  *block     = get_nodes_block(node);
4102         ir_node  *new_block = be_transform_node(block);
4103         dbg_info *dbgi      = get_irn_dbg_info(node);
4104         ir_node  *new_node;
4105
4106         new_node = new_bd_ia32_Jmp(dbgi, new_block);
4107         SET_IA32_ORIG_NODE(new_node, node);
4108
4109         return new_node;
4110 }
4111
4112 /**
4113  * Transform IJmp
4114  */
4115 static ir_node *gen_IJmp(ir_node *node)
4116 {
4117         ir_node  *block     = get_nodes_block(node);
4118         ir_node  *new_block = be_transform_node(block);
4119         dbg_info *dbgi      = get_irn_dbg_info(node);
4120         ir_node  *op        = get_IJmp_target(node);
4121         ir_node  *new_node;
4122         ia32_address_mode_t  am;
4123         ia32_address_t      *addr = &am.addr;
4124
4125         assert(get_irn_mode(op) == mode_P);
4126
4127         match_arguments(&am, block, NULL, op, NULL,
4128                         match_am | match_immediate | match_upconv);
4129
4130         new_node = new_bd_ia32_IJmp(dbgi, new_block, addr->base, addr->index,
4131                                     addr->mem, am.new_op2);
4132         set_am_attributes(new_node, &am);
4133         SET_IA32_ORIG_NODE(new_node, node);
4134
4135         new_node = fix_mem_proj(new_node, &am);
4136
4137         return new_node;
4138 }
4139
4140 static ir_node *gen_ia32_l_Add(ir_node *node)
4141 {
4142         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
4143         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
4144         ir_node *lowered = gen_binop(node, left, right, new_bd_ia32_Add,
4145                         match_commutative | match_am | match_immediate |
4146                         match_mode_neutral);
4147
4148         if (is_Proj(lowered)) {
4149                 lowered = get_Proj_pred(lowered);
4150         } else {
4151                 assert(is_ia32_Add(lowered));
4152                 set_irn_mode(lowered, mode_T);
4153         }
4154
4155         return lowered;
4156 }
4157
4158 static ir_node *gen_ia32_l_Adc(ir_node *node)
4159 {
4160         return gen_binop_flags(node, new_bd_ia32_Adc,
4161                         match_commutative | match_am | match_immediate |
4162                         match_mode_neutral);
4163 }
4164
4165 /**
4166  * Transforms a l_MulS into a "real" MulS node.
4167  *
4168  * @return the created ia32 Mul node
4169  */
4170 static ir_node *gen_ia32_l_Mul(ir_node *node)
4171 {
4172         ir_node *left  = get_binop_left(node);
4173         ir_node *right = get_binop_right(node);
4174
4175         return gen_binop(node, left, right, new_bd_ia32_Mul,
4176                          match_commutative | match_am | match_mode_neutral);
4177 }
4178
4179 /**
4180  * Transforms a l_IMulS into a "real" IMul1OPS node.
4181  *
4182  * @return the created ia32 IMul1OP node
4183  */
4184 static ir_node *gen_ia32_l_IMul(ir_node *node)
4185 {
4186         ir_node  *left  = get_binop_left(node);
4187         ir_node  *right = get_binop_right(node);
4188
4189         return gen_binop(node, left, right, new_bd_ia32_IMul1OP,
4190                          match_commutative | match_am | match_mode_neutral);
4191 }
4192
4193 static ir_node *gen_ia32_l_Sub(ir_node *node)
4194 {
4195         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_minuend);
4196         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_subtrahend);
4197         ir_node *lowered = gen_binop(node, left, right, new_bd_ia32_Sub,
4198                         match_am | match_immediate | match_mode_neutral);
4199
4200         if (is_Proj(lowered)) {
4201                 lowered = get_Proj_pred(lowered);
4202         } else {
4203                 assert(is_ia32_Sub(lowered));
4204                 set_irn_mode(lowered, mode_T);
4205         }
4206
4207         return lowered;
4208 }
4209
4210 static ir_node *gen_ia32_l_Sbb(ir_node *node)
4211 {
4212         return gen_binop_flags(node, new_bd_ia32_Sbb,
4213                         match_am | match_immediate | match_mode_neutral);
4214 }
4215
4216 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node)
4217 {
4218         ir_node  *src_block    = get_nodes_block(node);
4219         ir_node  *block        = be_transform_node(src_block);
4220         ir_graph *irg          = get_Block_irg(block);
4221         dbg_info *dbgi         = get_irn_dbg_info(node);
4222         ir_node  *frame        = get_irg_frame(irg);
4223         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
4224         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
4225         ir_node  *new_val_low  = be_transform_node(val_low);
4226         ir_node  *new_val_high = be_transform_node(val_high);
4227         ir_node  *in[2];
4228         ir_node  *sync, *fild, *res;
4229         ir_node  *store_low;
4230         ir_node  *store_high;
4231         ir_node  *mem_low;
4232         ir_node  *mem_high;
4233
4234         if (ia32_cg_config.use_sse2) {
4235                 panic("not implemented for SSE2");
4236         }
4237
4238         /* do a store */
4239         store_low = new_bd_ia32_Store(dbgi, block, frame, noreg_GP, nomem,
4240                                       new_val_low);
4241         store_high = new_bd_ia32_Store(dbgi, block, frame, noreg_GP, nomem,
4242                                        new_val_high);
4243         SET_IA32_ORIG_NODE(store_low,  node);
4244         SET_IA32_ORIG_NODE(store_high, node);
4245
4246         mem_low  = new_r_Proj(store_low, mode_M, pn_ia32_Store_M);
4247         mem_high = new_r_Proj(store_high, mode_M, pn_ia32_Store_M);
4248
4249         set_ia32_use_frame(store_low);
4250         set_ia32_use_frame(store_high);
4251         set_ia32_op_type(store_low, ia32_AddrModeD);
4252         set_ia32_op_type(store_high, ia32_AddrModeD);
4253         set_ia32_ls_mode(store_low, mode_Iu);
4254         set_ia32_ls_mode(store_high, mode_Is);
4255         add_ia32_am_offs_int(store_high, 4);
4256
4257         in[0] = mem_low;
4258         in[1] = mem_high;
4259         sync  = new_rd_Sync(dbgi, block, 2, in);
4260
4261         /* do a fild */
4262         fild = new_bd_ia32_fild(dbgi, block, frame, noreg_GP, sync);
4263
4264         set_ia32_use_frame(fild);
4265         set_ia32_op_type(fild, ia32_AddrModeS);
4266         set_ia32_ls_mode(fild, mode_Ls);
4267
4268         SET_IA32_ORIG_NODE(fild, node);
4269
4270         res = new_r_Proj(fild, mode_fp, pn_ia32_fild_res);
4271
4272         if (! mode_is_signed(get_irn_mode(val_high))) {
4273                 ia32_address_mode_t  am;
4274
4275                 ir_node *count = ia32_create_Immediate(irg, NULL, 0, 31);
4276                 ir_node *fadd;
4277
4278                 am.addr.base          = get_symconst_base();
4279                 am.addr.index         = new_bd_ia32_Shr(dbgi, block, new_val_high, count);
4280                 am.addr.mem           = nomem;
4281                 am.addr.offset        = 0;
4282                 am.addr.scale         = 2;
4283                 am.addr.symconst_ent  = ia32_gen_fp_known_const(ia32_ULLBIAS);
4284                 am.addr.tls_segment   = false;
4285                 am.addr.use_frame     = 0;
4286                 am.addr.frame_entity  = NULL;
4287                 am.addr.symconst_sign = 0;
4288                 am.ls_mode            = mode_F;
4289                 am.mem_proj           = nomem;
4290                 am.op_type            = ia32_AddrModeS;
4291                 am.new_op1            = res;
4292                 am.new_op2            = ia32_new_NoReg_fp(irg);
4293                 am.pinned             = op_pin_state_floats;
4294                 am.commutative        = 1;
4295                 am.ins_permuted       = false;
4296
4297                 fadd  = new_bd_ia32_fadd(dbgi, block, am.addr.base, am.addr.index, am.addr.mem,
4298                         am.new_op1, am.new_op2, get_fpcw());
4299                 set_am_attributes(fadd, &am);
4300
4301                 set_irn_mode(fadd, mode_T);
4302                 res = new_rd_Proj(NULL, fadd, mode_fp, pn_ia32_res);
4303         }
4304         return res;
4305 }
4306
4307 static ir_node *gen_ia32_l_FloattoLL(ir_node *node)
4308 {
4309         ir_node  *src_block  = get_nodes_block(node);
4310         ir_node  *block      = be_transform_node(src_block);
4311         ir_graph *irg        = get_Block_irg(block);
4312         dbg_info *dbgi       = get_irn_dbg_info(node);
4313         ir_node  *frame      = get_irg_frame(irg);
4314         ir_node  *val        = get_irn_n(node, n_ia32_l_FloattoLL_val);
4315         ir_node  *new_val    = be_transform_node(val);
4316         ir_node  *fist;
4317
4318         fist = gen_vfist(dbgi, block, frame, noreg_GP, nomem, new_val);
4319         SET_IA32_ORIG_NODE(fist, node);
4320         set_ia32_use_frame(fist);
4321         set_ia32_op_type(fist, ia32_AddrModeD);
4322         set_ia32_ls_mode(fist, mode_Ls);
4323
4324         assert((long)pn_ia32_fist_M == (long) pn_ia32_fisttp_M);
4325         return new_r_Proj(fist, mode_M, pn_ia32_fist_M);
4326 }
4327
4328 static ir_node *gen_Proj_l_FloattoLL(ir_node *node)
4329 {
4330         ir_node  *block    = be_transform_node(get_nodes_block(node));
4331         ir_graph *irg      = get_Block_irg(block);
4332         ir_node  *pred     = get_Proj_pred(node);
4333         ir_node  *new_pred = be_transform_node(pred);
4334         ir_node  *frame    = get_irg_frame(irg);
4335         dbg_info *dbgi     = get_irn_dbg_info(node);
4336         long      pn       = get_Proj_proj(node);
4337         ir_node  *load;
4338         ir_node  *proj;
4339         ia32_attr_t *attr;
4340
4341         load = new_bd_ia32_Load(dbgi, block, frame, noreg_GP, new_pred);
4342         SET_IA32_ORIG_NODE(load, node);
4343         set_ia32_use_frame(load);
4344         set_ia32_op_type(load, ia32_AddrModeS);
4345         set_ia32_ls_mode(load, mode_Iu);
4346         /* we need a 64bit stackslot (fist stores 64bit) even though we only load
4347          * 32 bit from it with this particular load */
4348         attr = get_ia32_attr(load);
4349         attr->data.need_64bit_stackent = 1;
4350
4351         if (pn == pn_ia32_l_FloattoLL_res_high) {
4352                 add_ia32_am_offs_int(load, 4);
4353         } else {
4354                 assert(pn == pn_ia32_l_FloattoLL_res_low);
4355         }
4356
4357         proj = new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
4358
4359         return proj;
4360 }
4361
4362 /**
4363  * Transform the Projs of an AddSP.
4364  */
4365 static ir_node *gen_Proj_be_AddSP(ir_node *node)
4366 {
4367         ir_node  *pred     = get_Proj_pred(node);
4368         ir_node  *new_pred = be_transform_node(pred);
4369         dbg_info *dbgi     = get_irn_dbg_info(node);
4370         long     proj      = get_Proj_proj(node);
4371
4372         if (proj == pn_be_AddSP_sp) {
4373                 ir_node *res = new_rd_Proj(dbgi, new_pred, mode_Iu,
4374                                            pn_ia32_SubSP_stack);
4375                 arch_set_irn_register(res, &ia32_registers[REG_ESP]);
4376                 return res;
4377         } else if (proj == pn_be_AddSP_res) {
4378                 return new_rd_Proj(dbgi, new_pred, mode_Iu,
4379                                    pn_ia32_SubSP_addr);
4380         } else if (proj == pn_be_AddSP_M) {
4381                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_SubSP_M);
4382         }
4383
4384         panic("No idea how to transform proj->AddSP");
4385 }
4386
4387 /**
4388  * Transform the Projs of a SubSP.
4389  */
4390 static ir_node *gen_Proj_be_SubSP(ir_node *node)
4391 {
4392         ir_node  *pred     = get_Proj_pred(node);
4393         ir_node  *new_pred = be_transform_node(pred);
4394         dbg_info *dbgi     = get_irn_dbg_info(node);
4395         long     proj      = get_Proj_proj(node);
4396
4397         if (proj == pn_be_SubSP_sp) {
4398                 ir_node *res = new_rd_Proj(dbgi, new_pred, mode_Iu,
4399                                            pn_ia32_AddSP_stack);
4400                 arch_set_irn_register(res, &ia32_registers[REG_ESP]);
4401                 return res;
4402         } else if (proj == pn_be_SubSP_M) {
4403                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_AddSP_M);
4404         }
4405
4406         panic("No idea how to transform proj->SubSP");
4407 }
4408
4409 /**
4410  * Transform and renumber the Projs from a Load.
4411  */
4412 static ir_node *gen_Proj_Load(ir_node *node)
4413 {
4414         ir_node  *new_pred;
4415         ir_node  *pred = get_Proj_pred(node);
4416         dbg_info *dbgi = get_irn_dbg_info(node);
4417         long      proj = get_Proj_proj(node);
4418
4419         /* loads might be part of source address mode matches, so we don't
4420          * transform the ProjMs yet (with the exception of loads whose result is
4421          * not used)
4422          */
4423         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4424                 ir_node *res;
4425
4426                 /* this is needed, because sometimes we have loops that are only
4427                    reachable through the ProjM */
4428                 be_enqueue_preds(node);
4429                 /* do it in 2 steps, to silence firm verifier */
4430                 res = new_rd_Proj(dbgi, pred, mode_M, pn_Load_M);
4431                 set_Proj_proj(res, pn_ia32_mem);
4432                 return res;
4433         }
4434
4435         /* renumber the proj */
4436         new_pred = be_transform_node(pred);
4437         if (is_ia32_Load(new_pred)) {
4438                 switch ((pn_Load)proj) {
4439                 case pn_Load_res:
4440                         return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_Load_res);
4441                 case pn_Load_M:
4442                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Load_M);
4443                 case pn_Load_X_except:
4444                         /* This Load might raise an exception. Mark it. */
4445                         set_ia32_exc_label(new_pred, 1);
4446                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Load_X_except);
4447                 case pn_Load_X_regular:
4448                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Load_X_regular);
4449                 }
4450         } else if (is_ia32_Conv_I2I(new_pred) ||
4451                    is_ia32_Conv_I2I8Bit(new_pred)) {
4452                 set_irn_mode(new_pred, mode_T);
4453                 switch ((pn_Load)proj) {
4454                 case pn_Load_res:
4455                         return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_res);
4456                 case pn_Load_M:
4457                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_mem);
4458                 case pn_Load_X_except:
4459                         /* This Load might raise an exception. Mark it. */
4460                         set_ia32_exc_label(new_pred, 1);
4461                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Conv_I2I_X_except);
4462                 case pn_Load_X_regular:
4463                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Conv_I2I_X_regular);
4464                 }
4465         } else if (is_ia32_xLoad(new_pred)) {
4466                 switch ((pn_Load)proj) {
4467                 case pn_Load_res:
4468                         return new_rd_Proj(dbgi, new_pred, mode_xmm, pn_ia32_xLoad_res);
4469                 case pn_Load_M:
4470                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_xLoad_M);
4471                 case pn_Load_X_except:
4472                         /* This Load might raise an exception. Mark it. */
4473                         set_ia32_exc_label(new_pred, 1);
4474                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xLoad_X_except);
4475                 case pn_Load_X_regular:
4476                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xLoad_X_regular);
4477                 }
4478         } else if (is_ia32_fld(new_pred)) {
4479                 switch ((pn_Load)proj) {
4480                 case pn_Load_res:
4481                         return new_rd_Proj(dbgi, new_pred, mode_fp, pn_ia32_fld_res);
4482                 case pn_Load_M:
4483                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_fld_M);
4484                 case pn_Load_X_except:
4485                         /* This Load might raise an exception. Mark it. */
4486                         set_ia32_exc_label(new_pred, 1);
4487                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fld_X_except);
4488                 case pn_Load_X_regular:
4489                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fld_X_regular);
4490                 }
4491         } else {
4492                 /* can happen for ProJMs when source address mode happened for the
4493                    node */
4494
4495                 /* however it should not be the result proj, as that would mean the
4496                    load had multiple users and should not have been used for
4497                    SourceAM */
4498                 if (proj != pn_Load_M) {
4499                         panic("internal error: transformed node not a Load");
4500                 }
4501                 return new_rd_Proj(dbgi, new_pred, mode_M, 1);
4502         }
4503
4504         panic("No idea how to transform Proj(Load) %+F", node);
4505 }
4506
4507 static ir_node *gen_Proj_Store(ir_node *node)
4508 {
4509         ir_node  *pred     = get_Proj_pred(node);
4510         ir_node  *new_pred = be_transform_node(pred);
4511         dbg_info *dbgi     = get_irn_dbg_info(node);
4512         long      pn       = get_Proj_proj(node);
4513
4514         if (is_ia32_Store(new_pred) || is_ia32_Store8Bit(new_pred)) {
4515                 switch ((pn_Store)pn) {
4516                 case pn_Store_M:
4517                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Store_M);
4518                 case pn_Store_X_except:
4519                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Store_X_except);
4520                 case pn_Store_X_regular:
4521                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Store_X_regular);
4522                 }
4523         } else if (is_ia32_fist(new_pred)) {
4524                 switch ((pn_Store)pn) {
4525                 case pn_Store_M:
4526                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_fist_M);
4527                 case pn_Store_X_except:
4528                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fist_X_except);
4529                 case pn_Store_X_regular:
4530                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fist_X_regular);
4531                 }
4532         } else if (is_ia32_fisttp(new_pred)) {
4533                 switch ((pn_Store)pn) {
4534                 case pn_Store_M:
4535                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_fisttp_M);
4536                 case pn_Store_X_except:
4537                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fisttp_X_except);
4538                 case pn_Store_X_regular:
4539                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fisttp_X_regular);
4540                 }
4541         } else if (is_ia32_fst(new_pred)) {
4542                 switch ((pn_Store)pn) {
4543                 case pn_Store_M:
4544                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_fst_M);
4545                 case pn_Store_X_except:
4546                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fst_X_except);
4547                 case pn_Store_X_regular:
4548                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fst_X_regular);
4549                 }
4550         } else if (is_ia32_xStore(new_pred)) {
4551                 switch ((pn_Store)pn) {
4552                 case pn_Store_M:
4553                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_xStore_M);
4554                 case pn_Store_X_except:
4555                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xStore_X_except);
4556                 case pn_Store_X_regular:
4557                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xStore_X_regular);
4558                 }
4559         } else if (is_Sync(new_pred)) {
4560                 /* hack for the case that gen_float_const_Store produced a Sync */
4561                 if (pn == pn_Store_M) {
4562                         return new_pred;
4563                 }
4564                 panic("exception control flow not implemented yet");
4565         } else if (get_ia32_op_type(new_pred) == ia32_AddrModeD) {
4566                 /* destination address mode */
4567                 if (pn == pn_Store_M) {
4568                         return new_pred;
4569                 }
4570                 panic("exception control flow for destination AM not implemented yet");
4571         }
4572
4573         panic("No idea how to transform Proj(Store) %+F", node);
4574 }
4575
4576 /**
4577  * Transform and renumber the Projs from a Div or Mod instruction.
4578  */
4579 static ir_node *gen_Proj_Div(ir_node *node)
4580 {
4581         ir_node  *pred     = get_Proj_pred(node);
4582         ir_node  *new_pred = be_transform_node(pred);
4583         dbg_info *dbgi     = get_irn_dbg_info(node);
4584         long      proj     = get_Proj_proj(node);
4585
4586         assert((long)pn_ia32_Div_M == (long)pn_ia32_IDiv_M);
4587         assert((long)pn_ia32_Div_div_res == (long)pn_ia32_IDiv_div_res);
4588
4589         switch ((pn_Div)proj) {
4590         case pn_Div_M:
4591                 if (is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred)) {
4592                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Div_M);
4593                 } else if (is_ia32_xDiv(new_pred)) {
4594                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_xDiv_M);
4595                 } else if (is_ia32_fdiv(new_pred)) {
4596                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_fdiv_M);
4597                 } else {
4598                         panic("Div transformed to unexpected thing %+F", new_pred);
4599                 }
4600         case pn_Div_res:
4601                 if (is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred)) {
4602                         return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_Div_div_res);
4603                 } else if (is_ia32_xDiv(new_pred)) {
4604                         return new_rd_Proj(dbgi, new_pred, mode_xmm, pn_ia32_xDiv_res);
4605                 } else if (is_ia32_fdiv(new_pred)) {
4606                         return new_rd_Proj(dbgi, new_pred, mode_fp, pn_ia32_fdiv_res);
4607                 } else {
4608                         panic("Div transformed to unexpected thing %+F", new_pred);
4609                 }
4610         case pn_Div_X_except:
4611                 set_ia32_exc_label(new_pred, 1);
4612                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_except);
4613         case pn_Div_X_regular:
4614                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_regular);
4615         }
4616
4617         panic("No idea how to transform proj->Div");
4618 }
4619
4620 /**
4621  * Transform and renumber the Projs from a Div or Mod instruction.
4622  */
4623 static ir_node *gen_Proj_Mod(ir_node *node)
4624 {
4625         ir_node  *pred     = get_Proj_pred(node);
4626         ir_node  *new_pred = be_transform_node(pred);
4627         dbg_info *dbgi     = get_irn_dbg_info(node);
4628         long     proj      = get_Proj_proj(node);
4629
4630         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4631         assert((long)pn_ia32_Div_M == (long)pn_ia32_IDiv_M);
4632         assert((long)pn_ia32_Div_mod_res == (long)pn_ia32_IDiv_mod_res);
4633
4634         switch ((pn_Mod)proj) {
4635         case pn_Mod_M:
4636                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Div_M);
4637         case pn_Mod_res:
4638                 return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4639         case pn_Mod_X_except:
4640                 set_ia32_exc_label(new_pred, 1);
4641                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_except);
4642         case pn_Mod_X_regular:
4643                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_regular);
4644         }
4645         panic("No idea how to transform proj->Mod");
4646 }
4647
4648 /**
4649  * Transform and renumber the Projs from a CopyB.
4650  */
4651 static ir_node *gen_Proj_CopyB(ir_node *node)
4652 {
4653         ir_node  *pred     = get_Proj_pred(node);
4654         ir_node  *new_pred = be_transform_node(pred);
4655         dbg_info *dbgi     = get_irn_dbg_info(node);
4656         long     proj      = get_Proj_proj(node);
4657
4658         switch ((pn_CopyB)proj) {
4659         case pn_CopyB_M:
4660                 if (is_ia32_CopyB_i(new_pred)) {
4661                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_CopyB_i_M);
4662                 } else if (is_ia32_CopyB(new_pred)) {
4663                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_CopyB_M);
4664                 }
4665                 break;
4666         case pn_CopyB_X_regular:
4667                 if (is_ia32_CopyB_i(new_pred)) {
4668                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_i_X_regular);
4669                 } else if (is_ia32_CopyB(new_pred)) {
4670                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_X_regular);
4671                 }
4672                 break;
4673         case pn_CopyB_X_except:
4674                 if (is_ia32_CopyB_i(new_pred)) {
4675                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_i_X_except);
4676                 } else if (is_ia32_CopyB(new_pred)) {
4677                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_X_except);
4678                 }
4679                 break;
4680         }
4681
4682         panic("No idea how to transform proj->CopyB");
4683 }
4684
4685 static ir_node *gen_be_Call(ir_node *node)
4686 {
4687         dbg_info       *const dbgi      = get_irn_dbg_info(node);
4688         ir_node        *const src_block = get_nodes_block(node);
4689         ir_node        *const block     = be_transform_node(src_block);
4690         ir_node        *const src_mem   = get_irn_n(node, n_be_Call_mem);
4691         ir_node        *const src_sp    = get_irn_n(node, n_be_Call_sp);
4692         ir_node        *const sp        = be_transform_node(src_sp);
4693         ir_node        *const src_ptr   = get_irn_n(node, n_be_Call_ptr);
4694         ia32_address_mode_t   am;
4695         ia32_address_t *const addr      = &am.addr;
4696         ir_node        *      mem;
4697         ir_node        *      call;
4698         int                   i;
4699         ir_node        *      fpcw;
4700         ir_node        *      eax       = noreg_GP;
4701         ir_node        *      ecx       = noreg_GP;
4702         ir_node        *      edx       = noreg_GP;
4703         unsigned        const pop       = be_Call_get_pop(node);
4704         ir_type        *const call_tp   = be_Call_get_type(node);
4705         int                   old_no_pic_adjust;
4706         int                   throws_exception = ir_throws_exception(node);
4707
4708         /* Run the x87 simulator if the call returns a float value */
4709         if (get_method_n_ress(call_tp) > 0) {
4710                 ir_type *const res_type = get_method_res_type(call_tp, 0);
4711                 ir_mode *const res_mode = get_type_mode(res_type);
4712
4713                 if (res_mode != NULL && mode_is_float(res_mode)) {
4714                         ir_graph *const irg = get_Block_irg(block);
4715                         ia32_request_x87_sim(irg);
4716                 }
4717         }
4718
4719         /* We do not want be_Call direct calls */
4720         assert(be_Call_get_entity(node) == NULL);
4721
4722         /* special case for PIC trampoline calls */
4723         old_no_pic_adjust  = ia32_no_pic_adjust;
4724         ia32_no_pic_adjust = be_options.pic;
4725
4726         match_arguments(&am, src_block, NULL, src_ptr, src_mem,
4727                         match_am | match_immediate | match_upconv);
4728
4729         ia32_no_pic_adjust = old_no_pic_adjust;
4730
4731         i    = get_irn_arity(node) - 1;
4732         fpcw = be_transform_node(get_irn_n(node, i--));
4733         for (; i >= n_be_Call_first_arg; --i) {
4734                 arch_register_req_t const *const req
4735                         = arch_get_irn_register_req_in(node, i);
4736                 ir_node *const reg_parm = be_transform_node(get_irn_n(node, i));
4737
4738                 assert(req->type == arch_register_req_type_limited);
4739                 assert(req->cls == &ia32_reg_classes[CLASS_ia32_gp]);
4740
4741                 switch (*req->limited) {
4742                         case 1 << REG_GP_EAX: assert(eax == noreg_GP); eax = reg_parm; break;
4743                         case 1 << REG_GP_ECX: assert(ecx == noreg_GP); ecx = reg_parm; break;
4744                         case 1 << REG_GP_EDX: assert(edx == noreg_GP); edx = reg_parm; break;
4745                         default: panic("Invalid GP register for register parameter");
4746                 }
4747         }
4748
4749         mem  = transform_AM_mem(block, src_ptr, src_mem, addr->mem);
4750         call = new_bd_ia32_Call(dbgi, block, addr->base, addr->index, mem,
4751                                 am.new_op2, sp, fpcw, eax, ecx, edx, pop, call_tp);
4752         ir_set_throws_exception(call, throws_exception);
4753         set_am_attributes(call, &am);
4754         call = fix_mem_proj(call, &am);
4755
4756         if (get_irn_pinned(node) == op_pin_state_pinned)
4757                 set_irn_pinned(call, op_pin_state_pinned);
4758
4759         SET_IA32_ORIG_NODE(call, node);
4760
4761         if (ia32_cg_config.use_sse2) {
4762                 /* remember this call for post-processing */
4763                 ARR_APP1(ir_node *, call_list, call);
4764                 ARR_APP1(ir_type *, call_types, be_Call_get_type(node));
4765         }
4766
4767         return call;
4768 }
4769
4770 /**
4771  * Transform Builtin trap
4772  */
4773 static ir_node *gen_trap(ir_node *node)
4774 {
4775         dbg_info *dbgi  = get_irn_dbg_info(node);
4776         ir_node *block  = be_transform_node(get_nodes_block(node));
4777         ir_node *mem    = be_transform_node(get_Builtin_mem(node));
4778
4779         return new_bd_ia32_UD2(dbgi, block, mem);
4780 }
4781
4782 /**
4783  * Transform Builtin debugbreak
4784  */
4785 static ir_node *gen_debugbreak(ir_node *node)
4786 {
4787         dbg_info *dbgi  = get_irn_dbg_info(node);
4788         ir_node *block  = be_transform_node(get_nodes_block(node));
4789         ir_node *mem    = be_transform_node(get_Builtin_mem(node));
4790
4791         return new_bd_ia32_Breakpoint(dbgi, block, mem);
4792 }
4793
4794 /**
4795  * Transform Builtin return_address
4796  */
4797 static ir_node *gen_return_address(ir_node *node)
4798 {
4799         ir_node   *param    = get_Builtin_param(node, 0);
4800         ir_node   *frame    = get_Builtin_param(node, 1);
4801         dbg_info  *dbgi     = get_irn_dbg_info(node);
4802         ir_tarval *tv       = get_Const_tarval(param);
4803         ir_graph  *irg      = get_irn_irg(node);
4804         unsigned long value = get_tarval_long(tv);
4805
4806         ir_node *block  = be_transform_node(get_nodes_block(node));
4807         ir_node *ptr    = be_transform_node(frame);
4808         ir_node *load;
4809
4810         if (value > 0) {
4811                 ir_node *cnt = new_bd_ia32_ProduceVal(dbgi, block);
4812                 ir_node *res = new_bd_ia32_ProduceVal(dbgi, block);
4813                 ptr = new_bd_ia32_ClimbFrame(dbgi, block, ptr, cnt, res, value);
4814         }
4815
4816         /* load the return address from this frame */
4817         load = new_bd_ia32_Load(dbgi, block, ptr, noreg_GP, nomem);
4818
4819         set_irn_pinned(load, get_irn_pinned(node));
4820         set_ia32_op_type(load, ia32_AddrModeS);
4821         set_ia32_ls_mode(load, mode_Iu);
4822
4823         set_ia32_am_offs_int(load, 0);
4824         set_ia32_use_frame(load);
4825         set_ia32_frame_ent(load, ia32_get_return_address_entity(irg));
4826
4827         if (get_irn_pinned(node) == op_pin_state_floats) {
4828                 assert((int)pn_ia32_xLoad_res == (int)pn_ia32_fld_res
4829                                 && (int)pn_ia32_fld_res == (int)pn_ia32_Load_res
4830                                 && (int)pn_ia32_Load_res == (int)pn_ia32_res);
4831                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
4832         }
4833
4834         SET_IA32_ORIG_NODE(load, node);
4835         return new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
4836 }
4837
4838 /**
4839  * Transform Builtin frame_address
4840  */
4841 static ir_node *gen_frame_address(ir_node *node)
4842 {
4843         ir_node   *param    = get_Builtin_param(node, 0);
4844         ir_node   *frame    = get_Builtin_param(node, 1);
4845         dbg_info  *dbgi     = get_irn_dbg_info(node);
4846         ir_tarval *tv       = get_Const_tarval(param);
4847         ir_graph  *irg      = get_irn_irg(node);
4848         unsigned long value = get_tarval_long(tv);
4849
4850         ir_node *block  = be_transform_node(get_nodes_block(node));
4851         ir_node *ptr    = be_transform_node(frame);
4852         ir_node *load;
4853         ir_entity *ent;
4854
4855         if (value > 0) {
4856                 ir_node *cnt = new_bd_ia32_ProduceVal(dbgi, block);
4857                 ir_node *res = new_bd_ia32_ProduceVal(dbgi, block);
4858                 ptr = new_bd_ia32_ClimbFrame(dbgi, block, ptr, cnt, res, value);
4859         }
4860
4861         /* load the frame address from this frame */
4862         load = new_bd_ia32_Load(dbgi, block, ptr, noreg_GP, nomem);
4863
4864         set_irn_pinned(load, get_irn_pinned(node));
4865         set_ia32_op_type(load, ia32_AddrModeS);
4866         set_ia32_ls_mode(load, mode_Iu);
4867
4868         ent = ia32_get_frame_address_entity(irg);
4869         if (ent != NULL) {
4870                 set_ia32_am_offs_int(load, 0);
4871                 set_ia32_use_frame(load);
4872                 set_ia32_frame_ent(load, ent);
4873         } else {
4874                 /* will fail anyway, but gcc does this: */
4875                 set_ia32_am_offs_int(load, 0);
4876         }
4877
4878         if (get_irn_pinned(node) == op_pin_state_floats) {
4879                 assert((int)pn_ia32_xLoad_res == (int)pn_ia32_fld_res
4880                                 && (int)pn_ia32_fld_res == (int)pn_ia32_Load_res
4881                                 && (int)pn_ia32_Load_res == (int)pn_ia32_res);
4882                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
4883         }
4884
4885         SET_IA32_ORIG_NODE(load, node);
4886         return new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
4887 }
4888
4889 /**
4890  * Transform Builtin frame_address
4891  */
4892 static ir_node *gen_prefetch(ir_node *node)
4893 {
4894         dbg_info       *dbgi;
4895         ir_node        *ptr, *block, *mem, *base, *idx;
4896         ir_node        *param,  *new_node;
4897         long           rw, locality;
4898         ir_tarval      *tv;
4899         ia32_address_t addr;
4900
4901         if (!ia32_cg_config.use_sse_prefetch && !ia32_cg_config.use_3dnow_prefetch) {
4902                 /* no prefetch at all, route memory */
4903                 return be_transform_node(get_Builtin_mem(node));
4904         }
4905
4906         param = get_Builtin_param(node, 1);
4907         tv    = get_Const_tarval(param);
4908         rw    = get_tarval_long(tv);
4909
4910         /* construct load address */
4911         memset(&addr, 0, sizeof(addr));
4912         ptr = get_Builtin_param(node, 0);
4913         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
4914         base = addr.base;
4915         idx  = addr.index;
4916
4917         if (base == NULL) {
4918                 base = noreg_GP;
4919         } else {
4920                 base = be_transform_node(base);
4921         }
4922
4923         if (idx == NULL) {
4924                 idx = noreg_GP;
4925         } else {
4926                 idx = be_transform_node(idx);
4927         }
4928
4929         dbgi     = get_irn_dbg_info(node);
4930         block    = be_transform_node(get_nodes_block(node));
4931         mem      = be_transform_node(get_Builtin_mem(node));
4932
4933         if (rw == 1 && ia32_cg_config.use_3dnow_prefetch) {
4934                 /* we have 3DNow!, this was already checked above */
4935                 new_node = new_bd_ia32_PrefetchW(dbgi, block, base, idx, mem);
4936         } else if (ia32_cg_config.use_sse_prefetch) {
4937                 /* note: rw == 1 is IGNORED in that case */
4938                 param    = get_Builtin_param(node, 2);
4939                 tv       = get_Const_tarval(param);
4940                 locality = get_tarval_long(tv);
4941
4942                 /* SSE style prefetch */
4943                 switch (locality) {
4944                 case 0:
4945                         new_node = new_bd_ia32_PrefetchNTA(dbgi, block, base, idx, mem);
4946                         break;
4947                 case 1:
4948                         new_node = new_bd_ia32_Prefetch2(dbgi, block, base, idx, mem);
4949                         break;
4950                 case 2:
4951                         new_node = new_bd_ia32_Prefetch1(dbgi, block, base, idx, mem);
4952                         break;
4953                 default:
4954                         new_node = new_bd_ia32_Prefetch0(dbgi, block, base, idx, mem);
4955                         break;
4956                 }
4957         } else {
4958                 assert(ia32_cg_config.use_3dnow_prefetch);
4959                 /* 3DNow! style prefetch */
4960                 new_node = new_bd_ia32_Prefetch(dbgi, block, base, idx, mem);
4961         }
4962
4963         set_irn_pinned(new_node, get_irn_pinned(node));
4964         set_ia32_op_type(new_node, ia32_AddrModeS);
4965         set_ia32_ls_mode(new_node, mode_Bu);
4966         set_address(new_node, &addr);
4967
4968         SET_IA32_ORIG_NODE(new_node, node);
4969
4970         return new_r_Proj(new_node, mode_M, pn_ia32_Prefetch_M);
4971 }
4972
4973 /**
4974  * Transform bsf like node
4975  */
4976 static ir_node *gen_unop_AM(ir_node *node, construct_binop_dest_func *func)
4977 {
4978         ir_node *param     = get_Builtin_param(node, 0);
4979         dbg_info *dbgi     = get_irn_dbg_info(node);
4980
4981         ir_node *block     = get_nodes_block(node);
4982         ir_node *new_block = be_transform_node(block);
4983
4984         ia32_address_mode_t  am;
4985         ia32_address_t      *addr = &am.addr;
4986         ir_node             *cnt;
4987
4988         match_arguments(&am, block, NULL, param, NULL, match_am);
4989
4990         cnt = func(dbgi, new_block, addr->base, addr->index, addr->mem, am.new_op2);
4991         set_am_attributes(cnt, &am);
4992         set_ia32_ls_mode(cnt, get_irn_mode(param));
4993
4994         SET_IA32_ORIG_NODE(cnt, node);
4995         return fix_mem_proj(cnt, &am);
4996 }
4997
4998 /**
4999  * Transform builtin ffs.
5000  */
5001 static ir_node *gen_ffs(ir_node *node)
5002 {
5003         ir_node  *bsf   = gen_unop_AM(node, new_bd_ia32_Bsf);
5004         ir_node  *real  = skip_Proj(bsf);
5005         dbg_info *dbgi  = get_irn_dbg_info(real);
5006         ir_node  *block = get_nodes_block(real);
5007         ir_node  *flag, *set, *conv, *neg, *orn, *add;
5008
5009         /* bsf x */
5010         if (get_irn_mode(real) != mode_T) {
5011                 set_irn_mode(real, mode_T);
5012                 bsf = new_r_Proj(real, mode_Iu, pn_ia32_res);
5013         }
5014
5015         flag = new_r_Proj(real, mode_b, pn_ia32_flags);
5016
5017         /* sete */
5018         set = new_bd_ia32_Setcc(dbgi, block, flag, ia32_cc_equal);
5019         SET_IA32_ORIG_NODE(set, node);
5020
5021         /* conv to 32bit */
5022         conv = new_bd_ia32_Conv_I2I8Bit(dbgi, block, noreg_GP, noreg_GP, nomem, set, mode_Bu);
5023         SET_IA32_ORIG_NODE(conv, node);
5024
5025         /* neg */
5026         neg = new_bd_ia32_Neg(dbgi, block, conv);
5027
5028         /* or */
5029         orn = new_bd_ia32_Or(dbgi, block, noreg_GP, noreg_GP, nomem, bsf, neg);
5030         set_ia32_ls_mode(orn, mode_Iu);
5031         set_ia32_commutative(orn);
5032
5033         /* add 1 */
5034         add = new_bd_ia32_Lea(dbgi, block, orn, noreg_GP);
5035         add_ia32_am_offs_int(add, 1);
5036         return add;
5037 }
5038
5039 /**
5040  * Transform builtin clz.
5041  */
5042 static ir_node *gen_clz(ir_node *node)
5043 {
5044         ir_node  *bsr   = gen_unop_AM(node, new_bd_ia32_Bsr);
5045         ir_node  *real  = skip_Proj(bsr);
5046         dbg_info *dbgi  = get_irn_dbg_info(real);
5047         ir_node  *block = get_nodes_block(real);
5048         ir_graph *irg   = get_Block_irg(block);
5049         ir_node  *imm   = ia32_create_Immediate(irg, NULL, 0, 31);
5050
5051         return new_bd_ia32_Xor(dbgi, block, noreg_GP, noreg_GP, nomem, bsr, imm);
5052 }
5053
5054 /**
5055  * Transform builtin ctz.
5056  */
5057 static ir_node *gen_ctz(ir_node *node)
5058 {
5059         return gen_unop_AM(node, new_bd_ia32_Bsf);
5060 }
5061
5062 /**
5063  * Transform builtin parity.
5064  */
5065 static ir_node *gen_parity(ir_node *node)
5066 {
5067         dbg_info *dbgi      = get_irn_dbg_info(node);
5068         ir_node  *block     = get_nodes_block(node);
5069         ir_node  *new_block = be_transform_node(block);
5070         ir_node  *param     = get_Builtin_param(node, 0);
5071         ir_node  *new_param = be_transform_node(param);
5072         ir_node  *new_node;
5073
5074         /* the x86 parity bit is stupid: it only looks at the lowest byte,
5075          * so we have to do complicated xoring first.
5076          * (we should also better lower this before the backend so we still have a
5077          * chance for CSE, constant folding and other goodies for some of these
5078          * operations)
5079          */
5080         ir_graph *const irg   = get_Block_irg(new_block);
5081         ir_node  *const count = ia32_create_Immediate(irg, NULL, 0, 16);
5082         ir_node  *const shr   = new_bd_ia32_Shr(dbgi, new_block, new_param, count);
5083         ir_node  *const xorn  = new_bd_ia32_Xor(dbgi, new_block, noreg_GP, noreg_GP, nomem, shr, new_param);
5084         ir_node  *const xor2  = new_bd_ia32_XorHighLow(dbgi, new_block, xorn);
5085         ir_node        *flags;
5086
5087         set_ia32_ls_mode(xorn, mode_Iu);
5088         set_ia32_commutative(xorn);
5089
5090         set_irn_mode(xor2, mode_T);
5091         flags = new_r_Proj(xor2, mode_Iu, pn_ia32_XorHighLow_flags);
5092
5093         /* setp */
5094         new_node = new_bd_ia32_Setcc(dbgi, new_block, flags, ia32_cc_not_parity);
5095         SET_IA32_ORIG_NODE(new_node, node);
5096
5097         /* conv to 32bit */
5098         new_node = new_bd_ia32_Conv_I2I8Bit(dbgi, new_block, noreg_GP, noreg_GP,
5099                                             nomem, new_node, mode_Bu);
5100         SET_IA32_ORIG_NODE(new_node, node);
5101         return new_node;
5102 }
5103
5104 /**
5105  * Transform builtin popcount
5106  */
5107 static ir_node *gen_popcount(ir_node *node)
5108 {
5109         ir_node *param     = get_Builtin_param(node, 0);
5110         dbg_info *dbgi     = get_irn_dbg_info(node);
5111
5112         ir_node *block     = get_nodes_block(node);
5113         ir_node *new_block = be_transform_node(block);
5114
5115         ir_node *new_param;
5116         ir_node *imm, *simm, *m1, *s1, *s2, *s3, *s4, *s5, *m2, *m3, *m4, *m5, *m6, *m7, *m8, *m9, *m10, *m11, *m12, *m13;
5117
5118         /* check for SSE4.2 or SSE4a and use the popcnt instruction */
5119         if (ia32_cg_config.use_popcnt) {
5120                 ia32_address_mode_t am;
5121                 ia32_address_t      *addr = &am.addr;
5122                 ir_node             *cnt;
5123
5124                 match_arguments(&am, block, NULL, param, NULL, match_am | match_16bit_am | match_upconv);
5125
5126                 cnt = new_bd_ia32_Popcnt(dbgi, new_block, addr->base, addr->index, addr->mem, am.new_op2);
5127                 set_am_attributes(cnt, &am);
5128                 set_ia32_ls_mode(cnt, get_irn_mode(param));
5129
5130                 SET_IA32_ORIG_NODE(cnt, node);
5131                 return fix_mem_proj(cnt, &am);
5132         }
5133
5134         new_param = be_transform_node(param);
5135
5136         /* do the standard popcount algo */
5137         /* TODO: This is stupid, we should transform this before the backend,
5138          * to get CSE, localopts, etc. for the operations
5139          * TODO: This is also not the optimal algorithm (it is just the starting
5140          * example in hackers delight, they optimize it more on the following page)
5141          * But I'm too lazy to fix this now, as the code should get lowered before
5142          * the backend anyway.
5143          */
5144         ir_graph *const irg = get_Block_irg(new_block);
5145
5146         /* m1 = x & 0x55555555 */
5147         imm = ia32_create_Immediate(irg, NULL, 0, 0x55555555);
5148         m1 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, new_param, imm);
5149
5150         /* s1 = x >> 1 */
5151         simm = ia32_create_Immediate(irg, NULL, 0, 1);
5152         s1 = new_bd_ia32_Shr(dbgi, new_block, new_param, simm);
5153
5154         /* m2 = s1 & 0x55555555 */
5155         m2 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s1, imm);
5156
5157         /* m3 = m1 + m2 */
5158         m3 = new_bd_ia32_Lea(dbgi, new_block, m2, m1);
5159
5160         /* m4 = m3 & 0x33333333 */
5161         imm = ia32_create_Immediate(irg, NULL, 0, 0x33333333);
5162         m4 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m3, imm);
5163
5164         /* s2 = m3 >> 2 */
5165         simm = ia32_create_Immediate(irg, NULL, 0, 2);
5166         s2 = new_bd_ia32_Shr(dbgi, new_block, m3, simm);
5167
5168         /* m5 = s2 & 0x33333333 */
5169         m5 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s2, imm);
5170
5171         /* m6 = m4 + m5 */
5172         m6 = new_bd_ia32_Lea(dbgi, new_block, m4, m5);
5173
5174         /* m7 = m6 & 0x0F0F0F0F */
5175         imm = ia32_create_Immediate(irg, NULL, 0, 0x0F0F0F0F);
5176         m7 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m6, imm);
5177
5178         /* s3 = m6 >> 4 */
5179         simm = ia32_create_Immediate(irg, NULL, 0, 4);
5180         s3 = new_bd_ia32_Shr(dbgi, new_block, m6, simm);
5181
5182         /* m8 = s3 & 0x0F0F0F0F */
5183         m8 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s3, imm);
5184
5185         /* m9 = m7 + m8 */
5186         m9 = new_bd_ia32_Lea(dbgi, new_block, m7, m8);
5187
5188         /* m10 = m9 & 0x00FF00FF */
5189         imm = ia32_create_Immediate(irg, NULL, 0, 0x00FF00FF);
5190         m10 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m9, imm);
5191
5192         /* s4 = m9 >> 8 */
5193         simm = ia32_create_Immediate(irg, NULL, 0, 8);
5194         s4 = new_bd_ia32_Shr(dbgi, new_block, m9, simm);
5195
5196         /* m11 = s4 & 0x00FF00FF */
5197         m11 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s4, imm);
5198
5199         /* m12 = m10 + m11 */
5200         m12 = new_bd_ia32_Lea(dbgi, new_block, m10, m11);
5201
5202         /* m13 = m12 & 0x0000FFFF */
5203         imm = ia32_create_Immediate(irg, NULL, 0, 0x0000FFFF);
5204         m13 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m12, imm);
5205
5206         /* s5 = m12 >> 16 */
5207         simm = ia32_create_Immediate(irg, NULL, 0, 16);
5208         s5 = new_bd_ia32_Shr(dbgi, new_block, m12, simm);
5209
5210         /* res = m13 + s5 */
5211         return new_bd_ia32_Lea(dbgi, new_block, m13, s5);
5212 }
5213
5214 /**
5215  * Transform builtin byte swap.
5216  */
5217 static ir_node *gen_bswap(ir_node *node)
5218 {
5219         ir_node *param     = be_transform_node(get_Builtin_param(node, 0));
5220         dbg_info *dbgi     = get_irn_dbg_info(node);
5221
5222         ir_node *block     = get_nodes_block(node);
5223         ir_node *new_block = be_transform_node(block);
5224         ir_mode *mode      = get_irn_mode(param);
5225         unsigned size      = get_mode_size_bits(mode);
5226
5227         switch (size) {
5228         case 32:
5229                 if (ia32_cg_config.use_bswap) {
5230                         /* swap available */
5231                         return new_bd_ia32_Bswap(dbgi, new_block, param);
5232                 } else {
5233                         ir_graph *const irg  = get_Block_irg(new_block);
5234                         ir_node  *const i8   = ia32_create_Immediate(irg, NULL, 0, 8);
5235                         ir_node  *const rol1 = new_bd_ia32_Rol(dbgi, new_block, param, i8);
5236                         ir_node  *const i16  = ia32_create_Immediate(irg, NULL, 0, 16);
5237                         ir_node  *const rol2 = new_bd_ia32_Rol(dbgi, new_block, rol1, i16);
5238                         ir_node  *const rol3 = new_bd_ia32_Rol(dbgi, new_block, rol2, i8);
5239                         set_ia32_ls_mode(rol1, mode_Hu);
5240                         set_ia32_ls_mode(rol2, mode_Iu);
5241                         set_ia32_ls_mode(rol3, mode_Hu);
5242                         return rol3;
5243                 }
5244
5245         case 16:
5246                 /* swap16 always available */
5247                 return new_bd_ia32_Bswap16(dbgi, new_block, param);
5248
5249         default:
5250                 panic("Invalid bswap size (%d)", size);
5251         }
5252 }
5253
5254 /**
5255  * Transform builtin outport.
5256  */
5257 static ir_node *gen_outport(ir_node *node)
5258 {
5259         ir_node *port  = create_immediate_or_transform(get_Builtin_param(node, 0));
5260         ir_node *oldv  = get_Builtin_param(node, 1);
5261         ir_mode *mode  = get_irn_mode(oldv);
5262         ir_node *value = be_transform_node(oldv);
5263         ir_node *block = be_transform_node(get_nodes_block(node));
5264         ir_node *mem   = be_transform_node(get_Builtin_mem(node));
5265         dbg_info *dbgi = get_irn_dbg_info(node);
5266
5267         ir_node *res = new_bd_ia32_Outport(dbgi, block, port, value, mem);
5268         set_ia32_ls_mode(res, mode);
5269         return res;
5270 }
5271
5272 /**
5273  * Transform builtin inport.
5274  */
5275 static ir_node *gen_inport(ir_node *node)
5276 {
5277         ir_type *tp    = get_Builtin_type(node);
5278         ir_type *rstp  = get_method_res_type(tp, 0);
5279         ir_mode *mode  = get_type_mode(rstp);
5280         ir_node *port  = create_immediate_or_transform(get_Builtin_param(node, 0));
5281         ir_node *block = be_transform_node(get_nodes_block(node));
5282         ir_node *mem   = be_transform_node(get_Builtin_mem(node));
5283         dbg_info *dbgi = get_irn_dbg_info(node);
5284
5285         ir_node *res = new_bd_ia32_Inport(dbgi, block, port, mem);
5286         set_ia32_ls_mode(res, mode);
5287
5288         /* check for missing Result Proj */
5289         return res;
5290 }
5291
5292 /**
5293  * Transform a builtin inner trampoline
5294  */
5295 static ir_node *gen_inner_trampoline(ir_node *node)
5296 {
5297         ir_node  *ptr       = get_Builtin_param(node, 0);
5298         ir_node  *callee    = get_Builtin_param(node, 1);
5299         ir_node  *env       = be_transform_node(get_Builtin_param(node, 2));
5300         ir_node  *mem       = get_Builtin_mem(node);
5301         ir_node  *block     = get_nodes_block(node);
5302         ir_node  *new_block = be_transform_node(block);
5303         ir_node  *val;
5304         ir_node  *store;
5305         ir_node  *rel;
5306         ir_node  *trampoline;
5307         ir_node  *in[2];
5308         dbg_info *dbgi      = get_irn_dbg_info(node);
5309         ia32_address_t addr;
5310
5311         /* construct store address */
5312         memset(&addr, 0, sizeof(addr));
5313         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
5314
5315         if (addr.base == NULL) {
5316                 addr.base = noreg_GP;
5317         } else {
5318                 addr.base = be_transform_node(addr.base);
5319         }
5320
5321         if (addr.index == NULL) {
5322                 addr.index = noreg_GP;
5323         } else {
5324                 addr.index = be_transform_node(addr.index);
5325         }
5326         addr.mem = be_transform_node(mem);
5327
5328         ir_graph *const irg = get_Block_irg(new_block);
5329         /* mov  ecx, <env> */
5330         val   = ia32_create_Immediate(irg, NULL, 0, 0xB9);
5331         store = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
5332                                       addr.index, addr.mem, val);
5333         set_irn_pinned(store, get_irn_pinned(node));
5334         set_ia32_op_type(store, ia32_AddrModeD);
5335         set_ia32_ls_mode(store, mode_Bu);
5336         set_address(store, &addr);
5337         addr.mem = store;
5338         addr.offset += 1;
5339
5340         store = new_bd_ia32_Store(dbgi, new_block, addr.base,
5341                                   addr.index, addr.mem, env);
5342         set_irn_pinned(store, get_irn_pinned(node));
5343         set_ia32_op_type(store, ia32_AddrModeD);
5344         set_ia32_ls_mode(store, mode_Iu);
5345         set_address(store, &addr);
5346         addr.mem = store;
5347         addr.offset += 4;
5348
5349         /* jmp rel <callee> */
5350         val   = ia32_create_Immediate(irg, NULL, 0, 0xE9);
5351         store = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
5352                                      addr.index, addr.mem, val);
5353         set_irn_pinned(store, get_irn_pinned(node));
5354         set_ia32_op_type(store, ia32_AddrModeD);
5355         set_ia32_ls_mode(store, mode_Bu);
5356         set_address(store, &addr);
5357         addr.mem = store;
5358         addr.offset += 1;
5359
5360         trampoline = be_transform_node(ptr);
5361
5362         /* the callee is typically an immediate */
5363         if (is_SymConst(callee)) {
5364                 rel = new_bd_ia32_Const(dbgi, new_block, get_SymConst_entity(callee), 0, 0, -10);
5365         } else {
5366                 rel = new_bd_ia32_Lea(dbgi, new_block, be_transform_node(callee), noreg_GP);
5367                 add_ia32_am_offs_int(rel, -10);
5368         }
5369         rel = new_bd_ia32_Sub(dbgi, new_block, noreg_GP, noreg_GP, nomem, rel, trampoline);
5370
5371         store = new_bd_ia32_Store(dbgi, new_block, addr.base,
5372                                   addr.index, addr.mem, rel);
5373         set_irn_pinned(store, get_irn_pinned(node));
5374         set_ia32_op_type(store, ia32_AddrModeD);
5375         set_ia32_ls_mode(store, mode_Iu);
5376         set_address(store, &addr);
5377
5378         in[0] = store;
5379         in[1] = trampoline;
5380
5381         return new_r_Tuple(new_block, 2, in);
5382 }
5383
5384 /**
5385  * Transform Builtin node.
5386  */
5387 static ir_node *gen_Builtin(ir_node *node)
5388 {
5389         ir_builtin_kind kind = get_Builtin_kind(node);
5390
5391         switch (kind) {
5392         case ir_bk_trap:
5393                 return gen_trap(node);
5394         case ir_bk_debugbreak:
5395                 return gen_debugbreak(node);
5396         case ir_bk_return_address:
5397                 return gen_return_address(node);
5398         case ir_bk_frame_address:
5399                 return gen_frame_address(node);
5400         case ir_bk_prefetch:
5401                 return gen_prefetch(node);
5402         case ir_bk_ffs:
5403                 return gen_ffs(node);
5404         case ir_bk_clz:
5405                 return gen_clz(node);
5406         case ir_bk_ctz:
5407                 return gen_ctz(node);
5408         case ir_bk_parity:
5409                 return gen_parity(node);
5410         case ir_bk_popcount:
5411                 return gen_popcount(node);
5412         case ir_bk_bswap:
5413                 return gen_bswap(node);
5414         case ir_bk_outport:
5415                 return gen_outport(node);
5416         case ir_bk_inport:
5417                 return gen_inport(node);
5418         case ir_bk_inner_trampoline:
5419                 return gen_inner_trampoline(node);
5420         }
5421         panic("Builtin %s not implemented", get_builtin_kind_name(kind));
5422 }
5423
5424 /**
5425  * Transform Proj(Builtin) node.
5426  */
5427 static ir_node *gen_Proj_Builtin(ir_node *proj)
5428 {
5429         ir_node         *node     = get_Proj_pred(proj);
5430         ir_node         *new_node = be_transform_node(node);
5431         ir_builtin_kind kind      = get_Builtin_kind(node);
5432
5433         switch (kind) {
5434         case ir_bk_return_address:
5435         case ir_bk_frame_address:
5436         case ir_bk_ffs:
5437         case ir_bk_clz:
5438         case ir_bk_ctz:
5439         case ir_bk_parity:
5440         case ir_bk_popcount:
5441         case ir_bk_bswap:
5442                 assert(get_Proj_proj(proj) == pn_Builtin_max+1);
5443                 return new_node;
5444         case ir_bk_trap:
5445         case ir_bk_debugbreak:
5446         case ir_bk_prefetch:
5447         case ir_bk_outport:
5448                 assert(get_Proj_proj(proj) == pn_Builtin_M);
5449                 return new_node;
5450         case ir_bk_inport:
5451                 if (get_Proj_proj(proj) == pn_Builtin_max+1) {
5452                         return new_r_Proj(new_node, get_irn_mode(proj), pn_ia32_Inport_res);
5453                 } else {
5454                         assert(get_Proj_proj(proj) == pn_Builtin_M);
5455                         return new_r_Proj(new_node, mode_M, pn_ia32_Inport_M);
5456                 }
5457         case ir_bk_inner_trampoline:
5458                 if (get_Proj_proj(proj) == pn_Builtin_max+1) {
5459                         return get_Tuple_pred(new_node, 1);
5460                 } else {
5461                         assert(get_Proj_proj(proj) == pn_Builtin_M);
5462                         return get_Tuple_pred(new_node, 0);
5463                 }
5464         }
5465         panic("Builtin %s not implemented", get_builtin_kind_name(kind));
5466 }
5467
5468 static ir_node *gen_be_IncSP(ir_node *node)
5469 {
5470         ir_node *res = be_duplicate_node(node);
5471         arch_add_irn_flags(res, arch_irn_flags_modify_flags);
5472
5473         return res;
5474 }
5475
5476 /**
5477  * Transform the Projs from a be_Call.
5478  */
5479 static ir_node *gen_Proj_be_Call(ir_node *node)
5480 {
5481         ir_node  *call        = get_Proj_pred(node);
5482         ir_node  *new_call    = be_transform_node(call);
5483         dbg_info *dbgi        = get_irn_dbg_info(node);
5484         long      proj        = get_Proj_proj(node);
5485         ir_mode  *mode        = get_irn_mode(node);
5486         ir_node  *res;
5487
5488         if (proj == pn_be_Call_M) {
5489                 return new_rd_Proj(dbgi, new_call, mode_M, n_ia32_Call_mem);
5490         }
5491         /* transform call modes */
5492         if (mode_is_data(mode)) {
5493                 const arch_register_class_t *cls = arch_get_irn_reg_class(node);
5494                 mode = cls->mode;
5495         }
5496
5497         /* Map from be_Call to ia32_Call proj number */
5498         if (proj == pn_be_Call_sp) {
5499                 proj = pn_ia32_Call_stack;
5500         } else if (proj == pn_be_Call_M) {
5501                 proj = pn_ia32_Call_M;
5502         } else if (proj == pn_be_Call_X_except) {
5503                 proj = pn_ia32_Call_X_except;
5504         } else if (proj == pn_be_Call_X_regular) {
5505                 proj = pn_ia32_Call_X_regular;
5506         } else {
5507                 arch_register_req_t const *const req    = arch_get_irn_register_req(node);
5508
5509                 assert(proj >= pn_be_Call_first_res);
5510                 assert(arch_register_req_is(req, limited));
5511
5512                 be_foreach_out(new_call, i) {
5513                         arch_register_req_t const *const new_req = arch_get_irn_register_req_out(new_call, i);
5514                         if (!arch_register_req_is(new_req, limited) ||
5515                             new_req->cls      != req->cls           ||
5516                             *new_req->limited != *req->limited)
5517                                 continue;
5518
5519                         proj = i;
5520                         goto found;
5521                 }
5522                 panic("no matching out requirement found");
5523 found:;
5524         }
5525
5526         res = new_rd_Proj(dbgi, new_call, mode, proj);
5527
5528         /* TODO arch_set_irn_register() only operates on Projs, need variant with index */
5529         switch (proj) {
5530         case pn_ia32_Call_stack:
5531                 arch_set_irn_register(res, &ia32_registers[REG_ESP]);
5532                 break;
5533
5534         case pn_ia32_Call_fpcw:
5535                 arch_set_irn_register(res, &ia32_registers[REG_FPCW]);
5536                 break;
5537         }
5538
5539         return res;
5540 }
5541
5542 static ir_node *gen_Proj_ASM(ir_node *node)
5543 {
5544         ir_mode *mode     = get_irn_mode(node);
5545         ir_node *pred     = get_Proj_pred(node);
5546         ir_node *new_pred = be_transform_node(pred);
5547         long     pos      = get_Proj_proj(node);
5548
5549         if (mode == mode_M) {
5550                 pos = arch_get_irn_n_outs(new_pred)-1;
5551         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
5552                 mode = mode_Iu;
5553         } else if (mode_is_float(mode)) {
5554                 mode = ia32_mode_E;
5555         } else {
5556                 panic("unexpected proj mode at ASM");
5557         }
5558
5559         return new_r_Proj(new_pred, mode, pos);
5560 }
5561
5562 /**
5563  * Transform and potentially renumber Proj nodes.
5564  */
5565 static ir_node *gen_Proj(ir_node *node)
5566 {
5567         ir_node *pred = get_Proj_pred(node);
5568         long    proj;
5569
5570         switch (get_irn_opcode(pred)) {
5571         case iro_Load:
5572                 return gen_Proj_Load(node);
5573         case iro_Store:
5574                 return gen_Proj_Store(node);
5575         case iro_ASM:
5576                 return gen_Proj_ASM(node);
5577         case iro_Builtin:
5578                 return gen_Proj_Builtin(node);
5579         case iro_Div:
5580                 return gen_Proj_Div(node);
5581         case iro_Mod:
5582                 return gen_Proj_Mod(node);
5583         case iro_CopyB:
5584                 return gen_Proj_CopyB(node);
5585         case beo_SubSP:
5586                 return gen_Proj_be_SubSP(node);
5587         case beo_AddSP:
5588                 return gen_Proj_be_AddSP(node);
5589         case beo_Call:
5590                 return gen_Proj_be_Call(node);
5591         case iro_Start:
5592                 proj = get_Proj_proj(node);
5593                 switch (proj) {
5594                         case pn_Start_X_initial_exec: {
5595                                 ir_node  *block     = get_nodes_block(pred);
5596                                 ir_node  *new_block = be_transform_node(block);
5597                                 dbg_info *dbgi      = get_irn_dbg_info(node);
5598                                 /* we exchange the ProjX with a jump */
5599                                 ir_node  *jump      = new_rd_Jmp(dbgi, new_block);
5600
5601                                 return jump;
5602                         }
5603                 }
5604                 break;
5605
5606         default:
5607                 if (is_ia32_l_FloattoLL(pred)) {
5608                         return gen_Proj_l_FloattoLL(node);
5609 #ifdef FIRM_EXT_GRS
5610                 } else if (!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
5611 #else
5612                 } else {
5613 #endif
5614                         ir_mode *mode = get_irn_mode(node);
5615                         if (ia32_mode_needs_gp_reg(mode)) {
5616                                 ir_node *new_pred = be_transform_node(pred);
5617                                 ir_node *new_proj = new_r_Proj(new_pred, mode_Iu,
5618                                                                get_Proj_proj(node));
5619                                 new_proj->node_nr = node->node_nr;
5620                                 return new_proj;
5621                         }
5622                 }
5623         }
5624         return be_duplicate_node(node);
5625 }
5626
5627 /**
5628  * Enters all transform functions into the generic pointer
5629  */
5630 static void register_transformers(void)
5631 {
5632         /* first clear the generic function pointer for all ops */
5633         be_start_transform_setup();
5634
5635         be_set_transform_function(op_Add,              gen_Add);
5636         be_set_transform_function(op_And,              gen_And);
5637         be_set_transform_function(op_ASM,              ia32_gen_ASM);
5638         be_set_transform_function(op_be_AddSP,         gen_be_AddSP);
5639         be_set_transform_function(op_be_Call,          gen_be_Call);
5640         be_set_transform_function(op_be_Copy,          gen_be_Copy);
5641         be_set_transform_function(op_be_FrameAddr,     gen_be_FrameAddr);
5642         be_set_transform_function(op_be_IncSP,         gen_be_IncSP);
5643         be_set_transform_function(op_be_Return,        gen_be_Return);
5644         be_set_transform_function(op_be_SubSP,         gen_be_SubSP);
5645         be_set_transform_function(op_Builtin,          gen_Builtin);
5646         be_set_transform_function(op_Cmp,              gen_Cmp);
5647         be_set_transform_function(op_Cond,             gen_Cond);
5648         be_set_transform_function(op_Const,            gen_Const);
5649         be_set_transform_function(op_Conv,             gen_Conv);
5650         be_set_transform_function(op_CopyB,            ia32_gen_CopyB);
5651         be_set_transform_function(op_Div,              gen_Div);
5652         be_set_transform_function(op_Eor,              gen_Eor);
5653         be_set_transform_function(op_ia32_l_Adc,       gen_ia32_l_Adc);
5654         be_set_transform_function(op_ia32_l_Add,       gen_ia32_l_Add);
5655         be_set_transform_function(op_ia32_Leave,       be_duplicate_node);
5656         be_set_transform_function(op_ia32_l_FloattoLL, gen_ia32_l_FloattoLL);
5657         be_set_transform_function(op_ia32_l_IMul,      gen_ia32_l_IMul);
5658         be_set_transform_function(op_ia32_l_LLtoFloat, gen_ia32_l_LLtoFloat);
5659         be_set_transform_function(op_ia32_l_Mul,       gen_ia32_l_Mul);
5660         be_set_transform_function(op_ia32_l_Sbb,       gen_ia32_l_Sbb);
5661         be_set_transform_function(op_ia32_l_Sub,       gen_ia32_l_Sub);
5662         be_set_transform_function(op_ia32_GetEIP,      be_duplicate_node);
5663         be_set_transform_function(op_ia32_Minus64Bit,  be_duplicate_node);
5664         be_set_transform_function(op_ia32_NoReg_GP,    be_duplicate_node);
5665         be_set_transform_function(op_ia32_NoReg_FP,    be_duplicate_node);
5666         be_set_transform_function(op_ia32_NoReg_XMM,   be_duplicate_node);
5667         be_set_transform_function(op_ia32_PopEbp,      be_duplicate_node);
5668         be_set_transform_function(op_ia32_Push,        be_duplicate_node);
5669         be_set_transform_function(op_IJmp,             gen_IJmp);
5670         be_set_transform_function(op_Jmp,              gen_Jmp);
5671         be_set_transform_function(op_Load,             gen_Load);
5672         be_set_transform_function(op_Minus,            gen_Minus);
5673         be_set_transform_function(op_Mod,              gen_Mod);
5674         be_set_transform_function(op_Mul,              gen_Mul);
5675         be_set_transform_function(op_Mulh,             gen_Mulh);
5676         be_set_transform_function(op_Mux,              gen_Mux);
5677         be_set_transform_function(op_Not,              gen_Not);
5678         be_set_transform_function(op_Or,               gen_Or);
5679         be_set_transform_function(op_Phi,              gen_Phi);
5680         be_set_transform_function(op_Proj,             gen_Proj);
5681         be_set_transform_function(op_Rotl,             gen_Rotl);
5682         be_set_transform_function(op_Shl,              gen_Shl);
5683         be_set_transform_function(op_Shr,              gen_Shr);
5684         be_set_transform_function(op_Shrs,             gen_Shrs);
5685         be_set_transform_function(op_Store,            gen_Store);
5686         be_set_transform_function(op_Sub,              gen_Sub);
5687         be_set_transform_function(op_Switch,           gen_Switch);
5688         be_set_transform_function(op_SymConst,         gen_SymConst);
5689         be_set_transform_function(op_Unknown,          ia32_gen_Unknown);
5690
5691         be_set_upper_bits_clean_function(op_Mux, ia32_mux_upper_bits_clean);
5692 }
5693
5694 /**
5695  * Pre-transform all unknown and noreg nodes.
5696  */
5697 static void ia32_pretransform_node(void)
5698 {
5699         ir_graph        *irg      = current_ir_graph;
5700         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
5701
5702         irg_data->noreg_gp       = be_pre_transform_node(irg_data->noreg_gp);
5703         irg_data->noreg_fp       = be_pre_transform_node(irg_data->noreg_fp);
5704         irg_data->noreg_xmm      = be_pre_transform_node(irg_data->noreg_xmm);
5705         irg_data->get_eip        = be_pre_transform_node(irg_data->get_eip);
5706         irg_data->fpu_trunc_mode = be_pre_transform_node(irg_data->fpu_trunc_mode);
5707
5708         nomem    = get_irg_no_mem(irg);
5709         noreg_GP = ia32_new_NoReg_gp(irg);
5710 }
5711
5712 /**
5713  * Post-process all calls if we are in SSE mode.
5714  * The ABI requires that the results are in st0, copy them
5715  * to a xmm register.
5716  */
5717 static void postprocess_fp_call_results(void)
5718 {
5719         size_t i, n;
5720
5721         for (i = 0, n = ARR_LEN(call_list); i < n; ++i) {
5722                 ir_node *call = call_list[i];
5723                 ir_type *mtp  = call_types[i];
5724                 int     j;
5725
5726                 for (j = get_method_n_ress(mtp) - 1; j >= 0; --j) {
5727                         ir_type *res_tp = get_method_res_type(mtp, j);
5728                         ir_node *res, *new_res;
5729                         ir_mode *res_mode;
5730
5731                         if (! is_atomic_type(res_tp)) {
5732                                 /* no floating point return */
5733                                 continue;
5734                         }
5735                         res_mode = get_type_mode(res_tp);
5736                         if (! mode_is_float(res_mode)) {
5737                                 /* no floating point return */
5738                                 continue;
5739                         }
5740
5741                         res     = be_get_Proj_for_pn(call, pn_ia32_Call_st0 + j);
5742                         new_res = NULL;
5743
5744                         /* now patch the users */
5745                         foreach_out_edge_safe(res, edge) {
5746                                 ir_node *succ = get_edge_src_irn(edge);
5747
5748                                 /* ignore Keeps */
5749                                 if (be_is_Keep(succ))
5750                                         continue;
5751
5752                                 if (is_ia32_xStore(succ)) {
5753                                         /* an xStore can be patched into an vfst */
5754                                         dbg_info *db    = get_irn_dbg_info(succ);
5755                                         ir_node  *block = get_nodes_block(succ);
5756                                         ir_node  *base  = get_irn_n(succ, n_ia32_xStore_base);
5757                                         ir_node  *idx   = get_irn_n(succ, n_ia32_xStore_index);
5758                                         ir_node  *mem   = get_irn_n(succ, n_ia32_xStore_mem);
5759                                         ir_node  *value = get_irn_n(succ, n_ia32_xStore_val);
5760                                         ir_mode  *mode  = get_ia32_ls_mode(succ);
5761
5762                                         ir_node  *st = new_bd_ia32_fst(db, block, base, idx, mem, value, mode);
5763                                         //ir_node  *mem = new_r_Proj(st, mode_M, pn_ia32_fst_M);
5764                                         set_ia32_am_offs_int(st, get_ia32_am_offs_int(succ));
5765                                         if (is_ia32_use_frame(succ))
5766                                                 set_ia32_use_frame(st);
5767                                         set_ia32_frame_ent(st, get_ia32_frame_ent(succ));
5768                                         set_irn_pinned(st, get_irn_pinned(succ));
5769                                         set_ia32_op_type(st, ia32_AddrModeD);
5770
5771                                         assert((long)pn_ia32_xStore_M == (long)pn_ia32_fst_M);
5772                                         assert((long)pn_ia32_xStore_X_regular == (long)pn_ia32_fst_X_regular);
5773                                         assert((long)pn_ia32_xStore_X_except == (long)pn_ia32_fst_X_except);
5774
5775                                         exchange(succ, st);
5776
5777                                         continue;
5778                                 }
5779
5780                                 if (new_res == NULL) {
5781                                         dbg_info *db       = get_irn_dbg_info(call);
5782                                         ir_node  *block    = get_nodes_block(call);
5783                                         ir_node  *frame    = get_irg_frame(current_ir_graph);
5784                                         ir_node  *old_mem  = be_get_Proj_for_pn(call, pn_ia32_Call_M);
5785                                         ir_node  *call_mem = new_r_Proj(call, mode_M, pn_ia32_Call_M);
5786                                         ir_node  *vfst, *xld, *new_mem;
5787                                         ir_node  *vfst_mem;
5788
5789                                         /* store st(0) on stack */
5790                                         vfst = new_bd_ia32_fst(db, block, frame, noreg_GP, call_mem,
5791                                                                 res, res_mode);
5792                                         set_ia32_op_type(vfst, ia32_AddrModeD);
5793                                         set_ia32_use_frame(vfst);
5794
5795                                         vfst_mem = new_r_Proj(vfst, mode_M, pn_ia32_fst_M);
5796
5797                                         /* load into SSE register */
5798                                         xld = new_bd_ia32_xLoad(db, block, frame, noreg_GP, vfst_mem,
5799                                                                 res_mode);
5800                                         set_ia32_op_type(xld, ia32_AddrModeS);
5801                                         set_ia32_use_frame(xld);
5802
5803                                         new_res = new_r_Proj(xld, res_mode, pn_ia32_xLoad_res);
5804                                         new_mem = new_r_Proj(xld, mode_M, pn_ia32_xLoad_M);
5805
5806                                         if (old_mem != NULL) {
5807                                                 edges_reroute(old_mem, new_mem);
5808                                                 kill_node(old_mem);
5809                                         }
5810                                 }
5811                                 set_irn_n(succ, get_edge_src_pos(edge), new_res);
5812                         }
5813                 }
5814         }
5815 }
5816
5817 /* do the transformation */
5818 void ia32_transform_graph(ir_graph *irg)
5819 {
5820         int cse_last;
5821
5822         register_transformers();
5823         initial_fpcw       = NULL;
5824         ia32_no_pic_adjust = 0;
5825
5826         old_initial_fpcw = be_get_initial_reg_value(irg, &ia32_registers[REG_FPCW]);
5827
5828         be_timer_push(T_HEIGHTS);
5829         ia32_heights = heights_new(irg);
5830         be_timer_pop(T_HEIGHTS);
5831         ia32_calculate_non_address_mode_nodes(irg);
5832
5833         /* the transform phase is not safe for CSE (yet) because several nodes get
5834          * attributes set after their creation */
5835         cse_last = get_opt_cse();
5836         set_opt_cse(0);
5837
5838         call_list  = NEW_ARR_F(ir_node *, 0);
5839         call_types = NEW_ARR_F(ir_type *, 0);
5840         be_transform_graph(irg, ia32_pretransform_node);
5841
5842         if (ia32_cg_config.use_sse2)
5843                 postprocess_fp_call_results();
5844         DEL_ARR_F(call_types);
5845         DEL_ARR_F(call_list);
5846
5847         set_opt_cse(cse_last);
5848
5849         ia32_free_non_address_mode_nodes();
5850         heights_free(ia32_heights);
5851         ia32_heights = NULL;
5852 }
5853
5854 void ia32_init_transform(void)
5855 {
5856         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
5857 }