nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58 #include "../be_t.h"
  59
  60 #include "bearch_ia32_t.h"
  61 #include "ia32_common_transform.h"
  62 #include "ia32_nodes_attr.h"
  63 #include "ia32_transform.h"
  64 #include "ia32_new_nodes.h"
  65 #include "ia32_map_regs.h"
  66 #include "ia32_dbg_stat.h"
  67 #include "ia32_optimize.h"
  68 #include "ia32_util.h"
  69 #include "ia32_address_mode.h"
  70 #include "ia32_architecture.h"
  71
  72 #include "gen_ia32_regalloc_if.h"
  73
  74 #define SFP_SIGN   "0x80000000"
  75 #define DFP_SIGN   "0x8000000000000000"
  76 #define SFP_ABS    "0x7FFFFFFF"
  77 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  78 #define DFP_INTMAX "9223372036854775807"
  79
  80 #define TP_SFP_SIGN "ia32_sfp_sign"
  81 #define TP_DFP_SIGN "ia32_dfp_sign"
  82 #define TP_SFP_ABS  "ia32_sfp_abs"
  83 #define TP_DFP_ABS  "ia32_dfp_abs"
  84 #define TP_INT_MAX  "ia32_int_max"
  85
  86 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  87 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  88 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  89 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  90 #define ENT_INT_MAX  "IA32_INT_MAX"
  91
  92 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  93 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  94
  95 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  96
  97 static ir_node         *initial_fpcw = NULL;
  98
  99 extern ir_op *get_op_Mulh(void);
 100
 101 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 102         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 103         ir_node *op1, ir_node *op2);
 104
 105 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 106         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 107         ir_node *op1, ir_node *op2, ir_node *flags);
 108
 109 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 110         ir_node *block, ir_node *op1, ir_node *op2);
 111
 112 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 113         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 114         ir_node *op);
 115
 116 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 117         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 118
 119 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 120         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 121         ir_node *op1, ir_node *op2, ir_node *fpcw);
 122
 123 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 124         ir_node *block, ir_node *op);
 125
 126 static ir_node *create_immediate_or_transform(ir_node *node,
 127                                               char immediate_constraint_type);
 128
 129 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 130                                 dbg_info *dbgi, ir_node *block,
 131                                 ir_node *op, ir_node *orig_node);
 132
 133 /** Return non-zero is a node represents the 0 constant. */
 134 static int is_Const_0(ir_node *node) {
 135         return is_Const(node) && is_Const_null(node);
 136 }
 137
 138 /** Return non-zero is a node represents the 1 constant. */
 139 static int is_Const_1(ir_node *node) {
 140         return is_Const(node) && is_Const_one(node);
 141 }
 142
 143 /** Return non-zero is a node represents the -1 constant. */
 144 static int is_Const_Minus_1(ir_node *node) {
 145         return is_Const(node) && is_Const_all_one(node);
 146 }
 147
 148 /**
 149  * returns true if constant can be created with a simple float command
 150  */
 151 static int is_simple_x87_Const(ir_node *node)
 152 {
 153         tarval *tv = get_Const_tarval(node);
 154         if (tarval_is_null(tv) || tarval_is_one(tv))
 155                 return 1;
 156
 157         /* TODO: match all the other float constants */
 158         return 0;
 159 }
 160
 161 /**
 162  * returns true if constant can be created with a simple float command
 163  */
 164 static int is_simple_sse_Const(ir_node *node)
 165 {
 166         tarval  *tv   = get_Const_tarval(node);
 167         ir_mode *mode = get_tarval_mode(tv);
 168
 169         if (mode == mode_F)
 170                 return 1;
 171
 172         if (tarval_is_null(tv) || tarval_is_one(tv))
 173                 return 1;
 174
 175         if (mode == mode_D) {
 176                 unsigned val = get_tarval_sub_bits(tv, 0) |
 177                         (get_tarval_sub_bits(tv, 1) << 8) |
 178                         (get_tarval_sub_bits(tv, 2) << 16) |
 179                         (get_tarval_sub_bits(tv, 3) << 24);
 180                 if (val == 0)
 181                         /* lower 32bit are zero, really a 32bit constant */
 182                         return 1;
 183         }
 184
 185         /* TODO: match all the other float constants */
 186         return 0;
 187 }
 188
 189 /**
 190  * Transforms a Const.
 191  */
 192 static ir_node *gen_Const(ir_node *node) {
 193         ir_graph        *irg   = current_ir_graph;
 194         ir_node         *old_block = get_nodes_block(node);
 195         ir_node         *block = be_transform_node(old_block);
 196         dbg_info        *dbgi  = get_irn_dbg_info(node);
 197         ir_mode         *mode  = get_irn_mode(node);
 198
 199         assert(is_Const(node));
 200
 201         if (mode_is_float(mode)) {
 202                 ir_node   *res   = NULL;
 203                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 204                 ir_node   *nomem = new_NoMem();
 205                 ir_node   *load;
 206                 ir_entity *floatent;
 207
 208                 if (ia32_cg_config.use_sse2) {
 209                         tarval *tv = get_Const_tarval(node);
 210                         if (tarval_is_null(tv)) {
 211                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 212                                 set_ia32_ls_mode(load, mode);
 213                                 res  = load;
 214                         } else if (tarval_is_one(tv)) {
 215                                 int     cnst  = mode == mode_F ? 26 : 55;
 216                                 ir_node *imm1 = create_Immediate(NULL, 0, cnst);
 217                                 ir_node *imm2 = create_Immediate(NULL, 0, 2);
 218                                 ir_node *pslld, *psrld;
 219
 220                                 load = new_rd_ia32_xAllOnes(dbgi, irg, block);
 221                                 set_ia32_ls_mode(load, mode);
 222                                 pslld = new_rd_ia32_xPslld(dbgi, irg, block, load, imm1);
 223                                 set_ia32_ls_mode(pslld, mode);
 224                                 psrld = new_rd_ia32_xPsrld(dbgi, irg, block, pslld, imm2);
 225                                 set_ia32_ls_mode(psrld, mode);
 226                                 res = psrld;
 227                         } else if (mode == mode_F) {
 228                                 /* we can place any 32bit constant by using a movd gp, sse */
 229                                 unsigned val = get_tarval_sub_bits(tv, 0) |
 230                                                (get_tarval_sub_bits(tv, 1) << 8) |
 231                                                (get_tarval_sub_bits(tv, 2) << 16) |
 232                                                (get_tarval_sub_bits(tv, 3) << 24);
 233                                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 234                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 235                                 set_ia32_ls_mode(load, mode);
 236                                 res = load;
 237                         } else {
 238                                 if (mode == mode_D) {
 239                                         unsigned val = get_tarval_sub_bits(tv, 0) |
 240                                                 (get_tarval_sub_bits(tv, 1) << 8) |
 241                                                 (get_tarval_sub_bits(tv, 2) << 16) |
 242                                                 (get_tarval_sub_bits(tv, 3) << 24);
 243                                         if (val == 0) {
 244                                                 ir_node *imm32 = create_Immediate(NULL, 0, 32);
 245                                                 ir_node *cnst, *psllq;
 246
 247                                                 /* fine, lower 32bit are zero, produce 32bit value */
 248                                                 val = get_tarval_sub_bits(tv, 4) |
 249                                                         (get_tarval_sub_bits(tv, 5) << 8) |
 250                                                         (get_tarval_sub_bits(tv, 6) << 16) |
 251                                                         (get_tarval_sub_bits(tv, 7) << 24);
 252                                                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 253                                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 254                                                 set_ia32_ls_mode(load, mode);
 255                                                 psllq = new_rd_ia32_xPsllq(dbgi, irg, block, load, imm32);
 256                                                 set_ia32_ls_mode(psllq, mode);
 257                                                 res = psllq;
 258                                                 goto end;
 259                                         }
 260                                 }
 261                                 floatent = create_float_const_entity(node);
 262
 263                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 264                                                              mode);
 265                                 set_ia32_op_type(load, ia32_AddrModeS);
 266                                 set_ia32_am_sc(load, floatent);
 267                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 268                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 269                         }
 270                 } else {
 271                         if (is_Const_null(node)) {
 272                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 273                                 res  = load;
 274                                 set_ia32_ls_mode(load, mode);
 275                         } else if (is_Const_one(node)) {
 276                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 277                                 res  = load;
 278                                 set_ia32_ls_mode(load, mode);
 279                         } else {
 280                                 floatent = create_float_const_entity(node);
 281
 282                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 283                                 set_ia32_op_type(load, ia32_AddrModeS);
 284                                 set_ia32_am_sc(load, floatent);
 285                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 286                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 287                                 /* take the mode from the entity */
 288                                 set_ia32_ls_mode(load, get_type_mode(get_entity_type(floatent)));
 289                         }
 290                 }
 291 end:
 292                 /* Const Nodes before the initial IncSP are a bad idea, because
 293                  * they could be spilled and we have no SP ready at that point yet.
 294                  * So add a dependency to the initial frame pointer calculation to
 295                  * avoid that situation.
 296                  */
 297                 if (get_irg_start_block(irg) == block) {
 298                         add_irn_dep(load, get_irg_frame(irg));
 299                 }
 300
 301                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 302                 return res;
 303         } else { /* non-float mode */
 304                 ir_node *cnst;
 305                 tarval  *tv = get_Const_tarval(node);
 306                 long     val;
 307
 308                 tv = tarval_convert_to(tv, mode_Iu);
 309
 310                 if (tv == get_tarval_bad() || tv == get_tarval_undefined() ||
 311                     tv == NULL) {
 312                         panic("couldn't convert constant tarval (%+F)", node);
 313                 }
 314                 val = get_tarval_long(tv);
 315
 316                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 317                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 318
 319                 /* see above */
 320                 if (get_irg_start_block(irg) == block) {
 321                         add_irn_dep(cnst, get_irg_frame(irg));
 322                 }
 323
 324                 return cnst;
 325         }
 326 }
 327
 328 /**
 329  * Transforms a SymConst.
 330  */
 331 static ir_node *gen_SymConst(ir_node *node) {
 332         ir_graph *irg   = current_ir_graph;
 333         ir_node  *old_block = get_nodes_block(node);
 334         ir_node  *block = be_transform_node(old_block);
 335         dbg_info *dbgi  = get_irn_dbg_info(node);
 336         ir_mode  *mode  = get_irn_mode(node);
 337         ir_node  *cnst;
 338
 339         if (mode_is_float(mode)) {
 340                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 341                 ir_node *nomem = new_NoMem();
 342
 343                 if (ia32_cg_config.use_sse2)
 344                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 345                 else
 346                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 347                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 348                 set_ia32_use_frame(cnst);
 349         } else {
 350                 ir_entity *entity;
 351
 352                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 353                         panic("backend only support symconst_addr_ent (at %+F)", node);
 354                 }
 355                 entity = get_SymConst_entity(node);
 356                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 357         }
 358
 359         /* Const Nodes before the initial IncSP are a bad idea, because
 360          * they could be spilled and we have no SP ready at that point yet
 361          */
 362         if (get_irg_start_block(irg) == block) {
 363                 add_irn_dep(cnst, get_irg_frame(irg));
 364         }
 365
 366         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 367
 368         return cnst;
 369 }
 370
 371 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 372 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 373         static const struct {
 374                 const char *tp_name;
 375                 const char *ent_name;
 376                 const char *cnst_str;
 377                 char mode;
 378                 char align;
 379         } names [ia32_known_const_max] = {
 380                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 381                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 382                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 383                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 384                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 385         };
 386         static ir_entity *ent_cache[ia32_known_const_max];
 387
 388         const char    *tp_name, *ent_name, *cnst_str;
 389         ir_type       *tp;
 390         ir_node       *cnst;
 391         ir_graph      *rem;
 392         ir_entity     *ent;
 393         tarval        *tv;
 394         ir_mode       *mode;
 395
 396         ent_name = names[kct].ent_name;
 397         if (! ent_cache[kct]) {
 398                 tp_name  = names[kct].tp_name;
 399                 cnst_str = names[kct].cnst_str;
 400
 401                 switch (names[kct].mode) {
 402                 case 0:  mode = mode_Iu; break;
 403                 case 1:  mode = mode_Lu; break;
 404                 default: mode = mode_F; break;
 405                 }
 406                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 407                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 408                 /* set the specified alignment */
 409                 set_type_alignment_bytes(tp, names[kct].align);
 410
 411                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 412
 413                 set_entity_ld_ident(ent, get_entity_ident(ent));
 414                 set_entity_visibility(ent, visibility_local);
 415                 set_entity_variability(ent, variability_constant);
 416                 set_entity_allocation(ent, allocation_static);
 417
 418                 /* we create a new entity here: It's initialization must resist on the
 419                     const code irg */
 420                 rem = current_ir_graph;
 421                 current_ir_graph = get_const_code_irg();
 422                 cnst = new_Const(mode, tv);
 423                 current_ir_graph = rem;
 424
 425                 set_atomic_ent_value(ent, cnst);
 426
 427                 /* cache the entry */
 428                 ent_cache[kct] = ent;
 429         }
 430
 431         return ent_cache[kct];
 432 }
 433
 434 static int prevents_AM(ir_node *const block, ir_node *const am_candidate,
 435                        ir_node *const other)
 436 {
 437         if (get_nodes_block(other) != block)
 438                 return 0;
 439
 440         if (is_Sync(other)) {
 441                 int i;
 442
 443                 for (i = get_Sync_n_preds(other) - 1; i >= 0; --i) {
 444                         ir_node *const pred = get_Sync_pred(other, i);
 445
 446                         if (get_nodes_block(pred) != block)
 447                                 continue;
 448
 449                         /* Do not block ourselves from getting eaten */
 450                         if (is_Proj(pred) && get_Proj_pred(pred) == am_candidate)
 451                                 continue;
 452
 453                         if (!heights_reachable_in_block(heights, pred, am_candidate))
 454                                 continue;
 455
 456                         return 1;
 457                 }
 458
 459                 return 0;
 460         } else {
 461                 /* Do not block ourselves from getting eaten */
 462                 if (is_Proj(other) && get_Proj_pred(other) == am_candidate)
 463                         return 0;
 464
 465                 if (!heights_reachable_in_block(heights, other, am_candidate))
 466                         return 0;
 467
 468                 return 1;
 469         }
 470 }
 471
 472 /**
 473  * return true if the node is a Proj(Load) and could be used in source address
 474  * mode for another node. Will return only true if the @p other node is not
 475  * dependent on the memory of the Load (for binary operations use the other
 476  * input here, for unary operations use NULL).
 477  */
 478 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 479                                         ir_node *other, ir_node *other2, match_flags_t flags)
 480 {
 481         ir_node *load;
 482         long     pn;
 483
 484         /* float constants are always available */
 485         if (is_Const(node)) {
 486                 ir_mode *mode = get_irn_mode(node);
 487                 if (mode_is_float(mode)) {
 488                         if (ia32_cg_config.use_sse2) {
 489                                 if (is_simple_sse_Const(node))
 490                                         return 0;
 491                         } else {
 492                                 if (is_simple_x87_Const(node))
 493                                         return 0;
 494                         }
 495                         if (get_irn_n_edges(node) > 1)
 496                                 return 0;
 497                         return 1;
 498                 }
 499         }
 500
 501         if (!is_Proj(node))
 502                 return 0;
 503         load = get_Proj_pred(node);
 504         pn   = get_Proj_proj(node);
 505         if (!is_Load(load) || pn != pn_Load_res)
 506                 return 0;
 507         if (get_nodes_block(load) != block)
 508                 return 0;
 509         /* we only use address mode if we're the only user of the load */
 510         if (get_irn_n_edges(node) != (flags & match_two_users ? 2 : 1))
 511                 return 0;
 512         /* in some edge cases with address mode we might reach the load normally
 513          * and through some AM sequence, if it is already materialized then we
 514          * can't create an AM node from it */
 515         if (be_is_transformed(node))
 516                 return 0;
 517
 518         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 519         if (other != NULL && prevents_AM(block, load, other))
 520                 return 0;
 521
 522         if (other2 != NULL && prevents_AM(block, load, other2))
 523                 return 0;
 524
 525         return 1;
 526 }
 527
 528 typedef struct ia32_address_mode_t ia32_address_mode_t;
 529 struct ia32_address_mode_t {
 530         ia32_address_t  addr;
 531         ir_mode        *ls_mode;
 532         ir_node        *mem_proj;
 533         ia32_op_type_t  op_type;
 534         ir_node        *new_op1;
 535         ir_node        *new_op2;
 536         op_pin_state    pinned;
 537         unsigned        commutative  : 1;
 538         unsigned        ins_permuted : 1;
 539 };
 540
 541 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 542 {
 543         ir_node *noreg_gp;
 544
 545         /* construct load address */
 546         memset(addr, 0, sizeof(addr[0]));
 547         ia32_create_address_mode(addr, ptr, /*force=*/0);
 548
 549         noreg_gp    = ia32_new_NoReg_gp(env_cg);
 550         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 551         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 552         addr->mem   = be_transform_node(mem);
 553 }
 554
 555 static void build_address(ia32_address_mode_t *am, ir_node *node)
 556 {
 557         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 558         ia32_address_t *addr     = &am->addr;
 559         ir_node        *load;
 560         ir_node        *ptr;
 561         ir_node        *mem;
 562         ir_node        *new_mem;
 563
 564         if (is_Const(node)) {
 565                 ir_entity *entity  = create_float_const_entity(node);
 566                 addr->base         = noreg_gp;
 567                 addr->index        = noreg_gp;
 568                 addr->mem          = new_NoMem();
 569                 addr->symconst_ent = entity;
 570                 addr->use_frame    = 1;
 571                 am->ls_mode        = get_type_mode(get_entity_type(entity));
 572                 am->pinned         = op_pin_state_floats;
 573                 return;
 574         }
 575
 576         load         = get_Proj_pred(node);
 577         ptr          = get_Load_ptr(load);
 578         mem          = get_Load_mem(load);
 579         new_mem      = be_transform_node(mem);
 580         am->pinned   = get_irn_pinned(load);
 581         am->ls_mode  = get_Load_mode(load);
 582         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 583
 584         /* construct load address */
 585         ia32_create_address_mode(addr, ptr, /*force=*/0);
 586
 587         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 588         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 589         addr->mem   = new_mem;
 590 }
 591
 592 static void set_address(ir_node *node, const ia32_address_t *addr)
 593 {
 594         set_ia32_am_scale(node, addr->scale);
 595         set_ia32_am_sc(node, addr->symconst_ent);
 596         set_ia32_am_offs_int(node, addr->offset);
 597         if(addr->symconst_sign)
 598                 set_ia32_am_sc_sign(node);
 599         if(addr->use_frame)
 600                 set_ia32_use_frame(node);
 601         set_ia32_frame_ent(node, addr->frame_entity);
 602 }
 603
 604 /**
 605  * Apply attributes of a given address mode to a node.
 606  */
 607 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 608 {
 609         set_address(node, &am->addr);
 610
 611         set_ia32_op_type(node, am->op_type);
 612         set_ia32_ls_mode(node, am->ls_mode);
 613         if (am->pinned == op_pin_state_pinned) {
 614                 /* beware: some nodes are already pinned and did not allow to change the state */
 615                 if (get_irn_pinned(node) != op_pin_state_pinned)
 616                         set_irn_pinned(node, op_pin_state_pinned);
 617         }
 618         if (am->commutative)
 619                 set_ia32_commutative(node);
 620 }
 621
 622 /**
 623  * Check, if a given node is a Down-Conv, ie. a integer Conv
 624  * from a mode with a mode with more bits to a mode with lesser bits.
 625  * Moreover, we return only true if the node has not more than 1 user.
 626  *
 627  * @param node   the node
 628  * @return non-zero if node is a Down-Conv
 629  */
 630 static int is_downconv(const ir_node *node)
 631 {
 632         ir_mode *src_mode;
 633         ir_mode *dest_mode;
 634
 635         if(!is_Conv(node))
 636                 return 0;
 637
 638         /* we only want to skip the conv when we're the only user
 639          * (not optimal but for now...)
 640          */
 641         if(get_irn_n_edges(node) > 1)
 642                 return 0;
 643
 644         src_mode  = get_irn_mode(get_Conv_op(node));
 645         dest_mode = get_irn_mode(node);
 646         return ia32_mode_needs_gp_reg(src_mode)
 647                 && ia32_mode_needs_gp_reg(dest_mode)
 648                 && get_mode_size_bits(dest_mode) < get_mode_size_bits(src_mode);
 649 }
 650
 651 /* Skip all Down-Conv's on a given node and return the resulting node. */
 652 ir_node *ia32_skip_downconv(ir_node *node) {
 653         while (is_downconv(node))
 654                 node = get_Conv_op(node);
 655
 656         return node;
 657 }
 658
 659 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 660 {
 661         ir_mode  *mode = get_irn_mode(node);
 662         ir_node  *block;
 663         ir_mode  *tgt_mode;
 664         dbg_info *dbgi;
 665
 666         if(mode_is_signed(mode)) {
 667                 tgt_mode = mode_Is;
 668         } else {
 669                 tgt_mode = mode_Iu;
 670         }
 671         block = get_nodes_block(node);
 672         dbgi  = get_irn_dbg_info(node);
 673
 674         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 675 }
 676
 677 /**
 678  * matches operands of a node into ia32 addressing/operand modes. This covers
 679  * usage of source address mode, immediates, operations with non 32-bit modes,
 680  * ...
 681  * The resulting data is filled into the @p am struct. block is the block
 682  * of the node whose arguments are matched. op1, op2 are the first and second
 683  * input that are matched (op1 may be NULL). other_op is another unrelated
 684  * input that is not matched! but which is needed sometimes to check if AM
 685  * for op1/op2 is legal.
 686  * @p flags describes the supported modes of the operation in detail.
 687  */
 688 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 689                             ir_node *op1, ir_node *op2, ir_node *other_op,
 690                             match_flags_t flags)
 691 {
 692         ia32_address_t *addr      = &am->addr;
 693         ir_mode        *mode      = get_irn_mode(op2);
 694         int             mode_bits = get_mode_size_bits(mode);
 695         ir_node        *noreg_gp, *new_op1, *new_op2;
 696         int             use_am;
 697         unsigned        commutative;
 698         int             use_am_and_immediates;
 699         int             use_immediate;
 700
 701         memset(am, 0, sizeof(am[0]));
 702
 703         commutative           = (flags & match_commutative) != 0;
 704         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 705         use_am                = (flags & match_am) != 0;
 706         use_immediate         = (flags & match_immediate) != 0;
 707         assert(!use_am_and_immediates || use_immediate);
 708
 709         assert(op2 != NULL);
 710         assert(!commutative || op1 != NULL);
 711         assert(use_am || !(flags & match_8bit_am));
 712         assert(use_am || !(flags & match_16bit_am));
 713
 714         if (mode_bits == 8) {
 715                 if (!(flags & match_8bit_am))
 716                         use_am = 0;
 717                 /* we don't automatically add upconvs yet */
 718                 assert((flags & match_mode_neutral) || (flags & match_8bit));
 719         } else if (mode_bits == 16) {
 720                 if (!(flags & match_16bit_am))
 721                         use_am = 0;
 722                 /* we don't automatically add upconvs yet */
 723                 assert((flags & match_mode_neutral) || (flags & match_16bit));
 724         }
 725
 726         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 727          * can be random for these operations */
 728         if (flags & match_mode_neutral) {
 729                 op2 = ia32_skip_downconv(op2);
 730                 if (op1 != NULL) {
 731                         op1 = ia32_skip_downconv(op1);
 732                 }
 733         }
 734
 735         /* match immediates. firm nodes are normalized: constants are always on the
 736          * op2 input */
 737         new_op2 = NULL;
 738         if (!(flags & match_try_am) && use_immediate) {
 739                 new_op2 = try_create_Immediate(op2, 0);
 740         }
 741
 742         noreg_gp = ia32_new_NoReg_gp(env_cg);
 743         if (new_op2 == NULL &&
 744             use_am && ia32_use_source_address_mode(block, op2, op1, other_op, flags)) {
 745                 build_address(am, op2);
 746                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 747                 if (mode_is_float(mode)) {
 748                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 749                 } else {
 750                         new_op2 = noreg_gp;
 751                 }
 752                 am->op_type = ia32_AddrModeS;
 753         } else if (commutative && (new_op2 == NULL || use_am_and_immediates) &&
 754                        use_am &&
 755                        ia32_use_source_address_mode(block, op1, op2, other_op, flags)) {
 756                 ir_node *noreg;
 757                 build_address(am, op1);
 758
 759                 if (mode_is_float(mode)) {
 760                         noreg = ia32_new_NoReg_vfp(env_cg);
 761                 } else {
 762                         noreg = noreg_gp;
 763                 }
 764
 765                 if (new_op2 != NULL) {
 766                         new_op1 = noreg;
 767                 } else {
 768                         new_op1 = be_transform_node(op2);
 769                         new_op2 = noreg;
 770                         am->ins_permuted = 1;
 771                 }
 772                 am->op_type = ia32_AddrModeS;
 773         } else {
 774                 if (flags & match_try_am) {
 775                         am->new_op1 = NULL;
 776                         am->new_op2 = NULL;
 777                         am->op_type = ia32_Normal;
 778                         return;
 779                 }
 780
 781                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 782                 if (new_op2 == NULL)
 783                         new_op2 = be_transform_node(op2);
 784                 am->op_type = ia32_Normal;
 785                 am->ls_mode = get_irn_mode(op2);
 786                 if (flags & match_mode_neutral)
 787                         am->ls_mode = mode_Iu;
 788         }
 789         if (addr->base == NULL)
 790                 addr->base = noreg_gp;
 791         if (addr->index == NULL)
 792                 addr->index = noreg_gp;
 793         if (addr->mem == NULL)
 794                 addr->mem = new_NoMem();
 795
 796         am->new_op1     = new_op1;
 797         am->new_op2     = new_op2;
 798         am->commutative = commutative;
 799 }
 800
 801 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 802 {
 803         ir_mode  *mode;
 804         ir_node  *load;
 805
 806         if (am->mem_proj == NULL)
 807                 return node;
 808
 809         /* we have to create a mode_T so the old MemProj can attach to us */
 810         mode = get_irn_mode(node);
 811         load = get_Proj_pred(am->mem_proj);
 812
 813         mark_irn_visited(load);
 814         be_set_transformed_node(load, node);
 815
 816         if (mode != mode_T) {
 817                 set_irn_mode(node, mode_T);
 818                 return new_rd_Proj(NULL, current_ir_graph, get_nodes_block(node), node, mode, pn_ia32_res);
 819         } else {
 820                 return node;
 821         }
 822 }
 823
 824 /**
 825  * Construct a standard binary operation, set AM and immediate if required.
 826  *
 827  * @param node  The original node for which the binop is created
 828  * @param op1   The first operand
 829  * @param op2   The second operand
 830  * @param func  The node constructor function
 831  * @return The constructed ia32 node.
 832  */
 833 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 834                           construct_binop_func *func, match_flags_t flags)
 835 {
 836         dbg_info            *dbgi;
 837         ir_node             *block, *new_block, *new_node;
 838         ia32_address_mode_t  am;
 839         ia32_address_t      *addr = &am.addr;
 840
 841         block = get_nodes_block(node);
 842         match_arguments(&am, block, op1, op2, NULL, flags);
 843
 844         dbgi      = get_irn_dbg_info(node);
 845         new_block = be_transform_node(block);
 846         new_node  = func(dbgi, current_ir_graph, new_block,
 847                          addr->base, addr->index, addr->mem,
 848                          am.new_op1, am.new_op2);
 849         set_am_attributes(new_node, &am);
 850         /* we can't use source address mode anymore when using immediates */
 851         if (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 852                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 853         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 854
 855         new_node = fix_mem_proj(new_node, &am);
 856
 857         return new_node;
 858 }
 859
 860 enum {
 861         n_ia32_l_binop_left,
 862         n_ia32_l_binop_right,
 863         n_ia32_l_binop_eflags
 864 };
 865 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,       n_Adc_left)
 866 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,      n_Adc_right)
 867 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags,     n_Adc_eflags)
 868 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_minuend,    n_Sbb_minuend)
 869 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_subtrahend, n_Sbb_subtrahend)
 870 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags,     n_Sbb_eflags)
 871
 872 /**
 873  * Construct a binary operation which also consumes the eflags.
 874  *
 875  * @param node  The node to transform
 876  * @param func  The node constructor function
 877  * @param flags The match flags
 878  * @return      The constructor ia32 node
 879  */
 880 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 881                                 match_flags_t flags)
 882 {
 883         ir_node             *src_block  = get_nodes_block(node);
 884         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 885         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 886         dbg_info            *dbgi;
 887         ir_node             *block, *new_node, *eflags, *new_eflags;
 888         ia32_address_mode_t  am;
 889         ia32_address_t      *addr       = &am.addr;
 890
 891         match_arguments(&am, src_block, op1, op2, NULL, flags);
 892
 893         dbgi       = get_irn_dbg_info(node);
 894         block      = be_transform_node(src_block);
 895         eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 896         new_eflags = be_transform_node(eflags);
 897         new_node   = func(dbgi, current_ir_graph, block, addr->base, addr->index,
 898                         addr->mem, am.new_op1, am.new_op2, new_eflags);
 899         set_am_attributes(new_node, &am);
 900         /* we can't use source address mode anymore when using immediates */
 901         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 902                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 903         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 904
 905         new_node = fix_mem_proj(new_node, &am);
 906
 907         return new_node;
 908 }
 909
 910 static ir_node *get_fpcw(void)
 911 {
 912         ir_node *fpcw;
 913         if (initial_fpcw != NULL)
 914                 return initial_fpcw;
 915
 916         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 917                                              &ia32_fp_cw_regs[REG_FPCW]);
 918         initial_fpcw = be_transform_node(fpcw);
 919
 920         return initial_fpcw;
 921 }
 922
 923 /**
 924  * Construct a standard binary operation, set AM and immediate if required.
 925  *
 926  * @param op1   The first operand
 927  * @param op2   The second operand
 928  * @param func  The node constructor function
 929  * @return The constructed ia32 node.
 930  */
 931 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 932                                     construct_binop_float_func *func,
 933                                     match_flags_t flags)
 934 {
 935         ir_mode             *mode  = get_irn_mode(node);
 936         dbg_info            *dbgi;
 937         ir_node             *block, *new_block, *new_node;
 938         ia32_address_mode_t  am;
 939         ia32_address_t      *addr = &am.addr;
 940
 941         /* cannot use address mode with long double on x87 */
 942         if (get_mode_size_bits(mode) > 64)
 943                 flags &= ~match_am;
 944
 945         block = get_nodes_block(node);
 946         match_arguments(&am, block, op1, op2, NULL, flags);
 947
 948         dbgi      = get_irn_dbg_info(node);
 949         new_block = be_transform_node(block);
 950         new_node  = func(dbgi, current_ir_graph, new_block,
 951                          addr->base, addr->index, addr->mem,
 952                          am.new_op1, am.new_op2, get_fpcw());
 953         set_am_attributes(new_node, &am);
 954
 955         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 956
 957         new_node = fix_mem_proj(new_node, &am);
 958
 959         return new_node;
 960 }
 961
 962 /**
 963  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 964  *
 965  * @param op1   The first operand
 966  * @param op2   The second operand
 967  * @param func  The node constructor function
 968  * @return The constructed ia32 node.
 969  */
 970 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 971                                 construct_shift_func *func,
 972                                 match_flags_t flags)
 973 {
 974         dbg_info *dbgi;
 975         ir_node  *block, *new_block, *new_op1, *new_op2, *new_node;
 976
 977         assert(! mode_is_float(get_irn_mode(node)));
 978         assert(flags & match_immediate);
 979         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
 980
 981         if (flags & match_mode_neutral) {
 982                 op1     = ia32_skip_downconv(op1);
 983                 new_op1 = be_transform_node(op1);
 984         } else if (get_mode_size_bits(get_irn_mode(node)) != 32) {
 985                 new_op1 = create_upconv(op1, node);
 986         } else {
 987                 new_op1 = be_transform_node(op1);
 988         }
 989
 990         /* the shift amount can be any mode that is bigger than 5 bits, since all
 991          * other bits are ignored anyway */
 992         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
 993                 ir_node *const op = get_Conv_op(op2);
 994                 if (mode_is_float(get_irn_mode(op)))
 995                         break;
 996                 op2 = op;
 997                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
 998         }
 999         new_op2 = create_immediate_or_transform(op2, 0);
1000
1001         dbgi      = get_irn_dbg_info(node);
1002         block     = get_nodes_block(node);
1003         new_block = be_transform_node(block);
1004         new_node  = func(dbgi, current_ir_graph, new_block, new_op1, new_op2);
1005         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1006
1007         /* lowered shift instruction may have a dependency operand, handle it here */
1008         if (get_irn_arity(node) == 3) {
1009                 /* we have a dependency */
1010                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
1011                 add_irn_dep(new_node, new_dep);
1012         }
1013
1014         return new_node;
1015 }
1016
1017
1018 /**
1019  * Construct a standard unary operation, set AM and immediate if required.
1020  *
1021  * @param op    The operand
1022  * @param func  The node constructor function
1023  * @return The constructed ia32 node.
1024  */
1025 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
1026                          match_flags_t flags)
1027 {
1028         dbg_info *dbgi;
1029         ir_node  *block, *new_block, *new_op, *new_node;
1030
1031         assert(flags == 0 || flags == match_mode_neutral);
1032         if (flags & match_mode_neutral) {
1033                 op = ia32_skip_downconv(op);
1034         }
1035
1036         new_op    = be_transform_node(op);
1037         dbgi      = get_irn_dbg_info(node);
1038         block     = get_nodes_block(node);
1039         new_block = be_transform_node(block);
1040         new_node  = func(dbgi, current_ir_graph, new_block, new_op);
1041
1042         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1043
1044         return new_node;
1045 }
1046
1047 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1048                                         ia32_address_t *addr)
1049 {
1050         ir_node *base, *index, *res;
1051
1052         base = addr->base;
1053         if (base == NULL) {
1054                 base = ia32_new_NoReg_gp(env_cg);
1055         } else {
1056                 base = be_transform_node(base);
1057         }
1058
1059         index = addr->index;
1060         if (index == NULL) {
1061                 index = ia32_new_NoReg_gp(env_cg);
1062         } else {
1063                 index = be_transform_node(index);
1064         }
1065
1066         res = new_rd_ia32_Lea(dbgi, current_ir_graph, block, base, index);
1067         set_address(res, addr);
1068
1069         return res;
1070 }
1071
1072 /**
1073  * Returns non-zero if a given address mode has a symbolic or
1074  * numerical offset != 0.
1075  */
1076 static int am_has_immediates(const ia32_address_t *addr)
1077 {
1078         return addr->offset != 0 || addr->symconst_ent != NULL
1079                 || addr->frame_entity || addr->use_frame;
1080 }
1081
1082 /**
1083  * Creates an ia32 Add.
1084  *
1085  * @return the created ia32 Add node
1086  */
1087 static ir_node *gen_Add(ir_node *node) {
1088         ir_mode  *mode = get_irn_mode(node);
1089         ir_node  *op1  = get_Add_left(node);
1090         ir_node  *op2  = get_Add_right(node);
1091         dbg_info *dbgi;
1092         ir_node  *block, *new_block, *new_node, *add_immediate_op;
1093         ia32_address_t       addr;
1094         ia32_address_mode_t  am;
1095
1096         if (mode_is_float(mode)) {
1097                 if (ia32_cg_config.use_sse2)
1098                         return gen_binop(node, op1, op2, new_rd_ia32_xAdd,
1099                                          match_commutative | match_am);
1100                 else
1101                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd,
1102                                                    match_commutative | match_am);
1103         }
1104
1105         ia32_mark_non_am(node);
1106
1107         op2 = ia32_skip_downconv(op2);
1108         op1 = ia32_skip_downconv(op1);
1109
1110         /**
1111          * Rules for an Add:
1112          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1113          *   1. Add with immediate -> Lea
1114          *   2. Add with possible source address mode -> Add
1115          *   3. Otherwise -> Lea
1116          */
1117         memset(&addr, 0, sizeof(addr));
1118         ia32_create_address_mode(&addr, node, /*force=*/1);
1119         add_immediate_op = NULL;
1120
1121         dbgi      = get_irn_dbg_info(node);
1122         block     = get_nodes_block(node);
1123         new_block = be_transform_node(block);
1124
1125         /* a constant? */
1126         if(addr.base == NULL && addr.index == NULL) {
1127                 ir_graph *irg = current_ir_graph;
1128                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1129                                              addr.symconst_sign, addr.offset);
1130                 add_irn_dep(new_node, get_irg_frame(irg));
1131                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1132                 return new_node;
1133         }
1134         /* add with immediate? */
1135         if(addr.index == NULL) {
1136                 add_immediate_op = addr.base;
1137         } else if(addr.base == NULL && addr.scale == 0) {
1138                 add_immediate_op = addr.index;
1139         }
1140
1141         if(add_immediate_op != NULL) {
1142                 if(!am_has_immediates(&addr)) {
1143 #ifdef DEBUG_libfirm
1144                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1145                                            node);
1146 #endif
1147                         return be_transform_node(add_immediate_op);
1148                 }
1149
1150                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1151                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1152                 return new_node;
1153         }
1154
1155         /* test if we can use source address mode */
1156         match_arguments(&am, block, op1, op2, NULL, match_commutative
1157                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1158
1159         /* construct an Add with source address mode */
1160         if (am.op_type == ia32_AddrModeS) {
1161                 ir_graph *irg = current_ir_graph;
1162                 ia32_address_t *am_addr = &am.addr;
1163                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1164                                          am_addr->index, am_addr->mem, am.new_op1,
1165                                          am.new_op2);
1166                 set_am_attributes(new_node, &am);
1167                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1168
1169                 new_node = fix_mem_proj(new_node, &am);
1170
1171                 return new_node;
1172         }
1173
1174         /* otherwise construct a lea */
1175         new_node = create_lea_from_address(dbgi, new_block, &addr);
1176         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1177         return new_node;
1178 }
1179
1180 /**
1181  * Creates an ia32 Mul.
1182  *
1183  * @return the created ia32 Mul node
1184  */
1185 static ir_node *gen_Mul(ir_node *node) {
1186         ir_node *op1  = get_Mul_left(node);
1187         ir_node *op2  = get_Mul_right(node);
1188         ir_mode *mode = get_irn_mode(node);
1189
1190         if (mode_is_float(mode)) {
1191                 if (ia32_cg_config.use_sse2)
1192                         return gen_binop(node, op1, op2, new_rd_ia32_xMul,
1193                                          match_commutative | match_am);
1194                 else
1195                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul,
1196                                                    match_commutative | match_am);
1197         }
1198         return gen_binop(node, op1, op2, new_rd_ia32_IMul,
1199                          match_commutative | match_am | match_mode_neutral |
1200                          match_immediate | match_am_and_immediates);
1201 }
1202
1203 /**
1204  * Creates an ia32 Mulh.
1205  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1206  * this result while Mul returns the lower 32 bit.
1207  *
1208  * @return the created ia32 Mulh node
1209  */
1210 static ir_node *gen_Mulh(ir_node *node)
1211 {
1212         ir_node  *block     = get_nodes_block(node);
1213         ir_node  *new_block = be_transform_node(block);
1214         ir_graph *irg       = current_ir_graph;
1215         dbg_info *dbgi      = get_irn_dbg_info(node);
1216         ir_mode  *mode      = get_irn_mode(node);
1217         ir_node  *op1       = get_Mulh_left(node);
1218         ir_node  *op2       = get_Mulh_right(node);
1219         ir_node  *proj_res_high;
1220         ir_node  *new_node;
1221         ia32_address_mode_t  am;
1222         ia32_address_t      *addr = &am.addr;
1223
1224         assert(!mode_is_float(mode) && "Mulh with float not supported");
1225         assert(get_mode_size_bits(mode) == 32);
1226
1227         match_arguments(&am, block, op1, op2, NULL, match_commutative | match_am);
1228
1229         if (mode_is_signed(mode)) {
1230                 new_node = new_rd_ia32_IMul1OP(dbgi, irg, new_block, addr->base,
1231                                                addr->index, addr->mem, am.new_op1,
1232                                                am.new_op2);
1233         } else {
1234                 new_node = new_rd_ia32_Mul(dbgi, irg, new_block, addr->base,
1235                                            addr->index, addr->mem, am.new_op1,
1236                                            am.new_op2);
1237         }
1238
1239         set_am_attributes(new_node, &am);
1240         /* we can't use source address mode anymore when using immediates */
1241         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1242                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1243         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1244
1245         assert(get_irn_mode(new_node) == mode_T);
1246
1247         fix_mem_proj(new_node, &am);
1248
1249         assert(pn_ia32_IMul1OP_res_high == pn_ia32_Mul_res_high);
1250         proj_res_high = new_rd_Proj(dbgi, irg, block, new_node,
1251                                mode_Iu, pn_ia32_IMul1OP_res_high);
1252
1253         return proj_res_high;
1254 }
1255
1256
1257
1258 /**
1259  * Creates an ia32 And.
1260  *
1261  * @return The created ia32 And node
1262  */
1263 static ir_node *gen_And(ir_node *node) {
1264         ir_node *op1 = get_And_left(node);
1265         ir_node *op2 = get_And_right(node);
1266         assert(! mode_is_float(get_irn_mode(node)));
1267
1268         /* is it a zero extension? */
1269         if (is_Const(op2)) {
1270                 tarval   *tv    = get_Const_tarval(op2);
1271                 long      v     = get_tarval_long(tv);
1272
1273                 if (v == 0xFF || v == 0xFFFF) {
1274                         dbg_info *dbgi   = get_irn_dbg_info(node);
1275                         ir_node  *block  = get_nodes_block(node);
1276                         ir_mode  *src_mode;
1277                         ir_node  *res;
1278
1279                         if(v == 0xFF) {
1280                                 src_mode = mode_Bu;
1281                         } else {
1282                                 assert(v == 0xFFFF);
1283                                 src_mode = mode_Hu;
1284                         }
1285                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1286
1287                         return res;
1288                 }
1289         }
1290         return gen_binop(node, op1, op2, new_rd_ia32_And,
1291                          match_commutative | match_mode_neutral | match_am
1292                                          | match_immediate);
1293 }
1294
1295
1296
1297 /**
1298  * Creates an ia32 Or.
1299  *
1300  * @return The created ia32 Or node
1301  */
1302 static ir_node *gen_Or(ir_node *node) {
1303         ir_node *op1 = get_Or_left(node);
1304         ir_node *op2 = get_Or_right(node);
1305
1306         assert (! mode_is_float(get_irn_mode(node)));
1307         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative
1308                         | match_mode_neutral | match_am | match_immediate);
1309 }
1310
1311
1312
1313 /**
1314  * Creates an ia32 Eor.
1315  *
1316  * @return The created ia32 Eor node
1317  */
1318 static ir_node *gen_Eor(ir_node *node) {
1319         ir_node *op1 = get_Eor_left(node);
1320         ir_node *op2 = get_Eor_right(node);
1321
1322         assert(! mode_is_float(get_irn_mode(node)));
1323         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative
1324                         | match_mode_neutral | match_am | match_immediate);
1325 }
1326
1327
1328 /**
1329  * Creates an ia32 Sub.
1330  *
1331  * @return The created ia32 Sub node
1332  */
1333 static ir_node *gen_Sub(ir_node *node) {
1334         ir_node  *op1  = get_Sub_left(node);
1335         ir_node  *op2  = get_Sub_right(node);
1336         ir_mode  *mode = get_irn_mode(node);
1337
1338         if (mode_is_float(mode)) {
1339                 if (ia32_cg_config.use_sse2)
1340                         return gen_binop(node, op1, op2, new_rd_ia32_xSub, match_am);
1341                 else
1342                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub,
1343                                                    match_am);
1344         }
1345
1346         if (is_Const(op2)) {
1347                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1348                            node);
1349         }
1350
1351         return gen_binop(node, op1, op2, new_rd_ia32_Sub, match_mode_neutral
1352                         | match_am | match_immediate);
1353 }
1354
1355 static ir_node *transform_AM_mem(ir_graph *const irg, ir_node *const block,
1356                                  ir_node  *const src_val,
1357                                  ir_node  *const src_mem,
1358                                  ir_node  *const am_mem)
1359 {
1360         if (is_NoMem(am_mem)) {
1361                 return be_transform_node(src_mem);
1362         } else if (is_Proj(src_val) &&
1363                    is_Proj(src_mem) &&
1364                    get_Proj_pred(src_val) == get_Proj_pred(src_mem)) {
1365                 /* avoid memory loop */
1366                 return am_mem;
1367         } else if (is_Proj(src_val) && is_Sync(src_mem)) {
1368                 ir_node  *const ptr_pred = get_Proj_pred(src_val);
1369                 int       const arity    = get_Sync_n_preds(src_mem);
1370                 int             n        = 0;
1371                 ir_node **      ins;
1372                 int             i;
1373
1374                 NEW_ARR_A(ir_node*, ins, arity + 1);
1375
1376                 for (i = arity - 1; i >= 0; --i) {
1377                         ir_node *const pred = get_Sync_pred(src_mem, i);
1378
1379                         /* avoid memory loop */
1380                         if (is_Proj(pred) && get_Proj_pred(pred) == ptr_pred)
1381                                 continue;
1382
1383                         ins[n++] = be_transform_node(pred);
1384                 }
1385
1386                 ins[n++] = am_mem;
1387
1388                 return new_r_Sync(irg, block, n, ins);
1389         } else {
1390                 ir_node *ins[2];
1391
1392                 ins[0] = be_transform_node(src_mem);
1393                 ins[1] = am_mem;
1394                 return new_r_Sync(irg, block, 2, ins);
1395         }
1396 }
1397
1398 /**
1399  * Generates an ia32 DivMod with additional infrastructure for the
1400  * register allocator if needed.
1401  */
1402 static ir_node *create_Div(ir_node *node)
1403 {
1404         ir_graph *irg       = current_ir_graph;
1405         dbg_info *dbgi      = get_irn_dbg_info(node);
1406         ir_node  *block     = get_nodes_block(node);
1407         ir_node  *new_block = be_transform_node(block);
1408         ir_node  *mem;
1409         ir_node  *new_mem;
1410         ir_node  *op1;
1411         ir_node  *op2;
1412         ir_node  *new_node;
1413         ir_mode  *mode;
1414         ir_node  *sign_extension;
1415         ia32_address_mode_t  am;
1416         ia32_address_t      *addr = &am.addr;
1417
1418         /* the upper bits have random contents for smaller modes */
1419         switch (get_irn_opcode(node)) {
1420         case iro_Div:
1421                 op1     = get_Div_left(node);
1422                 op2     = get_Div_right(node);
1423                 mem     = get_Div_mem(node);
1424                 mode    = get_Div_resmode(node);
1425                 break;
1426         case iro_Mod:
1427                 op1     = get_Mod_left(node);
1428                 op2     = get_Mod_right(node);
1429                 mem     = get_Mod_mem(node);
1430                 mode    = get_Mod_resmode(node);
1431                 break;
1432         case iro_DivMod:
1433                 op1     = get_DivMod_left(node);
1434                 op2     = get_DivMod_right(node);
1435                 mem     = get_DivMod_mem(node);
1436                 mode    = get_DivMod_resmode(node);
1437                 break;
1438         default:
1439                 panic("invalid divmod node %+F", node);
1440         }
1441
1442         match_arguments(&am, block, op1, op2, NULL, match_am);
1443
1444         /* Beware: We don't need a Sync, if the memory predecessor of the Div node
1445            is the memory of the consumed address. We can have only the second op as address
1446            in Div nodes, so check only op2. */
1447         new_mem = transform_AM_mem(irg, block, op2, mem, addr->mem);
1448
1449         if (mode_is_signed(mode)) {
1450                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1451                 add_irn_dep(produceval, get_irg_frame(irg));
1452                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block, am.new_op1,
1453                                                   produceval);
1454
1455                 new_node = new_rd_ia32_IDiv(dbgi, irg, new_block, addr->base,
1456                                             addr->index, new_mem, am.new_op2,
1457                                             am.new_op1, sign_extension);
1458         } else {
1459                 sign_extension = new_rd_ia32_Const(dbgi, irg, new_block, NULL, 0, 0);
1460                 add_irn_dep(sign_extension, get_irg_frame(irg));
1461
1462                 new_node = new_rd_ia32_Div(dbgi, irg, new_block, addr->base,
1463                                            addr->index, new_mem, am.new_op2,
1464                                            am.new_op1, sign_extension);
1465         }
1466
1467         set_irn_pinned(new_node, get_irn_pinned(node));
1468
1469         set_am_attributes(new_node, &am);
1470         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1471
1472         new_node = fix_mem_proj(new_node, &am);
1473
1474         return new_node;
1475 }
1476
1477
1478 static ir_node *gen_Mod(ir_node *node) {
1479         return create_Div(node);
1480 }
1481
1482 static ir_node *gen_Div(ir_node *node) {
1483         return create_Div(node);
1484 }
1485
1486 static ir_node *gen_DivMod(ir_node *node) {
1487         return create_Div(node);
1488 }
1489
1490
1491
1492 /**
1493  * Creates an ia32 floating Div.
1494  *
1495  * @return The created ia32 xDiv node
1496  */
1497 static ir_node *gen_Quot(ir_node *node)
1498 {
1499         ir_node *op1 = get_Quot_left(node);
1500         ir_node *op2 = get_Quot_right(node);
1501
1502         if (ia32_cg_config.use_sse2) {
1503                 return gen_binop(node, op1, op2, new_rd_ia32_xDiv, match_am);
1504         } else {
1505                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, match_am);
1506         }
1507 }
1508
1509
1510 /**
1511  * Creates an ia32 Shl.
1512  *
1513  * @return The created ia32 Shl node
1514  */
1515 static ir_node *gen_Shl(ir_node *node) {
1516         ir_node *left  = get_Shl_left(node);
1517         ir_node *right = get_Shl_right(node);
1518
1519         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
1520                                match_mode_neutral | match_immediate);
1521 }
1522
1523 /**
1524  * Creates an ia32 Shr.
1525  *
1526  * @return The created ia32 Shr node
1527  */
1528 static ir_node *gen_Shr(ir_node *node) {
1529         ir_node *left  = get_Shr_left(node);
1530         ir_node *right = get_Shr_right(node);
1531
1532         return gen_shift_binop(node, left, right, new_rd_ia32_Shr, match_immediate);
1533 }
1534
1535
1536
1537 /**
1538  * Creates an ia32 Sar.
1539  *
1540  * @return The created ia32 Shrs node
1541  */
1542 static ir_node *gen_Shrs(ir_node *node) {
1543         ir_node *left  = get_Shrs_left(node);
1544         ir_node *right = get_Shrs_right(node);
1545         ir_mode *mode  = get_irn_mode(node);
1546
1547         if(is_Const(right) && mode == mode_Is) {
1548                 tarval *tv = get_Const_tarval(right);
1549                 long val = get_tarval_long(tv);
1550                 if(val == 31) {
1551                         /* this is a sign extension */
1552                         ir_graph *irg    = current_ir_graph;
1553                         dbg_info *dbgi   = get_irn_dbg_info(node);
1554                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1555                         ir_node  *op     = left;
1556                         ir_node  *new_op = be_transform_node(op);
1557                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1558                         add_irn_dep(pval, get_irg_frame(irg));
1559
1560                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1561                 }
1562         }
1563
1564         /* 8 or 16 bit sign extension? */
1565         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1566                 ir_node *shl_left  = get_Shl_left(left);
1567                 ir_node *shl_right = get_Shl_right(left);
1568                 if(is_Const(shl_right)) {
1569                         tarval *tv1 = get_Const_tarval(right);
1570                         tarval *tv2 = get_Const_tarval(shl_right);
1571                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1572                                 long val = get_tarval_long(tv1);
1573                                 if(val == 16 || val == 24) {
1574                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1575                                         ir_node  *block  = get_nodes_block(node);
1576                                         ir_mode  *src_mode;
1577                                         ir_node  *res;
1578
1579                                         if(val == 24) {
1580                                                 src_mode = mode_Bs;
1581                                         } else {
1582                                                 assert(val == 16);
1583                                                 src_mode = mode_Hs;
1584                                         }
1585                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1586                                                               shl_left, node);
1587
1588                                         return res;
1589                                 }
1590                         }
1591                 }
1592         }
1593
1594         return gen_shift_binop(node, left, right, new_rd_ia32_Sar, match_immediate);
1595 }
1596
1597
1598
1599 /**
1600  * Creates an ia32 Rol.
1601  *
1602  * @param op1   The first operator
1603  * @param op2   The second operator
1604  * @return The created ia32 RotL node
1605  */
1606 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2) {
1607         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol, match_immediate);
1608 }
1609
1610
1611
1612 /**
1613  * Creates an ia32 Ror.
1614  * NOTE: There is no RotR with immediate because this would always be a RotL
1615  *       "imm-mode_size_bits" which can be pre-calculated.
1616  *
1617  * @param op1   The first operator
1618  * @param op2   The second operator
1619  * @return The created ia32 RotR node
1620  */
1621 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2) {
1622         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror, match_immediate);
1623 }
1624
1625
1626
1627 /**
1628  * Creates an ia32 RotR or RotL (depending on the found pattern).
1629  *
1630  * @return The created ia32 RotL or RotR node
1631  */
1632 static ir_node *gen_Rotl(ir_node *node) {
1633         ir_node *rotate = NULL;
1634         ir_node *op1    = get_Rotl_left(node);
1635         ir_node *op2    = get_Rotl_right(node);
1636
1637         /* Firm has only RotL, so we are looking for a right (op2)
1638                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1639                  that means we can create a RotR instead of an Add and a RotL */
1640
1641         if (is_Add(op2)) {
1642                 ir_node *add = op2;
1643                 ir_node *left = get_Add_left(add);
1644                 ir_node *right = get_Add_right(add);
1645                 if (is_Const(right)) {
1646                         tarval  *tv   = get_Const_tarval(right);
1647                         ir_mode *mode = get_irn_mode(node);
1648                         long     bits = get_mode_size_bits(mode);
1649
1650                         if (is_Minus(left) &&
1651                             tarval_is_long(tv)       &&
1652                             get_tarval_long(tv) == bits &&
1653                             bits                == 32)
1654                         {
1655                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1656                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
1657                         }
1658                 }
1659         }
1660
1661         if (rotate == NULL) {
1662                 rotate = gen_Rol(node, op1, op2);
1663         }
1664
1665         return rotate;
1666 }
1667
1668
1669
1670 /**
1671  * Transforms a Minus node.
1672  *
1673  * @return The created ia32 Minus node
1674  */
1675 static ir_node *gen_Minus(ir_node *node)
1676 {
1677         ir_node   *op    = get_Minus_op(node);
1678         ir_node   *block = be_transform_node(get_nodes_block(node));
1679         ir_graph  *irg   = current_ir_graph;
1680         dbg_info  *dbgi  = get_irn_dbg_info(node);
1681         ir_mode   *mode  = get_irn_mode(node);
1682         ir_entity *ent;
1683         ir_node   *new_node;
1684         int        size;
1685
1686         if (mode_is_float(mode)) {
1687                 ir_node *new_op = be_transform_node(op);
1688                 if (ia32_cg_config.use_sse2) {
1689                         /* TODO: non-optimal... if we have many xXors, then we should
1690                          * rather create a load for the const and use that instead of
1691                          * several AM nodes... */
1692                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1693                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1694                         ir_node *nomem     = new_rd_NoMem(irg);
1695
1696                         new_node = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp,
1697                                                     nomem, new_op, noreg_xmm);
1698
1699                         size = get_mode_size_bits(mode);
1700                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1701
1702                         set_ia32_am_sc(new_node, ent);
1703                         set_ia32_op_type(new_node, ia32_AddrModeS);
1704                         set_ia32_ls_mode(new_node, mode);
1705                 } else {
1706                         new_node = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1707                 }
1708         } else {
1709                 new_node = gen_unop(node, op, new_rd_ia32_Neg, match_mode_neutral);
1710         }
1711
1712         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1713
1714         return new_node;
1715 }
1716
1717 /**
1718  * Transforms a Not node.
1719  *
1720  * @return The created ia32 Not node
1721  */
1722 static ir_node *gen_Not(ir_node *node) {
1723         ir_node *op   = get_Not_op(node);
1724
1725         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1726         assert (! mode_is_float(get_irn_mode(node)));
1727
1728         return gen_unop(node, op, new_rd_ia32_Not, match_mode_neutral);
1729 }
1730
1731
1732
1733 /**
1734  * Transforms an Abs node.
1735  *
1736  * @return The created ia32 Abs node
1737  */
1738 static ir_node *gen_Abs(ir_node *node)
1739 {
1740         ir_node   *block     = get_nodes_block(node);
1741         ir_node   *new_block = be_transform_node(block);
1742         ir_node   *op        = get_Abs_op(node);
1743         ir_graph  *irg       = current_ir_graph;
1744         dbg_info  *dbgi      = get_irn_dbg_info(node);
1745         ir_mode   *mode      = get_irn_mode(node);
1746         ir_node   *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1747         ir_node   *nomem     = new_NoMem();
1748         ir_node   *new_op;
1749         ir_node   *new_node;
1750         int        size;
1751         ir_entity *ent;
1752
1753         if (mode_is_float(mode)) {
1754                 new_op = be_transform_node(op);
1755
1756                 if (ia32_cg_config.use_sse2) {
1757                         ir_node *noreg_fp = ia32_new_NoReg_xmm(env_cg);
1758                         new_node = new_rd_ia32_xAnd(dbgi,irg, new_block, noreg_gp, noreg_gp,
1759                                                     nomem, new_op, noreg_fp);
1760
1761                         size = get_mode_size_bits(mode);
1762                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1763
1764                         set_ia32_am_sc(new_node, ent);
1765
1766                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1767
1768                         set_ia32_op_type(new_node, ia32_AddrModeS);
1769                         set_ia32_ls_mode(new_node, mode);
1770                 } else {
1771                         new_node = new_rd_ia32_vfabs(dbgi, irg, new_block, new_op);
1772                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1773                 }
1774         } else {
1775                 ir_node *xor, *pval, *sign_extension;
1776
1777                 if (get_mode_size_bits(mode) == 32) {
1778                         new_op = be_transform_node(op);
1779                 } else {
1780                         new_op = create_I2I_Conv(mode, mode_Is, dbgi, block, op, node);
1781                 }
1782
1783                 pval           = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1784                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block,
1785                                                            new_op, pval);
1786
1787                 add_irn_dep(pval, get_irg_frame(irg));
1788                 SET_IA32_ORIG_NODE(sign_extension,ia32_get_old_node_name(env_cg, node));
1789
1790                 xor = new_rd_ia32_Xor(dbgi, irg, new_block, noreg_gp, noreg_gp,
1791                                       nomem, new_op, sign_extension);
1792                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1793
1794                 new_node = new_rd_ia32_Sub(dbgi, irg, new_block, noreg_gp, noreg_gp,
1795                                            nomem, xor, sign_extension);
1796                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1797         }
1798
1799         return new_node;
1800 }
1801
1802 /**
1803  * Create a bt instruction for x & (1 << n) and place it into the block of cmp.
1804  */
1805 static ir_node *gen_bt(ir_node *cmp, ir_node *x, ir_node *n) {
1806         dbg_info *dbgi      = get_irn_dbg_info(cmp);
1807         ir_node  *block     = get_nodes_block(cmp);
1808         ir_node  *new_block = be_transform_node(block);
1809         ir_node  *op1       = be_transform_node(x);
1810         ir_node  *op2       = be_transform_node(n);
1811
1812         return new_rd_ia32_Bt(dbgi, current_ir_graph, new_block, op1, op2);
1813 }
1814
1815 /**
1816  * Transform a node returning a "flag" result.
1817  *
1818  * @param node     the node to transform
1819  * @param pnc_out  the compare mode to use
1820  */
1821 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1822 {
1823         ir_node  *flags;
1824         ir_node  *new_op;
1825         ir_node  *noreg;
1826         ir_node  *nomem;
1827         ir_node  *new_block;
1828         dbg_info *dbgi;
1829
1830         /* we have a Cmp as input */
1831         if (is_Proj(node)) {
1832                 ir_node *pred = get_Proj_pred(node);
1833                 if (is_Cmp(pred)) {
1834                         pn_Cmp pnc = get_Proj_proj(node);
1835                         if (ia32_cg_config.use_bt && (pnc == pn_Cmp_Lg || pnc == pn_Cmp_Eq)) {
1836                                 ir_node *l = get_Cmp_left(pred);
1837                                 ir_node *r = get_Cmp_right(pred);
1838                                 if (is_And(l)) {
1839                                         ir_node *la = get_And_left(l);
1840                                         ir_node *ra = get_And_right(l);
1841                                         if (is_Shl(la)) {
1842                                                 ir_node *c = get_Shl_left(la);
1843                                                 if (is_Const_1(c) && (is_Const_0(r) || r == la)) {
1844                                                         /* (1 << n) & ra) */
1845                                                         ir_node *n = get_Shl_right(la);
1846                                                         flags    = gen_bt(pred, ra, n);
1847                                                         /* we must generate a Jc/Jnc jump */
1848                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1849                                                         if (r == la)
1850                                                                 pnc ^= pn_Cmp_Leg;
1851                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1852                                                         return flags;
1853                                                 }
1854                                         }
1855                                         if (is_Shl(ra)) {
1856                                                 ir_node *c = get_Shl_left(ra);
1857                                                 if (is_Const_1(c) && (is_Const_0(r) || r == ra)) {
1858                                                         /* la & (1 << n)) */
1859                                                         ir_node *n = get_Shl_right(ra);
1860                                                         flags    = gen_bt(pred, la, n);
1861                                                         /* we must generate a Jc/Jnc jump */
1862                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1863                                                         if (r == ra)
1864                                                                 pnc ^= pn_Cmp_Leg;
1865                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1866                                                         return flags;
1867                                                 }
1868                                         }
1869                                 }
1870                         }
1871                         flags    = be_transform_node(pred);
1872                         *pnc_out = pnc;
1873                         return flags;
1874                 }
1875         }
1876
1877         /* a mode_b value, we have to compare it against 0 */
1878         dbgi      = get_irn_dbg_info(node);
1879         new_block = be_transform_node(get_nodes_block(node));
1880         new_op    = be_transform_node(node);
1881         noreg     = ia32_new_NoReg_gp(env_cg);
1882         nomem     = new_NoMem();
1883         flags     = new_rd_ia32_Test(dbgi, current_ir_graph, new_block, noreg, noreg, nomem,
1884                                      new_op, new_op, /*is_permuted=*/0, /*cmp_unsigned=*/0);
1885         *pnc_out  = pn_Cmp_Lg;
1886         return flags;
1887 }
1888
1889 /**
1890  * Transforms a Load.
1891  *
1892  * @return the created ia32 Load node
1893  */
1894 static ir_node *gen_Load(ir_node *node) {
1895         ir_node  *old_block = get_nodes_block(node);
1896         ir_node  *block   = be_transform_node(old_block);
1897         ir_node  *ptr     = get_Load_ptr(node);
1898         ir_node  *mem     = get_Load_mem(node);
1899         ir_node  *new_mem = be_transform_node(mem);
1900         ir_node  *base;
1901         ir_node  *index;
1902         ir_graph *irg     = current_ir_graph;
1903         dbg_info *dbgi    = get_irn_dbg_info(node);
1904         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1905         ir_mode  *mode    = get_Load_mode(node);
1906         ir_mode  *res_mode;
1907         ir_node  *new_node;
1908         ia32_address_t addr;
1909
1910         /* construct load address */
1911         memset(&addr, 0, sizeof(addr));
1912         ia32_create_address_mode(&addr, ptr, /*force=*/0);
1913         base  = addr.base;
1914         index = addr.index;
1915
1916         if(base == NULL) {
1917                 base = noreg;
1918         } else {
1919                 base = be_transform_node(base);
1920         }
1921
1922         if(index == NULL) {
1923                 index = noreg;
1924         } else {
1925                 index = be_transform_node(index);
1926         }
1927
1928         if (mode_is_float(mode)) {
1929                 if (ia32_cg_config.use_sse2) {
1930                         new_node = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1931                                                      mode);
1932                         res_mode = mode_xmm;
1933                 } else {
1934                         new_node = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1935                                                     mode);
1936                         res_mode = mode_vfp;
1937                 }
1938         } else {
1939                 assert(mode != mode_b);
1940
1941                 /* create a conv node with address mode for smaller modes */
1942                 if(get_mode_size_bits(mode) < 32) {
1943                         new_node = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1944                                                         new_mem, noreg, mode);
1945                 } else {
1946                         new_node = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1947                 }
1948                 res_mode = mode_Iu;
1949         }
1950
1951         set_irn_pinned(new_node, get_irn_pinned(node));
1952         set_ia32_op_type(new_node, ia32_AddrModeS);
1953         set_ia32_ls_mode(new_node, mode);
1954         set_address(new_node, &addr);
1955
1956         if(get_irn_pinned(node) == op_pin_state_floats) {
1957                 add_ia32_flags(new_node, arch_irn_flags_rematerializable);
1958         }
1959
1960         /* make sure we are scheduled behind the initial IncSP/Barrier
1961          * to avoid spills being placed before it
1962          */
1963         if (block == get_irg_start_block(irg)) {
1964                 add_irn_dep(new_node, get_irg_frame(irg));
1965         }
1966
1967         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1968
1969         return new_node;
1970 }
1971
1972 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1973                        ir_node *ptr, ir_node *other)
1974 {
1975         ir_node *load;
1976
1977         if(!is_Proj(node))
1978                 return 0;
1979
1980         /* we only use address mode if we're the only user of the load */
1981         if(get_irn_n_edges(node) > 1)
1982                 return 0;
1983
1984         load = get_Proj_pred(node);
1985         if(!is_Load(load))
1986                 return 0;
1987         if(get_nodes_block(load) != block)
1988                 return 0;
1989
1990         /* Store should be attached to the load */
1991         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1992                 return 0;
1993         /* store should have the same pointer as the load */
1994         if(get_Load_ptr(load) != ptr)
1995                 return 0;
1996
1997         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1998         if(other != NULL && get_nodes_block(other) == block
1999                         && heights_reachable_in_block(heights, other, load))
2000                 return 0;
2001
2002         return 1;
2003 }
2004
2005 static void set_transformed_and_mark(ir_node *const old_node, ir_node *const new_node)
2006 {
2007         mark_irn_visited(old_node);
2008         be_set_transformed_node(old_node, new_node);
2009 }
2010
2011 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
2012                               ir_node *mem, ir_node *ptr, ir_mode *mode,
2013                               construct_binop_dest_func *func,
2014                               construct_binop_dest_func *func8bit,
2015                                                           match_flags_t flags)
2016 {
2017         ir_node  *src_block = get_nodes_block(node);
2018         ir_node  *block;
2019         ir_node  *noreg_gp  = ia32_new_NoReg_gp(env_cg);
2020         ir_graph *irg      = current_ir_graph;
2021         dbg_info *dbgi;
2022         ir_node  *new_node;
2023         ir_node  *new_op;
2024         ir_node  *mem_proj;
2025         int       commutative;
2026         ia32_address_mode_t  am;
2027         ia32_address_t      *addr = &am.addr;
2028         memset(&am, 0, sizeof(am));
2029
2030         assert(flags & match_dest_am);
2031         assert(flags & match_immediate); /* there is no destam node without... */
2032         commutative = (flags & match_commutative) != 0;
2033
2034         if(use_dest_am(src_block, op1, mem, ptr, op2)) {
2035                 build_address(&am, op1);
2036                 new_op = create_immediate_or_transform(op2, 0);
2037         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
2038                 build_address(&am, op2);
2039                 new_op = create_immediate_or_transform(op1, 0);
2040         } else {
2041                 return NULL;
2042         }
2043
2044         if(addr->base == NULL)
2045                 addr->base = noreg_gp;
2046         if(addr->index == NULL)
2047                 addr->index = noreg_gp;
2048         if(addr->mem == NULL)
2049                 addr->mem = new_NoMem();
2050
2051         dbgi  = get_irn_dbg_info(node);
2052         block = be_transform_node(src_block);
2053         if(get_mode_size_bits(mode) == 8) {
2054                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
2055                                     addr->mem, new_op);
2056         } else {
2057                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
2058                                 new_op);
2059         }
2060         set_address(new_node, addr);
2061         set_ia32_op_type(new_node, ia32_AddrModeD);
2062         set_ia32_ls_mode(new_node, mode);
2063         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2064
2065         set_transformed_and_mark(get_Proj_pred(am.mem_proj), new_node);
2066         mem_proj = be_transform_node(am.mem_proj);
2067         set_transformed_and_mark(mem_proj ? mem_proj : am.mem_proj, new_node);
2068
2069         return new_node;
2070 }
2071
2072 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
2073                              ir_node *ptr, ir_mode *mode,
2074                              construct_unop_dest_func *func)
2075 {
2076         ir_graph *irg      = current_ir_graph;
2077         ir_node *src_block = get_nodes_block(node);
2078         ir_node *block;
2079         dbg_info *dbgi;
2080         ir_node *new_node;
2081         ir_node *mem_proj;
2082         ia32_address_mode_t  am;
2083         ia32_address_t *addr = &am.addr;
2084         memset(&am, 0, sizeof(am));
2085
2086         if(!use_dest_am(src_block, op, mem, ptr, NULL))
2087                 return NULL;
2088
2089         build_address(&am, op);
2090
2091         dbgi     = get_irn_dbg_info(node);
2092         block    = be_transform_node(src_block);
2093         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
2094         set_address(new_node, addr);
2095         set_ia32_op_type(new_node, ia32_AddrModeD);
2096         set_ia32_ls_mode(new_node, mode);
2097         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2098
2099         set_transformed_and_mark(get_Proj_pred(am.mem_proj), new_node);
2100         mem_proj = be_transform_node(am.mem_proj);
2101         set_transformed_and_mark(mem_proj ? mem_proj : am.mem_proj, new_node);
2102
2103         return new_node;
2104 }
2105
2106 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem) {
2107         ir_mode  *mode        = get_irn_mode(node);
2108         ir_node  *mux_true    = get_Mux_true(node);
2109         ir_node  *mux_false   = get_Mux_false(node);
2110         ir_graph *irg;
2111         ir_node  *cond;
2112         ir_node  *new_mem;
2113         dbg_info *dbgi;
2114         ir_node  *block;
2115         ir_node  *new_block;
2116         ir_node  *flags;
2117         ir_node  *new_node;
2118         int       negated;
2119         pn_Cmp    pnc;
2120         ia32_address_t addr;
2121
2122         if(get_mode_size_bits(mode) != 8)
2123                 return NULL;
2124
2125         if(is_Const_1(mux_true) && is_Const_0(mux_false)) {
2126                 negated = 0;
2127         } else if(is_Const_0(mux_true) && is_Const_1(mux_false)) {
2128                 negated = 1;
2129         } else {
2130                 return NULL;
2131         }
2132
2133         build_address_ptr(&addr, ptr, mem);
2134
2135         irg       = current_ir_graph;
2136         dbgi      = get_irn_dbg_info(node);
2137         block     = get_nodes_block(node);
2138         new_block = be_transform_node(block);
2139         cond      = get_Mux_sel(node);
2140         flags     = get_flags_node(cond, &pnc);
2141         new_mem   = be_transform_node(mem);
2142         new_node  = new_rd_ia32_SetMem(dbgi, irg, new_block, addr.base,
2143                                        addr.index, addr.mem, flags, pnc, negated);
2144         set_address(new_node, &addr);
2145         set_ia32_op_type(new_node, ia32_AddrModeD);
2146         set_ia32_ls_mode(new_node, mode);
2147         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2148
2149         return new_node;
2150 }
2151
2152 static ir_node *try_create_dest_am(ir_node *node) {
2153         ir_node  *val  = get_Store_value(node);
2154         ir_node  *mem  = get_Store_mem(node);
2155         ir_node  *ptr  = get_Store_ptr(node);
2156         ir_mode  *mode = get_irn_mode(val);
2157         unsigned  bits = get_mode_size_bits(mode);
2158         ir_node  *op1;
2159         ir_node  *op2;
2160         ir_node  *new_node;
2161
2162         /* handle only GP modes for now... */
2163         if(!ia32_mode_needs_gp_reg(mode))
2164                 return NULL;
2165
2166         while(1) {
2167                 /* store must be the only user of the val node */
2168                 if(get_irn_n_edges(val) > 1)
2169                         return NULL;
2170                 /* skip pointless convs */
2171                 if(is_Conv(val)) {
2172                         ir_node *conv_op   = get_Conv_op(val);
2173                         ir_mode *pred_mode = get_irn_mode(conv_op);
2174                         if(pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2175                                 val = conv_op;
2176                                 continue;
2177                         }
2178                 }
2179                 break;
2180         }
2181
2182         /* value must be in the same block */
2183         if(get_nodes_block(node) != get_nodes_block(val))
2184                 return NULL;
2185
2186         switch (get_irn_opcode(val)) {
2187         case iro_Add:
2188                 op1      = get_Add_left(val);
2189                 op2      = get_Add_right(val);
2190                 if(is_Const_1(op2)) {
2191                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2192                                                 new_rd_ia32_IncMem);
2193                         break;
2194                 } else if(is_Const_Minus_1(op2)) {
2195                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2196                                                 new_rd_ia32_DecMem);
2197                         break;
2198                 }
2199                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2200                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit,
2201                                          match_dest_am | match_commutative |
2202                                          match_immediate);
2203                 break;
2204         case iro_Sub:
2205                 op1      = get_Sub_left(val);
2206                 op2      = get_Sub_right(val);
2207                 if(is_Const(op2)) {
2208                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
2209                                    "found\n");
2210                 }
2211                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2212                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit,
2213                                          match_dest_am | match_immediate |
2214                                          match_immediate);
2215                 break;
2216         case iro_And:
2217                 op1      = get_And_left(val);
2218                 op2      = get_And_right(val);
2219                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2220                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit,
2221                                          match_dest_am | match_commutative |
2222                                          match_immediate);
2223                 break;
2224         case iro_Or:
2225                 op1      = get_Or_left(val);
2226                 op2      = get_Or_right(val);
2227                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2228                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit,
2229                                          match_dest_am | match_commutative |
2230                                          match_immediate);
2231                 break;
2232         case iro_Eor:
2233                 op1      = get_Eor_left(val);
2234                 op2      = get_Eor_right(val);
2235                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2236                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit,
2237                                          match_dest_am | match_commutative |
2238                                          match_immediate);
2239                 break;
2240         case iro_Shl:
2241                 op1      = get_Shl_left(val);
2242                 op2      = get_Shl_right(val);
2243                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2244                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem,
2245                                          match_dest_am | match_immediate);
2246                 break;
2247         case iro_Shr:
2248                 op1      = get_Shr_left(val);
2249                 op2      = get_Shr_right(val);
2250                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2251                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem,
2252                                          match_dest_am | match_immediate);
2253                 break;
2254         case iro_Shrs:
2255                 op1      = get_Shrs_left(val);
2256                 op2      = get_Shrs_right(val);
2257                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2258                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem,
2259                                          match_dest_am | match_immediate);
2260                 break;
2261         case iro_Rotl:
2262                 op1      = get_Rotl_left(val);
2263                 op2      = get_Rotl_right(val);
2264                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2265                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem,
2266                                          match_dest_am | match_immediate);
2267                 break;
2268         /* TODO: match ROR patterns... */
2269         case iro_Mux:
2270                 new_node = try_create_SetMem(val, ptr, mem);
2271                 break;
2272         case iro_Minus:
2273                 op1      = get_Minus_op(val);
2274                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
2275                 break;
2276         case iro_Not:
2277                 /* should be lowered already */
2278                 assert(mode != mode_b);
2279                 op1      = get_Not_op(val);
2280                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
2281                 break;
2282         default:
2283                 return NULL;
2284         }
2285
2286         if(new_node != NULL) {
2287                 if(get_irn_pinned(new_node) != op_pin_state_pinned &&
2288                                 get_irn_pinned(node) == op_pin_state_pinned) {
2289                         set_irn_pinned(new_node, op_pin_state_pinned);
2290                 }
2291         }
2292
2293         return new_node;
2294 }
2295
2296 static int is_float_to_int32_conv(const ir_node *node)
2297 {
2298         ir_mode  *mode = get_irn_mode(node);
2299         ir_node  *conv_op;
2300         ir_mode  *conv_mode;
2301
2302         if(get_mode_size_bits(mode) != 32 || !ia32_mode_needs_gp_reg(mode))
2303                 return 0;
2304         /* don't report unsigned as conv to 32bit, because we really need to do
2305          * a vfist with 64bit signed in this case */
2306         if(!mode_is_signed(mode))
2307                 return 0;
2308
2309         if(!is_Conv(node))
2310                 return 0;
2311         conv_op   = get_Conv_op(node);
2312         conv_mode = get_irn_mode(conv_op);
2313
2314         if(!mode_is_float(conv_mode))
2315                 return 0;
2316
2317         return 1;
2318 }
2319
2320 /**
2321  * Transform a Store(floatConst).
2322  *
2323  * @return the created ia32 Store node
2324  */
2325 static ir_node *gen_float_const_Store(ir_node *node, ir_node *cns)
2326 {
2327         ir_mode  *mode      = get_irn_mode(cns);
2328         unsigned size       = get_mode_size_bytes(mode);
2329         tarval   *tv        = get_Const_tarval(cns);
2330         ir_node  *block     = get_nodes_block(node);
2331         ir_node  *new_block = be_transform_node(block);
2332         ir_node  *ptr       = get_Store_ptr(node);
2333         ir_node  *mem       = get_Store_mem(node);
2334         ir_graph *irg       = current_ir_graph;
2335         dbg_info *dbgi      = get_irn_dbg_info(node);
2336         int      ofs        = 0;
2337         ir_node  *new_node;
2338         ia32_address_t addr;
2339
2340         assert(size % 4 == 0);
2341
2342         build_address_ptr(&addr, ptr, mem);
2343
2344         do {
2345                 unsigned val =
2346                          get_tarval_sub_bits(tv, ofs)            |
2347                         (get_tarval_sub_bits(tv, ofs + 1) <<  8) |
2348                         (get_tarval_sub_bits(tv, ofs + 2) << 16) |
2349                         (get_tarval_sub_bits(tv, ofs + 3) << 24);
2350                 ir_node *imm = create_Immediate(NULL, 0, val);
2351
2352                 new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2353                         addr.index, addr.mem, imm);
2354
2355                 set_irn_pinned(new_node, get_irn_pinned(node));
2356                 set_ia32_op_type(new_node, ia32_AddrModeD);
2357                 set_ia32_ls_mode(new_node, mode_Iu);
2358                 set_address(new_node, &addr);
2359                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2360
2361                 size        -= 4;
2362                 ofs         += 4;
2363                 addr.offset += 4;
2364                 addr.mem     = new_node;
2365         } while (size != 0);
2366
2367         return new_node;
2368 }
2369
2370 /**
2371  * Generate a vfist or vfisttp instruction.
2372  */
2373 static ir_node *gen_vfist(dbg_info *dbgi, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index,
2374                           ir_node *mem,  ir_node *val, ir_node **fist)
2375 {
2376         ir_node *new_node;
2377
2378         if (ia32_cg_config.use_fisttp) {
2379                 /* Note: fisttp ALWAYS pop the tos. We have to ensure here that the value is copied
2380                 if other users exists */
2381                 const arch_register_class_t *reg_class = &ia32_reg_classes[CLASS_ia32_vfp];
2382                 ir_node *vfisttp = new_rd_ia32_vfisttp(dbgi, irg, block, base, index, mem, val);
2383                 ir_node *value   = new_r_Proj(irg, block, vfisttp, mode_E, pn_ia32_vfisttp_res);
2384                 be_new_Keep(reg_class, irg, block, 1, &value);
2385
2386                 new_node = new_r_Proj(irg, block, vfisttp, mode_M, pn_ia32_vfisttp_M);
2387                 *fist    = vfisttp;
2388         } else {
2389                 ir_node *trunc_mode = ia32_new_Fpu_truncate(env_cg);
2390
2391                 /* do a fist */
2392                 new_node = new_rd_ia32_vfist(dbgi, irg, block, base, index, mem, val, trunc_mode);
2393                 *fist    = new_node;
2394         }
2395         return new_node;
2396 }
2397 /**
2398  * Transforms a normal Store.
2399  *
2400  * @return the created ia32 Store node
2401  */
2402 static ir_node *gen_normal_Store(ir_node *node)
2403 {
2404         ir_node  *val       = get_Store_value(node);
2405         ir_mode  *mode      = get_irn_mode(val);
2406         ir_node  *block     = get_nodes_block(node);
2407         ir_node  *new_block = be_transform_node(block);
2408         ir_node  *ptr       = get_Store_ptr(node);
2409         ir_node  *mem       = get_Store_mem(node);
2410         ir_graph *irg       = current_ir_graph;
2411         dbg_info *dbgi      = get_irn_dbg_info(node);
2412         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2413         ir_node  *new_val, *new_node, *store;
2414         ia32_address_t addr;
2415
2416         /* check for destination address mode */
2417         new_node = try_create_dest_am(node);
2418         if (new_node != NULL)
2419                 return new_node;
2420
2421         /* construct store address */
2422         memset(&addr, 0, sizeof(addr));
2423         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2424
2425         if (addr.base == NULL) {
2426                 addr.base = noreg;
2427         } else {
2428                 addr.base = be_transform_node(addr.base);
2429         }
2430
2431         if (addr.index == NULL) {
2432                 addr.index = noreg;
2433         } else {
2434                 addr.index = be_transform_node(addr.index);
2435         }
2436         addr.mem = be_transform_node(mem);
2437
2438         if (mode_is_float(mode)) {
2439                 /* Convs (and strict-Convs) before stores are unnecessary if the mode
2440                    is the same. */
2441                 while (is_Conv(val) && mode == get_irn_mode(val)) {
2442                         ir_node *op = get_Conv_op(val);
2443                         if (!mode_is_float(get_irn_mode(op)))
2444                                 break;
2445                         val = op;
2446                 }
2447                 new_val = be_transform_node(val);
2448                 if (ia32_cg_config.use_sse2) {
2449                         new_node = new_rd_ia32_xStore(dbgi, irg, new_block, addr.base,
2450                                                       addr.index, addr.mem, new_val);
2451                 } else {
2452                         new_node = new_rd_ia32_vfst(dbgi, irg, new_block, addr.base,
2453                                                     addr.index, addr.mem, new_val, mode);
2454                 }
2455                 store = new_node;
2456         } else if (!ia32_cg_config.use_sse2 && is_float_to_int32_conv(val)) {
2457                 val = get_Conv_op(val);
2458
2459                 /* TODO: is this optimisation still necessary at all (middleend)? */
2460                 /* We can skip ALL float->float up-Convs (and strict-up-Convs) before stores. */
2461                 while (is_Conv(val)) {
2462                         ir_node *op = get_Conv_op(val);
2463                         if (!mode_is_float(get_irn_mode(op)))
2464                                 break;
2465                         if (get_mode_size_bits(get_irn_mode(op)) > get_mode_size_bits(get_irn_mode(val)))
2466                                 break;
2467                         val = op;
2468                 }
2469                 new_val  = be_transform_node(val);
2470                 new_node = gen_vfist(dbgi, irg, new_block, addr.base, addr.index, addr.mem, new_val, &store);
2471         } else {
2472                 new_val = create_immediate_or_transform(val, 0);
2473                 assert(mode != mode_b);
2474
2475                 if (get_mode_size_bits(mode) == 8) {
2476                         new_node = new_rd_ia32_Store8Bit(dbgi, irg, new_block, addr.base,
2477                                                          addr.index, addr.mem, new_val);
2478                 } else {
2479                         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2480                                                      addr.index, addr.mem, new_val);
2481                 }
2482                 store = new_node;
2483         }
2484
2485         set_irn_pinned(store, get_irn_pinned(node));
2486         set_ia32_op_type(store, ia32_AddrModeD);
2487         set_ia32_ls_mode(store, mode);
2488
2489         set_address(store, &addr);
2490         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2491
2492         return new_node;
2493 }
2494
2495 /**
2496  * Transforms a Store.
2497  *
2498  * @return the created ia32 Store node
2499  */
2500 static ir_node *gen_Store(ir_node *node)
2501 {
2502         ir_node  *val  = get_Store_value(node);
2503         ir_mode  *mode = get_irn_mode(val);
2504
2505         if (mode_is_float(mode) && is_Const(val)) {
2506                 int transform = 1;
2507
2508                 /* we are storing a floating point constant */
2509                 if (ia32_cg_config.use_sse2) {
2510                         transform = !is_simple_sse_Const(val);
2511                 } else {
2512                         transform = !is_simple_x87_Const(val);
2513                 }
2514                 if (transform)
2515                         return gen_float_const_Store(node, val);
2516         }
2517         return gen_normal_Store(node);
2518 }
2519
2520 /**
2521  * Transforms a Switch.
2522  *
2523  * @return the created ia32 SwitchJmp node
2524  */
2525 static ir_node *create_Switch(ir_node *node)
2526 {
2527         ir_graph *irg        = current_ir_graph;
2528         dbg_info *dbgi       = get_irn_dbg_info(node);
2529         ir_node  *block      = be_transform_node(get_nodes_block(node));
2530         ir_node  *sel        = get_Cond_selector(node);
2531         ir_node  *new_sel    = be_transform_node(sel);
2532         int       switch_min = INT_MAX;
2533         int       switch_max = INT_MIN;
2534         long      default_pn = get_Cond_defaultProj(node);
2535         ir_node  *new_node;
2536         const ir_edge_t *edge;
2537
2538         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2539
2540         /* determine the smallest switch case value */
2541         foreach_out_edge(node, edge) {
2542                 ir_node *proj = get_edge_src_irn(edge);
2543                 long     pn   = get_Proj_proj(proj);
2544                 if(pn == default_pn)
2545                         continue;
2546
2547                 if(pn < switch_min)
2548                         switch_min = pn;
2549                 if(pn > switch_max)
2550                         switch_max = pn;
2551         }
2552
2553         if((unsigned) (switch_max - switch_min) > 256000) {
2554                 panic("Size of switch %+F bigger than 256000", node);
2555         }
2556
2557         if (switch_min != 0) {
2558                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2559
2560                 /* if smallest switch case is not 0 we need an additional sub */
2561                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2562                 add_ia32_am_offs_int(new_sel, -switch_min);
2563                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2564
2565                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2566         }
2567
2568         new_node = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel, default_pn);
2569         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2570
2571         return new_node;
2572 }
2573
2574 /**
2575  * Transform a Cond node.
2576  */
2577 static ir_node *gen_Cond(ir_node *node) {
2578         ir_node  *block     = get_nodes_block(node);
2579         ir_node  *new_block = be_transform_node(block);
2580         ir_graph *irg       = current_ir_graph;
2581         dbg_info *dbgi      = get_irn_dbg_info(node);
2582         ir_node  *sel       = get_Cond_selector(node);
2583         ir_mode  *sel_mode  = get_irn_mode(sel);
2584         ir_node  *flags     = NULL;
2585         ir_node  *new_node;
2586         pn_Cmp    pnc;
2587
2588         if (sel_mode != mode_b) {
2589                 return create_Switch(node);
2590         }
2591
2592         /* we get flags from a Cmp */
2593         flags = get_flags_node(sel, &pnc);
2594
2595         new_node = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2596         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2597
2598         return new_node;
2599 }
2600
2601 static ir_node *gen_be_Copy(ir_node *node)
2602 {
2603         ir_node *new_node = be_duplicate_node(node);
2604         ir_mode *mode     = get_irn_mode(new_node);
2605
2606         if (ia32_mode_needs_gp_reg(mode)) {
2607                 set_irn_mode(new_node, mode_Iu);
2608         }
2609
2610         return new_node;
2611 }
2612
2613 static ir_node *create_Fucom(ir_node *node)
2614 {
2615         ir_graph *irg       = current_ir_graph;
2616         dbg_info *dbgi      = get_irn_dbg_info(node);
2617         ir_node  *block     = get_nodes_block(node);
2618         ir_node  *new_block = be_transform_node(block);
2619         ir_node  *left      = get_Cmp_left(node);
2620         ir_node  *new_left  = be_transform_node(left);
2621         ir_node  *right     = get_Cmp_right(node);
2622         ir_node  *new_right;
2623         ir_node  *new_node;
2624
2625         if(ia32_cg_config.use_fucomi) {
2626                 new_right = be_transform_node(right);
2627                 new_node  = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left,
2628                                                 new_right, 0);
2629                 set_ia32_commutative(new_node);
2630                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2631         } else {
2632                 if(ia32_cg_config.use_ftst && is_Const_0(right)) {
2633                         new_node = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left,
2634                                                            0);
2635                 } else {
2636                         new_right = be_transform_node(right);
2637                         new_node  = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2638                                                                                                  new_right, 0);
2639                 }
2640
2641                 set_ia32_commutative(new_node);
2642
2643                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2644
2645                 new_node = new_rd_ia32_Sahf(dbgi, irg, new_block, new_node);
2646                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2647         }
2648
2649         return new_node;
2650 }
2651
2652 static ir_node *create_Ucomi(ir_node *node)
2653 {
2654         ir_graph *irg       = current_ir_graph;
2655         dbg_info *dbgi      = get_irn_dbg_info(node);
2656         ir_node  *src_block = get_nodes_block(node);
2657         ir_node  *new_block = be_transform_node(src_block);
2658         ir_node  *left      = get_Cmp_left(node);
2659         ir_node  *right     = get_Cmp_right(node);
2660         ir_node  *new_node;
2661         ia32_address_mode_t  am;
2662         ia32_address_t      *addr = &am.addr;
2663
2664         match_arguments(&am, src_block, left, right, NULL,
2665                         match_commutative | match_am);
2666
2667         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2668                                      addr->mem, am.new_op1, am.new_op2,
2669                                      am.ins_permuted);
2670         set_am_attributes(new_node, &am);
2671
2672         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2673
2674         new_node = fix_mem_proj(new_node, &am);
2675
2676         return new_node;
2677 }
2678
2679 /**
2680  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2681  * to fold an and into a test node
2682  */
2683 static int can_fold_test_and(ir_node *node)
2684 {
2685         const ir_edge_t *edge;
2686
2687         /** we can only have eq and lg projs */
2688         foreach_out_edge(node, edge) {
2689                 ir_node *proj = get_edge_src_irn(edge);
2690                 pn_Cmp   pnc  = get_Proj_proj(proj);
2691                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2692                         return 0;
2693         }
2694
2695         return 1;
2696 }
2697
2698 /**
2699  * Generate code for a Cmp.
2700  */
2701 static ir_node *gen_Cmp(ir_node *node)
2702 {
2703         ir_graph *irg       = current_ir_graph;
2704         dbg_info *dbgi      = get_irn_dbg_info(node);
2705         ir_node  *block     = get_nodes_block(node);
2706         ir_node  *new_block = be_transform_node(block);
2707         ir_node  *left      = get_Cmp_left(node);
2708         ir_node  *right     = get_Cmp_right(node);
2709         ir_mode  *cmp_mode  = get_irn_mode(left);
2710         ir_node  *new_node;
2711         ia32_address_mode_t  am;
2712         ia32_address_t      *addr = &am.addr;
2713         int                  cmp_unsigned;
2714
2715         if(mode_is_float(cmp_mode)) {
2716                 if (ia32_cg_config.use_sse2) {
2717                         return create_Ucomi(node);
2718                 } else {
2719                         return create_Fucom(node);
2720                 }
2721         }
2722
2723         assert(ia32_mode_needs_gp_reg(cmp_mode));
2724
2725         /* Prefer the Test instruction, when encountering (x & y) ==/!= 0 */
2726         cmp_unsigned = !mode_is_signed(cmp_mode);
2727         if (is_Const_0(right)          &&
2728             is_And(left)               &&
2729             get_irn_n_edges(left) == 1 &&
2730             can_fold_test_and(node)) {
2731                 /* Test(and_left, and_right) */
2732                 ir_node *and_left  = get_And_left(left);
2733                 ir_node *and_right = get_And_right(left);
2734                 ir_mode *mode      = get_irn_mode(and_left);
2735
2736                 match_arguments(&am, block, and_left, and_right, NULL,
2737                                                                                 match_commutative |
2738                                                                                 match_am | match_8bit_am | match_16bit_am |
2739                                                                                 match_am_and_immediates | match_immediate |
2740                                                                                 match_8bit | match_16bit);
2741                 if (get_mode_size_bits(mode) == 8) {
2742                         new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2743                                                                                                                                                         addr->index, addr->mem, am.new_op1,
2744                                                                                                                                                         am.new_op2, am.ins_permuted,
2745                                                                                                                                                         cmp_unsigned);
2746                 } else {
2747                         new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2748                                                                                                                                         addr->index, addr->mem, am.new_op1,
2749                                                                                                                                         am.new_op2, am.ins_permuted, cmp_unsigned);
2750                 }
2751         } else {
2752                 /* Cmp(left, right) */
2753                 match_arguments(&am, block, left, right, NULL,
2754                                 match_commutative | match_am | match_8bit_am |
2755                                 match_16bit_am | match_am_and_immediates |
2756                                 match_immediate | match_8bit | match_16bit);
2757                 if (get_mode_size_bits(cmp_mode) == 8) {
2758                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2759                                                        addr->index, addr->mem, am.new_op1,
2760                                                        am.new_op2, am.ins_permuted,
2761                                                        cmp_unsigned);
2762                 } else {
2763                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2764                                                    addr->index, addr->mem, am.new_op1,
2765                                                    am.new_op2, am.ins_permuted, cmp_unsigned);
2766                 }
2767         }
2768         set_am_attributes(new_node, &am);
2769         set_ia32_ls_mode(new_node, cmp_mode);
2770
2771         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2772
2773         new_node = fix_mem_proj(new_node, &am);
2774
2775         return new_node;
2776 }
2777
2778 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
2779                             pn_Cmp pnc)
2780 {
2781         ir_graph            *irg           = current_ir_graph;
2782         dbg_info            *dbgi          = get_irn_dbg_info(node);
2783         ir_node             *block         = get_nodes_block(node);
2784         ir_node             *new_block     = be_transform_node(block);
2785         ir_node             *val_true      = get_Mux_true(node);
2786         ir_node             *val_false     = get_Mux_false(node);
2787         ir_node             *new_node;
2788         match_flags_t        match_flags;
2789         ia32_address_mode_t  am;
2790         ia32_address_t      *addr;
2791
2792         assert(ia32_cg_config.use_cmov);
2793         assert(ia32_mode_needs_gp_reg(get_irn_mode(val_true)));
2794
2795         addr = &am.addr;
2796
2797         match_flags = match_commutative | match_am | match_16bit_am |
2798                       match_mode_neutral;
2799
2800         match_arguments(&am, block, val_false, val_true, flags, match_flags);
2801
2802         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2803                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2804                                     am.ins_permuted, pnc);
2805         set_am_attributes(new_node, &am);
2806
2807         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2808
2809         new_node = fix_mem_proj(new_node, &am);
2810
2811         return new_node;
2812 }
2813
2814 /**
2815  * Creates a ia32 Setcc instruction.
2816  */
2817 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2818                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2819                                  int ins_permuted)
2820 {
2821         ir_graph *irg   = current_ir_graph;
2822         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2823         ir_node  *nomem = new_NoMem();
2824         ir_mode  *mode  = get_irn_mode(orig_node);
2825         ir_node  *new_node;
2826
2827         new_node = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2828         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2829
2830         /* we might need to conv the result up */
2831         if (get_mode_size_bits(mode) > 8) {
2832                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2833                                                     nomem, new_node, mode_Bu);
2834                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2835         }
2836
2837         return new_node;
2838 }
2839
2840 /**
2841  * Create instruction for an unsigned Difference or Zero.
2842  */
2843 static ir_node *create_Doz(ir_node *psi, ir_node *a, ir_node *b) {
2844         ir_graph *irg   = current_ir_graph;
2845         ir_mode  *mode  = get_irn_mode(psi);
2846         ir_node  *new_node, *sub, *sbb, *eflags, *block, *noreg, *tmpreg, *nomem;
2847         dbg_info *dbgi;
2848
2849         new_node = gen_binop(psi, a, b, new_rd_ia32_Sub,
2850                 match_mode_neutral | match_am | match_immediate | match_two_users);
2851
2852         block = get_nodes_block(new_node);
2853
2854         if (is_Proj(new_node)) {
2855                 sub = get_Proj_pred(new_node);
2856                 assert(is_ia32_Sub(sub));
2857         } else {
2858                 sub = new_node;
2859                 set_irn_mode(sub, mode_T);
2860                 new_node = new_rd_Proj(NULL, irg, block, sub, mode, pn_ia32_res);
2861         }
2862         eflags = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_Sub_flags);
2863
2864         dbgi   = get_irn_dbg_info(psi);
2865         noreg  = ia32_new_NoReg_gp(env_cg);
2866         tmpreg = new_rd_ia32_ProduceVal(dbgi, irg, block);
2867         nomem  = new_NoMem();
2868         sbb    = new_rd_ia32_Sbb(dbgi, irg, block, noreg, noreg, nomem, tmpreg, tmpreg, eflags);
2869
2870         new_node = new_rd_ia32_And(dbgi, irg, block, noreg, noreg, nomem, new_node, sbb);
2871         set_ia32_commutative(new_node);
2872         return new_node;
2873 }
2874
2875 /**
2876  * Transforms a Mux node into CMov.
2877  *
2878  * @return The transformed node.
2879  */
2880 static ir_node *gen_Mux(ir_node *node)
2881 {
2882         dbg_info *dbgi        = get_irn_dbg_info(node);
2883         ir_node  *block       = get_nodes_block(node);
2884         ir_node  *new_block   = be_transform_node(block);
2885         ir_node  *mux_true    = get_Mux_true(node);
2886         ir_node  *mux_false   = get_Mux_false(node);
2887         ir_node  *cond        = get_Mux_sel(node);
2888         ir_mode  *mode        = get_irn_mode(node);
2889         pn_Cmp   pnc;
2890
2891         assert(get_irn_mode(cond) == mode_b);
2892
2893         /* Note: a Mux node uses a Load two times IFF it's used in the compare AND in the result */
2894         if (mode_is_float(mode)) {
2895                 ir_node  *cmp         = get_Proj_pred(cond);
2896                 ir_node  *cmp_left    = get_Cmp_left(cmp);
2897                 ir_node  *cmp_right   = get_Cmp_right(cmp);
2898                 pn_Cmp   pnc          = get_Proj_proj(cond);
2899
2900                 if (ia32_cg_config.use_sse2) {
2901                         if (pnc == pn_Cmp_Lt || pnc == pn_Cmp_Le) {
2902                                 if (cmp_left == mux_true && cmp_right == mux_false) {
2903                                         /* Mux(a <= b, a, b) => MIN */
2904                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
2905                                          match_commutative | match_am | match_two_users);
2906                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
2907                                         /* Mux(a <= b, b, a) => MAX */
2908                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
2909                                          match_commutative | match_am | match_two_users);
2910                                 }
2911                         } else if (pnc == pn_Cmp_Gt || pnc == pn_Cmp_Ge) {
2912                                 if (cmp_left == mux_true && cmp_right == mux_false) {
2913                                         /* Mux(a >= b, a, b) => MAX */
2914                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
2915                                          match_commutative | match_am | match_two_users);
2916                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
2917                                         /* Mux(a >= b, b, a) => MIN */
2918                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
2919                                          match_commutative | match_am | match_two_users);
2920                                 }
2921                         }
2922                 }
2923                 panic("cannot transform floating point Mux");
2924
2925         } else {
2926                 ir_node *flags;
2927                 ir_node *new_node;
2928
2929                 assert(ia32_mode_needs_gp_reg(mode));
2930
2931                 if (is_Proj(cond)) {
2932                         ir_node *cmp = get_Proj_pred(cond);
2933                         if (is_Cmp(cmp)) {
2934                                 ir_node  *cmp_left    = get_Cmp_left(cmp);
2935                                 ir_node  *cmp_right   = get_Cmp_right(cmp);
2936                                 pn_Cmp   pnc          = get_Proj_proj(cond);
2937
2938                                 /* check for unsigned Doz first */
2939                                 if ((pnc & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2940                                         is_Const_0(mux_false) && is_Sub(mux_true) &&
2941                                         get_Sub_left(mux_true) == cmp_left && get_Sub_right(mux_true) == cmp_right) {
2942                                         /* Mux(a >=u b, a - b, 0) unsigned Doz */
2943                                         return create_Doz(node, cmp_left, cmp_right);
2944                                 } else if ((pnc & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2945                                         is_Const_0(mux_true) && is_Sub(mux_false) &&
2946                                         get_Sub_left(mux_false) == cmp_left && get_Sub_right(mux_false) == cmp_right) {
2947                                         /* Mux(a <=u b, 0, a - b) unsigned Doz */
2948                                         return create_Doz(node, cmp_left, cmp_right);
2949                                 }
2950                         }
2951                 }
2952
2953                 flags = get_flags_node(cond, &pnc);
2954
2955                 if (is_Const(mux_true) && is_Const(mux_false)) {
2956                         /* both are const, good */
2957                         if (is_Const_1(mux_true) && is_Const_0(mux_false)) {
2958                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/0);
2959                         } else if (is_Const_0(mux_true) && is_Const_1(mux_false)) {
2960                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/1);
2961                         } else {
2962                                 /* Not that simple. */
2963                                 goto need_cmov;
2964                         }
2965                 } else {
2966 need_cmov:
2967                         new_node = create_CMov(node, cond, flags, pnc);
2968                 }
2969                 return new_node;
2970         }
2971 }
2972
2973
2974 /**
2975  * Create a conversion from x87 state register to general purpose.
2976  */
2977 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2978         ir_node         *block      = be_transform_node(get_nodes_block(node));
2979         ir_node         *op         = get_Conv_op(node);
2980         ir_node         *new_op     = be_transform_node(op);
2981         ia32_code_gen_t *cg         = env_cg;
2982         ir_graph        *irg        = current_ir_graph;
2983         dbg_info        *dbgi       = get_irn_dbg_info(node);
2984         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2985         ir_mode         *mode       = get_irn_mode(node);
2986         ir_node         *fist, *load, *mem;
2987
2988         mem = gen_vfist(dbgi, irg, block, get_irg_frame(irg), noreg, new_NoMem(), new_op, &fist);
2989         set_irn_pinned(fist, op_pin_state_floats);
2990         set_ia32_use_frame(fist);
2991         set_ia32_op_type(fist, ia32_AddrModeD);
2992
2993         assert(get_mode_size_bits(mode) <= 32);
2994         /* exception we can only store signed 32 bit integers, so for unsigned
2995            we store a 64bit (signed) integer and load the lower bits */
2996         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2997                 set_ia32_ls_mode(fist, mode_Ls);
2998         } else {
2999                 set_ia32_ls_mode(fist, mode_Is);
3000         }
3001         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
3002
3003         /* do a Load */
3004         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, mem);
3005
3006         set_irn_pinned(load, op_pin_state_floats);
3007         set_ia32_use_frame(load);
3008         set_ia32_op_type(load, ia32_AddrModeS);
3009         set_ia32_ls_mode(load, mode_Is);
3010         if(get_ia32_ls_mode(fist) == mode_Ls) {
3011                 ia32_attr_t *attr = get_ia32_attr(load);
3012                 attr->data.need_64bit_stackent = 1;
3013         } else {
3014                 ia32_attr_t *attr = get_ia32_attr(load);
3015                 attr->data.need_32bit_stackent = 1;
3016         }
3017         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
3018
3019         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
3020 }
3021
3022 /**
3023  * Creates a x87 strict Conv by placing a Store and a Load
3024  */
3025 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
3026 {
3027         ir_node  *block    = get_nodes_block(node);
3028         ir_graph *irg      = current_ir_graph;
3029         dbg_info *dbgi     = get_irn_dbg_info(node);
3030         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3031         ir_node  *nomem    = new_NoMem();
3032         ir_node  *frame    = get_irg_frame(irg);
3033         ir_node  *store, *load;
3034         ir_node  *new_node;
3035
3036         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
3037                                  tgt_mode);
3038         set_ia32_use_frame(store);
3039         set_ia32_op_type(store, ia32_AddrModeD);
3040         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
3041
3042         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
3043                                 tgt_mode);
3044         set_ia32_use_frame(load);
3045         set_ia32_op_type(load, ia32_AddrModeS);
3046         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
3047
3048         new_node = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
3049         return new_node;
3050 }
3051
3052 /**
3053  * Create a conversion from general purpose to x87 register
3054  */
3055 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
3056         ir_node  *src_block = get_nodes_block(node);
3057         ir_node  *block     = be_transform_node(src_block);
3058         ir_graph *irg       = current_ir_graph;
3059         dbg_info *dbgi      = get_irn_dbg_info(node);
3060         ir_node  *op        = get_Conv_op(node);
3061         ir_node  *new_op    = NULL;
3062         ir_node  *noreg;
3063         ir_node  *nomem;
3064         ir_mode  *mode;
3065         ir_mode  *store_mode;
3066         ir_node  *fild;
3067         ir_node  *store;
3068         ir_node  *new_node;
3069         int       src_bits;
3070
3071         /* fild can use source AM if the operand is a signed 32bit integer */
3072         if (src_mode == mode_Is) {
3073                 ia32_address_mode_t am;
3074
3075                 match_arguments(&am, src_block, NULL, op, NULL,
3076                                 match_am | match_try_am);
3077                 if (am.op_type == ia32_AddrModeS) {
3078                         ia32_address_t *addr = &am.addr;
3079
3080                         fild     = new_rd_ia32_vfild(dbgi, irg, block, addr->base,
3081                                                      addr->index, addr->mem);
3082                         new_node = new_r_Proj(irg, block, fild, mode_vfp,
3083                                               pn_ia32_vfild_res);
3084
3085                         set_am_attributes(fild, &am);
3086                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
3087
3088                         fix_mem_proj(fild, &am);
3089
3090                         return new_node;
3091                 }
3092         }
3093         if(new_op == NULL) {
3094                 new_op = be_transform_node(op);
3095         }
3096
3097         noreg  = ia32_new_NoReg_gp(env_cg);
3098         nomem  = new_NoMem();
3099         mode   = get_irn_mode(op);
3100
3101         /* first convert to 32 bit signed if necessary */
3102         src_bits = get_mode_size_bits(src_mode);
3103         if (src_bits == 8) {
3104                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
3105                                                   new_op, src_mode);
3106                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3107                 mode = mode_Is;
3108         } else if (src_bits < 32) {
3109                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
3110                                               new_op, src_mode);
3111                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3112                 mode = mode_Is;
3113         }
3114
3115         assert(get_mode_size_bits(mode) == 32);
3116
3117         /* do a store */
3118         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
3119                                   new_op);
3120
3121         set_ia32_use_frame(store);
3122         set_ia32_op_type(store, ia32_AddrModeD);
3123         set_ia32_ls_mode(store, mode_Iu);
3124
3125         /* exception for 32bit unsigned, do a 64bit spill+load */
3126         if(!mode_is_signed(mode)) {
3127                 ir_node *in[2];
3128                 /* store a zero */
3129                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
3130
3131                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
3132                                                         get_irg_frame(irg), noreg, nomem,
3133                                                         zero_const);
3134
3135                 set_ia32_use_frame(zero_store);
3136                 set_ia32_op_type(zero_store, ia32_AddrModeD);
3137                 add_ia32_am_offs_int(zero_store, 4);
3138                 set_ia32_ls_mode(zero_store, mode_Iu);
3139
3140                 in[0] = zero_store;
3141                 in[1] = store;
3142
3143                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
3144                 store_mode = mode_Ls;
3145         } else {
3146                 store_mode = mode_Is;
3147         }
3148
3149         /* do a fild */
3150         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
3151
3152         set_ia32_use_frame(fild);
3153         set_ia32_op_type(fild, ia32_AddrModeS);
3154         set_ia32_ls_mode(fild, store_mode);
3155
3156         new_node = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
3157
3158         return new_node;
3159 }
3160
3161 /**
3162  * Create a conversion from one integer mode into another one
3163  */
3164 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
3165                                 dbg_info *dbgi, ir_node *block, ir_node *op,
3166                                 ir_node *node)
3167 {
3168         ir_graph *irg       = current_ir_graph;
3169         int       src_bits  = get_mode_size_bits(src_mode);
3170         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3171         ir_node  *new_block = be_transform_node(block);
3172         ir_node  *new_node;
3173         ir_mode  *smaller_mode;
3174         int       smaller_bits;
3175         ia32_address_mode_t  am;
3176         ia32_address_t      *addr = &am.addr;
3177
3178         (void) node;
3179         if (src_bits < tgt_bits) {
3180                 smaller_mode = src_mode;
3181                 smaller_bits = src_bits;
3182         } else {
3183                 smaller_mode = tgt_mode;
3184                 smaller_bits = tgt_bits;
3185         }
3186
3187 #ifdef DEBUG_libfirm
3188         if(is_Const(op)) {
3189                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
3190                            op);
3191         }
3192 #endif
3193
3194         match_arguments(&am, block, NULL, op, NULL,
3195                         match_8bit | match_16bit |
3196                         match_am | match_8bit_am | match_16bit_am);
3197         if (smaller_bits == 8) {
3198                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
3199                                                     addr->index, addr->mem, am.new_op2,
3200                                                     smaller_mode);
3201         } else {
3202                 new_node = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
3203                                                 addr->index, addr->mem, am.new_op2,
3204                                                 smaller_mode);
3205         }
3206         set_am_attributes(new_node, &am);
3207         /* match_arguments assume that out-mode = in-mode, this isn't true here
3208          * so fix it */
3209         set_ia32_ls_mode(new_node, smaller_mode);
3210         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3211         new_node = fix_mem_proj(new_node, &am);
3212         return new_node;
3213 }
3214
3215 /**
3216  * Transforms a Conv node.
3217  *
3218  * @return The created ia32 Conv node
3219  */
3220 static ir_node *gen_Conv(ir_node *node) {
3221         ir_node  *block     = get_nodes_block(node);
3222         ir_node  *new_block = be_transform_node(block);
3223         ir_node  *op        = get_Conv_op(node);
3224         ir_node  *new_op    = NULL;
3225         ir_graph *irg       = current_ir_graph;
3226         dbg_info *dbgi      = get_irn_dbg_info(node);
3227         ir_mode  *src_mode  = get_irn_mode(op);
3228         ir_mode  *tgt_mode  = get_irn_mode(node);
3229         int       src_bits  = get_mode_size_bits(src_mode);
3230         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3231         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3232         ir_node  *nomem     = new_rd_NoMem(irg);
3233         ir_node  *res       = NULL;
3234
3235         if (src_mode == mode_b) {
3236                 assert(mode_is_int(tgt_mode) || mode_is_reference(tgt_mode));
3237                 /* nothing to do, we already model bools as 0/1 ints */
3238                 return be_transform_node(op);
3239         }
3240
3241         if (src_mode == tgt_mode) {
3242                 if (get_Conv_strict(node)) {
3243                         if (ia32_cg_config.use_sse2) {
3244                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
3245                                 return be_transform_node(op);
3246                         }
3247                 } else {
3248                         /* this should be optimized already, but who knows... */
3249                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
3250                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3251                         return be_transform_node(op);
3252                 }
3253         }
3254
3255         if (mode_is_float(src_mode)) {
3256                 new_op = be_transform_node(op);
3257                 /* we convert from float ... */
3258                 if (mode_is_float(tgt_mode)) {
3259                         if(src_mode == mode_E && tgt_mode == mode_D
3260                                         && !get_Conv_strict(node)) {
3261                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3262                                 return new_op;
3263                         }
3264
3265                         /* ... to float */
3266                         if (ia32_cg_config.use_sse2) {
3267                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3268                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
3269                                                              nomem, new_op);
3270                                 set_ia32_ls_mode(res, tgt_mode);
3271                         } else {
3272                                 if(get_Conv_strict(node)) {
3273                                         res = gen_x87_strict_conv(tgt_mode, new_op);
3274                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3275                                         return res;
3276                                 }
3277                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3278                                 return new_op;
3279                         }
3280                 } else {
3281                         /* ... to int */
3282                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3283                         if (ia32_cg_config.use_sse2) {
3284                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
3285                                                             nomem, new_op);
3286                                 set_ia32_ls_mode(res, src_mode);
3287                         } else {
3288                                 return gen_x87_fp_to_gp(node);
3289                         }
3290                 }
3291         } else {
3292                 /* we convert from int ... */
3293                 if (mode_is_float(tgt_mode)) {
3294                         /* ... to float */
3295                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3296                         if (ia32_cg_config.use_sse2) {
3297                                 new_op = be_transform_node(op);
3298                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
3299                                                             nomem, new_op);
3300                                 set_ia32_ls_mode(res, tgt_mode);
3301                         } else {
3302                                 res = gen_x87_gp_to_fp(node, src_mode);
3303                                 if(get_Conv_strict(node)) {
3304                                         /* The strict-Conv is only necessary, if the int mode has more bits
3305                                          * than the float mantissa */
3306                                         size_t int_mantissa = get_mode_size_bits(src_mode) - (mode_is_signed(src_mode) ? 1 : 0);
3307                                         size_t float_mantissa;
3308                                         /* FIXME There is no way to get the mantissa size of a mode */
3309                                         switch (get_mode_size_bits(tgt_mode)) {
3310                                                 case 32: float_mantissa = 23 + 1; break; // + 1 for implicit 1
3311                                                 case 64: float_mantissa = 52 + 1; break;
3312                                                 case 80: float_mantissa = 64 + 1; break;
3313                                                 default: float_mantissa = 0;      break;
3314                                         }
3315                                         if (float_mantissa < int_mantissa) {
3316                                                 res = gen_x87_strict_conv(tgt_mode, res);
3317                                                 SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3318                                         }
3319                                 }
3320                                 return res;
3321                         }
3322                 } else if(tgt_mode == mode_b) {
3323                         /* mode_b lowering already took care that we only have 0/1 values */
3324                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3325                             src_mode, tgt_mode));
3326                         return be_transform_node(op);
3327                 } else {
3328                         /* to int */
3329                         if (src_bits == tgt_bits) {
3330                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3331                                     src_mode, tgt_mode));
3332                                 return be_transform_node(op);
3333                         }
3334
3335                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3336                         return res;
3337                 }
3338         }
3339
3340         return res;
3341 }
3342
3343 static ir_node *create_immediate_or_transform(ir_node *node,
3344                                               char immediate_constraint_type)
3345 {
3346         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
3347         if (new_node == NULL) {
3348                 new_node = be_transform_node(node);
3349         }
3350         return new_node;
3351 }
3352
3353 /**
3354  * Transforms a FrameAddr into an ia32 Add.
3355  */
3356 static ir_node *gen_be_FrameAddr(ir_node *node) {
3357         ir_node  *block  = be_transform_node(get_nodes_block(node));
3358         ir_node  *op     = be_get_FrameAddr_frame(node);
3359         ir_node  *new_op = be_transform_node(op);
3360         ir_graph *irg    = current_ir_graph;
3361         dbg_info *dbgi   = get_irn_dbg_info(node);
3362         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3363         ir_node  *new_node;
3364
3365         new_node = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3366         set_ia32_frame_ent(new_node, arch_get_frame_entity(env_cg->arch_env, node));
3367         set_ia32_use_frame(new_node);
3368
3369         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3370
3371         return new_node;
3372 }
3373
3374 /**
3375  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3376  */
3377 static ir_node *gen_be_Return(ir_node *node) {
3378         ir_graph  *irg     = current_ir_graph;
3379         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3380         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3381         ir_entity *ent     = get_irg_entity(irg);
3382         ir_type   *tp      = get_entity_type(ent);
3383         dbg_info  *dbgi;
3384         ir_node   *block;
3385         ir_type   *res_type;
3386         ir_mode   *mode;
3387         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3388         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3389         ir_node   *noreg;
3390         ir_node   **in;
3391         int       pn_ret_val, pn_ret_mem, arity, i;
3392
3393         assert(ret_val != NULL);
3394         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
3395                 return be_duplicate_node(node);
3396         }
3397
3398         res_type = get_method_res_type(tp, 0);
3399
3400         if (! is_Primitive_type(res_type)) {
3401                 return be_duplicate_node(node);
3402         }
3403
3404         mode = get_type_mode(res_type);
3405         if (! mode_is_float(mode)) {
3406                 return be_duplicate_node(node);
3407         }
3408
3409         assert(get_method_n_ress(tp) == 1);
3410
3411         pn_ret_val = get_Proj_proj(ret_val);
3412         pn_ret_mem = get_Proj_proj(ret_mem);
3413
3414         /* get the Barrier */
3415         barrier = get_Proj_pred(ret_val);
3416
3417         /* get result input of the Barrier */
3418         ret_val     = get_irn_n(barrier, pn_ret_val);
3419         new_ret_val = be_transform_node(ret_val);
3420
3421         /* get memory input of the Barrier */
3422         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3423         new_ret_mem = be_transform_node(ret_mem);
3424
3425         frame = get_irg_frame(irg);
3426
3427         dbgi  = get_irn_dbg_info(barrier);
3428         block = be_transform_node(get_nodes_block(barrier));
3429
3430         noreg = ia32_new_NoReg_gp(env_cg);
3431
3432         /* store xmm0 onto stack */
3433         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3434                                              new_ret_mem, new_ret_val);
3435         set_ia32_ls_mode(sse_store, mode);
3436         set_ia32_op_type(sse_store, ia32_AddrModeD);
3437         set_ia32_use_frame(sse_store);
3438
3439         /* load into x87 register */
3440         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3441         set_ia32_op_type(fld, ia32_AddrModeS);
3442         set_ia32_use_frame(fld);
3443
3444         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3445         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3446
3447         /* create a new barrier */
3448         arity = get_irn_arity(barrier);
3449         in = alloca(arity * sizeof(in[0]));
3450         for (i = 0; i < arity; ++i) {
3451                 ir_node *new_in;
3452
3453                 if (i == pn_ret_val) {
3454                         new_in = fld;
3455                 } else if (i == pn_ret_mem) {
3456                         new_in = mproj;
3457                 } else {
3458                         ir_node *in = get_irn_n(barrier, i);
3459                         new_in = be_transform_node(in);
3460                 }
3461                 in[i] = new_in;
3462         }
3463
3464         new_barrier = new_ir_node(dbgi, irg, block,
3465                                   get_irn_op(barrier), get_irn_mode(barrier),
3466                                   arity, in);
3467         copy_node_attr(barrier, new_barrier);
3468         be_duplicate_deps(barrier, new_barrier);
3469         be_set_transformed_node(barrier, new_barrier);
3470         mark_irn_visited(barrier);
3471
3472         /* transform normally */
3473         return be_duplicate_node(node);
3474 }
3475
3476 /**
3477  * Transform a be_AddSP into an ia32_SubSP.
3478  */
3479 static ir_node *gen_be_AddSP(ir_node *node)
3480 {
3481         ir_node  *sz = get_irn_n(node, be_pos_AddSP_size);
3482         ir_node  *sp = get_irn_n(node, be_pos_AddSP_old_sp);
3483
3484         return gen_binop(node, sp, sz, new_rd_ia32_SubSP, match_am);
3485 }
3486
3487 /**
3488  * Transform a be_SubSP into an ia32_AddSP
3489  */
3490 static ir_node *gen_be_SubSP(ir_node *node)
3491 {
3492         ir_node  *sz = get_irn_n(node, be_pos_SubSP_size);
3493         ir_node  *sp = get_irn_n(node, be_pos_SubSP_old_sp);
3494
3495         return gen_binop(node, sp, sz, new_rd_ia32_AddSP, match_am);
3496 }
3497
3498 /**
3499  * Change some phi modes
3500  */
3501 static ir_node *gen_Phi(ir_node *node) {
3502         ir_node  *block = be_transform_node(get_nodes_block(node));
3503         ir_graph *irg   = current_ir_graph;
3504         dbg_info *dbgi  = get_irn_dbg_info(node);
3505         ir_mode  *mode  = get_irn_mode(node);
3506         ir_node  *phi;
3507
3508         if(ia32_mode_needs_gp_reg(mode)) {
3509                 /* we shouldn't have any 64bit stuff around anymore */
3510                 assert(get_mode_size_bits(mode) <= 32);
3511                 /* all integer operations are on 32bit registers now */
3512                 mode = mode_Iu;
3513         } else if(mode_is_float(mode)) {
3514                 if (ia32_cg_config.use_sse2) {
3515                         mode = mode_xmm;
3516                 } else {
3517                         mode = mode_vfp;
3518                 }
3519         }
3520
3521         /* phi nodes allow loops, so we use the old arguments for now
3522          * and fix this later */
3523         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3524                           get_irn_in(node) + 1);
3525         copy_node_attr(node, phi);
3526         be_duplicate_deps(node, phi);
3527
3528         be_set_transformed_node(node, phi);
3529         be_enqueue_preds(node);
3530
3531         return phi;
3532 }
3533
3534 /**
3535  * Transform IJmp
3536  */
3537 static ir_node *gen_IJmp(ir_node *node)
3538 {
3539         ir_node  *block     = get_nodes_block(node);
3540         ir_node  *new_block = be_transform_node(block);
3541         dbg_info *dbgi      = get_irn_dbg_info(node);
3542         ir_node  *op        = get_IJmp_target(node);
3543         ir_node  *new_node;
3544         ia32_address_mode_t  am;
3545         ia32_address_t      *addr = &am.addr;
3546
3547         assert(get_irn_mode(op) == mode_P);
3548
3549         match_arguments(&am, block, NULL, op, NULL,
3550                         match_am | match_8bit_am | match_16bit_am |
3551                         match_immediate | match_8bit | match_16bit);
3552
3553         new_node = new_rd_ia32_IJmp(dbgi, current_ir_graph, new_block,
3554                                     addr->base, addr->index, addr->mem,
3555                                     am.new_op2);
3556         set_am_attributes(new_node, &am);
3557         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3558
3559         new_node = fix_mem_proj(new_node, &am);
3560
3561         return new_node;
3562 }
3563
3564 /**
3565  * Transform a Bound node.
3566  */
3567 static ir_node *gen_Bound(ir_node *node)
3568 {
3569         ir_node  *new_node;
3570         ir_node  *lower = get_Bound_lower(node);
3571         dbg_info *dbgi  = get_irn_dbg_info(node);
3572
3573         if (is_Const_0(lower)) {
3574                 /* typical case for Java */
3575                 ir_node  *sub, *res, *flags, *block;
3576                 ir_graph *irg  = current_ir_graph;
3577
3578                 res = gen_binop(node, get_Bound_index(node), get_Bound_upper(node),
3579                         new_rd_ia32_Sub, match_mode_neutral     | match_am | match_immediate);
3580
3581                 block = get_nodes_block(res);
3582                 if (! is_Proj(res)) {
3583                         sub = res;
3584                         set_irn_mode(sub, mode_T);
3585                         res = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_res);
3586                 } else {
3587                         sub = get_Proj_pred(res);
3588                 }
3589                 flags = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_Sub_flags);
3590                 new_node = new_rd_ia32_Jcc(dbgi, irg, block, flags, pn_Cmp_Lt | ia32_pn_Cmp_unsigned);
3591                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3592         } else {
3593                 panic("generic Bound not supported in ia32 Backend");
3594         }
3595         return new_node;
3596 }
3597
3598
3599 static ir_node *gen_ia32_l_ShlDep(ir_node *node)
3600 {
3601         ir_node *left  = get_irn_n(node, n_ia32_l_ShlDep_val);
3602         ir_node *right = get_irn_n(node, n_ia32_l_ShlDep_count);
3603
3604         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
3605                                match_immediate | match_mode_neutral);
3606 }
3607
3608 static ir_node *gen_ia32_l_ShrDep(ir_node *node)
3609 {
3610         ir_node *left  = get_irn_n(node, n_ia32_l_ShrDep_val);
3611         ir_node *right = get_irn_n(node, n_ia32_l_ShrDep_count);
3612         return gen_shift_binop(node, left, right, new_rd_ia32_Shr,
3613                                match_immediate);
3614 }
3615
3616 static ir_node *gen_ia32_l_SarDep(ir_node *node)
3617 {
3618         ir_node *left  = get_irn_n(node, n_ia32_l_SarDep_val);
3619         ir_node *right = get_irn_n(node, n_ia32_l_SarDep_count);
3620         return gen_shift_binop(node, left, right, new_rd_ia32_Sar,
3621                                match_immediate);
3622 }
3623
3624 static ir_node *gen_ia32_l_Add(ir_node *node) {
3625         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3626         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3627         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add,
3628                         match_commutative | match_am | match_immediate |
3629                         match_mode_neutral);
3630
3631         if(is_Proj(lowered)) {
3632                 lowered = get_Proj_pred(lowered);
3633         } else {
3634                 assert(is_ia32_Add(lowered));
3635                 set_irn_mode(lowered, mode_T);
3636         }
3637
3638         return lowered;
3639 }
3640
3641 static ir_node *gen_ia32_l_Adc(ir_node *node)
3642 {
3643         return gen_binop_flags(node, new_rd_ia32_Adc,
3644                         match_commutative | match_am | match_immediate |
3645                         match_mode_neutral);
3646 }
3647
3648 /**
3649  * Transforms a l_MulS into a "real" MulS node.
3650  *
3651  * @return the created ia32 Mul node
3652  */
3653 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3654         ir_node *left  = get_binop_left(node);
3655         ir_node *right = get_binop_right(node);
3656
3657         return gen_binop(node, left, right, new_rd_ia32_Mul,
3658                          match_commutative | match_am | match_mode_neutral);
3659 }
3660
3661 /**
3662  * Transforms a l_IMulS into a "real" IMul1OPS node.
3663  *
3664  * @return the created ia32 IMul1OP node
3665  */
3666 static ir_node *gen_ia32_l_IMul(ir_node *node) {
3667         ir_node  *left  = get_binop_left(node);
3668         ir_node  *right = get_binop_right(node);
3669
3670         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
3671                          match_commutative | match_am | match_mode_neutral);
3672 }
3673
3674 static ir_node *gen_ia32_l_Sub(ir_node *node) {
3675         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_minuend);
3676         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_subtrahend);
3677         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub,
3678                         match_am | match_immediate | match_mode_neutral);
3679
3680         if(is_Proj(lowered)) {
3681                 lowered = get_Proj_pred(lowered);
3682         } else {
3683                 assert(is_ia32_Sub(lowered));
3684                 set_irn_mode(lowered, mode_T);
3685         }
3686
3687         return lowered;
3688 }
3689
3690 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
3691         return gen_binop_flags(node, new_rd_ia32_Sbb,
3692                         match_am | match_immediate | match_mode_neutral);
3693 }
3694
3695 /**
3696  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3697  * op1 - target to be shifted
3698  * op2 - contains bits to be shifted into target
3699  * op3 - shift count
3700  * Only op3 can be an immediate.
3701  */
3702 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *high,
3703                                          ir_node *low, ir_node *count)
3704 {
3705         ir_node  *block     = get_nodes_block(node);
3706         ir_node  *new_block = be_transform_node(block);
3707         ir_graph *irg       = current_ir_graph;
3708         dbg_info *dbgi      = get_irn_dbg_info(node);
3709         ir_node  *new_high  = be_transform_node(high);
3710         ir_node  *new_low   = be_transform_node(low);
3711         ir_node  *new_count;
3712         ir_node  *new_node;
3713
3714         /* the shift amount can be any mode that is bigger than 5 bits, since all
3715          * other bits are ignored anyway */
3716         while (is_Conv(count) && get_irn_n_edges(count) == 1) {
3717                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
3718                 count = get_Conv_op(count);
3719         }
3720         new_count = create_immediate_or_transform(count, 0);
3721
3722         if (is_ia32_l_ShlD(node)) {
3723                 new_node = new_rd_ia32_ShlD(dbgi, irg, new_block, new_high, new_low,
3724                                             new_count);
3725         } else {
3726                 new_node = new_rd_ia32_ShrD(dbgi, irg, new_block, new_high, new_low,
3727                                             new_count);
3728         }
3729         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3730
3731         return new_node;
3732 }
3733
3734 static ir_node *gen_ia32_l_ShlD(ir_node *node)
3735 {
3736         ir_node *high  = get_irn_n(node, n_ia32_l_ShlD_val_high);
3737         ir_node *low   = get_irn_n(node, n_ia32_l_ShlD_val_low);
3738         ir_node *count = get_irn_n(node, n_ia32_l_ShlD_count);
3739         return gen_lowered_64bit_shifts(node, high, low, count);
3740 }
3741
3742 static ir_node *gen_ia32_l_ShrD(ir_node *node)
3743 {
3744         ir_node *high  = get_irn_n(node, n_ia32_l_ShrD_val_high);
3745         ir_node *low   = get_irn_n(node, n_ia32_l_ShrD_val_low);
3746         ir_node *count = get_irn_n(node, n_ia32_l_ShrD_count);
3747         return gen_lowered_64bit_shifts(node, high, low, count);
3748 }
3749
3750 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node) {
3751         ir_node  *src_block    = get_nodes_block(node);
3752         ir_node  *block        = be_transform_node(src_block);
3753         ir_graph *irg          = current_ir_graph;
3754         dbg_info *dbgi         = get_irn_dbg_info(node);
3755         ir_node  *frame        = get_irg_frame(irg);
3756         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
3757         ir_node  *nomem        = new_NoMem();
3758         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
3759         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
3760         ir_node  *new_val_low  = be_transform_node(val_low);
3761         ir_node  *new_val_high = be_transform_node(val_high);
3762         ir_node  *in[2];
3763         ir_node  *sync;
3764         ir_node  *fild;
3765         ir_node  *store_low;
3766         ir_node  *store_high;
3767
3768         if(!mode_is_signed(get_irn_mode(val_high))) {
3769                 panic("unsigned long long -> float not supported yet (%+F)", node);
3770         }
3771
3772         /* do a store */
3773         store_low = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
3774                                       new_val_low);
3775         store_high = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
3776                                        new_val_high);
3777         SET_IA32_ORIG_NODE(store_low, ia32_get_old_node_name(env_cg, node));
3778         SET_IA32_ORIG_NODE(store_high, ia32_get_old_node_name(env_cg, node));
3779
3780         set_ia32_use_frame(store_low);
3781         set_ia32_use_frame(store_high);
3782         set_ia32_op_type(store_low, ia32_AddrModeD);
3783         set_ia32_op_type(store_high, ia32_AddrModeD);
3784         set_ia32_ls_mode(store_low, mode_Iu);
3785         set_ia32_ls_mode(store_high, mode_Is);
3786         add_ia32_am_offs_int(store_high, 4);
3787
3788         in[0] = store_low;
3789         in[1] = store_high;
3790         sync  = new_rd_Sync(dbgi, irg, block, 2, in);
3791
3792         /* do a fild */
3793         fild = new_rd_ia32_vfild(dbgi, irg, block, frame, noreg, sync);
3794
3795         set_ia32_use_frame(fild);
3796         set_ia32_op_type(fild, ia32_AddrModeS);
3797         set_ia32_ls_mode(fild, mode_Ls);
3798
3799         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
3800
3801         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
3802 }
3803
3804 static ir_node *gen_ia32_l_FloattoLL(ir_node *node) {
3805         ir_node  *src_block  = get_nodes_block(node);
3806         ir_node  *block      = be_transform_node(src_block);
3807         ir_graph *irg        = current_ir_graph;
3808         dbg_info *dbgi       = get_irn_dbg_info(node);
3809         ir_node  *frame      = get_irg_frame(irg);
3810         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3811         ir_node  *nomem      = new_NoMem();
3812         ir_node  *val        = get_irn_n(node, n_ia32_l_FloattoLL_val);
3813         ir_node  *new_val    = be_transform_node(val);
3814         ir_node  *fist, *mem;
3815
3816         mem = gen_vfist(dbgi, irg, block, frame, noreg, nomem, new_val, &fist);
3817         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(env_cg, node));
3818         set_ia32_use_frame(fist);
3819         set_ia32_op_type(fist, ia32_AddrModeD);
3820         set_ia32_ls_mode(fist, mode_Ls);
3821
3822         return mem;
3823 }
3824
3825 /**
3826  * the BAD transformer.
3827  */
3828 static ir_node *bad_transform(ir_node *node) {
3829         panic("No transform function for %+F available.", node);
3830         return NULL;
3831 }
3832
3833 static ir_node *gen_Proj_l_FloattoLL(ir_node *node) {
3834         ir_graph *irg      = current_ir_graph;
3835         ir_node  *block    = be_transform_node(get_nodes_block(node));
3836         ir_node  *pred     = get_Proj_pred(node);
3837         ir_node  *new_pred = be_transform_node(pred);
3838         ir_node  *frame    = get_irg_frame(irg);
3839         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3840         dbg_info *dbgi     = get_irn_dbg_info(node);
3841         long      pn       = get_Proj_proj(node);
3842         ir_node  *load;
3843         ir_node  *proj;
3844         ia32_attr_t *attr;
3845
3846         load = new_rd_ia32_Load(dbgi, irg, block, frame, noreg, new_pred);
3847         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
3848         set_ia32_use_frame(load);
3849         set_ia32_op_type(load, ia32_AddrModeS);
3850         set_ia32_ls_mode(load, mode_Iu);
3851         /* we need a 64bit stackslot (fist stores 64bit) even though we only load
3852          * 32 bit from it with this particular load */
3853         attr = get_ia32_attr(load);
3854         attr->data.need_64bit_stackent = 1;
3855
3856         if (pn == pn_ia32_l_FloattoLL_res_high) {
3857                 add_ia32_am_offs_int(load, 4);
3858         } else {
3859                 assert(pn == pn_ia32_l_FloattoLL_res_low);
3860         }
3861
3862         proj = new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
3863
3864         return proj;
3865 }
3866
3867 /**
3868  * Transform the Projs of an AddSP.
3869  */
3870 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3871         ir_node  *block    = be_transform_node(get_nodes_block(node));
3872         ir_node  *pred     = get_Proj_pred(node);
3873         ir_node  *new_pred = be_transform_node(pred);
3874         ir_graph *irg      = current_ir_graph;
3875         dbg_info *dbgi     = get_irn_dbg_info(node);
3876         long     proj      = get_Proj_proj(node);
3877
3878         if (proj == pn_be_AddSP_sp) {
3879                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3880                                            pn_ia32_SubSP_stack);
3881                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3882                 return res;
3883         } else if(proj == pn_be_AddSP_res) {
3884                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3885                                    pn_ia32_SubSP_addr);
3886         } else if (proj == pn_be_AddSP_M) {
3887                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3888         }
3889
3890         assert(0);
3891         return new_rd_Unknown(irg, get_irn_mode(node));
3892 }
3893
3894 /**
3895  * Transform the Projs of a SubSP.
3896  */
3897 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3898         ir_node  *block    = be_transform_node(get_nodes_block(node));
3899         ir_node  *pred     = get_Proj_pred(node);
3900         ir_node  *new_pred = be_transform_node(pred);
3901         ir_graph *irg      = current_ir_graph;
3902         dbg_info *dbgi     = get_irn_dbg_info(node);
3903         long     proj      = get_Proj_proj(node);
3904
3905         if (proj == pn_be_SubSP_sp) {
3906                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3907                                            pn_ia32_AddSP_stack);
3908                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3909                 return res;
3910         } else if (proj == pn_be_SubSP_M) {
3911                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3912         }
3913
3914         assert(0);
3915         return new_rd_Unknown(irg, get_irn_mode(node));
3916 }
3917
3918 /**
3919  * Transform and renumber the Projs from a Load.
3920  */
3921 static ir_node *gen_Proj_Load(ir_node *node) {
3922         ir_node  *new_pred;
3923         ir_node  *block    = be_transform_node(get_nodes_block(node));
3924         ir_node  *pred     = get_Proj_pred(node);
3925         ir_graph *irg      = current_ir_graph;
3926         dbg_info *dbgi     = get_irn_dbg_info(node);
3927         long     proj      = get_Proj_proj(node);
3928
3929         /* loads might be part of source address mode matches, so we don't
3930          * transform the ProjMs yet (with the exception of loads whose result is
3931          * not used)
3932          */
3933         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
3934                 ir_node *res;
3935
3936                 /* this is needed, because sometimes we have loops that are only
3937                    reachable through the ProjM */
3938                 be_enqueue_preds(node);
3939                 /* do it in 2 steps, to silence firm verifier */
3940                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
3941                 set_Proj_proj(res, pn_ia32_mem);
3942                 return res;
3943         }
3944
3945         /* renumber the proj */
3946         new_pred = be_transform_node(pred);
3947         if (is_ia32_Load(new_pred)) {
3948                 switch (proj) {
3949                 case pn_Load_res:
3950                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3951                 case pn_Load_M:
3952                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3953                 case pn_Load_X_regular:
3954                         return new_rd_Jmp(dbgi, irg, block);
3955                 case pn_Load_X_except:
3956                         /* This Load might raise an exception. Mark it. */
3957                         set_ia32_exc_label(new_pred, 1);
3958                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Load_X_exc);
3959                 default:
3960                         break;
3961                 }
3962         } else if (is_ia32_Conv_I2I(new_pred) ||
3963                    is_ia32_Conv_I2I8Bit(new_pred)) {
3964                 set_irn_mode(new_pred, mode_T);
3965                 if (proj == pn_Load_res) {
3966                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
3967                 } else if (proj == pn_Load_M) {
3968                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
3969                 }
3970         } else if (is_ia32_xLoad(new_pred)) {
3971                 switch (proj) {
3972                 case pn_Load_res:
3973                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3974                 case pn_Load_M:
3975                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3976                 case pn_Load_X_regular:
3977                         return new_rd_Jmp(dbgi, irg, block);
3978                 case pn_Load_X_except:
3979                         /* This Load might raise an exception. Mark it. */
3980                         set_ia32_exc_label(new_pred, 1);
3981                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
3982                 default:
3983                         break;
3984                 }
3985         } else if (is_ia32_vfld(new_pred)) {
3986                 switch (proj) {
3987                 case pn_Load_res:
3988                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3989                 case pn_Load_M:
3990                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3991                 case pn_Load_X_regular:
3992                         return new_rd_Jmp(dbgi, irg, block);
3993                 case pn_Load_X_except:
3994                         /* This Load might raise an exception. Mark it. */
3995                         set_ia32_exc_label(new_pred, 1);
3996                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
3997                 default:
3998                         break;
3999                 }
4000         } else {
4001                 /* can happen for ProJMs when source address mode happened for the
4002                    node */
4003
4004                 /* however it should not be the result proj, as that would mean the
4005                    load had multiple users and should not have been used for
4006                    SourceAM */
4007                 if (proj != pn_Load_M) {
4008                         panic("internal error: transformed node not a Load");
4009                 }
4010                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4011         }
4012
4013         assert(0);
4014         return new_rd_Unknown(irg, get_irn_mode(node));
4015 }
4016
4017 /**
4018  * Transform and renumber the Projs from a DivMod like instruction.
4019  */
4020 static ir_node *gen_Proj_DivMod(ir_node *node) {
4021         ir_node  *block    = be_transform_node(get_nodes_block(node));
4022         ir_node  *pred     = get_Proj_pred(node);
4023         ir_node  *new_pred = be_transform_node(pred);
4024         ir_graph *irg      = current_ir_graph;
4025         dbg_info *dbgi     = get_irn_dbg_info(node);
4026         ir_mode  *mode     = get_irn_mode(node);
4027         long     proj      = get_Proj_proj(node);
4028
4029         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4030
4031         switch (get_irn_opcode(pred)) {
4032         case iro_Div:
4033                 switch (proj) {
4034                 case pn_Div_M:
4035                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4036                 case pn_Div_res:
4037                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4038                 case pn_Div_X_regular:
4039                         return new_rd_Jmp(dbgi, irg, block);
4040                 case pn_Div_X_except:
4041                         set_ia32_exc_label(new_pred, 1);
4042                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4043                 default:
4044                         break;
4045                 }
4046                 break;
4047         case iro_Mod:
4048                 switch (proj) {
4049                 case pn_Mod_M:
4050                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4051                 case pn_Mod_res:
4052                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4053                 case pn_Mod_X_except:
4054                         set_ia32_exc_label(new_pred, 1);
4055                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4056                 default:
4057                         break;
4058                 }
4059                 break;
4060         case iro_DivMod:
4061                 switch (proj) {
4062                 case pn_DivMod_M:
4063                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4064                 case pn_DivMod_res_div:
4065                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4066                 case pn_DivMod_res_mod:
4067                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4068                 case pn_DivMod_X_regular:
4069                         return new_rd_Jmp(dbgi, irg, block);
4070                 case pn_DivMod_X_except:
4071                         set_ia32_exc_label(new_pred, 1);
4072                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4073                 default:
4074                         break;
4075                 }
4076                 break;
4077         default:
4078                 break;
4079         }
4080
4081         assert(0);
4082         return new_rd_Unknown(irg, mode);
4083 }
4084
4085 /**
4086  * Transform and renumber the Projs from a CopyB.
4087  */
4088 static ir_node *gen_Proj_CopyB(ir_node *node) {
4089         ir_node  *block    = be_transform_node(get_nodes_block(node));
4090         ir_node  *pred     = get_Proj_pred(node);
4091         ir_node  *new_pred = be_transform_node(pred);
4092         ir_graph *irg      = current_ir_graph;
4093         dbg_info *dbgi     = get_irn_dbg_info(node);
4094         ir_mode  *mode     = get_irn_mode(node);
4095         long     proj      = get_Proj_proj(node);
4096
4097         switch(proj) {
4098         case pn_CopyB_M_regular:
4099                 if (is_ia32_CopyB_i(new_pred)) {
4100                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4101                 } else if (is_ia32_CopyB(new_pred)) {
4102                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4103                 }
4104                 break;
4105         default:
4106                 break;
4107         }
4108
4109         assert(0);
4110         return new_rd_Unknown(irg, mode);
4111 }
4112
4113 /**
4114  * Transform and renumber the Projs from a Quot.
4115  */
4116 static ir_node *gen_Proj_Quot(ir_node *node) {
4117         ir_node  *block    = be_transform_node(get_nodes_block(node));
4118         ir_node  *pred     = get_Proj_pred(node);
4119         ir_node  *new_pred = be_transform_node(pred);
4120         ir_graph *irg      = current_ir_graph;
4121         dbg_info *dbgi     = get_irn_dbg_info(node);
4122         ir_mode  *mode     = get_irn_mode(node);
4123         long     proj      = get_Proj_proj(node);
4124
4125         switch(proj) {
4126         case pn_Quot_M:
4127                 if (is_ia32_xDiv(new_pred)) {
4128                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4129                 } else if (is_ia32_vfdiv(new_pred)) {
4130                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4131                 }
4132                 break;
4133         case pn_Quot_res:
4134                 if (is_ia32_xDiv(new_pred)) {
4135                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4136                 } else if (is_ia32_vfdiv(new_pred)) {
4137                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4138                 }
4139                 break;
4140         case pn_Quot_X_regular:
4141         case pn_Quot_X_except:
4142         default:
4143                 break;
4144         }
4145
4146         assert(0);
4147         return new_rd_Unknown(irg, mode);
4148 }
4149
4150 static ir_node *gen_be_Call(ir_node *node) {
4151         ir_node *res = be_duplicate_node(node);
4152         ir_type *call_tp;
4153
4154         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4155
4156         /* Run the x87 simulator if the call returns a float value */
4157         call_tp = be_Call_get_type(node);
4158         if (get_method_n_ress(call_tp) > 0) {
4159                 ir_type *const res_type = get_method_res_type(call_tp, 0);
4160                 ir_mode *const res_mode = get_type_mode(res_type);
4161
4162                 if (res_mode != NULL && mode_is_float(res_mode)) {
4163                         env_cg->do_x87_sim = 1;
4164                 }
4165         }
4166
4167         return res;
4168 }
4169
4170 static ir_node *gen_be_IncSP(ir_node *node) {
4171         ir_node *res = be_duplicate_node(node);
4172         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4173
4174         return res;
4175 }
4176
4177 /**
4178  * Transform the Projs from a be_Call.
4179  */
4180 static ir_node *gen_Proj_be_Call(ir_node *node) {
4181         ir_node  *block       = be_transform_node(get_nodes_block(node));
4182         ir_node  *call        = get_Proj_pred(node);
4183         ir_node  *new_call    = be_transform_node(call);
4184         ir_graph *irg         = current_ir_graph;
4185         dbg_info *dbgi        = get_irn_dbg_info(node);
4186         ir_type  *method_type = be_Call_get_type(call);
4187         int       n_res       = get_method_n_ress(method_type);
4188         long      proj        = get_Proj_proj(node);
4189         ir_mode  *mode        = get_irn_mode(node);
4190         ir_node  *sse_load;
4191         const arch_register_class_t *cls;
4192
4193         /* The following is kinda tricky: If we're using SSE, then we have to
4194          * move the result value of the call in floating point registers to an
4195          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4196          * after the call, we have to make sure to correctly make the
4197          * MemProj and the result Proj use these 2 nodes
4198          */
4199         if (proj == pn_be_Call_M_regular) {
4200                 // get new node for result, are we doing the sse load/store hack?
4201                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4202                 ir_node *call_res_new;
4203                 ir_node *call_res_pred = NULL;
4204
4205                 if (call_res != NULL) {
4206                         call_res_new  = be_transform_node(call_res);
4207                         call_res_pred = get_Proj_pred(call_res_new);
4208                 }
4209
4210                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4211                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4212                                            pn_be_Call_M_regular);
4213                 } else {
4214                         assert(is_ia32_xLoad(call_res_pred));
4215                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4216                                            pn_ia32_xLoad_M);
4217                 }
4218         }
4219         if (ia32_cg_config.use_sse2 && proj >= pn_be_Call_first_res
4220                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)) {
4221                 ir_node *fstp;
4222                 ir_node *frame = get_irg_frame(irg);
4223                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4224                 //ir_node *p;
4225                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4226                 ir_node *call_res;
4227
4228                 /* in case there is no memory output: create one to serialize the copy
4229                    FPU -> SSE */
4230                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4231                                        pn_be_Call_M_regular);
4232                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4233                                        pn_be_Call_first_res);
4234
4235                 /* store st(0) onto stack */
4236                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4237                                         call_res, mode);
4238                 set_ia32_op_type(fstp, ia32_AddrModeD);
4239                 set_ia32_use_frame(fstp);
4240
4241                 /* load into SSE register */
4242                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4243                                              mode);
4244                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4245                 set_ia32_use_frame(sse_load);
4246
4247                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4248                                        pn_ia32_xLoad_res);
4249
4250                 return sse_load;
4251         }
4252
4253         /* transform call modes */
4254         if (mode_is_data(mode)) {
4255                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4256                 mode = cls->mode;
4257         }
4258
4259         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4260 }
4261
4262 /**
4263  * Transform the Projs from a Cmp.
4264  */
4265 static ir_node *gen_Proj_Cmp(ir_node *node)
4266 {
4267         /* this probably means not all mode_b nodes were lowered... */
4268         panic("trying to directly transform Proj_Cmp %+F (mode_b not lowered?)",
4269               node);
4270 }
4271
4272 /**
4273  * Transform the Projs from a Bound.
4274  */
4275 static ir_node *gen_Proj_Bound(ir_node *node)
4276 {
4277         ir_node *new_node, *block;
4278         ir_node *pred = get_Proj_pred(node);
4279
4280         switch (get_Proj_proj(node)) {
4281         case pn_Bound_M:
4282                 return be_transform_node(get_Bound_mem(pred));
4283         case pn_Bound_X_regular:
4284                 new_node = be_transform_node(pred);
4285                 block    = get_nodes_block(new_node);
4286                 return new_r_Proj(current_ir_graph, block, new_node, mode_X, pn_ia32_Jcc_true);
4287         case pn_Bound_X_except:
4288                 new_node = be_transform_node(pred);
4289                 block    = get_nodes_block(new_node);
4290                 return new_r_Proj(current_ir_graph, block, new_node, mode_X, pn_ia32_Jcc_false);
4291         case pn_Bound_res:
4292                 return be_transform_node(get_Bound_index(pred));
4293         default:
4294                 panic("unsupported Proj from Bound");
4295         }
4296 }
4297
4298 static ir_node *gen_Proj_ASM(ir_node *node)
4299 {
4300         ir_node *pred;
4301         ir_node *new_pred;
4302         ir_node *block;
4303
4304         if (get_irn_mode(node) != mode_M)
4305                 return be_duplicate_node(node);
4306
4307         pred     = get_Proj_pred(node);
4308         new_pred = be_transform_node(pred);
4309         block    = get_nodes_block(new_pred);
4310         return new_r_Proj(current_ir_graph, block, new_pred, mode_M,
4311                         get_ia32_n_res(new_pred) + 1);
4312 }
4313
4314 /**
4315  * Transform and potentially renumber Proj nodes.
4316  */
4317 static ir_node *gen_Proj(ir_node *node) {
4318         ir_node *pred = get_Proj_pred(node);
4319         long    proj;
4320
4321         switch (get_irn_opcode(pred)) {
4322         case iro_Store:
4323                 proj = get_Proj_proj(node);
4324                 if (proj == pn_Store_M) {
4325                         return be_transform_node(pred);
4326                 } else {
4327                         assert(0);
4328                         return new_r_Bad(current_ir_graph);
4329                 }
4330         case iro_Load:
4331                 return gen_Proj_Load(node);
4332         case iro_ASM:
4333                 return gen_Proj_ASM(node);
4334         case iro_Div:
4335         case iro_Mod:
4336         case iro_DivMod:
4337                 return gen_Proj_DivMod(node);
4338         case iro_CopyB:
4339                 return gen_Proj_CopyB(node);
4340         case iro_Quot:
4341                 return gen_Proj_Quot(node);
4342         case beo_SubSP:
4343                 return gen_Proj_be_SubSP(node);
4344         case beo_AddSP:
4345                 return gen_Proj_be_AddSP(node);
4346         case beo_Call:
4347                 return gen_Proj_be_Call(node);
4348         case iro_Cmp:
4349                 return gen_Proj_Cmp(node);
4350         case iro_Bound:
4351                 return gen_Proj_Bound(node);
4352         case iro_Start:
4353                 proj = get_Proj_proj(node);
4354                 if (proj == pn_Start_X_initial_exec) {
4355                         ir_node *block = get_nodes_block(pred);
4356                         dbg_info *dbgi = get_irn_dbg_info(node);
4357                         ir_node *jump;
4358
4359                         /* we exchange the ProjX with a jump */
4360                         block = be_transform_node(block);
4361                         jump  = new_rd_Jmp(dbgi, current_ir_graph, block);
4362                         return jump;
4363                 }
4364                 if (node == be_get_old_anchor(anchor_tls)) {
4365                         return gen_Proj_tls(node);
4366                 }
4367                 break;
4368
4369         default:
4370                 if (is_ia32_l_FloattoLL(pred)) {
4371                         return gen_Proj_l_FloattoLL(node);
4372 #ifdef FIRM_EXT_GRS
4373                 } else if (!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4374 #else
4375                 } else {
4376 #endif
4377                         ir_mode *mode = get_irn_mode(node);
4378                         if (ia32_mode_needs_gp_reg(mode)) {
4379                                 ir_node *new_pred = be_transform_node(pred);
4380                                 ir_node *block    = be_transform_node(get_nodes_block(node));
4381                                 ir_node *new_proj = new_r_Proj(current_ir_graph, block, new_pred,
4382                                                                                            mode_Iu, get_Proj_proj(node));
4383 #ifdef DEBUG_libfirm
4384                                 new_proj->node_nr = node->node_nr;
4385 #endif
4386                                 return new_proj;
4387                         }
4388                 }
4389         }
4390         return be_duplicate_node(node);
4391 }
4392
4393 /**
4394  * Enters all transform functions into the generic pointer
4395  */
4396 static void register_transformers(void)
4397 {
4398         ir_op *op_Mulh;
4399
4400         /* first clear the generic function pointer for all ops */
4401         clear_irp_opcodes_generic_func();
4402
4403 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4404 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4405
4406         GEN(Add);
4407         GEN(Sub);
4408         GEN(Mul);
4409         GEN(And);
4410         GEN(Or);
4411         GEN(Eor);
4412
4413         GEN(Shl);
4414         GEN(Shr);
4415         GEN(Shrs);
4416         GEN(Rotl);
4417
4418         GEN(Quot);
4419
4420         GEN(Div);
4421         GEN(Mod);
4422         GEN(DivMod);
4423
4424         GEN(Minus);
4425         GEN(Conv);
4426         GEN(Abs);
4427         GEN(Not);
4428
4429         GEN(Load);
4430         GEN(Store);
4431         GEN(Cond);
4432
4433         GEN(Cmp);
4434         GEN(ASM);
4435         GEN(CopyB);
4436         GEN(Mux);
4437         GEN(Proj);
4438         GEN(Phi);
4439         GEN(IJmp);
4440         GEN(Bound);
4441
4442         /* transform ops from intrinsic lowering */
4443         GEN(ia32_l_Add);
4444         GEN(ia32_l_Adc);
4445         GEN(ia32_l_Mul);
4446         GEN(ia32_l_IMul);
4447         GEN(ia32_l_ShlDep);
4448         GEN(ia32_l_ShrDep);
4449         GEN(ia32_l_SarDep);
4450         GEN(ia32_l_ShlD);
4451         GEN(ia32_l_ShrD);
4452         GEN(ia32_l_Sub);
4453         GEN(ia32_l_Sbb);
4454         GEN(ia32_l_LLtoFloat);
4455         GEN(ia32_l_FloattoLL);
4456
4457         GEN(Const);
4458         GEN(SymConst);
4459         GEN(Unknown);
4460
4461         /* we should never see these nodes */
4462         BAD(Raise);
4463         BAD(Sel);
4464         BAD(InstOf);
4465         BAD(Cast);
4466         BAD(Free);
4467         BAD(Tuple);
4468         BAD(Id);
4469         //BAD(Bad);
4470         BAD(Confirm);
4471         BAD(Filter);
4472         BAD(CallBegin);
4473         BAD(EndReg);
4474         BAD(EndExcept);
4475
4476         /* handle generic backend nodes */
4477         GEN(be_FrameAddr);
4478         GEN(be_Call);
4479         GEN(be_IncSP);
4480         GEN(be_Return);
4481         GEN(be_AddSP);
4482         GEN(be_SubSP);
4483         GEN(be_Copy);
4484
4485         op_Mulh = get_op_Mulh();
4486         if (op_Mulh)
4487                 GEN(Mulh);
4488
4489 #undef GEN
4490 #undef BAD
4491 }
4492
4493 /**
4494  * Pre-transform all unknown and noreg nodes.
4495  */
4496 static void ia32_pretransform_node(void *arch_cg) {
4497         ia32_code_gen_t *cg = arch_cg;
4498
4499         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4500         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4501         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4502         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4503         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4504         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4505         get_fpcw();
4506 }
4507
4508 /**
4509  * Walker, checks if all ia32 nodes producing more than one result have their
4510  * Projs, otherwise creates new Projs and keeps them using a be_Keep node.
4511  */
4512 static void add_missing_keep_walker(ir_node *node, void *data)
4513 {
4514         int              n_outs, i;
4515         unsigned         found_projs = 0;
4516         const ir_edge_t *edge;
4517         ir_mode         *mode = get_irn_mode(node);
4518         ir_node         *last_keep;
4519         (void) data;
4520         if(mode != mode_T)
4521                 return;
4522         if(!is_ia32_irn(node))
4523                 return;
4524
4525         n_outs = get_ia32_n_res(node);
4526         if(n_outs <= 0)
4527                 return;
4528         if(is_ia32_SwitchJmp(node))
4529                 return;
4530
4531         assert(n_outs < (int) sizeof(unsigned) * 8);
4532         foreach_out_edge(node, edge) {
4533                 ir_node *proj = get_edge_src_irn(edge);
4534                 int      pn   = get_Proj_proj(proj);
4535
4536                 if (get_irn_mode(proj) == mode_M)
4537                         continue;
4538
4539                 assert(pn < n_outs);
4540                 found_projs |= 1 << pn;
4541         }
4542
4543
4544         /* are keeps missing? */
4545         last_keep = NULL;
4546         for(i = 0; i < n_outs; ++i) {
4547                 ir_node                     *block;
4548                 ir_node                     *in[1];
4549                 const arch_register_req_t   *req;
4550                 const arch_register_class_t *cls;
4551
4552                 if(found_projs & (1 << i)) {
4553                         continue;
4554                 }
4555
4556                 req = get_ia32_out_req(node, i);
4557                 cls = req->cls;
4558                 if(cls == NULL) {
4559                         continue;
4560                 }
4561                 if(cls == &ia32_reg_classes[CLASS_ia32_flags]) {
4562                         continue;
4563                 }
4564
4565                 block = get_nodes_block(node);
4566                 in[0] = new_r_Proj(current_ir_graph, block, node,
4567                                    arch_register_class_mode(cls), i);
4568                 if(last_keep != NULL) {
4569                         be_Keep_add_node(last_keep, cls, in[0]);
4570                 } else {
4571                         last_keep = be_new_Keep(cls, current_ir_graph, block, 1, in);
4572                         if(sched_is_scheduled(node)) {
4573                                 sched_add_after(node, last_keep);
4574                         }
4575                 }
4576         }
4577 }
4578
4579 /**
4580  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4581  * and keeps them.
4582  */
4583 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4584 {
4585         ir_graph *irg = be_get_birg_irg(cg->birg);
4586         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4587 }
4588
4589 /* do the transformation */
4590 void ia32_transform_graph(ia32_code_gen_t *cg) {
4591         int cse_last;
4592         ir_graph *irg = cg->irg;
4593
4594         register_transformers();
4595         env_cg       = cg;
4596         initial_fpcw = NULL;
4597
4598         BE_TIMER_PUSH(t_heights);
4599         heights      = heights_new(irg);
4600         BE_TIMER_POP(t_heights);
4601         ia32_calculate_non_address_mode_nodes(cg->birg);
4602
4603         /* the transform phase is not safe for CSE (yet) because several nodes get
4604          * attributes set after their creation */
4605         cse_last = get_opt_cse();
4606         set_opt_cse(0);
4607
4608         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4609
4610         set_opt_cse(cse_last);
4611
4612         ia32_free_non_address_mode_nodes();
4613         heights_free(heights);
4614         heights = NULL;
4615 }
4616
4617 void ia32_init_transform(void)
4618 {
4619         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4620 }