nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2011 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  */
  26 #include "config.h"
  27
  28 #include <limits.h>
  29 #include <stdbool.h>
  30
  31 #include "irargs_t.h"
  32 #include "irnode_t.h"
  33 #include "irgraph_t.h"
  34 #include "irmode_t.h"
  35 #include "iropt_t.h"
  36 #include "irop_t.h"
  37 #include "irprog_t.h"
  38 #include "iredges_t.h"
  39 #include "irgmod.h"
  40 #include "ircons.h"
  41 #include "irgwalk.h"
  42 #include "irprintf.h"
  43 #include "debug.h"
  44 #include "irdom.h"
  45 #include "iropt.h"
  46 #include "error.h"
  47 #include "array_t.h"
  48 #include "heights.h"
  49
  50 #include "benode.h"
  51 #include "besched.h"
  52 #include "beabi.h"
  53 #include "beutil.h"
  54 #include "betranshlp.h"
  55 #include "be_t.h"
  56
  57 #include "bearch_ia32_t.h"
  58 #include "ia32_common_transform.h"
  59 #include "ia32_nodes_attr.h"
  60 #include "ia32_transform.h"
  61 #include "ia32_new_nodes.h"
  62 #include "ia32_dbg_stat.h"
  63 #include "ia32_optimize.h"
  64 #include "ia32_address_mode.h"
  65 #include "ia32_architecture.h"
  66
  67 #include "gen_ia32_regalloc_if.h"
  68
  69 /* define this to construct SSE constants instead of load them */
  70 #undef CONSTRUCT_SSE_CONST
  71
  72 #define mode_fp     (ia32_reg_classes[CLASS_ia32_fp].mode)
  73 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  74
  75 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  76
  77 static ir_node         *old_initial_fpcw = NULL;
  78 static ir_node         *initial_fpcw = NULL;
  79 int                     ia32_no_pic_adjust;
  80
  81 typedef ir_node *construct_binop_func(dbg_info *db, ir_node *block,
  82         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1,
  83         ir_node *op2);
  84
  85 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_node *block,
  86         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1, ir_node *op2,
  87         ir_node *flags);
  88
  89 typedef ir_node *construct_shift_func(dbg_info *db, ir_node *block,
  90         ir_node *op1, ir_node *op2);
  91
  92 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_node *block,
  93         ir_node *base, ir_node *index, ir_node *mem, ir_node *op);
  94
  95 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_node *block,
  96         ir_node *base, ir_node *index, ir_node *mem);
  97
  98 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_node *block,
  99         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1, ir_node *op2,
 100         ir_node *fpcw);
 101
 102 typedef ir_node *construct_unop_func(dbg_info *db, ir_node *block, ir_node *op);
 103
 104 static ir_node *create_immediate_or_transform(ir_node *node,
 105                                               char immediate_constraint_type);
 106
 107 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 108                                 dbg_info *dbgi, ir_node *block,
 109                                 ir_node *op, ir_node *orig_node);
 110
 111 /* its enough to have those once */
 112 static ir_node *nomem, *noreg_GP;
 113
 114 /** a list to postprocess all calls */
 115 static ir_node **call_list;
 116 static ir_type **call_types;
 117
 118 /** Return non-zero is a node represents the 0 constant. */
 119 static bool is_Const_0(ir_node *node)
 120 {
 121         return is_Const(node) && is_Const_null(node);
 122 }
 123
 124 /** Return non-zero is a node represents the 1 constant. */
 125 static bool is_Const_1(ir_node *node)
 126 {
 127         return is_Const(node) && is_Const_one(node);
 128 }
 129
 130 /** Return non-zero is a node represents the -1 constant. */
 131 static bool is_Const_Minus_1(ir_node *node)
 132 {
 133         return is_Const(node) && is_Const_all_one(node);
 134 }
 135
 136 /**
 137  * returns true if constant can be created with a simple float command
 138  */
 139 static bool is_simple_x87_Const(ir_node *node)
 140 {
 141         ir_tarval *tv = get_Const_tarval(node);
 142         if (tarval_is_null(tv) || tarval_is_one(tv))
 143                 return true;
 144
 145         /* TODO: match all the other float constants */
 146         return false;
 147 }
 148
 149 /**
 150  * returns true if constant can be created with a simple float command
 151  */
 152 static bool is_simple_sse_Const(ir_node *node)
 153 {
 154         ir_tarval *tv   = get_Const_tarval(node);
 155         ir_mode   *mode = get_tarval_mode(tv);
 156
 157         if (mode == mode_F)
 158                 return true;
 159
 160         if (tarval_is_null(tv)
 161 #ifdef CONSTRUCT_SSE_CONST
 162             || tarval_is_one(tv)
 163 #endif
 164            )
 165                 return true;
 166 #ifdef CONSTRUCT_SSE_CONST
 167         if (mode == mode_D) {
 168                 unsigned val = get_tarval_sub_bits(tv, 0) |
 169                         (get_tarval_sub_bits(tv, 1) << 8) |
 170                         (get_tarval_sub_bits(tv, 2) << 16) |
 171                         (get_tarval_sub_bits(tv, 3) << 24);
 172                 if (val == 0)
 173                         /* lower 32bit are zero, really a 32bit constant */
 174                         return true;
 175         }
 176 #endif /* CONSTRUCT_SSE_CONST */
 177         /* TODO: match all the other float constants */
 178         return false;
 179 }
 180
 181 /**
 182  * return NoREG or pic_base in case of PIC.
 183  * This is necessary as base address for newly created symbols
 184  */
 185 static ir_node *get_symconst_base(void)
 186 {
 187         ir_graph *irg = current_ir_graph;
 188
 189         if (be_options.pic) {
 190                 const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 191                 return arch_env->impl->get_pic_base(irg);
 192         }
 193
 194         return noreg_GP;
 195 }
 196
 197 /**
 198  * Transforms a Const.
 199  */
 200 static ir_node *gen_Const(ir_node *node)
 201 {
 202         ir_node   *old_block = get_nodes_block(node);
 203         ir_node   *block     = be_transform_node(old_block);
 204         dbg_info  *dbgi      = get_irn_dbg_info(node);
 205         ir_mode   *mode      = get_irn_mode(node);
 206         ir_tarval *tv        = get_Const_tarval(node);
 207
 208         assert(is_Const(node));
 209
 210         if (mode_is_float(mode)) {
 211                 ir_graph         *irg      = get_irn_irg(node);
 212                 const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 213                 ia32_isa_t       *isa      = (ia32_isa_t*) arch_env;
 214                 ir_node          *res      = NULL;
 215                 ir_node          *load;
 216                 ir_entity        *floatent;
 217
 218                 if (ia32_cg_config.use_sse2) {
 219                         if (tarval_is_null(tv)) {
 220                                 load = new_bd_ia32_xZero(dbgi, block);
 221                                 set_ia32_ls_mode(load, mode);
 222                                 res  = load;
 223 #ifdef CONSTRUCT_SSE_CONST
 224                         } else if (tarval_is_one(tv)) {
 225                                 int     cnst  = mode == mode_F ? 26 : 55;
 226                                 ir_node *imm1 = ia32_create_Immediate(NULL, 0, cnst);
 227                                 ir_node *imm2 = ia32_create_Immediate(NULL, 0, 2);
 228                                 ir_node *pslld, *psrld;
 229
 230                                 load = new_bd_ia32_xAllOnes(dbgi, block);
 231                                 set_ia32_ls_mode(load, mode);
 232                                 pslld = new_bd_ia32_xPslld(dbgi, block, load, imm1);
 233                                 set_ia32_ls_mode(pslld, mode);
 234                                 psrld = new_bd_ia32_xPsrld(dbgi, block, pslld, imm2);
 235                                 set_ia32_ls_mode(psrld, mode);
 236                                 res = psrld;
 237 #endif /* CONSTRUCT_SSE_CONST */
 238                         } else if (mode == mode_F) {
 239                                 /* we can place any 32bit constant by using a movd gp, sse */
 240                                 unsigned val = get_tarval_sub_bits(tv, 0) |
 241                                                (get_tarval_sub_bits(tv, 1) << 8) |
 242                                                (get_tarval_sub_bits(tv, 2) << 16) |
 243                                                (get_tarval_sub_bits(tv, 3) << 24);
 244                                 ir_node *cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 245                                 load = new_bd_ia32_xMovd(dbgi, block, cnst);
 246                                 set_ia32_ls_mode(load, mode);
 247                                 res = load;
 248                         } else {
 249                                 ir_node *base;
 250 #ifdef CONSTRUCT_SSE_CONST
 251                                 if (mode == mode_D) {
 252                                         unsigned val = get_tarval_sub_bits(tv, 0) |
 253                                                 (get_tarval_sub_bits(tv, 1) << 8) |
 254                                                 (get_tarval_sub_bits(tv, 2) << 16) |
 255                                                 (get_tarval_sub_bits(tv, 3) << 24);
 256                                         if (val == 0) {
 257                                                 ir_node *imm32 = ia32_create_Immediate(NULL, 0, 32);
 258                                                 ir_node *cnst, *psllq;
 259
 260                                                 /* fine, lower 32bit are zero, produce 32bit value */
 261                                                 val = get_tarval_sub_bits(tv, 4) |
 262                                                         (get_tarval_sub_bits(tv, 5) << 8) |
 263                                                         (get_tarval_sub_bits(tv, 6) << 16) |
 264                                                         (get_tarval_sub_bits(tv, 7) << 24);
 265                                                 cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 266                                                 load = new_bd_ia32_xMovd(dbgi, block, cnst);
 267                                                 set_ia32_ls_mode(load, mode);
 268                                                 psllq = new_bd_ia32_xPsllq(dbgi, block, load, imm32);
 269                                                 set_ia32_ls_mode(psllq, mode);
 270                                                 res = psllq;
 271                                                 goto end;
 272                                         }
 273                                 }
 274 #endif /* CONSTRUCT_SSE_CONST */
 275                                 floatent = ia32_create_float_const_entity(isa, tv, NULL);
 276
 277                                 base     = get_symconst_base();
 278                                 load     = new_bd_ia32_xLoad(dbgi, block, base, noreg_GP, nomem,
 279                                                              mode);
 280                                 set_ia32_op_type(load, ia32_AddrModeS);
 281                                 set_ia32_am_sc(load, floatent);
 282                                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
 283                                 res = new_r_Proj(load, mode_xmm, pn_ia32_xLoad_res);
 284                         }
 285                 } else {
 286                         if (tarval_is_null(tv)) {
 287                                 load = new_bd_ia32_fldz(dbgi, block);
 288                                 res  = load;
 289                                 set_ia32_ls_mode(load, mode);
 290                         } else if (tarval_is_one(tv)) {
 291                                 load = new_bd_ia32_fld1(dbgi, block);
 292                                 res  = load;
 293                                 set_ia32_ls_mode(load, mode);
 294                         } else {
 295                                 ir_mode *ls_mode;
 296                                 ir_node *base;
 297
 298                                 floatent = ia32_create_float_const_entity(isa, tv, NULL);
 299                                 /* create_float_const_ent is smart and sometimes creates
 300                                    smaller entities */
 301                                 ls_mode  = get_type_mode(get_entity_type(floatent));
 302                                 base     = get_symconst_base();
 303                                 load     = new_bd_ia32_fld(dbgi, block, base, noreg_GP, nomem,
 304                                                            ls_mode);
 305                                 set_ia32_op_type(load, ia32_AddrModeS);
 306                                 set_ia32_am_sc(load, floatent);
 307                                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
 308                                 res = new_r_Proj(load, mode_fp, pn_ia32_fld_res);
 309                         }
 310                 }
 311 #ifdef CONSTRUCT_SSE_CONST
 312 end:
 313 #endif /* CONSTRUCT_SSE_CONST */
 314                 SET_IA32_ORIG_NODE(load, node);
 315                 return res;
 316         } else { /* non-float mode */
 317                 ir_node *cnst;
 318                 long     val;
 319
 320                 tv = tarval_convert_to(tv, mode_Iu);
 321
 322                 if (tv == get_tarval_bad() || tv == get_tarval_undefined() ||
 323                     tv == NULL) {
 324                         panic("couldn't convert constant tarval (%+F)", node);
 325                 }
 326                 val = get_tarval_long(tv);
 327
 328                 cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 329                 SET_IA32_ORIG_NODE(cnst, node);
 330
 331                 return cnst;
 332         }
 333 }
 334
 335 /**
 336  * Transforms a SymConst.
 337  */
 338 static ir_node *gen_SymConst(ir_node *node)
 339 {
 340         ir_node  *old_block = get_nodes_block(node);
 341         ir_node  *block = be_transform_node(old_block);
 342         dbg_info *dbgi  = get_irn_dbg_info(node);
 343         ir_mode  *mode  = get_irn_mode(node);
 344         ir_node  *cnst;
 345
 346         if (mode_is_float(mode)) {
 347                 if (ia32_cg_config.use_sse2)
 348                         cnst = new_bd_ia32_xLoad(dbgi, block, noreg_GP, noreg_GP, nomem, mode_D);
 349                 else
 350                         cnst = new_bd_ia32_fld(dbgi, block, noreg_GP, noreg_GP, nomem, ia32_mode_E);
 351                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 352                 set_ia32_use_frame(cnst);
 353         } else {
 354                 ir_entity *entity;
 355
 356                 if (get_SymConst_kind(node) != symconst_addr_ent) {
 357                         panic("backend only support symconst_addr_ent (at %+F)", node);
 358                 }
 359                 entity = get_SymConst_entity(node);
 360                 if (get_entity_owner(entity) == get_tls_type()) {
 361                         ir_node *tls_base = new_bd_ia32_LdTls(NULL, block);
 362                         ir_node *lea     = new_bd_ia32_Lea(dbgi, block, tls_base, noreg_GP);
 363                         set_ia32_am_sc(lea, entity);
 364                         cnst = lea;
 365                 } else {
 366                         cnst = new_bd_ia32_Const(dbgi, block, entity, 0, 0, 0);
 367                 }
 368         }
 369
 370         SET_IA32_ORIG_NODE(cnst, node);
 371
 372         return cnst;
 373 }
 374
 375 static ir_type *make_array_type(ir_type *tp)
 376 {
 377         unsigned alignment = get_type_alignment_bytes(tp);
 378         unsigned size      = get_type_size_bytes(tp);
 379         ir_type *res = new_type_array(1, tp);
 380         set_type_alignment_bytes(res, alignment);
 381         set_array_bounds_int(res, 0, 0, 2);
 382         if (alignment > size)
 383                 size = alignment;
 384         set_type_size_bytes(res, 2 * size);
 385         set_type_state(res, layout_fixed);
 386         return res;
 387 }
 388
 389 /**
 390  * Create a float[2] array type for the given atomic type.
 391  *
 392  * @param tp  the atomic type
 393  */
 394 static ir_type *ia32_create_float_array(ir_type *tp)
 395 {
 396         ir_mode  *mode = get_type_mode(tp);
 397         ir_type  *arr;
 398
 399         if (mode == mode_F) {
 400                 static ir_type *float_F;
 401
 402                 arr = float_F;
 403                 if (arr == NULL)
 404                         arr = float_F = make_array_type(tp);
 405         } else if (mode == mode_D) {
 406                 static ir_type *float_D;
 407
 408                 arr = float_D;
 409                 if (arr == NULL)
 410                         arr = float_D = make_array_type(tp);
 411         } else {
 412                 static ir_type *float_E;
 413
 414                 arr = float_E;
 415                 if (arr == NULL)
 416                         arr = float_E = make_array_type(tp);
 417         }
 418         return arr;
 419 }
 420
 421 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 422 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct)
 423 {
 424         static const struct {
 425                 const char *name;
 426                 const char *cnst_str;
 427                 char        mode;
 428         } names [ia32_known_const_max] = {
 429                 { "C_sfp_sign", "0x80000000",          0 },
 430                 { "C_dfp_sign", "0x8000000000000000",  1 },
 431                 { "C_sfp_abs",  "0x7FFFFFFF",          0 },
 432                 { "C_dfp_abs",  "0x7FFFFFFFFFFFFFFF",  1 },
 433                 { "C_ull_bias", "0x10000000000000000", 2 }
 434         };
 435         static ir_entity *ent_cache[ia32_known_const_max];
 436
 437         ir_entity *ent = ent_cache[kct];
 438
 439         if (ent == NULL) {
 440                 ir_graph         *irg      = current_ir_graph;
 441                 const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 442                 ia32_isa_t       *isa      = (ia32_isa_t*) arch_env;
 443                 const char       *cnst_str = names[kct].cnst_str;
 444                 ident            *name     = new_id_from_str(names[kct].name);
 445                 ir_mode          *mode;
 446                 ir_tarval        *tv;
 447                 switch (names[kct].mode) {
 448                 case 0:  mode = mode_Iu; break;
 449                 case 1:  mode = mode_Lu; break;
 450                 case 2:  mode = mode_F;  break;
 451                 default: panic("internal compiler error");
 452                 }
 453                 tv = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 454
 455                 if (kct == ia32_ULLBIAS) {
 456                         ir_type          *type  = ia32_get_prim_type(mode_F);
 457                         ir_type          *atype = ia32_create_float_array(type);
 458                         ir_initializer_t *initializer;
 459
 460                         ent = new_entity(get_glob_type(), name, atype);
 461
 462                         set_entity_ld_ident(ent, name);
 463                         set_entity_visibility(ent, ir_visibility_private);
 464                         add_entity_linkage(ent, IR_LINKAGE_CONSTANT);
 465
 466                         initializer = create_initializer_compound(2);
 467                         set_initializer_compound_value(initializer, 0,
 468                                 create_initializer_tarval(get_mode_null(mode)));
 469                         set_initializer_compound_value(initializer, 1,
 470                                 create_initializer_tarval(tv));
 471                         set_entity_initializer(ent, initializer);
 472                 } else {
 473                         ent = ia32_create_float_const_entity(isa, tv, name);
 474                 }
 475                 /* cache the entry */
 476                 ent_cache[kct] = ent;
 477         }
 478
 479         return ent_cache[kct];
 480 }
 481
 482 /**
 483  * return true if the node is a Proj(Load) and could be used in source address
 484  * mode for another node. Will return only true if the @p other node is not
 485  * dependent on the memory of the Load (for binary operations use the other
 486  * input here, for unary operations use NULL).
 487  */
 488 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 489                                         ir_node *other, ir_node *other2,
 490                                         match_flags_t flags)
 491 {
 492         ir_node *load;
 493         ir_mode *mode;
 494         long     pn;
 495
 496         /* float constants are always available */
 497         if (is_Const(node)) {
 498                 mode = get_irn_mode(node);
 499                 if (mode_is_float(mode)) {
 500                         ir_tarval *tv = get_Const_tarval(node);
 501                         if (!tarval_ieee754_can_conv_lossless(tv, mode_D))
 502                                 return 0;
 503                         if (ia32_cg_config.use_sse2) {
 504                                 if (is_simple_sse_Const(node))
 505                                         return 0;
 506                         } else {
 507                                 if (is_simple_x87_Const(node))
 508                                         return 0;
 509                         }
 510                         if (get_irn_n_edges(node) > 1)
 511                                 return 0;
 512                         return 1;
 513                 }
 514                 return 0;
 515         }
 516
 517         if (!is_Proj(node))
 518                 return 0;
 519         load = get_Proj_pred(node);
 520         pn   = get_Proj_proj(node);
 521         if (!is_Load(load) || pn != pn_Load_res)
 522                 return 0;
 523         if (get_nodes_block(load) != block)
 524                 return 0;
 525         mode = get_irn_mode(node);
 526         /* we can't fold mode_E AM */
 527         if (mode == ia32_mode_E)
 528                 return 0;
 529         /* we only use address mode if we're the only user of the load */
 530         if (get_irn_n_edges(node) != (flags & match_two_users ? 2 : 1))
 531                 return 0;
 532         /* in some edge cases with address mode we might reach the load normally
 533          * and through some AM sequence, if it is already materialized then we
 534          * can't create an AM node from it */
 535         if (be_is_transformed(node))
 536                 return 0;
 537
 538         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 539         if (other != NULL && ia32_prevents_AM(block, load, other))
 540                 return 0;
 541
 542         if (other2 != NULL && ia32_prevents_AM(block, load, other2))
 543                 return 0;
 544
 545         return 1;
 546 }
 547
 548 typedef struct ia32_address_mode_t ia32_address_mode_t;
 549 struct ia32_address_mode_t {
 550         ia32_address_t  addr;
 551         ir_mode        *ls_mode;
 552         ir_node        *mem_proj;
 553         ir_node        *am_node;
 554         ia32_op_type_t  op_type;
 555         ir_node        *new_op1;
 556         ir_node        *new_op2;
 557         op_pin_state    pinned;
 558         unsigned        commutative  : 1;
 559         unsigned        ins_permuted : 1;
 560 };
 561
 562 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 563 {
 564         /* construct load address */
 565         memset(addr, 0, sizeof(addr[0]));
 566         ia32_create_address_mode(addr, ptr, ia32_create_am_normal);
 567
 568         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_GP;
 569         addr->index = addr->index ? be_transform_node(addr->index) : noreg_GP;
 570         addr->mem   = be_transform_node(mem);
 571 }
 572
 573 static void build_address(ia32_address_mode_t *am, ir_node *node,
 574                           ia32_create_am_flags_t flags)
 575 {
 576         ia32_address_t *addr = &am->addr;
 577         ir_node        *load;
 578         ir_node        *ptr;
 579         ir_node        *mem;
 580         ir_node        *new_mem;
 581
 582         /* floating point immediates */
 583         if (is_Const(node)) {
 584                 ir_graph         *irg      = get_irn_irg(node);
 585                 const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 586                 ia32_isa_t       *isa      = (ia32_isa_t*) arch_env;
 587                 ir_tarval        *tv       = get_Const_tarval(node);
 588                 ir_entity *entity  = ia32_create_float_const_entity(isa, tv, NULL);
 589                 addr->base         = get_symconst_base();
 590                 addr->index        = noreg_GP;
 591                 addr->mem          = nomem;
 592                 addr->symconst_ent = entity;
 593                 addr->tls_segment  = false;
 594                 addr->use_frame    = 1;
 595                 am->ls_mode        = get_type_mode(get_entity_type(entity));
 596                 am->pinned         = op_pin_state_floats;
 597                 return;
 598         }
 599
 600         load         = get_Proj_pred(node);
 601         ptr          = get_Load_ptr(load);
 602         mem          = get_Load_mem(load);
 603         new_mem      = be_transform_node(mem);
 604         am->pinned   = get_irn_pinned(load);
 605         am->ls_mode  = get_Load_mode(load);
 606         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 607         am->am_node  = node;
 608
 609         /* construct load address */
 610         ia32_create_address_mode(addr, ptr, flags);
 611
 612         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_GP;
 613         addr->index = addr->index ? be_transform_node(addr->index) : noreg_GP;
 614         addr->mem   = new_mem;
 615 }
 616
 617 static void set_address(ir_node *node, const ia32_address_t *addr)
 618 {
 619         set_ia32_am_scale(node, addr->scale);
 620         set_ia32_am_sc(node, addr->symconst_ent);
 621         set_ia32_am_offs_int(node, addr->offset);
 622         set_ia32_am_tls_segment(node, addr->tls_segment);
 623         if (addr->symconst_sign)
 624                 set_ia32_am_sc_sign(node);
 625         if (addr->use_frame)
 626                 set_ia32_use_frame(node);
 627         set_ia32_frame_ent(node, addr->frame_entity);
 628 }
 629
 630 /**
 631  * Apply attributes of a given address mode to a node.
 632  */
 633 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 634 {
 635         set_address(node, &am->addr);
 636
 637         set_ia32_op_type(node, am->op_type);
 638         set_ia32_ls_mode(node, am->ls_mode);
 639         if (am->pinned == op_pin_state_pinned) {
 640                 /* beware: some nodes are already pinned and did not allow to change the state */
 641                 if (get_irn_pinned(node) != op_pin_state_pinned)
 642                         set_irn_pinned(node, op_pin_state_pinned);
 643         }
 644         if (am->commutative)
 645                 set_ia32_commutative(node);
 646 }
 647
 648 /**
 649  * Check, if a given node is a Down-Conv, ie. a integer Conv
 650  * from a mode with a mode with more bits to a mode with lesser bits.
 651  * Moreover, we return only true if the node has not more than 1 user.
 652  *
 653  * @param node   the node
 654  * @return non-zero if node is a Down-Conv
 655  */
 656 static int is_downconv(const ir_node *node)
 657 {
 658         ir_mode *src_mode;
 659         ir_mode *dest_mode;
 660
 661         if (!is_Conv(node))
 662                 return 0;
 663
 664         src_mode  = get_irn_mode(get_Conv_op(node));
 665         dest_mode = get_irn_mode(node);
 666         return
 667                 ia32_mode_needs_gp_reg(src_mode)  &&
 668                 ia32_mode_needs_gp_reg(dest_mode) &&
 669                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 670 }
 671
 672 /** Skip all Down-Conv's on a given node and return the resulting node. */
 673 ir_node *ia32_skip_downconv(ir_node *node)
 674 {
 675         while (is_downconv(node)) {
 676                 /* we only want to skip the conv when we're the only user
 677                  * (because this test is used in the context of address-mode selection
 678                  *  and we don't want to use address mode for multiple users) */
 679                 if (get_irn_n_edges(node) > 1)
 680                         break;
 681
 682                 node = get_Conv_op(node);
 683         }
 684
 685         return node;
 686 }
 687
 688 static bool is_float_downconv(const ir_node *node)
 689 {
 690         if (!is_Conv(node))
 691                 return false;
 692         ir_node *pred      = get_Conv_op(node);
 693         ir_mode *pred_mode = get_irn_mode(pred);
 694         ir_mode *mode      = get_irn_mode(node);
 695         return mode_is_float(pred_mode)
 696             && get_mode_size_bits(mode) <= get_mode_size_bits(pred_mode);
 697 }
 698
 699 static ir_node *ia32_skip_float_downconv(ir_node *node)
 700 {
 701         while (is_float_downconv(node)) {
 702                 node = get_Conv_op(node);
 703         }
 704         return node;
 705 }
 706
 707 static bool is_sameconv(ir_node *node)
 708 {
 709         ir_mode *src_mode;
 710         ir_mode *dest_mode;
 711
 712         if (!is_Conv(node))
 713                 return 0;
 714
 715         /* we only want to skip the conv when we're the only user
 716          * (because this test is used in the context of address-mode selection
 717          *  and we don't want to use address mode for multiple users) */
 718         if (get_irn_n_edges(node) > 1)
 719                 return 0;
 720
 721         src_mode  = get_irn_mode(get_Conv_op(node));
 722         dest_mode = get_irn_mode(node);
 723         return
 724                 ia32_mode_needs_gp_reg(src_mode)  &&
 725                 ia32_mode_needs_gp_reg(dest_mode) &&
 726                 get_mode_size_bits(dest_mode) == get_mode_size_bits(src_mode);
 727 }
 728
 729 /** Skip all signedness convs */
 730 static ir_node *ia32_skip_sameconv(ir_node *node)
 731 {
 732         while (is_sameconv(node)) {
 733                 node = get_Conv_op(node);
 734         }
 735
 736         return node;
 737 }
 738
 739 static ir_node *transform_sext(ir_node *node, ir_node *orig_node)
 740 {
 741         ir_mode  *mode  = get_irn_mode(node);
 742         ir_node  *block = get_nodes_block(node);
 743         dbg_info *dbgi  = get_irn_dbg_info(node);
 744         return create_I2I_Conv(mode, mode_Is, dbgi, block, node, orig_node);
 745 }
 746
 747 static ir_node *transform_zext(ir_node *node, ir_node *orig_node)
 748 {
 749         ir_mode  *mode  = get_irn_mode(node);
 750         ir_node  *block = get_nodes_block(node);
 751         dbg_info *dbgi  = get_irn_dbg_info(node);
 752         /* normalize to an unsigned mode */
 753         switch (get_mode_size_bits(mode)) {
 754         case 8:  mode = mode_Bu; break;
 755         case 16: mode = mode_Hu; break;
 756         default:
 757                 panic("ia32: invalid mode in zest: %+F", node);
 758         }
 759         return create_I2I_Conv(mode, mode_Iu, dbgi, block, node, orig_node);
 760 }
 761
 762 static ir_node *transform_upconv(ir_node *node, ir_node *orig_node)
 763 {
 764         ir_mode *mode = get_irn_mode(node);
 765         if (mode_is_signed(mode)) {
 766                 return transform_sext(node, orig_node);
 767         } else {
 768                 return transform_zext(node, orig_node);
 769         }
 770 }
 771
 772 /**
 773  * matches operands of a node into ia32 addressing/operand modes. This covers
 774  * usage of source address mode, immediates, operations with non 32-bit modes,
 775  * ...
 776  * The resulting data is filled into the @p am struct. block is the block
 777  * of the node whose arguments are matched. op1, op2 are the first and second
 778  * input that are matched (op1 may be NULL). other_op is another unrelated
 779  * input that is not matched! but which is needed sometimes to check if AM
 780  * for op1/op2 is legal.
 781  * @p flags describes the supported modes of the operation in detail.
 782  */
 783 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 784                             ir_node *op1, ir_node *op2, ir_node *other_op,
 785                             match_flags_t flags)
 786 {
 787         ia32_address_t *addr      = &am->addr;
 788         ir_mode        *mode      = get_irn_mode(op2);
 789         int             mode_bits = get_mode_size_bits(mode);
 790         ir_node        *new_op1, *new_op2;
 791         int             use_am;
 792         unsigned        commutative;
 793         int             use_am_and_immediates;
 794         int             use_immediate;
 795
 796         memset(am, 0, sizeof(am[0]));
 797
 798         commutative           = (flags & match_commutative) != 0;
 799         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 800         use_am                = (flags & match_am) != 0;
 801         use_immediate         = (flags & match_immediate) != 0;
 802         assert(!use_am_and_immediates || use_immediate);
 803
 804         assert(op2 != NULL);
 805         assert(!commutative || op1 != NULL);
 806         assert(use_am || !(flags & match_8bit_am));
 807         assert(use_am || !(flags & match_16bit_am));
 808
 809         if ((mode_bits ==  8 && !(flags & match_8bit_am)) ||
 810             (mode_bits == 16 && !(flags & match_16bit_am))) {
 811                 use_am = 0;
 812         }
 813
 814         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 815          * can be random for these operations */
 816         if (flags & match_mode_neutral) {
 817                 op2 = ia32_skip_downconv(op2);
 818                 if (op1 != NULL) {
 819                         op1 = ia32_skip_downconv(op1);
 820                 }
 821         } else {
 822                 op2 = ia32_skip_sameconv(op2);
 823                 if (op1 != NULL) {
 824                         op1 = ia32_skip_sameconv(op1);
 825                 }
 826         }
 827
 828         /* match immediates. firm nodes are normalized: constants are always on the
 829          * op2 input */
 830         new_op2 = NULL;
 831         if (!(flags & match_try_am) && use_immediate) {
 832                 new_op2 = ia32_try_create_Immediate(op2, 0);
 833         }
 834
 835         if (new_op2 == NULL &&
 836             use_am && ia32_use_source_address_mode(block, op2, op1, other_op, flags)) {
 837                 build_address(am, op2, ia32_create_am_normal);
 838                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 839                 if (mode_is_float(mode)) {
 840                         new_op2 = ia32_new_NoReg_fp(current_ir_graph);
 841                 } else {
 842                         new_op2 = noreg_GP;
 843                 }
 844                 am->op_type = ia32_AddrModeS;
 845         } else if (commutative && (new_op2 == NULL || use_am_and_immediates) &&
 846                        use_am &&
 847                        ia32_use_source_address_mode(block, op1, op2, other_op, flags)) {
 848                 ir_node *noreg;
 849                 build_address(am, op1, ia32_create_am_normal);
 850
 851                 if (mode_is_float(mode)) {
 852                         noreg = ia32_new_NoReg_fp(current_ir_graph);
 853                 } else {
 854                         noreg = noreg_GP;
 855                 }
 856
 857                 if (new_op2 != NULL) {
 858                         new_op1 = noreg;
 859                 } else {
 860                         new_op1 = be_transform_node(op2);
 861                         new_op2 = noreg;
 862                         am->ins_permuted = true;
 863                 }
 864                 am->op_type = ia32_AddrModeS;
 865         } else {
 866                 am->op_type = ia32_Normal;
 867
 868                 if (flags & match_try_am) {
 869                         am->new_op1 = NULL;
 870                         am->new_op2 = NULL;
 871                         return;
 872                 }
 873
 874                 mode = get_irn_mode(op2);
 875                 if (get_mode_size_bits(mode) != 32
 876                         && (flags & (match_mode_neutral | match_upconv | match_zero_ext))) {
 877                         if (flags & match_upconv) {
 878                                 new_op1 = (op1 == NULL ? NULL : transform_upconv(op1, op1));
 879                                 if (new_op2 == NULL)
 880                                         new_op2 = transform_upconv(op2, op2);
 881                         } else if (flags & match_zero_ext) {
 882                                 new_op1 = (op1 == NULL ? NULL : transform_zext(op1, op1));
 883                                 if (new_op2 == NULL)
 884                                         new_op2 = transform_zext(op2, op2);
 885                         } else {
 886                                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 887                                 if (new_op2 == NULL)
 888                                         new_op2 = be_transform_node(op2);
 889                                 assert(flags & match_mode_neutral);
 890                         }
 891                         mode = mode_Iu;
 892                 } else {
 893                         new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 894                         if (new_op2 == NULL)
 895                                 new_op2 = be_transform_node(op2);
 896                 }
 897                 am->ls_mode = mode;
 898         }
 899         if (addr->base == NULL)
 900                 addr->base = noreg_GP;
 901         if (addr->index == NULL)
 902                 addr->index = noreg_GP;
 903         if (addr->mem == NULL)
 904                 addr->mem = nomem;
 905
 906         am->new_op1     = new_op1;
 907         am->new_op2     = new_op2;
 908         am->commutative = commutative;
 909 }
 910
 911 /**
 912  * "Fixes" a node that uses address mode by turning it into mode_T
 913  * and returning a pn_ia32_res Proj.
 914  *
 915  * @param node  the node
 916  * @param am    its address mode
 917  *
 918  * @return a Proj(pn_ia32_res) if a memory address mode is used,
 919  *         node else
 920  */
 921 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 922 {
 923         ir_mode  *mode;
 924         ir_node  *load;
 925
 926         if (am->mem_proj == NULL)
 927                 return node;
 928
 929         /* we have to create a mode_T so the old MemProj can attach to us */
 930         mode = get_irn_mode(node);
 931         load = get_Proj_pred(am->mem_proj);
 932
 933         be_set_transformed_node(load, node);
 934
 935         if (mode != mode_T) {
 936                 set_irn_mode(node, mode_T);
 937                 return new_rd_Proj(NULL, node, mode, pn_ia32_res);
 938         } else {
 939                 return node;
 940         }
 941 }
 942
 943 /**
 944  * Construct a standard binary operation, set AM and immediate if required.
 945  *
 946  * @param node  The original node for which the binop is created
 947  * @param op1   The first operand
 948  * @param op2   The second operand
 949  * @param func  The node constructor function
 950  * @return The constructed ia32 node.
 951  */
 952 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 953                           construct_binop_func *func, match_flags_t flags)
 954 {
 955         dbg_info            *dbgi;
 956         ir_node             *block, *new_block, *new_node;
 957         ia32_address_mode_t  am;
 958         ia32_address_t      *addr = &am.addr;
 959
 960         block = get_nodes_block(node);
 961         match_arguments(&am, block, op1, op2, NULL, flags);
 962
 963         dbgi      = get_irn_dbg_info(node);
 964         new_block = be_transform_node(block);
 965         new_node  = func(dbgi, new_block, addr->base, addr->index, addr->mem,
 966                         am.new_op1, am.new_op2);
 967         set_am_attributes(new_node, &am);
 968         /* we can't use source address mode anymore when using immediates */
 969         if (!(flags & match_am_and_immediates) &&
 970             (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2)))
 971                 set_ia32_am_support(new_node, ia32_am_none);
 972         SET_IA32_ORIG_NODE(new_node, node);
 973
 974         new_node = fix_mem_proj(new_node, &am);
 975
 976         return new_node;
 977 }
 978
 979 /**
 980  * Generic names for the inputs of an ia32 binary op.
 981  */
 982 enum {
 983         n_ia32_l_binop_left,  /**< ia32 left input */
 984         n_ia32_l_binop_right, /**< ia32 right input */
 985         n_ia32_l_binop_eflags /**< ia32 eflags input */
 986 };
 987 COMPILETIME_ASSERT((int)n_ia32_l_binop_left   == (int)n_ia32_l_Adc_left,       n_Adc_left)
 988 COMPILETIME_ASSERT((int)n_ia32_l_binop_right  == (int)n_ia32_l_Adc_right,      n_Adc_right)
 989 COMPILETIME_ASSERT((int)n_ia32_l_binop_eflags == (int)n_ia32_l_Adc_eflags,     n_Adc_eflags)
 990 COMPILETIME_ASSERT((int)n_ia32_l_binop_left   == (int)n_ia32_l_Sbb_minuend,    n_Sbb_minuend)
 991 COMPILETIME_ASSERT((int)n_ia32_l_binop_right  == (int)n_ia32_l_Sbb_subtrahend, n_Sbb_subtrahend)
 992 COMPILETIME_ASSERT((int)n_ia32_l_binop_eflags == (int)n_ia32_l_Sbb_eflags,     n_Sbb_eflags)
 993
 994 /**
 995  * Construct a binary operation which also consumes the eflags.
 996  *
 997  * @param node  The node to transform
 998  * @param func  The node constructor function
 999  * @param flags The match flags
1000  * @return      The constructor ia32 node
1001  */
1002 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
1003                                 match_flags_t flags)
1004 {
1005         ir_node             *src_block  = get_nodes_block(node);
1006         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
1007         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
1008         ir_node             *eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
1009         dbg_info            *dbgi;
1010         ir_node             *block, *new_node, *new_eflags;
1011         ia32_address_mode_t  am;
1012         ia32_address_t      *addr       = &am.addr;
1013
1014         match_arguments(&am, src_block, op1, op2, eflags, flags);
1015
1016         dbgi       = get_irn_dbg_info(node);
1017         block      = be_transform_node(src_block);
1018         new_eflags = be_transform_node(eflags);
1019         new_node   = func(dbgi, block, addr->base, addr->index, addr->mem,
1020                           am.new_op1, am.new_op2, new_eflags);
1021         set_am_attributes(new_node, &am);
1022         /* we can't use source address mode anymore when using immediates */
1023         if (!(flags & match_am_and_immediates) &&
1024             (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2)))
1025                 set_ia32_am_support(new_node, ia32_am_none);
1026         SET_IA32_ORIG_NODE(new_node, node);
1027
1028         new_node = fix_mem_proj(new_node, &am);
1029
1030         return new_node;
1031 }
1032
1033 static ir_node *get_fpcw(void)
1034 {
1035         if (initial_fpcw != NULL)
1036                 return initial_fpcw;
1037
1038         initial_fpcw = be_transform_node(old_initial_fpcw);
1039         return initial_fpcw;
1040 }
1041
1042 static ir_node *skip_float_upconv(ir_node *node)
1043 {
1044         ir_mode *mode = get_irn_mode(node);
1045         assert(mode_is_float(mode));
1046
1047         while (is_Conv(node)) {
1048                 ir_node *pred      = get_Conv_op(node);
1049                 ir_mode *pred_mode = get_irn_mode(pred);
1050
1051                 /**
1052                  * suboptimal, but without this check the address mode matcher
1053                  * can incorrectly think that something has only 1 user
1054                  */
1055                 if (get_irn_n_edges(node) > 1)
1056                         break;
1057
1058                 if (!mode_is_float(pred_mode)
1059                         || get_mode_size_bits(pred_mode) > get_mode_size_bits(mode))
1060                         break;
1061                 node = pred;
1062                 mode = pred_mode;
1063         }
1064         return node;
1065 }
1066
1067 static void check_x87_floatmode(ir_mode *mode)
1068 {
1069         if (mode != ia32_mode_E) {
1070                 panic("ia32: x87 only supports x86 extended float mode");
1071         }
1072 }
1073
1074 /**
1075  * Construct a standard binary operation, set AM and immediate if required.
1076  *
1077  * @param op1   The first operand
1078  * @param op2   The second operand
1079  * @param func  The node constructor function
1080  * @return The constructed ia32 node.
1081  */
1082 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
1083                                     construct_binop_float_func *func)
1084 {
1085         dbg_info            *dbgi;
1086         ir_node             *block;
1087         ir_node             *new_block;
1088         ir_node             *new_node;
1089         ia32_address_mode_t  am;
1090         ia32_address_t      *addr = &am.addr;
1091         ia32_x87_attr_t     *attr;
1092         /* All operations are considered commutative, because there are reverse
1093          * variants */
1094         match_flags_t        flags = match_commutative | match_am;
1095         ir_mode             *mode
1096                 = is_Div(node) ? get_Div_resmode(node) : get_irn_mode(node);
1097         check_x87_floatmode(mode);
1098
1099         op1 = skip_float_upconv(op1);
1100         op2 = skip_float_upconv(op2);
1101
1102         block = get_nodes_block(node);
1103         match_arguments(&am, block, op1, op2, NULL, flags);
1104
1105         dbgi      = get_irn_dbg_info(node);
1106         new_block = be_transform_node(block);
1107         new_node  = func(dbgi, new_block, addr->base, addr->index, addr->mem,
1108                          am.new_op1, am.new_op2, get_fpcw());
1109         set_am_attributes(new_node, &am);
1110
1111         attr = get_ia32_x87_attr(new_node);
1112         attr->attr.data.ins_permuted = am.ins_permuted;
1113
1114         SET_IA32_ORIG_NODE(new_node, node);
1115
1116         new_node = fix_mem_proj(new_node, &am);
1117
1118         return new_node;
1119 }
1120
1121 /**
1122  * Construct a shift/rotate binary operation, sets AM and immediate if required.
1123  *
1124  * @param op1   The first operand
1125  * @param op2   The second operand
1126  * @param func  The node constructor function
1127  * @return The constructed ia32 node.
1128  */
1129 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
1130                                 construct_shift_func *func,
1131                                 match_flags_t flags)
1132 {
1133         ir_mode *mode = get_irn_mode(node);
1134
1135         assert(! mode_is_float(mode));
1136         assert(flags & match_immediate);
1137         assert((flags & ~(match_mode_neutral | match_zero_ext | match_upconv | match_immediate)) == 0);
1138
1139         if (get_mode_modulo_shift(mode) != 32) {
1140                 /* TODO: implement special cases for non-modulo shifts */
1141                 panic("modulo shift!=32 not supported by ia32 backend");
1142         }
1143
1144         ir_node *new_op1;
1145         ir_node *new_op2;
1146         if (flags & match_mode_neutral) {
1147                 op1     = ia32_skip_downconv(op1);
1148                 new_op1 = be_transform_node(op1);
1149         } else {
1150                 op1 = ia32_skip_sameconv(op1);
1151                 if (get_mode_size_bits(mode) != 32) {
1152                         if (flags & match_upconv) {
1153                                 new_op1 = transform_upconv(op1, node);
1154                         } else if (flags & match_zero_ext) {
1155                                 new_op1 = transform_zext(op1, node);
1156                         } else {
1157                                 /* match_mode_neutral not handled here because it makes no
1158                                  * sense for shift operations */
1159                                 panic("ia32 code selection failed for %+F", node);
1160                         }
1161                 } else {
1162                         new_op1 = be_transform_node(op1);
1163                 }
1164         }
1165
1166         /* the shift amount can be any mode that is bigger than 5 bits, since all
1167          * other bits are ignored anyway */
1168         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
1169                 ir_node *const op = get_Conv_op(op2);
1170                 if (mode_is_float(get_irn_mode(op)))
1171                         break;
1172                 op2 = op;
1173                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
1174         }
1175         new_op2 = create_immediate_or_transform(op2, 0);
1176
1177         dbg_info *dbgi      = get_irn_dbg_info(node);
1178         ir_node  *block     = get_nodes_block(node);
1179         ir_node  *new_block = be_transform_node(block);
1180         ir_node  *new_node  = func(dbgi, new_block, new_op1, new_op2);
1181         SET_IA32_ORIG_NODE(new_node, node);
1182
1183         /* lowered shift instruction may have a dependency operand, handle it here */
1184         if (get_irn_arity(node) == 3) {
1185                 /* we have a dependency */
1186                 ir_node* dep = get_irn_n(node, 2);
1187                 if (get_irn_n_edges(dep) > 1) {
1188                         /* ... which has at least one user other than 'node' */
1189                         ir_node *new_dep = be_transform_node(dep);
1190                         add_irn_dep(new_node, new_dep);
1191                 }
1192         }
1193
1194         return new_node;
1195 }
1196
1197
1198 /**
1199  * Construct a standard unary operation, set AM and immediate if required.
1200  *
1201  * @param op    The operand
1202  * @param func  The node constructor function
1203  * @return The constructed ia32 node.
1204  */
1205 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
1206                          match_flags_t flags)
1207 {
1208         dbg_info *dbgi;
1209         ir_node  *block, *new_block, *new_op, *new_node;
1210
1211         assert(flags == 0 || flags == match_mode_neutral);
1212         if (flags & match_mode_neutral) {
1213                 op = ia32_skip_downconv(op);
1214         }
1215
1216         new_op    = be_transform_node(op);
1217         dbgi      = get_irn_dbg_info(node);
1218         block     = get_nodes_block(node);
1219         new_block = be_transform_node(block);
1220         new_node  = func(dbgi, new_block, new_op);
1221
1222         SET_IA32_ORIG_NODE(new_node, node);
1223
1224         return new_node;
1225 }
1226
1227 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1228                                         ia32_address_t *addr)
1229 {
1230         ir_node *base;
1231         ir_node *idx;
1232         ir_node *res;
1233
1234         base = addr->base;
1235         if (base == NULL) {
1236                 base = noreg_GP;
1237         } else {
1238                 base = be_transform_node(base);
1239         }
1240
1241         idx = addr->index;
1242         if (idx == NULL) {
1243                 idx = noreg_GP;
1244         } else {
1245                 idx = be_transform_node(idx);
1246         }
1247
1248         /* segment overrides are ineffective for Leas :-( so we have to patch
1249          * around... */
1250         if (addr->tls_segment) {
1251                 ir_node *tls_base = new_bd_ia32_LdTls(NULL, block);
1252                 assert(addr->symconst_ent != NULL);
1253                 if (base == noreg_GP)
1254                         base = tls_base;
1255                 else
1256                         base = new_bd_ia32_Lea(dbgi, block, tls_base, base);
1257                 addr->tls_segment = false;
1258         }
1259
1260         res = new_bd_ia32_Lea(dbgi, block, base, idx);
1261         set_address(res, addr);
1262
1263         return res;
1264 }
1265
1266 /**
1267  * Returns non-zero if a given address mode has a symbolic or
1268  * numerical offset != 0.
1269  */
1270 static int am_has_immediates(const ia32_address_t *addr)
1271 {
1272         return addr->offset != 0 || addr->symconst_ent != NULL
1273                 || addr->frame_entity || addr->use_frame;
1274 }
1275
1276 typedef ir_node* (*new_shiftd_func)(dbg_info *dbgi, ir_node *block,
1277                                     ir_node *high, ir_node *low,
1278                                     ir_node *count);
1279
1280 /**
1281  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
1282  * op1 - target to be shifted
1283  * op2 - contains bits to be shifted into target
1284  * op3 - shift count
1285  * Only op3 can be an immediate.
1286  */
1287 static ir_node *gen_64bit_shifts(dbg_info *dbgi, ir_node *block,
1288                                  ir_node *high, ir_node *low, ir_node *count,
1289                                  new_shiftd_func func)
1290 {
1291         ir_node  *new_block = be_transform_node(block);
1292         ir_node  *new_high  = be_transform_node(high);
1293         ir_node  *new_low   = be_transform_node(low);
1294         ir_node  *new_count;
1295         ir_node  *new_node;
1296
1297         /* the shift amount can be any mode that is bigger than 5 bits, since all
1298          * other bits are ignored anyway */
1299         while (is_Conv(count)              &&
1300                get_irn_n_edges(count) == 1 &&
1301                mode_is_int(get_irn_mode(count))) {
1302                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
1303                 count = get_Conv_op(count);
1304         }
1305         new_count = create_immediate_or_transform(count, 0);
1306
1307         new_node = func(dbgi, new_block, new_high, new_low, new_count);
1308         return new_node;
1309 }
1310
1311 /**
1312  * test wether 2 values result in 'x' and '32-x' when interpreted as a shift
1313  * value.
1314  */
1315 static bool is_complementary_shifts(ir_node *value1, ir_node *value2)
1316 {
1317         if (is_Const(value1) && is_Const(value2)) {
1318                 ir_tarval *tv1 = get_Const_tarval(value1);
1319                 ir_tarval *tv2 = get_Const_tarval(value2);
1320                 if (tarval_is_long(tv1) && tarval_is_long(tv2)) {
1321                         long v1 = get_tarval_long(tv1);
1322                         long v2 = get_tarval_long(tv2);
1323                         return v1 <= v2 && v2 == 32-v1;
1324                 }
1325         }
1326         return false;
1327 }
1328
1329 static ir_node *match_64bit_shift(ir_node *node)
1330 {
1331         ir_node *op1 = get_binop_left(node);
1332         ir_node *op2 = get_binop_right(node);
1333         assert(is_Or(node) || is_Add(node));
1334
1335         if (is_Shr(op1)) {
1336                 ir_node *tmp = op1;
1337                 op1 = op2;
1338                 op2 = tmp;
1339         }
1340
1341         /* match ShlD operation */
1342         if (is_Shl(op1) && is_Shr(op2)) {
1343                 ir_node *shl_right = get_Shl_right(op1);
1344                 ir_node *shl_left  = get_Shl_left(op1);
1345                 ir_node *shr_right = get_Shr_right(op2);
1346                 ir_node *shr_left  = get_Shr_left(op2);
1347                 /* constant ShlD operation */
1348                 if (is_complementary_shifts(shl_right, shr_right)) {
1349                         dbg_info *dbgi  = get_irn_dbg_info(node);
1350                         ir_node  *block = get_nodes_block(node);
1351                         return gen_64bit_shifts(dbgi, block, shl_left, shr_left, shl_right,
1352                                                 new_bd_ia32_ShlD);
1353                 }
1354                 /* constant ShrD operation */
1355                 if (is_complementary_shifts(shr_right, shl_right)) {
1356                         dbg_info *dbgi  = get_irn_dbg_info(node);
1357                         ir_node  *block = get_nodes_block(node);
1358                         return gen_64bit_shifts(dbgi, block, shr_left, shl_left, shr_right,
1359                                                 new_bd_ia32_ShrD);
1360                 }
1361                 /* lower_dw produces the following for ShlD:
1362                  * Or(Shr(Shr(high,1),Not(c)),Shl(low,c)) */
1363                 if (is_Shr(shr_left) && is_Not(shr_right)
1364                         && is_Const_1(get_Shr_right(shr_left))
1365                     && get_Not_op(shr_right) == shl_right) {
1366                         dbg_info *dbgi  = get_irn_dbg_info(node);
1367                         ir_node  *block = get_nodes_block(node);
1368                         ir_node  *val_h = get_Shr_left(shr_left);
1369                         return gen_64bit_shifts(dbgi, block, shl_left, val_h, shl_right,
1370                                                 new_bd_ia32_ShlD);
1371                 }
1372                 /* lower_dw produces the following for ShrD:
1373                  * Or(Shl(Shl(high,1),Not(c)), Shr(low,c)) */
1374                 if (is_Shl(shl_left) && is_Not(shl_right)
1375                     && is_Const_1(get_Shl_right(shl_left))
1376                     && get_Not_op(shl_right) == shr_right) {
1377                         dbg_info *dbgi  = get_irn_dbg_info(node);
1378                         ir_node  *block = get_nodes_block(node);
1379                         ir_node  *val_h = get_Shl_left(shl_left);
1380                     return gen_64bit_shifts(dbgi, block, shr_left, val_h, shr_right,
1381                                             new_bd_ia32_ShrD);
1382                 }
1383         }
1384
1385         return NULL;
1386 }
1387
1388 /**
1389  * Creates an ia32 Add.
1390  *
1391  * @return the created ia32 Add node
1392  */
1393 static ir_node *gen_Add(ir_node *node)
1394 {
1395         ir_mode  *mode = get_irn_mode(node);
1396         ir_node  *op1  = get_Add_left(node);
1397         ir_node  *op2  = get_Add_right(node);
1398         dbg_info *dbgi;
1399         ir_node  *block, *new_block, *new_node, *add_immediate_op;
1400         ia32_address_t       addr;
1401         ia32_address_mode_t  am;
1402
1403         new_node = match_64bit_shift(node);
1404         if (new_node != NULL)
1405                 return new_node;
1406
1407         if (mode_is_float(mode)) {
1408                 if (ia32_cg_config.use_sse2)
1409                         return gen_binop(node, op1, op2, new_bd_ia32_xAdd,
1410                                          match_commutative | match_am);
1411                 else
1412                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_fadd);
1413         }
1414
1415         ia32_mark_non_am(node);
1416
1417         /**
1418          * Rules for an Add:
1419          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1420          *   1. Add with immediate -> Lea
1421          *   2. Add with possible source address mode -> Add
1422          *   3. Otherwise -> Lea
1423          */
1424         memset(&addr, 0, sizeof(addr));
1425         ia32_create_address_mode(&addr, node, ia32_create_am_force);
1426         add_immediate_op = NULL;
1427
1428         dbgi      = get_irn_dbg_info(node);
1429         block     = get_nodes_block(node);
1430         new_block = be_transform_node(block);
1431
1432         /* a constant? */
1433         if (addr.base == NULL && addr.index == NULL) {
1434                 new_node = new_bd_ia32_Const(dbgi, new_block, addr.symconst_ent,
1435                                              addr.symconst_sign, 0, addr.offset);
1436                 SET_IA32_ORIG_NODE(new_node, node);
1437                 return new_node;
1438         }
1439         /* add with immediate? */
1440         if (addr.index == NULL) {
1441                 add_immediate_op = addr.base;
1442         } else if (addr.base == NULL && addr.scale == 0) {
1443                 add_immediate_op = addr.index;
1444         }
1445
1446         if (add_immediate_op != NULL) {
1447                 if (!am_has_immediates(&addr)) {
1448 #ifdef DEBUG_libfirm
1449                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1450                                            node);
1451 #endif
1452                         return be_transform_node(add_immediate_op);
1453                 }
1454
1455                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1456                 SET_IA32_ORIG_NODE(new_node, node);
1457                 return new_node;
1458         }
1459
1460         /* test if we can use source address mode */
1461         match_arguments(&am, block, op1, op2, NULL, match_commutative
1462                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1463
1464         /* construct an Add with source address mode */
1465         if (am.op_type == ia32_AddrModeS) {
1466                 ia32_address_t *am_addr = &am.addr;
1467                 new_node = new_bd_ia32_Add(dbgi, new_block, am_addr->base,
1468                                          am_addr->index, am_addr->mem, am.new_op1,
1469                                          am.new_op2);
1470                 set_am_attributes(new_node, &am);
1471                 SET_IA32_ORIG_NODE(new_node, node);
1472
1473                 new_node = fix_mem_proj(new_node, &am);
1474
1475                 return new_node;
1476         }
1477
1478         /* otherwise construct a lea */
1479         new_node = create_lea_from_address(dbgi, new_block, &addr);
1480         SET_IA32_ORIG_NODE(new_node, node);
1481         return new_node;
1482 }
1483
1484 /**
1485  * Creates an ia32 Mul.
1486  *
1487  * @return the created ia32 Mul node
1488  */
1489 static ir_node *gen_Mul(ir_node *node)
1490 {
1491         ir_node *op1  = get_Mul_left(node);
1492         ir_node *op2  = get_Mul_right(node);
1493         ir_mode *mode = get_irn_mode(node);
1494
1495         if (mode_is_float(mode)) {
1496                 if (ia32_cg_config.use_sse2)
1497                         return gen_binop(node, op1, op2, new_bd_ia32_xMul,
1498                                          match_commutative | match_am);
1499                 else
1500                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_fmul);
1501         }
1502         return gen_binop(node, op1, op2, new_bd_ia32_IMul,
1503                          match_commutative | match_am | match_mode_neutral |
1504                          match_immediate | match_am_and_immediates);
1505 }
1506
1507 /**
1508  * Creates an ia32 Mulh.
1509  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1510  * this result while Mul returns the lower 32 bit.
1511  *
1512  * @return the created ia32 Mulh node
1513  */
1514 static ir_node *gen_Mulh(ir_node *node)
1515 {
1516         dbg_info *dbgi      = get_irn_dbg_info(node);
1517         ir_node  *op1       = get_Mulh_left(node);
1518         ir_node  *op2       = get_Mulh_right(node);
1519         ir_mode  *mode      = get_irn_mode(node);
1520         ir_node  *new_node;
1521         ir_node  *proj_res_high;
1522
1523         if (get_mode_size_bits(mode) != 32) {
1524                 panic("Mulh without 32bit size not supported in ia32 backend (%+F)", node);
1525         }
1526
1527         if (mode_is_signed(mode)) {
1528                 new_node = gen_binop(node, op1, op2, new_bd_ia32_IMul1OP, match_commutative | match_am);
1529                 proj_res_high = new_rd_Proj(dbgi, new_node, mode_Iu, pn_ia32_IMul1OP_res_high);
1530         } else {
1531                 new_node = gen_binop(node, op1, op2, new_bd_ia32_Mul, match_commutative | match_am);
1532                 proj_res_high = new_rd_Proj(dbgi, new_node, mode_Iu, pn_ia32_Mul_res_high);
1533         }
1534         return proj_res_high;
1535 }
1536
1537 /**
1538  * Creates an ia32 And.
1539  *
1540  * @return The created ia32 And node
1541  */
1542 static ir_node *gen_And(ir_node *node)
1543 {
1544         ir_node *op1 = get_And_left(node);
1545         ir_node *op2 = get_And_right(node);
1546         assert(! mode_is_float(get_irn_mode(node)));
1547
1548         /* is it a zero extension? */
1549         if (is_Const(op2)) {
1550                 ir_tarval *tv = get_Const_tarval(op2);
1551                 long       v  = get_tarval_long(tv);
1552
1553                 if (v == 0xFF || v == 0xFFFF) {
1554                         dbg_info *dbgi   = get_irn_dbg_info(node);
1555                         ir_node  *block  = get_nodes_block(node);
1556                         ir_mode  *src_mode;
1557                         ir_node  *res;
1558
1559                         if (v == 0xFF) {
1560                                 src_mode = mode_Bu;
1561                         } else {
1562                                 assert(v == 0xFFFF);
1563                                 src_mode = mode_Hu;
1564                         }
1565                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1566
1567                         return res;
1568                 }
1569         }
1570         return gen_binop(node, op1, op2, new_bd_ia32_And,
1571                         match_commutative | match_mode_neutral | match_am | match_immediate);
1572 }
1573
1574 /**
1575  * Creates an ia32 Or.
1576  *
1577  * @return The created ia32 Or node
1578  */
1579 static ir_node *gen_Or(ir_node *node)
1580 {
1581         ir_node *op1 = get_Or_left(node);
1582         ir_node *op2 = get_Or_right(node);
1583         ir_node *res;
1584
1585         res = match_64bit_shift(node);
1586         if (res != NULL)
1587                 return res;
1588
1589         assert (! mode_is_float(get_irn_mode(node)));
1590         return gen_binop(node, op1, op2, new_bd_ia32_Or, match_commutative
1591                         | match_mode_neutral | match_am | match_immediate);
1592 }
1593
1594
1595
1596 /**
1597  * Creates an ia32 Eor.
1598  *
1599  * @return The created ia32 Eor node
1600  */
1601 static ir_node *gen_Eor(ir_node *node)
1602 {
1603         ir_node *op1 = get_Eor_left(node);
1604         ir_node *op2 = get_Eor_right(node);
1605
1606         assert(! mode_is_float(get_irn_mode(node)));
1607         return gen_binop(node, op1, op2, new_bd_ia32_Xor, match_commutative
1608                         | match_mode_neutral | match_am | match_immediate);
1609 }
1610
1611
1612 /**
1613  * Creates an ia32 Sub.
1614  *
1615  * @return The created ia32 Sub node
1616  */
1617 static ir_node *gen_Sub(ir_node *node)
1618 {
1619         ir_node  *op1  = get_Sub_left(node);
1620         ir_node  *op2  = get_Sub_right(node);
1621         ir_mode  *mode = get_irn_mode(node);
1622
1623         if (mode_is_float(mode)) {
1624                 if (ia32_cg_config.use_sse2)
1625                         return gen_binop(node, op1, op2, new_bd_ia32_xSub, match_am);
1626                 else
1627                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_fsub);
1628         }
1629
1630         if (is_Const(op2)) {
1631                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1632                            node);
1633         }
1634
1635         return gen_binop(node, op1, op2, new_bd_ia32_Sub, match_mode_neutral
1636                         | match_am | match_immediate);
1637 }
1638
1639 static ir_node *transform_AM_mem(ir_node *const block,
1640                                  ir_node  *const src_val,
1641                                  ir_node  *const src_mem,
1642                                  ir_node  *const am_mem)
1643 {
1644         if (is_NoMem(am_mem)) {
1645                 return be_transform_node(src_mem);
1646         } else if (is_Proj(src_val) &&
1647                    is_Proj(src_mem) &&
1648                    get_Proj_pred(src_val) == get_Proj_pred(src_mem)) {
1649                 /* avoid memory loop */
1650                 return am_mem;
1651         } else if (is_Proj(src_val) && is_Sync(src_mem)) {
1652                 ir_node  *const ptr_pred = get_Proj_pred(src_val);
1653                 int       const arity    = get_Sync_n_preds(src_mem);
1654                 int             n        = 0;
1655                 ir_node **      ins;
1656                 int             i;
1657
1658                 NEW_ARR_A(ir_node*, ins, arity + 1);
1659
1660                 /* NOTE: This sometimes produces dead-code because the old sync in
1661                  * src_mem might not be used anymore, we should detect this case
1662                  * and kill the sync... */
1663                 for (i = arity - 1; i >= 0; --i) {
1664                         ir_node *const pred = get_Sync_pred(src_mem, i);
1665
1666                         /* avoid memory loop */
1667                         if (is_Proj(pred) && get_Proj_pred(pred) == ptr_pred)
1668                                 continue;
1669
1670                         ins[n++] = be_transform_node(pred);
1671                 }
1672
1673                 if (n==1 && ins[0] == am_mem) {
1674                         return am_mem;
1675                         /* creating a new Sync and relying on CSE may fail,
1676                          * if am_mem is a ProjM, which does not yet verify. */
1677                 }
1678
1679                 ins[n++] = am_mem;
1680                 return new_r_Sync(block, n, ins);
1681         } else {
1682                 ir_node *ins[2];
1683
1684                 ins[0] = be_transform_node(src_mem);
1685                 ins[1] = am_mem;
1686                 return new_r_Sync(block, 2, ins);
1687         }
1688 }
1689
1690 /**
1691  * Create a 32bit to 64bit signed extension.
1692  *
1693  * @param dbgi   debug info
1694  * @param block  the block where node nodes should be placed
1695  * @param val    the value to extend
1696  * @param orig   the original node
1697  */
1698 static ir_node *create_sex_32_64(dbg_info *dbgi, ir_node *block,
1699                                  ir_node *val, const ir_node *orig)
1700 {
1701         ir_node *res;
1702
1703         (void)orig;
1704         if (ia32_cg_config.use_short_sex_eax) {
1705                 ir_node *pval = new_bd_ia32_ProduceVal(dbgi, block);
1706                 res = new_bd_ia32_Cltd(dbgi, block, val, pval);
1707         } else {
1708                 ir_node *imm31 = ia32_create_Immediate(NULL, 0, 31);
1709                 res = new_bd_ia32_Sar(dbgi, block, val, imm31);
1710         }
1711         SET_IA32_ORIG_NODE(res, orig);
1712         return res;
1713 }
1714
1715 /**
1716  * Generates an ia32 Div with additional infrastructure for the
1717  * register allocator if needed.
1718  */
1719 static ir_node *create_Div(ir_node *node)
1720 {
1721         dbg_info *dbgi             = get_irn_dbg_info(node);
1722         ir_node  *block            = get_nodes_block(node);
1723         ir_node  *new_block        = be_transform_node(block);
1724         int       throws_exception = ir_throws_exception(node);
1725         ir_node  *mem;
1726         ir_node  *new_mem;
1727         ir_node  *op1;
1728         ir_node  *op2;
1729         ir_node  *new_node;
1730         ir_mode  *mode;
1731         ir_node  *sign_extension;
1732         ia32_address_mode_t  am;
1733         ia32_address_t      *addr = &am.addr;
1734
1735         /* the upper bits have random contents for smaller modes */
1736         switch (get_irn_opcode(node)) {
1737         case iro_Div:
1738                 op1     = get_Div_left(node);
1739                 op2     = get_Div_right(node);
1740                 mem     = get_Div_mem(node);
1741                 mode    = get_Div_resmode(node);
1742                 break;
1743         case iro_Mod:
1744                 op1     = get_Mod_left(node);
1745                 op2     = get_Mod_right(node);
1746                 mem     = get_Mod_mem(node);
1747                 mode    = get_Mod_resmode(node);
1748                 break;
1749         default:
1750                 panic("invalid divmod node %+F", node);
1751         }
1752
1753         match_arguments(&am, block, op1, op2, NULL, match_am | match_upconv);
1754
1755         /* Beware: We don't need a Sync, if the memory predecessor of the Div node
1756            is the memory of the consumed address. We can have only the second op as address
1757            in Div nodes, so check only op2. */
1758         new_mem = transform_AM_mem(block, op2, mem, addr->mem);
1759
1760         if (mode_is_signed(mode)) {
1761                 sign_extension = create_sex_32_64(dbgi, new_block, am.new_op1, node);
1762                 new_node       = new_bd_ia32_IDiv(dbgi, new_block, addr->base,
1763                                 addr->index, new_mem, am.new_op2, am.new_op1, sign_extension);
1764         } else {
1765                 sign_extension = new_bd_ia32_Const(dbgi, new_block, NULL, 0, 0, 0);
1766
1767                 new_node = new_bd_ia32_Div(dbgi, new_block, addr->base,
1768                                            addr->index, new_mem, am.new_op2,
1769                                            am.new_op1, sign_extension);
1770         }
1771         ir_set_throws_exception(new_node, throws_exception);
1772
1773         set_irn_pinned(new_node, get_irn_pinned(node));
1774
1775         set_am_attributes(new_node, &am);
1776         SET_IA32_ORIG_NODE(new_node, node);
1777
1778         new_node = fix_mem_proj(new_node, &am);
1779
1780         return new_node;
1781 }
1782
1783 /**
1784  * Generates an ia32 Mod.
1785  */
1786 static ir_node *gen_Mod(ir_node *node)
1787 {
1788         return create_Div(node);
1789 }
1790
1791 /**
1792  * Generates an ia32 Div.
1793  */
1794 static ir_node *gen_Div(ir_node *node)
1795 {
1796         ir_mode *mode = get_Div_resmode(node);
1797         if (mode_is_float(mode)) {
1798                 ir_node *op1 = get_Div_left(node);
1799                 ir_node *op2 = get_Div_right(node);
1800
1801                 if (ia32_cg_config.use_sse2) {
1802                         return gen_binop(node, op1, op2, new_bd_ia32_xDiv, match_am);
1803                 } else {
1804                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_fdiv);
1805                 }
1806         }
1807
1808         return create_Div(node);
1809 }
1810
1811 /**
1812  * Creates an ia32 Shl.
1813  *
1814  * @return The created ia32 Shl node
1815  */
1816 static ir_node *gen_Shl(ir_node *node)
1817 {
1818         ir_node *left  = get_Shl_left(node);
1819         ir_node *right = get_Shl_right(node);
1820
1821         return gen_shift_binop(node, left, right, new_bd_ia32_Shl,
1822                                match_mode_neutral | match_immediate);
1823 }
1824
1825 /**
1826  * Creates an ia32 Shr.
1827  *
1828  * @return The created ia32 Shr node
1829  */
1830 static ir_node *gen_Shr(ir_node *node)
1831 {
1832         ir_node *left  = get_Shr_left(node);
1833         ir_node *right = get_Shr_right(node);
1834
1835         return gen_shift_binop(node, left, right, new_bd_ia32_Shr,
1836                                match_immediate | match_zero_ext);
1837 }
1838
1839 /**
1840  * Creates an ia32 Sar.
1841  *
1842  * @return The created ia32 Shrs node
1843  */
1844 static ir_node *gen_Shrs(ir_node *node)
1845 {
1846         ir_node *left  = get_Shrs_left(node);
1847         ir_node *right = get_Shrs_right(node);
1848
1849         if (is_Const(right)) {
1850                 ir_tarval *tv  = get_Const_tarval(right);
1851                 long       val = get_tarval_long(tv);
1852                 if (val == 31) {
1853                         /* this is a sign extension */
1854                         dbg_info *dbgi   = get_irn_dbg_info(node);
1855                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1856                         ir_node  *new_op = be_transform_node(left);
1857
1858                         return create_sex_32_64(dbgi, block, new_op, node);
1859                 }
1860         }
1861
1862         /* 8 or 16 bit sign extension? */
1863         if (is_Const(right) && is_Shl(left)) {
1864                 ir_node *shl_left  = get_Shl_left(left);
1865                 ir_node *shl_right = get_Shl_right(left);
1866                 if (is_Const(shl_right)) {
1867                         ir_tarval *tv1 = get_Const_tarval(right);
1868                         ir_tarval *tv2 = get_Const_tarval(shl_right);
1869                         if (tv1 == tv2 && tarval_is_long(tv1)) {
1870                                 long val = get_tarval_long(tv1);
1871                                 if (val == 16 || val == 24) {
1872                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1873                                         ir_node  *block  = get_nodes_block(node);
1874                                         ir_mode  *src_mode;
1875                                         ir_node  *res;
1876
1877                                         if (val == 24) {
1878                                                 src_mode = mode_Bs;
1879                                         } else {
1880                                                 assert(val == 16);
1881                                                 src_mode = mode_Hs;
1882                                         }
1883                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1884                                                               shl_left, node);
1885
1886                                         return res;
1887                                 }
1888                         }
1889                 }
1890         }
1891
1892         return gen_shift_binop(node, left, right, new_bd_ia32_Sar,
1893                                match_immediate | match_upconv);
1894 }
1895
1896
1897
1898 /**
1899  * Creates an ia32 Rol.
1900  *
1901  * @param op1   The first operator
1902  * @param op2   The second operator
1903  * @return The created ia32 RotL node
1904  */
1905 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
1906 {
1907         return gen_shift_binop(node, op1, op2, new_bd_ia32_Rol, match_immediate);
1908 }
1909
1910
1911
1912 /**
1913  * Creates an ia32 Ror.
1914  * NOTE: There is no RotR with immediate because this would always be a RotL
1915  *       "imm-mode_size_bits" which can be pre-calculated.
1916  *
1917  * @param op1   The first operator
1918  * @param op2   The second operator
1919  * @return The created ia32 RotR node
1920  */
1921 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
1922 {
1923         return gen_shift_binop(node, op1, op2, new_bd_ia32_Ror, match_immediate);
1924 }
1925
1926
1927
1928 /**
1929  * Creates an ia32 RotR or RotL (depending on the found pattern).
1930  *
1931  * @return The created ia32 RotL or RotR node
1932  */
1933 static ir_node *gen_Rotl(ir_node *node)
1934 {
1935         ir_node *op1    = get_Rotl_left(node);
1936         ir_node *op2    = get_Rotl_right(node);
1937
1938         if (is_Minus(op2)) {
1939                 return gen_Ror(node, op1, get_Minus_op(op2));
1940         }
1941
1942         return gen_Rol(node, op1, op2);
1943 }
1944
1945
1946
1947 /**
1948  * Transforms a Minus node.
1949  *
1950  * @return The created ia32 Minus node
1951  */
1952 static ir_node *gen_Minus(ir_node *node)
1953 {
1954         ir_node   *op    = get_Minus_op(node);
1955         ir_node   *block = be_transform_node(get_nodes_block(node));
1956         dbg_info  *dbgi  = get_irn_dbg_info(node);
1957         ir_mode   *mode  = get_irn_mode(node);
1958         ir_entity *ent;
1959         ir_node   *new_node;
1960         int        size;
1961
1962         if (mode_is_float(mode)) {
1963                 ir_node *new_op = be_transform_node(op);
1964                 if (ia32_cg_config.use_sse2) {
1965                         /* TODO: non-optimal... if we have many xXors, then we should
1966                          * rather create a load for the const and use that instead of
1967                          * several AM nodes... */
1968                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(current_ir_graph);
1969
1970                         new_node = new_bd_ia32_xXor(dbgi, block, get_symconst_base(),
1971                                                     noreg_GP, nomem, new_op, noreg_xmm);
1972
1973                         size = get_mode_size_bits(mode);
1974                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1975
1976                         set_ia32_am_sc(new_node, ent);
1977                         set_ia32_op_type(new_node, ia32_AddrModeS);
1978                         set_ia32_ls_mode(new_node, mode);
1979                 } else {
1980                         new_node = new_bd_ia32_fchs(dbgi, block, new_op);
1981                 }
1982         } else {
1983                 new_node = gen_unop(node, op, new_bd_ia32_Neg, match_mode_neutral);
1984         }
1985
1986         SET_IA32_ORIG_NODE(new_node, node);
1987
1988         return new_node;
1989 }
1990
1991 /**
1992  * Transforms a Not node.
1993  *
1994  * @return The created ia32 Not node
1995  */
1996 static ir_node *gen_Not(ir_node *node)
1997 {
1998         ir_node *op = get_Not_op(node);
1999
2000         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
2001         assert(!mode_is_float(get_irn_mode(node)));
2002
2003         return gen_unop(node, op, new_bd_ia32_Not, match_mode_neutral);
2004 }
2005
2006 static ir_node *create_float_abs(dbg_info *dbgi, ir_node *block, ir_node *op,
2007                                  bool negate, ir_node *node)
2008 {
2009         ir_node   *new_block = be_transform_node(block);
2010         ir_mode   *mode      = get_irn_mode(op);
2011         ir_node   *new_op    = be_transform_node(op);
2012         ir_node   *new_node;
2013         int        size;
2014         ir_entity *ent;
2015
2016         assert(mode_is_float(mode));
2017
2018         if (ia32_cg_config.use_sse2) {
2019                 ir_node *noreg_fp = ia32_new_NoReg_xmm(current_ir_graph);
2020                 new_node = new_bd_ia32_xAnd(dbgi, new_block, get_symconst_base(),
2021                                                                         noreg_GP, nomem, new_op, noreg_fp);
2022
2023                 size = get_mode_size_bits(mode);
2024                 ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
2025
2026                 set_ia32_am_sc(new_node, ent);
2027
2028                 SET_IA32_ORIG_NODE(new_node, node);
2029
2030                 set_ia32_op_type(new_node, ia32_AddrModeS);
2031                 set_ia32_ls_mode(new_node, mode);
2032
2033                 /* TODO, implement -Abs case */
2034                 assert(!negate);
2035         } else {
2036                 check_x87_floatmode(mode);
2037                 new_node = new_bd_ia32_fabs(dbgi, new_block, new_op);
2038                 SET_IA32_ORIG_NODE(new_node, node);
2039                 if (negate) {
2040                         new_node = new_bd_ia32_fchs(dbgi, new_block, new_node);
2041                         SET_IA32_ORIG_NODE(new_node, node);
2042                 }
2043         }
2044
2045         return new_node;
2046 }
2047
2048 /**
2049  * Create a bt instruction for x & (1 << n) and place it into the block of cmp.
2050  */
2051 static ir_node *gen_bt(ir_node *cmp, ir_node *x, ir_node *n)
2052 {
2053         dbg_info *dbgi      = get_irn_dbg_info(cmp);
2054         ir_node  *block     = get_nodes_block(cmp);
2055         ir_node  *new_block = be_transform_node(block);
2056         ir_node  *op1       = be_transform_node(x);
2057         ir_node  *op2       = be_transform_node(n);
2058
2059         return new_bd_ia32_Bt(dbgi, new_block, op1, op2);
2060 }
2061
2062 static ia32_condition_code_t relation_to_condition_code(ir_relation relation,
2063                                                         ir_mode *mode,
2064                                                         bool overflow_possible)
2065 {
2066         if (mode_is_float(mode)) {
2067                 switch (relation) {
2068                 case ir_relation_equal:              return ia32_cc_float_equal;
2069                 case ir_relation_less:               return ia32_cc_float_below;
2070                 case ir_relation_less_equal:         return ia32_cc_float_below_equal;
2071                 case ir_relation_greater:            return ia32_cc_float_above;
2072                 case ir_relation_greater_equal:      return ia32_cc_float_above_equal;
2073                 case ir_relation_less_greater:       return ia32_cc_not_equal;
2074                 case ir_relation_less_equal_greater: return ia32_cc_not_parity;
2075                 case ir_relation_unordered:          return ia32_cc_parity;
2076                 case ir_relation_unordered_equal:    return ia32_cc_equal;
2077                 case ir_relation_unordered_less:   return ia32_cc_float_unordered_below;
2078                 case ir_relation_unordered_less_equal:
2079                                              return ia32_cc_float_unordered_below_equal;
2080                 case ir_relation_unordered_greater:
2081                                              return ia32_cc_float_unordered_above;
2082                 case ir_relation_unordered_greater_equal:
2083                                              return ia32_cc_float_unordered_above_equal;
2084                 case ir_relation_unordered_less_greater:
2085                                              return ia32_cc_float_not_equal;
2086                 case ir_relation_false:
2087                 case ir_relation_true:
2088                         /* should we introduce a jump always/jump never? */
2089                         break;
2090                 }
2091                 panic("Unexpected float pnc");
2092         } else if (mode_is_signed(mode)) {
2093                 switch (relation) {
2094                 case ir_relation_unordered_equal:
2095                 case ir_relation_equal:                return ia32_cc_equal;
2096                 case ir_relation_unordered_less:
2097                 case ir_relation_less:
2098                         return overflow_possible ? ia32_cc_less : ia32_cc_sign;
2099                 case ir_relation_unordered_less_equal:
2100                 case ir_relation_less_equal:           return ia32_cc_less_equal;
2101                 case ir_relation_unordered_greater:
2102                 case ir_relation_greater:              return ia32_cc_greater;
2103                 case ir_relation_unordered_greater_equal:
2104                 case ir_relation_greater_equal:
2105                         return overflow_possible ? ia32_cc_greater_equal : ia32_cc_not_sign;
2106                 case ir_relation_unordered_less_greater:
2107                 case ir_relation_less_greater:         return ia32_cc_not_equal;
2108                 case ir_relation_less_equal_greater:
2109                 case ir_relation_unordered:
2110                 case ir_relation_false:
2111                 case ir_relation_true:
2112                         /* introduce jump always/jump never? */
2113                         break;
2114                 }
2115                 panic("Unexpected pnc");
2116         } else {
2117                 switch (relation) {
2118                 case ir_relation_unordered_equal:
2119                 case ir_relation_equal:         return ia32_cc_equal;
2120                 case ir_relation_unordered_less:
2121                 case ir_relation_less:          return ia32_cc_below;
2122                 case ir_relation_unordered_less_equal:
2123                 case ir_relation_less_equal:    return ia32_cc_below_equal;
2124                 case ir_relation_unordered_greater:
2125                 case ir_relation_greater:       return ia32_cc_above;
2126                 case ir_relation_unordered_greater_equal:
2127                 case ir_relation_greater_equal: return ia32_cc_above_equal;
2128                 case ir_relation_unordered_less_greater:
2129                 case ir_relation_less_greater:  return ia32_cc_not_equal;
2130                 case ir_relation_less_equal_greater:
2131                 case ir_relation_unordered:
2132                 case ir_relation_false:
2133                 case ir_relation_true:
2134                         /* introduce jump always/jump never? */
2135                         break;
2136                 }
2137                 panic("Unexpected pnc");
2138         }
2139 }
2140
2141 static ir_node *get_flags_node(ir_node *cmp, ia32_condition_code_t *cc_out)
2142 {
2143         /* must have a Cmp as input */
2144         ir_relation relation = get_Cmp_relation(cmp);
2145         ir_node    *l        = get_Cmp_left(cmp);
2146         ir_node    *r        = get_Cmp_right(cmp);
2147         ir_mode    *mode     = get_irn_mode(l);
2148         bool        overflow_possible;
2149         ir_node    *flags;
2150
2151         /* check for bit-test */
2152         if (ia32_cg_config.use_bt
2153             && (relation == ir_relation_equal
2154                 || (mode_is_signed(mode) && relation == ir_relation_less_greater)
2155                 || (!mode_is_signed(mode) && ((relation & ir_relation_greater_equal) == ir_relation_greater)))
2156             && is_And(l)) {
2157                 ir_node *la = get_And_left(l);
2158                 ir_node *ra = get_And_right(l);
2159                 if (is_Shl(ra)) {
2160                         ir_node *tmp = la;
2161                         la = ra;
2162                         ra = tmp;
2163                 }
2164                 if (is_Shl(la)) {
2165                         ir_node *c = get_Shl_left(la);
2166                         if (is_Const_1(c) && is_Const_0(r)) {
2167                                 /* (1 << n) & ra) */
2168                                 ir_node *n = get_Shl_right(la);
2169                                 flags = gen_bt(cmp, ra, n);
2170                                 /* the bit is copied into the CF flag */
2171                                 if (relation & ir_relation_equal)
2172                                         *cc_out = ia32_cc_above_equal; /* test for CF=0 */
2173                                 else
2174                                         *cc_out = ia32_cc_below;       /* test for CF=1 */
2175                                 return flags;
2176                         }
2177                 }
2178         }
2179
2180         /* the middle-end tries to eliminate impossible relations, so a ptr <> 0
2181          * test becomes ptr > 0. But for x86 an equal comparison is preferable to
2182          * a >0 (we can sometimes eliminate the cmp in favor of flags produced by
2183          * a predecessor node). So add the < bit.
2184          * (Note that we do not want to produce <=> (which can happen for
2185          * unoptimized code), because no x86 flag can represent that */
2186         if (!(relation & ir_relation_equal) && relation & ir_relation_less_greater)
2187                 relation |= get_negated_relation(ir_get_possible_cmp_relations(l, r)) & ir_relation_less_greater;
2188
2189         overflow_possible = true;
2190         if (is_Const(r) && is_Const_null(r))
2191                 overflow_possible = false;
2192
2193         /* just do a normal transformation of the Cmp */
2194         *cc_out = relation_to_condition_code(relation, mode, overflow_possible);
2195         flags   = be_transform_node(cmp);
2196         return flags;
2197 }
2198
2199 /**
2200  * Transforms a Load.
2201  *
2202  * @return the created ia32 Load node
2203  */
2204 static ir_node *gen_Load(ir_node *node)
2205 {
2206         ir_node  *old_block = get_nodes_block(node);
2207         ir_node  *block     = be_transform_node(old_block);
2208         ir_node  *ptr       = get_Load_ptr(node);
2209         ir_node  *mem       = get_Load_mem(node);
2210         ir_node  *new_mem   = be_transform_node(mem);
2211         dbg_info *dbgi      = get_irn_dbg_info(node);
2212         ir_mode  *mode      = get_Load_mode(node);
2213         int       throws_exception = ir_throws_exception(node);
2214         ir_node  *base;
2215         ir_node  *idx;
2216         ir_node  *new_node;
2217         ia32_address_t addr;
2218
2219         /* construct load address */
2220         memset(&addr, 0, sizeof(addr));
2221         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
2222         base = addr.base;
2223         idx  = addr.index;
2224
2225         if (base == NULL) {
2226                 base = noreg_GP;
2227         } else {
2228                 base = be_transform_node(base);
2229         }
2230
2231         if (idx == NULL) {
2232                 idx = noreg_GP;
2233         } else {
2234                 idx = be_transform_node(idx);
2235         }
2236
2237         if (mode_is_float(mode)) {
2238                 if (ia32_cg_config.use_sse2) {
2239                         new_node = new_bd_ia32_xLoad(dbgi, block, base, idx, new_mem,
2240                                                      mode);
2241                 } else {
2242                         new_node = new_bd_ia32_fld(dbgi, block, base, idx, new_mem,
2243                                                     mode);
2244                 }
2245         } else {
2246                 assert(mode != mode_b);
2247
2248                 /* create a conv node with address mode for smaller modes */
2249                 if (get_mode_size_bits(mode) < 32) {
2250                         new_node = new_bd_ia32_Conv_I2I(dbgi, block, base, idx,
2251                                                         new_mem, noreg_GP, mode);
2252                 } else {
2253                         new_node = new_bd_ia32_Load(dbgi, block, base, idx, new_mem);
2254                 }
2255         }
2256         ir_set_throws_exception(new_node, throws_exception);
2257
2258         set_irn_pinned(new_node, get_irn_pinned(node));
2259         set_ia32_op_type(new_node, ia32_AddrModeS);
2260         set_ia32_ls_mode(new_node, mode);
2261         set_address(new_node, &addr);
2262
2263         if (get_irn_pinned(node) == op_pin_state_floats) {
2264                 assert((int)pn_ia32_xLoad_res == (int)pn_ia32_fld_res
2265                                 && (int)pn_ia32_fld_res == (int)pn_ia32_Load_res
2266                                 && (int)pn_ia32_Load_res == (int)pn_ia32_res);
2267                 arch_add_irn_flags(new_node, arch_irn_flags_rematerializable);
2268         }
2269
2270         SET_IA32_ORIG_NODE(new_node, node);
2271
2272         return new_node;
2273 }
2274
2275 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
2276                        ir_node *ptr, ir_node *other)
2277 {
2278         ir_node *load;
2279
2280         if (!is_Proj(node))
2281                 return 0;
2282
2283         /* we only use address mode if we're the only user of the load */
2284         if (get_irn_n_edges(node) > 1)
2285                 return 0;
2286
2287         load = get_Proj_pred(node);
2288         if (!is_Load(load))
2289                 return 0;
2290         if (get_nodes_block(load) != block)
2291                 return 0;
2292
2293         /* store should have the same pointer as the load */
2294         if (get_Load_ptr(load) != ptr)
2295                 return 0;
2296
2297         /* don't do AM if other node inputs depend on the load (via mem-proj) */
2298         if (other != NULL                   &&
2299             get_nodes_block(other) == block &&
2300             heights_reachable_in_block(ia32_heights, other, load)) {
2301                 return 0;
2302         }
2303
2304         if (ia32_prevents_AM(block, load, mem))
2305                 return 0;
2306         /* Store should be attached to the load via mem */
2307         assert(heights_reachable_in_block(ia32_heights, mem, load));
2308
2309         return 1;
2310 }
2311
2312 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
2313                               ir_node *mem, ir_node *ptr, ir_mode *mode,
2314                               construct_binop_dest_func *func,
2315                               construct_binop_dest_func *func8bit,
2316                                                           match_flags_t flags)
2317 {
2318         ir_node  *src_block = get_nodes_block(node);
2319         ir_node  *block;
2320         dbg_info *dbgi;
2321         ir_node  *new_mem;
2322         ir_node  *new_node;
2323         ir_node  *new_op;
2324         ir_node  *mem_proj;
2325         int       commutative;
2326         ia32_address_mode_t  am;
2327         ia32_address_t      *addr = &am.addr;
2328         memset(&am, 0, sizeof(am));
2329
2330         assert(flags & match_immediate); /* there is no destam node without... */
2331         commutative = (flags & match_commutative) != 0;
2332
2333         if (use_dest_am(src_block, op1, mem, ptr, op2)) {
2334                 build_address(&am, op1, ia32_create_am_double_use);
2335                 new_op = create_immediate_or_transform(op2, 0);
2336         } else if (commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
2337                 build_address(&am, op2, ia32_create_am_double_use);
2338                 new_op = create_immediate_or_transform(op1, 0);
2339         } else {
2340                 return NULL;
2341         }
2342
2343         if (addr->base == NULL)
2344                 addr->base = noreg_GP;
2345         if (addr->index == NULL)
2346                 addr->index = noreg_GP;
2347         if (addr->mem == NULL)
2348                 addr->mem = nomem;
2349
2350         dbgi    = get_irn_dbg_info(node);
2351         block   = be_transform_node(src_block);
2352         new_mem = transform_AM_mem(block, am.am_node, mem, addr->mem);
2353
2354         if (get_mode_size_bits(mode) == 8) {
2355                 new_node = func8bit(dbgi, block, addr->base, addr->index, new_mem, new_op);
2356         } else {
2357                 new_node = func(dbgi, block, addr->base, addr->index, new_mem, new_op);
2358         }
2359         set_address(new_node, addr);
2360         set_ia32_op_type(new_node, ia32_AddrModeD);
2361         set_ia32_ls_mode(new_node, mode);
2362         SET_IA32_ORIG_NODE(new_node, node);
2363
2364         be_set_transformed_node(get_Proj_pred(am.mem_proj), new_node);
2365         mem_proj = be_transform_node(am.mem_proj);
2366         be_set_transformed_node(am.mem_proj, new_node);
2367         be_set_transformed_node(mem_proj, new_node);
2368
2369         return new_node;
2370 }
2371
2372 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
2373                              ir_node *ptr, ir_mode *mode,
2374                              construct_unop_dest_func *func)
2375 {
2376         ir_node  *src_block = get_nodes_block(node);
2377         ir_node  *block;
2378         dbg_info *dbgi;
2379         ir_node  *new_mem;
2380         ir_node  *new_node;
2381         ir_node  *mem_proj;
2382         ia32_address_mode_t  am;
2383         ia32_address_t *addr = &am.addr;
2384
2385         if (!use_dest_am(src_block, op, mem, ptr, NULL))
2386                 return NULL;
2387
2388         memset(&am, 0, sizeof(am));
2389         build_address(&am, op, ia32_create_am_double_use);
2390
2391         dbgi     = get_irn_dbg_info(node);
2392         block    = be_transform_node(src_block);
2393         new_mem  = transform_AM_mem(block, am.am_node, mem, addr->mem);
2394         new_node = func(dbgi, block, addr->base, addr->index, new_mem);
2395         set_address(new_node, addr);
2396         set_ia32_op_type(new_node, ia32_AddrModeD);
2397         set_ia32_ls_mode(new_node, mode);
2398         SET_IA32_ORIG_NODE(new_node, node);
2399
2400         be_set_transformed_node(get_Proj_pred(am.mem_proj), new_node);
2401         mem_proj = be_transform_node(am.mem_proj);
2402         be_set_transformed_node(am.mem_proj, new_node);
2403         be_set_transformed_node(mem_proj, new_node);
2404
2405         return new_node;
2406 }
2407
2408 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem)
2409 {
2410         ir_mode              *mode      = get_irn_mode(node);
2411         ir_node              *mux_true  = get_Mux_true(node);
2412         ir_node              *mux_false = get_Mux_false(node);
2413         ir_node              *cond;
2414         dbg_info             *dbgi;
2415         ir_node              *block;
2416         ir_node              *new_block;
2417         ir_node              *flags;
2418         ir_node              *new_node;
2419         bool                  negated;
2420         ia32_condition_code_t cc;
2421         ia32_address_t        addr;
2422
2423         if (get_mode_size_bits(mode) != 8)
2424                 return NULL;
2425
2426         if (is_Const_1(mux_true) && is_Const_0(mux_false)) {
2427                 negated = false;
2428         } else if (is_Const_0(mux_true) && is_Const_1(mux_false)) {
2429                 negated = true;
2430         } else {
2431                 return NULL;
2432         }
2433
2434         cond  = get_Mux_sel(node);
2435         flags = get_flags_node(cond, &cc);
2436         /* we can't handle the float special cases with SetM */
2437         if (cc & ia32_cc_additional_float_cases)
2438                 return NULL;
2439         if (negated)
2440                 cc = ia32_negate_condition_code(cc);
2441
2442         build_address_ptr(&addr, ptr, mem);
2443
2444         dbgi      = get_irn_dbg_info(node);
2445         block     = get_nodes_block(node);
2446         new_block = be_transform_node(block);
2447         new_node  = new_bd_ia32_SetccMem(dbgi, new_block, addr.base,
2448                                          addr.index, addr.mem, flags, cc);
2449         set_address(new_node, &addr);
2450         set_ia32_op_type(new_node, ia32_AddrModeD);
2451         set_ia32_ls_mode(new_node, mode);
2452         SET_IA32_ORIG_NODE(new_node, node);
2453
2454         return new_node;
2455 }
2456
2457 static ir_node *try_create_dest_am(ir_node *node)
2458 {
2459         ir_node  *val  = get_Store_value(node);
2460         ir_node  *mem  = get_Store_mem(node);
2461         ir_node  *ptr  = get_Store_ptr(node);
2462         ir_mode  *mode = get_irn_mode(val);
2463         unsigned  bits = get_mode_size_bits(mode);
2464         ir_node  *op1;
2465         ir_node  *op2;
2466         ir_node  *new_node;
2467
2468         /* handle only GP modes for now... */
2469         if (!ia32_mode_needs_gp_reg(mode))
2470                 return NULL;
2471
2472         for (;;) {
2473                 /* store must be the only user of the val node */
2474                 if (get_irn_n_edges(val) > 1)
2475                         return NULL;
2476                 /* skip pointless convs */
2477                 if (is_Conv(val)) {
2478                         ir_node *conv_op   = get_Conv_op(val);
2479                         ir_mode *pred_mode = get_irn_mode(conv_op);
2480                         if (!ia32_mode_needs_gp_reg(pred_mode))
2481                                 break;
2482                         if (pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2483                                 val = conv_op;
2484                                 continue;
2485                         }
2486                 }
2487                 break;
2488         }
2489
2490         /* value must be in the same block */
2491         if (get_nodes_block(node) != get_nodes_block(val))
2492                 return NULL;
2493
2494         switch (get_irn_opcode(val)) {
2495         case iro_Add:
2496                 op1      = get_Add_left(val);
2497                 op2      = get_Add_right(val);
2498                 if (ia32_cg_config.use_incdec) {
2499                         if (is_Const_1(op2)) {
2500                                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_IncMem);
2501                                 break;
2502                         } else if (is_Const_Minus_1(op2)) {
2503                                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_DecMem);
2504                                 break;
2505                         }
2506                 }
2507                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2508                                          new_bd_ia32_AddMem, new_bd_ia32_AddMem8Bit,
2509                                          match_commutative | match_immediate);
2510                 break;
2511         case iro_Sub:
2512                 op1      = get_Sub_left(val);
2513                 op2      = get_Sub_right(val);
2514                 if (is_Const(op2)) {
2515                         ir_fprintf(stderr, "Optimisation warning: not-normalized sub ,C found\n");
2516                 }
2517                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2518                                          new_bd_ia32_SubMem, new_bd_ia32_SubMem8Bit,
2519                                          match_immediate);
2520                 break;
2521         case iro_And:
2522                 op1      = get_And_left(val);
2523                 op2      = get_And_right(val);
2524                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2525                                          new_bd_ia32_AndMem, new_bd_ia32_AndMem8Bit,
2526                                          match_commutative | match_immediate);
2527                 break;
2528         case iro_Or:
2529                 op1      = get_Or_left(val);
2530                 op2      = get_Or_right(val);
2531                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2532                                          new_bd_ia32_OrMem, new_bd_ia32_OrMem8Bit,
2533                                          match_commutative | match_immediate);
2534                 break;
2535         case iro_Eor:
2536                 op1      = get_Eor_left(val);
2537                 op2      = get_Eor_right(val);
2538                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2539                                          new_bd_ia32_XorMem, new_bd_ia32_XorMem8Bit,
2540                                          match_commutative | match_immediate);
2541                 break;
2542         case iro_Shl:
2543                 op1      = get_Shl_left(val);
2544                 op2      = get_Shl_right(val);
2545                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2546                                          new_bd_ia32_ShlMem, new_bd_ia32_ShlMem,
2547                                          match_immediate);
2548                 break;
2549         case iro_Shr:
2550                 op1      = get_Shr_left(val);
2551                 op2      = get_Shr_right(val);
2552                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2553                                          new_bd_ia32_ShrMem, new_bd_ia32_ShrMem,
2554                                          match_immediate);
2555                 break;
2556         case iro_Shrs:
2557                 op1      = get_Shrs_left(val);
2558                 op2      = get_Shrs_right(val);
2559                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2560                                          new_bd_ia32_SarMem, new_bd_ia32_SarMem,
2561                                          match_immediate);
2562                 break;
2563         case iro_Rotl:
2564                 op1      = get_Rotl_left(val);
2565                 op2      = get_Rotl_right(val);
2566                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2567                                          new_bd_ia32_RolMem, new_bd_ia32_RolMem,
2568                                          match_immediate);
2569                 break;
2570         /* TODO: match ROR patterns... */
2571         case iro_Mux:
2572                 new_node = try_create_SetMem(val, ptr, mem);
2573                 break;
2574
2575         case iro_Minus:
2576                 op1      = get_Minus_op(val);
2577                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_NegMem);
2578                 break;
2579         case iro_Not:
2580                 /* should be lowered already */
2581                 assert(mode != mode_b);
2582                 op1      = get_Not_op(val);
2583                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_NotMem);
2584                 break;
2585         default:
2586                 return NULL;
2587         }
2588
2589         if (new_node != NULL) {
2590                 if (get_irn_pinned(new_node) != op_pin_state_pinned &&
2591                                 get_irn_pinned(node) == op_pin_state_pinned) {
2592                         set_irn_pinned(new_node, op_pin_state_pinned);
2593                 }
2594         }
2595
2596         return new_node;
2597 }
2598
2599 static bool possible_int_mode_for_fp(ir_mode *mode)
2600 {
2601         unsigned size;
2602
2603         if (!mode_is_signed(mode))
2604                 return false;
2605         size = get_mode_size_bits(mode);
2606         if (size != 16 && size != 32)
2607                 return false;
2608         return true;
2609 }
2610
2611 static int is_float_to_int_conv(const ir_node *node)
2612 {
2613         ir_mode  *mode = get_irn_mode(node);
2614         ir_node  *conv_op;
2615         ir_mode  *conv_mode;
2616
2617         if (!possible_int_mode_for_fp(mode))
2618                 return 0;
2619
2620         if (!is_Conv(node))
2621                 return 0;
2622         conv_op   = get_Conv_op(node);
2623         conv_mode = get_irn_mode(conv_op);
2624
2625         if (!mode_is_float(conv_mode))
2626                 return 0;
2627
2628         return 1;
2629 }
2630
2631 /**
2632  * Transform a Store(floatConst) into a sequence of
2633  * integer stores.
2634  *
2635  * @return the created ia32 Store node
2636  */
2637 static ir_node *gen_float_const_Store(ir_node *node, ir_node *cns)
2638 {
2639         ir_mode        *mode      = get_irn_mode(cns);
2640         unsigned        size      = get_mode_size_bytes(mode);
2641         ir_tarval      *tv        = get_Const_tarval(cns);
2642         ir_node        *block     = get_nodes_block(node);
2643         ir_node        *new_block = be_transform_node(block);
2644         ir_node        *ptr       = get_Store_ptr(node);
2645         ir_node        *mem       = get_Store_mem(node);
2646         dbg_info       *dbgi      = get_irn_dbg_info(node);
2647         int             ofs       = 0;
2648         int             i         = 0;
2649         int             throws_exception = ir_throws_exception(node);
2650         ir_node        *ins[4];
2651         ia32_address_t  addr;
2652
2653         build_address_ptr(&addr, ptr, mem);
2654
2655         do {
2656                 unsigned val;
2657                 unsigned delta;
2658                 ir_mode *mode;
2659                 if (size >= 4) {
2660                         val= get_tarval_sub_bits(tv, ofs)            |
2661                             (get_tarval_sub_bits(tv, ofs + 1) <<  8) |
2662                             (get_tarval_sub_bits(tv, ofs + 2) << 16) |
2663                             (get_tarval_sub_bits(tv, ofs + 3) << 24);
2664                         delta = 4;
2665                         mode  = mode_Iu;
2666                 } else if (size >= 2) {
2667                         val= get_tarval_sub_bits(tv, ofs)            |
2668                             (get_tarval_sub_bits(tv, ofs + 1) <<  8);
2669                         delta = 2;
2670                         mode  = mode_Hu;
2671                 } else {
2672                         panic("invalid size of Store float to mem (%+F)", node);
2673                 }
2674                 ir_node *imm = ia32_create_Immediate(NULL, 0, val);
2675
2676                 ir_node *new_node = new_bd_ia32_Store(dbgi, new_block, addr.base,
2677                         addr.index, addr.mem, imm);
2678                 ir_node *new_mem  = new_r_Proj(new_node, mode_M, pn_ia32_Store_M);
2679
2680                 ir_set_throws_exception(new_node, throws_exception);
2681                 set_irn_pinned(new_node, get_irn_pinned(node));
2682                 set_ia32_op_type(new_node, ia32_AddrModeD);
2683                 set_ia32_ls_mode(new_node, mode);
2684                 set_address(new_node, &addr);
2685                 SET_IA32_ORIG_NODE(new_node, node);
2686
2687                 assert(i < 4);
2688                 ins[i++] = new_mem;
2689
2690                 size -= delta;
2691                 ofs  += delta;
2692                 addr.offset += delta;
2693         } while (size != 0);
2694
2695         if (i > 1) {
2696                 return new_rd_Sync(dbgi, new_block, i, ins);
2697         } else {
2698                 return get_Proj_pred(ins[0]);
2699         }
2700 }
2701
2702 /**
2703  * Generate a vfist or vfisttp instruction.
2704  */
2705 static ir_node *gen_vfist(dbg_info *dbgi, ir_node *block, ir_node *base,
2706                           ir_node *index, ir_node *mem,  ir_node *val)
2707 {
2708         if (ia32_cg_config.use_fisttp) {
2709                 /* Note: fisttp ALWAYS pop the tos. We have to ensure here that the value is copied
2710                 if other users exists */
2711                 ir_node *vfisttp = new_bd_ia32_fisttp(dbgi, block, base, index, mem, val);
2712                 ir_node *value   = new_r_Proj(vfisttp, ia32_mode_E, pn_ia32_fisttp_res);
2713                 be_new_Keep(block, 1, &value);
2714
2715                 return vfisttp;
2716         } else {
2717                 ir_node *trunc_mode = ia32_new_Fpu_truncate(current_ir_graph);
2718
2719                 /* do a fist */
2720                 ir_node *vfist = new_bd_ia32_fist(dbgi, block, base, index, mem, val, trunc_mode);
2721                 return vfist;
2722         }
2723 }
2724
2725 /**
2726  * Transforms a general (no special case) Store.
2727  *
2728  * @return the created ia32 Store node
2729  */
2730 static ir_node *gen_general_Store(ir_node *node)
2731 {
2732         ir_node  *val       = get_Store_value(node);
2733         ir_mode  *mode      = get_irn_mode(val);
2734         ir_node  *block     = get_nodes_block(node);
2735         ir_node  *new_block = be_transform_node(block);
2736         ir_node  *ptr       = get_Store_ptr(node);
2737         ir_node  *mem       = get_Store_mem(node);
2738         dbg_info *dbgi      = get_irn_dbg_info(node);
2739         int       throws_exception = ir_throws_exception(node);
2740         ir_node  *new_val;
2741         ir_node  *new_node;
2742         ia32_address_t addr;
2743
2744         /* check for destination address mode */
2745         new_node = try_create_dest_am(node);
2746         if (new_node != NULL)
2747                 return new_node;
2748
2749         /* construct store address */
2750         memset(&addr, 0, sizeof(addr));
2751         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
2752
2753         if (addr.base == NULL) {
2754                 addr.base = noreg_GP;
2755         } else {
2756                 addr.base = be_transform_node(addr.base);
2757         }
2758
2759         if (addr.index == NULL) {
2760                 addr.index = noreg_GP;
2761         } else {
2762                 addr.index = be_transform_node(addr.index);
2763         }
2764         addr.mem = be_transform_node(mem);
2765
2766         if (mode_is_float(mode)) {
2767                 if (ia32_cg_config.use_sse2) {
2768                         new_val  = be_transform_node(val);
2769                         new_node = new_bd_ia32_xStore(dbgi, new_block, addr.base,
2770                                                       addr.index, addr.mem, new_val);
2771                 } else {
2772                         val      = ia32_skip_float_downconv(val);
2773                         new_val  = be_transform_node(val);
2774                         new_node = new_bd_ia32_fst(dbgi, new_block, addr.base,
2775                                                     addr.index, addr.mem, new_val, mode);
2776                 }
2777         } else if (!ia32_cg_config.use_sse2 && is_float_to_int_conv(val)) {
2778                 val      = get_Conv_op(val);
2779                 new_val  = be_transform_node(val);
2780                 new_node = gen_vfist(dbgi, new_block, addr.base, addr.index, addr.mem, new_val);
2781         } else {
2782                 unsigned dest_bits = get_mode_size_bits(mode);
2783                 while (is_downconv(val)
2784                        && get_mode_size_bits(get_irn_mode(val)) >= dest_bits) {
2785                     val = get_Conv_op(val);
2786                 }
2787                 new_val = create_immediate_or_transform(val, 0);
2788                 assert(mode != mode_b);
2789
2790                 if (dest_bits == 8) {
2791                         new_node = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
2792                                                          addr.index, addr.mem, new_val);
2793                 } else {
2794                         new_node = new_bd_ia32_Store(dbgi, new_block, addr.base,
2795                                                      addr.index, addr.mem, new_val);
2796                 }
2797         }
2798         ir_set_throws_exception(new_node, throws_exception);
2799
2800         set_irn_pinned(new_node, get_irn_pinned(node));
2801         set_ia32_op_type(new_node, ia32_AddrModeD);
2802         set_ia32_ls_mode(new_node, mode);
2803
2804         set_address(new_node, &addr);
2805         SET_IA32_ORIG_NODE(new_node, node);
2806
2807         return new_node;
2808 }
2809
2810 /**
2811  * Transforms a Store.
2812  *
2813  * @return the created ia32 Store node
2814  */
2815 static ir_node *gen_Store(ir_node *node)
2816 {
2817         ir_node *val  = get_Store_value(node);
2818         ir_mode *mode = get_irn_mode(val);
2819
2820         if (mode_is_float(mode) && is_Const(val)) {
2821                 /* We can transform every floating const store
2822                    into a sequence of integer stores.
2823                    If the constant is already in a register,
2824                    it would be better to use it, but we don't
2825                    have this information here. */
2826                 return gen_float_const_Store(node, val);
2827         }
2828         return gen_general_Store(node);
2829 }
2830
2831 /**
2832  * Transforms a Switch.
2833  *
2834  * @return the created ia32 SwitchJmp node
2835  */
2836 static ir_node *gen_Switch(ir_node *node)
2837 {
2838         dbg_info              *dbgi     = get_irn_dbg_info(node);
2839         ir_graph              *irg      = get_irn_irg(node);
2840         ir_node               *block    = be_transform_node(get_nodes_block(node));
2841         ir_node               *sel      = get_Switch_selector(node);
2842         ir_node               *new_sel  = be_transform_node(sel);
2843         ir_mode               *sel_mode = get_irn_mode(sel);
2844         const ir_switch_table *table    = get_Switch_table(node);
2845         unsigned               n_outs   = get_Switch_n_outs(node);
2846         ir_node               *new_node;
2847         ir_entity             *entity;
2848
2849         assert(get_mode_size_bits(sel_mode) <= 32);
2850         assert(!mode_is_float(sel_mode));
2851         sel = ia32_skip_sameconv(sel);
2852         if (get_mode_size_bits(sel_mode) < 32)
2853                 new_sel = transform_upconv(sel, node);
2854
2855         entity = new_entity(NULL, id_unique("TBL%u"), get_unknown_type());
2856         set_entity_visibility(entity, ir_visibility_private);
2857         add_entity_linkage(entity, IR_LINKAGE_CONSTANT);
2858
2859         table = ir_switch_table_duplicate(irg, table);
2860
2861         new_node = new_bd_ia32_SwitchJmp(dbgi, block, noreg_GP, new_sel, n_outs, table);
2862         set_ia32_am_scale(new_node, 2);
2863         set_ia32_am_sc(new_node, entity);
2864         set_ia32_op_type(new_node, ia32_AddrModeS);
2865         set_ia32_ls_mode(new_node, mode_Iu);
2866         SET_IA32_ORIG_NODE(new_node, node);
2867         // FIXME This seems wrong. GCC uses PIC for switch on OS X.
2868         get_ia32_attr(new_node)->data.am_sc_no_pic_adjust = true;
2869
2870         return new_node;
2871 }
2872
2873 /**
2874  * Transform a Cond node.
2875  */
2876 static ir_node *gen_Cond(ir_node *node)
2877 {
2878         ir_node              *block     = get_nodes_block(node);
2879         ir_node              *new_block = be_transform_node(block);
2880         dbg_info             *dbgi      = get_irn_dbg_info(node);
2881         ir_node              *sel       = get_Cond_selector(node);
2882         ir_node              *flags     = NULL;
2883         ir_node              *new_node;
2884         ia32_condition_code_t cc;
2885
2886         /* we get flags from a Cmp */
2887         flags = get_flags_node(sel, &cc);
2888
2889         new_node = new_bd_ia32_Jcc(dbgi, new_block, flags, cc);
2890         SET_IA32_ORIG_NODE(new_node, node);
2891
2892         return new_node;
2893 }
2894
2895 /**
2896  * Transform a be_Copy.
2897  */
2898 static ir_node *gen_be_Copy(ir_node *node)
2899 {
2900         ir_node *new_node = be_duplicate_node(node);
2901         ir_mode *mode     = get_irn_mode(new_node);
2902
2903         if (ia32_mode_needs_gp_reg(mode)) {
2904                 set_irn_mode(new_node, mode_Iu);
2905         }
2906
2907         return new_node;
2908 }
2909
2910 static ir_node *create_Fucom(ir_node *node)
2911 {
2912         dbg_info *dbgi      = get_irn_dbg_info(node);
2913         ir_node  *block     = get_nodes_block(node);
2914         ir_node  *new_block = be_transform_node(block);
2915         ir_node  *left      = get_Cmp_left(node);
2916         ir_node  *new_left  = be_transform_node(left);
2917         ir_node  *right     = get_Cmp_right(node);
2918         ir_mode  *cmp_mode  = get_irn_mode(left);
2919         ir_node  *new_right;
2920         ir_node  *new_node;
2921         check_x87_floatmode(cmp_mode);
2922
2923         if (ia32_cg_config.use_fucomi) {
2924                 new_right = be_transform_node(right);
2925                 new_node  = new_bd_ia32_Fucomi(dbgi, new_block, new_left,
2926                                                 new_right, 0);
2927                 set_ia32_commutative(new_node);
2928                 SET_IA32_ORIG_NODE(new_node, node);
2929         } else {
2930                 if (is_Const_0(right)) {
2931                         new_node = new_bd_ia32_FtstFnstsw(dbgi, new_block, new_left, 0);
2932                 } else {
2933                         new_right = be_transform_node(right);
2934                         new_node  = new_bd_ia32_FucomFnstsw(dbgi, new_block, new_left, new_right, 0);
2935                         set_ia32_commutative(new_node);
2936                 }
2937
2938                 SET_IA32_ORIG_NODE(new_node, node);
2939
2940                 new_node = new_bd_ia32_Sahf(dbgi, new_block, new_node);
2941                 SET_IA32_ORIG_NODE(new_node, node);
2942         }
2943
2944         return new_node;
2945 }
2946
2947 static ir_node *create_Ucomi(ir_node *node)
2948 {
2949         dbg_info *dbgi      = get_irn_dbg_info(node);
2950         ir_node  *src_block = get_nodes_block(node);
2951         ir_node  *new_block = be_transform_node(src_block);
2952         ir_node  *left      = get_Cmp_left(node);
2953         ir_node  *right     = get_Cmp_right(node);
2954         ir_node  *new_node;
2955         ia32_address_mode_t  am;
2956         ia32_address_t      *addr = &am.addr;
2957
2958         match_arguments(&am, src_block, left, right, NULL,
2959                         match_commutative | match_am);
2960
2961         new_node = new_bd_ia32_Ucomi(dbgi, new_block, addr->base, addr->index,
2962                                      addr->mem, am.new_op1, am.new_op2,
2963                                      am.ins_permuted);
2964         set_am_attributes(new_node, &am);
2965
2966         SET_IA32_ORIG_NODE(new_node, node);
2967
2968         new_node = fix_mem_proj(new_node, &am);
2969
2970         return new_node;
2971 }
2972
2973 static bool ia32_mux_upper_bits_clean(const ir_node *node, ir_mode *mode)
2974 {
2975         ir_node *mux_true  = get_Mux_true(node);
2976         ir_node *mux_false = get_Mux_false(node);
2977         ir_mode *mux_mode  = get_irn_mode(node);
2978         /* mux nodes which get transformed to the set instruction are not clean */
2979         if (is_Const(mux_true) && is_Const(mux_false)
2980                 && get_mode_size_bits(mux_mode) == 8) {
2981                 return false;
2982         }
2983         return be_upper_bits_clean(mux_true, mode)
2984                 && be_upper_bits_clean(mux_false, mode);
2985 }
2986
2987 /**
2988  * Generate code for a Cmp.
2989  */
2990 static ir_node *gen_Cmp(ir_node *node)
2991 {
2992         dbg_info *dbgi      = get_irn_dbg_info(node);
2993         ir_node  *block     = get_nodes_block(node);
2994         ir_node  *new_block = be_transform_node(block);
2995         ir_node  *left      = get_Cmp_left(node);
2996         ir_node  *right     = get_Cmp_right(node);
2997         ir_mode  *cmp_mode  = get_irn_mode(left);
2998         ir_node  *new_node;
2999         ia32_address_mode_t  am;
3000         ia32_address_t      *addr = &am.addr;
3001
3002         if (mode_is_float(cmp_mode)) {
3003                 if (ia32_cg_config.use_sse2) {
3004                         return create_Ucomi(node);
3005                 } else {
3006                         return create_Fucom(node);
3007                 }
3008         }
3009
3010         assert(ia32_mode_needs_gp_reg(cmp_mode));
3011
3012         /* Prefer the Test instruction, when encountering (x & y) ==/!= 0 */
3013         if (is_Const_0(right)          &&
3014             is_And(left)               &&
3015             get_irn_n_edges(left) == 1) {
3016                 /* Test(and_left, and_right) */
3017                 ir_node *and_left  = get_And_left(left);
3018                 ir_node *and_right = get_And_right(left);
3019
3020                 /* matze: code here used mode instead of cmd_mode, I think it is always
3021                  * the same as cmp_mode, but I leave this here to see if this is really
3022                  * true...
3023                  */
3024                 assert(get_irn_mode(and_left) == cmp_mode);
3025
3026                 match_arguments(&am, block, and_left, and_right, NULL,
3027                                 match_commutative |
3028                                 match_am | match_8bit_am | match_16bit_am |
3029                                 match_am_and_immediates | match_immediate);
3030
3031                 /* use 32bit compare mode if possible since the opcode is smaller */
3032                 if (am.op_type == ia32_Normal &&
3033                         be_upper_bits_clean(and_left, cmp_mode) &&
3034                     be_upper_bits_clean(and_right, cmp_mode)) {
3035                         cmp_mode = mode_is_signed(cmp_mode) ? mode_Is : mode_Iu;
3036                 }
3037
3038                 if (get_mode_size_bits(cmp_mode) == 8) {
3039                         new_node = new_bd_ia32_Test8Bit(dbgi, new_block, addr->base,
3040                                                         addr->index, addr->mem,
3041                                                         am.new_op1, am.new_op2,
3042                                                         am.ins_permuted);
3043                 } else {
3044                         new_node = new_bd_ia32_Test(dbgi, new_block, addr->base,
3045                                                     addr->index, addr->mem, am.new_op1,
3046                                                     am.new_op2, am.ins_permuted);
3047                 }
3048         } else {
3049                 /* Cmp(left, right) */
3050                 match_arguments(&am, block, left, right, NULL,
3051                                 match_commutative |
3052                                 match_am | match_8bit_am | match_16bit_am |
3053                                 match_am_and_immediates | match_immediate);
3054                 /* use 32bit compare mode if possible since the opcode is smaller */
3055                 if (am.op_type == ia32_Normal &&
3056                         be_upper_bits_clean(left, cmp_mode) &&
3057                     be_upper_bits_clean(right, cmp_mode)) {
3058                         cmp_mode = mode_is_signed(cmp_mode) ? mode_Is : mode_Iu;
3059                 }
3060
3061                 if (get_mode_size_bits(cmp_mode) == 8) {
3062                         new_node = new_bd_ia32_Cmp8Bit(dbgi, new_block, addr->base,
3063                                                        addr->index, addr->mem, am.new_op1,
3064                                                        am.new_op2, am.ins_permuted);
3065                 } else {
3066                         new_node = new_bd_ia32_Cmp(dbgi, new_block, addr->base, addr->index,
3067                                                    addr->mem, am.new_op1, am.new_op2,
3068                                                    am.ins_permuted);
3069                 }
3070         }
3071         set_am_attributes(new_node, &am);
3072         set_ia32_ls_mode(new_node, cmp_mode);
3073
3074         SET_IA32_ORIG_NODE(new_node, node);
3075
3076         new_node = fix_mem_proj(new_node, &am);
3077
3078         return new_node;
3079 }
3080
3081 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
3082                             ia32_condition_code_t cc)
3083 {
3084         dbg_info            *dbgi          = get_irn_dbg_info(node);
3085         ir_node             *block         = get_nodes_block(node);
3086         ir_node             *new_block     = be_transform_node(block);
3087         ir_node             *val_true      = get_Mux_true(node);
3088         ir_node             *val_false     = get_Mux_false(node);
3089         ir_node             *new_node;
3090         ia32_address_mode_t  am;
3091         ia32_address_t      *addr;
3092
3093         assert(ia32_cg_config.use_cmov);
3094         assert(ia32_mode_needs_gp_reg(get_irn_mode(val_true)));
3095
3096         addr = &am.addr;
3097
3098         match_arguments(&am, block, val_false, val_true, flags,
3099                         match_commutative | match_am | match_16bit_am | match_mode_neutral);
3100
3101         if (am.ins_permuted)
3102                 cc = ia32_negate_condition_code(cc);
3103
3104         new_node = new_bd_ia32_CMovcc(dbgi, new_block, addr->base, addr->index,
3105                                       addr->mem, am.new_op1, am.new_op2, new_flags,
3106                                       cc);
3107         set_am_attributes(new_node, &am);
3108
3109         SET_IA32_ORIG_NODE(new_node, node);
3110
3111         new_node = fix_mem_proj(new_node, &am);
3112
3113         return new_node;
3114 }
3115
3116 /**
3117  * Creates a ia32 Setcc instruction.
3118  */
3119 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
3120                                  ir_node *flags, ia32_condition_code_t cc,
3121                                  ir_node *orig_node)
3122 {
3123         ir_mode *mode  = get_irn_mode(orig_node);
3124         ir_node *new_node;
3125
3126         new_node = new_bd_ia32_Setcc(dbgi, new_block, flags, cc);
3127         SET_IA32_ORIG_NODE(new_node, orig_node);
3128
3129         /* we might need to conv the result up */
3130         if (get_mode_size_bits(mode) > 8) {
3131                 new_node = new_bd_ia32_Conv_I2I8Bit(dbgi, new_block, noreg_GP, noreg_GP,
3132                                                     nomem, new_node, mode_Bu);
3133                 SET_IA32_ORIG_NODE(new_node, orig_node);
3134         }
3135
3136         return new_node;
3137 }
3138
3139 /**
3140  * Create instruction for an unsigned Difference or Zero.
3141  */
3142 static ir_node *create_doz(ir_node *psi, ir_node *a, ir_node *b)
3143 {
3144         ir_mode *mode  = get_irn_mode(psi);
3145         ir_node *new_node;
3146         ir_node *sub;
3147         ir_node *sbb;
3148         ir_node *notn;
3149         ir_node *eflags;
3150         ir_node *block;
3151
3152         dbg_info *dbgi;
3153
3154         new_node = gen_binop(psi, a, b, new_bd_ia32_Sub,
3155                 match_mode_neutral | match_am | match_immediate | match_two_users);
3156
3157         block = get_nodes_block(new_node);
3158
3159         if (is_Proj(new_node)) {
3160                 sub = get_Proj_pred(new_node);
3161         } else {
3162                 sub = new_node;
3163                 set_irn_mode(sub, mode_T);
3164                 new_node = new_rd_Proj(NULL, sub, mode, pn_ia32_res);
3165         }
3166         assert(is_ia32_Sub(sub));
3167         eflags = new_rd_Proj(NULL, sub, mode_Iu, pn_ia32_Sub_flags);
3168
3169         dbgi = get_irn_dbg_info(psi);
3170         sbb  = new_bd_ia32_Sbb0(dbgi, block, eflags);
3171         set_ia32_ls_mode(sbb, mode_Iu);
3172         notn = new_bd_ia32_Not(dbgi, block, sbb);
3173
3174         new_node = new_bd_ia32_And(dbgi, block, noreg_GP, noreg_GP, nomem, new_node, notn);
3175         set_ia32_ls_mode(new_node, mode_Iu);
3176         set_ia32_commutative(new_node);
3177         return new_node;
3178 }
3179
3180 /**
3181  * Create an const array of two float consts.
3182  *
3183  * @param c0        the first constant
3184  * @param c1        the second constant
3185  * @param new_mode  IN/OUT for the mode of the constants, if NULL
3186  *                  smallest possible mode will be used
3187  */
3188 static ir_entity *ia32_create_const_array(ir_node *c0, ir_node *c1, ir_mode **new_mode)
3189 {
3190         ir_entity        *ent;
3191         ir_mode          *mode = *new_mode;
3192         ir_type          *tp;
3193         ir_initializer_t *initializer;
3194         ir_tarval        *tv0 = get_Const_tarval(c0);
3195         ir_tarval        *tv1 = get_Const_tarval(c1);
3196
3197         if (mode == NULL) {
3198                 /* detect the best mode for the constants */
3199                 mode = get_tarval_mode(tv0);
3200
3201                 if (mode != mode_F) {
3202                         if (tarval_ieee754_can_conv_lossless(tv0, mode_F) &&
3203                             tarval_ieee754_can_conv_lossless(tv1, mode_F)) {
3204                                 mode = mode_F;
3205                                 tv0 = tarval_convert_to(tv0, mode);
3206                                 tv1 = tarval_convert_to(tv1, mode);
3207                         } else if (mode != mode_D) {
3208                                 if (tarval_ieee754_can_conv_lossless(tv0, mode_D) &&
3209                                     tarval_ieee754_can_conv_lossless(tv1, mode_D)) {
3210                                         mode = mode_D;
3211                                         tv0 = tarval_convert_to(tv0, mode);
3212                                         tv1 = tarval_convert_to(tv1, mode);
3213                                 }
3214                         }
3215                 }
3216
3217         }
3218
3219         tp = ia32_get_prim_type(mode);
3220         tp = ia32_create_float_array(tp);
3221
3222         ent = new_entity(get_glob_type(), id_unique("C%u"), tp);
3223
3224         set_entity_ld_ident(ent, get_entity_ident(ent));
3225         set_entity_visibility(ent, ir_visibility_private);
3226         add_entity_linkage(ent, IR_LINKAGE_CONSTANT);
3227
3228         initializer = create_initializer_compound(2);
3229
3230         set_initializer_compound_value(initializer, 0, create_initializer_tarval(tv0));
3231         set_initializer_compound_value(initializer, 1, create_initializer_tarval(tv1));
3232
3233         set_entity_initializer(ent, initializer);
3234
3235         *new_mode = mode;
3236         return ent;
3237 }
3238
3239 /**
3240  * Possible transformations for creating a Setcc.
3241  */
3242 enum setcc_transform_insn {
3243         SETCC_TR_ADD,
3244         SETCC_TR_ADDxx,
3245         SETCC_TR_LEA,
3246         SETCC_TR_LEAxx,
3247         SETCC_TR_SHL,
3248         SETCC_TR_NEG,
3249         SETCC_TR_NOT,
3250         SETCC_TR_AND,
3251         SETCC_TR_SET,
3252 };
3253
3254 typedef struct setcc_transform {
3255         unsigned              num_steps;
3256         ia32_condition_code_t cc;
3257         struct {
3258                 enum setcc_transform_insn  transform;
3259                 long val;
3260                 int  scale;
3261         } steps[4];
3262 } setcc_transform_t;
3263
3264 /**
3265  * Setcc can only handle 0 and 1 result.
3266  * Find a transformation that creates 0 and 1 from
3267  * tv_t and tv_f.
3268  */
3269 static void find_const_transform(ia32_condition_code_t cc,
3270                                  ir_tarval *t, ir_tarval *f,
3271                                  setcc_transform_t *res)
3272 {
3273         unsigned step = 0;
3274
3275         res->num_steps = 0;
3276
3277         if (tarval_is_null(t)) {
3278                 ir_tarval *tmp = t;
3279                 t = f;
3280                 f = tmp;
3281                 cc = ia32_negate_condition_code(cc);
3282         } else if (tarval_cmp(t, f) == ir_relation_less) {
3283                 // now, t is the bigger one
3284                 ir_tarval *tmp = t;
3285                 t = f;
3286                 f = tmp;
3287                 cc = ia32_negate_condition_code(cc);
3288         }
3289         res->cc = cc;
3290
3291         if (! tarval_is_null(f)) {
3292                 ir_tarval *t_sub = tarval_sub(t, f, NULL);
3293
3294                 t = t_sub;
3295                 res->steps[step].transform = SETCC_TR_ADD;
3296
3297                 if (t == tarval_bad)
3298                         panic("constant subtract failed");
3299                 if (! tarval_is_long(f))
3300                         panic("tarval is not long");
3301
3302                 res->steps[step].val = get_tarval_long(f);
3303                 ++step;
3304                 f = tarval_sub(f, f, NULL);
3305                 assert(tarval_is_null(f));
3306         }
3307
3308         if (tarval_is_one(t)) {
3309                 res->steps[step].transform = SETCC_TR_SET;
3310                 res->num_steps = ++step;
3311                 return;
3312         }
3313
3314         if (tarval_is_minus_one(t)) {
3315                 res->steps[step].transform = SETCC_TR_NEG;
3316                 ++step;
3317                 res->steps[step].transform = SETCC_TR_SET;
3318                 res->num_steps = ++step;
3319                 return;
3320         }
3321         if (tarval_is_long(t)) {
3322                 long v = get_tarval_long(t);
3323
3324                 res->steps[step].val = 0;
3325                 switch (v) {
3326                 case 9:
3327                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3328                                 --step;
3329                         res->steps[step].transform = SETCC_TR_LEAxx;
3330                         res->steps[step].scale     = 3; /* (a << 3) + a */
3331                         break;
3332                 case 8:
3333                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3334                                 --step;
3335                         res->steps[step].transform = res->steps[step].val == 0 ? SETCC_TR_SHL : SETCC_TR_LEA;
3336                         res->steps[step].scale     = 3; /* (a << 3) */
3337                         break;
3338                 case 5:
3339                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3340                                 --step;
3341                         res->steps[step].transform = SETCC_TR_LEAxx;
3342                         res->steps[step].scale     = 2; /* (a << 2) + a */
3343                         break;
3344                 case 4:
3345                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3346                                 --step;
3347                         res->steps[step].transform = res->steps[step].val == 0 ? SETCC_TR_SHL : SETCC_TR_LEA;
3348                         res->steps[step].scale     = 2; /* (a << 2) */
3349                         break;
3350                 case 3:
3351                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3352                                 --step;
3353                         res->steps[step].transform = SETCC_TR_LEAxx;
3354                         res->steps[step].scale     = 1; /* (a << 1) + a */
3355                         break;
3356                 case 2:
3357                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3358                                 --step;
3359                         res->steps[step].transform = res->steps[step].val == 0 ? SETCC_TR_SHL : SETCC_TR_LEA;
3360                         res->steps[step].scale     = 1; /* (a << 1) */
3361                         break;
3362                 case 1:
3363                         res->num_steps = step;
3364                         return;
3365                 default:
3366                         if (! tarval_is_single_bit(t)) {
3367                                 res->steps[step].transform = SETCC_TR_AND;
3368                                 res->steps[step].val       = v;
3369                                 ++step;
3370                                 res->steps[step].transform = SETCC_TR_NEG;
3371                         } else {
3372                                 int val = get_tarval_lowest_bit(t);
3373                                 assert(val >= 0);
3374
3375                                 res->steps[step].transform = SETCC_TR_SHL;
3376                                 res->steps[step].scale     = val;
3377                         }
3378                 }
3379                 ++step;
3380                 res->steps[step].transform = SETCC_TR_SET;
3381                 res->num_steps = ++step;
3382                 return;
3383         }
3384         panic("tarval is not long");
3385 }
3386
3387 /**
3388  * Transforms a Mux node into some code sequence.
3389  *
3390  * @return The transformed node.
3391  */
3392 static ir_node *gen_Mux(ir_node *node)
3393 {
3394         dbg_info             *dbgi      = get_irn_dbg_info(node);
3395         ir_node              *block     = get_nodes_block(node);
3396         ir_node              *new_block = be_transform_node(block);
3397         ir_node              *mux_true  = get_Mux_true(node);
3398         ir_node              *mux_false = get_Mux_false(node);
3399         ir_node              *sel       = get_Mux_sel(node);
3400         ir_mode              *mode      = get_irn_mode(node);
3401         ir_node              *flags;
3402         ir_node              *new_node;
3403         int                   is_abs;
3404         ia32_condition_code_t cc;
3405
3406         assert(get_irn_mode(sel) == mode_b);
3407
3408         is_abs = ir_mux_is_abs(sel, mux_false, mux_true);
3409         if (is_abs != 0) {
3410                 if (ia32_mode_needs_gp_reg(mode)) {
3411                         ir_fprintf(stderr, "Optimisation warning: Integer abs %+F not transformed\n",
3412                                    node);
3413                 } else {
3414                         ir_node *op = ir_get_abs_op(sel, mux_false, mux_true);
3415                         return create_float_abs(dbgi, block, op, is_abs < 0, node);
3416                 }
3417         }
3418
3419         /* Note: a Mux node uses a Load two times IFF it's used in the compare AND in the result */
3420         if (mode_is_float(mode)) {
3421                 ir_node    *cmp_left  = get_Cmp_left(sel);
3422                 ir_node    *cmp_right = get_Cmp_right(sel);
3423                 ir_relation relation  = get_Cmp_relation(sel);
3424
3425                 if (ia32_cg_config.use_sse2) {
3426                         if (relation == ir_relation_less || relation == ir_relation_less_equal) {
3427                                 if (cmp_left == mux_true && cmp_right == mux_false) {
3428                                         /* Mux(a <= b, a, b) => MIN */
3429                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMin,
3430                                          match_commutative | match_am | match_two_users);
3431                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
3432                                         /* Mux(a <= b, b, a) => MAX */
3433                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMax,
3434                                          match_commutative | match_am | match_two_users);
3435                                 }
3436                         } else if (relation == ir_relation_greater || relation == ir_relation_greater_equal) {
3437                                 if (cmp_left == mux_true && cmp_right == mux_false) {
3438                                         /* Mux(a >= b, a, b) => MAX */
3439                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMax,
3440                                          match_commutative | match_am | match_two_users);
3441                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
3442                                         /* Mux(a >= b, b, a) => MIN */
3443                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMin,
3444                                          match_commutative | match_am | match_two_users);
3445                                 }
3446                         }
3447                 }
3448
3449                 if (is_Const(mux_true) && is_Const(mux_false)) {
3450                         ia32_address_mode_t am;
3451                         ir_node             *load;
3452                         ir_mode             *new_mode;
3453                         unsigned            scale;
3454
3455                         flags    = get_flags_node(sel, &cc);
3456                         new_node = create_set_32bit(dbgi, new_block, flags, cc, node);
3457
3458                         if (ia32_cg_config.use_sse2) {
3459                                 /* cannot load from different mode on SSE */
3460                                 new_mode = mode;
3461                         } else {
3462                                 /* x87 can load any mode */
3463                                 new_mode = NULL;
3464                         }
3465
3466                         am.addr.symconst_ent = ia32_create_const_array(mux_false, mux_true, &new_mode);
3467
3468                         if (new_mode == mode_F) {
3469                                 scale = 2;
3470                         } else if (new_mode == mode_D) {
3471                                 scale = 3;
3472                         } else if (new_mode == ia32_mode_E) {
3473                                 /* arg, shift 16 NOT supported */
3474                                 scale = 3;
3475                                 new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3476                         } else {
3477                                 panic("Unsupported constant size");
3478                         }
3479
3480                         am.ls_mode            = new_mode;
3481                         am.addr.base          = get_symconst_base();
3482                         am.addr.index         = new_node;
3483                         am.addr.mem           = nomem;
3484                         am.addr.offset        = 0;
3485                         am.addr.scale         = scale;
3486                         am.addr.use_frame     = 0;
3487                         am.addr.tls_segment   = false;
3488                         am.addr.frame_entity  = NULL;
3489                         am.addr.symconst_sign = 0;
3490                         am.mem_proj           = am.addr.mem;
3491                         am.op_type            = ia32_AddrModeS;
3492                         am.new_op1            = NULL;
3493                         am.new_op2            = NULL;
3494                         am.pinned             = op_pin_state_floats;
3495                         am.commutative        = 1;
3496                         am.ins_permuted       = false;
3497
3498                         if (ia32_cg_config.use_sse2)
3499                                 load = new_bd_ia32_xLoad(dbgi, block, am.addr.base, am.addr.index, am.addr.mem, new_mode);
3500                         else
3501                                 load = new_bd_ia32_fld(dbgi, block, am.addr.base, am.addr.index, am.addr.mem, new_mode);
3502                         set_am_attributes(load, &am);
3503
3504                         return new_rd_Proj(NULL, load, mode_fp, pn_ia32_res);
3505                 }
3506                 panic("cannot transform floating point Mux");
3507
3508         } else {
3509                 assert(ia32_mode_needs_gp_reg(mode));
3510
3511                 if (is_Cmp(sel)) {
3512                         ir_node    *cmp_left  = get_Cmp_left(sel);
3513                         ir_node    *cmp_right = get_Cmp_right(sel);
3514                         ir_relation relation  = get_Cmp_relation(sel);
3515                         ir_node    *val_true  = mux_true;
3516                         ir_node    *val_false = mux_false;
3517
3518                         if (is_Const(val_true) && is_Const_null(val_true)) {
3519                                 ir_node *tmp = val_false;
3520                                 val_false = val_true;
3521                                 val_true  = tmp;
3522                                 relation  = get_negated_relation(relation);
3523                         }
3524                         if (is_Const_0(val_false) && is_Sub(val_true)) {
3525                                 if ((relation & ir_relation_greater)
3526                                         && get_Sub_left(val_true) == cmp_left
3527                                         && get_Sub_right(val_true) == cmp_right) {
3528                                         return create_doz(node, cmp_left, cmp_right);
3529                                 }
3530                                 if ((relation & ir_relation_less)
3531                                         && get_Sub_left(val_true) == cmp_right
3532                                         && get_Sub_right(val_true) == cmp_left) {
3533                                         return create_doz(node, cmp_right, cmp_left);
3534                                 }
3535                         }
3536                 }
3537
3538                 flags = get_flags_node(sel, &cc);
3539
3540                 if (is_Const(mux_true) && is_Const(mux_false)) {
3541                         /* both are const, good */
3542                         ir_tarval *tv_true  = get_Const_tarval(mux_true);
3543                         ir_tarval *tv_false = get_Const_tarval(mux_false);
3544                         setcc_transform_t res;
3545                         int step;
3546
3547                         find_const_transform(cc, tv_true, tv_false, &res);
3548                         new_node = node;
3549                         for (step = (int)res.num_steps - 1; step >= 0; --step) {
3550                                 ir_node *imm;
3551
3552                                 switch (res.steps[step].transform) {
3553                                 case SETCC_TR_ADD:
3554                                         new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, noreg_GP);
3555                                         add_ia32_am_offs_int(new_node, res.steps[step].val);
3556                                         break;
3557                                 case SETCC_TR_ADDxx:
3558                                         new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3559                                         break;
3560                                 case SETCC_TR_LEA:
3561                                         new_node = new_bd_ia32_Lea(dbgi, new_block, noreg_GP, new_node);
3562                                         set_ia32_am_scale(new_node, res.steps[step].scale);
3563                                         set_ia32_am_offs_int(new_node, res.steps[step].val);
3564                                         break;
3565                                 case SETCC_TR_LEAxx:
3566                                         new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3567                                         set_ia32_am_scale(new_node, res.steps[step].scale);
3568                                         set_ia32_am_offs_int(new_node, res.steps[step].val);
3569                                         break;
3570                                 case SETCC_TR_SHL:
3571                                         imm = ia32_immediate_from_long(res.steps[step].scale);
3572                                         new_node = new_bd_ia32_Shl(dbgi, new_block, new_node, imm);
3573                                         break;
3574                                 case SETCC_TR_NEG:
3575                                         new_node = new_bd_ia32_Neg(dbgi, new_block, new_node);
3576                                         break;
3577                                 case SETCC_TR_NOT:
3578                                         new_node = new_bd_ia32_Not(dbgi, new_block, new_node);
3579                                         break;
3580                                 case SETCC_TR_AND:
3581                                         imm = ia32_immediate_from_long(res.steps[step].val);
3582                                         new_node = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, new_node, imm);
3583                                         break;
3584                                 case SETCC_TR_SET:
3585                                         new_node = create_set_32bit(dbgi, new_block, flags, res.cc, node);
3586                                         break;
3587                                 default:
3588                                         panic("unknown setcc transform");
3589                                 }
3590                         }
3591                 } else {
3592                         new_node = create_CMov(node, sel, flags, cc);
3593                 }
3594                 return new_node;
3595         }
3596 }
3597
3598 /**
3599  * Create a conversion from x87 state register to general purpose.
3600  */
3601 static ir_node *gen_x87_fp_to_gp(ir_node *node)
3602 {
3603         ir_node         *block      = be_transform_node(get_nodes_block(node));
3604         ir_node         *op         = get_Conv_op(node);
3605         ir_node         *new_op     = be_transform_node(op);
3606         ir_graph        *irg        = current_ir_graph;
3607         dbg_info        *dbgi       = get_irn_dbg_info(node);
3608         ir_mode         *mode       = get_irn_mode(node);
3609         ir_node         *frame      = get_irg_frame(irg);
3610         ir_node         *fist, *load, *mem;
3611
3612         fist = gen_vfist(dbgi, block, frame, noreg_GP, nomem, new_op);
3613         set_irn_pinned(fist, op_pin_state_floats);
3614         set_ia32_use_frame(fist);
3615         set_ia32_op_type(fist, ia32_AddrModeD);
3616
3617         assert((long)pn_ia32_fist_M == (long) pn_ia32_fisttp_M);
3618         mem = new_r_Proj(fist, mode_M, pn_ia32_fist_M);
3619
3620         assert(get_mode_size_bits(mode) <= 32);
3621         /* exception we can only store signed 32 bit integers, so for unsigned
3622            we store a 64bit (signed) integer and load the lower bits */
3623         if (get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
3624                 set_ia32_ls_mode(fist, mode_Ls);
3625         } else {
3626                 set_ia32_ls_mode(fist, mode_Is);
3627         }
3628         SET_IA32_ORIG_NODE(fist, node);
3629
3630         /* do a Load */
3631         load = new_bd_ia32_Load(dbgi, block, get_irg_frame(irg), noreg_GP, mem);
3632
3633         set_irn_pinned(load, op_pin_state_floats);
3634         set_ia32_use_frame(load);
3635         set_ia32_op_type(load, ia32_AddrModeS);
3636         set_ia32_ls_mode(load, mode_Is);
3637         if (get_ia32_ls_mode(fist) == mode_Ls) {
3638                 ia32_attr_t *attr = get_ia32_attr(load);
3639                 attr->data.need_64bit_stackent = 1;
3640         } else {
3641                 ia32_attr_t *attr = get_ia32_attr(load);
3642                 attr->data.need_32bit_stackent = 1;
3643         }
3644         SET_IA32_ORIG_NODE(load, node);
3645
3646         return new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
3647 }
3648
3649 /**
3650  * Creates a x87 Conv by placing a Store and a Load
3651  */
3652 static ir_node *gen_x87_conv(ir_mode *tgt_mode, ir_node *node)
3653 {
3654         ir_node  *block    = get_nodes_block(node);
3655         ir_graph *irg      = get_Block_irg(block);
3656         dbg_info *dbgi     = get_irn_dbg_info(node);
3657         ir_node  *frame    = get_irg_frame(irg);
3658         ir_node  *store_mem;
3659         ir_node  *store, *load;
3660         ir_node  *new_node;
3661
3662         store = new_bd_ia32_fst(dbgi, block, frame, noreg_GP, nomem, node, tgt_mode);
3663         set_ia32_use_frame(store);
3664         set_ia32_op_type(store, ia32_AddrModeD);
3665         SET_IA32_ORIG_NODE(store, node);
3666
3667         store_mem = new_r_Proj(store, mode_M, pn_ia32_fst_M);
3668
3669         load = new_bd_ia32_fld(dbgi, block, frame, noreg_GP, store_mem, tgt_mode);
3670         set_ia32_use_frame(load);
3671         set_ia32_op_type(load, ia32_AddrModeS);
3672         SET_IA32_ORIG_NODE(load, node);
3673
3674         new_node = new_r_Proj(load, ia32_mode_E, pn_ia32_fld_res);
3675         return new_node;
3676 }
3677
3678 static ir_node *create_Conv_I2I(dbg_info *dbgi, ir_node *block, ir_node *base,
3679                 ir_node *index, ir_node *mem, ir_node *val, ir_mode *mode)
3680 {
3681         ir_node *(*func)(dbg_info*, ir_node*, ir_node*, ir_node*, ir_node*, ir_node*, ir_mode*);
3682
3683         func = get_mode_size_bits(mode) == 8 ?
3684                 new_bd_ia32_Conv_I2I8Bit : new_bd_ia32_Conv_I2I;
3685         return func(dbgi, block, base, index, mem, val, mode);
3686 }
3687
3688 /**
3689  * Create a conversion from general purpose to x87 register
3690  */
3691 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode)
3692 {
3693         ir_node  *src_block = get_nodes_block(node);
3694         ir_node  *block     = be_transform_node(src_block);
3695         ir_graph *irg       = get_Block_irg(block);
3696         dbg_info *dbgi      = get_irn_dbg_info(node);
3697         ir_node  *op        = get_Conv_op(node);
3698         ir_node  *new_op    = NULL;
3699         ir_mode  *mode;
3700         ir_mode  *store_mode;
3701         ir_node  *fild;
3702         ir_node  *store;
3703         ir_node  *store_mem;
3704         ir_node  *new_node;
3705
3706         /* fild can use source AM if the operand is a signed 16bit or 32bit integer */
3707         if (possible_int_mode_for_fp(src_mode)) {
3708                 ia32_address_mode_t am;
3709
3710                 match_arguments(&am, src_block, NULL, op, NULL, match_am | match_try_am | match_16bit_am | match_upconv);
3711                 if (am.op_type == ia32_AddrModeS) {
3712                         ia32_address_t *addr = &am.addr;
3713
3714                         fild     = new_bd_ia32_fild(dbgi, block, addr->base, addr->index, addr->mem);
3715                         new_node = new_r_Proj(fild, mode_fp, pn_ia32_fild_res);
3716
3717                         set_am_attributes(fild, &am);
3718                         SET_IA32_ORIG_NODE(fild, node);
3719
3720                         fix_mem_proj(fild, &am);
3721
3722                         return new_node;
3723                 }
3724         }
3725         if (new_op == NULL) {
3726                 new_op = be_transform_node(op);
3727         }
3728
3729         mode = get_irn_mode(op);
3730
3731         /* first convert to 32 bit signed if necessary */
3732         if (get_mode_size_bits(src_mode) < 32) {
3733                 if (!be_upper_bits_clean(op, src_mode)) {
3734                         new_op = create_Conv_I2I(dbgi, block, noreg_GP, noreg_GP, nomem, new_op, src_mode);
3735                         SET_IA32_ORIG_NODE(new_op, node);
3736                 }
3737                 mode = mode_Is;
3738         }
3739
3740         assert(get_mode_size_bits(mode) == 32);
3741
3742         /* do a store */
3743         store = new_bd_ia32_Store(dbgi, block, get_irg_frame(irg), noreg_GP, nomem, new_op);
3744
3745         set_ia32_use_frame(store);
3746         set_ia32_op_type(store, ia32_AddrModeD);
3747         set_ia32_ls_mode(store, mode_Iu);
3748
3749         store_mem = new_r_Proj(store, mode_M, pn_ia32_Store_M);
3750
3751         /* exception for 32bit unsigned, do a 64bit spill+load */
3752         if (!mode_is_signed(mode)) {
3753                 ir_node *in[2];
3754                 /* store a zero */
3755                 ir_node *zero_const = ia32_create_Immediate(NULL, 0, 0);
3756
3757                 ir_node *zero_store = new_bd_ia32_Store(dbgi, block, get_irg_frame(irg),
3758                                                         noreg_GP, nomem, zero_const);
3759                 ir_node *zero_store_mem = new_r_Proj(zero_store, mode_M, pn_ia32_Store_M);
3760
3761                 set_ia32_use_frame(zero_store);
3762                 set_ia32_op_type(zero_store, ia32_AddrModeD);
3763                 add_ia32_am_offs_int(zero_store, 4);
3764                 set_ia32_ls_mode(zero_store, mode_Iu);
3765
3766                 in[0] = zero_store_mem;
3767                 in[1] = store_mem;
3768
3769                 store_mem  = new_rd_Sync(dbgi, block, 2, in);
3770                 store_mode = mode_Ls;
3771         } else {
3772                 store_mode = mode_Is;
3773         }
3774
3775         /* do a fild */
3776         fild = new_bd_ia32_fild(dbgi, block, get_irg_frame(irg), noreg_GP, store_mem);
3777
3778         set_ia32_use_frame(fild);
3779         set_ia32_op_type(fild, ia32_AddrModeS);
3780         set_ia32_ls_mode(fild, store_mode);
3781
3782         new_node = new_r_Proj(fild, mode_fp, pn_ia32_fild_res);
3783
3784         return new_node;
3785 }
3786
3787 /**
3788  * Create a conversion from one integer mode into another one
3789  */
3790 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
3791                                 dbg_info *dbgi, ir_node *block, ir_node *op,
3792                                 ir_node *node)
3793 {
3794         ir_node             *new_block = be_transform_node(block);
3795         ir_node             *new_node;
3796         ia32_address_mode_t  am;
3797         ia32_address_t      *addr = &am.addr;
3798
3799         (void) node;
3800         assert(get_mode_size_bits(src_mode) < get_mode_size_bits(tgt_mode));
3801
3802 #ifdef DEBUG_libfirm
3803         if (is_Const(op)) {
3804                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
3805                            op);
3806         }
3807 #endif
3808
3809         if (be_upper_bits_clean(op, src_mode)) {
3810                 return be_transform_node(op);
3811         }
3812
3813         match_arguments(&am, block, NULL, op, NULL,
3814                         match_am | match_8bit_am | match_16bit_am);
3815
3816         new_node = create_Conv_I2I(dbgi, new_block, addr->base, addr->index,
3817                                    addr->mem, am.new_op2, src_mode);
3818         set_am_attributes(new_node, &am);
3819         /* match_arguments assume that out-mode = in-mode, this isn't true here
3820          * so fix it */
3821         set_ia32_ls_mode(new_node, src_mode);
3822         SET_IA32_ORIG_NODE(new_node, node);
3823         new_node = fix_mem_proj(new_node, &am);
3824         return new_node;
3825 }
3826
3827 /**
3828  * Transforms a Conv node.
3829  *
3830  * @return The created ia32 Conv node
3831  */
3832 static ir_node *gen_Conv(ir_node *node)
3833 {
3834         ir_node  *block     = get_nodes_block(node);
3835         ir_node  *new_block = be_transform_node(block);
3836         ir_node  *op        = get_Conv_op(node);
3837         ir_node  *new_op    = NULL;
3838         dbg_info *dbgi      = get_irn_dbg_info(node);
3839         ir_mode  *src_mode  = get_irn_mode(op);
3840         ir_mode  *tgt_mode  = get_irn_mode(node);
3841         int       src_bits  = get_mode_size_bits(src_mode);
3842         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3843         ir_node  *res       = NULL;
3844
3845         assert(!mode_is_int(src_mode) || src_bits <= 32);
3846         assert(!mode_is_int(tgt_mode) || tgt_bits <= 32);
3847
3848         /* modeB -> X should already be lowered by the lower_mode_b pass */
3849         if (src_mode == mode_b) {
3850                 panic("ConvB not lowered %+F", node);
3851         }
3852
3853         if (src_mode == tgt_mode) {
3854                 /* this should be optimized already, but who knows... */
3855                 DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node);)
3856                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3857                 return be_transform_node(op);
3858         }
3859
3860         if (mode_is_float(src_mode)) {
3861                 new_op = be_transform_node(op);
3862                 /* we convert from float ... */
3863                 if (mode_is_float(tgt_mode)) {
3864                         /* ... to float */
3865                         if (ia32_cg_config.use_sse2) {
3866                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3867                                 res = new_bd_ia32_Conv_FP2FP(dbgi, new_block, noreg_GP, noreg_GP,
3868                                                              nomem, new_op);
3869                                 set_ia32_ls_mode(res, tgt_mode);
3870                         } else {
3871                                 if (src_bits < tgt_bits) {
3872                                         DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3873                                         return new_op;
3874                                 } else {
3875                                         res = gen_x87_conv(tgt_mode, new_op);
3876                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), node);
3877                                         return res;
3878                                 }
3879                         }
3880                 } else {
3881                         /* ... to int */
3882                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3883                         if (ia32_cg_config.use_sse2) {
3884                                 res = new_bd_ia32_Conv_FP2I(dbgi, new_block, noreg_GP, noreg_GP,
3885                                                             nomem, new_op);
3886                                 set_ia32_ls_mode(res, src_mode);
3887                         } else {
3888                                 return gen_x87_fp_to_gp(node);
3889                         }
3890                 }
3891         } else {
3892                 /* we convert from int ... */
3893                 if (mode_is_float(tgt_mode)) {
3894                         /* ... to float */
3895                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3896                         if (ia32_cg_config.use_sse2) {
3897                                 new_op = be_transform_node(op);
3898                                 res = new_bd_ia32_Conv_I2FP(dbgi, new_block, noreg_GP, noreg_GP,
3899                                                             nomem, new_op);
3900                                 set_ia32_ls_mode(res, tgt_mode);
3901                         } else {
3902                                 unsigned int_mantissa   = get_mode_size_bits(src_mode) - (mode_is_signed(src_mode) ? 1 : 0);
3903                                 unsigned float_mantissa = get_mode_mantissa_size(tgt_mode);
3904                                 res = gen_x87_gp_to_fp(node, src_mode);
3905
3906                                 /* we need a float-conv, if the int mode has more bits than the
3907                                  * float mantissa */
3908                                 if (float_mantissa < int_mantissa) {
3909                                         res = gen_x87_conv(tgt_mode, res);
3910                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), node);
3911                                 }
3912                                 return res;
3913                         }
3914                 } else if (tgt_mode == mode_b) {
3915                         /* mode_b lowering already took care that we only have 0/1 values */
3916                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3917                             src_mode, tgt_mode));
3918                         return be_transform_node(op);
3919                 } else {
3920                         /* to int */
3921                         if (src_bits >= tgt_bits) {
3922                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3923                                     src_mode, tgt_mode));
3924                                 return be_transform_node(op);
3925                         }
3926
3927                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3928                         return res;
3929                 }
3930         }
3931
3932         return res;
3933 }
3934
3935 static ir_node *create_immediate_or_transform(ir_node *node,
3936                                               char immediate_constraint_type)
3937 {
3938         ir_node *new_node = ia32_try_create_Immediate(node, immediate_constraint_type);
3939         if (new_node == NULL) {
3940                 new_node = be_transform_node(node);
3941         }
3942         return new_node;
3943 }
3944
3945 /**
3946  * Transforms a FrameAddr into an ia32 Add.
3947  */
3948 static ir_node *gen_be_FrameAddr(ir_node *node)
3949 {
3950         ir_node  *block  = be_transform_node(get_nodes_block(node));
3951         ir_node  *op     = be_get_FrameAddr_frame(node);
3952         ir_node  *new_op = be_transform_node(op);
3953         dbg_info *dbgi   = get_irn_dbg_info(node);
3954         ir_node  *new_node;
3955
3956         new_node = new_bd_ia32_Lea(dbgi, block, new_op, noreg_GP);
3957         set_ia32_frame_ent(new_node, arch_get_frame_entity(node));
3958         set_ia32_use_frame(new_node);
3959
3960         SET_IA32_ORIG_NODE(new_node, node);
3961
3962         return new_node;
3963 }
3964
3965 /**
3966  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3967  */
3968 static ir_node *gen_be_Return(ir_node *node)
3969 {
3970         ir_graph  *irg         = current_ir_graph;
3971         ir_node   *ret_val     = get_irn_n(node, n_be_Return_val);
3972         ir_node   *ret_mem     = get_irn_n(node, n_be_Return_mem);
3973         ir_node   *new_ret_val = be_transform_node(ret_val);
3974         ir_node   *new_ret_mem = be_transform_node(ret_mem);
3975         ir_entity *ent         = get_irg_entity(irg);
3976         ir_type   *tp          = get_entity_type(ent);
3977         dbg_info  *dbgi        = get_irn_dbg_info(node);
3978         ir_node   *block       = be_transform_node(get_nodes_block(node));
3979         ir_type   *res_type;
3980         ir_mode   *mode;
3981         ir_node   *frame;
3982         ir_node   *sse_store;
3983         ir_node   *store_mem;
3984         ir_node   *fld;
3985         ir_node   *mproj;
3986         int        i;
3987         int        arity;
3988         unsigned   pop;
3989         ir_node  **in;
3990         ir_node   *new_node;
3991
3992         assert(ret_val != NULL);
3993         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
3994                 return be_duplicate_node(node);
3995         }
3996
3997         res_type = get_method_res_type(tp, 0);
3998
3999         if (! is_Primitive_type(res_type)) {
4000                 return be_duplicate_node(node);
4001         }
4002
4003         mode = get_type_mode(res_type);
4004         if (! mode_is_float(mode)) {
4005                 return be_duplicate_node(node);
4006         }
4007
4008         assert(get_method_n_ress(tp) == 1);
4009
4010         frame = get_irg_frame(irg);
4011
4012         /* store xmm0 onto stack */
4013         sse_store = new_bd_ia32_xStoreSimple(dbgi, block, frame, noreg_GP,
4014                                              new_ret_mem, new_ret_val);
4015         set_ia32_ls_mode(sse_store, mode);
4016         set_ia32_op_type(sse_store, ia32_AddrModeD);
4017         set_ia32_use_frame(sse_store);
4018         store_mem = new_r_Proj(sse_store, mode_M, pn_ia32_xStoreSimple_M);
4019
4020         /* load into x87 register */
4021         fld = new_bd_ia32_fld(dbgi, block, frame, noreg_GP, store_mem, mode);
4022         set_ia32_op_type(fld, ia32_AddrModeS);
4023         set_ia32_use_frame(fld);
4024
4025         mproj = new_r_Proj(fld, mode_M, pn_ia32_fld_M);
4026         fld   = new_r_Proj(fld, mode_fp, pn_ia32_fld_res);
4027
4028         /* create a new return */
4029         arity = get_irn_arity(node);
4030         in    = ALLOCAN(ir_node*, arity);
4031         pop   = be_Return_get_pop(node);
4032         for (i = 0; i < arity; ++i) {
4033                 ir_node *op = get_irn_n(node, i);
4034                 if (op == ret_val) {
4035                         in[i] = fld;
4036                 } else if (op == ret_mem) {
4037                         in[i] = mproj;
4038                 } else {
4039                         in[i] = be_transform_node(op);
4040                 }
4041         }
4042         new_node = be_new_Return(dbgi, irg, block, arity, pop, arity, in);
4043         copy_node_attr(irg, node, new_node);
4044
4045         return new_node;
4046 }
4047
4048 /**
4049  * Transform a be_AddSP into an ia32_SubSP.
4050  */
4051 static ir_node *gen_be_AddSP(ir_node *node)
4052 {
4053         ir_node *sz = get_irn_n(node, n_be_AddSP_size);
4054         ir_node *sp = get_irn_n(node, n_be_AddSP_old_sp);
4055
4056         ir_node *new_node = gen_binop(node, sp, sz, new_bd_ia32_SubSP,
4057                                       match_am | match_immediate);
4058         assert(is_ia32_SubSP(new_node));
4059         arch_set_irn_register_out(new_node, pn_ia32_SubSP_stack,
4060                                   &ia32_registers[REG_ESP]);
4061         return new_node;
4062 }
4063
4064 /**
4065  * Transform a be_SubSP into an ia32_AddSP
4066  */
4067 static ir_node *gen_be_SubSP(ir_node *node)
4068 {
4069         ir_node *sz = get_irn_n(node, n_be_SubSP_size);
4070         ir_node *sp = get_irn_n(node, n_be_SubSP_old_sp);
4071
4072         ir_node *new_node = gen_binop(node, sp, sz, new_bd_ia32_AddSP,
4073                                       match_am | match_immediate);
4074         assert(is_ia32_AddSP(new_node));
4075         arch_set_irn_register_out(new_node, pn_ia32_AddSP_stack,
4076                                   &ia32_registers[REG_ESP]);
4077         return new_node;
4078 }
4079
4080 static ir_node *gen_Phi(ir_node *node)
4081 {
4082         ir_mode                   *mode = get_irn_mode(node);
4083         const arch_register_req_t *req;
4084         if (ia32_mode_needs_gp_reg(mode)) {
4085                 /* we shouldn't have any 64bit stuff around anymore */
4086                 assert(get_mode_size_bits(mode) <= 32);
4087                 /* all integer operations are on 32bit registers now */
4088                 mode = mode_Iu;
4089                 req  = ia32_reg_classes[CLASS_ia32_gp].class_req;
4090         } else if (mode_is_float(mode)) {
4091                 if (ia32_cg_config.use_sse2) {
4092                         mode = mode_xmm;
4093                         req  = ia32_reg_classes[CLASS_ia32_xmm].class_req;
4094                 } else {
4095                         mode = mode_fp;
4096                         req  = ia32_reg_classes[CLASS_ia32_fp].class_req;
4097                 }
4098         } else {
4099                 req = arch_no_register_req;
4100         }
4101
4102         return be_transform_phi(node, req);
4103 }
4104
4105 static ir_node *gen_Jmp(ir_node *node)
4106 {
4107         ir_node  *block     = get_nodes_block(node);
4108         ir_node  *new_block = be_transform_node(block);
4109         dbg_info *dbgi      = get_irn_dbg_info(node);
4110         ir_node  *new_node;
4111
4112         new_node = new_bd_ia32_Jmp(dbgi, new_block);
4113         SET_IA32_ORIG_NODE(new_node, node);
4114
4115         return new_node;
4116 }
4117
4118 /**
4119  * Transform IJmp
4120  */
4121 static ir_node *gen_IJmp(ir_node *node)
4122 {
4123         ir_node  *block     = get_nodes_block(node);
4124         ir_node  *new_block = be_transform_node(block);
4125         dbg_info *dbgi      = get_irn_dbg_info(node);
4126         ir_node  *op        = get_IJmp_target(node);
4127         ir_node  *new_node;
4128         ia32_address_mode_t  am;
4129         ia32_address_t      *addr = &am.addr;
4130
4131         assert(get_irn_mode(op) == mode_P);
4132
4133         match_arguments(&am, block, NULL, op, NULL,
4134                         match_am | match_immediate | match_upconv);
4135
4136         new_node = new_bd_ia32_IJmp(dbgi, new_block, addr->base, addr->index,
4137                                     addr->mem, am.new_op2);
4138         set_am_attributes(new_node, &am);
4139         SET_IA32_ORIG_NODE(new_node, node);
4140
4141         new_node = fix_mem_proj(new_node, &am);
4142
4143         return new_node;
4144 }
4145
4146 static ir_node *gen_ia32_l_Add(ir_node *node)
4147 {
4148         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
4149         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
4150         ir_node *lowered = gen_binop(node, left, right, new_bd_ia32_Add,
4151                         match_commutative | match_am | match_immediate |
4152                         match_mode_neutral);
4153
4154         if (is_Proj(lowered)) {
4155                 lowered = get_Proj_pred(lowered);
4156         } else {
4157                 assert(is_ia32_Add(lowered));
4158                 set_irn_mode(lowered, mode_T);
4159         }
4160
4161         return lowered;
4162 }
4163
4164 static ir_node *gen_ia32_l_Adc(ir_node *node)
4165 {
4166         return gen_binop_flags(node, new_bd_ia32_Adc,
4167                         match_commutative | match_am | match_immediate |
4168                         match_mode_neutral);
4169 }
4170
4171 /**
4172  * Transforms a l_MulS into a "real" MulS node.
4173  *
4174  * @return the created ia32 Mul node
4175  */
4176 static ir_node *gen_ia32_l_Mul(ir_node *node)
4177 {
4178         ir_node *left  = get_binop_left(node);
4179         ir_node *right = get_binop_right(node);
4180
4181         return gen_binop(node, left, right, new_bd_ia32_Mul,
4182                          match_commutative | match_am | match_mode_neutral);
4183 }
4184
4185 /**
4186  * Transforms a l_IMulS into a "real" IMul1OPS node.
4187  *
4188  * @return the created ia32 IMul1OP node
4189  */
4190 static ir_node *gen_ia32_l_IMul(ir_node *node)
4191 {
4192         ir_node  *left  = get_binop_left(node);
4193         ir_node  *right = get_binop_right(node);
4194
4195         return gen_binop(node, left, right, new_bd_ia32_IMul1OP,
4196                          match_commutative | match_am | match_mode_neutral);
4197 }
4198
4199 static ir_node *gen_ia32_l_Sub(ir_node *node)
4200 {
4201         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_minuend);
4202         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_subtrahend);
4203         ir_node *lowered = gen_binop(node, left, right, new_bd_ia32_Sub,
4204                         match_am | match_immediate | match_mode_neutral);
4205
4206         if (is_Proj(lowered)) {
4207                 lowered = get_Proj_pred(lowered);
4208         } else {
4209                 assert(is_ia32_Sub(lowered));
4210                 set_irn_mode(lowered, mode_T);
4211         }
4212
4213         return lowered;
4214 }
4215
4216 static ir_node *gen_ia32_l_Sbb(ir_node *node)
4217 {
4218         return gen_binop_flags(node, new_bd_ia32_Sbb,
4219                         match_am | match_immediate | match_mode_neutral);
4220 }
4221
4222 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node)
4223 {
4224         ir_node  *src_block    = get_nodes_block(node);
4225         ir_node  *block        = be_transform_node(src_block);
4226         ir_graph *irg          = current_ir_graph;
4227         dbg_info *dbgi         = get_irn_dbg_info(node);
4228         ir_node  *frame        = get_irg_frame(irg);
4229         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
4230         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
4231         ir_node  *new_val_low  = be_transform_node(val_low);
4232         ir_node  *new_val_high = be_transform_node(val_high);
4233         ir_node  *in[2];
4234         ir_node  *sync, *fild, *res;
4235         ir_node  *store_low;
4236         ir_node  *store_high;
4237         ir_node  *mem_low;
4238         ir_node  *mem_high;
4239
4240         if (ia32_cg_config.use_sse2) {
4241                 panic("not implemented for SSE2");
4242         }
4243
4244         /* do a store */
4245         store_low = new_bd_ia32_Store(dbgi, block, frame, noreg_GP, nomem,
4246                                       new_val_low);
4247         store_high = new_bd_ia32_Store(dbgi, block, frame, noreg_GP, nomem,
4248                                        new_val_high);
4249         SET_IA32_ORIG_NODE(store_low,  node);
4250         SET_IA32_ORIG_NODE(store_high, node);
4251
4252         mem_low  = new_r_Proj(store_low, mode_M, pn_ia32_Store_M);
4253         mem_high = new_r_Proj(store_high, mode_M, pn_ia32_Store_M);
4254
4255         set_ia32_use_frame(store_low);
4256         set_ia32_use_frame(store_high);
4257         set_ia32_op_type(store_low, ia32_AddrModeD);
4258         set_ia32_op_type(store_high, ia32_AddrModeD);
4259         set_ia32_ls_mode(store_low, mode_Iu);
4260         set_ia32_ls_mode(store_high, mode_Is);
4261         add_ia32_am_offs_int(store_high, 4);
4262
4263         in[0] = mem_low;
4264         in[1] = mem_high;
4265         sync  = new_rd_Sync(dbgi, block, 2, in);
4266
4267         /* do a fild */
4268         fild = new_bd_ia32_fild(dbgi, block, frame, noreg_GP, sync);
4269
4270         set_ia32_use_frame(fild);
4271         set_ia32_op_type(fild, ia32_AddrModeS);
4272         set_ia32_ls_mode(fild, mode_Ls);
4273
4274         SET_IA32_ORIG_NODE(fild, node);
4275
4276         res = new_r_Proj(fild, mode_fp, pn_ia32_fild_res);
4277
4278         if (! mode_is_signed(get_irn_mode(val_high))) {
4279                 ia32_address_mode_t  am;
4280
4281                 ir_node *count = ia32_create_Immediate(NULL, 0, 31);
4282                 ir_node *fadd;
4283
4284                 am.addr.base          = get_symconst_base();
4285                 am.addr.index         = new_bd_ia32_Shr(dbgi, block, new_val_high, count);
4286                 am.addr.mem           = nomem;
4287                 am.addr.offset        = 0;
4288                 am.addr.scale         = 2;
4289                 am.addr.symconst_ent  = ia32_gen_fp_known_const(ia32_ULLBIAS);
4290                 am.addr.tls_segment   = false;
4291                 am.addr.use_frame     = 0;
4292                 am.addr.frame_entity  = NULL;
4293                 am.addr.symconst_sign = 0;
4294                 am.ls_mode            = mode_F;
4295                 am.mem_proj           = nomem;
4296                 am.op_type            = ia32_AddrModeS;
4297                 am.new_op1            = res;
4298                 am.new_op2            = ia32_new_NoReg_fp(current_ir_graph);
4299                 am.pinned             = op_pin_state_floats;
4300                 am.commutative        = 1;
4301                 am.ins_permuted       = false;
4302
4303                 fadd  = new_bd_ia32_fadd(dbgi, block, am.addr.base, am.addr.index, am.addr.mem,
4304                         am.new_op1, am.new_op2, get_fpcw());
4305                 set_am_attributes(fadd, &am);
4306
4307                 set_irn_mode(fadd, mode_T);
4308                 res = new_rd_Proj(NULL, fadd, mode_fp, pn_ia32_res);
4309         }
4310         return res;
4311 }
4312
4313 static ir_node *gen_ia32_l_FloattoLL(ir_node *node)
4314 {
4315         ir_node  *src_block  = get_nodes_block(node);
4316         ir_node  *block      = be_transform_node(src_block);
4317         ir_graph *irg        = get_Block_irg(block);
4318         dbg_info *dbgi       = get_irn_dbg_info(node);
4319         ir_node  *frame      = get_irg_frame(irg);
4320         ir_node  *val        = get_irn_n(node, n_ia32_l_FloattoLL_val);
4321         ir_node  *new_val    = be_transform_node(val);
4322         ir_node  *fist;
4323
4324         fist = gen_vfist(dbgi, block, frame, noreg_GP, nomem, new_val);
4325         SET_IA32_ORIG_NODE(fist, node);
4326         set_ia32_use_frame(fist);
4327         set_ia32_op_type(fist, ia32_AddrModeD);
4328         set_ia32_ls_mode(fist, mode_Ls);
4329
4330         assert((long)pn_ia32_fist_M == (long) pn_ia32_fisttp_M);
4331         return new_r_Proj(fist, mode_M, pn_ia32_fist_M);
4332 }
4333
4334 static ir_node *gen_Proj_l_FloattoLL(ir_node *node)
4335 {
4336         ir_node  *block    = be_transform_node(get_nodes_block(node));
4337         ir_graph *irg      = get_Block_irg(block);
4338         ir_node  *pred     = get_Proj_pred(node);
4339         ir_node  *new_pred = be_transform_node(pred);
4340         ir_node  *frame    = get_irg_frame(irg);
4341         dbg_info *dbgi     = get_irn_dbg_info(node);
4342         long      pn       = get_Proj_proj(node);
4343         ir_node  *load;
4344         ir_node  *proj;
4345         ia32_attr_t *attr;
4346
4347         load = new_bd_ia32_Load(dbgi, block, frame, noreg_GP, new_pred);
4348         SET_IA32_ORIG_NODE(load, node);
4349         set_ia32_use_frame(load);
4350         set_ia32_op_type(load, ia32_AddrModeS);
4351         set_ia32_ls_mode(load, mode_Iu);
4352         /* we need a 64bit stackslot (fist stores 64bit) even though we only load
4353          * 32 bit from it with this particular load */
4354         attr = get_ia32_attr(load);
4355         attr->data.need_64bit_stackent = 1;
4356
4357         if (pn == pn_ia32_l_FloattoLL_res_high) {
4358                 add_ia32_am_offs_int(load, 4);
4359         } else {
4360                 assert(pn == pn_ia32_l_FloattoLL_res_low);
4361         }
4362
4363         proj = new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
4364
4365         return proj;
4366 }
4367
4368 /**
4369  * Transform the Projs of an AddSP.
4370  */
4371 static ir_node *gen_Proj_be_AddSP(ir_node *node)
4372 {
4373         ir_node  *pred     = get_Proj_pred(node);
4374         ir_node  *new_pred = be_transform_node(pred);
4375         dbg_info *dbgi     = get_irn_dbg_info(node);
4376         long     proj      = get_Proj_proj(node);
4377
4378         if (proj == pn_be_AddSP_sp) {
4379                 ir_node *res = new_rd_Proj(dbgi, new_pred, mode_Iu,
4380                                            pn_ia32_SubSP_stack);
4381                 arch_set_irn_register(res, &ia32_registers[REG_ESP]);
4382                 return res;
4383         } else if (proj == pn_be_AddSP_res) {
4384                 return new_rd_Proj(dbgi, new_pred, mode_Iu,
4385                                    pn_ia32_SubSP_addr);
4386         } else if (proj == pn_be_AddSP_M) {
4387                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_SubSP_M);
4388         }
4389
4390         panic("No idea how to transform proj->AddSP");
4391 }
4392
4393 /**
4394  * Transform the Projs of a SubSP.
4395  */
4396 static ir_node *gen_Proj_be_SubSP(ir_node *node)
4397 {
4398         ir_node  *pred     = get_Proj_pred(node);
4399         ir_node  *new_pred = be_transform_node(pred);
4400         dbg_info *dbgi     = get_irn_dbg_info(node);
4401         long     proj      = get_Proj_proj(node);
4402
4403         if (proj == pn_be_SubSP_sp) {
4404                 ir_node *res = new_rd_Proj(dbgi, new_pred, mode_Iu,
4405                                            pn_ia32_AddSP_stack);
4406                 arch_set_irn_register(res, &ia32_registers[REG_ESP]);
4407                 return res;
4408         } else if (proj == pn_be_SubSP_M) {
4409                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_AddSP_M);
4410         }
4411
4412         panic("No idea how to transform proj->SubSP");
4413 }
4414
4415 /**
4416  * Transform and renumber the Projs from a Load.
4417  */
4418 static ir_node *gen_Proj_Load(ir_node *node)
4419 {
4420         ir_node  *new_pred;
4421         ir_node  *pred = get_Proj_pred(node);
4422         dbg_info *dbgi = get_irn_dbg_info(node);
4423         long      proj = get_Proj_proj(node);
4424
4425         /* loads might be part of source address mode matches, so we don't
4426          * transform the ProjMs yet (with the exception of loads whose result is
4427          * not used)
4428          */
4429         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4430                 ir_node *res;
4431
4432                 /* this is needed, because sometimes we have loops that are only
4433                    reachable through the ProjM */
4434                 be_enqueue_preds(node);
4435                 /* do it in 2 steps, to silence firm verifier */
4436                 res = new_rd_Proj(dbgi, pred, mode_M, pn_Load_M);
4437                 set_Proj_proj(res, pn_ia32_mem);
4438                 return res;
4439         }
4440
4441         /* renumber the proj */
4442         new_pred = be_transform_node(pred);
4443         if (is_ia32_Load(new_pred)) {
4444                 switch ((pn_Load)proj) {
4445                 case pn_Load_res:
4446                         return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_Load_res);
4447                 case pn_Load_M:
4448                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Load_M);
4449                 case pn_Load_X_except:
4450                         /* This Load might raise an exception. Mark it. */
4451                         set_ia32_exc_label(new_pred, 1);
4452                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Load_X_except);
4453                 case pn_Load_X_regular:
4454                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Load_X_regular);
4455                 }
4456         } else if (is_ia32_Conv_I2I(new_pred) ||
4457                    is_ia32_Conv_I2I8Bit(new_pred)) {
4458                 set_irn_mode(new_pred, mode_T);
4459                 switch ((pn_Load)proj) {
4460                 case pn_Load_res:
4461                         return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_res);
4462                 case pn_Load_M:
4463                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_mem);
4464                 case pn_Load_X_except:
4465                         /* This Load might raise an exception. Mark it. */
4466                         set_ia32_exc_label(new_pred, 1);
4467                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Conv_I2I_X_except);
4468                 case pn_Load_X_regular:
4469                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Conv_I2I_X_regular);
4470                 }
4471         } else if (is_ia32_xLoad(new_pred)) {
4472                 switch ((pn_Load)proj) {
4473                 case pn_Load_res:
4474                         return new_rd_Proj(dbgi, new_pred, mode_xmm, pn_ia32_xLoad_res);
4475                 case pn_Load_M:
4476                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_xLoad_M);
4477                 case pn_Load_X_except:
4478                         /* This Load might raise an exception. Mark it. */
4479                         set_ia32_exc_label(new_pred, 1);
4480                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xLoad_X_except);
4481                 case pn_Load_X_regular:
4482                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xLoad_X_regular);
4483                 }
4484         } else if (is_ia32_fld(new_pred)) {
4485                 switch ((pn_Load)proj) {
4486                 case pn_Load_res:
4487                         return new_rd_Proj(dbgi, new_pred, mode_fp, pn_ia32_fld_res);
4488                 case pn_Load_M:
4489                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_fld_M);
4490                 case pn_Load_X_except:
4491                         /* This Load might raise an exception. Mark it. */
4492                         set_ia32_exc_label(new_pred, 1);
4493                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fld_X_except);
4494                 case pn_Load_X_regular:
4495                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fld_X_regular);
4496                 }
4497         } else {
4498                 /* can happen for ProJMs when source address mode happened for the
4499                    node */
4500
4501                 /* however it should not be the result proj, as that would mean the
4502                    load had multiple users and should not have been used for
4503                    SourceAM */
4504                 if (proj != pn_Load_M) {
4505                         panic("internal error: transformed node not a Load");
4506                 }
4507                 return new_rd_Proj(dbgi, new_pred, mode_M, 1);
4508         }
4509
4510         panic("No idea how to transform Proj(Load) %+F", node);
4511 }
4512
4513 static ir_node *gen_Proj_Store(ir_node *node)
4514 {
4515         ir_node  *pred     = get_Proj_pred(node);
4516         ir_node  *new_pred = be_transform_node(pred);
4517         dbg_info *dbgi     = get_irn_dbg_info(node);
4518         long      pn       = get_Proj_proj(node);
4519
4520         if (is_ia32_Store(new_pred) || is_ia32_Store8Bit(new_pred)) {
4521                 switch ((pn_Store)pn) {
4522                 case pn_Store_M:
4523                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Store_M);
4524                 case pn_Store_X_except:
4525                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Store_X_except);
4526                 case pn_Store_X_regular:
4527                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Store_X_regular);
4528                 }
4529         } else if (is_ia32_fist(new_pred)) {
4530                 switch ((pn_Store)pn) {
4531                 case pn_Store_M:
4532                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_fist_M);
4533                 case pn_Store_X_except:
4534                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fist_X_except);
4535                 case pn_Store_X_regular:
4536                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fist_X_regular);
4537                 }
4538         } else if (is_ia32_fisttp(new_pred)) {
4539                 switch ((pn_Store)pn) {
4540                 case pn_Store_M:
4541                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_fisttp_M);
4542                 case pn_Store_X_except:
4543                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fisttp_X_except);
4544                 case pn_Store_X_regular:
4545                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fisttp_X_regular);
4546                 }
4547         } else if (is_ia32_fst(new_pred)) {
4548                 switch ((pn_Store)pn) {
4549                 case pn_Store_M:
4550                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_fst_M);
4551                 case pn_Store_X_except:
4552                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fst_X_except);
4553                 case pn_Store_X_regular:
4554                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_fst_X_regular);
4555                 }
4556         } else if (is_ia32_xStore(new_pred)) {
4557                 switch ((pn_Store)pn) {
4558                 case pn_Store_M:
4559                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_xStore_M);
4560                 case pn_Store_X_except:
4561                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xStore_X_except);
4562                 case pn_Store_X_regular:
4563                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xStore_X_regular);
4564                 }
4565         } else if (is_Sync(new_pred)) {
4566                 /* hack for the case that gen_float_const_Store produced a Sync */
4567                 if (pn == pn_Store_M) {
4568                         return new_pred;
4569                 }
4570                 panic("exception control flow not implemented yet");
4571         } else if (get_ia32_op_type(new_pred) == ia32_AddrModeD) {
4572                 /* destination address mode */
4573                 if (pn == pn_Store_M) {
4574                         return new_pred;
4575                 }
4576                 panic("exception control flow for destination AM not implemented yet");
4577         }
4578
4579         panic("No idea how to transform Proj(Store) %+F", node);
4580 }
4581
4582 /**
4583  * Transform and renumber the Projs from a Div or Mod instruction.
4584  */
4585 static ir_node *gen_Proj_Div(ir_node *node)
4586 {
4587         ir_node  *pred     = get_Proj_pred(node);
4588         ir_node  *new_pred = be_transform_node(pred);
4589         dbg_info *dbgi     = get_irn_dbg_info(node);
4590         long      proj     = get_Proj_proj(node);
4591
4592         assert((long)pn_ia32_Div_M == (long)pn_ia32_IDiv_M);
4593         assert((long)pn_ia32_Div_div_res == (long)pn_ia32_IDiv_div_res);
4594
4595         switch ((pn_Div)proj) {
4596         case pn_Div_M:
4597                 if (is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred)) {
4598                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Div_M);
4599                 } else if (is_ia32_xDiv(new_pred)) {
4600                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_xDiv_M);
4601                 } else if (is_ia32_fdiv(new_pred)) {
4602                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_fdiv_M);
4603                 } else {
4604                         panic("Div transformed to unexpected thing %+F", new_pred);
4605                 }
4606         case pn_Div_res:
4607                 if (is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred)) {
4608                         return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_Div_div_res);
4609                 } else if (is_ia32_xDiv(new_pred)) {
4610                         return new_rd_Proj(dbgi, new_pred, mode_xmm, pn_ia32_xDiv_res);
4611                 } else if (is_ia32_fdiv(new_pred)) {
4612                         return new_rd_Proj(dbgi, new_pred, mode_fp, pn_ia32_fdiv_res);
4613                 } else {
4614                         panic("Div transformed to unexpected thing %+F", new_pred);
4615                 }
4616         case pn_Div_X_except:
4617                 set_ia32_exc_label(new_pred, 1);
4618                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_except);
4619         case pn_Div_X_regular:
4620                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_regular);
4621         }
4622
4623         panic("No idea how to transform proj->Div");
4624 }
4625
4626 /**
4627  * Transform and renumber the Projs from a Div or Mod instruction.
4628  */
4629 static ir_node *gen_Proj_Mod(ir_node *node)
4630 {
4631         ir_node  *pred     = get_Proj_pred(node);
4632         ir_node  *new_pred = be_transform_node(pred);
4633         dbg_info *dbgi     = get_irn_dbg_info(node);
4634         long     proj      = get_Proj_proj(node);
4635
4636         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4637         assert((long)pn_ia32_Div_M == (long)pn_ia32_IDiv_M);
4638         assert((long)pn_ia32_Div_mod_res == (long)pn_ia32_IDiv_mod_res);
4639
4640         switch ((pn_Mod)proj) {
4641         case pn_Mod_M:
4642                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Div_M);
4643         case pn_Mod_res:
4644                 return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4645         case pn_Mod_X_except:
4646                 set_ia32_exc_label(new_pred, 1);
4647                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_except);
4648         case pn_Mod_X_regular:
4649                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_regular);
4650         }
4651         panic("No idea how to transform proj->Mod");
4652 }
4653
4654 /**
4655  * Transform and renumber the Projs from a CopyB.
4656  */
4657 static ir_node *gen_Proj_CopyB(ir_node *node)
4658 {
4659         ir_node  *pred     = get_Proj_pred(node);
4660         ir_node  *new_pred = be_transform_node(pred);
4661         dbg_info *dbgi     = get_irn_dbg_info(node);
4662         long     proj      = get_Proj_proj(node);
4663
4664         switch ((pn_CopyB)proj) {
4665         case pn_CopyB_M:
4666                 if (is_ia32_CopyB_i(new_pred)) {
4667                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_CopyB_i_M);
4668                 } else if (is_ia32_CopyB(new_pred)) {
4669                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_CopyB_M);
4670                 }
4671                 break;
4672         case pn_CopyB_X_regular:
4673                 if (is_ia32_CopyB_i(new_pred)) {
4674                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_i_X_regular);
4675                 } else if (is_ia32_CopyB(new_pred)) {
4676                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_X_regular);
4677                 }
4678                 break;
4679         case pn_CopyB_X_except:
4680                 if (is_ia32_CopyB_i(new_pred)) {
4681                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_i_X_except);
4682                 } else if (is_ia32_CopyB(new_pred)) {
4683                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_X_except);
4684                 }
4685                 break;
4686         }
4687
4688         panic("No idea how to transform proj->CopyB");
4689 }
4690
4691 static ir_node *gen_be_Call(ir_node *node)
4692 {
4693         dbg_info       *const dbgi      = get_irn_dbg_info(node);
4694         ir_node        *const src_block = get_nodes_block(node);
4695         ir_node        *const block     = be_transform_node(src_block);
4696         ir_node        *const src_mem   = get_irn_n(node, n_be_Call_mem);
4697         ir_node        *const src_sp    = get_irn_n(node, n_be_Call_sp);
4698         ir_node        *const sp        = be_transform_node(src_sp);
4699         ir_node        *const src_ptr   = get_irn_n(node, n_be_Call_ptr);
4700         ia32_address_mode_t   am;
4701         ia32_address_t *const addr      = &am.addr;
4702         ir_node        *      mem;
4703         ir_node        *      call;
4704         int                   i;
4705         ir_node        *      fpcw;
4706         ir_node        *      eax       = noreg_GP;
4707         ir_node        *      ecx       = noreg_GP;
4708         ir_node        *      edx       = noreg_GP;
4709         unsigned        const pop       = be_Call_get_pop(node);
4710         ir_type        *const call_tp   = be_Call_get_type(node);
4711         int                   old_no_pic_adjust;
4712         int                   throws_exception = ir_throws_exception(node);
4713
4714         /* Run the x87 simulator if the call returns a float value */
4715         if (get_method_n_ress(call_tp) > 0) {
4716                 ir_type *const res_type = get_method_res_type(call_tp, 0);
4717                 ir_mode *const res_mode = get_type_mode(res_type);
4718
4719                 if (res_mode != NULL && mode_is_float(res_mode)) {
4720                         ir_graph        *irg      = current_ir_graph;
4721                         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
4722                         irg_data->do_x87_sim = 1;
4723                 }
4724         }
4725
4726         /* We do not want be_Call direct calls */
4727         assert(be_Call_get_entity(node) == NULL);
4728
4729         /* special case for PIC trampoline calls */
4730         old_no_pic_adjust  = ia32_no_pic_adjust;
4731         ia32_no_pic_adjust = be_options.pic;
4732
4733         match_arguments(&am, src_block, NULL, src_ptr, src_mem,
4734                         match_am | match_immediate | match_upconv);
4735
4736         ia32_no_pic_adjust = old_no_pic_adjust;
4737
4738         i    = get_irn_arity(node) - 1;
4739         fpcw = be_transform_node(get_irn_n(node, i--));
4740         for (; i >= n_be_Call_first_arg; --i) {
4741                 arch_register_req_t const *const req
4742                         = arch_get_irn_register_req_in(node, i);
4743                 ir_node *const reg_parm = be_transform_node(get_irn_n(node, i));
4744
4745                 assert(req->type == arch_register_req_type_limited);
4746                 assert(req->cls == &ia32_reg_classes[CLASS_ia32_gp]);
4747
4748                 switch (*req->limited) {
4749                         case 1 << REG_GP_EAX: assert(eax == noreg_GP); eax = reg_parm; break;
4750                         case 1 << REG_GP_ECX: assert(ecx == noreg_GP); ecx = reg_parm; break;
4751                         case 1 << REG_GP_EDX: assert(edx == noreg_GP); edx = reg_parm; break;
4752                         default: panic("Invalid GP register for register parameter");
4753                 }
4754         }
4755
4756         mem  = transform_AM_mem(block, src_ptr, src_mem, addr->mem);
4757         call = new_bd_ia32_Call(dbgi, block, addr->base, addr->index, mem,
4758                                 am.new_op2, sp, fpcw, eax, ecx, edx, pop, call_tp);
4759         ir_set_throws_exception(call, throws_exception);
4760         set_am_attributes(call, &am);
4761         call = fix_mem_proj(call, &am);
4762
4763         if (get_irn_pinned(node) == op_pin_state_pinned)
4764                 set_irn_pinned(call, op_pin_state_pinned);
4765
4766         SET_IA32_ORIG_NODE(call, node);
4767
4768         if (ia32_cg_config.use_sse2) {
4769                 /* remember this call for post-processing */
4770                 ARR_APP1(ir_node *, call_list, call);
4771                 ARR_APP1(ir_type *, call_types, be_Call_get_type(node));
4772         }
4773
4774         return call;
4775 }
4776
4777 /**
4778  * Transform Builtin trap
4779  */
4780 static ir_node *gen_trap(ir_node *node)
4781 {
4782         dbg_info *dbgi  = get_irn_dbg_info(node);
4783         ir_node *block  = be_transform_node(get_nodes_block(node));
4784         ir_node *mem    = be_transform_node(get_Builtin_mem(node));
4785
4786         return new_bd_ia32_UD2(dbgi, block, mem);
4787 }
4788
4789 /**
4790  * Transform Builtin debugbreak
4791  */
4792 static ir_node *gen_debugbreak(ir_node *node)
4793 {
4794         dbg_info *dbgi  = get_irn_dbg_info(node);
4795         ir_node *block  = be_transform_node(get_nodes_block(node));
4796         ir_node *mem    = be_transform_node(get_Builtin_mem(node));
4797
4798         return new_bd_ia32_Breakpoint(dbgi, block, mem);
4799 }
4800
4801 /**
4802  * Transform Builtin return_address
4803  */
4804 static ir_node *gen_return_address(ir_node *node)
4805 {
4806         ir_node   *param    = get_Builtin_param(node, 0);
4807         ir_node   *frame    = get_Builtin_param(node, 1);
4808         dbg_info  *dbgi     = get_irn_dbg_info(node);
4809         ir_tarval *tv       = get_Const_tarval(param);
4810         ir_graph  *irg      = get_irn_irg(node);
4811         unsigned long value = get_tarval_long(tv);
4812
4813         ir_node *block  = be_transform_node(get_nodes_block(node));
4814         ir_node *ptr    = be_transform_node(frame);
4815         ir_node *load;
4816
4817         if (value > 0) {
4818                 ir_node *cnt = new_bd_ia32_ProduceVal(dbgi, block);
4819                 ir_node *res = new_bd_ia32_ProduceVal(dbgi, block);
4820                 ptr = new_bd_ia32_ClimbFrame(dbgi, block, ptr, cnt, res, value);
4821         }
4822
4823         /* load the return address from this frame */
4824         load = new_bd_ia32_Load(dbgi, block, ptr, noreg_GP, nomem);
4825
4826         set_irn_pinned(load, get_irn_pinned(node));
4827         set_ia32_op_type(load, ia32_AddrModeS);
4828         set_ia32_ls_mode(load, mode_Iu);
4829
4830         set_ia32_am_offs_int(load, 0);
4831         set_ia32_use_frame(load);
4832         set_ia32_frame_ent(load, ia32_get_return_address_entity(irg));
4833
4834         if (get_irn_pinned(node) == op_pin_state_floats) {
4835                 assert((int)pn_ia32_xLoad_res == (int)pn_ia32_fld_res
4836                                 && (int)pn_ia32_fld_res == (int)pn_ia32_Load_res
4837                                 && (int)pn_ia32_Load_res == (int)pn_ia32_res);
4838                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
4839         }
4840
4841         SET_IA32_ORIG_NODE(load, node);
4842         return new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
4843 }
4844
4845 /**
4846  * Transform Builtin frame_address
4847  */
4848 static ir_node *gen_frame_address(ir_node *node)
4849 {
4850         ir_node   *param    = get_Builtin_param(node, 0);
4851         ir_node   *frame    = get_Builtin_param(node, 1);
4852         dbg_info  *dbgi     = get_irn_dbg_info(node);
4853         ir_tarval *tv       = get_Const_tarval(param);
4854         ir_graph  *irg      = get_irn_irg(node);
4855         unsigned long value = get_tarval_long(tv);
4856
4857         ir_node *block  = be_transform_node(get_nodes_block(node));
4858         ir_node *ptr    = be_transform_node(frame);
4859         ir_node *load;
4860         ir_entity *ent;
4861
4862         if (value > 0) {
4863                 ir_node *cnt = new_bd_ia32_ProduceVal(dbgi, block);
4864                 ir_node *res = new_bd_ia32_ProduceVal(dbgi, block);
4865                 ptr = new_bd_ia32_ClimbFrame(dbgi, block, ptr, cnt, res, value);
4866         }
4867
4868         /* load the frame address from this frame */
4869         load = new_bd_ia32_Load(dbgi, block, ptr, noreg_GP, nomem);
4870
4871         set_irn_pinned(load, get_irn_pinned(node));
4872         set_ia32_op_type(load, ia32_AddrModeS);
4873         set_ia32_ls_mode(load, mode_Iu);
4874
4875         ent = ia32_get_frame_address_entity(irg);
4876         if (ent != NULL) {
4877                 set_ia32_am_offs_int(load, 0);
4878                 set_ia32_use_frame(load);
4879                 set_ia32_frame_ent(load, ent);
4880         } else {
4881                 /* will fail anyway, but gcc does this: */
4882                 set_ia32_am_offs_int(load, 0);
4883         }
4884
4885         if (get_irn_pinned(node) == op_pin_state_floats) {
4886                 assert((int)pn_ia32_xLoad_res == (int)pn_ia32_fld_res
4887                                 && (int)pn_ia32_fld_res == (int)pn_ia32_Load_res
4888                                 && (int)pn_ia32_Load_res == (int)pn_ia32_res);
4889                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
4890         }
4891
4892         SET_IA32_ORIG_NODE(load, node);
4893         return new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
4894 }
4895
4896 /**
4897  * Transform Builtin frame_address
4898  */
4899 static ir_node *gen_prefetch(ir_node *node)
4900 {
4901         dbg_info       *dbgi;
4902         ir_node        *ptr, *block, *mem, *base, *idx;
4903         ir_node        *param,  *new_node;
4904         long           rw, locality;
4905         ir_tarval      *tv;
4906         ia32_address_t addr;
4907
4908         if (!ia32_cg_config.use_sse_prefetch && !ia32_cg_config.use_3dnow_prefetch) {
4909                 /* no prefetch at all, route memory */
4910                 return be_transform_node(get_Builtin_mem(node));
4911         }
4912
4913         param = get_Builtin_param(node, 1);
4914         tv    = get_Const_tarval(param);
4915         rw    = get_tarval_long(tv);
4916
4917         /* construct load address */
4918         memset(&addr, 0, sizeof(addr));
4919         ptr = get_Builtin_param(node, 0);
4920         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
4921         base = addr.base;
4922         idx  = addr.index;
4923
4924         if (base == NULL) {
4925                 base = noreg_GP;
4926         } else {
4927                 base = be_transform_node(base);
4928         }
4929
4930         if (idx == NULL) {
4931                 idx = noreg_GP;
4932         } else {
4933                 idx = be_transform_node(idx);
4934         }
4935
4936         dbgi     = get_irn_dbg_info(node);
4937         block    = be_transform_node(get_nodes_block(node));
4938         mem      = be_transform_node(get_Builtin_mem(node));
4939
4940         if (rw == 1 && ia32_cg_config.use_3dnow_prefetch) {
4941                 /* we have 3DNow!, this was already checked above */
4942                 new_node = new_bd_ia32_PrefetchW(dbgi, block, base, idx, mem);
4943         } else if (ia32_cg_config.use_sse_prefetch) {
4944                 /* note: rw == 1 is IGNORED in that case */
4945                 param    = get_Builtin_param(node, 2);
4946                 tv       = get_Const_tarval(param);
4947                 locality = get_tarval_long(tv);
4948
4949                 /* SSE style prefetch */
4950                 switch (locality) {
4951                 case 0:
4952                         new_node = new_bd_ia32_PrefetchNTA(dbgi, block, base, idx, mem);
4953                         break;
4954                 case 1:
4955                         new_node = new_bd_ia32_Prefetch2(dbgi, block, base, idx, mem);
4956                         break;
4957                 case 2:
4958                         new_node = new_bd_ia32_Prefetch1(dbgi, block, base, idx, mem);
4959                         break;
4960                 default:
4961                         new_node = new_bd_ia32_Prefetch0(dbgi, block, base, idx, mem);
4962                         break;
4963                 }
4964         } else {
4965                 assert(ia32_cg_config.use_3dnow_prefetch);
4966                 /* 3DNow! style prefetch */
4967                 new_node = new_bd_ia32_Prefetch(dbgi, block, base, idx, mem);
4968         }
4969
4970         set_irn_pinned(new_node, get_irn_pinned(node));
4971         set_ia32_op_type(new_node, ia32_AddrModeS);
4972         set_ia32_ls_mode(new_node, mode_Bu);
4973         set_address(new_node, &addr);
4974
4975         SET_IA32_ORIG_NODE(new_node, node);
4976
4977         return new_r_Proj(new_node, mode_M, pn_ia32_Prefetch_M);
4978 }
4979
4980 /**
4981  * Transform bsf like node
4982  */
4983 static ir_node *gen_unop_AM(ir_node *node, construct_binop_dest_func *func)
4984 {
4985         ir_node *param     = get_Builtin_param(node, 0);
4986         dbg_info *dbgi     = get_irn_dbg_info(node);
4987
4988         ir_node *block     = get_nodes_block(node);
4989         ir_node *new_block = be_transform_node(block);
4990
4991         ia32_address_mode_t  am;
4992         ia32_address_t      *addr = &am.addr;
4993         ir_node             *cnt;
4994
4995         match_arguments(&am, block, NULL, param, NULL, match_am);
4996
4997         cnt = func(dbgi, new_block, addr->base, addr->index, addr->mem, am.new_op2);
4998         set_am_attributes(cnt, &am);
4999         set_ia32_ls_mode(cnt, get_irn_mode(param));
5000
5001         SET_IA32_ORIG_NODE(cnt, node);
5002         return fix_mem_proj(cnt, &am);
5003 }
5004
5005 /**
5006  * Transform builtin ffs.
5007  */
5008 static ir_node *gen_ffs(ir_node *node)
5009 {
5010         ir_node  *bsf   = gen_unop_AM(node, new_bd_ia32_Bsf);
5011         ir_node  *real  = skip_Proj(bsf);
5012         dbg_info *dbgi  = get_irn_dbg_info(real);
5013         ir_node  *block = get_nodes_block(real);
5014         ir_node  *flag, *set, *conv, *neg, *orn, *add;
5015
5016         /* bsf x */
5017         if (get_irn_mode(real) != mode_T) {
5018                 set_irn_mode(real, mode_T);
5019                 bsf = new_r_Proj(real, mode_Iu, pn_ia32_res);
5020         }
5021
5022         flag = new_r_Proj(real, mode_b, pn_ia32_flags);
5023
5024         /* sete */
5025         set = new_bd_ia32_Setcc(dbgi, block, flag, ia32_cc_equal);
5026         SET_IA32_ORIG_NODE(set, node);
5027
5028         /* conv to 32bit */
5029         conv = new_bd_ia32_Conv_I2I8Bit(dbgi, block, noreg_GP, noreg_GP, nomem, set, mode_Bu);
5030         SET_IA32_ORIG_NODE(conv, node);
5031
5032         /* neg */
5033         neg = new_bd_ia32_Neg(dbgi, block, conv);
5034
5035         /* or */
5036         orn = new_bd_ia32_Or(dbgi, block, noreg_GP, noreg_GP, nomem, bsf, neg);
5037         set_ia32_ls_mode(orn, mode_Iu);
5038         set_ia32_commutative(orn);
5039
5040         /* add 1 */
5041         add = new_bd_ia32_Lea(dbgi, block, orn, noreg_GP);
5042         add_ia32_am_offs_int(add, 1);
5043         return add;
5044 }
5045
5046 /**
5047  * Transform builtin clz.
5048  */
5049 static ir_node *gen_clz(ir_node *node)
5050 {
5051         ir_node  *bsr   = gen_unop_AM(node, new_bd_ia32_Bsr);
5052         ir_node  *real  = skip_Proj(bsr);
5053         dbg_info *dbgi  = get_irn_dbg_info(real);
5054         ir_node  *block = get_nodes_block(real);
5055         ir_node  *imm   = ia32_create_Immediate(NULL, 0, 31);
5056
5057         return new_bd_ia32_Xor(dbgi, block, noreg_GP, noreg_GP, nomem, bsr, imm);
5058 }
5059
5060 /**
5061  * Transform builtin ctz.
5062  */
5063 static ir_node *gen_ctz(ir_node *node)
5064 {
5065         return gen_unop_AM(node, new_bd_ia32_Bsf);
5066 }
5067
5068 /**
5069  * Transform builtin parity.
5070  */
5071 static ir_node *gen_parity(ir_node *node)
5072 {
5073         dbg_info *dbgi      = get_irn_dbg_info(node);
5074         ir_node  *block     = get_nodes_block(node);
5075         ir_node  *new_block = be_transform_node(block);
5076         ir_node  *param     = get_Builtin_param(node, 0);
5077         ir_node  *new_param = be_transform_node(param);
5078         ir_node  *new_node;
5079
5080         /* the x86 parity bit is stupid: it only looks at the lowest byte,
5081          * so we have to do complicated xoring first.
5082          * (we should also better lower this before the backend so we still have a
5083          * chance for CSE, constant folding and other goodies for some of these
5084          * operations)
5085          */
5086         ir_node *count = ia32_create_Immediate(NULL, 0, 16);
5087         ir_node *shr   = new_bd_ia32_Shr(dbgi, new_block, new_param, count);
5088         ir_node *xorn  = new_bd_ia32_Xor(dbgi, new_block, noreg_GP, noreg_GP, nomem,
5089                                          shr, new_param);
5090         ir_node *xor2  = new_bd_ia32_XorHighLow(dbgi, new_block, xorn);
5091         ir_node *flags;
5092
5093         set_ia32_ls_mode(xorn, mode_Iu);
5094         set_ia32_commutative(xorn);
5095
5096         set_irn_mode(xor2, mode_T);
5097         flags = new_r_Proj(xor2, mode_Iu, pn_ia32_XorHighLow_flags);
5098
5099         /* setp */
5100         new_node = new_bd_ia32_Setcc(dbgi, new_block, flags, ia32_cc_not_parity);
5101         SET_IA32_ORIG_NODE(new_node, node);
5102
5103         /* conv to 32bit */
5104         new_node = new_bd_ia32_Conv_I2I8Bit(dbgi, new_block, noreg_GP, noreg_GP,
5105                                             nomem, new_node, mode_Bu);
5106         SET_IA32_ORIG_NODE(new_node, node);
5107         return new_node;
5108 }
5109
5110 /**
5111  * Transform builtin popcount
5112  */
5113 static ir_node *gen_popcount(ir_node *node)
5114 {
5115         ir_node *param     = get_Builtin_param(node, 0);
5116         dbg_info *dbgi     = get_irn_dbg_info(node);
5117
5118         ir_node *block     = get_nodes_block(node);
5119         ir_node *new_block = be_transform_node(block);
5120
5121         ir_node *new_param;
5122         ir_node *imm, *simm, *m1, *s1, *s2, *s3, *s4, *s5, *m2, *m3, *m4, *m5, *m6, *m7, *m8, *m9, *m10, *m11, *m12, *m13;
5123
5124         /* check for SSE4.2 or SSE4a and use the popcnt instruction */
5125         if (ia32_cg_config.use_popcnt) {
5126                 ia32_address_mode_t am;
5127                 ia32_address_t      *addr = &am.addr;
5128                 ir_node             *cnt;
5129
5130                 match_arguments(&am, block, NULL, param, NULL, match_am | match_16bit_am | match_upconv);
5131
5132                 cnt = new_bd_ia32_Popcnt(dbgi, new_block, addr->base, addr->index, addr->mem, am.new_op2);
5133                 set_am_attributes(cnt, &am);
5134                 set_ia32_ls_mode(cnt, get_irn_mode(param));
5135
5136                 SET_IA32_ORIG_NODE(cnt, node);
5137                 return fix_mem_proj(cnt, &am);
5138         }
5139
5140         new_param = be_transform_node(param);
5141
5142         /* do the standard popcount algo */
5143         /* TODO: This is stupid, we should transform this before the backend,
5144          * to get CSE, localopts, etc. for the operations
5145          * TODO: This is also not the optimal algorithm (it is just the starting
5146          * example in hackers delight, they optimize it more on the following page)
5147          * But I'm too lazy to fix this now, as the code should get lowered before
5148          * the backend anyway.
5149          */
5150
5151         /* m1 = x & 0x55555555 */
5152         imm = ia32_create_Immediate(NULL, 0, 0x55555555);
5153         m1 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, new_param, imm);
5154
5155         /* s1 = x >> 1 */
5156         simm = ia32_create_Immediate(NULL, 0, 1);
5157         s1 = new_bd_ia32_Shr(dbgi, new_block, new_param, simm);
5158
5159         /* m2 = s1 & 0x55555555 */
5160         m2 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s1, imm);
5161
5162         /* m3 = m1 + m2 */
5163         m3 = new_bd_ia32_Lea(dbgi, new_block, m2, m1);
5164
5165         /* m4 = m3 & 0x33333333 */
5166         imm = ia32_create_Immediate(NULL, 0, 0x33333333);
5167         m4 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m3, imm);
5168
5169         /* s2 = m3 >> 2 */
5170         simm = ia32_create_Immediate(NULL, 0, 2);
5171         s2 = new_bd_ia32_Shr(dbgi, new_block, m3, simm);
5172
5173         /* m5 = s2 & 0x33333333 */
5174         m5 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s2, imm);
5175
5176         /* m6 = m4 + m5 */
5177         m6 = new_bd_ia32_Lea(dbgi, new_block, m4, m5);
5178
5179         /* m7 = m6 & 0x0F0F0F0F */
5180         imm = ia32_create_Immediate(NULL, 0, 0x0F0F0F0F);
5181         m7 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m6, imm);
5182
5183         /* s3 = m6 >> 4 */
5184         simm = ia32_create_Immediate(NULL, 0, 4);
5185         s3 = new_bd_ia32_Shr(dbgi, new_block, m6, simm);
5186
5187         /* m8 = s3 & 0x0F0F0F0F */
5188         m8 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s3, imm);
5189
5190         /* m9 = m7 + m8 */
5191         m9 = new_bd_ia32_Lea(dbgi, new_block, m7, m8);
5192
5193         /* m10 = m9 & 0x00FF00FF */
5194         imm = ia32_create_Immediate(NULL, 0, 0x00FF00FF);
5195         m10 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m9, imm);
5196
5197         /* s4 = m9 >> 8 */
5198         simm = ia32_create_Immediate(NULL, 0, 8);
5199         s4 = new_bd_ia32_Shr(dbgi, new_block, m9, simm);
5200
5201         /* m11 = s4 & 0x00FF00FF */
5202         m11 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s4, imm);
5203
5204         /* m12 = m10 + m11 */
5205         m12 = new_bd_ia32_Lea(dbgi, new_block, m10, m11);
5206
5207         /* m13 = m12 & 0x0000FFFF */
5208         imm = ia32_create_Immediate(NULL, 0, 0x0000FFFF);
5209         m13 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m12, imm);
5210
5211         /* s5 = m12 >> 16 */
5212         simm = ia32_create_Immediate(NULL, 0, 16);
5213         s5 = new_bd_ia32_Shr(dbgi, new_block, m12, simm);
5214
5215         /* res = m13 + s5 */
5216         return new_bd_ia32_Lea(dbgi, new_block, m13, s5);
5217 }
5218
5219 /**
5220  * Transform builtin byte swap.
5221  */
5222 static ir_node *gen_bswap(ir_node *node)
5223 {
5224         ir_node *param     = be_transform_node(get_Builtin_param(node, 0));
5225         dbg_info *dbgi     = get_irn_dbg_info(node);
5226
5227         ir_node *block     = get_nodes_block(node);
5228         ir_node *new_block = be_transform_node(block);
5229         ir_mode *mode      = get_irn_mode(param);
5230         unsigned size      = get_mode_size_bits(mode);
5231
5232         switch (size) {
5233         case 32:
5234                 if (ia32_cg_config.use_bswap) {
5235                         /* swap available */
5236                         return new_bd_ia32_Bswap(dbgi, new_block, param);
5237                 } else {
5238                         ir_node *i8 = ia32_create_Immediate(NULL, 0, 8);
5239                         ir_node *rol1 = new_bd_ia32_Rol(dbgi, new_block, param, i8);
5240                         ir_node *i16 = ia32_create_Immediate(NULL, 0, 16);
5241                         ir_node *rol2 = new_bd_ia32_Rol(dbgi, new_block, rol1, i16);
5242                         ir_node *rol3 = new_bd_ia32_Rol(dbgi, new_block, rol2, i8);
5243                         set_ia32_ls_mode(rol1, mode_Hu);
5244                         set_ia32_ls_mode(rol2, mode_Iu);
5245                         set_ia32_ls_mode(rol3, mode_Hu);
5246                         return rol3;
5247                 }
5248
5249         case 16:
5250                 /* swap16 always available */
5251                 return new_bd_ia32_Bswap16(dbgi, new_block, param);
5252
5253         default:
5254                 panic("Invalid bswap size (%d)", size);
5255         }
5256 }
5257
5258 /**
5259  * Transform builtin outport.
5260  */
5261 static ir_node *gen_outport(ir_node *node)
5262 {
5263         ir_node *port  = create_immediate_or_transform(get_Builtin_param(node, 0), 0);
5264         ir_node *oldv  = get_Builtin_param(node, 1);
5265         ir_mode *mode  = get_irn_mode(oldv);
5266         ir_node *value = be_transform_node(oldv);
5267         ir_node *block = be_transform_node(get_nodes_block(node));
5268         ir_node *mem   = be_transform_node(get_Builtin_mem(node));
5269         dbg_info *dbgi = get_irn_dbg_info(node);
5270
5271         ir_node *res = new_bd_ia32_Outport(dbgi, block, port, value, mem);
5272         set_ia32_ls_mode(res, mode);
5273         return res;
5274 }
5275
5276 /**
5277  * Transform builtin inport.
5278  */
5279 static ir_node *gen_inport(ir_node *node)
5280 {
5281         ir_type *tp    = get_Builtin_type(node);
5282         ir_type *rstp  = get_method_res_type(tp, 0);
5283         ir_mode *mode  = get_type_mode(rstp);
5284         ir_node *port  = create_immediate_or_transform(get_Builtin_param(node, 0), 0);
5285         ir_node *block = be_transform_node(get_nodes_block(node));
5286         ir_node *mem   = be_transform_node(get_Builtin_mem(node));
5287         dbg_info *dbgi = get_irn_dbg_info(node);
5288
5289         ir_node *res = new_bd_ia32_Inport(dbgi, block, port, mem);
5290         set_ia32_ls_mode(res, mode);
5291
5292         /* check for missing Result Proj */
5293         return res;
5294 }
5295
5296 /**
5297  * Transform a builtin inner trampoline
5298  */
5299 static ir_node *gen_inner_trampoline(ir_node *node)
5300 {
5301         ir_node  *ptr       = get_Builtin_param(node, 0);
5302         ir_node  *callee    = get_Builtin_param(node, 1);
5303         ir_node  *env       = be_transform_node(get_Builtin_param(node, 2));
5304         ir_node  *mem       = get_Builtin_mem(node);
5305         ir_node  *block     = get_nodes_block(node);
5306         ir_node  *new_block = be_transform_node(block);
5307         ir_node  *val;
5308         ir_node  *store;
5309         ir_node  *rel;
5310         ir_node  *trampoline;
5311         ir_node  *in[2];
5312         dbg_info *dbgi      = get_irn_dbg_info(node);
5313         ia32_address_t addr;
5314
5315         /* construct store address */
5316         memset(&addr, 0, sizeof(addr));
5317         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
5318
5319         if (addr.base == NULL) {
5320                 addr.base = noreg_GP;
5321         } else {
5322                 addr.base = be_transform_node(addr.base);
5323         }
5324
5325         if (addr.index == NULL) {
5326                 addr.index = noreg_GP;
5327         } else {
5328                 addr.index = be_transform_node(addr.index);
5329         }
5330         addr.mem = be_transform_node(mem);
5331
5332         /* mov  ecx, <env> */
5333         val   = ia32_create_Immediate(NULL, 0, 0xB9);
5334         store = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
5335                                       addr.index, addr.mem, val);
5336         set_irn_pinned(store, get_irn_pinned(node));
5337         set_ia32_op_type(store, ia32_AddrModeD);
5338         set_ia32_ls_mode(store, mode_Bu);
5339         set_address(store, &addr);
5340         addr.mem = store;
5341         addr.offset += 1;
5342
5343         store = new_bd_ia32_Store(dbgi, new_block, addr.base,
5344                                   addr.index, addr.mem, env);
5345         set_irn_pinned(store, get_irn_pinned(node));
5346         set_ia32_op_type(store, ia32_AddrModeD);
5347         set_ia32_ls_mode(store, mode_Iu);
5348         set_address(store, &addr);
5349         addr.mem = store;
5350         addr.offset += 4;
5351
5352         /* jmp rel <callee> */
5353         val   = ia32_create_Immediate(NULL, 0, 0xE9);
5354         store = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
5355                                      addr.index, addr.mem, val);
5356         set_irn_pinned(store, get_irn_pinned(node));
5357         set_ia32_op_type(store, ia32_AddrModeD);
5358         set_ia32_ls_mode(store, mode_Bu);
5359         set_address(store, &addr);
5360         addr.mem = store;
5361         addr.offset += 1;
5362
5363         trampoline = be_transform_node(ptr);
5364
5365         /* the callee is typically an immediate */
5366         if (is_SymConst(callee)) {
5367                 rel = new_bd_ia32_Const(dbgi, new_block, get_SymConst_entity(callee), 0, 0, -10);
5368         } else {
5369                 rel = new_bd_ia32_Lea(dbgi, new_block, be_transform_node(callee), noreg_GP);
5370                 add_ia32_am_offs_int(rel, -10);
5371         }
5372         rel = new_bd_ia32_Sub(dbgi, new_block, noreg_GP, noreg_GP, nomem, rel, trampoline);
5373
5374         store = new_bd_ia32_Store(dbgi, new_block, addr.base,
5375                                   addr.index, addr.mem, rel);
5376         set_irn_pinned(store, get_irn_pinned(node));
5377         set_ia32_op_type(store, ia32_AddrModeD);
5378         set_ia32_ls_mode(store, mode_Iu);
5379         set_address(store, &addr);
5380
5381         in[0] = store;
5382         in[1] = trampoline;
5383
5384         return new_r_Tuple(new_block, 2, in);
5385 }
5386
5387 /**
5388  * Transform Builtin node.
5389  */
5390 static ir_node *gen_Builtin(ir_node *node)
5391 {
5392         ir_builtin_kind kind = get_Builtin_kind(node);
5393
5394         switch (kind) {
5395         case ir_bk_trap:
5396                 return gen_trap(node);
5397         case ir_bk_debugbreak:
5398                 return gen_debugbreak(node);
5399         case ir_bk_return_address:
5400                 return gen_return_address(node);
5401         case ir_bk_frame_address:
5402                 return gen_frame_address(node);
5403         case ir_bk_prefetch:
5404                 return gen_prefetch(node);
5405         case ir_bk_ffs:
5406                 return gen_ffs(node);
5407         case ir_bk_clz:
5408                 return gen_clz(node);
5409         case ir_bk_ctz:
5410                 return gen_ctz(node);
5411         case ir_bk_parity:
5412                 return gen_parity(node);
5413         case ir_bk_popcount:
5414                 return gen_popcount(node);
5415         case ir_bk_bswap:
5416                 return gen_bswap(node);
5417         case ir_bk_outport:
5418                 return gen_outport(node);
5419         case ir_bk_inport:
5420                 return gen_inport(node);
5421         case ir_bk_inner_trampoline:
5422                 return gen_inner_trampoline(node);
5423         }
5424         panic("Builtin %s not implemented", get_builtin_kind_name(kind));
5425 }
5426
5427 /**
5428  * Transform Proj(Builtin) node.
5429  */
5430 static ir_node *gen_Proj_Builtin(ir_node *proj)
5431 {
5432         ir_node         *node     = get_Proj_pred(proj);
5433         ir_node         *new_node = be_transform_node(node);
5434         ir_builtin_kind kind      = get_Builtin_kind(node);
5435
5436         switch (kind) {
5437         case ir_bk_return_address:
5438         case ir_bk_frame_address:
5439         case ir_bk_ffs:
5440         case ir_bk_clz:
5441         case ir_bk_ctz:
5442         case ir_bk_parity:
5443         case ir_bk_popcount:
5444         case ir_bk_bswap:
5445                 assert(get_Proj_proj(proj) == pn_Builtin_max+1);
5446                 return new_node;
5447         case ir_bk_trap:
5448         case ir_bk_debugbreak:
5449         case ir_bk_prefetch:
5450         case ir_bk_outport:
5451                 assert(get_Proj_proj(proj) == pn_Builtin_M);
5452                 return new_node;
5453         case ir_bk_inport:
5454                 if (get_Proj_proj(proj) == pn_Builtin_max+1) {
5455                         return new_r_Proj(new_node, get_irn_mode(proj), pn_ia32_Inport_res);
5456                 } else {
5457                         assert(get_Proj_proj(proj) == pn_Builtin_M);
5458                         return new_r_Proj(new_node, mode_M, pn_ia32_Inport_M);
5459                 }
5460         case ir_bk_inner_trampoline:
5461                 if (get_Proj_proj(proj) == pn_Builtin_max+1) {
5462                         return get_Tuple_pred(new_node, 1);
5463                 } else {
5464                         assert(get_Proj_proj(proj) == pn_Builtin_M);
5465                         return get_Tuple_pred(new_node, 0);
5466                 }
5467         }
5468         panic("Builtin %s not implemented", get_builtin_kind_name(kind));
5469 }
5470
5471 static ir_node *gen_be_IncSP(ir_node *node)
5472 {
5473         ir_node *res = be_duplicate_node(node);
5474         arch_add_irn_flags(res, arch_irn_flags_modify_flags);
5475
5476         return res;
5477 }
5478
5479 /**
5480  * Transform the Projs from a be_Call.
5481  */
5482 static ir_node *gen_Proj_be_Call(ir_node *node)
5483 {
5484         ir_node  *call        = get_Proj_pred(node);
5485         ir_node  *new_call    = be_transform_node(call);
5486         dbg_info *dbgi        = get_irn_dbg_info(node);
5487         long      proj        = get_Proj_proj(node);
5488         ir_mode  *mode        = get_irn_mode(node);
5489         ir_node  *res;
5490
5491         if (proj == pn_be_Call_M) {
5492                 return new_rd_Proj(dbgi, new_call, mode_M, n_ia32_Call_mem);
5493         }
5494         /* transform call modes */
5495         if (mode_is_data(mode)) {
5496                 const arch_register_class_t *cls = arch_get_irn_reg_class(node);
5497                 mode = cls->mode;
5498         }
5499
5500         /* Map from be_Call to ia32_Call proj number */
5501         if (proj == pn_be_Call_sp) {
5502                 proj = pn_ia32_Call_stack;
5503         } else if (proj == pn_be_Call_M) {
5504                 proj = pn_ia32_Call_M;
5505         } else if (proj == pn_be_Call_X_except) {
5506                 proj = pn_ia32_Call_X_except;
5507         } else if (proj == pn_be_Call_X_regular) {
5508                 proj = pn_ia32_Call_X_regular;
5509         } else {
5510                 arch_register_req_t const *const req    = arch_get_irn_register_req(node);
5511                 int                        const n_outs = arch_get_irn_n_outs(new_call);
5512                 int                              i;
5513
5514                 assert(proj      >= pn_be_Call_first_res);
5515                 assert(req->type & arch_register_req_type_limited);
5516
5517                 for (i = 0; i < n_outs; ++i) {
5518                         arch_register_req_t const *const new_req
5519                                 = arch_get_irn_register_req_out(new_call, i);
5520
5521                         if (!(new_req->type & arch_register_req_type_limited) ||
5522                             new_req->cls      != req->cls                     ||
5523                             *new_req->limited != *req->limited)
5524                                 continue;
5525
5526                         proj = i;
5527                         break;
5528                 }
5529                 assert(i < n_outs);
5530         }
5531
5532         res = new_rd_Proj(dbgi, new_call, mode, proj);
5533
5534         /* TODO arch_set_irn_register() only operates on Projs, need variant with index */
5535         switch (proj) {
5536         case pn_ia32_Call_stack:
5537                 arch_set_irn_register(res, &ia32_registers[REG_ESP]);
5538                 break;
5539
5540         case pn_ia32_Call_fpcw:
5541                 arch_set_irn_register(res, &ia32_registers[REG_FPCW]);
5542                 break;
5543         }
5544
5545         return res;
5546 }
5547
5548 static ir_node *gen_Proj_ASM(ir_node *node)
5549 {
5550         ir_mode *mode     = get_irn_mode(node);
5551         ir_node *pred     = get_Proj_pred(node);
5552         ir_node *new_pred = be_transform_node(pred);
5553         long     pos      = get_Proj_proj(node);
5554
5555         if (mode == mode_M) {
5556                 pos = arch_get_irn_n_outs(new_pred)-1;
5557         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
5558                 mode = mode_Iu;
5559         } else if (mode_is_float(mode)) {
5560                 mode = ia32_mode_E;
5561         } else {
5562                 panic("unexpected proj mode at ASM");
5563         }
5564
5565         return new_r_Proj(new_pred, mode, pos);
5566 }
5567
5568 /**
5569  * Transform and potentially renumber Proj nodes.
5570  */
5571 static ir_node *gen_Proj(ir_node *node)
5572 {
5573         ir_node *pred = get_Proj_pred(node);
5574         long    proj;
5575
5576         switch (get_irn_opcode(pred)) {
5577         case iro_Load:
5578                 return gen_Proj_Load(node);
5579         case iro_Store:
5580                 return gen_Proj_Store(node);
5581         case iro_ASM:
5582                 return gen_Proj_ASM(node);
5583         case iro_Builtin:
5584                 return gen_Proj_Builtin(node);
5585         case iro_Div:
5586                 return gen_Proj_Div(node);
5587         case iro_Mod:
5588                 return gen_Proj_Mod(node);
5589         case iro_CopyB:
5590                 return gen_Proj_CopyB(node);
5591         case beo_SubSP:
5592                 return gen_Proj_be_SubSP(node);
5593         case beo_AddSP:
5594                 return gen_Proj_be_AddSP(node);
5595         case beo_Call:
5596                 return gen_Proj_be_Call(node);
5597         case iro_Start:
5598                 proj = get_Proj_proj(node);
5599                 switch (proj) {
5600                         case pn_Start_X_initial_exec: {
5601                                 ir_node  *block     = get_nodes_block(pred);
5602                                 ir_node  *new_block = be_transform_node(block);
5603                                 dbg_info *dbgi      = get_irn_dbg_info(node);
5604                                 /* we exchange the ProjX with a jump */
5605                                 ir_node  *jump      = new_rd_Jmp(dbgi, new_block);
5606
5607                                 return jump;
5608                         }
5609                 }
5610                 break;
5611
5612         default:
5613                 if (is_ia32_l_FloattoLL(pred)) {
5614                         return gen_Proj_l_FloattoLL(node);
5615 #ifdef FIRM_EXT_GRS
5616                 } else if (!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
5617 #else
5618                 } else {
5619 #endif
5620                         ir_mode *mode = get_irn_mode(node);
5621                         if (ia32_mode_needs_gp_reg(mode)) {
5622                                 ir_node *new_pred = be_transform_node(pred);
5623                                 ir_node *new_proj = new_r_Proj(new_pred, mode_Iu,
5624                                                                get_Proj_proj(node));
5625                                 new_proj->node_nr = node->node_nr;
5626                                 return new_proj;
5627                         }
5628                 }
5629         }
5630         return be_duplicate_node(node);
5631 }
5632
5633 /**
5634  * Enters all transform functions into the generic pointer
5635  */
5636 static void register_transformers(void)
5637 {
5638         /* first clear the generic function pointer for all ops */
5639         be_start_transform_setup();
5640
5641         be_set_transform_function(op_Add,              gen_Add);
5642         be_set_transform_function(op_And,              gen_And);
5643         be_set_transform_function(op_ASM,              ia32_gen_ASM);
5644         be_set_transform_function(op_be_AddSP,         gen_be_AddSP);
5645         be_set_transform_function(op_be_Call,          gen_be_Call);
5646         be_set_transform_function(op_be_Copy,          gen_be_Copy);
5647         be_set_transform_function(op_be_FrameAddr,     gen_be_FrameAddr);
5648         be_set_transform_function(op_be_IncSP,         gen_be_IncSP);
5649         be_set_transform_function(op_be_Return,        gen_be_Return);
5650         be_set_transform_function(op_be_SubSP,         gen_be_SubSP);
5651         be_set_transform_function(op_Builtin,          gen_Builtin);
5652         be_set_transform_function(op_Cmp,              gen_Cmp);
5653         be_set_transform_function(op_Cond,             gen_Cond);
5654         be_set_transform_function(op_Const,            gen_Const);
5655         be_set_transform_function(op_Conv,             gen_Conv);
5656         be_set_transform_function(op_CopyB,            ia32_gen_CopyB);
5657         be_set_transform_function(op_Div,              gen_Div);
5658         be_set_transform_function(op_Eor,              gen_Eor);
5659         be_set_transform_function(op_ia32_l_Adc,       gen_ia32_l_Adc);
5660         be_set_transform_function(op_ia32_l_Add,       gen_ia32_l_Add);
5661         be_set_transform_function(op_ia32_Leave,       be_duplicate_node);
5662         be_set_transform_function(op_ia32_l_FloattoLL, gen_ia32_l_FloattoLL);
5663         be_set_transform_function(op_ia32_l_IMul,      gen_ia32_l_IMul);
5664         be_set_transform_function(op_ia32_l_LLtoFloat, gen_ia32_l_LLtoFloat);
5665         be_set_transform_function(op_ia32_l_Mul,       gen_ia32_l_Mul);
5666         be_set_transform_function(op_ia32_l_Sbb,       gen_ia32_l_Sbb);
5667         be_set_transform_function(op_ia32_l_Sub,       gen_ia32_l_Sub);
5668         be_set_transform_function(op_ia32_GetEIP,      be_duplicate_node);
5669         be_set_transform_function(op_ia32_Minus64Bit,  be_duplicate_node);
5670         be_set_transform_function(op_ia32_NoReg_GP,    be_duplicate_node);
5671         be_set_transform_function(op_ia32_NoReg_FP,    be_duplicate_node);
5672         be_set_transform_function(op_ia32_NoReg_XMM,   be_duplicate_node);
5673         be_set_transform_function(op_ia32_PopEbp,      be_duplicate_node);
5674         be_set_transform_function(op_ia32_Push,        be_duplicate_node);
5675         be_set_transform_function(op_IJmp,             gen_IJmp);
5676         be_set_transform_function(op_Jmp,              gen_Jmp);
5677         be_set_transform_function(op_Load,             gen_Load);
5678         be_set_transform_function(op_Minus,            gen_Minus);
5679         be_set_transform_function(op_Mod,              gen_Mod);
5680         be_set_transform_function(op_Mul,              gen_Mul);
5681         be_set_transform_function(op_Mulh,             gen_Mulh);
5682         be_set_transform_function(op_Mux,              gen_Mux);
5683         be_set_transform_function(op_Not,              gen_Not);
5684         be_set_transform_function(op_Or,               gen_Or);
5685         be_set_transform_function(op_Phi,              gen_Phi);
5686         be_set_transform_function(op_Proj,             gen_Proj);
5687         be_set_transform_function(op_Rotl,             gen_Rotl);
5688         be_set_transform_function(op_Shl,              gen_Shl);
5689         be_set_transform_function(op_Shr,              gen_Shr);
5690         be_set_transform_function(op_Shrs,             gen_Shrs);
5691         be_set_transform_function(op_Store,            gen_Store);
5692         be_set_transform_function(op_Sub,              gen_Sub);
5693         be_set_transform_function(op_Switch,           gen_Switch);
5694         be_set_transform_function(op_SymConst,         gen_SymConst);
5695         be_set_transform_function(op_Unknown,          ia32_gen_Unknown);
5696
5697         be_set_upper_bits_clean_function(op_Mux, ia32_mux_upper_bits_clean);
5698 }
5699
5700 /**
5701  * Pre-transform all unknown and noreg nodes.
5702  */
5703 static void ia32_pretransform_node(void)
5704 {
5705         ir_graph        *irg      = current_ir_graph;
5706         ia32_irg_data_t *irg_data = ia32_get_irg_data(current_ir_graph);
5707
5708         irg_data->noreg_gp       = be_pre_transform_node(irg_data->noreg_gp);
5709         irg_data->noreg_fp       = be_pre_transform_node(irg_data->noreg_fp);
5710         irg_data->noreg_xmm      = be_pre_transform_node(irg_data->noreg_xmm);
5711         irg_data->get_eip        = be_pre_transform_node(irg_data->get_eip);
5712         irg_data->fpu_trunc_mode = be_pre_transform_node(irg_data->fpu_trunc_mode);
5713
5714         nomem    = get_irg_no_mem(irg);
5715         noreg_GP = ia32_new_NoReg_gp(irg);
5716 }
5717
5718 /**
5719  * Post-process all calls if we are in SSE mode.
5720  * The ABI requires that the results are in st0, copy them
5721  * to a xmm register.
5722  */
5723 static void postprocess_fp_call_results(void)
5724 {
5725         size_t i, n;
5726
5727         for (i = 0, n = ARR_LEN(call_list); i < n; ++i) {
5728                 ir_node *call = call_list[i];
5729                 ir_type *mtp  = call_types[i];
5730                 int     j;
5731
5732                 for (j = get_method_n_ress(mtp) - 1; j >= 0; --j) {
5733                         ir_type *res_tp = get_method_res_type(mtp, j);
5734                         ir_node *res, *new_res;
5735                         ir_mode *res_mode;
5736
5737                         if (! is_atomic_type(res_tp)) {
5738                                 /* no floating point return */
5739                                 continue;
5740                         }
5741                         res_mode = get_type_mode(res_tp);
5742                         if (! mode_is_float(res_mode)) {
5743                                 /* no floating point return */
5744                                 continue;
5745                         }
5746
5747                         res     = be_get_Proj_for_pn(call, pn_ia32_Call_st0 + j);
5748                         new_res = NULL;
5749
5750                         /* now patch the users */
5751                         foreach_out_edge_safe(res, edge) {
5752                                 ir_node *succ = get_edge_src_irn(edge);
5753
5754                                 /* ignore Keeps */
5755                                 if (be_is_Keep(succ))
5756                                         continue;
5757
5758                                 if (is_ia32_xStore(succ)) {
5759                                         /* an xStore can be patched into an vfst */
5760                                         dbg_info *db    = get_irn_dbg_info(succ);
5761                                         ir_node  *block = get_nodes_block(succ);
5762                                         ir_node  *base  = get_irn_n(succ, n_ia32_xStore_base);
5763                                         ir_node  *idx   = get_irn_n(succ, n_ia32_xStore_index);
5764                                         ir_node  *mem   = get_irn_n(succ, n_ia32_xStore_mem);
5765                                         ir_node  *value = get_irn_n(succ, n_ia32_xStore_val);
5766                                         ir_mode  *mode  = get_ia32_ls_mode(succ);
5767
5768                                         ir_node  *st = new_bd_ia32_fst(db, block, base, idx, mem, value, mode);
5769                                         //ir_node  *mem = new_r_Proj(st, mode_M, pn_ia32_fst_M);
5770                                         set_ia32_am_offs_int(st, get_ia32_am_offs_int(succ));
5771                                         if (is_ia32_use_frame(succ))
5772                                                 set_ia32_use_frame(st);
5773                                         set_ia32_frame_ent(st, get_ia32_frame_ent(succ));
5774                                         set_irn_pinned(st, get_irn_pinned(succ));
5775                                         set_ia32_op_type(st, ia32_AddrModeD);
5776
5777                                         assert((long)pn_ia32_xStore_M == (long)pn_ia32_fst_M);
5778                                         assert((long)pn_ia32_xStore_X_regular == (long)pn_ia32_fst_X_regular);
5779                                         assert((long)pn_ia32_xStore_X_except == (long)pn_ia32_fst_X_except);
5780
5781                                         exchange(succ, st);
5782
5783                                         continue;
5784                                 }
5785
5786                                 if (new_res == NULL) {
5787                                         dbg_info *db       = get_irn_dbg_info(call);
5788                                         ir_node  *block    = get_nodes_block(call);
5789                                         ir_node  *frame    = get_irg_frame(current_ir_graph);
5790                                         ir_node  *old_mem  = be_get_Proj_for_pn(call, pn_ia32_Call_M);
5791                                         ir_node  *call_mem = new_r_Proj(call, mode_M, pn_ia32_Call_M);
5792                                         ir_node  *vfst, *xld, *new_mem;
5793                                         ir_node  *vfst_mem;
5794
5795                                         /* store st(0) on stack */
5796                                         vfst = new_bd_ia32_fst(db, block, frame, noreg_GP, call_mem,
5797                                                                 res, res_mode);
5798                                         set_ia32_op_type(vfst, ia32_AddrModeD);
5799                                         set_ia32_use_frame(vfst);
5800
5801                                         vfst_mem = new_r_Proj(vfst, mode_M, pn_ia32_fst_M);
5802
5803                                         /* load into SSE register */
5804                                         xld = new_bd_ia32_xLoad(db, block, frame, noreg_GP, vfst_mem,
5805                                                                 res_mode);
5806                                         set_ia32_op_type(xld, ia32_AddrModeS);
5807                                         set_ia32_use_frame(xld);
5808
5809                                         new_res = new_r_Proj(xld, res_mode, pn_ia32_xLoad_res);
5810                                         new_mem = new_r_Proj(xld, mode_M, pn_ia32_xLoad_M);
5811
5812                                         if (old_mem != NULL) {
5813                                                 edges_reroute(old_mem, new_mem);
5814                                                 kill_node(old_mem);
5815                                         }
5816                                 }
5817                                 set_irn_n(succ, get_edge_src_pos(edge), new_res);
5818                         }
5819                 }
5820         }
5821 }
5822
5823 /* do the transformation */
5824 void ia32_transform_graph(ir_graph *irg)
5825 {
5826         int cse_last;
5827
5828         register_transformers();
5829         initial_fpcw       = NULL;
5830         ia32_no_pic_adjust = 0;
5831
5832         old_initial_fpcw = be_get_initial_reg_value(irg, &ia32_registers[REG_FPCW]);
5833
5834         be_timer_push(T_HEIGHTS);
5835         ia32_heights = heights_new(irg);
5836         be_timer_pop(T_HEIGHTS);
5837         ia32_calculate_non_address_mode_nodes(irg);
5838
5839         /* the transform phase is not safe for CSE (yet) because several nodes get
5840          * attributes set after their creation */
5841         cse_last = get_opt_cse();
5842         set_opt_cse(0);
5843
5844         call_list  = NEW_ARR_F(ir_node *, 0);
5845         call_types = NEW_ARR_F(ir_type *, 0);
5846         be_transform_graph(irg, ia32_pretransform_node);
5847
5848         if (ia32_cg_config.use_sse2)
5849                 postprocess_fp_call_results();
5850         DEL_ARR_F(call_types);
5851         DEL_ARR_F(call_list);
5852
5853         set_opt_cse(cse_last);
5854
5855         ia32_free_non_address_mode_nodes();
5856         heights_free(ia32_heights);
5857         ia32_heights = NULL;
5858 }
5859
5860 void ia32_init_transform(void)
5861 {
5862         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
5863 }