nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58
  59 #include "bearch_ia32_t.h"
  60 #include "ia32_nodes_attr.h"
  61 #include "ia32_transform.h"
  62 #include "ia32_new_nodes.h"
  63 #include "ia32_map_regs.h"
  64 #include "ia32_dbg_stat.h"
  65 #include "ia32_optimize.h"
  66 #include "ia32_util.h"
  67 #include "ia32_address_mode.h"
  68
  69 #include "gen_ia32_regalloc_if.h"
  70
  71 #define SFP_SIGN   "0x80000000"
  72 #define DFP_SIGN   "0x8000000000000000"
  73 #define SFP_ABS    "0x7FFFFFFF"
  74 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  75 #define DFP_INTMAX "9223372036854775807"
  76
  77 #define TP_SFP_SIGN "ia32_sfp_sign"
  78 #define TP_DFP_SIGN "ia32_dfp_sign"
  79 #define TP_SFP_ABS  "ia32_sfp_abs"
  80 #define TP_DFP_ABS  "ia32_dfp_abs"
  81 #define TP_INT_MAX  "ia32_int_max"
  82
  83 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  84 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  85 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  86 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  87 #define ENT_INT_MAX  "IA32_INT_MAX"
  88
  89 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  90 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  91
  92 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  93
  94 /** hold the current code generator during transformation */
  95 static ia32_code_gen_t *env_cg       = NULL;
  96 static ir_node         *initial_fpcw = NULL;
  97 static heights_t       *heights      = NULL;
  98 static transform_config_t transform_config;
  99
 100 extern ir_op *get_op_Mulh(void);
 101
 102 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 104         ir_node *op1, ir_node *op2);
 105
 106 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 107         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 108         ir_node *op1, ir_node *op2, ir_node *flags);
 109
 110 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 111         ir_node *block, ir_node *op1, ir_node *op2);
 112
 113 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 114         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 115         ir_node *op);
 116
 117 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 118         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 119
 120 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 121         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 122         ir_node *op1, ir_node *op2, ir_node *fpcw);
 123
 124 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 125         ir_node *block, ir_node *op);
 126
 127 /****************************************************************************************************
 128  *                  _        _                        __                           _   _
 129  *                 | |      | |                      / _|                         | | (_)
 130  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 131  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 132  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 133  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 134  *
 135  ****************************************************************************************************/
 136
 137 static ir_node *try_create_Immediate(ir_node *node,
 138                                      char immediate_constraint_type);
 139
 140 static ir_node *create_immediate_or_transform(ir_node *node,
 141                                               char immediate_constraint_type);
 142
 143 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 144                                 dbg_info *dbgi, ir_node *block,
 145                                 ir_node *op, ir_node *orig_node);
 146
 147 /**
 148  * Return true if a mode can be stored in the GP register set
 149  */
 150 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 151         if(mode == mode_fpcw)
 152                 return 0;
 153         if(get_mode_size_bits(mode) > 32)
 154                 return 0;
 155         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 156 }
 157
 158 /**
 159  * creates a unique ident by adding a number to a tag
 160  *
 161  * @param tag   the tag string, must contain a %d if a number
 162  *              should be added
 163  */
 164 static ident *unique_id(const char *tag)
 165 {
 166         static unsigned id = 0;
 167         char str[256];
 168
 169         snprintf(str, sizeof(str), tag, ++id);
 170         return new_id_from_str(str);
 171 }
 172
 173 /**
 174  * Get a primitive type for a mode.
 175  */
 176 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 177 {
 178         pmap_entry *e = pmap_find(types, mode);
 179         ir_type *res;
 180
 181         if (! e) {
 182                 char buf[64];
 183                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 184                 res = new_type_primitive(new_id_from_str(buf), mode);
 185                 set_type_alignment_bytes(res, 16);
 186                 pmap_insert(types, mode, res);
 187         }
 188         else
 189                 res = e->value;
 190         return res;
 191 }
 192
 193 /**
 194  * Get an atomic entity that is initialized with a tarval
 195  */
 196 static ir_entity *create_float_const_entity(ir_node *cnst)
 197 {
 198         ia32_isa_t *isa = env_cg->isa;
 199         tarval *tv      = get_Const_tarval(cnst);
 200         pmap_entry *e   = pmap_find(isa->tv_ent, tv);
 201         ir_entity *res;
 202         ir_graph *rem;
 203
 204         if (! e) {
 205                 ir_mode *mode = get_irn_mode(cnst);
 206                 ir_type *tp = get_Const_type(cnst);
 207                 if (tp == firm_unknown_type)
 208                         tp = get_prim_type(isa->types, mode);
 209
 210                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 211
 212                 set_entity_ld_ident(res, get_entity_ident(res));
 213                 set_entity_visibility(res, visibility_local);
 214                 set_entity_variability(res, variability_constant);
 215                 set_entity_allocation(res, allocation_static);
 216
 217                  /* we create a new entity here: It's initialization must resist on the
 218                     const code irg */
 219                 rem = current_ir_graph;
 220                 current_ir_graph = get_const_code_irg();
 221                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 222                 current_ir_graph = rem;
 223
 224                 pmap_insert(isa->tv_ent, tv, res);
 225         } else {
 226                 res = e->value;
 227         }
 228
 229         return res;
 230 }
 231
 232 static int is_Const_0(ir_node *node) {
 233         return is_Const(node) && is_Const_null(node);
 234 }
 235
 236 static int is_Const_1(ir_node *node) {
 237         return is_Const(node) && is_Const_one(node);
 238 }
 239
 240 static int is_Const_Minus_1(ir_node *node) {
 241         return is_Const(node) && is_Const_all_one(node);
 242 }
 243
 244 /**
 245  * returns true if constant can be created with a simple float command
 246  */
 247 static int is_simple_x87_Const(ir_node *node)
 248 {
 249         tarval *tv = get_Const_tarval(node);
 250
 251         if(tarval_is_null(tv) || tarval_is_one(tv))
 252                 return 1;
 253
 254         /* TODO: match all the other float constants */
 255         return 0;
 256 }
 257
 258 /**
 259  * Transforms a Const.
 260  */
 261 static ir_node *gen_Const(ir_node *node) {
 262         ir_graph        *irg   = current_ir_graph;
 263         ir_node         *old_block = get_nodes_block(node);
 264         ir_node         *block = be_transform_node(old_block);
 265         dbg_info        *dbgi  = get_irn_dbg_info(node);
 266         ir_mode         *mode  = get_irn_mode(node);
 267
 268         if (mode_is_float(mode)) {
 269                 ir_node   *res   = NULL;
 270                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 271                 ir_node   *nomem = new_NoMem();
 272                 ir_node   *load;
 273                 ir_entity *floatent;
 274
 275                 if (USE_SSE2(env_cg)) {
 276                         if (is_Const_null(node)) {
 277                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 278                                 set_ia32_ls_mode(load, mode);
 279                                 res  = load;
 280                         } else {
 281                                 floatent = create_float_const_entity(node);
 282
 283                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 284                                                                                          mode);
 285                                 set_ia32_op_type(load, ia32_AddrModeS);
 286                                 set_ia32_am_sc(load, floatent);
 287                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 288                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 289                         }
 290                 } else {
 291                         if (is_Const_null(node)) {
 292                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 293                                 res  = load;
 294                         } else if (is_Const_one(node)) {
 295                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 296                                 res  = load;
 297                         } else {
 298                                 floatent = create_float_const_entity(node);
 299
 300                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 301                                 set_ia32_op_type(load, ia32_AddrModeS);
 302                                 set_ia32_am_sc(load, floatent);
 303                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 304                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 305                         }
 306                         set_ia32_ls_mode(load, mode);
 307                 }
 308
 309                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 310
 311                 /* Const Nodes before the initial IncSP are a bad idea, because
 312                  * they could be spilled and we have no SP ready at that point yet.
 313                  * So add a dependency to the initial frame pointer calculation to
 314                  * avoid that situation.
 315                  */
 316                 if (get_irg_start_block(irg) == block) {
 317                         add_irn_dep(load, get_irg_frame(irg));
 318                 }
 319
 320                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 321                 return res;
 322         } else {
 323                 ir_node *cnst;
 324                 tarval  *tv = get_Const_tarval(node);
 325                 long     val;
 326
 327                 tv = tarval_convert_to(tv, mode_Iu);
 328
 329                 if(tv == get_tarval_bad() || tv == get_tarval_undefined()
 330                                 || tv == NULL) {
 331                         panic("couldn't convert constant tarval (%+F)", node);
 332                 }
 333                 val = get_tarval_long(tv);
 334
 335                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 336                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 337
 338                 /* see above */
 339                 if (get_irg_start_block(irg) == block) {
 340                         add_irn_dep(cnst, get_irg_frame(irg));
 341                 }
 342
 343                 return cnst;
 344         }
 345 }
 346
 347 /**
 348  * Transforms a SymConst.
 349  */
 350 static ir_node *gen_SymConst(ir_node *node) {
 351         ir_graph *irg   = current_ir_graph;
 352         ir_node  *old_block = get_nodes_block(node);
 353         ir_node  *block = be_transform_node(old_block);
 354         dbg_info *dbgi  = get_irn_dbg_info(node);
 355         ir_mode  *mode  = get_irn_mode(node);
 356         ir_node  *cnst;
 357
 358         if (mode_is_float(mode)) {
 359                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 360                 ir_node *nomem = new_NoMem();
 361
 362                 if (USE_SSE2(env_cg))
 363                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 364                 else
 365                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 366                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 367                 set_ia32_use_frame(cnst);
 368         } else {
 369                 ir_entity *entity;
 370
 371                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 372                         panic("backend only support symconst_addr_ent (at %+F)", node);
 373                 }
 374                 entity = get_SymConst_entity(node);
 375                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 376         }
 377
 378         /* Const Nodes before the initial IncSP are a bad idea, because
 379          * they could be spilled and we have no SP ready at that point yet
 380          */
 381         if (get_irg_start_block(irg) == block) {
 382                 add_irn_dep(cnst, get_irg_frame(irg));
 383         }
 384
 385         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 386
 387         return cnst;
 388 }
 389
 390 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 391 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 392         static const struct {
 393                 const char *tp_name;
 394                 const char *ent_name;
 395                 const char *cnst_str;
 396                 char mode;
 397                 char align;
 398         } names [ia32_known_const_max] = {
 399                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 400                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 401                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 402                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 403                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 404         };
 405         static ir_entity *ent_cache[ia32_known_const_max];
 406
 407         const char    *tp_name, *ent_name, *cnst_str;
 408         ir_type       *tp;
 409         ir_node       *cnst;
 410         ir_graph      *rem;
 411         ir_entity     *ent;
 412         tarval        *tv;
 413         ir_mode       *mode;
 414
 415         ent_name = names[kct].ent_name;
 416         if (! ent_cache[kct]) {
 417                 tp_name  = names[kct].tp_name;
 418                 cnst_str = names[kct].cnst_str;
 419
 420                 switch (names[kct].mode) {
 421                 case 0:  mode = mode_Iu; break;
 422                 case 1:  mode = mode_Lu; break;
 423                 default: mode = mode_F; break;
 424                 }
 425                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 426                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 427                 /* set the specified alignment */
 428                 set_type_alignment_bytes(tp, names[kct].align);
 429
 430                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 431
 432                 set_entity_ld_ident(ent, get_entity_ident(ent));
 433                 set_entity_visibility(ent, visibility_local);
 434                 set_entity_variability(ent, variability_constant);
 435                 set_entity_allocation(ent, allocation_static);
 436
 437                 /* we create a new entity here: It's initialization must resist on the
 438                     const code irg */
 439                 rem = current_ir_graph;
 440                 current_ir_graph = get_const_code_irg();
 441                 cnst = new_Const(mode, tv);
 442                 current_ir_graph = rem;
 443
 444                 set_atomic_ent_value(ent, cnst);
 445
 446                 /* cache the entry */
 447                 ent_cache[kct] = ent;
 448         }
 449
 450         return ent_cache[kct];
 451 }
 452
 453 #ifndef NDEBUG
 454 /**
 455  * Prints the old node name on cg obst and returns a pointer to it.
 456  */
 457 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 458         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 459
 460         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 461         obstack_1grow(isa->name_obst, 0);
 462         return obstack_finish(isa->name_obst);
 463 }
 464 #endif /* NDEBUG */
 465
 466 int use_source_address_mode(ir_node *block, ir_node *node, ir_node *other)
 467 {
 468         ir_mode *mode = get_irn_mode(node);
 469         ir_node *load;
 470         long     pn;
 471
 472         /* float constants are always available */
 473         if(is_Const(node) && mode_is_float(mode)
 474                         && !is_simple_x87_Const(node) && get_irn_n_edges(node) == 1) {
 475                 return 1;
 476         }
 477
 478         if(!is_Proj(node))
 479                 return 0;
 480         load = get_Proj_pred(node);
 481         pn   = get_Proj_proj(node);
 482         if(!is_Load(load) || pn != pn_Load_res)
 483                 return 0;
 484         if(get_nodes_block(load) != block)
 485                 return 0;
 486         /* we only use address mode if we're the only user of the load */
 487         if(get_irn_n_edges(node) > 1)
 488                 return 0;
 489
 490         if(other != NULL && get_Load_mode(load) != get_irn_mode(other))
 491                 return 0;
 492
 493         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 494         if(other != NULL && get_nodes_block(other) == block
 495                         && heights_reachable_in_block(heights, other, load))
 496                 return 0;
 497
 498         return 1;
 499 }
 500
 501 typedef struct ia32_address_mode_t ia32_address_mode_t;
 502 struct ia32_address_mode_t {
 503         ia32_address_t  addr;
 504         ir_mode        *ls_mode;
 505         ir_node        *mem_proj;
 506         ia32_op_type_t  op_type;
 507         ir_node        *new_op1;
 508         ir_node        *new_op2;
 509         op_pin_state    pinned;
 510         int             commutative;
 511         int             ins_permuted;
 512 };
 513
 514 static void build_address(ia32_address_mode_t *am, ir_node *node)
 515 {
 516         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 517         ia32_address_t *addr     = &am->addr;
 518         ir_node        *load;
 519         ir_node        *ptr;
 520         ir_node        *mem;
 521         ir_node        *new_mem;
 522         ir_node        *base;
 523         ir_node        *index;
 524
 525         if(is_Const(node)) {
 526                 ir_entity *entity  = create_float_const_entity(node);
 527                 addr->base         = noreg_gp;
 528                 addr->index        = noreg_gp;
 529                 addr->mem          = new_NoMem();
 530                 addr->symconst_ent = entity;
 531                 addr->use_frame    = 1;
 532                 am->ls_mode        = get_irn_mode(node);
 533                 am->pinned         = op_pin_state_floats;
 534                 return;
 535         }
 536
 537         load         = get_Proj_pred(node);
 538         ptr          = get_Load_ptr(load);
 539         mem          = get_Load_mem(load);
 540         new_mem      = be_transform_node(mem);
 541         am->pinned   = get_irn_pinned(load);
 542         am->ls_mode  = get_Load_mode(load);
 543         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 544
 545         /* construct load address */
 546         ia32_create_address_mode(addr, ptr, 0);
 547         base  = addr->base;
 548         index = addr->index;
 549
 550         if(base == NULL) {
 551                 base = noreg_gp;
 552         } else {
 553                 base = be_transform_node(base);
 554         }
 555
 556         if(index == NULL) {
 557                 index = noreg_gp;
 558         } else {
 559                 index = be_transform_node(index);
 560         }
 561
 562         addr->base  = base;
 563         addr->index = index;
 564         addr->mem   = new_mem;
 565 }
 566
 567 static void set_address(ir_node *node, ia32_address_t *addr)
 568 {
 569         set_ia32_am_scale(node, addr->scale);
 570         set_ia32_am_sc(node, addr->symconst_ent);
 571         set_ia32_am_offs_int(node, addr->offset);
 572         if(addr->symconst_sign)
 573                 set_ia32_am_sc_sign(node);
 574         if(addr->use_frame)
 575                 set_ia32_use_frame(node);
 576         set_ia32_frame_ent(node, addr->frame_entity);
 577 }
 578
 579 static void set_am_attributes(ir_node *node, ia32_address_mode_t *am)
 580 {
 581         set_address(node, &am->addr);
 582
 583         set_ia32_op_type(node, am->op_type);
 584         set_ia32_ls_mode(node, am->ls_mode);
 585         set_irn_pinned(node, am->pinned);
 586         if(am->commutative)
 587                 set_ia32_commutative(node);
 588 }
 589
 590 typedef enum {
 591         match_commutative       = 1 << 0,
 592         match_am_and_immediates = 1 << 1,
 593         match_no_am             = 1 << 2,
 594         match_8_bit_am          = 1 << 3,
 595         match_16_bit_am         = 1 << 4,
 596         match_no_immediate      = 1 << 5,
 597         match_force_32bit_op    = 1 << 6
 598 } match_flags_t;
 599
 600 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 601                             ir_node *op1, ir_node *op2, match_flags_t flags)
 602 {
 603         ia32_address_t *addr     = &am->addr;
 604         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 605         ir_node        *new_op1;
 606         ir_node        *new_op2;
 607         ir_mode        *mode = get_irn_mode(op2);
 608         int             use_am;
 609         int             commutative;
 610         int             use_am_and_immediates;
 611         int             use_immediate;
 612         int             mode_bits = get_mode_size_bits(mode);
 613
 614         memset(am, 0, sizeof(am[0]));
 615
 616         commutative           = (flags & match_commutative) != 0;
 617         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 618         use_am                = ! (flags & match_no_am);
 619         use_immediate         = !(flags & match_no_immediate);
 620
 621         assert(op2 != NULL);
 622         assert(!commutative || op1 != NULL);
 623
 624         if(mode_bits == 8 && !(flags & match_8_bit_am)) {
 625                 use_am = 0;
 626         } else if(mode_bits == 16 && !(flags & match_16_bit_am)) {
 627                 use_am = 0;
 628         }
 629
 630         new_op2 = (use_immediate ? try_create_Immediate(op2, 0) : NULL);
 631         if(new_op2 == NULL && use_am && use_source_address_mode(block, op2, op1)) {
 632                 build_address(am, op2);
 633                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 634                 if(mode_is_float(mode)) {
 635                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 636                 } else {
 637                         new_op2 = noreg_gp;
 638                 }
 639                 am->op_type = ia32_AddrModeS;
 640         } else if(commutative && (new_op2 == NULL || use_am_and_immediates) &&
 641                       use_am && use_source_address_mode(block, op1, op2)) {
 642                 ir_node *noreg;
 643                 build_address(am, op1);
 644
 645                 if(mode_is_float(mode)) {
 646                         noreg = ia32_new_NoReg_vfp(env_cg);
 647                 } else {
 648                         noreg = noreg_gp;
 649                 }
 650
 651                 if(new_op2 != NULL) {
 652                         new_op1 = noreg;
 653                 } else {
 654                         new_op1 = be_transform_node(op2);
 655                         new_op2 = noreg;
 656                         am->ins_permuted = 1;
 657                 }
 658                 am->op_type = ia32_AddrModeS;
 659         } else {
 660                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 661                 if(new_op2 == NULL)
 662                         new_op2 = be_transform_node(op2);
 663                 am->op_type = ia32_Normal;
 664                 if(flags & match_force_32bit_op) {
 665                         am->ls_mode = mode_Iu;
 666                 } else {
 667                         am->ls_mode = get_irn_mode(op2);
 668                 }
 669         }
 670         if(addr->base == NULL)
 671                 addr->base = noreg_gp;
 672         if(addr->index == NULL)
 673                 addr->index = noreg_gp;
 674         if(addr->mem == NULL)
 675                 addr->mem = new_NoMem();
 676
 677         am->new_op1     = new_op1;
 678         am->new_op2     = new_op2;
 679         am->commutative = commutative;
 680 }
 681
 682 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 683 {
 684         ir_graph *irg = current_ir_graph;
 685         ir_mode  *mode;
 686         ir_node  *load;
 687
 688         if(am->mem_proj == NULL)
 689                 return node;
 690
 691         /* we have to create a mode_T so the old MemProj can attach to us */
 692         mode = get_irn_mode(node);
 693         load = get_Proj_pred(am->mem_proj);
 694
 695         mark_irn_visited(load);
 696         be_set_transformed_node(load, node);
 697
 698         if(mode != mode_T) {
 699                 set_irn_mode(node, mode_T);
 700                 return new_rd_Proj(NULL, irg, get_nodes_block(node), node, mode, pn_ia32_res);
 701         } else {
 702                 return node;
 703         }
 704 }
 705
 706 /**
 707  * Construct a standard binary operation, set AM and immediate if required.
 708  *
 709  * @param op1   The first operand
 710  * @param op2   The second operand
 711  * @param func  The node constructor function
 712  * @return The constructed ia32 node.
 713  */
 714 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 715                           construct_binop_func *func, match_flags_t flags)
 716 {
 717         ir_node  *block     = get_nodes_block(node);
 718         ir_node  *new_block = be_transform_node(block);
 719         ir_graph *irg       = current_ir_graph;
 720         dbg_info *dbgi      = get_irn_dbg_info(node);
 721         ir_node  *new_node;
 722         ia32_address_mode_t  am;
 723         ia32_address_t      *addr = &am.addr;
 724
 725         flags |= match_force_32bit_op;
 726
 727         match_arguments(&am, block, op1, op2, flags);
 728
 729         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 730                         am.new_op1, am.new_op2);
 731         set_am_attributes(new_node, &am);
 732         /* we can't use source address mode anymore when using immediates */
 733         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 734                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 735         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 736
 737         new_node = fix_mem_proj(new_node, &am);
 738
 739         return new_node;
 740 }
 741
 742 enum {
 743         n_ia32_l_binop_left,
 744         n_ia32_l_binop_right,
 745         n_ia32_l_binop_eflags
 746 };
 747 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,   n_Adc_left)
 748 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,  n_Adc_right)
 749 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags, n_Adc_eflags)
 750 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_left,   n_Sbb_left)
 751 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_right,  n_Sbb_right)
 752 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags, n_Sbb_eflags)
 753
 754 /**
 755  * Construct a binary operation which also consumes the eflags.
 756  *
 757  * @param node  The node to transform
 758  * @param func  The node constructor function
 759  * @param flags The match flags
 760  * @return      The constructor ia32 node
 761  */
 762 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 763                                 match_flags_t flags)
 764 {
 765         ir_node             *src_block  = get_nodes_block(node);
 766         ir_node             *block      = be_transform_node(src_block);
 767         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 768         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 769         ir_node             *eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 770         ir_node             *new_eflags = be_transform_node(eflags);
 771         ir_graph            *irg        = current_ir_graph;
 772         dbg_info            *dbgi       = get_irn_dbg_info(node);
 773         ir_node             *new_node;
 774         ia32_address_mode_t  am;
 775         ia32_address_t      *addr       = &am.addr;
 776
 777         match_arguments(&am, src_block, op1, op2, flags);
 778
 779         new_node = func(dbgi, irg, block, addr->base, addr->index,
 780                                    addr->mem, am.new_op1, am.new_op2, new_eflags);
 781         set_am_attributes(new_node, &am);
 782         /* we can't use source address mode anymore when using immediates */
 783         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 784                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 785         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 786
 787         new_node = fix_mem_proj(new_node, &am);
 788
 789         return new_node;
 790 }
 791
 792 /**
 793  * Construct a standard binary operation, set AM and immediate if required.
 794  *
 795  * @param op1   The first operand
 796  * @param op2   The second operand
 797  * @param func  The node constructor function
 798  * @return The constructed ia32 node.
 799  */
 800 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 801                                     construct_binop_func *func,
 802                                     match_flags_t flags)
 803 {
 804         ir_node  *block     = get_nodes_block(node);
 805         ir_node  *new_block = be_transform_node(block);
 806         dbg_info *dbgi      = get_irn_dbg_info(node);
 807         ir_graph *irg       = current_ir_graph;
 808         ir_node  *new_node;
 809         ia32_address_mode_t  am;
 810         ia32_address_t      *addr = &am.addr;
 811
 812         match_arguments(&am, block, op1, op2, flags);
 813
 814         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 815                         am.new_op1, am.new_op2);
 816         set_am_attributes(new_node, &am);
 817
 818         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 819
 820         new_node = fix_mem_proj(new_node, &am);
 821
 822         return new_node;
 823 }
 824
 825 static ir_node *get_fpcw(void)
 826 {
 827         ir_node *fpcw;
 828         if(initial_fpcw != NULL)
 829                 return initial_fpcw;
 830
 831         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 832                                              &ia32_fp_cw_regs[REG_FPCW]);
 833         initial_fpcw = be_transform_node(fpcw);
 834
 835         return initial_fpcw;
 836 }
 837
 838 /**
 839  * Construct a standard binary operation, set AM and immediate if required.
 840  *
 841  * @param op1   The first operand
 842  * @param op2   The second operand
 843  * @param func  The node constructor function
 844  * @return The constructed ia32 node.
 845  */
 846 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 847                                     construct_binop_float_func *func,
 848                                     match_flags_t flags)
 849 {
 850         ir_graph *irg       = current_ir_graph;
 851         dbg_info *dbgi      = get_irn_dbg_info(node);
 852         ir_node  *block     = get_nodes_block(node);
 853         ir_node  *new_block = be_transform_node(block);
 854         ir_node  *new_node;
 855         ia32_address_mode_t  am;
 856         ia32_address_t      *addr = &am.addr;
 857
 858         match_arguments(&am, block, op1, op2, flags);
 859
 860         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 861                         am.new_op1, am.new_op2, get_fpcw());
 862         set_am_attributes(new_node, &am);
 863
 864         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 865
 866         new_node = fix_mem_proj(new_node, &am);
 867
 868         return new_node;
 869 }
 870
 871 /**
 872  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 873  *
 874  * @param op1   The first operand
 875  * @param op2   The second operand
 876  * @param func  The node constructor function
 877  * @return The constructed ia32 node.
 878  */
 879 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 880                                 construct_shift_func *func)
 881 {
 882         dbg_info *dbgi      = get_irn_dbg_info(node);
 883         ir_graph *irg       = current_ir_graph;
 884         ir_node  *block     = get_nodes_block(node);
 885         ir_node  *new_block = be_transform_node(block);
 886         ir_node  *new_op1   = be_transform_node(op1);
 887         ir_node  *new_op2   = create_immediate_or_transform(op2, 0);
 888         ir_node  *res;
 889
 890         assert(! mode_is_float(get_irn_mode(node))
 891                  && "Shift/Rotate with float not supported");
 892
 893         res = func(dbgi, irg, new_block, new_op1, new_op2);
 894         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
 895
 896         /* lowered shift instruction may have a dependency operand, handle it here */
 897         if (get_irn_arity(node) == 3) {
 898                 /* we have a dependency */
 899                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 900                 add_irn_dep(res, new_dep);
 901         }
 902
 903         return res;
 904 }
 905
 906
 907 /**
 908  * Construct a standard unary operation, set AM and immediate if required.
 909  *
 910  * @param op    The operand
 911  * @param func  The node constructor function
 912  * @return The constructed ia32 node.
 913  */
 914 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 915 {
 916         ir_node  *block    = be_transform_node(get_nodes_block(node));
 917         ir_node  *new_op   = be_transform_node(op);
 918         ir_node  *new_node = NULL;
 919         ir_graph *irg      = current_ir_graph;
 920         dbg_info *dbgi     = get_irn_dbg_info(node);
 921
 922         new_node = func(dbgi, irg, block, new_op);
 923
 924         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 925
 926         return new_node;
 927 }
 928
 929 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
 930                                         ia32_address_t *addr)
 931 {
 932         ir_graph *irg   = current_ir_graph;
 933         ir_node  *base  = addr->base;
 934         ir_node  *index = addr->index;
 935         ir_node  *res;
 936
 937         if(base == NULL) {
 938                 base = ia32_new_NoReg_gp(env_cg);
 939         } else {
 940                 base = be_transform_node(base);
 941         }
 942
 943         if(index == NULL) {
 944                 index = ia32_new_NoReg_gp(env_cg);
 945         } else {
 946                 index = be_transform_node(index);
 947         }
 948
 949         res = new_rd_ia32_Lea(dbgi, irg, block, base, index);
 950         set_address(res, addr);
 951
 952         return res;
 953 }
 954
 955 static int am_has_immediates(const ia32_address_t *addr)
 956 {
 957         return addr->offset != 0 || addr->symconst_ent != NULL
 958                 || addr->frame_entity || addr->use_frame;
 959 }
 960
 961 /**
 962  * Creates an ia32 Add.
 963  *
 964  * @return the created ia32 Add node
 965  */
 966 static ir_node *gen_Add(ir_node *node) {
 967         ir_graph *irg       = current_ir_graph;
 968         dbg_info *dbgi      = get_irn_dbg_info(node);
 969         ir_node  *block     = get_nodes_block(node);
 970         ir_node  *new_block = be_transform_node(block);
 971         ir_node  *op1       = get_Add_left(node);
 972         ir_node  *op2       = get_Add_right(node);
 973         ir_mode  *mode      = get_irn_mode(node);
 974         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
 975         ir_node  *new_node;
 976         ir_node  *new_op1;
 977         ir_node  *add_immediate_op;
 978         ia32_address_t       addr;
 979         ia32_address_mode_t  am;
 980
 981         if (mode_is_float(mode)) {
 982                 if (USE_SSE2(env_cg))
 983                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd, match_commutative);
 984                 else
 985                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd, match_commutative);
 986         }
 987
 988         /**
 989          * Rules for an Add:
 990          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
 991          *   1. Add with immediate -> Lea
 992          *   2. Add with possible source address mode -> Add
 993          *   3. Otherwise -> Lea
 994          */
 995         memset(&addr, 0, sizeof(addr));
 996         ia32_create_address_mode(&addr, node, 1);
 997         add_immediate_op = NULL;
 998         /* a constant? */
 999         if(addr.base == NULL && addr.index == NULL) {
1000                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1001                                              addr.symconst_sign, addr.offset);
1002                 add_irn_dep(new_node, get_irg_frame(irg));
1003                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1004                 return new_node;
1005         }
1006         /* add with immediate? */
1007         if(addr.index == NULL) {
1008                 add_immediate_op = addr.base;
1009         } else if(addr.base == NULL && addr.scale == 0) {
1010                 add_immediate_op = addr.index;
1011         }
1012
1013         if(add_immediate_op != NULL) {
1014                 if(!am_has_immediates(&addr)) {
1015 #ifdef DEBUG_libfirm
1016                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1017                                            node);
1018 #endif
1019                         return be_transform_node(add_immediate_op);
1020                 }
1021
1022                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1023                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1024                 return new_node;
1025         }
1026
1027         /* test if we can use source address mode */
1028         memset(&am, 0, sizeof(am));
1029         new_op1 = NULL;
1030         if(use_source_address_mode(block, op2, op1)) {
1031                 build_address(&am, op2);
1032                 new_op1 = be_transform_node(op1);
1033         } else if(use_source_address_mode(block, op1, op2)) {
1034                 build_address(&am, op1);
1035                 new_op1 = be_transform_node(op2);
1036         }
1037         /* construct an Add with source address mode */
1038         if(new_op1 != NULL) {
1039                 ia32_address_t *am_addr = &am.addr;
1040                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1041                                          am_addr->index, am_addr->mem, new_op1, noreg);
1042                 set_address(new_node, am_addr);
1043                 set_ia32_op_type(new_node, ia32_AddrModeS);
1044                 set_ia32_ls_mode(new_node, am.ls_mode);
1045                 set_ia32_commutative(new_node);
1046                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1047
1048                 new_node = fix_mem_proj(new_node, &am);
1049
1050                 return new_node;
1051         }
1052
1053         /* otherwise construct a lea */
1054         new_node = create_lea_from_address(dbgi, new_block, &addr);
1055         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1056         return new_node;
1057 }
1058
1059 /**
1060  * Creates an ia32 Mul.
1061  *
1062  * @return the created ia32 Mul node
1063  */
1064 static ir_node *gen_Mul(ir_node *node) {
1065         ir_node *op1  = get_Mul_left(node);
1066         ir_node *op2  = get_Mul_right(node);
1067         ir_mode *mode = get_irn_mode(node);
1068
1069         if (mode_is_float(mode)) {
1070                 if (USE_SSE2(env_cg))
1071                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul, match_commutative);
1072                 else
1073                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul, match_commutative);
1074         }
1075
1076         /*
1077                 for the lower 32bit of the result it doesn't matter whether we use
1078                 signed or unsigned multiplication so we use IMul as it has fewer
1079                 constraints
1080         */
1081         return gen_binop(node, op1, op2, new_rd_ia32_IMul, match_commutative);
1082 }
1083
1084 /**
1085  * Creates an ia32 Mulh.
1086  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1087  * this result while Mul returns the lower 32 bit.
1088  *
1089  * @return the created ia32 Mulh node
1090  */
1091 static ir_node *gen_Mulh(ir_node *node) {
1092         ir_node  *block   = be_transform_node(get_nodes_block(node));
1093         ir_node  *op1     = get_irn_n(node, 0);
1094         ir_node  *new_op1 = be_transform_node(op1);
1095         ir_node  *op2     = get_irn_n(node, 1);
1096         ir_node  *new_op2 = be_transform_node(op2);
1097         ir_graph *irg     = current_ir_graph;
1098         dbg_info *dbgi    = get_irn_dbg_info(node);
1099         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1100         ir_mode  *mode    = get_irn_mode(node);
1101         ir_node  *proj_EDX, *res;
1102
1103         assert(!mode_is_float(mode) && "Mulh with float not supported");
1104         if (mode_is_signed(mode)) {
1105                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_NoMem(),
1106                                           new_op1, new_op2);
1107         } else {
1108                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_NoMem(), new_op1,
1109                                       new_op2);
1110         }
1111
1112         set_ia32_commutative(res);
1113
1114         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_IMul1OP_EDX);
1115
1116         return proj_EDX;
1117 }
1118
1119
1120
1121 /**
1122  * Creates an ia32 And.
1123  *
1124  * @return The created ia32 And node
1125  */
1126 static ir_node *gen_And(ir_node *node) {
1127         ir_node *op1 = get_And_left(node);
1128         ir_node *op2 = get_And_right(node);
1129         assert(! mode_is_float(get_irn_mode(node)));
1130
1131         /* is it a zero extension? */
1132         if (is_Const(op2)) {
1133                 tarval   *tv    = get_Const_tarval(op2);
1134                 long      v     = get_tarval_long(tv);
1135
1136                 if (v == 0xFF || v == 0xFFFF) {
1137                         dbg_info *dbgi   = get_irn_dbg_info(node);
1138                         ir_node  *block  = get_nodes_block(node);
1139                         ir_mode  *src_mode;
1140                         ir_node  *res;
1141
1142                         if(v == 0xFF) {
1143                                 src_mode = mode_Bu;
1144                         } else {
1145                                 assert(v == 0xFFFF);
1146                                 src_mode = mode_Hu;
1147                         }
1148                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1149
1150                         return res;
1151                 }
1152         }
1153
1154         return gen_binop(node, op1, op2, new_rd_ia32_And, match_commutative);
1155 }
1156
1157
1158
1159 /**
1160  * Creates an ia32 Or.
1161  *
1162  * @return The created ia32 Or node
1163  */
1164 static ir_node *gen_Or(ir_node *node) {
1165         ir_node *op1 = get_Or_left(node);
1166         ir_node *op2 = get_Or_right(node);
1167
1168         assert (! mode_is_float(get_irn_mode(node)));
1169         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative);
1170 }
1171
1172
1173
1174 /**
1175  * Creates an ia32 Eor.
1176  *
1177  * @return The created ia32 Eor node
1178  */
1179 static ir_node *gen_Eor(ir_node *node) {
1180         ir_node *op1 = get_Eor_left(node);
1181         ir_node *op2 = get_Eor_right(node);
1182
1183         assert(! mode_is_float(get_irn_mode(node)));
1184         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative);
1185 }
1186
1187
1188 /**
1189  * Creates an ia32 Sub.
1190  *
1191  * @return The created ia32 Sub node
1192  */
1193 static ir_node *gen_Sub(ir_node *node) {
1194         ir_node  *op1  = get_Sub_left(node);
1195         ir_node  *op2  = get_Sub_right(node);
1196         ir_mode  *mode = get_irn_mode(node);
1197
1198         if (mode_is_float(mode)) {
1199                 if (USE_SSE2(env_cg))
1200                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub, 0);
1201                 else
1202                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub, 0);
1203         }
1204
1205         if(is_Const(op2)) {
1206                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1207                            node);
1208         }
1209
1210         return gen_binop(node, op1, op2, new_rd_ia32_Sub, 0);
1211 }
1212
1213 typedef enum { flavour_Div = 1, flavour_Mod, flavour_DivMod } ia32_op_flavour_t;
1214
1215 /**
1216  * Generates an ia32 DivMod with additional infrastructure for the
1217  * register allocator if needed.
1218  *
1219  * @param dividend -no comment- :)
1220  * @param divisor  -no comment- :)
1221  * @param dm_flav  flavour_Div/Mod/DivMod
1222  * @return The created ia32 DivMod node
1223  */
1224 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1225                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1226 {
1227         ir_node  *block        = be_transform_node(get_nodes_block(node));
1228         ir_node  *new_dividend = be_transform_node(dividend);
1229         ir_node  *new_divisor  = be_transform_node(divisor);
1230         ir_graph *irg          = current_ir_graph;
1231         dbg_info *dbgi         = get_irn_dbg_info(node);
1232         ir_mode  *mode         = get_irn_mode(node);
1233         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1234         ir_node  *res, *proj_div, *proj_mod;
1235         ir_node  *sign_extension;
1236         ir_node  *mem, *new_mem;
1237         int       has_exc;
1238
1239         proj_div = proj_mod = NULL;
1240         has_exc  = 0;
1241         switch (dm_flav) {
1242                 case flavour_Div:
1243                         mem  = get_Div_mem(node);
1244                         mode = get_Div_resmode(node);
1245                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1246                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1247                         break;
1248                 case flavour_Mod:
1249                         mem  = get_Mod_mem(node);
1250                         mode = get_Mod_resmode(node);
1251                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1252                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1253                         break;
1254                 case flavour_DivMod:
1255                         mem  = get_DivMod_mem(node);
1256                         mode = get_DivMod_resmode(node);
1257                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1258                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1259                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1260                         break;
1261                 default:
1262                         panic("invalid divmod flavour!");
1263         }
1264         new_mem = be_transform_node(mem);
1265
1266         if (mode_is_signed(mode)) {
1267                 /* in signed mode, we need to sign extend the dividend */
1268                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
1269                 add_irn_dep(produceval, get_irg_frame(irg));
1270                 sign_extension      = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend,
1271                                                        produceval);
1272         } else {
1273                 sign_extension = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, 0);
1274                 set_ia32_flags(sign_extension, get_ia32_flags(sign_extension) | arch_irn_flags_modify_flags);
1275                 add_irn_dep(sign_extension, get_irg_frame(irg));
1276         }
1277
1278         if (mode_is_signed(mode)) {
1279                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_mem,
1280                                        new_dividend, sign_extension, new_divisor);
1281         } else {
1282                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_mem,
1283                                       new_dividend, sign_extension, new_divisor);
1284         }
1285
1286         set_ia32_exc_label(res, has_exc);
1287         set_irn_pinned(res, get_irn_pinned(node));
1288
1289         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1290
1291         return res;
1292 }
1293
1294
1295 /**
1296  * Wrapper for generate_DivMod. Sets flavour_Mod.
1297  *
1298  */
1299 static ir_node *gen_Mod(ir_node *node) {
1300         return generate_DivMod(node, get_Mod_left(node),
1301                                get_Mod_right(node), flavour_Mod);
1302 }
1303
1304 /**
1305  * Wrapper for generate_DivMod. Sets flavour_Div.
1306  *
1307  */
1308 static ir_node *gen_Div(ir_node *node) {
1309         return generate_DivMod(node, get_Div_left(node),
1310                                get_Div_right(node), flavour_Div);
1311 }
1312
1313 /**
1314  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1315  */
1316 static ir_node *gen_DivMod(ir_node *node) {
1317         return generate_DivMod(node, get_DivMod_left(node),
1318                                get_DivMod_right(node), flavour_DivMod);
1319 }
1320
1321
1322
1323 /**
1324  * Creates an ia32 floating Div.
1325  *
1326  * @return The created ia32 xDiv node
1327  */
1328 static ir_node *gen_Quot(ir_node *node)
1329 {
1330         ir_node  *op1     = get_Quot_left(node);
1331         ir_node  *op2     = get_Quot_right(node);
1332
1333         if (USE_SSE2(env_cg)) {
1334                 return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xDiv, 0);
1335         } else {
1336                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, 0);
1337         }
1338 }
1339
1340
1341 /**
1342  * Creates an ia32 Shl.
1343  *
1344  * @return The created ia32 Shl node
1345  */
1346 static ir_node *gen_Shl(ir_node *node) {
1347         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1348                                new_rd_ia32_Shl);
1349 }
1350
1351
1352
1353 /**
1354  * Creates an ia32 Shr.
1355  *
1356  * @return The created ia32 Shr node
1357  */
1358 static ir_node *gen_Shr(ir_node *node) {
1359         return gen_shift_binop(node, get_Shr_left(node),
1360                                get_Shr_right(node), new_rd_ia32_Shr);
1361 }
1362
1363
1364
1365 /**
1366  * Creates an ia32 Sar.
1367  *
1368  * @return The created ia32 Shrs node
1369  */
1370 static ir_node *gen_Shrs(ir_node *node) {
1371         ir_node *left  = get_Shrs_left(node);
1372         ir_node *right = get_Shrs_right(node);
1373         ir_mode *mode  = get_irn_mode(node);
1374         if(is_Const(right) && mode == mode_Is) {
1375                 tarval *tv = get_Const_tarval(right);
1376                 long val = get_tarval_long(tv);
1377                 if(val == 31) {
1378                         /* this is a sign extension */
1379                         ir_graph *irg    = current_ir_graph;
1380                         dbg_info *dbgi   = get_irn_dbg_info(node);
1381                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1382                         ir_node  *op     = left;
1383                         ir_node  *new_op = be_transform_node(op);
1384                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1385                         add_irn_dep(pval, get_irg_frame(irg));
1386
1387                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1388                 }
1389         }
1390
1391         /* 8 or 16 bit sign extension? */
1392         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1393                 ir_node *shl_left  = get_Shl_left(left);
1394                 ir_node *shl_right = get_Shl_right(left);
1395                 if(is_Const(shl_right)) {
1396                         tarval *tv1 = get_Const_tarval(right);
1397                         tarval *tv2 = get_Const_tarval(shl_right);
1398                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1399                                 long val = get_tarval_long(tv1);
1400                                 if(val == 16 || val == 24) {
1401                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1402                                         ir_node  *block  = get_nodes_block(node);
1403                                         ir_mode  *src_mode;
1404                                         ir_node  *res;
1405
1406                                         if(val == 24) {
1407                                                 src_mode = mode_Bs;
1408                                         } else {
1409                                                 assert(val == 16);
1410                                                 src_mode = mode_Hs;
1411                                         }
1412                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1413                                                               shl_left, node);
1414
1415                                         return res;
1416                                 }
1417                         }
1418                 }
1419         }
1420
1421         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1422 }
1423
1424
1425
1426 /**
1427  * Creates an ia32 RotL.
1428  *
1429  * @param op1   The first operator
1430  * @param op2   The second operator
1431  * @return The created ia32 RotL node
1432  */
1433 static ir_node *gen_RotL(ir_node *node,
1434                          ir_node *op1, ir_node *op2) {
1435         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1436 }
1437
1438
1439
1440 /**
1441  * Creates an ia32 RotR.
1442  * NOTE: There is no RotR with immediate because this would always be a RotL
1443  *       "imm-mode_size_bits" which can be pre-calculated.
1444  *
1445  * @param op1   The first operator
1446  * @param op2   The second operator
1447  * @return The created ia32 RotR node
1448  */
1449 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1450                          ir_node *op2) {
1451         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1452 }
1453
1454
1455
1456 /**
1457  * Creates an ia32 RotR or RotL (depending on the found pattern).
1458  *
1459  * @return The created ia32 RotL or RotR node
1460  */
1461 static ir_node *gen_Rot(ir_node *node) {
1462         ir_node *rotate = NULL;
1463         ir_node *op1    = get_Rot_left(node);
1464         ir_node *op2    = get_Rot_right(node);
1465
1466         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1467                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1468                  that means we can create a RotR instead of an Add and a RotL */
1469
1470         if (get_irn_op(op2) == op_Add) {
1471                 ir_node *add = op2;
1472                 ir_node *left = get_Add_left(add);
1473                 ir_node *right = get_Add_right(add);
1474                 if (is_Const(right)) {
1475                         tarval  *tv   = get_Const_tarval(right);
1476                         ir_mode *mode = get_irn_mode(node);
1477                         long     bits = get_mode_size_bits(mode);
1478
1479                         if (get_irn_op(left) == op_Minus &&
1480                                         tarval_is_long(tv)       &&
1481                                         get_tarval_long(tv) == bits)
1482                         {
1483                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1484                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1485                         }
1486                 }
1487         }
1488
1489         if (rotate == NULL) {
1490                 rotate = gen_RotL(node, op1, op2);
1491         }
1492
1493         return rotate;
1494 }
1495
1496
1497
1498 /**
1499  * Transforms a Minus node.
1500  *
1501  * @return The created ia32 Minus node
1502  */
1503 static ir_node *gen_Minus(ir_node *node)
1504 {
1505         ir_node   *op    = get_Minus_op(node);
1506         ir_node   *block = be_transform_node(get_nodes_block(node));
1507         ir_graph  *irg   = current_ir_graph;
1508         dbg_info  *dbgi  = get_irn_dbg_info(node);
1509         ir_mode   *mode  = get_irn_mode(node);
1510         ir_entity *ent;
1511         ir_node   *res;
1512         int       size;
1513
1514         if (mode_is_float(mode)) {
1515                 ir_node *new_op = be_transform_node(op);
1516                 if (USE_SSE2(env_cg)) {
1517                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1518                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1519                         ir_node *nomem     = new_rd_NoMem(irg);
1520
1521                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, nomem,
1522                                                new_op, noreg_xmm);
1523
1524                         size = get_mode_size_bits(mode);
1525                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1526
1527                         set_ia32_am_sc(res, ent);
1528                         set_ia32_op_type(res, ia32_AddrModeS);
1529                         set_ia32_ls_mode(res, mode);
1530                 } else {
1531                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1532                 }
1533         } else {
1534                 res = gen_unop(node, op, new_rd_ia32_Neg);
1535         }
1536
1537         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1538
1539         return res;
1540 }
1541
1542 /**
1543  * Transforms a Not node.
1544  *
1545  * @return The created ia32 Not node
1546  */
1547 static ir_node *gen_Not(ir_node *node) {
1548         ir_node *op   = get_Not_op(node);
1549         ir_mode *mode = get_irn_mode(node);
1550
1551         assert(mode != mode_b); /* should be lowered already */
1552
1553         assert (! mode_is_float(get_irn_mode(node)));
1554         return gen_unop(node, op, new_rd_ia32_Not);
1555 }
1556
1557
1558
1559 /**
1560  * Transforms an Abs node.
1561  *
1562  * @return The created ia32 Abs node
1563  */
1564 static ir_node *gen_Abs(ir_node *node)
1565 {
1566         ir_node   *block    = be_transform_node(get_nodes_block(node));
1567         ir_node   *op       = get_Abs_op(node);
1568         ir_node   *new_op   = be_transform_node(op);
1569         ir_graph  *irg      = current_ir_graph;
1570         dbg_info  *dbgi     = get_irn_dbg_info(node);
1571         ir_mode   *mode     = get_irn_mode(node);
1572         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1573         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1574         ir_node   *nomem    = new_NoMem();
1575         ir_node   *res;
1576         int       size;
1577         ir_entity *ent;
1578
1579         if (mode_is_float(mode)) {
1580                 if (USE_SSE2(env_cg)) {
1581                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, nomem, new_op, noreg_fp);
1582
1583                         size = get_mode_size_bits(mode);
1584                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1585
1586                         set_ia32_am_sc(res, ent);
1587
1588                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1589
1590                         set_ia32_op_type(res, ia32_AddrModeS);
1591                         set_ia32_ls_mode(res, mode);
1592                 } else {
1593                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1594                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1595                 }
1596         } else {
1597                 ir_node *xor;
1598                 ir_node *pval           = new_rd_ia32_ProduceVal(dbgi, irg, block);
1599                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op,
1600                                                            pval);
1601
1602                 add_irn_dep(pval, get_irg_frame(irg));
1603                 SET_IA32_ORIG_NODE(sign_extension,
1604                                    ia32_get_old_node_name(env_cg, node));
1605
1606                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, nomem, new_op,
1607                                       sign_extension);
1608                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1609
1610                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, nomem, xor,
1611                                       sign_extension);
1612                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1613         }
1614
1615         return res;
1616 }
1617
1618 /**
1619  * Transforms a Load.
1620  *
1621  * @return the created ia32 Load node
1622  */
1623 static ir_node *gen_Load(ir_node *node) {
1624         ir_node  *old_block = get_nodes_block(node);
1625         ir_node  *block   = be_transform_node(old_block);
1626         ir_node  *ptr     = get_Load_ptr(node);
1627         ir_node  *mem     = get_Load_mem(node);
1628         ir_node  *new_mem = be_transform_node(mem);
1629         ir_node  *base;
1630         ir_node  *index;
1631         ir_graph *irg     = current_ir_graph;
1632         dbg_info *dbgi    = get_irn_dbg_info(node);
1633         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1634         ir_mode  *mode    = get_Load_mode(node);
1635         ir_mode  *res_mode;
1636         ir_node  *new_op;
1637         ia32_address_t addr;
1638
1639         /* construct load address */
1640         memset(&addr, 0, sizeof(addr));
1641         ia32_create_address_mode(&addr, ptr, 0);
1642         base  = addr.base;
1643         index = addr.index;
1644
1645         if(base == NULL) {
1646                 base = noreg;
1647         } else {
1648                 base = be_transform_node(base);
1649         }
1650
1651         if(index == NULL) {
1652                 index = noreg;
1653         } else {
1654                 index = be_transform_node(index);
1655         }
1656
1657         if (mode_is_float(mode)) {
1658                 if (USE_SSE2(env_cg)) {
1659                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1660                                                     mode);
1661                         res_mode = mode_xmm;
1662                 } else {
1663                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1664                                                     mode);
1665                         res_mode = mode_vfp;
1666                 }
1667         } else {
1668                 if(mode == mode_b)
1669                         mode = mode_Iu;
1670
1671                 /* create a conv node with address mode for smaller modes */
1672                 if(get_mode_size_bits(mode) < 32) {
1673                         new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1674                                                       new_mem, noreg, mode);
1675                 } else {
1676                         new_op = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1677                 }
1678                 res_mode = mode_Iu;
1679         }
1680
1681         set_irn_pinned(new_op, get_irn_pinned(node));
1682         set_ia32_op_type(new_op, ia32_AddrModeS);
1683         set_ia32_ls_mode(new_op, mode);
1684         set_address(new_op, &addr);
1685
1686         /* make sure we are scheduled behind the initial IncSP/Barrier
1687          * to avoid spills being placed before it
1688          */
1689         if (block == get_irg_start_block(irg)) {
1690                 add_irn_dep(new_op, get_irg_frame(irg));
1691         }
1692
1693         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1694         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1695
1696         return new_op;
1697 }
1698
1699 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1700                        ir_node *ptr, ir_mode *mode, ir_node *other)
1701 {
1702         ir_node *load;
1703
1704         if(!is_Proj(node))
1705                 return 0;
1706
1707         /* we only use address mode if we're the only user of the load */
1708         if(get_irn_n_edges(node) > 1)
1709                 return 0;
1710
1711         load = get_Proj_pred(node);
1712         if(!is_Load(load))
1713                 return 0;
1714         if(get_nodes_block(load) != block)
1715                 return 0;
1716
1717         /* Store should be attached to the load */
1718         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1719                 return 0;
1720         /* store should have the same pointer as the load */
1721         if(get_Load_ptr(load) != ptr)
1722                 return 0;
1723
1724         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1725         if(other != NULL && get_nodes_block(other) == block
1726                         && heights_reachable_in_block(heights, other, load))
1727                 return 0;
1728
1729         assert(get_Load_mode(load) == mode);
1730
1731         return 1;
1732 }
1733
1734 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
1735                               ir_node *mem, ir_node *ptr, ir_mode *mode,
1736                               construct_binop_dest_func *func,
1737                               construct_binop_dest_func *func8bit,
1738                               int commutative)
1739 {
1740         ir_node *src_block = get_nodes_block(node);
1741         ir_node *block;
1742         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1743         ir_graph *irg      = current_ir_graph;
1744         dbg_info *dbgi;
1745         ir_node *new_node;
1746         ir_node *new_op;
1747         ia32_address_mode_t  am;
1748         ia32_address_t *addr = &am.addr;
1749         memset(&am, 0, sizeof(am));
1750
1751         if(use_dest_am(src_block, op1, mem, ptr, mode, op2)) {
1752                 build_address(&am, op1);
1753                 new_op = create_immediate_or_transform(op2, 0);
1754         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, mode, op1)) {
1755                 build_address(&am, op2);
1756                 new_op = create_immediate_or_transform(op1, 0);
1757         } else {
1758                 return NULL;
1759         }
1760
1761         if(addr->base == NULL)
1762                 addr->base = noreg_gp;
1763         if(addr->index == NULL)
1764                 addr->index = noreg_gp;
1765         if(addr->mem == NULL)
1766                 addr->mem = new_NoMem();
1767
1768         dbgi     = get_irn_dbg_info(node);
1769         block    = be_transform_node(src_block);
1770         if(get_mode_size_bits(mode) == 8) {
1771                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
1772                                     addr->mem, new_op);
1773         } else {
1774                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
1775                                 new_op);
1776         }
1777         set_address(new_node, addr);
1778         set_ia32_op_type(new_node, ia32_AddrModeD);
1779         set_ia32_ls_mode(new_node, mode);
1780         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1781
1782         return new_node;
1783 }
1784
1785 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
1786                              ir_node *ptr, ir_mode *mode,
1787                              construct_unop_dest_func *func)
1788 {
1789         ir_node *src_block = get_nodes_block(node);
1790         ir_node *block;
1791         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1792         ir_graph *irg      = current_ir_graph;
1793         dbg_info *dbgi;
1794         ir_node *new_node;
1795         ia32_address_mode_t  am;
1796         ia32_address_t *addr = &am.addr;
1797         memset(&am, 0, sizeof(am));
1798
1799         if(!use_dest_am(src_block, op, mem, ptr, mode, NULL))
1800                 return NULL;
1801
1802         build_address(&am, op);
1803
1804         if(addr->base == NULL)
1805                 addr->base = noreg_gp;
1806         if(addr->index == NULL)
1807                 addr->index = noreg_gp;
1808         if(addr->mem == NULL)
1809                 addr->mem = new_NoMem();
1810
1811         dbgi     = get_irn_dbg_info(node);
1812         block    = be_transform_node(src_block);
1813         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
1814         set_address(new_node, addr);
1815         set_ia32_op_type(new_node, ia32_AddrModeD);
1816         set_ia32_ls_mode(new_node, mode);
1817         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1818
1819         return new_node;
1820 }
1821
1822 static ir_node *try_create_dest_am(ir_node *node) {
1823         ir_node  *val    = get_Store_value(node);
1824         ir_node  *mem    = get_Store_mem(node);
1825         ir_node  *ptr    = get_Store_ptr(node);
1826         ir_mode  *mode   = get_irn_mode(val);
1827         ir_node  *op1;
1828         ir_node  *op2;
1829         ir_node  *new_node;
1830
1831         /* handle only GP modes for now... */
1832         if(!mode_needs_gp_reg(mode))
1833                 return NULL;
1834
1835         /* store must be the only user of the val node */
1836         if(get_irn_n_edges(val) > 1)
1837                 return NULL;
1838
1839         switch(get_irn_opcode(val)) {
1840         case iro_Add:
1841                 op1      = get_Add_left(val);
1842                 op2      = get_Add_right(val);
1843                 if(is_Const_1(op2)) {
1844                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1845                                                 new_rd_ia32_IncMem);
1846                         break;
1847                 } else if(is_Const_Minus_1(op2)) {
1848                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1849                                                 new_rd_ia32_DecMem);
1850                         break;
1851                 }
1852                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1853                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit, 1);
1854                 break;
1855         case iro_Sub:
1856                 op1      = get_Sub_left(val);
1857                 op2      = get_Sub_right(val);
1858                 if(is_Const(op2)) {
1859                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
1860                                    "found\n");
1861                 }
1862                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1863                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit, 0);
1864                 break;
1865         case iro_And:
1866                 op1      = get_And_left(val);
1867                 op2      = get_And_right(val);
1868                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1869                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit, 1);
1870                 break;
1871         case iro_Or:
1872                 op1      = get_Or_left(val);
1873                 op2      = get_Or_right(val);
1874                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1875                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit, 1);
1876                 break;
1877         case iro_Eor:
1878                 op1      = get_Eor_left(val);
1879                 op2      = get_Eor_right(val);
1880                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1881                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit, 1);
1882                 break;
1883         case iro_Shl:
1884                 op1      = get_Shl_left(val);
1885                 op2      = get_Shl_right(val);
1886                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1887                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem, 0);
1888                 break;
1889         case iro_Shr:
1890                 op1      = get_Shr_left(val);
1891                 op2      = get_Shr_right(val);
1892                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1893                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem, 0);
1894                 break;
1895         case iro_Shrs:
1896                 op1      = get_Shrs_left(val);
1897                 op2      = get_Shrs_right(val);
1898                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1899                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem, 0);
1900                 break;
1901         case iro_Rot:
1902                 op1      = get_Rot_left(val);
1903                 op2      = get_Rot_right(val);
1904                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1905                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem, 0);
1906                 break;
1907         /* TODO: match ROR patterns... */
1908         case iro_Minus:
1909                 op1      = get_Minus_op(val);
1910                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
1911                 break;
1912         case iro_Not:
1913                 /* should be lowered already */
1914                 assert(mode != mode_b);
1915                 op1      = get_Not_op(val);
1916                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
1917                 break;
1918         default:
1919                 return NULL;
1920         }
1921
1922         return new_node;
1923 }
1924
1925 /**
1926  * Transforms a Store.
1927  *
1928  * @return the created ia32 Store node
1929  */
1930 static ir_node *gen_Store(ir_node *node) {
1931         ir_node  *block   = be_transform_node(get_nodes_block(node));
1932         ir_node  *ptr     = get_Store_ptr(node);
1933         ir_node  *base;
1934         ir_node  *index;
1935         ir_node  *val     = get_Store_value(node);
1936         ir_node  *new_val;
1937         ir_node  *mem     = get_Store_mem(node);
1938         ir_node  *new_mem = be_transform_node(mem);
1939         ir_graph *irg     = current_ir_graph;
1940         dbg_info *dbgi    = get_irn_dbg_info(node);
1941         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1942         ir_mode  *mode    = get_irn_mode(val);
1943         ir_node  *new_op;
1944         ia32_address_t addr;
1945
1946         /* check for destination address mode */
1947         new_op = try_create_dest_am(node);
1948         if(new_op != NULL)
1949                 return new_op;
1950
1951         /* construct store address */
1952         memset(&addr, 0, sizeof(addr));
1953         ia32_create_address_mode(&addr, ptr, 0);
1954         base  = addr.base;
1955         index = addr.index;
1956
1957         if(base == NULL) {
1958                 base = noreg;
1959         } else {
1960                 base = be_transform_node(base);
1961         }
1962
1963         if(index == NULL) {
1964                 index = noreg;
1965         } else {
1966                 index = be_transform_node(index);
1967         }
1968
1969         if (mode_is_float(mode)) {
1970                 new_val = be_transform_node(val);
1971                 if (USE_SSE2(env_cg)) {
1972                         new_op = new_rd_ia32_xStore(dbgi, irg, block, base, index, new_mem,
1973                                                     new_val);
1974                 } else {
1975                         new_op = new_rd_ia32_vfst(dbgi, irg, block, base, index, new_mem, new_val,
1976                                                   mode);
1977                 }
1978         } else {
1979                 new_val = create_immediate_or_transform(val, 0);
1980                 if(mode == mode_b)
1981                         mode = mode_Iu;
1982
1983                 if (get_mode_size_bits(mode) == 8) {
1984                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, base, index, new_mem,
1985                                                        new_val);
1986                 } else {
1987                         new_op = new_rd_ia32_Store(dbgi, irg, block, base, index, new_mem,
1988                                                    new_val);
1989                 }
1990         }
1991
1992         set_irn_pinned(new_op, get_irn_pinned(node));
1993         set_ia32_op_type(new_op, ia32_AddrModeD);
1994         set_ia32_ls_mode(new_op, mode);
1995
1996         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1997         set_address(new_op, &addr);
1998         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1999
2000         return new_op;
2001 }
2002
2003 static ir_node *create_Switch(ir_node *node)
2004 {
2005         ir_graph *irg     = current_ir_graph;
2006         dbg_info *dbgi    = get_irn_dbg_info(node);
2007         ir_node  *block   = be_transform_node(get_nodes_block(node));
2008         ir_node  *sel     = get_Cond_selector(node);
2009         ir_node  *new_sel = be_transform_node(sel);
2010         ir_node  *res;
2011         int switch_min    = INT_MAX;
2012         const ir_edge_t *edge;
2013
2014         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2015
2016         /* determine the smallest switch case value */
2017         foreach_out_edge(node, edge) {
2018                 ir_node *proj = get_edge_src_irn(edge);
2019                 int      pn   = get_Proj_proj(proj);
2020                 if(pn < switch_min)
2021                         switch_min = pn;
2022         }
2023
2024         if (switch_min != 0) {
2025                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2026
2027                 /* if smallest switch case is not 0 we need an additional sub */
2028                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2029                 add_ia32_am_offs_int(new_sel, -switch_min);
2030                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2031
2032                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2033         }
2034
2035         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
2036         set_ia32_pncode(res, get_Cond_defaultProj(node));
2037
2038         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2039
2040         return res;
2041 }
2042
2043 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
2044 {
2045         ir_graph *irg = current_ir_graph;
2046         ir_node  *flags;
2047         ir_node  *new_op;
2048         ir_node  *noreg;
2049         ir_node  *nomem;
2050         ir_node  *new_block;
2051         dbg_info *dbgi;
2052
2053         /* we have a Cmp as input */
2054         if(is_Proj(node)) {
2055                 ir_node *pred = get_Proj_pred(node);
2056                 if(is_Cmp(pred)) {
2057                         flags    = be_transform_node(pred);
2058                         *pnc_out = get_Proj_proj(node);
2059                         return flags;
2060                 }
2061         }
2062
2063         /* a mode_b value, we have to compare it against 0 */
2064         dbgi      = get_irn_dbg_info(node);
2065         new_block = be_transform_node(get_nodes_block(node));
2066         new_op    = be_transform_node(node);
2067         noreg     = ia32_new_NoReg_gp(env_cg);
2068         nomem     = new_NoMem();
2069         flags     = new_rd_ia32_Test(dbgi, irg, new_block, noreg, noreg, nomem,
2070                                      new_op, new_op, 0, 0);
2071         *pnc_out  = pn_Cmp_Lg;
2072         return flags;
2073 }
2074
2075 static ir_node *gen_Cond(ir_node *node) {
2076         ir_node  *block     = get_nodes_block(node);
2077         ir_node  *new_block = be_transform_node(block);
2078         ir_graph *irg       = current_ir_graph;
2079         dbg_info *dbgi      = get_irn_dbg_info(node);
2080         ir_node  *sel       = get_Cond_selector(node);
2081         ir_mode  *sel_mode  = get_irn_mode(sel);
2082         ir_node  *res;
2083         ir_node  *flags     = NULL;
2084         pn_Cmp    pnc;
2085
2086         if (sel_mode != mode_b) {
2087                 return create_Switch(node);
2088         }
2089
2090         /* we get flags from a cmp */
2091         flags = get_flags_node(sel, &pnc);
2092
2093         res = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2094         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2095
2096         return res;
2097 }
2098
2099
2100
2101 /**
2102  * Transforms a CopyB node.
2103  *
2104  * @return The transformed node.
2105  */
2106 static ir_node *gen_CopyB(ir_node *node) {
2107         ir_node  *block    = be_transform_node(get_nodes_block(node));
2108         ir_node  *src      = get_CopyB_src(node);
2109         ir_node  *new_src  = be_transform_node(src);
2110         ir_node  *dst      = get_CopyB_dst(node);
2111         ir_node  *new_dst  = be_transform_node(dst);
2112         ir_node  *mem      = get_CopyB_mem(node);
2113         ir_node  *new_mem  = be_transform_node(mem);
2114         ir_node  *res      = NULL;
2115         ir_graph *irg      = current_ir_graph;
2116         dbg_info *dbgi     = get_irn_dbg_info(node);
2117         int      size      = get_type_size_bytes(get_CopyB_type(node));
2118         int      rem;
2119
2120         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2121         /* then we need the size explicitly in ECX.                    */
2122         if (size >= 32 * 4) {
2123                 rem = size & 0x3; /* size % 4 */
2124                 size >>= 2;
2125
2126                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2127                 if(size == 0) {
2128                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2129                                    node);
2130                         set_ia32_flags(res, get_ia32_flags(res) | arch_irn_flags_modify_flags);
2131                 }
2132                 add_irn_dep(res, get_irg_frame(irg));
2133
2134                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
2135                 /* we misuse the pncode field for the copyb size */
2136                 set_ia32_pncode(res, rem);
2137         } else {
2138                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
2139                 set_ia32_pncode(res, size);
2140         }
2141
2142         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2143
2144         return res;
2145 }
2146
2147 static ir_node *gen_be_Copy(ir_node *node)
2148 {
2149         ir_node *result = be_duplicate_node(node);
2150         ir_mode *mode   = get_irn_mode(result);
2151
2152         if (mode_needs_gp_reg(mode)) {
2153                 set_irn_mode(result, mode_Iu);
2154         }
2155
2156         return result;
2157 }
2158
2159 /**
2160  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2161  * to fold an and into a test node
2162  */
2163 static int can_fold_test_and(ir_node *node)
2164 {
2165         const ir_edge_t *edge;
2166
2167         /** we can only have eq and lg projs */
2168         foreach_out_edge(node, edge) {
2169                 ir_node *proj = get_edge_src_irn(edge);
2170                 pn_Cmp   pnc  = get_Proj_proj(proj);
2171                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2172                         return 0;
2173         }
2174
2175         return 1;
2176 }
2177
2178 static ir_node *try_create_Test(ir_node *node)
2179 {
2180         ir_graph *irg       = current_ir_graph;
2181         dbg_info *dbgi      = get_irn_dbg_info(node);
2182         ir_node  *block     = get_nodes_block(node);
2183         ir_node  *new_block = be_transform_node(block);
2184         ir_node  *cmp_left  = get_Cmp_left(node);
2185         ir_node  *cmp_right = get_Cmp_right(node);
2186         ir_mode  *mode;
2187         ir_node  *left;
2188         ir_node  *right;
2189         ir_node  *res;
2190         ia32_address_mode_t  am;
2191         ia32_address_t      *addr = &am.addr;
2192         int                  cmp_unsigned;
2193
2194         /* can we use a test instruction? */
2195         if(!is_Const_0(cmp_right))
2196                 return NULL;
2197
2198         if(is_And(cmp_left) && get_irn_n_edges(cmp_left) == 1 &&
2199                         can_fold_test_and(node)) {
2200                 ir_node *and_left  = get_And_left(cmp_left);
2201                 ir_node *and_right = get_And_right(cmp_left);
2202
2203                 mode  = get_irn_mode(and_left);
2204                 left  = and_left;
2205                 right = and_right;
2206         } else {
2207                 mode  = get_irn_mode(cmp_left);
2208                 left  = cmp_left;
2209                 right = cmp_left;
2210         }
2211
2212         assert(get_mode_size_bits(mode) <= 32);
2213
2214         match_arguments(&am, block, left, right, match_commutative |
2215                         match_8_bit_am | match_16_bit_am | match_am_and_immediates);
2216
2217         cmp_unsigned = !mode_is_signed(mode);
2218         if(get_mode_size_bits(mode) == 8) {
2219                 res = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2220                                            addr->index, addr->mem, am.new_op1,
2221                                            am.new_op2, am.ins_permuted, cmp_unsigned);
2222         } else {
2223                 res = new_rd_ia32_Test(dbgi, irg, new_block, addr->base, addr->index,
2224                                        addr->mem, am.new_op1, am.new_op2,
2225                                        am.ins_permuted, cmp_unsigned);
2226         }
2227         set_am_attributes(res, &am);
2228         assert(mode != NULL);
2229         set_ia32_ls_mode(res, mode);
2230
2231         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2232
2233         res = fix_mem_proj(res, &am);
2234         return res;
2235 }
2236
2237 static ir_node *create_Fucom(ir_node *node)
2238 {
2239         ir_graph *irg       = current_ir_graph;
2240         dbg_info *dbgi      = get_irn_dbg_info(node);
2241         ir_node  *block     = get_nodes_block(node);
2242         ir_node  *new_block = be_transform_node(block);
2243         ir_node  *left      = get_Cmp_left(node);
2244         ir_node  *new_left  = be_transform_node(left);
2245         ir_node  *right     = get_Cmp_right(node);
2246         ir_node  *new_right;
2247         ir_node  *res;
2248
2249         if(transform_config.use_fucomi) {
2250                 new_right = be_transform_node(right);
2251                 res = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left, new_right, 0);
2252                 set_ia32_commutative(res);
2253                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2254         } else {
2255                 if(transform_config.use_ftst && is_Const_null(right)) {
2256                         res = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left, 0);
2257                 } else {
2258                         new_right = be_transform_node(right);
2259                         res       = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2260                                                                                                  new_right, 0);
2261                 }
2262
2263                 set_ia32_commutative(res);
2264
2265                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2266
2267                 res = new_rd_ia32_Sahf(dbgi, irg, new_block, res);
2268                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2269         }
2270
2271         return res;
2272 }
2273
2274 static ir_node *create_Ucomi(ir_node *node)
2275 {
2276         ir_graph *irg       = current_ir_graph;
2277         dbg_info *dbgi      = get_irn_dbg_info(node);
2278         ir_node  *src_block = get_nodes_block(node);
2279         ir_node  *new_block = be_transform_node(src_block);
2280         ir_node  *left      = get_Cmp_left(node);
2281         ir_node  *right     = get_Cmp_right(node);
2282         ir_node  *new_node;
2283         ia32_address_mode_t  am;
2284         ia32_address_t      *addr = &am.addr;
2285
2286         match_arguments(&am, src_block, left, right, match_commutative);
2287
2288         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2289                                      addr->mem, am.new_op1, am.new_op2,
2290                                      am.ins_permuted);
2291         set_am_attributes(new_node, &am);
2292
2293         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2294
2295         new_node = fix_mem_proj(new_node, &am);
2296
2297         return new_node;
2298 }
2299
2300 static ir_node *gen_Cmp(ir_node *node)
2301 {
2302         ir_graph *irg       = current_ir_graph;
2303         dbg_info *dbgi      = get_irn_dbg_info(node);
2304         ir_node  *block     = get_nodes_block(node);
2305         ir_node  *new_block = be_transform_node(block);
2306         ir_node  *left      = get_Cmp_left(node);
2307         ir_node  *right     = get_Cmp_right(node);
2308         ir_mode  *cmp_mode  = get_irn_mode(left);
2309         ir_node  *res;
2310         ia32_address_mode_t  am;
2311         ia32_address_t      *addr = &am.addr;
2312         int                  cmp_unsigned;
2313
2314         if(mode_is_float(cmp_mode)) {
2315                 if (USE_SSE2(env_cg)) {
2316                         return create_Ucomi(node);
2317                 } else {
2318                         return create_Fucom(node);
2319                 }
2320         }
2321
2322         assert(mode_needs_gp_reg(cmp_mode));
2323
2324         /* we prefer the Test instruction where possible except cases where
2325          * we can use SourceAM */
2326         if(!use_source_address_mode(block, left, right) &&
2327                         !use_source_address_mode(block, right, left)) {
2328                 res = try_create_Test(node);
2329                 if(res != NULL)
2330                         return res;
2331         }
2332
2333         match_arguments(&am, block, left, right,
2334                         match_commutative | match_8_bit_am | match_16_bit_am |
2335                         match_am_and_immediates);
2336
2337         cmp_unsigned = !mode_is_signed(get_irn_mode(left));
2338         if(get_mode_size_bits(cmp_mode) == 8) {
2339                 res = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base, addr->index,
2340                                           addr->mem, am.new_op1, am.new_op2,
2341                                           am.ins_permuted, cmp_unsigned);
2342         } else {
2343                 res = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base, addr->index,
2344                                       addr->mem, am.new_op1, am.new_op2,
2345                                       am.ins_permuted, cmp_unsigned);
2346         }
2347         set_am_attributes(res, &am);
2348         assert(cmp_mode != NULL);
2349         set_ia32_ls_mode(res, cmp_mode);
2350
2351         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2352
2353         res = fix_mem_proj(res, &am);
2354
2355         return res;
2356 }
2357
2358 static ir_node *create_CMov(ir_node *node, ir_node *new_flags, pn_Cmp pnc)
2359 {
2360         ir_graph            *irg           = current_ir_graph;
2361         dbg_info            *dbgi          = get_irn_dbg_info(node);
2362         ir_node             *block         = get_nodes_block(node);
2363         ir_node             *new_block     = be_transform_node(block);
2364         ir_node             *val_true      = get_Psi_val(node, 0);
2365         ir_node             *val_false     = get_Psi_default(node);
2366         ir_node             *new_node;
2367         match_flags_t        match_flags;
2368         ia32_address_mode_t  am;
2369         ia32_address_t      *addr;
2370
2371         assert(transform_config.use_cmov);
2372         assert(mode_needs_gp_reg(get_irn_mode(val_true)));
2373
2374         addr = &am.addr;
2375
2376         match_flags = match_commutative | match_no_immediate | match_16_bit_am
2377                 | match_force_32bit_op;
2378
2379         match_arguments(&am, block, val_false, val_true, match_flags);
2380
2381         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2382                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2383                                     am.ins_permuted, pnc);
2384         set_am_attributes(new_node, &am);
2385
2386         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2387
2388         new_node = fix_mem_proj(new_node, &am);
2389
2390         return new_node;
2391 }
2392
2393
2394
2395 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2396                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2397                                  int ins_permuted)
2398 {
2399         ir_graph *irg   = current_ir_graph;
2400         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2401         ir_node  *nomem = new_NoMem();
2402         ir_node  *res;
2403
2404         res = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2405         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2406         res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2407                                        nomem, res, mode_Bu);
2408         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2409
2410         return res;
2411 }
2412
2413 /**
2414  * Transforms a Psi node into CMov.
2415  *
2416  * @return The transformed node.
2417  */
2418 static ir_node *gen_Psi(ir_node *node)
2419 {
2420         dbg_info *dbgi        = get_irn_dbg_info(node);
2421         ir_node  *block       = get_nodes_block(node);
2422         ir_node  *new_block   = be_transform_node(block);
2423         ir_node  *psi_true    = get_Psi_val(node, 0);
2424         ir_node  *psi_default = get_Psi_default(node);
2425         ir_node  *cond        = get_Psi_cond(node, 0);
2426         ir_node  *flags       = NULL;
2427         ir_node  *res;
2428         pn_Cmp    pnc;
2429
2430         assert(get_Psi_n_conds(node) == 1);
2431         assert(get_irn_mode(cond) == mode_b);
2432         assert(mode_needs_gp_reg(get_irn_mode(node)));
2433
2434         flags = get_flags_node(cond, &pnc);
2435
2436         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2437                 res = create_set_32bit(dbgi, new_block, flags, pnc, node, 0);
2438         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2439                 res = create_set_32bit(dbgi, new_block, flags, pnc, node, 1);
2440         } else {
2441                 res = create_CMov(node, flags, pnc);
2442         }
2443         return res;
2444 }
2445
2446
2447 /**
2448  * Create a conversion from x87 state register to general purpose.
2449  */
2450 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2451         ir_node         *block      = be_transform_node(get_nodes_block(node));
2452         ir_node         *op         = get_Conv_op(node);
2453         ir_node         *new_op     = be_transform_node(op);
2454         ia32_code_gen_t *cg         = env_cg;
2455         ir_graph        *irg        = current_ir_graph;
2456         dbg_info        *dbgi       = get_irn_dbg_info(node);
2457         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2458         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2459         ir_mode         *mode       = get_irn_mode(node);
2460         ir_node         *fist, *load;
2461
2462         /* do a fist */
2463         fist = new_rd_ia32_vfist(dbgi, irg, block, get_irg_frame(irg), noreg,
2464                                  new_NoMem(), new_op, trunc_mode);
2465
2466         set_irn_pinned(fist, op_pin_state_floats);
2467         set_ia32_use_frame(fist);
2468         set_ia32_op_type(fist, ia32_AddrModeD);
2469
2470         assert(get_mode_size_bits(mode) <= 32);
2471         /* exception we can only store signed 32 bit integers, so for unsigned
2472            we store a 64bit (signed) integer and load the lower bits */
2473         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2474                 set_ia32_ls_mode(fist, mode_Ls);
2475         } else {
2476                 set_ia32_ls_mode(fist, mode_Is);
2477         }
2478         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2479
2480         /* do a Load */
2481         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2482
2483         set_irn_pinned(load, op_pin_state_floats);
2484         set_ia32_use_frame(load);
2485         set_ia32_op_type(load, ia32_AddrModeS);
2486         set_ia32_ls_mode(load, mode_Is);
2487         if(get_ia32_ls_mode(fist) == mode_Ls) {
2488                 ia32_attr_t *attr = get_ia32_attr(load);
2489                 attr->data.need_64bit_stackent = 1;
2490         } else {
2491                 ia32_attr_t *attr = get_ia32_attr(load);
2492                 attr->data.need_32bit_stackent = 1;
2493         }
2494         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2495
2496         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2497 }
2498
2499 /**
2500  * Creates a x87 strict Conv by placing a Sore and a Load
2501  */
2502 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
2503 {
2504         ir_node  *block    = get_nodes_block(node);
2505         ir_graph *irg      = current_ir_graph;
2506         dbg_info *dbgi     = get_irn_dbg_info(node);
2507         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2508         ir_node  *nomem    = new_NoMem();
2509         ir_node  *frame    = get_irg_frame(irg);
2510         ir_node  *store, *load;
2511         ir_node  *res;
2512
2513         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
2514                                  tgt_mode);
2515         set_ia32_use_frame(store);
2516         set_ia32_op_type(store, ia32_AddrModeD);
2517         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2518
2519         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2520                                 tgt_mode);
2521         set_ia32_use_frame(load);
2522         set_ia32_op_type(load, ia32_AddrModeS);
2523         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2524
2525         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2526         return res;
2527 }
2528
2529 static ir_node *create_Immediate(ir_entity *symconst, int symconst_sign, long val)
2530 {
2531         ir_graph *irg         = current_ir_graph;
2532         ir_node  *start_block = get_irg_start_block(irg);
2533         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block,
2534                                                       symconst, symconst_sign, val);
2535         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
2536
2537         return immediate;
2538 }
2539
2540 /**
2541  * Create a conversion from general purpose to x87 register
2542  */
2543 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2544         ir_node  *src_block  = get_nodes_block(node);
2545         ir_node  *block      = be_transform_node(src_block);
2546         ir_graph *irg        = current_ir_graph;
2547         dbg_info *dbgi       = get_irn_dbg_info(node);
2548         ir_node  *op         = get_Conv_op(node);
2549         ir_node  *new_op;
2550         ir_node  *noreg;
2551         ir_node  *nomem;
2552         ir_mode  *mode;
2553         ir_mode  *store_mode;
2554         ir_node  *fild;
2555         ir_node  *store;
2556         ir_node  *res;
2557         int       src_bits;
2558
2559         /* fild can use source AM if the operand is a signed 32bit integer */
2560         if (src_mode == mode_Is) {
2561                 ia32_address_mode_t am;
2562
2563                 match_arguments(&am, src_block, NULL, op, match_no_immediate);
2564                 if (am.op_type == ia32_AddrModeS) {
2565                         ia32_address_t *addr = &am.addr;
2566
2567                         fild = new_rd_ia32_vfild(dbgi, irg, block, addr->base, addr->index, addr->mem);
2568                         res  = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2569
2570                         set_am_attributes(fild, &am);
2571                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
2572
2573                         fix_mem_proj(fild, &am);
2574
2575                         return res;
2576                 }
2577                 new_op = am.new_op2;
2578         } else {
2579                 new_op = be_transform_node(op);
2580         }
2581
2582         noreg  = ia32_new_NoReg_gp(env_cg);
2583         nomem  = new_NoMem();
2584         mode   = get_irn_mode(op);
2585
2586         /* first convert to 32 bit signed if necessary */
2587         src_bits = get_mode_size_bits(src_mode);
2588         if (src_bits == 8) {
2589                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
2590                                                   new_op, src_mode);
2591                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2592                 mode = mode_Is;
2593         } else if (src_bits < 32) {
2594                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
2595                                               new_op, src_mode);
2596                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2597                 mode = mode_Is;
2598         }
2599
2600         assert(get_mode_size_bits(mode) == 32);
2601
2602         /* do a store */
2603         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
2604                                   new_op);
2605
2606         set_ia32_use_frame(store);
2607         set_ia32_op_type(store, ia32_AddrModeD);
2608         set_ia32_ls_mode(store, mode_Iu);
2609
2610         /* exception for 32bit unsigned, do a 64bit spill+load */
2611         if(!mode_is_signed(mode)) {
2612                 ir_node *in[2];
2613                 /* store a zero */
2614                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
2615
2616                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
2617                                                         get_irg_frame(irg), noreg, nomem,
2618                                                         zero_const);
2619
2620                 set_ia32_use_frame(zero_store);
2621                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2622                 add_ia32_am_offs_int(zero_store, 4);
2623                 set_ia32_ls_mode(zero_store, mode_Iu);
2624
2625                 in[0] = zero_store;
2626                 in[1] = store;
2627
2628                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2629                 store_mode = mode_Ls;
2630         } else {
2631                 store_mode = mode_Is;
2632         }
2633
2634         /* do a fild */
2635         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2636
2637         set_ia32_use_frame(fild);
2638         set_ia32_op_type(fild, ia32_AddrModeS);
2639         set_ia32_ls_mode(fild, store_mode);
2640
2641         res = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2642
2643         return res;
2644 }
2645
2646 /**
2647  * Crete a conversion from one integer mode into another one
2648  */
2649 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2650                                 dbg_info *dbgi, ir_node *block, ir_node *op,
2651                                 ir_node *node)
2652 {
2653         ir_graph *irg       = current_ir_graph;
2654         int       src_bits  = get_mode_size_bits(src_mode);
2655         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2656         ir_node  *new_block = be_transform_node(block);
2657         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2658         ir_node  *new_op;
2659         ir_node  *res;
2660         ir_mode  *smaller_mode;
2661         int       smaller_bits;
2662         ia32_address_mode_t  am;
2663         ia32_address_t      *addr = &am.addr;
2664
2665         if (src_bits < tgt_bits) {
2666                 smaller_mode = src_mode;
2667                 smaller_bits = src_bits;
2668         } else {
2669                 smaller_mode = tgt_mode;
2670                 smaller_bits = tgt_bits;
2671         }
2672
2673         memset(&am, 0, sizeof(am));
2674         if(use_source_address_mode(block, op, NULL)) {
2675                 build_address(&am, op);
2676                 new_op     = noreg;
2677                 am.op_type = ia32_AddrModeS;
2678         } else {
2679                 new_op     = be_transform_node(op);
2680                 am.op_type = ia32_Normal;
2681         }
2682         if(addr->base == NULL)
2683                 addr->base = noreg;
2684         if(addr->index == NULL)
2685                 addr->index = noreg;
2686         if(addr->mem == NULL)
2687                 addr->mem = new_NoMem();
2688
2689         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2690         if (smaller_bits == 8) {
2691                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
2692                                                addr->index, addr->mem, new_op,
2693                                                smaller_mode);
2694         } else {
2695                 res = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
2696                                            addr->index, addr->mem, new_op,
2697                                            smaller_mode);
2698         }
2699
2700         set_am_attributes(res, &am);
2701         set_ia32_ls_mode(res, smaller_mode);
2702         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2703         res = fix_mem_proj(res, &am);
2704
2705         return res;
2706 }
2707
2708 /**
2709  * Transforms a Conv node.
2710  *
2711  * @return The created ia32 Conv node
2712  */
2713 static ir_node *gen_Conv(ir_node *node) {
2714         ir_node  *block     = get_nodes_block(node);
2715         ir_node  *new_block = be_transform_node(block);
2716         ir_node  *op        = get_Conv_op(node);
2717         ir_node  *new_op    = NULL;
2718         ir_graph *irg       = current_ir_graph;
2719         dbg_info *dbgi      = get_irn_dbg_info(node);
2720         ir_mode  *src_mode  = get_irn_mode(op);
2721         ir_mode  *tgt_mode  = get_irn_mode(node);
2722         int       src_bits  = get_mode_size_bits(src_mode);
2723         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2724         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2725         ir_node  *nomem     = new_rd_NoMem(irg);
2726         ir_node  *res       = NULL;
2727
2728         if (src_mode == mode_b) {
2729                 assert(mode_is_int(tgt_mode));
2730                 /* nothing to do, we already model bools as 0/1 ints */
2731                 return be_transform_node(op);
2732         }
2733
2734         if (src_mode == tgt_mode) {
2735                 if (get_Conv_strict(node)) {
2736                         if (USE_SSE2(env_cg)) {
2737                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2738                                 return be_transform_node(op);
2739                         }
2740                 } else {
2741                         /* this should be optimized already, but who knows... */
2742                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2743                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2744                         return be_transform_node(op);
2745                 }
2746         }
2747
2748         if (mode_is_float(src_mode)) {
2749                 new_op = be_transform_node(op);
2750                 /* we convert from float ... */
2751                 if (mode_is_float(tgt_mode)) {
2752                         if(src_mode == mode_E && tgt_mode == mode_D
2753                                         && !get_Conv_strict(node)) {
2754                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2755                                 return new_op;
2756                         }
2757
2758                         /* ... to float */
2759                         if (USE_SSE2(env_cg)) {
2760                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2761                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
2762                                                              nomem, new_op);
2763                                 set_ia32_ls_mode(res, tgt_mode);
2764                         } else {
2765                                 if(get_Conv_strict(node)) {
2766                                         res = gen_x87_strict_conv(tgt_mode, new_op);
2767                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2768                                         return res;
2769                                 }
2770                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2771                                 return new_op;
2772                         }
2773                 } else {
2774                         /* ... to int */
2775                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2776                         if (USE_SSE2(env_cg)) {
2777                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
2778                                                             nomem, new_op);
2779                                 set_ia32_ls_mode(res, src_mode);
2780                         } else {
2781                                 return gen_x87_fp_to_gp(node);
2782                         }
2783                 }
2784         } else {
2785                 /* we convert from int ... */
2786                 if (mode_is_float(tgt_mode)) {
2787                         /* ... to float */
2788                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2789                         if (USE_SSE2(env_cg)) {
2790                                 new_op = be_transform_node(op);
2791                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
2792                                                             nomem, new_op);
2793                                 set_ia32_ls_mode(res, tgt_mode);
2794                         } else {
2795                                 res = gen_x87_gp_to_fp(node, src_mode);
2796                                 if(get_Conv_strict(node)) {
2797                                         res = gen_x87_strict_conv(tgt_mode, res);
2798                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
2799                                                            ia32_get_old_node_name(env_cg, node));
2800                                 }
2801                                 return res;
2802                         }
2803                 } else if(tgt_mode == mode_b) {
2804                         /* mode_b lowering already took care that we only have 0/1 values */
2805                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2806                             src_mode, tgt_mode));
2807                         return be_transform_node(op);
2808                 } else {
2809                         /* to int */
2810                         if (src_bits == tgt_bits) {
2811                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2812                                     src_mode, tgt_mode));
2813                                 return be_transform_node(op);
2814                         }
2815
2816                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
2817                         return res;
2818                 }
2819         }
2820
2821         return res;
2822 }
2823
2824 static int check_immediate_constraint(long val, char immediate_constraint_type)
2825 {
2826         switch (immediate_constraint_type) {
2827         case 0:
2828                 return 1;
2829         case 'I':
2830                 return val >= 0 && val <= 32;
2831         case 'J':
2832                 return val >= 0 && val <= 63;
2833         case 'K':
2834                 return val >= -128 && val <= 127;
2835         case 'L':
2836                 return val == 0xff || val == 0xffff;
2837         case 'M':
2838                 return val >= 0 && val <= 3;
2839         case 'N':
2840                 return val >= 0 && val <= 255;
2841         case 'O':
2842                 return val >= 0 && val <= 127;
2843         default:
2844                 break;
2845         }
2846         panic("Invalid immediate constraint found");
2847         return 0;
2848 }
2849
2850 static ir_node *try_create_Immediate(ir_node *node,
2851                                      char immediate_constraint_type)
2852 {
2853         int          minus         = 0;
2854         tarval      *offset        = NULL;
2855         int          offset_sign   = 0;
2856         long         val = 0;
2857         ir_entity   *symconst_ent  = NULL;
2858         int          symconst_sign = 0;
2859         ir_mode     *mode;
2860         ir_node     *cnst          = NULL;
2861         ir_node     *symconst      = NULL;
2862         ir_node     *res;
2863
2864         mode = get_irn_mode(node);
2865         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2866                 return NULL;
2867         }
2868
2869         if(is_Minus(node)) {
2870                 minus = 1;
2871                 node  = get_Minus_op(node);
2872         }
2873
2874         if(is_Const(node)) {
2875                 cnst        = node;
2876                 symconst    = NULL;
2877                 offset_sign = minus;
2878         } else if(is_SymConst(node)) {
2879                 cnst          = NULL;
2880                 symconst      = node;
2881                 symconst_sign = minus;
2882         } else if(is_Add(node)) {
2883                 ir_node *left  = get_Add_left(node);
2884                 ir_node *right = get_Add_right(node);
2885                 if(is_Const(left) && is_SymConst(right)) {
2886                         cnst          = left;
2887                         symconst      = right;
2888                         symconst_sign = minus;
2889                         offset_sign   = minus;
2890                 } else if(is_SymConst(left) && is_Const(right)) {
2891                         cnst          = right;
2892                         symconst      = left;
2893                         symconst_sign = minus;
2894                         offset_sign   = minus;
2895                 }
2896         } else if(is_Sub(node)) {
2897                 ir_node *left  = get_Sub_left(node);
2898                 ir_node *right = get_Sub_right(node);
2899                 if(is_Const(left) && is_SymConst(right)) {
2900                         cnst          = left;
2901                         symconst      = right;
2902                         symconst_sign = !minus;
2903                         offset_sign   = minus;
2904                 } else if(is_SymConst(left) && is_Const(right)) {
2905                         cnst          = right;
2906                         symconst      = left;
2907                         symconst_sign = minus;
2908                         offset_sign   = !minus;
2909                 }
2910         } else {
2911                 return NULL;
2912         }
2913
2914         if(cnst != NULL) {
2915                 offset = get_Const_tarval(cnst);
2916                 if(tarval_is_long(offset)) {
2917                         val = get_tarval_long(offset);
2918                 } else {
2919                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2920                                    "long?\n", cnst);
2921                         return NULL;
2922                 }
2923
2924                 if(!check_immediate_constraint(val, immediate_constraint_type))
2925                         return NULL;
2926         }
2927         if(symconst != NULL) {
2928                 if(immediate_constraint_type != 0) {
2929                         /* we need full 32bits for symconsts */
2930                         return NULL;
2931                 }
2932
2933                 /* unfortunately the assembler/linker doesn't support -symconst */
2934                 if(symconst_sign)
2935                         return NULL;
2936
2937                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2938                         return NULL;
2939                 symconst_ent = get_SymConst_entity(symconst);
2940         }
2941         if(cnst == NULL && symconst == NULL)
2942                 return NULL;
2943
2944         if(offset_sign && offset != NULL) {
2945                 offset = tarval_neg(offset);
2946         }
2947
2948         res = create_Immediate(symconst_ent, symconst_sign, val);
2949
2950         return res;
2951 }
2952
2953 static ir_node *create_immediate_or_transform(ir_node *node,
2954                                               char immediate_constraint_type)
2955 {
2956         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2957         if (new_node == NULL) {
2958                 new_node = be_transform_node(node);
2959         }
2960         return new_node;
2961 }
2962
2963 static const arch_register_req_t no_register_req = {
2964         arch_register_req_type_none,
2965         NULL,                         /* regclass */
2966         NULL,                         /* limit bitset */
2967         { -1, -1 },                   /* same pos */
2968         -1                            /* different pos */
2969 };
2970
2971 /**
2972  * An assembler constraint.
2973  */
2974 typedef struct constraint_t constraint_t;
2975 struct constraint_t {
2976         int                         is_in;
2977         int                         n_outs;
2978         const arch_register_req_t **out_reqs;
2979
2980         const arch_register_req_t  *req;
2981         unsigned                    immediate_possible;
2982         char                        immediate_type;
2983 };
2984
2985 static void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2986 {
2987         int                          immediate_possible = 0;
2988         char                         immediate_type     = 0;
2989         unsigned                     limited            = 0;
2990         const arch_register_class_t *cls                = NULL;
2991         ir_graph                    *irg = current_ir_graph;
2992         struct obstack              *obst = get_irg_obstack(irg);
2993         arch_register_req_t         *req;
2994         unsigned                    *limited_ptr;
2995         int                          p;
2996         int                          same_as = -1;
2997
2998         /* TODO: replace all the asserts with nice error messages */
2999
3000         if(*c == 0) {
3001                 /* a memory constraint: no need to do anything in backend about it
3002                  * (the dependencies are already respected by the memory edge of
3003                  * the node) */
3004                 constraint->req    = &no_register_req;
3005                 return;
3006         }
3007
3008         while(*c != 0) {
3009                 switch(*c) {
3010                 case ' ':
3011                 case '\t':
3012                 case '\n':
3013                         break;
3014
3015                 case 'a':
3016                         assert(cls == NULL ||
3017                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3018                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3019                         limited |= 1 << REG_EAX;
3020                         break;
3021                 case 'b':
3022                         assert(cls == NULL ||
3023                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3024                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3025                         limited |= 1 << REG_EBX;
3026                         break;
3027                 case 'c':
3028                         assert(cls == NULL ||
3029                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3030                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3031                         limited |= 1 << REG_ECX;
3032                         break;
3033                 case 'd':
3034                         assert(cls == NULL ||
3035                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3036                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3037                         limited |= 1 << REG_EDX;
3038                         break;
3039                 case 'D':
3040                         assert(cls == NULL ||
3041                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3042                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3043                         limited |= 1 << REG_EDI;
3044                         break;
3045                 case 'S':
3046                         assert(cls == NULL ||
3047                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3048                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3049                         limited |= 1 << REG_ESI;
3050                         break;
3051                 case 'Q':
3052                 case 'q': /* q means lower part of the regs only, this makes no
3053                                    * difference to Q for us (we only assigne whole registers) */
3054                         assert(cls == NULL ||
3055                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3056                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3057                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3058                                    1 << REG_EDX;
3059                         break;
3060                 case 'A':
3061                         assert(cls == NULL ||
3062                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3063                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3064                         limited |= 1 << REG_EAX | 1 << REG_EDX;
3065                         break;
3066                 case 'l':
3067                         assert(cls == NULL ||
3068                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3069                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3070                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3071                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
3072                                    1 << REG_EBP;
3073                         break;
3074
3075                 case 'R':
3076                 case 'r':
3077                 case 'p':
3078                         assert(cls == NULL);
3079                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3080                         break;
3081
3082                 case 'f':
3083                 case 't':
3084                 case 'u':
3085                         /* TODO: mark values so the x87 simulator knows about t and u */
3086                         assert(cls == NULL);
3087                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3088                         break;
3089
3090                 case 'Y':
3091                 case 'x':
3092                         assert(cls == NULL);
3093                         /* TODO: check that sse2 is supported */
3094                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3095                         break;
3096
3097                 case 'I':
3098                 case 'J':
3099                 case 'K':
3100                 case 'L':
3101                 case 'M':
3102                 case 'N':
3103                 case 'O':
3104                         assert(!immediate_possible);
3105                         immediate_possible = 1;
3106                         immediate_type     = *c;
3107                         break;
3108                 case 'n':
3109                 case 'i':
3110                         assert(!immediate_possible);
3111                         immediate_possible = 1;
3112                         break;
3113
3114                 case 'g':
3115                         assert(!immediate_possible && cls == NULL);
3116                         immediate_possible = 1;
3117                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3118                         break;
3119
3120                 case '0':
3121                 case '1':
3122                 case '2':
3123                 case '3':
3124                 case '4':
3125                 case '5':
3126                 case '6':
3127                 case '7':
3128                 case '8':
3129                 case '9':
3130                         assert(constraint->is_in && "can only specify same constraint "
3131                                "on input");
3132
3133                         sscanf(c, "%d%n", &same_as, &p);
3134                         if(same_as >= 0) {
3135                                 c += p;
3136                                 continue;
3137                         }
3138                         break;
3139
3140                 case 'm':
3141                         /* memory constraint no need to do anything in backend about it
3142                          * (the dependencies are already respected by the memory edge of
3143                          * the node) */
3144                         constraint->req    = &no_register_req;
3145                         return;
3146
3147                 case 'E': /* no float consts yet */
3148                 case 'F': /* no float consts yet */
3149                 case 's': /* makes no sense on x86 */
3150                 case 'X': /* we can't support that in firm */
3151                 case 'o':
3152                 case 'V':
3153                 case '<': /* no autodecrement on x86 */
3154                 case '>': /* no autoincrement on x86 */
3155                 case 'C': /* sse constant not supported yet */
3156                 case 'G': /* 80387 constant not supported yet */
3157                 case 'y': /* we don't support mmx registers yet */
3158                 case 'Z': /* not available in 32 bit mode */
3159                 case 'e': /* not available in 32 bit mode */
3160                         panic("unsupported asm constraint '%c' found in (%+F)",
3161                               *c, current_ir_graph);
3162                         break;
3163                 default:
3164                         panic("unknown asm constraint '%c' found in (%+F)", *c,
3165                               current_ir_graph);
3166                         break;
3167                 }
3168                 ++c;
3169         }
3170
3171         if(same_as >= 0) {
3172                 const arch_register_req_t *other_constr;
3173
3174                 assert(cls == NULL && "same as and register constraint not supported");
3175                 assert(!immediate_possible && "same as and immediate constraint not "
3176                        "supported");
3177                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3178                        "same_as constraint");
3179
3180                 other_constr         = constraint->out_reqs[same_as];
3181
3182                 req                  = obstack_alloc(obst, sizeof(req[0]));
3183                 req->cls             = other_constr->cls;
3184                 req->type            = arch_register_req_type_should_be_same;
3185                 req->limited         = NULL;
3186                 req->other_same[0]   = pos;
3187                 req->other_same[1]   = -1;
3188                 req->other_different = -1;
3189
3190                 /* switch constraints. This is because in firm we have same_as
3191                  * constraints on the output constraints while in the gcc asm syntax
3192                  * they are specified on the input constraints */
3193                 constraint->req               = other_constr;
3194                 constraint->out_reqs[same_as] = req;
3195                 constraint->immediate_possible = 0;
3196                 return;
3197         }
3198
3199         if(immediate_possible && cls == NULL) {
3200                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3201         }
3202         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3203         assert(cls != NULL);
3204
3205         if(immediate_possible) {
3206                 assert(constraint->is_in
3207                        && "immediate make no sense for output constraints");
3208         }
3209         /* todo: check types (no float input on 'r' constrained in and such... */
3210
3211         if(limited != 0) {
3212                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3213                 limited_ptr  = (unsigned*) (req+1);
3214         } else {
3215                 req = obstack_alloc(obst, sizeof(req[0]));
3216         }
3217         memset(req, 0, sizeof(req[0]));
3218
3219         if(limited != 0) {
3220                 req->type    = arch_register_req_type_limited;
3221                 *limited_ptr = limited;
3222                 req->limited = limited_ptr;
3223         } else {
3224                 req->type    = arch_register_req_type_normal;
3225         }
3226         req->cls = cls;
3227
3228         constraint->req                = req;
3229         constraint->immediate_possible = immediate_possible;
3230         constraint->immediate_type     = immediate_type;
3231 }
3232
3233 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3234                           const char *c)
3235 {
3236         (void) node;
3237         (void) pos;
3238         (void) constraint;
3239         (void) c;
3240         panic("Clobbers not supported yet");
3241 }
3242
3243 static int is_memory_op(const ir_asm_constraint *constraint)
3244 {
3245         ident      *id  = constraint->constraint;
3246         const char *str = get_id_str(id);
3247         const char *c;
3248
3249         for(c = str; *c != '\0'; ++c) {
3250                 if(*c == 'm')
3251                         return 1;
3252         }
3253
3254         return 0;
3255 }
3256
3257 /**
3258  * generates code for a ASM node
3259  */
3260 static ir_node *gen_ASM(ir_node *node)
3261 {
3262         int                         i, arity;
3263         ir_graph                   *irg       = current_ir_graph;
3264         ir_node                    *block     = get_nodes_block(node);
3265         ir_node                    *new_block = be_transform_node(block);
3266         dbg_info                   *dbgi      = get_irn_dbg_info(node);
3267         ir_node                   **in;
3268         ir_node                    *res;
3269         int                         out_arity;
3270         int                         n_out_constraints;
3271         int                         n_clobbers;
3272         const arch_register_req_t **out_reg_reqs;
3273         const arch_register_req_t **in_reg_reqs;
3274         ia32_asm_reg_t             *register_map;
3275         unsigned                    reg_map_size = 0;
3276         struct obstack             *obst;
3277         const ir_asm_constraint    *in_constraints;
3278         const ir_asm_constraint    *out_constraints;
3279         ident                     **clobbers;
3280         constraint_t                parsed_constraint;
3281
3282         arity = get_irn_arity(node);
3283         in    = alloca(arity * sizeof(in[0]));
3284         memset(in, 0, arity * sizeof(in[0]));
3285
3286         n_out_constraints = get_ASM_n_output_constraints(node);
3287         n_clobbers        = get_ASM_n_clobbers(node);
3288         out_arity         = n_out_constraints + n_clobbers;
3289
3290         in_constraints  = get_ASM_input_constraints(node);
3291         out_constraints = get_ASM_output_constraints(node);
3292         clobbers        = get_ASM_clobbers(node);
3293
3294         /* construct output constraints */
3295         obst         = get_irg_obstack(irg);
3296         out_reg_reqs = obstack_alloc(obst, out_arity * sizeof(out_reg_reqs[0]));
3297         parsed_constraint.out_reqs = out_reg_reqs;
3298         parsed_constraint.n_outs   = n_out_constraints;
3299         parsed_constraint.is_in    = 0;
3300
3301         for(i = 0; i < out_arity; ++i) {
3302                 const char   *c;
3303
3304                 if(i < n_out_constraints) {
3305                         const ir_asm_constraint *constraint = &out_constraints[i];
3306                         c = get_id_str(constraint->constraint);
3307                         parse_asm_constraint(i, &parsed_constraint, c);
3308
3309                         if(constraint->pos > reg_map_size)
3310                                 reg_map_size = constraint->pos;
3311                 } else {
3312                         ident *glob_id = clobbers [i - n_out_constraints];
3313                         c = get_id_str(glob_id);
3314                         parse_clobber(node, i, &parsed_constraint, c);
3315                 }
3316
3317                 out_reg_reqs[i] = parsed_constraint.req;
3318         }
3319
3320         /* construct input constraints */
3321         in_reg_reqs = obstack_alloc(obst, arity * sizeof(in_reg_reqs[0]));
3322         parsed_constraint.is_in = 1;
3323         for(i = 0; i < arity; ++i) {
3324                 const ir_asm_constraint   *constraint = &in_constraints[i];
3325                 ident                     *constr_id  = constraint->constraint;
3326                 const char                *c          = get_id_str(constr_id);
3327
3328                 parse_asm_constraint(i, &parsed_constraint, c);
3329                 in_reg_reqs[i] = parsed_constraint.req;
3330
3331                 if(constraint->pos > reg_map_size)
3332                         reg_map_size = constraint->pos;
3333
3334                 if(parsed_constraint.immediate_possible) {
3335                         ir_node *pred      = get_irn_n(node, i);
3336                         char     imm_type  = parsed_constraint.immediate_type;
3337                         ir_node *immediate = try_create_Immediate(pred, imm_type);
3338
3339                         if(immediate != NULL) {
3340                                 in[i] = immediate;
3341                         }
3342                 }
3343         }
3344         reg_map_size++;
3345
3346         register_map = NEW_ARR_D(ia32_asm_reg_t, obst, reg_map_size);
3347         memset(register_map, 0, reg_map_size * sizeof(register_map[0]));
3348
3349         for(i = 0; i < n_out_constraints; ++i) {
3350                 const ir_asm_constraint *constraint = &out_constraints[i];
3351                 unsigned                 pos        = constraint->pos;
3352
3353                 assert(pos < reg_map_size);
3354                 register_map[pos].use_input = 0;
3355                 register_map[pos].valid     = 1;
3356                 register_map[pos].memory    = is_memory_op(constraint);
3357                 register_map[pos].inout_pos = i;
3358                 register_map[pos].mode      = constraint->mode;
3359         }
3360
3361         /* transform inputs */
3362         for(i = 0; i < arity; ++i) {
3363                 const ir_asm_constraint *constraint = &in_constraints[i];
3364                 unsigned                 pos        = constraint->pos;
3365                 ir_node                 *pred       = get_irn_n(node, i);
3366                 ir_node                 *transformed;
3367
3368                 assert(pos < reg_map_size);
3369                 register_map[pos].use_input = 1;
3370                 register_map[pos].valid     = 1;
3371                 register_map[pos].memory    = is_memory_op(constraint);
3372                 register_map[pos].inout_pos = i;
3373                 register_map[pos].mode      = constraint->mode;
3374
3375                 if(in[i] != NULL)
3376                         continue;
3377
3378                 transformed = be_transform_node(pred);
3379                 in[i]       = transformed;
3380         }
3381
3382         res = new_rd_ia32_Asm(dbgi, irg, new_block, arity, in, out_arity,
3383                               get_ASM_text(node), register_map);
3384
3385         set_ia32_out_req_all(res, out_reg_reqs);
3386         set_ia32_in_req_all(res, in_reg_reqs);
3387
3388         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3389
3390         return res;
3391 }
3392
3393 /********************************************
3394  *  _                          _
3395  * | |                        | |
3396  * | |__   ___ _ __   ___   __| | ___  ___
3397  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
3398  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
3399  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
3400  *
3401  ********************************************/
3402
3403 /**
3404  * Transforms a FrameAddr into an ia32 Add.
3405  */
3406 static ir_node *gen_be_FrameAddr(ir_node *node) {
3407         ir_node  *block  = be_transform_node(get_nodes_block(node));
3408         ir_node  *op     = be_get_FrameAddr_frame(node);
3409         ir_node  *new_op = be_transform_node(op);
3410         ir_graph *irg    = current_ir_graph;
3411         dbg_info *dbgi   = get_irn_dbg_info(node);
3412         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3413         ir_node  *res;
3414
3415         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3416         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
3417         set_ia32_use_frame(res);
3418
3419         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3420
3421         return res;
3422 }
3423
3424 /**
3425  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3426  */
3427 static ir_node *gen_be_Return(ir_node *node) {
3428         ir_graph  *irg     = current_ir_graph;
3429         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3430         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3431         ir_entity *ent     = get_irg_entity(irg);
3432         ir_type   *tp      = get_entity_type(ent);
3433         dbg_info  *dbgi;
3434         ir_node   *block;
3435         ir_type   *res_type;
3436         ir_mode   *mode;
3437         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3438         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3439         ir_node   *noreg;
3440         ir_node   **in;
3441         int       pn_ret_val, pn_ret_mem, arity, i;
3442
3443         assert(ret_val != NULL);
3444         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3445                 return be_duplicate_node(node);
3446         }
3447
3448         res_type = get_method_res_type(tp, 0);
3449
3450         if (! is_Primitive_type(res_type)) {
3451                 return be_duplicate_node(node);
3452         }
3453
3454         mode = get_type_mode(res_type);
3455         if (! mode_is_float(mode)) {
3456                 return be_duplicate_node(node);
3457         }
3458
3459         assert(get_method_n_ress(tp) == 1);
3460
3461         pn_ret_val = get_Proj_proj(ret_val);
3462         pn_ret_mem = get_Proj_proj(ret_mem);
3463
3464         /* get the Barrier */
3465         barrier = get_Proj_pred(ret_val);
3466
3467         /* get result input of the Barrier */
3468         ret_val     = get_irn_n(barrier, pn_ret_val);
3469         new_ret_val = be_transform_node(ret_val);
3470
3471         /* get memory input of the Barrier */
3472         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3473         new_ret_mem = be_transform_node(ret_mem);
3474
3475         frame = get_irg_frame(irg);
3476
3477         dbgi  = get_irn_dbg_info(barrier);
3478         block = be_transform_node(get_nodes_block(barrier));
3479
3480         noreg = ia32_new_NoReg_gp(env_cg);
3481
3482         /* store xmm0 onto stack */
3483         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3484                                              new_ret_mem, new_ret_val);
3485         set_ia32_ls_mode(sse_store, mode);
3486         set_ia32_op_type(sse_store, ia32_AddrModeD);
3487         set_ia32_use_frame(sse_store);
3488
3489         /* load into x87 register */
3490         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3491         set_ia32_op_type(fld, ia32_AddrModeS);
3492         set_ia32_use_frame(fld);
3493
3494         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3495         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3496
3497         /* create a new barrier */
3498         arity = get_irn_arity(barrier);
3499         in = alloca(arity * sizeof(in[0]));
3500         for (i = 0; i < arity; ++i) {
3501                 ir_node *new_in;
3502
3503                 if (i == pn_ret_val) {
3504                         new_in = fld;
3505                 } else if (i == pn_ret_mem) {
3506                         new_in = mproj;
3507                 } else {
3508                         ir_node *in = get_irn_n(barrier, i);
3509                         new_in = be_transform_node(in);
3510                 }
3511                 in[i] = new_in;
3512         }
3513
3514         new_barrier = new_ir_node(dbgi, irg, block,
3515                                   get_irn_op(barrier), get_irn_mode(barrier),
3516                                   arity, in);
3517         copy_node_attr(barrier, new_barrier);
3518         be_duplicate_deps(barrier, new_barrier);
3519         be_set_transformed_node(barrier, new_barrier);
3520         mark_irn_visited(barrier);
3521
3522         /* transform normally */
3523         return be_duplicate_node(node);
3524 }
3525
3526 /**
3527  * Transform a be_AddSP into an ia32_SubSP.
3528  */
3529 static ir_node *gen_be_AddSP(ir_node *node)
3530 {
3531         ir_node  *src_block = get_nodes_block(node);
3532         ir_node  *new_block = be_transform_node(src_block);
3533         ir_node  *sz        = get_irn_n(node, be_pos_AddSP_size);
3534         ir_node  *sp        = get_irn_n(node, be_pos_AddSP_old_sp);
3535         ir_graph *irg       = current_ir_graph;
3536         dbg_info *dbgi      = get_irn_dbg_info(node);
3537         ir_node  *new_node;
3538         ia32_address_mode_t  am;
3539         ia32_address_t      *addr = &am.addr;
3540         match_flags_t        flags = 0;
3541
3542         match_arguments(&am, src_block, sp, sz, flags);
3543
3544         new_node = new_rd_ia32_SubSP(dbgi, irg, new_block, addr->base, addr->index,
3545                                      addr->mem, am.new_op1, am.new_op2);
3546         set_am_attributes(new_node, &am);
3547         /* we can't use source address mode anymore when using immediates */
3548         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3549                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3550         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3551
3552         new_node = fix_mem_proj(new_node, &am);
3553
3554         return new_node;
3555 }
3556
3557 /**
3558  * Transform a be_SubSP into an ia32_AddSP
3559  */
3560 static ir_node *gen_be_SubSP(ir_node *node)
3561 {
3562         ir_node  *src_block = get_nodes_block(node);
3563         ir_node  *new_block = be_transform_node(src_block);
3564         ir_node  *sz        = get_irn_n(node, be_pos_SubSP_size);
3565         ir_node  *sp        = get_irn_n(node, be_pos_SubSP_old_sp);
3566         ir_graph *irg       = current_ir_graph;
3567         dbg_info *dbgi      = get_irn_dbg_info(node);
3568         ir_node  *new_node;
3569         ia32_address_mode_t  am;
3570         ia32_address_t      *addr = &am.addr;
3571         match_flags_t        flags = 0;
3572
3573         match_arguments(&am, src_block, sp, sz, flags);
3574
3575         new_node = new_rd_ia32_AddSP(dbgi, irg, new_block, addr->base, addr->index,
3576                                      addr->mem, am.new_op1, am.new_op2);
3577         set_am_attributes(new_node, &am);
3578         /* we can't use source address mode anymore when using immediates */
3579         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3580                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3581         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3582
3583         new_node = fix_mem_proj(new_node, &am);
3584
3585         return new_node;
3586 }
3587
3588 /**
3589  * This function just sets the register for the Unknown node
3590  * as this is not done during register allocation because Unknown
3591  * is an "ignore" node.
3592  */
3593 static ir_node *gen_Unknown(ir_node *node) {
3594         ir_mode *mode = get_irn_mode(node);
3595
3596         if (mode_is_float(mode)) {
3597                 if (USE_SSE2(env_cg)) {
3598                         return ia32_new_Unknown_xmm(env_cg);
3599                 } else {
3600                         /* Unknown nodes are buggy in x87 sim, use zero for now... */
3601                         ir_graph *irg   = current_ir_graph;
3602                         dbg_info *dbgi  = get_irn_dbg_info(node);
3603                         ir_node  *block = get_irg_start_block(irg);
3604                         return new_rd_ia32_vfldz(dbgi, irg, block);
3605                 }
3606         } else if (mode_needs_gp_reg(mode)) {
3607                 return ia32_new_Unknown_gp(env_cg);
3608         } else {
3609                 assert(0 && "unsupported Unknown-Mode");
3610         }
3611
3612         return NULL;
3613 }
3614
3615 /**
3616  * Change some phi modes
3617  */
3618 static ir_node *gen_Phi(ir_node *node) {
3619         ir_node  *block = be_transform_node(get_nodes_block(node));
3620         ir_graph *irg   = current_ir_graph;
3621         dbg_info *dbgi  = get_irn_dbg_info(node);
3622         ir_mode  *mode  = get_irn_mode(node);
3623         ir_node  *phi;
3624
3625         if(mode_needs_gp_reg(mode)) {
3626                 /* we shouldn't have any 64bit stuff around anymore */
3627                 assert(get_mode_size_bits(mode) <= 32);
3628                 /* all integer operations are on 32bit registers now */
3629                 mode = mode_Iu;
3630         } else if(mode_is_float(mode)) {
3631                 if (USE_SSE2(env_cg)) {
3632                         mode = mode_xmm;
3633                 } else {
3634                         mode = mode_vfp;
3635                 }
3636         }
3637
3638         /* phi nodes allow loops, so we use the old arguments for now
3639          * and fix this later */
3640         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3641                           get_irn_in(node) + 1);
3642         copy_node_attr(node, phi);
3643         be_duplicate_deps(node, phi);
3644
3645         be_set_transformed_node(node, phi);
3646         be_enqueue_preds(node);
3647
3648         return phi;
3649 }
3650
3651 /**
3652  * Transform IJmp
3653  */
3654 static ir_node *gen_IJmp(ir_node *node) {
3655         /* TODO: support AM */
3656         return gen_unop(node, get_IJmp_target(node), new_rd_ia32_IJmp);
3657 }
3658
3659
3660 /**********************************************************************
3661  *  _                                _                   _
3662  * | |                              | |                 | |
3663  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3664  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3665  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3666  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3667  *
3668  **********************************************************************/
3669
3670 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3671
3672 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3673                                      ir_node *mem);
3674
3675 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3676                                       ir_node *val, ir_node *mem);
3677
3678 /**
3679  * Transforms a lowered Load into a "real" one.
3680  */
3681 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3682 {
3683         ir_node  *block   = be_transform_node(get_nodes_block(node));
3684         ir_node  *ptr     = get_irn_n(node, 0);
3685         ir_node  *new_ptr = be_transform_node(ptr);
3686         ir_node  *mem     = get_irn_n(node, 1);
3687         ir_node  *new_mem = be_transform_node(mem);
3688         ir_graph *irg     = current_ir_graph;
3689         dbg_info *dbgi    = get_irn_dbg_info(node);
3690         ir_mode  *mode    = get_ia32_ls_mode(node);
3691         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3692         ir_node  *new_op;
3693
3694         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3695
3696         set_ia32_op_type(new_op, ia32_AddrModeS);
3697         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
3698         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
3699         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3700         if (is_ia32_am_sc_sign(node))
3701                 set_ia32_am_sc_sign(new_op);
3702         set_ia32_ls_mode(new_op, mode);
3703         if (is_ia32_use_frame(node)) {
3704                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3705                 set_ia32_use_frame(new_op);
3706         }
3707
3708         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3709
3710         return new_op;
3711 }
3712
3713 /**
3714  * Transforms a lowered Store into a "real" one.
3715  */
3716 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3717 {
3718         ir_node  *block   = be_transform_node(get_nodes_block(node));
3719         ir_node  *ptr     = get_irn_n(node, 0);
3720         ir_node  *new_ptr = be_transform_node(ptr);
3721         ir_node  *val     = get_irn_n(node, 1);
3722         ir_node  *new_val = be_transform_node(val);
3723         ir_node  *mem     = get_irn_n(node, 2);
3724         ir_node  *new_mem = be_transform_node(mem);
3725         ir_graph *irg     = current_ir_graph;
3726         dbg_info *dbgi    = get_irn_dbg_info(node);
3727         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3728         ir_mode  *mode    = get_ia32_ls_mode(node);
3729         ir_node  *new_op;
3730         long     am_offs;
3731
3732         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3733
3734         am_offs = get_ia32_am_offs_int(node);
3735         add_ia32_am_offs_int(new_op, am_offs);
3736
3737         set_ia32_op_type(new_op, ia32_AddrModeD);
3738         set_ia32_ls_mode(new_op, mode);
3739         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3740         set_ia32_use_frame(new_op);
3741
3742         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3743
3744         return new_op;
3745 }
3746
3747
3748 /**
3749  * Transforms an ia32_l_XXX into a "real" XXX node
3750  *
3751  * @param node   The node to transform
3752  * @return the created ia32 XXX node
3753  */
3754 #define GEN_LOWERED_SHIFT_OP(l_op, op)                                         \
3755         static ir_node *gen_ia32_##l_op(ir_node *node) {                           \
3756                 return gen_shift_binop(node, get_irn_n(node, 0),                       \
3757                                        get_irn_n(node, 1), new_rd_ia32_##op);          \
3758         }
3759
3760 GEN_LOWERED_SHIFT_OP(l_ShlDep, Shl)
3761 GEN_LOWERED_SHIFT_OP(l_ShrDep, Shr)
3762 GEN_LOWERED_SHIFT_OP(l_SarDep, Sar)
3763
3764 static ir_node *gen_ia32_l_Add(ir_node *node) {
3765         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3766         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3767         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add, match_commutative);
3768
3769         if(is_Proj(lowered)) {
3770                 lowered = get_Proj_pred(lowered);
3771         } else {
3772                 assert(is_ia32_Add(lowered));
3773                 set_irn_mode(lowered, mode_T);
3774         }
3775
3776         return lowered;
3777 }
3778
3779 static ir_node *gen_ia32_l_Adc(ir_node *node)
3780 {
3781         return gen_binop_flags(node, new_rd_ia32_Adc, match_commutative);
3782 }
3783
3784 /**
3785  * Transforms an ia32_l_Neg into a "real" ia32_Neg node
3786  *
3787  * @param node   The node to transform
3788  * @return the created ia32 Neg node
3789  */
3790 static ir_node *gen_ia32_l_Neg(ir_node *node) {
3791         return gen_unop(node, get_unop_op(node), new_rd_ia32_Neg);
3792 }
3793
3794 /**
3795  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
3796  *
3797  * @param node   The node to transform
3798  * @return the created ia32 vfild node
3799  */
3800 static ir_node *gen_ia32_l_vfild(ir_node *node) {
3801         return gen_lowered_Load(node, new_rd_ia32_vfild);
3802 }
3803
3804 /**
3805  * Transforms an ia32_l_Load into a "real" ia32_Load node
3806  *
3807  * @param node   The node to transform
3808  * @return the created ia32 Load node
3809  */
3810 static ir_node *gen_ia32_l_Load(ir_node *node) {
3811         return gen_lowered_Load(node, new_rd_ia32_Load);
3812 }
3813
3814 /**
3815  * Transforms an ia32_l_Store into a "real" ia32_Store node
3816  *
3817  * @param node   The node to transform
3818  * @return the created ia32 Store node
3819  */
3820 static ir_node *gen_ia32_l_Store(ir_node *node) {
3821         return gen_lowered_Store(node, new_rd_ia32_Store);
3822 }
3823
3824 /**
3825  * Transforms a l_vfist into a "real" vfist node.
3826  *
3827  * @param node   The node to transform
3828  * @return the created ia32 vfist node
3829  */
3830 static ir_node *gen_ia32_l_vfist(ir_node *node) {
3831         ir_node  *block      = be_transform_node(get_nodes_block(node));
3832         ir_node  *ptr        = get_irn_n(node, 0);
3833         ir_node  *new_ptr    = be_transform_node(ptr);
3834         ir_node  *val        = get_irn_n(node, 1);
3835         ir_node  *new_val    = be_transform_node(val);
3836         ir_node  *mem        = get_irn_n(node, 2);
3837         ir_node  *new_mem    = be_transform_node(mem);
3838         ir_graph *irg        = current_ir_graph;
3839         dbg_info *dbgi       = get_irn_dbg_info(node);
3840         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3841         ir_mode  *mode       = get_ia32_ls_mode(node);
3842         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
3843         ir_node  *new_op;
3844         long     am_offs;
3845
3846         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_mem,
3847                                    new_val, trunc_mode);
3848
3849         am_offs = get_ia32_am_offs_int(node);
3850         add_ia32_am_offs_int(new_op, am_offs);
3851
3852         set_ia32_op_type(new_op, ia32_AddrModeD);
3853         set_ia32_ls_mode(new_op, mode);
3854         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3855         set_ia32_use_frame(new_op);
3856
3857         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3858
3859         return new_op;
3860 }
3861
3862 /**
3863  * Transforms a l_MulS into a "real" MulS node.
3864  *
3865  * @return the created ia32 Mul node
3866  */
3867 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3868         ir_node *left  = get_binop_left(node);
3869         ir_node *right = get_binop_right(node);
3870
3871         return gen_binop(node, left, right, new_rd_ia32_Mul,
3872                          match_commutative | match_no_immediate);
3873 }
3874
3875 /**
3876  * Transforms a l_IMulS into a "real" IMul1OPS node.
3877  *
3878  * @return the created ia32 IMul1OP node
3879  */
3880 static ir_node *gen_ia32_l_IMul(ir_node *node) {
3881         ir_node  *left      = get_binop_left(node);
3882         ir_node  *right     = get_binop_right(node);
3883
3884         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
3885                          match_commutative | match_no_immediate);
3886 }
3887
3888 static ir_node *gen_ia32_l_Sub(ir_node *node) {
3889         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_left);
3890         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_right);
3891         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub, 0);
3892
3893         if(is_Proj(lowered)) {
3894                 lowered = get_Proj_pred(lowered);
3895         } else {
3896                 assert(is_ia32_Sub(lowered));
3897                 set_irn_mode(lowered, mode_T);
3898         }
3899
3900         return lowered;
3901 }
3902
3903 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
3904         return gen_binop_flags(node, new_rd_ia32_Sbb, 0);
3905 }
3906
3907 /**
3908  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3909  * op1 - target to be shifted
3910  * op2 - contains bits to be shifted into target
3911  * op3 - shift count
3912  * Only op3 can be an immediate.
3913  */
3914 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3915                                          ir_node *op2, ir_node *count)
3916 {
3917         ir_node  *block     = be_transform_node(get_nodes_block(node));
3918         ir_node  *new_op    = NULL;
3919         ir_graph *irg       = current_ir_graph;
3920         dbg_info *dbgi      = get_irn_dbg_info(node);
3921         ir_node  *new_op1   = be_transform_node(op1);
3922         ir_node  *new_op2   = be_transform_node(op2);
3923         ir_node  *new_count = create_immediate_or_transform(count, 'I');
3924
3925         /* TODO proper AM support */
3926
3927         if (is_ia32_l_ShlD(node))
3928                 new_op = new_rd_ia32_ShlD(dbgi, irg, block, new_op1, new_op2, new_count);
3929         else
3930                 new_op = new_rd_ia32_ShrD(dbgi, irg, block, new_op1, new_op2, new_count);
3931
3932         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3933
3934         return new_op;
3935 }
3936
3937 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3938         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3939                                         get_irn_n(node, 1), get_irn_n(node, 2));
3940 }
3941
3942 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3943         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3944                                         get_irn_n(node, 1), get_irn_n(node, 2));
3945 }
3946
3947 /**
3948  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3949  */
3950 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3951         ir_node         *block   = be_transform_node(get_nodes_block(node));
3952         ir_node         *val     = get_irn_n(node, 1);
3953         ir_node         *new_val = be_transform_node(val);
3954         ia32_code_gen_t *cg      = env_cg;
3955         ir_node         *res     = NULL;
3956         ir_graph        *irg     = current_ir_graph;
3957         dbg_info        *dbgi;
3958         ir_node         *noreg, *new_ptr, *new_mem;
3959         ir_node         *ptr, *mem;
3960
3961         if (USE_SSE2(cg)) {
3962                 return new_val;
3963         }
3964
3965         mem     = get_irn_n(node, 2);
3966         new_mem = be_transform_node(mem);
3967         ptr     = get_irn_n(node, 0);
3968         new_ptr = be_transform_node(ptr);
3969         noreg   = ia32_new_NoReg_gp(cg);
3970         dbgi    = get_irn_dbg_info(node);
3971
3972         /* Store x87 -> MEM */
3973         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_mem, new_val,
3974                                get_ia32_ls_mode(node));
3975         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3976         set_ia32_use_frame(res);
3977         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3978         set_ia32_op_type(res, ia32_AddrModeD);
3979
3980         /* Load MEM -> SSE */
3981         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res,
3982                                 get_ia32_ls_mode(node));
3983         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3984         set_ia32_use_frame(res);
3985         set_ia32_op_type(res, ia32_AddrModeS);
3986         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3987
3988         return res;
3989 }
3990
3991 /**
3992  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3993  */
3994 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3995         ir_node         *block   = be_transform_node(get_nodes_block(node));
3996         ir_node         *val     = get_irn_n(node, 1);
3997         ir_node         *new_val = be_transform_node(val);
3998         ia32_code_gen_t *cg      = env_cg;
3999         ir_graph        *irg     = current_ir_graph;
4000         ir_node         *res     = NULL;
4001         ir_entity       *fent    = get_ia32_frame_ent(node);
4002         ir_mode         *lsmode  = get_ia32_ls_mode(node);
4003         int             offs     = 0;
4004         ir_node         *noreg, *new_ptr, *new_mem;
4005         ir_node         *ptr, *mem;
4006         dbg_info        *dbgi;
4007
4008         if (! USE_SSE2(cg)) {
4009                 /* SSE unit is not used -> skip this node. */
4010                 return new_val;
4011         }
4012
4013         ptr     = get_irn_n(node, 0);
4014         new_ptr = be_transform_node(ptr);
4015         mem     = get_irn_n(node, 2);
4016         new_mem = be_transform_node(mem);
4017         noreg   = ia32_new_NoReg_gp(cg);
4018         dbgi    = get_irn_dbg_info(node);
4019
4020         /* Store SSE -> MEM */
4021         if (is_ia32_xLoad(skip_Proj(new_val))) {
4022                 ir_node *ld = skip_Proj(new_val);
4023
4024                 /* we can vfld the value directly into the fpu */
4025                 fent = get_ia32_frame_ent(ld);
4026                 ptr  = get_irn_n(ld, 0);
4027                 offs = get_ia32_am_offs_int(ld);
4028         } else {
4029                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_mem,
4030                                          new_val);
4031                 set_ia32_frame_ent(res, fent);
4032                 set_ia32_use_frame(res);
4033                 set_ia32_ls_mode(res, lsmode);
4034                 set_ia32_op_type(res, ia32_AddrModeD);
4035                 mem = res;
4036         }
4037
4038         /* Load MEM -> x87 */
4039         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
4040         set_ia32_frame_ent(res, fent);
4041         set_ia32_use_frame(res);
4042         add_ia32_am_offs_int(res, offs);
4043         set_ia32_op_type(res, ia32_AddrModeS);
4044         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
4045
4046         return res;
4047 }
4048
4049 /*********************************************************
4050  *                  _             _      _
4051  *                 (_)           | |    (_)
4052  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
4053  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
4054  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
4055  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
4056  *
4057  *********************************************************/
4058
4059 /**
4060  * the BAD transformer.
4061  */
4062 static ir_node *bad_transform(ir_node *node) {
4063         panic("No transform function for %+F available.\n", node);
4064         return NULL;
4065 }
4066
4067 /**
4068  * Transform the Projs of an AddSP.
4069  */
4070 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4071         ir_node  *block    = be_transform_node(get_nodes_block(node));
4072         ir_node  *pred     = get_Proj_pred(node);
4073         ir_node  *new_pred = be_transform_node(pred);
4074         ir_graph *irg      = current_ir_graph;
4075         dbg_info *dbgi     = get_irn_dbg_info(node);
4076         long     proj      = get_Proj_proj(node);
4077
4078         if (proj == pn_be_AddSP_sp) {
4079                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4080                                            pn_ia32_SubSP_stack);
4081                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4082                 return res;
4083         } else if(proj == pn_be_AddSP_res) {
4084                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4085                                    pn_ia32_SubSP_addr);
4086         } else if (proj == pn_be_AddSP_M) {
4087                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4088         }
4089
4090         assert(0);
4091         return new_rd_Unknown(irg, get_irn_mode(node));
4092 }
4093
4094 /**
4095  * Transform the Projs of a SubSP.
4096  */
4097 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4098         ir_node  *block    = be_transform_node(get_nodes_block(node));
4099         ir_node  *pred     = get_Proj_pred(node);
4100         ir_node  *new_pred = be_transform_node(pred);
4101         ir_graph *irg      = current_ir_graph;
4102         dbg_info *dbgi     = get_irn_dbg_info(node);
4103         long     proj      = get_Proj_proj(node);
4104
4105         if (proj == pn_be_SubSP_sp) {
4106                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4107                                            pn_ia32_AddSP_stack);
4108                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4109                 return res;
4110         } else if (proj == pn_be_SubSP_M) {
4111                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4112         }
4113
4114         assert(0);
4115         return new_rd_Unknown(irg, get_irn_mode(node));
4116 }
4117
4118 /**
4119  * Transform and renumber the Projs from a Load.
4120  */
4121 static ir_node *gen_Proj_Load(ir_node *node) {
4122         ir_node  *new_pred;
4123         ir_node  *block    = be_transform_node(get_nodes_block(node));
4124         ir_node  *pred     = get_Proj_pred(node);
4125         ir_graph *irg      = current_ir_graph;
4126         dbg_info *dbgi     = get_irn_dbg_info(node);
4127         long     proj      = get_Proj_proj(node);
4128
4129
4130         /* loads might be part of source address mode matches, so we don't
4131            transform the ProjMs yet (with the exception of loads whose result is
4132            not used)
4133          */
4134         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4135                 ir_node *res;
4136
4137                 assert(pn_ia32_Load_M == 1); /* convention: mem-result of Source-AM
4138                                                                                 nodes is 1 */
4139                 /* this is needed, because sometimes we have loops that are only
4140                    reachable through the ProjM */
4141                 be_enqueue_preds(node);
4142                 /* do it in 2 steps, to silence firm verifier */
4143                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4144                 set_Proj_proj(res, pn_ia32_Load_M);
4145                 return res;
4146         }
4147
4148         /* renumber the proj */
4149         new_pred = be_transform_node(pred);
4150         if (is_ia32_Load(new_pred)) {
4151                 if (proj == pn_Load_res) {
4152                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4153                                            pn_ia32_Load_res);
4154                 } else if (proj == pn_Load_M) {
4155                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4156                                            pn_ia32_Load_M);
4157                 }
4158         } else if(is_ia32_Conv_I2I(new_pred)) {
4159                 set_irn_mode(new_pred, mode_T);
4160                 if (proj == pn_Load_res) {
4161                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4162                 } else if (proj == pn_Load_M) {
4163                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4164                 }
4165         } else if (is_ia32_xLoad(new_pred)) {
4166                 if (proj == pn_Load_res) {
4167                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm,
4168                                            pn_ia32_xLoad_res);
4169                 } else if (proj == pn_Load_M) {
4170                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4171                                            pn_ia32_xLoad_M);
4172                 }
4173         } else if (is_ia32_vfld(new_pred)) {
4174                 if (proj == pn_Load_res) {
4175                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp,
4176                                            pn_ia32_vfld_res);
4177                 } else if (proj == pn_Load_M) {
4178                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4179                                            pn_ia32_vfld_M);
4180                 }
4181         } else {
4182                 /* can happen for ProJMs when source address mode happened for the
4183                    node */
4184
4185                 /* however it should not be the result proj, as that would mean the
4186                    load had multiple users and should not have been used for
4187                    SourceAM */
4188                 if(proj != pn_Load_M) {
4189                         panic("internal error: transformed node not a Load");
4190                 }
4191                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4192         }
4193
4194         assert(0);
4195         return new_rd_Unknown(irg, get_irn_mode(node));
4196 }
4197
4198 /**
4199  * Transform and renumber the Projs from a DivMod like instruction.
4200  */
4201 static ir_node *gen_Proj_DivMod(ir_node *node) {
4202         ir_node  *block    = be_transform_node(get_nodes_block(node));
4203         ir_node  *pred     = get_Proj_pred(node);
4204         ir_node  *new_pred = be_transform_node(pred);
4205         ir_graph *irg      = current_ir_graph;
4206         dbg_info *dbgi     = get_irn_dbg_info(node);
4207         ir_mode  *mode     = get_irn_mode(node);
4208         long     proj      = get_Proj_proj(node);
4209
4210         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4211
4212         switch (get_irn_opcode(pred)) {
4213         case iro_Div:
4214                 switch (proj) {
4215                 case pn_Div_M:
4216                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4217                 case pn_Div_res:
4218                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4219                 default:
4220                         break;
4221                 }
4222                 break;
4223         case iro_Mod:
4224                 switch (proj) {
4225                 case pn_Mod_M:
4226                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4227                 case pn_Mod_res:
4228                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4229                 default:
4230                         break;
4231                 }
4232                 break;
4233         case iro_DivMod:
4234                 switch (proj) {
4235                 case pn_DivMod_M:
4236                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4237                 case pn_DivMod_res_div:
4238                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4239                 case pn_DivMod_res_mod:
4240                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4241                 default:
4242                         break;
4243                 }
4244                 break;
4245         default:
4246                 break;
4247         }
4248
4249         assert(0);
4250         return new_rd_Unknown(irg, mode);
4251 }
4252
4253 /**
4254  * Transform and renumber the Projs from a CopyB.
4255  */
4256 static ir_node *gen_Proj_CopyB(ir_node *node) {
4257         ir_node  *block    = be_transform_node(get_nodes_block(node));
4258         ir_node  *pred     = get_Proj_pred(node);
4259         ir_node  *new_pred = be_transform_node(pred);
4260         ir_graph *irg      = current_ir_graph;
4261         dbg_info *dbgi     = get_irn_dbg_info(node);
4262         ir_mode  *mode     = get_irn_mode(node);
4263         long     proj      = get_Proj_proj(node);
4264
4265         switch(proj) {
4266         case pn_CopyB_M_regular:
4267                 if (is_ia32_CopyB_i(new_pred)) {
4268                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4269                 } else if (is_ia32_CopyB(new_pred)) {
4270                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4271                 }
4272                 break;
4273         default:
4274                 break;
4275         }
4276
4277         assert(0);
4278         return new_rd_Unknown(irg, mode);
4279 }
4280
4281 /**
4282  * Transform and renumber the Projs from a Quot.
4283  */
4284 static ir_node *gen_Proj_Quot(ir_node *node) {
4285         ir_node  *block    = be_transform_node(get_nodes_block(node));
4286         ir_node  *pred     = get_Proj_pred(node);
4287         ir_node  *new_pred = be_transform_node(pred);
4288         ir_graph *irg      = current_ir_graph;
4289         dbg_info *dbgi     = get_irn_dbg_info(node);
4290         ir_mode  *mode     = get_irn_mode(node);
4291         long     proj      = get_Proj_proj(node);
4292
4293         switch(proj) {
4294         case pn_Quot_M:
4295                 if (is_ia32_xDiv(new_pred)) {
4296                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4297                 } else if (is_ia32_vfdiv(new_pred)) {
4298                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4299                 }
4300                 break;
4301         case pn_Quot_res:
4302                 if (is_ia32_xDiv(new_pred)) {
4303                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4304                 } else if (is_ia32_vfdiv(new_pred)) {
4305                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4306                 }
4307                 break;
4308         default:
4309                 break;
4310         }
4311
4312         assert(0);
4313         return new_rd_Unknown(irg, mode);
4314 }
4315
4316 /**
4317  * Transform the Thread Local Storage Proj.
4318  */
4319 static ir_node *gen_Proj_tls(ir_node *node) {
4320         ir_node  *block = be_transform_node(get_nodes_block(node));
4321         ir_graph *irg   = current_ir_graph;
4322         dbg_info *dbgi  = NULL;
4323         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4324
4325         return res;
4326 }
4327
4328 static ir_node *gen_be_Call(ir_node *node) {
4329         ir_node *res = be_duplicate_node(node);
4330         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4331
4332         return res;
4333 }
4334
4335 static ir_node *gen_be_IncSP(ir_node *node) {
4336         ir_node *res = be_duplicate_node(node);
4337         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4338
4339         return res;
4340 }
4341
4342 /**
4343  * Transform the Projs from a be_Call.
4344  */
4345 static ir_node *gen_Proj_be_Call(ir_node *node) {
4346         ir_node  *block       = be_transform_node(get_nodes_block(node));
4347         ir_node  *call        = get_Proj_pred(node);
4348         ir_node  *new_call    = be_transform_node(call);
4349         ir_graph *irg         = current_ir_graph;
4350         dbg_info *dbgi        = get_irn_dbg_info(node);
4351         ir_type  *method_type = be_Call_get_type(call);
4352         int       n_res       = get_method_n_ress(method_type);
4353         long      proj        = get_Proj_proj(node);
4354         ir_mode  *mode        = get_irn_mode(node);
4355         ir_node  *sse_load;
4356         const arch_register_class_t *cls;
4357
4358         /* The following is kinda tricky: If we're using SSE, then we have to
4359          * move the result value of the call in floating point registers to an
4360          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4361          * after the call, we have to make sure to correctly make the
4362          * MemProj and the result Proj use these 2 nodes
4363          */
4364         if (proj == pn_be_Call_M_regular) {
4365                 // get new node for result, are we doing the sse load/store hack?
4366                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4367                 ir_node *call_res_new;
4368                 ir_node *call_res_pred = NULL;
4369
4370                 if (call_res != NULL) {
4371                         call_res_new  = be_transform_node(call_res);
4372                         call_res_pred = get_Proj_pred(call_res_new);
4373                 }
4374
4375                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4376                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4377                                            pn_be_Call_M_regular);
4378                 } else {
4379                         assert(is_ia32_xLoad(call_res_pred));
4380                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4381                                            pn_ia32_xLoad_M);
4382                 }
4383         }
4384         if (USE_SSE2(env_cg) && proj >= pn_be_Call_first_res
4385                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)
4386                         && USE_SSE2(env_cg)) {
4387                 ir_node *fstp;
4388                 ir_node *frame = get_irg_frame(irg);
4389                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4390                 //ir_node *p;
4391                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4392                 ir_node *call_res;
4393
4394                 /* in case there is no memory output: create one to serialize the copy
4395                    FPU -> SSE */
4396                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4397                                        pn_be_Call_M_regular);
4398                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4399                                        pn_be_Call_first_res);
4400
4401                 /* store st(0) onto stack */
4402                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4403                                         call_res, mode);
4404                 set_ia32_op_type(fstp, ia32_AddrModeD);
4405                 set_ia32_use_frame(fstp);
4406
4407                 /* load into SSE register */
4408                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4409                                              mode);
4410                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4411                 set_ia32_use_frame(sse_load);
4412
4413                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4414                                        pn_ia32_xLoad_res);
4415
4416                 return sse_load;
4417         }
4418
4419         /* transform call modes */
4420         if (mode_is_data(mode)) {
4421                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4422                 mode = cls->mode;
4423         }
4424
4425         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4426 }
4427
4428 /**
4429  * Transform the Projs from a Cmp.
4430  */
4431 static ir_node *gen_Proj_Cmp(ir_node *node)
4432 {
4433         /* normally Cmps are processed when looking at Cond nodes, but this case
4434          * can happen in complicated Psi conditions */
4435         dbg_info *dbgi      = get_irn_dbg_info(node);
4436         ir_node  *block     = get_nodes_block(node);
4437         ir_node  *new_block = be_transform_node(block);
4438         ir_node  *cmp       = get_Proj_pred(node);
4439         ir_node  *new_cmp   = be_transform_node(cmp);
4440         long      pnc       = get_Proj_proj(node);
4441         ir_node  *res;
4442
4443         res = create_set_32bit(dbgi, new_block, new_cmp, pnc, node, 0);
4444
4445         return res;
4446 }
4447
4448 /**
4449  * Transform and potentially renumber Proj nodes.
4450  */
4451 static ir_node *gen_Proj(ir_node *node) {
4452         ir_graph *irg  = current_ir_graph;
4453         dbg_info *dbgi = get_irn_dbg_info(node);
4454         ir_node  *pred = get_Proj_pred(node);
4455         long     proj  = get_Proj_proj(node);
4456
4457         if (is_Store(pred)) {
4458                 if (proj == pn_Store_M) {
4459                         return be_transform_node(pred);
4460                 } else {
4461                         assert(0);
4462                         return new_r_Bad(irg);
4463                 }
4464         } else if (is_Load(pred)) {
4465                 return gen_Proj_Load(node);
4466         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4467                 return gen_Proj_DivMod(node);
4468         } else if (is_CopyB(pred)) {
4469                 return gen_Proj_CopyB(node);
4470         } else if (is_Quot(pred)) {
4471                 return gen_Proj_Quot(node);
4472         } else if (be_is_SubSP(pred)) {
4473                 return gen_Proj_be_SubSP(node);
4474         } else if (be_is_AddSP(pred)) {
4475                 return gen_Proj_be_AddSP(node);
4476         } else if (be_is_Call(pred)) {
4477                 return gen_Proj_be_Call(node);
4478         } else if (is_Cmp(pred)) {
4479                 return gen_Proj_Cmp(node);
4480         } else if (get_irn_op(pred) == op_Start) {
4481                 if (proj == pn_Start_X_initial_exec) {
4482                         ir_node *block = get_nodes_block(pred);
4483                         ir_node *jump;
4484
4485                         /* we exchange the ProjX with a jump */
4486                         block = be_transform_node(block);
4487                         jump  = new_rd_Jmp(dbgi, irg, block);
4488                         return jump;
4489                 }
4490                 if (node == be_get_old_anchor(anchor_tls)) {
4491                         return gen_Proj_tls(node);
4492                 }
4493 #ifdef FIRM_EXT_GRS
4494         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4495 #else
4496         } else {
4497 #endif
4498                 ir_node *new_pred = be_transform_node(pred);
4499                 ir_node *block    = be_transform_node(get_nodes_block(node));
4500                 ir_mode *mode     = get_irn_mode(node);
4501                 if (mode_needs_gp_reg(mode)) {
4502                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4503                                                        get_Proj_proj(node));
4504 #ifdef DEBUG_libfirm
4505                         new_proj->node_nr = node->node_nr;
4506 #endif
4507                         return new_proj;
4508                 }
4509         }
4510
4511         return be_duplicate_node(node);
4512 }
4513
4514 /**
4515  * Enters all transform functions into the generic pointer
4516  */
4517 static void register_transformers(void)
4518 {
4519         ir_op *op_Mulh;
4520
4521         /* first clear the generic function pointer for all ops */
4522         clear_irp_opcodes_generic_func();
4523
4524 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4525 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4526
4527         GEN(Add);
4528         GEN(Sub);
4529         GEN(Mul);
4530         GEN(And);
4531         GEN(Or);
4532         GEN(Eor);
4533
4534         GEN(Shl);
4535         GEN(Shr);
4536         GEN(Shrs);
4537         GEN(Rot);
4538
4539         GEN(Quot);
4540
4541         GEN(Div);
4542         GEN(Mod);
4543         GEN(DivMod);
4544
4545         GEN(Minus);
4546         GEN(Conv);
4547         GEN(Abs);
4548         GEN(Not);
4549
4550         GEN(Load);
4551         GEN(Store);
4552         GEN(Cond);
4553
4554         GEN(Cmp);
4555         GEN(ASM);
4556         GEN(CopyB);
4557         BAD(Mux);
4558         GEN(Psi);
4559         GEN(Proj);
4560         GEN(Phi);
4561         GEN(IJmp);
4562
4563         /* transform ops from intrinsic lowering */
4564         GEN(ia32_l_Add);
4565         GEN(ia32_l_Adc);
4566         GEN(ia32_l_Neg);
4567         GEN(ia32_l_Mul);
4568         GEN(ia32_l_IMul);
4569         GEN(ia32_l_ShlDep);
4570         GEN(ia32_l_ShrDep);
4571         GEN(ia32_l_SarDep);
4572         GEN(ia32_l_ShlD);
4573         GEN(ia32_l_ShrD);
4574         GEN(ia32_l_Sub);
4575         GEN(ia32_l_Sbb);
4576         GEN(ia32_l_vfild);
4577         GEN(ia32_l_Load);
4578         GEN(ia32_l_vfist);
4579         GEN(ia32_l_Store);
4580         GEN(ia32_l_X87toSSE);
4581         GEN(ia32_l_SSEtoX87);
4582
4583         GEN(Const);
4584         GEN(SymConst);
4585         GEN(Unknown);
4586
4587         /* we should never see these nodes */
4588         BAD(Raise);
4589         BAD(Sel);
4590         BAD(InstOf);
4591         BAD(Cast);
4592         BAD(Free);
4593         BAD(Tuple);
4594         BAD(Id);
4595         //BAD(Bad);
4596         BAD(Confirm);
4597         BAD(Filter);
4598         BAD(CallBegin);
4599         BAD(EndReg);
4600         BAD(EndExcept);
4601
4602         /* handle generic backend nodes */
4603         GEN(be_FrameAddr);
4604         GEN(be_Call);
4605         GEN(be_IncSP);
4606         GEN(be_Return);
4607         GEN(be_AddSP);
4608         GEN(be_SubSP);
4609         GEN(be_Copy);
4610
4611         op_Mulh = get_op_Mulh();
4612         if (op_Mulh)
4613                 GEN(Mulh);
4614
4615 #undef GEN
4616 #undef BAD
4617 }
4618
4619 /**
4620  * Pre-transform all unknown and noreg nodes.
4621  */
4622 static void ia32_pretransform_node(void *arch_cg) {
4623         ia32_code_gen_t *cg = arch_cg;
4624
4625         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4626         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4627         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4628         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4629         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4630         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4631         get_fpcw();
4632 }
4633
4634 /**
4635  * Walker, checks if all ia32 nodes producing more than one result have
4636  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4637  */
4638 static void add_missing_keep_walker(ir_node *node, void *data)
4639 {
4640         int              n_outs, i;
4641         unsigned         found_projs = 0;
4642         const ir_edge_t *edge;
4643         ir_mode         *mode = get_irn_mode(node);
4644         ir_node         *last_keep;
4645         (void) data;
4646         if(mode != mode_T)
4647                 return;
4648         if(!is_ia32_irn(node))
4649                 return;
4650
4651         n_outs = get_ia32_n_res(node);
4652         if(n_outs <= 0)
4653                 return;
4654         if(is_ia32_SwitchJmp(node))
4655                 return;
4656
4657         assert(n_outs < (int) sizeof(unsigned) * 8);
4658         foreach_out_edge(node, edge) {
4659                 ir_node *proj = get_edge_src_irn(edge);
4660                 int      pn   = get_Proj_proj(proj);
4661
4662                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
4663                 found_projs |= 1 << pn;
4664         }
4665
4666
4667         /* are keeps missing? */
4668         last_keep = NULL;
4669         for(i = 0; i < n_outs; ++i) {
4670                 ir_node                     *block;
4671                 ir_node                     *in[1];
4672                 const arch_register_req_t   *req;
4673                 const arch_register_class_t *class;
4674
4675                 if(found_projs & (1 << i)) {
4676                         continue;
4677                 }
4678
4679                 req   = get_ia32_out_req(node, i);
4680                 class = req->cls;
4681                 if(class == NULL) {
4682                         continue;
4683                 }
4684                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
4685                         continue;
4686                 }
4687
4688                 block = get_nodes_block(node);
4689                 in[0] = new_r_Proj(current_ir_graph, block, node,
4690                                    arch_register_class_mode(class), i);
4691                 if(last_keep != NULL) {
4692                         be_Keep_add_node(last_keep, class, in[0]);
4693                 } else {
4694                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4695                         if(sched_is_scheduled(node)) {
4696                                 sched_add_after(node, last_keep);
4697                         }
4698                 }
4699         }
4700 }
4701
4702 /**
4703  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4704  * and keeps them.
4705  */
4706 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4707 {
4708         ir_graph *irg = be_get_birg_irg(cg->birg);
4709         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4710 }
4711
4712 /* do the transformation */
4713 void ia32_transform_graph(ia32_code_gen_t *cg) {
4714         int cse_last;
4715         ir_graph *irg = cg->irg;
4716
4717         /* TODO: look at cpu and fill transform config in with that... */
4718         transform_config.use_incdec = 1;
4719         transform_config.use_sse2   = 0;
4720         transform_config.use_ffreep = 0;
4721         transform_config.use_ftst   = 0;
4722         transform_config.use_femms  = 0;
4723         transform_config.use_fucomi = 1;
4724         transform_config.use_cmov   = 1;
4725
4726         register_transformers();
4727         env_cg       = cg;
4728         initial_fpcw = NULL;
4729
4730         heights      = heights_new(irg);
4731         calculate_non_address_mode_nodes(irg);
4732
4733         /* the transform phase is not safe for CSE (yet) because several nodes get
4734          * attributes set after their creation */
4735         cse_last = get_opt_cse();
4736         set_opt_cse(0);
4737
4738         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4739
4740         set_opt_cse(cse_last);
4741
4742         free_non_address_mode_nodes();
4743         heights_free(heights);
4744         heights = NULL;
4745 }
4746
4747 void ia32_init_transform(void)
4748 {
4749         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4750 }