nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include <limits.h>
  13
  14 #include "irargs_t.h"
  15 #include "irnode_t.h"
  16 #include "irgraph_t.h"
  17 #include "irmode_t.h"
  18 #include "iropt_t.h"
  19 #include "irop_t.h"
  20 #include "irprog_t.h"
  21 #include "iredges_t.h"
  22 #include "irgmod.h"
  23 #include "irvrfy.h"
  24 #include "ircons.h"
  25 #include "dbginfo.h"
  26 #include "irprintf.h"
  27 #include "debug.h"
  28
  29 #include "../benode_t.h"
  30 #include "../besched.h"
  31 #include "../beabi.h"
  32
  33 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  34
  35 #include "bearch_ia32_t.h"
  36 #include "ia32_nodes_attr.h"
  37 #include "ia32_transform.h"
  38 #include "ia32_new_nodes.h"
  39 #include "ia32_map_regs.h"
  40 #include "ia32_dbg_stat.h"
  41 #include "ia32_optimize.h"
  42
  43 #include "gen_ia32_regalloc_if.h"
  44
  45 #define SFP_SIGN "0x80000000"
  46 #define DFP_SIGN "0x8000000000000000"
  47 #define SFP_ABS  "0x7FFFFFFF"
  48 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  49
  50 #define TP_SFP_SIGN "ia32_sfp_sign"
  51 #define TP_DFP_SIGN "ia32_dfp_sign"
  52 #define TP_SFP_ABS  "ia32_sfp_abs"
  53 #define TP_DFP_ABS  "ia32_dfp_abs"
  54
  55 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  56 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  57 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  58 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  59
  60 extern ir_op *get_op_Mulh(void);
  61
  62 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  63                                                                           ir_node *op1, ir_node *op2, ir_node *mem);
  64
  65 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  66                                                                          ir_node *op, ir_node *mem);
  67
  68 typedef enum {
  69         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  70 } ia32_known_const_t;
  71
  72 /****************************************************************************************************
  73  *                  _        _                        __                           _   _
  74  *                 | |      | |                      / _|                         | | (_)
  75  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  76  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  77  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  78  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  79  *
  80  ****************************************************************************************************/
  81
  82 /**
  83  * Returns 1 if irn is a Const representing 0, 0 otherwise
  84  */
  85 static INLINE int is_ia32_Const_0(ir_node *irn) {
  86         return is_ia32_Const(irn) ? classify_tarval(get_ia32_Immop_tarval(irn)) == TV_CLASSIFY_NULL : 0;
  87 }
  88
  89 /**
  90  * Returns 1 if irn is a Const representing 1, 0 otherwise
  91  */
  92 static INLINE int is_ia32_Const_1(ir_node *irn) {
  93         return is_ia32_Const(irn) ? classify_tarval(get_ia32_Immop_tarval(irn)) == TV_CLASSIFY_ONE : 0;
  94 }
  95
  96 /**
  97  * Returns the Proj representing the UNKNOWN register for given mode.
  98  */
  99 static ir_node *be_get_unknown_for_mode(ia32_code_gen_t *cg, ir_mode *mode) {
 100         be_abi_irg_t          *babi       = cg->birg->abi;
 101         const arch_register_t *unknwn_reg = NULL;
 102
 103         if (mode_is_float(mode)) {
 104                 unknwn_reg = USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_UKNWN] : &ia32_vfp_regs[REG_VFP_UKNWN];
 105         }
 106         else {
 107                 unknwn_reg = &ia32_gp_regs[REG_GP_UKNWN];
 108         }
 109
 110         return be_abi_get_callee_save_irn(babi, unknwn_reg);
 111 }
 112
 113 /**
 114  * Gets the Proj with number pn from irn.
 115  */
 116 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
 117         const ir_edge_t *edge;
 118         ir_node   *proj;
 119         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 120
 121         foreach_out_edge(irn, edge) {
 122                 proj = get_edge_src_irn(edge);
 123
 124                 if (get_Proj_proj(proj) == pn)
 125                         return proj;
 126         }
 127
 128         return NULL;
 129 }
 130
 131 /**
 132  * SSE convert of an integer node into a floating point node.
 133  */
 134 static ir_node *gen_sse_conv_int2float(ia32_code_gen_t *cg, dbg_info *dbg, ir_graph *irg, ir_node *block,
 135                                        ir_node *in, ir_node *old_node, ir_mode *tgt_mode)
 136 {
 137         ir_node *noreg = ia32_new_NoReg_gp(cg);
 138         ir_node *nomem = new_rd_NoMem(irg);
 139
 140         ir_node *conv = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, in, nomem);
 141         set_ia32_src_mode(conv, get_irn_mode(in));
 142         set_ia32_tgt_mode(conv, tgt_mode);
 143         set_ia32_am_support(conv, ia32_am_Source);
 144         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 145
 146         return new_rd_Proj(dbg, irg, block, conv, tgt_mode, pn_ia32_Conv_I2FP_res);
 147 }
 148
 149 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 150 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
 151         static const struct {
 152                 const char *tp_name;
 153                 const char *ent_name;
 154                 const char *cnst_str;
 155         } names [ia32_known_const_max] = {
 156                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 157                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 158                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 159                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 160         };
 161         static struct entity *ent_cache[ia32_known_const_max];
 162
 163         const char    *tp_name, *ent_name, *cnst_str;
 164         ir_type       *tp;
 165         ir_node       *cnst;
 166         ir_graph      *rem;
 167         entity        *ent;
 168         tarval        *tv;
 169
 170         ent_name = names[kct].ent_name;
 171         if (! ent_cache[kct]) {
 172                 tp_name  = names[kct].tp_name;
 173                 cnst_str = names[kct].cnst_str;
 174
 175                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 176                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 177                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 178
 179                 set_entity_ld_ident(ent, get_entity_ident(ent));
 180                 set_entity_visibility(ent, visibility_local);
 181                 set_entity_variability(ent, variability_constant);
 182                 set_entity_allocation(ent, allocation_static);
 183
 184                 /* we create a new entity here: It's initialization must resist on the
 185                     const code irg */
 186                 rem = current_ir_graph;
 187                 current_ir_graph = get_const_code_irg();
 188                 cnst = new_Const(mode, tv);
 189                 current_ir_graph = rem;
 190
 191                 set_atomic_ent_value(ent, cnst);
 192
 193                 /* cache the entry */
 194                 ent_cache[kct] = ent;
 195         }
 196
 197         return get_entity_ident(ent_cache[kct]);
 198 }
 199
 200 #ifndef NDEBUG
 201 /**
 202  * Prints the old node name on cg obst and returns a pointer to it.
 203  */
 204 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 205         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 206
 207         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 208         obstack_1grow(isa->name_obst, 0);
 209         isa->name_obst_size += obstack_object_size(isa->name_obst);
 210         return obstack_finish(isa->name_obst);
 211 }
 212 #endif /* NDEBUG */
 213
 214 /* determine if one operator is an Imm */
 215 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 216         if (op1)
 217                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 218         else return is_ia32_Cnst(op2) ? op2 : NULL;
 219 }
 220
 221 /* determine if one operator is not an Imm */
 222 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 223         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 224 }
 225
 226
 227 /**
 228  * Construct a standard binary operation, set AM and immediate if required.
 229  *
 230  * @param env   The transformation environment
 231  * @param op1   The first operand
 232  * @param op2   The second operand
 233  * @param func  The node constructor function
 234  * @return The constructed ia32 node.
 235  */
 236 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 237         ir_node           *new_op   = NULL;
 238         ir_mode           *mode     = env->mode;
 239         dbg_info          *dbg      = env->dbg;
 240         ir_graph          *irg      = env->irg;
 241         ir_node           *block    = env->block;
 242         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 243         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 244         ir_node           *nomem    = new_NoMem();
 245         ir_node           *expr_op, *imm_op;
 246         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 247
 248         /* Check if immediate optimization is on and */
 249         /* if it's an operation with immediate.      */
 250         if (! (env->cg->opt & IA32_OPT_IMMOPS)) {
 251                 expr_op = op1;
 252                 imm_op  = NULL;
 253         }
 254         else if (is_op_commutative(get_irn_op(env->irn))) {
 255                 imm_op  = get_immediate_op(op1, op2);
 256                 expr_op = get_expr_op(op1, op2);
 257         }
 258         else {
 259                 imm_op  = get_immediate_op(NULL, op2);
 260                 expr_op = get_expr_op(op1, op2);
 261         }
 262
 263         assert((expr_op || imm_op) && "invalid operands");
 264
 265         if (!expr_op) {
 266                 /* We have two consts here: not yet supported */
 267                 imm_op = NULL;
 268         }
 269
 270         if (mode_is_float(mode)) {
 271                 /* floating point operations */
 272                 if (imm_op) {
 273                         DB((mod, LEVEL_1, "FP with immediate ..."));
 274                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem);
 275                         set_ia32_Immop_attr(new_op, imm_op);
 276                         set_ia32_am_support(new_op, ia32_am_None);
 277                 }
 278                 else {
 279                         DB((mod, LEVEL_1, "FP binop ..."));
 280                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 281                         set_ia32_am_support(new_op, ia32_am_Source);
 282                 }
 283                 set_ia32_ls_mode(new_op, mode);
 284         }
 285         else {
 286                 /* integer operations */
 287                 if (imm_op) {
 288                         /* This is expr + const */
 289                         DB((mod, LEVEL_1, "INT with immediate ..."));
 290                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem);
 291                         set_ia32_Immop_attr(new_op, imm_op);
 292
 293                         /* set AM support */
 294                         set_ia32_am_support(new_op, ia32_am_Dest);
 295                 }
 296                 else {
 297                         DB((mod, LEVEL_1, "INT binop ..."));
 298                         /* This is a normal operation */
 299                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 300
 301                         /* set AM support */
 302                         set_ia32_am_support(new_op, ia32_am_Full);
 303                 }
 304         }
 305
 306         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 307
 308         set_ia32_res_mode(new_op, mode);
 309
 310         if (is_op_commutative(get_irn_op(env->irn))) {
 311                 set_ia32_commutative(new_op);
 312         }
 313
 314         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 315 }
 316
 317
 318
 319 /**
 320  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 321  *
 322  * @param env   The transformation environment
 323  * @param op1   The first operand
 324  * @param op2   The second operand
 325  * @param func  The node constructor function
 326  * @return The constructed ia32 node.
 327  */
 328 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 329         ir_node           *new_op = NULL;
 330         ir_mode           *mode   = env->mode;
 331         dbg_info          *dbg    = env->dbg;
 332         ir_graph          *irg    = env->irg;
 333         ir_node           *block  = env->block;
 334         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 335         ir_node           *nomem  = new_NoMem();
 336         ir_node           *expr_op, *imm_op;
 337         tarval            *tv;
 338         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 339
 340         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 341
 342         /* Check if immediate optimization is on and */
 343         /* if it's an operation with immediate.      */
 344         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 345         expr_op = get_expr_op(op1, op2);
 346
 347         assert((expr_op || imm_op) && "invalid operands");
 348
 349         if (!expr_op) {
 350                 /* We have two consts here: not yet supported */
 351                 imm_op = NULL;
 352         }
 353
 354         /* Limit imm_op within range imm8 */
 355         if (imm_op) {
 356                 tv = get_ia32_Immop_tarval(imm_op);
 357
 358                 if (tv) {
 359                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 360                 }
 361                 else {
 362                         imm_op = NULL;
 363                 }
 364         }
 365
 366         /* integer operations */
 367         if (imm_op) {
 368                 /* This is shift/rot with const */
 369                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 370
 371                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 372                 set_ia32_Immop_attr(new_op, imm_op);
 373         }
 374         else {
 375                 /* This is a normal shift/rot */
 376                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 377                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 378         }
 379
 380         /* set AM support */
 381         set_ia32_am_support(new_op, ia32_am_Dest);
 382
 383         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 384
 385         set_ia32_res_mode(new_op, mode);
 386         set_ia32_emit_cl(new_op);
 387
 388         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 389 }
 390
 391
 392 /**
 393  * Construct a standard unary operation, set AM and immediate if required.
 394  *
 395  * @param env   The transformation environment
 396  * @param op    The operand
 397  * @param func  The node constructor function
 398  * @return The constructed ia32 node.
 399  */
 400 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 401         ir_node           *new_op = NULL;
 402         ir_mode           *mode   = env->mode;
 403         dbg_info          *dbg    = env->dbg;
 404         ir_graph          *irg    = env->irg;
 405         ir_node           *block  = env->block;
 406         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 407         ir_node           *nomem  = new_NoMem();
 408         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 409
 410         new_op = func(dbg, irg, block, noreg, noreg, op, nomem);
 411
 412         if (mode_is_float(mode)) {
 413                 DB((mod, LEVEL_1, "FP unop ..."));
 414                 /* floating point operations don't support implicit store */
 415                 set_ia32_am_support(new_op, ia32_am_None);
 416         }
 417         else {
 418                 DB((mod, LEVEL_1, "INT unop ..."));
 419                 set_ia32_am_support(new_op, ia32_am_Dest);
 420         }
 421
 422         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 423
 424         set_ia32_res_mode(new_op, mode);
 425
 426         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 427 }
 428
 429
 430
 431 /**
 432  * Creates an ia32 Add with immediate.
 433  *
 434  * @param env       The transformation environment
 435  * @param expr_op   The expression operator
 436  * @param const_op  The constant
 437  * @return the created ia32 Add node
 438  */
 439 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 440         ir_node                *new_op     = NULL;
 441         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 442         dbg_info               *dbg        = env->dbg;
 443         ir_graph               *irg        = env->irg;
 444         ir_node                *block      = env->block;
 445         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 446         ir_node                *nomem      = new_NoMem();
 447         int                     normal_add = 1;
 448         tarval_classification_t class_tv, class_negtv;
 449         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 450
 451         /* try to optimize to inc/dec  */
 452         if ((env->cg->opt & IA32_OPT_INCDEC) && (get_ia32_op_type(const_op) == ia32_Const)) {
 453                 /* optimize tarvals */
 454                 class_tv    = classify_tarval(tv);
 455                 class_negtv = classify_tarval(tarval_neg(tv));
 456
 457                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 458                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 459                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 460                         normal_add = 0;
 461                 }
 462                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 463                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 464                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 465                         normal_add = 0;
 466                 }
 467         }
 468
 469         if (normal_add) {
 470                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 471                 set_ia32_Immop_attr(new_op, const_op);
 472                 set_ia32_commutative(new_op);
 473         }
 474
 475         return new_op;
 476 }
 477
 478 /**
 479  * Creates an ia32 Add.
 480  *
 481  * @param env   The transformation environment
 482  * @return the created ia32 Add node
 483  */
 484 static ir_node *gen_Add(ia32_transform_env_t *env) {
 485         ir_node  *new_op = NULL;
 486         dbg_info *dbg    = env->dbg;
 487         ir_mode  *mode   = env->mode;
 488         ir_graph *irg    = env->irg;
 489         ir_node  *block  = env->block;
 490         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 491         ir_node  *nomem  = new_NoMem();
 492         ir_node  *expr_op, *imm_op;
 493         ir_node  *op1    = get_Add_left(env->irn);
 494         ir_node  *op2    = get_Add_right(env->irn);
 495
 496         /* Check if immediate optimization is on and */
 497         /* if it's an operation with immediate.      */
 498         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(op1, op2) : NULL;
 499         expr_op = get_expr_op(op1, op2);
 500
 501         assert((expr_op || imm_op) && "invalid operands");
 502
 503         if (mode_is_float(mode)) {
 504                 FP_USED(env->cg);
 505                 if (USE_SSE2(env->cg))
 506                         return gen_binop(env, op1, op2, new_rd_ia32_xAdd);
 507                 else
 508                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 509         }
 510         else {
 511                 /* integer ADD */
 512                 if (!expr_op) {
 513                         /* No expr_op means, that we have two const - one symconst and */
 514                         /* one tarval or another symconst - because this case is not   */
 515                         /* covered by constant folding                                 */
 516                         /* We need to check for:                                       */
 517                         /*  1) symconst + const    -> becomes a LEA                    */
 518                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 519                         /*        linker doesn't support two symconsts                 */
 520
 521                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 522                                 /* this is the 2nd case */
 523                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 524                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 525                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 526
 527                                 DBG_OPT_LEA1(op2, new_op);
 528                         }
 529                         else {
 530                                 /* this is the 1st case */
 531                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 532
 533                                 DBG_OPT_LEA2(op1, op2, new_op);
 534
 535                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 536                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 537                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 538                                 }
 539                                 else {
 540                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 541                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 542                                 }
 543                                 set_ia32_am_flavour(new_op, ia32_am_O);
 544                         }
 545
 546                         /* set AM support */
 547                         set_ia32_am_support(new_op, ia32_am_Source);
 548                         set_ia32_op_type(new_op, ia32_AddrModeS);
 549
 550                         /* Lea doesn't need a Proj */
 551                         return new_op;
 552                 }
 553                 else if (imm_op) {
 554                         /* This is expr + const */
 555                         new_op = gen_imm_Add(env, expr_op, imm_op);
 556
 557                         /* set AM support */
 558                         set_ia32_am_support(new_op, ia32_am_Dest);
 559                 }
 560                 else {
 561                         /* This is a normal add */
 562                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 563
 564                         /* set AM support */
 565                         set_ia32_am_support(new_op, ia32_am_Full);
 566                         set_ia32_commutative(new_op);
 567                 }
 568         }
 569
 570         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 571
 572         set_ia32_res_mode(new_op, mode);
 573
 574         return new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Add_res);
 575 }
 576
 577
 578
 579 /**
 580  * Creates an ia32 Mul.
 581  *
 582  * @param env   The transformation environment
 583  * @return the created ia32 Mul node
 584  */
 585 static ir_node *gen_Mul(ia32_transform_env_t *env) {
 586         ir_node *op1 = get_Mul_left(env->irn);
 587         ir_node *op2 = get_Mul_right(env->irn);
 588         ir_node *new_op;
 589
 590         if (mode_is_float(env->mode)) {
 591                 FP_USED(env->cg);
 592                 if (USE_SSE2(env->cg))
 593                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMul);
 594                 else
 595                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 596         }
 597         else {
 598                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 599         }
 600
 601         return new_op;
 602 }
 603
 604
 605
 606 /**
 607  * Creates an ia32 Mulh.
 608  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 609  * this result while Mul returns the lower 32 bit.
 610  *
 611  * @param env   The transformation environment
 612  * @return the created ia32 Mulh node
 613  */
 614 static ir_node *gen_Mulh(ia32_transform_env_t *env) {
 615         ir_node *op1 = get_irn_n(env->irn, 0);
 616         ir_node *op2 = get_irn_n(env->irn, 1);
 617         ir_node *proj_EAX, *proj_EDX, *mulh;
 618         ir_node *in[1];
 619
 620         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 621         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 622         mulh     = get_Proj_pred(proj_EAX);
 623         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 624
 625         /* to be on the save side */
 626         set_Proj_proj(proj_EAX, pn_EAX);
 627
 628         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 629                 /* Mulh with const cannot have AM */
 630                 set_ia32_am_support(mulh, ia32_am_None);
 631         }
 632         else {
 633                 /* Mulh cannot have AM for destination */
 634                 set_ia32_am_support(mulh, ia32_am_Source);
 635         }
 636
 637         in[0] = proj_EAX;
 638
 639         /* keep EAX */
 640         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 641
 642         return proj_EDX;
 643 }
 644
 645
 646
 647 /**
 648  * Creates an ia32 And.
 649  *
 650  * @param env   The transformation environment
 651  * @return The created ia32 And node
 652  */
 653 static ir_node *gen_And(ia32_transform_env_t *env) {
 654         ir_node *op1 = get_And_left(env->irn);
 655         ir_node *op2 = get_And_right(env->irn);
 656
 657         assert (! mode_is_float(env->mode));
 658         return gen_binop(env, op1, op2, new_rd_ia32_And);
 659 }
 660
 661
 662
 663 /**
 664  * Creates an ia32 Or.
 665  *
 666  * @param env   The transformation environment
 667  * @return The created ia32 Or node
 668  */
 669 static ir_node *gen_Or(ia32_transform_env_t *env) {
 670         ir_node *op1 = get_Or_left(env->irn);
 671         ir_node *op2 = get_Or_right(env->irn);
 672
 673         assert (! mode_is_float(env->mode));
 674         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 675 }
 676
 677
 678
 679 /**
 680  * Creates an ia32 Eor.
 681  *
 682  * @param env   The transformation environment
 683  * @return The created ia32 Eor node
 684  */
 685 static ir_node *gen_Eor(ia32_transform_env_t *env) {
 686         ir_node *op1 = get_Eor_left(env->irn);
 687         ir_node *op2 = get_Eor_right(env->irn);
 688
 689         assert(! mode_is_float(env->mode));
 690         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 691 }
 692
 693
 694
 695 /**
 696  * Creates an ia32 Max.
 697  *
 698  * @param env      The transformation environment
 699  * @return the created ia32 Max node
 700  */
 701 static ir_node *gen_Max(ia32_transform_env_t *env) {
 702         ir_node *op1 = get_irn_n(env->irn, 0);
 703         ir_node *op2 = get_irn_n(env->irn, 1);
 704         ir_node *new_op;
 705
 706         if (mode_is_float(env->mode)) {
 707                 FP_USED(env->cg);
 708                 if (USE_SSE2(env->cg))
 709                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMax);
 710                 else {
 711                         assert(0);
 712                 }
 713         }
 714         else {
 715                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 716                 set_ia32_am_support(new_op, ia32_am_None);
 717                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 718         }
 719
 720         return new_op;
 721 }
 722
 723
 724
 725 /**
 726  * Creates an ia32 Min.
 727  *
 728  * @param env      The transformation environment
 729  * @return the created ia32 Min node
 730  */
 731 static ir_node *gen_Min(ia32_transform_env_t *env) {
 732         ir_node *op1 = get_irn_n(env->irn, 0);
 733         ir_node *op2 = get_irn_n(env->irn, 1);
 734         ir_node *new_op;
 735
 736         if (mode_is_float(env->mode)) {
 737                 FP_USED(env->cg);
 738                 if (USE_SSE2(env->cg))
 739                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMin);
 740                 else {
 741                         assert(0);
 742                 }
 743         }
 744         else {
 745                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 746                 set_ia32_am_support(new_op, ia32_am_None);
 747                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 748         }
 749
 750         return new_op;
 751 }
 752
 753
 754
 755 /**
 756  * Creates an ia32 Sub with immediate.
 757  *
 758  * @param env        The transformation environment
 759  * @param expr_op    The first operator
 760  * @param const_op   The constant operator
 761  * @return The created ia32 Sub node
 762  */
 763 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 764         ir_node                *new_op     = NULL;
 765         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 766         dbg_info               *dbg        = env->dbg;
 767         ir_graph               *irg        = env->irg;
 768         ir_node                *block      = env->block;
 769         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 770         ir_node                *nomem      = new_NoMem();
 771         int                     normal_sub = 1;
 772         tarval_classification_t class_tv, class_negtv;
 773         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 774
 775         /* try to optimize to inc/dec  */
 776         if ((env->cg->opt & IA32_OPT_INCDEC) && tv) {
 777                 /* optimize tarvals */
 778                 class_tv    = classify_tarval(tv);
 779                 class_negtv = classify_tarval(tarval_neg(tv));
 780
 781                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 782                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 783                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 784                         normal_sub = 0;
 785                 }
 786                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 787                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 788                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 789                         normal_sub = 0;
 790                 }
 791         }
 792
 793         if (normal_sub) {
 794                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 795                 set_ia32_Immop_attr(new_op, const_op);
 796         }
 797
 798         return new_op;
 799 }
 800
 801 /**
 802  * Creates an ia32 Sub.
 803  *
 804  * @param env   The transformation environment
 805  * @return The created ia32 Sub node
 806  */
 807 static ir_node *gen_Sub(ia32_transform_env_t *env) {
 808         ir_node  *new_op = NULL;
 809         dbg_info *dbg    = env->dbg;
 810         ir_mode  *mode   = env->mode;
 811         ir_graph *irg    = env->irg;
 812         ir_node  *block  = env->block;
 813         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 814         ir_node  *nomem  = new_NoMem();
 815         ir_node  *op1    = get_Sub_left(env->irn);
 816         ir_node  *op2    = get_Sub_right(env->irn);
 817         ir_node  *expr_op, *imm_op;
 818
 819         /* Check if immediate optimization is on and */
 820         /* if it's an operation with immediate.      */
 821         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 822         expr_op = get_expr_op(op1, op2);
 823
 824         assert((expr_op || imm_op) && "invalid operands");
 825
 826         if (mode_is_float(mode)) {
 827                 FP_USED(env->cg);
 828                 if (USE_SSE2(env->cg))
 829                         return gen_binop(env, op1, op2, new_rd_ia32_xSub);
 830                 else
 831                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 832         }
 833         else {
 834                 /* integer SUB */
 835                 if (!expr_op) {
 836                         /* No expr_op means, that we have two const - one symconst and */
 837                         /* one tarval or another symconst - because this case is not   */
 838                         /* covered by constant folding                                 */
 839                         /* We need to check for:                                       */
 840                         /*  1) symconst + const    -> becomes a LEA                    */
 841                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 842                         /*        linker doesn't support two symconsts                 */
 843
 844                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 845                                 /* this is the 2nd case */
 846                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 847                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 848                                 set_ia32_am_sc_sign(new_op);
 849                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 850
 851                                 DBG_OPT_LEA1(op2, new_op);
 852                         }
 853                         else {
 854                                 /* this is the 1st case */
 855                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 856
 857                                 DBG_OPT_LEA2(op1, op2, new_op);
 858
 859                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 860                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 861                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 862                                 }
 863                                 else {
 864                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 865                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 866                                         set_ia32_am_sc_sign(new_op);
 867                                 }
 868                                 set_ia32_am_flavour(new_op, ia32_am_O);
 869                         }
 870
 871                         /* set AM support */
 872                         set_ia32_am_support(new_op, ia32_am_Source);
 873                         set_ia32_op_type(new_op, ia32_AddrModeS);
 874
 875                         /* Lea doesn't need a Proj */
 876                         return new_op;
 877                 }
 878                 else if (imm_op) {
 879                         /* This is expr - const */
 880                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 881
 882                         /* set AM support */
 883                         set_ia32_am_support(new_op, ia32_am_Dest);
 884                 }
 885                 else {
 886                         /* This is a normal sub */
 887                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 888
 889                         /* set AM support */
 890                         set_ia32_am_support(new_op, ia32_am_Full);
 891                 }
 892         }
 893
 894         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 895
 896         set_ia32_res_mode(new_op, mode);
 897
 898         return new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Sub_res);
 899 }
 900
 901
 902
 903 /**
 904  * Generates an ia32 DivMod with additional infrastructure for the
 905  * register allocator if needed.
 906  *
 907  * @param env      The transformation environment
 908  * @param dividend -no comment- :)
 909  * @param divisor  -no comment- :)
 910  * @param dm_flav  flavour_Div/Mod/DivMod
 911  * @return The created ia32 DivMod node
 912  */
 913 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 914         ir_node  *res, *proj;
 915         ir_node  *edx_node, *cltd;
 916         ir_node  *in_keep[1];
 917         dbg_info *dbg   = env->dbg;
 918         ir_graph *irg   = env->irg;
 919         ir_node  *block = env->block;
 920         ir_mode  *mode  = env->mode;
 921         ir_node  *irn   = env->irn;
 922         ir_node  *mem;
 923
 924         switch (dm_flav) {
 925                 case flavour_Div:
 926                         mem  = get_Div_mem(irn);
 927                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 928                         break;
 929                 case flavour_Mod:
 930                         mem  = get_Mod_mem(irn);
 931                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 932                         break;
 933                 case flavour_DivMod:
 934                         mem  = get_DivMod_mem(irn);
 935                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 936                         break;
 937                 default:
 938                         assert(0);
 939         }
 940
 941         if (mode_is_signed(mode)) {
 942                 /* in signed mode, we need to sign extend the dividend */
 943                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend);
 944                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EAX);
 945                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EDX);
 946         }
 947         else {
 948                 edx_node = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Iu);
 949                 set_ia32_Const_type(edx_node, ia32_Const);
 950                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 951         }
 952
 953         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, dm_flav);
 954
 955         set_ia32_n_res(res, 2);
 956
 957         /* Only one proj is used -> We must add a second proj and */
 958         /* connect this one to a Keep node to eat up the second   */
 959         /* destroyed register.                                    */
 960         if (get_irn_n_edges(irn) == 1) {
 961                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 962                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 963
 964                 if (get_irn_op(irn) == op_Div) {
 965                         set_Proj_proj(proj, pn_DivMod_res_div);
 966                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 967                 }
 968                 else {
 969                         set_Proj_proj(proj, pn_DivMod_res_mod);
 970                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 971                 }
 972
 973                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 974         }
 975
 976         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
 977
 978         set_ia32_res_mode(res, mode_Is);
 979
 980         return res;
 981 }
 982
 983
 984 /**
 985  * Wrapper for generate_DivMod. Sets flavour_Mod.
 986  *
 987  * @param env      The transformation environment
 988  */
 989 static ir_node *gen_Mod(ia32_transform_env_t *env) {
 990         return generate_DivMod(env, get_Mod_left(env->irn), get_Mod_right(env->irn), flavour_Mod);
 991 }
 992
 993 /**
 994  * Wrapper for generate_DivMod. Sets flavour_Div.
 995  *
 996  * @param env      The transformation environment
 997  */
 998 static ir_node *gen_Div(ia32_transform_env_t *env) {
 999         return generate_DivMod(env, get_Div_left(env->irn), get_Div_right(env->irn), flavour_Div);
1000 }
1001
1002 /**
1003  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1004  */
1005 static ir_node *gen_DivMod(ia32_transform_env_t *env) {
1006         return generate_DivMod(env, get_DivMod_left(env->irn), get_DivMod_right(env->irn), flavour_DivMod);
1007 }
1008
1009
1010
1011 /**
1012  * Creates an ia32 floating Div.
1013  *
1014  * @param env   The transformation environment
1015  * @return The created ia32 xDiv node
1016  */
1017 static ir_node *gen_Quot(ia32_transform_env_t *env) {
1018         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1019         ir_node *new_op;
1020         ir_node *nomem = new_rd_NoMem(env->irg);
1021         ir_node *op1   = get_Quot_left(env->irn);
1022         ir_node *op2   = get_Quot_right(env->irn);
1023
1024         FP_USED(env->cg);
1025         if (USE_SSE2(env->cg)) {
1026                 if (is_ia32_xConst(op2)) {
1027                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem);
1028                         set_ia32_am_support(new_op, ia32_am_None);
1029                         set_ia32_Immop_attr(new_op, op2);
1030                 }
1031                 else {
1032                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
1033                         set_ia32_am_support(new_op, ia32_am_Source);
1034                 }
1035         }
1036         else {
1037                 new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
1038                 set_ia32_am_support(new_op, ia32_am_Source);
1039         }
1040         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
1041         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1042
1043         return new_op;
1044 }
1045
1046
1047
1048 /**
1049  * Creates an ia32 Shl.
1050  *
1051  * @param env   The transformation environment
1052  * @return The created ia32 Shl node
1053  */
1054 static ir_node *gen_Shl(ia32_transform_env_t *env) {
1055         return gen_shift_binop(env, get_Shl_left(env->irn), get_Shl_right(env->irn), new_rd_ia32_Shl);
1056 }
1057
1058
1059
1060 /**
1061  * Creates an ia32 Shr.
1062  *
1063  * @param env   The transformation environment
1064  * @return The created ia32 Shr node
1065  */
1066 static ir_node *gen_Shr(ia32_transform_env_t *env) {
1067         return gen_shift_binop(env, get_Shr_left(env->irn), get_Shr_right(env->irn), new_rd_ia32_Shr);
1068 }
1069
1070
1071
1072 /**
1073  * Creates an ia32 Shrs.
1074  *
1075  * @param env   The transformation environment
1076  * @return The created ia32 Shrs node
1077  */
1078 static ir_node *gen_Shrs(ia32_transform_env_t *env) {
1079         return gen_shift_binop(env, get_Shrs_left(env->irn), get_Shrs_right(env->irn), new_rd_ia32_Shrs);
1080 }
1081
1082
1083
1084 /**
1085  * Creates an ia32 RotL.
1086  *
1087  * @param env   The transformation environment
1088  * @param op1   The first operator
1089  * @param op2   The second operator
1090  * @return The created ia32 RotL node
1091  */
1092 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1093         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1094 }
1095
1096
1097
1098 /**
1099  * Creates an ia32 RotR.
1100  * NOTE: There is no RotR with immediate because this would always be a RotL
1101  *       "imm-mode_size_bits" which can be pre-calculated.
1102  *
1103  * @param env   The transformation environment
1104  * @param op1   The first operator
1105  * @param op2   The second operator
1106  * @return The created ia32 RotR node
1107  */
1108 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1109         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1110 }
1111
1112
1113
1114 /**
1115  * Creates an ia32 RotR or RotL (depending on the found pattern).
1116  *
1117  * @param env   The transformation environment
1118  * @return The created ia32 RotL or RotR node
1119  */
1120 static ir_node *gen_Rot(ia32_transform_env_t *env) {
1121         ir_node *rotate = NULL;
1122         ir_node *op1    = get_Rot_left(env->irn);
1123         ir_node *op2    = get_Rot_right(env->irn);
1124
1125         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1126                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1127                  that means we can create a RotR instead of an Add and a RotL */
1128
1129         if (is_Proj(op2)) {
1130                 ir_node *pred = get_Proj_pred(op2);
1131
1132                 if (is_ia32_Add(pred)) {
1133                         ir_node *pred_pred = get_irn_n(pred, 2);
1134                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1135                         long     bits      = get_mode_size_bits(env->mode);
1136
1137                         if (is_Proj(pred_pred)) {
1138                                 pred_pred = get_Proj_pred(pred_pred);
1139                         }
1140
1141                         if (is_ia32_Minus(pred_pred) &&
1142                                 tarval_is_long(tv)       &&
1143                                 get_tarval_long(tv) == bits)
1144                         {
1145                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1146                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1147                         }
1148
1149                 }
1150         }
1151
1152         if (!rotate) {
1153                 rotate = gen_RotL(env, op1, op2);
1154         }
1155
1156         return rotate;
1157 }
1158
1159
1160
1161 /**
1162  * Transforms a Minus node.
1163  *
1164  * @param env   The transformation environment
1165  * @param op    The Minus operand
1166  * @return The created ia32 Minus node
1167  */
1168 static ir_node *gen_Minus_ex(ia32_transform_env_t *env, ir_node *op) {
1169         ident   *name;
1170         ir_node *new_op;
1171         int      size;
1172
1173         if (mode_is_float(env->mode)) {
1174                 FP_USED(env->cg);
1175                 if (USE_SSE2(env->cg)) {
1176                         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1177                         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1178                         ir_node *nomem    = new_rd_NoMem(env->irg);
1179
1180                         new_op = new_rd_ia32_xEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1181
1182                         size   = get_mode_size_bits(env->mode);
1183                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1184
1185                         set_ia32_sc(new_op, name);
1186
1187                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1188
1189                         set_ia32_res_mode(new_op, env->mode);
1190                         set_ia32_immop_type(new_op, ia32_ImmSymConst);
1191
1192                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_xEor_res);
1193                 }
1194                 else {
1195                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1196                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1197                 }
1198         }
1199         else {
1200                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1201         }
1202
1203         return new_op;
1204 }
1205
1206 /**
1207  * Transforms a Minus node.
1208  *
1209  * @param env   The transformation environment
1210  * @return The created ia32 Minus node
1211  */
1212 static ir_node *gen_Minus(ia32_transform_env_t *env) {
1213         return gen_Minus_ex(env, get_Minus_op(env->irn));
1214 }
1215
1216
1217 /**
1218  * Transforms a Not node.
1219  *
1220  * @param env   The transformation environment
1221  * @return The created ia32 Not node
1222  */
1223 static ir_node *gen_Not(ia32_transform_env_t *env) {
1224         assert (! mode_is_float(env->mode));
1225         return gen_unop(env, get_Not_op(env->irn), new_rd_ia32_Not);
1226 }
1227
1228
1229
1230 /**
1231  * Transforms an Abs node.
1232  *
1233  * @param env   The transformation environment
1234  * @return The created ia32 Abs node
1235  */
1236 static ir_node *gen_Abs(ia32_transform_env_t *env) {
1237         ir_node  *res, *p_eax, *p_edx;
1238         dbg_info *dbg      = env->dbg;
1239         ir_mode  *mode     = env->mode;
1240         ir_graph *irg      = env->irg;
1241         ir_node  *block    = env->block;
1242         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1243         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1244         ir_node  *nomem    = new_NoMem();
1245         ir_node  *op       = get_Abs_op(env->irn);
1246         int       size;
1247         ident    *name;
1248
1249         if (mode_is_float(mode)) {
1250                 FP_USED(env->cg);
1251                 if (USE_SSE2(env->cg)) {
1252                         res = new_rd_ia32_xAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1253
1254                         size   = get_mode_size_bits(mode);
1255                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1256
1257                         set_ia32_sc(res, name);
1258
1259                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1260
1261                         set_ia32_res_mode(res, mode);
1262                         set_ia32_immop_type(res, ia32_ImmSymConst);
1263
1264                         res = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_xAnd_res);
1265                 }
1266                 else {
1267                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1268                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1269                 }
1270         }
1271         else {
1272                 res   = new_rd_ia32_Cdq(dbg, irg, block, op);
1273                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1274                 set_ia32_res_mode(res, mode);
1275
1276                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EAX);
1277                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EDX);
1278
1279                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1280                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1281                 set_ia32_res_mode(res, mode);
1282
1283                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Eor_res);
1284
1285                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1286                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1287                 set_ia32_res_mode(res, mode);
1288
1289                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Sub_res);
1290         }
1291
1292         return res;
1293 }
1294
1295
1296
1297 /**
1298  * Transforms a Load.
1299  *
1300  * @param env   The transformation environment
1301  * @return the created ia32 Load node
1302  */
1303 static ir_node *gen_Load(ia32_transform_env_t *env) {
1304         ir_node    *node  = env->irn;
1305         ir_node    *noreg = ia32_new_NoReg_gp(env->cg);
1306         ir_node    *ptr   = get_Load_ptr(node);
1307         ir_node    *lptr  = ptr;
1308         ir_mode    *mode  = get_Load_mode(node);
1309         int        is_imm = 0;
1310         ir_node *new_op;
1311         ia32_am_flavour_t am_flav = ia32_B;
1312
1313         /* address might be a constant (symconst or absolute address) */
1314         if (is_ia32_Const(ptr)) {
1315                 lptr   = noreg;
1316                 is_imm = 1;
1317         }
1318
1319         if (mode_is_float(mode)) {
1320                 FP_USED(env->cg);
1321                 if (USE_SSE2(env->cg))
1322                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1323                 else
1324                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1325         }
1326         else {
1327                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1328         }
1329
1330         /* base is an constant address */
1331         if (is_imm) {
1332                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1333                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1334                 }
1335                 else {
1336                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1337                 }
1338
1339                 am_flav = ia32_O;
1340         }
1341
1342         set_ia32_am_support(new_op, ia32_am_Source);
1343         set_ia32_op_type(new_op, ia32_AddrModeS);
1344         set_ia32_am_flavour(new_op, am_flav);
1345         set_ia32_ls_mode(new_op, mode);
1346
1347         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1348
1349         return new_op;
1350 }
1351
1352
1353
1354 /**
1355  * Transforms a Store.
1356  *
1357  * @param env   The transformation environment
1358  * @return the created ia32 Store node
1359  */
1360 static ir_node *gen_Store(ia32_transform_env_t *env) {
1361         ir_node *node    = env->irn;
1362         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1363         ir_node *val     = get_Store_value(node);
1364         ir_node *ptr     = get_Store_ptr(node);
1365         ir_node *sptr    = ptr;
1366         ir_node *mem     = get_Store_mem(node);
1367         ir_mode *mode    = get_irn_mode(val);
1368         ir_node *sval    = val;
1369         int      is_imm  = 0;
1370         ir_node *new_op;
1371         ia32_am_flavour_t am_flav = ia32_B;
1372         ia32_immop_type_t immop   = ia32_ImmNone;
1373
1374         if (! mode_is_float(mode)) {
1375                 /* in case of storing a const (but not a symconst) -> make it an attribute */
1376                 if (is_ia32_Cnst(val)) {
1377                         switch (get_ia32_op_type(val)) {
1378                         case ia32_Const:
1379                                 immop = ia32_ImmConst;
1380                                 break;
1381                         case ia32_SymConst:
1382                                 immop = ia32_ImmSymConst;
1383                                 break;
1384                         default:
1385                                 assert(0 && "unsupported Const type");
1386                         }
1387                         sval = noreg;
1388                 }
1389         }
1390
1391         /* address might be a constant (symconst or absolute address) */
1392         if (is_ia32_Const(ptr)) {
1393                 sptr   = noreg;
1394                 is_imm = 1;
1395         }
1396
1397         if (mode_is_float(mode)) {
1398                 FP_USED(env->cg);
1399                 if (USE_SSE2(env->cg))
1400                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1401                 else
1402                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1403         }
1404         else if (get_mode_size_bits(mode) == 8) {
1405                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1406         }
1407         else {
1408                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1409         }
1410
1411         /* stored const is an attribute (saves a register) */
1412         if (! mode_is_float(mode) && is_ia32_Cnst(val)) {
1413                 set_ia32_Immop_attr(new_op, val);
1414         }
1415
1416         /* base is an constant address */
1417         if (is_imm) {
1418                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1419                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1420                 }
1421                 else {
1422                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1423                 }
1424
1425                 am_flav = ia32_O;
1426         }
1427
1428         set_ia32_am_support(new_op, ia32_am_Dest);
1429         set_ia32_op_type(new_op, ia32_AddrModeD);
1430         set_ia32_am_flavour(new_op, am_flav);
1431         set_ia32_ls_mode(new_op, get_irn_mode(val));
1432         set_ia32_immop_type(new_op, immop);
1433
1434         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1435
1436         return new_op;
1437 }
1438
1439
1440
1441 /**
1442  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1443  *
1444  * @param env   The transformation environment
1445  * @return The transformed node.
1446  */
1447 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1448         dbg_info *dbg      = env->dbg;
1449         ir_graph *irg      = env->irg;
1450         ir_node  *block    = env->block;
1451         ir_node  *node     = env->irn;
1452         ir_node  *sel      = get_Cond_selector(node);
1453         ir_mode  *sel_mode = get_irn_mode(sel);
1454         ir_node  *res      = NULL;
1455         ir_node  *pred     = NULL;
1456         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1457         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1458
1459         if (is_Proj(sel) && sel_mode == mode_b) {
1460                 ir_node  *nomem = new_NoMem();
1461
1462                 pred  = get_Proj_pred(sel);
1463
1464                 /* get both compare operators */
1465                 cmp_a = get_Cmp_left(pred);
1466                 cmp_b = get_Cmp_right(pred);
1467
1468                 /* check if we can use a CondJmp with immediate */
1469                 cnst = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(cmp_a, cmp_b) : NULL;
1470                 expr = get_expr_op(cmp_a, cmp_b);
1471
1472                 if (cnst && expr) {
1473                         pn_Cmp pnc = get_Proj_proj(sel);
1474
1475                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1476                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1477                                         /* a Cmp A =/!= 0 */
1478                                         ir_node    *op1  = expr;
1479                                         ir_node    *op2  = expr;
1480                                         ir_node    *and  = skip_Proj(expr);
1481                                         const char *cnst = NULL;
1482
1483                                         /* check, if expr is an only once used And operation */
1484                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1485                                                 op1 = get_irn_n(and, 2);
1486                                                 op2 = get_irn_n(and, 3);
1487
1488                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1489                                         }
1490                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2);
1491                                         set_ia32_pncode(res, get_Proj_proj(sel));
1492                                         set_ia32_res_mode(res, get_irn_mode(op1));
1493
1494                                         if (cnst) {
1495                                                 copy_ia32_Immop_attr(res, and);
1496                                         }
1497
1498                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1499                                         return res;
1500                                 }
1501                         }
1502
1503                         if (mode_is_float(get_irn_mode(expr))) {
1504                                 FP_USED(env->cg);
1505                                 if (USE_SSE2(env->cg))
1506                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1507                                 else {
1508                                         assert(0);
1509                                 }
1510                         }
1511                         else {
1512                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1513                         }
1514                         set_ia32_Immop_attr(res, cnst);
1515                         set_ia32_res_mode(res, get_irn_mode(expr));
1516                 }
1517                 else {
1518                         if (mode_is_float(get_irn_mode(cmp_a))) {
1519                                 FP_USED(env->cg);
1520                                 if (USE_SSE2(env->cg))
1521                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1522                                 else {
1523                                         ir_node *proj_eax;
1524                                         res = new_rd_ia32_vfCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1525                                         proj_eax = new_r_Proj(irg, block, res, mode_Is, pn_ia32_vfCondJmp_temp_reg_eax);
1526                                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1527                                 }
1528                         }
1529                         else {
1530                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1531                                 set_ia32_commutative(res);
1532                         }
1533                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1534                 }
1535
1536                 set_ia32_pncode(res, get_Proj_proj(sel));
1537                 //set_ia32_am_support(res, ia32_am_Source);
1538         }
1539         else {
1540                 /* determine the smallest switch case value */
1541                 int switch_min = INT_MAX;
1542                 const ir_edge_t *edge;
1543                 char buf[64];
1544
1545                 foreach_out_edge(node, edge) {
1546                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1547                         switch_min = pn < switch_min ? pn : switch_min;
1548                 }
1549
1550                 if (switch_min) {
1551                         /* if smallest switch case is not 0 we need an additional sub */
1552                         snprintf(buf, sizeof(buf), "%d", switch_min);
1553                         res = new_rd_ia32_Lea(dbg, irg, block, sel, noreg, mode_Is);
1554                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1555                         sub_ia32_am_offs(res, buf);
1556                         set_ia32_am_flavour(res, ia32_am_OB);
1557                         set_ia32_am_support(res, ia32_am_Source);
1558                         set_ia32_op_type(res, ia32_AddrModeS);
1559                 }
1560
1561                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, switch_min ? res : sel, mode_T);
1562                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1563                 set_ia32_res_mode(res, get_irn_mode(sel));
1564         }
1565
1566         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1567         return res;
1568 }
1569
1570
1571
1572 /**
1573  * Transforms a CopyB node.
1574  *
1575  * @param env   The transformation environment
1576  * @return The transformed node.
1577  */
1578 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1579         ir_node  *res   = NULL;
1580         dbg_info *dbg   = env->dbg;
1581         ir_graph *irg   = env->irg;
1582         ir_mode  *mode  = env->mode;
1583         ir_node  *block = env->block;
1584         ir_node  *node  = env->irn;
1585         ir_node  *src   = get_CopyB_src(node);
1586         ir_node  *dst   = get_CopyB_dst(node);
1587         ir_node  *mem   = get_CopyB_mem(node);
1588         int       size  = get_type_size_bytes(get_CopyB_type(node));
1589         int       rem;
1590
1591         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1592         /* then we need the size explicitly in ECX.                    */
1593         if (size >= 16 * 4) {
1594                 rem = size & 0x3; /* size % 4 */
1595                 size >>= 2;
1596
1597                 res = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Is);
1598                 set_ia32_op_type(res, ia32_Const);
1599                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1600
1601                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1602                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1603         }
1604         else {
1605                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1606                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1607                 set_ia32_immop_type(res, ia32_ImmConst);
1608         }
1609
1610         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1611
1612         return res;
1613 }
1614
1615
1616
1617 /**
1618  * Transforms a Mux node into CMov.
1619  *
1620  * @param env   The transformation environment
1621  * @return The transformed node.
1622  */
1623 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1624 #if 0
1625         ir_node *node   = env->irn;
1626         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1627                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1628
1629         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1630
1631         return new_op;
1632 #endif
1633         return NULL;
1634 }
1635
1636 typedef ir_node *cmov_func_t(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *cmp_a, ir_node *cmp_b, \
1637                              ir_node *psi_true, ir_node *psi_default, ir_mode *mode);
1638
1639 /**
1640  * Transforms a Psi node into CMov.
1641  *
1642  * @param env   The transformation environment
1643  * @return The transformed node.
1644  */
1645 static ir_node *gen_Psi(ia32_transform_env_t *env) {
1646         ia32_code_gen_t *cg   = env->cg;
1647         dbg_info *dbg         = env->dbg;
1648         ir_graph *irg         = env->irg;
1649         ir_mode  *mode        = env->mode;
1650         ir_node  *block       = env->block;
1651         ir_node  *node        = env->irn;
1652         ir_node  *cmp_proj    = get_Mux_sel(node);
1653         ir_node  *psi_true    = get_Psi_val(node, 0);
1654         ir_node  *psi_default = get_Psi_default(node);
1655         ir_node  *noreg       = ia32_new_NoReg_gp(cg);
1656         ir_node  *nomem       = new_rd_NoMem(irg);
1657         ir_node  *cmp, *cmp_a, *cmp_b, *and1, *and2, *new_op = NULL;
1658         int      pnc;
1659
1660         assert(get_irn_mode(cmp_proj) == mode_b && "Condition for Psi must have mode_b");
1661
1662         cmp   = get_Proj_pred(cmp_proj);
1663         cmp_a = get_Cmp_left(cmp);
1664         cmp_b = get_Cmp_right(cmp);
1665         pnc   = get_Proj_proj(cmp_proj);
1666
1667         if (mode_is_float(mode)) {
1668                 /* floating point psi */
1669                 FP_USED(cg);
1670
1671                 /* 1st case: compare operands are float too */
1672                 if (USE_SSE2(cg)) {
1673                         /* psi(cmp(a, b), t, f) can be done as: */
1674                         /* tmp = cmp a, b                       */
1675                         /* tmp2 = t and tmp                     */
1676                         /* tmp3 = f and not tmp                 */
1677                         /* res  = tmp2 or tmp3                  */
1678
1679                         /* in case the compare operands are int, we move them into xmm register */
1680                         if (! mode_is_float(get_irn_mode(cmp_a))) {
1681                                 cmp_a = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_a, node, mode_D);
1682                                 cmp_b = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_b, node, mode_D);
1683
1684                                 pnc += pn_Cmp_Uo;  /* transform integer compare to fp compare */
1685                         }
1686
1687                         new_op = new_rd_ia32_xCmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1688                         set_ia32_pncode(new_op, pnc);
1689                         set_ia32_am_support(new_op, ia32_am_Source);
1690                         set_ia32_res_mode(new_op, mode);
1691                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1692                         new_op = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_xCmp_res);
1693
1694                         and1 = new_rd_ia32_xAnd(dbg, irg, block, noreg, noreg, psi_true, new_op, nomem);
1695                         set_ia32_am_support(and1, ia32_am_Source);
1696                         set_ia32_res_mode(and1, mode);
1697                         SET_IA32_ORIG_NODE(and1, ia32_get_old_node_name(cg, node));
1698                         and1 = new_rd_Proj(dbg, irg, block, and1, mode, pn_ia32_xAnd_res);
1699
1700                         and2 = new_rd_ia32_xAndNot(dbg, irg, block, noreg, noreg, psi_default, new_op, nomem);
1701                         set_ia32_am_support(and2, ia32_am_Source);
1702                         set_ia32_res_mode(and2, mode);
1703                         SET_IA32_ORIG_NODE(and2, ia32_get_old_node_name(cg, node));
1704                         and2 = new_rd_Proj(dbg, irg, block, and2, mode, pn_ia32_xAndNot_res);
1705
1706                         new_op = new_rd_ia32_xOr(dbg, irg, block, noreg, noreg, and1, and2, nomem);
1707                         set_ia32_am_support(new_op, ia32_am_Source);
1708                         set_ia32_res_mode(new_op, mode);
1709                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1710                         new_op = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_xOr_res);
1711                 }
1712                 else {
1713                         /* x87 FPU */
1714                         new_op = new_rd_ia32_vfCMov(dbg, irg, block, cmp_a, cmp_b, psi_true, psi_default, mode);
1715                         set_ia32_pncode(new_op, pnc);
1716                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, node));
1717                 }
1718         }
1719         else {
1720                 /* integer psi */
1721                 construct_binop_func *set_func  = NULL;
1722                 cmov_func_t          *cmov_func = NULL;
1723
1724                 if (mode_is_float(get_irn_mode(cmp_a))) {
1725                         /* 1st case: compare operands are floats */
1726                         FP_USED(cg);
1727
1728                         if (USE_SSE2(cg)) {
1729                                 /* SSE FPU */
1730                                 set_func  = new_rd_ia32_xCmpSet;
1731                                 cmov_func = new_rd_ia32_xCmpCMov;
1732                         }
1733                         else {
1734                                 /* x87 FPU */
1735                                 set_func  = new_rd_ia32_vfCmpSet;
1736                                 cmov_func = new_rd_ia32_vfCmpCMov;
1737                         }
1738
1739                         pnc -= pn_Cmp_Uo; /* fp compare -> int compare */
1740                 }
1741                 else {
1742                         /* 2nd case: compare operand are integer too */
1743                         set_func  = new_rd_ia32_CmpSet;
1744                         cmov_func = new_rd_ia32_CmpCMov;
1745                 }
1746
1747                 /* create the nodes */
1748                 env->irn = cmp;
1749                 if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
1750                         /* first case for SETcc: default is 0, set to 1 iff condition is true */
1751                         new_op = gen_binop(env, cmp_a, cmp_b, set_func);
1752                         set_ia32_pncode(get_Proj_pred(new_op), pnc);
1753                         set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
1754                 }
1755                 else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
1756                         /* second case for SETcc: default is 1, set to 0 iff condition is true: */
1757                         /*                        we invert condition and set default to 0      */
1758                         new_op = gen_binop(env, cmp_a, cmp_b, set_func);
1759                         set_ia32_pncode(get_Proj_pred(new_op), get_negated_pnc(pnc, mode));
1760                         set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
1761                 }
1762                 else {
1763                         /* otherwise: use CMOVcc */
1764                         new_op = cmov_func(dbg, irg, block, cmp_a, cmp_b, psi_true, psi_default, mode);
1765                         set_ia32_pncode(new_op, pnc);
1766                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1767                 }
1768         }
1769
1770         return new_op;
1771 }
1772
1773
1774 /**
1775  * Following conversion rules apply:
1776  *
1777  *  INT -> INT
1778  * ============
1779  *  1) n bit -> m bit   n > m (downscale)
1780  *     a) target is signed:    movsx
1781  *     b) target is unsigned:  and with lower bits sets
1782  *  2) n bit -> m bit   n == m   (sign change)
1783  *     always ignored
1784  *  3) n bit -> m bit   n < m (upscale)
1785  *     a) source is signed:    movsx
1786  *     b) source is unsigned:  and with lower bits sets
1787  *
1788  *  INT -> FLOAT
1789  * ==============
1790  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1791  *
1792  *  FLOAT -> INT
1793  * ==============
1794  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1795  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1796  *
1797  *  FLOAT -> FLOAT
1798  * ================
1799  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1800  *  x87 is mode_E internally, conversions happen only at load and store
1801  *  in non-strict semantic
1802  */
1803
1804 /**
1805  * Create a conversion from x87 state register to general purpose.
1806  */
1807 static ir_node *gen_x87_fp_to_gp(ia32_transform_env_t *env, ir_mode *tgt_mode) {
1808         ia32_code_gen_t *cg = env->cg;
1809         entity   *ent = cg->fp_to_gp;
1810         ir_graph *irg = env->irg;
1811         ir_node  *block = env->block;
1812         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1813         ir_node  *op = get_Conv_op(env->irn);
1814         ir_node  *fist, *mem, *load;
1815
1816         if (! ent) {
1817                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_vfp].mode);
1818                 ent = cg->fp_to_gp =
1819                         frame_alloc_area(get_irg_frame_type(env->irg), size, 16, 0);
1820         }
1821
1822         /* do a fist */
1823         fist = new_rd_ia32_vfist(env->dbg, irg, block, get_irg_frame(irg), noreg, op, get_irg_no_mem(irg));
1824
1825         set_ia32_frame_ent(fist, ent);
1826         set_ia32_use_frame(fist);
1827         set_ia32_am_support(fist, ia32_am_Dest);
1828         set_ia32_op_type(fist, ia32_AddrModeD);
1829         set_ia32_am_flavour(fist, ia32_B);
1830         set_ia32_ls_mode(fist, mode_E);
1831
1832         mem  = new_r_Proj(irg, block, fist, mode_M, pn_ia32_vfist_M);
1833
1834         /* do a Load */
1835         load = new_rd_ia32_Load(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1836
1837         set_ia32_frame_ent(load, ent);
1838         set_ia32_use_frame(load);
1839         set_ia32_am_support(load, ia32_am_Source);
1840         set_ia32_op_type(load, ia32_AddrModeS);
1841         set_ia32_am_flavour(load, ia32_B);
1842         set_ia32_ls_mode(load, tgt_mode);
1843
1844         return new_r_Proj(irg, block, load, tgt_mode, pn_ia32_Load_res);
1845 }
1846
1847 /**
1848  * Create a conversion from x87 state register to general purpose.
1849  */
1850 static ir_node *gen_x87_gp_to_fp(ia32_transform_env_t *env, ir_mode *src_mode) {
1851         ia32_code_gen_t *cg = env->cg;
1852         entity   *ent = cg->gp_to_fp;
1853         ir_graph *irg = env->irg;
1854         ir_node  *block = env->block;
1855         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1856         ir_node  *nomem = get_irg_no_mem(irg);
1857         ir_node  *op = get_Conv_op(env->irn);
1858         ir_node  *fild, *store, *mem;
1859         int src_bits;
1860
1861         if (! ent) {
1862                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode);
1863                 ent = cg->gp_to_fp =
1864                         frame_alloc_area(get_irg_frame_type(env->irg), size, size, 0);
1865         }
1866
1867         /* first convert to 32 bit */
1868         src_bits = get_mode_size_bits(src_mode);
1869         if (src_bits == 8) {
1870                 op = new_rd_ia32_Conv_I2I8Bit(env->dbg, irg, block, noreg, noreg, op, nomem);
1871                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1872         }
1873         else if (src_bits < 32) {
1874                 op = new_rd_ia32_Conv_I2I(env->dbg, irg, block, noreg, noreg, op, nomem);
1875                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1876         }
1877
1878         /* do a store */
1879         store = new_rd_ia32_Store(env->dbg, irg, block, get_irg_frame(irg), noreg, op, nomem);
1880
1881         set_ia32_frame_ent(store, ent);
1882         set_ia32_use_frame(store);
1883
1884         set_ia32_am_support(store, ia32_am_Dest);
1885         set_ia32_op_type(store, ia32_AddrModeD);
1886         set_ia32_am_flavour(store, ia32_B);
1887         set_ia32_ls_mode(store, mode_Is);
1888
1889         mem = new_r_Proj(irg, block, store, mode_M, 0);
1890
1891         /* do a fild */
1892         fild = new_rd_ia32_vfild(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1893
1894         set_ia32_frame_ent(fild, ent);
1895         set_ia32_use_frame(fild);
1896         set_ia32_am_support(fild, ia32_am_Source);
1897         set_ia32_op_type(fild, ia32_AddrModeS);
1898         set_ia32_am_flavour(fild, ia32_B);
1899         set_ia32_ls_mode(fild, mode_E);
1900
1901         return new_r_Proj(irg, block, fild, mode_E, 0);
1902 }
1903
1904 /**
1905  * Transforms a Conv node.
1906  *
1907  * @param env   The transformation environment
1908  * @return The created ia32 Conv node
1909  */
1910 static ir_node *gen_Conv(ia32_transform_env_t *env) {
1911         dbg_info *dbg      = env->dbg;
1912         ir_graph *irg      = env->irg;
1913         ir_node  *op       = get_Conv_op(env->irn);
1914         ir_mode  *src_mode = get_irn_mode(op);
1915         ir_mode  *tgt_mode = env->mode;
1916         int      src_bits  = get_mode_size_bits(src_mode);
1917         int      tgt_bits  = get_mode_size_bits(tgt_mode);
1918         int      pn        = -1;
1919         ir_node  *block    = env->block;
1920         ir_node  *new_op   = NULL;
1921         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1922         ir_node  *nomem    = new_rd_NoMem(irg);
1923         ir_node  *proj;
1924         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
1925
1926         if (src_mode == tgt_mode) {
1927                 /* this can happen when changing mode_P to mode_Is */
1928                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1929                 edges_reroute(env->irn, op, irg);
1930         }
1931         else if (mode_is_float(src_mode)) {
1932                 /* we convert from float ... */
1933                 if (mode_is_float(tgt_mode)) {
1934                         /* ... to float */
1935                         if (USE_SSE2(env->cg)) {
1936                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1937                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem);
1938                                 pn     = pn_ia32_Conv_FP2FP_res;
1939                         }
1940                         else {
1941                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
1942                                 edges_reroute(env->irn, op, irg);
1943                         }
1944                 }
1945                 else {
1946                         /* ... to int */
1947                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1948                         if (USE_SSE2(env->cg)) {
1949                                 new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem);
1950                                 pn     = pn_ia32_Conv_FP2I_res;
1951                         }
1952                         else
1953                                 return gen_x87_fp_to_gp(env, tgt_mode);
1954
1955                         /* if target mode is not int: add an additional downscale convert */
1956                         if (tgt_bits < 32) {
1957                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1958                                 set_ia32_am_support(new_op, ia32_am_Source);
1959                                 set_ia32_tgt_mode(new_op, tgt_mode);
1960                                 set_ia32_src_mode(new_op, src_mode);
1961
1962                                 proj = new_rd_Proj(dbg, irg, block, new_op, mode_Is, pn_ia32_Conv_FP2I_res);
1963
1964                                 if (tgt_bits == 8 || src_bits == 8) {
1965                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem);
1966                                         pn     = pn_ia32_Conv_I2I8Bit_res;
1967                                 }
1968                                 else {
1969                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem);
1970                                         pn     = pn_ia32_Conv_I2I_res;
1971                                 }
1972                         }
1973                 }
1974         }
1975         else {
1976                 /* we convert from int ... */
1977                 if (mode_is_float(tgt_mode)) {
1978                         FP_USED(env->cg);
1979                         /* ... to float */
1980                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1981                         if (USE_SSE2(env->cg)) {
1982                                 new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem);
1983                                 pn     = pn_ia32_Conv_I2FP_res;
1984                         }
1985                         else
1986                                 return gen_x87_gp_to_fp(env, src_mode);
1987                 }
1988                 else {
1989                         /* ... to int */
1990                         if (get_mode_size_bits(src_mode) == tgt_bits) {
1991                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
1992                                 edges_reroute(env->irn, op, irg);
1993                         }
1994                         else {
1995                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
1996                                 if (tgt_bits == 8 || src_bits == 8) {
1997                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem);
1998                                         pn     = pn_ia32_Conv_I2I8Bit_res;
1999                                 }
2000                                 else {
2001                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem);
2002                                         pn     = pn_ia32_Conv_I2I_res;
2003                                 }
2004                         }
2005                 }
2006         }
2007
2008         if (new_op) {
2009                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2010                 set_ia32_tgt_mode(new_op, tgt_mode);
2011                 set_ia32_src_mode(new_op, src_mode);
2012
2013                 set_ia32_am_support(new_op, ia32_am_Source);
2014
2015                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, pn);
2016         }
2017
2018         return new_op;
2019 }
2020
2021
2022
2023 /********************************************
2024  *  _                          _
2025  * | |                        | |
2026  * | |__   ___ _ __   ___   __| | ___  ___
2027  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2028  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2029  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2030  *
2031  ********************************************/
2032
2033 static ir_node *gen_be_StackParam(ia32_transform_env_t *env) {
2034         ir_node *new_op = NULL;
2035         ir_node *node   = env->irn;
2036         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2037         ir_node *mem    = new_rd_NoMem(env->irg);
2038         ir_node *ptr    = get_irn_n(node, 0);
2039         entity  *ent    = be_get_frame_entity(node);
2040         ir_mode *mode   = env->mode;
2041
2042         /* If the StackParam has only one user ->     */
2043         /* put it in the Block where the user resides */
2044         if (get_irn_n_edges(node) == 1) {
2045                 env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
2046         }
2047
2048         if (mode_is_float(mode)) {
2049                 FP_USED(env->cg);
2050                 if (USE_SSE2(env->cg))
2051                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
2052                 else
2053                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2054         }
2055         else {
2056                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
2057         }
2058
2059         set_ia32_frame_ent(new_op, ent);
2060         set_ia32_use_frame(new_op);
2061
2062         set_ia32_am_support(new_op, ia32_am_Source);
2063         set_ia32_op_type(new_op, ia32_AddrModeS);
2064         set_ia32_am_flavour(new_op, ia32_B);
2065         set_ia32_ls_mode(new_op, mode);
2066
2067         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2068
2069         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_ia32_Load_res);
2070 }
2071
2072 /**
2073  * Transforms a FrameAddr into an ia32 Add.
2074  */
2075 static ir_node *gen_be_FrameAddr(ia32_transform_env_t *env) {
2076         ir_node *new_op = NULL;
2077         ir_node *node   = env->irn;
2078         ir_node *op     = get_irn_n(node, 0);
2079         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2080         ir_node *nomem  = new_rd_NoMem(env->irg);
2081
2082         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem);
2083         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
2084         set_ia32_am_support(new_op, ia32_am_Full);
2085         set_ia32_use_frame(new_op);
2086         set_ia32_immop_type(new_op, ia32_ImmConst);
2087         set_ia32_commutative(new_op);
2088
2089         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2090
2091         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_Add_res);
2092 }
2093
2094 /**
2095  * Transforms a FrameLoad into an ia32 Load.
2096  */
2097 static ir_node *gen_be_FrameLoad(ia32_transform_env_t *env) {
2098         ir_node *new_op = NULL;
2099         ir_node *node   = env->irn;
2100         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2101         ir_node *mem    = get_irn_n(node, 0);
2102         ir_node *ptr    = get_irn_n(node, 1);
2103         entity  *ent    = be_get_frame_entity(node);
2104         ir_mode *mode   = get_type_mode(get_entity_type(ent));
2105
2106         if (mode_is_float(mode)) {
2107                 FP_USED(env->cg);
2108                 if (USE_SSE2(env->cg))
2109                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
2110                 else
2111                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2112         }
2113         else
2114                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
2115
2116         set_ia32_frame_ent(new_op, ent);
2117         set_ia32_use_frame(new_op);
2118
2119         set_ia32_am_support(new_op, ia32_am_Source);
2120         set_ia32_op_type(new_op, ia32_AddrModeS);
2121         set_ia32_am_flavour(new_op, ia32_B);
2122         set_ia32_ls_mode(new_op, mode);
2123
2124         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2125
2126         return new_op;
2127 }
2128
2129
2130 /**
2131  * Transforms a FrameStore into an ia32 Store.
2132  */
2133 static ir_node *gen_be_FrameStore(ia32_transform_env_t *env) {
2134         ir_node *new_op = NULL;
2135         ir_node *node   = env->irn;
2136         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2137         ir_node *mem    = get_irn_n(node, 0);
2138         ir_node *ptr    = get_irn_n(node, 1);
2139         ir_node *val    = get_irn_n(node, 2);
2140         entity  *ent    = be_get_frame_entity(node);
2141         ir_mode *mode   = get_irn_mode(val);
2142
2143         if (mode_is_float(mode)) {
2144                 FP_USED(env->cg);
2145                 if (USE_SSE2(env->cg))
2146                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2147                 else
2148                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2149         }
2150         else if (get_mode_size_bits(mode) == 8) {
2151                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2152         }
2153         else {
2154                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2155         }
2156
2157         set_ia32_frame_ent(new_op, ent);
2158         set_ia32_use_frame(new_op);
2159
2160         set_ia32_am_support(new_op, ia32_am_Dest);
2161         set_ia32_op_type(new_op, ia32_AddrModeD);
2162         set_ia32_am_flavour(new_op, ia32_B);
2163         set_ia32_ls_mode(new_op, mode);
2164
2165         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2166
2167         return new_op;
2168 }
2169
2170 /**
2171  * This function just sets the register for the Unknown node
2172  * as this is not done during register allocation because Unknown
2173  * is an "ignore" node.
2174  */
2175 static ir_node *gen_Unknown(ia32_transform_env_t *env) {
2176         ir_mode *mode = env->mode;
2177         ir_node *irn  = env->irn;
2178
2179         if (mode_is_float(mode)) {
2180                 if (USE_SSE2(env->cg))
2181                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_xmm_regs[REG_XMM_UKNWN]);
2182                 else
2183                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_vfp_regs[REG_VFP_UKNWN]);
2184         }
2185         else if (mode_is_int(mode) || mode_is_reference(mode)) {
2186                 arch_set_irn_register(env->cg->arch_env, irn, &ia32_gp_regs[REG_GP_UKNWN]);
2187         }
2188         else {
2189                 assert(0 && "unsupported Unknown-Mode");
2190         }
2191
2192         return NULL;
2193 }
2194
2195
2196 /*********************************************************
2197  *                  _             _      _
2198  *                 (_)           | |    (_)
2199  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
2200  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
2201  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
2202  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
2203  *
2204  *********************************************************/
2205
2206 /**
2207  * Transforms a Sub or xSub into Neg--Add iff OUT_REG == SRC2_REG.
2208  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
2209  */
2210 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
2211         ia32_transform_env_t tenv;
2212         ir_node *in1, *in2, *noreg, *nomem, *res;
2213         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
2214
2215         /* Return if AM node or not a Sub or xSub */
2216         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_xSub(irn)))
2217                 return;
2218
2219         noreg   = ia32_new_NoReg_gp(cg);
2220         nomem   = new_rd_NoMem(cg->irg);
2221         in1     = get_irn_n(irn, 2);
2222         in2     = get_irn_n(irn, 3);
2223         in1_reg = arch_get_irn_register(cg->arch_env, in1);
2224         in2_reg = arch_get_irn_register(cg->arch_env, in2);
2225         out_reg = get_ia32_out_reg(irn, 0);
2226
2227         tenv.block    = get_nodes_block(irn);
2228         tenv.dbg      = get_irn_dbg_info(irn);
2229         tenv.irg      = cg->irg;
2230         tenv.irn      = irn;
2231         tenv.mode     = get_ia32_res_mode(irn);
2232         tenv.cg       = cg;
2233         DEBUG_ONLY(tenv.mod      = cg->mod;)
2234
2235         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
2236         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
2237                 /* generate the neg src2 */
2238                 res = gen_Minus_ex(&tenv, in2);
2239                 arch_set_irn_register(cg->arch_env, res, in2_reg);
2240
2241                 /* add to schedule */
2242                 sched_add_before(irn, res);
2243
2244                 /* generate the add */
2245                 if (mode_is_float(tenv.mode)) {
2246                         res = new_rd_ia32_xAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
2247                         set_ia32_am_support(res, ia32_am_Source);
2248                 }
2249                 else {
2250                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
2251                         set_ia32_am_support(res, ia32_am_Full);
2252                         set_ia32_commutative(res);
2253                 }
2254             set_ia32_res_mode(res, tenv.mode);
2255
2256                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(tenv.cg, irn));
2257                 /* copy register */
2258                 slots    = get_ia32_slots(res);
2259                 slots[0] = in2_reg;
2260
2261                 /* add to schedule */
2262                 sched_add_before(irn, res);
2263
2264                 /* remove the old sub */
2265                 sched_remove(irn);
2266
2267                 DBG_OPT_SUB2NEGADD(irn, res);
2268
2269                 /* exchange the add and the sub */
2270                 exchange(irn, res);
2271         }
2272 }
2273
2274 /**
2275  * Transforms a LEA into an Add if possible
2276  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
2277  */
2278 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
2279         ia32_am_flavour_t am_flav;
2280         int               imm = 0;
2281         ir_node          *res = NULL;
2282         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
2283         char             *offs;
2284         ia32_transform_env_t tenv;
2285         const arch_register_t *out_reg, *base_reg, *index_reg;
2286
2287         /* must be a LEA */
2288         if (! is_ia32_Lea(irn))
2289                 return;
2290
2291         am_flav = get_ia32_am_flavour(irn);
2292
2293         /* only some LEAs can be transformed to an Add */
2294         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
2295                 return;
2296
2297         noreg = ia32_new_NoReg_gp(cg);
2298         nomem = new_rd_NoMem(cg->irg);
2299         op1   = noreg;
2300         op2   = noreg;
2301         base  = get_irn_n(irn, 0);
2302         index = get_irn_n(irn,1);
2303
2304         offs  = get_ia32_am_offs(irn);
2305
2306         /* offset has a explicit sign -> we need to skip + */
2307         if (offs && offs[0] == '+')
2308                 offs++;
2309
2310         out_reg   = arch_get_irn_register(cg->arch_env, irn);
2311         base_reg  = arch_get_irn_register(cg->arch_env, base);
2312         index_reg = arch_get_irn_register(cg->arch_env, index);
2313
2314         tenv.block = get_nodes_block(irn);
2315         tenv.dbg   = get_irn_dbg_info(irn);
2316         tenv.irg   = cg->irg;
2317         tenv.irn   = irn;
2318         DEBUG_ONLY(tenv.mod   = cg->mod;)
2319         tenv.mode  = get_irn_mode(irn);
2320         tenv.cg    = cg;
2321
2322         switch(get_ia32_am_flavour(irn)) {
2323                 case ia32_am_B:
2324                         /* out register must be same as base register */
2325                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2326                                 return;
2327
2328                         op1 = base;
2329                         break;
2330                 case ia32_am_OB:
2331                         /* out register must be same as base register */
2332                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2333                                 return;
2334
2335                         op1 = base;
2336                         imm = 1;
2337                         break;
2338                 case ia32_am_OI:
2339                         /* out register must be same as index register */
2340                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
2341                                 return;
2342
2343                         op1 = index;
2344                         imm = 1;
2345                         break;
2346                 case ia32_am_BI:
2347                         /* out register must be same as one in register */
2348                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
2349                                 op1 = base;
2350                                 op2 = index;
2351                         }
2352                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
2353                                 op1 = index;
2354                                 op2 = base;
2355                         }
2356                         else {
2357                                 /* in registers a different from out -> no Add possible */
2358                                 return;
2359                         }
2360                 default:
2361                         break;
2362         }
2363
2364         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem);
2365         arch_set_irn_register(cg->arch_env, res, out_reg);
2366         set_ia32_op_type(res, ia32_Normal);
2367         set_ia32_commutative(res);
2368         set_ia32_res_mode(res, tenv.mode);
2369
2370         if (imm) {
2371                 set_ia32_cnst(res, offs);
2372                 set_ia32_immop_type(res, ia32_ImmConst);
2373         }
2374
2375         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
2376
2377         /* add Add to schedule */
2378         sched_add_before(irn, res);
2379
2380         DBG_OPT_LEA2ADD(irn, res);
2381
2382         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, pn_ia32_Add_res);
2383
2384         /* add result Proj to schedule */
2385         sched_add_before(irn, res);
2386
2387         /* remove the old LEA */
2388         sched_remove(irn);
2389
2390         /* exchange the Add and the LEA */
2391         exchange(irn, res);
2392 }
2393
2394 /**
2395  * the BAD transformer.
2396  */
2397 static ir_node *bad_transform(ia32_transform_env_t *env) {
2398         ir_fprintf(stderr, "Not implemented: %+F\n", env->irn);
2399         assert(0);
2400         return NULL;
2401 }
2402
2403 /**
2404  * Enters all transform functions into the generic pointer
2405  */
2406 void ia32_register_transformers(void) {
2407         ir_op *op_Max, *op_Min, *op_Mulh;
2408
2409         /* first clear the generic function pointer for all ops */
2410         clear_irp_opcodes_generic_func();
2411
2412 #define GEN(a)   op_##a->ops.generic = (op_func)gen_##a
2413 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
2414 #define IGN(a)
2415
2416         GEN(Add);
2417         GEN(Sub);
2418         GEN(Mul);
2419         GEN(And);
2420         GEN(Or);
2421         GEN(Eor);
2422
2423         GEN(Shl);
2424         GEN(Shr);
2425         GEN(Shrs);
2426         GEN(Rot);
2427
2428         GEN(Quot);
2429
2430         GEN(Div);
2431         GEN(Mod);
2432         GEN(DivMod);
2433
2434         GEN(Minus);
2435         GEN(Conv);
2436         GEN(Abs);
2437         GEN(Not);
2438
2439         GEN(Load);
2440         GEN(Store);
2441         GEN(Cond);
2442
2443         GEN(CopyB);
2444         GEN(Mux);
2445         GEN(Psi);
2446
2447         IGN(Call);
2448         IGN(Alloc);
2449
2450         IGN(Proj);
2451         IGN(Block);
2452         IGN(Start);
2453         IGN(End);
2454         IGN(NoMem);
2455         IGN(Phi);
2456         IGN(IJmp);
2457         IGN(Break);
2458         IGN(Cmp);
2459
2460         /* constant transformation happens earlier */
2461         IGN(Const);
2462         IGN(SymConst);
2463         IGN(Sync);
2464
2465         BAD(Raise);
2466         BAD(Sel);
2467         BAD(InstOf);
2468         BAD(Cast);
2469         BAD(Free);
2470         BAD(Tuple);
2471         BAD(Id);
2472         BAD(Bad);
2473         BAD(Confirm);
2474         BAD(Filter);
2475         BAD(CallBegin);
2476         BAD(EndReg);
2477         BAD(EndExcept);
2478
2479         GEN(be_FrameAddr);
2480         GEN(be_FrameLoad);
2481         GEN(be_FrameStore);
2482         GEN(be_StackParam);
2483
2484         /* set the register for all Unknown nodes */
2485         GEN(Unknown);
2486
2487         op_Max = get_op_Max();
2488         if (op_Max)
2489                 GEN(Max);
2490         op_Min = get_op_Min();
2491         if (op_Min)
2492                 GEN(Min);
2493         op_Mulh = get_op_Mulh();
2494         if (op_Mulh)
2495                 GEN(Mulh);
2496
2497 #undef GEN
2498 #undef BAD
2499 #undef IGN
2500 }
2501
2502 typedef ir_node *(transform_func)(ia32_transform_env_t *env);
2503
2504 /**
2505  * Transforms the given firm node (and maybe some other related nodes)
2506  * into one or more assembler nodes.
2507  *
2508  * @param node    the firm node
2509  * @param env     the debug module
2510  */
2511 void ia32_transform_node(ir_node *node, void *env) {
2512         ia32_code_gen_t *cg = (ia32_code_gen_t *)env;
2513         ir_op *op           = get_irn_op(node);
2514         ir_node *asm_node   = NULL;
2515         int i;
2516
2517         if (is_Block(node))
2518                 return;
2519
2520         /* link arguments pointing to Unknown to the UNKNOWN Proj */
2521         for (i = get_irn_arity(node) - 1; i >= 0; i--) {
2522                 if (is_Unknown(get_irn_n(node, i)))
2523                         set_irn_n(node, i, be_get_unknown_for_mode(cg, get_irn_mode(get_irn_n(node, i))));
2524         }
2525
2526         DBG((cg->mod, LEVEL_1, "check %+F ... ", node));
2527         if (op->ops.generic) {
2528                 ia32_transform_env_t  tenv;
2529                 transform_func *transform = (transform_func *)op->ops.generic;
2530
2531                 tenv.block    = get_nodes_block(node);
2532                 tenv.dbg      = get_irn_dbg_info(node);
2533                 tenv.irg      = current_ir_graph;
2534                 tenv.irn      = node;
2535                 tenv.mode     = get_irn_mode(node);
2536                 tenv.cg       = cg;
2537                 DEBUG_ONLY(tenv.mod = cg->mod;)
2538
2539                 asm_node = (*transform)(&tenv);
2540         }
2541
2542         /* exchange nodes if a new one was generated */
2543         if (asm_node) {
2544                 exchange(node, asm_node);
2545                 DB((cg->mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
2546         }
2547         else {
2548                 DB((cg->mod, LEVEL_1, "ignored\n"));
2549         }
2550 }
2551
2552 /**
2553  * Transforms a psi condition.
2554  */
2555 static void transform_psi_cond(ir_node *cond, ir_mode *mode, ia32_code_gen_t *cg) {
2556         int i;
2557
2558         assert(get_irn_mode(cond) == mode_b && "logical operator for condition must be mode_b");
2559         set_irn_mode(cond, mode);
2560
2561         for (i = get_irn_arity(cond) - 1; i >= 0; i--) {
2562                 ir_node *in = get_irn_n(cond, i);
2563
2564                 /* if in is a compare: transform into Set/xCmp */
2565                 if (is_Proj(in)) {
2566                         ir_node  *new_op = NULL;
2567                         ir_node  *cmp    = get_Proj_pred(in);
2568                         ir_node  *cmp_a  = get_Cmp_left(cmp);
2569                         ir_node  *cmp_b  = get_Cmp_right(cmp);
2570                         dbg_info *dbg    = get_irn_dbg_info(cmp);
2571                         ir_graph *irg    = get_irn_irg(cmp);
2572                         ir_node  *block  = get_nodes_block(cmp);
2573                         ir_node  *noreg  = ia32_new_NoReg_gp(cg);
2574                         ir_node  *nomem  = new_rd_NoMem(irg);
2575                         int      pnc     = get_Proj_proj(in);
2576
2577                         /* this is a compare */
2578                         if (mode_is_float(mode)) {
2579                                 /* Psi is float, we need a floating point compare */
2580
2581                                 if (USE_SSE2(cg)) {
2582                                         /* SSE FPU */
2583                                         if (! mode_is_float(get_irn_mode(cmp_a))) {
2584                                                 cmp_a = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_a, cmp_a, mode);
2585                                                 cmp_b = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_b, cmp_b, mode);
2586                                                 pnc  += pn_Cmp_Uo;
2587                                         }
2588
2589                                         new_op = new_rd_ia32_xCmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
2590                                         set_ia32_pncode(new_op, pnc);
2591                                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, cmp));
2592                                 }
2593                                 else {
2594                                         /* x87 FPU */
2595                                         assert(0);
2596                                 }
2597                         }
2598                         else {
2599                                 /* integer Psi */
2600                                 ia32_transform_env_t tenv;
2601                                 construct_binop_func *set_func  = NULL;
2602
2603                                 if (mode_is_float(get_irn_mode(cmp_a))) {
2604                                         /* 1st case: compare operands are floats */
2605                                         FP_USED(cg);
2606
2607                                         if (USE_SSE2(cg)) {
2608                                                 /* SSE FPU */
2609                                                 set_func  = new_rd_ia32_xCmpSet;
2610                                         }
2611                                         else {
2612                                                 /* x87 FPU */
2613                                                 set_func  = new_rd_ia32_vfCmpSet;
2614                                         }
2615
2616                                         pnc -= pn_Cmp_Uo; /* fp compare -> int compare */
2617                                 }
2618                                 else {
2619                                         /* 2nd case: compare operand are integer too */
2620                                         set_func  = new_rd_ia32_CmpSet;
2621                                 }
2622
2623                                 tenv.block = block;
2624                                 tenv.cg    = cg;
2625                                 tenv.dbg   = dbg;
2626                                 tenv.irg   = irg;
2627                                 tenv.irn   = cmp;
2628                                 tenv.mode  = mode;
2629                                 tenv.mod   = cg->mod;
2630
2631                                 new_op = gen_binop(&tenv, cmp_a, cmp_b, set_func);
2632                                 set_ia32_pncode(get_Proj_pred(new_op), pnc);
2633                                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
2634                         }
2635
2636                         /* exchange with old compare */
2637                         exchange(in, new_op);
2638                 }
2639                 else {
2640                         /* another complex condition */
2641                         transform_psi_cond(in, mode, cg);
2642                 }
2643         }
2644 }
2645
2646 /**
2647  * The Psi selector can be a tree of compares combined with "And"s and "Or"s.
2648  * We create a Set node, respectively a xCmp in case the Psi is a float, for each
2649  * compare, which causes the compare result to be stores in a register.  The
2650  * "And"s and "Or"s are transformed later, we just have to set their mode right.
2651  */
2652 void ia32_transform_psi_cond_tree(ir_node *node, void *env) {
2653         ia32_code_gen_t *cg      = (ia32_code_gen_t *)env;
2654         ir_node         *psi_sel, *new_cmp, *block;
2655         ir_graph        *irg;
2656         ir_mode         *mode;
2657
2658         /* check for Psi */
2659         if (get_irn_opcode(node) != iro_Psi)
2660                 return;
2661
2662         psi_sel = get_Psi_cond(node, 0);
2663
2664         /* if psi_cond is a cmp: do nothing, this case is covered by gen_Psi */
2665         if (is_Proj(psi_sel))
2666                 return;
2667
2668         mode = get_irn_mode(node);
2669
2670         transform_psi_cond(psi_sel, mode, cg);
2671
2672         irg   = get_irn_irg(node);
2673         block = get_nodes_block(node);
2674
2675         /* we need to compare the evaluated condition tree with 0 */
2676
2677         /* BEWARE: new_r_Const_long works for floating point as well */
2678         new_cmp = new_r_Cmp(irg, block, psi_sel, new_r_Const_long(irg, block, mode, 0));
2679         /* transform the const */
2680         ia32_place_consts_set_modes(new_cmp, cg);
2681         new_cmp = new_r_Proj(irg, block, new_cmp, mode_b, pn_Cmp_Ne + (mode_is_float(mode) ? pn_Cmp_Uo : 0));
2682
2683         set_Psi_cond(node, 0, new_cmp);
2684 }