nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include <limits.h>
  13
  14 #include "irargs_t.h"
  15 #include "irnode_t.h"
  16 #include "irgraph_t.h"
  17 #include "irmode_t.h"
  18 #include "iropt_t.h"
  19 #include "irop_t.h"
  20 #include "irprog_t.h"
  21 #include "iredges_t.h"
  22 #include "irgmod.h"
  23 #include "irvrfy.h"
  24 #include "ircons.h"
  25 #include "dbginfo.h"
  26 #include "debug.h"
  27
  28 #include "../benode_t.h"
  29 #include "../besched.h"
  30
  31 #include "bearch_ia32_t.h"
  32
  33 #include "ia32_nodes_attr.h"
  34 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  35 #include "ia32_transform.h"
  36 #include "ia32_new_nodes.h"
  37 #include "ia32_map_regs.h"
  38
  39 #include "gen_ia32_regalloc_if.h"
  40
  41 #define SFP_SIGN "0x80000000"
  42 #define DFP_SIGN "0x8000000000000000"
  43 #define SFP_ABS  "0x7FFFFFFF"
  44 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  45
  46 #define TP_SFP_SIGN "ia32_sfp_sign"
  47 #define TP_DFP_SIGN "ia32_dfp_sign"
  48 #define TP_SFP_ABS  "ia32_sfp_abs"
  49 #define TP_DFP_ABS  "ia32_dfp_abs"
  50
  51 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  52 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  53 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  54 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  55
  56 extern ir_op *get_op_Mulh(void);
  57
  58 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  59                                                                           ir_node *op1, ir_node *op2, ir_node *mem, ir_mode *mode);
  60
  61 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  62                                                                          ir_node *op, ir_node *mem, ir_mode *mode);
  63
  64 typedef enum {
  65         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  66 } ia32_known_const_t;
  67
  68 /****************************************************************************************************
  69  *                  _        _                        __                           _   _
  70  *                 | |      | |                      / _|                         | | (_)
  71  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  72  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  73  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  74  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  75  *
  76  ****************************************************************************************************/
  77
  78 /**
  79  * Gets the Proj with number pn from irn.
  80  */
  81 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
  82         const ir_edge_t *edge;
  83         ir_node   *proj;
  84         assert(get_irn_mode(irn) == mode_T && "need mode_T");
  85
  86         foreach_out_edge(irn, edge) {
  87                 proj = get_edge_src_irn(edge);
  88
  89                 if (get_Proj_proj(proj) == pn)
  90                         return proj;
  91         }
  92
  93         return NULL;
  94 }
  95
  96 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
  97 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
  98         static const struct {
  99                 const char *tp_name;
 100                 const char *ent_name;
 101                 const char *cnst_str;
 102         } names [ia32_known_const_max] = {
 103                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 104                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 105                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 106                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 107         };
 108         static struct entity *ent_cache[ia32_known_const_max];
 109
 110         const char    *tp_name, *ent_name, *cnst_str;
 111         ir_type       *tp;
 112         ir_node       *cnst;
 113         ir_graph      *rem;
 114         entity        *ent;
 115         tarval        *tv;
 116
 117         ent_name = names[kct].ent_name;
 118         if (! ent_cache[kct]) {
 119                 tp_name  = names[kct].tp_name;
 120                 cnst_str = names[kct].cnst_str;
 121
 122                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 123                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 124                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 125
 126                 set_entity_ld_ident(ent, get_entity_ident(ent));
 127                 set_entity_visibility(ent, visibility_local);
 128                 set_entity_variability(ent, variability_constant);
 129                 set_entity_allocation(ent, allocation_static);
 130
 131                 /* we create a new entity here: It's initialization must resist on the
 132                     const code irg */
 133                 rem = current_ir_graph;
 134                 current_ir_graph = get_const_code_irg();
 135                 cnst = new_Const(mode, tv);
 136                 current_ir_graph = rem;
 137
 138                 set_atomic_ent_value(ent, cnst);
 139
 140                 /* cache the entry */
 141                 ent_cache[kct] = ent;
 142         }
 143
 144         return get_entity_ident(ent_cache[kct]);
 145 }
 146
 147 #ifndef NDEBUG
 148 /**
 149  * Prints the old node name on cg obst and returns a pointer to it.
 150  */
 151 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 152         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 153
 154         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 155         obstack_1grow(isa->name_obst, 0);
 156         isa->name_obst_size += obstack_object_size(isa->name_obst);
 157         return obstack_finish(isa->name_obst);
 158 }
 159 #endif /* NDEBUG */
 160
 161 /* determine if one operator is an Imm */
 162 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 163         if (op1)
 164                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 165         else return is_ia32_Cnst(op2) ? op2 : NULL;
 166 }
 167
 168 /* determine if one operator is not an Imm */
 169 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 170         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 171 }
 172
 173
 174 /**
 175  * Construct a standard binary operation, set AM and immediate if required.
 176  *
 177  * @param env   The transformation environment
 178  * @param op1   The first operand
 179  * @param op2   The second operand
 180  * @param func  The node constructor function
 181  * @return The constructed ia32 node.
 182  */
 183 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 184         ir_node           *new_op   = NULL;
 185         ir_mode           *mode     = env->mode;
 186         dbg_info          *dbg      = env->dbg;
 187         ir_graph          *irg      = env->irg;
 188         ir_node           *block    = env->block;
 189         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 190         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 191         ir_node           *nomem    = new_NoMem();
 192         ir_node           *expr_op, *imm_op;
 193         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 194
 195         /* Check if immediate optimization is on and */
 196         /* if it's an operation with immediate.      */
 197         if (! env->cg->opt.immops) {
 198                 expr_op = op1;
 199                 imm_op  = NULL;
 200         }
 201         else if (is_op_commutative(get_irn_op(env->irn))) {
 202                 imm_op  = get_immediate_op(op1, op2);
 203                 expr_op = get_expr_op(op1, op2);
 204         }
 205         else {
 206                 imm_op  = get_immediate_op(NULL, op2);
 207                 expr_op = get_expr_op(op1, op2);
 208         }
 209
 210         assert((expr_op || imm_op) && "invalid operands");
 211
 212         if (!expr_op) {
 213                 /* We have two consts here: not yet supported */
 214                 imm_op = NULL;
 215         }
 216
 217         if (mode_is_float(mode)) {
 218                 /* floating point operations */
 219                 if (imm_op) {
 220                         DB((mod, LEVEL_1, "FP with immediate ..."));
 221                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem, mode_T);
 222                         set_ia32_Immop_attr(new_op, imm_op);
 223                         set_ia32_am_support(new_op, ia32_am_None);
 224                 }
 225                 else {
 226                         DB((mod, LEVEL_1, "FP binop ..."));
 227                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 228                         set_ia32_am_support(new_op, ia32_am_Source);
 229                 }
 230         }
 231         else {
 232                 /* integer operations */
 233                 if (imm_op) {
 234                         /* This is expr + const */
 235                         DB((mod, LEVEL_1, "INT with immediate ..."));
 236                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem, mode_T);
 237                         set_ia32_Immop_attr(new_op, imm_op);
 238
 239                         /* set AM support */
 240                         set_ia32_am_support(new_op, ia32_am_Dest);
 241                 }
 242                 else {
 243                         DB((mod, LEVEL_1, "INT binop ..."));
 244                         /* This is a normal operation */
 245                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 246
 247                         /* set AM support */
 248                         set_ia32_am_support(new_op, ia32_am_Full);
 249                 }
 250         }
 251
 252         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 253
 254         set_ia32_res_mode(new_op, mode);
 255
 256         if (is_op_commutative(get_irn_op(env->irn))) {
 257                 set_ia32_commutative(new_op);
 258         }
 259
 260         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 261 }
 262
 263
 264
 265 /**
 266  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 267  *
 268  * @param env   The transformation environment
 269  * @param op1   The first operand
 270  * @param op2   The second operand
 271  * @param func  The node constructor function
 272  * @return The constructed ia32 node.
 273  */
 274 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 275         ir_node           *new_op = NULL;
 276         ir_mode           *mode   = env->mode;
 277         dbg_info          *dbg    = env->dbg;
 278         ir_graph          *irg    = env->irg;
 279         ir_node           *block  = env->block;
 280         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 281         ir_node           *nomem  = new_NoMem();
 282         ir_node           *expr_op, *imm_op;
 283         tarval            *tv;
 284         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 285
 286         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 287
 288         /* Check if immediate optimization is on and */
 289         /* if it's an operation with immediate.      */
 290         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 291         expr_op = get_expr_op(op1, op2);
 292
 293         assert((expr_op || imm_op) && "invalid operands");
 294
 295         if (!expr_op) {
 296                 /* We have two consts here: not yet supported */
 297                 imm_op = NULL;
 298         }
 299
 300         /* Limit imm_op within range imm8 */
 301         if (imm_op) {
 302                 tv = get_ia32_Immop_tarval(imm_op);
 303
 304                 if (tv) {
 305                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 306                 }
 307                 else {
 308                         imm_op = NULL;
 309                 }
 310         }
 311
 312         /* integer operations */
 313         if (imm_op) {
 314                 /* This is shift/rot with const */
 315                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 316
 317                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 318                 set_ia32_Immop_attr(new_op, imm_op);
 319         }
 320         else {
 321                 /* This is a normal shift/rot */
 322                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 323                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 324         }
 325
 326         /* set AM support */
 327         set_ia32_am_support(new_op, ia32_am_Dest);
 328
 329         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 330
 331         set_ia32_res_mode(new_op, mode);
 332         set_ia32_emit_cl(new_op);
 333
 334         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 335 }
 336
 337
 338 /**
 339  * Construct a standard unary operation, set AM and immediate if required.
 340  *
 341  * @param env   The transformation environment
 342  * @param op    The operand
 343  * @param func  The node constructor function
 344  * @return The constructed ia32 node.
 345  */
 346 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 347         ir_node           *new_op = NULL;
 348         ir_mode           *mode   = env->mode;
 349         dbg_info          *dbg    = env->dbg;
 350         ir_graph          *irg    = env->irg;
 351         ir_node           *block  = env->block;
 352         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 353         ir_node           *nomem  = new_NoMem();
 354         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 355
 356         new_op = func(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
 357
 358         if (mode_is_float(mode)) {
 359                 DB((mod, LEVEL_1, "FP unop ..."));
 360                 /* floating point operations don't support implicit store */
 361                 set_ia32_am_support(new_op, ia32_am_None);
 362         }
 363         else {
 364                 DB((mod, LEVEL_1, "INT unop ..."));
 365                 set_ia32_am_support(new_op, ia32_am_Dest);
 366         }
 367
 368         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 369
 370         set_ia32_res_mode(new_op, mode);
 371
 372         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 373 }
 374
 375
 376
 377 /**
 378  * Creates an ia32 Add with immediate.
 379  *
 380  * @param env       The transformation environment
 381  * @param expr_op   The expression operator
 382  * @param const_op  The constant
 383  * @return the created ia32 Add node
 384  */
 385 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 386         ir_node                *new_op     = NULL;
 387         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 388         dbg_info               *dbg        = env->dbg;
 389         ir_graph               *irg        = env->irg;
 390         ir_node                *block      = env->block;
 391         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 392         ir_node                *nomem      = new_NoMem();
 393         int                     normal_add = 1;
 394         tarval_classification_t class_tv, class_negtv;
 395         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 396
 397         /* try to optimize to inc/dec  */
 398         if (env->cg->opt.incdec && tv) {
 399                 /* optimize tarvals */
 400                 class_tv    = classify_tarval(tv);
 401                 class_negtv = classify_tarval(tarval_neg(tv));
 402
 403                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 404                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 405                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 406                         normal_add = 0;
 407                 }
 408                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 409                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 410                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 411                         normal_add = 0;
 412                 }
 413         }
 414
 415         if (normal_add) {
 416                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 417                 set_ia32_Immop_attr(new_op, const_op);
 418         }
 419
 420         return new_op;
 421 }
 422
 423 /**
 424  * Creates an ia32 Add.
 425  *
 426  * @param dbg       firm node dbg
 427  * @param block     the block the new node should belong to
 428  * @param op1       first operator
 429  * @param op2       second operator
 430  * @param mode      node mode
 431  * @return the created ia32 Add node
 432  */
 433 static ir_node *gen_Add(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 434         ir_node  *new_op = NULL;
 435         dbg_info *dbg    = env->dbg;
 436         ir_mode  *mode   = env->mode;
 437         ir_graph *irg    = env->irg;
 438         ir_node  *block  = env->block;
 439         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 440         ir_node  *nomem  = new_NoMem();
 441         ir_node  *expr_op, *imm_op;
 442
 443         /* Check if immediate optimization is on and */
 444         /* if it's an operation with immediate.      */
 445         imm_op  = env->cg->opt.immops ? get_immediate_op(op1, op2) : NULL;
 446         expr_op = get_expr_op(op1, op2);
 447
 448         assert((expr_op || imm_op) && "invalid operands");
 449
 450         if (mode_is_float(mode)) {
 451                 FP_USED(env->cg);
 452                 if (USE_SSE2(env->cg))
 453                         return gen_binop(env, op1, op2, new_rd_ia32_fAdd);
 454                 else
 455                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 456         }
 457         else {
 458                 /* integer ADD */
 459                 if (!expr_op) {
 460                         /* No expr_op means, that we have two const - one symconst and */
 461                         /* one tarval or another symconst - because this case is not   */
 462                         /* covered by constant folding                                 */
 463                         /* We need to check for:                                       */
 464                         /*  1) symconst + const    -> becomes a LEA                    */
 465                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 466                         /*        linker doesn't support two symconsts                 */
 467
 468                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 469                                 /* this is the 2nd case */
 470                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 471                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 472                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 473                         }
 474                         else {
 475                                 /* this is the 1st case */
 476                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 477
 478                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 479                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 480                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 481                                 }
 482                                 else {
 483                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 484                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 485                                 }
 486                                 set_ia32_am_flavour(new_op, ia32_am_O);
 487                         }
 488
 489                         /* set AM support */
 490                         set_ia32_am_support(new_op, ia32_am_Source);
 491                         set_ia32_op_type(new_op, ia32_AddrModeS);
 492
 493                         /* Lea doesn't need a Proj */
 494                         return new_op;
 495                 }
 496                 else if (imm_op) {
 497                         /* This is expr + const */
 498                         new_op = gen_imm_Add(env, expr_op, imm_op);
 499
 500                         /* set AM support */
 501                         set_ia32_am_support(new_op, ia32_am_Dest);
 502                 }
 503                 else {
 504                         /* This is a normal add */
 505                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 506
 507                         /* set AM support */
 508                         set_ia32_am_support(new_op, ia32_am_Full);
 509                         set_ia32_commutative(new_op);
 510                 }
 511         }
 512
 513         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 514
 515         set_ia32_res_mode(new_op, mode);
 516
 517         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 518 }
 519
 520
 521
 522 /**
 523  * Creates an ia32 Mul.
 524  *
 525  * @param dbg       firm node dbg
 526  * @param block     the block the new node should belong to
 527  * @param op1       first operator
 528  * @param op2       second operator
 529  * @param mode      node mode
 530  * @return the created ia32 Mul node
 531  */
 532 static ir_node *gen_Mul(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 533         ir_node *new_op;
 534
 535         if (mode_is_float(env->mode)) {
 536                 FP_USED(env->cg);
 537                 if (USE_SSE2(env->cg))
 538                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMul);
 539                 else
 540                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 541         }
 542         else {
 543                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 544         }
 545
 546         return new_op;
 547 }
 548
 549
 550
 551 /**
 552  * Creates an ia32 Mulh.
 553  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 554  * this result while Mul returns the lower 32 bit.
 555  *
 556  * @param env   The transformation environment
 557  * @param op1   The first operator
 558  * @param op2   The second operator
 559  * @return the created ia32 Mulh node
 560  */
 561 static ir_node *gen_Mulh(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 562         ir_node *proj_EAX, *proj_EDX, *mulh;
 563         ir_node *in[1];
 564
 565         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 566         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 567         mulh     = get_Proj_pred(proj_EAX);
 568         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 569
 570         /* to be on the save side */
 571         set_Proj_proj(proj_EAX, pn_EAX);
 572
 573         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 574                 /* Mulh with const cannot have AM */
 575                 set_ia32_am_support(mulh, ia32_am_None);
 576         }
 577         else {
 578                 /* Mulh cannot have AM for destination */
 579                 set_ia32_am_support(mulh, ia32_am_Source);
 580         }
 581
 582         in[0] = proj_EAX;
 583
 584         /* keep EAX */
 585         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 586
 587         return proj_EDX;
 588 }
 589
 590
 591
 592 /**
 593  * Creates an ia32 And.
 594  *
 595  * @param env   The transformation environment
 596  * @param op1   The first operator
 597  * @param op2   The second operator
 598  * @return The created ia32 And node
 599  */
 600 static ir_node *gen_And(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 601         assert (! mode_is_float(env->mode));
 602         return gen_binop(env, op1, op2, new_rd_ia32_And);
 603 }
 604
 605
 606
 607 /**
 608  * Creates an ia32 Or.
 609  *
 610  * @param env   The transformation environment
 611  * @param op1   The first operator
 612  * @param op2   The second operator
 613  * @return The created ia32 Or node
 614  */
 615 static ir_node *gen_Or(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 616         assert (! mode_is_float(env->mode));
 617         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 618 }
 619
 620
 621
 622 /**
 623  * Creates an ia32 Eor.
 624  *
 625  * @param env   The transformation environment
 626  * @param op1   The first operator
 627  * @param op2   The second operator
 628  * @return The created ia32 Eor node
 629  */
 630 static ir_node *gen_Eor(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 631         assert(! mode_is_float(env->mode));
 632         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 633 }
 634
 635
 636
 637 /**
 638  * Creates an ia32 Max.
 639  *
 640  * @param env      The transformation environment
 641  * @param op1      The first operator
 642  * @param op2      The second operator
 643  * @return the created ia32 Max node
 644  */
 645 static ir_node *gen_Max(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 646         ir_node *new_op;
 647
 648         if (mode_is_float(env->mode)) {
 649                 FP_USED(env->cg);
 650                 if (USE_SSE2(env->cg))
 651                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMax);
 652                 else {
 653                         assert(0);
 654                 }
 655         }
 656         else {
 657                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 658                 set_ia32_am_support(new_op, ia32_am_None);
 659                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 660         }
 661
 662         return new_op;
 663 }
 664
 665
 666
 667 /**
 668  * Creates an ia32 Min.
 669  *
 670  * @param env      The transformation environment
 671  * @param op1      The first operator
 672  * @param op2      The second operator
 673  * @return the created ia32 Min node
 674  */
 675 static ir_node *gen_Min(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 676         ir_node *new_op;
 677
 678         if (mode_is_float(env->mode)) {
 679                 FP_USED(env->cg);
 680                 if (USE_SSE2(env->cg))
 681                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMin);
 682                 else {
 683                         assert(0);
 684                 }
 685         }
 686         else {
 687                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 688                 set_ia32_am_support(new_op, ia32_am_None);
 689                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 690         }
 691
 692         return new_op;
 693 }
 694
 695
 696
 697 /**
 698  * Creates an ia32 Sub with immediate.
 699  *
 700  * @param env   The transformation environment
 701  * @param op1   The first operator
 702  * @param op2   The second operator
 703  * @return The created ia32 Sub node
 704  */
 705 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 706         ir_node                *new_op     = NULL;
 707         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 708         dbg_info               *dbg        = env->dbg;
 709         ir_graph               *irg        = env->irg;
 710         ir_node                *block      = env->block;
 711         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 712         ir_node                *nomem      = new_NoMem();
 713         int                     normal_sub = 1;
 714         tarval_classification_t class_tv, class_negtv;
 715         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 716
 717         /* try to optimize to inc/dec  */
 718         if (env->cg->opt.incdec && tv) {
 719                 /* optimize tarvals */
 720                 class_tv    = classify_tarval(tv);
 721                 class_negtv = classify_tarval(tarval_neg(tv));
 722
 723                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 724                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 725                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 726                         normal_sub = 0;
 727                 }
 728                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 729                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 730                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 731                         normal_sub = 0;
 732                 }
 733         }
 734
 735         if (normal_sub) {
 736                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 737                 set_ia32_Immop_attr(new_op, const_op);
 738         }
 739
 740         return new_op;
 741 }
 742
 743 /**
 744  * Creates an ia32 Sub.
 745  *
 746  * @param env   The transformation environment
 747  * @param op1   The first operator
 748  * @param op2   The second operator
 749  * @return The created ia32 Sub node
 750  */
 751 static ir_node *gen_Sub(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 752         ir_node  *new_op = NULL;
 753         dbg_info *dbg    = env->dbg;
 754         ir_mode  *mode   = env->mode;
 755         ir_graph *irg    = env->irg;
 756         ir_node  *block  = env->block;
 757         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 758         ir_node  *nomem  = new_NoMem();
 759         ir_node  *expr_op, *imm_op;
 760
 761         /* Check if immediate optimization is on and */
 762         /* if it's an operation with immediate.      */
 763         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 764         expr_op = get_expr_op(op1, op2);
 765
 766         assert((expr_op || imm_op) && "invalid operands");
 767
 768         if (mode_is_float(mode)) {
 769                 FP_USED(env->cg);
 770                 if (USE_SSE2(env->cg))
 771                         return gen_binop(env, op1, op2, new_rd_ia32_fSub);
 772                 else
 773                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 774         }
 775         else {
 776                 /* integer SUB */
 777                 if (!expr_op) {
 778                         /* No expr_op means, that we have two const - one symconst and */
 779                         /* one tarval or another symconst - because this case is not   */
 780                         /* covered by constant folding                                 */
 781                         /* We need to check for:                                       */
 782                         /*  1) symconst + const    -> becomes a LEA                    */
 783                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 784                         /*        linker doesn't support two symconsts                 */
 785
 786                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 787                                 /* this is the 2nd case */
 788                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 789                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 790                                 set_ia32_am_sc_sign(new_op);
 791                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 792                         }
 793                         else {
 794                                 /* this is the 1st case */
 795                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 796
 797                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 798                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 799                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 800                                 }
 801                                 else {
 802                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 803                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 804                                         set_ia32_am_sc_sign(new_op);
 805                                 }
 806                                 set_ia32_am_flavour(new_op, ia32_am_O);
 807                         }
 808
 809                         /* set AM support */
 810                         set_ia32_am_support(new_op, ia32_am_Source);
 811                         set_ia32_op_type(new_op, ia32_AddrModeS);
 812
 813                         /* Lea doesn't need a Proj */
 814                         return new_op;
 815                 }
 816                 else if (imm_op) {
 817                         /* This is expr - const */
 818                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 819
 820                         /* set AM support */
 821                         set_ia32_am_support(new_op, ia32_am_Dest);
 822                 }
 823                 else {
 824                         /* This is a normal sub */
 825                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 826
 827                         /* set AM support */
 828                         set_ia32_am_support(new_op, ia32_am_Full);
 829                 }
 830         }
 831
 832         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 833
 834         set_ia32_res_mode(new_op, mode);
 835
 836         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 837 }
 838
 839
 840
 841 /**
 842  * Generates an ia32 DivMod with additional infrastructure for the
 843  * register allocator if needed.
 844  *
 845  * @param env      The transformation environment
 846  * @param dividend -no comment- :)
 847  * @param divisor  -no comment- :)
 848  * @param dm_flav  flavour_Div/Mod/DivMod
 849  * @return The created ia32 DivMod node
 850  */
 851 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 852         ir_node  *res, *proj;
 853         ir_node  *edx_node, *cltd;
 854         ir_node  *in_keep[1];
 855         dbg_info *dbg   = env->dbg;
 856         ir_graph *irg   = env->irg;
 857         ir_node  *block = env->block;
 858         ir_mode  *mode  = env->mode;
 859         ir_node  *irn   = env->irn;
 860         ir_node  *mem;
 861
 862         switch (dm_flav) {
 863                 case flavour_Div:
 864                         mem  = get_Div_mem(irn);
 865                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 866                         break;
 867                 case flavour_Mod:
 868                         mem  = get_Mod_mem(irn);
 869                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 870                         break;
 871                 case flavour_DivMod:
 872                         mem  = get_DivMod_mem(irn);
 873                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 874                         break;
 875                 default:
 876                         assert(0);
 877         }
 878
 879         if (mode_is_signed(mode)) {
 880                 /* in signed mode, we need to sign extend the dividend */
 881                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend, mode_T);
 882                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EAX);
 883                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EDX);
 884         }
 885         else {
 886                 edx_node = new_rd_ia32_Const(dbg, irg, block, mode_Iu);
 887                 set_ia32_Const_type(edx_node, ia32_Const);
 888                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 889         }
 890
 891         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, mode_T);
 892
 893         set_ia32_flavour(res, dm_flav);
 894         set_ia32_n_res(res, 2);
 895
 896         /* Only one proj is used -> We must add a second proj and */
 897         /* connect this one to a Keep node to eat up the second   */
 898         /* destroyed register.                                    */
 899         if (get_irn_n_edges(irn) == 1) {
 900                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 901                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 902
 903                 if (get_Proj_proj(proj) == pn_DivMod_res_div) {
 904                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 905                 }
 906                 else {
 907                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 908                 }
 909
 910                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 911         }
 912
 913         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
 914
 915         set_ia32_res_mode(res, mode_Is);
 916
 917         return res;
 918 }
 919
 920
 921 /**
 922  * Wrapper for generate_DivMod. Sets flavour_Mod.
 923  */
 924 static ir_node *gen_Mod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 925         return generate_DivMod(env, op1, op2, flavour_Mod);
 926 }
 927
 928
 929
 930 /**
 931  * Wrapper for generate_DivMod. Sets flavour_Div.
 932  */
 933 static ir_node *gen_Div(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 934         return generate_DivMod(env, op1, op2, flavour_Div);
 935 }
 936
 937
 938
 939 /**
 940  * Wrapper for generate_DivMod. Sets flavour_DivMod.
 941  */
 942 static ir_node *gen_DivMod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 943         return generate_DivMod(env, op1, op2, flavour_DivMod);
 944 }
 945
 946
 947
 948 /**
 949  * Creates an ia32 floating Div.
 950  *
 951  * @param env   The transformation environment
 952  * @param op1   The first operator
 953  * @param op2   The second operator
 954  * @return The created ia32 fDiv node
 955  */
 956 static ir_node *gen_Quot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 957         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 958         ir_node *new_op;
 959         ir_node *nomem = new_rd_NoMem(env->irg);
 960
 961         FP_USED(env->cg);
 962         if (USE_SSE2(env->cg)) {
 963                 if (is_ia32_fConst(op2)) {
 964                         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem, mode_T);
 965                         set_ia32_am_support(new_op, ia32_am_None);
 966                         set_ia32_Immop_attr(new_op, op2);
 967                 }
 968                 else {
 969                         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, mode_T);
 970                         set_ia32_am_support(new_op, ia32_am_Source);
 971                 }
 972         }
 973         else {
 974                 new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, mode_T);
 975                 set_ia32_am_support(new_op, ia32_am_Source);
 976         }
 977         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
 978         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 979
 980         return new_op;
 981 }
 982
 983
 984
 985 /**
 986  * Creates an ia32 Shl.
 987  *
 988  * @param env   The transformation environment
 989  * @param op1   The first operator
 990  * @param op2   The second operator
 991  * @return The created ia32 Shl node
 992  */
 993 static ir_node *gen_Shl(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 994         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shl);
 995 }
 996
 997
 998
 999 /**
1000  * Creates an ia32 Shr.
1001  *
1002  * @param env   The transformation environment
1003  * @param op1   The first operator
1004  * @param op2   The second operator
1005  * @return The created ia32 Shr node
1006  */
1007 static ir_node *gen_Shr(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1008         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shr);
1009 }
1010
1011
1012
1013 /**
1014  * Creates an ia32 Shrs.
1015  *
1016  * @param env   The transformation environment
1017  * @param op1   The first operator
1018  * @param op2   The second operator
1019  * @return The created ia32 Shrs node
1020  */
1021 static ir_node *gen_Shrs(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1022         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shrs);
1023 }
1024
1025
1026
1027 /**
1028  * Creates an ia32 RotL.
1029  *
1030  * @param env   The transformation environment
1031  * @param op1   The first operator
1032  * @param op2   The second operator
1033  * @return The created ia32 RotL node
1034  */
1035 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1036         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1037 }
1038
1039
1040
1041 /**
1042  * Creates an ia32 RotR.
1043  * NOTE: There is no RotR with immediate because this would always be a RotL
1044  *       "imm-mode_size_bits" which can be pre-calculated.
1045  *
1046  * @param env   The transformation environment
1047  * @param op1   The first operator
1048  * @param op2   The second operator
1049  * @return The created ia32 RotR node
1050  */
1051 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1052         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1053 }
1054
1055
1056
1057 /**
1058  * Creates an ia32 RotR or RotL (depending on the found pattern).
1059  *
1060  * @param env   The transformation environment
1061  * @param op1   The first operator
1062  * @param op2   The second operator
1063  * @return The created ia32 RotL or RotR node
1064  */
1065 static ir_node *gen_Rot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1066         ir_node *rotate = NULL;
1067
1068         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1069                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1070                  that means we can create a RotR instead of an Add and a RotL */
1071
1072         if (is_Proj(op2)) {
1073                 ir_node *pred = get_Proj_pred(op2);
1074
1075                 if (is_ia32_Add(pred)) {
1076                         ir_node *pred_pred = get_irn_n(pred, 2);
1077                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1078                         long     bits      = get_mode_size_bits(env->mode);
1079
1080                         if (is_Proj(pred_pred)) {
1081                                 pred_pred = get_Proj_pred(pred_pred);
1082                         }
1083
1084                         if (is_ia32_Minus(pred_pred) &&
1085                                 tarval_is_long(tv)       &&
1086                                 get_tarval_long(tv) == bits)
1087                         {
1088                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1089                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1090                         }
1091
1092                 }
1093         }
1094
1095         if (!rotate) {
1096                 rotate = gen_RotL(env, op1, op2);
1097         }
1098
1099         return rotate;
1100 }
1101
1102
1103
1104 /**
1105  * Transforms a Minus node.
1106  *
1107  * @param env   The transformation environment
1108  * @param op    The operator
1109  * @return The created ia32 Minus node
1110  */
1111 static ir_node *gen_Minus(ia32_transform_env_t *env, ir_node *op) {
1112         ident   *name;
1113         ir_node *new_op;
1114         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1115         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1116         ir_node *nomem    = new_rd_NoMem(env->irg);
1117         int      size;
1118
1119         if (mode_is_float(env->mode)) {
1120                 FP_USED(env->cg);
1121                 if (USE_SSE2(env->cg)) {
1122                         new_op = new_rd_ia32_fEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1123
1124                         size   = get_mode_size_bits(env->mode);
1125                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1126
1127                         set_ia32_sc(new_op, name);
1128
1129                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1130
1131                         set_ia32_res_mode(new_op, env->mode);
1132                         set_ia32_immop_type(new_op, ia32_ImmSymConst);
1133
1134                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1135                 }
1136                 else {
1137                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1138                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1139                 }
1140         }
1141         else {
1142                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1143         }
1144
1145         return new_op;
1146 }
1147
1148
1149
1150 /**
1151  * Transforms a Not node.
1152  *
1153  * @param env   The transformation environment
1154  * @param op    The operator
1155  * @return The created ia32 Not node
1156  */
1157 static ir_node *gen_Not(ia32_transform_env_t *env, ir_node *op) {
1158         assert (! mode_is_float(env->mode));
1159         return gen_unop(env, op, new_rd_ia32_Not);
1160 }
1161
1162
1163
1164 /**
1165  * Transforms an Abs node.
1166  *
1167  * @param env   The transformation environment
1168  * @param op    The operator
1169  * @return The created ia32 Abs node
1170  */
1171 static ir_node *gen_Abs(ia32_transform_env_t *env, ir_node *op) {
1172         ir_node  *res, *p_eax, *p_edx;
1173         dbg_info *dbg      = env->dbg;
1174         ir_mode  *mode     = env->mode;
1175         ir_graph *irg      = env->irg;
1176         ir_node  *block    = env->block;
1177         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1178         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1179         ir_node  *nomem    = new_NoMem();
1180         int       size;
1181         ident    *name;
1182
1183         if (mode_is_float(mode)) {
1184                 FP_USED(env->cg);
1185                 if (USE_SSE2(env->cg)) {
1186                         res = new_rd_ia32_fAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1187
1188                         size   = get_mode_size_bits(mode);
1189                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1190
1191                         set_ia32_sc(res, name);
1192
1193                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1194
1195                         set_ia32_res_mode(res, mode);
1196                         set_ia32_immop_type(res, ia32_ImmSymConst);
1197
1198                         res = new_rd_Proj(dbg, irg, block, res, mode, 0);
1199                 }
1200                 else {
1201                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1202                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1203                 }
1204         }
1205         else {
1206                 res   = new_rd_ia32_Cdq(dbg, irg, block, op, mode_T);
1207                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1208                 set_ia32_res_mode(res, mode);
1209
1210                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_EAX);
1211                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_EDX);
1212
1213                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem, mode_T);
1214                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1215                 set_ia32_res_mode(res, mode);
1216
1217                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1218
1219                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem, mode_T);
1220                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1221                 set_ia32_res_mode(res, mode);
1222
1223                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1224         }
1225
1226         return res;
1227 }
1228
1229
1230
1231 /**
1232  * Transforms a Load.
1233  *
1234  * @param mod     the debug module
1235  * @param block   the block the new node should belong to
1236  * @param node    the ir Load node
1237  * @param mode    node mode
1238  * @return the created ia32 Load node
1239  */
1240 static ir_node *gen_Load(ia32_transform_env_t *env) {
1241         ir_node    *node  = env->irn;
1242         ir_node    *noreg = ia32_new_NoReg_gp(env->cg);
1243         ir_node    *ptr   = get_Load_ptr(node);
1244         ir_node    *lptr  = ptr;
1245         ir_mode    *mode  = get_Load_mode(node);
1246         int        is_imm = 0;
1247         ir_node *new_op;
1248         ia32_am_flavour_t am_flav = ia32_B;
1249
1250         /* address might be a constant (symconst or absolute address) */
1251         if (is_ia32_Const(ptr)) {
1252                 lptr   = noreg;
1253                 is_imm = 1;
1254         }
1255
1256         if (mode_is_float(mode)) {
1257                 FP_USED(env->cg);
1258                 if (USE_SSE2(env->cg))
1259                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node), env->mode);
1260                 else
1261                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node), env->mode);
1262         }
1263         else {
1264                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node), env->mode);
1265         }
1266
1267         /* base is an constant address */
1268         if (is_imm) {
1269                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1270                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1271                 }
1272                 else {
1273                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1274                 }
1275
1276                 am_flav = ia32_O;
1277         }
1278
1279         set_ia32_am_support(new_op, ia32_am_Source);
1280         set_ia32_op_type(new_op, ia32_AddrModeS);
1281         set_ia32_am_flavour(new_op, am_flav);
1282         set_ia32_ls_mode(new_op, mode);
1283
1284         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1285
1286         return new_op;
1287 }
1288
1289
1290
1291 /**
1292  * Transforms a Store.
1293  *
1294  * @param mod     the debug module
1295  * @param block   the block the new node should belong to
1296  * @param node    the ir Store node
1297  * @param mode    node mode
1298  * @return the created ia32 Store node
1299  */
1300 static ir_node *gen_Store(ia32_transform_env_t *env) {
1301         ir_node *node    = env->irn;
1302         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1303         ir_node *val     = get_Store_value(node);
1304         ir_node *ptr     = get_Store_ptr(node);
1305         ir_node *sptr    = ptr;
1306         ir_node *mem     = get_Store_mem(node);
1307         ir_mode *mode    = get_irn_mode(val);
1308         ir_node *sval    = val;
1309         int      is_imm  = 0;
1310         ir_node *new_op;
1311         ia32_am_flavour_t am_flav = ia32_B;
1312         ia32_immop_type_t immop   = ia32_ImmNone;
1313
1314         if (! mode_is_float(mode)) {
1315                 /* in case of storing a const (but not a symconst) -> make it an attribute */
1316                 if (is_ia32_Cnst(val)) {
1317                         switch (get_ia32_op_type(val)) {
1318                         case ia32_Const:
1319                                 immop = ia32_ImmConst;
1320                                 break;
1321                         case ia32_SymConst:
1322                                 immop = ia32_ImmSymConst;
1323                                 break;
1324                         default:
1325                                 assert(0 && "unsupported Const type");
1326                         }
1327                         sval = noreg;
1328                 }
1329         }
1330
1331         /* address might be a constant (symconst or absolute address) */
1332         if (is_ia32_Const(ptr)) {
1333                 sptr   = noreg;
1334                 is_imm = 0;
1335         }
1336
1337         if (mode_is_float(mode)) {
1338                 FP_USED(env->cg);
1339                 if (USE_SSE2(env->cg))
1340                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, sptr, noreg, sval, mem, mode_T);
1341                 else
1342                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, sptr, noreg, sval, mem, mode_T);
1343         }
1344         else if (get_mode_size_bits(mode) == 8) {
1345                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, sptr, noreg, sval, mem, mode_T);
1346         }
1347         else {
1348                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1349         }
1350
1351         /* stored const is an attribute (saves a register) */
1352         if (! mode_is_float(mode) && is_ia32_Cnst(val)) {
1353                 set_ia32_Immop_attr(new_op, val);
1354         }
1355
1356         /* base is an constant address */
1357         if (is_imm) {
1358                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1359                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1360                 }
1361                 else {
1362                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1363                 }
1364
1365                 am_flav = ia32_O;
1366         }
1367
1368         set_ia32_am_support(new_op, ia32_am_Dest);
1369         set_ia32_op_type(new_op, ia32_AddrModeD);
1370         set_ia32_am_flavour(new_op, am_flav);
1371         set_ia32_ls_mode(new_op, get_irn_mode(val));
1372         set_ia32_immop_type(new_op, immop);
1373
1374         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1375
1376         return new_op;
1377 }
1378
1379
1380
1381 /**
1382  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1383  *
1384  * @param env   The transformation environment
1385  * @return The transformed node.
1386  */
1387 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1388         dbg_info *dbg      = env->dbg;
1389         ir_graph *irg      = env->irg;
1390         ir_node  *block    = env->block;
1391         ir_node  *node     = env->irn;
1392         ir_node  *sel      = get_Cond_selector(node);
1393         ir_mode  *sel_mode = get_irn_mode(sel);
1394         ir_node  *res      = NULL;
1395         ir_node  *pred     = NULL;
1396         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1397         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1398
1399         if (is_Proj(sel) && sel_mode == mode_b) {
1400                 ir_node  *nomem = new_NoMem();
1401
1402                 pred  = get_Proj_pred(sel);
1403
1404                 /* get both compare operators */
1405                 cmp_a = get_Cmp_left(pred);
1406                 cmp_b = get_Cmp_right(pred);
1407
1408                 /* check if we can use a CondJmp with immediate */
1409                 cnst = env->cg->opt.immops ? get_immediate_op(cmp_a, cmp_b) : NULL;
1410                 expr = get_expr_op(cmp_a, cmp_b);
1411
1412                 if (cnst && expr) {
1413                         pn_Cmp pnc = get_Proj_proj(sel);
1414
1415                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1416                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1417                                         /* a Cmp A =/!= 0 */
1418                                         ir_node    *op1  = expr;
1419                                         ir_node    *op2  = expr;
1420                                         ir_node    *and  = skip_Proj(expr);
1421                                         const char *cnst = NULL;
1422
1423                                         /* check, if expr is an only once used And operation */
1424                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1425                                                 op1 = get_irn_n(and, 2);
1426                                                 op2 = get_irn_n(and, 3);
1427
1428                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1429                                         }
1430                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2, mode_T);
1431                                         set_ia32_pncode(res, get_Proj_proj(sel));
1432                                         set_ia32_res_mode(res, get_irn_mode(op1));
1433
1434                                         if (cnst) {
1435                                                 copy_ia32_Immop_attr(res, and);
1436                                         }
1437
1438                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1439                                         return res;
1440                                 }
1441                         }
1442
1443                         if (mode_is_float(get_irn_mode(expr))) {
1444                                 FP_USED(env->cg);
1445                                 if (USE_SSE2(env->cg))
1446                                         res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1447                                 else {
1448                                         assert(0);
1449                                 }
1450                         }
1451                         else {
1452                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1453                         }
1454                         set_ia32_Immop_attr(res, cnst);
1455                         set_ia32_res_mode(res, get_irn_mode(expr));
1456                 }
1457                 else {
1458                         if (mode_is_float(get_irn_mode(cmp_a))) {
1459                                 FP_USED(env->cg);
1460                                 if (USE_SSE2(env->cg))
1461                                         res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1462                                 else {
1463                                         assert(0);
1464                                 }
1465                         }
1466                         else {
1467                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1468                         }
1469                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1470                 }
1471
1472                 set_ia32_pncode(res, get_Proj_proj(sel));
1473                 set_ia32_am_support(res, ia32_am_Source);
1474         }
1475         else {
1476                 /* determine the smallest switch case value */
1477                 int switch_min = INT_MAX;
1478                 const ir_edge_t *edge;
1479                 char buf[64];
1480
1481                 foreach_out_edge(node, edge) {
1482                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1483                         switch_min = pn < switch_min ? pn : switch_min;
1484                 }
1485
1486                 if (switch_min) {
1487                         /* if smallest switch case is not 0 we need an additional sub */
1488                         snprintf(buf, sizeof(buf), "%d", switch_min);
1489                         res = new_rd_ia32_Lea(dbg, irg, block, sel, noreg, mode_Is);
1490                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1491                         sub_ia32_am_offs(res, buf);
1492                         set_ia32_am_flavour(res, ia32_am_OB);
1493                         set_ia32_am_support(res, ia32_am_Source);
1494                         set_ia32_op_type(res, ia32_AddrModeS);
1495                 }
1496
1497                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, switch_min ? res : sel, mode_T);
1498                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1499                 set_ia32_res_mode(res, get_irn_mode(sel));
1500         }
1501
1502         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1503         return res;
1504 }
1505
1506
1507
1508 /**
1509  * Transforms a CopyB node.
1510  *
1511  * @param env   The transformation environment
1512  * @return The transformed node.
1513  */
1514 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1515         ir_node  *res   = NULL;
1516         dbg_info *dbg   = env->dbg;
1517         ir_graph *irg   = env->irg;
1518         ir_mode  *mode  = env->mode;
1519         ir_node  *block = env->block;
1520         ir_node  *node  = env->irn;
1521         ir_node  *src   = get_CopyB_src(node);
1522         ir_node  *dst   = get_CopyB_dst(node);
1523         ir_node  *mem   = get_CopyB_mem(node);
1524         int       size  = get_type_size_bytes(get_CopyB_type(node));
1525         int       rem;
1526
1527         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1528         /* then we need the size explicitly in ECX.                    */
1529         if (size >= 16 * 4) {
1530                 rem = size & 0x3; /* size % 4 */
1531                 size >>= 2;
1532
1533                 res = new_rd_ia32_Const(dbg, irg, block, mode_Is);
1534                 set_ia32_op_type(res, ia32_Const);
1535                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1536
1537                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1538                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1539         }
1540         else {
1541                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1542                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1543                 set_ia32_immop_type(res, ia32_ImmConst);
1544         }
1545
1546         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1547
1548         return res;
1549 }
1550
1551
1552
1553 /**
1554  * Transforms a Mux node into CMov.
1555  *
1556  * @param env   The transformation environment
1557  * @return The transformed node.
1558  */
1559 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1560         ir_node *node   = env->irn;
1561         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1562                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1563
1564         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1565
1566         return new_op;
1567 }
1568
1569
1570 /**
1571  * Following conversion rules apply:
1572  *
1573  *  INT -> INT
1574  * ============
1575  *  1) n bit -> m bit   n > m (downscale)
1576  *     a) target is signed:    movsx
1577  *     b) target is unsigned:  and with lower bits sets
1578  *  2) n bit -> m bit   n == m   (sign change)
1579  *     always ignored
1580  *  3) n bit -> m bit   n < m (upscale)
1581  *     a) source is signed:    movsx
1582  *     b) source is unsigned:  and with lower bits sets
1583  *
1584  *  INT -> FLOAT
1585  * ==============
1586  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1587  *
1588  *  FLOAT -> INT
1589  * ==============
1590  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1591  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1592  *
1593  *  FLOAT -> FLOAT
1594  * ================
1595  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1596  *  x87 is mode_E internally, conversions happen only at load and store
1597  *  in non-strict semantic
1598  */
1599
1600 /**
1601  * Create a conversion from x87 state register to general purpose.
1602  */
1603 static ir_node *gen_x87_fp_to_gp(ia32_transform_env_t *env, ir_mode *tgt_mode) {
1604         ia32_code_gen_t *cg = env->cg;
1605         entity   *ent = cg->fp_to_gp;
1606         ir_graph *irg = env->irg;
1607         ir_node  *block = env->block;
1608         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1609         ir_node  *op = get_Conv_op(env->irn);
1610         ir_node  *fist, *mem, *load;
1611
1612         if (! ent) {
1613                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_vfp].mode);
1614                 ent = cg->fp_to_gp =
1615                         frame_alloc_area(get_irg_frame_type(env->irg), size, 16, 0);
1616         }
1617
1618         /* do a fist */
1619         fist = new_rd_ia32_vfist(env->dbg, irg, block, get_irg_frame(irg), noreg, op, get_irg_no_mem(irg), mode_T);
1620
1621         set_ia32_frame_ent(fist, ent);
1622         set_ia32_use_frame(fist);
1623         set_ia32_am_support(fist, ia32_am_Dest);
1624         set_ia32_op_type(fist, ia32_AddrModeD);
1625         set_ia32_am_flavour(fist, ia32_B);
1626         set_ia32_ls_mode(fist, mode_E);
1627
1628         mem  = new_r_Proj(irg, block, fist, mode_M, 0);
1629
1630         /* do a Load */
1631         load = new_rd_ia32_Load(env->dbg, irg, block, get_irg_frame(irg), noreg, mem, mode_T);
1632
1633         set_ia32_frame_ent(load, ent);
1634         set_ia32_use_frame(load);
1635         set_ia32_am_support(load, ia32_am_Source);
1636         set_ia32_op_type(load, ia32_AddrModeS);
1637         set_ia32_am_flavour(load, ia32_B);
1638         set_ia32_ls_mode(load, tgt_mode);
1639
1640         return new_r_Proj(irg, block, load, tgt_mode, 0);
1641 }
1642
1643 /**
1644  * Create a conversion from x87 state register to general purpose.
1645  */
1646 static ir_node *gen_x87_gp_to_fp(ia32_transform_env_t *env, ir_mode *src_mode) {
1647         ia32_code_gen_t *cg = env->cg;
1648         entity   *ent = cg->gp_to_fp;
1649         ir_graph *irg = env->irg;
1650         ir_node  *block = env->block;
1651         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1652         ir_node  *nomem = get_irg_no_mem(irg);
1653         ir_node  *op = get_Conv_op(env->irn);
1654         ir_node  *fild, *store, *mem;
1655         int src_bits;
1656
1657         if (! ent) {
1658                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode);
1659                 ent = cg->gp_to_fp =
1660                         frame_alloc_area(get_irg_frame_type(env->irg), size, size, 0);
1661         }
1662
1663         /* first convert to 32 bit */
1664         src_bits = get_mode_size_bits(src_mode);
1665         if (src_bits == 8) {
1666                 op = new_rd_ia32_Conv_I2I8Bit(env->dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1667                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1668         }
1669         else if (src_bits < 32) {
1670                 op = new_rd_ia32_Conv_I2I(env->dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1671                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1672         }
1673
1674         /* do a store */
1675         store = new_rd_ia32_Store(env->dbg, irg, block, get_irg_frame(irg), noreg, op, nomem, mode_T);
1676
1677         set_ia32_frame_ent(store, ent);
1678         set_ia32_use_frame(store);
1679
1680         set_ia32_am_support(store, ia32_am_Dest);
1681         set_ia32_op_type(store, ia32_AddrModeD);
1682         set_ia32_am_flavour(store, ia32_B);
1683         set_ia32_ls_mode(store, mode_Is);
1684
1685         mem = new_r_Proj(irg, block, store, mode_M, 0);
1686
1687         /* do a fild */
1688         fild = new_rd_ia32_vfild(env->dbg, irg, block, get_irg_frame(irg), noreg, mem, mode_T);
1689
1690         set_ia32_frame_ent(fild, ent);
1691         set_ia32_use_frame(fild);
1692         set_ia32_am_support(fild, ia32_am_Source);
1693         set_ia32_op_type(fild, ia32_AddrModeS);
1694         set_ia32_am_flavour(fild, ia32_B);
1695         set_ia32_ls_mode(fild, mode_E);
1696
1697         return new_r_Proj(irg, block, fild, mode_E, 0);
1698 }
1699
1700 /**
1701  * Transforms a Conv node.
1702  *
1703  * @param env   The transformation environment
1704  * @param op    The operator
1705  * @return The created ia32 Conv node
1706  */
1707 static ir_node *gen_Conv(ia32_transform_env_t *env, ir_node *op) {
1708         dbg_info          *dbg      = env->dbg;
1709         ir_graph          *irg      = env->irg;
1710         ir_mode           *src_mode = get_irn_mode(op);
1711         ir_mode           *tgt_mode = env->mode;
1712         int                src_bits = get_mode_size_bits(src_mode);
1713         int                tgt_bits = get_mode_size_bits(tgt_mode);
1714         ir_node           *block    = env->block;
1715         ir_node           *new_op   = NULL;
1716         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1717         ir_node           *nomem    = new_rd_NoMem(irg);
1718         ir_node           *proj;
1719         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
1720
1721         if (src_mode == tgt_mode) {
1722                 /* this can happen when changing mode_P to mode_Is */
1723                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1724                 edges_reroute(env->irn, op, irg);
1725         }
1726         else if (mode_is_float(src_mode)) {
1727                 /* we convert from float ... */
1728                 if (mode_is_float(tgt_mode)) {
1729                         /* ... to float */
1730                         if (USE_SSE2(env->cg)) {
1731                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1732                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1733                         }
1734                         else {
1735                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
1736                                 edges_reroute(env->irn, op, irg);
1737                         }
1738                 }
1739                 else {
1740                         /* ... to int */
1741                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1742                         if (USE_SSE2(env->cg))
1743                                 new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1744                         else
1745                                 return gen_x87_fp_to_gp(env, tgt_mode);
1746
1747                         /* if target mode is not int: add an additional downscale convert */
1748                         if (tgt_bits < 32) {
1749                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1750                                 set_ia32_am_support(new_op, ia32_am_Source);
1751                                 set_ia32_tgt_mode(new_op, tgt_mode);
1752                                 set_ia32_src_mode(new_op, src_mode);
1753
1754                                 proj = new_rd_Proj(dbg, irg, block, new_op, mode_Is, 0);
1755
1756                                 if (tgt_bits == 8 || src_bits == 8) {
1757                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1758                                 }
1759                                 else {
1760                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1761                                 }
1762                         }
1763                 }
1764         }
1765         else {
1766                 /* we convert from int ... */
1767                 if (mode_is_float(tgt_mode)) {
1768                         FP_USED(env->cg);
1769                         /* ... to float */
1770                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1771                         if (USE_SSE2(env->cg))
1772                                 new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1773                         else
1774                                 return gen_x87_gp_to_fp(env, src_mode);
1775                 }
1776                 else {
1777                         /* ... to int */
1778                         if (get_mode_size_bits(src_mode) == tgt_bits) {
1779                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
1780                                 edges_reroute(env->irn, op, irg);
1781                         }
1782                         else {
1783                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
1784                                 if (tgt_bits == 8 || src_bits == 8) {
1785                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1786                                 }
1787                                 else {
1788                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1789                                 }
1790                         }
1791                 }
1792         }
1793
1794         if (new_op) {
1795                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1796                 set_ia32_tgt_mode(new_op, tgt_mode);
1797                 set_ia32_src_mode(new_op, src_mode);
1798
1799                 set_ia32_am_support(new_op, ia32_am_Source);
1800
1801                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1802         }
1803
1804         return new_op;
1805 }
1806
1807
1808
1809 /********************************************
1810  *  _                          _
1811  * | |                        | |
1812  * | |__   ___ _ __   ___   __| | ___  ___
1813  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1814  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1815  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1816  *
1817  ********************************************/
1818
1819 static ir_node *gen_StackParam(ia32_transform_env_t *env) {
1820         ir_node *new_op = NULL;
1821         ir_node *node   = env->irn;
1822         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1823         ir_node *mem    = new_rd_NoMem(env->irg);
1824         ir_node *ptr    = get_irn_n(node, 0);
1825         entity  *ent    = be_get_frame_entity(node);
1826         ir_mode *mode   = env->mode;
1827
1828 //      /* If the StackParam has only one user ->     */
1829 //      /* put it in the Block where the user resides */
1830 //      if (get_irn_n_edges(node) == 1) {
1831 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
1832 //      }
1833
1834         if (mode_is_float(mode)) {
1835                 FP_USED(env->cg);
1836                 if (USE_SSE2(env->cg))
1837                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1838                 else
1839                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1840         }
1841         else {
1842                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1843         }
1844
1845         set_ia32_frame_ent(new_op, ent);
1846         set_ia32_use_frame(new_op);
1847
1848         set_ia32_am_support(new_op, ia32_am_Source);
1849         set_ia32_op_type(new_op, ia32_AddrModeS);
1850         set_ia32_am_flavour(new_op, ia32_B);
1851         set_ia32_ls_mode(new_op, mode);
1852
1853         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1854
1855         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, 0);
1856 }
1857
1858 /**
1859  * Transforms a FrameAddr into an ia32 Add.
1860  */
1861 static ir_node *gen_FrameAddr(ia32_transform_env_t *env) {
1862         ir_node *new_op = NULL;
1863         ir_node *node   = env->irn;
1864         ir_node *op     = get_irn_n(node, 0);
1865         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1866         ir_node *nomem  = new_rd_NoMem(env->irg);
1867
1868         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem, mode_T);
1869         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1870         set_ia32_am_support(new_op, ia32_am_Full);
1871         set_ia32_use_frame(new_op);
1872         set_ia32_immop_type(new_op, ia32_ImmConst);
1873         set_ia32_commutative(new_op);
1874
1875         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1876
1877         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1878 }
1879
1880 /**
1881  * Transforms a FrameLoad into an ia32 Load.
1882  */
1883 static ir_node *gen_FrameLoad(ia32_transform_env_t *env) {
1884         ir_node *new_op = NULL;
1885         ir_node *node   = env->irn;
1886         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1887         ir_node *mem    = get_irn_n(node, 0);
1888         ir_node *ptr    = get_irn_n(node, 1);
1889         entity  *ent    = be_get_frame_entity(node);
1890         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1891
1892         if (mode_is_float(mode)) {
1893                 FP_USED(env->cg);
1894                 if (USE_SSE2(env->cg))
1895                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1896                 else
1897                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1898         }
1899         else
1900                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1901
1902         set_ia32_frame_ent(new_op, ent);
1903         set_ia32_use_frame(new_op);
1904
1905         set_ia32_am_support(new_op, ia32_am_Source);
1906         set_ia32_op_type(new_op, ia32_AddrModeS);
1907         set_ia32_am_flavour(new_op, ia32_B);
1908         set_ia32_ls_mode(new_op, mode);
1909
1910         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1911
1912         return new_op;
1913 }
1914
1915
1916 /**
1917  * Transforms a FrameStore into an ia32 Store.
1918  */
1919 static ir_node *gen_FrameStore(ia32_transform_env_t *env) {
1920         ir_node *new_op = NULL;
1921         ir_node *node   = env->irn;
1922         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1923         ir_node *mem    = get_irn_n(node, 0);
1924         ir_node *ptr    = get_irn_n(node, 1);
1925         ir_node *val    = get_irn_n(node, 2);
1926         entity  *ent    = be_get_frame_entity(node);
1927         ir_mode *mode   = get_irn_mode(val);
1928
1929         if (mode_is_float(mode)) {
1930                 FP_USED(env->cg);
1931                 if (USE_SSE2(env->cg))
1932                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1933                 else
1934                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1935         }
1936         else if (get_mode_size_bits(mode) == 8) {
1937                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1938         }
1939         else {
1940                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1941         }
1942
1943         set_ia32_frame_ent(new_op, ent);
1944         set_ia32_use_frame(new_op);
1945
1946         set_ia32_am_support(new_op, ia32_am_Dest);
1947         set_ia32_op_type(new_op, ia32_AddrModeD);
1948         set_ia32_am_flavour(new_op, ia32_B);
1949         set_ia32_ls_mode(new_op, mode);
1950
1951         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1952
1953         return new_op;
1954 }
1955
1956
1957
1958 /*********************************************************
1959  *                  _             _      _
1960  *                 (_)           | |    (_)
1961  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1962  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1963  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1964  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1965  *
1966  *********************************************************/
1967
1968 /**
1969  * Transforms a Sub or fSub into Neg--Add iff OUT_REG == SRC2_REG.
1970  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1971  */
1972 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
1973         ia32_transform_env_t tenv;
1974         ir_node *in1, *in2, *noreg, *nomem, *res;
1975         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
1976
1977         /* Return if AM node or not a Sub or fSub */
1978         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_fSub(irn)))
1979                 return;
1980
1981         noreg   = ia32_new_NoReg_gp(cg);
1982         nomem   = new_rd_NoMem(cg->irg);
1983         in1     = get_irn_n(irn, 2);
1984         in2     = get_irn_n(irn, 3);
1985         in1_reg = arch_get_irn_register(cg->arch_env, in1);
1986         in2_reg = arch_get_irn_register(cg->arch_env, in2);
1987         out_reg = get_ia32_out_reg(irn, 0);
1988
1989         tenv.block    = get_nodes_block(irn);
1990         tenv.dbg      = get_irn_dbg_info(irn);
1991         tenv.irg      = cg->irg;
1992         tenv.irn      = irn;
1993         DEBUG_ONLY(tenv.mod      = cg->mod;)
1994         tenv.mode     = get_ia32_res_mode(irn);
1995         tenv.cg       = cg;
1996
1997         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
1998         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
1999                 /* generate the neg src2 */
2000                 res = gen_Minus(&tenv, in2);
2001                 arch_set_irn_register(cg->arch_env, res, in2_reg);
2002
2003                 /* add to schedule */
2004                 sched_add_before(irn, res);
2005
2006                 /* generate the add */
2007                 if (mode_is_float(tenv.mode)) {
2008                         res = new_rd_ia32_fAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
2009                         set_ia32_am_support(res, ia32_am_Source);
2010                 }
2011                 else {
2012                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
2013                         set_ia32_am_support(res, ia32_am_Full);
2014                         set_ia32_commutative(res);
2015                 }
2016
2017                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(tenv.cg, irn));
2018                 /* copy register */
2019                 slots    = get_ia32_slots(res);
2020                 slots[0] = in2_reg;
2021
2022                 /* add to schedule */
2023                 sched_add_before(irn, res);
2024
2025                 /* remove the old sub */
2026                 sched_remove(irn);
2027
2028                 /* exchange the add and the sub */
2029                 exchange(irn, res);
2030         }
2031 }
2032
2033 /**
2034  * Transforms a LEA into an Add if possible
2035  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
2036  */
2037 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
2038         ia32_am_flavour_t am_flav;
2039         int               imm = 0;
2040         ir_node          *res = NULL;
2041         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
2042         char             *offs;
2043         ia32_transform_env_t tenv;
2044         const arch_register_t *out_reg, *base_reg, *index_reg;
2045
2046         /* must be a LEA */
2047         if (! is_ia32_Lea(irn))
2048                 return;
2049
2050         am_flav = get_ia32_am_flavour(irn);
2051
2052         /* only some LEAs can be transformed to an Add */
2053         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
2054                 return;
2055
2056         noreg = ia32_new_NoReg_gp(cg);
2057         nomem = new_rd_NoMem(cg->irg);
2058         op1   = noreg;
2059         op2   = noreg;
2060         base  = get_irn_n(irn, 0);
2061         index = get_irn_n(irn,1);
2062
2063         offs  = get_ia32_am_offs(irn);
2064
2065         /* offset has a explicit sign -> we need to skip + */
2066         if (offs && offs[0] == '+')
2067                 offs++;
2068
2069         out_reg   = arch_get_irn_register(cg->arch_env, irn);
2070         base_reg  = arch_get_irn_register(cg->arch_env, base);
2071         index_reg = arch_get_irn_register(cg->arch_env, index);
2072
2073         tenv.block = get_nodes_block(irn);
2074         tenv.dbg   = get_irn_dbg_info(irn);
2075         tenv.irg   = cg->irg;
2076         tenv.irn   = irn;
2077         DEBUG_ONLY(tenv.mod   = cg->mod;)
2078         tenv.mode  = get_irn_mode(irn);
2079         tenv.cg    = cg;
2080
2081         switch(get_ia32_am_flavour(irn)) {
2082                 case ia32_am_B:
2083                         /* out register must be same as base register */
2084                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2085                                 return;
2086
2087                         op1 = base;
2088                         break;
2089                 case ia32_am_OB:
2090                         /* out register must be same as base register */
2091                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2092                                 return;
2093
2094                         op1 = base;
2095                         imm = 1;
2096                         break;
2097                 case ia32_am_OI:
2098                         /* out register must be same as index register */
2099                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
2100                                 return;
2101
2102                         op1 = index;
2103                         imm = 1;
2104                         break;
2105                 case ia32_am_BI:
2106                         /* out register must be same as one in register */
2107                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
2108                                 op1 = base;
2109                                 op2 = index;
2110                         }
2111                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
2112                                 op1 = index;
2113                                 op2 = base;
2114                         }
2115                         else {
2116                                 /* in registers a different from out -> no Add possible */
2117                                 return;
2118                         }
2119                 default:
2120                         break;
2121         }
2122
2123         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem, mode_T);
2124         arch_set_irn_register(cg->arch_env, res, out_reg);
2125         set_ia32_op_type(res, ia32_Normal);
2126         set_ia32_commutative(res);
2127
2128         if (imm) {
2129                 set_ia32_cnst(res, offs);
2130                 set_ia32_immop_type(res, ia32_ImmConst);
2131         }
2132
2133         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
2134
2135         /* add Add to schedule */
2136         sched_add_before(irn, res);
2137
2138         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, 0);
2139
2140         /* add result Proj to schedule */
2141         sched_add_before(irn, res);
2142
2143         /* remove the old LEA */
2144         sched_remove(irn);
2145
2146         /* exchange the Add and the LEA */
2147         exchange(irn, res);
2148 }
2149
2150 /**
2151  * Transforms the given firm node (and maybe some other related nodes)
2152  * into one or more assembler nodes.
2153  *
2154  * @param node    the firm node
2155  * @param env     the debug module
2156  */
2157 void ia32_transform_node(ir_node *node, void *env) {
2158         ia32_code_gen_t *cgenv = (ia32_code_gen_t *)env;
2159         opcode  code;
2160         ir_node *asm_node      = NULL;
2161         ia32_transform_env_t  tenv;
2162
2163         if (is_Block(node))
2164                 return;
2165
2166         tenv.block    = get_nodes_block(node);
2167         tenv.dbg      = get_irn_dbg_info(node);
2168         tenv.irg      = current_ir_graph;
2169         tenv.irn      = node;
2170         DEBUG_ONLY(tenv.mod      = cgenv->mod;)
2171         tenv.mode     = get_irn_mode(node);
2172         tenv.cg       = cgenv;
2173
2174 #define UNOP(a)  case iro_##a: asm_node = gen_##a(&tenv, get_##a##_op(node)); break
2175 #define BINOP(a) case iro_##a: asm_node = gen_##a(&tenv, get_##a##_left(node), get_##a##_right(node)); break
2176 #define GEN(a)   case iro_##a: asm_node = gen_##a(&tenv); break
2177 #define IGN(a)   case iro_##a: break
2178 #define BAD(a)   case iro_##a: goto bad
2179 #define OTHER_BIN(a)                                                       \
2180         if (get_irn_op(node) == get_op_##a()) {                                \
2181                 asm_node = gen_##a(&tenv, get_irn_n(node, 0), get_irn_n(node, 1)); \
2182                 break;                                                             \
2183         }
2184 #define BE_GEN(a)                  \
2185         if (be_is_##a(node)) {         \
2186                 asm_node = gen_##a(&tenv); \
2187                 break;                     \
2188         }
2189
2190         DBG((tenv.mod, LEVEL_1, "check %+F ... ", node));
2191
2192         code = get_irn_opcode(node);
2193         switch (code) {
2194                 BINOP(Add);
2195                 BINOP(Sub);
2196                 BINOP(Mul);
2197                 BINOP(And);
2198                 BINOP(Or);
2199                 BINOP(Eor);
2200
2201                 BINOP(Shl);
2202                 BINOP(Shr);
2203                 BINOP(Shrs);
2204                 BINOP(Rot);
2205
2206                 BINOP(Quot);
2207
2208                 BINOP(Div);
2209                 BINOP(Mod);
2210                 BINOP(DivMod);
2211
2212                 UNOP(Minus);
2213                 UNOP(Conv);
2214                 UNOP(Abs);
2215                 UNOP(Not);
2216
2217                 GEN(Load);
2218                 GEN(Store);
2219                 GEN(Cond);
2220
2221                 GEN(CopyB);
2222                 GEN(Mux);
2223
2224                 IGN(Call);
2225                 IGN(Alloc);
2226
2227                 IGN(Proj);
2228                 IGN(Block);
2229                 IGN(Start);
2230                 IGN(End);
2231                 IGN(NoMem);
2232                 IGN(Phi);
2233                 IGN(IJmp);
2234                 IGN(Break);
2235                 IGN(Cmp);
2236                 IGN(Unknown);
2237
2238                 /* constant transformation happens earlier */
2239                 IGN(Const);
2240                 IGN(SymConst);
2241                 IGN(Sync);
2242
2243                 BAD(Raise);
2244                 BAD(Sel);
2245                 BAD(InstOf);
2246                 BAD(Cast);
2247                 BAD(Free);
2248                 BAD(Tuple);
2249                 BAD(Id);
2250                 BAD(Bad);
2251                 BAD(Confirm);
2252                 BAD(Filter);
2253                 BAD(CallBegin);
2254                 BAD(EndReg);
2255                 BAD(EndExcept);
2256
2257                 default:
2258                         OTHER_BIN(Max);
2259                         OTHER_BIN(Min);
2260                         OTHER_BIN(Mulh);
2261
2262                         BE_GEN(FrameAddr);
2263                         BE_GEN(FrameLoad);
2264                         BE_GEN(FrameStore);
2265                         BE_GEN(StackParam);
2266                         break;
2267 bad:
2268                 fprintf(stderr, "Not implemented: %s\n", get_irn_opname(node));
2269                 assert(0);
2270         }
2271
2272         /* exchange nodes if a new one was generated */
2273         if (asm_node) {
2274                 exchange(node, asm_node);
2275                 DB((tenv.mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
2276         }
2277         else {
2278                 DB((tenv.mod, LEVEL_1, "ignored\n"));
2279         }
2280
2281 #undef UNOP
2282 #undef BINOP
2283 #undef GEN
2284 #undef IGN
2285 #undef BAD
2286 #undef OTHER_BIN
2287 #undef BE_GEN
2288 }