nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into ia32-Firm.
  23  * @author      Christian Wuerdig, Matthias Braun
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <limits.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "irvrfy.h"
  42 #include "ircons.h"
  43 #include "irgwalk.h"
  44 #include "dbginfo.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50
  51 #include "../benode_t.h"
  52 #include "../besched.h"
  53 #include "../beabi.h"
  54 #include "../beutil.h"
  55 #include "../beirg_t.h"
  56 #include "../betranshlp.h"
  57
  58 #include "bearch_ia32_t.h"
  59 #include "ia32_nodes_attr.h"
  60 #include "ia32_transform.h"
  61 #include "ia32_new_nodes.h"
  62 #include "ia32_map_regs.h"
  63 #include "ia32_dbg_stat.h"
  64 #include "ia32_optimize.h"
  65 #include "ia32_util.h"
  66
  67 #include "gen_ia32_regalloc_if.h"
  68
  69 #define SFP_SIGN "0x80000000"
  70 #define DFP_SIGN "0x8000000000000000"
  71 #define SFP_ABS  "0x7FFFFFFF"
  72 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  73
  74 #define TP_SFP_SIGN "ia32_sfp_sign"
  75 #define TP_DFP_SIGN "ia32_dfp_sign"
  76 #define TP_SFP_ABS  "ia32_sfp_abs"
  77 #define TP_DFP_ABS  "ia32_dfp_abs"
  78
  79 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  80 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  81 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  82 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  83
  84 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  85 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  86
  87 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  88
  89 /** hold the current code generator during transformation */
  90 static ia32_code_gen_t *env_cg = NULL;
  91
  92 extern ir_op *get_op_Mulh(void);
  93
  94 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
  95         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  96         ir_node *op2, ir_node *mem);
  97
  98 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
  99         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
 100         ir_node *op2, ir_node *mem, ir_node *fpcw);
 101
 102 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 104         ir_node *mem);
 105
 106 /****************************************************************************************************
 107  *                  _        _                        __                           _   _
 108  *                 | |      | |                      / _|                         | | (_)
 109  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 110  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 111  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 112  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 113  *
 114  ****************************************************************************************************/
 115
 116 static ir_node *try_create_Immediate(ir_node *node,
 117                                      char immediate_constraint_type);
 118
 119 static ir_node *create_immediate_or_transform(ir_node *node,
 120                                               char immediate_constraint_type);
 121
 122 /**
 123  * Return true if a mode can be stored in the GP register set
 124  */
 125 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 126         if(mode == mode_fpcw)
 127                 return 0;
 128         return mode_is_int(mode) || mode_is_character(mode) || mode_is_reference(mode);
 129 }
 130
 131 /**
 132  * Returns 1 if irn is a Const representing 0, 0 otherwise
 133  */
 134 static INLINE int is_ia32_Const_0(ir_node *irn) {
 135         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 136                && tarval_is_null(get_ia32_Immop_tarval(irn));
 137 }
 138
 139 /**
 140  * Returns 1 if irn is a Const representing 1, 0 otherwise
 141  */
 142 static INLINE int is_ia32_Const_1(ir_node *irn) {
 143         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 144                && tarval_is_one(get_ia32_Immop_tarval(irn));
 145 }
 146
 147 /**
 148  * Collects all Projs of a node into the node array. Index is the projnum.
 149  * BEWARE: The caller has to assure the appropriate array size!
 150  */
 151 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 152         const ir_edge_t *edge;
 153         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 154
 155         memset(projs, 0, size * sizeof(projs[0]));
 156
 157         foreach_out_edge(irn, edge) {
 158                 ir_node *proj = get_edge_src_irn(edge);
 159                 int proj_proj = get_Proj_proj(proj);
 160                 assert(proj_proj < size);
 161                 projs[proj_proj] = proj;
 162         }
 163 }
 164
 165 /**
 166  * Renumbers the proj having pn_old in the array tp pn_new
 167  * and removes the proj from the array.
 168  */
 169 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 170         fprintf(stderr, "Warning: renumber_Proj used!\n");
 171         if (projs[pn_old]) {
 172                 set_Proj_proj(projs[pn_old], pn_new);
 173                 projs[pn_old] = NULL;
 174         }
 175 }
 176
 177 /**
 178  * creates a unique ident by adding a number to a tag
 179  *
 180  * @param tag   the tag string, must contain a %d if a number
 181  *              should be added
 182  */
 183 static ident *unique_id(const char *tag)
 184 {
 185         static unsigned id = 0;
 186         char str[256];
 187
 188         snprintf(str, sizeof(str), tag, ++id);
 189         return new_id_from_str(str);
 190 }
 191
 192 /**
 193  * Get a primitive type for a mode.
 194  */
 195 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 196 {
 197         pmap_entry *e = pmap_find(types, mode);
 198         ir_type *res;
 199
 200         if (! e) {
 201                 char buf[64];
 202                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 203                 res = new_type_primitive(new_id_from_str(buf), mode);
 204                 set_type_alignment_bytes(res, 16);
 205                 pmap_insert(types, mode, res);
 206         }
 207         else
 208                 res = e->value;
 209         return res;
 210 }
 211
 212 /**
 213  * Get an entity that is initialized with a tarval
 214  */
 215 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 216 {
 217         tarval *tv    = get_Const_tarval(cnst);
 218         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 219         ir_entity *res;
 220         ir_graph *rem;
 221
 222         if (! e) {
 223                 ir_mode *mode = get_irn_mode(cnst);
 224                 ir_type *tp = get_Const_type(cnst);
 225                 if (tp == firm_unknown_type)
 226                         tp = get_prim_type(cg->isa->types, mode);
 227
 228                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 229
 230                 set_entity_ld_ident(res, get_entity_ident(res));
 231                 set_entity_visibility(res, visibility_local);
 232                 set_entity_variability(res, variability_constant);
 233                 set_entity_allocation(res, allocation_static);
 234
 235                  /* we create a new entity here: It's initialization must resist on the
 236                     const code irg */
 237                 rem = current_ir_graph;
 238                 current_ir_graph = get_const_code_irg();
 239                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 240                 current_ir_graph = rem;
 241
 242                 pmap_insert(cg->isa->tv_ent, tv, res);
 243         } else {
 244                 res = e->value;
 245         }
 246
 247         return res;
 248 }
 249
 250 static int is_Const_0(ir_node *node) {
 251         if(!is_Const(node))
 252                 return 0;
 253
 254         return classify_Const(node) == CNST_NULL;
 255 }
 256
 257 static int is_Const_1(ir_node *node) {
 258         if(!is_Const(node))
 259                 return 0;
 260
 261         return classify_Const(node) == CNST_ONE;
 262 }
 263
 264 /**
 265  * Transforms a Const.
 266  */
 267 static ir_node *gen_Const(ir_node *node) {
 268         ir_graph        *irg   = current_ir_graph;
 269         ir_node         *block = be_transform_node(get_nodes_block(node));
 270         dbg_info        *dbgi  = get_irn_dbg_info(node);
 271         ir_mode         *mode  = get_irn_mode(node);
 272
 273         if (mode_is_float(mode)) {
 274                 ir_node   *res   = NULL;
 275                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 276                 ir_node   *nomem = new_NoMem();
 277                 ir_node   *load;
 278                 ir_entity *floatent;
 279
 280                 FP_USED(env_cg);
 281                 if (! USE_SSE2(env_cg)) {
 282                         cnst_classify_t clss = classify_Const(node);
 283
 284                         if (clss == CNST_NULL) {
 285                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 286                                 res  = load;
 287                         } else if (clss == CNST_ONE) {
 288                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 289                                 res  = load;
 290                         } else {
 291                                 floatent = get_entity_for_tv(env_cg, node);
 292
 293                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 294                                 set_ia32_op_type(load, ia32_AddrModeS);
 295                                 set_ia32_am_flavour(load, ia32_am_N);
 296                                 set_ia32_am_sc(load, floatent);
 297                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 298                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 299                         }
 300                         set_ia32_ls_mode(load, mode);
 301                 } else {
 302                         floatent = get_entity_for_tv(env_cg, node);
 303
 304                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 305                         set_ia32_op_type(load, ia32_AddrModeS);
 306                         set_ia32_am_flavour(load, ia32_am_N);
 307                         set_ia32_am_sc(load, floatent);
 308                         set_ia32_ls_mode(load, mode);
 309                         set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 310
 311                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 312                 }
 313
 314                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 315
 316                 /* Const Nodes before the initial IncSP are a bad idea, because
 317                  * they could be spilled and we have no SP ready at that point yet.
 318                  * So add a dependency to the initial frame pointer calculation to
 319                  * avoid that situation.
 320                  */
 321                 if (get_irg_start_block(irg) == block) {
 322                         add_irn_dep(load, get_irg_frame(irg));
 323                 }
 324
 325                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 326                 return res;
 327         } else {
 328                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 329
 330                 /* see above */
 331                 if (get_irg_start_block(irg) == block) {
 332                         add_irn_dep(cnst, get_irg_frame(irg));
 333                 }
 334
 335                 set_ia32_Const_attr(cnst, node);
 336                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 337                 return cnst;
 338         }
 339
 340         assert(0);
 341         return new_r_Bad(irg);
 342 }
 343
 344 /**
 345  * Transforms a SymConst.
 346  */
 347 static ir_node *gen_SymConst(ir_node *node) {
 348         ir_graph *irg   = current_ir_graph;
 349         ir_node  *block = be_transform_node(get_nodes_block(node));
 350         dbg_info *dbgi  = get_irn_dbg_info(node);
 351         ir_mode  *mode  = get_irn_mode(node);
 352         ir_node  *cnst;
 353
 354         if (mode_is_float(mode)) {
 355                 FP_USED(env_cg);
 356                 if (USE_SSE2(env_cg))
 357                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 358                 else
 359                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 360                 //set_ia32_ls_mode(cnst, mode);
 361                 set_ia32_ls_mode(cnst, mode_E);
 362         } else {
 363                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 364         }
 365
 366         /* Const Nodes before the initial IncSP are a bad idea, because
 367          * they could be spilled and we have no SP ready at that point yet
 368          */
 369         if (get_irg_start_block(irg) == block) {
 370                 add_irn_dep(cnst, get_irg_frame(irg));
 371         }
 372
 373         set_ia32_Const_attr(cnst, node);
 374         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 375
 376         return cnst;
 377 }
 378
 379 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 380 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 381         static const struct {
 382                 const char *tp_name;
 383                 const char *ent_name;
 384                 const char *cnst_str;
 385         } names [ia32_known_const_max] = {
 386                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 387                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 388                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 389                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 390         };
 391         static ir_entity *ent_cache[ia32_known_const_max];
 392
 393         const char    *tp_name, *ent_name, *cnst_str;
 394         ir_type       *tp;
 395         ir_node       *cnst;
 396         ir_graph      *rem;
 397         ir_entity     *ent;
 398         tarval        *tv;
 399         ir_mode       *mode;
 400
 401         ent_name = names[kct].ent_name;
 402         if (! ent_cache[kct]) {
 403                 tp_name  = names[kct].tp_name;
 404                 cnst_str = names[kct].cnst_str;
 405
 406                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 407                 //mode = mode_xmm;
 408                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 409                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 410                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 411
 412                 set_entity_ld_ident(ent, get_entity_ident(ent));
 413                 set_entity_visibility(ent, visibility_local);
 414                 set_entity_variability(ent, variability_constant);
 415                 set_entity_allocation(ent, allocation_static);
 416
 417                 /* we create a new entity here: It's initialization must resist on the
 418                     const code irg */
 419                 rem = current_ir_graph;
 420                 current_ir_graph = get_const_code_irg();
 421                 cnst = new_Const(mode, tv);
 422                 current_ir_graph = rem;
 423
 424                 set_atomic_ent_value(ent, cnst);
 425
 426                 /* cache the entry */
 427                 ent_cache[kct] = ent;
 428         }
 429
 430         return ent_cache[kct];
 431 }
 432
 433 #ifndef NDEBUG
 434 /**
 435  * Prints the old node name on cg obst and returns a pointer to it.
 436  */
 437 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 438         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 439
 440         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 441         obstack_1grow(isa->name_obst, 0);
 442         return obstack_finish(isa->name_obst);
 443 }
 444 #endif /* NDEBUG */
 445
 446 /* determine if one operator is an Imm */
 447 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 448         if (op1) {
 449                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 450         } else {
 451                 return is_ia32_Cnst(op2) ? op2 : NULL;
 452         }
 453 }
 454
 455 /* determine if one operator is not an Imm */
 456 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 457         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 458 }
 459
 460 static void fold_immediate(ir_node *node, int in1, int in2) {
 461         ir_node *left;
 462         ir_node *right;
 463
 464         if (!(env_cg->opt & IA32_OPT_IMMOPS))
 465                 return;
 466
 467         left = get_irn_n(node, in1);
 468         right = get_irn_n(node, in2);
 469         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 470                 /* we can only set right operand to immediate */
 471                 if(!is_ia32_commutative(node))
 472                         return;
 473                 /* exchange left/right */
 474                 set_irn_n(node, in1, right);
 475                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 476                 copy_ia32_Immop_attr(node, left);
 477         } else if(is_ia32_Cnst(right)) {
 478                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 479                 copy_ia32_Immop_attr(node, right);
 480         } else {
 481                 return;
 482         }
 483
 484         clear_ia32_commutative(node);
 485         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source,
 486                             get_ia32_am_arity(node));
 487 }
 488
 489 /**
 490  * Construct a standard binary operation, set AM and immediate if required.
 491  *
 492  * @param op1   The first operand
 493  * @param op2   The second operand
 494  * @param func  The node constructor function
 495  * @return The constructed ia32 node.
 496  */
 497 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 498                           construct_binop_func *func, int commutative)
 499 {
 500         ir_node  *block    = be_transform_node(get_nodes_block(node));
 501         ir_graph *irg      = current_ir_graph;
 502         dbg_info *dbgi     = get_irn_dbg_info(node);
 503         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 504         ir_node  *nomem    = new_NoMem();
 505         ir_node  *new_node;
 506
 507         ir_node *new_op1 = be_transform_node(op1);
 508         ir_node *new_op2 = create_immediate_or_transform(op2, 0);
 509         if (is_ia32_Immediate(new_op2)) {
 510                 commutative = 0;
 511         }
 512
 513         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 514         if (func == new_rd_ia32_IMul) {
 515                 set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 516         } else {
 517                 set_ia32_am_support(new_node, ia32_am_Full, ia32_am_binary);
 518         }
 519
 520         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 521         if (commutative) {
 522                 set_ia32_commutative(new_node);
 523         }
 524
 525         return new_node;
 526 }
 527
 528 /**
 529  * Construct a standard binary operation, set AM and immediate if required.
 530  *
 531  * @param op1   The first operand
 532  * @param op2   The second operand
 533  * @param func  The node constructor function
 534  * @return The constructed ia32 node.
 535  */
 536 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 537                                     construct_binop_func *func)
 538 {
 539         ir_node  *block    = be_transform_node(get_nodes_block(node));
 540         ir_node  *new_op1  = be_transform_node(op1);
 541         ir_node  *new_op2  = be_transform_node(op2);
 542         ir_node  *new_node = NULL;
 543         dbg_info *dbgi     = get_irn_dbg_info(node);
 544         ir_graph *irg      = current_ir_graph;
 545         ir_mode  *mode     = get_irn_mode(node);
 546         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 547         ir_node  *nomem    = new_NoMem();
 548
 549         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 550                         nomem);
 551         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 552         if (is_op_commutative(get_irn_op(node))) {
 553                 set_ia32_commutative(new_node);
 554         }
 555         set_ia32_ls_mode(new_node, mode);
 556
 557         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 558
 559         return new_node;
 560 }
 561
 562 /**
 563  * Construct a standard binary operation, set AM and immediate if required.
 564  *
 565  * @param op1   The first operand
 566  * @param op2   The second operand
 567  * @param func  The node constructor function
 568  * @return The constructed ia32 node.
 569  */
 570 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 571                                     construct_binop_float_func *func)
 572 {
 573         ir_node  *block    = be_transform_node(get_nodes_block(node));
 574         ir_node  *new_op1  = be_transform_node(op1);
 575         ir_node  *new_op2  = be_transform_node(op2);
 576         ir_node  *new_node = NULL;
 577         dbg_info *dbgi     = get_irn_dbg_info(node);
 578         ir_graph *irg      = current_ir_graph;
 579         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 580         ir_node  *nomem    = new_NoMem();
 581         ir_node  *fpcw     = be_abi_get_ignore_irn(env_cg->birg->abi,
 582                                                    &ia32_fp_cw_regs[REG_FPCW]);
 583
 584         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 585                         nomem, fpcw);
 586         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 587         if (is_op_commutative(get_irn_op(node))) {
 588                 set_ia32_commutative(new_node);
 589         }
 590
 591         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 592
 593         return new_node;
 594 }
 595
 596 /**
 597  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 598  *
 599  * @param op1   The first operand
 600  * @param op2   The second operand
 601  * @param func  The node constructor function
 602  * @return The constructed ia32 node.
 603  */
 604 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 605                                 construct_binop_func *func)
 606 {
 607         ir_node  *block   = be_transform_node(get_nodes_block(node));
 608         ir_node  *new_op1 = be_transform_node(op1);
 609         ir_node  *new_op2;
 610         ir_node  *new_op  = NULL;
 611         dbg_info *dbgi    = get_irn_dbg_info(node);
 612         ir_graph *irg     = current_ir_graph;
 613         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 614         ir_node  *nomem   = new_NoMem();
 615
 616         assert(! mode_is_float(get_irn_mode(node))
 617                  && "Shift/Rotate with float not supported");
 618
 619         new_op2 = create_immediate_or_transform(op2, 'N');
 620
 621         new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 622
 623         /* set AM support */
 624         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
 625
 626         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 627
 628         set_ia32_emit_cl(new_op);
 629
 630         return new_op;
 631 }
 632
 633
 634 /**
 635  * Construct a standard unary operation, set AM and immediate if required.
 636  *
 637  * @param op    The operand
 638  * @param func  The node constructor function
 639  * @return The constructed ia32 node.
 640  */
 641 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 642 {
 643         ir_node  *block    = be_transform_node(get_nodes_block(node));
 644         ir_node  *new_op   = be_transform_node(op);
 645         ir_node  *new_node = NULL;
 646         ir_graph *irg      = current_ir_graph;
 647         dbg_info *dbgi     = get_irn_dbg_info(node);
 648         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
 649         ir_node  *nomem    = new_NoMem();
 650
 651         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 652         DB((dbg, LEVEL_1, "INT unop ..."));
 653         set_ia32_am_support(new_node, ia32_am_Dest, ia32_am_unary);
 654
 655         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 656
 657         return new_node;
 658 }
 659
 660 /**
 661  * Creates an ia32 Add.
 662  *
 663  * @return the created ia32 Add node
 664  */
 665 static ir_node *gen_Add(ir_node *node) {
 666         ir_node  *block   = be_transform_node(get_nodes_block(node));
 667         ir_node  *op1     = get_Add_left(node);
 668         ir_node  *new_op1 = be_transform_node(op1);
 669         ir_node  *op2     = get_Add_right(node);
 670         ir_node  *new_op2 = be_transform_node(op2);
 671         ir_node  *new_op  = NULL;
 672         ir_graph *irg     = current_ir_graph;
 673         dbg_info *dbgi    = get_irn_dbg_info(node);
 674         ir_mode  *mode    = get_irn_mode(node);
 675         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 676         ir_node  *nomem   = new_NoMem();
 677         ir_node  *expr_op, *imm_op;
 678
 679         /* Check if immediate optimization is on and */
 680         /* if it's an operation with immediate.      */
 681         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 682         expr_op = get_expr_op(new_op1, new_op2);
 683
 684         assert((expr_op || imm_op) && "invalid operands");
 685
 686         if (mode_is_float(mode)) {
 687                 FP_USED(env_cg);
 688                 if (USE_SSE2(env_cg))
 689                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd);
 690                 else
 691                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd);
 692         }
 693
 694         /* integer ADD */
 695         if (! expr_op) {
 696                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 697                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 698
 699                 /* No expr_op means, that we have two const - one symconst and */
 700                 /* one tarval or another symconst - because this case is not   */
 701                 /* covered by constant folding                                 */
 702                 /* We need to check for:                                       */
 703                 /*  1) symconst + const    -> becomes a LEA                    */
 704                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 705                 /*        linker doesn't support two symconsts                 */
 706
 707                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 708                         /* this is the 2nd case */
 709                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 710                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 711                         set_ia32_am_flavour(new_op, ia32_am_B);
 712                         set_ia32_op_type(new_op, ia32_AddrModeS);
 713
 714                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 715                 } else if (tp1 == ia32_ImmSymConst) {
 716                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 717                         long offs = get_tarval_long(tv);
 718
 719                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 720                         add_irn_dep(new_op, get_irg_frame(irg));
 721                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 722
 723                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 724                         add_ia32_am_offs_int(new_op, offs);
 725                         set_ia32_am_flavour(new_op, ia32_am_OB);
 726                         set_ia32_op_type(new_op, ia32_AddrModeS);
 727                 } else if (tp2 == ia32_ImmSymConst) {
 728                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 729                         long offs = get_tarval_long(tv);
 730
 731                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 732                         add_irn_dep(new_op, get_irg_frame(irg));
 733                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 734
 735                         add_ia32_am_offs_int(new_op, offs);
 736                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 737                         set_ia32_am_flavour(new_op, ia32_am_OB);
 738                         set_ia32_op_type(new_op, ia32_AddrModeS);
 739                 } else {
 740                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 741                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 742                         tarval *restv = tarval_add(tv1, tv2);
 743
 744                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 745
 746                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 747                         set_ia32_Const_tarval(new_op, restv);
 748                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 749                 }
 750
 751                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 752                 return new_op;
 753         } else if (imm_op) {
 754                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 755                         tarval_classification_t class_tv, class_negtv;
 756                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 757
 758                         /* optimize tarvals */
 759                         class_tv    = classify_tarval(tv);
 760                         class_negtv = classify_tarval(tarval_neg(tv));
 761
 762                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 763                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 764                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 765                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 766                                 return new_op;
 767                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 768                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 769                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 770                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 771                                 return new_op;
 772                         }
 773                 }
 774         }
 775
 776         /* This is a normal add */
 777         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 778
 779         /* set AM support */
 780         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
 781         set_ia32_commutative(new_op);
 782
 783         fold_immediate(new_op, 2, 3);
 784
 785         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 786
 787         return new_op;
 788 }
 789
 790 /**
 791  * Creates an ia32 Mul.
 792  *
 793  * @return the created ia32 Mul node
 794  */
 795 static ir_node *gen_Mul(ir_node *node) {
 796         ir_node *op1  = get_Mul_left(node);
 797         ir_node *op2  = get_Mul_right(node);
 798         ir_mode *mode = get_irn_mode(node);
 799
 800         if (mode_is_float(mode)) {
 801                 FP_USED(env_cg);
 802                 if (USE_SSE2(env_cg))
 803                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul);
 804                 else
 805                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul);
 806         }
 807
 808         /*
 809                 for the lower 32bit of the result it doesn't matter whether we use
 810                 signed or unsigned multiplication so we use IMul as it has fewer
 811                 constraints
 812         */
 813         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 814 }
 815
 816 /**
 817  * Creates an ia32 Mulh.
 818  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 819  * this result while Mul returns the lower 32 bit.
 820  *
 821  * @return the created ia32 Mulh node
 822  */
 823 static ir_node *gen_Mulh(ir_node *node) {
 824         ir_node  *block   = be_transform_node(get_nodes_block(node));
 825         ir_node  *op1     = get_irn_n(node, 0);
 826         ir_node  *new_op1 = be_transform_node(op1);
 827         ir_node  *op2     = get_irn_n(node, 1);
 828         ir_node  *new_op2 = be_transform_node(op2);
 829         ir_graph *irg     = current_ir_graph;
 830         dbg_info *dbgi    = get_irn_dbg_info(node);
 831         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 832         ir_mode  *mode    = get_irn_mode(node);
 833         ir_node  *proj_EAX, *proj_EDX, *res;
 834         ir_node  *in[1];
 835
 836         assert(!mode_is_float(mode) && "Mulh with float not supported");
 837         if (mode_is_signed(mode)) {
 838                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 839         } else {
 840                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 841         }
 842
 843         set_ia32_commutative(res);
 844         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
 845
 846         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 847         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 848
 849         /* keep EAX */
 850         in[0] = proj_EAX;
 851         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 852
 853         return proj_EDX;
 854 }
 855
 856
 857
 858 /**
 859  * Creates an ia32 And.
 860  *
 861  * @return The created ia32 And node
 862  */
 863 static ir_node *gen_And(ir_node *node) {
 864         ir_node *op1 = get_And_left(node);
 865         ir_node *op2 = get_And_right(node);
 866
 867         assert (! mode_is_float(get_irn_mode(node)));
 868         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
 869 }
 870
 871
 872
 873 /**
 874  * Creates an ia32 Or.
 875  *
 876  * @return The created ia32 Or node
 877  */
 878 static ir_node *gen_Or(ir_node *node) {
 879         ir_node *op1 = get_Or_left(node);
 880         ir_node *op2 = get_Or_right(node);
 881
 882         assert (! mode_is_float(get_irn_mode(node)));
 883         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
 884 }
 885
 886
 887
 888 /**
 889  * Creates an ia32 Eor.
 890  *
 891  * @return The created ia32 Eor node
 892  */
 893 static ir_node *gen_Eor(ir_node *node) {
 894         ir_node *op1 = get_Eor_left(node);
 895         ir_node *op2 = get_Eor_right(node);
 896
 897         assert(! mode_is_float(get_irn_mode(node)));
 898         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
 899 }
 900
 901
 902 /**
 903  * Creates an ia32 Sub.
 904  *
 905  * @return The created ia32 Sub node
 906  */
 907 static ir_node *gen_Sub(ir_node *node) {
 908         ir_node  *block   = be_transform_node(get_nodes_block(node));
 909         ir_node  *op1     = get_Sub_left(node);
 910         ir_node  *new_op1 = be_transform_node(op1);
 911         ir_node  *op2     = get_Sub_right(node);
 912         ir_node  *new_op2 = be_transform_node(op2);
 913         ir_node  *new_op  = NULL;
 914         ir_graph *irg     = current_ir_graph;
 915         dbg_info *dbgi    = get_irn_dbg_info(node);
 916         ir_mode  *mode    = get_irn_mode(node);
 917         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 918         ir_node  *nomem   = new_NoMem();
 919         ir_node  *expr_op, *imm_op;
 920
 921         /* Check if immediate optimization is on and */
 922         /* if it's an operation with immediate.      */
 923         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
 924         expr_op = get_expr_op(new_op1, new_op2);
 925
 926         assert((expr_op || imm_op) && "invalid operands");
 927
 928         if (mode_is_float(mode)) {
 929                 FP_USED(env_cg);
 930                 if (USE_SSE2(env_cg))
 931                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub);
 932                 else
 933                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub);
 934         }
 935
 936         /* integer SUB */
 937         if (! expr_op) {
 938                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 939                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 940
 941                 /* No expr_op means, that we have two const - one symconst and */
 942                 /* one tarval or another symconst - because this case is not   */
 943                 /* covered by constant folding                                 */
 944                 /* We need to check for:                                       */
 945                 /*  1) symconst - const    -> becomes a LEA                    */
 946                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
 947                 /*        linker doesn't support two symconsts                 */
 948                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 949                         /* this is the 2nd case */
 950                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 951                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
 952                         set_ia32_am_sc_sign(new_op);
 953                         set_ia32_am_flavour(new_op, ia32_am_B);
 954
 955                         DBG_OPT_LEA3(op1, op2, node, new_op);
 956                 } else if (tp1 == ia32_ImmSymConst) {
 957                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 958                         long offs = get_tarval_long(tv);
 959
 960                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 961                         add_irn_dep(new_op, get_irg_frame(irg));
 962                         DBG_OPT_LEA3(op1, op2, node, new_op);
 963
 964                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 965                         add_ia32_am_offs_int(new_op, -offs);
 966                         set_ia32_am_flavour(new_op, ia32_am_OB);
 967                         set_ia32_op_type(new_op, ia32_AddrModeS);
 968                 } else if (tp2 == ia32_ImmSymConst) {
 969                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 970                         long offs = get_tarval_long(tv);
 971
 972                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 973                         add_irn_dep(new_op, get_irg_frame(irg));
 974                         DBG_OPT_LEA3(op1, op2, node, new_op);
 975
 976                         add_ia32_am_offs_int(new_op, offs);
 977                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 978                         set_ia32_am_sc_sign(new_op);
 979                         set_ia32_am_flavour(new_op, ia32_am_OB);
 980                         set_ia32_op_type(new_op, ia32_AddrModeS);
 981                 } else {
 982                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 983                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 984                         tarval *restv = tarval_sub(tv1, tv2);
 985
 986                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
 987
 988                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 989                         set_ia32_Const_tarval(new_op, restv);
 990                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 991                 }
 992
 993                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 994                 return new_op;
 995         } else if (imm_op) {
 996                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 997                         tarval_classification_t class_tv, class_negtv;
 998                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 999
1000                         /* optimize tarvals */
1001                         class_tv    = classify_tarval(tv);
1002                         class_negtv = classify_tarval(tarval_neg(tv));
1003
1004                         if (class_tv == TV_CLASSIFY_ONE) {
1005                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1006                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1007                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1008                                 return new_op;
1009                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1010                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1011                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1012                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1013                                 return new_op;
1014                         }
1015                 }
1016         }
1017
1018         /* This is a normal sub */
1019         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1020
1021         /* set AM support */
1022         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
1023
1024         fold_immediate(new_op, 2, 3);
1025
1026         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1027
1028         return new_op;
1029 }
1030
1031
1032
1033 /**
1034  * Generates an ia32 DivMod with additional infrastructure for the
1035  * register allocator if needed.
1036  *
1037  * @param dividend -no comment- :)
1038  * @param divisor  -no comment- :)
1039  * @param dm_flav  flavour_Div/Mod/DivMod
1040  * @return The created ia32 DivMod node
1041  */
1042 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1043                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1044 {
1045         ir_node  *block        = be_transform_node(get_nodes_block(node));
1046         ir_node  *new_dividend = be_transform_node(dividend);
1047         ir_node  *new_divisor  = be_transform_node(divisor);
1048         ir_graph *irg          = current_ir_graph;
1049         dbg_info *dbgi         = get_irn_dbg_info(node);
1050         ir_mode  *mode         = get_irn_mode(node);
1051         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1052         ir_node  *res, *proj_div, *proj_mod;
1053         ir_node  *sign_extension;
1054         ir_node  *in_keep[2];
1055         ir_node  *mem, *new_mem;
1056         ir_node  *projs[pn_DivMod_max];
1057         int      i, has_exc;
1058
1059         ia32_collect_Projs(node, projs, pn_DivMod_max);
1060
1061         proj_div = proj_mod = NULL;
1062         has_exc  = 0;
1063         switch (dm_flav) {
1064                 case flavour_Div:
1065                         mem  = get_Div_mem(node);
1066                         mode = get_Div_resmode(node);
1067                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1068                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1069                         break;
1070                 case flavour_Mod:
1071                         mem  = get_Mod_mem(node);
1072                         mode = get_Mod_resmode(node);
1073                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1074                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1075                         break;
1076                 case flavour_DivMod:
1077                         mem  = get_DivMod_mem(node);
1078                         mode = get_DivMod_resmode(node);
1079                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1080                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1081                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1082                         break;
1083                 default:
1084                         panic("invalid divmod flavour!");
1085         }
1086         new_mem = be_transform_node(mem);
1087
1088         if (mode_is_signed(mode)) {
1089                 /* in signed mode, we need to sign extend the dividend */
1090                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend);
1091         } else {
1092                 sign_extension = new_rd_ia32_Const(dbgi, irg, block);
1093                 set_ia32_Immop_tarval(sign_extension, get_tarval_null(mode_Iu));
1094
1095                 add_irn_dep(sign_extension, get_irg_frame(irg));
1096         }
1097
1098         if (mode_is_signed(mode)) {
1099                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend,
1100                                        sign_extension, new_divisor, new_mem, dm_flav);
1101         } else {
1102                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend,
1103                                       sign_extension, new_divisor, new_mem, dm_flav);
1104         }
1105
1106         set_ia32_exc_label(res, has_exc);
1107         set_irn_pinned(res, get_irn_pinned(node));
1108
1109         /* Matze: code can't handle this at the moment... */
1110 #if 0
1111         /* set AM support */
1112         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1113 #endif
1114
1115         /* check, which Proj-Keep, we need to add */
1116         i = 0;
1117         if (proj_div == NULL) {
1118                 /* We have only mod result: add div res Proj-Keep */
1119                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_div_res);
1120                 ++i;
1121         }
1122         if (proj_mod == NULL) {
1123                 /* We have only div result: add mod res Proj-Keep */
1124                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_mod_res);
1125                 ++i;
1126         }
1127         if(i > 0)
1128                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, i, in_keep);
1129
1130         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1131
1132         return res;
1133 }
1134
1135
1136 /**
1137  * Wrapper for generate_DivMod. Sets flavour_Mod.
1138  *
1139  */
1140 static ir_node *gen_Mod(ir_node *node) {
1141         return generate_DivMod(node, get_Mod_left(node),
1142                                get_Mod_right(node), flavour_Mod);
1143 }
1144
1145 /**
1146  * Wrapper for generate_DivMod. Sets flavour_Div.
1147  *
1148  */
1149 static ir_node *gen_Div(ir_node *node) {
1150         return generate_DivMod(node, get_Div_left(node),
1151                                get_Div_right(node), flavour_Div);
1152 }
1153
1154 /**
1155  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1156  */
1157 static ir_node *gen_DivMod(ir_node *node) {
1158         return generate_DivMod(node, get_DivMod_left(node),
1159                                get_DivMod_right(node), flavour_DivMod);
1160 }
1161
1162
1163
1164 /**
1165  * Creates an ia32 floating Div.
1166  *
1167  * @return The created ia32 xDiv node
1168  */
1169 static ir_node *gen_Quot(ir_node *node) {
1170         ir_node  *block   = be_transform_node(get_nodes_block(node));
1171         ir_node  *op1     = get_Quot_left(node);
1172         ir_node  *new_op1 = be_transform_node(op1);
1173         ir_node  *op2     = get_Quot_right(node);
1174         ir_node  *new_op2 = be_transform_node(op2);
1175         ir_graph *irg     = current_ir_graph;
1176         dbg_info *dbgi    = get_irn_dbg_info(node);
1177         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1178         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1179         ir_node  *new_op;
1180
1181         FP_USED(env_cg);
1182         if (USE_SSE2(env_cg)) {
1183                 ir_mode *mode = get_irn_mode(op1);
1184                 if (is_ia32_xConst(new_op2)) {
1185                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1186                         set_ia32_am_support(new_op, ia32_am_None, ia32_am_arity_none);
1187                         copy_ia32_Immop_attr(new_op, new_op2);
1188                 } else {
1189                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1190                         // Matze: disabled for now, spillslot coalescer fails
1191                         //set_ia32_am_support(new_op, ia32_am_Source | ia32_am_binary);
1192                 }
1193                 set_ia32_ls_mode(new_op, mode);
1194         } else {
1195                 ir_node  *fpcw = be_abi_get_ignore_irn(env_cg->birg->abi,
1196                                                        &ia32_fp_cw_regs[REG_FPCW]);
1197                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1,
1198                                            new_op2, nomem, fpcw);
1199                 // Matze: disabled for now (spillslot coalescer fails)
1200                 //set_ia32_am_support(new_op, ia32_am_Source | ia32_am_binary);
1201         }
1202         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1203         return new_op;
1204 }
1205
1206
1207 /**
1208  * Creates an ia32 Shl.
1209  *
1210  * @return The created ia32 Shl node
1211  */
1212 static ir_node *gen_Shl(ir_node *node) {
1213         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1214                                new_rd_ia32_Shl);
1215 }
1216
1217
1218
1219 /**
1220  * Creates an ia32 Shr.
1221  *
1222  * @return The created ia32 Shr node
1223  */
1224 static ir_node *gen_Shr(ir_node *node) {
1225         return gen_shift_binop(node, get_Shr_left(node),
1226                                get_Shr_right(node), new_rd_ia32_Shr);
1227 }
1228
1229
1230
1231 /**
1232  * Creates an ia32 Sar.
1233  *
1234  * @return The created ia32 Shrs node
1235  */
1236 static ir_node *gen_Shrs(ir_node *node) {
1237         ir_node *left  = get_Shrs_left(node);
1238         ir_node *right = get_Shrs_right(node);
1239         if(is_Const(right) && get_irn_mode(left) == mode_Is) {
1240                 tarval *tv = get_Const_tarval(right);
1241                 long val = get_tarval_long(tv);
1242                 if(val == 31) {
1243                         /* this is a sign extension */
1244                         ir_graph *irg    = current_ir_graph;
1245                         dbg_info *dbgi   = get_irn_dbg_info(node);
1246                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1247                         ir_node  *op     = left;
1248                         ir_node  *new_op = be_transform_node(op);
1249
1250                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1251                 }
1252         }
1253
1254         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1255 }
1256
1257
1258
1259 /**
1260  * Creates an ia32 RotL.
1261  *
1262  * @param op1   The first operator
1263  * @param op2   The second operator
1264  * @return The created ia32 RotL node
1265  */
1266 static ir_node *gen_RotL(ir_node *node,
1267                          ir_node *op1, ir_node *op2) {
1268         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1269 }
1270
1271
1272
1273 /**
1274  * Creates an ia32 RotR.
1275  * NOTE: There is no RotR with immediate because this would always be a RotL
1276  *       "imm-mode_size_bits" which can be pre-calculated.
1277  *
1278  * @param op1   The first operator
1279  * @param op2   The second operator
1280  * @return The created ia32 RotR node
1281  */
1282 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1283                          ir_node *op2) {
1284         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1285 }
1286
1287
1288
1289 /**
1290  * Creates an ia32 RotR or RotL (depending on the found pattern).
1291  *
1292  * @return The created ia32 RotL or RotR node
1293  */
1294 static ir_node *gen_Rot(ir_node *node) {
1295         ir_node *rotate = NULL;
1296         ir_node *op1    = get_Rot_left(node);
1297         ir_node *op2    = get_Rot_right(node);
1298
1299         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1300                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1301                  that means we can create a RotR instead of an Add and a RotL */
1302
1303         if (get_irn_op(op2) == op_Add) {
1304                 ir_node *add = op2;
1305                 ir_node *left = get_Add_left(add);
1306                 ir_node *right = get_Add_right(add);
1307                 if (is_Const(right)) {
1308                         tarval  *tv   = get_Const_tarval(right);
1309                         ir_mode *mode = get_irn_mode(node);
1310                         long     bits = get_mode_size_bits(mode);
1311
1312                         if (get_irn_op(left) == op_Minus &&
1313                                         tarval_is_long(tv)       &&
1314                                         get_tarval_long(tv) == bits)
1315                         {
1316                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1317                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1318                         }
1319                 }
1320         }
1321
1322         if (rotate == NULL) {
1323                 rotate = gen_RotL(node, op1, op2);
1324         }
1325
1326         return rotate;
1327 }
1328
1329
1330
1331 /**
1332  * Transforms a Minus node.
1333  *
1334  * @param op    The Minus operand
1335  * @return The created ia32 Minus node
1336  */
1337 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1338         ir_node   *block = be_transform_node(get_nodes_block(node));
1339         ir_graph  *irg   = current_ir_graph;
1340         dbg_info  *dbgi  = get_irn_dbg_info(node);
1341         ir_mode   *mode  = get_irn_mode(node);
1342         ir_entity *ent;
1343         ir_node   *res;
1344         int       size;
1345
1346         if (mode_is_float(mode)) {
1347                 ir_node *new_op = be_transform_node(op);
1348                 FP_USED(env_cg);
1349                 if (USE_SSE2(env_cg)) {
1350                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1351                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1352                         ir_node *nomem    = new_rd_NoMem(irg);
1353
1354                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1355
1356                         size = get_mode_size_bits(mode);
1357                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1358
1359                         set_ia32_am_sc(res, ent);
1360                         set_ia32_op_type(res, ia32_AddrModeS);
1361                         set_ia32_ls_mode(res, mode);
1362                 } else {
1363                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1364                 }
1365         } else {
1366                 res = gen_unop(node, op, new_rd_ia32_Neg);
1367         }
1368
1369         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1370
1371         return res;
1372 }
1373
1374 /**
1375  * Transforms a Minus node.
1376  *
1377  * @return The created ia32 Minus node
1378  */
1379 static ir_node *gen_Minus(ir_node *node) {
1380         return gen_Minus_ex(node, get_Minus_op(node));
1381 }
1382
1383
1384 /**
1385  * Transforms a Not node.
1386  *
1387  * @return The created ia32 Not node
1388  */
1389 static ir_node *gen_Not(ir_node *node) {
1390         ir_node *op = get_Not_op(node);
1391
1392         assert (! mode_is_float(get_irn_mode(node)));
1393         return gen_unop(node, op, new_rd_ia32_Not);
1394 }
1395
1396
1397
1398 /**
1399  * Transforms an Abs node.
1400  *
1401  * @return The created ia32 Abs node
1402  */
1403 static ir_node *gen_Abs(ir_node *node) {
1404         ir_node   *block    = be_transform_node(get_nodes_block(node));
1405         ir_node   *op       = get_Abs_op(node);
1406         ir_node   *new_op   = be_transform_node(op);
1407         ir_graph  *irg      = current_ir_graph;
1408         dbg_info  *dbgi     = get_irn_dbg_info(node);
1409         ir_mode   *mode     = get_irn_mode(node);
1410         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1411         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1412         ir_node   *nomem    = new_NoMem();
1413         ir_node   *res;
1414         int       size;
1415         ir_entity *ent;
1416
1417         if (mode_is_float(mode)) {
1418                 FP_USED(env_cg);
1419                 if (USE_SSE2(env_cg)) {
1420                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1421
1422                         size = get_mode_size_bits(mode);
1423                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1424
1425                         set_ia32_am_sc(res, ent);
1426
1427                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1428
1429                         set_ia32_op_type(res, ia32_AddrModeS);
1430                         set_ia32_ls_mode(res, mode);
1431                 }
1432                 else {
1433                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1434                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1435                 }
1436         } else {
1437                 ir_node *xor;
1438                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1439                 SET_IA32_ORIG_NODE(sign_extension,
1440                                    ia32_get_old_node_name(env_cg, node));
1441
1442                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, new_op,
1443                                       sign_extension, nomem);
1444                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1445
1446                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, xor,
1447                                       sign_extension, nomem);
1448                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1449         }
1450
1451         return res;
1452 }
1453
1454
1455
1456 /**
1457  * Transforms a Load.
1458  *
1459  * @return the created ia32 Load node
1460  */
1461 static ir_node *gen_Load(ir_node *node) {
1462         ir_node  *block   = be_transform_node(get_nodes_block(node));
1463         ir_node  *ptr     = get_Load_ptr(node);
1464         ir_node  *new_ptr = be_transform_node(ptr);
1465         ir_node  *mem     = get_Load_mem(node);
1466         ir_node  *new_mem = be_transform_node(mem);
1467         ir_graph *irg     = current_ir_graph;
1468         dbg_info *dbgi    = get_irn_dbg_info(node);
1469         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1470         ir_mode  *mode    = get_Load_mode(node);
1471         ir_mode  *res_mode;
1472         ir_node  *lptr    = new_ptr;
1473         int      is_imm   = 0;
1474         ir_node  *new_op;
1475         ir_node  *projs[pn_Load_max];
1476         ia32_am_flavour_t am_flav = ia32_am_B;
1477
1478         ia32_collect_Projs(node, projs, pn_Load_max);
1479
1480         /* address might be a constant (symconst or absolute address) */
1481         if (is_ia32_Const(new_ptr)) {
1482                 lptr   = noreg;
1483                 is_imm = 1;
1484         }
1485
1486         if (mode_is_float(mode)) {
1487                 FP_USED(env_cg);
1488                 if (USE_SSE2(env_cg)) {
1489                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1490                         res_mode = mode_xmm;
1491                 } else {
1492                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem, mode);
1493                         res_mode = mode_vfp;
1494                 }
1495         } else {
1496                 new_op   = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1497                 res_mode = mode_Iu;
1498         }
1499
1500         /*
1501                 check for special case: the loaded value might not be used
1502         */
1503         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
1504                 /* add a result proj and a Keep to produce a pseudo use */
1505                 ir_node *proj = new_r_Proj(irg, block, new_op, mode_Iu,
1506                                            pn_ia32_Load_res);
1507                 be_new_Keep(arch_get_irn_reg_class(env_cg->arch_env, proj, -1), irg, block, 1, &proj);
1508         }
1509
1510         /* base is a constant address */
1511         if (is_imm) {
1512                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1513                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1514                         am_flav = ia32_am_N;
1515                 } else {
1516                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1517                         long offs = get_tarval_long(tv);
1518
1519                         add_ia32_am_offs_int(new_op, offs);
1520                         am_flav = ia32_am_O;
1521                 }
1522         }
1523
1524         set_irn_pinned(new_op, get_irn_pinned(node));
1525         set_ia32_op_type(new_op, ia32_AddrModeS);
1526         set_ia32_am_flavour(new_op, am_flav);
1527         set_ia32_ls_mode(new_op, mode);
1528
1529         /* make sure we are scheduled behind the initial IncSP/Barrier
1530          * to avoid spills being placed before it
1531          */
1532         if (block == get_irg_start_block(irg)) {
1533                 add_irn_dep(new_op, get_irg_frame(irg));
1534         }
1535
1536         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1537         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1538
1539         return new_op;
1540 }
1541
1542
1543
1544 /**
1545  * Transforms a Store.
1546  *
1547  * @return the created ia32 Store node
1548  */
1549 static ir_node *gen_Store(ir_node *node) {
1550         ir_node  *block   = be_transform_node(get_nodes_block(node));
1551         ir_node  *ptr     = get_Store_ptr(node);
1552         ir_node  *new_ptr = be_transform_node(ptr);
1553         ir_node  *val     = get_Store_value(node);
1554         ir_node  *new_val;
1555         ir_node  *mem     = get_Store_mem(node);
1556         ir_node  *new_mem = be_transform_node(mem);
1557         ir_graph *irg     = current_ir_graph;
1558         dbg_info *dbgi    = get_irn_dbg_info(node);
1559         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1560         ir_node  *sptr    = new_ptr;
1561         ir_mode  *mode    = get_irn_mode(val);
1562         int      is_imm   = 0;
1563         ir_node  *new_op;
1564         ia32_am_flavour_t am_flav = ia32_am_B;
1565
1566         /* address might be a constant (symconst or absolute address) */
1567         if (is_ia32_Const(new_ptr)) {
1568                 sptr   = noreg;
1569                 is_imm = 1;
1570         }
1571
1572         if (mode_is_float(mode)) {
1573                 FP_USED(env_cg);
1574
1575                 new_val = be_transform_node(val);
1576                 if (USE_SSE2(env_cg)) {
1577                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, new_val,
1578                                                     new_mem);
1579                 } else {
1580                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, new_val,
1581                                                   new_mem, mode);
1582                 }
1583         } else {
1584                 new_val = create_immediate_or_transform(val, 0);
1585
1586                 if (get_mode_size_bits(mode) == 8) {
1587                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg,
1588                                                        new_val, new_mem);
1589                 } else {
1590                         new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, new_val,
1591                                                    new_mem);
1592                 }
1593         }
1594
1595         /* base is an constant address */
1596         if (is_imm) {
1597                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1598                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1599                         am_flav = ia32_am_N;
1600                 } else {
1601                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1602                         long offs = get_tarval_long(tv);
1603
1604                         add_ia32_am_offs_int(new_op, offs);
1605                         am_flav = ia32_am_O;
1606                 }
1607         }
1608
1609         set_irn_pinned(new_op, get_irn_pinned(node));
1610         set_ia32_op_type(new_op, ia32_AddrModeD);
1611         set_ia32_am_flavour(new_op, am_flav);
1612         set_ia32_ls_mode(new_op, mode);
1613
1614         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1615         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1616
1617         return new_op;
1618 }
1619
1620 static ir_node *try_create_TestJmp(ir_node *block, ir_node *node, long pnc)
1621 {
1622         ir_node  *cmp_left  = get_Cmp_left(node);
1623         ir_node  *new_cmp_left;
1624         ir_node  *cmp_right = get_Cmp_right(node);
1625         ir_node  *new_cmp_right;
1626         ir_node  *and_left;
1627         ir_node  *and_right;
1628         ir_node  *res;
1629         ir_node  *noreg;
1630         ir_node  *nomem;
1631         dbg_info *dbgi;
1632         long      pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1633
1634         if(!is_Const_0(cmp_right))
1635                 return NULL;
1636
1637         if(is_And(cmp_left) && (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1638                 and_left  = get_And_left(cmp_left);
1639                 and_right = get_And_right(cmp_left);
1640
1641                 new_cmp_left  = be_transform_node(and_left);
1642                 new_cmp_right = create_immediate_or_transform(and_right, 0);
1643         } else {
1644                 new_cmp_left  = be_transform_node(cmp_left);
1645                 new_cmp_right = be_transform_node(cmp_left);
1646         }
1647
1648         dbgi      = get_irn_dbg_info(node);
1649         noreg     = ia32_new_NoReg_gp(env_cg);
1650         nomem     = new_NoMem();
1651
1652         res = new_rd_ia32_TestJmp(dbgi, current_ir_graph, block, noreg, noreg,
1653                                   new_cmp_left, new_cmp_right, nomem, pnc);
1654         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1655         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1656
1657         return res;
1658 }
1659
1660 static ir_node *create_Switch(ir_node *node)
1661 {
1662         ir_graph *irg     = current_ir_graph;
1663         dbg_info *dbgi    = get_irn_dbg_info(node);
1664         ir_node  *block   = be_transform_node(get_nodes_block(node));
1665         ir_node  *sel     = get_Cond_selector(node);
1666         ir_node  *new_sel = be_transform_node(sel);
1667         ir_node  *res;
1668         int switch_min    = INT_MAX;
1669         const ir_edge_t *edge;
1670
1671         /* determine the smallest switch case value */
1672         foreach_out_edge(node, edge) {
1673                 ir_node *proj = get_edge_src_irn(edge);
1674                 int      pn   = get_Proj_proj(proj);
1675                 if(pn < switch_min)
1676                         switch_min = pn;
1677         }
1678
1679         if (switch_min != 0) {
1680                 ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1681
1682                 /* if smallest switch case is not 0 we need an additional sub */
1683                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1684                 add_ia32_am_offs_int(new_sel, -switch_min);
1685                 set_ia32_am_flavour(new_sel, ia32_am_OB);
1686                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1687
1688                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
1689         }
1690
1691         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
1692         set_ia32_pncode(res, get_Cond_defaultProj(node));
1693
1694         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1695
1696         return res;
1697 }
1698
1699 /**
1700  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1701  *
1702  * @return The transformed node.
1703  */
1704 static ir_node *gen_Cond(ir_node *node) {
1705         ir_node  *block    = be_transform_node(get_nodes_block(node));
1706         ir_graph *irg      = current_ir_graph;
1707         dbg_info *dbgi     = get_irn_dbg_info(node);
1708         ir_node  *sel      = get_Cond_selector(node);
1709         ir_mode  *sel_mode = get_irn_mode(sel);
1710         ir_node  *res      = NULL;
1711         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1712         ir_node  *cmp;
1713         ir_node  *cmp_a;
1714         ir_node  *cmp_b;
1715         ir_node  *new_cmp_a;
1716         ir_node  *new_cmp_b;
1717         ir_mode  *cmp_mode;
1718         ir_node  *nomem = new_NoMem();
1719         long      pnc;
1720
1721         if (sel_mode != mode_b) {
1722                 return create_Switch(node);
1723         }
1724
1725         cmp      = get_Proj_pred(sel);
1726         cmp_a    = get_Cmp_left(cmp);
1727         cmp_b    = get_Cmp_right(cmp);
1728         cmp_mode = get_irn_mode(cmp_a);
1729         pnc = get_Proj_proj(sel);
1730         if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1731                 pnc |= ia32_pn_Cmp_Unsigned;
1732         }
1733
1734         if(mode_needs_gp_reg(cmp_mode)) {
1735                 res = try_create_TestJmp(block, cmp, pnc);
1736                 if(res != NULL)
1737                         return res;
1738         }
1739
1740         new_cmp_a = be_transform_node(cmp_a);
1741         new_cmp_b = create_immediate_or_transform(cmp_b, 0);
1742
1743         if (mode_is_float(cmp_mode)) {
1744                 FP_USED(env_cg);
1745                 if (USE_SSE2(env_cg)) {
1746                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a,
1747                                                    cmp_b, nomem, pnc);
1748                         set_ia32_commutative(res);
1749                         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1750                         set_ia32_ls_mode(res, cmp_mode);
1751                 } else {
1752                         ir_node *proj_eax;
1753                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, cmp_a, cmp_b, pnc);
1754                         set_ia32_commutative(res);
1755                         proj_eax = new_r_Proj(irg, block, res, mode_Iu,
1756                                               pn_ia32_vfCondJmp_temp_reg_eax);
1757                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1,
1758                                     &proj_eax);
1759                 }
1760         } else {
1761                 assert(get_mode_size_bits(cmp_mode) == 32);
1762                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg,
1763                                           new_cmp_a, new_cmp_b, nomem, pnc);
1764                 set_ia32_commutative(res);
1765                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1766         }
1767
1768         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1769
1770         return res;
1771 }
1772
1773
1774
1775 /**
1776  * Transforms a CopyB node.
1777  *
1778  * @return The transformed node.
1779  */
1780 static ir_node *gen_CopyB(ir_node *node) {
1781         ir_node  *block    = be_transform_node(get_nodes_block(node));
1782         ir_node  *src      = get_CopyB_src(node);
1783         ir_node  *new_src  = be_transform_node(src);
1784         ir_node  *dst      = get_CopyB_dst(node);
1785         ir_node  *new_dst  = be_transform_node(dst);
1786         ir_node  *mem      = get_CopyB_mem(node);
1787         ir_node  *new_mem  = be_transform_node(mem);
1788         ir_node  *res      = NULL;
1789         ir_graph *irg      = current_ir_graph;
1790         dbg_info *dbgi     = get_irn_dbg_info(node);
1791         int      size      = get_type_size_bytes(get_CopyB_type(node));
1792         ir_mode  *dst_mode = get_irn_mode(dst);
1793         ir_mode  *src_mode = get_irn_mode(src);
1794         int      rem;
1795         ir_node  *in[3];
1796
1797         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1798         /* then we need the size explicitly in ECX.                    */
1799         if (size >= 32 * 4) {
1800                 rem = size & 0x3; /* size % 4 */
1801                 size >>= 2;
1802
1803                 res = new_rd_ia32_Const(dbgi, irg, block);
1804                 add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
1805                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1806
1807                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1808                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1809
1810                 /* ok: now attach Proj's because rep movsd will destroy esi, edi and ecx */
1811                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_DST);
1812                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_SRC);
1813                 in[2] = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_CopyB_CNT);
1814                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 3, in);
1815         }
1816         else {
1817                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1818                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1819
1820                 /* ok: now attach Proj's because movsd will destroy esi and edi */
1821                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_i_DST);
1822                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_i_SRC);
1823                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
1824         }
1825
1826         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1827
1828         return res;
1829 }
1830
1831 static
1832 ir_node *gen_be_Copy(ir_node *node)
1833 {
1834         ir_node *result = be_duplicate_node(node);
1835         ir_mode *mode   = get_irn_mode(result);
1836
1837         if (mode_needs_gp_reg(mode)) {
1838                 set_irn_mode(result, mode_Iu);
1839         }
1840
1841         return result;
1842 }
1843
1844
1845 #if 0
1846 /**
1847  * Transforms a Mux node into CMov.
1848  *
1849  * @return The transformed node.
1850  */
1851 static ir_node *gen_Mux(ir_node *node) {
1852         ir_node *new_op = new_rd_ia32_CMov(env.dbgi, current_ir_graph, env.block, \
1853                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env.mode);
1854
1855         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1856
1857         return new_op;
1858 }
1859 #endif
1860
1861 static ir_node *create_set(long pnc, ir_node *cmp_left, ir_node *cmp_right,
1862                            dbg_info *dbgi, ir_node *block)
1863 {
1864         ir_graph *irg   = current_ir_graph;
1865         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
1866         ir_node  *nomem = new_rd_NoMem(irg);
1867         ir_node  *new_cmp_left;
1868         ir_node  *new_cmp_right;
1869         ir_node  *res;
1870
1871         /* can we use a test instruction? */
1872         if(is_Const_0(cmp_right)) {
1873                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1874                 if(is_And(cmp_left) &&
1875                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1876                         ir_node *and_left  = get_And_left(cmp_left);
1877                         ir_node *and_right = get_And_right(cmp_left);
1878
1879                         new_cmp_left  = be_transform_node(and_left);
1880                         new_cmp_right = create_immediate_or_transform(and_right, 0);
1881                 } else {
1882                         new_cmp_left  = be_transform_node(cmp_left);
1883                         new_cmp_right = be_transform_node(cmp_left);
1884                 }
1885
1886                 res = new_rd_ia32_TestSet(dbgi, current_ir_graph, block, noreg, noreg,
1887                                           new_cmp_left, new_cmp_right, nomem, pnc);
1888                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1889
1890                 return res;
1891         }
1892
1893         new_cmp_left  = be_transform_node(cmp_left);
1894         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
1895         res           = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
1896                                            new_cmp_left, new_cmp_right, nomem, pnc);
1897
1898         return res;
1899 }
1900
1901 static ir_node *create_cmov(long pnc, ir_node *cmp_left, ir_node *cmp_right,
1902                             ir_node *val_true, ir_node *val_false,
1903                                                         dbg_info *dbgi, ir_node *block)
1904 {
1905         ir_graph *irg           = current_ir_graph;
1906         ir_node  *new_val_true  = be_transform_node(val_true);
1907         ir_node  *new_val_false = be_transform_node(val_false);
1908         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
1909         ir_node  *nomem         = new_NoMem();
1910         ir_node  *new_cmp_left;
1911         ir_node  *new_cmp_right;
1912         ir_node  *res;
1913
1914         /* can we use a test instruction? */
1915         if(is_Const_0(cmp_right)) {
1916                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1917                 if(is_And(cmp_left) &&
1918                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1919                         ir_node *and_left  = get_And_left(cmp_left);
1920                         ir_node *and_right = get_And_right(cmp_left);
1921
1922                         new_cmp_left  = be_transform_node(and_left);
1923                         new_cmp_right = create_immediate_or_transform(and_right, 0);
1924                 } else {
1925                         new_cmp_left  = be_transform_node(cmp_left);
1926                         new_cmp_right = be_transform_node(cmp_left);
1927                 }
1928
1929                 res = new_rd_ia32_TestCMov(dbgi, current_ir_graph, block, noreg, noreg,
1930                                            new_cmp_left, new_cmp_right, nomem,
1931                                            new_val_true, new_val_false, pnc);
1932                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1933
1934                 return res;
1935         }
1936
1937         new_cmp_left  = be_transform_node(cmp_left);
1938         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
1939
1940         res = new_rd_ia32_CmpCMov(dbgi, irg, block, noreg, noreg, new_cmp_left,
1941                                   new_cmp_right, nomem, new_val_true, new_val_false,
1942                                   pnc);
1943         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1944
1945         return res;
1946 }
1947
1948
1949 /**
1950  * Transforms a Psi node into CMov.
1951  *
1952  * @return The transformed node.
1953  */
1954 static ir_node *gen_Psi(ir_node *node) {
1955         ir_node  *psi_true    = get_Psi_val(node, 0);
1956         ir_node  *psi_default = get_Psi_default(node);
1957         ia32_code_gen_t *cg   = env_cg;
1958         ir_node  *cond        = get_Psi_cond(node, 0);
1959         ir_node  *block       = be_transform_node(get_nodes_block(node));
1960         dbg_info *dbgi        = get_irn_dbg_info(node);
1961         ir_node  *new_op;
1962         ir_node  *cmp_left;
1963         ir_node  *cmp_right;
1964         ir_mode  *cmp_mode;
1965         long      pnc;
1966
1967         assert(get_Psi_n_conds(node) == 1);
1968         assert(get_irn_mode(cond) == mode_b);
1969
1970         if(is_And(cond) || is_Or(cond)) {
1971                 /* this is a psi with a complicated condition, we have to compare it
1972                  * against 0 */
1973                 cmp_left  = cond;
1974                 cmp_right = new_Const_long(mode_Iu, 0);
1975                 pnc       = pn_Cmp_Lg;
1976                 cmp_mode  = mode_Iu;
1977         } else {
1978                 ir_node *cmp = get_Proj_pred(cond);
1979
1980                 cmp_left  = get_Cmp_left(cmp);
1981                 cmp_right = get_Cmp_right(cmp);
1982                 cmp_mode  = get_irn_mode(cmp_left);
1983                 pnc       = get_Proj_proj(cond);
1984
1985                 assert(!mode_is_float(cmp_mode));
1986
1987                 if (!mode_is_signed(cmp_mode)) {
1988                         pnc |= ia32_pn_Cmp_Unsigned;
1989                 }
1990         }
1991
1992 #if 0
1993         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
1994                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
1995         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
1996                 pnc = get_negated_pnc(pnc, cmp_mode);
1997                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
1998         } else {
1999 #endif
2000                 new_op = create_cmov(pnc, cmp_left, cmp_right, psi_true, psi_default,
2001                                      dbgi, block);
2002 //      }
2003         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2004         return new_op;
2005 }
2006
2007
2008 /**
2009  * Following conversion rules apply:
2010  *
2011  *  INT -> INT
2012  * ============
2013  *  1) n bit -> m bit   n > m (downscale)
2014  *     always ignored
2015  *  2) n bit -> m bit   n == m   (sign change)
2016  *     always ignored
2017  *  3) n bit -> m bit   n < m (upscale)
2018  *     a) source is signed:    movsx
2019  *     b) source is unsigned:  and with lower bits sets
2020  *
2021  *  INT -> FLOAT
2022  * ==============
2023  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2024  *
2025  *  FLOAT -> INT
2026  * ==============
2027  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2028  *
2029  *  FLOAT -> FLOAT
2030  * ================
2031  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2032  *  x87 is mode_E internally, conversions happen only at load and store
2033  *  in non-strict semantic
2034  */
2035
2036 /**
2037  * Create a conversion from x87 state register to general purpose.
2038  */
2039 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2040         ir_node         *block      = be_transform_node(get_nodes_block(node));
2041         ir_node         *op         = get_Conv_op(node);
2042         ir_node         *new_op     = be_transform_node(op);
2043         ia32_code_gen_t *cg         = env_cg;
2044         ir_graph        *irg        = current_ir_graph;
2045         dbg_info        *dbgi       = get_irn_dbg_info(node);
2046         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2047         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2048         ir_node         *fist, *load;
2049
2050         /* do a fist */
2051         fist = new_rd_ia32_vfist(dbgi, irg, block,
2052                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2053
2054         set_irn_pinned(fist, op_pin_state_floats);
2055         set_ia32_use_frame(fist);
2056         set_ia32_op_type(fist, ia32_AddrModeD);
2057         set_ia32_am_flavour(fist, ia32_am_B);
2058         set_ia32_ls_mode(fist, mode_Iu);
2059         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2060
2061         /* do a Load */
2062         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2063
2064         set_irn_pinned(load, op_pin_state_floats);
2065         set_ia32_use_frame(load);
2066         set_ia32_op_type(load, ia32_AddrModeS);
2067         set_ia32_am_flavour(load, ia32_am_B);
2068         set_ia32_ls_mode(load, mode_Iu);
2069         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2070
2071         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2072 }
2073
2074 /**
2075  * Create a conversion from general purpose to x87 register
2076  */
2077 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2078         ir_node   *block  = be_transform_node(get_nodes_block(node));
2079         ir_node   *op     = get_Conv_op(node);
2080         ir_node   *new_op = be_transform_node(op);
2081         ir_graph  *irg    = current_ir_graph;
2082         dbg_info  *dbgi   = get_irn_dbg_info(node);
2083         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2084         ir_node   *nomem  = new_NoMem();
2085         ir_node   *fild, *store;
2086         int       src_bits;
2087
2088         /* first convert to 32 bit if necessary */
2089         src_bits = get_mode_size_bits(src_mode);
2090         if (src_bits == 8) {
2091                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2092                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2093                 set_ia32_ls_mode(new_op, src_mode);
2094                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2095         } else if (src_bits < 32) {
2096                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2097                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2098                 set_ia32_ls_mode(new_op, src_mode);
2099                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2100         }
2101
2102         /* do a store */
2103         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2104
2105         set_ia32_use_frame(store);
2106         set_ia32_op_type(store, ia32_AddrModeD);
2107         set_ia32_am_flavour(store, ia32_am_OB);
2108         set_ia32_ls_mode(store, mode_Iu);
2109
2110         /* do a fild */
2111         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2112
2113         set_ia32_use_frame(fild);
2114         set_ia32_op_type(fild, ia32_AddrModeS);
2115         set_ia32_am_flavour(fild, ia32_am_OB);
2116         set_ia32_ls_mode(fild, mode_Iu);
2117
2118         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2119 }
2120
2121 static ir_node *create_Strict_conv(ir_mode *src_mode, ir_mode *tgt_mode,
2122                                    ir_node *node)
2123 {
2124         ir_node  *block    = get_nodes_block(node);
2125         ir_graph *irg      = current_ir_graph;
2126         dbg_info *dbgi     = get_irn_dbg_info(node);
2127         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2128         ir_node  *nomem    = new_NoMem();
2129         int       src_bits = get_mode_size_bits(src_mode);
2130         int       tgt_bits = get_mode_size_bits(tgt_mode);
2131         ir_node  *frame    = get_irg_frame(irg);
2132         ir_mode  *smaller_mode;
2133         ir_node  *store, *load;
2134         ir_node  *res;
2135
2136         if(src_bits <= tgt_bits)
2137                 smaller_mode = src_mode;
2138         else
2139                 smaller_mode = tgt_mode;
2140
2141         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, node, nomem,
2142                                  smaller_mode);
2143         set_ia32_use_frame(store);
2144         set_ia32_op_type(store, ia32_AddrModeD);
2145         set_ia32_am_flavour(store, ia32_am_OB);
2146
2147         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2148                                 smaller_mode);
2149         set_ia32_use_frame(load);
2150         set_ia32_op_type(load, ia32_AddrModeS);
2151         set_ia32_am_flavour(load, ia32_am_OB);
2152
2153         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2154         return res;
2155 }
2156
2157 /**
2158  * Transforms a Conv node.
2159  *
2160  * @return The created ia32 Conv node
2161  */
2162 static ir_node *gen_Conv(ir_node *node) {
2163         ir_node  *block    = be_transform_node(get_nodes_block(node));
2164         ir_node  *op       = get_Conv_op(node);
2165         ir_node  *new_op   = be_transform_node(op);
2166         ir_graph *irg      = current_ir_graph;
2167         dbg_info *dbgi     = get_irn_dbg_info(node);
2168         ir_mode  *src_mode = get_irn_mode(op);
2169         ir_mode  *tgt_mode = get_irn_mode(node);
2170         int      src_bits  = get_mode_size_bits(src_mode);
2171         int      tgt_bits  = get_mode_size_bits(tgt_mode);
2172         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2173         ir_node  *nomem    = new_rd_NoMem(irg);
2174         ir_node  *res;
2175
2176         if (src_mode == tgt_mode) {
2177                 if (get_Conv_strict(node)) {
2178                         if (USE_SSE2(env_cg)) {
2179                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2180                                 return new_op;
2181                         }
2182                 } else {
2183                         /* this should be optimized already, but who knows... */
2184                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2185                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2186                         return new_op;
2187                 }
2188         }
2189
2190         if (mode_is_float(src_mode)) {
2191                 /* we convert from float ... */
2192                 if (mode_is_float(tgt_mode)) {
2193                         if(src_mode == mode_E && tgt_mode == mode_D
2194                                         && !get_Conv_strict(node)) {
2195                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2196                                 return new_op;
2197                         }
2198
2199                         /* ... to float */
2200                         if (USE_SSE2(env_cg)) {
2201                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2202                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2203                                 set_ia32_ls_mode(res, tgt_mode);
2204                         } else {
2205                                 // Matze: TODO what about strict convs?
2206                                 if(get_Conv_strict(node)) {
2207                                         res = create_Strict_conv(src_mode, tgt_mode, new_op);
2208                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2209                                         return res;
2210                                 }
2211                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2212                                 return new_op;
2213                         }
2214                 } else {
2215                         /* ... to int */
2216                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2217                         if (USE_SSE2(env_cg)) {
2218                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2219                                 set_ia32_ls_mode(res, src_mode);
2220                         } else {
2221                                 return gen_x87_fp_to_gp(node);
2222                         }
2223                 }
2224         } else {
2225                 /* we convert from int ... */
2226                 if (mode_is_float(tgt_mode)) {
2227                         FP_USED(env_cg);
2228                         /* ... to float */
2229                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2230                         if (USE_SSE2(env_cg)) {
2231                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2232                                 set_ia32_ls_mode(res, tgt_mode);
2233                                 if(src_bits == 32) {
2234                                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2235                                 }
2236                         } else {
2237                                 return gen_x87_gp_to_fp(node, src_mode);
2238                         }
2239                 } else {
2240                         /* to int */
2241                         ir_mode *smaller_mode;
2242                         int     smaller_bits;
2243
2244                         if (src_bits == tgt_bits) {
2245                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...", src_mode, tgt_mode));
2246                                 return new_op;
2247                         }
2248
2249                         if (src_bits < tgt_bits) {
2250                                 smaller_mode = src_mode;
2251                                 smaller_bits = src_bits;
2252                         } else {
2253                                 smaller_mode = tgt_mode;
2254                                 smaller_bits = tgt_bits;
2255                         }
2256
2257                         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2258                         if (smaller_bits == 8) {
2259                                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2260                                 set_ia32_ls_mode(res, smaller_mode);
2261                         } else {
2262                                 res = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2263                                 set_ia32_ls_mode(res, smaller_mode);
2264                         }
2265                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2266                 }
2267         }
2268
2269         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2270
2271         return res;
2272 }
2273
2274 static
2275 int check_immediate_constraint(long val, char immediate_constraint_type)
2276 {
2277         switch (immediate_constraint_type) {
2278         case 0:
2279                 return 1;
2280         case 'I':
2281                 return val >= 0 && val <= 32;
2282         case 'J':
2283                 return val >= 0 && val <= 63;
2284         case 'K':
2285                 return val >= -128 && val <= 127;
2286         case 'L':
2287                 return val == 0xff || val == 0xffff;
2288         case 'M':
2289                 return val >= 0 && val <= 3;
2290         case 'N':
2291                 return val >= 0 && val <= 255;
2292         case 'O':
2293                 return val >= 0 && val <= 127;
2294         default:
2295                 break;
2296         }
2297         panic("Invalid immediate constraint found");
2298         return 0;
2299 }
2300
2301 static
2302 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2303 {
2304         int          minus         = 0;
2305         tarval      *offset        = NULL;
2306         int          offset_sign   = 0;
2307         long         val = 0;
2308         ir_entity   *symconst_ent  = NULL;
2309         int          symconst_sign = 0;
2310         ir_mode     *mode;
2311         ir_node     *cnst          = NULL;
2312         ir_node     *symconst      = NULL;
2313         ir_node     *res;
2314         ir_graph    *irg;
2315         dbg_info    *dbgi;
2316         ir_node     *block;
2317
2318         mode = get_irn_mode(node);
2319         if(!mode_is_int(mode) && !mode_is_character(mode) &&
2320                         !mode_is_reference(mode)) {
2321                 return NULL;
2322         }
2323
2324         if(is_Minus(node)) {
2325                 minus = 1;
2326                 node  = get_Minus_op(node);
2327         }
2328
2329         if(is_Const(node)) {
2330                 cnst        = node;
2331                 symconst    = NULL;
2332                 offset_sign = minus;
2333         } else if(is_SymConst(node)) {
2334                 cnst          = NULL;
2335                 symconst      = node;
2336                 symconst_sign = minus;
2337         } else if(is_Add(node)) {
2338                 ir_node *left  = get_Add_left(node);
2339                 ir_node *right = get_Add_right(node);
2340                 if(is_Const(left) && is_SymConst(right)) {
2341                         cnst          = left;
2342                         symconst      = right;
2343                         symconst_sign = minus;
2344                         offset_sign   = minus;
2345                 } else if(is_SymConst(left) && is_Const(right)) {
2346                         cnst          = right;
2347                         symconst      = left;
2348                         symconst_sign = minus;
2349                         offset_sign   = minus;
2350                 }
2351         } else if(is_Sub(node)) {
2352                 ir_node *left  = get_Sub_left(node);
2353                 ir_node *right = get_Sub_right(node);
2354                 if(is_Const(left) && is_SymConst(right)) {
2355                         cnst          = left;
2356                         symconst      = right;
2357                         symconst_sign = !minus;
2358                         offset_sign   = minus;
2359                 } else if(is_SymConst(left) && is_Const(right)) {
2360                         cnst          = right;
2361                         symconst      = left;
2362                         symconst_sign = minus;
2363                         offset_sign   = !minus;
2364                 }
2365         } else {
2366                 return NULL;
2367         }
2368
2369         if(cnst != NULL) {
2370                 offset = get_Const_tarval(cnst);
2371                 if(tarval_is_long(offset)) {
2372                         val = get_tarval_long(offset);
2373                 } else if(tarval_is_null(offset)) {
2374                         val = 0;
2375                 } else {
2376                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2377                                    "long?\n", cnst);
2378                         return NULL;
2379                 }
2380
2381                 if(!check_immediate_constraint(val, immediate_constraint_type))
2382                         return NULL;
2383         }
2384         if(symconst != NULL) {
2385                 if(immediate_constraint_type != 0) {
2386                         /* we need full 32bits for symconsts */
2387                         return NULL;
2388                 }
2389
2390                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2391                         return NULL;
2392                 symconst_ent = get_SymConst_entity(symconst);
2393         }
2394         if(cnst == NULL && symconst == NULL)
2395                 return NULL;
2396
2397         if(offset_sign && offset != NULL) {
2398                 offset = tarval_neg(offset);
2399         }
2400
2401         irg   = current_ir_graph;
2402         dbgi  = get_irn_dbg_info(node);
2403         block = get_irg_start_block(irg);
2404         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent, symconst_sign,
2405                                       val);
2406         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2407
2408         /* make sure we don't schedule stuff before the barrier */
2409         add_irn_dep(res, get_irg_frame(irg));
2410
2411         return res;
2412 }
2413
2414 static
2415 ir_node *create_immediate_or_transform(ir_node *node, char immediate_constraint_type)
2416 {
2417         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2418         if (new_node == NULL) {
2419                 new_node = be_transform_node(node);
2420         }
2421         return new_node;
2422 }
2423
2424 typedef struct constraint_t constraint_t;
2425 struct constraint_t {
2426         int                         is_in;
2427         int                         n_outs;
2428         const arch_register_req_t **out_reqs;
2429
2430         const arch_register_req_t  *req;
2431         unsigned                    immediate_possible;
2432         char                        immediate_type;
2433 };
2434
2435 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2436 {
2437         int                          immediate_possible = 0;
2438         char                         immediate_type     = 0;
2439         unsigned                     limited            = 0;
2440         const arch_register_class_t *cls                = NULL;
2441         ir_graph                    *irg;
2442         struct obstack              *obst;
2443         arch_register_req_t         *req;
2444         unsigned                    *limited_ptr;
2445         int                          p;
2446         int                          same_as = -1;
2447
2448         /* TODO: replace all the asserts with nice error messages */
2449
2450         printf("Constraint: %s\n", c);
2451
2452         while(*c != 0) {
2453                 switch(*c) {
2454                 case ' ':
2455                 case '\t':
2456                 case '\n':
2457                         break;
2458
2459                 case 'a':
2460                         assert(cls == NULL ||
2461                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2462                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2463                         limited |= 1 << REG_EAX;
2464                         break;
2465                 case 'b':
2466                         assert(cls == NULL ||
2467                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2468                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2469                         limited |= 1 << REG_EBX;
2470                         break;
2471                 case 'c':
2472                         assert(cls == NULL ||
2473                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2474                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2475                         limited |= 1 << REG_ECX;
2476                         break;
2477                 case 'd':
2478                         assert(cls == NULL ||
2479                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2480                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2481                         limited |= 1 << REG_EDX;
2482                         break;
2483                 case 'D':
2484                         assert(cls == NULL ||
2485                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2486                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2487                         limited |= 1 << REG_EDI;
2488                         break;
2489                 case 'S':
2490                         assert(cls == NULL ||
2491                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2492                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2493                         limited |= 1 << REG_ESI;
2494                         break;
2495                 case 'Q':
2496                 case 'q': /* q means lower part of the regs only, this makes no
2497                                    * difference to Q for us (we only assigne whole registers) */
2498                         assert(cls == NULL ||
2499                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2500                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2501                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2502                                    1 << REG_EDX;
2503                         break;
2504                 case 'A':
2505                         assert(cls == NULL ||
2506                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2507                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2508                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2509                         break;
2510                 case 'l':
2511                         assert(cls == NULL ||
2512                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2513                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2514                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2515                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2516                                    1 << REG_EBP;
2517                         break;
2518
2519                 case 'R':
2520                 case 'r':
2521                 case 'p':
2522                         assert(cls == NULL);
2523                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2524                         break;
2525
2526                 case 'f':
2527                 case 't':
2528                 case 'u':
2529                         /* TODO: mark values so the x87 simulator knows about t and u */
2530                         assert(cls == NULL);
2531                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2532                         break;
2533
2534                 case 'Y':
2535                 case 'x':
2536                         assert(cls == NULL);
2537                         /* TODO: check that sse2 is supported */
2538                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2539                         break;
2540
2541                 case 'I':
2542                 case 'J':
2543                 case 'K':
2544                 case 'L':
2545                 case 'M':
2546                 case 'N':
2547                 case 'O':
2548                         assert(!immediate_possible);
2549                         immediate_possible = 1;
2550                         immediate_type     = *c;
2551                         break;
2552                 case 'n':
2553                 case 'i':
2554                         assert(!immediate_possible);
2555                         immediate_possible = 1;
2556                         break;
2557
2558                 case 'g':
2559                         assert(!immediate_possible && cls == NULL);
2560                         immediate_possible = 1;
2561                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2562                         break;
2563
2564                 case '0':
2565                 case '1':
2566                 case '2':
2567                 case '3':
2568                 case '4':
2569                 case '5':
2570                 case '6':
2571                 case '7':
2572                 case '8':
2573                 case '9':
2574                         assert(constraint->is_in && "can only specify same constraint "
2575                                "on input");
2576
2577                         sscanf(c, "%d%n", &same_as, &p);
2578                         if(same_as >= 0) {
2579                                 c += p;
2580                                 continue;
2581                         }
2582                         break;
2583
2584                 case 'E': /* no float consts yet */
2585                 case 'F': /* no float consts yet */
2586                 case 's': /* makes no sense on x86 */
2587                 case 'X': /* we can't support that in firm */
2588                 case 'm':
2589                 case 'o':
2590                 case 'V':
2591                 case '<': /* no autodecrement on x86 */
2592                 case '>': /* no autoincrement on x86 */
2593                 case 'C': /* sse constant not supported yet */
2594                 case 'G': /* 80387 constant not supported yet */
2595                 case 'y': /* we don't support mmx registers yet */
2596                 case 'Z': /* not available in 32 bit mode */
2597                 case 'e': /* not available in 32 bit mode */
2598                         assert(0 && "asm constraint not supported");
2599                         break;
2600                 default:
2601                         assert(0 && "unknown asm constraint found");
2602                         break;
2603                 }
2604                 ++c;
2605         }
2606
2607         if(same_as >= 0) {
2608                 const arch_register_req_t *other_constr;
2609
2610                 assert(cls == NULL && "same as and register constraint not supported");
2611                 assert(!immediate_possible && "same as and immediate constraint not "
2612                        "supported");
2613                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2614                        "same_as constraint");
2615
2616                 other_constr         = constraint->out_reqs[same_as];
2617
2618                 req                  = obstack_alloc(obst, sizeof(req[0]));
2619                 req->cls             = other_constr->cls;
2620                 req->type            = arch_register_req_type_should_be_same;
2621                 req->limited         = NULL;
2622                 req->other_same      = pos;
2623                 req->other_different = -1;
2624
2625                 /* switch constraints. This is because in firm we have same_as
2626                  * constraints on the output constraints while in the gcc asm syntax
2627                  * they are specified on the input constraints */
2628                 constraint->req               = other_constr;
2629                 constraint->out_reqs[same_as] = req;
2630                 constraint->immediate_possible = 0;
2631                 return;
2632         }
2633
2634         if(immediate_possible && cls == NULL) {
2635                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2636         }
2637         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2638         assert(cls != NULL);
2639
2640         if(immediate_possible) {
2641                 assert(constraint->is_in
2642                        && "imeediates make no sense for output constraints");
2643         }
2644         /* todo: check types (no float input on 'r' constrainted in and such... */
2645
2646         irg  = current_ir_graph;
2647         obst = get_irg_obstack(irg);
2648
2649         if(limited != 0) {
2650                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2651                 limited_ptr  = (unsigned*) (req+1);
2652         } else {
2653                 req = obstack_alloc(obst, sizeof(req[0]));
2654         }
2655         memset(req, 0, sizeof(req[0]));
2656
2657         if(limited != 0) {
2658                 req->type    = arch_register_req_type_limited;
2659                 *limited_ptr = limited;
2660                 req->limited = limited_ptr;
2661         } else {
2662                 req->type    = arch_register_req_type_normal;
2663         }
2664         req->cls = cls;
2665
2666         constraint->req                = req;
2667         constraint->immediate_possible = immediate_possible;
2668         constraint->immediate_type     = immediate_type;
2669 }
2670
2671 static
2672 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2673                    const char *c)
2674 {
2675         (void) node;
2676         (void) pos;
2677         (void) constraint;
2678         (void) c;
2679         panic("Clobbers not supported yet");
2680 }
2681
2682 ir_node *gen_ASM(ir_node *node)
2683 {
2684         int                   i, arity;
2685         ir_graph             *irg   = current_ir_graph;
2686         ir_node              *block = be_transform_node(get_nodes_block(node));
2687         dbg_info             *dbgi  = get_irn_dbg_info(node);
2688         ir_node             **in;
2689         ir_node              *res;
2690         int                   out_arity;
2691         int                   n_outs;
2692         int                   n_clobbers;
2693         void                 *generic_attr;
2694         ia32_asm_attr_t      *attr;
2695         const arch_register_req_t **out_reqs;
2696         const arch_register_req_t **in_reqs;
2697         struct obstack       *obst;
2698         constraint_t          parsed_constraint;
2699
2700         /* assembler could contain float statements */
2701         FP_USED(env_cg);
2702
2703         /* transform inputs */
2704         arity = get_irn_arity(node);
2705         in    = alloca(arity * sizeof(in[0]));
2706         memset(in, 0, arity * sizeof(in[0]));
2707
2708         n_outs     = get_ASM_n_output_constraints(node);
2709         n_clobbers = get_ASM_n_clobbers(node);
2710         out_arity  = n_outs + n_clobbers;
2711
2712         /* construct register constraints */
2713         obst     = get_irg_obstack(irg);
2714         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2715         parsed_constraint.out_reqs = out_reqs;
2716         parsed_constraint.n_outs   = n_outs;
2717         parsed_constraint.is_in    = 0;
2718         for(i = 0; i < out_arity; ++i) {
2719                 const char   *c;
2720
2721                 if(i < n_outs) {
2722                         const ir_asm_constraint *constraint;
2723                         constraint = & get_ASM_output_constraints(node) [i];
2724                         c = get_id_str(constraint->constraint);
2725                         parse_asm_constraint(i, &parsed_constraint, c);
2726                 } else {
2727                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2728                         c = get_id_str(glob_id);
2729                         parse_clobber(node, i, &parsed_constraint, c);
2730                 }
2731                 out_reqs[i] = parsed_constraint.req;
2732         }
2733
2734         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2735         parsed_constraint.is_in = 1;
2736         for(i = 0; i < arity; ++i) {
2737                 const ir_asm_constraint   *constraint;
2738                 ident                     *constr_id;
2739                 const char                *c;
2740
2741                 constraint = & get_ASM_input_constraints(node) [i];
2742                 constr_id  = constraint->constraint;
2743                 c          = get_id_str(constr_id);
2744                 parse_asm_constraint(i, &parsed_constraint, c);
2745                 in_reqs[i] = parsed_constraint.req;
2746
2747                 if(parsed_constraint.immediate_possible) {
2748                         ir_node *pred      = get_irn_n(node, i);
2749                         char     imm_type  = parsed_constraint.immediate_type;
2750                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2751
2752                         if(immediate != NULL) {
2753                                 in[i] = immediate;
2754                         }
2755                 }
2756         }
2757
2758         /* transform inputs */
2759         for(i = 0; i < arity; ++i) {
2760                 ir_node *pred;
2761                 ir_node *transformed;
2762
2763                 if(in[i] != NULL)
2764                         continue;
2765
2766                 pred        = get_irn_n(node, i);
2767                 transformed = be_transform_node(pred);
2768                 in[i]       = transformed;
2769         }
2770
2771         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2772
2773         generic_attr   = get_irn_generic_attr(res);
2774         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
2775         attr->asm_text = get_ASM_text(node);
2776         set_ia32_out_req_all(res, out_reqs);
2777         set_ia32_in_req_all(res, in_reqs);
2778
2779         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2780
2781         return res;
2782 }
2783
2784 /********************************************
2785  *  _                          _
2786  * | |                        | |
2787  * | |__   ___ _ __   ___   __| | ___  ___
2788  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2789  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2790  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2791  *
2792  ********************************************/
2793
2794 static ir_node *gen_be_StackParam(ir_node *node) {
2795         ir_node  *block      = be_transform_node(get_nodes_block(node));
2796         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2797         ir_node   *new_ptr   = be_transform_node(ptr);
2798         ir_node   *new_op    = NULL;
2799         ir_graph  *irg       = current_ir_graph;
2800         dbg_info  *dbgi      = get_irn_dbg_info(node);
2801         ir_node   *nomem     = new_rd_NoMem(current_ir_graph);
2802         ir_entity *ent       = arch_get_frame_entity(env_cg->arch_env, node);
2803         ir_mode   *load_mode = get_irn_mode(node);
2804         ir_node   *noreg     = ia32_new_NoReg_gp(env_cg);
2805         ir_mode   *proj_mode;
2806         long      pn_res;
2807
2808         if (mode_is_float(load_mode)) {
2809                 FP_USED(env_cg);
2810                 if (USE_SSE2(env_cg)) {
2811                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2812                         pn_res    = pn_ia32_xLoad_res;
2813                         proj_mode = mode_xmm;
2814                 } else {
2815                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem, load_mode);
2816                         pn_res    = pn_ia32_vfld_res;
2817                         proj_mode = mode_vfp;
2818                 }
2819         } else {
2820                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
2821                 proj_mode = mode_Iu;
2822                 pn_res = pn_ia32_Load_res;
2823         }
2824
2825         set_irn_pinned(new_op, op_pin_state_floats);
2826         set_ia32_frame_ent(new_op, ent);
2827         set_ia32_use_frame(new_op);
2828
2829         set_ia32_op_type(new_op, ia32_AddrModeS);
2830         set_ia32_am_flavour(new_op, ia32_am_B);
2831         set_ia32_ls_mode(new_op, load_mode);
2832         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2833
2834         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2835
2836         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
2837 }
2838
2839 /**
2840  * Transforms a FrameAddr into an ia32 Add.
2841  */
2842 static ir_node *gen_be_FrameAddr(ir_node *node) {
2843         ir_node  *block  = be_transform_node(get_nodes_block(node));
2844         ir_node  *op     = be_get_FrameAddr_frame(node);
2845         ir_node  *new_op = be_transform_node(op);
2846         ir_graph *irg    = current_ir_graph;
2847         dbg_info *dbgi   = get_irn_dbg_info(node);
2848         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
2849         ir_node  *res;
2850
2851         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
2852         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
2853         set_ia32_use_frame(res);
2854         set_ia32_am_flavour(res, ia32_am_OB);
2855
2856         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2857
2858         return res;
2859 }
2860
2861 /**
2862  * Transforms a FrameLoad into an ia32 Load.
2863  */
2864 static ir_node *gen_be_FrameLoad(ir_node *node) {
2865         ir_node   *block   = be_transform_node(get_nodes_block(node));
2866         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
2867         ir_node   *new_mem = be_transform_node(mem);
2868         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
2869         ir_node   *new_ptr = be_transform_node(ptr);
2870         ir_node   *new_op  = NULL;
2871         ir_graph  *irg     = current_ir_graph;
2872         dbg_info  *dbgi    = get_irn_dbg_info(node);
2873         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2874         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2875         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
2876         ir_node   *projs[pn_Load_max];
2877
2878         ia32_collect_Projs(node, projs, pn_Load_max);
2879
2880         if (mode_is_float(mode)) {
2881                 FP_USED(env_cg);
2882                 if (USE_SSE2(env_cg)) {
2883                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
2884                 }
2885                 else {
2886                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, mode);
2887                 }
2888         }
2889         else {
2890                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
2891         }
2892
2893         set_irn_pinned(new_op, op_pin_state_floats);
2894         set_ia32_frame_ent(new_op, ent);
2895         set_ia32_use_frame(new_op);
2896
2897         set_ia32_op_type(new_op, ia32_AddrModeS);
2898         set_ia32_am_flavour(new_op, ia32_am_B);
2899         set_ia32_ls_mode(new_op, mode);
2900         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2901
2902         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2903
2904         return new_op;
2905 }
2906
2907
2908 /**
2909  * Transforms a FrameStore into an ia32 Store.
2910  */
2911 static ir_node *gen_be_FrameStore(ir_node *node) {
2912         ir_node   *block   = be_transform_node(get_nodes_block(node));
2913         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
2914         ir_node   *new_mem = be_transform_node(mem);
2915         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
2916         ir_node   *new_ptr = be_transform_node(ptr);
2917         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
2918         ir_node   *new_val = be_transform_node(val);
2919         ir_node   *new_op  = NULL;
2920         ir_graph  *irg     = current_ir_graph;
2921         dbg_info  *dbgi    = get_irn_dbg_info(node);
2922         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2923         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2924         ir_mode   *mode    = get_irn_mode(val);
2925
2926         if (mode_is_float(mode)) {
2927                 FP_USED(env_cg);
2928                 if (USE_SSE2(env_cg)) {
2929                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2930                 } else {
2931                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, mode);
2932                 }
2933         } else if (get_mode_size_bits(mode) == 8) {
2934                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2935         } else {
2936                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2937         }
2938
2939         set_ia32_frame_ent(new_op, ent);
2940         set_ia32_use_frame(new_op);
2941
2942         set_ia32_op_type(new_op, ia32_AddrModeD);
2943         set_ia32_am_flavour(new_op, ia32_am_B);
2944         set_ia32_ls_mode(new_op, mode);
2945
2946         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2947
2948         return new_op;
2949 }
2950
2951 /**
2952  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
2953  */
2954 static ir_node *gen_be_Return(ir_node *node) {
2955         ir_graph  *irg     = current_ir_graph;
2956         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
2957         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
2958         ir_entity *ent     = get_irg_entity(irg);
2959         ir_type   *tp      = get_entity_type(ent);
2960         dbg_info  *dbgi;
2961         ir_node   *block;
2962         ir_type   *res_type;
2963         ir_mode   *mode;
2964         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
2965         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
2966         ir_node   *noreg;
2967         ir_node   **in;
2968         int       pn_ret_val, pn_ret_mem, arity, i;
2969
2970         assert(ret_val != NULL);
2971         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
2972                 return be_duplicate_node(node);
2973         }
2974
2975         res_type = get_method_res_type(tp, 0);
2976
2977         if (! is_Primitive_type(res_type)) {
2978                 return be_duplicate_node(node);
2979         }
2980
2981         mode = get_type_mode(res_type);
2982         if (! mode_is_float(mode)) {
2983                 return be_duplicate_node(node);
2984         }
2985
2986         assert(get_method_n_ress(tp) == 1);
2987
2988         pn_ret_val = get_Proj_proj(ret_val);
2989         pn_ret_mem = get_Proj_proj(ret_mem);
2990
2991         /* get the Barrier */
2992         barrier = get_Proj_pred(ret_val);
2993
2994         /* get result input of the Barrier */
2995         ret_val     = get_irn_n(barrier, pn_ret_val);
2996         new_ret_val = be_transform_node(ret_val);
2997
2998         /* get memory input of the Barrier */
2999         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3000         new_ret_mem = be_transform_node(ret_mem);
3001
3002         frame = get_irg_frame(irg);
3003
3004         dbgi  = get_irn_dbg_info(barrier);
3005         block = be_transform_node(get_nodes_block(barrier));
3006
3007         noreg = ia32_new_NoReg_gp(env_cg);
3008
3009         /* store xmm0 onto stack */
3010         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg, new_ret_val, new_ret_mem);
3011         set_ia32_ls_mode(sse_store, mode);
3012         set_ia32_op_type(sse_store, ia32_AddrModeD);
3013         set_ia32_use_frame(sse_store);
3014         set_ia32_am_flavour(sse_store, ia32_am_B);
3015
3016         /* load into st0 */
3017         fld = new_rd_ia32_SetST0(dbgi, irg, block, frame, noreg, sse_store);
3018         set_ia32_ls_mode(fld, mode);
3019         set_ia32_op_type(fld, ia32_AddrModeS);
3020         set_ia32_use_frame(fld);
3021         set_ia32_am_flavour(fld, ia32_am_B);
3022
3023         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_SetST0_M);
3024         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_SetST0_res);
3025         arch_set_irn_register(env_cg->arch_env, fld, &ia32_vfp_regs[REG_VF0]);
3026
3027         /* create a new barrier */
3028         arity = get_irn_arity(barrier);
3029         in = alloca(arity * sizeof(in[0]));
3030         for (i = 0; i < arity; ++i) {
3031                 ir_node *new_in;
3032
3033                 if (i == pn_ret_val) {
3034                         new_in = fld;
3035                 } else if (i == pn_ret_mem) {
3036                         new_in = mproj;
3037                 } else {
3038                         ir_node *in = get_irn_n(barrier, i);
3039                         new_in = be_transform_node(in);
3040                 }
3041                 in[i] = new_in;
3042         }
3043
3044         new_barrier = new_ir_node(dbgi, irg, block,
3045                                   get_irn_op(barrier), get_irn_mode(barrier),
3046                                   arity, in);
3047         copy_node_attr(barrier, new_barrier);
3048         be_duplicate_deps(barrier, new_barrier);
3049         be_set_transformed_node(barrier, new_barrier);
3050         mark_irn_visited(barrier);
3051
3052         /* transform normally */
3053         return be_duplicate_node(node);
3054 }
3055
3056 /**
3057  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3058  */
3059 static ir_node *gen_be_AddSP(ir_node *node) {
3060         ir_node  *block  = be_transform_node(get_nodes_block(node));
3061         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3062         ir_node  *new_sz;
3063         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3064         ir_node  *new_sp = be_transform_node(sp);
3065         ir_graph *irg    = current_ir_graph;
3066         dbg_info *dbgi   = get_irn_dbg_info(node);
3067         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3068         ir_node  *nomem  = new_NoMem();
3069         ir_node  *new_op;
3070
3071         new_sz = create_immediate_or_transform(sz, 0);
3072
3073         /* ia32 stack grows in reverse direction, make a SubSP */
3074         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz,
3075                                    nomem);
3076         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3077         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3078
3079         return new_op;
3080 }
3081
3082 /**
3083  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3084  */
3085 static ir_node *gen_be_SubSP(ir_node *node) {
3086         ir_node  *block  = be_transform_node(get_nodes_block(node));
3087         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3088         ir_node  *new_sz;
3089         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3090         ir_node  *new_sp = be_transform_node(sp);
3091         ir_graph *irg    = current_ir_graph;
3092         dbg_info *dbgi   = get_irn_dbg_info(node);
3093         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3094         ir_node  *nomem  = new_NoMem();
3095         ir_node  *new_op;
3096
3097         new_sz = create_immediate_or_transform(sz, 0);
3098
3099         /* ia32 stack grows in reverse direction, make an AddSP */
3100         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3101         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3102         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3103
3104         return new_op;
3105 }
3106
3107 /**
3108  * This function just sets the register for the Unknown node
3109  * as this is not done during register allocation because Unknown
3110  * is an "ignore" node.
3111  */
3112 static ir_node *gen_Unknown(ir_node *node) {
3113         ir_mode *mode = get_irn_mode(node);
3114
3115         if (mode_is_float(mode)) {
3116                 FP_USED(env_cg);
3117                 if (USE_SSE2(env_cg))
3118                         return ia32_new_Unknown_xmm(env_cg);
3119                 else
3120                         return ia32_new_Unknown_vfp(env_cg);
3121         } else if (mode_needs_gp_reg(mode)) {
3122                 return ia32_new_Unknown_gp(env_cg);
3123         } else {
3124                 assert(0 && "unsupported Unknown-Mode");
3125         }
3126
3127         return NULL;
3128 }
3129
3130 /**
3131  * Change some phi modes
3132  */
3133 static ir_node *gen_Phi(ir_node *node) {
3134         ir_node  *block = be_transform_node(get_nodes_block(node));
3135         ir_graph *irg   = current_ir_graph;
3136         dbg_info *dbgi  = get_irn_dbg_info(node);
3137         ir_mode  *mode  = get_irn_mode(node);
3138         ir_node  *phi;
3139
3140         if(mode_needs_gp_reg(mode)) {
3141                 /* we shouldn't have any 64bit stuff around anymore */
3142                 assert(get_mode_size_bits(mode) <= 32);
3143                 /* all integer operations are on 32bit registers now */
3144                 mode = mode_Iu;
3145         } else if(mode_is_float(mode)) {
3146                 if (USE_SSE2(env_cg)) {
3147                         mode = mode_xmm;
3148                 } else {
3149                         mode = mode_vfp;
3150                 }
3151         }
3152
3153         /* phi nodes allow loops, so we use the old arguments for now
3154          * and fix this later */
3155         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3156         copy_node_attr(node, phi);
3157         be_duplicate_deps(node, phi);
3158
3159         be_set_transformed_node(node, phi);
3160         be_enqueue_preds(node);
3161
3162         return phi;
3163 }
3164
3165 /**********************************************************************
3166  *  _                                _                   _
3167  * | |                              | |                 | |
3168  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3169  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3170  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3171  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3172  *
3173  **********************************************************************/
3174
3175 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3176
3177 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3178                                      ir_node *mem);
3179
3180 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3181                                       ir_node *val, ir_node *mem);
3182
3183 /**
3184  * Transforms a lowered Load into a "real" one.
3185  */
3186 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func, char fp_unit) {
3187         ir_node  *block   = be_transform_node(get_nodes_block(node));
3188         ir_node  *ptr     = get_irn_n(node, 0);
3189         ir_node  *new_ptr = be_transform_node(ptr);
3190         ir_node  *mem     = get_irn_n(node, 1);
3191         ir_node  *new_mem = be_transform_node(mem);
3192         ir_graph *irg     = current_ir_graph;
3193         dbg_info *dbgi    = get_irn_dbg_info(node);
3194         ir_mode  *mode    = get_ia32_ls_mode(node);
3195         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3196         ir_node  *new_op;
3197
3198         /*
3199                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3200                 lowering we have x87 nodes, so we need to enforce simulation.
3201         */
3202         if (mode_is_float(mode)) {
3203                 FP_USED(env_cg);
3204                 if (fp_unit == fp_x87)
3205                         FORCE_x87(env_cg);
3206         }
3207
3208         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3209
3210         set_ia32_op_type(new_op, ia32_AddrModeS);
3211         set_ia32_am_flavour(new_op, ia32_am_OB);
3212         set_ia32_am_offs_int(new_op, 0);
3213         set_ia32_am_scale(new_op, 1);
3214         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3215         if (is_ia32_am_sc_sign(node))
3216                 set_ia32_am_sc_sign(new_op);
3217         set_ia32_ls_mode(new_op, get_ia32_ls_mode(node));
3218         if (is_ia32_use_frame(node)) {
3219                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3220                 set_ia32_use_frame(new_op);
3221         }
3222
3223         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3224
3225         return new_op;
3226 }
3227
3228 /**
3229 * Transforms a lowered Store into a "real" one.
3230 */
3231 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func, char fp_unit) {
3232         ir_node  *block   = be_transform_node(get_nodes_block(node));
3233         ir_node  *ptr     = get_irn_n(node, 0);
3234         ir_node  *new_ptr = be_transform_node(ptr);
3235         ir_node  *val     = get_irn_n(node, 1);
3236         ir_node  *new_val = be_transform_node(val);
3237         ir_node  *mem     = get_irn_n(node, 2);
3238         ir_node  *new_mem = be_transform_node(mem);
3239         ir_graph *irg     = current_ir_graph;
3240         dbg_info *dbgi    = get_irn_dbg_info(node);
3241         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3242         ir_mode  *mode    = get_ia32_ls_mode(node);
3243         ir_node  *new_op;
3244         long     am_offs;
3245         ia32_am_flavour_t am_flav = ia32_B;
3246
3247         /*
3248                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3249                 lowering we have x87 nodes, so we need to enforce simulation.
3250         */
3251         if (mode_is_float(mode)) {
3252                 FP_USED(env_cg);
3253                 if (fp_unit == fp_x87)
3254                         FORCE_x87(env_cg);
3255         }
3256
3257         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3258
3259         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3260                 am_flav |= ia32_O;
3261                 add_ia32_am_offs_int(new_op, am_offs);
3262         }
3263
3264         set_ia32_op_type(new_op, ia32_AddrModeD);
3265         set_ia32_am_flavour(new_op, am_flav);
3266         set_ia32_ls_mode(new_op, mode);
3267         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3268         set_ia32_use_frame(new_op);
3269
3270         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3271
3272         return new_op;
3273 }
3274
3275
3276 /**
3277  * Transforms an ia32_l_XXX into a "real" XXX node
3278  *
3279  * @param env   The transformation environment
3280  * @return the created ia32 XXX node
3281  */
3282 #define GEN_LOWERED_OP(op)                                                \
3283         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3284                 ir_mode *mode = get_irn_mode(node);                               \
3285                 if (mode_is_float(mode))                                          \
3286                         FP_USED(env_cg);                                              \
3287                 return gen_binop(node, get_binop_left(node),                      \
3288                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3289         }
3290
3291 #define GEN_LOWERED_x87_OP(op)                                                 \
3292         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3293                 ir_node *new_op;                                                       \
3294                 FORCE_x87(env_cg);                                                     \
3295                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3296                                              get_binop_right(node), new_rd_ia32_##op); \
3297                 return new_op;                                                         \
3298         }
3299
3300 #define GEN_LOWERED_UNOP(op)                                                   \
3301         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3302                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3303         }
3304
3305 #define GEN_LOWERED_SHIFT_OP(op)                                               \
3306         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3307                 return gen_shift_binop(node, get_binop_left(node),                \
3308                                        get_binop_right(node), new_rd_ia32_##op);       \
3309         }
3310
3311 #define GEN_LOWERED_LOAD(op, fp_unit)                                          \
3312         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3313                 return gen_lowered_Load(node, new_rd_ia32_##op, fp_unit);         \
3314         }
3315
3316 #define GEN_LOWERED_STORE(op, fp_unit)                                         \
3317         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3318                 return gen_lowered_Store(node, new_rd_ia32_##op, fp_unit);        \
3319         }
3320
3321 GEN_LOWERED_OP(Adc)
3322 GEN_LOWERED_OP(Add)
3323 GEN_LOWERED_OP(Sbb)
3324 GEN_LOWERED_OP(Sub)
3325 GEN_LOWERED_OP(IMul)
3326 GEN_LOWERED_OP(Xor)
3327 GEN_LOWERED_x87_OP(vfprem)
3328 GEN_LOWERED_x87_OP(vfmul)
3329 GEN_LOWERED_x87_OP(vfsub)
3330
3331 GEN_LOWERED_UNOP(Neg)
3332
3333 GEN_LOWERED_LOAD(vfild, fp_x87)
3334 GEN_LOWERED_LOAD(Load, fp_none)
3335 /*GEN_LOWERED_STORE(vfist, fp_x87)
3336  *TODO
3337  */
3338 GEN_LOWERED_STORE(Store, fp_none)
3339
3340 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3341         ir_node  *block     = be_transform_node(get_nodes_block(node));
3342         ir_node  *left      = get_binop_left(node);
3343         ir_node  *new_left  = be_transform_node(left);
3344         ir_node  *right     = get_binop_right(node);
3345         ir_node  *new_right = be_transform_node(right);
3346         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3347         ir_graph *irg       = current_ir_graph;
3348         dbg_info *dbgi      = get_irn_dbg_info(node);
3349         ir_node  *fpcw      = be_abi_get_ignore_irn(env_cg->birg->abi,
3350                                                     &ia32_fp_cw_regs[REG_FPCW]);
3351         ir_node  *vfdiv;
3352
3353         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left,
3354                                   new_right, new_NoMem(), fpcw);
3355         clear_ia32_commutative(vfdiv);
3356         set_ia32_am_support(vfdiv, ia32_am_Source, ia32_am_binary);
3357
3358         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3359
3360         FORCE_x87(env_cg);
3361
3362         return vfdiv;
3363 }
3364
3365 /**
3366  * Transforms a l_MulS into a "real" MulS node.
3367  *
3368  * @param env   The transformation environment
3369  * @return the created ia32 Mul node
3370  */
3371 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3372         ir_node  *block     = be_transform_node(get_nodes_block(node));
3373         ir_node  *left      = get_binop_left(node);
3374         ir_node  *new_left  = be_transform_node(left);
3375         ir_node  *right     = get_binop_right(node);
3376         ir_node  *new_right = be_transform_node(right);
3377         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3378         ir_graph *irg       = current_ir_graph;
3379         dbg_info *dbgi      = get_irn_dbg_info(node);
3380         ir_node  *in[2];
3381
3382         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3383         /* and then skip the result Proj, because all needed Projs are already there. */
3384         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left,
3385                                         new_right, new_NoMem());
3386         clear_ia32_commutative(muls);
3387         set_ia32_am_support(muls, ia32_am_Source, ia32_am_binary);
3388
3389         /* check if EAX and EDX proj exist, add missing one */
3390         in[0] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EAX);
3391         in[1] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EDX);
3392         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
3393
3394         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3395
3396         return muls;
3397 }
3398
3399 GEN_LOWERED_SHIFT_OP(Shl)
3400 GEN_LOWERED_SHIFT_OP(Shr)
3401 GEN_LOWERED_SHIFT_OP(Sar)
3402
3403 /**
3404  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3405  * op1 - target to be shifted
3406  * op2 - contains bits to be shifted into target
3407  * op3 - shift count
3408  * Only op3 can be an immediate.
3409  */
3410 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3411                                          ir_node *op2, ir_node *count)
3412 {
3413         ir_node  *block     = be_transform_node(get_nodes_block(node));
3414         ir_node  *new_op1   = be_transform_node(op1);
3415         ir_node  *new_op2   = be_transform_node(op2);
3416         ir_node  *new_count = be_transform_node(count);
3417         ir_node  *new_op    = NULL;
3418         ir_graph *irg       = current_ir_graph;
3419         dbg_info *dbgi      = get_irn_dbg_info(node);
3420         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3421         ir_node  *nomem     = new_NoMem();
3422         ir_node  *imm_op;
3423         tarval   *tv;
3424
3425         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3426
3427         /* Check if immediate optimization is on and */
3428         /* if it's an operation with immediate.      */
3429         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3430
3431         /* Limit imm_op within range imm8 */
3432         if (imm_op) {
3433                 tv = get_ia32_Immop_tarval(imm_op);
3434
3435                 if (tv) {
3436                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3437                         set_ia32_Immop_tarval(imm_op, tv);
3438                 }
3439                 else {
3440                         imm_op = NULL;
3441                 }
3442         }
3443
3444         /* integer operations */
3445         if (imm_op) {
3446                 /* This is ShiftD with const */
3447                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3448
3449                 if (is_ia32_l_ShlD(node))
3450                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3451                                                   new_op1, new_op2, noreg, nomem);
3452                 else
3453                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3454                                                   new_op1, new_op2, noreg, nomem);
3455                 copy_ia32_Immop_attr(new_op, imm_op);
3456         }
3457         else {
3458                 /* This is a normal ShiftD */
3459                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3460                 if (is_ia32_l_ShlD(node))
3461                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3462                                                   new_op1, new_op2, new_count, nomem);
3463                 else
3464                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3465                                                   new_op1, new_op2, new_count, nomem);
3466         }
3467
3468         /* set AM support */
3469         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
3470
3471         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3472
3473         set_ia32_emit_cl(new_op);
3474
3475         return new_op;
3476 }
3477
3478 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3479         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3480                                         get_irn_n(node, 1), get_irn_n(node, 2));
3481 }
3482
3483 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3484         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3485                                         get_irn_n(node, 1), get_irn_n(node, 2));
3486 }
3487
3488 /**
3489  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3490  */
3491 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3492         ir_node         *block   = be_transform_node(get_nodes_block(node));
3493         ir_node         *val     = get_irn_n(node, 1);
3494         ir_node         *new_val = be_transform_node(val);
3495         ia32_code_gen_t *cg      = env_cg;
3496         ir_node         *res     = NULL;
3497         ir_graph        *irg     = current_ir_graph;
3498         dbg_info        *dbgi;
3499         ir_node         *noreg, *new_ptr, *new_mem;
3500         ir_node         *ptr, *mem;
3501
3502         if (USE_SSE2(cg)) {
3503                 return new_val;
3504         }
3505
3506         mem     = get_irn_n(node, 2);
3507         new_mem = be_transform_node(mem);
3508         ptr     = get_irn_n(node, 0);
3509         new_ptr = be_transform_node(ptr);
3510         noreg   = ia32_new_NoReg_gp(cg);
3511         dbgi    = get_irn_dbg_info(node);
3512
3513         /* Store x87 -> MEM */
3514         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, get_ia32_ls_mode(node));
3515         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3516         set_ia32_use_frame(res);
3517         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3518         set_ia32_am_flavour(res, ia32_B);
3519         set_ia32_op_type(res, ia32_AddrModeD);
3520
3521         /* Load MEM -> SSE */
3522         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3523         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3524         set_ia32_use_frame(res);
3525         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3526         set_ia32_am_flavour(res, ia32_B);
3527         set_ia32_op_type(res, ia32_AddrModeS);
3528         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3529
3530         return res;
3531 }
3532
3533 /**
3534  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3535  */
3536 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3537         ir_node         *block   = be_transform_node(get_nodes_block(node));
3538         ir_node         *val     = get_irn_n(node, 1);
3539         ir_node         *new_val = be_transform_node(val);
3540         ia32_code_gen_t *cg      = env_cg;
3541         ir_graph        *irg     = current_ir_graph;
3542         ir_node         *res     = NULL;
3543         ir_entity       *fent    = get_ia32_frame_ent(node);
3544         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3545         int             offs     = 0;
3546         ir_node         *noreg, *new_ptr, *new_mem;
3547         ir_node         *ptr, *mem;
3548         dbg_info        *dbgi;
3549
3550         if (! USE_SSE2(cg)) {
3551                 /* SSE unit is not used -> skip this node. */
3552                 return new_val;
3553         }
3554
3555         ptr     = get_irn_n(node, 0);
3556         new_ptr = be_transform_node(ptr);
3557         mem     = get_irn_n(node, 2);
3558         new_mem = be_transform_node(mem);
3559         noreg   = ia32_new_NoReg_gp(cg);
3560         dbgi    = get_irn_dbg_info(node);
3561
3562         /* Store SSE -> MEM */
3563         if (is_ia32_xLoad(skip_Proj(new_val))) {
3564                 ir_node *ld = skip_Proj(new_val);
3565
3566                 /* we can vfld the value directly into the fpu */
3567                 fent = get_ia32_frame_ent(ld);
3568                 ptr  = get_irn_n(ld, 0);
3569                 offs = get_ia32_am_offs_int(ld);
3570         } else {
3571                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3572                 set_ia32_frame_ent(res, fent);
3573                 set_ia32_use_frame(res);
3574                 set_ia32_ls_mode(res, lsmode);
3575                 set_ia32_am_flavour(res, ia32_B);
3576                 set_ia32_op_type(res, ia32_AddrModeD);
3577                 mem = res;
3578         }
3579
3580         /* Load MEM -> x87 */
3581         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
3582         set_ia32_frame_ent(res, fent);
3583         set_ia32_use_frame(res);
3584         add_ia32_am_offs_int(res, offs);
3585         set_ia32_am_flavour(res, ia32_B);
3586         set_ia32_op_type(res, ia32_AddrModeS);
3587         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3588
3589         return res;
3590 }
3591
3592 /*********************************************************
3593  *                  _             _      _
3594  *                 (_)           | |    (_)
3595  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3596  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3597  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3598  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3599  *
3600  *********************************************************/
3601
3602 /**
3603  * the BAD transformer.
3604  */
3605 static ir_node *bad_transform(ir_node *node) {
3606         panic("No transform function for %+F available.\n", node);
3607         return NULL;
3608 }
3609
3610 /**
3611  * Transform the Projs of an AddSP.
3612  */
3613 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3614         ir_node  *block    = be_transform_node(get_nodes_block(node));
3615         ir_node  *pred     = get_Proj_pred(node);
3616         ir_node  *new_pred = be_transform_node(pred);
3617         ir_graph *irg      = current_ir_graph;
3618         dbg_info *dbgi     = get_irn_dbg_info(node);
3619         long     proj      = get_Proj_proj(node);
3620
3621         if (proj == pn_be_AddSP_res) {
3622                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3623                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3624                 return res;
3625         } else if (proj == pn_be_AddSP_M) {
3626                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3627         }
3628
3629         assert(0);
3630         return new_rd_Unknown(irg, get_irn_mode(node));
3631 }
3632
3633 /**
3634  * Transform the Projs of a SubSP.
3635  */
3636 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3637         ir_node  *block    = be_transform_node(get_nodes_block(node));
3638         ir_node  *pred     = get_Proj_pred(node);
3639         ir_node  *new_pred = be_transform_node(pred);
3640         ir_graph *irg      = current_ir_graph;
3641         dbg_info *dbgi     = get_irn_dbg_info(node);
3642         long     proj      = get_Proj_proj(node);
3643
3644         if (proj == pn_be_SubSP_res) {
3645                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_SubSP_stack);
3646                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3647                 return res;
3648         } else if (proj == pn_be_SubSP_M) {
3649                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3650         }
3651
3652         assert(0);
3653         return new_rd_Unknown(irg, get_irn_mode(node));
3654 }
3655
3656 /**
3657  * Transform and renumber the Projs from a Load.
3658  */
3659 static ir_node *gen_Proj_Load(ir_node *node) {
3660         ir_node  *block    = be_transform_node(get_nodes_block(node));
3661         ir_node  *pred     = get_Proj_pred(node);
3662         ir_node  *new_pred = be_transform_node(pred);
3663         ir_graph *irg      = current_ir_graph;
3664         dbg_info *dbgi     = get_irn_dbg_info(node);
3665         long     proj      = get_Proj_proj(node);
3666
3667         /* renumber the proj */
3668         if (is_ia32_Load(new_pred)) {
3669                 if (proj == pn_Load_res) {
3670                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3671                 } else if (proj == pn_Load_M) {
3672                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3673                 }
3674         } else if (is_ia32_xLoad(new_pred)) {
3675                 if (proj == pn_Load_res) {
3676                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3677                 } else if (proj == pn_Load_M) {
3678                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3679                 }
3680         } else if (is_ia32_vfld(new_pred)) {
3681                 if (proj == pn_Load_res) {
3682                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3683                 } else if (proj == pn_Load_M) {
3684                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3685                 }
3686         }
3687
3688         assert(0);
3689         return new_rd_Unknown(irg, get_irn_mode(node));
3690 }
3691
3692 /**
3693  * Transform and renumber the Projs from a DivMod like instruction.
3694  */
3695 static ir_node *gen_Proj_DivMod(ir_node *node) {
3696         ir_node  *block    = be_transform_node(get_nodes_block(node));
3697         ir_node  *pred     = get_Proj_pred(node);
3698         ir_node  *new_pred = be_transform_node(pred);
3699         ir_graph *irg      = current_ir_graph;
3700         dbg_info *dbgi     = get_irn_dbg_info(node);
3701         ir_mode  *mode     = get_irn_mode(node);
3702         long     proj      = get_Proj_proj(node);
3703
3704         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3705
3706         switch (get_irn_opcode(pred)) {
3707         case iro_Div:
3708                 switch (proj) {
3709                 case pn_Div_M:
3710                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3711                 case pn_Div_res:
3712                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3713                 default:
3714                         break;
3715                 }
3716                 break;
3717         case iro_Mod:
3718                 switch (proj) {
3719                 case pn_Mod_M:
3720                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3721                 case pn_Mod_res:
3722                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3723                 default:
3724                         break;
3725                 }
3726                 break;
3727         case iro_DivMod:
3728                 switch (proj) {
3729                 case pn_DivMod_M:
3730                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3731                 case pn_DivMod_res_div:
3732                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3733                 case pn_DivMod_res_mod:
3734                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3735                 default:
3736                         break;
3737                 }
3738                 break;
3739         default:
3740                 break;
3741         }
3742
3743         assert(0);
3744         return new_rd_Unknown(irg, mode);
3745 }
3746
3747 /**
3748  * Transform and renumber the Projs from a CopyB.
3749  */
3750 static ir_node *gen_Proj_CopyB(ir_node *node) {
3751         ir_node  *block    = be_transform_node(get_nodes_block(node));
3752         ir_node  *pred     = get_Proj_pred(node);
3753         ir_node  *new_pred = be_transform_node(pred);
3754         ir_graph *irg      = current_ir_graph;
3755         dbg_info *dbgi     = get_irn_dbg_info(node);
3756         ir_mode  *mode     = get_irn_mode(node);
3757         long     proj      = get_Proj_proj(node);
3758
3759         switch(proj) {
3760         case pn_CopyB_M_regular:
3761                 if (is_ia32_CopyB_i(new_pred)) {
3762                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3763                 } else if (is_ia32_CopyB(new_pred)) {
3764                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3765                 }
3766                 break;
3767         default:
3768                 break;
3769         }
3770
3771         assert(0);
3772         return new_rd_Unknown(irg, mode);
3773 }
3774
3775 /**
3776  * Transform and renumber the Projs from a vfdiv.
3777  */
3778 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
3779         ir_node  *block    = be_transform_node(get_nodes_block(node));
3780         ir_node  *pred     = get_Proj_pred(node);
3781         ir_node  *new_pred = be_transform_node(pred);
3782         ir_graph *irg      = current_ir_graph;
3783         dbg_info *dbgi     = get_irn_dbg_info(node);
3784         ir_mode  *mode     = get_irn_mode(node);
3785         long     proj      = get_Proj_proj(node);
3786
3787         switch (proj) {
3788         case pn_ia32_l_vfdiv_M:
3789                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3790         case pn_ia32_l_vfdiv_res:
3791                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3792         default:
3793                 assert(0);
3794         }
3795
3796         return new_rd_Unknown(irg, mode);
3797 }
3798
3799 /**
3800  * Transform and renumber the Projs from a Quot.
3801  */
3802 static ir_node *gen_Proj_Quot(ir_node *node) {
3803         ir_node  *block    = be_transform_node(get_nodes_block(node));
3804         ir_node  *pred     = get_Proj_pred(node);
3805         ir_node  *new_pred = be_transform_node(pred);
3806         ir_graph *irg      = current_ir_graph;
3807         dbg_info *dbgi     = get_irn_dbg_info(node);
3808         ir_mode  *mode     = get_irn_mode(node);
3809         long     proj      = get_Proj_proj(node);
3810
3811         switch(proj) {
3812         case pn_Quot_M:
3813                 if (is_ia32_xDiv(new_pred)) {
3814                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
3815                 } else if (is_ia32_vfdiv(new_pred)) {
3816                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3817                 }
3818                 break;
3819         case pn_Quot_res:
3820                 if (is_ia32_xDiv(new_pred)) {
3821                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
3822                 } else if (is_ia32_vfdiv(new_pred)) {
3823                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3824                 }
3825                 break;
3826         default:
3827                 break;
3828         }
3829
3830         assert(0);
3831         return new_rd_Unknown(irg, mode);
3832 }
3833
3834 /**
3835  * Transform the Thread Local Storage Proj.
3836  */
3837 static ir_node *gen_Proj_tls(ir_node *node) {
3838         ir_node  *block = be_transform_node(get_nodes_block(node));
3839         ir_graph *irg   = current_ir_graph;
3840         dbg_info *dbgi  = NULL;
3841         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
3842
3843         return res;
3844 }
3845
3846 /**
3847  * Transform the Projs from a be_Call.
3848  */
3849 static ir_node *gen_Proj_be_Call(ir_node *node) {
3850         ir_node  *block    = be_transform_node(get_nodes_block(node));
3851         ir_node  *call     = get_Proj_pred(node);
3852         ir_node  *new_call = be_transform_node(call);
3853         ir_graph *irg      = current_ir_graph;
3854         dbg_info *dbgi     = get_irn_dbg_info(node);
3855         long     proj      = get_Proj_proj(node);
3856         ir_mode  *mode     = get_irn_mode(node);
3857         ir_node  *sse_load;
3858         const arch_register_class_t *cls;
3859
3860         /* The following is kinda tricky: If we're using SSE, then we have to
3861          * move the result value of the call in floating point registers to an
3862          * xmm register, we therefore construct a GetST0 -> xLoad sequence
3863          * after the call, we have to make sure to correctly make the
3864          * MemProj and the result Proj use these 2 nodes
3865          */
3866         if (proj == pn_be_Call_M_regular) {
3867                 // get new node for result, are we doing the sse load/store hack?
3868                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
3869                 ir_node *call_res_new;
3870                 ir_node *call_res_pred = NULL;
3871
3872                 if (call_res != NULL) {
3873                         call_res_new  = be_transform_node(call_res);
3874                         call_res_pred = get_Proj_pred(call_res_new);
3875                 }
3876
3877                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
3878                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
3879                 } else {
3880                         assert(is_ia32_xLoad(call_res_pred));
3881                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M, pn_ia32_xLoad_M);
3882                 }
3883         }
3884         if (proj == pn_be_Call_first_res && mode_is_float(mode) && USE_SSE2(env_cg)) {
3885                 ir_node *fstp;
3886                 ir_node *frame = get_irg_frame(irg);
3887                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
3888                 ir_node *p;
3889                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
3890                 ir_node *keepin[1];
3891                 const arch_register_class_t *cls;
3892
3893                 /* in case there is no memory output: create one to serialize the copy FPU -> SSE */
3894                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
3895
3896                 /* store st(0) onto stack */
3897                 fstp = new_rd_ia32_GetST0(dbgi, irg, block, frame, noreg, call_mem);
3898
3899                 set_ia32_ls_mode(fstp, mode);
3900                 set_ia32_op_type(fstp, ia32_AddrModeD);
3901                 set_ia32_use_frame(fstp);
3902                 set_ia32_am_flavour(fstp, ia32_am_B);
3903
3904                 /* load into SSE register */
3905                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
3906                 set_ia32_ls_mode(sse_load, mode);
3907                 set_ia32_op_type(sse_load, ia32_AddrModeS);
3908                 set_ia32_use_frame(sse_load);
3909                 set_ia32_am_flavour(sse_load, ia32_am_B);
3910
3911                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm, pn_ia32_xLoad_res);
3912
3913                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
3914
3915                 /* get a Proj representing a caller save register */
3916                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
3917                 assert(is_Proj(p) && "Proj expected.");
3918
3919                 /* user of the the proj is the Keep */
3920                 p = get_edge_src_irn(get_irn_out_edge_first(p));
3921                 assert(be_is_Keep(p) && "Keep expected.");
3922
3923                 /* keep the result */
3924                 cls = arch_get_irn_reg_class(env_cg->arch_env, sse_load, -1);
3925                 keepin[0] = sse_load;
3926                 be_new_Keep(cls, irg, block, 1, keepin);
3927
3928                 return sse_load;
3929         }
3930
3931         /* transform call modes */
3932         if (mode_is_data(mode)) {
3933                 cls = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
3934                 mode = cls->mode;
3935         }
3936
3937         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
3938 }
3939
3940 /**
3941  * Transform the Projs from a Cmp.
3942  */
3943 static ir_node *gen_Proj_Cmp(ir_node *node)
3944 {
3945         /* normally Cmps are processed when looking at Cond nodes, but this case
3946          * can happen in complicated Psi conditions */
3947
3948         ir_node  *cmp       = get_Proj_pred(node);
3949         long      pnc       = get_Proj_proj(node);
3950         ir_node  *cmp_left  = get_Cmp_left(cmp);
3951         ir_node  *cmp_right = get_Cmp_right(cmp);
3952         ir_mode  *cmp_mode  = get_irn_mode(cmp_left);
3953         dbg_info *dbgi      = get_irn_dbg_info(cmp);
3954         ir_node  *block     = be_transform_node(get_nodes_block(node));
3955         ir_node  *res;
3956
3957         assert(!mode_is_float(cmp_mode));
3958
3959         if(!mode_is_signed(cmp_mode)) {
3960                 pnc |= ia32_pn_Cmp_Unsigned;
3961         }
3962
3963         res = create_set(pnc, cmp_left, cmp_right, dbgi, block);
3964         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, cmp));
3965
3966         return res;
3967 }
3968
3969 /**
3970  * Transform and potentially renumber Proj nodes.
3971  */
3972 static ir_node *gen_Proj(ir_node *node) {
3973         ir_graph *irg  = current_ir_graph;
3974         dbg_info *dbgi = get_irn_dbg_info(node);
3975         ir_node  *pred = get_Proj_pred(node);
3976         long     proj  = get_Proj_proj(node);
3977
3978         if (is_Store(pred) || be_is_FrameStore(pred)) {
3979                 if (proj == pn_Store_M) {
3980                         return be_transform_node(pred);
3981                 } else {
3982                         assert(0);
3983                         return new_r_Bad(irg);
3984                 }
3985         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
3986                 return gen_Proj_Load(node);
3987         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
3988                 return gen_Proj_DivMod(node);
3989         } else if (is_CopyB(pred)) {
3990                 return gen_Proj_CopyB(node);
3991         } else if (is_Quot(pred)) {
3992                 return gen_Proj_Quot(node);
3993         } else if (is_ia32_l_vfdiv(pred)) {
3994                 return gen_Proj_l_vfdiv(node);
3995         } else if (be_is_SubSP(pred)) {
3996                 return gen_Proj_be_SubSP(node);
3997         } else if (be_is_AddSP(pred)) {
3998                 return gen_Proj_be_AddSP(node);
3999         } else if (be_is_Call(pred)) {
4000                 return gen_Proj_be_Call(node);
4001         } else if (is_Cmp(pred)) {
4002                 return gen_Proj_Cmp(node);
4003         } else if (get_irn_op(pred) == op_Start) {
4004                 if (proj == pn_Start_X_initial_exec) {
4005                         ir_node *block = get_nodes_block(pred);
4006                         ir_node *jump;
4007
4008                         /* we exchange the ProjX with a jump */
4009                         block = be_transform_node(block);
4010                         jump  = new_rd_Jmp(dbgi, irg, block);
4011                         return jump;
4012                 }
4013                 if (node == be_get_old_anchor(anchor_tls)) {
4014                         return gen_Proj_tls(node);
4015                 }
4016         } else {
4017                 ir_node *new_pred = be_transform_node(pred);
4018                 ir_node *block    = be_transform_node(get_nodes_block(node));
4019                 ir_mode *mode     = get_irn_mode(node);
4020                 if (mode_needs_gp_reg(mode)) {
4021                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4022                                                        get_Proj_proj(node));
4023 #ifdef DEBUG_libfirm
4024                         new_proj->node_nr = node->node_nr;
4025 #endif
4026                         return new_proj;
4027                 }
4028         }
4029
4030         return be_duplicate_node(node);
4031 }
4032
4033 /**
4034  * Enters all transform functions into the generic pointer
4035  */
4036 static void register_transformers(void)
4037 {
4038         ir_op *op_Mulh;
4039
4040         /* first clear the generic function pointer for all ops */
4041         clear_irp_opcodes_generic_func();
4042
4043 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4044 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4045
4046         GEN(Add);
4047         GEN(Sub);
4048         GEN(Mul);
4049         GEN(And);
4050         GEN(Or);
4051         GEN(Eor);
4052
4053         GEN(Shl);
4054         GEN(Shr);
4055         GEN(Shrs);
4056         GEN(Rot);
4057
4058         GEN(Quot);
4059
4060         GEN(Div);
4061         GEN(Mod);
4062         GEN(DivMod);
4063
4064         GEN(Minus);
4065         GEN(Conv);
4066         GEN(Abs);
4067         GEN(Not);
4068
4069         GEN(Load);
4070         GEN(Store);
4071         GEN(Cond);
4072
4073         GEN(ASM);
4074         GEN(CopyB);
4075         //GEN(Mux);
4076         BAD(Mux);
4077         GEN(Psi);
4078         GEN(Proj);
4079         GEN(Phi);
4080
4081         /* transform ops from intrinsic lowering */
4082         GEN(ia32_l_Add);
4083         GEN(ia32_l_Adc);
4084         GEN(ia32_l_Sub);
4085         GEN(ia32_l_Sbb);
4086         GEN(ia32_l_Neg);
4087         GEN(ia32_l_Mul);
4088         GEN(ia32_l_Xor);
4089         GEN(ia32_l_IMul);
4090         GEN(ia32_l_Shl);
4091         GEN(ia32_l_Shr);
4092         GEN(ia32_l_Sar);
4093         GEN(ia32_l_ShlD);
4094         GEN(ia32_l_ShrD);
4095         GEN(ia32_l_vfdiv);
4096         GEN(ia32_l_vfprem);
4097         GEN(ia32_l_vfmul);
4098         GEN(ia32_l_vfsub);
4099         GEN(ia32_l_vfild);
4100         GEN(ia32_l_Load);
4101         /* GEN(ia32_l_vfist); TODO */
4102         GEN(ia32_l_Store);
4103         GEN(ia32_l_X87toSSE);
4104         GEN(ia32_l_SSEtoX87);
4105
4106         GEN(Const);
4107         GEN(SymConst);
4108
4109         /* we should never see these nodes */
4110         BAD(Raise);
4111         BAD(Sel);
4112         BAD(InstOf);
4113         BAD(Cast);
4114         BAD(Free);
4115         BAD(Tuple);
4116         BAD(Id);
4117         //BAD(Bad);
4118         BAD(Confirm);
4119         BAD(Filter);
4120         BAD(CallBegin);
4121         BAD(EndReg);
4122         BAD(EndExcept);
4123
4124         /* handle generic backend nodes */
4125         GEN(be_FrameAddr);
4126         //GEN(be_Call);
4127         GEN(be_Return);
4128         GEN(be_FrameLoad);
4129         GEN(be_FrameStore);
4130         GEN(be_StackParam);
4131         GEN(be_AddSP);
4132         GEN(be_SubSP);
4133         GEN(be_Copy);
4134
4135         /* set the register for all Unknown nodes */
4136         GEN(Unknown);
4137
4138         op_Mulh = get_op_Mulh();
4139         if (op_Mulh)
4140                 GEN(Mulh);
4141
4142 #undef GEN
4143 #undef BAD
4144 }
4145
4146 /**
4147  * Pre-transform all unknown and noreg nodes.
4148  */
4149 static void ia32_pretransform_node(void *arch_cg) {
4150         ia32_code_gen_t *cg = arch_cg;
4151
4152         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4153         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4154         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4155         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4156         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4157         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4158 }
4159
4160 /* do the transformation */
4161 void ia32_transform_graph(ia32_code_gen_t *cg) {
4162         register_transformers();
4163         env_cg = cg;
4164         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4165 }
4166
4167 void ia32_init_transform(void)
4168 {
4169         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4170 }