nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into ia32-Firm.
  23  * @author      Christian Wuerdig, Matthias Braun
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <limits.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "irvrfy.h"
  42 #include "ircons.h"
  43 #include "irgwalk.h"
  44 #include "dbginfo.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50
  51 #include "../benode_t.h"
  52 #include "../besched.h"
  53 #include "../beabi.h"
  54 #include "../beutil.h"
  55 #include "../beirg_t.h"
  56 #include "../betranshlp.h"
  57
  58 #include "bearch_ia32_t.h"
  59 #include "ia32_nodes_attr.h"
  60 #include "ia32_transform.h"
  61 #include "ia32_new_nodes.h"
  62 #include "ia32_map_regs.h"
  63 #include "ia32_dbg_stat.h"
  64 #include "ia32_optimize.h"
  65 #include "ia32_util.h"
  66
  67 #include "gen_ia32_regalloc_if.h"
  68
  69 #define SFP_SIGN "0x80000000"
  70 #define DFP_SIGN "0x8000000000000000"
  71 #define SFP_ABS  "0x7FFFFFFF"
  72 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  73
  74 #define TP_SFP_SIGN "ia32_sfp_sign"
  75 #define TP_DFP_SIGN "ia32_dfp_sign"
  76 #define TP_SFP_ABS  "ia32_sfp_abs"
  77 #define TP_DFP_ABS  "ia32_dfp_abs"
  78
  79 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  80 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  81 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  82 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  83
  84 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  85 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  86
  87 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  88
  89 /** holdd the current code generator during transformation */
  90 static ia32_code_gen_t *env_cg;
  91
  92 extern ir_op *get_op_Mulh(void);
  93
  94 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
  95         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  96         ir_node *op2, ir_node *mem);
  97
  98 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
  99         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 100         ir_node *mem);
 101
 102 /****************************************************************************************************
 103  *                  _        _                        __                           _   _
 104  *                 | |      | |                      / _|                         | | (_)
 105  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 106  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 107  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 108  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 109  *
 110  ****************************************************************************************************/
 111
 112 static ir_node *try_create_Immediate(ir_node *node,
 113                                      char immediate_constraint_type);
 114
 115 /**
 116  * Return true if a mode can be stored in the GP register set
 117  */
 118 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 119         if(mode == mode_fpcw)
 120                 return 0;
 121         return mode_is_int(mode) || mode_is_character(mode) || mode_is_reference(mode);
 122 }
 123
 124 /**
 125  * Returns 1 if irn is a Const representing 0, 0 otherwise
 126  */
 127 static INLINE int is_ia32_Const_0(ir_node *irn) {
 128         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 129                && tarval_is_null(get_ia32_Immop_tarval(irn));
 130 }
 131
 132 /**
 133  * Returns 1 if irn is a Const representing 1, 0 otherwise
 134  */
 135 static INLINE int is_ia32_Const_1(ir_node *irn) {
 136         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 137                && tarval_is_one(get_ia32_Immop_tarval(irn));
 138 }
 139
 140 /**
 141  * Collects all Projs of a node into the node array. Index is the projnum.
 142  * BEWARE: The caller has to assure the appropriate array size!
 143  */
 144 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 145         const ir_edge_t *edge;
 146         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 147
 148         memset(projs, 0, size * sizeof(projs[0]));
 149
 150         foreach_out_edge(irn, edge) {
 151                 ir_node *proj = get_edge_src_irn(edge);
 152                 int proj_proj = get_Proj_proj(proj);
 153                 assert(proj_proj < size);
 154                 projs[proj_proj] = proj;
 155         }
 156 }
 157
 158 /**
 159  * Renumbers the proj having pn_old in the array tp pn_new
 160  * and removes the proj from the array.
 161  */
 162 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 163         fprintf(stderr, "Warning: renumber_Proj used!\n");
 164         if (projs[pn_old]) {
 165                 set_Proj_proj(projs[pn_old], pn_new);
 166                 projs[pn_old] = NULL;
 167         }
 168 }
 169
 170 /**
 171  * creates a unique ident by adding a number to a tag
 172  *
 173  * @param tag   the tag string, must contain a %d if a number
 174  *              should be added
 175  */
 176 static ident *unique_id(const char *tag)
 177 {
 178         static unsigned id = 0;
 179         char str[256];
 180
 181         snprintf(str, sizeof(str), tag, ++id);
 182         return new_id_from_str(str);
 183 }
 184
 185 /**
 186  * Get a primitive type for a mode.
 187  */
 188 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 189 {
 190         pmap_entry *e = pmap_find(types, mode);
 191         ir_type *res;
 192
 193         if (! e) {
 194                 char buf[64];
 195                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 196                 res = new_type_primitive(new_id_from_str(buf), mode);
 197                 set_type_alignment_bytes(res, 16);
 198                 pmap_insert(types, mode, res);
 199         }
 200         else
 201                 res = e->value;
 202         return res;
 203 }
 204
 205 /**
 206  * Get an entity that is initialized with a tarval
 207  */
 208 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 209 {
 210         tarval *tv    = get_Const_tarval(cnst);
 211         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 212         ir_entity *res;
 213         ir_graph *rem;
 214
 215         if (! e) {
 216                 ir_mode *mode = get_irn_mode(cnst);
 217                 ir_type *tp = get_Const_type(cnst);
 218                 if (tp == firm_unknown_type)
 219                         tp = get_prim_type(cg->isa->types, mode);
 220
 221                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 222
 223                 set_entity_ld_ident(res, get_entity_ident(res));
 224                 set_entity_visibility(res, visibility_local);
 225                 set_entity_variability(res, variability_constant);
 226                 set_entity_allocation(res, allocation_static);
 227
 228                  /* we create a new entity here: It's initialization must resist on the
 229                     const code irg */
 230                 rem = current_ir_graph;
 231                 current_ir_graph = get_const_code_irg();
 232                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 233                 current_ir_graph = rem;
 234
 235                 pmap_insert(cg->isa->tv_ent, tv, res);
 236         } else {
 237                 res = e->value;
 238         }
 239
 240         return res;
 241 }
 242
 243 static int is_Const_0(ir_node *node) {
 244         if(!is_Const(node))
 245                 return 0;
 246
 247         return classify_Const(node) == CNST_NULL;
 248 }
 249
 250 static int is_Const_1(ir_node *node) {
 251         if(!is_Const(node))
 252                 return 0;
 253
 254         return classify_Const(node) == CNST_ONE;
 255 }
 256
 257 /**
 258  * Transforms a Const.
 259  */
 260 static ir_node *gen_Const(ir_node *node) {
 261         ir_graph        *irg   = current_ir_graph;
 262         ir_node         *block = be_transform_node(get_nodes_block(node));
 263         dbg_info        *dbgi  = get_irn_dbg_info(node);
 264         ir_mode         *mode  = get_irn_mode(node);
 265
 266         if (mode_is_float(mode)) {
 267                 ir_node   *res   = NULL;
 268                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 269                 ir_node   *nomem = new_NoMem();
 270                 ir_node   *load;
 271                 ir_entity *floatent;
 272
 273                 FP_USED(env_cg);
 274                 if (! USE_SSE2(env_cg)) {
 275                         cnst_classify_t clss = classify_Const(node);
 276
 277                         if (clss == CNST_NULL) {
 278                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 279                                 res  = load;
 280                         } else if (clss == CNST_ONE) {
 281                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 282                                 res  = load;
 283                         } else {
 284                                 floatent = get_entity_for_tv(env_cg, node);
 285
 286                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem);
 287                                 set_ia32_am_support(load, ia32_am_Source);
 288                                 set_ia32_op_type(load, ia32_AddrModeS);
 289                                 set_ia32_am_flavour(load, ia32_am_N);
 290                                 set_ia32_am_sc(load, floatent);
 291                                 res      = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 292                         }
 293                         set_ia32_ls_mode(load, mode);
 294                 } else {
 295                         floatent = get_entity_for_tv(env_cg, node);
 296
 297                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 298                         set_ia32_am_support(load, ia32_am_Source);
 299                         set_ia32_op_type(load, ia32_AddrModeS);
 300                         set_ia32_am_flavour(load, ia32_am_N);
 301                         set_ia32_am_sc(load, floatent);
 302                         set_ia32_ls_mode(load, mode);
 303
 304                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 305                 }
 306
 307                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 308
 309                 /* Const Nodes before the initial IncSP are a bad idea, because
 310                  * they could be spilled and we have no SP ready at that point yet.
 311                  * So add a dependency to the initial frame pointer calculation to
 312                  * avoid that situation.
 313                  */
 314                 if (get_irg_start_block(irg) == block) {
 315                         add_irn_dep(load, get_irg_frame(irg));
 316                 }
 317
 318                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 319                 return res;
 320         } else {
 321                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 322
 323                 /* see above */
 324                 if (get_irg_start_block(irg) == block) {
 325                         add_irn_dep(cnst, get_irg_frame(irg));
 326                 }
 327
 328                 set_ia32_Const_attr(cnst, node);
 329                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 330                 return cnst;
 331         }
 332
 333         assert(0);
 334         return new_r_Bad(irg);
 335 }
 336
 337 /**
 338  * Transforms a SymConst.
 339  */
 340 static ir_node *gen_SymConst(ir_node *node) {
 341         ir_graph *irg   = current_ir_graph;
 342         ir_node  *block = be_transform_node(get_nodes_block(node));
 343         dbg_info *dbgi  = get_irn_dbg_info(node);
 344         ir_mode  *mode  = get_irn_mode(node);
 345         ir_node  *cnst;
 346
 347         if (mode_is_float(mode)) {
 348                 FP_USED(env_cg);
 349                 if (USE_SSE2(env_cg))
 350                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 351                 else
 352                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 353                 //set_ia32_ls_mode(cnst, mode);
 354                 set_ia32_ls_mode(cnst, mode_E);
 355         } else {
 356                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 357         }
 358
 359         /* Const Nodes before the initial IncSP are a bad idea, because
 360          * they could be spilled and we have no SP ready at that point yet
 361          */
 362         if (get_irg_start_block(irg) == block) {
 363                 add_irn_dep(cnst, get_irg_frame(irg));
 364         }
 365
 366         set_ia32_Const_attr(cnst, node);
 367         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 368
 369         return cnst;
 370 }
 371
 372 #if 0
 373 /**
 374  * SSE convert of an integer node into a floating point node.
 375  */
 376 static ir_node *gen_sse_conv_int2float(ia32_code_gen_t *cg, dbg_info *dbgi,
 377                                        ir_graph *irg, ir_node *block,
 378                                        ir_node *in, ir_node *old_node, ir_mode *tgt_mode)
 379 {
 380         ir_node *noreg    = ia32_new_NoReg_gp(cg);
 381         ir_node *nomem    = new_rd_NoMem(irg);
 382         ir_node *old_pred = get_Cmp_left(old_node);
 383         ir_mode *in_mode  = get_irn_mode(old_pred);
 384         int     in_bits   = get_mode_size_bits(in_mode);
 385         ir_node *conv     = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, in, nomem);
 386
 387         set_ia32_ls_mode(conv, tgt_mode);
 388         if (in_bits == 32) {
 389                 set_ia32_am_support(conv, ia32_am_Source);
 390         }
 391         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 392
 393         return conv;
 394 }
 395
 396 /**
 397  * SSE convert of an float node into a double node.
 398  */
 399 static ir_node *gen_sse_conv_f2d(ia32_code_gen_t *cg, dbg_info *dbgi,
 400                                  ir_graph *irg, ir_node *block,
 401                                  ir_node *in, ir_node *old_node)
 402 {
 403         ir_node *noreg = ia32_new_NoReg_gp(cg);
 404         ir_node *nomem = new_rd_NoMem(irg);
 405         ir_node *conv  = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, in, nomem);
 406
 407         set_ia32_am_support(conv, ia32_am_Source);
 408         set_ia32_ls_mode(conv, mode_xmm);
 409         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 410
 411         return conv;
 412 }
 413 #endif
 414
 415 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 416 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 417         static const struct {
 418                 const char *tp_name;
 419                 const char *ent_name;
 420                 const char *cnst_str;
 421         } names [ia32_known_const_max] = {
 422                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 423                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 424                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 425                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 426         };
 427         static ir_entity *ent_cache[ia32_known_const_max];
 428
 429         const char    *tp_name, *ent_name, *cnst_str;
 430         ir_type       *tp;
 431         ir_node       *cnst;
 432         ir_graph      *rem;
 433         ir_entity     *ent;
 434         tarval        *tv;
 435         ir_mode       *mode;
 436
 437         ent_name = names[kct].ent_name;
 438         if (! ent_cache[kct]) {
 439                 tp_name  = names[kct].tp_name;
 440                 cnst_str = names[kct].cnst_str;
 441
 442                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 443                 //mode = mode_xmm;
 444                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 445                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 446                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 447
 448                 set_entity_ld_ident(ent, get_entity_ident(ent));
 449                 set_entity_visibility(ent, visibility_local);
 450                 set_entity_variability(ent, variability_constant);
 451                 set_entity_allocation(ent, allocation_static);
 452
 453                 /* we create a new entity here: It's initialization must resist on the
 454                     const code irg */
 455                 rem = current_ir_graph;
 456                 current_ir_graph = get_const_code_irg();
 457                 cnst = new_Const(mode, tv);
 458                 current_ir_graph = rem;
 459
 460                 set_atomic_ent_value(ent, cnst);
 461
 462                 /* cache the entry */
 463                 ent_cache[kct] = ent;
 464         }
 465
 466         return ent_cache[kct];
 467 }
 468
 469 #ifndef NDEBUG
 470 /**
 471  * Prints the old node name on cg obst and returns a pointer to it.
 472  */
 473 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 474         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 475
 476         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 477         obstack_1grow(isa->name_obst, 0);
 478         return obstack_finish(isa->name_obst);
 479 }
 480 #endif /* NDEBUG */
 481
 482 /* determine if one operator is an Imm */
 483 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 484         if (op1) {
 485                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 486         } else {
 487                 return is_ia32_Cnst(op2) ? op2 : NULL;
 488         }
 489 }
 490
 491 /* determine if one operator is not an Imm */
 492 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 493         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 494 }
 495
 496 static void fold_immediate(ir_node *node, int in1, int in2) {
 497         ir_node *left;
 498         ir_node *right;
 499
 500         if (!(env_cg->opt & IA32_OPT_IMMOPS))
 501                 return;
 502
 503         left = get_irn_n(node, in1);
 504         right = get_irn_n(node, in2);
 505         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 506                 /* we can only set right operand to immediate */
 507                 if(!is_ia32_commutative(node))
 508                         return;
 509                 /* exchange left/right */
 510                 set_irn_n(node, in1, right);
 511                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 512                 copy_ia32_Immop_attr(node, left);
 513         } else if(is_ia32_Cnst(right)) {
 514                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 515                 copy_ia32_Immop_attr(node, right);
 516         } else {
 517                 return;
 518         }
 519
 520         clear_ia32_commutative(node);
 521         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source);
 522 }
 523
 524 /**
 525  * Construct a standard binary operation, set AM and immediate if required.
 526  *
 527  * @param op1   The first operand
 528  * @param op2   The second operand
 529  * @param func  The node constructor function
 530  * @return The constructed ia32 node.
 531  */
 532 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 533                           construct_binop_func *func, int commutative)
 534 {
 535         ir_node  *block    = be_transform_node(get_nodes_block(node));
 536         ir_node  *new_op1  = NULL;
 537         ir_node  *new_op2  = NULL;
 538         ir_node  *new_node = NULL;
 539         ir_graph *irg      = current_ir_graph;
 540         dbg_info *dbgi     = get_irn_dbg_info(node);
 541         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 542         ir_node  *nomem    = new_NoMem();
 543
 544         if(commutative) {
 545                 new_op2 = try_create_Immediate(op1, 0);
 546                 if(new_op2 != NULL) {
 547                         new_op1 = be_transform_node(op2);
 548                         commutative = 0;
 549                 }
 550         }
 551
 552         if(new_op2 == NULL) {
 553                 new_op2 = try_create_Immediate(op2, 0);
 554                 if(new_op2 != NULL) {
 555                         new_op1  = be_transform_node(op1);
 556                         commutative = 0;
 557                 }
 558         }
 559
 560         if(new_op2 == NULL) {
 561                 new_op1 = be_transform_node(op1);
 562                 new_op2 = be_transform_node(op2);
 563         }
 564
 565         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 566         if (func == new_rd_ia32_IMul) {
 567                 set_ia32_am_support(new_node, ia32_am_Source);
 568         } else {
 569                 set_ia32_am_support(new_node, ia32_am_Full);
 570         }
 571
 572         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 573         if (commutative) {
 574                 set_ia32_commutative(new_node);
 575         }
 576
 577         return new_node;
 578 }
 579
 580 /**
 581  * Construct a standard binary operation, set AM and immediate if required.
 582  *
 583  * @param op1   The first operand
 584  * @param op2   The second operand
 585  * @param func  The node constructor function
 586  * @return The constructed ia32 node.
 587  */
 588 static ir_node *gen_binop_float(ir_node *node, ir_node *op1, ir_node *op2,
 589                                 construct_binop_func *func)
 590 {
 591         ir_node  *block    = be_transform_node(get_nodes_block(node));
 592         ir_node  *new_op1  = be_transform_node(op1);
 593         ir_node  *new_op2  = be_transform_node(op2);
 594         ir_node  *new_node = NULL;
 595         dbg_info *dbgi     = get_irn_dbg_info(node);
 596         ir_graph *irg      = current_ir_graph;
 597         ir_mode  *mode     = get_irn_mode(node);
 598         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 599         ir_node  *nomem    = new_NoMem();
 600
 601         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 602         set_ia32_am_support(new_node, ia32_am_Source);
 603         if (is_op_commutative(get_irn_op(node))) {
 604                 set_ia32_commutative(new_node);
 605         }
 606         if (USE_SSE2(env_cg)) {
 607                 set_ia32_ls_mode(new_node, mode);
 608         }
 609
 610         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 611
 612         return new_node;
 613 }
 614
 615
 616 /**
 617  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 618  *
 619  * @param op1   The first operand
 620  * @param op2   The second operand
 621  * @param func  The node constructor function
 622  * @return The constructed ia32 node.
 623  */
 624 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 625                                 construct_binop_func *func)
 626 {
 627         ir_node  *block   = be_transform_node(get_nodes_block(node));
 628         ir_node  *new_op1 = be_transform_node(op1);
 629         ir_node  *new_op2 = be_transform_node(op2);
 630         ir_node  *new_op  = NULL;
 631         dbg_info *dbgi    = get_irn_dbg_info(node);
 632         ir_graph *irg     = current_ir_graph;
 633         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 634         ir_node  *nomem   = new_NoMem();
 635         ir_node  *expr_op;
 636         ir_node  *imm_op;
 637         tarval   *tv;
 638
 639         assert(! mode_is_float(get_irn_mode(node))
 640                  && "Shift/Rotate with float not supported");
 641
 642         /* Check if immediate optimization is on and */
 643         /* if it's an operation with immediate.      */
 644         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
 645         expr_op = get_expr_op(new_op1, new_op2);
 646
 647         assert((expr_op || imm_op) && "invalid operands");
 648
 649         if (!expr_op) {
 650                 /* We have two consts here: not yet supported */
 651                 imm_op = NULL;
 652         }
 653
 654         /* Limit imm_op within range imm8 */
 655         if (imm_op) {
 656                 tv = get_ia32_Immop_tarval(imm_op);
 657
 658                 if (tv) {
 659                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
 660                         set_ia32_Immop_tarval(imm_op, tv);
 661                 }
 662                 else {
 663                         imm_op = NULL;
 664                 }
 665         }
 666
 667         /* integer operations */
 668         if (imm_op) {
 669                 /* This is shift/rot with const */
 670                 DB((dbg, LEVEL_1, "Shift/Rot with immediate ..."));
 671
 672                 new_op = func(dbgi, irg, block, noreg, noreg, expr_op, noreg, nomem);
 673                 copy_ia32_Immop_attr(new_op, imm_op);
 674         } else {
 675                 /* This is a normal shift/rot */
 676                 DB((dbg, LEVEL_1, "Shift/Rot binop ..."));
 677                 new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 678         }
 679
 680         /* set AM support */
 681         set_ia32_am_support(new_op, ia32_am_Dest);
 682
 683         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 684
 685         set_ia32_emit_cl(new_op);
 686
 687         return new_op;
 688 }
 689
 690
 691 /**
 692  * Construct a standard unary operation, set AM and immediate if required.
 693  *
 694  * @param op    The operand
 695  * @param func  The node constructor function
 696  * @return The constructed ia32 node.
 697  */
 698 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 699 {
 700         ir_node  *block    = be_transform_node(get_nodes_block(node));
 701         ir_node  *new_op   = be_transform_node(op);
 702         ir_node  *new_node = NULL;
 703         ir_graph *irg      = current_ir_graph;
 704         dbg_info *dbgi     = get_irn_dbg_info(node);
 705         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
 706         ir_node  *nomem    = new_NoMem();
 707
 708         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 709         DB((dbg, LEVEL_1, "INT unop ..."));
 710         set_ia32_am_support(new_node, ia32_am_Dest);
 711
 712         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 713
 714         return new_node;
 715 }
 716
 717 /**
 718  * Creates an ia32 Add.
 719  *
 720  * @return the created ia32 Add node
 721  */
 722 static ir_node *gen_Add(ir_node *node) {
 723         ir_node  *block   = be_transform_node(get_nodes_block(node));
 724         ir_node  *op1     = get_Add_left(node);
 725         ir_node  *new_op1 = be_transform_node(op1);
 726         ir_node  *op2     = get_Add_right(node);
 727         ir_node  *new_op2 = be_transform_node(op2);
 728         ir_node  *new_op  = NULL;
 729         ir_graph *irg     = current_ir_graph;
 730         dbg_info *dbgi    = get_irn_dbg_info(node);
 731         ir_mode  *mode    = get_irn_mode(node);
 732         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 733         ir_node  *nomem   = new_NoMem();
 734         ir_node  *expr_op, *imm_op;
 735
 736         /* Check if immediate optimization is on and */
 737         /* if it's an operation with immediate.      */
 738         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 739         expr_op = get_expr_op(new_op1, new_op2);
 740
 741         assert((expr_op || imm_op) && "invalid operands");
 742
 743         if (mode_is_float(mode)) {
 744                 FP_USED(env_cg);
 745                 if (USE_SSE2(env_cg))
 746                         return gen_binop_float(node, op1, op2, new_rd_ia32_xAdd);
 747                 else
 748                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfadd);
 749         }
 750
 751         /* integer ADD */
 752         if (! expr_op) {
 753                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 754                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 755
 756                 /* No expr_op means, that we have two const - one symconst and */
 757                 /* one tarval or another symconst - because this case is not   */
 758                 /* covered by constant folding                                 */
 759                 /* We need to check for:                                       */
 760                 /*  1) symconst + const    -> becomes a LEA                    */
 761                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 762                 /*        linker doesn't support two symconsts                 */
 763
 764                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 765                         /* this is the 2nd case */
 766                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 767                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 768                         set_ia32_am_flavour(new_op, ia32_am_B);
 769                         set_ia32_am_support(new_op, ia32_am_Source);
 770                         set_ia32_op_type(new_op, ia32_AddrModeS);
 771
 772                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 773                 } else if (tp1 == ia32_ImmSymConst) {
 774                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 775                         long offs = get_tarval_long(tv);
 776
 777                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 778                         add_irn_dep(new_op, get_irg_frame(irg));
 779                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 780
 781                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 782                         add_ia32_am_offs_int(new_op, offs);
 783                         set_ia32_am_flavour(new_op, ia32_am_OB);
 784                         set_ia32_am_support(new_op, ia32_am_Source);
 785                         set_ia32_op_type(new_op, ia32_AddrModeS);
 786                 } else if (tp2 == ia32_ImmSymConst) {
 787                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 788                         long offs = get_tarval_long(tv);
 789
 790                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 791                         add_irn_dep(new_op, get_irg_frame(irg));
 792                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 793
 794                         add_ia32_am_offs_int(new_op, offs);
 795                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 796                         set_ia32_am_flavour(new_op, ia32_am_OB);
 797                         set_ia32_am_support(new_op, ia32_am_Source);
 798                         set_ia32_op_type(new_op, ia32_AddrModeS);
 799                 } else {
 800                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 801                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 802                         tarval *restv = tarval_add(tv1, tv2);
 803
 804                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 805
 806                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 807                         set_ia32_Const_tarval(new_op, restv);
 808                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 809                 }
 810
 811                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 812                 return new_op;
 813         } else if (imm_op) {
 814                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 815                         tarval_classification_t class_tv, class_negtv;
 816                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 817
 818                         /* optimize tarvals */
 819                         class_tv    = classify_tarval(tv);
 820                         class_negtv = classify_tarval(tarval_neg(tv));
 821
 822                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 823                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 824                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 825                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 826                                 return new_op;
 827                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 828                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 829                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 830                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 831                                 return new_op;
 832                         }
 833                 }
 834         }
 835
 836         /* This is a normal add */
 837         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 838
 839         /* set AM support */
 840         set_ia32_am_support(new_op, ia32_am_Full);
 841         set_ia32_commutative(new_op);
 842
 843         fold_immediate(new_op, 2, 3);
 844
 845         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 846
 847         return new_op;
 848 }
 849
 850 #if 0
 851 static ir_node *create_ia32_Mul(ir_node *node) {
 852         ir_graph *irg = current_ir_graph;
 853         dbg_info *dbgi = get_irn_dbg_info(node);
 854         ir_node *block = be_transform_node(get_nodes_block(node));
 855         ir_node *op1 = get_Mul_left(node);
 856         ir_node *op2 = get_Mul_right(node);
 857         ir_node *new_op1 = be_transform_node(op1);
 858         ir_node *new_op2 = be_transform_node(op2);
 859         ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 860         ir_node *proj_EAX, *proj_EDX, *res;
 861         ir_node *in[1];
 862
 863         res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 864         set_ia32_commutative(res);
 865         set_ia32_am_support(res, ia32_am_Source);
 866
 867         /* imediates are not supported, so no fold_immediate */
 868         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 869         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 870
 871         /* keep EAX */
 872         in[0] = proj_EDX;
 873         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 874
 875         return proj_EAX;
 876 }
 877 #endif /* if 0 */
 878
 879
 880 /**
 881  * Creates an ia32 Mul.
 882  *
 883  * @return the created ia32 Mul node
 884  */
 885 static ir_node *gen_Mul(ir_node *node) {
 886         ir_node *op1  = get_Mul_left(node);
 887         ir_node *op2  = get_Mul_right(node);
 888         ir_mode *mode = get_irn_mode(node);
 889
 890         if (mode_is_float(mode)) {
 891                 FP_USED(env_cg);
 892                 if (USE_SSE2(env_cg))
 893                         return gen_binop_float(node, op1, op2, new_rd_ia32_xMul);
 894                 else
 895                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfmul);
 896         }
 897
 898         /*
 899                 for the lower 32bit of the result it doesn't matter whether we use
 900                 signed or unsigned multiplication so we use IMul as it has fewer
 901                 constraints
 902         */
 903         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 904 }
 905
 906 /**
 907  * Creates an ia32 Mulh.
 908  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 909  * this result while Mul returns the lower 32 bit.
 910  *
 911  * @return the created ia32 Mulh node
 912  */
 913 static ir_node *gen_Mulh(ir_node *node) {
 914         ir_node  *block   = be_transform_node(get_nodes_block(node));
 915         ir_node  *op1     = get_irn_n(node, 0);
 916         ir_node  *new_op1 = be_transform_node(op1);
 917         ir_node  *op2     = get_irn_n(node, 1);
 918         ir_node  *new_op2 = be_transform_node(op2);
 919         ir_graph *irg     = current_ir_graph;
 920         dbg_info *dbgi    = get_irn_dbg_info(node);
 921         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 922         ir_mode  *mode    = get_irn_mode(node);
 923         ir_node  *proj_EAX, *proj_EDX, *res;
 924         ir_node  *in[1];
 925
 926         assert(!mode_is_float(mode) && "Mulh with float not supported");
 927         if (mode_is_signed(mode)) {
 928                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 929         } else {
 930                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 931         }
 932
 933         set_ia32_commutative(res);
 934         set_ia32_am_support(res, ia32_am_Source);
 935
 936         set_ia32_am_support(res, ia32_am_Source);
 937
 938         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 939         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 940
 941         /* keep EAX */
 942         in[0] = proj_EAX;
 943         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 944
 945         return proj_EDX;
 946 }
 947
 948
 949
 950 /**
 951  * Creates an ia32 And.
 952  *
 953  * @return The created ia32 And node
 954  */
 955 static ir_node *gen_And(ir_node *node) {
 956         ir_node *op1 = get_And_left(node);
 957         ir_node *op2 = get_And_right(node);
 958
 959         assert (! mode_is_float(get_irn_mode(node)));
 960         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
 961 }
 962
 963
 964
 965 /**
 966  * Creates an ia32 Or.
 967  *
 968  * @return The created ia32 Or node
 969  */
 970 static ir_node *gen_Or(ir_node *node) {
 971         ir_node *op1 = get_Or_left(node);
 972         ir_node *op2 = get_Or_right(node);
 973
 974         assert (! mode_is_float(get_irn_mode(node)));
 975         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
 976 }
 977
 978
 979
 980 /**
 981  * Creates an ia32 Eor.
 982  *
 983  * @return The created ia32 Eor node
 984  */
 985 static ir_node *gen_Eor(ir_node *node) {
 986         ir_node *op1 = get_Eor_left(node);
 987         ir_node *op2 = get_Eor_right(node);
 988
 989         assert(! mode_is_float(get_irn_mode(node)));
 990         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
 991 }
 992
 993
 994
 995 /**
 996  * Creates an ia32 Max.
 997  *
 998  * @return the created ia32 Max node
 999  */
1000 static ir_node *gen_Max(ir_node *node) {
1001         ir_node  *block   = be_transform_node(get_nodes_block(node));
1002         ir_node  *op1     = get_irn_n(node, 0);
1003         ir_node  *new_op1 = be_transform_node(op1);
1004         ir_node  *op2     = get_irn_n(node, 1);
1005         ir_node  *new_op2 = be_transform_node(op2);
1006         ir_graph *irg     = current_ir_graph;
1007         ir_mode  *mode    = get_irn_mode(node);
1008         dbg_info *dbgi    = get_irn_dbg_info(node);
1009         ir_mode  *op_mode = get_irn_mode(op1);
1010         ir_node  *new_op;
1011
1012         assert(get_mode_size_bits(mode) == 32);
1013
1014         if (mode_is_float(mode)) {
1015                 FP_USED(env_cg);
1016                 if (USE_SSE2(env_cg)) {
1017                         new_op = gen_binop_float(node, new_op1, new_op2, new_rd_ia32_xMax);
1018                 } else {
1019                         panic("Can't create Max node");
1020                 }
1021         } else {
1022                 long pnc = pn_Cmp_Gt;
1023                 if (! mode_is_signed(op_mode)) {
1024                         pnc |= ia32_pn_Cmp_Unsigned;
1025                 }
1026                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2,
1027                                              new_op1, new_op2, pnc);
1028         }
1029         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1030
1031         return new_op;
1032 }
1033
1034 /**
1035  * Creates an ia32 Min.
1036  *
1037  * @return the created ia32 Min node
1038  */
1039 static ir_node *gen_Min(ir_node *node) {
1040         ir_node  *block   = be_transform_node(get_nodes_block(node));
1041         ir_node  *op1     = get_irn_n(node, 0);
1042         ir_node  *new_op1 = be_transform_node(op1);
1043         ir_node  *op2     = get_irn_n(node, 1);
1044         ir_node  *new_op2 = be_transform_node(op2);
1045         ir_graph *irg     = current_ir_graph;
1046         ir_mode  *mode    = get_irn_mode(node);
1047         dbg_info *dbgi    = get_irn_dbg_info(node);
1048         ir_mode  *op_mode = get_irn_mode(op1);
1049         ir_node  *new_op;
1050
1051         assert(get_mode_size_bits(mode) == 32);
1052
1053         if (mode_is_float(mode)) {
1054                 FP_USED(env_cg);
1055                 if (USE_SSE2(env_cg)) {
1056                         new_op = gen_binop_float(node, op1, op2, new_rd_ia32_xMin);
1057                 } else {
1058                         panic("can't create Min node");
1059                 }
1060         } else {
1061                 long pnc = pn_Cmp_Lt;
1062                 if (! mode_is_signed(op_mode)) {
1063                         pnc |= ia32_pn_Cmp_Unsigned;
1064                 }
1065                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2,
1066                                              new_op1, new_op2, pnc);
1067         }
1068         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1069
1070         return new_op;
1071 }
1072
1073
1074 /**
1075  * Creates an ia32 Sub.
1076  *
1077  * @return The created ia32 Sub node
1078  */
1079 static ir_node *gen_Sub(ir_node *node) {
1080         ir_node  *block   = be_transform_node(get_nodes_block(node));
1081         ir_node  *op1     = get_Sub_left(node);
1082         ir_node  *new_op1 = be_transform_node(op1);
1083         ir_node  *op2     = get_Sub_right(node);
1084         ir_node  *new_op2 = be_transform_node(op2);
1085         ir_node  *new_op  = NULL;
1086         ir_graph *irg     = current_ir_graph;
1087         dbg_info *dbgi    = get_irn_dbg_info(node);
1088         ir_mode  *mode    = get_irn_mode(node);
1089         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1090         ir_node  *nomem   = new_NoMem();
1091         ir_node  *expr_op, *imm_op;
1092
1093         /* Check if immediate optimization is on and */
1094         /* if it's an operation with immediate.      */
1095         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
1096         expr_op = get_expr_op(new_op1, new_op2);
1097
1098         assert((expr_op || imm_op) && "invalid operands");
1099
1100         if (mode_is_float(mode)) {
1101                 FP_USED(env_cg);
1102                 if (USE_SSE2(env_cg))
1103                         return gen_binop_float(node, op1, op2, new_rd_ia32_xSub);
1104                 else
1105                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfsub);
1106         }
1107
1108         /* integer SUB */
1109         if (! expr_op) {
1110                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
1111                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
1112
1113                 /* No expr_op means, that we have two const - one symconst and */
1114                 /* one tarval or another symconst - because this case is not   */
1115                 /* covered by constant folding                                 */
1116                 /* We need to check for:                                       */
1117                 /*  1) symconst - const    -> becomes a LEA                    */
1118                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
1119                 /*        linker doesn't support two symconsts                 */
1120                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
1121                         /* this is the 2nd case */
1122                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
1123                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
1124                         set_ia32_am_sc_sign(new_op);
1125                         set_ia32_am_flavour(new_op, ia32_am_B);
1126
1127                         DBG_OPT_LEA3(op1, op2, node, new_op);
1128                 } else if (tp1 == ia32_ImmSymConst) {
1129                         tarval *tv = get_ia32_Immop_tarval(new_op2);
1130                         long offs = get_tarval_long(tv);
1131
1132                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1133                         add_irn_dep(new_op, get_irg_frame(irg));
1134                         DBG_OPT_LEA3(op1, op2, node, new_op);
1135
1136                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
1137                         add_ia32_am_offs_int(new_op, -offs);
1138                         set_ia32_am_flavour(new_op, ia32_am_OB);
1139                         set_ia32_am_support(new_op, ia32_am_Source);
1140                         set_ia32_op_type(new_op, ia32_AddrModeS);
1141                 } else if (tp2 == ia32_ImmSymConst) {
1142                         tarval *tv = get_ia32_Immop_tarval(new_op1);
1143                         long offs = get_tarval_long(tv);
1144
1145                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1146                         add_irn_dep(new_op, get_irg_frame(irg));
1147                         DBG_OPT_LEA3(op1, op2, node, new_op);
1148
1149                         add_ia32_am_offs_int(new_op, offs);
1150                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
1151                         set_ia32_am_sc_sign(new_op);
1152                         set_ia32_am_flavour(new_op, ia32_am_OB);
1153                         set_ia32_am_support(new_op, ia32_am_Source);
1154                         set_ia32_op_type(new_op, ia32_AddrModeS);
1155                 } else {
1156                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
1157                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
1158                         tarval *restv = tarval_sub(tv1, tv2);
1159
1160                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
1161
1162                         new_op = new_rd_ia32_Const(dbgi, irg, block);
1163                         set_ia32_Const_tarval(new_op, restv);
1164                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
1165                 }
1166
1167                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1168                 return new_op;
1169         } else if (imm_op) {
1170                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
1171                         tarval_classification_t class_tv, class_negtv;
1172                         tarval *tv = get_ia32_Immop_tarval(imm_op);
1173
1174                         /* optimize tarvals */
1175                         class_tv    = classify_tarval(tv);
1176                         class_negtv = classify_tarval(tarval_neg(tv));
1177
1178                         if (class_tv == TV_CLASSIFY_ONE) {
1179                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1180                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1181                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1182                                 return new_op;
1183                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1184                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1185                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1186                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1187                                 return new_op;
1188                         }
1189                 }
1190         }
1191
1192         /* This is a normal sub */
1193         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1194
1195         /* set AM support */
1196         set_ia32_am_support(new_op, ia32_am_Full);
1197
1198         fold_immediate(new_op, 2, 3);
1199
1200         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1201
1202         return new_op;
1203 }
1204
1205
1206
1207 /**
1208  * Generates an ia32 DivMod with additional infrastructure for the
1209  * register allocator if needed.
1210  *
1211  * @param dividend -no comment- :)
1212  * @param divisor  -no comment- :)
1213  * @param dm_flav  flavour_Div/Mod/DivMod
1214  * @return The created ia32 DivMod node
1215  */
1216 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1217                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1218 {
1219         ir_node  *block        = be_transform_node(get_nodes_block(node));
1220         ir_node  *new_dividend = be_transform_node(dividend);
1221         ir_node  *new_divisor  = be_transform_node(divisor);
1222         ir_graph *irg          = current_ir_graph;
1223         dbg_info *dbgi         = get_irn_dbg_info(node);
1224         ir_mode  *mode         = get_irn_mode(node);
1225         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1226         ir_node  *res, *proj_div, *proj_mod;
1227         ir_node  *edx_node, *cltd;
1228         ir_node  *in_keep[2];
1229         ir_node  *mem, *new_mem;
1230         ir_node  *projs[pn_DivMod_max];
1231         int      i, has_exc;
1232
1233         ia32_collect_Projs(node, projs, pn_DivMod_max);
1234
1235         proj_div = proj_mod = NULL;
1236         has_exc  = 0;
1237         switch (dm_flav) {
1238                 case flavour_Div:
1239                         mem  = get_Div_mem(node);
1240                         mode = get_Div_resmode(node);
1241                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1242                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1243                         break;
1244                 case flavour_Mod:
1245                         mem  = get_Mod_mem(node);
1246                         mode = get_Mod_resmode(node);
1247                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1248                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1249                         break;
1250                 case flavour_DivMod:
1251                         mem  = get_DivMod_mem(node);
1252                         mode = get_DivMod_resmode(node);
1253                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1254                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1255                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1256                         break;
1257                 default:
1258                         panic("invalid divmod flavour!");
1259         }
1260         new_mem = be_transform_node(mem);
1261
1262         if (mode_is_signed(mode)) {
1263                 /* in signed mode, we need to sign extend the dividend */
1264                 cltd         = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend);
1265                 new_dividend = new_rd_Proj(dbgi, irg, block, cltd, mode_Iu, pn_ia32_Cltd_EAX);
1266                 edx_node     = new_rd_Proj(dbgi, irg, block, cltd, mode_Iu, pn_ia32_Cltd_EDX);
1267         } else {
1268                 edx_node = new_rd_ia32_Const(dbgi, irg, block);
1269                 add_irn_dep(edx_node, be_abi_get_start_barrier(env_cg->birg->abi));
1270                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
1271         }
1272
1273         if (mode_is_signed(mode)) {
1274                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend, edx_node, new_divisor, new_mem, dm_flav);
1275         } else {
1276                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend, edx_node, new_divisor, new_mem, dm_flav);
1277         }
1278
1279         set_ia32_exc_label(res, has_exc);
1280
1281         /* Matze: code can't handle this at the moment... */
1282 #if 0
1283         /* set AM support */
1284         set_ia32_am_support(res, ia32_am_Source);
1285 #endif
1286
1287         /* check, which Proj-Keep, we need to add */
1288         i = 0;
1289         if (proj_div == NULL) {
1290                 /* We have only mod result: add div res Proj-Keep */
1291                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_div_res);
1292                 ++i;
1293         }
1294         if (proj_mod == NULL) {
1295                 /* We have only div result: add mod res Proj-Keep */
1296                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_mod_res);
1297                 ++i;
1298         }
1299         if(i > 0)
1300                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, i, in_keep);
1301
1302         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1303
1304         return res;
1305 }
1306
1307
1308 /**
1309  * Wrapper for generate_DivMod. Sets flavour_Mod.
1310  *
1311  */
1312 static ir_node *gen_Mod(ir_node *node) {
1313         return generate_DivMod(node, get_Mod_left(node),
1314                                get_Mod_right(node), flavour_Mod);
1315 }
1316
1317 /**
1318  * Wrapper for generate_DivMod. Sets flavour_Div.
1319  *
1320  */
1321 static ir_node *gen_Div(ir_node *node) {
1322         return generate_DivMod(node, get_Div_left(node),
1323                                get_Div_right(node), flavour_Div);
1324 }
1325
1326 /**
1327  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1328  */
1329 static ir_node *gen_DivMod(ir_node *node) {
1330         return generate_DivMod(node, get_DivMod_left(node),
1331                                get_DivMod_right(node), flavour_DivMod);
1332 }
1333
1334
1335
1336 /**
1337  * Creates an ia32 floating Div.
1338  *
1339  * @return The created ia32 xDiv node
1340  */
1341 static ir_node *gen_Quot(ir_node *node) {
1342         ir_node  *block   = be_transform_node(get_nodes_block(node));
1343         ir_node  *op1     = get_Quot_left(node);
1344         ir_node  *new_op1 = be_transform_node(op1);
1345         ir_node  *op2     = get_Quot_right(node);
1346         ir_node  *new_op2 = be_transform_node(op2);
1347         ir_graph *irg     = current_ir_graph;
1348         dbg_info *dbgi    = get_irn_dbg_info(node);
1349         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1350         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1351         ir_node  *new_op;
1352
1353         FP_USED(env_cg);
1354         if (USE_SSE2(env_cg)) {
1355                 ir_mode *mode = get_irn_mode(op1);
1356                 if (is_ia32_xConst(new_op2)) {
1357                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1358                         set_ia32_am_support(new_op, ia32_am_None);
1359                         copy_ia32_Immop_attr(new_op, new_op2);
1360                 } else {
1361                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1362                         // Matze: disabled for now, spillslot coalescer fails
1363                         //set_ia32_am_support(new_op, ia32_am_Source);
1364                 }
1365                 set_ia32_ls_mode(new_op, mode);
1366         } else {
1367                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1368                 // Matze: disabled for now (spillslot coalescer fails)
1369                 //set_ia32_am_support(new_op, ia32_am_Source);
1370         }
1371         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1372         return new_op;
1373 }
1374
1375
1376 /**
1377  * Creates an ia32 Shl.
1378  *
1379  * @return The created ia32 Shl node
1380  */
1381 static ir_node *gen_Shl(ir_node *node) {
1382         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1383                                new_rd_ia32_Shl);
1384 }
1385
1386
1387
1388 /**
1389  * Creates an ia32 Shr.
1390  *
1391  * @return The created ia32 Shr node
1392  */
1393 static ir_node *gen_Shr(ir_node *node) {
1394         return gen_shift_binop(node, get_Shr_left(node),
1395                                get_Shr_right(node), new_rd_ia32_Shr);
1396 }
1397
1398
1399
1400 /**
1401  * Creates an ia32 Sar.
1402  *
1403  * @return The created ia32 Shrs node
1404  */
1405 static ir_node *gen_Shrs(ir_node *node) {
1406         return gen_shift_binop(node, get_Shrs_left(node),
1407                                get_Shrs_right(node), new_rd_ia32_Sar);
1408 }
1409
1410
1411
1412 /**
1413  * Creates an ia32 RotL.
1414  *
1415  * @param op1   The first operator
1416  * @param op2   The second operator
1417  * @return The created ia32 RotL node
1418  */
1419 static ir_node *gen_RotL(ir_node *node,
1420                          ir_node *op1, ir_node *op2) {
1421         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1422 }
1423
1424
1425
1426 /**
1427  * Creates an ia32 RotR.
1428  * NOTE: There is no RotR with immediate because this would always be a RotL
1429  *       "imm-mode_size_bits" which can be pre-calculated.
1430  *
1431  * @param op1   The first operator
1432  * @param op2   The second operator
1433  * @return The created ia32 RotR node
1434  */
1435 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1436                          ir_node *op2) {
1437         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1438 }
1439
1440
1441
1442 /**
1443  * Creates an ia32 RotR or RotL (depending on the found pattern).
1444  *
1445  * @return The created ia32 RotL or RotR node
1446  */
1447 static ir_node *gen_Rot(ir_node *node) {
1448         ir_node *rotate = NULL;
1449         ir_node *op1    = get_Rot_left(node);
1450         ir_node *op2    = get_Rot_right(node);
1451
1452         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1453                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1454                  that means we can create a RotR instead of an Add and a RotL */
1455
1456         if (get_irn_op(op2) == op_Add) {
1457                 ir_node *add = op2;
1458                 ir_node *left = get_Add_left(add);
1459                 ir_node *right = get_Add_right(add);
1460                 if (is_Const(right)) {
1461                         tarval  *tv   = get_Const_tarval(right);
1462                         ir_mode *mode = get_irn_mode(node);
1463                         long     bits = get_mode_size_bits(mode);
1464
1465                         if (get_irn_op(left) == op_Minus &&
1466                                         tarval_is_long(tv)       &&
1467                                         get_tarval_long(tv) == bits)
1468                         {
1469                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1470                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1471                         }
1472                 }
1473         }
1474
1475         if (rotate == NULL) {
1476                 rotate = gen_RotL(node, op1, op2);
1477         }
1478
1479         return rotate;
1480 }
1481
1482
1483
1484 /**
1485  * Transforms a Minus node.
1486  *
1487  * @param op    The Minus operand
1488  * @return The created ia32 Minus node
1489  */
1490 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1491         ir_node   *block = be_transform_node(get_nodes_block(node));
1492         ir_graph  *irg   = current_ir_graph;
1493         dbg_info  *dbgi  = get_irn_dbg_info(node);
1494         ir_mode   *mode  = get_irn_mode(node);
1495         ir_entity *ent;
1496         ir_node   *res;
1497         int       size;
1498
1499         if (mode_is_float(mode)) {
1500                 ir_node *new_op = be_transform_node(op);
1501                 FP_USED(env_cg);
1502                 if (USE_SSE2(env_cg)) {
1503                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1504                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1505                         ir_node *nomem    = new_rd_NoMem(irg);
1506
1507                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1508
1509                         size = get_mode_size_bits(mode);
1510                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1511
1512                         set_ia32_am_sc(res, ent);
1513                         set_ia32_op_type(res, ia32_AddrModeS);
1514                         set_ia32_ls_mode(res, mode);
1515                 } else {
1516                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1517                 }
1518         } else {
1519                 res = gen_unop(node, op, new_rd_ia32_Neg);
1520         }
1521
1522         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1523
1524         return res;
1525 }
1526
1527 /**
1528  * Transforms a Minus node.
1529  *
1530  * @return The created ia32 Minus node
1531  */
1532 static ir_node *gen_Minus(ir_node *node) {
1533         return gen_Minus_ex(node, get_Minus_op(node));
1534 }
1535
1536
1537 /**
1538  * Transforms a Not node.
1539  *
1540  * @return The created ia32 Not node
1541  */
1542 static ir_node *gen_Not(ir_node *node) {
1543         ir_node *op = get_Not_op(node);
1544
1545         assert (! mode_is_float(get_irn_mode(node)));
1546         return gen_unop(node, op, new_rd_ia32_Not);
1547 }
1548
1549
1550
1551 /**
1552  * Transforms an Abs node.
1553  *
1554  * @return The created ia32 Abs node
1555  */
1556 static ir_node *gen_Abs(ir_node *node) {
1557         ir_node   *block    = be_transform_node(get_nodes_block(node));
1558         ir_node   *op       = get_Abs_op(node);
1559         ir_node   *new_op   = be_transform_node(op);
1560         ir_graph  *irg      = current_ir_graph;
1561         dbg_info  *dbgi     = get_irn_dbg_info(node);
1562         ir_mode   *mode     = get_irn_mode(node);
1563         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1564         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1565         ir_node   *nomem    = new_NoMem();
1566         ir_node   *res, *p_eax, *p_edx;
1567         int       size;
1568         ir_entity *ent;
1569
1570         if (mode_is_float(mode)) {
1571                 FP_USED(env_cg);
1572                 if (USE_SSE2(env_cg)) {
1573                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1574
1575                         size = get_mode_size_bits(mode);
1576                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1577
1578                         set_ia32_am_sc(res, ent);
1579
1580                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1581
1582                         set_ia32_op_type(res, ia32_AddrModeS);
1583                         set_ia32_ls_mode(res, mode);
1584                 }
1585                 else {
1586                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1587                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1588                 }
1589         }
1590         else {
1591                 res   = new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1592                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1593
1594                 p_eax = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
1595                 p_edx = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
1596
1597                 res   = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1598                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1599
1600                 res   = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1601                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1602         }
1603
1604         return res;
1605 }
1606
1607
1608
1609 /**
1610  * Transforms a Load.
1611  *
1612  * @return the created ia32 Load node
1613  */
1614 static ir_node *gen_Load(ir_node *node) {
1615         ir_node  *block   = be_transform_node(get_nodes_block(node));
1616         ir_node  *ptr     = get_Load_ptr(node);
1617         ir_node  *new_ptr = be_transform_node(ptr);
1618         ir_node  *mem     = get_Load_mem(node);
1619         ir_node  *new_mem = be_transform_node(mem);
1620         ir_graph *irg     = current_ir_graph;
1621         dbg_info *dbgi    = get_irn_dbg_info(node);
1622         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1623         ir_mode  *mode    = get_Load_mode(node);
1624         ir_mode  *res_mode;
1625         ir_node  *lptr    = new_ptr;
1626         int      is_imm   = 0;
1627         ir_node  *new_op;
1628         ir_node  *projs[pn_Load_max];
1629         ia32_am_flavour_t am_flav = ia32_am_B;
1630
1631         ia32_collect_Projs(node, projs, pn_Load_max);
1632
1633         /* address might be a constant (symconst or absolute address) */
1634         if (is_ia32_Const(new_ptr)) {
1635                 lptr   = noreg;
1636                 is_imm = 1;
1637         }
1638
1639         if (mode_is_float(mode)) {
1640                 FP_USED(env_cg);
1641                 if (USE_SSE2(env_cg)) {
1642                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1643                         res_mode = mode_xmm;
1644                 } else {
1645                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem);
1646                         res_mode = mode_vfp;
1647                 }
1648         } else {
1649                 new_op   = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1650                 res_mode = mode_Iu;
1651         }
1652
1653         /*
1654                 check for special case: the loaded value might not be used
1655         */
1656         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
1657                 /* add a result proj and a Keep to produce a pseudo use */
1658                 ir_node *proj = new_r_Proj(irg, block, new_op, mode_Iu,
1659                                            pn_ia32_Load_res);
1660                 be_new_Keep(arch_get_irn_reg_class(env_cg->arch_env, proj, -1), irg, block, 1, &proj);
1661         }
1662
1663         /* base is a constant address */
1664         if (is_imm) {
1665                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1666                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1667                         am_flav = ia32_am_N;
1668                 } else {
1669                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1670                         long offs = get_tarval_long(tv);
1671
1672                         add_ia32_am_offs_int(new_op, offs);
1673                         am_flav = ia32_am_O;
1674                 }
1675         }
1676
1677         set_irn_pinned(new_op, get_irn_pinned(node));
1678         set_ia32_am_support(new_op, ia32_am_Source);
1679         set_ia32_op_type(new_op, ia32_AddrModeS);
1680         set_ia32_am_flavour(new_op, am_flav);
1681         set_ia32_ls_mode(new_op, mode);
1682
1683         /* make sure we are scheduled behind the initial IncSP/Barrier
1684          * to avoid spills being placed before it
1685          */
1686         if (block == get_irg_start_block(irg)) {
1687                 add_irn_dep(new_op, get_irg_frame(irg));
1688         }
1689
1690         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1691         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1692
1693         return new_op;
1694 }
1695
1696
1697
1698 /**
1699  * Transforms a Store.
1700  *
1701  * @return the created ia32 Store node
1702  */
1703 static ir_node *gen_Store(ir_node *node) {
1704         ir_node  *block   = be_transform_node(get_nodes_block(node));
1705         ir_node  *ptr     = get_Store_ptr(node);
1706         ir_node  *new_ptr = be_transform_node(ptr);
1707         ir_node  *val     = get_Store_value(node);
1708         ir_node  *new_val = be_transform_node(val);
1709         ir_node  *mem     = get_Store_mem(node);
1710         ir_node  *new_mem = be_transform_node(mem);
1711         ir_graph *irg     = current_ir_graph;
1712         dbg_info *dbgi    = get_irn_dbg_info(node);
1713         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1714         ir_node  *sptr    = new_ptr;
1715         ir_mode  *mode    = get_irn_mode(val);
1716         ir_node  *sval    = new_val;
1717         int      is_imm   = 0;
1718         ir_node  *new_op;
1719         ia32_am_flavour_t am_flav = ia32_am_B;
1720
1721         if (is_ia32_Const(new_val)) {
1722                 assert(!mode_is_float(mode));
1723                 sval = noreg;
1724         }
1725
1726         /* address might be a constant (symconst or absolute address) */
1727         if (is_ia32_Const(new_ptr)) {
1728                 sptr   = noreg;
1729                 is_imm = 1;
1730         }
1731
1732         if (mode_is_float(mode)) {
1733                 FP_USED(env_cg);
1734                 if (USE_SSE2(env_cg)) {
1735                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, sval, new_mem);
1736                 } else {
1737                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, sval, new_mem);
1738                 }
1739         } else if (get_mode_size_bits(mode) == 8) {
1740                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg, sval, new_mem);
1741         } else {
1742                 new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, sval, new_mem);
1743         }
1744
1745         /* stored const is an immediate value */
1746         if (is_ia32_Const(new_val)) {
1747                 assert(!mode_is_float(mode));
1748                 copy_ia32_Immop_attr(new_op, new_val);
1749         }
1750
1751         /* base is an constant address */
1752         if (is_imm) {
1753                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1754                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1755                         am_flav = ia32_am_N;
1756                 } else {
1757                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1758                         long offs = get_tarval_long(tv);
1759
1760                         add_ia32_am_offs_int(new_op, offs);
1761                         am_flav = ia32_am_O;
1762                 }
1763         }
1764
1765         set_irn_pinned(new_op, get_irn_pinned(node));
1766         set_ia32_am_support(new_op, ia32_am_Dest);
1767         set_ia32_op_type(new_op, ia32_AddrModeD);
1768         set_ia32_am_flavour(new_op, am_flav);
1769         set_ia32_ls_mode(new_op, mode);
1770
1771         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1772         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1773
1774         return new_op;
1775 }
1776
1777
1778
1779 /**
1780  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1781  *
1782  * @return The transformed node.
1783  */
1784 static ir_node *gen_Cond(ir_node *node) {
1785         ir_node  *block    = be_transform_node(get_nodes_block(node));
1786         ir_graph *irg      = current_ir_graph;
1787         dbg_info *dbgi     = get_irn_dbg_info(node);
1788         ir_node  *sel      = get_Cond_selector(node);
1789         ir_mode  *sel_mode = get_irn_mode(sel);
1790         ir_node  *res      = NULL;
1791         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1792         ir_node  *cnst, *expr;
1793
1794         if (is_Proj(sel) && sel_mode == mode_b) {
1795                 ir_node *pred      = get_Proj_pred(sel);
1796                 ir_node *cmp_a     = get_Cmp_left(pred);
1797                 ir_node *new_cmp_a = be_transform_node(cmp_a);
1798                 ir_node *cmp_b     = get_Cmp_right(pred);
1799                 ir_node *new_cmp_b = be_transform_node(cmp_b);
1800                 ir_mode *cmp_mode  = get_irn_mode(cmp_a);
1801                 ir_node *nomem     = new_NoMem();
1802
1803                 int pnc = get_Proj_proj(sel);
1804                 if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1805                         pnc |= ia32_pn_Cmp_Unsigned;
1806                 }
1807
1808                 /* check if we can use a CondJmp with immediate */
1809                 cnst = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_cmp_a, new_cmp_b) : NULL;
1810                 expr = get_expr_op(new_cmp_a, new_cmp_b);
1811
1812                 if (cnst != NULL && expr != NULL) {
1813                         /* immop has to be the right operand, we might need to flip pnc */
1814                         if(cnst != new_cmp_b) {
1815                                 pnc = get_inversed_pnc(pnc);
1816                         }
1817
1818                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_needs_gp_reg(get_irn_mode(expr))) {
1819                                 if (get_ia32_immop_type(cnst) == ia32_ImmConst &&
1820                                         classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL)
1821                                 {
1822                                         /* a Cmp A =/!= 0 */
1823                                         ir_node    *op1  = expr;
1824                                         ir_node    *op2  = expr;
1825                                         int is_and = 0;
1826
1827                                         /* check, if expr is an only once used And operation */
1828                                         if (is_ia32_And(expr) && get_irn_n_edges(expr)) {
1829                                                 op1 = get_irn_n(expr, 2);
1830                                                 op2 = get_irn_n(expr, 3);
1831
1832                                                 is_and = (is_ia32_ImmConst(expr) || is_ia32_ImmSymConst(expr));
1833                                         }
1834                                         res = new_rd_ia32_TestJmp(dbgi, irg, block, op1, op2);
1835                                         set_ia32_pncode(res, pnc);
1836
1837                                         if (is_and) {
1838                                                 copy_ia32_Immop_attr(res, expr);
1839                                         }
1840
1841                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1842                                         return res;
1843                                 }
1844                         }
1845
1846                         if (mode_is_float(cmp_mode)) {
1847                                 FP_USED(env_cg);
1848                                 if (USE_SSE2(env_cg)) {
1849                                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, expr, noreg, nomem);
1850                                         set_ia32_ls_mode(res, cmp_mode);
1851                                 } else {
1852                                         assert(0);
1853                                 }
1854                         }
1855                         else {
1856                                 assert(get_mode_size_bits(cmp_mode) == 32);
1857                                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg, expr, noreg, nomem);
1858                         }
1859                         copy_ia32_Immop_attr(res, cnst);
1860                 }
1861                 else {
1862                         ir_mode *cmp_mode = get_irn_mode(cmp_a);
1863
1864                         if (mode_is_float(cmp_mode)) {
1865                                 FP_USED(env_cg);
1866                                 if (USE_SSE2(env_cg)) {
1867                                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1868                                         set_ia32_ls_mode(res, cmp_mode);
1869                                 } else {
1870                                         ir_node *proj_eax;
1871                                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1872                                         proj_eax = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_vfCondJmp_temp_reg_eax);
1873                                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1874                                 }
1875                         }
1876                         else {
1877                                 assert(get_mode_size_bits(cmp_mode) == 32);
1878                                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1879                                 set_ia32_commutative(res);
1880                         }
1881                 }
1882
1883                 set_ia32_pncode(res, pnc);
1884                 // Matze: disabled for now, because the default collect_spills_walker
1885                 // is not able to detect the mode of the spilled value
1886                 // moreover, the lea optimize phase freely exchanges left/right
1887                 // without updating the pnc
1888                 //set_ia32_am_support(res, ia32_am_Source);
1889         }
1890         else {
1891                 /* determine the smallest switch case value */
1892                 ir_node *new_sel = be_transform_node(sel);
1893                 int switch_min = INT_MAX;
1894                 const ir_edge_t *edge;
1895
1896                 foreach_out_edge(node, edge) {
1897                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1898                         switch_min = pn < switch_min ? pn : switch_min;
1899                 }
1900
1901                 if (switch_min) {
1902                         /* if smallest switch case is not 0 we need an additional sub */
1903                         res = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1904                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1905                         add_ia32_am_offs_int(res, -switch_min);
1906                         set_ia32_am_flavour(res, ia32_am_OB);
1907                         set_ia32_am_support(res, ia32_am_Source);
1908                         set_ia32_op_type(res, ia32_AddrModeS);
1909                 }
1910
1911                 res = new_rd_ia32_SwitchJmp(dbgi, irg, block, switch_min ? res : new_sel, mode_T);
1912                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1913         }
1914
1915         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1916         return res;
1917 }
1918
1919
1920
1921 /**
1922  * Transforms a CopyB node.
1923  *
1924  * @return The transformed node.
1925  */
1926 static ir_node *gen_CopyB(ir_node *node) {
1927         ir_node  *block    = be_transform_node(get_nodes_block(node));
1928         ir_node  *src      = get_CopyB_src(node);
1929         ir_node  *new_src  = be_transform_node(src);
1930         ir_node  *dst      = get_CopyB_dst(node);
1931         ir_node  *new_dst  = be_transform_node(dst);
1932         ir_node  *mem      = get_CopyB_mem(node);
1933         ir_node  *new_mem  = be_transform_node(mem);
1934         ir_node  *res      = NULL;
1935         ir_graph *irg      = current_ir_graph;
1936         dbg_info *dbgi     = get_irn_dbg_info(node);
1937         int      size      = get_type_size_bytes(get_CopyB_type(node));
1938         ir_mode  *dst_mode = get_irn_mode(dst);
1939         ir_mode  *src_mode = get_irn_mode(src);
1940         int      rem;
1941         ir_node  *in[3];
1942
1943         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1944         /* then we need the size explicitly in ECX.                    */
1945         if (size >= 32 * 4) {
1946                 rem = size & 0x3; /* size % 4 */
1947                 size >>= 2;
1948
1949                 res = new_rd_ia32_Const(dbgi, irg, block);
1950                 add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
1951                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1952
1953                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1954                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1955
1956                 /* ok: now attach Proj's because rep movsd will destroy esi, edi and ecx */
1957                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_DST);
1958                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_SRC);
1959                 in[2] = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_CopyB_CNT);
1960                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 3, in);
1961         }
1962         else {
1963                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1964                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1965
1966                 /* ok: now attach Proj's because movsd will destroy esi and edi */
1967                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_i_DST);
1968                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_i_SRC);
1969                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
1970         }
1971
1972         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1973
1974         return res;
1975 }
1976
1977 static
1978 ir_node *gen_be_Copy(ir_node *node)
1979 {
1980         ir_node *result = be_duplicate_node(node);
1981         ir_mode *mode   = get_irn_mode(result);
1982
1983         if (mode_needs_gp_reg(mode)) {
1984                 set_irn_mode(result, mode_Iu);
1985         }
1986
1987         return result;
1988 }
1989
1990
1991 #if 0
1992 /**
1993  * Transforms a Mux node into CMov.
1994  *
1995  * @return The transformed node.
1996  */
1997 static ir_node *gen_Mux(ir_node *node) {
1998         ir_node *new_op = new_rd_ia32_CMov(env.dbgi, current_ir_graph, env.block, \
1999                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env.mode);
2000
2001         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2002
2003         return new_op;
2004 }
2005 #endif
2006
2007 typedef ir_node *cmov_func_t(dbg_info *db, ir_graph *irg, ir_node *block,
2008                              ir_node *cmp_a, ir_node *cmp_b, ir_node *psi_true,
2009                              ir_node *psi_default);
2010
2011 /**
2012  * Transforms a Psi node into CMov.
2013  *
2014  * @return The transformed node.
2015  */
2016 static ir_node *gen_Psi(ir_node *node) {
2017         ir_node  *block           = be_transform_node(get_nodes_block(node));
2018         ir_node  *psi_true        = get_Psi_val(node, 0);
2019         ir_node  *psi_default     = get_Psi_default(node);
2020         ia32_code_gen_t *cg       = env_cg;
2021         ir_graph *irg             = current_ir_graph;
2022         dbg_info *dbgi            = get_irn_dbg_info(node);
2023         ir_node  *cond            = get_Psi_cond(node, 0);
2024         ir_node  *noreg           = ia32_new_NoReg_gp(env_cg);
2025         ir_node  *nomem           = new_NoMem();
2026         ir_node  *new_op;
2027         ir_node  *cmp, *cmp_a, *cmp_b;
2028         ir_node  *new_cmp_a, *new_cmp_b;
2029         ir_mode  *cmp_mode;
2030         int       pnc;
2031
2032         assert(get_Psi_n_conds(node) == 1);
2033         assert(get_irn_mode(cond) == mode_b);
2034
2035         if(is_And(cond) || is_Or(cond)) {
2036                 ir_node *new_cond = be_transform_node(cond);
2037                 tarval  *tv_zero  = new_tarval_from_long(0, mode_Iu);
2038                 ir_node *zero     = new_rd_ia32_Immediate(NULL, irg, block, NULL, 0,
2039                                                           tv_zero);
2040                 arch_set_irn_register(env_cg->arch_env, zero,
2041                                       &ia32_gp_regs[REG_GP_NOREG]);
2042
2043                 /* we have to compare the result against zero */
2044                 new_cmp_a = new_cond;
2045                 new_cmp_b = zero;
2046                 cmp_mode  = mode_Iu;
2047                 pnc       = pn_Cmp_Lg;
2048         } else {
2049                 cmp       = get_Proj_pred(cond);
2050                 cmp_a     = get_Cmp_left(cmp);
2051                 cmp_b     = get_Cmp_right(cmp);
2052                 cmp_mode  = get_irn_mode(cmp_a);
2053                 pnc       = get_Proj_proj(cond);
2054
2055                 new_cmp_b = try_create_Immediate(cmp_b, 0);
2056                 if(new_cmp_b == NULL) {
2057                         new_cmp_b = try_create_Immediate(cmp_a, 0);
2058                         if(new_cmp_b != NULL) {
2059                                 pnc       = get_inversed_pnc(pnc);
2060                                 new_cmp_a = be_transform_node(cmp_b);
2061                         }
2062                 } else {
2063                         new_cmp_a = be_transform_node(cmp_a);
2064                 }
2065                 if(new_cmp_b == NULL) {
2066                         new_cmp_a = be_transform_node(cmp_a);
2067                         new_cmp_b = be_transform_node(cmp_b);
2068                 }
2069
2070                 if (!mode_is_signed(cmp_mode)) {
2071                         pnc |= ia32_pn_Cmp_Unsigned;
2072                 }
2073         }
2074
2075         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2076                 new_op = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
2077                                             new_cmp_a, new_cmp_b, nomem, pnc);
2078         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2079                 pnc = get_negated_pnc(pnc, cmp_mode);
2080                 new_op = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
2081                                             new_cmp_a, new_cmp_b, nomem, pnc);
2082         } else {
2083                 ir_node *new_psi_true    = be_transform_node(psi_true);
2084                 ir_node *new_psi_default = be_transform_node(psi_default);
2085                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_cmp_a, new_cmp_b,
2086                                          new_psi_true, new_psi_default, pnc);
2087         }
2088         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2089         return new_op;
2090
2091 #if 0
2092         if (mode_is_float(mode)) {
2093                 if(mode_is_float(cmp_mode)) {
2094                         pnc |= ia32_pn_Cmp_Unsigned;
2095                 }
2096
2097                 /* floating point psi */
2098                 FP_USED(cg);
2099
2100                 /* 1st case: compare operands are float too */
2101                 if (USE_SSE2(cg)) {
2102                         /* psi(cmp(a, b), t, f) can be done as: */
2103                         /* tmp = cmp a, b                       */
2104                         /* tmp2 = t and tmp                     */
2105                         /* tmp3 = f and not tmp                 */
2106                         /* res  = tmp2 or tmp3                  */
2107
2108                         /* in case the compare operands are int, we move them into xmm register */
2109                         if (! mode_is_float(get_irn_mode(cmp_a))) {
2110                                 new_cmp_a = gen_sse_conv_int2float(cg, dbgi, irg, block, new_cmp_a, node, mode_xmm);
2111                                 new_cmp_b = gen_sse_conv_int2float(cg, dbgi, irg, block, new_cmp_b, node, mode_xmm);
2112
2113                                 pnc |= 8;  /* transform integer compare to fp compare */
2114                         }
2115
2116                         new_op = new_rd_ia32_xCmp(dbgi, irg, block, noreg, noreg, new_cmp_a, new_cmp_b, nomem);
2117                         set_ia32_pncode(new_op, pnc);
2118                         set_ia32_am_support(new_op, ia32_am_Source);
2119                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2120
2121                         and1 = new_rd_ia32_xAnd(dbgi, irg, block, noreg, noreg, new_psi_true, new_op, nomem);
2122                         set_ia32_am_support(and1, ia32_am_None);
2123                         set_ia32_commutative(and1);
2124                         SET_IA32_ORIG_NODE(and1, ia32_get_old_node_name(cg, node));
2125
2126                         and2 = new_rd_ia32_xAndNot(dbgi, irg, block, noreg, noreg, new_op, new_psi_default, nomem);
2127                         set_ia32_am_support(and2, ia32_am_None);
2128                         set_ia32_commutative(and2);
2129                         SET_IA32_ORIG_NODE(and2, ia32_get_old_node_name(cg, node));
2130
2131                         new_op = new_rd_ia32_xOr(dbgi, irg, block, noreg, noreg, and1, and2, nomem);
2132                         set_ia32_am_support(new_op, ia32_am_None);
2133                         set_ia32_commutative(new_op);
2134                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2135                 }
2136                 else {
2137                         /* x87 FPU */
2138                         new_op = new_rd_ia32_vfCMov(dbgi, irg, block, new_cmp_a, new_cmp_b, new_psi_true, new_psi_default);
2139                         set_ia32_pncode(new_op, pnc);
2140                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2141                 }
2142         }
2143         else {
2144                 /* integer psi */
2145                 construct_binop_func *set_func  = NULL;
2146                 cmov_func_t          *cmov_func = NULL;
2147
2148                 if (mode_is_float(get_irn_mode(cmp_a))) {
2149                         /* 1st case: compare operands are floats */
2150                         FP_USED(cg);
2151
2152                         if (USE_SSE2(cg)) {
2153                                 /* SSE FPU */
2154                                 set_func  = new_rd_ia32_xCmpSet;
2155                                 cmov_func = new_rd_ia32_xCmpCMov;
2156                         }
2157                         else {
2158                                 /* x87 FPU */
2159                                 set_func  = new_rd_ia32_vfCmpSet;
2160                                 cmov_func = new_rd_ia32_vfCmpCMov;
2161                         }
2162
2163                         pnc &= ~0x8; /* fp compare -> int compare */
2164                 }
2165                 else {
2166                         /* 2nd case: compare operand are integer too */
2167                         set_func  = new_rd_ia32_CmpSet;
2168                         cmov_func = new_rd_ia32_CmpCMov;
2169                 }
2170
2171                 /* check for special case first: And/Or -- Cmp with 0 -- Psi */
2172                 if (is_ia32_Const_0(new_cmp_b) && is_Proj(new_cmp_a) && (is_ia32_And(get_Proj_pred(new_cmp_a)) || is_ia32_Or(get_Proj_pred(new_cmp_a)))) {
2173                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
2174                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
2175                                 new_op = new_rd_ia32_PsiCondSet(dbgi, irg, block, new_cmp_a);
2176                                 set_ia32_pncode(new_op, pnc);
2177                         }
2178                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
2179                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
2180                                 /*                        we invert condition and set default to 0      */
2181                                 new_op = new_rd_ia32_PsiCondSet(dbgi, irg, block, new_cmp_a);
2182                                 set_ia32_pncode(new_op, get_inversed_pnc(pnc));
2183                         }
2184                         else {
2185                                 /* otherwise: use CMOVcc */
2186                                 new_op = new_rd_ia32_PsiCondCMov(dbgi, irg, block, new_cmp_a, new_psi_true, new_psi_default);
2187                                 set_ia32_pncode(new_op, pnc);
2188                         }
2189
2190                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2191                 }
2192                 else {
2193                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
2194                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
2195                                 new_op = gen_binop(node, cmp_a, cmp_b, set_func, 0);
2196                                 set_ia32_pncode(new_op, pnc);
2197                                 set_ia32_am_support(new_op, ia32_am_Source);
2198                         }
2199                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
2200                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
2201                                 /*                        we invert condition and set default to 0      */
2202                                 new_op = gen_binop(node, cmp_a, cmp_b, set_func, 0);
2203                                 set_ia32_pncode(new_op, get_inversed_pnc(pnc));
2204                                 set_ia32_am_support(new_op, ia32_am_Source);
2205                         }
2206                         else {
2207                                 /* otherwise: use CMOVcc */
2208                                 new_op = cmov_func(dbgi, irg, block, new_cmp_a, new_cmp_b, new_psi_true, new_psi_default);
2209                                 set_ia32_pncode(new_op, pnc);
2210                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2211                         }
2212                 }
2213         }
2214 #endif
2215
2216         return new_op;
2217 }
2218
2219
2220 /**
2221  * Following conversion rules apply:
2222  *
2223  *  INT -> INT
2224  * ============
2225  *  1) n bit -> m bit   n > m (downscale)
2226  *     always ignored
2227  *  2) n bit -> m bit   n == m   (sign change)
2228  *     always ignored
2229  *  3) n bit -> m bit   n < m (upscale)
2230  *     a) source is signed:    movsx
2231  *     b) source is unsigned:  and with lower bits sets
2232  *
2233  *  INT -> FLOAT
2234  * ==============
2235  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2236  *
2237  *  FLOAT -> INT
2238  * ==============
2239  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2240  *
2241  *  FLOAT -> FLOAT
2242  * ================
2243  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2244  *  x87 is mode_E internally, conversions happen only at load and store
2245  *  in non-strict semantic
2246  */
2247
2248 /**
2249  * Create a conversion from x87 state register to general purpose.
2250  */
2251 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2252         ir_node         *block      = be_transform_node(get_nodes_block(node));
2253         ir_node         *op         = get_Conv_op(node);
2254         ir_node         *new_op     = be_transform_node(op);
2255         ia32_code_gen_t *cg         = env_cg;
2256         ir_graph        *irg        = current_ir_graph;
2257         dbg_info        *dbgi       = get_irn_dbg_info(node);
2258         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2259         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2260         ir_node         *fist, *load;
2261
2262         /* do a fist */
2263         fist = new_rd_ia32_vfist(dbgi, irg, block,
2264                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2265
2266         set_irn_pinned(fist, op_pin_state_floats);
2267         set_ia32_use_frame(fist);
2268         set_ia32_am_support(fist, ia32_am_Dest);
2269         set_ia32_op_type(fist, ia32_AddrModeD);
2270         set_ia32_am_flavour(fist, ia32_am_B);
2271         set_ia32_ls_mode(fist, mode_Iu);
2272         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2273
2274         /* do a Load */
2275         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2276
2277         set_irn_pinned(load, op_pin_state_floats);
2278         set_ia32_use_frame(load);
2279         set_ia32_am_support(load, ia32_am_Source);
2280         set_ia32_op_type(load, ia32_AddrModeS);
2281         set_ia32_am_flavour(load, ia32_am_B);
2282         set_ia32_ls_mode(load, mode_Iu);
2283         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2284
2285         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2286 }
2287
2288 /**
2289  * Create a conversion from general purpose to x87 register
2290  */
2291 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2292         ir_node   *block  = be_transform_node(get_nodes_block(node));
2293         ir_node   *op     = get_Conv_op(node);
2294         ir_node   *new_op = be_transform_node(op);
2295         ir_graph  *irg    = current_ir_graph;
2296         dbg_info  *dbgi   = get_irn_dbg_info(node);
2297         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2298         ir_node   *nomem  = new_NoMem();
2299         ir_node   *fild, *store;
2300         int       src_bits;
2301
2302         /* first convert to 32 bit if necessary */
2303         src_bits = get_mode_size_bits(src_mode);
2304         if (src_bits == 8) {
2305                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2306                 set_ia32_am_support(new_op, ia32_am_Source);
2307                 set_ia32_ls_mode(new_op, src_mode);
2308                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2309         } else if (src_bits < 32) {
2310                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2311                 set_ia32_am_support(new_op, ia32_am_Source);
2312                 set_ia32_ls_mode(new_op, src_mode);
2313                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2314         }
2315
2316         /* do a store */
2317         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2318
2319         set_ia32_use_frame(store);
2320         set_ia32_am_support(store, ia32_am_Dest);
2321         set_ia32_op_type(store, ia32_AddrModeD);
2322         set_ia32_am_flavour(store, ia32_am_OB);
2323         set_ia32_ls_mode(store, mode_Iu);
2324
2325         /* do a fild */
2326         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2327
2328         set_ia32_use_frame(fild);
2329         set_ia32_am_support(fild, ia32_am_Source);
2330         set_ia32_op_type(fild, ia32_AddrModeS);
2331         set_ia32_am_flavour(fild, ia32_am_OB);
2332         set_ia32_ls_mode(fild, mode_Iu);
2333
2334         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2335 }
2336
2337 /**
2338  * Transforms a Conv node.
2339  *
2340  * @return The created ia32 Conv node
2341  */
2342 static ir_node *gen_Conv(ir_node *node) {
2343         ir_node  *block    = be_transform_node(get_nodes_block(node));
2344         ir_node  *op       = get_Conv_op(node);
2345         ir_node  *new_op   = be_transform_node(op);
2346         ir_graph *irg      = current_ir_graph;
2347         dbg_info *dbgi     = get_irn_dbg_info(node);
2348         ir_mode  *src_mode = get_irn_mode(op);
2349         ir_mode  *tgt_mode = get_irn_mode(node);
2350         int      src_bits  = get_mode_size_bits(src_mode);
2351         int      tgt_bits  = get_mode_size_bits(tgt_mode);
2352         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2353         ir_node  *nomem    = new_rd_NoMem(irg);
2354         ir_node  *res;
2355
2356         if (src_mode == tgt_mode) {
2357                 if (get_Conv_strict(node)) {
2358                         if (USE_SSE2(env_cg)) {
2359                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2360                                 return new_op;
2361                         }
2362                 } else {
2363                         /* this should be optimized already, but who knows... */
2364                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2365                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2366                         return new_op;
2367                 }
2368         }
2369
2370         if (mode_is_float(src_mode)) {
2371                 /* we convert from float ... */
2372                 if (mode_is_float(tgt_mode)) {
2373                         if(src_mode == mode_E && tgt_mode == mode_D
2374                                         && !get_Conv_strict(node)) {
2375                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2376                                 return new_op;
2377                         }
2378
2379                         /* ... to float */
2380                         if (USE_SSE2(env_cg)) {
2381                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2382                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2383                                 set_ia32_ls_mode(res, tgt_mode);
2384                         } else {
2385                                 // Matze: TODO what about strict convs?
2386                                 if(get_Conv_strict(node)) {
2387                                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: strict conv %+F ignored yet\n", node));
2388                                 }
2389                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2390                                 return new_op;
2391                         }
2392                 } else {
2393                         /* ... to int */
2394                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2395                         if (USE_SSE2(env_cg)) {
2396                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2397                                 set_ia32_ls_mode(res, src_mode);
2398                         } else {
2399                                 return gen_x87_fp_to_gp(node);
2400                         }
2401                 }
2402         } else {
2403                 /* we convert from int ... */
2404                 if (mode_is_float(tgt_mode)) {
2405                         FP_USED(env_cg);
2406                         /* ... to float */
2407                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2408                         if (USE_SSE2(env_cg)) {
2409                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2410                                 set_ia32_ls_mode(res, tgt_mode);
2411                                 if(src_bits == 32) {
2412                                         set_ia32_am_support(res, ia32_am_Source);
2413                                 }
2414                         } else {
2415                                 return gen_x87_gp_to_fp(node, src_mode);
2416                         }
2417                 } else {
2418                         /* to int */
2419                         ir_mode *smaller_mode;
2420                         int     smaller_bits;
2421
2422                         if (src_bits == tgt_bits) {
2423                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...", src_mode, tgt_mode));
2424                                 return new_op;
2425                         }
2426
2427                         if (src_bits < tgt_bits) {
2428                                 smaller_mode = src_mode;
2429                                 smaller_bits = src_bits;
2430                         } else {
2431                                 smaller_mode = tgt_mode;
2432                                 smaller_bits = tgt_bits;
2433                         }
2434
2435                         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2436                         if (smaller_bits == 8) {
2437                                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2438                                 set_ia32_ls_mode(res, smaller_mode);
2439                         } else {
2440                                 res = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2441                                 set_ia32_ls_mode(res, smaller_mode);
2442                         }
2443                         set_ia32_am_support(res, ia32_am_Source);
2444                 }
2445         }
2446
2447         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2448
2449         return res;
2450 }
2451
2452 static
2453 int check_immediate_constraint(tarval *tv, char immediate_constraint_type)
2454 {
2455         long val;
2456
2457         assert(tarval_is_long(tv));
2458         val = get_tarval_long(tv);
2459
2460         switch (immediate_constraint_type) {
2461         case 0:
2462                 return 1;
2463         case 'I':
2464                 return val >= 0 && val <= 32;
2465         case 'J':
2466                 return val >= 0 && val <= 63;
2467         case 'K':
2468                 return val >= -128 && val <= 127;
2469         case 'L':
2470                 return val == 0xff || val == 0xffff;
2471         case 'M':
2472                 return val >= 0 && val <= 3;
2473         case 'N':
2474                 return val >= 0 && val <= 255;
2475         case 'O':
2476                 return val >= 0 && val <= 127;
2477         default:
2478                 break;
2479         }
2480         panic("Invalid immediate constraint found");
2481         return 0;
2482 }
2483
2484 static
2485 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2486 {
2487         int          minus         = 0;
2488         tarval      *offset        = NULL;
2489         int          offset_sign   = 0;
2490         ir_entity   *symconst_ent  = NULL;
2491         int          symconst_sign = 0;
2492         ir_mode     *mode;
2493         ir_node     *cnst          = NULL;
2494         ir_node     *symconst      = NULL;
2495         ir_node     *res;
2496         ir_graph    *irg;
2497         dbg_info    *dbgi;
2498         ir_node     *block;
2499
2500         mode = get_irn_mode(node);
2501         if(!mode_is_int(mode) && !mode_is_character(mode) &&
2502                         !mode_is_reference(mode)) {
2503                 return NULL;
2504         }
2505
2506         if(is_Minus(node)) {
2507                 minus = 1;
2508                 node  = get_Minus_op(node);
2509         }
2510
2511         if(is_Const(node)) {
2512                 cnst        = node;
2513                 symconst    = NULL;
2514                 offset_sign = minus;
2515         } else if(is_SymConst(node)) {
2516                 cnst          = NULL;
2517                 symconst      = node;
2518                 symconst_sign = minus;
2519         } else if(is_Add(node)) {
2520                 ir_node *left  = get_Add_left(node);
2521                 ir_node *right = get_Add_right(node);
2522                 if(is_Const(left) && is_SymConst(right)) {
2523                         cnst          = left;
2524                         symconst      = right;
2525                         symconst_sign = minus;
2526                         offset_sign   = minus;
2527                 } else if(is_SymConst(left) && is_Const(right)) {
2528                         cnst          = right;
2529                         symconst      = left;
2530                         symconst_sign = minus;
2531                         offset_sign   = minus;
2532                 }
2533         } else if(is_Sub(node)) {
2534                 ir_node *left  = get_Sub_left(node);
2535                 ir_node *right = get_Sub_right(node);
2536                 if(is_Const(left) && is_SymConst(right)) {
2537                         cnst          = left;
2538                         symconst      = right;
2539                         symconst_sign = !minus;
2540                         offset_sign   = minus;
2541                 } else if(is_SymConst(left) && is_Const(right)) {
2542                         cnst          = right;
2543                         symconst      = left;
2544                         symconst_sign = minus;
2545                         offset_sign   = !minus;
2546                 }
2547         } else {
2548                 return NULL;
2549         }
2550
2551         if(cnst != NULL) {
2552                 offset = get_Const_tarval(cnst);
2553                 if(!tarval_is_long(offset)) {
2554                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2555                                    "long?\n", cnst);
2556                         return NULL;
2557                 }
2558
2559                 if(!check_immediate_constraint(offset, immediate_constraint_type))
2560                         return NULL;
2561         }
2562         if(symconst != NULL) {
2563                 if(immediate_constraint_type != 0) {
2564                         /* we need full 32bits for symconsts */
2565                         return NULL;
2566                 }
2567
2568                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2569                         return NULL;
2570                 symconst_ent = get_SymConst_entity(symconst);
2571         }
2572         if(cnst == NULL && symconst == NULL)
2573                 return NULL;
2574
2575         if(offset_sign && offset != NULL) {
2576                 offset = tarval_neg(offset);
2577         }
2578
2579         irg   = current_ir_graph;
2580         dbgi  = get_irn_dbg_info(node);
2581         block = get_irg_start_block(irg);
2582         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent, symconst_sign,
2583                                       offset);
2584         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2585
2586         /* make sure we don't schedule stuff before the barrier */
2587         add_irn_dep(res, get_irg_frame(irg));
2588
2589         return res;
2590 }
2591
2592 typedef struct constraint_t constraint_t;
2593 struct constraint_t {
2594         int                         is_in;
2595         int                         n_outs;
2596         const arch_register_req_t **out_reqs;
2597
2598         const arch_register_req_t  *req;
2599         unsigned                    immediate_possible;
2600         char                        immediate_type;
2601 };
2602
2603 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2604 {
2605         int                          immediate_possible = 0;
2606         char                         immediate_type     = 0;
2607         unsigned                     limited            = 0;
2608         const arch_register_class_t *cls                = NULL;
2609         ir_graph                    *irg;
2610         struct obstack              *obst;
2611         arch_register_req_t         *req;
2612         unsigned                    *limited_ptr;
2613         int                          p;
2614         int                          same_as = -1;
2615
2616         /* TODO: replace all the asserts with nice error messages */
2617
2618         printf("Constraint: %s\n", c);
2619
2620         while(*c != 0) {
2621                 switch(*c) {
2622                 case ' ':
2623                 case '\t':
2624                 case '\n':
2625                         break;
2626
2627                 case 'a':
2628                         assert(cls == NULL ||
2629                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2630                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2631                         limited |= 1 << REG_EAX;
2632                         break;
2633                 case 'b':
2634                         assert(cls == NULL ||
2635                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2636                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2637                         limited |= 1 << REG_EBX;
2638                         break;
2639                 case 'c':
2640                         assert(cls == NULL ||
2641                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2642                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2643                         limited |= 1 << REG_ECX;
2644                         break;
2645                 case 'd':
2646                         assert(cls == NULL ||
2647                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2648                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2649                         limited |= 1 << REG_EDX;
2650                         break;
2651                 case 'D':
2652                         assert(cls == NULL ||
2653                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2654                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2655                         limited |= 1 << REG_EDI;
2656                         break;
2657                 case 'S':
2658                         assert(cls == NULL ||
2659                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2660                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2661                         limited |= 1 << REG_ESI;
2662                         break;
2663                 case 'Q':
2664                 case 'q': /* q means lower part of the regs only, this makes no
2665                                    * difference to Q for us (we only assigne whole registers) */
2666                         assert(cls == NULL ||
2667                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2668                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2669                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2670                                    1 << REG_EDX;
2671                         break;
2672                 case 'A':
2673                         assert(cls == NULL ||
2674                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2675                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2676                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2677                         break;
2678                 case 'l':
2679                         assert(cls == NULL ||
2680                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2681                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2682                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2683                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2684                                    1 << REG_EBP;
2685                         break;
2686
2687                 case 'R':
2688                 case 'r':
2689                 case 'p':
2690                         assert(cls == NULL);
2691                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2692                         break;
2693
2694                 case 'f':
2695                 case 't':
2696                 case 'u':
2697                         /* TODO: mark values so the x87 simulator knows about t and u */
2698                         assert(cls == NULL);
2699                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2700                         break;
2701
2702                 case 'Y':
2703                 case 'x':
2704                         assert(cls == NULL);
2705                         /* TODO: check that sse2 is supported */
2706                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2707                         break;
2708
2709                 case 'I':
2710                 case 'J':
2711                 case 'K':
2712                 case 'L':
2713                 case 'M':
2714                 case 'N':
2715                 case 'O':
2716                         assert(!immediate_possible);
2717                         immediate_possible = 1;
2718                         immediate_type     = *c;
2719                         break;
2720                 case 'n':
2721                 case 'i':
2722                         assert(!immediate_possible);
2723                         immediate_possible = 1;
2724                         break;
2725
2726                 case 'g':
2727                         assert(!immediate_possible && cls == NULL);
2728                         immediate_possible = 1;
2729                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2730                         break;
2731
2732                 case '0':
2733                 case '1':
2734                 case '2':
2735                 case '3':
2736                 case '4':
2737                 case '5':
2738                 case '6':
2739                 case '7':
2740                 case '8':
2741                 case '9':
2742                         assert(constraint->is_in && "can only specify same constraint "
2743                                "on input");
2744
2745                         sscanf(c, "%d%n", &same_as, &p);
2746                         if(same_as >= 0) {
2747                                 c += p;
2748                                 continue;
2749                         }
2750                         break;
2751
2752                 case 'E': /* no float consts yet */
2753                 case 'F': /* no float consts yet */
2754                 case 's': /* makes no sense on x86 */
2755                 case 'X': /* we can't support that in firm */
2756                 case 'm':
2757                 case 'o':
2758                 case 'V':
2759                 case '<': /* no autodecrement on x86 */
2760                 case '>': /* no autoincrement on x86 */
2761                 case 'C': /* sse constant not supported yet */
2762                 case 'G': /* 80387 constant not supported yet */
2763                 case 'y': /* we don't support mmx registers yet */
2764                 case 'Z': /* not available in 32 bit mode */
2765                 case 'e': /* not available in 32 bit mode */
2766                         assert(0 && "asm constraint not supported");
2767                         break;
2768                 default:
2769                         assert(0 && "unknown asm constraint found");
2770                         break;
2771                 }
2772                 ++c;
2773         }
2774
2775         if(same_as >= 0) {
2776                 const arch_register_req_t *other_constr;
2777
2778                 assert(cls == NULL && "same as and register constraint not supported");
2779                 assert(!immediate_possible && "same as and immediate constraint not "
2780                        "supported");
2781                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2782                        "same_as constraint");
2783
2784                 other_constr         = constraint->out_reqs[same_as];
2785
2786                 req                  = obstack_alloc(obst, sizeof(req[0]));
2787                 req->cls             = other_constr->cls;
2788                 req->type            = arch_register_req_type_should_be_same;
2789                 req->limited         = NULL;
2790                 req->other_same      = pos;
2791                 req->other_different = -1;
2792
2793                 /* switch constraints. This is because in firm we have same_as
2794                  * constraints on the output constraints while in the gcc asm syntax
2795                  * they are specified on the input constraints */
2796                 constraint->req               = other_constr;
2797                 constraint->out_reqs[same_as] = req;
2798                 constraint->immediate_possible = 0;
2799                 return;
2800         }
2801
2802         if(immediate_possible && cls == NULL) {
2803                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2804         }
2805         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2806         assert(cls != NULL);
2807
2808         if(immediate_possible) {
2809                 assert(constraint->is_in
2810                        && "imeediates make no sense for output constraints");
2811         }
2812         /* todo: check types (no float input on 'r' constrainted in and such... */
2813
2814         irg  = current_ir_graph;
2815         obst = get_irg_obstack(irg);
2816
2817         if(limited != 0) {
2818                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2819                 limited_ptr  = (unsigned*) (req+1);
2820         } else {
2821                 req = obstack_alloc(obst, sizeof(req[0]));
2822         }
2823         memset(req, 0, sizeof(req[0]));
2824
2825         if(limited != 0) {
2826                 req->type    = arch_register_req_type_limited;
2827                 *limited_ptr = limited;
2828                 req->limited = limited_ptr;
2829         } else {
2830                 req->type    = arch_register_req_type_normal;
2831         }
2832         req->cls = cls;
2833
2834         constraint->req                = req;
2835         constraint->immediate_possible = immediate_possible;
2836         constraint->immediate_type     = immediate_type;
2837 }
2838
2839 static
2840 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2841                    const char *c)
2842 {
2843         (void) node;
2844         (void) pos;
2845         (void) constraint;
2846         (void) c;
2847         panic("Clobbers not supported yet");
2848 }
2849
2850 ir_node *gen_ASM(ir_node *node)
2851 {
2852         int                   i, arity;
2853         ir_graph             *irg   = current_ir_graph;
2854         ir_node              *block = be_transform_node(get_nodes_block(node));
2855         dbg_info             *dbgi  = get_irn_dbg_info(node);
2856         ir_node             **in;
2857         ir_node              *res;
2858         int                   out_arity;
2859         int                   n_outs;
2860         int                   n_clobbers;
2861         void                 *generic_attr;
2862         ia32_asm_attr_t      *attr;
2863         const arch_register_req_t **out_reqs;
2864         const arch_register_req_t **in_reqs;
2865         struct obstack       *obst;
2866         constraint_t          parsed_constraint;
2867
2868         /* assembler could contain float statements */
2869         FP_USED(env_cg);
2870
2871         /* transform inputs */
2872         arity = get_irn_arity(node);
2873         in    = alloca(arity * sizeof(in[0]));
2874         memset(in, 0, arity * sizeof(in[0]));
2875
2876         n_outs     = get_ASM_n_output_constraints(node);
2877         n_clobbers = get_ASM_n_clobbers(node);
2878         out_arity  = n_outs + n_clobbers;
2879
2880         /* construct register constraints */
2881         obst     = get_irg_obstack(irg);
2882         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2883         parsed_constraint.out_reqs = out_reqs;
2884         parsed_constraint.n_outs   = n_outs;
2885         parsed_constraint.is_in    = 0;
2886         for(i = 0; i < out_arity; ++i) {
2887                 const char   *c;
2888
2889                 if(i < n_outs) {
2890                         const ir_asm_constraint *constraint;
2891                         constraint = & get_ASM_output_constraints(node) [i];
2892                         c = get_id_str(constraint->constraint);
2893                         parse_asm_constraint(i, &parsed_constraint, c);
2894                 } else {
2895                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2896                         c = get_id_str(glob_id);
2897                         parse_clobber(node, i, &parsed_constraint, c);
2898                 }
2899                 out_reqs[i] = parsed_constraint.req;
2900         }
2901
2902         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2903         parsed_constraint.is_in = 1;
2904         for(i = 0; i < arity; ++i) {
2905                 const ir_asm_constraint   *constraint;
2906                 ident                     *constr_id;
2907                 const char                *c;
2908
2909                 constraint = & get_ASM_input_constraints(node) [i];
2910                 constr_id  = constraint->constraint;
2911                 c          = get_id_str(constr_id);
2912                 parse_asm_constraint(i, &parsed_constraint, c);
2913                 in_reqs[i] = parsed_constraint.req;
2914
2915                 if(parsed_constraint.immediate_possible) {
2916                         ir_node *pred      = get_irn_n(node, i);
2917                         char     imm_type  = parsed_constraint.immediate_type;
2918                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2919
2920                         if(immediate != NULL) {
2921                                 in[i] = immediate;
2922                         }
2923                 }
2924         }
2925
2926         /* transform inputs */
2927         for(i = 0; i < arity; ++i) {
2928                 ir_node *pred;
2929                 ir_node *transformed;
2930
2931                 if(in[i] != NULL)
2932                         continue;
2933
2934                 pred        = get_irn_n(node, i);
2935                 transformed = be_transform_node(pred);
2936                 in[i]       = transformed;
2937         }
2938
2939         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2940
2941         generic_attr   = get_irn_generic_attr(res);
2942         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
2943         attr->asm_text = get_ASM_text(node);
2944         set_ia32_out_req_all(res, out_reqs);
2945         set_ia32_in_req_all(res, in_reqs);
2946
2947         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2948
2949         return res;
2950 }
2951
2952 /********************************************
2953  *  _                          _
2954  * | |                        | |
2955  * | |__   ___ _ __   ___   __| | ___  ___
2956  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2957  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2958  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2959  *
2960  ********************************************/
2961
2962 static ir_node *gen_be_StackParam(ir_node *node) {
2963         ir_node  *block      = be_transform_node(get_nodes_block(node));
2964         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2965         ir_node   *new_ptr   = be_transform_node(ptr);
2966         ir_node   *new_op    = NULL;
2967         ir_graph  *irg       = current_ir_graph;
2968         dbg_info  *dbgi      = get_irn_dbg_info(node);
2969         ir_node   *nomem     = new_rd_NoMem(current_ir_graph);
2970         ir_entity *ent       = arch_get_frame_entity(env_cg->arch_env, node);
2971         ir_mode   *load_mode = get_irn_mode(node);
2972         ir_node   *noreg     = ia32_new_NoReg_gp(env_cg);
2973         ir_mode   *proj_mode;
2974         long      pn_res;
2975
2976         if (mode_is_float(load_mode)) {
2977                 FP_USED(env_cg);
2978                 if (USE_SSE2(env_cg)) {
2979                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2980                         pn_res    = pn_ia32_xLoad_res;
2981                         proj_mode = mode_xmm;
2982                 } else {
2983                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem);
2984                         pn_res    = pn_ia32_vfld_res;
2985                         proj_mode = mode_vfp;
2986                 }
2987         } else {
2988                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
2989                 proj_mode = mode_Iu;
2990                 pn_res = pn_ia32_Load_res;
2991         }
2992
2993         set_irn_pinned(new_op, op_pin_state_floats);
2994         set_ia32_frame_ent(new_op, ent);
2995         set_ia32_use_frame(new_op);
2996
2997         set_ia32_am_support(new_op, ia32_am_Source);
2998         set_ia32_op_type(new_op, ia32_AddrModeS);
2999         set_ia32_am_flavour(new_op, ia32_am_B);
3000         set_ia32_ls_mode(new_op, load_mode);
3001         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
3002
3003         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3004
3005         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
3006 }
3007
3008 /**
3009  * Transforms a FrameAddr into an ia32 Add.
3010  */
3011 static ir_node *gen_be_FrameAddr(ir_node *node) {
3012         ir_node  *block  = be_transform_node(get_nodes_block(node));
3013         ir_node  *op     = be_get_FrameAddr_frame(node);
3014         ir_node  *new_op = be_transform_node(op);
3015         ir_graph *irg    = current_ir_graph;
3016         dbg_info *dbgi   = get_irn_dbg_info(node);
3017         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3018         ir_node  *res;
3019
3020         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3021         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
3022         set_ia32_am_support(res, ia32_am_Full);
3023         set_ia32_use_frame(res);
3024         set_ia32_am_flavour(res, ia32_am_OB);
3025
3026         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3027
3028         return res;
3029 }
3030
3031 /**
3032  * Transforms a FrameLoad into an ia32 Load.
3033  */
3034 static ir_node *gen_be_FrameLoad(ir_node *node) {
3035         ir_node   *block   = be_transform_node(get_nodes_block(node));
3036         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
3037         ir_node   *new_mem = be_transform_node(mem);
3038         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
3039         ir_node   *new_ptr = be_transform_node(ptr);
3040         ir_node   *new_op  = NULL;
3041         ir_graph  *irg     = current_ir_graph;
3042         dbg_info  *dbgi    = get_irn_dbg_info(node);
3043         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
3044         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
3045         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
3046         ir_node   *projs[pn_Load_max];
3047
3048         ia32_collect_Projs(node, projs, pn_Load_max);
3049
3050         if (mode_is_float(mode)) {
3051                 FP_USED(env_cg);
3052                 if (USE_SSE2(env_cg)) {
3053                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
3054                 }
3055                 else {
3056                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem);
3057                 }
3058         }
3059         else {
3060                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
3061         }
3062
3063         set_irn_pinned(new_op, op_pin_state_floats);
3064         set_ia32_frame_ent(new_op, ent);
3065         set_ia32_use_frame(new_op);
3066
3067         set_ia32_am_support(new_op, ia32_am_Source);
3068         set_ia32_op_type(new_op, ia32_AddrModeS);
3069         set_ia32_am_flavour(new_op, ia32_am_B);
3070         set_ia32_ls_mode(new_op, mode);
3071
3072         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3073
3074         return new_op;
3075 }
3076
3077
3078 /**
3079  * Transforms a FrameStore into an ia32 Store.
3080  */
3081 static ir_node *gen_be_FrameStore(ir_node *node) {
3082         ir_node   *block   = be_transform_node(get_nodes_block(node));
3083         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
3084         ir_node   *new_mem = be_transform_node(mem);
3085         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
3086         ir_node   *new_ptr = be_transform_node(ptr);
3087         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
3088         ir_node   *new_val = be_transform_node(val);
3089         ir_node   *new_op  = NULL;
3090         ir_graph  *irg     = current_ir_graph;
3091         dbg_info  *dbgi    = get_irn_dbg_info(node);
3092         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
3093         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
3094         ir_mode   *mode    = get_irn_mode(val);
3095
3096         if (mode_is_float(mode)) {
3097                 FP_USED(env_cg);
3098                 if (USE_SSE2(env_cg)) {
3099                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3100                 } else {
3101                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3102                 }
3103         } else if (get_mode_size_bits(mode) == 8) {
3104                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3105         } else {
3106                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3107         }
3108
3109         set_ia32_frame_ent(new_op, ent);
3110         set_ia32_use_frame(new_op);
3111
3112         set_ia32_am_support(new_op, ia32_am_Dest);
3113         set_ia32_op_type(new_op, ia32_AddrModeD);
3114         set_ia32_am_flavour(new_op, ia32_am_B);
3115         set_ia32_ls_mode(new_op, mode);
3116
3117         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3118
3119         return new_op;
3120 }
3121
3122 /**
3123  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3124  */
3125 static ir_node *gen_be_Return(ir_node *node) {
3126         ir_graph  *irg     = current_ir_graph;
3127         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3128         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3129         ir_entity *ent     = get_irg_entity(irg);
3130         ir_type   *tp      = get_entity_type(ent);
3131         dbg_info  *dbgi;
3132         ir_node   *block;
3133         ir_type   *res_type;
3134         ir_mode   *mode;
3135         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3136         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3137         ir_node   *noreg;
3138         ir_node   **in;
3139         int       pn_ret_val, pn_ret_mem, arity, i;
3140
3141         assert(ret_val != NULL);
3142         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3143                 return be_duplicate_node(node);
3144         }
3145
3146         res_type = get_method_res_type(tp, 0);
3147
3148         if (! is_Primitive_type(res_type)) {
3149                 return be_duplicate_node(node);
3150         }
3151
3152         mode = get_type_mode(res_type);
3153         if (! mode_is_float(mode)) {
3154                 return be_duplicate_node(node);
3155         }
3156
3157         assert(get_method_n_ress(tp) == 1);
3158
3159         pn_ret_val = get_Proj_proj(ret_val);
3160         pn_ret_mem = get_Proj_proj(ret_mem);
3161
3162         /* get the Barrier */
3163         barrier = get_Proj_pred(ret_val);
3164
3165         /* get result input of the Barrier */
3166         ret_val     = get_irn_n(barrier, pn_ret_val);
3167         new_ret_val = be_transform_node(ret_val);
3168
3169         /* get memory input of the Barrier */
3170         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3171         new_ret_mem = be_transform_node(ret_mem);
3172
3173         frame = get_irg_frame(irg);
3174
3175         dbgi  = get_irn_dbg_info(barrier);
3176         block = be_transform_node(get_nodes_block(barrier));
3177
3178         noreg = ia32_new_NoReg_gp(env_cg);
3179
3180         /* store xmm0 onto stack */
3181         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg, new_ret_val, new_ret_mem);
3182         set_ia32_ls_mode(sse_store, mode);
3183         set_ia32_op_type(sse_store, ia32_AddrModeD);
3184         set_ia32_use_frame(sse_store);
3185         set_ia32_am_flavour(sse_store, ia32_am_B);
3186         set_ia32_am_support(sse_store, ia32_am_Dest);
3187
3188         /* load into st0 */
3189         fld = new_rd_ia32_SetST0(dbgi, irg, block, frame, noreg, sse_store);
3190         set_ia32_ls_mode(fld, mode);
3191         set_ia32_op_type(fld, ia32_AddrModeS);
3192         set_ia32_use_frame(fld);
3193         set_ia32_am_flavour(fld, ia32_am_B);
3194         set_ia32_am_support(fld, ia32_am_Source);
3195
3196         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_SetST0_M);
3197         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_SetST0_res);
3198         arch_set_irn_register(env_cg->arch_env, fld, &ia32_vfp_regs[REG_VF0]);
3199
3200         /* create a new barrier */
3201         arity = get_irn_arity(barrier);
3202         in = alloca(arity * sizeof(in[0]));
3203         for (i = 0; i < arity; ++i) {
3204                 ir_node *new_in;
3205
3206                 if (i == pn_ret_val) {
3207                         new_in = fld;
3208                 } else if (i == pn_ret_mem) {
3209                         new_in = mproj;
3210                 } else {
3211                         ir_node *in = get_irn_n(barrier, i);
3212                         new_in = be_transform_node(in);
3213                 }
3214                 in[i] = new_in;
3215         }
3216
3217         new_barrier = new_ir_node(dbgi, irg, block,
3218                                   get_irn_op(barrier), get_irn_mode(barrier),
3219                                   arity, in);
3220         copy_node_attr(barrier, new_barrier);
3221         be_duplicate_deps(barrier, new_barrier);
3222         be_set_transformed_node(barrier, new_barrier);
3223         mark_irn_visited(barrier);
3224
3225         /* transform normally */
3226         return be_duplicate_node(node);
3227 }
3228
3229 /**
3230  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3231  */
3232 static ir_node *gen_be_AddSP(ir_node *node) {
3233         ir_node  *block  = be_transform_node(get_nodes_block(node));
3234         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3235         ir_node  *new_sz = be_transform_node(sz);
3236         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3237         ir_node  *new_sp = be_transform_node(sp);
3238         ir_graph *irg    = current_ir_graph;
3239         dbg_info *dbgi   = get_irn_dbg_info(node);
3240         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3241         ir_node  *nomem  = new_NoMem();
3242         ir_node  *new_op;
3243
3244         /* ia32 stack grows in reverse direction, make a SubSP */
3245         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3246         set_ia32_am_support(new_op, ia32_am_Source);
3247         fold_immediate(new_op, 2, 3);
3248
3249         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3250
3251         return new_op;
3252 }
3253
3254 /**
3255  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3256  */
3257 static ir_node *gen_be_SubSP(ir_node *node) {
3258         ir_node  *block  = be_transform_node(get_nodes_block(node));
3259         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3260         ir_node  *new_sz = be_transform_node(sz);
3261         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3262         ir_node  *new_sp = be_transform_node(sp);
3263         ir_graph *irg    = current_ir_graph;
3264         dbg_info *dbgi   = get_irn_dbg_info(node);
3265         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3266         ir_node  *nomem  = new_NoMem();
3267         ir_node  *new_op;
3268
3269         /* ia32 stack grows in reverse direction, make an AddSP */
3270         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3271         set_ia32_am_support(new_op, ia32_am_Source);
3272         fold_immediate(new_op, 2, 3);
3273
3274         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3275
3276         return new_op;
3277 }
3278
3279 /**
3280  * This function just sets the register for the Unknown node
3281  * as this is not done during register allocation because Unknown
3282  * is an "ignore" node.
3283  */
3284 static ir_node *gen_Unknown(ir_node *node) {
3285         ir_mode *mode = get_irn_mode(node);
3286
3287         if (mode_is_float(mode)) {
3288                 if (USE_SSE2(env_cg))
3289                         return ia32_new_Unknown_xmm(env_cg);
3290                 else
3291                         return ia32_new_Unknown_vfp(env_cg);
3292         } else if (mode_needs_gp_reg(mode)) {
3293                 return ia32_new_Unknown_gp(env_cg);
3294         } else {
3295                 assert(0 && "unsupported Unknown-Mode");
3296         }
3297
3298         return NULL;
3299 }
3300
3301 /**
3302  * Change some phi modes
3303  */
3304 static ir_node *gen_Phi(ir_node *node) {
3305         ir_node  *block = be_transform_node(get_nodes_block(node));
3306         ir_graph *irg   = current_ir_graph;
3307         dbg_info *dbgi  = get_irn_dbg_info(node);
3308         ir_mode  *mode  = get_irn_mode(node);
3309         ir_node  *phi;
3310
3311         if(mode_needs_gp_reg(mode)) {
3312                 /* we shouldn't have any 64bit stuff around anymore */
3313                 assert(get_mode_size_bits(mode) <= 32);
3314                 /* all integer operations are on 32bit registers now */
3315                 mode = mode_Iu;
3316         } else if(mode_is_float(mode)) {
3317                 if (USE_SSE2(env_cg)) {
3318                         mode = mode_xmm;
3319                 } else {
3320                         mode = mode_vfp;
3321                 }
3322         }
3323
3324         /* phi nodes allow loops, so we use the old arguments for now
3325          * and fix this later */
3326         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3327         copy_node_attr(node, phi);
3328         be_duplicate_deps(node, phi);
3329
3330         be_set_transformed_node(node, phi);
3331         be_enqueue_preds(node);
3332
3333         return phi;
3334 }
3335
3336 /**********************************************************************
3337  *  _                                _                   _
3338  * | |                              | |                 | |
3339  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3340  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3341  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3342  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3343  *
3344  **********************************************************************/
3345
3346 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3347
3348 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3349                                      ir_node *mem);
3350
3351 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3352                                       ir_node *val, ir_node *mem);
3353
3354 /**
3355  * Transforms a lowered Load into a "real" one.
3356  */
3357 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func, char fp_unit) {
3358         ir_node  *block   = be_transform_node(get_nodes_block(node));
3359         ir_node  *ptr     = get_irn_n(node, 0);
3360         ir_node  *new_ptr = be_transform_node(ptr);
3361         ir_node  *mem     = get_irn_n(node, 1);
3362         ir_node  *new_mem = be_transform_node(mem);
3363         ir_graph *irg     = current_ir_graph;
3364         dbg_info *dbgi    = get_irn_dbg_info(node);
3365         ir_mode  *mode    = get_ia32_ls_mode(node);
3366         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3367         ir_node  *new_op;
3368
3369         /*
3370                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3371                 lowering we have x87 nodes, so we need to enforce simulation.
3372         */
3373         if (mode_is_float(mode)) {
3374                 FP_USED(env_cg);
3375                 if (fp_unit == fp_x87)
3376                         FORCE_x87(env_cg);
3377         }
3378
3379         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3380
3381         set_ia32_am_support(new_op, ia32_am_Source);
3382         set_ia32_op_type(new_op, ia32_AddrModeS);
3383         set_ia32_am_flavour(new_op, ia32_am_OB);
3384         set_ia32_am_offs_int(new_op, 0);
3385         set_ia32_am_scale(new_op, 1);
3386         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3387         if (is_ia32_am_sc_sign(node))
3388                 set_ia32_am_sc_sign(new_op);
3389         set_ia32_ls_mode(new_op, get_ia32_ls_mode(node));
3390         if (is_ia32_use_frame(node)) {
3391                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3392                 set_ia32_use_frame(new_op);
3393         }
3394
3395         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3396
3397         return new_op;
3398 }
3399
3400 /**
3401 * Transforms a lowered Store into a "real" one.
3402 */
3403 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func, char fp_unit) {
3404         ir_node  *block   = be_transform_node(get_nodes_block(node));
3405         ir_node  *ptr     = get_irn_n(node, 0);
3406         ir_node  *new_ptr = be_transform_node(ptr);
3407         ir_node  *val     = get_irn_n(node, 1);
3408         ir_node  *new_val = be_transform_node(val);
3409         ir_node  *mem     = get_irn_n(node, 2);
3410         ir_node  *new_mem = be_transform_node(mem);
3411         ir_graph *irg     = current_ir_graph;
3412         dbg_info *dbgi    = get_irn_dbg_info(node);
3413         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3414         ir_mode  *mode    = get_ia32_ls_mode(node);
3415         ir_node  *new_op;
3416         long     am_offs;
3417         ia32_am_flavour_t am_flav = ia32_B;
3418
3419         /*
3420                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3421                 lowering we have x87 nodes, so we need to enforce simulation.
3422         */
3423         if (mode_is_float(mode)) {
3424                 FP_USED(env_cg);
3425                 if (fp_unit == fp_x87)
3426                         FORCE_x87(env_cg);
3427         }
3428
3429         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3430
3431         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3432                 am_flav |= ia32_O;
3433                 add_ia32_am_offs_int(new_op, am_offs);
3434         }
3435
3436         set_ia32_am_support(new_op, ia32_am_Dest);
3437         set_ia32_op_type(new_op, ia32_AddrModeD);
3438         set_ia32_am_flavour(new_op, am_flav);
3439         set_ia32_ls_mode(new_op, mode);
3440         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3441         set_ia32_use_frame(new_op);
3442
3443         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3444
3445         return new_op;
3446 }
3447
3448
3449 /**
3450  * Transforms an ia32_l_XXX into a "real" XXX node
3451  *
3452  * @param env   The transformation environment
3453  * @return the created ia32 XXX node
3454  */
3455 #define GEN_LOWERED_OP(op)                                                \
3456         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3457                 ir_mode *mode = get_irn_mode(node);                               \
3458                 if (mode_is_float(mode))                                          \
3459                         FP_USED(env_cg);                                              \
3460                 return gen_binop(node, get_binop_left(node),                      \
3461                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3462         }
3463
3464 #define GEN_LOWERED_x87_OP(op)                                                 \
3465         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3466                 ir_node *new_op;                                                       \
3467                 FORCE_x87(env_cg);                                                    \
3468                 new_op = gen_binop_float(node, get_binop_left(node),              \
3469                                          get_binop_right(node), new_rd_ia32_##op);     \
3470                 return new_op;                                                         \
3471         }
3472
3473 #define GEN_LOWERED_UNOP(op)                                                   \
3474         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3475                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3476         }
3477
3478 #define GEN_LOWERED_SHIFT_OP(op)                                               \
3479         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3480                 return gen_shift_binop(node, get_binop_left(node),                \
3481                                        get_binop_right(node), new_rd_ia32_##op);       \
3482         }
3483
3484 #define GEN_LOWERED_LOAD(op, fp_unit)                                          \
3485         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3486                 return gen_lowered_Load(node, new_rd_ia32_##op, fp_unit);         \
3487         }
3488
3489 #define GEN_LOWERED_STORE(op, fp_unit)                                         \
3490         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3491                 return gen_lowered_Store(node, new_rd_ia32_##op, fp_unit);        \
3492         }
3493
3494 GEN_LOWERED_OP(Adc)
3495 GEN_LOWERED_OP(Add)
3496 GEN_LOWERED_OP(Sbb)
3497 GEN_LOWERED_OP(Sub)
3498 GEN_LOWERED_OP(IMul)
3499 GEN_LOWERED_OP(Xor)
3500 GEN_LOWERED_x87_OP(vfprem)
3501 GEN_LOWERED_x87_OP(vfmul)
3502 GEN_LOWERED_x87_OP(vfsub)
3503
3504 GEN_LOWERED_UNOP(Neg)
3505
3506 GEN_LOWERED_LOAD(vfild, fp_x87)
3507 GEN_LOWERED_LOAD(Load, fp_none)
3508 /*GEN_LOWERED_STORE(vfist, fp_x87)
3509  *TODO
3510  */
3511 GEN_LOWERED_STORE(Store, fp_none)
3512
3513 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3514         ir_node  *block     = be_transform_node(get_nodes_block(node));
3515         ir_node  *left      = get_binop_left(node);
3516         ir_node  *new_left  = be_transform_node(left);
3517         ir_node  *right     = get_binop_right(node);
3518         ir_node  *new_right = be_transform_node(right);
3519         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3520         ir_graph *irg       = current_ir_graph;
3521         dbg_info *dbgi      = get_irn_dbg_info(node);
3522         ir_node  *vfdiv;
3523
3524         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left, new_right, new_NoMem());
3525         clear_ia32_commutative(vfdiv);
3526         set_ia32_am_support(vfdiv, ia32_am_Source);
3527         fold_immediate(vfdiv, 2, 3);
3528
3529         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3530
3531         FORCE_x87(env_cg);
3532
3533         return vfdiv;
3534 }
3535
3536 /**
3537  * Transforms a l_MulS into a "real" MulS node.
3538  *
3539  * @param env   The transformation environment
3540  * @return the created ia32 Mul node
3541  */
3542 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3543         ir_node  *block     = be_transform_node(get_nodes_block(node));
3544         ir_node  *left      = get_binop_left(node);
3545         ir_node  *new_left  = be_transform_node(left);
3546         ir_node  *right     = get_binop_right(node);
3547         ir_node  *new_right = be_transform_node(right);
3548         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3549         ir_graph *irg       = current_ir_graph;
3550         dbg_info *dbgi      = get_irn_dbg_info(node);
3551         ir_node  *in[2];
3552
3553         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3554         /* and then skip the result Proj, because all needed Projs are already there. */
3555         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left, new_right, new_NoMem());
3556         clear_ia32_commutative(muls);
3557         set_ia32_am_support(muls, ia32_am_Source);
3558         fold_immediate(muls, 2, 3);
3559
3560         /* check if EAX and EDX proj exist, add missing one */
3561         in[0] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EAX);
3562         in[1] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EDX);
3563         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
3564
3565         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3566
3567         return muls;
3568 }
3569
3570 GEN_LOWERED_SHIFT_OP(Shl)
3571 GEN_LOWERED_SHIFT_OP(Shr)
3572 GEN_LOWERED_SHIFT_OP(Sar)
3573
3574 /**
3575  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3576  * op1 - target to be shifted
3577  * op2 - contains bits to be shifted into target
3578  * op3 - shift count
3579  * Only op3 can be an immediate.
3580  */
3581 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3582                                          ir_node *op2, ir_node *count)
3583 {
3584         ir_node  *block     = be_transform_node(get_nodes_block(node));
3585         ir_node  *new_op1   = be_transform_node(op1);
3586         ir_node  *new_op2   = be_transform_node(op2);
3587         ir_node  *new_count = be_transform_node(count);
3588         ir_node  *new_op    = NULL;
3589         ir_graph *irg       = current_ir_graph;
3590         dbg_info *dbgi      = get_irn_dbg_info(node);
3591         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3592         ir_node  *nomem     = new_NoMem();
3593         ir_node  *imm_op;
3594         tarval   *tv;
3595
3596         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3597
3598         /* Check if immediate optimization is on and */
3599         /* if it's an operation with immediate.      */
3600         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3601
3602         /* Limit imm_op within range imm8 */
3603         if (imm_op) {
3604                 tv = get_ia32_Immop_tarval(imm_op);
3605
3606                 if (tv) {
3607                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3608                         set_ia32_Immop_tarval(imm_op, tv);
3609                 }
3610                 else {
3611                         imm_op = NULL;
3612                 }
3613         }
3614
3615         /* integer operations */
3616         if (imm_op) {
3617                 /* This is ShiftD with const */
3618                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3619
3620                 if (is_ia32_l_ShlD(node))
3621                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3622                                                   new_op1, new_op2, noreg, nomem);
3623                 else
3624                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3625                                                   new_op1, new_op2, noreg, nomem);
3626                 copy_ia32_Immop_attr(new_op, imm_op);
3627         }
3628         else {
3629                 /* This is a normal ShiftD */
3630                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3631                 if (is_ia32_l_ShlD(node))
3632                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3633                                                   new_op1, new_op2, new_count, nomem);
3634                 else
3635                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3636                                                   new_op1, new_op2, new_count, nomem);
3637         }
3638
3639         /* set AM support */
3640         // Matze: node has unsupported format (6inputs)
3641         //set_ia32_am_support(new_op, ia32_am_Dest);
3642
3643         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3644
3645         set_ia32_emit_cl(new_op);
3646
3647         return new_op;
3648 }
3649
3650 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3651         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3652                                         get_irn_n(node, 1), get_irn_n(node, 2));
3653 }
3654
3655 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3656         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3657                                         get_irn_n(node, 1), get_irn_n(node, 2));
3658 }
3659
3660 /**
3661  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3662  */
3663 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3664         ir_node         *block   = be_transform_node(get_nodes_block(node));
3665         ir_node         *val     = get_irn_n(node, 1);
3666         ir_node         *new_val = be_transform_node(val);
3667         ia32_code_gen_t *cg      = env_cg;
3668         ir_node         *res     = NULL;
3669         ir_graph        *irg     = current_ir_graph;
3670         dbg_info        *dbgi;
3671         ir_node         *noreg, *new_ptr, *new_mem;
3672         ir_node         *ptr, *mem;
3673
3674         if (USE_SSE2(cg)) {
3675                 return new_val;
3676         }
3677
3678         mem     = get_irn_n(node, 2);
3679         new_mem = be_transform_node(mem);
3680         ptr     = get_irn_n(node, 0);
3681         new_ptr = be_transform_node(ptr);
3682         noreg   = ia32_new_NoReg_gp(cg);
3683         dbgi    = get_irn_dbg_info(node);
3684
3685         /* Store x87 -> MEM */
3686         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3687         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3688         set_ia32_use_frame(res);
3689         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3690         set_ia32_am_support(res, ia32_am_Dest);
3691         set_ia32_am_flavour(res, ia32_B);
3692         set_ia32_op_type(res, ia32_AddrModeD);
3693
3694         /* Load MEM -> SSE */
3695         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3696         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3697         set_ia32_use_frame(res);
3698         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3699         set_ia32_am_support(res, ia32_am_Source);
3700         set_ia32_am_flavour(res, ia32_B);
3701         set_ia32_op_type(res, ia32_AddrModeS);
3702         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3703
3704         return res;
3705 }
3706
3707 /**
3708  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3709  */
3710 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3711         ir_node         *block   = be_transform_node(get_nodes_block(node));
3712         ir_node         *val     = get_irn_n(node, 1);
3713         ir_node         *new_val = be_transform_node(val);
3714         ia32_code_gen_t *cg      = env_cg;
3715         ir_graph        *irg     = current_ir_graph;
3716         ir_node         *res     = NULL;
3717         ir_entity       *fent    = get_ia32_frame_ent(node);
3718         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3719         int             offs     = 0;
3720         ir_node         *noreg, *new_ptr, *new_mem;
3721         ir_node         *ptr, *mem;
3722         dbg_info        *dbgi;
3723
3724         if (! USE_SSE2(cg)) {
3725                 /* SSE unit is not used -> skip this node. */
3726                 return new_val;
3727         }
3728
3729         ptr     = get_irn_n(node, 0);
3730         new_ptr = be_transform_node(ptr);
3731         mem     = get_irn_n(node, 2);
3732         new_mem = be_transform_node(mem);
3733         noreg   = ia32_new_NoReg_gp(cg);
3734         dbgi    = get_irn_dbg_info(node);
3735
3736         /* Store SSE -> MEM */
3737         if (is_ia32_xLoad(skip_Proj(new_val))) {
3738                 ir_node *ld = skip_Proj(new_val);
3739
3740                 /* we can vfld the value directly into the fpu */
3741                 fent = get_ia32_frame_ent(ld);
3742                 ptr  = get_irn_n(ld, 0);
3743                 offs = get_ia32_am_offs_int(ld);
3744         } else {
3745                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3746                 set_ia32_frame_ent(res, fent);
3747                 set_ia32_use_frame(res);
3748                 set_ia32_ls_mode(res, lsmode);
3749                 set_ia32_am_support(res, ia32_am_Dest);
3750                 set_ia32_am_flavour(res, ia32_B);
3751                 set_ia32_op_type(res, ia32_AddrModeD);
3752                 mem = res;
3753         }
3754
3755         /* Load MEM -> x87 */
3756         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem);
3757         set_ia32_frame_ent(res, fent);
3758         set_ia32_use_frame(res);
3759         set_ia32_ls_mode(res, lsmode);
3760         add_ia32_am_offs_int(res, offs);
3761         set_ia32_am_support(res, ia32_am_Source);
3762         set_ia32_am_flavour(res, ia32_B);
3763         set_ia32_op_type(res, ia32_AddrModeS);
3764         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3765
3766         return res;
3767 }
3768
3769 /*********************************************************
3770  *                  _             _      _
3771  *                 (_)           | |    (_)
3772  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3773  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3774  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3775  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3776  *
3777  *********************************************************/
3778
3779 /**
3780  * the BAD transformer.
3781  */
3782 static ir_node *bad_transform(ir_node *node) {
3783         panic("No transform function for %+F available.\n", node);
3784         return NULL;
3785 }
3786
3787 /**
3788  * Transform the Projs of an AddSP.
3789  */
3790 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3791         ir_node  *block    = be_transform_node(get_nodes_block(node));
3792         ir_node  *pred     = get_Proj_pred(node);
3793         ir_node  *new_pred = be_transform_node(pred);
3794         ir_graph *irg      = current_ir_graph;
3795         dbg_info *dbgi     = get_irn_dbg_info(node);
3796         long     proj      = get_Proj_proj(node);
3797
3798         if (proj == pn_be_AddSP_res) {
3799                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3800                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3801                 return res;
3802         } else if (proj == pn_be_AddSP_M) {
3803                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3804         }
3805
3806         assert(0);
3807         return new_rd_Unknown(irg, get_irn_mode(node));
3808 }
3809
3810 /**
3811  * Transform the Projs of a SubSP.
3812  */
3813 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3814         ir_node  *block    = be_transform_node(get_nodes_block(node));
3815         ir_node  *pred     = get_Proj_pred(node);
3816         ir_node  *new_pred = be_transform_node(pred);
3817         ir_graph *irg      = current_ir_graph;
3818         dbg_info *dbgi     = get_irn_dbg_info(node);
3819         long     proj      = get_Proj_proj(node);
3820
3821         if (proj == pn_be_SubSP_res) {
3822                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_SubSP_stack);
3823                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3824                 return res;
3825         } else if (proj == pn_be_SubSP_M) {
3826                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3827         }
3828
3829         assert(0);
3830         return new_rd_Unknown(irg, get_irn_mode(node));
3831 }
3832
3833 /**
3834  * Transform and renumber the Projs from a Load.
3835  */
3836 static ir_node *gen_Proj_Load(ir_node *node) {
3837         ir_node  *block    = be_transform_node(get_nodes_block(node));
3838         ir_node  *pred     = get_Proj_pred(node);
3839         ir_node  *new_pred = be_transform_node(pred);
3840         ir_graph *irg      = current_ir_graph;
3841         dbg_info *dbgi     = get_irn_dbg_info(node);
3842         long     proj      = get_Proj_proj(node);
3843
3844         /* renumber the proj */
3845         if (is_ia32_Load(new_pred)) {
3846                 if (proj == pn_Load_res) {
3847                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3848                 } else if (proj == pn_Load_M) {
3849                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3850                 }
3851         } else if (is_ia32_xLoad(new_pred)) {
3852                 if (proj == pn_Load_res) {
3853                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3854                 } else if (proj == pn_Load_M) {
3855                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3856                 }
3857         } else if (is_ia32_vfld(new_pred)) {
3858                 if (proj == pn_Load_res) {
3859                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3860                 } else if (proj == pn_Load_M) {
3861                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3862                 }
3863         }
3864
3865         assert(0);
3866         return new_rd_Unknown(irg, get_irn_mode(node));
3867 }
3868
3869 /**
3870  * Transform and renumber the Projs from a DivMod like instruction.
3871  */
3872 static ir_node *gen_Proj_DivMod(ir_node *node) {
3873         ir_node  *block    = be_transform_node(get_nodes_block(node));
3874         ir_node  *pred     = get_Proj_pred(node);
3875         ir_node  *new_pred = be_transform_node(pred);
3876         ir_graph *irg      = current_ir_graph;
3877         dbg_info *dbgi     = get_irn_dbg_info(node);
3878         ir_mode  *mode     = get_irn_mode(node);
3879         long     proj      = get_Proj_proj(node);
3880
3881         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3882
3883         switch (get_irn_opcode(pred)) {
3884         case iro_Div:
3885                 switch (proj) {
3886                 case pn_Div_M:
3887                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3888                 case pn_Div_res:
3889                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3890                 default:
3891                         break;
3892                 }
3893                 break;
3894         case iro_Mod:
3895                 switch (proj) {
3896                 case pn_Mod_M:
3897                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3898                 case pn_Mod_res:
3899                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3900                 default:
3901                         break;
3902                 }
3903                 break;
3904         case iro_DivMod:
3905                 switch (proj) {
3906                 case pn_DivMod_M:
3907                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3908                 case pn_DivMod_res_div:
3909                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3910                 case pn_DivMod_res_mod:
3911                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3912                 default:
3913                         break;
3914                 }
3915                 break;
3916         default:
3917                 break;
3918         }
3919
3920         assert(0);
3921         return new_rd_Unknown(irg, mode);
3922 }
3923
3924 /**
3925  * Transform and renumber the Projs from a CopyB.
3926  */
3927 static ir_node *gen_Proj_CopyB(ir_node *node) {
3928         ir_node  *block    = be_transform_node(get_nodes_block(node));
3929         ir_node  *pred     = get_Proj_pred(node);
3930         ir_node  *new_pred = be_transform_node(pred);
3931         ir_graph *irg      = current_ir_graph;
3932         dbg_info *dbgi     = get_irn_dbg_info(node);
3933         ir_mode  *mode     = get_irn_mode(node);
3934         long     proj      = get_Proj_proj(node);
3935
3936         switch(proj) {
3937         case pn_CopyB_M_regular:
3938                 if (is_ia32_CopyB_i(new_pred)) {
3939                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3940                 } else if (is_ia32_CopyB(new_pred)) {
3941                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3942                 }
3943                 break;
3944         default:
3945                 break;
3946         }
3947
3948         assert(0);
3949         return new_rd_Unknown(irg, mode);
3950 }
3951
3952 /**
3953  * Transform and renumber the Projs from a vfdiv.
3954  */
3955 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
3956         ir_node  *block    = be_transform_node(get_nodes_block(node));
3957         ir_node  *pred     = get_Proj_pred(node);
3958         ir_node  *new_pred = be_transform_node(pred);
3959         ir_graph *irg      = current_ir_graph;
3960         dbg_info *dbgi     = get_irn_dbg_info(node);
3961         ir_mode  *mode     = get_irn_mode(node);
3962         long     proj      = get_Proj_proj(node);
3963
3964         switch (proj) {
3965         case pn_ia32_l_vfdiv_M:
3966                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3967         case pn_ia32_l_vfdiv_res:
3968                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3969         default:
3970                 assert(0);
3971         }
3972
3973         return new_rd_Unknown(irg, mode);
3974 }
3975
3976 /**
3977  * Transform and renumber the Projs from a Quot.
3978  */
3979 static ir_node *gen_Proj_Quot(ir_node *node) {
3980         ir_node  *block    = be_transform_node(get_nodes_block(node));
3981         ir_node  *pred     = get_Proj_pred(node);
3982         ir_node  *new_pred = be_transform_node(pred);
3983         ir_graph *irg      = current_ir_graph;
3984         dbg_info *dbgi     = get_irn_dbg_info(node);
3985         ir_mode  *mode     = get_irn_mode(node);
3986         long     proj      = get_Proj_proj(node);
3987
3988         switch(proj) {
3989         case pn_Quot_M:
3990                 if (is_ia32_xDiv(new_pred)) {
3991                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
3992                 } else if (is_ia32_vfdiv(new_pred)) {
3993                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3994                 }
3995                 break;
3996         case pn_Quot_res:
3997                 if (is_ia32_xDiv(new_pred)) {
3998                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
3999                 } else if (is_ia32_vfdiv(new_pred)) {
4000                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4001                 }
4002                 break;
4003         default:
4004                 break;
4005         }
4006
4007         assert(0);
4008         return new_rd_Unknown(irg, mode);
4009 }
4010
4011 /**
4012  * Transform the Thread Local Storage Proj.
4013  */
4014 static ir_node *gen_Proj_tls(ir_node *node) {
4015         ir_node  *block = be_transform_node(get_nodes_block(node));
4016         ir_graph *irg   = current_ir_graph;
4017         dbg_info *dbgi  = NULL;
4018         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4019
4020         return res;
4021 }
4022
4023 /**
4024  * Transform the Projs from a be_Call.
4025  */
4026 static ir_node *gen_Proj_be_Call(ir_node *node) {
4027         ir_node  *block    = be_transform_node(get_nodes_block(node));
4028         ir_node  *call     = get_Proj_pred(node);
4029         ir_node  *new_call = be_transform_node(call);
4030         ir_graph *irg      = current_ir_graph;
4031         dbg_info *dbgi     = get_irn_dbg_info(node);
4032         long     proj      = get_Proj_proj(node);
4033         ir_mode  *mode     = get_irn_mode(node);
4034         ir_node  *sse_load;
4035         const arch_register_class_t *cls;
4036
4037         /* The following is kinda tricky: If we're using SSE, then we have to
4038          * move the result value of the call in floating point registers to an
4039          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4040          * after the call, we have to make sure to correctly make the
4041          * MemProj and the result Proj use these 2 nodes
4042          */
4043         if (proj == pn_be_Call_M_regular) {
4044                 // get new node for result, are we doing the sse load/store hack?
4045                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4046                 ir_node *call_res_new;
4047                 ir_node *call_res_pred = NULL;
4048
4049                 if (call_res != NULL) {
4050                         call_res_new  = be_transform_node(call_res);
4051                         call_res_pred = get_Proj_pred(call_res_new);
4052                 }
4053
4054                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4055                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
4056                 } else {
4057                         assert(is_ia32_xLoad(call_res_pred));
4058                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M, pn_ia32_xLoad_M);
4059                 }
4060         }
4061         if (proj == pn_be_Call_first_res && mode_is_float(mode) && USE_SSE2(env_cg)) {
4062                 ir_node *fstp;
4063                 ir_node *frame = get_irg_frame(irg);
4064                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4065                 ir_node *p;
4066                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4067                 ir_node *keepin[1];
4068                 const arch_register_class_t *cls;
4069
4070                 /* in case there is no memory output: create one to serialize the copy FPU -> SSE */
4071                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
4072
4073                 /* store st(0) onto stack */
4074                 fstp = new_rd_ia32_GetST0(dbgi, irg, block, frame, noreg, call_mem);
4075
4076                 set_ia32_ls_mode(fstp, mode);
4077                 set_ia32_op_type(fstp, ia32_AddrModeD);
4078                 set_ia32_use_frame(fstp);
4079                 set_ia32_am_flavour(fstp, ia32_am_B);
4080                 set_ia32_am_support(fstp, ia32_am_Dest);
4081
4082                 /* load into SSE register */
4083                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
4084                 set_ia32_ls_mode(sse_load, mode);
4085                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4086                 set_ia32_use_frame(sse_load);
4087                 set_ia32_am_flavour(sse_load, ia32_am_B);
4088                 set_ia32_am_support(sse_load, ia32_am_Source);
4089
4090                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm, pn_ia32_xLoad_res);
4091
4092                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
4093
4094                 /* get a Proj representing a caller save register */
4095                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
4096                 assert(is_Proj(p) && "Proj expected.");
4097
4098                 /* user of the the proj is the Keep */
4099                 p = get_edge_src_irn(get_irn_out_edge_first(p));
4100                 assert(be_is_Keep(p) && "Keep expected.");
4101
4102                 /* keep the result */
4103                 cls = arch_get_irn_reg_class(env_cg->arch_env, sse_load, -1);
4104                 keepin[0] = sse_load;
4105                 be_new_Keep(cls, irg, block, 1, keepin);
4106
4107                 return sse_load;
4108         }
4109
4110         /* transform call modes */
4111         if (mode_is_data(mode)) {
4112                 cls = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4113                 mode = cls->mode;
4114         }
4115
4116         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4117 }
4118
4119 /**
4120  * Transform the Projs from a Cmp.
4121  */
4122 static ir_node *gen_Proj_Cmp(ir_node *node)
4123 {
4124         /* normally Cmps are processed when looking at Cond nodes, but this case
4125          * can happen in complicated Psi conditions */
4126
4127         ir_graph *irg           = current_ir_graph;
4128         dbg_info *dbgi          = get_irn_dbg_info(node);
4129         ir_node  *block         = be_transform_node(get_nodes_block(node));
4130         ir_node  *cmp           = get_Proj_pred(node);
4131         long      pnc           = get_Proj_proj(node);
4132         ir_node  *cmp_left      = get_Cmp_left(cmp);
4133         ir_node  *cmp_right     = get_Cmp_right(cmp);
4134         ir_node  *new_cmp_left;
4135         ir_node  *new_cmp_right;
4136         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
4137         ir_node  *nomem         = new_rd_NoMem(irg);
4138         ir_mode  *cmp_mode      = get_irn_mode(cmp_left);
4139         ir_node  *new_op;
4140
4141         assert(!mode_is_float(cmp_mode));
4142
4143         /* (a != b) -> (a ^ b) */
4144         if(pnc == pn_Cmp_Lg) {
4145                 if(is_Const_0(cmp_left)) {
4146                         new_op = be_transform_node(cmp_right);
4147                 } else if(is_Const_0(cmp_right)) {
4148                         new_op = be_transform_node(cmp_left);
4149                 } else {
4150                         new_op = gen_binop(cmp, cmp_left, cmp_right, new_rd_ia32_Xor, 1);
4151                 }
4152
4153                 return new_op;
4154         }
4155         /* TODO:
4156          * (a == b) -> !(a ^ b)
4157          * (a < 0)  -> (a & 0x80000000)
4158          * (a <= 0) -> !(a & 0x7fffffff)
4159          * (a > 0)  -> (a & 0x7fffffff)
4160          * (a >= 0) -> !(a & 0x80000000)
4161          */
4162
4163         if(!mode_is_signed(cmp_mode)) {
4164                 pnc |= ia32_pn_Cmp_Unsigned;
4165         }
4166
4167         new_cmp_right = try_create_Immediate(cmp_right, 0);
4168         if(new_cmp_right == NULL) {
4169                 new_cmp_right = try_create_Immediate(cmp_left, 0);
4170                 if(new_cmp_right != NULL) {
4171                         pnc = get_inversed_pnc(pnc);
4172                         new_cmp_left = be_transform_node(cmp_right);
4173                 }
4174         } else {
4175                 new_cmp_left = be_transform_node(cmp_left);
4176         }
4177         if(new_cmp_right == NULL) {
4178                 new_cmp_left  = be_transform_node(cmp_left);
4179                 new_cmp_right = be_transform_node(cmp_right);
4180         }
4181
4182         new_op = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg, new_cmp_left,
4183                                     new_cmp_right, nomem, pnc);
4184         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, cmp));
4185
4186         return new_op;
4187 }
4188
4189 /**
4190  * Transform and potentially renumber Proj nodes.
4191  */
4192 static ir_node *gen_Proj(ir_node *node) {
4193         ir_graph *irg  = current_ir_graph;
4194         dbg_info *dbgi = get_irn_dbg_info(node);
4195         ir_node  *pred = get_Proj_pred(node);
4196         long     proj  = get_Proj_proj(node);
4197
4198         if (is_Store(pred) || be_is_FrameStore(pred)) {
4199                 if (proj == pn_Store_M) {
4200                         return be_transform_node(pred);
4201                 } else {
4202                         assert(0);
4203                         return new_r_Bad(irg);
4204                 }
4205         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
4206                 return gen_Proj_Load(node);
4207         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4208                 return gen_Proj_DivMod(node);
4209         } else if (is_CopyB(pred)) {
4210                 return gen_Proj_CopyB(node);
4211         } else if (is_Quot(pred)) {
4212                 return gen_Proj_Quot(node);
4213         } else if (is_ia32_l_vfdiv(pred)) {
4214                 return gen_Proj_l_vfdiv(node);
4215         } else if (be_is_SubSP(pred)) {
4216                 return gen_Proj_be_SubSP(node);
4217         } else if (be_is_AddSP(pred)) {
4218                 return gen_Proj_be_AddSP(node);
4219         } else if (be_is_Call(pred)) {
4220                 return gen_Proj_be_Call(node);
4221         } else if (is_Cmp(pred)) {
4222                 return gen_Proj_Cmp(node);
4223         } else if (get_irn_op(pred) == op_Start) {
4224                 if (proj == pn_Start_X_initial_exec) {
4225                         ir_node *block = get_nodes_block(pred);
4226                         ir_node *jump;
4227
4228                         /* we exchange the ProjX with a jump */
4229                         block = be_transform_node(block);
4230                         jump  = new_rd_Jmp(dbgi, irg, block);
4231                         return jump;
4232                 }
4233                 if (node == be_get_old_anchor(anchor_tls)) {
4234                         return gen_Proj_tls(node);
4235                 }
4236         } else {
4237                 ir_node *new_pred = be_transform_node(pred);
4238                 ir_node *block    = be_transform_node(get_nodes_block(node));
4239                 ir_mode *mode     = get_irn_mode(node);
4240                 if (mode_needs_gp_reg(mode)) {
4241                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4242                                                        get_Proj_proj(node));
4243 #ifdef DEBUG_libfirm
4244                         new_proj->node_nr = node->node_nr;
4245 #endif
4246                         return new_proj;
4247                 }
4248         }
4249
4250         return be_duplicate_node(node);
4251 }
4252
4253 /**
4254  * Enters all transform functions into the generic pointer
4255  */
4256 static void register_transformers(void) {
4257         ir_op *op_Max, *op_Min, *op_Mulh;
4258
4259         /* first clear the generic function pointer for all ops */
4260         clear_irp_opcodes_generic_func();
4261
4262 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4263 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4264
4265         GEN(Add);
4266         GEN(Sub);
4267         GEN(Mul);
4268         GEN(And);
4269         GEN(Or);
4270         GEN(Eor);
4271
4272         GEN(Shl);
4273         GEN(Shr);
4274         GEN(Shrs);
4275         GEN(Rot);
4276
4277         GEN(Quot);
4278
4279         GEN(Div);
4280         GEN(Mod);
4281         GEN(DivMod);
4282
4283         GEN(Minus);
4284         GEN(Conv);
4285         GEN(Abs);
4286         GEN(Not);
4287
4288         GEN(Load);
4289         GEN(Store);
4290         GEN(Cond);
4291
4292         GEN(ASM);
4293         GEN(CopyB);
4294         //GEN(Mux);
4295         BAD(Mux);
4296         GEN(Psi);
4297         GEN(Proj);
4298         GEN(Phi);
4299
4300         /* transform ops from intrinsic lowering */
4301         GEN(ia32_l_Add);
4302         GEN(ia32_l_Adc);
4303         GEN(ia32_l_Sub);
4304         GEN(ia32_l_Sbb);
4305         GEN(ia32_l_Neg);
4306         GEN(ia32_l_Mul);
4307         GEN(ia32_l_Xor);
4308         GEN(ia32_l_IMul);
4309         GEN(ia32_l_Shl);
4310         GEN(ia32_l_Shr);
4311         GEN(ia32_l_Sar);
4312         GEN(ia32_l_ShlD);
4313         GEN(ia32_l_ShrD);
4314         GEN(ia32_l_vfdiv);
4315         GEN(ia32_l_vfprem);
4316         GEN(ia32_l_vfmul);
4317         GEN(ia32_l_vfsub);
4318         GEN(ia32_l_vfild);
4319         GEN(ia32_l_Load);
4320         /* GEN(ia32_l_vfist); TODO */
4321         GEN(ia32_l_Store);
4322         GEN(ia32_l_X87toSSE);
4323         GEN(ia32_l_SSEtoX87);
4324
4325         GEN(Const);
4326         GEN(SymConst);
4327
4328         /* we should never see these nodes */
4329         BAD(Raise);
4330         BAD(Sel);
4331         BAD(InstOf);
4332         BAD(Cast);
4333         BAD(Free);
4334         BAD(Tuple);
4335         BAD(Id);
4336         //BAD(Bad);
4337         BAD(Confirm);
4338         BAD(Filter);
4339         BAD(CallBegin);
4340         BAD(EndReg);
4341         BAD(EndExcept);
4342
4343         /* handle generic backend nodes */
4344         GEN(be_FrameAddr);
4345         //GEN(be_Call);
4346         GEN(be_Return);
4347         GEN(be_FrameLoad);
4348         GEN(be_FrameStore);
4349         GEN(be_StackParam);
4350         GEN(be_AddSP);
4351         GEN(be_SubSP);
4352         GEN(be_Copy);
4353
4354         /* set the register for all Unknown nodes */
4355         GEN(Unknown);
4356
4357         op_Max = get_op_Max();
4358         if (op_Max)
4359                 GEN(Max);
4360         op_Min = get_op_Min();
4361         if (op_Min)
4362                 GEN(Min);
4363         op_Mulh = get_op_Mulh();
4364         if (op_Mulh)
4365                 GEN(Mulh);
4366
4367 #undef GEN
4368 #undef BAD
4369 }
4370
4371 /**
4372  * Pre-transform all unknown and noreg nodes.
4373  */
4374 static void ia32_pretransform_node(void *arch_cg) {
4375         ia32_code_gen_t *cg = arch_cg;
4376
4377         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4378         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4379         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4380         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4381         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4382         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4383 }
4384
4385 /* do the transformation */
4386 void ia32_transform_graph(ia32_code_gen_t *cg) {
4387         register_transformers();
4388         env_cg = cg;
4389         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4390 }
4391
4392 void ia32_init_transform(void)
4393 {
4394         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4395 }