nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58 #include "../be_t.h"
  59
  60 #include "bearch_ia32_t.h"
  61 #include "ia32_nodes_attr.h"
  62 #include "ia32_transform.h"
  63 #include "ia32_new_nodes.h"
  64 #include "ia32_map_regs.h"
  65 #include "ia32_dbg_stat.h"
  66 #include "ia32_optimize.h"
  67 #include "ia32_util.h"
  68 #include "ia32_address_mode.h"
  69 #include "ia32_architecture.h"
  70
  71 #include "gen_ia32_regalloc_if.h"
  72
  73 #define SFP_SIGN   "0x80000000"
  74 #define DFP_SIGN   "0x8000000000000000"
  75 #define SFP_ABS    "0x7FFFFFFF"
  76 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  77 #define DFP_INTMAX "9223372036854775807"
  78
  79 #define TP_SFP_SIGN "ia32_sfp_sign"
  80 #define TP_DFP_SIGN "ia32_dfp_sign"
  81 #define TP_SFP_ABS  "ia32_sfp_abs"
  82 #define TP_DFP_ABS  "ia32_dfp_abs"
  83 #define TP_INT_MAX  "ia32_int_max"
  84
  85 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  86 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  87 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  88 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  89 #define ENT_INT_MAX  "IA32_INT_MAX"
  90
  91 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  92 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  93
  94 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  95
  96 /** hold the current code generator during transformation */
  97 static ia32_code_gen_t *env_cg       = NULL;
  98 static ir_node         *initial_fpcw = NULL;
  99 static heights_t       *heights      = NULL;
 100
 101 extern ir_op *get_op_Mulh(void);
 102
 103 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 104         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 105         ir_node *op1, ir_node *op2);
 106
 107 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 108         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 109         ir_node *op1, ir_node *op2, ir_node *flags);
 110
 111 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 112         ir_node *block, ir_node *op1, ir_node *op2);
 113
 114 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 115         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 116         ir_node *op);
 117
 118 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 119         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 120
 121 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 122         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 123         ir_node *op1, ir_node *op2, ir_node *fpcw);
 124
 125 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 126         ir_node *block, ir_node *op);
 127
 128 static ir_node *try_create_Immediate(ir_node *node,
 129                                      char immediate_constraint_type);
 130
 131 static ir_node *create_immediate_or_transform(ir_node *node,
 132                                               char immediate_constraint_type);
 133
 134 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 135                                 dbg_info *dbgi, ir_node *block,
 136                                 ir_node *op, ir_node *orig_node);
 137
 138 /**
 139  * Return true if a mode can be stored in the GP register set
 140  */
 141 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 142         if(mode == mode_fpcw)
 143                 return 0;
 144         if(get_mode_size_bits(mode) > 32)
 145                 return 0;
 146         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 147 }
 148
 149 /**
 150  * creates a unique ident by adding a number to a tag
 151  *
 152  * @param tag   the tag string, must contain a %d if a number
 153  *              should be added
 154  */
 155 static ident *unique_id(const char *tag)
 156 {
 157         static unsigned id = 0;
 158         char str[256];
 159
 160         snprintf(str, sizeof(str), tag, ++id);
 161         return new_id_from_str(str);
 162 }
 163
 164 /**
 165  * Get a primitive type for a mode.
 166  */
 167 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 168 {
 169         pmap_entry *e = pmap_find(types, mode);
 170         ir_type *res;
 171
 172         if (! e) {
 173                 char buf[64];
 174                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 175                 res = new_type_primitive(new_id_from_str(buf), mode);
 176                 set_type_alignment_bytes(res, 16);
 177                 pmap_insert(types, mode, res);
 178         }
 179         else
 180                 res = e->value;
 181         return res;
 182 }
 183
 184 /**
 185  * Creates an immediate.
 186  *
 187  * @param symconst       if set, create a SymConst immediate
 188  * @param symconst_sign  sign for the symconst
 189  * @param val            integer value for the immediate
 190  */
 191 static ir_node *create_Immediate(ir_entity *symconst, int symconst_sign, long val)
 192 {
 193         ir_graph *irg         = current_ir_graph;
 194         ir_node  *start_block = get_irg_start_block(irg);
 195         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block,
 196                                                       symconst, symconst_sign, val);
 197         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
 198
 199         return immediate;
 200 }
 201
 202 /**
 203  * Get an atomic entity that is initialized with a tarval forming
 204  * a given constant.
 205  *
 206  * @param cnst             the node representing the constant
 207  */
 208 static ir_entity *create_float_const_entity(ir_node *cnst)
 209 {
 210         ia32_isa_t *isa = env_cg->isa;
 211         tarval *key     = get_Const_tarval(cnst);
 212         pmap_entry *e   = pmap_find(isa->tv_ent, key);
 213         ir_entity *res;
 214         ir_graph *rem;
 215
 216         if (e == NULL) {
 217                 tarval  *tv   = key;
 218                 ir_mode *mode = get_tarval_mode(tv);
 219                 ir_type *tp;
 220
 221                 if (! ia32_cg_config.use_sse2) {
 222                         /* try to reduce the mode to produce smaller sized entities */
 223                         if (mode != mode_F) {
 224                                 if (tarval_ieee754_can_conv_lossless(tv, mode_F)) {
 225                                         mode = mode_F;
 226                                         tv = tarval_convert_to(tv, mode);
 227                                 } else if (mode != mode_D) {
 228                                         if (tarval_ieee754_can_conv_lossless(tv, mode_D)) {
 229                                                 mode = mode_D;
 230                                                 tv = tarval_convert_to(tv, mode);
 231                                         }
 232                                 }
 233                         }
 234                 }
 235
 236                 if (mode == get_irn_mode(cnst)) {
 237                         /* mode was not changed */
 238                         tp = get_Const_type(cnst);
 239                         if (tp == firm_unknown_type)
 240                                 tp = get_prim_type(isa->types, mode);
 241                 } else
 242                         tp = get_prim_type(isa->types, mode);
 243
 244                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 245
 246                 set_entity_ld_ident(res, get_entity_ident(res));
 247                 set_entity_visibility(res, visibility_local);
 248                 set_entity_variability(res, variability_constant);
 249                 set_entity_allocation(res, allocation_static);
 250
 251                  /* we create a new entity here: It's initialization must resist on the
 252                     const code irg */
 253                 rem = current_ir_graph;
 254                 current_ir_graph = get_const_code_irg();
 255                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 256                 current_ir_graph = rem;
 257
 258                 pmap_insert(isa->tv_ent, key, res);
 259         } else {
 260                 res = e->value;
 261         }
 262
 263         return res;
 264 }
 265
 266 static int is_Const_0(ir_node *node) {
 267         return is_Const(node) && is_Const_null(node);
 268 }
 269
 270 static int is_Const_1(ir_node *node) {
 271         return is_Const(node) && is_Const_one(node);
 272 }
 273
 274 static int is_Const_Minus_1(ir_node *node) {
 275         return is_Const(node) && is_Const_all_one(node);
 276 }
 277
 278 /**
 279  * returns true if constant can be created with a simple float command
 280  */
 281 static int is_simple_x87_Const(ir_node *node)
 282 {
 283         tarval *tv = get_Const_tarval(node);
 284         if (tarval_is_null(tv) || tarval_is_one(tv))
 285                 return 1;
 286
 287         /* TODO: match all the other float constants */
 288         return 0;
 289 }
 290
 291 /**
 292  * returns true if constant can be created with a simple float command
 293  */
 294 static int is_simple_sse_Const(ir_node *node)
 295 {
 296         tarval  *tv   = get_Const_tarval(node);
 297         ir_mode *mode = get_tarval_mode(tv);
 298
 299         if (mode == mode_F)
 300                 return 1;
 301
 302         if (tarval_is_null(tv) || tarval_is_one(tv))
 303                 return 1;
 304
 305         if (mode == mode_D) {
 306                 unsigned val = get_tarval_sub_bits(tv, 0) |
 307                         (get_tarval_sub_bits(tv, 1) << 8) |
 308                         (get_tarval_sub_bits(tv, 2) << 16) |
 309                         (get_tarval_sub_bits(tv, 3) << 24);
 310                 if (val == 0)
 311                         /* lower 32bit are zero, really a 32bit constant */
 312                         return 1;
 313         }
 314
 315         /* TODO: match all the other float constants */
 316         return 0;
 317 }
 318
 319 /**
 320  * Transforms a Const.
 321  */
 322 static ir_node *gen_Const(ir_node *node) {
 323         ir_graph        *irg   = current_ir_graph;
 324         ir_node         *old_block = get_nodes_block(node);
 325         ir_node         *block = be_transform_node(old_block);
 326         dbg_info        *dbgi  = get_irn_dbg_info(node);
 327         ir_mode         *mode  = get_irn_mode(node);
 328
 329         assert(is_Const(node));
 330
 331         if (mode_is_float(mode)) {
 332                 ir_node   *res   = NULL;
 333                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 334                 ir_node   *nomem = new_NoMem();
 335                 ir_node   *load;
 336                 ir_entity *floatent;
 337
 338                 if (ia32_cg_config.use_sse2) {
 339                         tarval *tv = get_Const_tarval(node);
 340                         if (tarval_is_null(tv)) {
 341                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 342                                 set_ia32_ls_mode(load, mode);
 343                                 res  = load;
 344                         } else if (tarval_is_one(tv)) {
 345                                 int     cnst  = mode == mode_F ? 26 : 55;
 346                                 ir_node *imm1 = create_Immediate(NULL, 0, cnst);
 347                                 ir_node *imm2 = create_Immediate(NULL, 0, 2);
 348                                 ir_node *pslld, *psrld;
 349
 350                                 load = new_rd_ia32_xAllOnes(dbgi, irg, block);
 351                                 set_ia32_ls_mode(load, mode);
 352                                 pslld = new_rd_ia32_xPslld(dbgi, irg, block, load, imm1);
 353                                 set_ia32_ls_mode(pslld, mode);
 354                                 psrld = new_rd_ia32_xPsrld(dbgi, irg, block, pslld, imm2);
 355                                 set_ia32_ls_mode(psrld, mode);
 356                                 res = psrld;
 357                         } else if (mode == mode_F) {
 358                                 /* we can place any 32bit constant by using a movd gp, sse */
 359                                 unsigned val = get_tarval_sub_bits(tv, 0) |
 360                                                (get_tarval_sub_bits(tv, 1) << 8) |
 361                                                (get_tarval_sub_bits(tv, 2) << 16) |
 362                                                (get_tarval_sub_bits(tv, 3) << 24);
 363                                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 364                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 365                                 set_ia32_ls_mode(load, mode);
 366                                 res = load;
 367                         } else {
 368                                 if (mode == mode_D) {
 369                                         unsigned val = get_tarval_sub_bits(tv, 0) |
 370                                                 (get_tarval_sub_bits(tv, 1) << 8) |
 371                                                 (get_tarval_sub_bits(tv, 2) << 16) |
 372                                                 (get_tarval_sub_bits(tv, 3) << 24);
 373                                         if (val == 0) {
 374                                                 ir_node *imm32 = create_Immediate(NULL, 0, 32);
 375                                                 ir_node *cnst, *psllq;
 376
 377                                                 /* fine, lower 32bit are zero, produce 32bit value */
 378                                                 val = get_tarval_sub_bits(tv, 4) |
 379                                                         (get_tarval_sub_bits(tv, 5) << 8) |
 380                                                         (get_tarval_sub_bits(tv, 6) << 16) |
 381                                                         (get_tarval_sub_bits(tv, 7) << 24);
 382                                                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 383                                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 384                                                 set_ia32_ls_mode(load, mode);
 385                                                 psllq = new_rd_ia32_xPsllq(dbgi, irg, block, load, imm32);
 386                                                 set_ia32_ls_mode(psllq, mode);
 387                                                 res = psllq;
 388                                                 goto end;
 389                                         }
 390                                 }
 391                                 floatent = create_float_const_entity(node);
 392
 393                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 394                                                              mode);
 395                                 set_ia32_op_type(load, ia32_AddrModeS);
 396                                 set_ia32_am_sc(load, floatent);
 397                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 398                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 399                         }
 400                 } else {
 401                         if (is_Const_null(node)) {
 402                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 403                                 res  = load;
 404                                 set_ia32_ls_mode(load, mode);
 405                         } else if (is_Const_one(node)) {
 406                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 407                                 res  = load;
 408                                 set_ia32_ls_mode(load, mode);
 409                         } else {
 410                                 floatent = create_float_const_entity(node);
 411
 412                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 413                                 set_ia32_op_type(load, ia32_AddrModeS);
 414                                 set_ia32_am_sc(load, floatent);
 415                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 416                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 417                                 /* take the mode from the entity */
 418                                 set_ia32_ls_mode(load, get_type_mode(get_entity_type(floatent)));
 419                         }
 420                 }
 421 end:
 422                 /* Const Nodes before the initial IncSP are a bad idea, because
 423                  * they could be spilled and we have no SP ready at that point yet.
 424                  * So add a dependency to the initial frame pointer calculation to
 425                  * avoid that situation.
 426                  */
 427                 if (get_irg_start_block(irg) == block) {
 428                         add_irn_dep(load, get_irg_frame(irg));
 429                 }
 430
 431                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 432                 return res;
 433         } else { /* non-float mode */
 434                 ir_node *cnst;
 435                 tarval  *tv = get_Const_tarval(node);
 436                 long     val;
 437
 438                 tv = tarval_convert_to(tv, mode_Iu);
 439
 440                 if (tv == get_tarval_bad() || tv == get_tarval_undefined() ||
 441                     tv == NULL) {
 442                         panic("couldn't convert constant tarval (%+F)", node);
 443                 }
 444                 val = get_tarval_long(tv);
 445
 446                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 447                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 448
 449                 /* see above */
 450                 if (get_irg_start_block(irg) == block) {
 451                         add_irn_dep(cnst, get_irg_frame(irg));
 452                 }
 453
 454                 return cnst;
 455         }
 456 }
 457
 458 /**
 459  * Transforms a SymConst.
 460  */
 461 static ir_node *gen_SymConst(ir_node *node) {
 462         ir_graph *irg   = current_ir_graph;
 463         ir_node  *old_block = get_nodes_block(node);
 464         ir_node  *block = be_transform_node(old_block);
 465         dbg_info *dbgi  = get_irn_dbg_info(node);
 466         ir_mode  *mode  = get_irn_mode(node);
 467         ir_node  *cnst;
 468
 469         if (mode_is_float(mode)) {
 470                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 471                 ir_node *nomem = new_NoMem();
 472
 473                 if (ia32_cg_config.use_sse2)
 474                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 475                 else
 476                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 477                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 478                 set_ia32_use_frame(cnst);
 479         } else {
 480                 ir_entity *entity;
 481
 482                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 483                         panic("backend only support symconst_addr_ent (at %+F)", node);
 484                 }
 485                 entity = get_SymConst_entity(node);
 486                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 487         }
 488
 489         /* Const Nodes before the initial IncSP are a bad idea, because
 490          * they could be spilled and we have no SP ready at that point yet
 491          */
 492         if (get_irg_start_block(irg) == block) {
 493                 add_irn_dep(cnst, get_irg_frame(irg));
 494         }
 495
 496         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 497
 498         return cnst;
 499 }
 500
 501 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 502 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 503         static const struct {
 504                 const char *tp_name;
 505                 const char *ent_name;
 506                 const char *cnst_str;
 507                 char mode;
 508                 char align;
 509         } names [ia32_known_const_max] = {
 510                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 511                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 512                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 513                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 514                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 515         };
 516         static ir_entity *ent_cache[ia32_known_const_max];
 517
 518         const char    *tp_name, *ent_name, *cnst_str;
 519         ir_type       *tp;
 520         ir_node       *cnst;
 521         ir_graph      *rem;
 522         ir_entity     *ent;
 523         tarval        *tv;
 524         ir_mode       *mode;
 525
 526         ent_name = names[kct].ent_name;
 527         if (! ent_cache[kct]) {
 528                 tp_name  = names[kct].tp_name;
 529                 cnst_str = names[kct].cnst_str;
 530
 531                 switch (names[kct].mode) {
 532                 case 0:  mode = mode_Iu; break;
 533                 case 1:  mode = mode_Lu; break;
 534                 default: mode = mode_F; break;
 535                 }
 536                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 537                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 538                 /* set the specified alignment */
 539                 set_type_alignment_bytes(tp, names[kct].align);
 540
 541                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 542
 543                 set_entity_ld_ident(ent, get_entity_ident(ent));
 544                 set_entity_visibility(ent, visibility_local);
 545                 set_entity_variability(ent, variability_constant);
 546                 set_entity_allocation(ent, allocation_static);
 547
 548                 /* we create a new entity here: It's initialization must resist on the
 549                     const code irg */
 550                 rem = current_ir_graph;
 551                 current_ir_graph = get_const_code_irg();
 552                 cnst = new_Const(mode, tv);
 553                 current_ir_graph = rem;
 554
 555                 set_atomic_ent_value(ent, cnst);
 556
 557                 /* cache the entry */
 558                 ent_cache[kct] = ent;
 559         }
 560
 561         return ent_cache[kct];
 562 }
 563
 564 #ifndef NDEBUG
 565 /**
 566  * Prints the old node name on cg obst and returns a pointer to it.
 567  */
 568 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 569         ia32_isa_t *isa = (ia32_isa_t*) cg->arch_env;
 570
 571         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 572         obstack_1grow(isa->name_obst, 0);
 573         return obstack_finish(isa->name_obst);
 574 }
 575 #endif /* NDEBUG */
 576
 577 /**
 578  * return true if the node is a Proj(Load) and could be used in source address
 579  * mode for another node. Will return only true if the @p other node is not
 580  * dependent on the memory of the Load (for binary operations use the other
 581  * input here, for unary operations use NULL).
 582  */
 583 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 584                                         ir_node *other, ir_node *other2, match_flags_t flags)
 585 {
 586         ir_node *load;
 587         long     pn;
 588
 589         /* float constants are always available */
 590         if (is_Const(node)) {
 591                 ir_mode *mode = get_irn_mode(node);
 592                 if (mode_is_float(mode)) {
 593                         if (ia32_cg_config.use_sse2) {
 594                                 if (is_simple_sse_Const(node))
 595                                         return 0;
 596                         } else {
 597                                 if (is_simple_x87_Const(node))
 598                                         return 0;
 599                         }
 600                         if (get_irn_n_edges(node) > 1)
 601                                 return 0;
 602                         return 1;
 603                 }
 604         }
 605
 606         if (!is_Proj(node))
 607                 return 0;
 608         load = get_Proj_pred(node);
 609         pn   = get_Proj_proj(node);
 610         if (!is_Load(load) || pn != pn_Load_res)
 611                 return 0;
 612         if (get_nodes_block(load) != block)
 613                 return 0;
 614         /* we only use address mode if we're the only user of the load */
 615         if (get_irn_n_edges(node) != (flags & match_two_users ? 2 : 1))
 616                 return 0;
 617         /* in some edge cases with address mode we might reach the load normally
 618          * and through some AM sequence, if it is already materialized then we
 619          * can't create an AM node from it */
 620         if (be_is_transformed(node))
 621                 return 0;
 622
 623         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 624         if (other != NULL && get_nodes_block(other) == block &&
 625             heights_reachable_in_block(heights, other, load))
 626                 return 0;
 627         if (other2 != NULL && get_nodes_block(other2) == block &&
 628             heights_reachable_in_block(heights, other2, load))
 629                 return 0;
 630
 631         return 1;
 632 }
 633
 634 typedef struct ia32_address_mode_t ia32_address_mode_t;
 635 struct ia32_address_mode_t {
 636         ia32_address_t  addr;
 637         ir_mode        *ls_mode;
 638         ir_node        *mem_proj;
 639         ia32_op_type_t  op_type;
 640         ir_node        *new_op1;
 641         ir_node        *new_op2;
 642         op_pin_state    pinned;
 643         unsigned        commutative  : 1;
 644         unsigned        ins_permuted : 1;
 645 };
 646
 647 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 648 {
 649         ir_node *noreg_gp;
 650
 651         /* construct load address */
 652         memset(addr, 0, sizeof(addr[0]));
 653         ia32_create_address_mode(addr, ptr, /*force=*/0);
 654
 655         noreg_gp    = ia32_new_NoReg_gp(env_cg);
 656         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 657         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 658         addr->mem   = be_transform_node(mem);
 659 }
 660
 661 static void build_address(ia32_address_mode_t *am, ir_node *node)
 662 {
 663         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 664         ia32_address_t *addr     = &am->addr;
 665         ir_node        *load;
 666         ir_node        *ptr;
 667         ir_node        *mem;
 668         ir_node        *new_mem;
 669
 670         if (is_Const(node)) {
 671                 ir_entity *entity  = create_float_const_entity(node);
 672                 addr->base         = noreg_gp;
 673                 addr->index        = noreg_gp;
 674                 addr->mem          = new_NoMem();
 675                 addr->symconst_ent = entity;
 676                 addr->use_frame    = 1;
 677                 am->ls_mode        = get_type_mode(get_entity_type(entity));
 678                 am->pinned         = op_pin_state_floats;
 679                 return;
 680         }
 681
 682         load         = get_Proj_pred(node);
 683         ptr          = get_Load_ptr(load);
 684         mem          = get_Load_mem(load);
 685         new_mem      = be_transform_node(mem);
 686         am->pinned   = get_irn_pinned(load);
 687         am->ls_mode  = get_Load_mode(load);
 688         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 689
 690         /* construct load address */
 691         ia32_create_address_mode(addr, ptr, /*force=*/0);
 692
 693         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 694         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 695         addr->mem   = new_mem;
 696 }
 697
 698 static void set_address(ir_node *node, const ia32_address_t *addr)
 699 {
 700         set_ia32_am_scale(node, addr->scale);
 701         set_ia32_am_sc(node, addr->symconst_ent);
 702         set_ia32_am_offs_int(node, addr->offset);
 703         if(addr->symconst_sign)
 704                 set_ia32_am_sc_sign(node);
 705         if(addr->use_frame)
 706                 set_ia32_use_frame(node);
 707         set_ia32_frame_ent(node, addr->frame_entity);
 708 }
 709
 710 /**
 711  * Apply attributes of a given address mode to a node.
 712  */
 713 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 714 {
 715         set_address(node, &am->addr);
 716
 717         set_ia32_op_type(node, am->op_type);
 718         set_ia32_ls_mode(node, am->ls_mode);
 719         if (am->pinned == op_pin_state_pinned) {
 720                 set_irn_pinned(node, am->pinned);
 721         }
 722         if (am->commutative)
 723                 set_ia32_commutative(node);
 724 }
 725
 726 /**
 727  * Check, if a given node is a Down-Conv, ie. a integer Conv
 728  * from a mode with a mode with more bits to a mode with lesser bits.
 729  * Moreover, we return only true if the node has not more than 1 user.
 730  *
 731  * @param node   the node
 732  * @return non-zero if node is a Down-Conv
 733  */
 734 static int is_downconv(const ir_node *node)
 735 {
 736         ir_mode *src_mode;
 737         ir_mode *dest_mode;
 738
 739         if(!is_Conv(node))
 740                 return 0;
 741
 742         /* we only want to skip the conv when we're the only user
 743          * (not optimal but for now...)
 744          */
 745         if(get_irn_n_edges(node) > 1)
 746                 return 0;
 747
 748         src_mode  = get_irn_mode(get_Conv_op(node));
 749         dest_mode = get_irn_mode(node);
 750         return mode_needs_gp_reg(src_mode)
 751                 && mode_needs_gp_reg(dest_mode)
 752                 && get_mode_size_bits(dest_mode) < get_mode_size_bits(src_mode);
 753 }
 754
 755 /* Skip all Down-Conv's on a given node and return the resulting node. */
 756 ir_node *ia32_skip_downconv(ir_node *node) {
 757         while (is_downconv(node))
 758                 node = get_Conv_op(node);
 759
 760         return node;
 761 }
 762
 763 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 764 {
 765         ir_mode  *mode = get_irn_mode(node);
 766         ir_node  *block;
 767         ir_mode  *tgt_mode;
 768         dbg_info *dbgi;
 769
 770         if(mode_is_signed(mode)) {
 771                 tgt_mode = mode_Is;
 772         } else {
 773                 tgt_mode = mode_Iu;
 774         }
 775         block = get_nodes_block(node);
 776         dbgi  = get_irn_dbg_info(node);
 777
 778         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 779 }
 780
 781 /**
 782  * matches operands of a node into ia32 addressing/operand modes. This covers
 783  * usage of source address mode, immediates, operations with non 32-bit modes,
 784  * ...
 785  * The resulting data is filled into the @p am struct. block is the block
 786  * of the node whose arguments are matched. op1, op2 are the first and second
 787  * input that are matched (op1 may be NULL). other_op is another unrelated
 788  * input that is not matched! but which is needed sometimes to check if AM
 789  * for op1/op2 is legal.
 790  * @p flags describes the supported modes of the operation in detail.
 791  */
 792 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 793                             ir_node *op1, ir_node *op2, ir_node *other_op,
 794                             match_flags_t flags)
 795 {
 796         ia32_address_t *addr      = &am->addr;
 797         ir_mode        *mode      = get_irn_mode(op2);
 798         int             mode_bits = get_mode_size_bits(mode);
 799         ir_node        *noreg_gp, *new_op1, *new_op2;
 800         int             use_am;
 801         unsigned        commutative;
 802         int             use_am_and_immediates;
 803         int             use_immediate;
 804
 805         memset(am, 0, sizeof(am[0]));
 806
 807         commutative           = (flags & match_commutative) != 0;
 808         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 809         use_am                = (flags & match_am) != 0;
 810         use_immediate         = (flags & match_immediate) != 0;
 811         assert(!use_am_and_immediates || use_immediate);
 812
 813         assert(op2 != NULL);
 814         assert(!commutative || op1 != NULL);
 815         assert(use_am || !(flags & match_8bit_am));
 816         assert(use_am || !(flags & match_16bit_am));
 817
 818         if (mode_bits == 8) {
 819                 if (!(flags & match_8bit_am))
 820                         use_am = 0;
 821                 /* we don't automatically add upconvs yet */
 822                 assert((flags & match_mode_neutral) || (flags & match_8bit));
 823         } else if (mode_bits == 16) {
 824                 if (!(flags & match_16bit_am))
 825                         use_am = 0;
 826                 /* we don't automatically add upconvs yet */
 827                 assert((flags & match_mode_neutral) || (flags & match_16bit));
 828         }
 829
 830         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 831          * can be random for these operations */
 832         if (flags & match_mode_neutral) {
 833                 op2 = ia32_skip_downconv(op2);
 834                 if (op1 != NULL) {
 835                         op1 = ia32_skip_downconv(op1);
 836                 }
 837         }
 838
 839         /* match immediates. firm nodes are normalized: constants are always on the
 840          * op2 input */
 841         new_op2 = NULL;
 842         if (!(flags & match_try_am) && use_immediate) {
 843                 new_op2 = try_create_Immediate(op2, 0);
 844         }
 845
 846         noreg_gp = ia32_new_NoReg_gp(env_cg);
 847         if (new_op2 == NULL &&
 848             use_am && ia32_use_source_address_mode(block, op2, op1, other_op, flags)) {
 849                 build_address(am, op2);
 850                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 851                 if (mode_is_float(mode)) {
 852                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 853                 } else {
 854                         new_op2 = noreg_gp;
 855                 }
 856                 am->op_type = ia32_AddrModeS;
 857         } else if (commutative && (new_op2 == NULL || use_am_and_immediates) &&
 858                        use_am &&
 859                        ia32_use_source_address_mode(block, op1, op2, other_op, flags)) {
 860                 ir_node *noreg;
 861                 build_address(am, op1);
 862
 863                 if (mode_is_float(mode)) {
 864                         noreg = ia32_new_NoReg_vfp(env_cg);
 865                 } else {
 866                         noreg = noreg_gp;
 867                 }
 868
 869                 if (new_op2 != NULL) {
 870                         new_op1 = noreg;
 871                 } else {
 872                         new_op1 = be_transform_node(op2);
 873                         new_op2 = noreg;
 874                         am->ins_permuted = 1;
 875                 }
 876                 am->op_type = ia32_AddrModeS;
 877         } else {
 878                 if (flags & match_try_am) {
 879                         am->new_op1 = NULL;
 880                         am->new_op2 = NULL;
 881                         am->op_type = ia32_Normal;
 882                         return;
 883                 }
 884
 885                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 886                 if (new_op2 == NULL)
 887                         new_op2 = be_transform_node(op2);
 888                 am->op_type = ia32_Normal;
 889                 am->ls_mode = get_irn_mode(op2);
 890                 if (flags & match_mode_neutral)
 891                         am->ls_mode = mode_Iu;
 892         }
 893         if (addr->base == NULL)
 894                 addr->base = noreg_gp;
 895         if (addr->index == NULL)
 896                 addr->index = noreg_gp;
 897         if (addr->mem == NULL)
 898                 addr->mem = new_NoMem();
 899
 900         am->new_op1     = new_op1;
 901         am->new_op2     = new_op2;
 902         am->commutative = commutative;
 903 }
 904
 905 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 906 {
 907         ir_mode  *mode;
 908         ir_node  *load;
 909
 910         if (am->mem_proj == NULL)
 911                 return node;
 912
 913         /* we have to create a mode_T so the old MemProj can attach to us */
 914         mode = get_irn_mode(node);
 915         load = get_Proj_pred(am->mem_proj);
 916
 917         mark_irn_visited(load);
 918         be_set_transformed_node(load, node);
 919
 920         if (mode != mode_T) {
 921                 set_irn_mode(node, mode_T);
 922                 return new_rd_Proj(NULL, current_ir_graph, get_nodes_block(node), node, mode, pn_ia32_res);
 923         } else {
 924                 return node;
 925         }
 926 }
 927
 928 /**
 929  * Construct a standard binary operation, set AM and immediate if required.
 930  *
 931  * @param node  The original node for which the binop is created
 932  * @param op1   The first operand
 933  * @param op2   The second operand
 934  * @param func  The node constructor function
 935  * @return The constructed ia32 node.
 936  */
 937 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 938                           construct_binop_func *func, match_flags_t flags)
 939 {
 940         dbg_info            *dbgi;
 941         ir_node             *block, *new_block, *new_node;
 942         ia32_address_mode_t  am;
 943         ia32_address_t      *addr = &am.addr;
 944
 945         block = get_nodes_block(node);
 946         match_arguments(&am, block, op1, op2, NULL, flags);
 947
 948         dbgi      = get_irn_dbg_info(node);
 949         new_block = be_transform_node(block);
 950         new_node  = func(dbgi, current_ir_graph, new_block,
 951                          addr->base, addr->index, addr->mem,
 952                          am.new_op1, am.new_op2);
 953         set_am_attributes(new_node, &am);
 954         /* we can't use source address mode anymore when using immediates */
 955         if (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 956                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 957         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 958
 959         new_node = fix_mem_proj(new_node, &am);
 960
 961         return new_node;
 962 }
 963
 964 enum {
 965         n_ia32_l_binop_left,
 966         n_ia32_l_binop_right,
 967         n_ia32_l_binop_eflags
 968 };
 969 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,       n_Adc_left)
 970 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,      n_Adc_right)
 971 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags,     n_Adc_eflags)
 972 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_minuend,    n_Sbb_minuend)
 973 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_subtrahend, n_Sbb_subtrahend)
 974 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags,     n_Sbb_eflags)
 975
 976 /**
 977  * Construct a binary operation which also consumes the eflags.
 978  *
 979  * @param node  The node to transform
 980  * @param func  The node constructor function
 981  * @param flags The match flags
 982  * @return      The constructor ia32 node
 983  */
 984 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 985                                 match_flags_t flags)
 986 {
 987         ir_node             *src_block  = get_nodes_block(node);
 988         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 989         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 990         dbg_info            *dbgi;
 991         ir_node             *block, *new_node, *eflags, *new_eflags;
 992         ia32_address_mode_t  am;
 993         ia32_address_t      *addr       = &am.addr;
 994
 995         match_arguments(&am, src_block, op1, op2, NULL, flags);
 996
 997         dbgi       = get_irn_dbg_info(node);
 998         block      = be_transform_node(src_block);
 999         eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
1000         new_eflags = be_transform_node(eflags);
1001         new_node   = func(dbgi, current_ir_graph, block, addr->base, addr->index,
1002                         addr->mem, am.new_op1, am.new_op2, new_eflags);
1003         set_am_attributes(new_node, &am);
1004         /* we can't use source address mode anymore when using immediates */
1005         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1006                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1007         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1008
1009         new_node = fix_mem_proj(new_node, &am);
1010
1011         return new_node;
1012 }
1013
1014 static ir_node *get_fpcw(void)
1015 {
1016         ir_node *fpcw;
1017         if (initial_fpcw != NULL)
1018                 return initial_fpcw;
1019
1020         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
1021                                              &ia32_fp_cw_regs[REG_FPCW]);
1022         initial_fpcw = be_transform_node(fpcw);
1023
1024         return initial_fpcw;
1025 }
1026
1027 /**
1028  * Construct a standard binary operation, set AM and immediate if required.
1029  *
1030  * @param op1   The first operand
1031  * @param op2   The second operand
1032  * @param func  The node constructor function
1033  * @return The constructed ia32 node.
1034  */
1035 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
1036                                     construct_binop_float_func *func,
1037                                     match_flags_t flags)
1038 {
1039         ir_mode             *mode  = get_irn_mode(node);
1040         dbg_info            *dbgi;
1041         ir_node             *block, *new_block, *new_node;
1042         ia32_address_mode_t  am;
1043         ia32_address_t      *addr = &am.addr;
1044
1045         /* cannot use address mode with long double on x87 */
1046         if (get_mode_size_bits(mode) > 64)
1047                 flags &= ~match_am;
1048
1049         block = get_nodes_block(node);
1050         match_arguments(&am, block, op1, op2, NULL, flags);
1051
1052         dbgi      = get_irn_dbg_info(node);
1053         new_block = be_transform_node(block);
1054         new_node  = func(dbgi, current_ir_graph, new_block,
1055                          addr->base, addr->index, addr->mem,
1056                          am.new_op1, am.new_op2, get_fpcw());
1057         set_am_attributes(new_node, &am);
1058
1059         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1060
1061         new_node = fix_mem_proj(new_node, &am);
1062
1063         return new_node;
1064 }
1065
1066 /**
1067  * Construct a shift/rotate binary operation, sets AM and immediate if required.
1068  *
1069  * @param op1   The first operand
1070  * @param op2   The second operand
1071  * @param func  The node constructor function
1072  * @return The constructed ia32 node.
1073  */
1074 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
1075                                 construct_shift_func *func,
1076                                 match_flags_t flags)
1077 {
1078         dbg_info *dbgi;
1079         ir_node  *block, *new_block, *new_op1, *new_op2, *new_node;
1080
1081         assert(! mode_is_float(get_irn_mode(node)));
1082         assert(flags & match_immediate);
1083         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
1084
1085         if (flags & match_mode_neutral) {
1086                 op1     = ia32_skip_downconv(op1);
1087                 new_op1 = be_transform_node(op1);
1088         } else if (get_mode_size_bits(get_irn_mode(node)) != 32) {
1089                 new_op1 = create_upconv(op1, node);
1090         } else {
1091                 new_op1 = be_transform_node(op1);
1092         }
1093
1094         /* the shift amount can be any mode that is bigger than 5 bits, since all
1095          * other bits are ignored anyway */
1096         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
1097                 op2 = get_Conv_op(op2);
1098                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
1099         }
1100         new_op2 = create_immediate_or_transform(op2, 0);
1101
1102         dbgi      = get_irn_dbg_info(node);
1103         block     = get_nodes_block(node);
1104         new_block = be_transform_node(block);
1105         new_node  = func(dbgi, current_ir_graph, new_block, new_op1, new_op2);
1106         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1107
1108         /* lowered shift instruction may have a dependency operand, handle it here */
1109         if (get_irn_arity(node) == 3) {
1110                 /* we have a dependency */
1111                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
1112                 add_irn_dep(new_node, new_dep);
1113         }
1114
1115         return new_node;
1116 }
1117
1118
1119 /**
1120  * Construct a standard unary operation, set AM and immediate if required.
1121  *
1122  * @param op    The operand
1123  * @param func  The node constructor function
1124  * @return The constructed ia32 node.
1125  */
1126 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
1127                          match_flags_t flags)
1128 {
1129         dbg_info *dbgi;
1130         ir_node  *block, *new_block, *new_op, *new_node;
1131
1132         assert(flags == 0 || flags == match_mode_neutral);
1133         if (flags & match_mode_neutral) {
1134                 op = ia32_skip_downconv(op);
1135         }
1136
1137         new_op    = be_transform_node(op);
1138         dbgi      = get_irn_dbg_info(node);
1139         block     = get_nodes_block(node);
1140         new_block = be_transform_node(block);
1141         new_node  = func(dbgi, current_ir_graph, new_block, new_op);
1142
1143         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1144
1145         return new_node;
1146 }
1147
1148 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1149                                         ia32_address_t *addr)
1150 {
1151         ir_node *base, *index, *res;
1152
1153         base = addr->base;
1154         if (base == NULL) {
1155                 base = ia32_new_NoReg_gp(env_cg);
1156         } else {
1157                 base = be_transform_node(base);
1158         }
1159
1160         index = addr->index;
1161         if (index == NULL) {
1162                 index = ia32_new_NoReg_gp(env_cg);
1163         } else {
1164                 index = be_transform_node(index);
1165         }
1166
1167         res = new_rd_ia32_Lea(dbgi, current_ir_graph, block, base, index);
1168         set_address(res, addr);
1169
1170         return res;
1171 }
1172
1173 /**
1174  * Returns non-zero if a given address mode has a symbolic or
1175  * numerical offset != 0.
1176  */
1177 static int am_has_immediates(const ia32_address_t *addr)
1178 {
1179         return addr->offset != 0 || addr->symconst_ent != NULL
1180                 || addr->frame_entity || addr->use_frame;
1181 }
1182
1183 /**
1184  * Creates an ia32 Add.
1185  *
1186  * @return the created ia32 Add node
1187  */
1188 static ir_node *gen_Add(ir_node *node) {
1189         ir_mode  *mode = get_irn_mode(node);
1190         ir_node  *op1  = get_Add_left(node);
1191         ir_node  *op2  = get_Add_right(node);
1192         dbg_info *dbgi;
1193         ir_node  *block, *new_block, *new_node, *add_immediate_op;
1194         ia32_address_t       addr;
1195         ia32_address_mode_t  am;
1196
1197         if (mode_is_float(mode)) {
1198                 if (ia32_cg_config.use_sse2)
1199                         return gen_binop(node, op1, op2, new_rd_ia32_xAdd,
1200                                          match_commutative | match_am);
1201                 else
1202                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd,
1203                                                    match_commutative | match_am);
1204         }
1205
1206         ia32_mark_non_am(node);
1207
1208         op2 = ia32_skip_downconv(op2);
1209         op1 = ia32_skip_downconv(op1);
1210
1211         /**
1212          * Rules for an Add:
1213          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1214          *   1. Add with immediate -> Lea
1215          *   2. Add with possible source address mode -> Add
1216          *   3. Otherwise -> Lea
1217          */
1218         memset(&addr, 0, sizeof(addr));
1219         ia32_create_address_mode(&addr, node, /*force=*/1);
1220         add_immediate_op = NULL;
1221
1222         dbgi      = get_irn_dbg_info(node);
1223         block     = get_nodes_block(node);
1224         new_block = be_transform_node(block);
1225
1226         /* a constant? */
1227         if(addr.base == NULL && addr.index == NULL) {
1228                 ir_graph *irg = current_ir_graph;
1229                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1230                                              addr.symconst_sign, addr.offset);
1231                 add_irn_dep(new_node, get_irg_frame(irg));
1232                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1233                 return new_node;
1234         }
1235         /* add with immediate? */
1236         if(addr.index == NULL) {
1237                 add_immediate_op = addr.base;
1238         } else if(addr.base == NULL && addr.scale == 0) {
1239                 add_immediate_op = addr.index;
1240         }
1241
1242         if(add_immediate_op != NULL) {
1243                 if(!am_has_immediates(&addr)) {
1244 #ifdef DEBUG_libfirm
1245                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1246                                            node);
1247 #endif
1248                         return be_transform_node(add_immediate_op);
1249                 }
1250
1251                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1252                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1253                 return new_node;
1254         }
1255
1256         /* test if we can use source address mode */
1257         match_arguments(&am, block, op1, op2, NULL, match_commutative
1258                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1259
1260         /* construct an Add with source address mode */
1261         if (am.op_type == ia32_AddrModeS) {
1262                 ir_graph *irg = current_ir_graph;
1263                 ia32_address_t *am_addr = &am.addr;
1264                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1265                                          am_addr->index, am_addr->mem, am.new_op1,
1266                                          am.new_op2);
1267                 set_am_attributes(new_node, &am);
1268                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1269
1270                 new_node = fix_mem_proj(new_node, &am);
1271
1272                 return new_node;
1273         }
1274
1275         /* otherwise construct a lea */
1276         new_node = create_lea_from_address(dbgi, new_block, &addr);
1277         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1278         return new_node;
1279 }
1280
1281 /**
1282  * Creates an ia32 Mul.
1283  *
1284  * @return the created ia32 Mul node
1285  */
1286 static ir_node *gen_Mul(ir_node *node) {
1287         ir_node *op1  = get_Mul_left(node);
1288         ir_node *op2  = get_Mul_right(node);
1289         ir_mode *mode = get_irn_mode(node);
1290
1291         if (mode_is_float(mode)) {
1292                 if (ia32_cg_config.use_sse2)
1293                         return gen_binop(node, op1, op2, new_rd_ia32_xMul,
1294                                          match_commutative | match_am);
1295                 else
1296                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul,
1297                                                    match_commutative | match_am);
1298         }
1299         return gen_binop(node, op1, op2, new_rd_ia32_IMul,
1300                          match_commutative | match_am | match_mode_neutral |
1301                          match_immediate | match_am_and_immediates);
1302 }
1303
1304 /**
1305  * Creates an ia32 Mulh.
1306  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1307  * this result while Mul returns the lower 32 bit.
1308  *
1309  * @return the created ia32 Mulh node
1310  */
1311 static ir_node *gen_Mulh(ir_node *node)
1312 {
1313         ir_node  *block     = get_nodes_block(node);
1314         ir_node  *new_block = be_transform_node(block);
1315         ir_graph *irg       = current_ir_graph;
1316         dbg_info *dbgi      = get_irn_dbg_info(node);
1317         ir_mode  *mode      = get_irn_mode(node);
1318         ir_node  *op1       = get_Mulh_left(node);
1319         ir_node  *op2       = get_Mulh_right(node);
1320         ir_node  *proj_res_high;
1321         ir_node  *new_node;
1322         ia32_address_mode_t  am;
1323         ia32_address_t      *addr = &am.addr;
1324
1325         assert(!mode_is_float(mode) && "Mulh with float not supported");
1326         assert(get_mode_size_bits(mode) == 32);
1327
1328         match_arguments(&am, block, op1, op2, NULL, match_commutative | match_am);
1329
1330         if (mode_is_signed(mode)) {
1331                 new_node = new_rd_ia32_IMul1OP(dbgi, irg, new_block, addr->base,
1332                                                addr->index, addr->mem, am.new_op1,
1333                                                am.new_op2);
1334         } else {
1335                 new_node = new_rd_ia32_Mul(dbgi, irg, new_block, addr->base,
1336                                            addr->index, addr->mem, am.new_op1,
1337                                            am.new_op2);
1338         }
1339
1340         set_am_attributes(new_node, &am);
1341         /* we can't use source address mode anymore when using immediates */
1342         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1343                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1344         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1345
1346         assert(get_irn_mode(new_node) == mode_T);
1347
1348         fix_mem_proj(new_node, &am);
1349
1350         assert(pn_ia32_IMul1OP_res_high == pn_ia32_Mul_res_high);
1351         proj_res_high = new_rd_Proj(dbgi, irg, block, new_node,
1352                                mode_Iu, pn_ia32_IMul1OP_res_high);
1353
1354         return proj_res_high;
1355 }
1356
1357
1358
1359 /**
1360  * Creates an ia32 And.
1361  *
1362  * @return The created ia32 And node
1363  */
1364 static ir_node *gen_And(ir_node *node) {
1365         ir_node *op1 = get_And_left(node);
1366         ir_node *op2 = get_And_right(node);
1367         assert(! mode_is_float(get_irn_mode(node)));
1368
1369         /* is it a zero extension? */
1370         if (is_Const(op2)) {
1371                 tarval   *tv    = get_Const_tarval(op2);
1372                 long      v     = get_tarval_long(tv);
1373
1374                 if (v == 0xFF || v == 0xFFFF) {
1375                         dbg_info *dbgi   = get_irn_dbg_info(node);
1376                         ir_node  *block  = get_nodes_block(node);
1377                         ir_mode  *src_mode;
1378                         ir_node  *res;
1379
1380                         if(v == 0xFF) {
1381                                 src_mode = mode_Bu;
1382                         } else {
1383                                 assert(v == 0xFFFF);
1384                                 src_mode = mode_Hu;
1385                         }
1386                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1387
1388                         return res;
1389                 }
1390         }
1391         return gen_binop(node, op1, op2, new_rd_ia32_And,
1392                          match_commutative | match_mode_neutral | match_am
1393                                          | match_immediate);
1394 }
1395
1396
1397
1398 /**
1399  * Creates an ia32 Or.
1400  *
1401  * @return The created ia32 Or node
1402  */
1403 static ir_node *gen_Or(ir_node *node) {
1404         ir_node *op1 = get_Or_left(node);
1405         ir_node *op2 = get_Or_right(node);
1406
1407         assert (! mode_is_float(get_irn_mode(node)));
1408         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative
1409                         | match_mode_neutral | match_am | match_immediate);
1410 }
1411
1412
1413
1414 /**
1415  * Creates an ia32 Eor.
1416  *
1417  * @return The created ia32 Eor node
1418  */
1419 static ir_node *gen_Eor(ir_node *node) {
1420         ir_node *op1 = get_Eor_left(node);
1421         ir_node *op2 = get_Eor_right(node);
1422
1423         assert(! mode_is_float(get_irn_mode(node)));
1424         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative
1425                         | match_mode_neutral | match_am | match_immediate);
1426 }
1427
1428
1429 /**
1430  * Creates an ia32 Sub.
1431  *
1432  * @return The created ia32 Sub node
1433  */
1434 static ir_node *gen_Sub(ir_node *node) {
1435         ir_node  *op1  = get_Sub_left(node);
1436         ir_node  *op2  = get_Sub_right(node);
1437         ir_mode  *mode = get_irn_mode(node);
1438
1439         if (mode_is_float(mode)) {
1440                 if (ia32_cg_config.use_sse2)
1441                         return gen_binop(node, op1, op2, new_rd_ia32_xSub, match_am);
1442                 else
1443                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub,
1444                                                    match_am);
1445         }
1446
1447         if (is_Const(op2)) {
1448                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1449                            node);
1450         }
1451
1452         return gen_binop(node, op1, op2, new_rd_ia32_Sub, match_mode_neutral
1453                         | match_am | match_immediate);
1454 }
1455
1456 /**
1457  * Generates an ia32 DivMod with additional infrastructure for the
1458  * register allocator if needed.
1459  */
1460 static ir_node *create_Div(ir_node *node)
1461 {
1462         ir_graph *irg       = current_ir_graph;
1463         dbg_info *dbgi      = get_irn_dbg_info(node);
1464         ir_node  *block     = get_nodes_block(node);
1465         ir_node  *new_block = be_transform_node(block);
1466         ir_node  *mem;
1467         ir_node  *new_mem;
1468         ir_node  *op1;
1469         ir_node  *op2;
1470         ir_node  *new_node;
1471         ir_mode  *mode;
1472         ir_node  *sign_extension;
1473         ia32_address_mode_t  am;
1474         ia32_address_t      *addr = &am.addr;
1475
1476         /* the upper bits have random contents for smaller modes */
1477         switch (get_irn_opcode(node)) {
1478         case iro_Div:
1479                 op1     = get_Div_left(node);
1480                 op2     = get_Div_right(node);
1481                 mem     = get_Div_mem(node);
1482                 mode    = get_Div_resmode(node);
1483                 break;
1484         case iro_Mod:
1485                 op1     = get_Mod_left(node);
1486                 op2     = get_Mod_right(node);
1487                 mem     = get_Mod_mem(node);
1488                 mode    = get_Mod_resmode(node);
1489                 break;
1490         case iro_DivMod:
1491                 op1     = get_DivMod_left(node);
1492                 op2     = get_DivMod_right(node);
1493                 mem     = get_DivMod_mem(node);
1494                 mode    = get_DivMod_resmode(node);
1495                 break;
1496         default:
1497                 panic("invalid divmod node %+F", node);
1498         }
1499
1500         match_arguments(&am, block, op1, op2, NULL, match_am);
1501
1502         /* Beware: We don't need a Sync, if the memory predecessor of the Div node
1503            is the memory of the consumed address. We can have only the second op as address
1504            in Div nodes, so check only op2. */
1505         if(!is_NoMem(mem) && skip_Proj(mem) != skip_Proj(op2)) {
1506                 new_mem = be_transform_node(mem);
1507                 if(!is_NoMem(addr->mem)) {
1508                         ir_node *in[2];
1509                         in[0] = new_mem;
1510                         in[1] = addr->mem;
1511                         new_mem = new_rd_Sync(dbgi, irg, new_block, 2, in);
1512                 }
1513         } else {
1514                 new_mem = addr->mem;
1515         }
1516
1517         if (mode_is_signed(mode)) {
1518                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1519                 add_irn_dep(produceval, get_irg_frame(irg));
1520                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block, am.new_op1,
1521                                                   produceval);
1522
1523                 new_node = new_rd_ia32_IDiv(dbgi, irg, new_block, addr->base,
1524                                             addr->index, new_mem, am.new_op2,
1525                                             am.new_op1, sign_extension);
1526         } else {
1527                 sign_extension = new_rd_ia32_Const(dbgi, irg, new_block, NULL, 0, 0);
1528                 add_irn_dep(sign_extension, get_irg_frame(irg));
1529
1530                 new_node = new_rd_ia32_Div(dbgi, irg, new_block, addr->base,
1531                                            addr->index, new_mem, am.new_op2,
1532                                            am.new_op1, sign_extension);
1533         }
1534
1535         set_irn_pinned(new_node, get_irn_pinned(node));
1536
1537         set_am_attributes(new_node, &am);
1538         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1539
1540         new_node = fix_mem_proj(new_node, &am);
1541
1542         return new_node;
1543 }
1544
1545
1546 static ir_node *gen_Mod(ir_node *node) {
1547         return create_Div(node);
1548 }
1549
1550 static ir_node *gen_Div(ir_node *node) {
1551         return create_Div(node);
1552 }
1553
1554 static ir_node *gen_DivMod(ir_node *node) {
1555         return create_Div(node);
1556 }
1557
1558
1559
1560 /**
1561  * Creates an ia32 floating Div.
1562  *
1563  * @return The created ia32 xDiv node
1564  */
1565 static ir_node *gen_Quot(ir_node *node)
1566 {
1567         ir_node *op1 = get_Quot_left(node);
1568         ir_node *op2 = get_Quot_right(node);
1569
1570         if (ia32_cg_config.use_sse2) {
1571                 return gen_binop(node, op1, op2, new_rd_ia32_xDiv, match_am);
1572         } else {
1573                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, match_am);
1574         }
1575 }
1576
1577
1578 /**
1579  * Creates an ia32 Shl.
1580  *
1581  * @return The created ia32 Shl node
1582  */
1583 static ir_node *gen_Shl(ir_node *node) {
1584         ir_node *left  = get_Shl_left(node);
1585         ir_node *right = get_Shl_right(node);
1586
1587         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
1588                                match_mode_neutral | match_immediate);
1589 }
1590
1591 /**
1592  * Creates an ia32 Shr.
1593  *
1594  * @return The created ia32 Shr node
1595  */
1596 static ir_node *gen_Shr(ir_node *node) {
1597         ir_node *left  = get_Shr_left(node);
1598         ir_node *right = get_Shr_right(node);
1599
1600         return gen_shift_binop(node, left, right, new_rd_ia32_Shr, match_immediate);
1601 }
1602
1603
1604
1605 /**
1606  * Creates an ia32 Sar.
1607  *
1608  * @return The created ia32 Shrs node
1609  */
1610 static ir_node *gen_Shrs(ir_node *node) {
1611         ir_node *left  = get_Shrs_left(node);
1612         ir_node *right = get_Shrs_right(node);
1613         ir_mode *mode  = get_irn_mode(node);
1614
1615         if(is_Const(right) && mode == mode_Is) {
1616                 tarval *tv = get_Const_tarval(right);
1617                 long val = get_tarval_long(tv);
1618                 if(val == 31) {
1619                         /* this is a sign extension */
1620                         ir_graph *irg    = current_ir_graph;
1621                         dbg_info *dbgi   = get_irn_dbg_info(node);
1622                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1623                         ir_node  *op     = left;
1624                         ir_node  *new_op = be_transform_node(op);
1625                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1626                         add_irn_dep(pval, get_irg_frame(irg));
1627
1628                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1629                 }
1630         }
1631
1632         /* 8 or 16 bit sign extension? */
1633         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1634                 ir_node *shl_left  = get_Shl_left(left);
1635                 ir_node *shl_right = get_Shl_right(left);
1636                 if(is_Const(shl_right)) {
1637                         tarval *tv1 = get_Const_tarval(right);
1638                         tarval *tv2 = get_Const_tarval(shl_right);
1639                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1640                                 long val = get_tarval_long(tv1);
1641                                 if(val == 16 || val == 24) {
1642                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1643                                         ir_node  *block  = get_nodes_block(node);
1644                                         ir_mode  *src_mode;
1645                                         ir_node  *res;
1646
1647                                         if(val == 24) {
1648                                                 src_mode = mode_Bs;
1649                                         } else {
1650                                                 assert(val == 16);
1651                                                 src_mode = mode_Hs;
1652                                         }
1653                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1654                                                               shl_left, node);
1655
1656                                         return res;
1657                                 }
1658                         }
1659                 }
1660         }
1661
1662         return gen_shift_binop(node, left, right, new_rd_ia32_Sar, match_immediate);
1663 }
1664
1665
1666
1667 /**
1668  * Creates an ia32 RotL.
1669  *
1670  * @param op1   The first operator
1671  * @param op2   The second operator
1672  * @return The created ia32 RotL node
1673  */
1674 static ir_node *gen_RotL(ir_node *node, ir_node *op1, ir_node *op2) {
1675         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol, match_immediate);
1676 }
1677
1678
1679
1680 /**
1681  * Creates an ia32 RotR.
1682  * NOTE: There is no RotR with immediate because this would always be a RotL
1683  *       "imm-mode_size_bits" which can be pre-calculated.
1684  *
1685  * @param op1   The first operator
1686  * @param op2   The second operator
1687  * @return The created ia32 RotR node
1688  */
1689 static ir_node *gen_RotR(ir_node *node, ir_node *op1, ir_node *op2) {
1690         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror, match_immediate);
1691 }
1692
1693
1694
1695 /**
1696  * Creates an ia32 RotR or RotL (depending on the found pattern).
1697  *
1698  * @return The created ia32 RotL or RotR node
1699  */
1700 static ir_node *gen_Rot(ir_node *node) {
1701         ir_node *rotate = NULL;
1702         ir_node *op1    = get_Rot_left(node);
1703         ir_node *op2    = get_Rot_right(node);
1704
1705         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1706                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1707                  that means we can create a RotR instead of an Add and a RotL */
1708
1709         if (get_irn_op(op2) == op_Add) {
1710                 ir_node *add = op2;
1711                 ir_node *left = get_Add_left(add);
1712                 ir_node *right = get_Add_right(add);
1713                 if (is_Const(right)) {
1714                         tarval  *tv   = get_Const_tarval(right);
1715                         ir_mode *mode = get_irn_mode(node);
1716                         long     bits = get_mode_size_bits(mode);
1717
1718                         if (get_irn_op(left) == op_Minus &&
1719                                         tarval_is_long(tv)       &&
1720                                         get_tarval_long(tv) == bits &&
1721                                         bits                == 32)
1722                         {
1723                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1724                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1725                         }
1726                 }
1727         }
1728
1729         if (rotate == NULL) {
1730                 rotate = gen_RotL(node, op1, op2);
1731         }
1732
1733         return rotate;
1734 }
1735
1736
1737
1738 /**
1739  * Transforms a Minus node.
1740  *
1741  * @return The created ia32 Minus node
1742  */
1743 static ir_node *gen_Minus(ir_node *node)
1744 {
1745         ir_node   *op    = get_Minus_op(node);
1746         ir_node   *block = be_transform_node(get_nodes_block(node));
1747         ir_graph  *irg   = current_ir_graph;
1748         dbg_info  *dbgi  = get_irn_dbg_info(node);
1749         ir_mode   *mode  = get_irn_mode(node);
1750         ir_entity *ent;
1751         ir_node   *new_node;
1752         int        size;
1753
1754         if (mode_is_float(mode)) {
1755                 ir_node *new_op = be_transform_node(op);
1756                 if (ia32_cg_config.use_sse2) {
1757                         /* TODO: non-optimal... if we have many xXors, then we should
1758                          * rather create a load for the const and use that instead of
1759                          * several AM nodes... */
1760                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1761                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1762                         ir_node *nomem     = new_rd_NoMem(irg);
1763
1764                         new_node = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp,
1765                                                     nomem, new_op, noreg_xmm);
1766
1767                         size = get_mode_size_bits(mode);
1768                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1769
1770                         set_ia32_am_sc(new_node, ent);
1771                         set_ia32_op_type(new_node, ia32_AddrModeS);
1772                         set_ia32_ls_mode(new_node, mode);
1773                 } else {
1774                         new_node = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1775                 }
1776         } else {
1777                 new_node = gen_unop(node, op, new_rd_ia32_Neg, match_mode_neutral);
1778         }
1779
1780         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1781
1782         return new_node;
1783 }
1784
1785 /**
1786  * Transforms a Not node.
1787  *
1788  * @return The created ia32 Not node
1789  */
1790 static ir_node *gen_Not(ir_node *node) {
1791         ir_node *op   = get_Not_op(node);
1792
1793         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1794         assert (! mode_is_float(get_irn_mode(node)));
1795
1796         return gen_unop(node, op, new_rd_ia32_Not, match_mode_neutral);
1797 }
1798
1799
1800
1801 /**
1802  * Transforms an Abs node.
1803  *
1804  * @return The created ia32 Abs node
1805  */
1806 static ir_node *gen_Abs(ir_node *node)
1807 {
1808         ir_node   *block     = get_nodes_block(node);
1809         ir_node   *new_block = be_transform_node(block);
1810         ir_node   *op        = get_Abs_op(node);
1811         ir_graph  *irg       = current_ir_graph;
1812         dbg_info  *dbgi      = get_irn_dbg_info(node);
1813         ir_mode   *mode      = get_irn_mode(node);
1814         ir_node   *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1815         ir_node   *nomem     = new_NoMem();
1816         ir_node   *new_op;
1817         ir_node   *new_node;
1818         int        size;
1819         ir_entity *ent;
1820
1821         if (mode_is_float(mode)) {
1822                 new_op = be_transform_node(op);
1823
1824                 if (ia32_cg_config.use_sse2) {
1825                         ir_node *noreg_fp = ia32_new_NoReg_xmm(env_cg);
1826                         new_node = new_rd_ia32_xAnd(dbgi,irg, new_block, noreg_gp, noreg_gp,
1827                                                     nomem, new_op, noreg_fp);
1828
1829                         size = get_mode_size_bits(mode);
1830                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1831
1832                         set_ia32_am_sc(new_node, ent);
1833
1834                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1835
1836                         set_ia32_op_type(new_node, ia32_AddrModeS);
1837                         set_ia32_ls_mode(new_node, mode);
1838                 } else {
1839                         new_node = new_rd_ia32_vfabs(dbgi, irg, new_block, new_op);
1840                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1841                 }
1842         } else {
1843                 ir_node *xor, *pval, *sign_extension;
1844
1845                 if (get_mode_size_bits(mode) == 32) {
1846                         new_op = be_transform_node(op);
1847                 } else {
1848                         new_op = create_I2I_Conv(mode, mode_Is, dbgi, block, op, node);
1849                 }
1850
1851                 pval           = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1852                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block,
1853                                                            new_op, pval);
1854
1855                 add_irn_dep(pval, get_irg_frame(irg));
1856                 SET_IA32_ORIG_NODE(sign_extension,ia32_get_old_node_name(env_cg, node));
1857
1858                 xor = new_rd_ia32_Xor(dbgi, irg, new_block, noreg_gp, noreg_gp,
1859                                       nomem, new_op, sign_extension);
1860                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1861
1862                 new_node = new_rd_ia32_Sub(dbgi, irg, new_block, noreg_gp, noreg_gp,
1863                                            nomem, xor, sign_extension);
1864                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1865         }
1866
1867         return new_node;
1868 }
1869
1870 /**
1871  * Create a bt instruction for x & (1 << n) and place it into the block of cmp.
1872  */
1873 static ir_node *gen_bt(ir_node *cmp, ir_node *x, ir_node *n) {
1874         dbg_info *dbgi      = get_irn_dbg_info(cmp);
1875         ir_node  *block     = get_nodes_block(cmp);
1876         ir_node  *new_block = be_transform_node(block);
1877         ir_node  *op1       = be_transform_node(x);
1878         ir_node  *op2       = be_transform_node(n);
1879
1880         return new_rd_ia32_Bt(dbgi, current_ir_graph, new_block, op1, op2);
1881 }
1882
1883 /**
1884  * Transform a node returning a "flag" result.
1885  *
1886  * @param node     the node to transform
1887  * @param pnc_out  the compare mode to use
1888  */
1889 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1890 {
1891         ir_node  *flags;
1892         ir_node  *new_op;
1893         ir_node  *noreg;
1894         ir_node  *nomem;
1895         ir_node  *new_block;
1896         dbg_info *dbgi;
1897
1898         /* we have a Cmp as input */
1899         if (is_Proj(node)) {
1900                 ir_node *pred = get_Proj_pred(node);
1901                 if (is_Cmp(pred)) {
1902                         pn_Cmp pnc = get_Proj_proj(node);
1903                         if (ia32_cg_config.use_bt && (pnc == pn_Cmp_Lg || pnc == pn_Cmp_Eq)) {
1904                                 ir_node *l = get_Cmp_left(pred);
1905                                 ir_node *r = get_Cmp_right(pred);
1906                                 if (is_And(l)) {
1907                                         ir_node *la = get_And_left(l);
1908                                         ir_node *ra = get_And_right(l);
1909                                         if (is_Shl(la)) {
1910                                                 ir_node *c = get_Shl_left(la);
1911                                                 if (is_Const_1(c) && (is_Const_0(r) || r == la)) {
1912                                                         /* (1 << n) & ra) */
1913                                                         ir_node *n = get_Shl_right(la);
1914                                                         flags    = gen_bt(pred, ra, n);
1915                                                         /* we must generate a Jc/Jnc jump */
1916                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1917                                                         if (r == la)
1918                                                                 pnc ^= pn_Cmp_Leg;
1919                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1920                                                         return flags;
1921                                                 }
1922                                         }
1923                                         if (is_Shl(ra)) {
1924                                                 ir_node *c = get_Shl_left(ra);
1925                                                 if (is_Const_1(c) && (is_Const_0(r) || r == ra)) {
1926                                                         /* la & (1 << n)) */
1927                                                         ir_node *n = get_Shl_right(ra);
1928                                                         flags    = gen_bt(pred, la, n);
1929                                                         /* we must generate a Jc/Jnc jump */
1930                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1931                                                         if (r == ra)
1932                                                                 pnc ^= pn_Cmp_Leg;
1933                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1934                                                         return flags;
1935                                                 }
1936                                         }
1937                                 }
1938                         }
1939                         flags    = be_transform_node(pred);
1940                         *pnc_out = pnc;
1941                         return flags;
1942                 }
1943         }
1944
1945         /* a mode_b value, we have to compare it against 0 */
1946         dbgi      = get_irn_dbg_info(node);
1947         new_block = be_transform_node(get_nodes_block(node));
1948         new_op    = be_transform_node(node);
1949         noreg     = ia32_new_NoReg_gp(env_cg);
1950         nomem     = new_NoMem();
1951         flags     = new_rd_ia32_Test(dbgi, current_ir_graph, new_block, noreg, noreg, nomem,
1952                                      new_op, new_op, /*is_permuted=*/0, /*cmp_unsigned=*/0);
1953         *pnc_out  = pn_Cmp_Lg;
1954         return flags;
1955 }
1956
1957 /**
1958  * Transforms a Load.
1959  *
1960  * @return the created ia32 Load node
1961  */
1962 static ir_node *gen_Load(ir_node *node) {
1963         ir_node  *old_block = get_nodes_block(node);
1964         ir_node  *block   = be_transform_node(old_block);
1965         ir_node  *ptr     = get_Load_ptr(node);
1966         ir_node  *mem     = get_Load_mem(node);
1967         ir_node  *new_mem = be_transform_node(mem);
1968         ir_node  *base;
1969         ir_node  *index;
1970         ir_graph *irg     = current_ir_graph;
1971         dbg_info *dbgi    = get_irn_dbg_info(node);
1972         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1973         ir_mode  *mode    = get_Load_mode(node);
1974         ir_mode  *res_mode;
1975         ir_node  *new_node;
1976         ia32_address_t addr;
1977
1978         /* construct load address */
1979         memset(&addr, 0, sizeof(addr));
1980         ia32_create_address_mode(&addr, ptr, /*force=*/0);
1981         base  = addr.base;
1982         index = addr.index;
1983
1984         if(base == NULL) {
1985                 base = noreg;
1986         } else {
1987                 base = be_transform_node(base);
1988         }
1989
1990         if(index == NULL) {
1991                 index = noreg;
1992         } else {
1993                 index = be_transform_node(index);
1994         }
1995
1996         if (mode_is_float(mode)) {
1997                 if (ia32_cg_config.use_sse2) {
1998                         new_node = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1999                                                      mode);
2000                         res_mode = mode_xmm;
2001                 } else {
2002                         new_node = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
2003                                                     mode);
2004                         res_mode = mode_vfp;
2005                 }
2006         } else {
2007                 assert(mode != mode_b);
2008
2009                 /* create a conv node with address mode for smaller modes */
2010                 if(get_mode_size_bits(mode) < 32) {
2011                         new_node = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
2012                                                         new_mem, noreg, mode);
2013                 } else {
2014                         new_node = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
2015                 }
2016                 res_mode = mode_Iu;
2017         }
2018
2019         set_irn_pinned(new_node, get_irn_pinned(node));
2020         set_ia32_op_type(new_node, ia32_AddrModeS);
2021         set_ia32_ls_mode(new_node, mode);
2022         set_address(new_node, &addr);
2023
2024         if(get_irn_pinned(node) == op_pin_state_floats) {
2025                 add_ia32_flags(new_node, arch_irn_flags_rematerializable);
2026         }
2027
2028         /* make sure we are scheduled behind the initial IncSP/Barrier
2029          * to avoid spills being placed before it
2030          */
2031         if (block == get_irg_start_block(irg)) {
2032                 add_irn_dep(new_node, get_irg_frame(irg));
2033         }
2034
2035         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2036
2037         return new_node;
2038 }
2039
2040 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
2041                        ir_node *ptr, ir_node *other)
2042 {
2043         ir_node *load;
2044
2045         if(!is_Proj(node))
2046                 return 0;
2047
2048         /* we only use address mode if we're the only user of the load */
2049         if(get_irn_n_edges(node) > 1)
2050                 return 0;
2051
2052         load = get_Proj_pred(node);
2053         if(!is_Load(load))
2054                 return 0;
2055         if(get_nodes_block(load) != block)
2056                 return 0;
2057
2058         /* Store should be attached to the load */
2059         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
2060                 return 0;
2061         /* store should have the same pointer as the load */
2062         if(get_Load_ptr(load) != ptr)
2063                 return 0;
2064
2065         /* don't do AM if other node inputs depend on the load (via mem-proj) */
2066         if(other != NULL && get_nodes_block(other) == block
2067                         && heights_reachable_in_block(heights, other, load))
2068                 return 0;
2069
2070         return 1;
2071 }
2072
2073 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
2074                               ir_node *mem, ir_node *ptr, ir_mode *mode,
2075                               construct_binop_dest_func *func,
2076                               construct_binop_dest_func *func8bit,
2077                                                           match_flags_t flags)
2078 {
2079         ir_node  *src_block = get_nodes_block(node);
2080         ir_node  *block;
2081         ir_node  *noreg_gp  = ia32_new_NoReg_gp(env_cg);
2082         ir_graph *irg      = current_ir_graph;
2083         dbg_info *dbgi;
2084         ir_node  *new_node;
2085         ir_node  *new_op;
2086         int       commutative;
2087         ia32_address_mode_t  am;
2088         ia32_address_t      *addr = &am.addr;
2089         memset(&am, 0, sizeof(am));
2090
2091         assert(flags & match_dest_am);
2092         assert(flags & match_immediate); /* there is no destam node without... */
2093         commutative = (flags & match_commutative) != 0;
2094
2095         if(use_dest_am(src_block, op1, mem, ptr, op2)) {
2096                 build_address(&am, op1);
2097                 new_op = create_immediate_or_transform(op2, 0);
2098         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
2099                 build_address(&am, op2);
2100                 new_op = create_immediate_or_transform(op1, 0);
2101         } else {
2102                 return NULL;
2103         }
2104
2105         if(addr->base == NULL)
2106                 addr->base = noreg_gp;
2107         if(addr->index == NULL)
2108                 addr->index = noreg_gp;
2109         if(addr->mem == NULL)
2110                 addr->mem = new_NoMem();
2111
2112         dbgi  = get_irn_dbg_info(node);
2113         block = be_transform_node(src_block);
2114         if(get_mode_size_bits(mode) == 8) {
2115                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
2116                                     addr->mem, new_op);
2117         } else {
2118                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
2119                                 new_op);
2120         }
2121         set_address(new_node, addr);
2122         set_ia32_op_type(new_node, ia32_AddrModeD);
2123         set_ia32_ls_mode(new_node, mode);
2124         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2125
2126         return new_node;
2127 }
2128
2129 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
2130                              ir_node *ptr, ir_mode *mode,
2131                              construct_unop_dest_func *func)
2132 {
2133         ir_graph *irg      = current_ir_graph;
2134         ir_node *src_block = get_nodes_block(node);
2135         ir_node *block;
2136         dbg_info *dbgi;
2137         ir_node *new_node;
2138         ia32_address_mode_t  am;
2139         ia32_address_t *addr = &am.addr;
2140         memset(&am, 0, sizeof(am));
2141
2142         if(!use_dest_am(src_block, op, mem, ptr, NULL))
2143                 return NULL;
2144
2145         build_address(&am, op);
2146
2147         dbgi     = get_irn_dbg_info(node);
2148         block    = be_transform_node(src_block);
2149         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
2150         set_address(new_node, addr);
2151         set_ia32_op_type(new_node, ia32_AddrModeD);
2152         set_ia32_ls_mode(new_node, mode);
2153         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2154
2155         return new_node;
2156 }
2157
2158 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem) {
2159         ir_mode  *mode        = get_irn_mode(node);
2160         ir_node  *psi_true    = get_Psi_val(node, 0);
2161         ir_node  *psi_default = get_Psi_default(node);
2162         ir_graph *irg;
2163         ir_node  *cond;
2164         ir_node  *new_mem;
2165         dbg_info *dbgi;
2166         ir_node  *block;
2167         ir_node  *new_block;
2168         ir_node  *flags;
2169         ir_node  *new_node;
2170         int       negated;
2171         pn_Cmp    pnc;
2172         ia32_address_t addr;
2173
2174         if(get_mode_size_bits(mode) != 8)
2175                 return NULL;
2176
2177         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2178                 negated = 0;
2179         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2180                 negated = 1;
2181         } else {
2182                 return NULL;
2183         }
2184
2185         build_address_ptr(&addr, ptr, mem);
2186
2187         irg       = current_ir_graph;
2188         dbgi      = get_irn_dbg_info(node);
2189         block     = get_nodes_block(node);
2190         new_block = be_transform_node(block);
2191         cond      = get_Psi_cond(node, 0);
2192         flags     = get_flags_node(cond, &pnc);
2193         new_mem   = be_transform_node(mem);
2194         new_node  = new_rd_ia32_SetMem(dbgi, irg, new_block, addr.base,
2195                                        addr.index, addr.mem, flags, pnc, negated);
2196         set_address(new_node, &addr);
2197         set_ia32_op_type(new_node, ia32_AddrModeD);
2198         set_ia32_ls_mode(new_node, mode);
2199         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2200
2201         return new_node;
2202 }
2203
2204 static ir_node *try_create_dest_am(ir_node *node) {
2205         ir_node  *val  = get_Store_value(node);
2206         ir_node  *mem  = get_Store_mem(node);
2207         ir_node  *ptr  = get_Store_ptr(node);
2208         ir_mode  *mode = get_irn_mode(val);
2209         unsigned  bits = get_mode_size_bits(mode);
2210         ir_node  *op1;
2211         ir_node  *op2;
2212         ir_node  *new_node;
2213
2214         /* handle only GP modes for now... */
2215         if(!mode_needs_gp_reg(mode))
2216                 return NULL;
2217
2218         while(1) {
2219                 /* store must be the only user of the val node */
2220                 if(get_irn_n_edges(val) > 1)
2221                         return NULL;
2222                 /* skip pointless convs */
2223                 if(is_Conv(val)) {
2224                         ir_node *conv_op   = get_Conv_op(val);
2225                         ir_mode *pred_mode = get_irn_mode(conv_op);
2226                         if(pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2227                                 val = conv_op;
2228                                 continue;
2229                         }
2230                 }
2231                 break;
2232         }
2233
2234         /* value must be in the same block */
2235         if(get_nodes_block(node) != get_nodes_block(val))
2236                 return NULL;
2237
2238         switch(get_irn_opcode(val)) {
2239         case iro_Add:
2240                 op1      = get_Add_left(val);
2241                 op2      = get_Add_right(val);
2242                 if(is_Const_1(op2)) {
2243                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2244                                                 new_rd_ia32_IncMem);
2245                         break;
2246                 } else if(is_Const_Minus_1(op2)) {
2247                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2248                                                 new_rd_ia32_DecMem);
2249                         break;
2250                 }
2251                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2252                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit,
2253                                          match_dest_am | match_commutative |
2254                                          match_immediate);
2255                 break;
2256         case iro_Sub:
2257                 op1      = get_Sub_left(val);
2258                 op2      = get_Sub_right(val);
2259                 if(is_Const(op2)) {
2260                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
2261                                    "found\n");
2262                 }
2263                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2264                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit,
2265                                          match_dest_am | match_immediate |
2266                                          match_immediate);
2267                 break;
2268         case iro_And:
2269                 op1      = get_And_left(val);
2270                 op2      = get_And_right(val);
2271                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2272                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit,
2273                                          match_dest_am | match_commutative |
2274                                          match_immediate);
2275                 break;
2276         case iro_Or:
2277                 op1      = get_Or_left(val);
2278                 op2      = get_Or_right(val);
2279                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2280                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit,
2281                                          match_dest_am | match_commutative |
2282                                          match_immediate);
2283                 break;
2284         case iro_Eor:
2285                 op1      = get_Eor_left(val);
2286                 op2      = get_Eor_right(val);
2287                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2288                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit,
2289                                          match_dest_am | match_commutative |
2290                                          match_immediate);
2291                 break;
2292         case iro_Shl:
2293                 op1      = get_Shl_left(val);
2294                 op2      = get_Shl_right(val);
2295                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2296                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem,
2297                                          match_dest_am | match_immediate);
2298                 break;
2299         case iro_Shr:
2300                 op1      = get_Shr_left(val);
2301                 op2      = get_Shr_right(val);
2302                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2303                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem,
2304                                          match_dest_am | match_immediate);
2305                 break;
2306         case iro_Shrs:
2307                 op1      = get_Shrs_left(val);
2308                 op2      = get_Shrs_right(val);
2309                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2310                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem,
2311                                          match_dest_am | match_immediate);
2312                 break;
2313         case iro_Rot:
2314                 op1      = get_Rot_left(val);
2315                 op2      = get_Rot_right(val);
2316                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2317                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem,
2318                                          match_dest_am | match_immediate);
2319                 break;
2320         /* TODO: match ROR patterns... */
2321         case iro_Psi:
2322                 new_node = try_create_SetMem(val, ptr, mem);
2323                 break;
2324         case iro_Minus:
2325                 op1      = get_Minus_op(val);
2326                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
2327                 break;
2328         case iro_Not:
2329                 /* should be lowered already */
2330                 assert(mode != mode_b);
2331                 op1      = get_Not_op(val);
2332                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
2333                 break;
2334         default:
2335                 return NULL;
2336         }
2337
2338         if(new_node != NULL) {
2339                 if(get_irn_pinned(new_node) != op_pin_state_pinned &&
2340                                 get_irn_pinned(node) == op_pin_state_pinned) {
2341                         set_irn_pinned(new_node, op_pin_state_pinned);
2342                 }
2343         }
2344
2345         return new_node;
2346 }
2347
2348 static int is_float_to_int32_conv(const ir_node *node)
2349 {
2350         ir_mode  *mode = get_irn_mode(node);
2351         ir_node  *conv_op;
2352         ir_mode  *conv_mode;
2353
2354         if(get_mode_size_bits(mode) != 32 || !mode_needs_gp_reg(mode))
2355                 return 0;
2356
2357         if(!is_Conv(node))
2358                 return 0;
2359         conv_op   = get_Conv_op(node);
2360         conv_mode = get_irn_mode(conv_op);
2361
2362         if(!mode_is_float(conv_mode))
2363                 return 0;
2364
2365         return 1;
2366 }
2367
2368 /**
2369  * Transform a Store(floatConst).
2370  *
2371  * @return the created ia32 Store node
2372  */
2373 static ir_node *gen_float_const_Store(ir_node *node, ir_node *cns) {
2374         ir_mode  *mode      = get_irn_mode(cns);
2375         int      size       = get_mode_size_bits(mode);
2376         tarval   *tv        = get_Const_tarval(cns);
2377         ir_node  *block     = get_nodes_block(node);
2378         ir_node  *new_block = be_transform_node(block);
2379         ir_node  *ptr       = get_Store_ptr(node);
2380         ir_node  *mem       = get_Store_mem(node);
2381         ir_graph *irg       = current_ir_graph;
2382         dbg_info *dbgi      = get_irn_dbg_info(node);
2383         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2384         int      ofs        = 4;
2385         ir_node  *new_node;
2386         ia32_address_t addr;
2387
2388         unsigned val = get_tarval_sub_bits(tv, 0) |
2389                 (get_tarval_sub_bits(tv, 1) << 8) |
2390                 (get_tarval_sub_bits(tv, 2) << 16) |
2391                 (get_tarval_sub_bits(tv, 3) << 24);
2392         ir_node *imm = create_Immediate(NULL, 0, val);
2393
2394         /* construct store address */
2395         memset(&addr, 0, sizeof(addr));
2396         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2397
2398         if (addr.base == NULL) {
2399                 addr.base = noreg;
2400         } else {
2401                 addr.base = be_transform_node(addr.base);
2402         }
2403
2404         if (addr.index == NULL) {
2405                 addr.index = noreg;
2406         } else {
2407                 addr.index = be_transform_node(addr.index);
2408         }
2409         addr.mem = be_transform_node(mem);
2410
2411         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2412                 addr.index, addr.mem, imm);
2413
2414         set_irn_pinned(new_node, get_irn_pinned(node));
2415         set_ia32_op_type(new_node, ia32_AddrModeD);
2416         set_ia32_ls_mode(new_node, mode_Iu);
2417
2418         set_address(new_node, &addr);
2419
2420         /** add more stores if needed */
2421         while (size > 32) {
2422                 unsigned val = get_tarval_sub_bits(tv, ofs) |
2423                         (get_tarval_sub_bits(tv, ofs + 1) << 8) |
2424                         (get_tarval_sub_bits(tv, ofs + 2) << 16) |
2425                         (get_tarval_sub_bits(tv, ofs + 3) << 24);
2426                 ir_node *imm = create_Immediate(NULL, 0, val);
2427
2428                 addr.offset += 4;
2429                 addr.mem = new_node;
2430
2431                 new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2432                         addr.index, addr.mem, imm);
2433
2434                 set_irn_pinned(new_node, get_irn_pinned(node));
2435                 set_ia32_op_type(new_node, ia32_AddrModeD);
2436                 set_ia32_ls_mode(new_node, mode_Iu);
2437
2438                 set_address(new_node, &addr);
2439                 size -= 32;
2440                 ofs  += 4;
2441         }
2442
2443         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2444         return new_node;
2445 }
2446
2447 /**
2448  * Generate a vfist or vfisttp instruction.
2449  */
2450 static ir_node *gen_vfist(dbg_info *dbgi, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index,
2451                           ir_node *mem,  ir_node *val, ir_node **fist)
2452 {
2453         ir_node *new_node;
2454
2455         if (ia32_cg_config.use_fisttp) {
2456                 /* Note: fisttp ALWAYS pop the tos. We have to ensure here that the value is copied
2457                 if other users exists */
2458                 const arch_register_class_t *reg_class = &ia32_reg_classes[CLASS_ia32_vfp];
2459                 ir_node *vfisttp = new_rd_ia32_vfisttp(dbgi, irg, block, base, index, mem, val);
2460                 ir_node *value   = new_r_Proj(irg, block, vfisttp, mode_E, pn_ia32_vfisttp_res);
2461                 be_new_Keep(reg_class, irg, block, 1, &value);
2462
2463                 new_node = new_r_Proj(irg, block, vfisttp, mode_M, pn_ia32_vfisttp_M);
2464                 *fist    = vfisttp;
2465         } else {
2466                 ir_node *trunc_mode = ia32_new_Fpu_truncate(env_cg);
2467
2468                 /* do a fist */
2469                 new_node = new_rd_ia32_vfist(dbgi, irg, block, base, index, mem, val, trunc_mode);
2470                 *fist    = new_node;
2471         }
2472         return new_node;
2473 }
2474 /**
2475  * Transforms a normal Store.
2476  *
2477  * @return the created ia32 Store node
2478  */
2479 static ir_node *gen_normal_Store(ir_node *node)
2480 {
2481         ir_node  *val       = get_Store_value(node);
2482         ir_mode  *mode      = get_irn_mode(val);
2483         ir_node  *block     = get_nodes_block(node);
2484         ir_node  *new_block = be_transform_node(block);
2485         ir_node  *ptr       = get_Store_ptr(node);
2486         ir_node  *mem       = get_Store_mem(node);
2487         ir_graph *irg       = current_ir_graph;
2488         dbg_info *dbgi      = get_irn_dbg_info(node);
2489         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2490         ir_node  *new_val, *new_node, *store;
2491         ia32_address_t addr;
2492
2493         /* check for destination address mode */
2494         new_node = try_create_dest_am(node);
2495         if (new_node != NULL)
2496                 return new_node;
2497
2498         /* construct store address */
2499         memset(&addr, 0, sizeof(addr));
2500         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2501
2502         if (addr.base == NULL) {
2503                 addr.base = noreg;
2504         } else {
2505                 addr.base = be_transform_node(addr.base);
2506         }
2507
2508         if (addr.index == NULL) {
2509                 addr.index = noreg;
2510         } else {
2511                 addr.index = be_transform_node(addr.index);
2512         }
2513         addr.mem = be_transform_node(mem);
2514
2515         if (mode_is_float(mode)) {
2516                 /* Convs (and strict-Convs) before stores are unnecessary if the mode
2517                    is the same. */
2518                 while (is_Conv(val) && mode == get_irn_mode(val)) {
2519                         ir_node *op = get_Conv_op(val);
2520                         if (!mode_is_float(get_irn_mode(op)))
2521                                 break;
2522                         val = op;
2523                 }
2524                 new_val = be_transform_node(val);
2525                 if (ia32_cg_config.use_sse2) {
2526                         new_node = new_rd_ia32_xStore(dbgi, irg, new_block, addr.base,
2527                                                       addr.index, addr.mem, new_val);
2528                 } else {
2529                         new_node = new_rd_ia32_vfst(dbgi, irg, new_block, addr.base,
2530                                                     addr.index, addr.mem, new_val, mode);
2531                 }
2532                 store = new_node;
2533         } else if (!ia32_cg_config.use_sse2 && is_float_to_int32_conv(val)) {
2534                 val = get_Conv_op(val);
2535
2536                 /* We can skip ALL Convs (and strict-Convs) before stores. */
2537                 while (is_Conv(val)) {
2538                         val = get_Conv_op(val);
2539                 }
2540                 new_val  = be_transform_node(val);
2541                 new_node = gen_vfist(dbgi, irg, new_block, addr.base, addr.index, addr.mem, new_val, &store);
2542         } else {
2543                 new_val = create_immediate_or_transform(val, 0);
2544                 assert(mode != mode_b);
2545
2546                 if (get_mode_size_bits(mode) == 8) {
2547                         new_node = new_rd_ia32_Store8Bit(dbgi, irg, new_block, addr.base,
2548                                                          addr.index, addr.mem, new_val);
2549                 } else {
2550                         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2551                                                      addr.index, addr.mem, new_val);
2552                 }
2553                 store = new_node;
2554         }
2555
2556         set_irn_pinned(store, get_irn_pinned(node));
2557         set_ia32_op_type(store, ia32_AddrModeD);
2558         set_ia32_ls_mode(store, mode);
2559
2560         set_address(store, &addr);
2561         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2562
2563         return new_node;
2564 }
2565
2566 /**
2567  * Transforms a Store.
2568  *
2569  * @return the created ia32 Store node
2570  */
2571 static ir_node *gen_Store(ir_node *node)
2572 {
2573         ir_node  *val  = get_Store_value(node);
2574         ir_mode  *mode = get_irn_mode(val);
2575
2576         if (mode_is_float(mode) && is_Const(val)) {
2577                 int transform = 1;
2578
2579                 /* we are storing a floating point constant */
2580                 if (ia32_cg_config.use_sse2) {
2581                         transform = !is_simple_sse_Const(val);
2582                 } else {
2583                         transform = !is_simple_x87_Const(val);
2584                 }
2585                 if (transform)
2586                         return gen_float_const_Store(node, val);
2587         }
2588         return gen_normal_Store(node);
2589 }
2590
2591 /**
2592  * Transforms a Switch.
2593  *
2594  * @return the created ia32 SwitchJmp node
2595  */
2596 static ir_node *create_Switch(ir_node *node)
2597 {
2598         ir_graph *irg        = current_ir_graph;
2599         dbg_info *dbgi       = get_irn_dbg_info(node);
2600         ir_node  *block      = be_transform_node(get_nodes_block(node));
2601         ir_node  *sel        = get_Cond_selector(node);
2602         ir_node  *new_sel    = be_transform_node(sel);
2603         int       switch_min = INT_MAX;
2604         int       switch_max = INT_MIN;
2605         long      default_pn = get_Cond_defaultProj(node);
2606         ir_node  *new_node;
2607         const ir_edge_t *edge;
2608
2609         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2610
2611         /* determine the smallest switch case value */
2612         foreach_out_edge(node, edge) {
2613                 ir_node *proj = get_edge_src_irn(edge);
2614                 long     pn   = get_Proj_proj(proj);
2615                 if(pn == default_pn)
2616                         continue;
2617
2618                 if(pn < switch_min)
2619                         switch_min = pn;
2620                 if(pn > switch_max)
2621                         switch_max = pn;
2622         }
2623
2624         if((unsigned) (switch_max - switch_min) > 256000) {
2625                 panic("Size of switch %+F bigger than 256000", node);
2626         }
2627
2628         if (switch_min != 0) {
2629                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2630
2631                 /* if smallest switch case is not 0 we need an additional sub */
2632                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2633                 add_ia32_am_offs_int(new_sel, -switch_min);
2634                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2635
2636                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2637         }
2638
2639         new_node = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel, default_pn);
2640         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2641
2642         return new_node;
2643 }
2644
2645 /**
2646  * Transform a Cond node.
2647  */
2648 static ir_node *gen_Cond(ir_node *node) {
2649         ir_node  *block     = get_nodes_block(node);
2650         ir_node  *new_block = be_transform_node(block);
2651         ir_graph *irg       = current_ir_graph;
2652         dbg_info *dbgi      = get_irn_dbg_info(node);
2653         ir_node  *sel       = get_Cond_selector(node);
2654         ir_mode  *sel_mode  = get_irn_mode(sel);
2655         ir_node  *flags     = NULL;
2656         ir_node  *new_node;
2657         pn_Cmp    pnc;
2658
2659         if (sel_mode != mode_b) {
2660                 return create_Switch(node);
2661         }
2662
2663         /* we get flags from a Cmp */
2664         flags = get_flags_node(sel, &pnc);
2665
2666         new_node = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2667         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2668
2669         return new_node;
2670 }
2671
2672 /**
2673  * Transforms a CopyB node.
2674  *
2675  * @return The transformed node.
2676  */
2677 static ir_node *gen_CopyB(ir_node *node) {
2678         ir_node  *block    = be_transform_node(get_nodes_block(node));
2679         ir_node  *src      = get_CopyB_src(node);
2680         ir_node  *new_src  = be_transform_node(src);
2681         ir_node  *dst      = get_CopyB_dst(node);
2682         ir_node  *new_dst  = be_transform_node(dst);
2683         ir_node  *mem      = get_CopyB_mem(node);
2684         ir_node  *new_mem  = be_transform_node(mem);
2685         ir_node  *res      = NULL;
2686         ir_graph *irg      = current_ir_graph;
2687         dbg_info *dbgi     = get_irn_dbg_info(node);
2688         int      size      = get_type_size_bytes(get_CopyB_type(node));
2689         int      rem;
2690
2691         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2692         /* then we need the size explicitly in ECX.                    */
2693         if (size >= 32 * 4) {
2694                 rem = size & 0x3; /* size % 4 */
2695                 size >>= 2;
2696
2697                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2698                 add_irn_dep(res, get_irg_frame(irg));
2699
2700                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem, rem);
2701         } else {
2702                 if(size == 0) {
2703                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2704                                    node);
2705                 }
2706                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem, size);
2707         }
2708
2709         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2710
2711         return res;
2712 }
2713
2714 static ir_node *gen_be_Copy(ir_node *node)
2715 {
2716         ir_node *new_node = be_duplicate_node(node);
2717         ir_mode *mode     = get_irn_mode(new_node);
2718
2719         if (mode_needs_gp_reg(mode)) {
2720                 set_irn_mode(new_node, mode_Iu);
2721         }
2722
2723         return new_node;
2724 }
2725
2726 static ir_node *create_Fucom(ir_node *node)
2727 {
2728         ir_graph *irg       = current_ir_graph;
2729         dbg_info *dbgi      = get_irn_dbg_info(node);
2730         ir_node  *block     = get_nodes_block(node);
2731         ir_node  *new_block = be_transform_node(block);
2732         ir_node  *left      = get_Cmp_left(node);
2733         ir_node  *new_left  = be_transform_node(left);
2734         ir_node  *right     = get_Cmp_right(node);
2735         ir_node  *new_right;
2736         ir_node  *new_node;
2737
2738         if(ia32_cg_config.use_fucomi) {
2739                 new_right = be_transform_node(right);
2740                 new_node  = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left,
2741                                                 new_right, 0);
2742                 set_ia32_commutative(new_node);
2743                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2744         } else {
2745                 if(ia32_cg_config.use_ftst && is_Const_0(right)) {
2746                         new_node = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left,
2747                                                            0);
2748                 } else {
2749                         new_right = be_transform_node(right);
2750                         new_node  = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2751                                                                                                  new_right, 0);
2752                 }
2753
2754                 set_ia32_commutative(new_node);
2755
2756                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2757
2758                 new_node = new_rd_ia32_Sahf(dbgi, irg, new_block, new_node);
2759                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2760         }
2761
2762         return new_node;
2763 }
2764
2765 static ir_node *create_Ucomi(ir_node *node)
2766 {
2767         ir_graph *irg       = current_ir_graph;
2768         dbg_info *dbgi      = get_irn_dbg_info(node);
2769         ir_node  *src_block = get_nodes_block(node);
2770         ir_node  *new_block = be_transform_node(src_block);
2771         ir_node  *left      = get_Cmp_left(node);
2772         ir_node  *right     = get_Cmp_right(node);
2773         ir_node  *new_node;
2774         ia32_address_mode_t  am;
2775         ia32_address_t      *addr = &am.addr;
2776
2777         match_arguments(&am, src_block, left, right, NULL,
2778                         match_commutative | match_am);
2779
2780         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2781                                      addr->mem, am.new_op1, am.new_op2,
2782                                      am.ins_permuted);
2783         set_am_attributes(new_node, &am);
2784
2785         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2786
2787         new_node = fix_mem_proj(new_node, &am);
2788
2789         return new_node;
2790 }
2791
2792 /**
2793  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2794  * to fold an and into a test node
2795  */
2796 static int can_fold_test_and(ir_node *node)
2797 {
2798         const ir_edge_t *edge;
2799
2800         /** we can only have eq and lg projs */
2801         foreach_out_edge(node, edge) {
2802                 ir_node *proj = get_edge_src_irn(edge);
2803                 pn_Cmp   pnc  = get_Proj_proj(proj);
2804                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2805                         return 0;
2806         }
2807
2808         return 1;
2809 }
2810
2811 /**
2812  * Generate code for a Cmp.
2813  */
2814 static ir_node *gen_Cmp(ir_node *node)
2815 {
2816         ir_graph *irg       = current_ir_graph;
2817         dbg_info *dbgi      = get_irn_dbg_info(node);
2818         ir_node  *block     = get_nodes_block(node);
2819         ir_node  *new_block = be_transform_node(block);
2820         ir_node  *left      = get_Cmp_left(node);
2821         ir_node  *right     = get_Cmp_right(node);
2822         ir_mode  *cmp_mode  = get_irn_mode(left);
2823         ir_node  *new_node;
2824         ia32_address_mode_t  am;
2825         ia32_address_t      *addr = &am.addr;
2826         int                  cmp_unsigned;
2827
2828         if(mode_is_float(cmp_mode)) {
2829                 if (ia32_cg_config.use_sse2) {
2830                         return create_Ucomi(node);
2831                 } else {
2832                         return create_Fucom(node);
2833                 }
2834         }
2835
2836         assert(mode_needs_gp_reg(cmp_mode));
2837
2838         /* we prefer the Test instruction where possible except cases where
2839          * we can use SourceAM */
2840         cmp_unsigned = !mode_is_signed(cmp_mode);
2841         if (is_Const_0(right)) {
2842                 if (is_And(left) &&
2843                                 get_irn_n_edges(left) == 1 &&
2844                                 can_fold_test_and(node)) {
2845                         /* Test(and_left, and_right) */
2846                         ir_node *and_left  = get_And_left(left);
2847                         ir_node *and_right = get_And_right(left);
2848                         ir_mode *mode      = get_irn_mode(and_left);
2849
2850                         match_arguments(&am, block, and_left, and_right, NULL,
2851                                         match_commutative |
2852                                         match_am | match_8bit_am | match_16bit_am |
2853                                         match_am_and_immediates | match_immediate |
2854                                         match_8bit | match_16bit);
2855                         if (get_mode_size_bits(mode) == 8) {
2856                                 new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2857                                                                 addr->index, addr->mem, am.new_op1,
2858                                                                 am.new_op2, am.ins_permuted,
2859                                                                 cmp_unsigned);
2860                         } else {
2861                                 new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2862                                                             addr->index, addr->mem, am.new_op1,
2863                                                             am.new_op2, am.ins_permuted, cmp_unsigned);
2864                         }
2865                 } else {
2866                         match_arguments(&am, block, NULL, left, NULL,
2867                                         match_am | match_8bit_am | match_16bit_am |
2868                                         match_8bit | match_16bit);
2869                         if (am.op_type == ia32_AddrModeS) {
2870                                 /* Cmp(AM, 0) */
2871                                 ir_node *imm_zero = try_create_Immediate(right, 0);
2872                                 if (get_mode_size_bits(cmp_mode) == 8) {
2873                                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2874                                                                        addr->index, addr->mem, am.new_op2,
2875                                                                        imm_zero, am.ins_permuted,
2876                                                                        cmp_unsigned);
2877                                 } else {
2878                                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2879                                                                    addr->index, addr->mem, am.new_op2,
2880                                                                    imm_zero, am.ins_permuted, cmp_unsigned);
2881                                 }
2882                         } else {
2883                                 /* Test(left, left) */
2884                                 if (get_mode_size_bits(cmp_mode) == 8) {
2885                                         new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2886                                                                         addr->index, addr->mem, am.new_op2,
2887                                                                         am.new_op2, am.ins_permuted,
2888                                                                         cmp_unsigned);
2889                                 } else {
2890                                         new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2891                                                                     addr->index, addr->mem, am.new_op2,
2892                                                                     am.new_op2, am.ins_permuted,
2893                                                                     cmp_unsigned);
2894                                 }
2895                         }
2896                 }
2897         } else {
2898                 /* Cmp(left, right) */
2899                 match_arguments(&am, block, left, right, NULL,
2900                                 match_commutative | match_am | match_8bit_am |
2901                                 match_16bit_am | match_am_and_immediates |
2902                                 match_immediate | match_8bit | match_16bit);
2903                 if (get_mode_size_bits(cmp_mode) == 8) {
2904                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2905                                                        addr->index, addr->mem, am.new_op1,
2906                                                        am.new_op2, am.ins_permuted,
2907                                                        cmp_unsigned);
2908                 } else {
2909                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2910                                                    addr->index, addr->mem, am.new_op1,
2911                                                    am.new_op2, am.ins_permuted, cmp_unsigned);
2912                 }
2913         }
2914         set_am_attributes(new_node, &am);
2915         assert(cmp_mode != NULL);
2916         set_ia32_ls_mode(new_node, cmp_mode);
2917
2918         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2919
2920         new_node = fix_mem_proj(new_node, &am);
2921
2922         return new_node;
2923 }
2924
2925 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
2926                             pn_Cmp pnc)
2927 {
2928         ir_graph            *irg           = current_ir_graph;
2929         dbg_info            *dbgi          = get_irn_dbg_info(node);
2930         ir_node             *block         = get_nodes_block(node);
2931         ir_node             *new_block     = be_transform_node(block);
2932         ir_node             *val_true      = get_Psi_val(node, 0);
2933         ir_node             *val_false     = get_Psi_default(node);
2934         ir_node             *new_node;
2935         match_flags_t        match_flags;
2936         ia32_address_mode_t  am;
2937         ia32_address_t      *addr;
2938
2939         assert(ia32_cg_config.use_cmov);
2940         assert(mode_needs_gp_reg(get_irn_mode(val_true)));
2941
2942         addr = &am.addr;
2943
2944         match_flags = match_commutative | match_am | match_16bit_am |
2945                       match_mode_neutral;
2946
2947         match_arguments(&am, block, val_false, val_true, flags, match_flags);
2948
2949         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2950                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2951                                     am.ins_permuted, pnc);
2952         set_am_attributes(new_node, &am);
2953
2954         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2955
2956         new_node = fix_mem_proj(new_node, &am);
2957
2958         return new_node;
2959 }
2960
2961 /**
2962  * Creates a ia32 Setcc instruction.
2963  */
2964 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2965                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2966                                  int ins_permuted)
2967 {
2968         ir_graph *irg   = current_ir_graph;
2969         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2970         ir_node  *nomem = new_NoMem();
2971         ir_mode  *mode  = get_irn_mode(orig_node);
2972         ir_node  *new_node;
2973
2974         new_node = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2975         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2976
2977         /* we might need to conv the result up */
2978         if (get_mode_size_bits(mode) > 8) {
2979                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2980                                                     nomem, new_node, mode_Bu);
2981                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2982         }
2983
2984         return new_node;
2985 }
2986
2987 /**
2988  * Create instruction for an unsigned Difference or Zero.
2989  */
2990 static ir_node *create_Doz(ir_node *psi, ir_node *a, ir_node *b) {
2991         ir_graph *irg   = current_ir_graph;
2992         ir_mode  *mode  = get_irn_mode(psi);
2993         ir_node  *new_node, *sub, *sbb, *eflags, *block, *noreg, *tmpreg, *nomem;
2994         dbg_info *dbgi;
2995
2996         new_node = gen_binop(psi, a, b, new_rd_ia32_Sub,
2997                 match_mode_neutral | match_am | match_immediate | match_two_users);
2998
2999         block = get_nodes_block(new_node);
3000
3001         if (is_Proj(new_node)) {
3002                 sub = get_Proj_pred(new_node);
3003                 assert(is_ia32_Sub(sub));
3004         } else {
3005                 sub = new_node;
3006                 set_irn_mode(sub, mode_T);
3007                 new_node = new_rd_Proj(NULL, irg, block, sub, mode, pn_ia32_res);
3008         }
3009         eflags = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_Sub_flags);
3010
3011         dbgi   = get_irn_dbg_info(psi);
3012         noreg  = ia32_new_NoReg_gp(env_cg);
3013         tmpreg = new_rd_ia32_ProduceVal(dbgi, irg, block);
3014         nomem  = new_NoMem();
3015         sbb    = new_rd_ia32_Sbb(dbgi, irg, block, noreg, noreg, nomem, tmpreg, tmpreg, eflags);
3016
3017         new_node = new_rd_ia32_And(dbgi, irg, block, noreg, noreg, nomem, new_node, sbb);
3018         set_ia32_commutative(new_node);
3019         return new_node;
3020 }
3021
3022 /**
3023  * Transforms a Psi node into CMov.
3024  *
3025  * @return The transformed node.
3026  */
3027 static ir_node *gen_Psi(ir_node *node)
3028 {
3029         dbg_info *dbgi        = get_irn_dbg_info(node);
3030         ir_node  *block       = get_nodes_block(node);
3031         ir_node  *new_block   = be_transform_node(block);
3032         ir_node  *psi_true    = get_Psi_val(node, 0);
3033         ir_node  *psi_default = get_Psi_default(node);
3034         ir_node  *cond        = get_Psi_cond(node, 0);
3035         ir_mode  *mode        = get_irn_mode(node);
3036         pn_Cmp   pnc;
3037
3038         assert(get_Psi_n_conds(node) == 1);
3039         assert(get_irn_mode(cond) == mode_b);
3040
3041         /* Note: a Psi node uses a Load two times IFF it's used in the compare AND in the result */
3042         if (mode_is_float(mode)) {
3043                 ir_node  *cmp         = get_Proj_pred(cond);
3044                 ir_node  *cmp_left    = get_Cmp_left(cmp);
3045                 ir_node  *cmp_right   = get_Cmp_right(cmp);
3046                 pn_Cmp   pnc          = get_Proj_proj(cond);
3047
3048                 if (ia32_cg_config.use_sse2) {
3049                         if (pnc == pn_Cmp_Lt || pnc == pn_Cmp_Le) {
3050                                 if (cmp_left == psi_true && cmp_right == psi_default) {
3051                                         /* psi(a <= b, a, b) => MIN */
3052                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
3053                                          match_commutative | match_am | match_two_users);
3054                                 } else if (cmp_left == psi_default && cmp_right == psi_true) {
3055                                         /* psi(a <= b, b, a) => MAX */
3056                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
3057                                          match_commutative | match_am | match_two_users);
3058                                 }
3059                         } else if (pnc == pn_Cmp_Gt || pnc == pn_Cmp_Ge) {
3060                                 if (cmp_left == psi_true && cmp_right == psi_default) {
3061                                         /* psi(a >= b, a, b) => MAX */
3062                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
3063                                          match_commutative | match_am | match_two_users);
3064                                 } else if (cmp_left == psi_default && cmp_right == psi_true) {
3065                                         /* psi(a >= b, b, a) => MIN */
3066                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
3067                                          match_commutative | match_am | match_two_users);
3068                                 }
3069                         }
3070                 }
3071                 panic("cannot transform floating point Psi");
3072
3073         } else {
3074                 ir_node *flags;
3075                 ir_node *new_node;
3076
3077                 assert(mode_needs_gp_reg(mode));
3078
3079                 if (is_Proj(cond)) {
3080                         ir_node *cmp = get_Proj_pred(cond);
3081                         if (is_Cmp(cmp)) {
3082                                 ir_node  *cmp_left    = get_Cmp_left(cmp);
3083                                 ir_node  *cmp_right   = get_Cmp_right(cmp);
3084                                 pn_Cmp   pnc          = get_Proj_proj(cond);
3085
3086                                 /* check for unsigned Doz first */
3087                                 if ((pnc & pn_Cmp_Gt) && !mode_is_signed(mode) &&
3088                                         is_Const_0(psi_default) && is_Sub(psi_true) &&
3089                                         get_Sub_left(psi_true) == cmp_left && get_Sub_right(psi_true) == cmp_right) {
3090                                         /* Psi(a >=u b, a - b, 0) unsigned Doz */
3091                                         return create_Doz(node, cmp_left, cmp_right);
3092                                 } else if ((pnc & pn_Cmp_Lt) && !mode_is_signed(mode) &&
3093                                         is_Const_0(psi_true) && is_Sub(psi_default) &&
3094                                         get_Sub_left(psi_default) == cmp_left && get_Sub_right(psi_default) == cmp_right) {
3095                                         /* Psi(a <=u b, 0, a - b) unsigned Doz */
3096                                         return create_Doz(node, cmp_left, cmp_right);
3097                                 }
3098                         }
3099                 }
3100
3101                 flags = get_flags_node(cond, &pnc);
3102
3103                 if (is_Const(psi_true) && is_Const(psi_default)) {
3104                         /* both are const, good */
3105                         if (is_Const_1(psi_true) && is_Const_0(psi_default)) {
3106                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/0);
3107                         } else if (is_Const_0(psi_true) && is_Const_1(psi_default)) {
3108                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/1);
3109                         } else {
3110                                 /* Not that simple. */
3111                                 goto need_cmov;
3112                         }
3113                 } else {
3114 need_cmov:
3115                         new_node = create_CMov(node, cond, flags, pnc);
3116                 }
3117                 return new_node;
3118         }
3119 }
3120
3121
3122 /**
3123  * Create a conversion from x87 state register to general purpose.
3124  */
3125 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
3126         ir_node         *block      = be_transform_node(get_nodes_block(node));
3127         ir_node         *op         = get_Conv_op(node);
3128         ir_node         *new_op     = be_transform_node(op);
3129         ia32_code_gen_t *cg         = env_cg;
3130         ir_graph        *irg        = current_ir_graph;
3131         dbg_info        *dbgi       = get_irn_dbg_info(node);
3132         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
3133         ir_mode         *mode       = get_irn_mode(node);
3134         ir_node         *fist, *load, *mem;
3135
3136         mem = gen_vfist(dbgi, irg, block, get_irg_frame(irg), noreg, new_NoMem(), new_op, &fist);
3137         set_irn_pinned(fist, op_pin_state_floats);
3138         set_ia32_use_frame(fist);
3139         set_ia32_op_type(fist, ia32_AddrModeD);
3140
3141         assert(get_mode_size_bits(mode) <= 32);
3142         /* exception we can only store signed 32 bit integers, so for unsigned
3143            we store a 64bit (signed) integer and load the lower bits */
3144         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
3145                 set_ia32_ls_mode(fist, mode_Ls);
3146         } else {
3147                 set_ia32_ls_mode(fist, mode_Is);
3148         }
3149         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
3150
3151         /* do a Load */
3152         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, mem);
3153
3154         set_irn_pinned(load, op_pin_state_floats);
3155         set_ia32_use_frame(load);
3156         set_ia32_op_type(load, ia32_AddrModeS);
3157         set_ia32_ls_mode(load, mode_Is);
3158         if(get_ia32_ls_mode(fist) == mode_Ls) {
3159                 ia32_attr_t *attr = get_ia32_attr(load);
3160                 attr->data.need_64bit_stackent = 1;
3161         } else {
3162                 ia32_attr_t *attr = get_ia32_attr(load);
3163                 attr->data.need_32bit_stackent = 1;
3164         }
3165         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
3166
3167         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
3168 }
3169
3170 /**
3171  * Creates a x87 strict Conv by placing a Sore and a Load
3172  */
3173 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
3174 {
3175         ir_node  *block    = get_nodes_block(node);
3176         ir_graph *irg      = current_ir_graph;
3177         dbg_info *dbgi     = get_irn_dbg_info(node);
3178         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3179         ir_node  *nomem    = new_NoMem();
3180         ir_node  *frame    = get_irg_frame(irg);
3181         ir_node  *store, *load;
3182         ir_node  *new_node;
3183
3184         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
3185                                  tgt_mode);
3186         set_ia32_use_frame(store);
3187         set_ia32_op_type(store, ia32_AddrModeD);
3188         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
3189
3190         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
3191                                 tgt_mode);
3192         set_ia32_use_frame(load);
3193         set_ia32_op_type(load, ia32_AddrModeS);
3194         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
3195
3196         new_node = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
3197         return new_node;
3198 }
3199
3200 /**
3201  * Create a conversion from general purpose to x87 register
3202  */
3203 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
3204         ir_node  *src_block = get_nodes_block(node);
3205         ir_node  *block     = be_transform_node(src_block);
3206         ir_graph *irg       = current_ir_graph;
3207         dbg_info *dbgi      = get_irn_dbg_info(node);
3208         ir_node  *op        = get_Conv_op(node);
3209         ir_node  *new_op    = NULL;
3210         ir_node  *noreg;
3211         ir_node  *nomem;
3212         ir_mode  *mode;
3213         ir_mode  *store_mode;
3214         ir_node  *fild;
3215         ir_node  *store;
3216         ir_node  *new_node;
3217         int       src_bits;
3218
3219         /* fild can use source AM if the operand is a signed 32bit integer */
3220         if (src_mode == mode_Is) {
3221                 ia32_address_mode_t am;
3222
3223                 match_arguments(&am, src_block, NULL, op, NULL,
3224                                 match_am | match_try_am);
3225                 if (am.op_type == ia32_AddrModeS) {
3226                         ia32_address_t *addr = &am.addr;
3227
3228                         fild     = new_rd_ia32_vfild(dbgi, irg, block, addr->base,
3229                                                      addr->index, addr->mem);
3230                         new_node = new_r_Proj(irg, block, fild, mode_vfp,
3231                                               pn_ia32_vfild_res);
3232
3233                         set_am_attributes(fild, &am);
3234                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
3235
3236                         fix_mem_proj(fild, &am);
3237
3238                         return new_node;
3239                 }
3240         }
3241         if(new_op == NULL) {
3242                 new_op = be_transform_node(op);
3243         }
3244
3245         noreg  = ia32_new_NoReg_gp(env_cg);
3246         nomem  = new_NoMem();
3247         mode   = get_irn_mode(op);
3248
3249         /* first convert to 32 bit signed if necessary */
3250         src_bits = get_mode_size_bits(src_mode);
3251         if (src_bits == 8) {
3252                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
3253                                                   new_op, src_mode);
3254                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3255                 mode = mode_Is;
3256         } else if (src_bits < 32) {
3257                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
3258                                               new_op, src_mode);
3259                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3260                 mode = mode_Is;
3261         }
3262
3263         assert(get_mode_size_bits(mode) == 32);
3264
3265         /* do a store */
3266         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
3267                                   new_op);
3268
3269         set_ia32_use_frame(store);
3270         set_ia32_op_type(store, ia32_AddrModeD);
3271         set_ia32_ls_mode(store, mode_Iu);
3272
3273         /* exception for 32bit unsigned, do a 64bit spill+load */
3274         if(!mode_is_signed(mode)) {
3275                 ir_node *in[2];
3276                 /* store a zero */
3277                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
3278
3279                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
3280                                                         get_irg_frame(irg), noreg, nomem,
3281                                                         zero_const);
3282
3283                 set_ia32_use_frame(zero_store);
3284                 set_ia32_op_type(zero_store, ia32_AddrModeD);
3285                 add_ia32_am_offs_int(zero_store, 4);
3286                 set_ia32_ls_mode(zero_store, mode_Iu);
3287
3288                 in[0] = zero_store;
3289                 in[1] = store;
3290
3291                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
3292                 store_mode = mode_Ls;
3293         } else {
3294                 store_mode = mode_Is;
3295         }
3296
3297         /* do a fild */
3298         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
3299
3300         set_ia32_use_frame(fild);
3301         set_ia32_op_type(fild, ia32_AddrModeS);
3302         set_ia32_ls_mode(fild, store_mode);
3303
3304         new_node = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
3305
3306         return new_node;
3307 }
3308
3309 /**
3310  * Create a conversion from one integer mode into another one
3311  */
3312 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
3313                                 dbg_info *dbgi, ir_node *block, ir_node *op,
3314                                 ir_node *node)
3315 {
3316         ir_graph *irg       = current_ir_graph;
3317         int       src_bits  = get_mode_size_bits(src_mode);
3318         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3319         ir_node  *new_block = be_transform_node(block);
3320         ir_node  *new_node;
3321         ir_mode  *smaller_mode;
3322         int       smaller_bits;
3323         ia32_address_mode_t  am;
3324         ia32_address_t      *addr = &am.addr;
3325
3326         (void) node;
3327         if (src_bits < tgt_bits) {
3328                 smaller_mode = src_mode;
3329                 smaller_bits = src_bits;
3330         } else {
3331                 smaller_mode = tgt_mode;
3332                 smaller_bits = tgt_bits;
3333         }
3334
3335 #ifdef DEBUG_libfirm
3336         if(is_Const(op)) {
3337                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
3338                            op);
3339         }
3340 #endif
3341
3342         match_arguments(&am, block, NULL, op, NULL,
3343                         match_8bit | match_16bit |
3344                         match_am | match_8bit_am | match_16bit_am);
3345         if (smaller_bits == 8) {
3346                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
3347                                                     addr->index, addr->mem, am.new_op2,
3348                                                     smaller_mode);
3349         } else {
3350                 new_node = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
3351                                                 addr->index, addr->mem, am.new_op2,
3352                                                 smaller_mode);
3353         }
3354         set_am_attributes(new_node, &am);
3355         /* match_arguments assume that out-mode = in-mode, this isn't true here
3356          * so fix it */
3357         set_ia32_ls_mode(new_node, smaller_mode);
3358         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3359         new_node = fix_mem_proj(new_node, &am);
3360         return new_node;
3361 }
3362
3363 /**
3364  * Transforms a Conv node.
3365  *
3366  * @return The created ia32 Conv node
3367  */
3368 static ir_node *gen_Conv(ir_node *node) {
3369         ir_node  *block     = get_nodes_block(node);
3370         ir_node  *new_block = be_transform_node(block);
3371         ir_node  *op        = get_Conv_op(node);
3372         ir_node  *new_op    = NULL;
3373         ir_graph *irg       = current_ir_graph;
3374         dbg_info *dbgi      = get_irn_dbg_info(node);
3375         ir_mode  *src_mode  = get_irn_mode(op);
3376         ir_mode  *tgt_mode  = get_irn_mode(node);
3377         int       src_bits  = get_mode_size_bits(src_mode);
3378         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3379         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3380         ir_node  *nomem     = new_rd_NoMem(irg);
3381         ir_node  *res       = NULL;
3382
3383         if (src_mode == mode_b) {
3384                 assert(mode_is_int(tgt_mode) || mode_is_reference(tgt_mode));
3385                 /* nothing to do, we already model bools as 0/1 ints */
3386                 return be_transform_node(op);
3387         }
3388
3389         if (src_mode == tgt_mode) {
3390                 if (get_Conv_strict(node)) {
3391                         if (ia32_cg_config.use_sse2) {
3392                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
3393                                 return be_transform_node(op);
3394                         }
3395                 } else {
3396                         /* this should be optimized already, but who knows... */
3397                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
3398                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3399                         return be_transform_node(op);
3400                 }
3401         }
3402
3403         if (mode_is_float(src_mode)) {
3404                 new_op = be_transform_node(op);
3405                 /* we convert from float ... */
3406                 if (mode_is_float(tgt_mode)) {
3407                         if(src_mode == mode_E && tgt_mode == mode_D
3408                                         && !get_Conv_strict(node)) {
3409                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3410                                 return new_op;
3411                         }
3412
3413                         /* ... to float */
3414                         if (ia32_cg_config.use_sse2) {
3415                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3416                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
3417                                                              nomem, new_op);
3418                                 set_ia32_ls_mode(res, tgt_mode);
3419                         } else {
3420                                 if(get_Conv_strict(node)) {
3421                                         res = gen_x87_strict_conv(tgt_mode, new_op);
3422                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3423                                         return res;
3424                                 }
3425                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3426                                 return new_op;
3427                         }
3428                 } else {
3429                         /* ... to int */
3430                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3431                         if (ia32_cg_config.use_sse2) {
3432                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
3433                                                             nomem, new_op);
3434                                 set_ia32_ls_mode(res, src_mode);
3435                         } else {
3436                                 return gen_x87_fp_to_gp(node);
3437                         }
3438                 }
3439         } else {
3440                 /* we convert from int ... */
3441                 if (mode_is_float(tgt_mode)) {
3442                         /* ... to float */
3443                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3444                         if (ia32_cg_config.use_sse2) {
3445                                 new_op = be_transform_node(op);
3446                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
3447                                                             nomem, new_op);
3448                                 set_ia32_ls_mode(res, tgt_mode);
3449                         } else {
3450                                 res = gen_x87_gp_to_fp(node, src_mode);
3451                                 if(get_Conv_strict(node)) {
3452                                         res = gen_x87_strict_conv(tgt_mode, res);
3453                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
3454                                                            ia32_get_old_node_name(env_cg, node));
3455                                 }
3456                                 return res;
3457                         }
3458                 } else if(tgt_mode == mode_b) {
3459                         /* mode_b lowering already took care that we only have 0/1 values */
3460                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3461                             src_mode, tgt_mode));
3462                         return be_transform_node(op);
3463                 } else {
3464                         /* to int */
3465                         if (src_bits == tgt_bits) {
3466                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3467                                     src_mode, tgt_mode));
3468                                 return be_transform_node(op);
3469                         }
3470
3471                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3472                         return res;
3473                 }
3474         }
3475
3476         return res;
3477 }
3478
3479 static int check_immediate_constraint(long val, char immediate_constraint_type)
3480 {
3481         switch (immediate_constraint_type) {
3482         case 0:
3483                 return 1;
3484         case 'I':
3485                 return val >= 0 && val <= 32;
3486         case 'J':
3487                 return val >= 0 && val <= 63;
3488         case 'K':
3489                 return val >= -128 && val <= 127;
3490         case 'L':
3491                 return val == 0xff || val == 0xffff;
3492         case 'M':
3493                 return val >= 0 && val <= 3;
3494         case 'N':
3495                 return val >= 0 && val <= 255;
3496         case 'O':
3497                 return val >= 0 && val <= 127;
3498         default:
3499                 break;
3500         }
3501         panic("Invalid immediate constraint found");
3502         return 0;
3503 }
3504
3505 static ir_node *try_create_Immediate(ir_node *node,
3506                                      char immediate_constraint_type)
3507 {
3508         int          minus         = 0;
3509         tarval      *offset        = NULL;
3510         int          offset_sign   = 0;
3511         long         val = 0;
3512         ir_entity   *symconst_ent  = NULL;
3513         int          symconst_sign = 0;
3514         ir_mode     *mode;
3515         ir_node     *cnst          = NULL;
3516         ir_node     *symconst      = NULL;
3517         ir_node     *new_node;
3518
3519         mode = get_irn_mode(node);
3520         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
3521                 return NULL;
3522         }
3523
3524         if(is_Minus(node)) {
3525                 minus = 1;
3526                 node  = get_Minus_op(node);
3527         }
3528
3529         if(is_Const(node)) {
3530                 cnst        = node;
3531                 symconst    = NULL;
3532                 offset_sign = minus;
3533         } else if(is_SymConst(node)) {
3534                 cnst          = NULL;
3535                 symconst      = node;
3536                 symconst_sign = minus;
3537         } else if(is_Add(node)) {
3538                 ir_node *left  = get_Add_left(node);
3539                 ir_node *right = get_Add_right(node);
3540                 if(is_Const(left) && is_SymConst(right)) {
3541                         cnst          = left;
3542                         symconst      = right;
3543                         symconst_sign = minus;
3544                         offset_sign   = minus;
3545                 } else if(is_SymConst(left) && is_Const(right)) {
3546                         cnst          = right;
3547                         symconst      = left;
3548                         symconst_sign = minus;
3549                         offset_sign   = minus;
3550                 }
3551         } else if(is_Sub(node)) {
3552                 ir_node *left  = get_Sub_left(node);
3553                 ir_node *right = get_Sub_right(node);
3554                 if(is_Const(left) && is_SymConst(right)) {
3555                         cnst          = left;
3556                         symconst      = right;
3557                         symconst_sign = !minus;
3558                         offset_sign   = minus;
3559                 } else if(is_SymConst(left) && is_Const(right)) {
3560                         cnst          = right;
3561                         symconst      = left;
3562                         symconst_sign = minus;
3563                         offset_sign   = !minus;
3564                 }
3565         } else {
3566                 return NULL;
3567         }
3568
3569         if(cnst != NULL) {
3570                 offset = get_Const_tarval(cnst);
3571                 if(tarval_is_long(offset)) {
3572                         val = get_tarval_long(offset);
3573                 } else {
3574                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
3575                                    "long?\n", cnst);
3576                         return NULL;
3577                 }
3578
3579                 if(!check_immediate_constraint(val, immediate_constraint_type))
3580                         return NULL;
3581         }
3582         if(symconst != NULL) {
3583                 if(immediate_constraint_type != 0) {
3584                         /* we need full 32bits for symconsts */
3585                         return NULL;
3586                 }
3587
3588                 /* unfortunately the assembler/linker doesn't support -symconst */
3589                 if(symconst_sign)
3590                         return NULL;
3591
3592                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
3593                         return NULL;
3594                 symconst_ent = get_SymConst_entity(symconst);
3595         }
3596         if(cnst == NULL && symconst == NULL)
3597                 return NULL;
3598
3599         if(offset_sign && offset != NULL) {
3600                 offset = tarval_neg(offset);
3601         }
3602
3603         new_node = create_Immediate(symconst_ent, symconst_sign, val);
3604
3605         return new_node;
3606 }
3607
3608 static ir_node *create_immediate_or_transform(ir_node *node,
3609                                               char immediate_constraint_type)
3610 {
3611         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
3612         if (new_node == NULL) {
3613                 new_node = be_transform_node(node);
3614         }
3615         return new_node;
3616 }
3617
3618 static const arch_register_req_t no_register_req = {
3619         arch_register_req_type_none,
3620         NULL,                         /* regclass */
3621         NULL,                         /* limit bitset */
3622         0,                            /* same pos */
3623         0                             /* different pos */
3624 };
3625
3626 /**
3627  * An assembler constraint.
3628  */
3629 typedef struct constraint_t constraint_t;
3630 struct constraint_t {
3631         int                         is_in;
3632         int                         n_outs;
3633         const arch_register_req_t **out_reqs;
3634
3635         const arch_register_req_t  *req;
3636         unsigned                    immediate_possible;
3637         char                        immediate_type;
3638 };
3639
3640 static void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
3641 {
3642         int                          immediate_possible = 0;
3643         char                         immediate_type     = 0;
3644         unsigned                     limited            = 0;
3645         const arch_register_class_t *cls                = NULL;
3646         ir_graph                    *irg = current_ir_graph;
3647         struct obstack              *obst = get_irg_obstack(irg);
3648         arch_register_req_t         *req;
3649         unsigned                    *limited_ptr = NULL;
3650         int                          p;
3651         int                          same_as = -1;
3652
3653         /* TODO: replace all the asserts with nice error messages */
3654
3655         if(*c == 0) {
3656                 /* a memory constraint: no need to do anything in backend about it
3657                  * (the dependencies are already respected by the memory edge of
3658                  * the node) */
3659                 constraint->req = &no_register_req;
3660                 return;
3661         }
3662
3663         while(*c != 0) {
3664                 switch(*c) {
3665                 case ' ':
3666                 case '\t':
3667                 case '\n':
3668                         break;
3669
3670                 case 'a':
3671                         assert(cls == NULL ||
3672                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3673                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3674                         limited |= 1 << REG_EAX;
3675                         break;
3676                 case 'b':
3677                         assert(cls == NULL ||
3678                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3679                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3680                         limited |= 1 << REG_EBX;
3681                         break;
3682                 case 'c':
3683                         assert(cls == NULL ||
3684                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3685                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3686                         limited |= 1 << REG_ECX;
3687                         break;
3688                 case 'd':
3689                         assert(cls == NULL ||
3690                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3691                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3692                         limited |= 1 << REG_EDX;
3693                         break;
3694                 case 'D':
3695                         assert(cls == NULL ||
3696                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3697                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3698                         limited |= 1 << REG_EDI;
3699                         break;
3700                 case 'S':
3701                         assert(cls == NULL ||
3702                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3703                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3704                         limited |= 1 << REG_ESI;
3705                         break;
3706                 case 'Q':
3707                 case 'q': /* q means lower part of the regs only, this makes no
3708                                    * difference to Q for us (we only assigne whole registers) */
3709                         assert(cls == NULL ||
3710                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3711                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3712                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3713                                    1 << REG_EDX;
3714                         break;
3715                 case 'A':
3716                         assert(cls == NULL ||
3717                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3718                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3719                         limited |= 1 << REG_EAX | 1 << REG_EDX;
3720                         break;
3721                 case 'l':
3722                         assert(cls == NULL ||
3723                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3724                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3725                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3726                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
3727                                    1 << REG_EBP;
3728                         break;
3729
3730                 case 'R':
3731                 case 'r':
3732                 case 'p':
3733                         assert(cls == NULL);
3734                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3735                         break;
3736
3737                 case 'f':
3738                 case 't':
3739                 case 'u':
3740                         /* TODO: mark values so the x87 simulator knows about t and u */
3741                         assert(cls == NULL);
3742                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3743                         break;
3744
3745                 case 'Y':
3746                 case 'x':
3747                         assert(cls == NULL);
3748                         /* TODO: check that sse2 is supported */
3749                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3750                         break;
3751
3752                 case 'I':
3753                 case 'J':
3754                 case 'K':
3755                 case 'L':
3756                 case 'M':
3757                 case 'N':
3758                 case 'O':
3759                         assert(!immediate_possible);
3760                         immediate_possible = 1;
3761                         immediate_type     = *c;
3762                         break;
3763                 case 'n':
3764                 case 'i':
3765                         assert(!immediate_possible);
3766                         immediate_possible = 1;
3767                         break;
3768
3769                 case 'g':
3770                         assert(!immediate_possible && cls == NULL);
3771                         immediate_possible = 1;
3772                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3773                         break;
3774
3775                 case '0':
3776                 case '1':
3777                 case '2':
3778                 case '3':
3779                 case '4':
3780                 case '5':
3781                 case '6':
3782                 case '7':
3783                 case '8':
3784                 case '9':
3785                         assert(constraint->is_in && "can only specify same constraint "
3786                                "on input");
3787
3788                         sscanf(c, "%d%n", &same_as, &p);
3789                         if(same_as >= 0) {
3790                                 c += p;
3791                                 continue;
3792                         }
3793                         break;
3794
3795                 case 'm':
3796                         /* memory constraint no need to do anything in backend about it
3797                          * (the dependencies are already respected by the memory edge of
3798                          * the node) */
3799                         constraint->req    = &no_register_req;
3800                         return;
3801
3802                 case 'E': /* no float consts yet */
3803                 case 'F': /* no float consts yet */
3804                 case 's': /* makes no sense on x86 */
3805                 case 'X': /* we can't support that in firm */
3806                 case 'o':
3807                 case 'V':
3808                 case '<': /* no autodecrement on x86 */
3809                 case '>': /* no autoincrement on x86 */
3810                 case 'C': /* sse constant not supported yet */
3811                 case 'G': /* 80387 constant not supported yet */
3812                 case 'y': /* we don't support mmx registers yet */
3813                 case 'Z': /* not available in 32 bit mode */
3814                 case 'e': /* not available in 32 bit mode */
3815                         panic("unsupported asm constraint '%c' found in (%+F)",
3816                               *c, current_ir_graph);
3817                         break;
3818                 default:
3819                         panic("unknown asm constraint '%c' found in (%+F)", *c,
3820                               current_ir_graph);
3821                         break;
3822                 }
3823                 ++c;
3824         }
3825
3826         if(same_as >= 0) {
3827                 const arch_register_req_t *other_constr;
3828
3829                 assert(cls == NULL && "same as and register constraint not supported");
3830                 assert(!immediate_possible && "same as and immediate constraint not "
3831                        "supported");
3832                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3833                        "same_as constraint");
3834
3835                 other_constr         = constraint->out_reqs[same_as];
3836
3837                 req                  = obstack_alloc(obst, sizeof(req[0]));
3838                 req->cls             = other_constr->cls;
3839                 req->type            = arch_register_req_type_should_be_same;
3840                 req->limited         = NULL;
3841                 req->other_same      = 1U << pos;
3842                 req->other_different = 0;
3843
3844                 /* switch constraints. This is because in firm we have same_as
3845                  * constraints on the output constraints while in the gcc asm syntax
3846                  * they are specified on the input constraints */
3847                 constraint->req               = other_constr;
3848                 constraint->out_reqs[same_as] = req;
3849                 constraint->immediate_possible = 0;
3850                 return;
3851         }
3852
3853         if(immediate_possible && cls == NULL) {
3854                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3855         }
3856         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3857         assert(cls != NULL);
3858
3859         if(immediate_possible) {
3860                 assert(constraint->is_in
3861                        && "immediate make no sense for output constraints");
3862         }
3863         /* todo: check types (no float input on 'r' constrained in and such... */
3864
3865         if(limited != 0) {
3866                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3867                 limited_ptr  = (unsigned*) (req+1);
3868         } else {
3869                 req = obstack_alloc(obst, sizeof(req[0]));
3870         }
3871         memset(req, 0, sizeof(req[0]));
3872
3873         if(limited != 0) {
3874                 req->type    = arch_register_req_type_limited;
3875                 *limited_ptr = limited;
3876                 req->limited = limited_ptr;
3877         } else {
3878                 req->type    = arch_register_req_type_normal;
3879         }
3880         req->cls = cls;
3881
3882         constraint->req                = req;
3883         constraint->immediate_possible = immediate_possible;
3884         constraint->immediate_type     = immediate_type;
3885 }
3886
3887 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3888                           const char *clobber)
3889 {
3890         ir_graph                    *irg  = get_irn_irg(node);
3891         struct obstack              *obst = get_irg_obstack(irg);
3892         const arch_register_t       *reg  = NULL;
3893         int                          c;
3894         size_t                       r;
3895         arch_register_req_t         *req;
3896         const arch_register_class_t *cls;
3897         unsigned                    *limited;
3898
3899         (void) pos;
3900
3901         /* TODO: construct a hashmap instead of doing linear search for clobber
3902          * register */
3903         for(c = 0; c < N_CLASSES; ++c) {
3904                 cls = & ia32_reg_classes[c];
3905                 for(r = 0; r < cls->n_regs; ++r) {
3906                         const arch_register_t *temp_reg = arch_register_for_index(cls, r);
3907                         if(strcmp(temp_reg->name, clobber) == 0
3908                                         || (c == CLASS_ia32_gp && strcmp(temp_reg->name+1, clobber) == 0)) {
3909                                 reg = temp_reg;
3910                                 break;
3911                         }
3912                 }
3913                 if(reg != NULL)
3914                         break;
3915         }
3916         if(reg == NULL) {
3917                 panic("Register '%s' mentioned in asm clobber is unknown\n", clobber);
3918                 return;
3919         }
3920
3921         assert(reg->index < 32);
3922
3923         limited  = obstack_alloc(obst, sizeof(limited[0]));
3924         *limited = 1 << reg->index;
3925
3926         req          = obstack_alloc(obst, sizeof(req[0]));
3927         memset(req, 0, sizeof(req[0]));
3928         req->type    = arch_register_req_type_limited;
3929         req->cls     = cls;
3930         req->limited = limited;
3931
3932         constraint->req                = req;
3933         constraint->immediate_possible = 0;
3934         constraint->immediate_type     = 0;
3935 }
3936
3937 static int is_memory_op(const ir_asm_constraint *constraint)
3938 {
3939         ident      *id  = constraint->constraint;
3940         const char *str = get_id_str(id);
3941         const char *c;
3942
3943         for(c = str; *c != '\0'; ++c) {
3944                 if(*c == 'm')
3945                         return 1;
3946         }
3947
3948         return 0;
3949 }
3950
3951 /**
3952  * generates code for a ASM node
3953  */
3954 static ir_node *gen_ASM(ir_node *node)
3955 {
3956         int                         i, arity;
3957         ir_graph                   *irg       = current_ir_graph;
3958         ir_node                    *block     = get_nodes_block(node);
3959         ir_node                    *new_block = be_transform_node(block);
3960         dbg_info                   *dbgi      = get_irn_dbg_info(node);
3961         ir_node                   **in;
3962         ir_node                    *new_node;
3963         int                         out_arity;
3964         int                         n_out_constraints;
3965         int                         n_clobbers;
3966         const arch_register_req_t **out_reg_reqs;
3967         const arch_register_req_t **in_reg_reqs;
3968         ia32_asm_reg_t             *register_map;
3969         unsigned                    reg_map_size = 0;
3970         struct obstack             *obst;
3971         const ir_asm_constraint    *in_constraints;
3972         const ir_asm_constraint    *out_constraints;
3973         ident                     **clobbers;
3974         constraint_t                parsed_constraint;
3975
3976         arity = get_irn_arity(node);
3977         in    = alloca(arity * sizeof(in[0]));
3978         memset(in, 0, arity * sizeof(in[0]));
3979
3980         n_out_constraints = get_ASM_n_output_constraints(node);
3981         n_clobbers        = get_ASM_n_clobbers(node);
3982         out_arity         = n_out_constraints + n_clobbers;
3983         /* hack to keep space for mem proj */
3984         if(n_clobbers > 0)
3985                 out_arity += 1;
3986
3987         in_constraints  = get_ASM_input_constraints(node);
3988         out_constraints = get_ASM_output_constraints(node);
3989         clobbers        = get_ASM_clobbers(node);
3990
3991         /* construct output constraints */
3992         obst         = get_irg_obstack(irg);
3993         out_reg_reqs = obstack_alloc(obst, out_arity * sizeof(out_reg_reqs[0]));
3994         parsed_constraint.out_reqs = out_reg_reqs;
3995         parsed_constraint.n_outs   = n_out_constraints;
3996         parsed_constraint.is_in    = 0;
3997
3998         for(i = 0; i < out_arity; ++i) {
3999                 const char   *c;
4000
4001                 if(i < n_out_constraints) {
4002                         const ir_asm_constraint *constraint = &out_constraints[i];
4003                         c = get_id_str(constraint->constraint);
4004                         parse_asm_constraint(i, &parsed_constraint, c);
4005
4006                         if(constraint->pos > reg_map_size)
4007                                 reg_map_size = constraint->pos;
4008
4009                         out_reg_reqs[i] = parsed_constraint.req;
4010                 } else if(i < out_arity - 1) {
4011                         ident *glob_id = clobbers [i - n_out_constraints];
4012                         assert(glob_id != NULL);
4013                         c = get_id_str(glob_id);
4014                         parse_clobber(node, i, &parsed_constraint, c);
4015
4016                         out_reg_reqs[i+1] = parsed_constraint.req;
4017                 }
4018         }
4019         if(n_clobbers > 1)
4020                 out_reg_reqs[n_out_constraints] = &no_register_req;
4021
4022         /* construct input constraints */
4023         in_reg_reqs = obstack_alloc(obst, arity * sizeof(in_reg_reqs[0]));
4024         parsed_constraint.is_in = 1;
4025         for(i = 0; i < arity; ++i) {
4026                 const ir_asm_constraint   *constraint = &in_constraints[i];
4027                 ident                     *constr_id  = constraint->constraint;
4028                 const char                *c          = get_id_str(constr_id);
4029
4030                 parse_asm_constraint(i, &parsed_constraint, c);
4031                 in_reg_reqs[i] = parsed_constraint.req;
4032
4033                 if(constraint->pos > reg_map_size)
4034                         reg_map_size = constraint->pos;
4035
4036                 if(parsed_constraint.immediate_possible) {
4037                         ir_node *pred      = get_irn_n(node, i);
4038                         char     imm_type  = parsed_constraint.immediate_type;
4039                         ir_node *immediate = try_create_Immediate(pred, imm_type);
4040
4041                         if(immediate != NULL) {
4042                                 in[i] = immediate;
4043                         }
4044                 }
4045         }
4046         reg_map_size++;
4047
4048         register_map = NEW_ARR_D(ia32_asm_reg_t, obst, reg_map_size);
4049         memset(register_map, 0, reg_map_size * sizeof(register_map[0]));
4050
4051         for(i = 0; i < n_out_constraints; ++i) {
4052                 const ir_asm_constraint *constraint = &out_constraints[i];
4053                 unsigned                 pos        = constraint->pos;
4054
4055                 assert(pos < reg_map_size);
4056                 register_map[pos].use_input = 0;
4057                 register_map[pos].valid     = 1;
4058                 register_map[pos].memory    = is_memory_op(constraint);
4059                 register_map[pos].inout_pos = i;
4060                 register_map[pos].mode      = constraint->mode;
4061         }
4062
4063         /* transform inputs */
4064         for(i = 0; i < arity; ++i) {
4065                 const ir_asm_constraint *constraint = &in_constraints[i];
4066                 unsigned                 pos        = constraint->pos;
4067                 ir_node                 *pred       = get_irn_n(node, i);
4068                 ir_node                 *transformed;
4069
4070                 assert(pos < reg_map_size);
4071                 register_map[pos].use_input = 1;
4072                 register_map[pos].valid     = 1;
4073                 register_map[pos].memory    = is_memory_op(constraint);
4074                 register_map[pos].inout_pos = i;
4075                 register_map[pos].mode      = constraint->mode;
4076
4077                 if(in[i] != NULL)
4078                         continue;
4079
4080                 transformed = be_transform_node(pred);
4081                 in[i]       = transformed;
4082         }
4083
4084         new_node = new_rd_ia32_Asm(dbgi, irg, new_block, arity, in, out_arity,
4085                                    get_ASM_text(node), register_map);
4086
4087         set_ia32_out_req_all(new_node, out_reg_reqs);
4088         set_ia32_in_req_all(new_node, in_reg_reqs);
4089
4090         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4091
4092         return new_node;
4093 }
4094
4095 /**
4096  * Transforms a FrameAddr into an ia32 Add.
4097  */
4098 static ir_node *gen_be_FrameAddr(ir_node *node) {
4099         ir_node  *block  = be_transform_node(get_nodes_block(node));
4100         ir_node  *op     = be_get_FrameAddr_frame(node);
4101         ir_node  *new_op = be_transform_node(op);
4102         ir_graph *irg    = current_ir_graph;
4103         dbg_info *dbgi   = get_irn_dbg_info(node);
4104         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
4105         ir_node  *new_node;
4106
4107         new_node = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
4108         set_ia32_frame_ent(new_node, arch_get_frame_entity(env_cg->arch_env, node));
4109         set_ia32_use_frame(new_node);
4110
4111         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4112
4113         return new_node;
4114 }
4115
4116 /**
4117  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
4118  */
4119 static ir_node *gen_be_Return(ir_node *node) {
4120         ir_graph  *irg     = current_ir_graph;
4121         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
4122         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
4123         ir_entity *ent     = get_irg_entity(irg);
4124         ir_type   *tp      = get_entity_type(ent);
4125         dbg_info  *dbgi;
4126         ir_node   *block;
4127         ir_type   *res_type;
4128         ir_mode   *mode;
4129         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
4130         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
4131         ir_node   *noreg;
4132         ir_node   **in;
4133         int       pn_ret_val, pn_ret_mem, arity, i;
4134
4135         assert(ret_val != NULL);
4136         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
4137                 return be_duplicate_node(node);
4138         }
4139
4140         res_type = get_method_res_type(tp, 0);
4141
4142         if (! is_Primitive_type(res_type)) {
4143                 return be_duplicate_node(node);
4144         }
4145
4146         mode = get_type_mode(res_type);
4147         if (! mode_is_float(mode)) {
4148                 return be_duplicate_node(node);
4149         }
4150
4151         assert(get_method_n_ress(tp) == 1);
4152
4153         pn_ret_val = get_Proj_proj(ret_val);
4154         pn_ret_mem = get_Proj_proj(ret_mem);
4155
4156         /* get the Barrier */
4157         barrier = get_Proj_pred(ret_val);
4158
4159         /* get result input of the Barrier */
4160         ret_val     = get_irn_n(barrier, pn_ret_val);
4161         new_ret_val = be_transform_node(ret_val);
4162
4163         /* get memory input of the Barrier */
4164         ret_mem     = get_irn_n(barrier, pn_ret_mem);
4165         new_ret_mem = be_transform_node(ret_mem);
4166
4167         frame = get_irg_frame(irg);
4168
4169         dbgi  = get_irn_dbg_info(barrier);
4170         block = be_transform_node(get_nodes_block(barrier));
4171
4172         noreg = ia32_new_NoReg_gp(env_cg);
4173
4174         /* store xmm0 onto stack */
4175         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
4176                                              new_ret_mem, new_ret_val);
4177         set_ia32_ls_mode(sse_store, mode);
4178         set_ia32_op_type(sse_store, ia32_AddrModeD);
4179         set_ia32_use_frame(sse_store);
4180
4181         /* load into x87 register */
4182         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
4183         set_ia32_op_type(fld, ia32_AddrModeS);
4184         set_ia32_use_frame(fld);
4185
4186         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
4187         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
4188
4189         /* create a new barrier */
4190         arity = get_irn_arity(barrier);
4191         in = alloca(arity * sizeof(in[0]));
4192         for (i = 0; i < arity; ++i) {
4193                 ir_node *new_in;
4194
4195                 if (i == pn_ret_val) {
4196                         new_in = fld;
4197                 } else if (i == pn_ret_mem) {
4198                         new_in = mproj;
4199                 } else {
4200                         ir_node *in = get_irn_n(barrier, i);
4201                         new_in = be_transform_node(in);
4202                 }
4203                 in[i] = new_in;
4204         }
4205
4206         new_barrier = new_ir_node(dbgi, irg, block,
4207                                   get_irn_op(barrier), get_irn_mode(barrier),
4208                                   arity, in);
4209         copy_node_attr(barrier, new_barrier);
4210         be_duplicate_deps(barrier, new_barrier);
4211         be_set_transformed_node(barrier, new_barrier);
4212         mark_irn_visited(barrier);
4213
4214         /* transform normally */
4215         return be_duplicate_node(node);
4216 }
4217
4218 /**
4219  * Transform a be_AddSP into an ia32_SubSP.
4220  */
4221 static ir_node *gen_be_AddSP(ir_node *node)
4222 {
4223         ir_node  *sz = get_irn_n(node, be_pos_AddSP_size);
4224         ir_node  *sp = get_irn_n(node, be_pos_AddSP_old_sp);
4225
4226         return gen_binop(node, sp, sz, new_rd_ia32_SubSP, match_am);
4227 }
4228
4229 /**
4230  * Transform a be_SubSP into an ia32_AddSP
4231  */
4232 static ir_node *gen_be_SubSP(ir_node *node)
4233 {
4234         ir_node  *sz = get_irn_n(node, be_pos_SubSP_size);
4235         ir_node  *sp = get_irn_n(node, be_pos_SubSP_old_sp);
4236
4237         return gen_binop(node, sp, sz, new_rd_ia32_AddSP, match_am);
4238 }
4239
4240 /**
4241  * This function just sets the register for the Unknown node
4242  * as this is not done during register allocation because Unknown
4243  * is an "ignore" node.
4244  */
4245 static ir_node *gen_Unknown(ir_node *node) {
4246         ir_mode *mode = get_irn_mode(node);
4247
4248         if (mode_is_float(mode)) {
4249                 if (ia32_cg_config.use_sse2) {
4250                         return ia32_new_Unknown_xmm(env_cg);
4251                 } else {
4252                         /* Unknown nodes are buggy in x87 simulator, use zero for now... */
4253                         ir_graph *irg   = current_ir_graph;
4254                         dbg_info *dbgi  = get_irn_dbg_info(node);
4255                         ir_node  *block = get_irg_start_block(irg);
4256                         ir_node  *ret   = new_rd_ia32_vfldz(dbgi, irg, block);
4257
4258                         /* Const Nodes before the initial IncSP are a bad idea, because
4259                          * they could be spilled and we have no SP ready at that point yet.
4260                          * So add a dependency to the initial frame pointer calculation to
4261                          * avoid that situation.
4262                          */
4263                         add_irn_dep(ret, get_irg_frame(irg));
4264                         return ret;
4265                 }
4266         } else if (mode_needs_gp_reg(mode)) {
4267                 return ia32_new_Unknown_gp(env_cg);
4268         } else {
4269                 panic("unsupported Unknown-Mode");
4270         }
4271         return NULL;
4272 }
4273
4274 /**
4275  * Change some phi modes
4276  */
4277 static ir_node *gen_Phi(ir_node *node) {
4278         ir_node  *block = be_transform_node(get_nodes_block(node));
4279         ir_graph *irg   = current_ir_graph;
4280         dbg_info *dbgi  = get_irn_dbg_info(node);
4281         ir_mode  *mode  = get_irn_mode(node);
4282         ir_node  *phi;
4283
4284         if(mode_needs_gp_reg(mode)) {
4285                 /* we shouldn't have any 64bit stuff around anymore */
4286                 assert(get_mode_size_bits(mode) <= 32);
4287                 /* all integer operations are on 32bit registers now */
4288                 mode = mode_Iu;
4289         } else if(mode_is_float(mode)) {
4290                 if (ia32_cg_config.use_sse2) {
4291                         mode = mode_xmm;
4292                 } else {
4293                         mode = mode_vfp;
4294                 }
4295         }
4296
4297         /* phi nodes allow loops, so we use the old arguments for now
4298          * and fix this later */
4299         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
4300                           get_irn_in(node) + 1);
4301         copy_node_attr(node, phi);
4302         be_duplicate_deps(node, phi);
4303
4304         be_set_transformed_node(node, phi);
4305         be_enqueue_preds(node);
4306
4307         return phi;
4308 }
4309
4310 /**
4311  * Transform IJmp
4312  */
4313 static ir_node *gen_IJmp(ir_node *node)
4314 {
4315         ir_node  *block     = get_nodes_block(node);
4316         ir_node  *new_block = be_transform_node(block);
4317         ir_graph *irg       = current_ir_graph;
4318         dbg_info *dbgi      = get_irn_dbg_info(node);
4319         ir_node  *op        = get_IJmp_target(node);
4320         ir_node  *new_node;
4321         ia32_address_mode_t  am;
4322         ia32_address_t      *addr = &am.addr;
4323
4324         assert(get_irn_mode(op) == mode_P);
4325
4326         match_arguments(&am, block, NULL, op, NULL,
4327                         match_am | match_8bit_am | match_16bit_am |
4328                         match_immediate | match_8bit | match_16bit);
4329
4330         new_node = new_rd_ia32_IJmp(dbgi, irg, new_block, addr->base, addr->index,
4331                                     addr->mem, am.new_op2);
4332         set_am_attributes(new_node, &am);
4333         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4334
4335         new_node = fix_mem_proj(new_node, &am);
4336
4337         return new_node;
4338 }
4339
4340 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
4341                                      ir_node *mem);
4342
4343 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
4344                                       ir_node *val, ir_node *mem);
4345
4346 /**
4347  * Transforms a lowered Load into a "real" one.
4348  */
4349 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
4350 {
4351         ir_node  *block   = be_transform_node(get_nodes_block(node));
4352         ir_node  *ptr     = get_irn_n(node, 0);
4353         ir_node  *new_ptr = be_transform_node(ptr);
4354         ir_node  *mem     = get_irn_n(node, 1);
4355         ir_node  *new_mem = be_transform_node(mem);
4356         ir_graph *irg     = current_ir_graph;
4357         dbg_info *dbgi    = get_irn_dbg_info(node);
4358         ir_mode  *mode    = get_ia32_ls_mode(node);
4359         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
4360         ir_node  *new_op;
4361
4362         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
4363
4364         set_ia32_op_type(new_op, ia32_AddrModeS);
4365         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
4366         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
4367         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
4368         if (is_ia32_am_sc_sign(node))
4369                 set_ia32_am_sc_sign(new_op);
4370         set_ia32_ls_mode(new_op, mode);
4371         if (is_ia32_use_frame(node)) {
4372                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
4373                 set_ia32_use_frame(new_op);
4374         }
4375
4376         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
4377
4378         return new_op;
4379 }
4380
4381 /**
4382  * Transforms a lowered Store into a "real" one.
4383  */
4384 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
4385 {
4386         ir_node  *block   = be_transform_node(get_nodes_block(node));
4387         ir_node  *ptr     = get_irn_n(node, 0);
4388         ir_node  *new_ptr = be_transform_node(ptr);
4389         ir_node  *val     = get_irn_n(node, 1);
4390         ir_node  *new_val = be_transform_node(val);
4391         ir_node  *mem     = get_irn_n(node, 2);
4392         ir_node  *new_mem = be_transform_node(mem);
4393         ir_graph *irg     = current_ir_graph;
4394         dbg_info *dbgi    = get_irn_dbg_info(node);
4395         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
4396         ir_mode  *mode    = get_ia32_ls_mode(node);
4397         ir_node  *new_op;
4398         long     am_offs;
4399
4400         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
4401
4402         am_offs = get_ia32_am_offs_int(node);
4403         add_ia32_am_offs_int(new_op, am_offs);
4404
4405         set_ia32_op_type(new_op, ia32_AddrModeD);
4406         set_ia32_ls_mode(new_op, mode);
4407         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
4408         set_ia32_use_frame(new_op);
4409
4410         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
4411
4412         return new_op;
4413 }
4414
4415 static ir_node *gen_ia32_l_ShlDep(ir_node *node)
4416 {
4417         ir_node *left  = get_irn_n(node, n_ia32_l_ShlDep_val);
4418         ir_node *right = get_irn_n(node, n_ia32_l_ShlDep_count);
4419
4420         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
4421                                match_immediate | match_mode_neutral);
4422 }
4423
4424 static ir_node *gen_ia32_l_ShrDep(ir_node *node)
4425 {
4426         ir_node *left  = get_irn_n(node, n_ia32_l_ShrDep_val);
4427         ir_node *right = get_irn_n(node, n_ia32_l_ShrDep_count);
4428         return gen_shift_binop(node, left, right, new_rd_ia32_Shr,
4429                                match_immediate);
4430 }
4431
4432 static ir_node *gen_ia32_l_SarDep(ir_node *node)
4433 {
4434         ir_node *left  = get_irn_n(node, n_ia32_l_SarDep_val);
4435         ir_node *right = get_irn_n(node, n_ia32_l_SarDep_count);
4436         return gen_shift_binop(node, left, right, new_rd_ia32_Sar,
4437                                match_immediate);
4438 }
4439
4440 static ir_node *gen_ia32_l_Add(ir_node *node) {
4441         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
4442         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
4443         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add,
4444                         match_commutative | match_am | match_immediate |
4445                         match_mode_neutral);
4446
4447         if(is_Proj(lowered)) {
4448                 lowered = get_Proj_pred(lowered);
4449         } else {
4450                 assert(is_ia32_Add(lowered));
4451                 set_irn_mode(lowered, mode_T);
4452         }
4453
4454         return lowered;
4455 }
4456
4457 static ir_node *gen_ia32_l_Adc(ir_node *node)
4458 {
4459         return gen_binop_flags(node, new_rd_ia32_Adc,
4460                         match_commutative | match_am | match_immediate |
4461                         match_mode_neutral);
4462 }
4463
4464 /**
4465  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
4466  *
4467  * @param node   The node to transform
4468  * @return the created ia32 vfild node
4469  */
4470 static ir_node *gen_ia32_l_vfild(ir_node *node) {
4471         return gen_lowered_Load(node, new_rd_ia32_vfild);
4472 }
4473
4474 /**
4475  * Transforms an ia32_l_Load into a "real" ia32_Load node
4476  *
4477  * @param node   The node to transform
4478  * @return the created ia32 Load node
4479  */
4480 static ir_node *gen_ia32_l_Load(ir_node *node) {
4481         return gen_lowered_Load(node, new_rd_ia32_Load);
4482 }
4483
4484 /**
4485  * Transforms an ia32_l_Store into a "real" ia32_Store node
4486  *
4487  * @param node   The node to transform
4488  * @return the created ia32 Store node
4489  */
4490 static ir_node *gen_ia32_l_Store(ir_node *node) {
4491         return gen_lowered_Store(node, new_rd_ia32_Store);
4492 }
4493
4494 /**
4495  * Transforms a l_vfist into a "real" vfist node.
4496  *
4497  * @param node   The node to transform
4498  * @return the created ia32 vfist node
4499  */
4500 static ir_node *gen_ia32_l_vfist(ir_node *node) {
4501         ir_node  *block      = be_transform_node(get_nodes_block(node));
4502         ir_node  *ptr        = get_irn_n(node, 0);
4503         ir_node  *new_ptr    = be_transform_node(ptr);
4504         ir_node  *val        = get_irn_n(node, 1);
4505         ir_node  *new_val    = be_transform_node(val);
4506         ir_node  *mem        = get_irn_n(node, 2);
4507         ir_node  *new_mem    = be_transform_node(mem);
4508         ir_graph *irg        = current_ir_graph;
4509         dbg_info *dbgi       = get_irn_dbg_info(node);
4510         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
4511         ir_mode  *mode       = get_ia32_ls_mode(node);
4512         ir_node  *memres, *fist;
4513         long     am_offs;
4514
4515         memres = gen_vfist(dbgi, irg, block, new_ptr, noreg, new_mem, new_val, &fist);
4516         am_offs = get_ia32_am_offs_int(node);
4517         add_ia32_am_offs_int(fist, am_offs);
4518
4519         set_ia32_op_type(fist, ia32_AddrModeD);
4520         set_ia32_ls_mode(fist, mode);
4521         set_ia32_frame_ent(fist, get_ia32_frame_ent(node));
4522         set_ia32_use_frame(fist);
4523
4524         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(env_cg, node));
4525
4526         return memres;
4527 }
4528
4529 /**
4530  * Transforms a l_MulS into a "real" MulS node.
4531  *
4532  * @return the created ia32 Mul node
4533  */
4534 static ir_node *gen_ia32_l_Mul(ir_node *node) {
4535         ir_node *left  = get_binop_left(node);
4536         ir_node *right = get_binop_right(node);
4537
4538         return gen_binop(node, left, right, new_rd_ia32_Mul,
4539                          match_commutative | match_am | match_mode_neutral);
4540 }
4541
4542 /**
4543  * Transforms a l_IMulS into a "real" IMul1OPS node.
4544  *
4545  * @return the created ia32 IMul1OP node
4546  */
4547 static ir_node *gen_ia32_l_IMul(ir_node *node) {
4548         ir_node  *left  = get_binop_left(node);
4549         ir_node  *right = get_binop_right(node);
4550
4551         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
4552                          match_commutative | match_am | match_mode_neutral);
4553 }
4554
4555 static ir_node *gen_ia32_l_Sub(ir_node *node) {
4556         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_minuend);
4557         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_subtrahend);
4558         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub,
4559                         match_am | match_immediate | match_mode_neutral);
4560
4561         if(is_Proj(lowered)) {
4562                 lowered = get_Proj_pred(lowered);
4563         } else {
4564                 assert(is_ia32_Sub(lowered));
4565                 set_irn_mode(lowered, mode_T);
4566         }
4567
4568         return lowered;
4569 }
4570
4571 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
4572         return gen_binop_flags(node, new_rd_ia32_Sbb,
4573                         match_am | match_immediate | match_mode_neutral);
4574 }
4575
4576 /**
4577  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
4578  * op1 - target to be shifted
4579  * op2 - contains bits to be shifted into target
4580  * op3 - shift count
4581  * Only op3 can be an immediate.
4582  */
4583 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *high,
4584                                          ir_node *low, ir_node *count)
4585 {
4586         ir_node  *block     = get_nodes_block(node);
4587         ir_node  *new_block = be_transform_node(block);
4588         ir_graph *irg       = current_ir_graph;
4589         dbg_info *dbgi      = get_irn_dbg_info(node);
4590         ir_node  *new_high  = be_transform_node(high);
4591         ir_node  *new_low   = be_transform_node(low);
4592         ir_node  *new_count;
4593         ir_node  *new_node;
4594
4595         /* the shift amount can be any mode that is bigger than 5 bits, since all
4596          * other bits are ignored anyway */
4597         while (is_Conv(count) && get_irn_n_edges(count) == 1) {
4598                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
4599                 count = get_Conv_op(count);
4600         }
4601         new_count = create_immediate_or_transform(count, 0);
4602
4603         if (is_ia32_l_ShlD(node)) {
4604                 new_node = new_rd_ia32_ShlD(dbgi, irg, new_block, new_high, new_low,
4605                                             new_count);
4606         } else {
4607                 new_node = new_rd_ia32_ShrD(dbgi, irg, new_block, new_high, new_low,
4608                                             new_count);
4609         }
4610         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4611
4612         return new_node;
4613 }
4614
4615 static ir_node *gen_ia32_l_ShlD(ir_node *node)
4616 {
4617         ir_node *high  = get_irn_n(node, n_ia32_l_ShlD_val_high);
4618         ir_node *low   = get_irn_n(node, n_ia32_l_ShlD_val_low);
4619         ir_node *count = get_irn_n(node, n_ia32_l_ShlD_count);
4620         return gen_lowered_64bit_shifts(node, high, low, count);
4621 }
4622
4623 static ir_node *gen_ia32_l_ShrD(ir_node *node)
4624 {
4625         ir_node *high  = get_irn_n(node, n_ia32_l_ShrD_val_high);
4626         ir_node *low   = get_irn_n(node, n_ia32_l_ShrD_val_low);
4627         ir_node *count = get_irn_n(node, n_ia32_l_ShrD_count);
4628         return gen_lowered_64bit_shifts(node, high, low, count);
4629 }
4630
4631 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node) {
4632         ir_node  *src_block    = get_nodes_block(node);
4633         ir_node  *block        = be_transform_node(src_block);
4634         ir_graph *irg          = current_ir_graph;
4635         dbg_info *dbgi         = get_irn_dbg_info(node);
4636         ir_node  *frame        = get_irg_frame(irg);
4637         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
4638         ir_node  *nomem        = new_NoMem();
4639         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
4640         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
4641         ir_node  *new_val_low  = be_transform_node(val_low);
4642         ir_node  *new_val_high = be_transform_node(val_high);
4643         ir_node  *in[2];
4644         ir_node  *sync;
4645         ir_node  *fild;
4646         ir_node  *store_low;
4647         ir_node  *store_high;
4648
4649         if(!mode_is_signed(get_irn_mode(val_high))) {
4650                 panic("unsigned long long -> float not supported yet (%+F)", node);
4651         }
4652
4653         /* do a store */
4654         store_low = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
4655                                       new_val_low);
4656         store_high = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
4657                                        new_val_high);
4658         SET_IA32_ORIG_NODE(store_low, ia32_get_old_node_name(env_cg, node));
4659         SET_IA32_ORIG_NODE(store_high, ia32_get_old_node_name(env_cg, node));
4660
4661         set_ia32_use_frame(store_low);
4662         set_ia32_use_frame(store_high);
4663         set_ia32_op_type(store_low, ia32_AddrModeD);
4664         set_ia32_op_type(store_high, ia32_AddrModeD);
4665         set_ia32_ls_mode(store_low, mode_Iu);
4666         set_ia32_ls_mode(store_high, mode_Is);
4667         add_ia32_am_offs_int(store_high, 4);
4668
4669         in[0] = store_low;
4670         in[1] = store_high;
4671         sync  = new_rd_Sync(dbgi, irg, block, 2, in);
4672
4673         /* do a fild */
4674         fild = new_rd_ia32_vfild(dbgi, irg, block, frame, noreg, sync);
4675
4676         set_ia32_use_frame(fild);
4677         set_ia32_op_type(fild, ia32_AddrModeS);
4678         set_ia32_ls_mode(fild, mode_Ls);
4679
4680         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
4681
4682         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
4683 }
4684
4685 static ir_node *gen_ia32_l_FloattoLL(ir_node *node) {
4686         ir_node  *src_block  = get_nodes_block(node);
4687         ir_node  *block      = be_transform_node(src_block);
4688         ir_graph *irg        = current_ir_graph;
4689         dbg_info *dbgi       = get_irn_dbg_info(node);
4690         ir_node  *frame      = get_irg_frame(irg);
4691         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
4692         ir_node  *nomem      = new_NoMem();
4693         ir_node  *val        = get_irn_n(node, n_ia32_l_FloattoLL_val);
4694         ir_node  *new_val    = be_transform_node(val);
4695         ir_node  *fist, *mem;
4696
4697         mem = gen_vfist(dbgi, irg, block, frame, noreg, nomem, new_val, &fist);
4698         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(env_cg, node));
4699         set_ia32_use_frame(fist);
4700         set_ia32_op_type(fist, ia32_AddrModeD);
4701         set_ia32_ls_mode(fist, mode_Ls);
4702
4703         return mem;
4704 }
4705
4706 /**
4707  * the BAD transformer.
4708  */
4709 static ir_node *bad_transform(ir_node *node) {
4710         panic("No transform function for %+F available.\n", node);
4711         return NULL;
4712 }
4713
4714 static ir_node *gen_Proj_l_FloattoLL(ir_node *node) {
4715         ir_graph *irg      = current_ir_graph;
4716         ir_node  *block    = be_transform_node(get_nodes_block(node));
4717         ir_node  *pred     = get_Proj_pred(node);
4718         ir_node  *new_pred = be_transform_node(pred);
4719         ir_node  *frame    = get_irg_frame(irg);
4720         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
4721         dbg_info *dbgi     = get_irn_dbg_info(node);
4722         long      pn       = get_Proj_proj(node);
4723         ir_node  *load;
4724         ir_node  *proj;
4725         ia32_attr_t *attr;
4726
4727         load = new_rd_ia32_Load(dbgi, irg, block, frame, noreg, new_pred);
4728         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
4729         set_ia32_use_frame(load);
4730         set_ia32_op_type(load, ia32_AddrModeS);
4731         set_ia32_ls_mode(load, mode_Iu);
4732         /* we need a 64bit stackslot (fist stores 64bit) even though we only load
4733          * 32 bit from it with this particular load */
4734         attr = get_ia32_attr(load);
4735         attr->data.need_64bit_stackent = 1;
4736
4737         if (pn == pn_ia32_l_FloattoLL_res_high) {
4738                 add_ia32_am_offs_int(load, 4);
4739         } else {
4740                 assert(pn == pn_ia32_l_FloattoLL_res_low);
4741         }
4742
4743         proj = new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
4744
4745         return proj;
4746 }
4747
4748 /**
4749  * Transform the Projs of an AddSP.
4750  */
4751 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4752         ir_node  *block    = be_transform_node(get_nodes_block(node));
4753         ir_node  *pred     = get_Proj_pred(node);
4754         ir_node  *new_pred = be_transform_node(pred);
4755         ir_graph *irg      = current_ir_graph;
4756         dbg_info *dbgi     = get_irn_dbg_info(node);
4757         long     proj      = get_Proj_proj(node);
4758
4759         if (proj == pn_be_AddSP_sp) {
4760                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4761                                            pn_ia32_SubSP_stack);
4762                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4763                 return res;
4764         } else if(proj == pn_be_AddSP_res) {
4765                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4766                                    pn_ia32_SubSP_addr);
4767         } else if (proj == pn_be_AddSP_M) {
4768                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4769         }
4770
4771         assert(0);
4772         return new_rd_Unknown(irg, get_irn_mode(node));
4773 }
4774
4775 /**
4776  * Transform the Projs of a SubSP.
4777  */
4778 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4779         ir_node  *block    = be_transform_node(get_nodes_block(node));
4780         ir_node  *pred     = get_Proj_pred(node);
4781         ir_node  *new_pred = be_transform_node(pred);
4782         ir_graph *irg      = current_ir_graph;
4783         dbg_info *dbgi     = get_irn_dbg_info(node);
4784         long     proj      = get_Proj_proj(node);
4785
4786         if (proj == pn_be_SubSP_sp) {
4787                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4788                                            pn_ia32_AddSP_stack);
4789                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4790                 return res;
4791         } else if (proj == pn_be_SubSP_M) {
4792                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4793         }
4794
4795         assert(0);
4796         return new_rd_Unknown(irg, get_irn_mode(node));
4797 }
4798
4799 /**
4800  * Transform and renumber the Projs from a Load.
4801  */
4802 static ir_node *gen_Proj_Load(ir_node *node) {
4803         ir_node  *new_pred;
4804         ir_node  *block    = be_transform_node(get_nodes_block(node));
4805         ir_node  *pred     = get_Proj_pred(node);
4806         ir_graph *irg      = current_ir_graph;
4807         dbg_info *dbgi     = get_irn_dbg_info(node);
4808         long     proj      = get_Proj_proj(node);
4809
4810         /* loads might be part of source address mode matches, so we don't
4811          * transform the ProjMs yet (with the exception of loads whose result is
4812          * not used)
4813          */
4814         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4815                 ir_node *res;
4816
4817                 /* this is needed, because sometimes we have loops that are only
4818                    reachable through the ProjM */
4819                 be_enqueue_preds(node);
4820                 /* do it in 2 steps, to silence firm verifier */
4821                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4822                 set_Proj_proj(res, pn_ia32_mem);
4823                 return res;
4824         }
4825
4826         /* renumber the proj */
4827         new_pred = be_transform_node(pred);
4828         if (is_ia32_Load(new_pred)) {
4829                 switch (proj) {
4830                 case pn_Load_res:
4831                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
4832                 case pn_Load_M:
4833                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
4834                 case pn_Load_X_regular:
4835                         return new_rd_Jmp(dbgi, irg, block);
4836                 case pn_Load_X_except:
4837                         /* This Load might raise an exception. Mark it. */
4838                         set_ia32_exc_label(new_pred, 1);
4839                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Load_X_exc);
4840                 default:
4841                         break;
4842                 }
4843         } else if (is_ia32_Conv_I2I(new_pred) ||
4844                    is_ia32_Conv_I2I8Bit(new_pred)) {
4845                 set_irn_mode(new_pred, mode_T);
4846                 if (proj == pn_Load_res) {
4847                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4848                 } else if (proj == pn_Load_M) {
4849                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4850                 }
4851         } else if (is_ia32_xLoad(new_pred)) {
4852                 switch (proj) {
4853                 case pn_Load_res:
4854                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
4855                 case pn_Load_M:
4856                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
4857                 case pn_Load_X_regular:
4858                         return new_rd_Jmp(dbgi, irg, block);
4859                 case pn_Load_X_except:
4860                         /* This Load might raise an exception. Mark it. */
4861                         set_ia32_exc_label(new_pred, 1);
4862                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4863                 default:
4864                         break;
4865                 }
4866         } else if (is_ia32_vfld(new_pred)) {
4867                 switch (proj) {
4868                 case pn_Load_res:
4869                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
4870                 case pn_Load_M:
4871                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
4872                 case pn_Load_X_regular:
4873                         return new_rd_Jmp(dbgi, irg, block);
4874                 case pn_Load_X_except:
4875                         /* This Load might raise an exception. Mark it. */
4876                         set_ia32_exc_label(new_pred, 1);
4877                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4878                 default:
4879                         break;
4880                 }
4881         } else {
4882                 /* can happen for ProJMs when source address mode happened for the
4883                    node */
4884
4885                 /* however it should not be the result proj, as that would mean the
4886                    load had multiple users and should not have been used for
4887                    SourceAM */
4888                 if (proj != pn_Load_M) {
4889                         panic("internal error: transformed node not a Load");
4890                 }
4891                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4892         }
4893
4894         assert(0);
4895         return new_rd_Unknown(irg, get_irn_mode(node));
4896 }
4897
4898 /**
4899  * Transform and renumber the Projs from a DivMod like instruction.
4900  */
4901 static ir_node *gen_Proj_DivMod(ir_node *node) {
4902         ir_node  *block    = be_transform_node(get_nodes_block(node));
4903         ir_node  *pred     = get_Proj_pred(node);
4904         ir_node  *new_pred = be_transform_node(pred);
4905         ir_graph *irg      = current_ir_graph;
4906         dbg_info *dbgi     = get_irn_dbg_info(node);
4907         ir_mode  *mode     = get_irn_mode(node);
4908         long     proj      = get_Proj_proj(node);
4909
4910         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4911
4912         switch (get_irn_opcode(pred)) {
4913         case iro_Div:
4914                 switch (proj) {
4915                 case pn_Div_M:
4916                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4917                 case pn_Div_res:
4918                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4919                 case pn_Div_X_regular:
4920                         return new_rd_Jmp(dbgi, irg, block);
4921                 case pn_Div_X_except:
4922                         set_ia32_exc_label(new_pred, 1);
4923                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4924                 default:
4925                         break;
4926                 }
4927                 break;
4928         case iro_Mod:
4929                 switch (proj) {
4930                 case pn_Mod_M:
4931                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4932                 case pn_Mod_res:
4933                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4934                 case pn_Mod_X_except:
4935                         set_ia32_exc_label(new_pred, 1);
4936                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4937                 default:
4938                         break;
4939                 }
4940                 break;
4941         case iro_DivMod:
4942                 switch (proj) {
4943                 case pn_DivMod_M:
4944                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4945                 case pn_DivMod_res_div:
4946                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4947                 case pn_DivMod_res_mod:
4948                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4949                 case pn_DivMod_X_regular:
4950                         return new_rd_Jmp(dbgi, irg, block);
4951                 case pn_DivMod_X_except:
4952                         set_ia32_exc_label(new_pred, 1);
4953                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4954                 default:
4955                         break;
4956                 }
4957                 break;
4958         default:
4959                 break;
4960         }
4961
4962         assert(0);
4963         return new_rd_Unknown(irg, mode);
4964 }
4965
4966 /**
4967  * Transform and renumber the Projs from a CopyB.
4968  */
4969 static ir_node *gen_Proj_CopyB(ir_node *node) {
4970         ir_node  *block    = be_transform_node(get_nodes_block(node));
4971         ir_node  *pred     = get_Proj_pred(node);
4972         ir_node  *new_pred = be_transform_node(pred);
4973         ir_graph *irg      = current_ir_graph;
4974         dbg_info *dbgi     = get_irn_dbg_info(node);
4975         ir_mode  *mode     = get_irn_mode(node);
4976         long     proj      = get_Proj_proj(node);
4977
4978         switch(proj) {
4979         case pn_CopyB_M_regular:
4980                 if (is_ia32_CopyB_i(new_pred)) {
4981                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4982                 } else if (is_ia32_CopyB(new_pred)) {
4983                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4984                 }
4985                 break;
4986         default:
4987                 break;
4988         }
4989
4990         assert(0);
4991         return new_rd_Unknown(irg, mode);
4992 }
4993
4994 /**
4995  * Transform and renumber the Projs from a Quot.
4996  */
4997 static ir_node *gen_Proj_Quot(ir_node *node) {
4998         ir_node  *block    = be_transform_node(get_nodes_block(node));
4999         ir_node  *pred     = get_Proj_pred(node);
5000         ir_node  *new_pred = be_transform_node(pred);
5001         ir_graph *irg      = current_ir_graph;
5002         dbg_info *dbgi     = get_irn_dbg_info(node);
5003         ir_mode  *mode     = get_irn_mode(node);
5004         long     proj      = get_Proj_proj(node);
5005
5006         switch(proj) {
5007         case pn_Quot_M:
5008                 if (is_ia32_xDiv(new_pred)) {
5009                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
5010                 } else if (is_ia32_vfdiv(new_pred)) {
5011                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
5012                 }
5013                 break;
5014         case pn_Quot_res:
5015                 if (is_ia32_xDiv(new_pred)) {
5016                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
5017                 } else if (is_ia32_vfdiv(new_pred)) {
5018                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
5019                 }
5020                 break;
5021         case pn_Quot_X_regular:
5022         case pn_Quot_X_except:
5023         default:
5024                 break;
5025         }
5026
5027         assert(0);
5028         return new_rd_Unknown(irg, mode);
5029 }
5030
5031 /**
5032  * Transform the Thread Local Storage Proj.
5033  */
5034 static ir_node *gen_Proj_tls(ir_node *node) {
5035         ir_node  *block = be_transform_node(get_nodes_block(node));
5036         ir_graph *irg   = current_ir_graph;
5037         dbg_info *dbgi  = NULL;
5038         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
5039
5040         return res;
5041 }
5042
5043 static ir_node *gen_be_Call(ir_node *node) {
5044         ir_node *res = be_duplicate_node(node);
5045         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
5046
5047         return res;
5048 }
5049
5050 static ir_node *gen_be_IncSP(ir_node *node) {
5051         ir_node *res = be_duplicate_node(node);
5052         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
5053
5054         return res;
5055 }
5056
5057 /**
5058  * Transform the Projs from a be_Call.
5059  */
5060 static ir_node *gen_Proj_be_Call(ir_node *node) {
5061         ir_node  *block       = be_transform_node(get_nodes_block(node));
5062         ir_node  *call        = get_Proj_pred(node);
5063         ir_node  *new_call    = be_transform_node(call);
5064         ir_graph *irg         = current_ir_graph;
5065         dbg_info *dbgi        = get_irn_dbg_info(node);
5066         ir_type  *method_type = be_Call_get_type(call);
5067         int       n_res       = get_method_n_ress(method_type);
5068         long      proj        = get_Proj_proj(node);
5069         ir_mode  *mode        = get_irn_mode(node);
5070         ir_node  *sse_load;
5071         const arch_register_class_t *cls;
5072
5073         /* The following is kinda tricky: If we're using SSE, then we have to
5074          * move the result value of the call in floating point registers to an
5075          * xmm register, we therefore construct a GetST0 -> xLoad sequence
5076          * after the call, we have to make sure to correctly make the
5077          * MemProj and the result Proj use these 2 nodes
5078          */
5079         if (proj == pn_be_Call_M_regular) {
5080                 // get new node for result, are we doing the sse load/store hack?
5081                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
5082                 ir_node *call_res_new;
5083                 ir_node *call_res_pred = NULL;
5084
5085                 if (call_res != NULL) {
5086                         call_res_new  = be_transform_node(call_res);
5087                         call_res_pred = get_Proj_pred(call_res_new);
5088                 }
5089
5090                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
5091                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
5092                                            pn_be_Call_M_regular);
5093                 } else {
5094                         assert(is_ia32_xLoad(call_res_pred));
5095                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
5096                                            pn_ia32_xLoad_M);
5097                 }
5098         }
5099         if (ia32_cg_config.use_sse2 && proj >= pn_be_Call_first_res
5100                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)) {
5101                 ir_node *fstp;
5102                 ir_node *frame = get_irg_frame(irg);
5103                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
5104                 //ir_node *p;
5105                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
5106                 ir_node *call_res;
5107
5108                 /* in case there is no memory output: create one to serialize the copy
5109                    FPU -> SSE */
5110                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
5111                                        pn_be_Call_M_regular);
5112                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
5113                                        pn_be_Call_first_res);
5114
5115                 /* store st(0) onto stack */
5116                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
5117                                         call_res, mode);
5118                 set_ia32_op_type(fstp, ia32_AddrModeD);
5119                 set_ia32_use_frame(fstp);
5120
5121                 /* load into SSE register */
5122                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
5123                                              mode);
5124                 set_ia32_op_type(sse_load, ia32_AddrModeS);
5125                 set_ia32_use_frame(sse_load);
5126
5127                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
5128                                        pn_ia32_xLoad_res);
5129
5130                 return sse_load;
5131         }
5132
5133         /* transform call modes */
5134         if (mode_is_data(mode)) {
5135                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
5136                 mode = cls->mode;
5137         }
5138
5139         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
5140 }
5141
5142 /**
5143  * Transform the Projs from a Cmp.
5144  */
5145 static ir_node *gen_Proj_Cmp(ir_node *node)
5146 {
5147         /* this probably means not all mode_b nodes were lowered... */
5148         panic("trying to directly transform Proj_Cmp %+F (mode_b not lowered?)",
5149               node);
5150 }
5151
5152 /**
5153  * Transform and potentially renumber Proj nodes.
5154  */
5155 static ir_node *gen_Proj(ir_node *node) {
5156         ir_node  *pred = get_Proj_pred(node);
5157         if (is_Store(pred)) {
5158                 long proj = get_Proj_proj(node);
5159                 if (proj == pn_Store_M) {
5160                         return be_transform_node(pred);
5161                 } else {
5162                         assert(0);
5163                         return new_r_Bad(current_ir_graph);
5164                 }
5165         } else if (is_Load(pred)) {
5166                 return gen_Proj_Load(node);
5167         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
5168                 return gen_Proj_DivMod(node);
5169         } else if (is_CopyB(pred)) {
5170                 return gen_Proj_CopyB(node);
5171         } else if (is_Quot(pred)) {
5172                 return gen_Proj_Quot(node);
5173         } else if (be_is_SubSP(pred)) {
5174                 return gen_Proj_be_SubSP(node);
5175         } else if (be_is_AddSP(pred)) {
5176                 return gen_Proj_be_AddSP(node);
5177         } else if (be_is_Call(pred)) {
5178                 return gen_Proj_be_Call(node);
5179         } else if (is_Cmp(pred)) {
5180                 return gen_Proj_Cmp(node);
5181         } else if (get_irn_op(pred) == op_Start) {
5182                 long proj = get_Proj_proj(node);
5183                 if (proj == pn_Start_X_initial_exec) {
5184                         ir_node *block = get_nodes_block(pred);
5185                         dbg_info *dbgi = get_irn_dbg_info(node);
5186                         ir_node *jump;
5187
5188                         /* we exchange the ProjX with a jump */
5189                         block = be_transform_node(block);
5190                         jump  = new_rd_Jmp(dbgi, current_ir_graph, block);
5191                         return jump;
5192                 }
5193                 if (node == be_get_old_anchor(anchor_tls)) {
5194                         return gen_Proj_tls(node);
5195                 }
5196         } else if (is_ia32_l_FloattoLL(pred)) {
5197                 return gen_Proj_l_FloattoLL(node);
5198 #ifdef FIRM_EXT_GRS
5199         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
5200 #else
5201         } else {
5202 #endif
5203                 ir_mode *mode = get_irn_mode(node);
5204                 if (mode_needs_gp_reg(mode)) {
5205                         ir_node *new_pred = be_transform_node(pred);
5206                         ir_node *block    = be_transform_node(get_nodes_block(node));
5207                         ir_node *new_proj = new_r_Proj(current_ir_graph, block, new_pred,
5208                                                        mode_Iu, get_Proj_proj(node));
5209 #ifdef DEBUG_libfirm
5210                         new_proj->node_nr = node->node_nr;
5211 #endif
5212                         return new_proj;
5213                 }
5214         }
5215
5216         return be_duplicate_node(node);
5217 }
5218
5219 /**
5220  * Enters all transform functions into the generic pointer
5221  */
5222 static void register_transformers(void)
5223 {
5224         ir_op *op_Mulh;
5225
5226         /* first clear the generic function pointer for all ops */
5227         clear_irp_opcodes_generic_func();
5228
5229 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
5230 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
5231
5232         GEN(Add);
5233         GEN(Sub);
5234         GEN(Mul);
5235         GEN(And);
5236         GEN(Or);
5237         GEN(Eor);
5238
5239         GEN(Shl);
5240         GEN(Shr);
5241         GEN(Shrs);
5242         GEN(Rot);
5243
5244         GEN(Quot);
5245
5246         GEN(Div);
5247         GEN(Mod);
5248         GEN(DivMod);
5249
5250         GEN(Minus);
5251         GEN(Conv);
5252         GEN(Abs);
5253         GEN(Not);
5254
5255         GEN(Load);
5256         GEN(Store);
5257         GEN(Cond);
5258
5259         GEN(Cmp);
5260         GEN(ASM);
5261         GEN(CopyB);
5262         BAD(Mux);
5263         GEN(Psi);
5264         GEN(Proj);
5265         GEN(Phi);
5266         GEN(IJmp);
5267
5268         /* transform ops from intrinsic lowering */
5269         GEN(ia32_l_Add);
5270         GEN(ia32_l_Adc);
5271         GEN(ia32_l_Mul);
5272         GEN(ia32_l_IMul);
5273         GEN(ia32_l_ShlDep);
5274         GEN(ia32_l_ShrDep);
5275         GEN(ia32_l_SarDep);
5276         GEN(ia32_l_ShlD);
5277         GEN(ia32_l_ShrD);
5278         GEN(ia32_l_Sub);
5279         GEN(ia32_l_Sbb);
5280         GEN(ia32_l_vfild);
5281         GEN(ia32_l_Load);
5282         GEN(ia32_l_vfist);
5283         GEN(ia32_l_Store);
5284         GEN(ia32_l_LLtoFloat);
5285         GEN(ia32_l_FloattoLL);
5286
5287         GEN(Const);
5288         GEN(SymConst);
5289         GEN(Unknown);
5290
5291         /* we should never see these nodes */
5292         BAD(Raise);
5293         BAD(Sel);
5294         BAD(InstOf);
5295         BAD(Cast);
5296         BAD(Free);
5297         BAD(Tuple);
5298         BAD(Id);
5299         //BAD(Bad);
5300         BAD(Confirm);
5301         BAD(Filter);
5302         BAD(CallBegin);
5303         BAD(EndReg);
5304         BAD(EndExcept);
5305
5306         /* handle generic backend nodes */
5307         GEN(be_FrameAddr);
5308         GEN(be_Call);
5309         GEN(be_IncSP);
5310         GEN(be_Return);
5311         GEN(be_AddSP);
5312         GEN(be_SubSP);
5313         GEN(be_Copy);
5314
5315         op_Mulh = get_op_Mulh();
5316         if (op_Mulh)
5317                 GEN(Mulh);
5318
5319 #undef GEN
5320 #undef BAD
5321 }
5322
5323 /**
5324  * Pre-transform all unknown and noreg nodes.
5325  */
5326 static void ia32_pretransform_node(void *arch_cg) {
5327         ia32_code_gen_t *cg = arch_cg;
5328
5329         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
5330         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
5331         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
5332         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
5333         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
5334         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
5335         get_fpcw();
5336 }
5337
5338 /**
5339  * Walker, checks if all ia32 nodes producing more than one result have
5340  * its Projs, other wise creates new projs and keep them using a be_Keep node.
5341  */
5342 static void add_missing_keep_walker(ir_node *node, void *data)
5343 {
5344         int              n_outs, i;
5345         unsigned         found_projs = 0;
5346         const ir_edge_t *edge;
5347         ir_mode         *mode = get_irn_mode(node);
5348         ir_node         *last_keep;
5349         (void) data;
5350         if(mode != mode_T)
5351                 return;
5352         if(!is_ia32_irn(node))
5353                 return;
5354
5355         n_outs = get_ia32_n_res(node);
5356         if(n_outs <= 0)
5357                 return;
5358         if(is_ia32_SwitchJmp(node))
5359                 return;
5360
5361         assert(n_outs < (int) sizeof(unsigned) * 8);
5362         foreach_out_edge(node, edge) {
5363                 ir_node *proj = get_edge_src_irn(edge);
5364                 int      pn   = get_Proj_proj(proj);
5365
5366                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
5367                 found_projs |= 1 << pn;
5368         }
5369
5370
5371         /* are keeps missing? */
5372         last_keep = NULL;
5373         for(i = 0; i < n_outs; ++i) {
5374                 ir_node                     *block;
5375                 ir_node                     *in[1];
5376                 const arch_register_req_t   *req;
5377                 const arch_register_class_t *class;
5378
5379                 if(found_projs & (1 << i)) {
5380                         continue;
5381                 }
5382
5383                 req   = get_ia32_out_req(node, i);
5384                 class = req->cls;
5385                 if(class == NULL) {
5386                         continue;
5387                 }
5388                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
5389                         continue;
5390                 }
5391
5392                 block = get_nodes_block(node);
5393                 in[0] = new_r_Proj(current_ir_graph, block, node,
5394                                    arch_register_class_mode(class), i);
5395                 if(last_keep != NULL) {
5396                         be_Keep_add_node(last_keep, class, in[0]);
5397                 } else {
5398                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
5399                         if(sched_is_scheduled(node)) {
5400                                 sched_add_after(node, last_keep);
5401                         }
5402                 }
5403         }
5404 }
5405
5406 /**
5407  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
5408  * and keeps them.
5409  */
5410 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
5411 {
5412         ir_graph *irg = be_get_birg_irg(cg->birg);
5413         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
5414 }
5415
5416 /* do the transformation */
5417 void ia32_transform_graph(ia32_code_gen_t *cg) {
5418         int cse_last;
5419         ir_graph *irg = cg->irg;
5420
5421         register_transformers();
5422         env_cg       = cg;
5423         initial_fpcw = NULL;
5424
5425 BE_TIMER_PUSH(t_heights);
5426         heights      = heights_new(irg);
5427 BE_TIMER_POP(t_heights);
5428         ia32_calculate_non_address_mode_nodes(cg->birg);
5429
5430         /* the transform phase is not safe for CSE (yet) because several nodes get
5431          * attributes set after their creation */
5432         cse_last = get_opt_cse();
5433         set_opt_cse(0);
5434
5435         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
5436
5437         set_opt_cse(cse_last);
5438
5439         ia32_free_non_address_mode_nodes();
5440         heights_free(heights);
5441         heights = NULL;
5442 }
5443
5444 void ia32_init_transform(void)
5445 {
5446         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
5447 }