nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into ia32-Firm.
  23  * @author      Christian Wuerdig, Matthias Braun
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <limits.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "irvrfy.h"
  42 #include "ircons.h"
  43 #include "irgwalk.h"
  44 #include "irprintf.h"
  45 #include "debug.h"
  46 #include "irdom.h"
  47 #include "archop.h"
  48 #include "error.h"
  49
  50 #include "../benode_t.h"
  51 #include "../besched.h"
  52 #include "../beabi.h"
  53 #include "../beutil.h"
  54 #include "../beirg_t.h"
  55 #include "../betranshlp.h"
  56
  57 #include "bearch_ia32_t.h"
  58 #include "ia32_nodes_attr.h"
  59 #include "ia32_transform.h"
  60 #include "ia32_new_nodes.h"
  61 #include "ia32_map_regs.h"
  62 #include "ia32_dbg_stat.h"
  63 #include "ia32_optimize.h"
  64 #include "ia32_util.h"
  65
  66 #include "gen_ia32_regalloc_if.h"
  67
  68 #define SFP_SIGN "0x80000000"
  69 #define DFP_SIGN "0x8000000000000000"
  70 #define SFP_ABS  "0x7FFFFFFF"
  71 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  72
  73 #define TP_SFP_SIGN "ia32_sfp_sign"
  74 #define TP_DFP_SIGN "ia32_dfp_sign"
  75 #define TP_SFP_ABS  "ia32_sfp_abs"
  76 #define TP_DFP_ABS  "ia32_dfp_abs"
  77
  78 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  79 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  80 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  81 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  82
  83 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  84 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  85
  86 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  87
  88 /** hold the current code generator during transformation */
  89 static ia32_code_gen_t *env_cg = NULL;
  90
  91 extern ir_op *get_op_Mulh(void);
  92
  93 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
  94         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  95         ir_node *op2, ir_node *mem);
  96
  97 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
  98         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  99         ir_node *op2, ir_node *mem, ir_node *fpcw);
 100
 101 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 102         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 103         ir_node *mem);
 104
 105 /****************************************************************************************************
 106  *                  _        _                        __                           _   _
 107  *                 | |      | |                      / _|                         | | (_)
 108  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 109  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 110  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 111  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 112  *
 113  ****************************************************************************************************/
 114
 115 static ir_node *try_create_Immediate(ir_node *node,
 116                                      char immediate_constraint_type);
 117
 118 static ir_node *create_immediate_or_transform(ir_node *node,
 119                                               char immediate_constraint_type);
 120
 121 /**
 122  * Return true if a mode can be stored in the GP register set
 123  */
 124 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 125         if(mode == mode_fpcw)
 126                 return 0;
 127         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 128 }
 129
 130 /**
 131  * Returns 1 if irn is a Const representing 0, 0 otherwise
 132  */
 133 static INLINE int is_ia32_Const_0(ir_node *irn) {
 134         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 135                && tarval_is_null(get_ia32_Immop_tarval(irn));
 136 }
 137
 138 /**
 139  * Returns 1 if irn is a Const representing 1, 0 otherwise
 140  */
 141 static INLINE int is_ia32_Const_1(ir_node *irn) {
 142         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 143                && tarval_is_one(get_ia32_Immop_tarval(irn));
 144 }
 145
 146 /**
 147  * Collects all Projs of a node into the node array. Index is the projnum.
 148  * BEWARE: The caller has to assure the appropriate array size!
 149  */
 150 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 151         const ir_edge_t *edge;
 152         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 153
 154         memset(projs, 0, size * sizeof(projs[0]));
 155
 156         foreach_out_edge(irn, edge) {
 157                 ir_node *proj = get_edge_src_irn(edge);
 158                 int proj_proj = get_Proj_proj(proj);
 159                 assert(proj_proj < size);
 160                 projs[proj_proj] = proj;
 161         }
 162 }
 163
 164 /**
 165  * Renumbers the proj having pn_old in the array tp pn_new
 166  * and removes the proj from the array.
 167  */
 168 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 169         fprintf(stderr, "Warning: renumber_Proj used!\n");
 170         if (projs[pn_old]) {
 171                 set_Proj_proj(projs[pn_old], pn_new);
 172                 projs[pn_old] = NULL;
 173         }
 174 }
 175
 176 /**
 177  * creates a unique ident by adding a number to a tag
 178  *
 179  * @param tag   the tag string, must contain a %d if a number
 180  *              should be added
 181  */
 182 static ident *unique_id(const char *tag)
 183 {
 184         static unsigned id = 0;
 185         char str[256];
 186
 187         snprintf(str, sizeof(str), tag, ++id);
 188         return new_id_from_str(str);
 189 }
 190
 191 /**
 192  * Get a primitive type for a mode.
 193  */
 194 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 195 {
 196         pmap_entry *e = pmap_find(types, mode);
 197         ir_type *res;
 198
 199         if (! e) {
 200                 char buf[64];
 201                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 202                 res = new_type_primitive(new_id_from_str(buf), mode);
 203                 set_type_alignment_bytes(res, 16);
 204                 pmap_insert(types, mode, res);
 205         }
 206         else
 207                 res = e->value;
 208         return res;
 209 }
 210
 211 /**
 212  * Get an entity that is initialized with a tarval
 213  */
 214 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 215 {
 216         tarval *tv    = get_Const_tarval(cnst);
 217         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 218         ir_entity *res;
 219         ir_graph *rem;
 220
 221         if (! e) {
 222                 ir_mode *mode = get_irn_mode(cnst);
 223                 ir_type *tp = get_Const_type(cnst);
 224                 if (tp == firm_unknown_type)
 225                         tp = get_prim_type(cg->isa->types, mode);
 226
 227                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 228
 229                 set_entity_ld_ident(res, get_entity_ident(res));
 230                 set_entity_visibility(res, visibility_local);
 231                 set_entity_variability(res, variability_constant);
 232                 set_entity_allocation(res, allocation_static);
 233
 234                  /* we create a new entity here: It's initialization must resist on the
 235                     const code irg */
 236                 rem = current_ir_graph;
 237                 current_ir_graph = get_const_code_irg();
 238                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 239                 current_ir_graph = rem;
 240
 241                 pmap_insert(cg->isa->tv_ent, tv, res);
 242         } else {
 243                 res = e->value;
 244         }
 245
 246         return res;
 247 }
 248
 249 static int is_Const_0(ir_node *node) {
 250         if(!is_Const(node))
 251                 return 0;
 252
 253         return classify_Const(node) == CNST_NULL;
 254 }
 255
 256 static int is_Const_1(ir_node *node) {
 257         if(!is_Const(node))
 258                 return 0;
 259
 260         return classify_Const(node) == CNST_ONE;
 261 }
 262
 263 /**
 264  * Transforms a Const.
 265  */
 266 static ir_node *gen_Const(ir_node *node) {
 267         ir_graph        *irg   = current_ir_graph;
 268         ir_node         *old_block = get_nodes_block(node);
 269         ir_node         *block = be_transform_node(old_block);
 270         dbg_info        *dbgi  = get_irn_dbg_info(node);
 271         ir_mode         *mode  = get_irn_mode(node);
 272
 273         if (mode_is_float(mode)) {
 274                 ir_node   *res   = NULL;
 275                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 276                 ir_node   *nomem = new_NoMem();
 277                 ir_node   *load;
 278                 ir_entity *floatent;
 279
 280                 if (! USE_SSE2(env_cg)) {
 281                         cnst_classify_t clss = classify_Const(node);
 282
 283                         if (clss == CNST_NULL) {
 284                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 285                                 res  = load;
 286                         } else if (clss == CNST_ONE) {
 287                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 288                                 res  = load;
 289                         } else {
 290                                 floatent = get_entity_for_tv(env_cg, node);
 291
 292                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 293                                 set_ia32_op_type(load, ia32_AddrModeS);
 294                                 set_ia32_am_flavour(load, ia32_am_N);
 295                                 set_ia32_am_sc(load, floatent);
 296                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 297                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 298                         }
 299                         set_ia32_ls_mode(load, mode);
 300                 } else {
 301                         floatent = get_entity_for_tv(env_cg, node);
 302
 303                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 304                         set_ia32_op_type(load, ia32_AddrModeS);
 305                         set_ia32_am_flavour(load, ia32_am_N);
 306                         set_ia32_am_sc(load, floatent);
 307                         set_ia32_ls_mode(load, mode);
 308                         set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 309
 310                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 311                 }
 312
 313                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 314
 315                 /* Const Nodes before the initial IncSP are a bad idea, because
 316                  * they could be spilled and we have no SP ready at that point yet.
 317                  * So add a dependency to the initial frame pointer calculation to
 318                  * avoid that situation.
 319                  */
 320                 if (get_irg_start_block(irg) == block) {
 321                         add_irn_dep(load, get_irg_frame(irg));
 322                 }
 323
 324                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 325                 return res;
 326         } else {
 327                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 328
 329                 /* see above */
 330                 if (get_irg_start_block(irg) == block) {
 331                         add_irn_dep(cnst, get_irg_frame(irg));
 332                 }
 333
 334                 set_ia32_Const_attr(cnst, node);
 335                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 336                 return cnst;
 337         }
 338
 339         assert(0);
 340         return new_r_Bad(irg);
 341 }
 342
 343 /**
 344  * Transforms a SymConst.
 345  */
 346 static ir_node *gen_SymConst(ir_node *node) {
 347         ir_graph *irg   = current_ir_graph;
 348         ir_node  *old_block = get_nodes_block(node);
 349         ir_node  *block = be_transform_node(old_block);
 350         dbg_info *dbgi  = get_irn_dbg_info(node);
 351         ir_mode  *mode  = get_irn_mode(node);
 352         ir_node  *cnst;
 353
 354         if (mode_is_float(mode)) {
 355                 if (USE_SSE2(env_cg))
 356                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 357                 else
 358                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 359                 //set_ia32_ls_mode(cnst, mode);
 360                 set_ia32_ls_mode(cnst, mode_E);
 361         } else {
 362                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 363         }
 364
 365         /* Const Nodes before the initial IncSP are a bad idea, because
 366          * they could be spilled and we have no SP ready at that point yet
 367          */
 368         if (get_irg_start_block(irg) == block) {
 369                 add_irn_dep(cnst, get_irg_frame(irg));
 370         }
 371
 372         set_ia32_Const_attr(cnst, node);
 373         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 374
 375         return cnst;
 376 }
 377
 378 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 379 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 380         static const struct {
 381                 const char *tp_name;
 382                 const char *ent_name;
 383                 const char *cnst_str;
 384         } names [ia32_known_const_max] = {
 385                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 386                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 387                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 388                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 389         };
 390         static ir_entity *ent_cache[ia32_known_const_max];
 391
 392         const char    *tp_name, *ent_name, *cnst_str;
 393         ir_type       *tp;
 394         ir_node       *cnst;
 395         ir_graph      *rem;
 396         ir_entity     *ent;
 397         tarval        *tv;
 398         ir_mode       *mode;
 399
 400         ent_name = names[kct].ent_name;
 401         if (! ent_cache[kct]) {
 402                 tp_name  = names[kct].tp_name;
 403                 cnst_str = names[kct].cnst_str;
 404
 405                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 406                 //mode = mode_xmm;
 407                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 408                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 409                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 410
 411                 set_entity_ld_ident(ent, get_entity_ident(ent));
 412                 set_entity_visibility(ent, visibility_local);
 413                 set_entity_variability(ent, variability_constant);
 414                 set_entity_allocation(ent, allocation_static);
 415
 416                 /* we create a new entity here: It's initialization must resist on the
 417                     const code irg */
 418                 rem = current_ir_graph;
 419                 current_ir_graph = get_const_code_irg();
 420                 cnst = new_Const(mode, tv);
 421                 current_ir_graph = rem;
 422
 423                 set_atomic_ent_value(ent, cnst);
 424
 425                 /* cache the entry */
 426                 ent_cache[kct] = ent;
 427         }
 428
 429         return ent_cache[kct];
 430 }
 431
 432 #ifndef NDEBUG
 433 /**
 434  * Prints the old node name on cg obst and returns a pointer to it.
 435  */
 436 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 437         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 438
 439         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 440         obstack_1grow(isa->name_obst, 0);
 441         return obstack_finish(isa->name_obst);
 442 }
 443 #endif /* NDEBUG */
 444
 445 /* determine if one operator is an Imm */
 446 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 447         if (op1) {
 448                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 449         } else {
 450                 return is_ia32_Cnst(op2) ? op2 : NULL;
 451         }
 452 }
 453
 454 /* determine if one operator is not an Imm */
 455 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 456         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 457 }
 458
 459 static void fold_immediate(ir_node *node, int in1, int in2) {
 460         ir_node *left;
 461         ir_node *right;
 462
 463         if (!(env_cg->opt & IA32_OPT_IMMOPS))
 464                 return;
 465
 466         left = get_irn_n(node, in1);
 467         right = get_irn_n(node, in2);
 468         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 469                 /* we can only set right operand to immediate */
 470                 if(!is_ia32_commutative(node))
 471                         return;
 472                 /* exchange left/right */
 473                 set_irn_n(node, in1, right);
 474                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 475                 copy_ia32_Immop_attr(node, left);
 476         } else if(is_ia32_Cnst(right)) {
 477                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 478                 copy_ia32_Immop_attr(node, right);
 479         } else {
 480                 return;
 481         }
 482
 483         clear_ia32_commutative(node);
 484         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source,
 485                             get_ia32_am_arity(node));
 486 }
 487
 488 /**
 489  * Construct a standard binary operation, set AM and immediate if required.
 490  *
 491  * @param op1   The first operand
 492  * @param op2   The second operand
 493  * @param func  The node constructor function
 494  * @return The constructed ia32 node.
 495  */
 496 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 497                           construct_binop_func *func, int commutative)
 498 {
 499         ir_node  *block    = be_transform_node(get_nodes_block(node));
 500         ir_graph *irg      = current_ir_graph;
 501         dbg_info *dbgi     = get_irn_dbg_info(node);
 502         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 503         ir_node  *nomem    = new_NoMem();
 504         ir_node  *new_node;
 505
 506         ir_node *new_op1 = be_transform_node(op1);
 507         ir_node *new_op2 = create_immediate_or_transform(op2, 0);
 508         if (is_ia32_Immediate(new_op2)) {
 509                 commutative = 0;
 510         }
 511
 512         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 513         if (func == new_rd_ia32_IMul) {
 514                 set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 515         } else {
 516                 set_ia32_am_support(new_node, ia32_am_Full, ia32_am_binary);
 517         }
 518
 519         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 520         if (commutative) {
 521                 set_ia32_commutative(new_node);
 522         }
 523
 524         return new_node;
 525 }
 526
 527 /**
 528  * Construct a standard binary operation, set AM and immediate if required.
 529  *
 530  * @param op1   The first operand
 531  * @param op2   The second operand
 532  * @param func  The node constructor function
 533  * @return The constructed ia32 node.
 534  */
 535 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 536                                     construct_binop_func *func)
 537 {
 538         ir_node  *block    = be_transform_node(get_nodes_block(node));
 539         ir_node  *new_op1  = be_transform_node(op1);
 540         ir_node  *new_op2  = be_transform_node(op2);
 541         ir_node  *new_node = NULL;
 542         dbg_info *dbgi     = get_irn_dbg_info(node);
 543         ir_graph *irg      = current_ir_graph;
 544         ir_mode  *mode     = get_irn_mode(node);
 545         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 546         ir_node  *nomem    = new_NoMem();
 547
 548         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 549                         nomem);
 550         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 551         if (is_op_commutative(get_irn_op(node))) {
 552                 set_ia32_commutative(new_node);
 553         }
 554         set_ia32_ls_mode(new_node, mode);
 555
 556         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 557
 558         return new_node;
 559 }
 560
 561 /**
 562  * Construct a standard binary operation, set AM and immediate if required.
 563  *
 564  * @param op1   The first operand
 565  * @param op2   The second operand
 566  * @param func  The node constructor function
 567  * @return The constructed ia32 node.
 568  */
 569 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 570                                     construct_binop_float_func *func)
 571 {
 572         ir_node  *block    = be_transform_node(get_nodes_block(node));
 573         ir_node  *new_op1  = be_transform_node(op1);
 574         ir_node  *new_op2  = be_transform_node(op2);
 575         ir_node  *new_node = NULL;
 576         dbg_info *dbgi     = get_irn_dbg_info(node);
 577         ir_graph *irg      = current_ir_graph;
 578         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 579         ir_node  *nomem    = new_NoMem();
 580         ir_node  *fpcw     = be_abi_get_ignore_irn(env_cg->birg->abi,
 581                                                    &ia32_fp_cw_regs[REG_FPCW]);
 582
 583         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 584                         nomem, fpcw);
 585         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 586         if (is_op_commutative(get_irn_op(node))) {
 587                 set_ia32_commutative(new_node);
 588         }
 589
 590         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 591
 592         return new_node;
 593 }
 594
 595 /**
 596  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 597  *
 598  * @param op1   The first operand
 599  * @param op2   The second operand
 600  * @param func  The node constructor function
 601  * @return The constructed ia32 node.
 602  */
 603 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 604                                 construct_binop_func *func)
 605 {
 606         ir_node  *block   = be_transform_node(get_nodes_block(node));
 607         ir_node  *new_op1 = be_transform_node(op1);
 608         ir_node  *new_op2;
 609         ir_node  *new_op  = NULL;
 610         dbg_info *dbgi    = get_irn_dbg_info(node);
 611         ir_graph *irg     = current_ir_graph;
 612         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 613         ir_node  *nomem   = new_NoMem();
 614
 615         assert(! mode_is_float(get_irn_mode(node))
 616                  && "Shift/Rotate with float not supported");
 617
 618         new_op2 = create_immediate_or_transform(op2, 'N');
 619
 620         new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 621
 622         /* set AM support */
 623         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
 624
 625         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 626
 627         set_ia32_emit_cl(new_op);
 628
 629         return new_op;
 630 }
 631
 632
 633 /**
 634  * Construct a standard unary operation, set AM and immediate if required.
 635  *
 636  * @param op    The operand
 637  * @param func  The node constructor function
 638  * @return The constructed ia32 node.
 639  */
 640 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 641 {
 642         ir_node  *block    = be_transform_node(get_nodes_block(node));
 643         ir_node  *new_op   = be_transform_node(op);
 644         ir_node  *new_node = NULL;
 645         ir_graph *irg      = current_ir_graph;
 646         dbg_info *dbgi     = get_irn_dbg_info(node);
 647         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
 648         ir_node  *nomem    = new_NoMem();
 649
 650         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 651         DB((dbg, LEVEL_1, "INT unop ..."));
 652         set_ia32_am_support(new_node, ia32_am_Dest, ia32_am_unary);
 653
 654         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 655
 656         return new_node;
 657 }
 658
 659 /**
 660  * Creates an ia32 Add.
 661  *
 662  * @return the created ia32 Add node
 663  */
 664 static ir_node *gen_Add(ir_node *node) {
 665         ir_node  *block   = be_transform_node(get_nodes_block(node));
 666         ir_node  *op1     = get_Add_left(node);
 667         ir_node  *new_op1 = be_transform_node(op1);
 668         ir_node  *op2     = get_Add_right(node);
 669         ir_node  *new_op2 = be_transform_node(op2);
 670         ir_node  *new_op  = NULL;
 671         ir_graph *irg     = current_ir_graph;
 672         dbg_info *dbgi    = get_irn_dbg_info(node);
 673         ir_mode  *mode    = get_irn_mode(node);
 674         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 675         ir_node  *nomem   = new_NoMem();
 676         ir_node  *expr_op, *imm_op;
 677
 678         /* Check if immediate optimization is on and */
 679         /* if it's an operation with immediate.      */
 680         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 681         expr_op = get_expr_op(new_op1, new_op2);
 682
 683         assert((expr_op || imm_op) && "invalid operands");
 684
 685         if (mode_is_float(mode)) {
 686                 if (USE_SSE2(env_cg))
 687                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd);
 688                 else
 689                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd);
 690         }
 691
 692         /* integer ADD */
 693         if (! expr_op) {
 694                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 695                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 696
 697                 /* No expr_op means, that we have two const - one symconst and */
 698                 /* one tarval or another symconst - because this case is not   */
 699                 /* covered by constant folding                                 */
 700                 /* We need to check for:                                       */
 701                 /*  1) symconst + const    -> becomes a LEA                    */
 702                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 703                 /*        linker doesn't support two symconsts                 */
 704
 705                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 706                         /* this is the 2nd case */
 707                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 708                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 709                         set_ia32_am_flavour(new_op, ia32_am_B);
 710                         set_ia32_op_type(new_op, ia32_AddrModeS);
 711
 712                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 713                 } else if (tp1 == ia32_ImmSymConst) {
 714                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 715                         long offs = get_tarval_long(tv);
 716
 717                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 718                         add_irn_dep(new_op, get_irg_frame(irg));
 719                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 720
 721                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 722                         add_ia32_am_offs_int(new_op, offs);
 723                         set_ia32_am_flavour(new_op, ia32_am_OB);
 724                         set_ia32_op_type(new_op, ia32_AddrModeS);
 725                 } else if (tp2 == ia32_ImmSymConst) {
 726                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 727                         long offs = get_tarval_long(tv);
 728
 729                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 730                         add_irn_dep(new_op, get_irg_frame(irg));
 731                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 732
 733                         add_ia32_am_offs_int(new_op, offs);
 734                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 735                         set_ia32_am_flavour(new_op, ia32_am_OB);
 736                         set_ia32_op_type(new_op, ia32_AddrModeS);
 737                 } else {
 738                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 739                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 740                         tarval *restv = tarval_add(tv1, tv2);
 741
 742                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 743
 744                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 745                         set_ia32_Const_tarval(new_op, restv);
 746                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 747                 }
 748
 749                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 750                 return new_op;
 751         } else if (imm_op) {
 752                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 753                         tarval_classification_t class_tv, class_negtv;
 754                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 755
 756                         /* optimize tarvals */
 757                         class_tv    = classify_tarval(tv);
 758                         class_negtv = classify_tarval(tarval_neg(tv));
 759
 760                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 761                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 762                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 763                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 764                                 return new_op;
 765                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 766                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 767                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 768                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 769                                 return new_op;
 770                         }
 771                 }
 772         }
 773
 774         /* This is a normal add */
 775         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 776
 777         /* set AM support */
 778         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
 779         set_ia32_commutative(new_op);
 780
 781         fold_immediate(new_op, 2, 3);
 782
 783         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 784
 785         return new_op;
 786 }
 787
 788 /**
 789  * Creates an ia32 Mul.
 790  *
 791  * @return the created ia32 Mul node
 792  */
 793 static ir_node *gen_Mul(ir_node *node) {
 794         ir_node *op1  = get_Mul_left(node);
 795         ir_node *op2  = get_Mul_right(node);
 796         ir_mode *mode = get_irn_mode(node);
 797
 798         if (mode_is_float(mode)) {
 799                 if (USE_SSE2(env_cg))
 800                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul);
 801                 else
 802                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul);
 803         }
 804
 805         /*
 806                 for the lower 32bit of the result it doesn't matter whether we use
 807                 signed or unsigned multiplication so we use IMul as it has fewer
 808                 constraints
 809         */
 810         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 811 }
 812
 813 /**
 814  * Creates an ia32 Mulh.
 815  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 816  * this result while Mul returns the lower 32 bit.
 817  *
 818  * @return the created ia32 Mulh node
 819  */
 820 static ir_node *gen_Mulh(ir_node *node) {
 821         ir_node  *block   = be_transform_node(get_nodes_block(node));
 822         ir_node  *op1     = get_irn_n(node, 0);
 823         ir_node  *new_op1 = be_transform_node(op1);
 824         ir_node  *op2     = get_irn_n(node, 1);
 825         ir_node  *new_op2 = be_transform_node(op2);
 826         ir_graph *irg     = current_ir_graph;
 827         dbg_info *dbgi    = get_irn_dbg_info(node);
 828         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 829         ir_mode  *mode    = get_irn_mode(node);
 830         ir_node  *proj_EDX, *res;
 831
 832         assert(!mode_is_float(mode) && "Mulh with float not supported");
 833         if (mode_is_signed(mode)) {
 834                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1,
 835                                           new_op2, new_NoMem());
 836         } else {
 837                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2,
 838                                       new_NoMem());
 839         }
 840
 841         set_ia32_commutative(res);
 842         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
 843
 844         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 845
 846         return proj_EDX;
 847 }
 848
 849
 850
 851 /**
 852  * Creates an ia32 And.
 853  *
 854  * @return The created ia32 And node
 855  */
 856 static ir_node *gen_And(ir_node *node) {
 857         ir_node *op1 = get_And_left(node);
 858         ir_node *op2 = get_And_right(node);
 859
 860         assert (! mode_is_float(get_irn_mode(node)));
 861         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
 862 }
 863
 864
 865
 866 /**
 867  * Creates an ia32 Or.
 868  *
 869  * @return The created ia32 Or node
 870  */
 871 static ir_node *gen_Or(ir_node *node) {
 872         ir_node *op1 = get_Or_left(node);
 873         ir_node *op2 = get_Or_right(node);
 874
 875         assert (! mode_is_float(get_irn_mode(node)));
 876         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
 877 }
 878
 879
 880
 881 /**
 882  * Creates an ia32 Eor.
 883  *
 884  * @return The created ia32 Eor node
 885  */
 886 static ir_node *gen_Eor(ir_node *node) {
 887         ir_node *op1 = get_Eor_left(node);
 888         ir_node *op2 = get_Eor_right(node);
 889
 890         assert(! mode_is_float(get_irn_mode(node)));
 891         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
 892 }
 893
 894
 895 /**
 896  * Creates an ia32 Sub.
 897  *
 898  * @return The created ia32 Sub node
 899  */
 900 static ir_node *gen_Sub(ir_node *node) {
 901         ir_node  *block   = be_transform_node(get_nodes_block(node));
 902         ir_node  *op1     = get_Sub_left(node);
 903         ir_node  *new_op1 = be_transform_node(op1);
 904         ir_node  *op2     = get_Sub_right(node);
 905         ir_node  *new_op2 = be_transform_node(op2);
 906         ir_node  *new_op  = NULL;
 907         ir_graph *irg     = current_ir_graph;
 908         dbg_info *dbgi    = get_irn_dbg_info(node);
 909         ir_mode  *mode    = get_irn_mode(node);
 910         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 911         ir_node  *nomem   = new_NoMem();
 912         ir_node  *expr_op, *imm_op;
 913
 914         /* Check if immediate optimization is on and */
 915         /* if it's an operation with immediate.      */
 916         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
 917         expr_op = get_expr_op(new_op1, new_op2);
 918
 919         assert((expr_op || imm_op) && "invalid operands");
 920
 921         if (mode_is_float(mode)) {
 922                 if (USE_SSE2(env_cg))
 923                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub);
 924                 else
 925                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub);
 926         }
 927
 928         /* integer SUB */
 929         if (! expr_op) {
 930                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 931                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 932
 933                 /* No expr_op means, that we have two const - one symconst and */
 934                 /* one tarval or another symconst - because this case is not   */
 935                 /* covered by constant folding                                 */
 936                 /* We need to check for:                                       */
 937                 /*  1) symconst - const    -> becomes a LEA                    */
 938                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
 939                 /*        linker doesn't support two symconsts                 */
 940                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 941                         /* this is the 2nd case */
 942                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 943                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
 944                         set_ia32_am_sc_sign(new_op);
 945                         set_ia32_am_flavour(new_op, ia32_am_B);
 946
 947                         DBG_OPT_LEA3(op1, op2, node, new_op);
 948                 } else if (tp1 == ia32_ImmSymConst) {
 949                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 950                         long offs = get_tarval_long(tv);
 951
 952                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 953                         add_irn_dep(new_op, get_irg_frame(irg));
 954                         DBG_OPT_LEA3(op1, op2, node, new_op);
 955
 956                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 957                         add_ia32_am_offs_int(new_op, -offs);
 958                         set_ia32_am_flavour(new_op, ia32_am_OB);
 959                         set_ia32_op_type(new_op, ia32_AddrModeS);
 960                 } else if (tp2 == ia32_ImmSymConst) {
 961                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 962                         long offs = get_tarval_long(tv);
 963
 964                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 965                         add_irn_dep(new_op, get_irg_frame(irg));
 966                         DBG_OPT_LEA3(op1, op2, node, new_op);
 967
 968                         add_ia32_am_offs_int(new_op, offs);
 969                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 970                         set_ia32_am_sc_sign(new_op);
 971                         set_ia32_am_flavour(new_op, ia32_am_OB);
 972                         set_ia32_op_type(new_op, ia32_AddrModeS);
 973                 } else {
 974                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 975                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 976                         tarval *restv = tarval_sub(tv1, tv2);
 977
 978                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
 979
 980                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 981                         set_ia32_Const_tarval(new_op, restv);
 982                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 983                 }
 984
 985                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 986                 return new_op;
 987         } else if (imm_op) {
 988                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 989                         tarval_classification_t class_tv, class_negtv;
 990                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 991
 992                         /* optimize tarvals */
 993                         class_tv    = classify_tarval(tv);
 994                         class_negtv = classify_tarval(tarval_neg(tv));
 995
 996                         if (class_tv == TV_CLASSIFY_ONE) {
 997                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
 998                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 999                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1000                                 return new_op;
1001                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1002                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1003                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1004                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1005                                 return new_op;
1006                         }
1007                 }
1008         }
1009
1010         /* This is a normal sub */
1011         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1012
1013         /* set AM support */
1014         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
1015
1016         fold_immediate(new_op, 2, 3);
1017
1018         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1019
1020         return new_op;
1021 }
1022
1023
1024
1025 /**
1026  * Generates an ia32 DivMod with additional infrastructure for the
1027  * register allocator if needed.
1028  *
1029  * @param dividend -no comment- :)
1030  * @param divisor  -no comment- :)
1031  * @param dm_flav  flavour_Div/Mod/DivMod
1032  * @return The created ia32 DivMod node
1033  */
1034 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1035                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1036 {
1037         ir_node  *block        = be_transform_node(get_nodes_block(node));
1038         ir_node  *new_dividend = be_transform_node(dividend);
1039         ir_node  *new_divisor  = be_transform_node(divisor);
1040         ir_graph *irg          = current_ir_graph;
1041         dbg_info *dbgi         = get_irn_dbg_info(node);
1042         ir_mode  *mode         = get_irn_mode(node);
1043         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1044         ir_node  *res, *proj_div, *proj_mod;
1045         ir_node  *sign_extension;
1046         ir_node  *mem, *new_mem;
1047         ir_node  *projs[pn_DivMod_max];
1048         int       has_exc;
1049
1050         ia32_collect_Projs(node, projs, pn_DivMod_max);
1051
1052         proj_div = proj_mod = NULL;
1053         has_exc  = 0;
1054         switch (dm_flav) {
1055                 case flavour_Div:
1056                         mem  = get_Div_mem(node);
1057                         mode = get_Div_resmode(node);
1058                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1059                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1060                         break;
1061                 case flavour_Mod:
1062                         mem  = get_Mod_mem(node);
1063                         mode = get_Mod_resmode(node);
1064                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1065                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1066                         break;
1067                 case flavour_DivMod:
1068                         mem  = get_DivMod_mem(node);
1069                         mode = get_DivMod_resmode(node);
1070                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1071                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1072                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1073                         break;
1074                 default:
1075                         panic("invalid divmod flavour!");
1076         }
1077         new_mem = be_transform_node(mem);
1078
1079         if (mode_is_signed(mode)) {
1080                 /* in signed mode, we need to sign extend the dividend */
1081                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend);
1082         } else {
1083                 sign_extension = new_rd_ia32_Const(dbgi, irg, block);
1084                 set_ia32_Immop_tarval(sign_extension, get_tarval_null(mode_Iu));
1085
1086                 add_irn_dep(sign_extension, get_irg_frame(irg));
1087         }
1088
1089         if (mode_is_signed(mode)) {
1090                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend,
1091                                        sign_extension, new_divisor, new_mem, dm_flav);
1092         } else {
1093                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend,
1094                                       sign_extension, new_divisor, new_mem, dm_flav);
1095         }
1096
1097         set_ia32_exc_label(res, has_exc);
1098         set_irn_pinned(res, get_irn_pinned(node));
1099         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1100
1101         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1102
1103         return res;
1104 }
1105
1106
1107 /**
1108  * Wrapper for generate_DivMod. Sets flavour_Mod.
1109  *
1110  */
1111 static ir_node *gen_Mod(ir_node *node) {
1112         return generate_DivMod(node, get_Mod_left(node),
1113                                get_Mod_right(node), flavour_Mod);
1114 }
1115
1116 /**
1117  * Wrapper for generate_DivMod. Sets flavour_Div.
1118  *
1119  */
1120 static ir_node *gen_Div(ir_node *node) {
1121         return generate_DivMod(node, get_Div_left(node),
1122                                get_Div_right(node), flavour_Div);
1123 }
1124
1125 /**
1126  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1127  */
1128 static ir_node *gen_DivMod(ir_node *node) {
1129         return generate_DivMod(node, get_DivMod_left(node),
1130                                get_DivMod_right(node), flavour_DivMod);
1131 }
1132
1133
1134
1135 /**
1136  * Creates an ia32 floating Div.
1137  *
1138  * @return The created ia32 xDiv node
1139  */
1140 static ir_node *gen_Quot(ir_node *node) {
1141         ir_node  *block   = be_transform_node(get_nodes_block(node));
1142         ir_node  *op1     = get_Quot_left(node);
1143         ir_node  *new_op1 = be_transform_node(op1);
1144         ir_node  *op2     = get_Quot_right(node);
1145         ir_node  *new_op2 = be_transform_node(op2);
1146         ir_graph *irg     = current_ir_graph;
1147         dbg_info *dbgi    = get_irn_dbg_info(node);
1148         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1149         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1150         ir_node  *new_op;
1151
1152         if (USE_SSE2(env_cg)) {
1153                 ir_mode *mode = get_irn_mode(op1);
1154                 if (is_ia32_xConst(new_op2)) {
1155                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1156                         set_ia32_am_support(new_op, ia32_am_None, ia32_am_arity_none);
1157                         copy_ia32_Immop_attr(new_op, new_op2);
1158                 } else {
1159                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1160                         // Matze: disabled for now, spillslot coalescer fails
1161                         //set_ia32_am_support(new_op, ia32_am_Source | ia32_am_binary);
1162                 }
1163                 set_ia32_ls_mode(new_op, mode);
1164         } else {
1165                 ir_node  *fpcw = be_abi_get_ignore_irn(env_cg->birg->abi,
1166                                                        &ia32_fp_cw_regs[REG_FPCW]);
1167                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1,
1168                                            new_op2, nomem, fpcw);
1169                 // Matze: disabled for now (spillslot coalescer fails)
1170                 //set_ia32_am_support(new_op, ia32_am_Source | ia32_am_binary);
1171         }
1172         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1173         return new_op;
1174 }
1175
1176
1177 /**
1178  * Creates an ia32 Shl.
1179  *
1180  * @return The created ia32 Shl node
1181  */
1182 static ir_node *gen_Shl(ir_node *node) {
1183         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1184                                new_rd_ia32_Shl);
1185 }
1186
1187
1188
1189 /**
1190  * Creates an ia32 Shr.
1191  *
1192  * @return The created ia32 Shr node
1193  */
1194 static ir_node *gen_Shr(ir_node *node) {
1195         return gen_shift_binop(node, get_Shr_left(node),
1196                                get_Shr_right(node), new_rd_ia32_Shr);
1197 }
1198
1199
1200
1201 /**
1202  * Creates an ia32 Sar.
1203  *
1204  * @return The created ia32 Shrs node
1205  */
1206 static ir_node *gen_Shrs(ir_node *node) {
1207         ir_node *left  = get_Shrs_left(node);
1208         ir_node *right = get_Shrs_right(node);
1209         if(is_Const(right) && get_irn_mode(left) == mode_Is) {
1210                 tarval *tv = get_Const_tarval(right);
1211                 long val = get_tarval_long(tv);
1212                 if(val == 31) {
1213                         /* this is a sign extension */
1214                         ir_graph *irg    = current_ir_graph;
1215                         dbg_info *dbgi   = get_irn_dbg_info(node);
1216                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1217                         ir_node  *op     = left;
1218                         ir_node  *new_op = be_transform_node(op);
1219
1220                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1221                 }
1222         }
1223
1224         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1225 }
1226
1227
1228
1229 /**
1230  * Creates an ia32 RotL.
1231  *
1232  * @param op1   The first operator
1233  * @param op2   The second operator
1234  * @return The created ia32 RotL node
1235  */
1236 static ir_node *gen_RotL(ir_node *node,
1237                          ir_node *op1, ir_node *op2) {
1238         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1239 }
1240
1241
1242
1243 /**
1244  * Creates an ia32 RotR.
1245  * NOTE: There is no RotR with immediate because this would always be a RotL
1246  *       "imm-mode_size_bits" which can be pre-calculated.
1247  *
1248  * @param op1   The first operator
1249  * @param op2   The second operator
1250  * @return The created ia32 RotR node
1251  */
1252 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1253                          ir_node *op2) {
1254         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1255 }
1256
1257
1258
1259 /**
1260  * Creates an ia32 RotR or RotL (depending on the found pattern).
1261  *
1262  * @return The created ia32 RotL or RotR node
1263  */
1264 static ir_node *gen_Rot(ir_node *node) {
1265         ir_node *rotate = NULL;
1266         ir_node *op1    = get_Rot_left(node);
1267         ir_node *op2    = get_Rot_right(node);
1268
1269         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1270                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1271                  that means we can create a RotR instead of an Add and a RotL */
1272
1273         if (get_irn_op(op2) == op_Add) {
1274                 ir_node *add = op2;
1275                 ir_node *left = get_Add_left(add);
1276                 ir_node *right = get_Add_right(add);
1277                 if (is_Const(right)) {
1278                         tarval  *tv   = get_Const_tarval(right);
1279                         ir_mode *mode = get_irn_mode(node);
1280                         long     bits = get_mode_size_bits(mode);
1281
1282                         if (get_irn_op(left) == op_Minus &&
1283                                         tarval_is_long(tv)       &&
1284                                         get_tarval_long(tv) == bits)
1285                         {
1286                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1287                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1288                         }
1289                 }
1290         }
1291
1292         if (rotate == NULL) {
1293                 rotate = gen_RotL(node, op1, op2);
1294         }
1295
1296         return rotate;
1297 }
1298
1299
1300
1301 /**
1302  * Transforms a Minus node.
1303  *
1304  * @param op    The Minus operand
1305  * @return The created ia32 Minus node
1306  */
1307 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1308         ir_node   *block = be_transform_node(get_nodes_block(node));
1309         ir_graph  *irg   = current_ir_graph;
1310         dbg_info  *dbgi  = get_irn_dbg_info(node);
1311         ir_mode   *mode  = get_irn_mode(node);
1312         ir_entity *ent;
1313         ir_node   *res;
1314         int       size;
1315
1316         if (mode_is_float(mode)) {
1317                 ir_node *new_op = be_transform_node(op);
1318                 if (USE_SSE2(env_cg)) {
1319                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1320                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1321                         ir_node *nomem    = new_rd_NoMem(irg);
1322
1323                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1324
1325                         size = get_mode_size_bits(mode);
1326                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1327
1328                         set_ia32_am_sc(res, ent);
1329                         set_ia32_op_type(res, ia32_AddrModeS);
1330                         set_ia32_ls_mode(res, mode);
1331                 } else {
1332                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1333                 }
1334         } else {
1335                 res = gen_unop(node, op, new_rd_ia32_Neg);
1336         }
1337
1338         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1339
1340         return res;
1341 }
1342
1343 /**
1344  * Transforms a Minus node.
1345  *
1346  * @return The created ia32 Minus node
1347  */
1348 static ir_node *gen_Minus(ir_node *node) {
1349         return gen_Minus_ex(node, get_Minus_op(node));
1350 }
1351
1352 static ir_node *gen_bin_Not(ir_node *node)
1353 {
1354         ir_graph *irg    = current_ir_graph;
1355         dbg_info *dbgi   = get_irn_dbg_info(node);
1356         ir_node  *block  = be_transform_node(get_nodes_block(node));
1357         ir_node  *op     = get_Not_op(node);
1358         ir_node  *new_op = be_transform_node(op);
1359         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
1360         ir_node  *nomem  = new_NoMem();
1361         ir_node  *one    = new_rd_ia32_Immediate(dbgi, irg, block, NULL, 0, 1);
1362         arch_set_irn_register(env_cg->arch_env, one, &ia32_gp_regs[REG_GP_NOREG]);
1363
1364         return new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_op, one, nomem);
1365 }
1366
1367 /**
1368  * Transforms a Not node.
1369  *
1370  * @return The created ia32 Not node
1371  */
1372 static ir_node *gen_Not(ir_node *node) {
1373         ir_node *op   = get_Not_op(node);
1374         ir_mode *mode = get_irn_mode(node);
1375
1376         if(mode == mode_b) {
1377                 return gen_bin_Not(node);
1378         }
1379
1380         assert (! mode_is_float(get_irn_mode(node)));
1381         return gen_unop(node, op, new_rd_ia32_Not);
1382 }
1383
1384
1385
1386 /**
1387  * Transforms an Abs node.
1388  *
1389  * @return The created ia32 Abs node
1390  */
1391 static ir_node *gen_Abs(ir_node *node) {
1392         ir_node   *block    = be_transform_node(get_nodes_block(node));
1393         ir_node   *op       = get_Abs_op(node);
1394         ir_node   *new_op   = be_transform_node(op);
1395         ir_graph  *irg      = current_ir_graph;
1396         dbg_info  *dbgi     = get_irn_dbg_info(node);
1397         ir_mode   *mode     = get_irn_mode(node);
1398         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1399         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1400         ir_node   *nomem    = new_NoMem();
1401         ir_node   *res;
1402         int       size;
1403         ir_entity *ent;
1404
1405         if (mode_is_float(mode)) {
1406                 if (USE_SSE2(env_cg)) {
1407                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1408
1409                         size = get_mode_size_bits(mode);
1410                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1411
1412                         set_ia32_am_sc(res, ent);
1413
1414                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1415
1416                         set_ia32_op_type(res, ia32_AddrModeS);
1417                         set_ia32_ls_mode(res, mode);
1418                 }
1419                 else {
1420                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1421                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1422                 }
1423         } else {
1424                 ir_node *xor;
1425                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1426                 SET_IA32_ORIG_NODE(sign_extension,
1427                                    ia32_get_old_node_name(env_cg, node));
1428
1429                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, new_op,
1430                                       sign_extension, nomem);
1431                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1432
1433                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, xor,
1434                                       sign_extension, nomem);
1435                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1436         }
1437
1438         return res;
1439 }
1440
1441
1442
1443 /**
1444  * Transforms a Load.
1445  *
1446  * @return the created ia32 Load node
1447  */
1448 static ir_node *gen_Load(ir_node *node) {
1449         ir_node *old_block = get_nodes_block(node);
1450         ir_node  *block   = be_transform_node(old_block);
1451         ir_node  *ptr     = get_Load_ptr(node);
1452         ir_node  *new_ptr = be_transform_node(ptr);
1453         ir_node  *mem     = get_Load_mem(node);
1454         ir_node  *new_mem = be_transform_node(mem);
1455         ir_graph *irg     = current_ir_graph;
1456         dbg_info *dbgi    = get_irn_dbg_info(node);
1457         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1458         ir_mode  *mode    = get_Load_mode(node);
1459         ir_mode  *res_mode;
1460         ir_node  *lptr    = new_ptr;
1461         int      is_imm   = 0;
1462         ir_node  *new_op;
1463         ia32_am_flavour_t am_flav = ia32_am_B;
1464
1465         /* address might be a constant (symconst or absolute address) */
1466         if (is_ia32_Const(new_ptr)) {
1467                 lptr   = noreg;
1468                 is_imm = 1;
1469         }
1470
1471         if (mode_is_float(mode)) {
1472                 if (USE_SSE2(env_cg)) {
1473                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1474                         res_mode = mode_xmm;
1475                 } else {
1476                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem, mode);
1477                         res_mode = mode_vfp;
1478                 }
1479         } else {
1480                 new_op   = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1481                 res_mode = mode_Iu;
1482         }
1483
1484         /* base is a constant address */
1485         if (is_imm) {
1486                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1487                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1488                         am_flav = ia32_am_N;
1489                 } else {
1490                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1491                         long offs = get_tarval_long(tv);
1492
1493                         add_ia32_am_offs_int(new_op, offs);
1494                         am_flav = ia32_am_O;
1495                 }
1496         }
1497
1498         set_irn_pinned(new_op, get_irn_pinned(node));
1499         set_ia32_op_type(new_op, ia32_AddrModeS);
1500         set_ia32_am_flavour(new_op, am_flav);
1501         set_ia32_ls_mode(new_op, mode);
1502
1503         /* make sure we are scheduled behind the initial IncSP/Barrier
1504          * to avoid spills being placed before it
1505          */
1506         if (block == get_irg_start_block(irg)) {
1507                 add_irn_dep(new_op, get_irg_frame(irg));
1508         }
1509
1510         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1511         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1512
1513         return new_op;
1514 }
1515
1516
1517
1518 /**
1519  * Transforms a Store.
1520  *
1521  * @return the created ia32 Store node
1522  */
1523 static ir_node *gen_Store(ir_node *node) {
1524         ir_node  *block   = be_transform_node(get_nodes_block(node));
1525         ir_node  *ptr     = get_Store_ptr(node);
1526         ir_node  *new_ptr = be_transform_node(ptr);
1527         ir_node  *val     = get_Store_value(node);
1528         ir_node  *new_val;
1529         ir_node  *mem     = get_Store_mem(node);
1530         ir_node  *new_mem = be_transform_node(mem);
1531         ir_graph *irg     = current_ir_graph;
1532         dbg_info *dbgi    = get_irn_dbg_info(node);
1533         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1534         ir_node  *sptr    = new_ptr;
1535         ir_mode  *mode    = get_irn_mode(val);
1536         int      is_imm   = 0;
1537         ir_node  *new_op;
1538         ia32_am_flavour_t am_flav = ia32_am_B;
1539
1540         /* address might be a constant (symconst or absolute address) */
1541         if (is_ia32_Const(new_ptr)) {
1542                 sptr   = noreg;
1543                 is_imm = 1;
1544         }
1545
1546         if (mode_is_float(mode)) {
1547                 new_val = be_transform_node(val);
1548                 if (USE_SSE2(env_cg)) {
1549                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, new_val,
1550                                                     new_mem);
1551                 } else {
1552                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, new_val,
1553                                                   new_mem, mode);
1554                 }
1555         } else {
1556                 new_val = create_immediate_or_transform(val, 0);
1557
1558                 if (get_mode_size_bits(mode) == 8) {
1559                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg,
1560                                                        new_val, new_mem);
1561                 } else {
1562                         new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, new_val,
1563                                                    new_mem);
1564                 }
1565         }
1566
1567         /* base is an constant address */
1568         if (is_imm) {
1569                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1570                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1571                         am_flav = ia32_am_N;
1572                 } else {
1573                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1574                         long offs = get_tarval_long(tv);
1575
1576                         add_ia32_am_offs_int(new_op, offs);
1577                         am_flav = ia32_am_O;
1578                 }
1579         }
1580
1581         set_irn_pinned(new_op, get_irn_pinned(node));
1582         set_ia32_op_type(new_op, ia32_AddrModeD);
1583         set_ia32_am_flavour(new_op, am_flav);
1584         set_ia32_ls_mode(new_op, mode);
1585
1586         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1587         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1588
1589         return new_op;
1590 }
1591
1592 static ir_node *try_create_TestJmp(ir_node *block, dbg_info *dbgi, long pnc,
1593                                    ir_node *cmp_left, ir_node *cmp_right)
1594 {
1595         ir_node  *new_cmp_left;
1596         ir_node  *new_cmp_right;
1597         ir_node  *and_left;
1598         ir_node  *and_right;
1599         ir_node  *res;
1600         ir_node  *noreg;
1601         ir_node  *nomem;
1602         long      pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1603
1604         if(cmp_right != NULL && !is_Const_0(cmp_right))
1605                 return NULL;
1606
1607         if(is_And(cmp_left) && (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1608                 and_left  = get_And_left(cmp_left);
1609                 and_right = get_And_right(cmp_left);
1610
1611                 new_cmp_left  = be_transform_node(and_left);
1612                 new_cmp_right = create_immediate_or_transform(and_right, 0);
1613         } else {
1614                 new_cmp_left  = be_transform_node(cmp_left);
1615                 new_cmp_right = be_transform_node(cmp_left);
1616         }
1617
1618         noreg     = ia32_new_NoReg_gp(env_cg);
1619         nomem     = new_NoMem();
1620
1621         res = new_rd_ia32_TestJmp(dbgi, current_ir_graph, block, noreg, noreg,
1622                                   new_cmp_left, new_cmp_right, nomem, pnc);
1623         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1624
1625         return res;
1626 }
1627
1628 static ir_node *create_Switch(ir_node *node)
1629 {
1630         ir_graph *irg     = current_ir_graph;
1631         dbg_info *dbgi    = get_irn_dbg_info(node);
1632         ir_node  *block   = be_transform_node(get_nodes_block(node));
1633         ir_node  *sel     = get_Cond_selector(node);
1634         ir_node  *new_sel = be_transform_node(sel);
1635         ir_node  *res;
1636         int switch_min    = INT_MAX;
1637         const ir_edge_t *edge;
1638
1639         /* determine the smallest switch case value */
1640         foreach_out_edge(node, edge) {
1641                 ir_node *proj = get_edge_src_irn(edge);
1642                 int      pn   = get_Proj_proj(proj);
1643                 if(pn < switch_min)
1644                         switch_min = pn;
1645         }
1646
1647         if (switch_min != 0) {
1648                 ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1649
1650                 /* if smallest switch case is not 0 we need an additional sub */
1651                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1652                 add_ia32_am_offs_int(new_sel, -switch_min);
1653                 set_ia32_am_flavour(new_sel, ia32_am_OB);
1654                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1655
1656                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
1657         }
1658
1659         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
1660         set_ia32_pncode(res, get_Cond_defaultProj(node));
1661
1662         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1663
1664         return res;
1665 }
1666
1667 /**
1668  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1669  *
1670  * @return The transformed node.
1671  */
1672 static ir_node *gen_Cond(ir_node *node) {
1673         ir_node  *block    = be_transform_node(get_nodes_block(node));
1674         ir_graph *irg      = current_ir_graph;
1675         dbg_info *dbgi     = get_irn_dbg_info(node);
1676         ir_node  *sel      = get_Cond_selector(node);
1677         ir_mode  *sel_mode = get_irn_mode(sel);
1678         ir_node  *res      = NULL;
1679         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1680         ir_node  *cmp;
1681         ir_node  *cmp_a;
1682         ir_node  *cmp_b;
1683         ir_node  *new_cmp_a;
1684         ir_node  *new_cmp_b;
1685         ir_mode  *cmp_mode;
1686         ir_node  *nomem = new_NoMem();
1687         long      pnc;
1688
1689         if (sel_mode != mode_b) {
1690                 return create_Switch(node);
1691         }
1692
1693         if(!is_Proj(sel) || !is_Cmp(get_Proj_pred(sel))) {
1694                 /* it's some mode_b value not a direct comparison -> create a testjmp */
1695                 res = try_create_TestJmp(block, dbgi, pn_Cmp_Lg, sel, NULL);
1696                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1697                 return res;
1698         }
1699
1700         cmp      = get_Proj_pred(sel);
1701         cmp_a    = get_Cmp_left(cmp);
1702         cmp_b    = get_Cmp_right(cmp);
1703         cmp_mode = get_irn_mode(cmp_a);
1704         pnc = get_Proj_proj(sel);
1705         if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1706                 pnc |= ia32_pn_Cmp_Unsigned;
1707         }
1708
1709         if(mode_needs_gp_reg(cmp_mode)) {
1710                 res = try_create_TestJmp(block, dbgi, pnc, cmp_a, cmp_b);
1711                 if(res != NULL) {
1712                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1713                         return res;
1714                 }
1715         }
1716
1717         new_cmp_a = be_transform_node(cmp_a);
1718         new_cmp_b = create_immediate_or_transform(cmp_b, 0);
1719
1720         if (mode_is_float(cmp_mode)) {
1721                 if (USE_SSE2(env_cg)) {
1722                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a,
1723                                                    cmp_b, nomem, pnc);
1724                         set_ia32_commutative(res);
1725                         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1726                         set_ia32_ls_mode(res, cmp_mode);
1727                 } else {
1728                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, cmp_a, cmp_b, pnc);
1729                         set_ia32_commutative(res);
1730                 }
1731         } else {
1732                 assert(get_mode_size_bits(cmp_mode) == 32);
1733                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg,
1734                                           new_cmp_a, new_cmp_b, nomem, pnc);
1735                 set_ia32_commutative(res);
1736                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1737         }
1738
1739         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1740
1741         return res;
1742 }
1743
1744
1745
1746 /**
1747  * Transforms a CopyB node.
1748  *
1749  * @return The transformed node.
1750  */
1751 static ir_node *gen_CopyB(ir_node *node) {
1752         ir_node  *block    = be_transform_node(get_nodes_block(node));
1753         ir_node  *src      = get_CopyB_src(node);
1754         ir_node  *new_src  = be_transform_node(src);
1755         ir_node  *dst      = get_CopyB_dst(node);
1756         ir_node  *new_dst  = be_transform_node(dst);
1757         ir_node  *mem      = get_CopyB_mem(node);
1758         ir_node  *new_mem  = be_transform_node(mem);
1759         ir_node  *res      = NULL;
1760         ir_graph *irg      = current_ir_graph;
1761         dbg_info *dbgi     = get_irn_dbg_info(node);
1762         int      size      = get_type_size_bytes(get_CopyB_type(node));
1763         int      rem;
1764
1765         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1766         /* then we need the size explicitly in ECX.                    */
1767         if (size >= 32 * 4) {
1768                 rem = size & 0x3; /* size % 4 */
1769                 size >>= 2;
1770
1771                 res = new_rd_ia32_Const(dbgi, irg, block);
1772                 add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
1773                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1774
1775                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1776                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1777         } else {
1778                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1779                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1780         }
1781
1782         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1783
1784         return res;
1785 }
1786
1787 static
1788 ir_node *gen_be_Copy(ir_node *node)
1789 {
1790         ir_node *result = be_duplicate_node(node);
1791         ir_mode *mode   = get_irn_mode(result);
1792
1793         if (mode_needs_gp_reg(mode)) {
1794                 set_irn_mode(result, mode_Iu);
1795         }
1796
1797         return result;
1798 }
1799
1800
1801 static ir_node *create_set(long pnc, ir_node *cmp_left, ir_node *cmp_right,
1802                            dbg_info *dbgi, ir_node *block)
1803 {
1804         ir_graph *irg   = current_ir_graph;
1805         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
1806         ir_node  *nomem = new_rd_NoMem(irg);
1807         ir_node  *new_cmp_left;
1808         ir_node  *new_cmp_right;
1809         ir_node  *res;
1810
1811         /* can we use a test instruction? */
1812         if(cmp_right == NULL || is_Const_0(cmp_right)) {
1813                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1814                 if(is_And(cmp_left) &&
1815                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1816                         ir_node *and_left  = get_And_left(cmp_left);
1817                         ir_node *and_right = get_And_right(cmp_left);
1818
1819                         new_cmp_left  = be_transform_node(and_left);
1820                         new_cmp_right = create_immediate_or_transform(and_right, 0);
1821                 } else {
1822                         new_cmp_left  = be_transform_node(cmp_left);
1823                         new_cmp_right = be_transform_node(cmp_left);
1824                 }
1825
1826                 res = new_rd_ia32_TestSet(dbgi, current_ir_graph, block, noreg, noreg,
1827                                           new_cmp_left, new_cmp_right, nomem, pnc);
1828                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1829
1830                 return res;
1831         }
1832
1833         new_cmp_left  = be_transform_node(cmp_left);
1834         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
1835         res           = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
1836                                            new_cmp_left, new_cmp_right, nomem, pnc);
1837
1838         return res;
1839 }
1840
1841 static ir_node *create_cmov(long pnc, ir_node *cmp_left, ir_node *cmp_right,
1842                             ir_node *val_true, ir_node *val_false,
1843                                                         dbg_info *dbgi, ir_node *block)
1844 {
1845         ir_graph *irg           = current_ir_graph;
1846         ir_node  *new_val_true  = be_transform_node(val_true);
1847         ir_node  *new_val_false = be_transform_node(val_false);
1848         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
1849         ir_node  *nomem         = new_NoMem();
1850         ir_node  *new_cmp_left;
1851         ir_node  *new_cmp_right;
1852         ir_node  *res;
1853
1854         /* cmovs with unknowns are pointless... */
1855         if(is_Unknown(val_true)) {
1856 #ifdef DEBUG_libfirm
1857                 ir_fprintf(stderr, "Optimisation warning: psi with unknown operand\n");
1858 #endif
1859                 return new_val_false;
1860         }
1861         if(is_Unknown(val_false)) {
1862 #ifdef DEBUG_libfirm
1863                 ir_fprintf(stderr, "Optimisation warning: psi with unknown operand\n");
1864 #endif
1865                 return new_val_true;
1866         }
1867
1868         /* can we use a test instruction? */
1869         if(is_Const_0(cmp_right)) {
1870                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1871                 if(is_And(cmp_left) &&
1872                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1873                         ir_node *and_left  = get_And_left(cmp_left);
1874                         ir_node *and_right = get_And_right(cmp_left);
1875
1876                         new_cmp_left  = be_transform_node(and_left);
1877                         new_cmp_right = create_immediate_or_transform(and_right, 0);
1878                 } else {
1879                         new_cmp_left  = be_transform_node(cmp_left);
1880                         new_cmp_right = be_transform_node(cmp_left);
1881                 }
1882
1883                 res = new_rd_ia32_TestCMov(dbgi, current_ir_graph, block, noreg, noreg,
1884                                            new_cmp_left, new_cmp_right, nomem,
1885                                            new_val_true, new_val_false, pnc);
1886                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1887
1888                 return res;
1889         }
1890
1891         new_cmp_left  = be_transform_node(cmp_left);
1892         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
1893
1894         res = new_rd_ia32_CmpCMov(dbgi, irg, block, noreg, noreg, new_cmp_left,
1895                                   new_cmp_right, nomem, new_val_true, new_val_false,
1896                                   pnc);
1897         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1898
1899         return res;
1900 }
1901
1902
1903 /**
1904  * Transforms a Psi node into CMov.
1905  *
1906  * @return The transformed node.
1907  */
1908 static ir_node *gen_Psi(ir_node *node) {
1909         ir_node  *psi_true    = get_Psi_val(node, 0);
1910         ir_node  *psi_default = get_Psi_default(node);
1911         ia32_code_gen_t *cg   = env_cg;
1912         ir_node  *cond        = get_Psi_cond(node, 0);
1913         ir_node  *block       = be_transform_node(get_nodes_block(node));
1914         dbg_info *dbgi        = get_irn_dbg_info(node);
1915         ir_node  *new_op;
1916         ir_node  *cmp_left;
1917         ir_node  *cmp_right;
1918         ir_mode  *cmp_mode;
1919         long      pnc;
1920
1921         assert(get_Psi_n_conds(node) == 1);
1922         assert(get_irn_mode(cond) == mode_b);
1923
1924         if(!is_Proj(cond) || !is_Cmp(get_Proj_pred(cond))) {
1925                 /* a mode_b value, we have to compare it against 0 */
1926                 cmp_left  = cond;
1927                 cmp_right = new_Const_long(mode_Iu, 0);
1928                 pnc       = pn_Cmp_Lg;
1929                 cmp_mode  = mode_Iu;
1930         } else {
1931                 ir_node *cmp = get_Proj_pred(cond);
1932
1933                 cmp_left  = get_Cmp_left(cmp);
1934                 cmp_right = get_Cmp_right(cmp);
1935                 cmp_mode  = get_irn_mode(cmp_left);
1936                 pnc       = get_Proj_proj(cond);
1937
1938                 assert(!mode_is_float(cmp_mode));
1939
1940                 if (!mode_is_signed(cmp_mode)) {
1941                         pnc |= ia32_pn_Cmp_Unsigned;
1942                 }
1943         }
1944
1945         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
1946                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
1947         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
1948                 pnc = get_negated_pnc(pnc, cmp_mode);
1949                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
1950         } else {
1951                 new_op = create_cmov(pnc, cmp_left, cmp_right, psi_true, psi_default,
1952                                      dbgi, block);
1953         }
1954         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1955         return new_op;
1956 }
1957
1958
1959 /**
1960  * Following conversion rules apply:
1961  *
1962  *  INT -> INT
1963  * ============
1964  *  1) n bit -> m bit   n > m (downscale)
1965  *     always ignored
1966  *  2) n bit -> m bit   n == m   (sign change)
1967  *     always ignored
1968  *  3) n bit -> m bit   n < m (upscale)
1969  *     a) source is signed:    movsx
1970  *     b) source is unsigned:  and with lower bits sets
1971  *
1972  *  INT -> FLOAT
1973  * ==============
1974  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1975  *
1976  *  FLOAT -> INT
1977  * ==============
1978  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1979  *
1980  *  FLOAT -> FLOAT
1981  * ================
1982  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1983  *  x87 is mode_E internally, conversions happen only at load and store
1984  *  in non-strict semantic
1985  */
1986
1987 /**
1988  * Create a conversion from x87 state register to general purpose.
1989  */
1990 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
1991         ir_node         *block      = be_transform_node(get_nodes_block(node));
1992         ir_node         *op         = get_Conv_op(node);
1993         ir_node         *new_op     = be_transform_node(op);
1994         ia32_code_gen_t *cg         = env_cg;
1995         ir_graph        *irg        = current_ir_graph;
1996         dbg_info        *dbgi       = get_irn_dbg_info(node);
1997         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
1998         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
1999         ir_node         *fist, *load;
2000
2001         /* do a fist */
2002         fist = new_rd_ia32_vfist(dbgi, irg, block,
2003                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2004
2005         set_irn_pinned(fist, op_pin_state_floats);
2006         set_ia32_use_frame(fist);
2007         set_ia32_op_type(fist, ia32_AddrModeD);
2008         set_ia32_am_flavour(fist, ia32_am_B);
2009         set_ia32_ls_mode(fist, mode_Iu);
2010         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2011
2012         /* do a Load */
2013         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2014
2015         set_irn_pinned(load, op_pin_state_floats);
2016         set_ia32_use_frame(load);
2017         set_ia32_op_type(load, ia32_AddrModeS);
2018         set_ia32_am_flavour(load, ia32_am_B);
2019         set_ia32_ls_mode(load, mode_Iu);
2020         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2021
2022         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2023 }
2024
2025 /**
2026  * Create a conversion from general purpose to x87 register
2027  */
2028 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2029         ir_node   *block  = be_transform_node(get_nodes_block(node));
2030         ir_node   *op     = get_Conv_op(node);
2031         ir_node   *new_op = be_transform_node(op);
2032         ir_graph  *irg    = current_ir_graph;
2033         dbg_info  *dbgi   = get_irn_dbg_info(node);
2034         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2035         ir_node   *nomem  = new_NoMem();
2036         ir_node   *fild, *store;
2037         int       src_bits;
2038
2039         /* first convert to 32 bit if necessary */
2040         src_bits = get_mode_size_bits(src_mode);
2041         if (src_bits == 8) {
2042                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2043                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2044                 set_ia32_ls_mode(new_op, src_mode);
2045                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2046         } else if (src_bits < 32) {
2047                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2048                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2049                 set_ia32_ls_mode(new_op, src_mode);
2050                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2051         }
2052
2053         /* do a store */
2054         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2055
2056         set_ia32_use_frame(store);
2057         set_ia32_op_type(store, ia32_AddrModeD);
2058         set_ia32_am_flavour(store, ia32_am_OB);
2059         set_ia32_ls_mode(store, mode_Iu);
2060
2061         /* do a fild */
2062         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2063
2064         set_ia32_use_frame(fild);
2065         set_ia32_op_type(fild, ia32_AddrModeS);
2066         set_ia32_am_flavour(fild, ia32_am_OB);
2067         set_ia32_ls_mode(fild, mode_Iu);
2068
2069         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2070 }
2071
2072 static ir_node *create_strict_conv(ir_mode *src_mode, ir_mode *tgt_mode,
2073                                    ir_node *node)
2074 {
2075         ir_node  *block    = get_nodes_block(node);
2076         ir_graph *irg      = current_ir_graph;
2077         dbg_info *dbgi     = get_irn_dbg_info(node);
2078         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2079         ir_node  *nomem    = new_NoMem();
2080         int       src_bits = get_mode_size_bits(src_mode);
2081         int       tgt_bits = get_mode_size_bits(tgt_mode);
2082         ir_node  *frame    = get_irg_frame(irg);
2083         ir_mode  *smaller_mode;
2084         ir_node  *store, *load;
2085         ir_node  *res;
2086
2087         if(src_bits <= tgt_bits)
2088                 smaller_mode = src_mode;
2089         else
2090                 smaller_mode = tgt_mode;
2091
2092         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, node, nomem,
2093                                  smaller_mode);
2094         set_ia32_use_frame(store);
2095         set_ia32_op_type(store, ia32_AddrModeD);
2096         set_ia32_am_flavour(store, ia32_am_OB);
2097
2098         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2099                                 smaller_mode);
2100         set_ia32_use_frame(load);
2101         set_ia32_op_type(load, ia32_AddrModeS);
2102         set_ia32_am_flavour(load, ia32_am_OB);
2103
2104         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2105         return res;
2106 }
2107
2108 /**
2109  * Transforms a Conv node.
2110  *
2111  * @return The created ia32 Conv node
2112  */
2113 static ir_node *gen_Conv(ir_node *node) {
2114         ir_node  *block    = be_transform_node(get_nodes_block(node));
2115         ir_node  *op       = get_Conv_op(node);
2116         ir_node  *new_op   = be_transform_node(op);
2117         ir_graph *irg      = current_ir_graph;
2118         dbg_info *dbgi     = get_irn_dbg_info(node);
2119         ir_mode  *src_mode = get_irn_mode(op);
2120         ir_mode  *tgt_mode = get_irn_mode(node);
2121         int       src_bits = get_mode_size_bits(src_mode);
2122         int       tgt_bits = get_mode_size_bits(tgt_mode);
2123         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2124         ir_node  *nomem    = new_rd_NoMem(irg);
2125         ir_node  *res;
2126
2127         if (src_mode == mode_b) {
2128                 assert(mode_is_int(tgt_mode));
2129                 /* nothing to do, we already model bools as 0/1 ints */
2130                 return new_op;
2131         }
2132
2133         if (src_mode == tgt_mode) {
2134                 if (get_Conv_strict(node)) {
2135                         if (USE_SSE2(env_cg)) {
2136                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2137                                 return new_op;
2138                         }
2139                 } else {
2140                         /* this should be optimized already, but who knows... */
2141                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2142                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2143                         return new_op;
2144                 }
2145         }
2146
2147         if (mode_is_float(src_mode)) {
2148                 /* we convert from float ... */
2149                 if (mode_is_float(tgt_mode)) {
2150                         if(src_mode == mode_E && tgt_mode == mode_D
2151                                         && !get_Conv_strict(node)) {
2152                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2153                                 return new_op;
2154                         }
2155
2156                         /* ... to float */
2157                         if (USE_SSE2(env_cg)) {
2158                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2159                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2160                                 set_ia32_ls_mode(res, tgt_mode);
2161                         } else {
2162                                 // Matze: TODO what about strict convs?
2163                                 if(get_Conv_strict(node)) {
2164                                         res = create_strict_conv(src_mode, tgt_mode, new_op);
2165                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2166                                         return res;
2167                                 }
2168                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2169                                 return new_op;
2170                         }
2171                 } else {
2172                         /* ... to int */
2173                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2174                         if (USE_SSE2(env_cg)) {
2175                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2176                                 set_ia32_ls_mode(res, src_mode);
2177                         } else {
2178                                 return gen_x87_fp_to_gp(node);
2179                         }
2180                 }
2181         } else {
2182                 /* we convert from int ... */
2183                 if (mode_is_float(tgt_mode)) {
2184                         /* ... to float */
2185                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2186                         if (USE_SSE2(env_cg)) {
2187                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2188                                 set_ia32_ls_mode(res, tgt_mode);
2189                                 if(src_bits == 32) {
2190                                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2191                                 }
2192                         } else {
2193                                 return gen_x87_gp_to_fp(node, src_mode);
2194                         }
2195                 } else if(tgt_mode == mode_b) {
2196                         /* to bool */
2197 #if 0
2198                         res = create_set(pn_Cmp_Lg, op, NULL, dbgi, block);
2199 #else
2200                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...", src_mode, tgt_mode));
2201                         return new_op;
2202 #endif
2203                 } else {
2204                         /* to int */
2205                         ir_mode *smaller_mode;
2206                         int     smaller_bits;
2207
2208                         if (src_bits == tgt_bits) {
2209                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2210                                     src_mode, tgt_mode));
2211                                 return new_op;
2212                         }
2213
2214                         if (src_bits < tgt_bits) {
2215                                 smaller_mode = src_mode;
2216                                 smaller_bits = src_bits;
2217                         } else {
2218                                 smaller_mode = tgt_mode;
2219                                 smaller_bits = tgt_bits;
2220                         }
2221
2222                         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2223                         if (smaller_bits == 8) {
2224                                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2225                                 set_ia32_ls_mode(res, smaller_mode);
2226                         } else {
2227                                 res = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2228                                 set_ia32_ls_mode(res, smaller_mode);
2229                         }
2230                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2231                 }
2232         }
2233
2234         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2235
2236         return res;
2237 }
2238
2239 static
2240 int check_immediate_constraint(long val, char immediate_constraint_type)
2241 {
2242         switch (immediate_constraint_type) {
2243         case 0:
2244                 return 1;
2245         case 'I':
2246                 return val >= 0 && val <= 32;
2247         case 'J':
2248                 return val >= 0 && val <= 63;
2249         case 'K':
2250                 return val >= -128 && val <= 127;
2251         case 'L':
2252                 return val == 0xff || val == 0xffff;
2253         case 'M':
2254                 return val >= 0 && val <= 3;
2255         case 'N':
2256                 return val >= 0 && val <= 255;
2257         case 'O':
2258                 return val >= 0 && val <= 127;
2259         default:
2260                 break;
2261         }
2262         panic("Invalid immediate constraint found");
2263         return 0;
2264 }
2265
2266 static
2267 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2268 {
2269         int          minus         = 0;
2270         tarval      *offset        = NULL;
2271         int          offset_sign   = 0;
2272         long         val = 0;
2273         ir_entity   *symconst_ent  = NULL;
2274         int          symconst_sign = 0;
2275         ir_mode     *mode;
2276         ir_node     *cnst          = NULL;
2277         ir_node     *symconst      = NULL;
2278         ir_node     *res;
2279         ir_graph    *irg;
2280         dbg_info    *dbgi;
2281         ir_node     *block;
2282
2283         mode = get_irn_mode(node);
2284         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2285                 return NULL;
2286         }
2287
2288         if(is_Minus(node)) {
2289                 minus = 1;
2290                 node  = get_Minus_op(node);
2291         }
2292
2293         if(is_Const(node)) {
2294                 cnst        = node;
2295                 symconst    = NULL;
2296                 offset_sign = minus;
2297         } else if(is_SymConst(node)) {
2298                 cnst          = NULL;
2299                 symconst      = node;
2300                 symconst_sign = minus;
2301         } else if(is_Add(node)) {
2302                 ir_node *left  = get_Add_left(node);
2303                 ir_node *right = get_Add_right(node);
2304                 if(is_Const(left) && is_SymConst(right)) {
2305                         cnst          = left;
2306                         symconst      = right;
2307                         symconst_sign = minus;
2308                         offset_sign   = minus;
2309                 } else if(is_SymConst(left) && is_Const(right)) {
2310                         cnst          = right;
2311                         symconst      = left;
2312                         symconst_sign = minus;
2313                         offset_sign   = minus;
2314                 }
2315         } else if(is_Sub(node)) {
2316                 ir_node *left  = get_Sub_left(node);
2317                 ir_node *right = get_Sub_right(node);
2318                 if(is_Const(left) && is_SymConst(right)) {
2319                         cnst          = left;
2320                         symconst      = right;
2321                         symconst_sign = !minus;
2322                         offset_sign   = minus;
2323                 } else if(is_SymConst(left) && is_Const(right)) {
2324                         cnst          = right;
2325                         symconst      = left;
2326                         symconst_sign = minus;
2327                         offset_sign   = !minus;
2328                 }
2329         } else {
2330                 return NULL;
2331         }
2332
2333         if(cnst != NULL) {
2334                 offset = get_Const_tarval(cnst);
2335                 if(tarval_is_long(offset)) {
2336                         val = get_tarval_long(offset);
2337                 } else if(tarval_is_null(offset)) {
2338                         val = 0;
2339                 } else {
2340                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2341                                    "long?\n", cnst);
2342                         return NULL;
2343                 }
2344
2345                 if(!check_immediate_constraint(val, immediate_constraint_type))
2346                         return NULL;
2347         }
2348         if(symconst != NULL) {
2349                 if(immediate_constraint_type != 0) {
2350                         /* we need full 32bits for symconsts */
2351                         return NULL;
2352                 }
2353
2354                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2355                         return NULL;
2356                 symconst_ent = get_SymConst_entity(symconst);
2357         }
2358         if(cnst == NULL && symconst == NULL)
2359                 return NULL;
2360
2361         if(offset_sign && offset != NULL) {
2362                 offset = tarval_neg(offset);
2363         }
2364
2365         irg   = current_ir_graph;
2366         dbgi  = get_irn_dbg_info(node);
2367         block = get_irg_start_block(irg);
2368         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent,
2369                                       symconst_sign, val);
2370         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2371
2372         return res;
2373 }
2374
2375 static
2376 ir_node *create_immediate_or_transform(ir_node *node, char immediate_constraint_type)
2377 {
2378         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2379         if (new_node == NULL) {
2380                 new_node = be_transform_node(node);
2381         }
2382         return new_node;
2383 }
2384
2385 typedef struct constraint_t constraint_t;
2386 struct constraint_t {
2387         int                         is_in;
2388         int                         n_outs;
2389         const arch_register_req_t **out_reqs;
2390
2391         const arch_register_req_t  *req;
2392         unsigned                    immediate_possible;
2393         char                        immediate_type;
2394 };
2395
2396 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2397 {
2398         int                          immediate_possible = 0;
2399         char                         immediate_type     = 0;
2400         unsigned                     limited            = 0;
2401         const arch_register_class_t *cls                = NULL;
2402         ir_graph                    *irg;
2403         struct obstack              *obst;
2404         arch_register_req_t         *req;
2405         unsigned                    *limited_ptr;
2406         int                          p;
2407         int                          same_as = -1;
2408
2409         /* TODO: replace all the asserts with nice error messages */
2410
2411         printf("Constraint: %s\n", c);
2412
2413         while(*c != 0) {
2414                 switch(*c) {
2415                 case ' ':
2416                 case '\t':
2417                 case '\n':
2418                         break;
2419
2420                 case 'a':
2421                         assert(cls == NULL ||
2422                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2423                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2424                         limited |= 1 << REG_EAX;
2425                         break;
2426                 case 'b':
2427                         assert(cls == NULL ||
2428                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2429                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2430                         limited |= 1 << REG_EBX;
2431                         break;
2432                 case 'c':
2433                         assert(cls == NULL ||
2434                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2435                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2436                         limited |= 1 << REG_ECX;
2437                         break;
2438                 case 'd':
2439                         assert(cls == NULL ||
2440                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2441                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2442                         limited |= 1 << REG_EDX;
2443                         break;
2444                 case 'D':
2445                         assert(cls == NULL ||
2446                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2447                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2448                         limited |= 1 << REG_EDI;
2449                         break;
2450                 case 'S':
2451                         assert(cls == NULL ||
2452                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2453                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2454                         limited |= 1 << REG_ESI;
2455                         break;
2456                 case 'Q':
2457                 case 'q': /* q means lower part of the regs only, this makes no
2458                                    * difference to Q for us (we only assigne whole registers) */
2459                         assert(cls == NULL ||
2460                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2461                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2462                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2463                                    1 << REG_EDX;
2464                         break;
2465                 case 'A':
2466                         assert(cls == NULL ||
2467                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2468                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2469                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2470                         break;
2471                 case 'l':
2472                         assert(cls == NULL ||
2473                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2474                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2475                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2476                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2477                                    1 << REG_EBP;
2478                         break;
2479
2480                 case 'R':
2481                 case 'r':
2482                 case 'p':
2483                         assert(cls == NULL);
2484                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2485                         break;
2486
2487                 case 'f':
2488                 case 't':
2489                 case 'u':
2490                         /* TODO: mark values so the x87 simulator knows about t and u */
2491                         assert(cls == NULL);
2492                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2493                         break;
2494
2495                 case 'Y':
2496                 case 'x':
2497                         assert(cls == NULL);
2498                         /* TODO: check that sse2 is supported */
2499                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2500                         break;
2501
2502                 case 'I':
2503                 case 'J':
2504                 case 'K':
2505                 case 'L':
2506                 case 'M':
2507                 case 'N':
2508                 case 'O':
2509                         assert(!immediate_possible);
2510                         immediate_possible = 1;
2511                         immediate_type     = *c;
2512                         break;
2513                 case 'n':
2514                 case 'i':
2515                         assert(!immediate_possible);
2516                         immediate_possible = 1;
2517                         break;
2518
2519                 case 'g':
2520                         assert(!immediate_possible && cls == NULL);
2521                         immediate_possible = 1;
2522                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2523                         break;
2524
2525                 case '0':
2526                 case '1':
2527                 case '2':
2528                 case '3':
2529                 case '4':
2530                 case '5':
2531                 case '6':
2532                 case '7':
2533                 case '8':
2534                 case '9':
2535                         assert(constraint->is_in && "can only specify same constraint "
2536                                "on input");
2537
2538                         sscanf(c, "%d%n", &same_as, &p);
2539                         if(same_as >= 0) {
2540                                 c += p;
2541                                 continue;
2542                         }
2543                         break;
2544
2545                 case 'E': /* no float consts yet */
2546                 case 'F': /* no float consts yet */
2547                 case 's': /* makes no sense on x86 */
2548                 case 'X': /* we can't support that in firm */
2549                 case 'm':
2550                 case 'o':
2551                 case 'V':
2552                 case '<': /* no autodecrement on x86 */
2553                 case '>': /* no autoincrement on x86 */
2554                 case 'C': /* sse constant not supported yet */
2555                 case 'G': /* 80387 constant not supported yet */
2556                 case 'y': /* we don't support mmx registers yet */
2557                 case 'Z': /* not available in 32 bit mode */
2558                 case 'e': /* not available in 32 bit mode */
2559                         assert(0 && "asm constraint not supported");
2560                         break;
2561                 default:
2562                         assert(0 && "unknown asm constraint found");
2563                         break;
2564                 }
2565                 ++c;
2566         }
2567
2568         if(same_as >= 0) {
2569                 const arch_register_req_t *other_constr;
2570
2571                 assert(cls == NULL && "same as and register constraint not supported");
2572                 assert(!immediate_possible && "same as and immediate constraint not "
2573                        "supported");
2574                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2575                        "same_as constraint");
2576
2577                 other_constr         = constraint->out_reqs[same_as];
2578
2579                 req                  = obstack_alloc(obst, sizeof(req[0]));
2580                 req->cls             = other_constr->cls;
2581                 req->type            = arch_register_req_type_should_be_same;
2582                 req->limited         = NULL;
2583                 req->other_same      = pos;
2584                 req->other_different = -1;
2585
2586                 /* switch constraints. This is because in firm we have same_as
2587                  * constraints on the output constraints while in the gcc asm syntax
2588                  * they are specified on the input constraints */
2589                 constraint->req               = other_constr;
2590                 constraint->out_reqs[same_as] = req;
2591                 constraint->immediate_possible = 0;
2592                 return;
2593         }
2594
2595         if(immediate_possible && cls == NULL) {
2596                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2597         }
2598         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2599         assert(cls != NULL);
2600
2601         if(immediate_possible) {
2602                 assert(constraint->is_in
2603                        && "imeediates make no sense for output constraints");
2604         }
2605         /* todo: check types (no float input on 'r' constrainted in and such... */
2606
2607         irg  = current_ir_graph;
2608         obst = get_irg_obstack(irg);
2609
2610         if(limited != 0) {
2611                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2612                 limited_ptr  = (unsigned*) (req+1);
2613         } else {
2614                 req = obstack_alloc(obst, sizeof(req[0]));
2615         }
2616         memset(req, 0, sizeof(req[0]));
2617
2618         if(limited != 0) {
2619                 req->type    = arch_register_req_type_limited;
2620                 *limited_ptr = limited;
2621                 req->limited = limited_ptr;
2622         } else {
2623                 req->type    = arch_register_req_type_normal;
2624         }
2625         req->cls = cls;
2626
2627         constraint->req                = req;
2628         constraint->immediate_possible = immediate_possible;
2629         constraint->immediate_type     = immediate_type;
2630 }
2631
2632 static
2633 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2634                    const char *c)
2635 {
2636         (void) node;
2637         (void) pos;
2638         (void) constraint;
2639         (void) c;
2640         panic("Clobbers not supported yet");
2641 }
2642
2643 ir_node *gen_ASM(ir_node *node)
2644 {
2645         int                   i, arity;
2646         ir_graph             *irg   = current_ir_graph;
2647         ir_node              *block = be_transform_node(get_nodes_block(node));
2648         dbg_info             *dbgi  = get_irn_dbg_info(node);
2649         ir_node             **in;
2650         ir_node              *res;
2651         int                   out_arity;
2652         int                   n_outs;
2653         int                   n_clobbers;
2654         void                 *generic_attr;
2655         ia32_asm_attr_t      *attr;
2656         const arch_register_req_t **out_reqs;
2657         const arch_register_req_t **in_reqs;
2658         struct obstack       *obst;
2659         constraint_t          parsed_constraint;
2660
2661         /* transform inputs */
2662         arity = get_irn_arity(node);
2663         in    = alloca(arity * sizeof(in[0]));
2664         memset(in, 0, arity * sizeof(in[0]));
2665
2666         n_outs     = get_ASM_n_output_constraints(node);
2667         n_clobbers = get_ASM_n_clobbers(node);
2668         out_arity  = n_outs + n_clobbers;
2669
2670         /* construct register constraints */
2671         obst     = get_irg_obstack(irg);
2672         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2673         parsed_constraint.out_reqs = out_reqs;
2674         parsed_constraint.n_outs   = n_outs;
2675         parsed_constraint.is_in    = 0;
2676         for(i = 0; i < out_arity; ++i) {
2677                 const char   *c;
2678
2679                 if(i < n_outs) {
2680                         const ir_asm_constraint *constraint;
2681                         constraint = & get_ASM_output_constraints(node) [i];
2682                         c = get_id_str(constraint->constraint);
2683                         parse_asm_constraint(i, &parsed_constraint, c);
2684                 } else {
2685                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2686                         c = get_id_str(glob_id);
2687                         parse_clobber(node, i, &parsed_constraint, c);
2688                 }
2689                 out_reqs[i] = parsed_constraint.req;
2690         }
2691
2692         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2693         parsed_constraint.is_in = 1;
2694         for(i = 0; i < arity; ++i) {
2695                 const ir_asm_constraint   *constraint;
2696                 ident                     *constr_id;
2697                 const char                *c;
2698
2699                 constraint = & get_ASM_input_constraints(node) [i];
2700                 constr_id  = constraint->constraint;
2701                 c          = get_id_str(constr_id);
2702                 parse_asm_constraint(i, &parsed_constraint, c);
2703                 in_reqs[i] = parsed_constraint.req;
2704
2705                 if(parsed_constraint.immediate_possible) {
2706                         ir_node *pred      = get_irn_n(node, i);
2707                         char     imm_type  = parsed_constraint.immediate_type;
2708                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2709
2710                         if(immediate != NULL) {
2711                                 in[i] = immediate;
2712                         }
2713                 }
2714         }
2715
2716         /* transform inputs */
2717         for(i = 0; i < arity; ++i) {
2718                 ir_node *pred;
2719                 ir_node *transformed;
2720
2721                 if(in[i] != NULL)
2722                         continue;
2723
2724                 pred        = get_irn_n(node, i);
2725                 transformed = be_transform_node(pred);
2726                 in[i]       = transformed;
2727         }
2728
2729         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2730
2731         generic_attr   = get_irn_generic_attr(res);
2732         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
2733         attr->asm_text = get_ASM_text(node);
2734         set_ia32_out_req_all(res, out_reqs);
2735         set_ia32_in_req_all(res, in_reqs);
2736
2737         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2738
2739         return res;
2740 }
2741
2742 /********************************************
2743  *  _                          _
2744  * | |                        | |
2745  * | |__   ___ _ __   ___   __| | ___  ___
2746  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2747  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2748  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2749  *
2750  ********************************************/
2751
2752 static ir_node *gen_be_StackParam(ir_node *node) {
2753         ir_node  *block      = be_transform_node(get_nodes_block(node));
2754         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2755         ir_node   *new_ptr   = be_transform_node(ptr);
2756         ir_node   *new_op    = NULL;
2757         ir_graph  *irg       = current_ir_graph;
2758         dbg_info  *dbgi      = get_irn_dbg_info(node);
2759         ir_node   *nomem     = new_rd_NoMem(current_ir_graph);
2760         ir_entity *ent       = arch_get_frame_entity(env_cg->arch_env, node);
2761         ir_mode   *load_mode = get_irn_mode(node);
2762         ir_node   *noreg     = ia32_new_NoReg_gp(env_cg);
2763         ir_mode   *proj_mode;
2764         long      pn_res;
2765
2766         if (mode_is_float(load_mode)) {
2767                 if (USE_SSE2(env_cg)) {
2768                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2769                         pn_res    = pn_ia32_xLoad_res;
2770                         proj_mode = mode_xmm;
2771                 } else {
2772                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem, load_mode);
2773                         pn_res    = pn_ia32_vfld_res;
2774                         proj_mode = mode_vfp;
2775                 }
2776         } else {
2777                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
2778                 proj_mode = mode_Iu;
2779                 pn_res = pn_ia32_Load_res;
2780         }
2781
2782         set_irn_pinned(new_op, op_pin_state_floats);
2783         set_ia32_frame_ent(new_op, ent);
2784         set_ia32_use_frame(new_op);
2785
2786         set_ia32_op_type(new_op, ia32_AddrModeS);
2787         set_ia32_am_flavour(new_op, ia32_am_B);
2788         set_ia32_ls_mode(new_op, load_mode);
2789         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2790
2791         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2792
2793         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
2794 }
2795
2796 /**
2797  * Transforms a FrameAddr into an ia32 Add.
2798  */
2799 static ir_node *gen_be_FrameAddr(ir_node *node) {
2800         ir_node  *block  = be_transform_node(get_nodes_block(node));
2801         ir_node  *op     = be_get_FrameAddr_frame(node);
2802         ir_node  *new_op = be_transform_node(op);
2803         ir_graph *irg    = current_ir_graph;
2804         dbg_info *dbgi   = get_irn_dbg_info(node);
2805         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
2806         ir_node  *res;
2807
2808         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
2809         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
2810         set_ia32_use_frame(res);
2811         set_ia32_am_flavour(res, ia32_am_OB);
2812
2813         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2814
2815         return res;
2816 }
2817
2818 /**
2819  * Transforms a FrameLoad into an ia32 Load.
2820  */
2821 static ir_node *gen_be_FrameLoad(ir_node *node) {
2822         ir_node   *block   = be_transform_node(get_nodes_block(node));
2823         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
2824         ir_node   *new_mem = be_transform_node(mem);
2825         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
2826         ir_node   *new_ptr = be_transform_node(ptr);
2827         ir_node   *new_op  = NULL;
2828         ir_graph  *irg     = current_ir_graph;
2829         dbg_info  *dbgi    = get_irn_dbg_info(node);
2830         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2831         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2832         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
2833         ir_node   *projs[pn_Load_max];
2834
2835         ia32_collect_Projs(node, projs, pn_Load_max);
2836
2837         if (mode_is_float(mode)) {
2838                 if (USE_SSE2(env_cg)) {
2839                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
2840                 }
2841                 else {
2842                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, mode);
2843                 }
2844         }
2845         else {
2846                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
2847         }
2848
2849         set_irn_pinned(new_op, op_pin_state_floats);
2850         set_ia32_frame_ent(new_op, ent);
2851         set_ia32_use_frame(new_op);
2852
2853         set_ia32_op_type(new_op, ia32_AddrModeS);
2854         set_ia32_am_flavour(new_op, ia32_am_B);
2855         set_ia32_ls_mode(new_op, mode);
2856         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2857
2858         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2859
2860         return new_op;
2861 }
2862
2863
2864 /**
2865  * Transforms a FrameStore into an ia32 Store.
2866  */
2867 static ir_node *gen_be_FrameStore(ir_node *node) {
2868         ir_node   *block   = be_transform_node(get_nodes_block(node));
2869         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
2870         ir_node   *new_mem = be_transform_node(mem);
2871         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
2872         ir_node   *new_ptr = be_transform_node(ptr);
2873         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
2874         ir_node   *new_val = be_transform_node(val);
2875         ir_node   *new_op  = NULL;
2876         ir_graph  *irg     = current_ir_graph;
2877         dbg_info  *dbgi    = get_irn_dbg_info(node);
2878         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2879         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2880         ir_mode   *mode    = get_irn_mode(val);
2881
2882         if (mode_is_float(mode)) {
2883                 if (USE_SSE2(env_cg)) {
2884                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2885                 } else {
2886                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, mode);
2887                 }
2888         } else if (get_mode_size_bits(mode) == 8) {
2889                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2890         } else {
2891                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2892         }
2893
2894         set_ia32_frame_ent(new_op, ent);
2895         set_ia32_use_frame(new_op);
2896
2897         set_ia32_op_type(new_op, ia32_AddrModeD);
2898         set_ia32_am_flavour(new_op, ia32_am_B);
2899         set_ia32_ls_mode(new_op, mode);
2900
2901         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2902
2903         return new_op;
2904 }
2905
2906 /**
2907  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
2908  */
2909 static ir_node *gen_be_Return(ir_node *node) {
2910         ir_graph  *irg     = current_ir_graph;
2911         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
2912         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
2913         ir_entity *ent     = get_irg_entity(irg);
2914         ir_type   *tp      = get_entity_type(ent);
2915         dbg_info  *dbgi;
2916         ir_node   *block;
2917         ir_type   *res_type;
2918         ir_mode   *mode;
2919         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
2920         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
2921         ir_node   *noreg;
2922         ir_node   **in;
2923         int       pn_ret_val, pn_ret_mem, arity, i;
2924
2925         assert(ret_val != NULL);
2926         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
2927                 return be_duplicate_node(node);
2928         }
2929
2930         res_type = get_method_res_type(tp, 0);
2931
2932         if (! is_Primitive_type(res_type)) {
2933                 return be_duplicate_node(node);
2934         }
2935
2936         mode = get_type_mode(res_type);
2937         if (! mode_is_float(mode)) {
2938                 return be_duplicate_node(node);
2939         }
2940
2941         assert(get_method_n_ress(tp) == 1);
2942
2943         pn_ret_val = get_Proj_proj(ret_val);
2944         pn_ret_mem = get_Proj_proj(ret_mem);
2945
2946         /* get the Barrier */
2947         barrier = get_Proj_pred(ret_val);
2948
2949         /* get result input of the Barrier */
2950         ret_val     = get_irn_n(barrier, pn_ret_val);
2951         new_ret_val = be_transform_node(ret_val);
2952
2953         /* get memory input of the Barrier */
2954         ret_mem     = get_irn_n(barrier, pn_ret_mem);
2955         new_ret_mem = be_transform_node(ret_mem);
2956
2957         frame = get_irg_frame(irg);
2958
2959         dbgi  = get_irn_dbg_info(barrier);
2960         block = be_transform_node(get_nodes_block(barrier));
2961
2962         noreg = ia32_new_NoReg_gp(env_cg);
2963
2964         /* store xmm0 onto stack */
2965         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg, new_ret_val, new_ret_mem);
2966         set_ia32_ls_mode(sse_store, mode);
2967         set_ia32_op_type(sse_store, ia32_AddrModeD);
2968         set_ia32_use_frame(sse_store);
2969         set_ia32_am_flavour(sse_store, ia32_am_B);
2970
2971         /* load into st0 */
2972         fld = new_rd_ia32_SetST0(dbgi, irg, block, frame, noreg, sse_store);
2973         set_ia32_ls_mode(fld, mode);
2974         set_ia32_op_type(fld, ia32_AddrModeS);
2975         set_ia32_use_frame(fld);
2976         set_ia32_am_flavour(fld, ia32_am_B);
2977
2978         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_SetST0_M);
2979         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_SetST0_res);
2980         arch_set_irn_register(env_cg->arch_env, fld, &ia32_vfp_regs[REG_VF0]);
2981
2982         /* create a new barrier */
2983         arity = get_irn_arity(barrier);
2984         in = alloca(arity * sizeof(in[0]));
2985         for (i = 0; i < arity; ++i) {
2986                 ir_node *new_in;
2987
2988                 if (i == pn_ret_val) {
2989                         new_in = fld;
2990                 } else if (i == pn_ret_mem) {
2991                         new_in = mproj;
2992                 } else {
2993                         ir_node *in = get_irn_n(barrier, i);
2994                         new_in = be_transform_node(in);
2995                 }
2996                 in[i] = new_in;
2997         }
2998
2999         new_barrier = new_ir_node(dbgi, irg, block,
3000                                   get_irn_op(barrier), get_irn_mode(barrier),
3001                                   arity, in);
3002         copy_node_attr(barrier, new_barrier);
3003         be_duplicate_deps(barrier, new_barrier);
3004         be_set_transformed_node(barrier, new_barrier);
3005         mark_irn_visited(barrier);
3006
3007         /* transform normally */
3008         return be_duplicate_node(node);
3009 }
3010
3011 /**
3012  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3013  */
3014 static ir_node *gen_be_AddSP(ir_node *node) {
3015         ir_node  *block  = be_transform_node(get_nodes_block(node));
3016         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3017         ir_node  *new_sz;
3018         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3019         ir_node  *new_sp = be_transform_node(sp);
3020         ir_graph *irg    = current_ir_graph;
3021         dbg_info *dbgi   = get_irn_dbg_info(node);
3022         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3023         ir_node  *nomem  = new_NoMem();
3024         ir_node  *new_op;
3025
3026         new_sz = create_immediate_or_transform(sz, 0);
3027
3028         /* ia32 stack grows in reverse direction, make a SubSP */
3029         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz,
3030                                    nomem);
3031         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3032         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3033
3034         return new_op;
3035 }
3036
3037 /**
3038  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3039  */
3040 static ir_node *gen_be_SubSP(ir_node *node) {
3041         ir_node  *block  = be_transform_node(get_nodes_block(node));
3042         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3043         ir_node  *new_sz;
3044         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3045         ir_node  *new_sp = be_transform_node(sp);
3046         ir_graph *irg    = current_ir_graph;
3047         dbg_info *dbgi   = get_irn_dbg_info(node);
3048         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3049         ir_node  *nomem  = new_NoMem();
3050         ir_node  *new_op;
3051
3052         new_sz = create_immediate_or_transform(sz, 0);
3053
3054         /* ia32 stack grows in reverse direction, make an AddSP */
3055         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3056         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3057         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3058
3059         return new_op;
3060 }
3061
3062 /**
3063  * This function just sets the register for the Unknown node
3064  * as this is not done during register allocation because Unknown
3065  * is an "ignore" node.
3066  */
3067 static ir_node *gen_Unknown(ir_node *node) {
3068         ir_mode *mode = get_irn_mode(node);
3069
3070         if (mode_is_float(mode)) {
3071                 if (USE_SSE2(env_cg))
3072                         return ia32_new_Unknown_xmm(env_cg);
3073                 else
3074                         return ia32_new_Unknown_vfp(env_cg);
3075         } else if (mode_needs_gp_reg(mode)) {
3076                 return ia32_new_Unknown_gp(env_cg);
3077         } else {
3078                 assert(0 && "unsupported Unknown-Mode");
3079         }
3080
3081         return NULL;
3082 }
3083
3084 /**
3085  * Change some phi modes
3086  */
3087 static ir_node *gen_Phi(ir_node *node) {
3088         ir_node  *block = be_transform_node(get_nodes_block(node));
3089         ir_graph *irg   = current_ir_graph;
3090         dbg_info *dbgi  = get_irn_dbg_info(node);
3091         ir_mode  *mode  = get_irn_mode(node);
3092         ir_node  *phi;
3093
3094         if(mode_needs_gp_reg(mode)) {
3095                 /* we shouldn't have any 64bit stuff around anymore */
3096                 assert(get_mode_size_bits(mode) <= 32);
3097                 /* all integer operations are on 32bit registers now */
3098                 mode = mode_Iu;
3099         } else if(mode_is_float(mode)) {
3100                 if (USE_SSE2(env_cg)) {
3101                         mode = mode_xmm;
3102                 } else {
3103                         mode = mode_vfp;
3104                 }
3105         }
3106
3107         /* phi nodes allow loops, so we use the old arguments for now
3108          * and fix this later */
3109         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3110         copy_node_attr(node, phi);
3111         be_duplicate_deps(node, phi);
3112
3113         be_set_transformed_node(node, phi);
3114         be_enqueue_preds(node);
3115
3116         return phi;
3117 }
3118
3119 /**********************************************************************
3120  *  _                                _                   _
3121  * | |                              | |                 | |
3122  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3123  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3124  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3125  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3126  *
3127  **********************************************************************/
3128
3129 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3130
3131 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3132                                      ir_node *mem);
3133
3134 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3135                                       ir_node *val, ir_node *mem);
3136
3137 /**
3138  * Transforms a lowered Load into a "real" one.
3139  */
3140 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3141 {
3142         ir_node  *block   = be_transform_node(get_nodes_block(node));
3143         ir_node  *ptr     = get_irn_n(node, 0);
3144         ir_node  *new_ptr = be_transform_node(ptr);
3145         ir_node  *mem     = get_irn_n(node, 1);
3146         ir_node  *new_mem = be_transform_node(mem);
3147         ir_graph *irg     = current_ir_graph;
3148         dbg_info *dbgi    = get_irn_dbg_info(node);
3149         ir_mode  *mode    = get_ia32_ls_mode(node);
3150         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3151         ir_node  *new_op;
3152
3153         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3154
3155         set_ia32_op_type(new_op, ia32_AddrModeS);
3156         set_ia32_am_flavour(new_op, ia32_am_OB);
3157         set_ia32_am_offs_int(new_op, 0);
3158         set_ia32_am_scale(new_op, 1);
3159         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3160         if (is_ia32_am_sc_sign(node))
3161                 set_ia32_am_sc_sign(new_op);
3162         set_ia32_ls_mode(new_op, mode);
3163         if (is_ia32_use_frame(node)) {
3164                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3165                 set_ia32_use_frame(new_op);
3166         }
3167
3168         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3169
3170         return new_op;
3171 }
3172
3173 /**
3174 * Transforms a lowered Store into a "real" one.
3175 */
3176 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3177 {
3178         ir_node  *block   = be_transform_node(get_nodes_block(node));
3179         ir_node  *ptr     = get_irn_n(node, 0);
3180         ir_node  *new_ptr = be_transform_node(ptr);
3181         ir_node  *val     = get_irn_n(node, 1);
3182         ir_node  *new_val = be_transform_node(val);
3183         ir_node  *mem     = get_irn_n(node, 2);
3184         ir_node  *new_mem = be_transform_node(mem);
3185         ir_graph *irg     = current_ir_graph;
3186         dbg_info *dbgi    = get_irn_dbg_info(node);
3187         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3188         ir_mode  *mode    = get_ia32_ls_mode(node);
3189         ir_node  *new_op;
3190         long     am_offs;
3191         ia32_am_flavour_t am_flav = ia32_B;
3192
3193         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3194
3195         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3196                 am_flav |= ia32_O;
3197                 add_ia32_am_offs_int(new_op, am_offs);
3198         }
3199
3200         set_ia32_op_type(new_op, ia32_AddrModeD);
3201         set_ia32_am_flavour(new_op, am_flav);
3202         set_ia32_ls_mode(new_op, mode);
3203         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3204         set_ia32_use_frame(new_op);
3205
3206         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3207
3208         return new_op;
3209 }
3210
3211
3212 /**
3213  * Transforms an ia32_l_XXX into a "real" XXX node
3214  *
3215  * @param env   The transformation environment
3216  * @return the created ia32 XXX node
3217  */
3218 #define GEN_LOWERED_OP(op)                                                \
3219         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3220                 return gen_binop(node, get_binop_left(node),                      \
3221                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3222         }
3223
3224 #define GEN_LOWERED_x87_OP(op)                                                 \
3225         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3226                 ir_node *new_op;                                                       \
3227                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3228                                              get_binop_right(node), new_rd_ia32_##op); \
3229                 return new_op;                                                         \
3230         }
3231
3232 #define GEN_LOWERED_UNOP(op)                                                   \
3233         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3234                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3235         }
3236
3237 #define GEN_LOWERED_SHIFT_OP(op)                                               \
3238         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3239                 return gen_shift_binop(node, get_binop_left(node),                \
3240                                        get_binop_right(node), new_rd_ia32_##op);       \
3241         }
3242
3243 #define GEN_LOWERED_LOAD(op)                                   \
3244         static ir_node *gen_ia32_l_##op(ir_node *node) {           \
3245                 return gen_lowered_Load(node, new_rd_ia32_##op);       \
3246         }
3247
3248 #define GEN_LOWERED_STORE(op)                                \
3249         static ir_node *gen_ia32_l_##op(ir_node *node) {         \
3250                 return gen_lowered_Store(node, new_rd_ia32_##op);    \
3251         }
3252
3253 GEN_LOWERED_OP(Adc)
3254 GEN_LOWERED_OP(Add)
3255 GEN_LOWERED_OP(Sbb)
3256 GEN_LOWERED_OP(Sub)
3257 GEN_LOWERED_OP(IMul)
3258 GEN_LOWERED_OP(Xor)
3259 GEN_LOWERED_x87_OP(vfprem)
3260 GEN_LOWERED_x87_OP(vfmul)
3261 GEN_LOWERED_x87_OP(vfsub)
3262
3263 GEN_LOWERED_UNOP(Neg)
3264
3265 GEN_LOWERED_LOAD(vfild)
3266 GEN_LOWERED_LOAD(Load)
3267 // GEN_LOWERED_STORE(vfist) TODO
3268 GEN_LOWERED_STORE(Store)
3269
3270 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3271         ir_node  *block     = be_transform_node(get_nodes_block(node));
3272         ir_node  *left      = get_binop_left(node);
3273         ir_node  *new_left  = be_transform_node(left);
3274         ir_node  *right     = get_binop_right(node);
3275         ir_node  *new_right = be_transform_node(right);
3276         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3277         ir_graph *irg       = current_ir_graph;
3278         dbg_info *dbgi      = get_irn_dbg_info(node);
3279         ir_node  *fpcw      = be_abi_get_ignore_irn(env_cg->birg->abi,
3280                                                     &ia32_fp_cw_regs[REG_FPCW]);
3281         ir_node  *vfdiv;
3282
3283         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left,
3284                                   new_right, new_NoMem(), fpcw);
3285         clear_ia32_commutative(vfdiv);
3286         set_ia32_am_support(vfdiv, ia32_am_Source, ia32_am_binary);
3287
3288         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3289
3290         return vfdiv;
3291 }
3292
3293 /**
3294  * Transforms a l_MulS into a "real" MulS node.
3295  *
3296  * @param env   The transformation environment
3297  * @return the created ia32 Mul node
3298  */
3299 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3300         ir_node  *block     = be_transform_node(get_nodes_block(node));
3301         ir_node  *left      = get_binop_left(node);
3302         ir_node  *new_left  = be_transform_node(left);
3303         ir_node  *right     = get_binop_right(node);
3304         ir_node  *new_right = be_transform_node(right);
3305         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3306         ir_graph *irg       = current_ir_graph;
3307         dbg_info *dbgi      = get_irn_dbg_info(node);
3308
3309         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3310         /* and then skip the result Proj, because all needed Projs are already there. */
3311         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left,
3312                                         new_right, new_NoMem());
3313         clear_ia32_commutative(muls);
3314         set_ia32_am_support(muls, ia32_am_Source, ia32_am_binary);
3315
3316         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3317
3318         return muls;
3319 }
3320
3321 GEN_LOWERED_SHIFT_OP(Shl)
3322 GEN_LOWERED_SHIFT_OP(Shr)
3323 GEN_LOWERED_SHIFT_OP(Sar)
3324
3325 /**
3326  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3327  * op1 - target to be shifted
3328  * op2 - contains bits to be shifted into target
3329  * op3 - shift count
3330  * Only op3 can be an immediate.
3331  */
3332 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3333                                          ir_node *op2, ir_node *count)
3334 {
3335         ir_node  *block     = be_transform_node(get_nodes_block(node));
3336         ir_node  *new_op1   = be_transform_node(op1);
3337         ir_node  *new_op2   = be_transform_node(op2);
3338         ir_node  *new_count = be_transform_node(count);
3339         ir_node  *new_op    = NULL;
3340         ir_graph *irg       = current_ir_graph;
3341         dbg_info *dbgi      = get_irn_dbg_info(node);
3342         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3343         ir_node  *nomem     = new_NoMem();
3344         ir_node  *imm_op;
3345         tarval   *tv;
3346
3347         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3348
3349         /* Check if immediate optimization is on and */
3350         /* if it's an operation with immediate.      */
3351         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3352
3353         /* Limit imm_op within range imm8 */
3354         if (imm_op) {
3355                 tv = get_ia32_Immop_tarval(imm_op);
3356
3357                 if (tv) {
3358                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3359                         set_ia32_Immop_tarval(imm_op, tv);
3360                 }
3361                 else {
3362                         imm_op = NULL;
3363                 }
3364         }
3365
3366         /* integer operations */
3367         if (imm_op) {
3368                 /* This is ShiftD with const */
3369                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3370
3371                 if (is_ia32_l_ShlD(node))
3372                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3373                                                   new_op1, new_op2, noreg, nomem);
3374                 else
3375                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3376                                                   new_op1, new_op2, noreg, nomem);
3377                 copy_ia32_Immop_attr(new_op, imm_op);
3378         }
3379         else {
3380                 /* This is a normal ShiftD */
3381                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3382                 if (is_ia32_l_ShlD(node))
3383                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3384                                                   new_op1, new_op2, new_count, nomem);
3385                 else
3386                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3387                                                   new_op1, new_op2, new_count, nomem);
3388         }
3389
3390         /* set AM support */
3391         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
3392
3393         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3394
3395         set_ia32_emit_cl(new_op);
3396
3397         return new_op;
3398 }
3399
3400 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3401         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3402                                         get_irn_n(node, 1), get_irn_n(node, 2));
3403 }
3404
3405 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3406         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3407                                         get_irn_n(node, 1), get_irn_n(node, 2));
3408 }
3409
3410 /**
3411  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3412  */
3413 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3414         ir_node         *block   = be_transform_node(get_nodes_block(node));
3415         ir_node         *val     = get_irn_n(node, 1);
3416         ir_node         *new_val = be_transform_node(val);
3417         ia32_code_gen_t *cg      = env_cg;
3418         ir_node         *res     = NULL;
3419         ir_graph        *irg     = current_ir_graph;
3420         dbg_info        *dbgi;
3421         ir_node         *noreg, *new_ptr, *new_mem;
3422         ir_node         *ptr, *mem;
3423
3424         if (USE_SSE2(cg)) {
3425                 return new_val;
3426         }
3427
3428         mem     = get_irn_n(node, 2);
3429         new_mem = be_transform_node(mem);
3430         ptr     = get_irn_n(node, 0);
3431         new_ptr = be_transform_node(ptr);
3432         noreg   = ia32_new_NoReg_gp(cg);
3433         dbgi    = get_irn_dbg_info(node);
3434
3435         /* Store x87 -> MEM */
3436         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, get_ia32_ls_mode(node));
3437         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3438         set_ia32_use_frame(res);
3439         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3440         set_ia32_am_flavour(res, ia32_B);
3441         set_ia32_op_type(res, ia32_AddrModeD);
3442
3443         /* Load MEM -> SSE */
3444         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3445         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3446         set_ia32_use_frame(res);
3447         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3448         set_ia32_am_flavour(res, ia32_B);
3449         set_ia32_op_type(res, ia32_AddrModeS);
3450         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3451
3452         return res;
3453 }
3454
3455 /**
3456  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3457  */
3458 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3459         ir_node         *block   = be_transform_node(get_nodes_block(node));
3460         ir_node         *val     = get_irn_n(node, 1);
3461         ir_node         *new_val = be_transform_node(val);
3462         ia32_code_gen_t *cg      = env_cg;
3463         ir_graph        *irg     = current_ir_graph;
3464         ir_node         *res     = NULL;
3465         ir_entity       *fent    = get_ia32_frame_ent(node);
3466         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3467         int             offs     = 0;
3468         ir_node         *noreg, *new_ptr, *new_mem;
3469         ir_node         *ptr, *mem;
3470         dbg_info        *dbgi;
3471
3472         if (! USE_SSE2(cg)) {
3473                 /* SSE unit is not used -> skip this node. */
3474                 return new_val;
3475         }
3476
3477         ptr     = get_irn_n(node, 0);
3478         new_ptr = be_transform_node(ptr);
3479         mem     = get_irn_n(node, 2);
3480         new_mem = be_transform_node(mem);
3481         noreg   = ia32_new_NoReg_gp(cg);
3482         dbgi    = get_irn_dbg_info(node);
3483
3484         /* Store SSE -> MEM */
3485         if (is_ia32_xLoad(skip_Proj(new_val))) {
3486                 ir_node *ld = skip_Proj(new_val);
3487
3488                 /* we can vfld the value directly into the fpu */
3489                 fent = get_ia32_frame_ent(ld);
3490                 ptr  = get_irn_n(ld, 0);
3491                 offs = get_ia32_am_offs_int(ld);
3492         } else {
3493                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3494                 set_ia32_frame_ent(res, fent);
3495                 set_ia32_use_frame(res);
3496                 set_ia32_ls_mode(res, lsmode);
3497                 set_ia32_am_flavour(res, ia32_B);
3498                 set_ia32_op_type(res, ia32_AddrModeD);
3499                 mem = res;
3500         }
3501
3502         /* Load MEM -> x87 */
3503         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
3504         set_ia32_frame_ent(res, fent);
3505         set_ia32_use_frame(res);
3506         add_ia32_am_offs_int(res, offs);
3507         set_ia32_am_flavour(res, ia32_B);
3508         set_ia32_op_type(res, ia32_AddrModeS);
3509         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3510
3511         return res;
3512 }
3513
3514 /*********************************************************
3515  *                  _             _      _
3516  *                 (_)           | |    (_)
3517  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3518  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3519  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3520  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3521  *
3522  *********************************************************/
3523
3524 /**
3525  * the BAD transformer.
3526  */
3527 static ir_node *bad_transform(ir_node *node) {
3528         panic("No transform function for %+F available.\n", node);
3529         return NULL;
3530 }
3531
3532 /**
3533  * Transform the Projs of an AddSP.
3534  */
3535 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3536         ir_node  *block    = be_transform_node(get_nodes_block(node));
3537         ir_node  *pred     = get_Proj_pred(node);
3538         ir_node  *new_pred = be_transform_node(pred);
3539         ir_graph *irg      = current_ir_graph;
3540         dbg_info *dbgi     = get_irn_dbg_info(node);
3541         long     proj      = get_Proj_proj(node);
3542
3543         if (proj == pn_be_AddSP_res) {
3544                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3545                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3546                 return res;
3547         } else if (proj == pn_be_AddSP_M) {
3548                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3549         }
3550
3551         assert(0);
3552         return new_rd_Unknown(irg, get_irn_mode(node));
3553 }
3554
3555 /**
3556  * Transform the Projs of a SubSP.
3557  */
3558 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3559         ir_node  *block    = be_transform_node(get_nodes_block(node));
3560         ir_node  *pred     = get_Proj_pred(node);
3561         ir_node  *new_pred = be_transform_node(pred);
3562         ir_graph *irg      = current_ir_graph;
3563         dbg_info *dbgi     = get_irn_dbg_info(node);
3564         long     proj      = get_Proj_proj(node);
3565
3566         if (proj == pn_be_SubSP_res) {
3567                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_SubSP_stack);
3568                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3569                 return res;
3570         } else if (proj == pn_be_SubSP_M) {
3571                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3572         }
3573
3574         assert(0);
3575         return new_rd_Unknown(irg, get_irn_mode(node));
3576 }
3577
3578 /**
3579  * Transform and renumber the Projs from a Load.
3580  */
3581 static ir_node *gen_Proj_Load(ir_node *node) {
3582         ir_node  *block    = be_transform_node(get_nodes_block(node));
3583         ir_node  *pred     = get_Proj_pred(node);
3584         ir_node  *new_pred = be_transform_node(pred);
3585         ir_graph *irg      = current_ir_graph;
3586         dbg_info *dbgi     = get_irn_dbg_info(node);
3587         long     proj      = get_Proj_proj(node);
3588
3589         /* renumber the proj */
3590         if (is_ia32_Load(new_pred)) {
3591                 if (proj == pn_Load_res) {
3592                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3593                 } else if (proj == pn_Load_M) {
3594                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3595                 }
3596         } else if (is_ia32_xLoad(new_pred)) {
3597                 if (proj == pn_Load_res) {
3598                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3599                 } else if (proj == pn_Load_M) {
3600                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3601                 }
3602         } else if (is_ia32_vfld(new_pred)) {
3603                 if (proj == pn_Load_res) {
3604                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3605                 } else if (proj == pn_Load_M) {
3606                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3607                 }
3608         }
3609
3610         assert(0);
3611         return new_rd_Unknown(irg, get_irn_mode(node));
3612 }
3613
3614 /**
3615  * Transform and renumber the Projs from a DivMod like instruction.
3616  */
3617 static ir_node *gen_Proj_DivMod(ir_node *node) {
3618         ir_node  *block    = be_transform_node(get_nodes_block(node));
3619         ir_node  *pred     = get_Proj_pred(node);
3620         ir_node  *new_pred = be_transform_node(pred);
3621         ir_graph *irg      = current_ir_graph;
3622         dbg_info *dbgi     = get_irn_dbg_info(node);
3623         ir_mode  *mode     = get_irn_mode(node);
3624         long     proj      = get_Proj_proj(node);
3625
3626         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3627
3628         switch (get_irn_opcode(pred)) {
3629         case iro_Div:
3630                 switch (proj) {
3631                 case pn_Div_M:
3632                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3633                 case pn_Div_res:
3634                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3635                 default:
3636                         break;
3637                 }
3638                 break;
3639         case iro_Mod:
3640                 switch (proj) {
3641                 case pn_Mod_M:
3642                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3643                 case pn_Mod_res:
3644                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3645                 default:
3646                         break;
3647                 }
3648                 break;
3649         case iro_DivMod:
3650                 switch (proj) {
3651                 case pn_DivMod_M:
3652                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3653                 case pn_DivMod_res_div:
3654                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3655                 case pn_DivMod_res_mod:
3656                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3657                 default:
3658                         break;
3659                 }
3660                 break;
3661         default:
3662                 break;
3663         }
3664
3665         assert(0);
3666         return new_rd_Unknown(irg, mode);
3667 }
3668
3669 /**
3670  * Transform and renumber the Projs from a CopyB.
3671  */
3672 static ir_node *gen_Proj_CopyB(ir_node *node) {
3673         ir_node  *block    = be_transform_node(get_nodes_block(node));
3674         ir_node  *pred     = get_Proj_pred(node);
3675         ir_node  *new_pred = be_transform_node(pred);
3676         ir_graph *irg      = current_ir_graph;
3677         dbg_info *dbgi     = get_irn_dbg_info(node);
3678         ir_mode  *mode     = get_irn_mode(node);
3679         long     proj      = get_Proj_proj(node);
3680
3681         switch(proj) {
3682         case pn_CopyB_M_regular:
3683                 if (is_ia32_CopyB_i(new_pred)) {
3684                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3685                 } else if (is_ia32_CopyB(new_pred)) {
3686                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3687                 }
3688                 break;
3689         default:
3690                 break;
3691         }
3692
3693         assert(0);
3694         return new_rd_Unknown(irg, mode);
3695 }
3696
3697 /**
3698  * Transform and renumber the Projs from a vfdiv.
3699  */
3700 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
3701         ir_node  *block    = be_transform_node(get_nodes_block(node));
3702         ir_node  *pred     = get_Proj_pred(node);
3703         ir_node  *new_pred = be_transform_node(pred);
3704         ir_graph *irg      = current_ir_graph;
3705         dbg_info *dbgi     = get_irn_dbg_info(node);
3706         ir_mode  *mode     = get_irn_mode(node);
3707         long     proj      = get_Proj_proj(node);
3708
3709         switch (proj) {
3710         case pn_ia32_l_vfdiv_M:
3711                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3712         case pn_ia32_l_vfdiv_res:
3713                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3714         default:
3715                 assert(0);
3716         }
3717
3718         return new_rd_Unknown(irg, mode);
3719 }
3720
3721 /**
3722  * Transform and renumber the Projs from a Quot.
3723  */
3724 static ir_node *gen_Proj_Quot(ir_node *node) {
3725         ir_node  *block    = be_transform_node(get_nodes_block(node));
3726         ir_node  *pred     = get_Proj_pred(node);
3727         ir_node  *new_pred = be_transform_node(pred);
3728         ir_graph *irg      = current_ir_graph;
3729         dbg_info *dbgi     = get_irn_dbg_info(node);
3730         ir_mode  *mode     = get_irn_mode(node);
3731         long     proj      = get_Proj_proj(node);
3732
3733         switch(proj) {
3734         case pn_Quot_M:
3735                 if (is_ia32_xDiv(new_pred)) {
3736                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
3737                 } else if (is_ia32_vfdiv(new_pred)) {
3738                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3739                 }
3740                 break;
3741         case pn_Quot_res:
3742                 if (is_ia32_xDiv(new_pred)) {
3743                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
3744                 } else if (is_ia32_vfdiv(new_pred)) {
3745                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3746                 }
3747                 break;
3748         default:
3749                 break;
3750         }
3751
3752         assert(0);
3753         return new_rd_Unknown(irg, mode);
3754 }
3755
3756 /**
3757  * Transform the Thread Local Storage Proj.
3758  */
3759 static ir_node *gen_Proj_tls(ir_node *node) {
3760         ir_node  *block = be_transform_node(get_nodes_block(node));
3761         ir_graph *irg   = current_ir_graph;
3762         dbg_info *dbgi  = NULL;
3763         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
3764
3765         return res;
3766 }
3767
3768 /**
3769  * Transform the Projs from a be_Call.
3770  */
3771 static ir_node *gen_Proj_be_Call(ir_node *node) {
3772         ir_node  *block    = be_transform_node(get_nodes_block(node));
3773         ir_node  *call     = get_Proj_pred(node);
3774         ir_node  *new_call = be_transform_node(call);
3775         ir_graph *irg      = current_ir_graph;
3776         dbg_info *dbgi     = get_irn_dbg_info(node);
3777         long     proj      = get_Proj_proj(node);
3778         ir_mode  *mode     = get_irn_mode(node);
3779         ir_node  *sse_load;
3780         const arch_register_class_t *cls;
3781
3782         /* The following is kinda tricky: If we're using SSE, then we have to
3783          * move the result value of the call in floating point registers to an
3784          * xmm register, we therefore construct a GetST0 -> xLoad sequence
3785          * after the call, we have to make sure to correctly make the
3786          * MemProj and the result Proj use these 2 nodes
3787          */
3788         if (proj == pn_be_Call_M_regular) {
3789                 // get new node for result, are we doing the sse load/store hack?
3790                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
3791                 ir_node *call_res_new;
3792                 ir_node *call_res_pred = NULL;
3793
3794                 if (call_res != NULL) {
3795                         call_res_new  = be_transform_node(call_res);
3796                         call_res_pred = get_Proj_pred(call_res_new);
3797                 }
3798
3799                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
3800                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
3801                 } else {
3802                         assert(is_ia32_xLoad(call_res_pred));
3803                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M, pn_ia32_xLoad_M);
3804                 }
3805         }
3806         if (proj == pn_be_Call_first_res && mode_is_float(mode) && USE_SSE2(env_cg)) {
3807                 ir_node *fstp;
3808                 ir_node *frame = get_irg_frame(irg);
3809                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
3810                 ir_node *p;
3811                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
3812
3813                 /* in case there is no memory output: create one to serialize the copy FPU -> SSE */
3814                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
3815
3816                 /* store st(0) onto stack */
3817                 fstp = new_rd_ia32_GetST0(dbgi, irg, block, frame, noreg, call_mem);
3818
3819                 set_ia32_ls_mode(fstp, mode);
3820                 set_ia32_op_type(fstp, ia32_AddrModeD);
3821                 set_ia32_use_frame(fstp);
3822                 set_ia32_am_flavour(fstp, ia32_am_B);
3823
3824                 /* load into SSE register */
3825                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
3826                 set_ia32_ls_mode(sse_load, mode);
3827                 set_ia32_op_type(sse_load, ia32_AddrModeS);
3828                 set_ia32_use_frame(sse_load);
3829                 set_ia32_am_flavour(sse_load, ia32_am_B);
3830
3831                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm, pn_ia32_xLoad_res);
3832
3833                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
3834
3835                 /* get a Proj representing a caller save register */
3836                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
3837                 assert(is_Proj(p) && "Proj expected.");
3838
3839                 /* user of the the proj is the Keep */
3840                 p = get_edge_src_irn(get_irn_out_edge_first(p));
3841                 assert(be_is_Keep(p) && "Keep expected.");
3842
3843                 return sse_load;
3844         }
3845
3846         /* transform call modes */
3847         if (mode_is_data(mode)) {
3848                 cls = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
3849                 mode = cls->mode;
3850         }
3851
3852         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
3853 }
3854
3855 /**
3856  * Transform the Projs from a Cmp.
3857  */
3858 static ir_node *gen_Proj_Cmp(ir_node *node)
3859 {
3860         /* normally Cmps are processed when looking at Cond nodes, but this case
3861          * can happen in complicated Psi conditions */
3862
3863         ir_node  *cmp       = get_Proj_pred(node);
3864         long      pnc       = get_Proj_proj(node);
3865         ir_node  *cmp_left  = get_Cmp_left(cmp);
3866         ir_node  *cmp_right = get_Cmp_right(cmp);
3867         ir_mode  *cmp_mode  = get_irn_mode(cmp_left);
3868         dbg_info *dbgi      = get_irn_dbg_info(cmp);
3869         ir_node  *block     = be_transform_node(get_nodes_block(node));
3870         ir_node  *res;
3871
3872         assert(!mode_is_float(cmp_mode));
3873
3874         if(!mode_is_signed(cmp_mode)) {
3875                 pnc |= ia32_pn_Cmp_Unsigned;
3876         }
3877
3878         res = create_set(pnc, cmp_left, cmp_right, dbgi, block);
3879         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, cmp));
3880
3881         return res;
3882 }
3883
3884 /**
3885  * Transform and potentially renumber Proj nodes.
3886  */
3887 static ir_node *gen_Proj(ir_node *node) {
3888         ir_graph *irg  = current_ir_graph;
3889         dbg_info *dbgi = get_irn_dbg_info(node);
3890         ir_node  *pred = get_Proj_pred(node);
3891         long     proj  = get_Proj_proj(node);
3892
3893         if (is_Store(pred) || be_is_FrameStore(pred)) {
3894                 if (proj == pn_Store_M) {
3895                         return be_transform_node(pred);
3896                 } else {
3897                         assert(0);
3898                         return new_r_Bad(irg);
3899                 }
3900         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
3901                 return gen_Proj_Load(node);
3902         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
3903                 return gen_Proj_DivMod(node);
3904         } else if (is_CopyB(pred)) {
3905                 return gen_Proj_CopyB(node);
3906         } else if (is_Quot(pred)) {
3907                 return gen_Proj_Quot(node);
3908         } else if (is_ia32_l_vfdiv(pred)) {
3909                 return gen_Proj_l_vfdiv(node);
3910         } else if (be_is_SubSP(pred)) {
3911                 return gen_Proj_be_SubSP(node);
3912         } else if (be_is_AddSP(pred)) {
3913                 return gen_Proj_be_AddSP(node);
3914         } else if (be_is_Call(pred)) {
3915                 return gen_Proj_be_Call(node);
3916         } else if (is_Cmp(pred)) {
3917                 return gen_Proj_Cmp(node);
3918         } else if (get_irn_op(pred) == op_Start) {
3919                 if (proj == pn_Start_X_initial_exec) {
3920                         ir_node *block = get_nodes_block(pred);
3921                         ir_node *jump;
3922
3923                         /* we exchange the ProjX with a jump */
3924                         block = be_transform_node(block);
3925                         jump  = new_rd_Jmp(dbgi, irg, block);
3926                         return jump;
3927                 }
3928                 if (node == get_irg_anchor(irg, anchor_tls)) {
3929                         return gen_Proj_tls(node);
3930                 }
3931         } else {
3932                 ir_node *new_pred = be_transform_node(pred);
3933                 ir_node *block    = be_transform_node(get_nodes_block(node));
3934                 ir_mode *mode     = get_irn_mode(node);
3935                 if (mode_needs_gp_reg(mode)) {
3936                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
3937                                                        get_Proj_proj(node));
3938 #ifdef DEBUG_libfirm
3939                         new_proj->node_nr = node->node_nr;
3940 #endif
3941                         return new_proj;
3942                 }
3943         }
3944
3945         return be_duplicate_node(node);
3946 }
3947
3948 /**
3949  * Enters all transform functions into the generic pointer
3950  */
3951 static void register_transformers(void)
3952 {
3953         ir_op *op_Mulh;
3954
3955         /* first clear the generic function pointer for all ops */
3956         clear_irp_opcodes_generic_func();
3957
3958 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
3959 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
3960
3961         GEN(Add);
3962         GEN(Sub);
3963         GEN(Mul);
3964         GEN(And);
3965         GEN(Or);
3966         GEN(Eor);
3967
3968         GEN(Shl);
3969         GEN(Shr);
3970         GEN(Shrs);
3971         GEN(Rot);
3972
3973         GEN(Quot);
3974
3975         GEN(Div);
3976         GEN(Mod);
3977         GEN(DivMod);
3978
3979         GEN(Minus);
3980         GEN(Conv);
3981         GEN(Abs);
3982         GEN(Not);
3983
3984         GEN(Load);
3985         GEN(Store);
3986         GEN(Cond);
3987
3988         GEN(ASM);
3989         GEN(CopyB);
3990         BAD(Mux);
3991         GEN(Psi);
3992         GEN(Proj);
3993         GEN(Phi);
3994
3995         /* transform ops from intrinsic lowering */
3996         GEN(ia32_l_Add);
3997         GEN(ia32_l_Adc);
3998         GEN(ia32_l_Sub);
3999         GEN(ia32_l_Sbb);
4000         GEN(ia32_l_Neg);
4001         GEN(ia32_l_Mul);
4002         GEN(ia32_l_Xor);
4003         GEN(ia32_l_IMul);
4004         GEN(ia32_l_Shl);
4005         GEN(ia32_l_Shr);
4006         GEN(ia32_l_Sar);
4007         GEN(ia32_l_ShlD);
4008         GEN(ia32_l_ShrD);
4009         GEN(ia32_l_vfdiv);
4010         GEN(ia32_l_vfprem);
4011         GEN(ia32_l_vfmul);
4012         GEN(ia32_l_vfsub);
4013         GEN(ia32_l_vfild);
4014         GEN(ia32_l_Load);
4015         /* GEN(ia32_l_vfist); TODO */
4016         GEN(ia32_l_Store);
4017         GEN(ia32_l_X87toSSE);
4018         GEN(ia32_l_SSEtoX87);
4019
4020         GEN(Const);
4021         GEN(SymConst);
4022
4023         /* we should never see these nodes */
4024         BAD(Raise);
4025         BAD(Sel);
4026         BAD(InstOf);
4027         BAD(Cast);
4028         BAD(Free);
4029         BAD(Tuple);
4030         BAD(Id);
4031         //BAD(Bad);
4032         BAD(Confirm);
4033         BAD(Filter);
4034         BAD(CallBegin);
4035         BAD(EndReg);
4036         BAD(EndExcept);
4037
4038         /* handle generic backend nodes */
4039         GEN(be_FrameAddr);
4040         //GEN(be_Call);
4041         GEN(be_Return);
4042         GEN(be_FrameLoad);
4043         GEN(be_FrameStore);
4044         GEN(be_StackParam);
4045         GEN(be_AddSP);
4046         GEN(be_SubSP);
4047         GEN(be_Copy);
4048
4049         /* set the register for all Unknown nodes */
4050         GEN(Unknown);
4051
4052         op_Mulh = get_op_Mulh();
4053         if (op_Mulh)
4054                 GEN(Mulh);
4055
4056 #undef GEN
4057 #undef BAD
4058 }
4059
4060 /**
4061  * Pre-transform all unknown and noreg nodes.
4062  */
4063 static void ia32_pretransform_node(void *arch_cg) {
4064         ia32_code_gen_t *cg = arch_cg;
4065
4066         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4067         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4068         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4069         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4070         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4071         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4072 }
4073
4074 static
4075 void add_missing_keep_walker(ir_node *node, void *data)
4076 {
4077         int              n_outs, i;
4078         unsigned         found_projs = 0;
4079         const ir_edge_t *edge;
4080         ir_mode         *mode = get_irn_mode(node);
4081         ir_node         *last_keep;
4082         (void) data;
4083         if(mode != mode_T)
4084                 return;
4085         if(!is_ia32_irn(node))
4086                 return;
4087
4088         n_outs = get_ia32_n_res(node);
4089         if(n_outs <= 0)
4090                 return;
4091         if(is_ia32_SwitchJmp(node))
4092                 return;
4093
4094         assert(n_outs < (int) sizeof(unsigned) * 8);
4095         foreach_out_edge(node, edge) {
4096                 ir_node *proj = get_edge_src_irn(edge);
4097                 int      pn   = get_Proj_proj(proj);
4098
4099                 assert(pn < n_outs);
4100                 found_projs |= 1 << pn;
4101         }
4102
4103
4104         /* are keeps missing? */
4105         last_keep = NULL;
4106         for(i = 0; i < n_outs; ++i) {
4107                 ir_node                     *block;
4108                 ir_node                     *in[1];
4109                 const arch_register_req_t   *req;
4110                 const arch_register_class_t *class;
4111
4112                 if(found_projs & (1 << i)) {
4113                         continue;
4114                 }
4115
4116                 req   = get_ia32_out_req(node, i);
4117                 class = req->cls;
4118                 if(class == NULL) {
4119                         continue;
4120                 }
4121
4122                 block = get_nodes_block(node);
4123                 in[0] = new_r_Proj(current_ir_graph, block, node,
4124                                    arch_register_class_mode(class), i);
4125                 if(last_keep != NULL) {
4126                         be_Keep_add_node(last_keep, class, in[0]);
4127                 } else {
4128                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4129                 }
4130         }
4131 }
4132
4133 /**
4134  * Adds missing keeps to nodes
4135  */
4136 static
4137 void add_missing_keeps(ia32_code_gen_t *cg)
4138 {
4139         ir_graph *irg = be_get_birg_irg(cg->birg);
4140         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4141 }
4142
4143 /* do the transformation */
4144 void ia32_transform_graph(ia32_code_gen_t *cg) {
4145         register_transformers();
4146         env_cg = cg;
4147         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4148         edges_verify(cg->irg);
4149         add_missing_keeps(cg);
4150         edges_verify(cg->irg);
4151 }
4152
4153 void ia32_init_transform(void)
4154 {
4155         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4156 }