nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2011 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #include "config.h"
  28
  29 #include <limits.h>
  30 #include <stdbool.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "ircons.h"
  42 #include "irgwalk.h"
  43 #include "irprintf.h"
  44 #include "debug.h"
  45 #include "irdom.h"
  46 #include "iropt.h"
  47 #include "error.h"
  48 #include "array_t.h"
  49 #include "heights.h"
  50
  51 #include "benode.h"
  52 #include "besched.h"
  53 #include "beabi.h"
  54 #include "beutil.h"
  55 #include "beirg.h"
  56 #include "betranshlp.h"
  57 #include "be_t.h"
  58
  59 #include "bearch_ia32_t.h"
  60 #include "ia32_common_transform.h"
  61 #include "ia32_nodes_attr.h"
  62 #include "ia32_transform.h"
  63 #include "ia32_new_nodes.h"
  64 #include "ia32_dbg_stat.h"
  65 #include "ia32_optimize.h"
  66 #include "ia32_address_mode.h"
  67 #include "ia32_architecture.h"
  68
  69 #include "gen_ia32_regalloc_if.h"
  70
  71 /* define this to construct SSE constants instead of load them */
  72 #undef CONSTRUCT_SSE_CONST
  73
  74
  75 #define SFP_SIGN   "0x80000000"
  76 #define DFP_SIGN   "0x8000000000000000"
  77 #define SFP_ABS    "0x7FFFFFFF"
  78 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  79 #define DFP_INTMAX "9223372036854775807"
  80 #define ULL_BIAS   "18446744073709551616"
  81
  82 #define ENT_SFP_SIGN "C_ia32_sfp_sign"
  83 #define ENT_DFP_SIGN "C_ia32_dfp_sign"
  84 #define ENT_SFP_ABS  "C_ia32_sfp_abs"
  85 #define ENT_DFP_ABS  "C_ia32_dfp_abs"
  86 #define ENT_ULL_BIAS "C_ia32_ull_bias"
  87
  88 #define mode_vfp    (ia32_reg_classes[CLASS_ia32_vfp].mode)
  89 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  90
  91 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  92
  93 static ir_node         *old_initial_fpcw = NULL;
  94 static ir_node         *initial_fpcw = NULL;
  95 int                     ia32_no_pic_adjust;
  96
  97 typedef ir_node *construct_binop_func(dbg_info *db, ir_node *block,
  98         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1,
  99         ir_node *op2);
 100
 101 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_node *block,
 102         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1, ir_node *op2,
 103         ir_node *flags);
 104
 105 typedef ir_node *construct_shift_func(dbg_info *db, ir_node *block,
 106         ir_node *op1, ir_node *op2);
 107
 108 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_node *block,
 109         ir_node *base, ir_node *index, ir_node *mem, ir_node *op);
 110
 111 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_node *block,
 112         ir_node *base, ir_node *index, ir_node *mem);
 113
 114 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_node *block,
 115         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1, ir_node *op2,
 116         ir_node *fpcw);
 117
 118 typedef ir_node *construct_unop_func(dbg_info *db, ir_node *block, ir_node *op);
 119
 120 static ir_node *create_immediate_or_transform(ir_node *node,
 121                                               char immediate_constraint_type);
 122
 123 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 124                                 dbg_info *dbgi, ir_node *block,
 125                                 ir_node *op, ir_node *orig_node);
 126
 127 /* its enough to have those once */
 128 static ir_node *nomem, *noreg_GP;
 129
 130 /** a list to postprocess all calls */
 131 static ir_node **call_list;
 132 static ir_type **call_types;
 133
 134 /** Return non-zero is a node represents the 0 constant. */
 135 static bool is_Const_0(ir_node *node)
 136 {
 137         return is_Const(node) && is_Const_null(node);
 138 }
 139
 140 /** Return non-zero is a node represents the 1 constant. */
 141 static bool is_Const_1(ir_node *node)
 142 {
 143         return is_Const(node) && is_Const_one(node);
 144 }
 145
 146 /** Return non-zero is a node represents the -1 constant. */
 147 static bool is_Const_Minus_1(ir_node *node)
 148 {
 149         return is_Const(node) && is_Const_all_one(node);
 150 }
 151
 152 /**
 153  * returns true if constant can be created with a simple float command
 154  */
 155 static bool is_simple_x87_Const(ir_node *node)
 156 {
 157         ir_tarval *tv = get_Const_tarval(node);
 158         if (tarval_is_null(tv) || tarval_is_one(tv))
 159                 return true;
 160
 161         /* TODO: match all the other float constants */
 162         return false;
 163 }
 164
 165 /**
 166  * returns true if constant can be created with a simple float command
 167  */
 168 static bool is_simple_sse_Const(ir_node *node)
 169 {
 170         ir_tarval *tv   = get_Const_tarval(node);
 171         ir_mode   *mode = get_tarval_mode(tv);
 172
 173         if (mode == mode_F)
 174                 return true;
 175
 176         if (tarval_is_null(tv)
 177 #ifdef CONSTRUCT_SSE_CONST
 178             || tarval_is_one(tv)
 179 #endif
 180            )
 181                 return true;
 182 #ifdef CONSTRUCT_SSE_CONST
 183         if (mode == mode_D) {
 184                 unsigned val = get_tarval_sub_bits(tv, 0) |
 185                         (get_tarval_sub_bits(tv, 1) << 8) |
 186                         (get_tarval_sub_bits(tv, 2) << 16) |
 187                         (get_tarval_sub_bits(tv, 3) << 24);
 188                 if (val == 0)
 189                         /* lower 32bit are zero, really a 32bit constant */
 190                         return true;
 191         }
 192 #endif /* CONSTRUCT_SSE_CONST */
 193         /* TODO: match all the other float constants */
 194         return false;
 195 }
 196
 197 /**
 198  * return NoREG or pic_base in case of PIC.
 199  * This is necessary as base address for newly created symbols
 200  */
 201 static ir_node *get_symconst_base(void)
 202 {
 203         ir_graph *irg = current_ir_graph;
 204
 205         if (be_get_irg_options(irg)->pic) {
 206                 const arch_env_t *arch_env = be_get_irg_arch_env(irg);
 207                 return arch_env->impl->get_pic_base(irg);
 208         }
 209
 210         return noreg_GP;
 211 }
 212
 213 /**
 214  * Transforms a Const.
 215  */
 216 static ir_node *gen_Const(ir_node *node)
 217 {
 218         ir_node  *old_block = get_nodes_block(node);
 219         ir_node  *block     = be_transform_node(old_block);
 220         dbg_info *dbgi      = get_irn_dbg_info(node);
 221         ir_mode  *mode      = get_irn_mode(node);
 222
 223         assert(is_Const(node));
 224
 225         if (mode_is_float(mode)) {
 226                 ir_node   *res   = NULL;
 227                 ir_node   *load;
 228                 ir_entity *floatent;
 229
 230                 if (ia32_cg_config.use_sse2) {
 231                         ir_tarval *tv = get_Const_tarval(node);
 232                         if (tarval_is_null(tv)) {
 233                                 load = new_bd_ia32_xZero(dbgi, block);
 234                                 set_ia32_ls_mode(load, mode);
 235                                 res  = load;
 236 #ifdef CONSTRUCT_SSE_CONST
 237                         } else if (tarval_is_one(tv)) {
 238                                 int     cnst  = mode == mode_F ? 26 : 55;
 239                                 ir_node *imm1 = ia32_create_Immediate(NULL, 0, cnst);
 240                                 ir_node *imm2 = ia32_create_Immediate(NULL, 0, 2);
 241                                 ir_node *pslld, *psrld;
 242
 243                                 load = new_bd_ia32_xAllOnes(dbgi, block);
 244                                 set_ia32_ls_mode(load, mode);
 245                                 pslld = new_bd_ia32_xPslld(dbgi, block, load, imm1);
 246                                 set_ia32_ls_mode(pslld, mode);
 247                                 psrld = new_bd_ia32_xPsrld(dbgi, block, pslld, imm2);
 248                                 set_ia32_ls_mode(psrld, mode);
 249                                 res = psrld;
 250 #endif /* CONSTRUCT_SSE_CONST */
 251                         } else if (mode == mode_F) {
 252                                 /* we can place any 32bit constant by using a movd gp, sse */
 253                                 unsigned val = get_tarval_sub_bits(tv, 0) |
 254                                                (get_tarval_sub_bits(tv, 1) << 8) |
 255                                                (get_tarval_sub_bits(tv, 2) << 16) |
 256                                                (get_tarval_sub_bits(tv, 3) << 24);
 257                                 ir_node *cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 258                                 load = new_bd_ia32_xMovd(dbgi, block, cnst);
 259                                 set_ia32_ls_mode(load, mode);
 260                                 res = load;
 261                         } else {
 262                                 ir_node *base;
 263 #ifdef CONSTRUCT_SSE_CONST
 264                                 if (mode == mode_D) {
 265                                         unsigned val = get_tarval_sub_bits(tv, 0) |
 266                                                 (get_tarval_sub_bits(tv, 1) << 8) |
 267                                                 (get_tarval_sub_bits(tv, 2) << 16) |
 268                                                 (get_tarval_sub_bits(tv, 3) << 24);
 269                                         if (val == 0) {
 270                                                 ir_node *imm32 = ia32_create_Immediate(NULL, 0, 32);
 271                                                 ir_node *cnst, *psllq;
 272
 273                                                 /* fine, lower 32bit are zero, produce 32bit value */
 274                                                 val = get_tarval_sub_bits(tv, 4) |
 275                                                         (get_tarval_sub_bits(tv, 5) << 8) |
 276                                                         (get_tarval_sub_bits(tv, 6) << 16) |
 277                                                         (get_tarval_sub_bits(tv, 7) << 24);
 278                                                 cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 279                                                 load = new_bd_ia32_xMovd(dbgi, block, cnst);
 280                                                 set_ia32_ls_mode(load, mode);
 281                                                 psllq = new_bd_ia32_xPsllq(dbgi, block, load, imm32);
 282                                                 set_ia32_ls_mode(psllq, mode);
 283                                                 res = psllq;
 284                                                 goto end;
 285                                         }
 286                                 }
 287 #endif /* CONSTRUCT_SSE_CONST */
 288                                 floatent = ia32_create_float_const_entity(node);
 289
 290                                 base     = get_symconst_base();
 291                                 load     = new_bd_ia32_xLoad(dbgi, block, base, noreg_GP, nomem,
 292                                                              mode);
 293                                 set_ia32_op_type(load, ia32_AddrModeS);
 294                                 set_ia32_am_sc(load, floatent);
 295                                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
 296                                 res = new_r_Proj(load, mode_xmm, pn_ia32_xLoad_res);
 297                         }
 298                 } else {
 299                         if (is_Const_null(node)) {
 300                                 load = new_bd_ia32_vfldz(dbgi, block);
 301                                 res  = load;
 302                                 set_ia32_ls_mode(load, mode);
 303                         } else if (is_Const_one(node)) {
 304                                 load = new_bd_ia32_vfld1(dbgi, block);
 305                                 res  = load;
 306                                 set_ia32_ls_mode(load, mode);
 307                         } else {
 308                                 ir_mode *ls_mode;
 309                                 ir_node *base;
 310
 311                                 floatent = ia32_create_float_const_entity(node);
 312                                 /* create_float_const_ent is smart and sometimes creates
 313                                    smaller entities */
 314                                 ls_mode  = get_type_mode(get_entity_type(floatent));
 315                                 base     = get_symconst_base();
 316                                 load     = new_bd_ia32_vfld(dbgi, block, base, noreg_GP, nomem,
 317                                                             ls_mode);
 318                                 set_ia32_op_type(load, ia32_AddrModeS);
 319                                 set_ia32_am_sc(load, floatent);
 320                                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
 321                                 res = new_r_Proj(load, mode_vfp, pn_ia32_vfld_res);
 322                         }
 323                 }
 324 #ifdef CONSTRUCT_SSE_CONST
 325 end:
 326 #endif /* CONSTRUCT_SSE_CONST */
 327                 SET_IA32_ORIG_NODE(load, node);
 328                 return res;
 329         } else { /* non-float mode */
 330                 ir_node   *cnst;
 331                 ir_tarval *tv = get_Const_tarval(node);
 332                 long       val;
 333
 334                 tv = tarval_convert_to(tv, mode_Iu);
 335
 336                 if (tv == get_tarval_bad() || tv == get_tarval_undefined() ||
 337                     tv == NULL) {
 338                         panic("couldn't convert constant tarval (%+F)", node);
 339                 }
 340                 val = get_tarval_long(tv);
 341
 342                 cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 343                 SET_IA32_ORIG_NODE(cnst, node);
 344
 345                 return cnst;
 346         }
 347 }
 348
 349 /**
 350  * Transforms a SymConst.
 351  */
 352 static ir_node *gen_SymConst(ir_node *node)
 353 {
 354         ir_node  *old_block = get_nodes_block(node);
 355         ir_node  *block = be_transform_node(old_block);
 356         dbg_info *dbgi  = get_irn_dbg_info(node);
 357         ir_mode  *mode  = get_irn_mode(node);
 358         ir_node  *cnst;
 359
 360         if (mode_is_float(mode)) {
 361                 if (ia32_cg_config.use_sse2)
 362                         cnst = new_bd_ia32_xLoad(dbgi, block, noreg_GP, noreg_GP, nomem, mode_E);
 363                 else
 364                         cnst = new_bd_ia32_vfld(dbgi, block, noreg_GP, noreg_GP, nomem, mode_E);
 365                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 366                 set_ia32_use_frame(cnst);
 367         } else {
 368                 ir_entity *entity;
 369
 370                 if (get_SymConst_kind(node) != symconst_addr_ent) {
 371                         panic("backend only support symconst_addr_ent (at %+F)", node);
 372                 }
 373                 entity = get_SymConst_entity(node);
 374                 if (get_entity_owner(entity) == get_tls_type()) {
 375                         ir_node *tls_base = new_bd_ia32_LdTls(NULL, block);
 376                         ir_node *lea     = new_bd_ia32_Lea(dbgi, block, tls_base, noreg_GP);
 377                         set_ia32_am_sc(lea, entity);
 378                         cnst = lea;
 379                 } else {
 380                         cnst = new_bd_ia32_Const(dbgi, block, entity, 0, 0, 0);
 381                 }
 382         }
 383
 384         SET_IA32_ORIG_NODE(cnst, node);
 385
 386         return cnst;
 387 }
 388
 389 /**
 390  * Create a float type for the given mode and cache it.
 391  *
 392  * @param mode   the mode for the float type (might be integer mode for SSE2 types)
 393  * @param align  alignment
 394  */
 395 static ir_type *ia32_create_float_type(ir_mode *mode, unsigned align)
 396 {
 397         ir_type *tp;
 398
 399         assert(align <= 16);
 400
 401         if (mode == mode_Iu) {
 402                 static ir_type *int_Iu[16] = {NULL, };
 403
 404                 if (int_Iu[align] == NULL) {
 405                         int_Iu[align] = tp = new_type_primitive(mode);
 406                         /* set the specified alignment */
 407                         set_type_alignment_bytes(tp, align);
 408                 }
 409                 return int_Iu[align];
 410         } else if (mode == mode_Lu) {
 411                 static ir_type *int_Lu[16] = {NULL, };
 412
 413                 if (int_Lu[align] == NULL) {
 414                         int_Lu[align] = tp = new_type_primitive(mode);
 415                         /* set the specified alignment */
 416                         set_type_alignment_bytes(tp, align);
 417                 }
 418                 return int_Lu[align];
 419         } else if (mode == mode_F) {
 420                 static ir_type *float_F[16] = {NULL, };
 421
 422                 if (float_F[align] == NULL) {
 423                         float_F[align] = tp = new_type_primitive(mode);
 424                         /* set the specified alignment */
 425                         set_type_alignment_bytes(tp, align);
 426                 }
 427                 return float_F[align];
 428         } else if (mode == mode_D) {
 429                 static ir_type *float_D[16] = {NULL, };
 430
 431                 if (float_D[align] == NULL) {
 432                         float_D[align] = tp = new_type_primitive(mode);
 433                         /* set the specified alignment */
 434                         set_type_alignment_bytes(tp, align);
 435                 }
 436                 return float_D[align];
 437         } else {
 438                 static ir_type *float_E[16] = {NULL, };
 439
 440                 if (float_E[align] == NULL) {
 441                         float_E[align] = tp = new_type_primitive(mode);
 442                         /* set the specified alignment */
 443                         set_type_alignment_bytes(tp, align);
 444                 }
 445                 return float_E[align];
 446         }
 447 }
 448
 449 /**
 450  * Create a float[2] array type for the given atomic type.
 451  *
 452  * @param tp  the atomic type
 453  */
 454 static ir_type *ia32_create_float_array(ir_type *tp)
 455 {
 456         ir_mode  *mode = get_type_mode(tp);
 457         unsigned align = get_type_alignment_bytes(tp);
 458         ir_type  *arr;
 459
 460         assert(align <= 16);
 461
 462         if (mode == mode_F) {
 463                 static ir_type *float_F[16] = {NULL, };
 464
 465                 if (float_F[align] != NULL)
 466                         return float_F[align];
 467                 arr = float_F[align] = new_type_array(1, tp);
 468         } else if (mode == mode_D) {
 469                 static ir_type *float_D[16] = {NULL, };
 470
 471                 if (float_D[align] != NULL)
 472                         return float_D[align];
 473                 arr = float_D[align] = new_type_array(1, tp);
 474         } else {
 475                 static ir_type *float_E[16] = {NULL, };
 476
 477                 if (float_E[align] != NULL)
 478                         return float_E[align];
 479                 arr = float_E[align] = new_type_array(1, tp);
 480         }
 481         set_type_alignment_bytes(arr, align);
 482         set_type_size_bytes(arr, 2 * get_type_size_bytes(tp));
 483         set_type_state(arr, layout_fixed);
 484         return arr;
 485 }
 486
 487 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 488 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct)
 489 {
 490         static const struct {
 491                 const char *ent_name;
 492                 const char *cnst_str;
 493                 char mode;
 494                 unsigned char align;
 495         } names [ia32_known_const_max] = {
 496                 { ENT_SFP_SIGN, SFP_SIGN,   0, 16 }, /* ia32_SSIGN */
 497                 { ENT_DFP_SIGN, DFP_SIGN,   1, 16 }, /* ia32_DSIGN */
 498                 { ENT_SFP_ABS,  SFP_ABS,    0, 16 }, /* ia32_SABS */
 499                 { ENT_DFP_ABS,  DFP_ABS,    1, 16 }, /* ia32_DABS */
 500                 { ENT_ULL_BIAS, ULL_BIAS,   2, 4 }   /* ia32_ULLBIAS */
 501         };
 502         static ir_entity *ent_cache[ia32_known_const_max];
 503
 504         const char *ent_name, *cnst_str;
 505         ir_type    *tp;
 506         ir_entity  *ent;
 507         ir_tarval  *tv;
 508         ir_mode    *mode;
 509
 510         ent_name = names[kct].ent_name;
 511         if (! ent_cache[kct]) {
 512                 cnst_str = names[kct].cnst_str;
 513
 514                 switch (names[kct].mode) {
 515                 case 0:  mode = mode_Iu; break;
 516                 case 1:  mode = mode_Lu; break;
 517                 default: mode = mode_F;  break;
 518                 }
 519                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 520                 tp  = ia32_create_float_type(mode, names[kct].align);
 521
 522                 if (kct == ia32_ULLBIAS)
 523                         tp = ia32_create_float_array(tp);
 524                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 525
 526                 set_entity_ld_ident(ent, get_entity_ident(ent));
 527                 add_entity_linkage(ent, IR_LINKAGE_CONSTANT);
 528                 set_entity_visibility(ent, ir_visibility_private);
 529
 530                 if (kct == ia32_ULLBIAS) {
 531                         ir_initializer_t *initializer = create_initializer_compound(2);
 532
 533                         set_initializer_compound_value(initializer, 0,
 534                                 create_initializer_tarval(get_mode_null(mode)));
 535                         set_initializer_compound_value(initializer, 1,
 536                                 create_initializer_tarval(tv));
 537
 538                         set_entity_initializer(ent, initializer);
 539                 } else {
 540                         set_entity_initializer(ent, create_initializer_tarval(tv));
 541                 }
 542
 543                 /* cache the entry */
 544                 ent_cache[kct] = ent;
 545         }
 546
 547         return ent_cache[kct];
 548 }
 549
 550 /**
 551  * return true if the node is a Proj(Load) and could be used in source address
 552  * mode for another node. Will return only true if the @p other node is not
 553  * dependent on the memory of the Load (for binary operations use the other
 554  * input here, for unary operations use NULL).
 555  */
 556 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 557                                         ir_node *other, ir_node *other2, match_flags_t flags)
 558 {
 559         ir_node *load;
 560         long     pn;
 561
 562         /* float constants are always available */
 563         if (is_Const(node)) {
 564                 ir_mode *mode = get_irn_mode(node);
 565                 if (mode_is_float(mode)) {
 566                         if (ia32_cg_config.use_sse2) {
 567                                 if (is_simple_sse_Const(node))
 568                                         return 0;
 569                         } else {
 570                                 if (is_simple_x87_Const(node))
 571                                         return 0;
 572                         }
 573                         if (get_irn_n_edges(node) > 1)
 574                                 return 0;
 575                         return 1;
 576                 }
 577         }
 578
 579         if (!is_Proj(node))
 580                 return 0;
 581         load = get_Proj_pred(node);
 582         pn   = get_Proj_proj(node);
 583         if (!is_Load(load) || pn != pn_Load_res)
 584                 return 0;
 585         if (get_nodes_block(load) != block)
 586                 return 0;
 587         /* we only use address mode if we're the only user of the load */
 588         if (get_irn_n_edges(node) != (flags & match_two_users ? 2 : 1))
 589                 return 0;
 590         /* in some edge cases with address mode we might reach the load normally
 591          * and through some AM sequence, if it is already materialized then we
 592          * can't create an AM node from it */
 593         if (be_is_transformed(node))
 594                 return 0;
 595
 596         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 597         if (other != NULL && ia32_prevents_AM(block, load, other))
 598                 return 0;
 599
 600         if (other2 != NULL && ia32_prevents_AM(block, load, other2))
 601                 return 0;
 602
 603         return 1;
 604 }
 605
 606 typedef struct ia32_address_mode_t ia32_address_mode_t;
 607 struct ia32_address_mode_t {
 608         ia32_address_t  addr;
 609         ir_mode        *ls_mode;
 610         ir_node        *mem_proj;
 611         ir_node        *am_node;
 612         ia32_op_type_t  op_type;
 613         ir_node        *new_op1;
 614         ir_node        *new_op2;
 615         op_pin_state    pinned;
 616         unsigned        commutative  : 1;
 617         unsigned        ins_permuted : 1;
 618 };
 619
 620 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 621 {
 622         /* construct load address */
 623         memset(addr, 0, sizeof(addr[0]));
 624         ia32_create_address_mode(addr, ptr, ia32_create_am_normal);
 625
 626         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_GP;
 627         addr->index = addr->index ? be_transform_node(addr->index) : noreg_GP;
 628         addr->mem   = be_transform_node(mem);
 629 }
 630
 631 static void build_address(ia32_address_mode_t *am, ir_node *node,
 632                           ia32_create_am_flags_t flags)
 633 {
 634         ia32_address_t *addr = &am->addr;
 635         ir_node        *load;
 636         ir_node        *ptr;
 637         ir_node        *mem;
 638         ir_node        *new_mem;
 639
 640         /* floating point immediates */
 641         if (is_Const(node)) {
 642                 ir_entity *entity  = ia32_create_float_const_entity(node);
 643                 addr->base         = get_symconst_base();
 644                 addr->index        = noreg_GP;
 645                 addr->mem          = nomem;
 646                 addr->symconst_ent = entity;
 647                 addr->tls_segment  = false;
 648                 addr->use_frame    = 1;
 649                 am->ls_mode        = get_type_mode(get_entity_type(entity));
 650                 am->pinned         = op_pin_state_floats;
 651                 return;
 652         }
 653
 654         load         = get_Proj_pred(node);
 655         ptr          = get_Load_ptr(load);
 656         mem          = get_Load_mem(load);
 657         new_mem      = be_transform_node(mem);
 658         am->pinned   = get_irn_pinned(load);
 659         am->ls_mode  = get_Load_mode(load);
 660         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 661         am->am_node  = node;
 662
 663         /* construct load address */
 664         ia32_create_address_mode(addr, ptr, flags);
 665
 666         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_GP;
 667         addr->index = addr->index ? be_transform_node(addr->index) : noreg_GP;
 668         addr->mem   = new_mem;
 669 }
 670
 671 static void set_address(ir_node *node, const ia32_address_t *addr)
 672 {
 673         set_ia32_am_scale(node, addr->scale);
 674         set_ia32_am_sc(node, addr->symconst_ent);
 675         set_ia32_am_offs_int(node, addr->offset);
 676         set_ia32_am_tls_segment(node, addr->tls_segment);
 677         if (addr->symconst_sign)
 678                 set_ia32_am_sc_sign(node);
 679         if (addr->use_frame)
 680                 set_ia32_use_frame(node);
 681         set_ia32_frame_ent(node, addr->frame_entity);
 682 }
 683
 684 /**
 685  * Apply attributes of a given address mode to a node.
 686  */
 687 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 688 {
 689         set_address(node, &am->addr);
 690
 691         set_ia32_op_type(node, am->op_type);
 692         set_ia32_ls_mode(node, am->ls_mode);
 693         if (am->pinned == op_pin_state_pinned) {
 694                 /* beware: some nodes are already pinned and did not allow to change the state */
 695                 if (get_irn_pinned(node) != op_pin_state_pinned)
 696                         set_irn_pinned(node, op_pin_state_pinned);
 697         }
 698         if (am->commutative)
 699                 set_ia32_commutative(node);
 700 }
 701
 702 /**
 703  * Check, if a given node is a Down-Conv, ie. a integer Conv
 704  * from a mode with a mode with more bits to a mode with lesser bits.
 705  * Moreover, we return only true if the node has not more than 1 user.
 706  *
 707  * @param node   the node
 708  * @return non-zero if node is a Down-Conv
 709  */
 710 static int is_downconv(const ir_node *node)
 711 {
 712         ir_mode *src_mode;
 713         ir_mode *dest_mode;
 714
 715         if (!is_Conv(node))
 716                 return 0;
 717
 718         /* we only want to skip the conv when we're the only user
 719          * (because this test is used in the context of address-mode selection
 720          *  and we don't want to use address mode for multiple users) */
 721         if (get_irn_n_edges(node) > 1)
 722                 return 0;
 723
 724         src_mode  = get_irn_mode(get_Conv_op(node));
 725         dest_mode = get_irn_mode(node);
 726         return
 727                 ia32_mode_needs_gp_reg(src_mode)  &&
 728                 ia32_mode_needs_gp_reg(dest_mode) &&
 729                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 730 }
 731
 732 /** Skip all Down-Conv's on a given node and return the resulting node. */
 733 ir_node *ia32_skip_downconv(ir_node *node)
 734 {
 735         while (is_downconv(node))
 736                 node = get_Conv_op(node);
 737
 738         return node;
 739 }
 740
 741 static bool is_sameconv(ir_node *node)
 742 {
 743         ir_mode *src_mode;
 744         ir_mode *dest_mode;
 745
 746         if (!is_Conv(node))
 747                 return 0;
 748
 749         /* we only want to skip the conv when we're the only user
 750          * (because this test is used in the context of address-mode selection
 751          *  and we don't want to use address mode for multiple users) */
 752         if (get_irn_n_edges(node) > 1)
 753                 return 0;
 754
 755         src_mode  = get_irn_mode(get_Conv_op(node));
 756         dest_mode = get_irn_mode(node);
 757         return
 758                 ia32_mode_needs_gp_reg(src_mode)  &&
 759                 ia32_mode_needs_gp_reg(dest_mode) &&
 760                 get_mode_size_bits(dest_mode) == get_mode_size_bits(src_mode);
 761 }
 762
 763 /** Skip all signedness convs */
 764 static ir_node *ia32_skip_sameconv(ir_node *node)
 765 {
 766         while (is_sameconv(node))
 767                 node = get_Conv_op(node);
 768
 769         return node;
 770 }
 771
 772 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 773 {
 774         ir_mode  *mode = get_irn_mode(node);
 775         ir_node  *block;
 776         ir_mode  *tgt_mode;
 777         dbg_info *dbgi;
 778
 779         if (mode_is_signed(mode)) {
 780                 tgt_mode = mode_Is;
 781         } else {
 782                 tgt_mode = mode_Iu;
 783         }
 784         block = get_nodes_block(node);
 785         dbgi  = get_irn_dbg_info(node);
 786
 787         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 788 }
 789
 790 /**
 791  * matches operands of a node into ia32 addressing/operand modes. This covers
 792  * usage of source address mode, immediates, operations with non 32-bit modes,
 793  * ...
 794  * The resulting data is filled into the @p am struct. block is the block
 795  * of the node whose arguments are matched. op1, op2 are the first and second
 796  * input that are matched (op1 may be NULL). other_op is another unrelated
 797  * input that is not matched! but which is needed sometimes to check if AM
 798  * for op1/op2 is legal.
 799  * @p flags describes the supported modes of the operation in detail.
 800  */
 801 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 802                             ir_node *op1, ir_node *op2, ir_node *other_op,
 803                             match_flags_t flags)
 804 {
 805         ia32_address_t *addr      = &am->addr;
 806         ir_mode        *mode      = get_irn_mode(op2);
 807         int             mode_bits = get_mode_size_bits(mode);
 808         ir_node        *new_op1, *new_op2;
 809         int             use_am;
 810         unsigned        commutative;
 811         int             use_am_and_immediates;
 812         int             use_immediate;
 813
 814         memset(am, 0, sizeof(am[0]));
 815
 816         commutative           = (flags & match_commutative) != 0;
 817         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 818         use_am                = (flags & match_am) != 0;
 819         use_immediate         = (flags & match_immediate) != 0;
 820         assert(!use_am_and_immediates || use_immediate);
 821
 822         assert(op2 != NULL);
 823         assert(!commutative || op1 != NULL);
 824         assert(use_am || !(flags & match_8bit_am));
 825         assert(use_am || !(flags & match_16bit_am));
 826
 827         if ((mode_bits ==  8 && !(flags & match_8bit_am)) ||
 828             (mode_bits == 16 && !(flags & match_16bit_am))) {
 829                 use_am = 0;
 830         }
 831
 832         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 833          * can be random for these operations */
 834         if (flags & match_mode_neutral) {
 835                 op2 = ia32_skip_downconv(op2);
 836                 if (op1 != NULL) {
 837                         op1 = ia32_skip_downconv(op1);
 838                 }
 839         } else {
 840                 op2 = ia32_skip_sameconv(op2);
 841                 if (op1 != NULL) {
 842                         op1 = ia32_skip_sameconv(op1);
 843                 }
 844         }
 845
 846         /* match immediates. firm nodes are normalized: constants are always on the
 847          * op2 input */
 848         new_op2 = NULL;
 849         if (!(flags & match_try_am) && use_immediate) {
 850                 new_op2 = ia32_try_create_Immediate(op2, 0);
 851         }
 852
 853         if (new_op2 == NULL &&
 854             use_am && ia32_use_source_address_mode(block, op2, op1, other_op, flags)) {
 855                 build_address(am, op2, ia32_create_am_normal);
 856                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 857                 if (mode_is_float(mode)) {
 858                         new_op2 = ia32_new_NoReg_vfp(current_ir_graph);
 859                 } else {
 860                         new_op2 = noreg_GP;
 861                 }
 862                 am->op_type = ia32_AddrModeS;
 863         } else if (commutative && (new_op2 == NULL || use_am_and_immediates) &&
 864                        use_am &&
 865                        ia32_use_source_address_mode(block, op1, op2, other_op, flags)) {
 866                 ir_node *noreg;
 867                 build_address(am, op1, ia32_create_am_normal);
 868
 869                 if (mode_is_float(mode)) {
 870                         noreg = ia32_new_NoReg_vfp(current_ir_graph);
 871                 } else {
 872                         noreg = noreg_GP;
 873                 }
 874
 875                 if (new_op2 != NULL) {
 876                         new_op1 = noreg;
 877                 } else {
 878                         new_op1 = be_transform_node(op2);
 879                         new_op2 = noreg;
 880                         am->ins_permuted = true;
 881                 }
 882                 am->op_type = ia32_AddrModeS;
 883         } else {
 884                 am->op_type = ia32_Normal;
 885
 886                 if (flags & match_try_am) {
 887                         am->new_op1 = NULL;
 888                         am->new_op2 = NULL;
 889                         return;
 890                 }
 891
 892                 mode = get_irn_mode(op2);
 893                 if (flags & match_upconv_32 && get_mode_size_bits(mode) != 32) {
 894                         new_op1 = (op1 == NULL ? NULL : create_upconv(op1, NULL));
 895                         if (new_op2 == NULL)
 896                                 new_op2 = create_upconv(op2, NULL);
 897                         am->ls_mode = mode_Iu;
 898                 } else {
 899                         new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 900                         if (new_op2 == NULL)
 901                                 new_op2 = be_transform_node(op2);
 902                         am->ls_mode = (flags & match_mode_neutral) ? mode_Iu : mode;
 903                 }
 904         }
 905         if (addr->base == NULL)
 906                 addr->base = noreg_GP;
 907         if (addr->index == NULL)
 908                 addr->index = noreg_GP;
 909         if (addr->mem == NULL)
 910                 addr->mem = nomem;
 911
 912         am->new_op1     = new_op1;
 913         am->new_op2     = new_op2;
 914         am->commutative = commutative;
 915 }
 916
 917 /**
 918  * "Fixes" a node that uses address mode by turning it into mode_T
 919  * and returning a pn_ia32_res Proj.
 920  *
 921  * @param node  the node
 922  * @param am    its address mode
 923  *
 924  * @return a Proj(pn_ia32_res) if a memory address mode is used,
 925  *         node else
 926  */
 927 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 928 {
 929         ir_mode  *mode;
 930         ir_node  *load;
 931
 932         if (am->mem_proj == NULL)
 933                 return node;
 934
 935         /* we have to create a mode_T so the old MemProj can attach to us */
 936         mode = get_irn_mode(node);
 937         load = get_Proj_pred(am->mem_proj);
 938
 939         be_set_transformed_node(load, node);
 940
 941         if (mode != mode_T) {
 942                 set_irn_mode(node, mode_T);
 943                 return new_rd_Proj(NULL, node, mode, pn_ia32_res);
 944         } else {
 945                 return node;
 946         }
 947 }
 948
 949 /**
 950  * Construct a standard binary operation, set AM and immediate if required.
 951  *
 952  * @param node  The original node for which the binop is created
 953  * @param op1   The first operand
 954  * @param op2   The second operand
 955  * @param func  The node constructor function
 956  * @return The constructed ia32 node.
 957  */
 958 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 959                           construct_binop_func *func, match_flags_t flags)
 960 {
 961         dbg_info            *dbgi;
 962         ir_node             *block, *new_block, *new_node;
 963         ia32_address_mode_t  am;
 964         ia32_address_t      *addr = &am.addr;
 965
 966         block = get_nodes_block(node);
 967         match_arguments(&am, block, op1, op2, NULL, flags);
 968
 969         dbgi      = get_irn_dbg_info(node);
 970         new_block = be_transform_node(block);
 971         new_node  = func(dbgi, new_block, addr->base, addr->index, addr->mem,
 972                         am.new_op1, am.new_op2);
 973         set_am_attributes(new_node, &am);
 974         /* we can't use source address mode anymore when using immediates */
 975         if (!(flags & match_am_and_immediates) &&
 976             (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2)))
 977                 set_ia32_am_support(new_node, ia32_am_none);
 978         SET_IA32_ORIG_NODE(new_node, node);
 979
 980         new_node = fix_mem_proj(new_node, &am);
 981
 982         return new_node;
 983 }
 984
 985 /**
 986  * Generic names for the inputs of an ia32 binary op.
 987  */
 988 enum {
 989         n_ia32_l_binop_left,  /**< ia32 left input */
 990         n_ia32_l_binop_right, /**< ia32 right input */
 991         n_ia32_l_binop_eflags /**< ia32 eflags input */
 992 };
 993 COMPILETIME_ASSERT((int)n_ia32_l_binop_left   == (int)n_ia32_l_Adc_left,       n_Adc_left)
 994 COMPILETIME_ASSERT((int)n_ia32_l_binop_right  == (int)n_ia32_l_Adc_right,      n_Adc_right)
 995 COMPILETIME_ASSERT((int)n_ia32_l_binop_eflags == (int)n_ia32_l_Adc_eflags,     n_Adc_eflags)
 996 COMPILETIME_ASSERT((int)n_ia32_l_binop_left   == (int)n_ia32_l_Sbb_minuend,    n_Sbb_minuend)
 997 COMPILETIME_ASSERT((int)n_ia32_l_binop_right  == (int)n_ia32_l_Sbb_subtrahend, n_Sbb_subtrahend)
 998 COMPILETIME_ASSERT((int)n_ia32_l_binop_eflags == (int)n_ia32_l_Sbb_eflags,     n_Sbb_eflags)
 999
1000 /**
1001  * Construct a binary operation which also consumes the eflags.
1002  *
1003  * @param node  The node to transform
1004  * @param func  The node constructor function
1005  * @param flags The match flags
1006  * @return      The constructor ia32 node
1007  */
1008 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
1009                                 match_flags_t flags)
1010 {
1011         ir_node             *src_block  = get_nodes_block(node);
1012         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
1013         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
1014         ir_node             *eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
1015         dbg_info            *dbgi;
1016         ir_node             *block, *new_node, *new_eflags;
1017         ia32_address_mode_t  am;
1018         ia32_address_t      *addr       = &am.addr;
1019
1020         match_arguments(&am, src_block, op1, op2, eflags, flags);
1021
1022         dbgi       = get_irn_dbg_info(node);
1023         block      = be_transform_node(src_block);
1024         new_eflags = be_transform_node(eflags);
1025         new_node   = func(dbgi, block, addr->base, addr->index, addr->mem,
1026                           am.new_op1, am.new_op2, new_eflags);
1027         set_am_attributes(new_node, &am);
1028         /* we can't use source address mode anymore when using immediates */
1029         if (!(flags & match_am_and_immediates) &&
1030             (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2)))
1031                 set_ia32_am_support(new_node, ia32_am_none);
1032         SET_IA32_ORIG_NODE(new_node, node);
1033
1034         new_node = fix_mem_proj(new_node, &am);
1035
1036         return new_node;
1037 }
1038
1039 static ir_node *get_fpcw(void)
1040 {
1041         if (initial_fpcw != NULL)
1042                 return initial_fpcw;
1043
1044         initial_fpcw = be_transform_node(old_initial_fpcw);
1045         return initial_fpcw;
1046 }
1047
1048 /**
1049  * Construct a standard binary operation, set AM and immediate if required.
1050  *
1051  * @param op1   The first operand
1052  * @param op2   The second operand
1053  * @param func  The node constructor function
1054  * @return The constructed ia32 node.
1055  */
1056 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
1057                                     construct_binop_float_func *func)
1058 {
1059         ir_mode             *mode = get_irn_mode(node);
1060         dbg_info            *dbgi;
1061         ir_node             *block, *new_block, *new_node;
1062         ia32_address_mode_t  am;
1063         ia32_address_t      *addr = &am.addr;
1064         ia32_x87_attr_t     *attr;
1065         /* All operations are considered commutative, because there are reverse
1066          * variants */
1067         match_flags_t        flags = match_commutative;
1068
1069         /* happens for div nodes... */
1070         if (mode == mode_T) {
1071                 if (is_Div(node))
1072                         mode = get_Div_resmode(node);
1073                 else
1074                         panic("can't determine mode");
1075         }
1076
1077         /* cannot use address mode with long double on x87 */
1078         if (get_mode_size_bits(mode) <= 64)
1079                 flags |= match_am;
1080
1081         block = get_nodes_block(node);
1082         match_arguments(&am, block, op1, op2, NULL, flags);
1083
1084         dbgi      = get_irn_dbg_info(node);
1085         new_block = be_transform_node(block);
1086         new_node  = func(dbgi, new_block, addr->base, addr->index, addr->mem,
1087                          am.new_op1, am.new_op2, get_fpcw());
1088         set_am_attributes(new_node, &am);
1089
1090         attr = get_ia32_x87_attr(new_node);
1091         attr->attr.data.ins_permuted = am.ins_permuted;
1092
1093         SET_IA32_ORIG_NODE(new_node, node);
1094
1095         new_node = fix_mem_proj(new_node, &am);
1096
1097         return new_node;
1098 }
1099
1100 /**
1101  * Construct a shift/rotate binary operation, sets AM and immediate if required.
1102  *
1103  * @param op1   The first operand
1104  * @param op2   The second operand
1105  * @param func  The node constructor function
1106  * @return The constructed ia32 node.
1107  */
1108 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
1109                                 construct_shift_func *func,
1110                                 match_flags_t flags)
1111 {
1112         dbg_info *dbgi;
1113         ir_node  *block, *new_block, *new_op1, *new_op2, *new_node;
1114         ir_mode  *mode = get_irn_mode(node);
1115
1116         assert(! mode_is_float(mode));
1117         assert(flags & match_immediate);
1118         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
1119
1120         if (get_mode_modulo_shift(mode) != 32)
1121                 panic("modulo shift!=32 not supported by ia32 backend");
1122
1123         if (flags & match_mode_neutral) {
1124                 op1     = ia32_skip_downconv(op1);
1125                 new_op1 = be_transform_node(op1);
1126         } else if (get_mode_size_bits(mode) != 32) {
1127                 new_op1 = create_upconv(op1, node);
1128         } else {
1129                 new_op1 = be_transform_node(op1);
1130         }
1131
1132         /* the shift amount can be any mode that is bigger than 5 bits, since all
1133          * other bits are ignored anyway */
1134         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
1135                 ir_node *const op = get_Conv_op(op2);
1136                 if (mode_is_float(get_irn_mode(op)))
1137                         break;
1138                 op2 = op;
1139                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
1140         }
1141         new_op2 = create_immediate_or_transform(op2, 0);
1142
1143         dbgi      = get_irn_dbg_info(node);
1144         block     = get_nodes_block(node);
1145         new_block = be_transform_node(block);
1146         new_node  = func(dbgi, new_block, new_op1, new_op2);
1147         SET_IA32_ORIG_NODE(new_node, node);
1148
1149         /* lowered shift instruction may have a dependency operand, handle it here */
1150         if (get_irn_arity(node) == 3) {
1151                 /* we have a dependency */
1152                 ir_node* dep = get_irn_n(node, 2);
1153                 if (get_irn_n_edges(dep) > 1) {
1154                         /* ... which has at least one user other than 'node' */
1155                         ir_node *new_dep = be_transform_node(dep);
1156                         add_irn_dep(new_node, new_dep);
1157                 }
1158         }
1159
1160         return new_node;
1161 }
1162
1163
1164 /**
1165  * Construct a standard unary operation, set AM and immediate if required.
1166  *
1167  * @param op    The operand
1168  * @param func  The node constructor function
1169  * @return The constructed ia32 node.
1170  */
1171 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
1172                          match_flags_t flags)
1173 {
1174         dbg_info *dbgi;
1175         ir_node  *block, *new_block, *new_op, *new_node;
1176
1177         assert(flags == 0 || flags == match_mode_neutral);
1178         if (flags & match_mode_neutral) {
1179                 op = ia32_skip_downconv(op);
1180         }
1181
1182         new_op    = be_transform_node(op);
1183         dbgi      = get_irn_dbg_info(node);
1184         block     = get_nodes_block(node);
1185         new_block = be_transform_node(block);
1186         new_node  = func(dbgi, new_block, new_op);
1187
1188         SET_IA32_ORIG_NODE(new_node, node);
1189
1190         return new_node;
1191 }
1192
1193 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1194                                         ia32_address_t *addr)
1195 {
1196         ir_node *base;
1197         ir_node *idx;
1198         ir_node *res;
1199
1200         base = addr->base;
1201         if (base == NULL) {
1202                 base = noreg_GP;
1203         } else {
1204                 base = be_transform_node(base);
1205         }
1206
1207         idx = addr->index;
1208         if (idx == NULL) {
1209                 idx = noreg_GP;
1210         } else {
1211                 idx = be_transform_node(idx);
1212         }
1213
1214         /* segment overrides are ineffective for Leas :-( so we have to patch
1215          * around... */
1216         if (addr->tls_segment) {
1217                 ir_node *tls_base = new_bd_ia32_LdTls(NULL, block);
1218                 assert(addr->symconst_ent != NULL);
1219                 if (base == noreg_GP)
1220                         base = tls_base;
1221                 else
1222                         base = new_bd_ia32_Lea(dbgi, block, tls_base, base);
1223                 addr->tls_segment = false;
1224         }
1225
1226         res = new_bd_ia32_Lea(dbgi, block, base, idx);
1227         set_address(res, addr);
1228
1229         return res;
1230 }
1231
1232 /**
1233  * Returns non-zero if a given address mode has a symbolic or
1234  * numerical offset != 0.
1235  */
1236 static int am_has_immediates(const ia32_address_t *addr)
1237 {
1238         return addr->offset != 0 || addr->symconst_ent != NULL
1239                 || addr->frame_entity || addr->use_frame;
1240 }
1241
1242 typedef ir_node* (*new_shiftd_func)(dbg_info *dbgi, ir_node *block,
1243                                     ir_node *high, ir_node *low,
1244                                     ir_node *count);
1245
1246 /**
1247  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
1248  * op1 - target to be shifted
1249  * op2 - contains bits to be shifted into target
1250  * op3 - shift count
1251  * Only op3 can be an immediate.
1252  */
1253 static ir_node *gen_64bit_shifts(dbg_info *dbgi, ir_node *block,
1254                                  ir_node *high, ir_node *low, ir_node *count,
1255                                  new_shiftd_func func)
1256 {
1257         ir_node  *new_block = be_transform_node(block);
1258         ir_node  *new_high  = be_transform_node(high);
1259         ir_node  *new_low   = be_transform_node(low);
1260         ir_node  *new_count;
1261         ir_node  *new_node;
1262
1263         /* the shift amount can be any mode that is bigger than 5 bits, since all
1264          * other bits are ignored anyway */
1265         while (is_Conv(count)              &&
1266                get_irn_n_edges(count) == 1 &&
1267                mode_is_int(get_irn_mode(count))) {
1268                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
1269                 count = get_Conv_op(count);
1270         }
1271         new_count = create_immediate_or_transform(count, 0);
1272
1273         new_node = func(dbgi, new_block, new_high, new_low, new_count);
1274         return new_node;
1275 }
1276
1277 /**
1278  * test wether 2 values result in 'x' and '32-x' when interpreted as a shift
1279  * value.
1280  */
1281 static bool is_complementary_shifts(ir_node *value1, ir_node *value2)
1282 {
1283         if (is_Const(value1) && is_Const(value2)) {
1284                 ir_tarval *tv1 = get_Const_tarval(value1);
1285                 ir_tarval *tv2 = get_Const_tarval(value2);
1286                 if (tarval_is_long(tv1) && tarval_is_long(tv2)) {
1287                         long v1 = get_tarval_long(tv1);
1288                         long v2 = get_tarval_long(tv2);
1289                         return v1 <= v2 && v2 == 32-v1;
1290                 }
1291         }
1292         return false;
1293 }
1294
1295 static ir_node *match_64bit_shift(ir_node *node)
1296 {
1297         ir_node *op1 = get_binop_left(node);
1298         ir_node *op2 = get_binop_right(node);
1299         assert(is_Or(node) || is_Add(node));
1300
1301         if (is_Shr(op1)) {
1302                 ir_node *tmp = op1;
1303                 op1 = op2;
1304                 op2 = tmp;
1305         }
1306
1307         /* match ShlD operation */
1308         if (is_Shl(op1) && is_Shr(op2)) {
1309                 ir_node *shl_right = get_Shl_right(op1);
1310                 ir_node *shl_left  = get_Shl_left(op1);
1311                 ir_node *shr_right = get_Shr_right(op2);
1312                 ir_node *shr_left  = get_Shr_left(op2);
1313                 /* constant ShlD operation */
1314                 if (is_complementary_shifts(shl_right, shr_right)) {
1315                         dbg_info *dbgi  = get_irn_dbg_info(node);
1316                         ir_node  *block = get_nodes_block(node);
1317                         return gen_64bit_shifts(dbgi, block, shl_left, shr_left, shl_right,
1318                                                 new_bd_ia32_ShlD);
1319                 }
1320                 /* constant ShrD operation */
1321                 if (is_complementary_shifts(shr_right, shl_right)) {
1322                         dbg_info *dbgi  = get_irn_dbg_info(node);
1323                         ir_node  *block = get_nodes_block(node);
1324                         return gen_64bit_shifts(dbgi, block, shr_left, shl_left, shr_right,
1325                                                 new_bd_ia32_ShrD);
1326                 }
1327                 /* lower_dw produces the following for ShlD:
1328                  * Or(Shr(Shr(high,1),Not(c)),Shl(low,c)) */
1329                 if (is_Shr(shr_left) && is_Not(shr_right)
1330                         && is_Const_1(get_Shr_right(shr_left))
1331                     && get_Not_op(shr_right) == shl_right) {
1332                         dbg_info *dbgi  = get_irn_dbg_info(node);
1333                         ir_node  *block = get_nodes_block(node);
1334                         ir_node  *val_h = get_Shr_left(shr_left);
1335                         return gen_64bit_shifts(dbgi, block, shl_left, val_h, shl_right,
1336                                                 new_bd_ia32_ShlD);
1337                 }
1338                 /* lower_dw produces the following for ShrD:
1339                  * Or(Shl(Shl(high,1),Not(c)), Shr(low,c)) */
1340                 if (is_Shl(shl_left) && is_Not(shl_right)
1341                     && is_Const_1(get_Shl_right(shl_left))
1342                     && get_Not_op(shl_right) == shr_right) {
1343                         dbg_info *dbgi  = get_irn_dbg_info(node);
1344                         ir_node  *block = get_nodes_block(node);
1345                         ir_node  *val_h = get_Shl_left(shl_left);
1346                     return gen_64bit_shifts(dbgi, block, shr_left, val_h, shr_right,
1347                                             new_bd_ia32_ShrD);
1348                 }
1349         }
1350
1351         return NULL;
1352 }
1353
1354 /**
1355  * Creates an ia32 Add.
1356  *
1357  * @return the created ia32 Add node
1358  */
1359 static ir_node *gen_Add(ir_node *node)
1360 {
1361         ir_mode  *mode = get_irn_mode(node);
1362         ir_node  *op1  = get_Add_left(node);
1363         ir_node  *op2  = get_Add_right(node);
1364         dbg_info *dbgi;
1365         ir_node  *block, *new_block, *new_node, *add_immediate_op;
1366         ia32_address_t       addr;
1367         ia32_address_mode_t  am;
1368
1369         new_node = match_64bit_shift(node);
1370         if (new_node != NULL)
1371                 return new_node;
1372
1373         if (mode_is_float(mode)) {
1374                 if (ia32_cg_config.use_sse2)
1375                         return gen_binop(node, op1, op2, new_bd_ia32_xAdd,
1376                                          match_commutative | match_am);
1377                 else
1378                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_vfadd);
1379         }
1380
1381         ia32_mark_non_am(node);
1382
1383         op2 = ia32_skip_downconv(op2);
1384         op1 = ia32_skip_downconv(op1);
1385
1386         /**
1387          * Rules for an Add:
1388          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1389          *   1. Add with immediate -> Lea
1390          *   2. Add with possible source address mode -> Add
1391          *   3. Otherwise -> Lea
1392          */
1393         memset(&addr, 0, sizeof(addr));
1394         ia32_create_address_mode(&addr, node, ia32_create_am_force);
1395         add_immediate_op = NULL;
1396
1397         dbgi      = get_irn_dbg_info(node);
1398         block     = get_nodes_block(node);
1399         new_block = be_transform_node(block);
1400
1401         /* a constant? */
1402         if (addr.base == NULL && addr.index == NULL) {
1403                 new_node = new_bd_ia32_Const(dbgi, new_block, addr.symconst_ent,
1404                                              addr.symconst_sign, 0, addr.offset);
1405                 SET_IA32_ORIG_NODE(new_node, node);
1406                 return new_node;
1407         }
1408         /* add with immediate? */
1409         if (addr.index == NULL) {
1410                 add_immediate_op = addr.base;
1411         } else if (addr.base == NULL && addr.scale == 0) {
1412                 add_immediate_op = addr.index;
1413         }
1414
1415         if (add_immediate_op != NULL) {
1416                 if (!am_has_immediates(&addr)) {
1417 #ifdef DEBUG_libfirm
1418                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1419                                            node);
1420 #endif
1421                         return be_transform_node(add_immediate_op);
1422                 }
1423
1424                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1425                 SET_IA32_ORIG_NODE(new_node, node);
1426                 return new_node;
1427         }
1428
1429         /* test if we can use source address mode */
1430         match_arguments(&am, block, op1, op2, NULL, match_commutative
1431                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1432
1433         /* construct an Add with source address mode */
1434         if (am.op_type == ia32_AddrModeS) {
1435                 ia32_address_t *am_addr = &am.addr;
1436                 new_node = new_bd_ia32_Add(dbgi, new_block, am_addr->base,
1437                                          am_addr->index, am_addr->mem, am.new_op1,
1438                                          am.new_op2);
1439                 set_am_attributes(new_node, &am);
1440                 SET_IA32_ORIG_NODE(new_node, node);
1441
1442                 new_node = fix_mem_proj(new_node, &am);
1443
1444                 return new_node;
1445         }
1446
1447         /* otherwise construct a lea */
1448         new_node = create_lea_from_address(dbgi, new_block, &addr);
1449         SET_IA32_ORIG_NODE(new_node, node);
1450         return new_node;
1451 }
1452
1453 /**
1454  * Creates an ia32 Mul.
1455  *
1456  * @return the created ia32 Mul node
1457  */
1458 static ir_node *gen_Mul(ir_node *node)
1459 {
1460         ir_node *op1  = get_Mul_left(node);
1461         ir_node *op2  = get_Mul_right(node);
1462         ir_mode *mode = get_irn_mode(node);
1463
1464         if (mode_is_float(mode)) {
1465                 if (ia32_cg_config.use_sse2)
1466                         return gen_binop(node, op1, op2, new_bd_ia32_xMul,
1467                                          match_commutative | match_am);
1468                 else
1469                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_vfmul);
1470         }
1471         return gen_binop(node, op1, op2, new_bd_ia32_IMul,
1472                          match_commutative | match_am | match_mode_neutral |
1473                          match_immediate | match_am_and_immediates);
1474 }
1475
1476 /**
1477  * Creates an ia32 Mulh.
1478  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1479  * this result while Mul returns the lower 32 bit.
1480  *
1481  * @return the created ia32 Mulh node
1482  */
1483 static ir_node *gen_Mulh(ir_node *node)
1484 {
1485         dbg_info *dbgi      = get_irn_dbg_info(node);
1486         ir_node  *op1       = get_Mulh_left(node);
1487         ir_node  *op2       = get_Mulh_right(node);
1488         ir_mode  *mode      = get_irn_mode(node);
1489         ir_node  *new_node;
1490         ir_node  *proj_res_high;
1491
1492         if (get_mode_size_bits(mode) != 32) {
1493                 panic("Mulh without 32bit size not supported in ia32 backend (%+F)", node);
1494         }
1495
1496         if (mode_is_signed(mode)) {
1497                 new_node = gen_binop(node, op1, op2, new_bd_ia32_IMul1OP, match_commutative | match_am);
1498                 proj_res_high = new_rd_Proj(dbgi, new_node, mode_Iu, pn_ia32_IMul1OP_res_high);
1499         } else {
1500                 new_node = gen_binop(node, op1, op2, new_bd_ia32_Mul, match_commutative | match_am);
1501                 proj_res_high = new_rd_Proj(dbgi, new_node, mode_Iu, pn_ia32_Mul_res_high);
1502         }
1503         return proj_res_high;
1504 }
1505
1506 /**
1507  * Creates an ia32 And.
1508  *
1509  * @return The created ia32 And node
1510  */
1511 static ir_node *gen_And(ir_node *node)
1512 {
1513         ir_node *op1 = get_And_left(node);
1514         ir_node *op2 = get_And_right(node);
1515         assert(! mode_is_float(get_irn_mode(node)));
1516
1517         /* is it a zero extension? */
1518         if (is_Const(op2)) {
1519                 ir_tarval *tv = get_Const_tarval(op2);
1520                 long       v  = get_tarval_long(tv);
1521
1522                 if (v == 0xFF || v == 0xFFFF) {
1523                         dbg_info *dbgi   = get_irn_dbg_info(node);
1524                         ir_node  *block  = get_nodes_block(node);
1525                         ir_mode  *src_mode;
1526                         ir_node  *res;
1527
1528                         if (v == 0xFF) {
1529                                 src_mode = mode_Bu;
1530                         } else {
1531                                 assert(v == 0xFFFF);
1532                                 src_mode = mode_Hu;
1533                         }
1534                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1535
1536                         return res;
1537                 }
1538         }
1539         return gen_binop(node, op1, op2, new_bd_ia32_And,
1540                         match_commutative | match_mode_neutral | match_am | match_immediate);
1541 }
1542
1543 /**
1544  * Creates an ia32 Or.
1545  *
1546  * @return The created ia32 Or node
1547  */
1548 static ir_node *gen_Or(ir_node *node)
1549 {
1550         ir_node *op1 = get_Or_left(node);
1551         ir_node *op2 = get_Or_right(node);
1552         ir_node *res;
1553
1554         res = match_64bit_shift(node);
1555         if (res != NULL)
1556                 return res;
1557
1558         assert (! mode_is_float(get_irn_mode(node)));
1559         return gen_binop(node, op1, op2, new_bd_ia32_Or, match_commutative
1560                         | match_mode_neutral | match_am | match_immediate);
1561 }
1562
1563
1564
1565 /**
1566  * Creates an ia32 Eor.
1567  *
1568  * @return The created ia32 Eor node
1569  */
1570 static ir_node *gen_Eor(ir_node *node)
1571 {
1572         ir_node *op1 = get_Eor_left(node);
1573         ir_node *op2 = get_Eor_right(node);
1574
1575         assert(! mode_is_float(get_irn_mode(node)));
1576         return gen_binop(node, op1, op2, new_bd_ia32_Xor, match_commutative
1577                         | match_mode_neutral | match_am | match_immediate);
1578 }
1579
1580
1581 /**
1582  * Creates an ia32 Sub.
1583  *
1584  * @return The created ia32 Sub node
1585  */
1586 static ir_node *gen_Sub(ir_node *node)
1587 {
1588         ir_node  *op1  = get_Sub_left(node);
1589         ir_node  *op2  = get_Sub_right(node);
1590         ir_mode  *mode = get_irn_mode(node);
1591
1592         if (mode_is_float(mode)) {
1593                 if (ia32_cg_config.use_sse2)
1594                         return gen_binop(node, op1, op2, new_bd_ia32_xSub, match_am);
1595                 else
1596                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_vfsub);
1597         }
1598
1599         if (is_Const(op2)) {
1600                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1601                            node);
1602         }
1603
1604         return gen_binop(node, op1, op2, new_bd_ia32_Sub, match_mode_neutral
1605                         | match_am | match_immediate);
1606 }
1607
1608 static ir_node *transform_AM_mem(ir_node *const block,
1609                                  ir_node  *const src_val,
1610                                  ir_node  *const src_mem,
1611                                  ir_node  *const am_mem)
1612 {
1613         if (is_NoMem(am_mem)) {
1614                 return be_transform_node(src_mem);
1615         } else if (is_Proj(src_val) &&
1616                    is_Proj(src_mem) &&
1617                    get_Proj_pred(src_val) == get_Proj_pred(src_mem)) {
1618                 /* avoid memory loop */
1619                 return am_mem;
1620         } else if (is_Proj(src_val) && is_Sync(src_mem)) {
1621                 ir_node  *const ptr_pred = get_Proj_pred(src_val);
1622                 int       const arity    = get_Sync_n_preds(src_mem);
1623                 int             n        = 0;
1624                 ir_node **      ins;
1625                 int             i;
1626
1627                 NEW_ARR_A(ir_node*, ins, arity + 1);
1628
1629                 /* NOTE: This sometimes produces dead-code because the old sync in
1630                  * src_mem might not be used anymore, we should detect this case
1631                  * and kill the sync... */
1632                 for (i = arity - 1; i >= 0; --i) {
1633                         ir_node *const pred = get_Sync_pred(src_mem, i);
1634
1635                         /* avoid memory loop */
1636                         if (is_Proj(pred) && get_Proj_pred(pred) == ptr_pred)
1637                                 continue;
1638
1639                         ins[n++] = be_transform_node(pred);
1640                 }
1641
1642                 if (n==1 && ins[0] == am_mem) {
1643                         return am_mem;
1644                         /* creating a new Sync and relying on CSE may fail,
1645                          * if am_mem is a ProjM, which does not yet verify. */
1646                 }
1647
1648                 ins[n++] = am_mem;
1649                 return new_r_Sync(block, n, ins);
1650         } else {
1651                 ir_node *ins[2];
1652
1653                 ins[0] = be_transform_node(src_mem);
1654                 ins[1] = am_mem;
1655                 return new_r_Sync(block, 2, ins);
1656         }
1657 }
1658
1659 /**
1660  * Create a 32bit to 64bit signed extension.
1661  *
1662  * @param dbgi   debug info
1663  * @param block  the block where node nodes should be placed
1664  * @param val    the value to extend
1665  * @param orig   the original node
1666  */
1667 static ir_node *create_sex_32_64(dbg_info *dbgi, ir_node *block,
1668                                  ir_node *val, const ir_node *orig)
1669 {
1670         ir_node *res;
1671
1672         (void)orig;
1673         if (ia32_cg_config.use_short_sex_eax) {
1674                 ir_node *pval = new_bd_ia32_ProduceVal(dbgi, block);
1675                 res = new_bd_ia32_Cltd(dbgi, block, val, pval);
1676         } else {
1677                 ir_node *imm31 = ia32_create_Immediate(NULL, 0, 31);
1678                 res = new_bd_ia32_Sar(dbgi, block, val, imm31);
1679         }
1680         SET_IA32_ORIG_NODE(res, orig);
1681         return res;
1682 }
1683
1684 /**
1685  * Generates an ia32 Div with additional infrastructure for the
1686  * register allocator if needed.
1687  */
1688 static ir_node *create_Div(ir_node *node)
1689 {
1690         dbg_info *dbgi             = get_irn_dbg_info(node);
1691         ir_node  *block            = get_nodes_block(node);
1692         ir_node  *new_block        = be_transform_node(block);
1693         int       throws_exception = ir_throws_exception(node);
1694         ir_node  *mem;
1695         ir_node  *new_mem;
1696         ir_node  *op1;
1697         ir_node  *op2;
1698         ir_node  *new_node;
1699         ir_mode  *mode;
1700         ir_node  *sign_extension;
1701         ia32_address_mode_t  am;
1702         ia32_address_t      *addr = &am.addr;
1703
1704         /* the upper bits have random contents for smaller modes */
1705         switch (get_irn_opcode(node)) {
1706         case iro_Div:
1707                 op1     = get_Div_left(node);
1708                 op2     = get_Div_right(node);
1709                 mem     = get_Div_mem(node);
1710                 mode    = get_Div_resmode(node);
1711                 break;
1712         case iro_Mod:
1713                 op1     = get_Mod_left(node);
1714                 op2     = get_Mod_right(node);
1715                 mem     = get_Mod_mem(node);
1716                 mode    = get_Mod_resmode(node);
1717                 break;
1718         default:
1719                 panic("invalid divmod node %+F", node);
1720         }
1721
1722         match_arguments(&am, block, op1, op2, NULL, match_am | match_upconv_32);
1723
1724         /* Beware: We don't need a Sync, if the memory predecessor of the Div node
1725            is the memory of the consumed address. We can have only the second op as address
1726            in Div nodes, so check only op2. */
1727         new_mem = transform_AM_mem(block, op2, mem, addr->mem);
1728
1729         if (mode_is_signed(mode)) {
1730                 sign_extension = create_sex_32_64(dbgi, new_block, am.new_op1, node);
1731                 new_node       = new_bd_ia32_IDiv(dbgi, new_block, addr->base,
1732                                 addr->index, new_mem, am.new_op2, am.new_op1, sign_extension);
1733         } else {
1734                 sign_extension = new_bd_ia32_Const(dbgi, new_block, NULL, 0, 0, 0);
1735
1736                 new_node = new_bd_ia32_Div(dbgi, new_block, addr->base,
1737                                            addr->index, new_mem, am.new_op2,
1738                                            am.new_op1, sign_extension);
1739         }
1740         ir_set_throws_exception(new_node, throws_exception);
1741
1742         set_irn_pinned(new_node, get_irn_pinned(node));
1743
1744         set_am_attributes(new_node, &am);
1745         SET_IA32_ORIG_NODE(new_node, node);
1746
1747         new_node = fix_mem_proj(new_node, &am);
1748
1749         return new_node;
1750 }
1751
1752 /**
1753  * Generates an ia32 Mod.
1754  */
1755 static ir_node *gen_Mod(ir_node *node)
1756 {
1757         return create_Div(node);
1758 }
1759
1760 /**
1761  * Generates an ia32 Div.
1762  */
1763 static ir_node *gen_Div(ir_node *node)
1764 {
1765         ir_mode *mode = get_Div_resmode(node);
1766         if (mode_is_float(mode)) {
1767                 ir_node *op1 = get_Div_left(node);
1768                 ir_node *op2 = get_Div_right(node);
1769
1770                 if (ia32_cg_config.use_sse2) {
1771                         return gen_binop(node, op1, op2, new_bd_ia32_xDiv, match_am);
1772                 } else {
1773                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_vfdiv);
1774                 }
1775         }
1776
1777         return create_Div(node);
1778 }
1779
1780 /**
1781  * Creates an ia32 Shl.
1782  *
1783  * @return The created ia32 Shl node
1784  */
1785 static ir_node *gen_Shl(ir_node *node)
1786 {
1787         ir_node *left  = get_Shl_left(node);
1788         ir_node *right = get_Shl_right(node);
1789
1790         return gen_shift_binop(node, left, right, new_bd_ia32_Shl,
1791                                match_mode_neutral | match_immediate);
1792 }
1793
1794 /**
1795  * Creates an ia32 Shr.
1796  *
1797  * @return The created ia32 Shr node
1798  */
1799 static ir_node *gen_Shr(ir_node *node)
1800 {
1801         ir_node *left  = get_Shr_left(node);
1802         ir_node *right = get_Shr_right(node);
1803
1804         return gen_shift_binop(node, left, right, new_bd_ia32_Shr, match_immediate);
1805 }
1806
1807
1808
1809 /**
1810  * Creates an ia32 Sar.
1811  *
1812  * @return The created ia32 Shrs node
1813  */
1814 static ir_node *gen_Shrs(ir_node *node)
1815 {
1816         ir_node *left  = get_Shrs_left(node);
1817         ir_node *right = get_Shrs_right(node);
1818
1819         if (is_Const(right)) {
1820                 ir_tarval *tv  = get_Const_tarval(right);
1821                 long       val = get_tarval_long(tv);
1822                 if (val == 31) {
1823                         /* this is a sign extension */
1824                         dbg_info *dbgi   = get_irn_dbg_info(node);
1825                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1826                         ir_node  *new_op = be_transform_node(left);
1827
1828                         return create_sex_32_64(dbgi, block, new_op, node);
1829                 }
1830         }
1831
1832         /* 8 or 16 bit sign extension? */
1833         if (is_Const(right) && is_Shl(left)) {
1834                 ir_node *shl_left  = get_Shl_left(left);
1835                 ir_node *shl_right = get_Shl_right(left);
1836                 if (is_Const(shl_right)) {
1837                         ir_tarval *tv1 = get_Const_tarval(right);
1838                         ir_tarval *tv2 = get_Const_tarval(shl_right);
1839                         if (tv1 == tv2 && tarval_is_long(tv1)) {
1840                                 long val = get_tarval_long(tv1);
1841                                 if (val == 16 || val == 24) {
1842                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1843                                         ir_node  *block  = get_nodes_block(node);
1844                                         ir_mode  *src_mode;
1845                                         ir_node  *res;
1846
1847                                         if (val == 24) {
1848                                                 src_mode = mode_Bs;
1849                                         } else {
1850                                                 assert(val == 16);
1851                                                 src_mode = mode_Hs;
1852                                         }
1853                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1854                                                               shl_left, node);
1855
1856                                         return res;
1857                                 }
1858                         }
1859                 }
1860         }
1861
1862         return gen_shift_binop(node, left, right, new_bd_ia32_Sar, match_immediate);
1863 }
1864
1865
1866
1867 /**
1868  * Creates an ia32 Rol.
1869  *
1870  * @param op1   The first operator
1871  * @param op2   The second operator
1872  * @return The created ia32 RotL node
1873  */
1874 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
1875 {
1876         return gen_shift_binop(node, op1, op2, new_bd_ia32_Rol, match_immediate);
1877 }
1878
1879
1880
1881 /**
1882  * Creates an ia32 Ror.
1883  * NOTE: There is no RotR with immediate because this would always be a RotL
1884  *       "imm-mode_size_bits" which can be pre-calculated.
1885  *
1886  * @param op1   The first operator
1887  * @param op2   The second operator
1888  * @return The created ia32 RotR node
1889  */
1890 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
1891 {
1892         return gen_shift_binop(node, op1, op2, new_bd_ia32_Ror, match_immediate);
1893 }
1894
1895
1896
1897 /**
1898  * Creates an ia32 RotR or RotL (depending on the found pattern).
1899  *
1900  * @return The created ia32 RotL or RotR node
1901  */
1902 static ir_node *gen_Rotl(ir_node *node)
1903 {
1904         ir_node *op1    = get_Rotl_left(node);
1905         ir_node *op2    = get_Rotl_right(node);
1906
1907         if (is_Minus(op2)) {
1908                 return gen_Ror(node, op1, get_Minus_op(op2));
1909         }
1910
1911         return gen_Rol(node, op1, op2);
1912 }
1913
1914
1915
1916 /**
1917  * Transforms a Minus node.
1918  *
1919  * @return The created ia32 Minus node
1920  */
1921 static ir_node *gen_Minus(ir_node *node)
1922 {
1923         ir_node   *op    = get_Minus_op(node);
1924         ir_node   *block = be_transform_node(get_nodes_block(node));
1925         dbg_info  *dbgi  = get_irn_dbg_info(node);
1926         ir_mode   *mode  = get_irn_mode(node);
1927         ir_entity *ent;
1928         ir_node   *new_node;
1929         int        size;
1930
1931         if (mode_is_float(mode)) {
1932                 ir_node *new_op = be_transform_node(op);
1933                 if (ia32_cg_config.use_sse2) {
1934                         /* TODO: non-optimal... if we have many xXors, then we should
1935                          * rather create a load for the const and use that instead of
1936                          * several AM nodes... */
1937                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(current_ir_graph);
1938
1939                         new_node = new_bd_ia32_xXor(dbgi, block, get_symconst_base(),
1940                                                     noreg_GP, nomem, new_op, noreg_xmm);
1941
1942                         size = get_mode_size_bits(mode);
1943                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1944
1945                         set_ia32_am_sc(new_node, ent);
1946                         set_ia32_op_type(new_node, ia32_AddrModeS);
1947                         set_ia32_ls_mode(new_node, mode);
1948                 } else {
1949                         new_node = new_bd_ia32_vfchs(dbgi, block, new_op);
1950                 }
1951         } else {
1952                 new_node = gen_unop(node, op, new_bd_ia32_Neg, match_mode_neutral);
1953         }
1954
1955         SET_IA32_ORIG_NODE(new_node, node);
1956
1957         return new_node;
1958 }
1959
1960 /**
1961  * Transforms a Not node.
1962  *
1963  * @return The created ia32 Not node
1964  */
1965 static ir_node *gen_Not(ir_node *node)
1966 {
1967         ir_node *op = get_Not_op(node);
1968
1969         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1970         assert (! mode_is_float(get_irn_mode(node)));
1971
1972         return gen_unop(node, op, new_bd_ia32_Not, match_mode_neutral);
1973 }
1974
1975 static ir_node *create_float_abs(dbg_info *dbgi, ir_node *block, ir_node *op,
1976                                  bool negate, ir_node *node)
1977 {
1978         ir_node   *new_block = be_transform_node(block);
1979         ir_mode   *mode      = get_irn_mode(op);
1980         ir_node   *new_op    = be_transform_node(op);
1981         ir_node   *new_node;
1982         int        size;
1983         ir_entity *ent;
1984
1985         assert(mode_is_float(mode));
1986
1987         if (ia32_cg_config.use_sse2) {
1988                 ir_node *noreg_fp = ia32_new_NoReg_xmm(current_ir_graph);
1989                 new_node = new_bd_ia32_xAnd(dbgi, new_block, get_symconst_base(),
1990                                                                         noreg_GP, nomem, new_op, noreg_fp);
1991
1992                 size = get_mode_size_bits(mode);
1993                 ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1994
1995                 set_ia32_am_sc(new_node, ent);
1996
1997                 SET_IA32_ORIG_NODE(new_node, node);
1998
1999                 set_ia32_op_type(new_node, ia32_AddrModeS);
2000                 set_ia32_ls_mode(new_node, mode);
2001
2002                 /* TODO, implement -Abs case */
2003                 assert(!negate);
2004         } else {
2005                 new_node = new_bd_ia32_vfabs(dbgi, new_block, new_op);
2006                 SET_IA32_ORIG_NODE(new_node, node);
2007                 if (negate) {
2008                         new_node = new_bd_ia32_vfchs(dbgi, new_block, new_node);
2009                         SET_IA32_ORIG_NODE(new_node, node);
2010                 }
2011         }
2012
2013         return new_node;
2014 }
2015
2016 /**
2017  * Create a bt instruction for x & (1 << n) and place it into the block of cmp.
2018  */
2019 static ir_node *gen_bt(ir_node *cmp, ir_node *x, ir_node *n)
2020 {
2021         dbg_info *dbgi      = get_irn_dbg_info(cmp);
2022         ir_node  *block     = get_nodes_block(cmp);
2023         ir_node  *new_block = be_transform_node(block);
2024         ir_node  *op1       = be_transform_node(x);
2025         ir_node  *op2       = be_transform_node(n);
2026
2027         return new_bd_ia32_Bt(dbgi, new_block, op1, op2);
2028 }
2029
2030 static ia32_condition_code_t relation_to_condition_code(ir_relation relation,
2031                                                         ir_mode *mode)
2032 {
2033         if (mode_is_float(mode)) {
2034                 switch (relation) {
2035                 case ir_relation_equal:              return ia32_cc_float_equal;
2036                 case ir_relation_less:               return ia32_cc_float_below;
2037                 case ir_relation_less_equal:         return ia32_cc_float_below_equal;
2038                 case ir_relation_greater:            return ia32_cc_float_above;
2039                 case ir_relation_greater_equal:      return ia32_cc_float_above_equal;
2040                 case ir_relation_less_greater:       return ia32_cc_not_equal;
2041                 case ir_relation_less_equal_greater: return ia32_cc_not_parity;
2042                 case ir_relation_unordered:          return ia32_cc_parity;
2043                 case ir_relation_unordered_equal:    return ia32_cc_equal;
2044                 case ir_relation_unordered_less:   return ia32_cc_float_unordered_below;
2045                 case ir_relation_unordered_less_equal:
2046                                              return ia32_cc_float_unordered_below_equal;
2047                 case ir_relation_unordered_greater:
2048                                              return ia32_cc_float_unordered_above;
2049                 case ir_relation_unordered_greater_equal:
2050                                              return ia32_cc_float_unordered_above_equal;
2051                 case ir_relation_unordered_less_greater:
2052                                              return ia32_cc_float_not_equal;
2053                 case ir_relation_false:
2054                 case ir_relation_true:
2055                         /* should we introduce a jump always/jump never? */
2056                         break;
2057                 }
2058                 panic("Unexpected float pnc");
2059         } else if (mode_is_signed(mode)) {
2060                 switch (relation) {
2061                 case ir_relation_unordered_equal:
2062                 case ir_relation_equal:                return ia32_cc_equal;
2063                 case ir_relation_unordered_less:
2064                 case ir_relation_less:                 return ia32_cc_less;
2065                 case ir_relation_unordered_less_equal:
2066                 case ir_relation_less_equal:           return ia32_cc_less_equal;
2067                 case ir_relation_unordered_greater:
2068                 case ir_relation_greater:              return ia32_cc_greater;
2069                 case ir_relation_unordered_greater_equal:
2070                 case ir_relation_greater_equal:        return ia32_cc_greater_equal;
2071                 case ir_relation_unordered_less_greater:
2072                 case ir_relation_less_greater:         return ia32_cc_not_equal;
2073                 case ir_relation_less_equal_greater:
2074                 case ir_relation_unordered:
2075                 case ir_relation_false:
2076                 case ir_relation_true:
2077                         /* introduce jump always/jump never? */
2078                         break;
2079                 }
2080                 panic("Unexpected pnc");
2081         } else {
2082                 switch (relation) {
2083                 case ir_relation_unordered_equal:
2084                 case ir_relation_equal:         return ia32_cc_equal;
2085                 case ir_relation_unordered_less:
2086                 case ir_relation_less:          return ia32_cc_below;
2087                 case ir_relation_unordered_less_equal:
2088                 case ir_relation_less_equal:    return ia32_cc_below_equal;
2089                 case ir_relation_unordered_greater:
2090                 case ir_relation_greater:       return ia32_cc_above;
2091                 case ir_relation_unordered_greater_equal:
2092                 case ir_relation_greater_equal: return ia32_cc_above_equal;
2093                 case ir_relation_unordered_less_greater:
2094                 case ir_relation_less_greater:  return ia32_cc_not_equal;
2095                 case ir_relation_less_equal_greater:
2096                 case ir_relation_unordered:
2097                 case ir_relation_false:
2098                 case ir_relation_true:
2099                         /* introduce jump always/jump never? */
2100                         break;
2101                 }
2102                 panic("Unexpected pnc");
2103         }
2104 }
2105
2106 static ir_node *get_flags_node_cmp(ir_node *cmp, ia32_condition_code_t *cc_out)
2107 {
2108         /* must have a Cmp as input */
2109         ir_relation relation = get_Cmp_relation(cmp);
2110         ir_relation possible;
2111         ir_node    *l        = get_Cmp_left(cmp);
2112         ir_node    *r        = get_Cmp_right(cmp);
2113         ir_mode    *mode     = get_irn_mode(l);
2114         ir_node    *flags;
2115
2116         /* check for bit-test */
2117         if (ia32_cg_config.use_bt && (relation == ir_relation_equal
2118                         || (mode_is_signed(mode) && relation == ir_relation_less_greater)
2119                         || (!mode_is_signed(mode) && ((relation & ir_relation_greater_equal) == ir_relation_greater)))
2120                     && is_And(l)) {
2121                 ir_node *la = get_And_left(l);
2122                 ir_node *ra = get_And_right(l);
2123                 if (is_Shl(ra)) {
2124                         ir_node *tmp = la;
2125                         la = ra;
2126                         ra = tmp;
2127                 }
2128                 if (is_Shl(la)) {
2129                         ir_node *c = get_Shl_left(la);
2130                         if (is_Const_1(c) && is_Const_0(r)) {
2131                                 /* (1 << n) & ra) */
2132                                 ir_node *n = get_Shl_right(la);
2133                                 flags    = gen_bt(cmp, ra, n);
2134                                 /* the bit is copied into the CF flag */
2135                                 if (relation & ir_relation_equal)
2136                                         *cc_out = ia32_cc_above_equal; /* test for CF=0 */
2137                                 else
2138                                         *cc_out = ia32_cc_below;       /* test for CF=1 */
2139                                 return flags;
2140                         }
2141                 }
2142         }
2143
2144         /* the middle-end tries to eliminate impossible relations, so a ptr != 0
2145          * test becomes ptr > 0. But for x86 an equal comparison is preferable to
2146          * a >0 (we can sometimes eliminate the cmp in favor of flags produced by
2147          * a predecessor node). So add the < bit */
2148         possible = ir_get_possible_cmp_relations(l, r);
2149         if (((relation & ir_relation_less) && !(possible & ir_relation_greater))
2150           || ((relation & ir_relation_greater) && !(possible & ir_relation_less)))
2151                 relation |= ir_relation_less_greater;
2152
2153         /* just do a normal transformation of the Cmp */
2154         *cc_out = relation_to_condition_code(relation, mode);
2155         flags   = be_transform_node(cmp);
2156         return flags;
2157 }
2158
2159 /**
2160  * Transform a node returning a "flag" result.
2161  *
2162  * @param node    the node to transform
2163  * @param cc_out  the compare mode to use
2164  */
2165 static ir_node *get_flags_node(ir_node *node, ia32_condition_code_t *cc_out)
2166 {
2167         assert(is_Cmp(node));
2168         return get_flags_node_cmp(node, cc_out);
2169 }
2170
2171 /**
2172  * Transforms a Load.
2173  *
2174  * @return the created ia32 Load node
2175  */
2176 static ir_node *gen_Load(ir_node *node)
2177 {
2178         ir_node  *old_block = get_nodes_block(node);
2179         ir_node  *block     = be_transform_node(old_block);
2180         ir_node  *ptr       = get_Load_ptr(node);
2181         ir_node  *mem       = get_Load_mem(node);
2182         ir_node  *new_mem   = be_transform_node(mem);
2183         dbg_info *dbgi      = get_irn_dbg_info(node);
2184         ir_mode  *mode      = get_Load_mode(node);
2185         int       throws_exception = ir_throws_exception(node);
2186         ir_node  *base;
2187         ir_node  *idx;
2188         ir_node  *new_node;
2189         ia32_address_t addr;
2190
2191         /* construct load address */
2192         memset(&addr, 0, sizeof(addr));
2193         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
2194         base = addr.base;
2195         idx  = addr.index;
2196
2197         if (base == NULL) {
2198                 base = noreg_GP;
2199         } else {
2200                 base = be_transform_node(base);
2201         }
2202
2203         if (idx == NULL) {
2204                 idx = noreg_GP;
2205         } else {
2206                 idx = be_transform_node(idx);
2207         }
2208
2209         if (mode_is_float(mode)) {
2210                 if (ia32_cg_config.use_sse2) {
2211                         new_node = new_bd_ia32_xLoad(dbgi, block, base, idx, new_mem,
2212                                                      mode);
2213                 } else {
2214                         new_node = new_bd_ia32_vfld(dbgi, block, base, idx, new_mem,
2215                                                     mode);
2216                 }
2217         } else {
2218                 assert(mode != mode_b);
2219
2220                 /* create a conv node with address mode for smaller modes */
2221                 if (get_mode_size_bits(mode) < 32) {
2222                         new_node = new_bd_ia32_Conv_I2I(dbgi, block, base, idx,
2223                                                         new_mem, noreg_GP, mode);
2224                 } else {
2225                         new_node = new_bd_ia32_Load(dbgi, block, base, idx, new_mem);
2226                 }
2227         }
2228         ir_set_throws_exception(new_node, throws_exception);
2229
2230         set_irn_pinned(new_node, get_irn_pinned(node));
2231         set_ia32_op_type(new_node, ia32_AddrModeS);
2232         set_ia32_ls_mode(new_node, mode);
2233         set_address(new_node, &addr);
2234
2235         if (get_irn_pinned(node) == op_pin_state_floats) {
2236                 assert((int)pn_ia32_xLoad_res == (int)pn_ia32_vfld_res
2237                                 && (int)pn_ia32_vfld_res == (int)pn_ia32_Load_res
2238                                 && (int)pn_ia32_Load_res == (int)pn_ia32_res);
2239                 arch_add_irn_flags(new_node, arch_irn_flags_rematerializable);
2240         }
2241
2242         SET_IA32_ORIG_NODE(new_node, node);
2243
2244         return new_node;
2245 }
2246
2247 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
2248                        ir_node *ptr, ir_node *other)
2249 {
2250         ir_node *load;
2251
2252         if (!is_Proj(node))
2253                 return 0;
2254
2255         /* we only use address mode if we're the only user of the load */
2256         if (get_irn_n_edges(node) > 1)
2257                 return 0;
2258
2259         load = get_Proj_pred(node);
2260         if (!is_Load(load))
2261                 return 0;
2262         if (get_nodes_block(load) != block)
2263                 return 0;
2264
2265         /* store should have the same pointer as the load */
2266         if (get_Load_ptr(load) != ptr)
2267                 return 0;
2268
2269         /* don't do AM if other node inputs depend on the load (via mem-proj) */
2270         if (other != NULL                   &&
2271             get_nodes_block(other) == block &&
2272             heights_reachable_in_block(ia32_heights, other, load)) {
2273                 return 0;
2274         }
2275
2276         if (ia32_prevents_AM(block, load, mem))
2277                 return 0;
2278         /* Store should be attached to the load via mem */
2279         assert(heights_reachable_in_block(ia32_heights, mem, load));
2280
2281         return 1;
2282 }
2283
2284 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
2285                               ir_node *mem, ir_node *ptr, ir_mode *mode,
2286                               construct_binop_dest_func *func,
2287                               construct_binop_dest_func *func8bit,
2288                                                           match_flags_t flags)
2289 {
2290         ir_node  *src_block = get_nodes_block(node);
2291         ir_node  *block;
2292         dbg_info *dbgi;
2293         ir_node  *new_mem;
2294         ir_node  *new_node;
2295         ir_node  *new_op;
2296         ir_node  *mem_proj;
2297         int       commutative;
2298         ia32_address_mode_t  am;
2299         ia32_address_t      *addr = &am.addr;
2300         memset(&am, 0, sizeof(am));
2301
2302         assert(flags & match_immediate); /* there is no destam node without... */
2303         commutative = (flags & match_commutative) != 0;
2304
2305         if (use_dest_am(src_block, op1, mem, ptr, op2)) {
2306                 build_address(&am, op1, ia32_create_am_double_use);
2307                 new_op = create_immediate_or_transform(op2, 0);
2308         } else if (commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
2309                 build_address(&am, op2, ia32_create_am_double_use);
2310                 new_op = create_immediate_or_transform(op1, 0);
2311         } else {
2312                 return NULL;
2313         }
2314
2315         if (addr->base == NULL)
2316                 addr->base = noreg_GP;
2317         if (addr->index == NULL)
2318                 addr->index = noreg_GP;
2319         if (addr->mem == NULL)
2320                 addr->mem = nomem;
2321
2322         dbgi    = get_irn_dbg_info(node);
2323         block   = be_transform_node(src_block);
2324         new_mem = transform_AM_mem(block, am.am_node, mem, addr->mem);
2325
2326         if (get_mode_size_bits(mode) == 8) {
2327                 new_node = func8bit(dbgi, block, addr->base, addr->index, new_mem, new_op);
2328         } else {
2329                 new_node = func(dbgi, block, addr->base, addr->index, new_mem, new_op);
2330         }
2331         set_address(new_node, addr);
2332         set_ia32_op_type(new_node, ia32_AddrModeD);
2333         set_ia32_ls_mode(new_node, mode);
2334         SET_IA32_ORIG_NODE(new_node, node);
2335
2336         be_set_transformed_node(get_Proj_pred(am.mem_proj), new_node);
2337         mem_proj = be_transform_node(am.mem_proj);
2338         be_set_transformed_node(am.mem_proj, new_node);
2339         be_set_transformed_node(mem_proj, new_node);
2340
2341         return new_node;
2342 }
2343
2344 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
2345                              ir_node *ptr, ir_mode *mode,
2346                              construct_unop_dest_func *func)
2347 {
2348         ir_node  *src_block = get_nodes_block(node);
2349         ir_node  *block;
2350         dbg_info *dbgi;
2351         ir_node  *new_mem;
2352         ir_node  *new_node;
2353         ir_node  *mem_proj;
2354         ia32_address_mode_t  am;
2355         ia32_address_t *addr = &am.addr;
2356
2357         if (!use_dest_am(src_block, op, mem, ptr, NULL))
2358                 return NULL;
2359
2360         memset(&am, 0, sizeof(am));
2361         build_address(&am, op, ia32_create_am_double_use);
2362
2363         dbgi     = get_irn_dbg_info(node);
2364         block    = be_transform_node(src_block);
2365         new_mem  = transform_AM_mem(block, am.am_node, mem, addr->mem);
2366         new_node = func(dbgi, block, addr->base, addr->index, new_mem);
2367         set_address(new_node, addr);
2368         set_ia32_op_type(new_node, ia32_AddrModeD);
2369         set_ia32_ls_mode(new_node, mode);
2370         SET_IA32_ORIG_NODE(new_node, node);
2371
2372         be_set_transformed_node(get_Proj_pred(am.mem_proj), new_node);
2373         mem_proj = be_transform_node(am.mem_proj);
2374         be_set_transformed_node(am.mem_proj, new_node);
2375         be_set_transformed_node(mem_proj, new_node);
2376
2377         return new_node;
2378 }
2379
2380 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem)
2381 {
2382         ir_mode              *mode      = get_irn_mode(node);
2383         ir_node              *mux_true  = get_Mux_true(node);
2384         ir_node              *mux_false = get_Mux_false(node);
2385         ir_node              *cond;
2386         dbg_info             *dbgi;
2387         ir_node              *block;
2388         ir_node              *new_block;
2389         ir_node              *flags;
2390         ir_node              *new_node;
2391         bool                  negated;
2392         ia32_condition_code_t cc;
2393         ia32_address_t        addr;
2394
2395         if (get_mode_size_bits(mode) != 8)
2396                 return NULL;
2397
2398         if (is_Const_1(mux_true) && is_Const_0(mux_false)) {
2399                 negated = false;
2400         } else if (is_Const_0(mux_true) && is_Const_1(mux_false)) {
2401                 negated = true;
2402         } else {
2403                 return NULL;
2404         }
2405
2406         cond  = get_Mux_sel(node);
2407         flags = get_flags_node(cond, &cc);
2408         /* we can't handle the float special cases with SetM */
2409         if (cc & ia32_cc_additional_float_cases)
2410                 return NULL;
2411         if (negated)
2412                 cc = ia32_negate_condition_code(cc);
2413
2414         build_address_ptr(&addr, ptr, mem);
2415
2416         dbgi      = get_irn_dbg_info(node);
2417         block     = get_nodes_block(node);
2418         new_block = be_transform_node(block);
2419         new_node  = new_bd_ia32_SetccMem(dbgi, new_block, addr.base,
2420                                          addr.index, addr.mem, flags, cc);
2421         set_address(new_node, &addr);
2422         set_ia32_op_type(new_node, ia32_AddrModeD);
2423         set_ia32_ls_mode(new_node, mode);
2424         SET_IA32_ORIG_NODE(new_node, node);
2425
2426         return new_node;
2427 }
2428
2429 static ir_node *try_create_dest_am(ir_node *node)
2430 {
2431         ir_node  *val  = get_Store_value(node);
2432         ir_node  *mem  = get_Store_mem(node);
2433         ir_node  *ptr  = get_Store_ptr(node);
2434         ir_mode  *mode = get_irn_mode(val);
2435         unsigned  bits = get_mode_size_bits(mode);
2436         ir_node  *op1;
2437         ir_node  *op2;
2438         ir_node  *new_node;
2439
2440         /* handle only GP modes for now... */
2441         if (!ia32_mode_needs_gp_reg(mode))
2442                 return NULL;
2443
2444         for (;;) {
2445                 /* store must be the only user of the val node */
2446                 if (get_irn_n_edges(val) > 1)
2447                         return NULL;
2448                 /* skip pointless convs */
2449                 if (is_Conv(val)) {
2450                         ir_node *conv_op   = get_Conv_op(val);
2451                         ir_mode *pred_mode = get_irn_mode(conv_op);
2452                         if (!ia32_mode_needs_gp_reg(pred_mode))
2453                                 break;
2454                         if (pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2455                                 val = conv_op;
2456                                 continue;
2457                         }
2458                 }
2459                 break;
2460         }
2461
2462         /* value must be in the same block */
2463         if (get_nodes_block(node) != get_nodes_block(val))
2464                 return NULL;
2465
2466         switch (get_irn_opcode(val)) {
2467         case iro_Add:
2468                 op1      = get_Add_left(val);
2469                 op2      = get_Add_right(val);
2470                 if (ia32_cg_config.use_incdec) {
2471                         if (is_Const_1(op2)) {
2472                                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_IncMem);
2473                                 break;
2474                         } else if (is_Const_Minus_1(op2)) {
2475                                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_DecMem);
2476                                 break;
2477                         }
2478                 }
2479                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2480                                          new_bd_ia32_AddMem, new_bd_ia32_AddMem8Bit,
2481                                          match_commutative | match_immediate);
2482                 break;
2483         case iro_Sub:
2484                 op1      = get_Sub_left(val);
2485                 op2      = get_Sub_right(val);
2486                 if (is_Const(op2)) {
2487                         ir_fprintf(stderr, "Optimisation warning: not-normalized sub ,C found\n");
2488                 }
2489                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2490                                          new_bd_ia32_SubMem, new_bd_ia32_SubMem8Bit,
2491                                          match_immediate);
2492                 break;
2493         case iro_And:
2494                 op1      = get_And_left(val);
2495                 op2      = get_And_right(val);
2496                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2497                                          new_bd_ia32_AndMem, new_bd_ia32_AndMem8Bit,
2498                                          match_commutative | match_immediate);
2499                 break;
2500         case iro_Or:
2501                 op1      = get_Or_left(val);
2502                 op2      = get_Or_right(val);
2503                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2504                                          new_bd_ia32_OrMem, new_bd_ia32_OrMem8Bit,
2505                                          match_commutative | match_immediate);
2506                 break;
2507         case iro_Eor:
2508                 op1      = get_Eor_left(val);
2509                 op2      = get_Eor_right(val);
2510                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2511                                          new_bd_ia32_XorMem, new_bd_ia32_XorMem8Bit,
2512                                          match_commutative | match_immediate);
2513                 break;
2514         case iro_Shl:
2515                 op1      = get_Shl_left(val);
2516                 op2      = get_Shl_right(val);
2517                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2518                                          new_bd_ia32_ShlMem, new_bd_ia32_ShlMem,
2519                                          match_immediate);
2520                 break;
2521         case iro_Shr:
2522                 op1      = get_Shr_left(val);
2523                 op2      = get_Shr_right(val);
2524                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2525                                          new_bd_ia32_ShrMem, new_bd_ia32_ShrMem,
2526                                          match_immediate);
2527                 break;
2528         case iro_Shrs:
2529                 op1      = get_Shrs_left(val);
2530                 op2      = get_Shrs_right(val);
2531                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2532                                          new_bd_ia32_SarMem, new_bd_ia32_SarMem,
2533                                          match_immediate);
2534                 break;
2535         case iro_Rotl:
2536                 op1      = get_Rotl_left(val);
2537                 op2      = get_Rotl_right(val);
2538                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2539                                          new_bd_ia32_RolMem, new_bd_ia32_RolMem,
2540                                          match_immediate);
2541                 break;
2542         /* TODO: match ROR patterns... */
2543         case iro_Mux:
2544                 new_node = try_create_SetMem(val, ptr, mem);
2545                 break;
2546
2547         case iro_Minus:
2548                 op1      = get_Minus_op(val);
2549                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_NegMem);
2550                 break;
2551         case iro_Not:
2552                 /* should be lowered already */
2553                 assert(mode != mode_b);
2554                 op1      = get_Not_op(val);
2555                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_NotMem);
2556                 break;
2557         default:
2558                 return NULL;
2559         }
2560
2561         if (new_node != NULL) {
2562                 if (get_irn_pinned(new_node) != op_pin_state_pinned &&
2563                                 get_irn_pinned(node) == op_pin_state_pinned) {
2564                         set_irn_pinned(new_node, op_pin_state_pinned);
2565                 }
2566         }
2567
2568         return new_node;
2569 }
2570
2571 static bool possible_int_mode_for_fp(ir_mode *mode)
2572 {
2573         unsigned size;
2574
2575         if (!mode_is_signed(mode))
2576                 return false;
2577         size = get_mode_size_bits(mode);
2578         if (size != 16 && size != 32)
2579                 return false;
2580         return true;
2581 }
2582
2583 static int is_float_to_int_conv(const ir_node *node)
2584 {
2585         ir_mode  *mode = get_irn_mode(node);
2586         ir_node  *conv_op;
2587         ir_mode  *conv_mode;
2588
2589         if (!possible_int_mode_for_fp(mode))
2590                 return 0;
2591
2592         if (!is_Conv(node))
2593                 return 0;
2594         conv_op   = get_Conv_op(node);
2595         conv_mode = get_irn_mode(conv_op);
2596
2597         if (!mode_is_float(conv_mode))
2598                 return 0;
2599
2600         return 1;
2601 }
2602
2603 /**
2604  * Transform a Store(floatConst) into a sequence of
2605  * integer stores.
2606  *
2607  * @return the created ia32 Store node
2608  */
2609 static ir_node *gen_float_const_Store(ir_node *node, ir_node *cns)
2610 {
2611         ir_mode        *mode      = get_irn_mode(cns);
2612         unsigned        size      = get_mode_size_bytes(mode);
2613         ir_tarval      *tv        = get_Const_tarval(cns);
2614         ir_node        *block     = get_nodes_block(node);
2615         ir_node        *new_block = be_transform_node(block);
2616         ir_node        *ptr       = get_Store_ptr(node);
2617         ir_node        *mem       = get_Store_mem(node);
2618         dbg_info       *dbgi      = get_irn_dbg_info(node);
2619         int             ofs       = 0;
2620         int             i         = 0;
2621         int             throws_exception = ir_throws_exception(node);
2622         ir_node        *ins[4];
2623         ia32_address_t  addr;
2624
2625         assert(size % 4 ==  0);
2626         assert(size     <= 16);
2627
2628         build_address_ptr(&addr, ptr, mem);
2629
2630         do {
2631                 unsigned val =
2632                          get_tarval_sub_bits(tv, ofs)            |
2633                         (get_tarval_sub_bits(tv, ofs + 1) <<  8) |
2634                         (get_tarval_sub_bits(tv, ofs + 2) << 16) |
2635                         (get_tarval_sub_bits(tv, ofs + 3) << 24);
2636                 ir_node *imm = ia32_create_Immediate(NULL, 0, val);
2637
2638                 ir_node *new_node = new_bd_ia32_Store(dbgi, new_block, addr.base,
2639                         addr.index, addr.mem, imm);
2640                 ir_node *new_mem  = new_r_Proj(new_node, mode_M, pn_ia32_Store_M);
2641
2642                 ir_set_throws_exception(new_node, throws_exception);
2643                 set_irn_pinned(new_node, get_irn_pinned(node));
2644                 set_ia32_op_type(new_node, ia32_AddrModeD);
2645                 set_ia32_ls_mode(new_node, mode_Iu);
2646                 set_address(new_node, &addr);
2647                 SET_IA32_ORIG_NODE(new_node, node);
2648
2649                 assert(i < 4);
2650                 ins[i++] = new_mem;
2651
2652                 size        -= 4;
2653                 ofs         += 4;
2654                 addr.offset += 4;
2655         } while (size != 0);
2656
2657         if (i > 1) {
2658                 return new_rd_Sync(dbgi, new_block, i, ins);
2659         } else {
2660                 return get_Proj_pred(ins[0]);
2661         }
2662 }
2663
2664 /**
2665  * Generate a vfist or vfisttp instruction.
2666  */
2667 static ir_node *gen_vfist(dbg_info *dbgi, ir_node *block, ir_node *base,
2668                           ir_node *index, ir_node *mem,  ir_node *val)
2669 {
2670         if (ia32_cg_config.use_fisttp) {
2671                 /* Note: fisttp ALWAYS pop the tos. We have to ensure here that the value is copied
2672                 if other users exists */
2673                 ir_node *vfisttp = new_bd_ia32_vfisttp(dbgi, block, base, index, mem, val);
2674                 ir_node *value   = new_r_Proj(vfisttp, mode_E, pn_ia32_vfisttp_res);
2675                 be_new_Keep(block, 1, &value);
2676
2677                 return vfisttp;
2678         } else {
2679                 ir_node *trunc_mode = ia32_new_Fpu_truncate(current_ir_graph);
2680
2681                 /* do a fist */
2682                 ir_node *vfist = new_bd_ia32_vfist(dbgi, block, base, index, mem, val, trunc_mode);
2683                 return vfist;
2684         }
2685 }
2686
2687 /**
2688  * Transforms a general (no special case) Store.
2689  *
2690  * @return the created ia32 Store node
2691  */
2692 static ir_node *gen_general_Store(ir_node *node)
2693 {
2694         ir_node  *val       = get_Store_value(node);
2695         ir_mode  *mode      = get_irn_mode(val);
2696         ir_node  *block     = get_nodes_block(node);
2697         ir_node  *new_block = be_transform_node(block);
2698         ir_node  *ptr       = get_Store_ptr(node);
2699         ir_node  *mem       = get_Store_mem(node);
2700         dbg_info *dbgi      = get_irn_dbg_info(node);
2701         int       throws_exception = ir_throws_exception(node);
2702         ir_node  *new_val;
2703         ir_node  *new_node;
2704         ia32_address_t addr;
2705
2706         /* check for destination address mode */
2707         new_node = try_create_dest_am(node);
2708         if (new_node != NULL)
2709                 return new_node;
2710
2711         /* construct store address */
2712         memset(&addr, 0, sizeof(addr));
2713         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
2714
2715         if (addr.base == NULL) {
2716                 addr.base = noreg_GP;
2717         } else {
2718                 addr.base = be_transform_node(addr.base);
2719         }
2720
2721         if (addr.index == NULL) {
2722                 addr.index = noreg_GP;
2723         } else {
2724                 addr.index = be_transform_node(addr.index);
2725         }
2726         addr.mem = be_transform_node(mem);
2727
2728         if (mode_is_float(mode)) {
2729                 /* Convs (and strict-Convs) before stores are unnecessary if the mode
2730                    is the same. */
2731                 while (is_Conv(val) && mode == get_irn_mode(val)) {
2732                         ir_node *op = get_Conv_op(val);
2733                         if (!mode_is_float(get_irn_mode(op)))
2734                                 break;
2735                         val = op;
2736                 }
2737                 new_val = be_transform_node(val);
2738                 if (ia32_cg_config.use_sse2) {
2739                         new_node = new_bd_ia32_xStore(dbgi, new_block, addr.base,
2740                                                       addr.index, addr.mem, new_val);
2741                 } else {
2742                         new_node = new_bd_ia32_vfst(dbgi, new_block, addr.base,
2743                                                     addr.index, addr.mem, new_val, mode);
2744                 }
2745         } else if (!ia32_cg_config.use_sse2 && is_float_to_int_conv(val)) {
2746                 val = get_Conv_op(val);
2747
2748                 /* TODO: is this optimisation still necessary at all (middleend)? */
2749                 /* We can skip ALL float->float up-Convs (and strict-up-Convs) before
2750                  * stores. */
2751                 while (is_Conv(val)) {
2752                         ir_node *op = get_Conv_op(val);
2753                         if (!mode_is_float(get_irn_mode(op)))
2754                                 break;
2755                         if (get_mode_size_bits(get_irn_mode(op)) > get_mode_size_bits(get_irn_mode(val)))
2756                                 break;
2757                         val = op;
2758                 }
2759                 new_val  = be_transform_node(val);
2760                 new_node = gen_vfist(dbgi, new_block, addr.base, addr.index, addr.mem, new_val);
2761         } else {
2762                 new_val = create_immediate_or_transform(val, 0);
2763                 assert(mode != mode_b);
2764
2765                 if (get_mode_size_bits(mode) == 8) {
2766                         new_node = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
2767                                                          addr.index, addr.mem, new_val);
2768                 } else {
2769                         new_node = new_bd_ia32_Store(dbgi, new_block, addr.base,
2770                                                      addr.index, addr.mem, new_val);
2771                 }
2772         }
2773         ir_set_throws_exception(new_node, throws_exception);
2774
2775         set_irn_pinned(new_node, get_irn_pinned(node));
2776         set_ia32_op_type(new_node, ia32_AddrModeD);
2777         set_ia32_ls_mode(new_node, mode);
2778
2779         set_address(new_node, &addr);
2780         SET_IA32_ORIG_NODE(new_node, node);
2781
2782         return new_node;
2783 }
2784
2785 /**
2786  * Transforms a Store.
2787  *
2788  * @return the created ia32 Store node
2789  */
2790 static ir_node *gen_Store(ir_node *node)
2791 {
2792         ir_node  *val  = get_Store_value(node);
2793         ir_mode  *mode = get_irn_mode(val);
2794
2795         if (mode_is_float(mode) && is_Const(val)) {
2796                 /* We can transform every floating const store
2797                    into a sequence of integer stores.
2798                    If the constant is already in a register,
2799                    it would be better to use it, but we don't
2800                    have this information here. */
2801                 return gen_float_const_Store(node, val);
2802         }
2803         return gen_general_Store(node);
2804 }
2805
2806 /**
2807  * Transforms a Switch.
2808  *
2809  * @return the created ia32 SwitchJmp node
2810  */
2811 static ir_node *create_Switch(ir_node *node)
2812 {
2813         dbg_info  *dbgi       = get_irn_dbg_info(node);
2814         ir_node   *block      = be_transform_node(get_nodes_block(node));
2815         ir_node   *sel        = get_Cond_selector(node);
2816         ir_node   *new_sel    = be_transform_node(sel);
2817         long       default_pn = get_Cond_default_proj(node);
2818         ir_node   *new_node;
2819         ir_entity *entity;
2820
2821         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2822
2823         entity = new_entity(NULL, id_unique("TBL%u"), get_unknown_type());
2824         set_entity_visibility(entity, ir_visibility_private);
2825         add_entity_linkage(entity, IR_LINKAGE_CONSTANT);
2826
2827         /* TODO: we could perform some more matching here to also use the base
2828          * register of the address mode */
2829         new_node
2830                 = new_bd_ia32_SwitchJmp(dbgi, block, noreg_GP, new_sel, default_pn);
2831         set_ia32_am_scale(new_node, 2);
2832         set_ia32_am_sc(new_node, entity);
2833         set_ia32_op_type(new_node, ia32_AddrModeS);
2834         set_ia32_ls_mode(new_node, mode_Iu);
2835         SET_IA32_ORIG_NODE(new_node, node);
2836         // FIXME This seems wrong. GCC uses PIC for switch on OS X.
2837         get_ia32_attr(new_node)->data.am_sc_no_pic_adjust = true;
2838
2839         return new_node;
2840 }
2841
2842 /**
2843  * Transform a Cond node.
2844  */
2845 static ir_node *gen_Cond(ir_node *node)
2846 {
2847         ir_node              *block     = get_nodes_block(node);
2848         ir_node              *new_block = be_transform_node(block);
2849         dbg_info             *dbgi      = get_irn_dbg_info(node);
2850         ir_node              *sel       = get_Cond_selector(node);
2851         ir_mode              *sel_mode  = get_irn_mode(sel);
2852         ir_node              *flags     = NULL;
2853         ir_node              *new_node;
2854         ia32_condition_code_t cc;
2855
2856         if (sel_mode != mode_b) {
2857                 return create_Switch(node);
2858         }
2859
2860         /* we get flags from a Cmp */
2861         flags = get_flags_node(sel, &cc);
2862
2863         new_node = new_bd_ia32_Jcc(dbgi, new_block, flags, cc);
2864         SET_IA32_ORIG_NODE(new_node, node);
2865
2866         return new_node;
2867 }
2868
2869 /**
2870  * Transform a be_Copy.
2871  */
2872 static ir_node *gen_be_Copy(ir_node *node)
2873 {
2874         ir_node *new_node = be_duplicate_node(node);
2875         ir_mode *mode     = get_irn_mode(new_node);
2876
2877         if (ia32_mode_needs_gp_reg(mode)) {
2878                 set_irn_mode(new_node, mode_Iu);
2879         }
2880
2881         return new_node;
2882 }
2883
2884 static ir_node *create_Fucom(ir_node *node)
2885 {
2886         dbg_info *dbgi      = get_irn_dbg_info(node);
2887         ir_node  *block     = get_nodes_block(node);
2888         ir_node  *new_block = be_transform_node(block);
2889         ir_node  *left      = get_Cmp_left(node);
2890         ir_node  *new_left  = be_transform_node(left);
2891         ir_node  *right     = get_Cmp_right(node);
2892         ir_node  *new_right;
2893         ir_node  *new_node;
2894
2895         if (ia32_cg_config.use_fucomi) {
2896                 new_right = be_transform_node(right);
2897                 new_node  = new_bd_ia32_vFucomi(dbgi, new_block, new_left,
2898                                                 new_right, 0);
2899                 set_ia32_commutative(new_node);
2900                 SET_IA32_ORIG_NODE(new_node, node);
2901         } else {
2902                 if (ia32_cg_config.use_ftst && is_Const_0(right)) {
2903                         new_node = new_bd_ia32_vFtstFnstsw(dbgi, new_block, new_left, 0);
2904                 } else {
2905                         new_right = be_transform_node(right);
2906                         new_node  = new_bd_ia32_vFucomFnstsw(dbgi, new_block, new_left, new_right, 0);
2907                 }
2908
2909                 set_ia32_commutative(new_node);
2910
2911                 SET_IA32_ORIG_NODE(new_node, node);
2912
2913                 new_node = new_bd_ia32_Sahf(dbgi, new_block, new_node);
2914                 SET_IA32_ORIG_NODE(new_node, node);
2915         }
2916
2917         return new_node;
2918 }
2919
2920 static ir_node *create_Ucomi(ir_node *node)
2921 {
2922         dbg_info *dbgi      = get_irn_dbg_info(node);
2923         ir_node  *src_block = get_nodes_block(node);
2924         ir_node  *new_block = be_transform_node(src_block);
2925         ir_node  *left      = get_Cmp_left(node);
2926         ir_node  *right     = get_Cmp_right(node);
2927         ir_node  *new_node;
2928         ia32_address_mode_t  am;
2929         ia32_address_t      *addr = &am.addr;
2930
2931         match_arguments(&am, src_block, left, right, NULL,
2932                         match_commutative | match_am);
2933
2934         new_node = new_bd_ia32_Ucomi(dbgi, new_block, addr->base, addr->index,
2935                                      addr->mem, am.new_op1, am.new_op2,
2936                                      am.ins_permuted);
2937         set_am_attributes(new_node, &am);
2938
2939         SET_IA32_ORIG_NODE(new_node, node);
2940
2941         new_node = fix_mem_proj(new_node, &am);
2942
2943         return new_node;
2944 }
2945
2946 /**
2947  * returns true if it is assured, that the upper bits of a node are "clean"
2948  * which means for a 16 or 8 bit value, that the upper bits in the register
2949  * are 0 for unsigned and a copy of the last significant bit for signed
2950  * numbers.
2951  */
2952 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
2953 {
2954         assert(ia32_mode_needs_gp_reg(mode));
2955         if (get_mode_size_bits(mode) >= 32)
2956                 return true;
2957
2958         if (is_Proj(transformed_node))
2959                 return upper_bits_clean(get_Proj_pred(transformed_node), mode);
2960
2961         switch (get_ia32_irn_opcode(transformed_node)) {
2962                 case iro_ia32_Conv_I2I:
2963                 case iro_ia32_Conv_I2I8Bit: {
2964                         ir_mode *smaller_mode = get_ia32_ls_mode(transformed_node);
2965                         if (mode_is_signed(smaller_mode) != mode_is_signed(mode))
2966                                 return false;
2967                         if (get_mode_size_bits(smaller_mode) > get_mode_size_bits(mode))
2968                                 return false;
2969
2970                         return true;
2971                 }
2972
2973                 case iro_ia32_Shr:
2974                         if (mode_is_signed(mode)) {
2975                                 return false; /* TODO handle signed modes */
2976                         } else {
2977                                 ir_node *right = get_irn_n(transformed_node, n_ia32_Shr_count);
2978                                 if (is_ia32_Immediate(right) || is_ia32_Const(right)) {
2979                                         const ia32_immediate_attr_t *attr
2980                                                 = get_ia32_immediate_attr_const(right);
2981                                         if (attr->symconst == 0 &&
2982                                                         (unsigned)attr->offset >= 32 - get_mode_size_bits(mode)) {
2983                                                 return true;
2984                                         }
2985                                 }
2986                                 return upper_bits_clean(get_irn_n(transformed_node, n_ia32_Shr_val), mode);
2987                         }
2988
2989                 case iro_ia32_Sar:
2990                         /* TODO too conservative if shift amount is constant */
2991                         return upper_bits_clean(get_irn_n(transformed_node, n_ia32_Sar_val), mode);
2992
2993                 case iro_ia32_And:
2994                         if (!mode_is_signed(mode)) {
2995                                 return
2996                                         upper_bits_clean(get_irn_n(transformed_node, n_ia32_And_right), mode) ||
2997                                         upper_bits_clean(get_irn_n(transformed_node, n_ia32_And_left),  mode);
2998                         }
2999                         /* TODO if one is known to be zero extended, then || is sufficient */
3000                         /* FALLTHROUGH */
3001                 case iro_ia32_Or:
3002                 case iro_ia32_Xor:
3003                         return
3004                                 upper_bits_clean(get_irn_n(transformed_node, n_ia32_binary_right), mode) &&
3005                                 upper_bits_clean(get_irn_n(transformed_node, n_ia32_binary_left),  mode);
3006
3007                 case iro_ia32_Const:
3008                 case iro_ia32_Immediate: {
3009                         const ia32_immediate_attr_t *attr =
3010                                 get_ia32_immediate_attr_const(transformed_node);
3011                         if (mode_is_signed(mode)) {
3012                                 long shifted = attr->offset >> (get_mode_size_bits(mode) - 1);
3013                                 return shifted == 0 || shifted == -1;
3014                         } else {
3015                                 unsigned long shifted = (unsigned long)attr->offset;
3016                                 shifted >>= get_mode_size_bits(mode)-1;
3017                                 shifted >>= 1;
3018                                 return shifted == 0;
3019                         }
3020                 }
3021
3022                 default:
3023                         return false;
3024         }
3025 }
3026
3027 /**
3028  * Generate code for a Cmp.
3029  */
3030 static ir_node *gen_Cmp(ir_node *node)
3031 {
3032         dbg_info *dbgi      = get_irn_dbg_info(node);
3033         ir_node  *block     = get_nodes_block(node);
3034         ir_node  *new_block = be_transform_node(block);
3035         ir_node  *left      = get_Cmp_left(node);
3036         ir_node  *right     = get_Cmp_right(node);
3037         ir_mode  *cmp_mode  = get_irn_mode(left);
3038         ir_node  *new_node;
3039         ia32_address_mode_t  am;
3040         ia32_address_t      *addr = &am.addr;
3041
3042         if (mode_is_float(cmp_mode)) {
3043                 if (ia32_cg_config.use_sse2) {
3044                         return create_Ucomi(node);
3045                 } else {
3046                         return create_Fucom(node);
3047                 }
3048         }
3049
3050         assert(ia32_mode_needs_gp_reg(cmp_mode));
3051
3052         /* Prefer the Test instruction, when encountering (x & y) ==/!= 0 */
3053         if (is_Const_0(right)          &&
3054             is_And(left)               &&
3055             get_irn_n_edges(left) == 1) {
3056                 /* Test(and_left, and_right) */
3057                 ir_node *and_left  = get_And_left(left);
3058                 ir_node *and_right = get_And_right(left);
3059
3060                 /* matze: code here used mode instead of cmd_mode, I think it is always
3061                  * the same as cmp_mode, but I leave this here to see if this is really
3062                  * true...
3063                  */
3064                 assert(get_irn_mode(and_left) == cmp_mode);
3065
3066                 match_arguments(&am, block, and_left, and_right, NULL,
3067                                                                                 match_commutative |
3068                                                                                 match_am | match_8bit_am | match_16bit_am |
3069                                                                                 match_am_and_immediates | match_immediate);
3070
3071                 /* use 32bit compare mode if possible since the opcode is smaller */
3072                 if (upper_bits_clean(am.new_op1, cmp_mode) &&
3073                     upper_bits_clean(am.new_op2, cmp_mode)) {
3074                         cmp_mode = mode_is_signed(cmp_mode) ? mode_Is : mode_Iu;
3075                 }
3076
3077                 if (get_mode_size_bits(cmp_mode) == 8) {
3078                         new_node = new_bd_ia32_Test8Bit(dbgi, new_block, addr->base,
3079                                         addr->index, addr->mem, am.new_op1, am.new_op2, am.ins_permuted);
3080                 } else {
3081                         new_node = new_bd_ia32_Test(dbgi, new_block, addr->base, addr->index,
3082                                         addr->mem, am.new_op1, am.new_op2, am.ins_permuted);
3083                 }
3084         } else {
3085                 /* Cmp(left, right) */
3086                 match_arguments(&am, block, left, right, NULL,
3087                                 match_commutative | match_am | match_8bit_am |
3088                                 match_16bit_am | match_am_and_immediates |
3089                                 match_immediate);
3090                 /* use 32bit compare mode if possible since the opcode is smaller */
3091                 if (upper_bits_clean(am.new_op1, cmp_mode) &&
3092                     upper_bits_clean(am.new_op2, cmp_mode)) {
3093                         cmp_mode = mode_is_signed(cmp_mode) ? mode_Is : mode_Iu;
3094                 }
3095
3096                 if (get_mode_size_bits(cmp_mode) == 8) {
3097                         new_node = new_bd_ia32_Cmp8Bit(dbgi, new_block, addr->base,
3098                                                        addr->index, addr->mem, am.new_op1,
3099                                                        am.new_op2, am.ins_permuted);
3100                 } else {
3101                         new_node = new_bd_ia32_Cmp(dbgi, new_block, addr->base, addr->index,
3102                                         addr->mem, am.new_op1, am.new_op2, am.ins_permuted);
3103                 }
3104         }
3105         set_am_attributes(new_node, &am);
3106         set_ia32_ls_mode(new_node, cmp_mode);
3107
3108         SET_IA32_ORIG_NODE(new_node, node);
3109
3110         new_node = fix_mem_proj(new_node, &am);
3111
3112         return new_node;
3113 }
3114
3115 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
3116                             ia32_condition_code_t cc)
3117 {
3118         dbg_info            *dbgi          = get_irn_dbg_info(node);
3119         ir_node             *block         = get_nodes_block(node);
3120         ir_node             *new_block     = be_transform_node(block);
3121         ir_node             *val_true      = get_Mux_true(node);
3122         ir_node             *val_false     = get_Mux_false(node);
3123         ir_node             *new_node;
3124         ia32_address_mode_t  am;
3125         ia32_address_t      *addr;
3126
3127         assert(ia32_cg_config.use_cmov);
3128         assert(ia32_mode_needs_gp_reg(get_irn_mode(val_true)));
3129
3130         addr = &am.addr;
3131
3132         match_arguments(&am, block, val_false, val_true, flags,
3133                         match_commutative | match_am | match_16bit_am | match_mode_neutral);
3134
3135         if (am.ins_permuted)
3136                 cc = ia32_negate_condition_code(cc);
3137
3138         new_node = new_bd_ia32_CMovcc(dbgi, new_block, addr->base, addr->index,
3139                                       addr->mem, am.new_op1, am.new_op2, new_flags,
3140                                       cc);
3141         set_am_attributes(new_node, &am);
3142
3143         SET_IA32_ORIG_NODE(new_node, node);
3144
3145         new_node = fix_mem_proj(new_node, &am);
3146
3147         return new_node;
3148 }
3149
3150 /**
3151  * Creates a ia32 Setcc instruction.
3152  */
3153 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
3154                                  ir_node *flags, ia32_condition_code_t cc,
3155                                  ir_node *orig_node)
3156 {
3157         ir_mode *mode  = get_irn_mode(orig_node);
3158         ir_node *new_node;
3159
3160         new_node = new_bd_ia32_Setcc(dbgi, new_block, flags, cc);
3161         SET_IA32_ORIG_NODE(new_node, orig_node);
3162
3163         /* we might need to conv the result up */
3164         if (get_mode_size_bits(mode) > 8) {
3165                 new_node = new_bd_ia32_Conv_I2I8Bit(dbgi, new_block, noreg_GP, noreg_GP,
3166                                                     nomem, new_node, mode_Bu);
3167                 SET_IA32_ORIG_NODE(new_node, orig_node);
3168         }
3169
3170         return new_node;
3171 }
3172
3173 /**
3174  * Create instruction for an unsigned Difference or Zero.
3175  */
3176 static ir_node *create_doz(ir_node *psi, ir_node *a, ir_node *b)
3177 {
3178         ir_mode *mode  = get_irn_mode(psi);
3179         ir_node *new_node;
3180         ir_node *sub;
3181         ir_node *sbb;
3182         ir_node *notn;
3183         ir_node *eflags;
3184         ir_node *block;
3185
3186         dbg_info *dbgi;
3187
3188         new_node = gen_binop(psi, a, b, new_bd_ia32_Sub,
3189                 match_mode_neutral | match_am | match_immediate | match_two_users);
3190
3191         block = get_nodes_block(new_node);
3192
3193         if (is_Proj(new_node)) {
3194                 sub = get_Proj_pred(new_node);
3195         } else {
3196                 sub = new_node;
3197                 set_irn_mode(sub, mode_T);
3198                 new_node = new_rd_Proj(NULL, sub, mode, pn_ia32_res);
3199         }
3200         assert(is_ia32_Sub(sub));
3201         eflags = new_rd_Proj(NULL, sub, mode_Iu, pn_ia32_Sub_flags);
3202
3203         dbgi = get_irn_dbg_info(psi);
3204         sbb  = new_bd_ia32_Sbb0(dbgi, block, eflags);
3205         notn = new_bd_ia32_Not(dbgi, block, sbb);
3206
3207         new_node = new_bd_ia32_And(dbgi, block, noreg_GP, noreg_GP, nomem, new_node, notn);
3208         set_ia32_commutative(new_node);
3209         return new_node;
3210 }
3211
3212 /**
3213  * Create an const array of two float consts.
3214  *
3215  * @param c0        the first constant
3216  * @param c1        the second constant
3217  * @param new_mode  IN/OUT for the mode of the constants, if NULL
3218  *                  smallest possible mode will be used
3219  */
3220 static ir_entity *ia32_create_const_array(ir_node *c0, ir_node *c1, ir_mode **new_mode)
3221 {
3222         ir_entity        *ent;
3223         ir_mode          *mode = *new_mode;
3224         ir_type          *tp;
3225         ir_initializer_t *initializer;
3226         ir_tarval        *tv0 = get_Const_tarval(c0);
3227         ir_tarval        *tv1 = get_Const_tarval(c1);
3228
3229         if (mode == NULL) {
3230                 /* detect the best mode for the constants */
3231                 mode = get_tarval_mode(tv0);
3232
3233                 if (mode != mode_F) {
3234                         if (tarval_ieee754_can_conv_lossless(tv0, mode_F) &&
3235                             tarval_ieee754_can_conv_lossless(tv1, mode_F)) {
3236                                 mode = mode_F;
3237                                 tv0 = tarval_convert_to(tv0, mode);
3238                                 tv1 = tarval_convert_to(tv1, mode);
3239                         } else if (mode != mode_D) {
3240                                 if (tarval_ieee754_can_conv_lossless(tv0, mode_D) &&
3241                                     tarval_ieee754_can_conv_lossless(tv1, mode_D)) {
3242                                         mode = mode_D;
3243                                         tv0 = tarval_convert_to(tv0, mode);
3244                                         tv1 = tarval_convert_to(tv1, mode);
3245                                 }
3246                         }
3247                 }
3248
3249         }
3250
3251         tp = ia32_create_float_type(mode, 4);
3252         tp = ia32_create_float_array(tp);
3253
3254         ent = new_entity(get_glob_type(), id_unique("C%u"), tp);
3255
3256         set_entity_ld_ident(ent, get_entity_ident(ent));
3257         set_entity_visibility(ent, ir_visibility_private);
3258         add_entity_linkage(ent, IR_LINKAGE_CONSTANT);
3259
3260         initializer = create_initializer_compound(2);
3261
3262         set_initializer_compound_value(initializer, 0, create_initializer_tarval(tv0));
3263         set_initializer_compound_value(initializer, 1, create_initializer_tarval(tv1));
3264
3265         set_entity_initializer(ent, initializer);
3266
3267         *new_mode = mode;
3268         return ent;
3269 }
3270
3271 /**
3272  * Possible transformations for creating a Setcc.
3273  */
3274 enum setcc_transform_insn {
3275         SETCC_TR_ADD,
3276         SETCC_TR_ADDxx,
3277         SETCC_TR_LEA,
3278         SETCC_TR_LEAxx,
3279         SETCC_TR_SHL,
3280         SETCC_TR_NEG,
3281         SETCC_TR_NOT,
3282         SETCC_TR_AND,
3283         SETCC_TR_SET,
3284         SETCC_TR_SBB,
3285 };
3286
3287 typedef struct setcc_transform {
3288         unsigned              num_steps;
3289         ia32_condition_code_t cc;
3290         struct {
3291                 enum setcc_transform_insn  transform;
3292                 long val;
3293                 int  scale;
3294         } steps[4];
3295 } setcc_transform_t;
3296
3297 /**
3298  * Setcc can only handle 0 and 1 result.
3299  * Find a transformation that creates 0 and 1 from
3300  * tv_t and tv_f.
3301  */
3302 static void find_const_transform(ia32_condition_code_t cc,
3303                                  ir_tarval *t, ir_tarval *f,
3304                                  setcc_transform_t *res)
3305 {
3306         unsigned step = 0;
3307
3308         res->num_steps = 0;
3309
3310         if (tarval_is_null(t)) {
3311                 ir_tarval *tmp = t;
3312                 t = f;
3313                 f = tmp;
3314                 cc = ia32_negate_condition_code(cc);
3315         } else if (tarval_cmp(t, f) == ir_relation_less) {
3316                 // now, t is the bigger one
3317                 ir_tarval *tmp = t;
3318                 t = f;
3319                 f = tmp;
3320                 cc = ia32_negate_condition_code(cc);
3321         }
3322         res->cc = cc;
3323
3324         if (! tarval_is_null(f)) {
3325                 ir_tarval *t_sub = tarval_sub(t, f, NULL);
3326
3327                 t = t_sub;
3328                 res->steps[step].transform = SETCC_TR_ADD;
3329
3330                 if (t == tarval_bad)
3331                         panic("constant subtract failed");
3332                 if (! tarval_is_long(f))
3333                         panic("tarval is not long");
3334
3335                 res->steps[step].val = get_tarval_long(f);
3336                 ++step;
3337                 f = tarval_sub(f, f, NULL);
3338                 assert(tarval_is_null(f));
3339         }
3340
3341         if (tarval_is_one(t)) {
3342                 res->steps[step].transform = SETCC_TR_SET;
3343                 res->num_steps = ++step;
3344                 return;
3345         }
3346
3347         if (tarval_is_minus_one(t)) {
3348                 res->steps[step].transform = SETCC_TR_NEG;
3349                 ++step;
3350                 res->steps[step].transform = SETCC_TR_SET;
3351                 res->num_steps = ++step;
3352                 return;
3353         }
3354         if (tarval_is_long(t)) {
3355                 long v = get_tarval_long(t);
3356
3357                 res->steps[step].val = 0;
3358                 switch (v) {
3359                 case 9:
3360                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3361                                 --step;
3362                         res->steps[step].transform = SETCC_TR_LEAxx;
3363                         res->steps[step].scale     = 3; /* (a << 3) + a */
3364                         break;
3365                 case 8:
3366                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3367                                 --step;
3368                         res->steps[step].transform = res->steps[step].val == 0 ? SETCC_TR_SHL : SETCC_TR_LEA;
3369                         res->steps[step].scale     = 3; /* (a << 3) */
3370                         break;
3371                 case 5:
3372                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3373                                 --step;
3374                         res->steps[step].transform = SETCC_TR_LEAxx;
3375                         res->steps[step].scale     = 2; /* (a << 2) + a */
3376                         break;
3377                 case 4:
3378                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3379                                 --step;
3380                         res->steps[step].transform = res->steps[step].val == 0 ? SETCC_TR_SHL : SETCC_TR_LEA;
3381                         res->steps[step].scale     = 2; /* (a << 2) */
3382                         break;
3383                 case 3:
3384                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3385                                 --step;
3386                         res->steps[step].transform = SETCC_TR_LEAxx;
3387                         res->steps[step].scale     = 1; /* (a << 1) + a */
3388                         break;
3389                 case 2:
3390                         if (step > 0 && res->steps[step - 1].transform == SETCC_TR_ADD)
3391                                 --step;
3392                         res->steps[step].transform = res->steps[step].val == 0 ? SETCC_TR_SHL : SETCC_TR_LEA;
3393                         res->steps[step].scale     = 1; /* (a << 1) */
3394                         break;
3395                 case 1:
3396                         res->num_steps = step;
3397                         return;
3398                 default:
3399                         if (! tarval_is_single_bit(t)) {
3400                                 res->steps[step].transform = SETCC_TR_AND;
3401                                 res->steps[step].val       = v;
3402                                 ++step;
3403                                 res->steps[step].transform = SETCC_TR_NEG;
3404                         } else {
3405                                 int val = get_tarval_lowest_bit(t);
3406                                 assert(val >= 0);
3407
3408                                 res->steps[step].transform = SETCC_TR_SHL;
3409                                 res->steps[step].scale     = val;
3410                         }
3411                 }
3412                 ++step;
3413                 res->steps[step].transform = SETCC_TR_SET;
3414                 res->num_steps = ++step;
3415                 return;
3416         }
3417         panic("tarval is not long");
3418 }
3419
3420 /**
3421  * Transforms a Mux node into some code sequence.
3422  *
3423  * @return The transformed node.
3424  */
3425 static ir_node *gen_Mux(ir_node *node)
3426 {
3427         dbg_info             *dbgi      = get_irn_dbg_info(node);
3428         ir_node              *block     = get_nodes_block(node);
3429         ir_node              *new_block = be_transform_node(block);
3430         ir_node              *mux_true  = get_Mux_true(node);
3431         ir_node              *mux_false = get_Mux_false(node);
3432         ir_node              *sel       = get_Mux_sel(node);
3433         ir_mode              *mode      = get_irn_mode(node);
3434         ir_node              *flags;
3435         ir_node              *new_node;
3436         int                   is_abs;
3437         ia32_condition_code_t cc;
3438
3439         assert(get_irn_mode(sel) == mode_b);
3440
3441         is_abs = ir_mux_is_abs(sel, mux_false, mux_true);
3442         if (is_abs != 0) {
3443                 if (ia32_mode_needs_gp_reg(mode)) {
3444                         ir_fprintf(stderr, "Optimisation warning: Integer abs %+F not transformed\n",
3445                                    node);
3446                 } else {
3447                         ir_node *op = ir_get_abs_op(sel, mux_false, mux_true);
3448                         return create_float_abs(dbgi, block, op, is_abs < 0, node);
3449                 }
3450         }
3451
3452         /* Note: a Mux node uses a Load two times IFF it's used in the compare AND in the result */
3453         if (mode_is_float(mode)) {
3454                 ir_node    *cmp_left  = get_Cmp_left(sel);
3455                 ir_node    *cmp_right = get_Cmp_right(sel);
3456                 ir_relation relation  = get_Cmp_relation(sel);
3457
3458                 if (ia32_cg_config.use_sse2) {
3459                         if (relation == ir_relation_less || relation == ir_relation_less_equal) {
3460                                 if (cmp_left == mux_true && cmp_right == mux_false) {
3461                                         /* Mux(a <= b, a, b) => MIN */
3462                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMin,
3463                                          match_commutative | match_am | match_two_users);
3464                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
3465                                         /* Mux(a <= b, b, a) => MAX */
3466                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMax,
3467                                          match_commutative | match_am | match_two_users);
3468                                 }
3469                         } else if (relation == ir_relation_greater || relation == ir_relation_greater_equal) {
3470                                 if (cmp_left == mux_true && cmp_right == mux_false) {
3471                                         /* Mux(a >= b, a, b) => MAX */
3472                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMax,
3473                                          match_commutative | match_am | match_two_users);
3474                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
3475                                         /* Mux(a >= b, b, a) => MIN */
3476                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMin,
3477                                          match_commutative | match_am | match_two_users);
3478                                 }
3479                         }
3480                 }
3481
3482                 if (is_Const(mux_true) && is_Const(mux_false)) {
3483                         ia32_address_mode_t am;
3484                         ir_node             *load;
3485                         ir_mode             *new_mode;
3486                         unsigned            scale;
3487
3488                         flags    = get_flags_node(sel, &cc);
3489                         new_node = create_set_32bit(dbgi, new_block, flags, cc, node);
3490
3491                         if (ia32_cg_config.use_sse2) {
3492                                 /* cannot load from different mode on SSE */
3493                                 new_mode = mode;
3494                         } else {
3495                                 /* x87 can load any mode */
3496                                 new_mode = NULL;
3497                         }
3498
3499                         am.addr.symconst_ent = ia32_create_const_array(mux_false, mux_true, &new_mode);
3500
3501                         switch (get_mode_size_bytes(new_mode)) {
3502                         case 4:
3503                                 scale = 2;
3504                                 break;
3505                         case 8:
3506                                 scale = 3;
3507                                 break;
3508                         case 10:
3509                                 /* use 2 * 5 */
3510                                 scale = 1;
3511                                 new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3512                                 set_ia32_am_scale(new_node, 2);
3513                                 break;
3514                         case 12:
3515                                 /* use 4 * 3 */
3516                                 scale = 2;
3517                                 new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3518                                 set_ia32_am_scale(new_node, 1);
3519                                 break;
3520                         case 16:
3521                                 /* arg, shift 16 NOT supported */
3522                                 scale = 3;
3523                                 new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3524                                 break;
3525                         default:
3526                                 panic("Unsupported constant size");
3527                         }
3528
3529                         am.ls_mode            = new_mode;
3530                         am.addr.base          = get_symconst_base();
3531                         am.addr.index         = new_node;
3532                         am.addr.mem           = nomem;
3533                         am.addr.offset        = 0;
3534                         am.addr.scale         = scale;
3535                         am.addr.use_frame     = 0;
3536                         am.addr.tls_segment   = false;
3537                         am.addr.frame_entity  = NULL;
3538                         am.addr.symconst_sign = 0;
3539                         am.mem_proj           = am.addr.mem;
3540                         am.op_type            = ia32_AddrModeS;
3541                         am.new_op1            = NULL;
3542                         am.new_op2            = NULL;
3543                         am.pinned             = op_pin_state_floats;
3544                         am.commutative        = 1;
3545                         am.ins_permuted       = false;
3546
3547                         if (ia32_cg_config.use_sse2)
3548                                 load = new_bd_ia32_xLoad(dbgi, block, am.addr.base, am.addr.index, am.addr.mem, new_mode);
3549                         else
3550                                 load = new_bd_ia32_vfld(dbgi, block, am.addr.base, am.addr.index, am.addr.mem, new_mode);
3551                         set_am_attributes(load, &am);
3552
3553                         return new_rd_Proj(NULL, load, mode_vfp, pn_ia32_res);
3554                 }
3555                 panic("cannot transform floating point Mux");
3556
3557         } else {
3558                 assert(ia32_mode_needs_gp_reg(mode));
3559
3560                 if (is_Cmp(sel)) {
3561                         ir_node    *cmp_left  = get_Cmp_left(sel);
3562                         ir_node    *cmp_right = get_Cmp_right(sel);
3563                         ir_relation relation  = get_Cmp_relation(sel);
3564                         ir_node    *val_true  = mux_true;
3565                         ir_node    *val_false = mux_false;
3566
3567                         if (is_Const(val_true) && is_Const_null(val_true)) {
3568                                 ir_node *tmp = val_false;
3569                                 val_false = val_true;
3570                                 val_true  = tmp;
3571                                 relation  = get_negated_relation(relation);
3572                         }
3573                         if (is_Const_0(val_false) && is_Sub(val_true)) {
3574                                 if ((relation & ir_relation_greater)
3575                                         && get_Sub_left(val_true) == cmp_left
3576                                         && get_Sub_right(val_true) == cmp_right) {
3577                                         return create_doz(node, cmp_left, cmp_right);
3578                                 }
3579                                 if ((relation & ir_relation_less)
3580                                         && get_Sub_left(val_true) == cmp_right
3581                                         && get_Sub_right(val_true) == cmp_left) {
3582                                         return create_doz(node, cmp_right, cmp_left);
3583                                 }
3584                         }
3585                 }
3586
3587                 flags = get_flags_node(sel, &cc);
3588
3589                 if (is_Const(mux_true) && is_Const(mux_false)) {
3590                         /* both are const, good */
3591                         ir_tarval *tv_true  = get_Const_tarval(mux_true);
3592                         ir_tarval *tv_false = get_Const_tarval(mux_false);
3593                         setcc_transform_t res;
3594                         int step;
3595
3596                         find_const_transform(cc, tv_true, tv_false, &res);
3597                         new_node = node;
3598                         for (step = (int)res.num_steps - 1; step >= 0; --step) {
3599                                 ir_node *imm;
3600
3601                                 switch (res.steps[step].transform) {
3602                                 case SETCC_TR_ADD:
3603                                         new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, noreg_GP);
3604                                         add_ia32_am_offs_int(new_node, res.steps[step].val);
3605                                         break;
3606                                 case SETCC_TR_ADDxx:
3607                                         new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3608                                         break;
3609                                 case SETCC_TR_LEA:
3610                                         new_node = new_bd_ia32_Lea(dbgi, new_block, noreg_GP, new_node);
3611                                         set_ia32_am_scale(new_node, res.steps[step].scale);
3612                                         set_ia32_am_offs_int(new_node, res.steps[step].val);
3613                                         break;
3614                                 case SETCC_TR_LEAxx:
3615                                         new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3616                                         set_ia32_am_scale(new_node, res.steps[step].scale);
3617                                         set_ia32_am_offs_int(new_node, res.steps[step].val);
3618                                         break;
3619                                 case SETCC_TR_SHL:
3620                                         imm = ia32_immediate_from_long(res.steps[step].scale);
3621                                         new_node = new_bd_ia32_Shl(dbgi, new_block, new_node, imm);
3622                                         break;
3623                                 case SETCC_TR_NEG:
3624                                         new_node = new_bd_ia32_Neg(dbgi, new_block, new_node);
3625                                         break;
3626                                 case SETCC_TR_NOT:
3627                                         new_node = new_bd_ia32_Not(dbgi, new_block, new_node);
3628                                         break;
3629                                 case SETCC_TR_AND:
3630                                         imm = ia32_immediate_from_long(res.steps[step].val);
3631                                         new_node = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, new_node, imm);
3632                                         break;
3633                                 case SETCC_TR_SET:
3634                                         new_node = create_set_32bit(dbgi, new_block, flags, res.cc, node);
3635                                         break;
3636                                 case SETCC_TR_SBB:
3637                                         new_node = new_bd_ia32_Sbb0(dbgi, new_block, flags);
3638                                         break;
3639                                 default:
3640                                         panic("unknown setcc transform");
3641                                 }
3642                         }
3643                 } else {
3644                         new_node = create_CMov(node, sel, flags, cc);
3645                 }
3646                 return new_node;
3647         }
3648 }
3649
3650 /**
3651  * Create a conversion from x87 state register to general purpose.
3652  */
3653 static ir_node *gen_x87_fp_to_gp(ir_node *node)
3654 {
3655         ir_node         *block      = be_transform_node(get_nodes_block(node));
3656         ir_node         *op         = get_Conv_op(node);
3657         ir_node         *new_op     = be_transform_node(op);
3658         ir_graph        *irg        = current_ir_graph;
3659         dbg_info        *dbgi       = get_irn_dbg_info(node);
3660         ir_mode         *mode       = get_irn_mode(node);
3661         ir_node         *frame      = get_irg_frame(irg);
3662         ir_node         *fist, *load, *mem;
3663
3664         fist = gen_vfist(dbgi, block, frame, noreg_GP, nomem, new_op);
3665         set_irn_pinned(fist, op_pin_state_floats);
3666         set_ia32_use_frame(fist);
3667         set_ia32_op_type(fist, ia32_AddrModeD);
3668
3669         assert((long)pn_ia32_vfist_M == (long) pn_ia32_vfisttp_M);
3670         mem = new_r_Proj(fist, mode_M, pn_ia32_vfist_M);
3671
3672         assert(get_mode_size_bits(mode) <= 32);
3673         /* exception we can only store signed 32 bit integers, so for unsigned
3674            we store a 64bit (signed) integer and load the lower bits */
3675         if (get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
3676                 set_ia32_ls_mode(fist, mode_Ls);
3677         } else {
3678                 set_ia32_ls_mode(fist, mode_Is);
3679         }
3680         SET_IA32_ORIG_NODE(fist, node);
3681
3682         /* do a Load */
3683         load = new_bd_ia32_Load(dbgi, block, get_irg_frame(irg), noreg_GP, mem);
3684
3685         set_irn_pinned(load, op_pin_state_floats);
3686         set_ia32_use_frame(load);
3687         set_ia32_op_type(load, ia32_AddrModeS);
3688         set_ia32_ls_mode(load, mode_Is);
3689         if (get_ia32_ls_mode(fist) == mode_Ls) {
3690                 ia32_attr_t *attr = get_ia32_attr(load);
3691                 attr->data.need_64bit_stackent = 1;
3692         } else {
3693                 ia32_attr_t *attr = get_ia32_attr(load);
3694                 attr->data.need_32bit_stackent = 1;
3695         }
3696         SET_IA32_ORIG_NODE(load, node);
3697
3698         return new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
3699 }
3700
3701 /**
3702  * Creates a x87 strict Conv by placing a Store and a Load
3703  */
3704 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
3705 {
3706         ir_node  *block    = get_nodes_block(node);
3707         ir_graph *irg      = get_Block_irg(block);
3708         dbg_info *dbgi     = get_irn_dbg_info(node);
3709         ir_node  *frame    = get_irg_frame(irg);
3710         ir_node  *store_mem;
3711         ir_node  *store, *load;
3712         ir_node  *new_node;
3713
3714         store = new_bd_ia32_vfst(dbgi, block, frame, noreg_GP, nomem, node, tgt_mode);
3715         set_ia32_use_frame(store);
3716         set_ia32_op_type(store, ia32_AddrModeD);
3717         SET_IA32_ORIG_NODE(store, node);
3718
3719         store_mem = new_r_Proj(store, mode_M, pn_ia32_vfst_M);
3720
3721         load = new_bd_ia32_vfld(dbgi, block, frame, noreg_GP, store_mem, tgt_mode);
3722         set_ia32_use_frame(load);
3723         set_ia32_op_type(load, ia32_AddrModeS);
3724         SET_IA32_ORIG_NODE(load, node);
3725
3726         new_node = new_r_Proj(load, mode_E, pn_ia32_vfld_res);
3727         return new_node;
3728 }
3729
3730 static ir_node *create_Conv_I2I(dbg_info *dbgi, ir_node *block, ir_node *base,
3731                 ir_node *index, ir_node *mem, ir_node *val, ir_mode *mode)
3732 {
3733         ir_node *(*func)(dbg_info*, ir_node*, ir_node*, ir_node*, ir_node*, ir_node*, ir_mode*);
3734
3735         func = get_mode_size_bits(mode) == 8 ?
3736                 new_bd_ia32_Conv_I2I8Bit : new_bd_ia32_Conv_I2I;
3737         return func(dbgi, block, base, index, mem, val, mode);
3738 }
3739
3740 /**
3741  * Create a conversion from general purpose to x87 register
3742  */
3743 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode)
3744 {
3745         ir_node  *src_block = get_nodes_block(node);
3746         ir_node  *block     = be_transform_node(src_block);
3747         ir_graph *irg       = get_Block_irg(block);
3748         dbg_info *dbgi      = get_irn_dbg_info(node);
3749         ir_node  *op        = get_Conv_op(node);
3750         ir_node  *new_op    = NULL;
3751         ir_mode  *mode;
3752         ir_mode  *store_mode;
3753         ir_node  *fild;
3754         ir_node  *store;
3755         ir_node  *store_mem;
3756         ir_node  *new_node;
3757
3758         /* fild can use source AM if the operand is a signed 16bit or 32bit integer */
3759         if (possible_int_mode_for_fp(src_mode)) {
3760                 ia32_address_mode_t am;
3761
3762                 match_arguments(&am, src_block, NULL, op, NULL, match_am | match_try_am | match_16bit_am);
3763                 if (am.op_type == ia32_AddrModeS) {
3764                         ia32_address_t *addr = &am.addr;
3765
3766                         fild     = new_bd_ia32_vfild(dbgi, block, addr->base, addr->index, addr->mem);
3767                         new_node = new_r_Proj(fild, mode_vfp, pn_ia32_vfild_res);
3768
3769                         set_am_attributes(fild, &am);
3770                         SET_IA32_ORIG_NODE(fild, node);
3771
3772                         fix_mem_proj(fild, &am);
3773
3774                         return new_node;
3775                 }
3776         }
3777         if (new_op == NULL) {
3778                 new_op = be_transform_node(op);
3779         }
3780
3781         mode = get_irn_mode(op);
3782
3783         /* first convert to 32 bit signed if necessary */
3784         if (get_mode_size_bits(src_mode) < 32) {
3785                 if (!upper_bits_clean(new_op, src_mode)) {
3786                         new_op = create_Conv_I2I(dbgi, block, noreg_GP, noreg_GP, nomem, new_op, src_mode);
3787                         SET_IA32_ORIG_NODE(new_op, node);
3788                 }
3789                 mode = mode_Is;
3790         }
3791
3792         assert(get_mode_size_bits(mode) == 32);
3793
3794         /* do a store */
3795         store = new_bd_ia32_Store(dbgi, block, get_irg_frame(irg), noreg_GP, nomem, new_op);
3796
3797         set_ia32_use_frame(store);
3798         set_ia32_op_type(store, ia32_AddrModeD);
3799         set_ia32_ls_mode(store, mode_Iu);
3800
3801         store_mem = new_r_Proj(store, mode_M, pn_ia32_Store_M);
3802
3803         /* exception for 32bit unsigned, do a 64bit spill+load */
3804         if (!mode_is_signed(mode)) {
3805                 ir_node *in[2];
3806                 /* store a zero */
3807                 ir_node *zero_const = ia32_create_Immediate(NULL, 0, 0);
3808
3809                 ir_node *zero_store = new_bd_ia32_Store(dbgi, block, get_irg_frame(irg),
3810                                                         noreg_GP, nomem, zero_const);
3811                 ir_node *zero_store_mem = new_r_Proj(zero_store, mode_M, pn_ia32_Store_M);
3812
3813                 set_ia32_use_frame(zero_store);
3814                 set_ia32_op_type(zero_store, ia32_AddrModeD);
3815                 add_ia32_am_offs_int(zero_store, 4);
3816                 set_ia32_ls_mode(zero_store, mode_Iu);
3817
3818                 in[0] = zero_store_mem;
3819                 in[1] = store_mem;
3820
3821                 store_mem  = new_rd_Sync(dbgi, block, 2, in);
3822                 store_mode = mode_Ls;
3823         } else {
3824                 store_mode = mode_Is;
3825         }
3826
3827         /* do a fild */
3828         fild = new_bd_ia32_vfild(dbgi, block, get_irg_frame(irg), noreg_GP, store_mem);
3829
3830         set_ia32_use_frame(fild);
3831         set_ia32_op_type(fild, ia32_AddrModeS);
3832         set_ia32_ls_mode(fild, store_mode);
3833
3834         new_node = new_r_Proj(fild, mode_vfp, pn_ia32_vfild_res);
3835
3836         return new_node;
3837 }
3838
3839 /**
3840  * Create a conversion from one integer mode into another one
3841  */
3842 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
3843                                 dbg_info *dbgi, ir_node *block, ir_node *op,
3844                                 ir_node *node)
3845 {
3846         ir_node             *new_block = be_transform_node(block);
3847         ir_node             *new_node;
3848         ir_mode             *smaller_mode;
3849         ia32_address_mode_t  am;
3850         ia32_address_t      *addr = &am.addr;
3851
3852         (void) node;
3853         if (get_mode_size_bits(src_mode) < get_mode_size_bits(tgt_mode)) {
3854                 smaller_mode = src_mode;
3855         } else {
3856                 smaller_mode = tgt_mode;
3857         }
3858
3859 #ifdef DEBUG_libfirm
3860         if (is_Const(op)) {
3861                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
3862                            op);
3863         }
3864 #endif
3865
3866         match_arguments(&am, block, NULL, op, NULL,
3867                         match_am | match_8bit_am | match_16bit_am);
3868
3869         if (upper_bits_clean(am.new_op2, smaller_mode)) {
3870                 /* unnecessary conv. in theory it shouldn't have been AM */
3871                 assert(is_ia32_NoReg_GP(addr->base));
3872                 assert(is_ia32_NoReg_GP(addr->index));
3873                 assert(is_NoMem(addr->mem));
3874                 assert(am.addr.offset == 0);
3875                 assert(am.addr.symconst_ent == NULL);
3876                 return am.new_op2;
3877         }
3878
3879         new_node = create_Conv_I2I(dbgi, new_block, addr->base, addr->index,
3880                         addr->mem, am.new_op2, smaller_mode);
3881         set_am_attributes(new_node, &am);
3882         /* match_arguments assume that out-mode = in-mode, this isn't true here
3883          * so fix it */
3884         set_ia32_ls_mode(new_node, smaller_mode);
3885         SET_IA32_ORIG_NODE(new_node, node);
3886         new_node = fix_mem_proj(new_node, &am);
3887         return new_node;
3888 }
3889
3890 /**
3891  * Transforms a Conv node.
3892  *
3893  * @return The created ia32 Conv node
3894  */
3895 static ir_node *gen_Conv(ir_node *node)
3896 {
3897         ir_node  *block     = get_nodes_block(node);
3898         ir_node  *new_block = be_transform_node(block);
3899         ir_node  *op        = get_Conv_op(node);
3900         ir_node  *new_op    = NULL;
3901         dbg_info *dbgi      = get_irn_dbg_info(node);
3902         ir_mode  *src_mode  = get_irn_mode(op);
3903         ir_mode  *tgt_mode  = get_irn_mode(node);
3904         int       src_bits  = get_mode_size_bits(src_mode);
3905         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3906         ir_node  *res       = NULL;
3907
3908         assert(!mode_is_int(src_mode) || src_bits <= 32);
3909         assert(!mode_is_int(tgt_mode) || tgt_bits <= 32);
3910
3911         /* modeB -> X should already be lowered by the lower_mode_b pass */
3912         if (src_mode == mode_b) {
3913                 panic("ConvB not lowered %+F", node);
3914         }
3915
3916         if (src_mode == tgt_mode) {
3917                 if (get_Conv_strict(node)) {
3918                         if (ia32_cg_config.use_sse2) {
3919                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
3920                                 return be_transform_node(op);
3921                         }
3922                 } else {
3923                         /* this should be optimized already, but who knows... */
3924                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node);)
3925                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3926                         return be_transform_node(op);
3927                 }
3928         }
3929
3930         if (mode_is_float(src_mode)) {
3931                 new_op = be_transform_node(op);
3932                 /* we convert from float ... */
3933                 if (mode_is_float(tgt_mode)) {
3934                         /* ... to float */
3935                         if (ia32_cg_config.use_sse2) {
3936                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3937                                 res = new_bd_ia32_Conv_FP2FP(dbgi, new_block, noreg_GP, noreg_GP,
3938                                                              nomem, new_op);
3939                                 set_ia32_ls_mode(res, tgt_mode);
3940                         } else {
3941                                 if (get_Conv_strict(node)) {
3942                                         /* if fp_no_float_fold is not set then we assume that we
3943                                          * don't have any float operations in a non
3944                                          * mode_float_arithmetic mode and can skip strict upconvs */
3945                                         if (src_bits < tgt_bits) {
3946                                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3947                                                 return new_op;
3948                                         } else {
3949                                                 res = gen_x87_strict_conv(tgt_mode, new_op);
3950                                                 SET_IA32_ORIG_NODE(get_Proj_pred(res), node);
3951                                                 return res;
3952                                         }
3953                                 }
3954                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3955                                 return new_op;
3956                         }
3957                 } else {
3958                         /* ... to int */
3959                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3960                         if (ia32_cg_config.use_sse2) {
3961                                 res = new_bd_ia32_Conv_FP2I(dbgi, new_block, noreg_GP, noreg_GP,
3962                                                             nomem, new_op);
3963                                 set_ia32_ls_mode(res, src_mode);
3964                         } else {
3965                                 return gen_x87_fp_to_gp(node);
3966                         }
3967                 }
3968         } else {
3969                 /* we convert from int ... */
3970                 if (mode_is_float(tgt_mode)) {
3971                         /* ... to float */
3972                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3973                         if (ia32_cg_config.use_sse2) {
3974                                 new_op = be_transform_node(op);
3975                                 res = new_bd_ia32_Conv_I2FP(dbgi, new_block, noreg_GP, noreg_GP,
3976                                                             nomem, new_op);
3977                                 set_ia32_ls_mode(res, tgt_mode);
3978                         } else {
3979                                 unsigned int_mantissa   = get_mode_size_bits(src_mode) - (mode_is_signed(src_mode) ? 1 : 0);
3980                                 unsigned float_mantissa = tarval_ieee754_get_mantissa_size(tgt_mode);
3981                                 res = gen_x87_gp_to_fp(node, src_mode);
3982
3983                                 /* we need a strict-Conv, if the int mode has more bits than the
3984                                  * float mantissa */
3985                                 if (float_mantissa < int_mantissa) {
3986                                         res = gen_x87_strict_conv(tgt_mode, res);
3987                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), node);
3988                                 }
3989                                 return res;
3990                         }
3991                 } else if (tgt_mode == mode_b) {
3992                         /* mode_b lowering already took care that we only have 0/1 values */
3993                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3994                             src_mode, tgt_mode));
3995                         return be_transform_node(op);
3996                 } else {
3997                         /* to int */
3998                         if (src_bits == tgt_bits) {
3999                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
4000                                     src_mode, tgt_mode));
4001                                 return be_transform_node(op);
4002                         }
4003
4004                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
4005                         return res;
4006                 }
4007         }
4008
4009         return res;
4010 }
4011
4012 static ir_node *create_immediate_or_transform(ir_node *node,
4013                                               char immediate_constraint_type)
4014 {
4015         ir_node *new_node = ia32_try_create_Immediate(node, immediate_constraint_type);
4016         if (new_node == NULL) {
4017                 new_node = be_transform_node(node);
4018         }
4019         return new_node;
4020 }
4021
4022 /**
4023  * Transforms a FrameAddr into an ia32 Add.
4024  */
4025 static ir_node *gen_be_FrameAddr(ir_node *node)
4026 {
4027         ir_node  *block  = be_transform_node(get_nodes_block(node));
4028         ir_node  *op     = be_get_FrameAddr_frame(node);
4029         ir_node  *new_op = be_transform_node(op);
4030         dbg_info *dbgi   = get_irn_dbg_info(node);
4031         ir_node  *new_node;
4032
4033         new_node = new_bd_ia32_Lea(dbgi, block, new_op, noreg_GP);
4034         set_ia32_frame_ent(new_node, arch_get_frame_entity(node));
4035         set_ia32_use_frame(new_node);
4036
4037         SET_IA32_ORIG_NODE(new_node, node);
4038
4039         return new_node;
4040 }
4041
4042 /**
4043  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
4044  */
4045 static ir_node *gen_be_Return(ir_node *node)
4046 {
4047         ir_graph  *irg         = current_ir_graph;
4048         ir_node   *ret_val     = get_irn_n(node, n_be_Return_val);
4049         ir_node   *ret_mem     = get_irn_n(node, n_be_Return_mem);
4050         ir_node   *new_ret_val = be_transform_node(ret_val);
4051         ir_node   *new_ret_mem = be_transform_node(ret_mem);
4052         ir_entity *ent         = get_irg_entity(irg);
4053         ir_type   *tp          = get_entity_type(ent);
4054         dbg_info  *dbgi        = get_irn_dbg_info(node);
4055         ir_node   *block       = be_transform_node(get_nodes_block(node));
4056         ir_type   *res_type;
4057         ir_mode   *mode;
4058         ir_node   *frame;
4059         ir_node   *sse_store;
4060         ir_node   *store_mem;
4061         ir_node   *fld;
4062         ir_node   *mproj;
4063         int        i;
4064         int        arity;
4065         unsigned   pop;
4066         ir_node  **in;
4067         ir_node   *new_node;
4068
4069         assert(ret_val != NULL);
4070         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
4071                 return be_duplicate_node(node);
4072         }
4073
4074         res_type = get_method_res_type(tp, 0);
4075
4076         if (! is_Primitive_type(res_type)) {
4077                 return be_duplicate_node(node);
4078         }
4079
4080         mode = get_type_mode(res_type);
4081         if (! mode_is_float(mode)) {
4082                 return be_duplicate_node(node);
4083         }
4084
4085         assert(get_method_n_ress(tp) == 1);
4086
4087         frame = get_irg_frame(irg);
4088
4089         /* store xmm0 onto stack */
4090         sse_store = new_bd_ia32_xStoreSimple(dbgi, block, frame, noreg_GP,
4091                                              new_ret_mem, new_ret_val);
4092         set_ia32_ls_mode(sse_store, mode);
4093         set_ia32_op_type(sse_store, ia32_AddrModeD);
4094         set_ia32_use_frame(sse_store);
4095         store_mem = new_r_Proj(sse_store, mode_M, pn_ia32_xStoreSimple_M);
4096
4097         /* load into x87 register */
4098         fld = new_bd_ia32_vfld(dbgi, block, frame, noreg_GP, store_mem, mode);
4099         set_ia32_op_type(fld, ia32_AddrModeS);
4100         set_ia32_use_frame(fld);
4101
4102         mproj = new_r_Proj(fld, mode_M, pn_ia32_vfld_M);
4103         fld   = new_r_Proj(fld, mode_vfp, pn_ia32_vfld_res);
4104
4105         /* create a new return */
4106         arity = get_irn_arity(node);
4107         in    = ALLOCAN(ir_node*, arity);
4108         pop   = be_Return_get_pop(node);
4109         for (i = 0; i < arity; ++i) {
4110                 ir_node *op = get_irn_n(node, i);
4111                 if (op == ret_val) {
4112                         in[i] = fld;
4113                 } else if (op == ret_mem) {
4114                         in[i] = mproj;
4115                 } else {
4116                         in[i] = be_transform_node(op);
4117                 }
4118         }
4119         new_node = be_new_Return(dbgi, irg, block, arity, pop, arity, in);
4120         copy_node_attr(irg, node, new_node);
4121
4122         return new_node;
4123 }
4124
4125 /**
4126  * Transform a be_AddSP into an ia32_SubSP.
4127  */
4128 static ir_node *gen_be_AddSP(ir_node *node)
4129 {
4130         ir_node *sz = get_irn_n(node, n_be_AddSP_size);
4131         ir_node *sp = get_irn_n(node, n_be_AddSP_old_sp);
4132
4133         ir_node *new_node = gen_binop(node, sp, sz, new_bd_ia32_SubSP,
4134                                       match_am | match_immediate);
4135         assert(is_ia32_SubSP(new_node));
4136         arch_set_irn_register_out(new_node, pn_ia32_SubSP_stack,
4137                                   &ia32_registers[REG_ESP]);
4138         return new_node;
4139 }
4140
4141 /**
4142  * Transform a be_SubSP into an ia32_AddSP
4143  */
4144 static ir_node *gen_be_SubSP(ir_node *node)
4145 {
4146         ir_node *sz = get_irn_n(node, n_be_SubSP_size);
4147         ir_node *sp = get_irn_n(node, n_be_SubSP_old_sp);
4148
4149         ir_node *new_node = gen_binop(node, sp, sz, new_bd_ia32_AddSP,
4150                                       match_am | match_immediate);
4151         assert(is_ia32_AddSP(new_node));
4152         arch_set_irn_register_out(new_node, pn_ia32_AddSP_stack,
4153                                   &ia32_registers[REG_ESP]);
4154         return new_node;
4155 }
4156
4157 /**
4158  * Change some phi modes
4159  */
4160 static ir_node *gen_Phi(ir_node *node)
4161 {
4162         const arch_register_req_t *req;
4163         ir_node  *block = be_transform_node(get_nodes_block(node));
4164         ir_graph *irg   = current_ir_graph;
4165         dbg_info *dbgi  = get_irn_dbg_info(node);
4166         ir_mode  *mode  = get_irn_mode(node);
4167         ir_node  *phi;
4168
4169         if (ia32_mode_needs_gp_reg(mode)) {
4170                 /* we shouldn't have any 64bit stuff around anymore */
4171                 assert(get_mode_size_bits(mode) <= 32);
4172                 /* all integer operations are on 32bit registers now */
4173                 mode = mode_Iu;
4174                 req  = ia32_reg_classes[CLASS_ia32_gp].class_req;
4175         } else if (mode_is_float(mode)) {
4176                 if (ia32_cg_config.use_sse2) {
4177                         mode = mode_xmm;
4178                         req  = ia32_reg_classes[CLASS_ia32_xmm].class_req;
4179                 } else {
4180                         mode = mode_vfp;
4181                         req  = ia32_reg_classes[CLASS_ia32_vfp].class_req;
4182                 }
4183         } else {
4184                 req = arch_no_register_req;
4185         }
4186
4187         /* phi nodes allow loops, so we use the old arguments for now
4188          * and fix this later */
4189         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
4190                           get_irn_in(node) + 1);
4191         copy_node_attr(irg, node, phi);
4192         be_duplicate_deps(node, phi);
4193
4194         arch_set_irn_register_req_out(phi, 0, req);
4195
4196         be_enqueue_preds(node);
4197
4198         return phi;
4199 }
4200
4201 static ir_node *gen_Jmp(ir_node *node)
4202 {
4203         ir_node  *block     = get_nodes_block(node);
4204         ir_node  *new_block = be_transform_node(block);
4205         dbg_info *dbgi      = get_irn_dbg_info(node);
4206         ir_node  *new_node;
4207
4208         new_node = new_bd_ia32_Jmp(dbgi, new_block);
4209         SET_IA32_ORIG_NODE(new_node, node);
4210
4211         return new_node;
4212 }
4213
4214 /**
4215  * Transform IJmp
4216  */
4217 static ir_node *gen_IJmp(ir_node *node)
4218 {
4219         ir_node  *block     = get_nodes_block(node);
4220         ir_node  *new_block = be_transform_node(block);
4221         dbg_info *dbgi      = get_irn_dbg_info(node);
4222         ir_node  *op        = get_IJmp_target(node);
4223         ir_node  *new_node;
4224         ia32_address_mode_t  am;
4225         ia32_address_t      *addr = &am.addr;
4226
4227         assert(get_irn_mode(op) == mode_P);
4228
4229         match_arguments(&am, block, NULL, op, NULL, match_am | match_immediate);
4230
4231         new_node = new_bd_ia32_IJmp(dbgi, new_block, addr->base, addr->index,
4232                         addr->mem, am.new_op2);
4233         set_am_attributes(new_node, &am);
4234         SET_IA32_ORIG_NODE(new_node, node);
4235
4236         new_node = fix_mem_proj(new_node, &am);
4237
4238         return new_node;
4239 }
4240
4241 static ir_node *gen_ia32_l_Add(ir_node *node)
4242 {
4243         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
4244         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
4245         ir_node *lowered = gen_binop(node, left, right, new_bd_ia32_Add,
4246                         match_commutative | match_am | match_immediate |
4247                         match_mode_neutral);
4248
4249         if (is_Proj(lowered)) {
4250                 lowered = get_Proj_pred(lowered);
4251         } else {
4252                 assert(is_ia32_Add(lowered));
4253                 set_irn_mode(lowered, mode_T);
4254         }
4255
4256         return lowered;
4257 }
4258
4259 static ir_node *gen_ia32_l_Adc(ir_node *node)
4260 {
4261         return gen_binop_flags(node, new_bd_ia32_Adc,
4262                         match_commutative | match_am | match_immediate |
4263                         match_mode_neutral);
4264 }
4265
4266 /**
4267  * Transforms a l_MulS into a "real" MulS node.
4268  *
4269  * @return the created ia32 Mul node
4270  */
4271 static ir_node *gen_ia32_l_Mul(ir_node *node)
4272 {
4273         ir_node *left  = get_binop_left(node);
4274         ir_node *right = get_binop_right(node);
4275
4276         return gen_binop(node, left, right, new_bd_ia32_Mul,
4277                          match_commutative | match_am | match_mode_neutral);
4278 }
4279
4280 /**
4281  * Transforms a l_IMulS into a "real" IMul1OPS node.
4282  *
4283  * @return the created ia32 IMul1OP node
4284  */
4285 static ir_node *gen_ia32_l_IMul(ir_node *node)
4286 {
4287         ir_node  *left  = get_binop_left(node);
4288         ir_node  *right = get_binop_right(node);
4289
4290         return gen_binop(node, left, right, new_bd_ia32_IMul1OP,
4291                          match_commutative | match_am | match_mode_neutral);
4292 }
4293
4294 static ir_node *gen_ia32_l_Sub(ir_node *node)
4295 {
4296         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_minuend);
4297         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_subtrahend);
4298         ir_node *lowered = gen_binop(node, left, right, new_bd_ia32_Sub,
4299                         match_am | match_immediate | match_mode_neutral);
4300
4301         if (is_Proj(lowered)) {
4302                 lowered = get_Proj_pred(lowered);
4303         } else {
4304                 assert(is_ia32_Sub(lowered));
4305                 set_irn_mode(lowered, mode_T);
4306         }
4307
4308         return lowered;
4309 }
4310
4311 static ir_node *gen_ia32_l_Sbb(ir_node *node)
4312 {
4313         return gen_binop_flags(node, new_bd_ia32_Sbb,
4314                         match_am | match_immediate | match_mode_neutral);
4315 }
4316
4317 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node)
4318 {
4319         ir_node  *src_block    = get_nodes_block(node);
4320         ir_node  *block        = be_transform_node(src_block);
4321         ir_graph *irg          = current_ir_graph;
4322         dbg_info *dbgi         = get_irn_dbg_info(node);
4323         ir_node  *frame        = get_irg_frame(irg);
4324         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
4325         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
4326         ir_node  *new_val_low  = be_transform_node(val_low);
4327         ir_node  *new_val_high = be_transform_node(val_high);
4328         ir_node  *in[2];
4329         ir_node  *sync, *fild, *res;
4330         ir_node  *store_low;
4331         ir_node  *store_high;
4332         ir_node  *mem_low;
4333         ir_node  *mem_high;
4334
4335         if (ia32_cg_config.use_sse2) {
4336                 panic("ia32_l_LLtoFloat not implemented for SSE2");
4337         }
4338
4339         /* do a store */
4340         store_low = new_bd_ia32_Store(dbgi, block, frame, noreg_GP, nomem,
4341                                       new_val_low);
4342         store_high = new_bd_ia32_Store(dbgi, block, frame, noreg_GP, nomem,
4343                                        new_val_high);
4344         SET_IA32_ORIG_NODE(store_low,  node);
4345         SET_IA32_ORIG_NODE(store_high, node);
4346
4347         mem_low  = new_r_Proj(store_low, mode_M, pn_ia32_Store_M);
4348         mem_high = new_r_Proj(store_high, mode_M, pn_ia32_Store_M);
4349
4350         set_ia32_use_frame(store_low);
4351         set_ia32_use_frame(store_high);
4352         set_ia32_op_type(store_low, ia32_AddrModeD);
4353         set_ia32_op_type(store_high, ia32_AddrModeD);
4354         set_ia32_ls_mode(store_low, mode_Iu);
4355         set_ia32_ls_mode(store_high, mode_Is);
4356         add_ia32_am_offs_int(store_high, 4);
4357
4358         in[0] = mem_low;
4359         in[1] = mem_high;
4360         sync  = new_rd_Sync(dbgi, block, 2, in);
4361
4362         /* do a fild */
4363         fild = new_bd_ia32_vfild(dbgi, block, frame, noreg_GP, sync);
4364
4365         set_ia32_use_frame(fild);
4366         set_ia32_op_type(fild, ia32_AddrModeS);
4367         set_ia32_ls_mode(fild, mode_Ls);
4368
4369         SET_IA32_ORIG_NODE(fild, node);
4370
4371         res = new_r_Proj(fild, mode_vfp, pn_ia32_vfild_res);
4372
4373         if (! mode_is_signed(get_irn_mode(val_high))) {
4374                 ia32_address_mode_t  am;
4375
4376                 ir_node *count = ia32_create_Immediate(NULL, 0, 31);
4377                 ir_node *fadd;
4378
4379                 am.addr.base          = get_symconst_base();
4380                 am.addr.index         = new_bd_ia32_Shr(dbgi, block, new_val_high, count);
4381                 am.addr.mem           = nomem;
4382                 am.addr.offset        = 0;
4383                 am.addr.scale         = 2;
4384                 am.addr.symconst_ent  = ia32_gen_fp_known_const(ia32_ULLBIAS);
4385                 am.addr.tls_segment   = false;
4386                 am.addr.use_frame     = 0;
4387                 am.addr.frame_entity  = NULL;
4388                 am.addr.symconst_sign = 0;
4389                 am.ls_mode            = mode_F;
4390                 am.mem_proj           = nomem;
4391                 am.op_type            = ia32_AddrModeS;
4392                 am.new_op1            = res;
4393                 am.new_op2            = ia32_new_NoReg_vfp(current_ir_graph);
4394                 am.pinned             = op_pin_state_floats;
4395                 am.commutative        = 1;
4396                 am.ins_permuted       = false;
4397
4398                 fadd  = new_bd_ia32_vfadd(dbgi, block, am.addr.base, am.addr.index, am.addr.mem,
4399                         am.new_op1, am.new_op2, get_fpcw());
4400                 set_am_attributes(fadd, &am);
4401
4402                 set_irn_mode(fadd, mode_T);
4403                 res = new_rd_Proj(NULL, fadd, mode_vfp, pn_ia32_res);
4404         }
4405         return res;
4406 }
4407
4408 static ir_node *gen_ia32_l_FloattoLL(ir_node *node)
4409 {
4410         ir_node  *src_block  = get_nodes_block(node);
4411         ir_node  *block      = be_transform_node(src_block);
4412         ir_graph *irg        = get_Block_irg(block);
4413         dbg_info *dbgi       = get_irn_dbg_info(node);
4414         ir_node  *frame      = get_irg_frame(irg);
4415         ir_node  *val        = get_irn_n(node, n_ia32_l_FloattoLL_val);
4416         ir_node  *new_val    = be_transform_node(val);
4417         ir_node  *fist;
4418
4419         fist = gen_vfist(dbgi, block, frame, noreg_GP, nomem, new_val);
4420         SET_IA32_ORIG_NODE(fist, node);
4421         set_ia32_use_frame(fist);
4422         set_ia32_op_type(fist, ia32_AddrModeD);
4423         set_ia32_ls_mode(fist, mode_Ls);
4424
4425         assert((long)pn_ia32_vfist_M == (long) pn_ia32_vfisttp_M);
4426         return new_r_Proj(fist, mode_M, pn_ia32_vfist_M);
4427 }
4428
4429 static ir_node *gen_Proj_l_FloattoLL(ir_node *node)
4430 {
4431         ir_node  *block    = be_transform_node(get_nodes_block(node));
4432         ir_graph *irg      = get_Block_irg(block);
4433         ir_node  *pred     = get_Proj_pred(node);
4434         ir_node  *new_pred = be_transform_node(pred);
4435         ir_node  *frame    = get_irg_frame(irg);
4436         dbg_info *dbgi     = get_irn_dbg_info(node);
4437         long      pn       = get_Proj_proj(node);
4438         ir_node  *load;
4439         ir_node  *proj;
4440         ia32_attr_t *attr;
4441
4442         load = new_bd_ia32_Load(dbgi, block, frame, noreg_GP, new_pred);
4443         SET_IA32_ORIG_NODE(load, node);
4444         set_ia32_use_frame(load);
4445         set_ia32_op_type(load, ia32_AddrModeS);
4446         set_ia32_ls_mode(load, mode_Iu);
4447         /* we need a 64bit stackslot (fist stores 64bit) even though we only load
4448          * 32 bit from it with this particular load */
4449         attr = get_ia32_attr(load);
4450         attr->data.need_64bit_stackent = 1;
4451
4452         if (pn == pn_ia32_l_FloattoLL_res_high) {
4453                 add_ia32_am_offs_int(load, 4);
4454         } else {
4455                 assert(pn == pn_ia32_l_FloattoLL_res_low);
4456         }
4457
4458         proj = new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
4459
4460         return proj;
4461 }
4462
4463 /**
4464  * Transform the Projs of an AddSP.
4465  */
4466 static ir_node *gen_Proj_be_AddSP(ir_node *node)
4467 {
4468         ir_node  *pred     = get_Proj_pred(node);
4469         ir_node  *new_pred = be_transform_node(pred);
4470         dbg_info *dbgi     = get_irn_dbg_info(node);
4471         long     proj      = get_Proj_proj(node);
4472
4473         if (proj == pn_be_AddSP_sp) {
4474                 ir_node *res = new_rd_Proj(dbgi, new_pred, mode_Iu,
4475                                            pn_ia32_SubSP_stack);
4476                 arch_set_irn_register(res, &ia32_registers[REG_ESP]);
4477                 return res;
4478         } else if (proj == pn_be_AddSP_res) {
4479                 return new_rd_Proj(dbgi, new_pred, mode_Iu,
4480                                    pn_ia32_SubSP_addr);
4481         } else if (proj == pn_be_AddSP_M) {
4482                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_SubSP_M);
4483         }
4484
4485         panic("No idea how to transform proj->AddSP");
4486 }
4487
4488 /**
4489  * Transform the Projs of a SubSP.
4490  */
4491 static ir_node *gen_Proj_be_SubSP(ir_node *node)
4492 {
4493         ir_node  *pred     = get_Proj_pred(node);
4494         ir_node  *new_pred = be_transform_node(pred);
4495         dbg_info *dbgi     = get_irn_dbg_info(node);
4496         long     proj      = get_Proj_proj(node);
4497
4498         if (proj == pn_be_SubSP_sp) {
4499                 ir_node *res = new_rd_Proj(dbgi, new_pred, mode_Iu,
4500                                            pn_ia32_AddSP_stack);
4501                 arch_set_irn_register(res, &ia32_registers[REG_ESP]);
4502                 return res;
4503         } else if (proj == pn_be_SubSP_M) {
4504                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_AddSP_M);
4505         }
4506
4507         panic("No idea how to transform proj->SubSP");
4508 }
4509
4510 /**
4511  * Transform and renumber the Projs from a Load.
4512  */
4513 static ir_node *gen_Proj_Load(ir_node *node)
4514 {
4515         ir_node  *new_pred;
4516         ir_node  *pred = get_Proj_pred(node);
4517         dbg_info *dbgi = get_irn_dbg_info(node);
4518         long      proj = get_Proj_proj(node);
4519
4520         /* loads might be part of source address mode matches, so we don't
4521          * transform the ProjMs yet (with the exception of loads whose result is
4522          * not used)
4523          */
4524         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4525                 ir_node *res;
4526
4527                 /* this is needed, because sometimes we have loops that are only
4528                    reachable through the ProjM */
4529                 be_enqueue_preds(node);
4530                 /* do it in 2 steps, to silence firm verifier */
4531                 res = new_rd_Proj(dbgi, pred, mode_M, pn_Load_M);
4532                 set_Proj_proj(res, pn_ia32_mem);
4533                 return res;
4534         }
4535
4536         /* renumber the proj */
4537         new_pred = be_transform_node(pred);
4538         if (is_ia32_Load(new_pred)) {
4539                 switch ((pn_Load)proj) {
4540                 case pn_Load_res:
4541                         return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_Load_res);
4542                 case pn_Load_M:
4543                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Load_M);
4544                 case pn_Load_X_except:
4545                         /* This Load might raise an exception. Mark it. */
4546                         set_ia32_exc_label(new_pred, 1);
4547                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Load_X_except);
4548                 case pn_Load_X_regular:
4549                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Load_X_regular);
4550                 }
4551         } else if (is_ia32_Conv_I2I(new_pred) ||
4552                    is_ia32_Conv_I2I8Bit(new_pred)) {
4553                 set_irn_mode(new_pred, mode_T);
4554                 switch ((pn_Load)proj) {
4555                 case pn_Load_res:
4556                         return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_res);
4557                 case pn_Load_M:
4558                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_mem);
4559                 case pn_Load_X_except:
4560                         /* This Load might raise an exception. Mark it. */
4561                         set_ia32_exc_label(new_pred, 1);
4562                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Conv_I2I_X_except);
4563                 case pn_Load_X_regular:
4564                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Conv_I2I_X_regular);
4565                 }
4566         } else if (is_ia32_xLoad(new_pred)) {
4567                 switch ((pn_Load)proj) {
4568                 case pn_Load_res:
4569                         return new_rd_Proj(dbgi, new_pred, mode_xmm, pn_ia32_xLoad_res);
4570                 case pn_Load_M:
4571                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_xLoad_M);
4572                 case pn_Load_X_except:
4573                         /* This Load might raise an exception. Mark it. */
4574                         set_ia32_exc_label(new_pred, 1);
4575                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xLoad_X_except);
4576                 case pn_Load_X_regular:
4577                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xLoad_X_regular);
4578                 }
4579         } else if (is_ia32_vfld(new_pred)) {
4580                 switch ((pn_Load)proj) {
4581                 case pn_Load_res:
4582                         return new_rd_Proj(dbgi, new_pred, mode_vfp, pn_ia32_vfld_res);
4583                 case pn_Load_M:
4584                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_vfld_M);
4585                 case pn_Load_X_except:
4586                         /* This Load might raise an exception. Mark it. */
4587                         set_ia32_exc_label(new_pred, 1);
4588                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_vfld_X_except);
4589                 case pn_Load_X_regular:
4590                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_vfld_X_regular);
4591                 }
4592         } else {
4593                 /* can happen for ProJMs when source address mode happened for the
4594                    node */
4595
4596                 /* however it should not be the result proj, as that would mean the
4597                    load had multiple users and should not have been used for
4598                    SourceAM */
4599                 if (proj != pn_Load_M) {
4600                         panic("internal error: transformed node not a Load");
4601                 }
4602                 return new_rd_Proj(dbgi, new_pred, mode_M, 1);
4603         }
4604
4605         panic("No idea how to transform Proj(Load) %+F", node);
4606 }
4607
4608 static ir_node *gen_Proj_Store(ir_node *node)
4609 {
4610         ir_node  *pred     = get_Proj_pred(node);
4611         ir_node  *new_pred = be_transform_node(pred);
4612         dbg_info *dbgi     = get_irn_dbg_info(node);
4613         long      pn       = get_Proj_proj(node);
4614
4615         if (is_ia32_Store(new_pred) || is_ia32_Store8Bit(new_pred)) {
4616                 switch ((pn_Store)pn) {
4617                 case pn_Store_M:
4618                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Store_M);
4619                 case pn_Store_X_except:
4620                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Store_X_except);
4621                 case pn_Store_X_regular:
4622                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Store_X_regular);
4623                 }
4624         } else if (is_ia32_vfist(new_pred)) {
4625                 switch ((pn_Store)pn) {
4626                 case pn_Store_M:
4627                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_vfist_M);
4628                 case pn_Store_X_except:
4629                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_vfist_X_except);
4630                 case pn_Store_X_regular:
4631                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_vfist_X_regular);
4632                 }
4633         } else if (is_ia32_vfisttp(new_pred)) {
4634                 switch ((pn_Store)pn) {
4635                 case pn_Store_M:
4636                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_vfisttp_M);
4637                 case pn_Store_X_except:
4638                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_vfisttp_X_except);
4639                 case pn_Store_X_regular:
4640                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_vfisttp_X_regular);
4641                 }
4642         } else if (is_ia32_vfst(new_pred)) {
4643                 switch ((pn_Store)pn) {
4644                 case pn_Store_M:
4645                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_vfst_M);
4646                 case pn_Store_X_except:
4647                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_vfst_X_except);
4648                 case pn_Store_X_regular:
4649                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_vfst_X_regular);
4650                 }
4651         } else if (is_ia32_xStore(new_pred)) {
4652                 switch ((pn_Store)pn) {
4653                 case pn_Store_M:
4654                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_xStore_M);
4655                 case pn_Store_X_except:
4656                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xStore_X_except);
4657                 case pn_Store_X_regular:
4658                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_xStore_X_regular);
4659                 }
4660         } else if (is_Sync(new_pred)) {
4661                 /* hack for the case that gen_float_const_Store produced a Sync */
4662                 if (pn == pn_Store_M) {
4663                         return new_pred;
4664                 }
4665                 panic("exception control flow for gen_float_const_Store not implemented yet");
4666         } else if (get_ia32_op_type(new_pred) == ia32_AddrModeD) {
4667                 /* destination address mode */
4668                 if (pn == pn_Store_M) {
4669                         return new_pred;
4670                 }
4671                 panic("exception control flow for destination AM not implemented yet");
4672         }
4673
4674         panic("No idea how to transform Proj(Store) %+F", node);
4675 }
4676
4677 /**
4678  * Transform and renumber the Projs from a Div or Mod instruction.
4679  */
4680 static ir_node *gen_Proj_Div(ir_node *node)
4681 {
4682         ir_node  *pred     = get_Proj_pred(node);
4683         ir_node  *new_pred = be_transform_node(pred);
4684         dbg_info *dbgi     = get_irn_dbg_info(node);
4685         long      proj     = get_Proj_proj(node);
4686
4687         assert((long)pn_ia32_Div_M == (long)pn_ia32_IDiv_M);
4688         assert((long)pn_ia32_Div_div_res == (long)pn_ia32_IDiv_div_res);
4689
4690         switch ((pn_Div)proj) {
4691         case pn_Div_M:
4692                 if (is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred)) {
4693                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Div_M);
4694                 } else if (is_ia32_xDiv(new_pred)) {
4695                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_xDiv_M);
4696                 } else if (is_ia32_vfdiv(new_pred)) {
4697                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_vfdiv_M);
4698                 } else {
4699                         panic("Div transformed to unexpected thing %+F", new_pred);
4700                 }
4701         case pn_Div_res:
4702                 if (is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred)) {
4703                         return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_Div_div_res);
4704                 } else if (is_ia32_xDiv(new_pred)) {
4705                         return new_rd_Proj(dbgi, new_pred, mode_xmm, pn_ia32_xDiv_res);
4706                 } else if (is_ia32_vfdiv(new_pred)) {
4707                         return new_rd_Proj(dbgi, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4708                 } else {
4709                         panic("Div transformed to unexpected thing %+F", new_pred);
4710                 }
4711         case pn_Div_X_except:
4712                 set_ia32_exc_label(new_pred, 1);
4713                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_except);
4714         case pn_Div_X_regular:
4715                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_regular);
4716         }
4717
4718         panic("No idea how to transform proj->Div");
4719 }
4720
4721 /**
4722  * Transform and renumber the Projs from a Div or Mod instruction.
4723  */
4724 static ir_node *gen_Proj_Mod(ir_node *node)
4725 {
4726         ir_node  *pred     = get_Proj_pred(node);
4727         ir_node  *new_pred = be_transform_node(pred);
4728         dbg_info *dbgi     = get_irn_dbg_info(node);
4729         long     proj      = get_Proj_proj(node);
4730
4731         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4732         assert((long)pn_ia32_Div_M == (long)pn_ia32_IDiv_M);
4733         assert((long)pn_ia32_Div_mod_res == (long)pn_ia32_IDiv_mod_res);
4734
4735         switch ((pn_Mod)proj) {
4736         case pn_Mod_M:
4737                 return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_Div_M);
4738         case pn_Mod_res:
4739                 return new_rd_Proj(dbgi, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4740         case pn_Mod_X_except:
4741                 set_ia32_exc_label(new_pred, 1);
4742                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_except);
4743         case pn_Mod_X_regular:
4744                 return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_Div_X_regular);
4745         }
4746         panic("No idea how to transform proj->Mod");
4747 }
4748
4749 /**
4750  * Transform and renumber the Projs from a CopyB.
4751  */
4752 static ir_node *gen_Proj_CopyB(ir_node *node)
4753 {
4754         ir_node  *pred     = get_Proj_pred(node);
4755         ir_node  *new_pred = be_transform_node(pred);
4756         dbg_info *dbgi     = get_irn_dbg_info(node);
4757         long     proj      = get_Proj_proj(node);
4758
4759         switch ((pn_CopyB)proj) {
4760         case pn_CopyB_M:
4761                 if (is_ia32_CopyB_i(new_pred)) {
4762                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_CopyB_i_M);
4763                 } else if (is_ia32_CopyB(new_pred)) {
4764                         return new_rd_Proj(dbgi, new_pred, mode_M, pn_ia32_CopyB_M);
4765                 }
4766                 break;
4767         case pn_CopyB_X_regular:
4768                 if (is_ia32_CopyB_i(new_pred)) {
4769                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_i_X_regular);
4770                 } else if (is_ia32_CopyB(new_pred)) {
4771                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_X_regular);
4772                 }
4773                 break;
4774         case pn_CopyB_X_except:
4775                 if (is_ia32_CopyB_i(new_pred)) {
4776                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_i_X_except);
4777                 } else if (is_ia32_CopyB(new_pred)) {
4778                         return new_rd_Proj(dbgi, new_pred, mode_X, pn_ia32_CopyB_X_except);
4779                 }
4780                 break;
4781         }
4782
4783         panic("No idea how to transform proj->CopyB");
4784 }
4785
4786 static ir_node *gen_be_Call(ir_node *node)
4787 {
4788         dbg_info       *const dbgi      = get_irn_dbg_info(node);
4789         ir_node        *const src_block = get_nodes_block(node);
4790         ir_node        *const block     = be_transform_node(src_block);
4791         ir_node        *const src_mem   = get_irn_n(node, n_be_Call_mem);
4792         ir_node        *const src_sp    = get_irn_n(node, n_be_Call_sp);
4793         ir_node        *const sp        = be_transform_node(src_sp);
4794         ir_node        *const src_ptr   = get_irn_n(node, n_be_Call_ptr);
4795         ia32_address_mode_t   am;
4796         ia32_address_t *const addr      = &am.addr;
4797         ir_node        *      mem;
4798         ir_node        *      call;
4799         int                   i;
4800         ir_node        *      fpcw;
4801         ir_node        *      eax       = noreg_GP;
4802         ir_node        *      ecx       = noreg_GP;
4803         ir_node        *      edx       = noreg_GP;
4804         unsigned        const pop       = be_Call_get_pop(node);
4805         ir_type        *const call_tp   = be_Call_get_type(node);
4806         int                   old_no_pic_adjust;
4807         int                   throws_exception = ir_throws_exception(node);
4808
4809         /* Run the x87 simulator if the call returns a float value */
4810         if (get_method_n_ress(call_tp) > 0) {
4811                 ir_type *const res_type = get_method_res_type(call_tp, 0);
4812                 ir_mode *const res_mode = get_type_mode(res_type);
4813
4814                 if (res_mode != NULL && mode_is_float(res_mode)) {
4815                         ir_graph        *irg      = current_ir_graph;
4816                         ia32_irg_data_t *irg_data = ia32_get_irg_data(irg);
4817                         irg_data->do_x87_sim = 1;
4818                 }
4819         }
4820
4821         /* We do not want be_Call direct calls */
4822         assert(be_Call_get_entity(node) == NULL);
4823
4824         /* special case for PIC trampoline calls */
4825         old_no_pic_adjust  = ia32_no_pic_adjust;
4826         ia32_no_pic_adjust = be_get_irg_options(current_ir_graph)->pic;
4827
4828         match_arguments(&am, src_block, NULL, src_ptr, src_mem,
4829                         match_am | match_immediate);
4830
4831         ia32_no_pic_adjust = old_no_pic_adjust;
4832
4833         i    = get_irn_arity(node) - 1;
4834         fpcw = be_transform_node(get_irn_n(node, i--));
4835         for (; i >= n_be_Call_first_arg; --i) {
4836                 arch_register_req_t const *const req
4837                         = arch_get_irn_register_req_in(node, i);
4838                 ir_node *const reg_parm = be_transform_node(get_irn_n(node, i));
4839
4840                 assert(req->type == arch_register_req_type_limited);
4841                 assert(req->cls == &ia32_reg_classes[CLASS_ia32_gp]);
4842
4843                 switch (*req->limited) {
4844                         case 1 << REG_GP_EAX: assert(eax == noreg_GP); eax = reg_parm; break;
4845                         case 1 << REG_GP_ECX: assert(ecx == noreg_GP); ecx = reg_parm; break;
4846                         case 1 << REG_GP_EDX: assert(edx == noreg_GP); edx = reg_parm; break;
4847                         default: panic("Invalid GP register for register parameter");
4848                 }
4849         }
4850
4851         mem  = transform_AM_mem(block, src_ptr, src_mem, addr->mem);
4852         call = new_bd_ia32_Call(dbgi, block, addr->base, addr->index, mem,
4853                                 am.new_op2, sp, fpcw, eax, ecx, edx, pop, call_tp);
4854         ir_set_throws_exception(call, throws_exception);
4855         set_am_attributes(call, &am);
4856         call = fix_mem_proj(call, &am);
4857
4858         if (get_irn_pinned(node) == op_pin_state_pinned)
4859                 set_irn_pinned(call, op_pin_state_pinned);
4860
4861         SET_IA32_ORIG_NODE(call, node);
4862
4863         if (ia32_cg_config.use_sse2) {
4864                 /* remember this call for post-processing */
4865                 ARR_APP1(ir_node *, call_list, call);
4866                 ARR_APP1(ir_type *, call_types, be_Call_get_type(node));
4867         }
4868
4869         return call;
4870 }
4871
4872 /**
4873  * Transform Builtin trap
4874  */
4875 static ir_node *gen_trap(ir_node *node)
4876 {
4877         dbg_info *dbgi  = get_irn_dbg_info(node);
4878         ir_node *block  = be_transform_node(get_nodes_block(node));
4879         ir_node *mem    = be_transform_node(get_Builtin_mem(node));
4880
4881         return new_bd_ia32_UD2(dbgi, block, mem);
4882 }
4883
4884 /**
4885  * Transform Builtin debugbreak
4886  */
4887 static ir_node *gen_debugbreak(ir_node *node)
4888 {
4889         dbg_info *dbgi  = get_irn_dbg_info(node);
4890         ir_node *block  = be_transform_node(get_nodes_block(node));
4891         ir_node *mem    = be_transform_node(get_Builtin_mem(node));
4892
4893         return new_bd_ia32_Breakpoint(dbgi, block, mem);
4894 }
4895
4896 /**
4897  * Transform Builtin return_address
4898  */
4899 static ir_node *gen_return_address(ir_node *node)
4900 {
4901         ir_node   *param    = get_Builtin_param(node, 0);
4902         ir_node   *frame    = get_Builtin_param(node, 1);
4903         dbg_info  *dbgi     = get_irn_dbg_info(node);
4904         ir_tarval *tv       = get_Const_tarval(param);
4905         ir_graph  *irg      = get_irn_irg(node);
4906         unsigned long value = get_tarval_long(tv);
4907
4908         ir_node *block  = be_transform_node(get_nodes_block(node));
4909         ir_node *ptr    = be_transform_node(frame);
4910         ir_node *load;
4911
4912         if (value > 0) {
4913                 ir_node *cnt = new_bd_ia32_ProduceVal(dbgi, block);
4914                 ir_node *res = new_bd_ia32_ProduceVal(dbgi, block);
4915                 ptr = new_bd_ia32_ClimbFrame(dbgi, block, ptr, cnt, res, value);
4916         }
4917
4918         /* load the return address from this frame */
4919         load = new_bd_ia32_Load(dbgi, block, ptr, noreg_GP, nomem);
4920
4921         set_irn_pinned(load, get_irn_pinned(node));
4922         set_ia32_op_type(load, ia32_AddrModeS);
4923         set_ia32_ls_mode(load, mode_Iu);
4924
4925         set_ia32_am_offs_int(load, 0);
4926         set_ia32_use_frame(load);
4927         set_ia32_frame_ent(load, ia32_get_return_address_entity(irg));
4928
4929         if (get_irn_pinned(node) == op_pin_state_floats) {
4930                 assert((int)pn_ia32_xLoad_res == (int)pn_ia32_vfld_res
4931                                 && (int)pn_ia32_vfld_res == (int)pn_ia32_Load_res
4932                                 && (int)pn_ia32_Load_res == (int)pn_ia32_res);
4933                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
4934         }
4935
4936         SET_IA32_ORIG_NODE(load, node);
4937         return new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
4938 }
4939
4940 /**
4941  * Transform Builtin frame_address
4942  */
4943 static ir_node *gen_frame_address(ir_node *node)
4944 {
4945         ir_node   *param    = get_Builtin_param(node, 0);
4946         ir_node   *frame    = get_Builtin_param(node, 1);
4947         dbg_info  *dbgi     = get_irn_dbg_info(node);
4948         ir_tarval *tv       = get_Const_tarval(param);
4949         ir_graph  *irg      = get_irn_irg(node);
4950         unsigned long value = get_tarval_long(tv);
4951
4952         ir_node *block  = be_transform_node(get_nodes_block(node));
4953         ir_node *ptr    = be_transform_node(frame);
4954         ir_node *load;
4955         ir_entity *ent;
4956
4957         if (value > 0) {
4958                 ir_node *cnt = new_bd_ia32_ProduceVal(dbgi, block);
4959                 ir_node *res = new_bd_ia32_ProduceVal(dbgi, block);
4960                 ptr = new_bd_ia32_ClimbFrame(dbgi, block, ptr, cnt, res, value);
4961         }
4962
4963         /* load the frame address from this frame */
4964         load = new_bd_ia32_Load(dbgi, block, ptr, noreg_GP, nomem);
4965
4966         set_irn_pinned(load, get_irn_pinned(node));
4967         set_ia32_op_type(load, ia32_AddrModeS);
4968         set_ia32_ls_mode(load, mode_Iu);
4969
4970         ent = ia32_get_frame_address_entity(irg);
4971         if (ent != NULL) {
4972                 set_ia32_am_offs_int(load, 0);
4973                 set_ia32_use_frame(load);
4974                 set_ia32_frame_ent(load, ent);
4975         } else {
4976                 /* will fail anyway, but gcc does this: */
4977                 set_ia32_am_offs_int(load, 0);
4978         }
4979
4980         if (get_irn_pinned(node) == op_pin_state_floats) {
4981                 assert((int)pn_ia32_xLoad_res == (int)pn_ia32_vfld_res
4982                                 && (int)pn_ia32_vfld_res == (int)pn_ia32_Load_res
4983                                 && (int)pn_ia32_Load_res == (int)pn_ia32_res);
4984                 arch_add_irn_flags(load, arch_irn_flags_rematerializable);
4985         }
4986
4987         SET_IA32_ORIG_NODE(load, node);
4988         return new_r_Proj(load, mode_Iu, pn_ia32_Load_res);
4989 }
4990
4991 /**
4992  * Transform Builtin frame_address
4993  */
4994 static ir_node *gen_prefetch(ir_node *node)
4995 {
4996         dbg_info       *dbgi;
4997         ir_node        *ptr, *block, *mem, *base, *idx;
4998         ir_node        *param,  *new_node;
4999         long           rw, locality;
5000         ir_tarval      *tv;
5001         ia32_address_t addr;
5002
5003         if (!ia32_cg_config.use_sse_prefetch && !ia32_cg_config.use_3dnow_prefetch) {
5004                 /* no prefetch at all, route memory */
5005                 return be_transform_node(get_Builtin_mem(node));
5006         }
5007
5008         param = get_Builtin_param(node, 1);
5009         tv    = get_Const_tarval(param);
5010         rw    = get_tarval_long(tv);
5011
5012         /* construct load address */
5013         memset(&addr, 0, sizeof(addr));
5014         ptr = get_Builtin_param(node, 0);
5015         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
5016         base = addr.base;
5017         idx  = addr.index;
5018
5019         if (base == NULL) {
5020                 base = noreg_GP;
5021         } else {
5022                 base = be_transform_node(base);
5023         }
5024
5025         if (idx == NULL) {
5026                 idx = noreg_GP;
5027         } else {
5028                 idx = be_transform_node(idx);
5029         }
5030
5031         dbgi     = get_irn_dbg_info(node);
5032         block    = be_transform_node(get_nodes_block(node));
5033         mem      = be_transform_node(get_Builtin_mem(node));
5034
5035         if (rw == 1 && ia32_cg_config.use_3dnow_prefetch) {
5036                 /* we have 3DNow!, this was already checked above */
5037                 new_node = new_bd_ia32_PrefetchW(dbgi, block, base, idx, mem);
5038         } else if (ia32_cg_config.use_sse_prefetch) {
5039                 /* note: rw == 1 is IGNORED in that case */
5040                 param    = get_Builtin_param(node, 2);
5041                 tv       = get_Const_tarval(param);
5042                 locality = get_tarval_long(tv);
5043
5044                 /* SSE style prefetch */
5045                 switch (locality) {
5046                 case 0:
5047                         new_node = new_bd_ia32_PrefetchNTA(dbgi, block, base, idx, mem);
5048                         break;
5049                 case 1:
5050                         new_node = new_bd_ia32_Prefetch2(dbgi, block, base, idx, mem);
5051                         break;
5052                 case 2:
5053                         new_node = new_bd_ia32_Prefetch1(dbgi, block, base, idx, mem);
5054                         break;
5055                 default:
5056                         new_node = new_bd_ia32_Prefetch0(dbgi, block, base, idx, mem);
5057                         break;
5058                 }
5059         } else {
5060                 assert(ia32_cg_config.use_3dnow_prefetch);
5061                 /* 3DNow! style prefetch */
5062                 new_node = new_bd_ia32_Prefetch(dbgi, block, base, idx, mem);
5063         }
5064
5065         set_irn_pinned(new_node, get_irn_pinned(node));
5066         set_ia32_op_type(new_node, ia32_AddrModeS);
5067         set_ia32_ls_mode(new_node, mode_Bu);
5068         set_address(new_node, &addr);
5069
5070         SET_IA32_ORIG_NODE(new_node, node);
5071
5072         return new_r_Proj(new_node, mode_M, pn_ia32_Prefetch_M);
5073 }
5074
5075 /**
5076  * Transform bsf like node
5077  */
5078 static ir_node *gen_unop_AM(ir_node *node, construct_binop_dest_func *func)
5079 {
5080         ir_node *param     = get_Builtin_param(node, 0);
5081         dbg_info *dbgi     = get_irn_dbg_info(node);
5082
5083         ir_node *block     = get_nodes_block(node);
5084         ir_node *new_block = be_transform_node(block);
5085
5086         ia32_address_mode_t  am;
5087         ia32_address_t      *addr = &am.addr;
5088         ir_node             *cnt;
5089
5090         match_arguments(&am, block, NULL, param, NULL, match_am);
5091
5092         cnt = func(dbgi, new_block, addr->base, addr->index, addr->mem, am.new_op2);
5093         set_am_attributes(cnt, &am);
5094         set_ia32_ls_mode(cnt, get_irn_mode(param));
5095
5096         SET_IA32_ORIG_NODE(cnt, node);
5097         return fix_mem_proj(cnt, &am);
5098 }
5099
5100 /**
5101  * Transform builtin ffs.
5102  */
5103 static ir_node *gen_ffs(ir_node *node)
5104 {
5105         ir_node  *bsf   = gen_unop_AM(node, new_bd_ia32_Bsf);
5106         ir_node  *real  = skip_Proj(bsf);
5107         dbg_info *dbgi  = get_irn_dbg_info(real);
5108         ir_node  *block = get_nodes_block(real);
5109         ir_node  *flag, *set, *conv, *neg, *orn, *add;
5110
5111         /* bsf x */
5112         if (get_irn_mode(real) != mode_T) {
5113                 set_irn_mode(real, mode_T);
5114                 bsf = new_r_Proj(real, mode_Iu, pn_ia32_res);
5115         }
5116
5117         flag = new_r_Proj(real, mode_b, pn_ia32_flags);
5118
5119         /* sete */
5120         set = new_bd_ia32_Setcc(dbgi, block, flag, ia32_cc_equal);
5121         SET_IA32_ORIG_NODE(set, node);
5122
5123         /* conv to 32bit */
5124         conv = new_bd_ia32_Conv_I2I8Bit(dbgi, block, noreg_GP, noreg_GP, nomem, set, mode_Bu);
5125         SET_IA32_ORIG_NODE(conv, node);
5126
5127         /* neg */
5128         neg = new_bd_ia32_Neg(dbgi, block, conv);
5129
5130         /* or */
5131         orn = new_bd_ia32_Or(dbgi, block, noreg_GP, noreg_GP, nomem, bsf, neg);
5132         set_ia32_commutative(orn);
5133
5134         /* add 1 */
5135         add = new_bd_ia32_Lea(dbgi, block, orn, noreg_GP);
5136         add_ia32_am_offs_int(add, 1);
5137         return add;
5138 }
5139
5140 /**
5141  * Transform builtin clz.
5142  */
5143 static ir_node *gen_clz(ir_node *node)
5144 {
5145         ir_node  *bsr   = gen_unop_AM(node, new_bd_ia32_Bsr);
5146         ir_node  *real  = skip_Proj(bsr);
5147         dbg_info *dbgi  = get_irn_dbg_info(real);
5148         ir_node  *block = get_nodes_block(real);
5149         ir_node  *imm   = ia32_create_Immediate(NULL, 0, 31);
5150
5151         return new_bd_ia32_Xor(dbgi, block, noreg_GP, noreg_GP, nomem, bsr, imm);
5152 }
5153
5154 /**
5155  * Transform builtin ctz.
5156  */
5157 static ir_node *gen_ctz(ir_node *node)
5158 {
5159         return gen_unop_AM(node, new_bd_ia32_Bsf);
5160 }
5161
5162 /**
5163  * Transform builtin parity.
5164  */
5165 static ir_node *gen_parity(ir_node *node)
5166 {
5167         dbg_info *dbgi      = get_irn_dbg_info(node);
5168         ir_node  *block     = get_nodes_block(node);
5169         ir_node  *new_block = be_transform_node(block);
5170         ir_node  *param     = get_Builtin_param(node, 0);
5171         ir_node  *new_param = be_transform_node(param);
5172         ir_node  *new_node;
5173
5174         /* the x86 parity bit is stupid: it only looks at the lowest byte,
5175          * so we have to do complicated xoring first.
5176          * (we should also better lower this before the backend so we still have a
5177          * chance for CSE, constant folding and other goodies for some of these
5178          * operations)
5179          */
5180         ir_node *count = ia32_create_Immediate(NULL, 0, 16);
5181         ir_node *shr = new_bd_ia32_Shr(dbgi, new_block, new_param, count);
5182         ir_node *xor = new_bd_ia32_Xor(dbgi, new_block, noreg_GP, noreg_GP, nomem,
5183                                        shr, new_param);
5184         ir_node *xor2 = new_bd_ia32_XorHighLow(dbgi, new_block, xor);
5185         ir_node *flags;
5186
5187         set_ia32_commutative(xor);
5188
5189         set_irn_mode(xor2, mode_T);
5190         flags = new_r_Proj(xor2, mode_Iu, pn_ia32_XorHighLow_flags);
5191
5192         /* setp */
5193         new_node = new_bd_ia32_Setcc(dbgi, new_block, flags, ia32_cc_not_parity);
5194         SET_IA32_ORIG_NODE(new_node, node);
5195
5196         /* conv to 32bit */
5197         new_node = new_bd_ia32_Conv_I2I8Bit(dbgi, new_block, noreg_GP, noreg_GP,
5198                                             nomem, new_node, mode_Bu);
5199         SET_IA32_ORIG_NODE(new_node, node);
5200         return new_node;
5201 }
5202
5203 /**
5204  * Transform builtin popcount
5205  */
5206 static ir_node *gen_popcount(ir_node *node)
5207 {
5208         ir_node *param     = get_Builtin_param(node, 0);
5209         dbg_info *dbgi     = get_irn_dbg_info(node);
5210
5211         ir_node *block     = get_nodes_block(node);
5212         ir_node *new_block = be_transform_node(block);
5213
5214         ir_node *new_param;
5215         ir_node *imm, *simm, *m1, *s1, *s2, *s3, *s4, *s5, *m2, *m3, *m4, *m5, *m6, *m7, *m8, *m9, *m10, *m11, *m12, *m13;
5216
5217         /* check for SSE4.2 or SSE4a and use the popcnt instruction */
5218         if (ia32_cg_config.use_popcnt) {
5219                 ia32_address_mode_t am;
5220                 ia32_address_t      *addr = &am.addr;
5221                 ir_node             *cnt;
5222
5223                 match_arguments(&am, block, NULL, param, NULL, match_am | match_16bit_am);
5224
5225                 cnt = new_bd_ia32_Popcnt(dbgi, new_block, addr->base, addr->index, addr->mem, am.new_op2);
5226                 set_am_attributes(cnt, &am);
5227                 set_ia32_ls_mode(cnt, get_irn_mode(param));
5228
5229                 SET_IA32_ORIG_NODE(cnt, node);
5230                 return fix_mem_proj(cnt, &am);
5231         }
5232
5233         new_param = be_transform_node(param);
5234
5235         /* do the standard popcount algo */
5236         /* TODO: This is stupid, we should transform this before the backend,
5237          * to get CSE, localopts, etc. for the operations
5238          * TODO: This is also not the optimal algorithm (it is just the starting
5239          * example in hackers delight, they optimize it more on the following page)
5240          * But I'm too lazy to fix this now, as the code should get lowered before
5241          * the backend anyway.
5242          */
5243
5244         /* m1 = x & 0x55555555 */
5245         imm = ia32_create_Immediate(NULL, 0, 0x55555555);
5246         m1 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, new_param, imm);
5247
5248         /* s1 = x >> 1 */
5249         simm = ia32_create_Immediate(NULL, 0, 1);
5250         s1 = new_bd_ia32_Shr(dbgi, new_block, new_param, simm);
5251
5252         /* m2 = s1 & 0x55555555 */
5253         m2 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s1, imm);
5254
5255         /* m3 = m1 + m2 */
5256         m3 = new_bd_ia32_Lea(dbgi, new_block, m2, m1);
5257
5258         /* m4 = m3 & 0x33333333 */
5259         imm = ia32_create_Immediate(NULL, 0, 0x33333333);
5260         m4 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m3, imm);
5261
5262         /* s2 = m3 >> 2 */
5263         simm = ia32_create_Immediate(NULL, 0, 2);
5264         s2 = new_bd_ia32_Shr(dbgi, new_block, m3, simm);
5265
5266         /* m5 = s2 & 0x33333333 */
5267         m5 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s2, imm);
5268
5269         /* m6 = m4 + m5 */
5270         m6 = new_bd_ia32_Lea(dbgi, new_block, m4, m5);
5271
5272         /* m7 = m6 & 0x0F0F0F0F */
5273         imm = ia32_create_Immediate(NULL, 0, 0x0F0F0F0F);
5274         m7 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m6, imm);
5275
5276         /* s3 = m6 >> 4 */
5277         simm = ia32_create_Immediate(NULL, 0, 4);
5278         s3 = new_bd_ia32_Shr(dbgi, new_block, m6, simm);
5279
5280         /* m8 = s3 & 0x0F0F0F0F */
5281         m8 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s3, imm);
5282
5283         /* m9 = m7 + m8 */
5284         m9 = new_bd_ia32_Lea(dbgi, new_block, m7, m8);
5285
5286         /* m10 = m9 & 0x00FF00FF */
5287         imm = ia32_create_Immediate(NULL, 0, 0x00FF00FF);
5288         m10 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m9, imm);
5289
5290         /* s4 = m9 >> 8 */
5291         simm = ia32_create_Immediate(NULL, 0, 8);
5292         s4 = new_bd_ia32_Shr(dbgi, new_block, m9, simm);
5293
5294         /* m11 = s4 & 0x00FF00FF */
5295         m11 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s4, imm);
5296
5297         /* m12 = m10 + m11 */
5298         m12 = new_bd_ia32_Lea(dbgi, new_block, m10, m11);
5299
5300         /* m13 = m12 & 0x0000FFFF */
5301         imm = ia32_create_Immediate(NULL, 0, 0x0000FFFF);
5302         m13 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m12, imm);
5303
5304         /* s5 = m12 >> 16 */
5305         simm = ia32_create_Immediate(NULL, 0, 16);
5306         s5 = new_bd_ia32_Shr(dbgi, new_block, m12, simm);
5307
5308         /* res = m13 + s5 */
5309         return new_bd_ia32_Lea(dbgi, new_block, m13, s5);
5310 }
5311
5312 /**
5313  * Transform builtin byte swap.
5314  */
5315 static ir_node *gen_bswap(ir_node *node)
5316 {
5317         ir_node *param     = be_transform_node(get_Builtin_param(node, 0));
5318         dbg_info *dbgi     = get_irn_dbg_info(node);
5319
5320         ir_node *block     = get_nodes_block(node);
5321         ir_node *new_block = be_transform_node(block);
5322         ir_mode *mode      = get_irn_mode(param);
5323         unsigned size      = get_mode_size_bits(mode);
5324         ir_node  *m1, *m2, *m3, *m4, *s1, *s2, *s3, *s4;
5325
5326         switch (size) {
5327         case 32:
5328                 if (ia32_cg_config.use_i486) {
5329                         /* swap available */
5330                         return new_bd_ia32_Bswap(dbgi, new_block, param);
5331                 }
5332                 s1 = new_bd_ia32_Shl(dbgi, new_block, param, ia32_create_Immediate(NULL, 0, 24));
5333                 s2 = new_bd_ia32_Shl(dbgi, new_block, param, ia32_create_Immediate(NULL, 0, 8));
5334
5335                 m1 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s2, ia32_create_Immediate(NULL, 0, 0xFF00));
5336                 m2 = new_bd_ia32_Lea(dbgi, new_block, s1, m1);
5337
5338                 s3 = new_bd_ia32_Shr(dbgi, new_block, param, ia32_create_Immediate(NULL, 0, 8));
5339
5340                 m3 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s3, ia32_create_Immediate(NULL, 0, 0xFF0000));
5341                 m4 = new_bd_ia32_Lea(dbgi, new_block, m2, m3);
5342
5343                 s4 = new_bd_ia32_Shr(dbgi, new_block, param, ia32_create_Immediate(NULL, 0, 24));
5344                 return new_bd_ia32_Lea(dbgi, new_block, m4, s4);
5345
5346         case 16:
5347                 /* swap16 always available */
5348                 return new_bd_ia32_Bswap16(dbgi, new_block, param);
5349
5350         default:
5351                 panic("Invalid bswap size (%d)", size);
5352         }
5353 }
5354
5355 /**
5356  * Transform builtin outport.
5357  */
5358 static ir_node *gen_outport(ir_node *node)
5359 {
5360         ir_node *port  = create_immediate_or_transform(get_Builtin_param(node, 0), 0);
5361         ir_node *oldv  = get_Builtin_param(node, 1);
5362         ir_mode *mode  = get_irn_mode(oldv);
5363         ir_node *value = be_transform_node(oldv);
5364         ir_node *block = be_transform_node(get_nodes_block(node));
5365         ir_node *mem   = be_transform_node(get_Builtin_mem(node));
5366         dbg_info *dbgi = get_irn_dbg_info(node);
5367
5368         ir_node *res = new_bd_ia32_Outport(dbgi, block, port, value, mem);
5369         set_ia32_ls_mode(res, mode);
5370         return res;
5371 }
5372
5373 /**
5374  * Transform builtin inport.
5375  */
5376 static ir_node *gen_inport(ir_node *node)
5377 {
5378         ir_type *tp    = get_Builtin_type(node);
5379         ir_type *rstp  = get_method_res_type(tp, 0);
5380         ir_mode *mode  = get_type_mode(rstp);
5381         ir_node *port  = create_immediate_or_transform(get_Builtin_param(node, 0), 0);
5382         ir_node *block = be_transform_node(get_nodes_block(node));
5383         ir_node *mem   = be_transform_node(get_Builtin_mem(node));
5384         dbg_info *dbgi = get_irn_dbg_info(node);
5385
5386         ir_node *res = new_bd_ia32_Inport(dbgi, block, port, mem);
5387         set_ia32_ls_mode(res, mode);
5388
5389         /* check for missing Result Proj */
5390         return res;
5391 }
5392
5393 /**
5394  * Transform a builtin inner trampoline
5395  */
5396 static ir_node *gen_inner_trampoline(ir_node *node)
5397 {
5398         ir_node  *ptr       = get_Builtin_param(node, 0);
5399         ir_node  *callee    = get_Builtin_param(node, 1);
5400         ir_node  *env       = be_transform_node(get_Builtin_param(node, 2));
5401         ir_node  *mem       = get_Builtin_mem(node);
5402         ir_node  *block     = get_nodes_block(node);
5403         ir_node  *new_block = be_transform_node(block);
5404         ir_node  *val;
5405         ir_node  *store;
5406         ir_node  *rel;
5407         ir_node  *trampoline;
5408         ir_node  *in[2];
5409         dbg_info *dbgi      = get_irn_dbg_info(node);
5410         ia32_address_t addr;
5411
5412         /* construct store address */
5413         memset(&addr, 0, sizeof(addr));
5414         ia32_create_address_mode(&addr, ptr, ia32_create_am_normal);
5415
5416         if (addr.base == NULL) {
5417                 addr.base = noreg_GP;
5418         } else {
5419                 addr.base = be_transform_node(addr.base);
5420         }
5421
5422         if (addr.index == NULL) {
5423                 addr.index = noreg_GP;
5424         } else {
5425                 addr.index = be_transform_node(addr.index);
5426         }
5427         addr.mem = be_transform_node(mem);
5428
5429         /* mov  ecx, <env> */
5430         val   = ia32_create_Immediate(NULL, 0, 0xB9);
5431         store = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
5432                                       addr.index, addr.mem, val);
5433         set_irn_pinned(store, get_irn_pinned(node));
5434         set_ia32_op_type(store, ia32_AddrModeD);
5435         set_ia32_ls_mode(store, mode_Bu);
5436         set_address(store, &addr);
5437         addr.mem = store;
5438         addr.offset += 1;
5439
5440         store = new_bd_ia32_Store(dbgi, new_block, addr.base,
5441                                   addr.index, addr.mem, env);
5442         set_irn_pinned(store, get_irn_pinned(node));
5443         set_ia32_op_type(store, ia32_AddrModeD);
5444         set_ia32_ls_mode(store, mode_Iu);
5445         set_address(store, &addr);
5446         addr.mem = store;
5447         addr.offset += 4;
5448
5449         /* jmp rel <callee> */
5450         val   = ia32_create_Immediate(NULL, 0, 0xE9);
5451         store = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
5452                                      addr.index, addr.mem, val);
5453         set_irn_pinned(store, get_irn_pinned(node));
5454         set_ia32_op_type(store, ia32_AddrModeD);
5455         set_ia32_ls_mode(store, mode_Bu);
5456         set_address(store, &addr);
5457         addr.mem = store;
5458         addr.offset += 1;
5459
5460         trampoline = be_transform_node(ptr);
5461
5462         /* the callee is typically an immediate */
5463         if (is_SymConst(callee)) {
5464                 rel = new_bd_ia32_Const(dbgi, new_block, get_SymConst_entity(callee), 0, 0, -10);
5465         } else {
5466                 rel = new_bd_ia32_Lea(dbgi, new_block, be_transform_node(callee), noreg_GP);
5467                 add_ia32_am_offs_int(rel, -10);
5468         }
5469         rel = new_bd_ia32_Sub(dbgi, new_block, noreg_GP, noreg_GP, nomem, rel, trampoline);
5470
5471         store = new_bd_ia32_Store(dbgi, new_block, addr.base,
5472                                   addr.index, addr.mem, rel);
5473         set_irn_pinned(store, get_irn_pinned(node));
5474         set_ia32_op_type(store, ia32_AddrModeD);
5475         set_ia32_ls_mode(store, mode_Iu);
5476         set_address(store, &addr);
5477
5478         in[0] = store;
5479         in[1] = trampoline;
5480
5481         return new_r_Tuple(new_block, 2, in);
5482 }
5483
5484 /**
5485  * Transform Builtin node.
5486  */
5487 static ir_node *gen_Builtin(ir_node *node)
5488 {
5489         ir_builtin_kind kind = get_Builtin_kind(node);
5490
5491         switch (kind) {
5492         case ir_bk_trap:
5493                 return gen_trap(node);
5494         case ir_bk_debugbreak:
5495                 return gen_debugbreak(node);
5496         case ir_bk_return_address:
5497                 return gen_return_address(node);
5498         case ir_bk_frame_address:
5499                 return gen_frame_address(node);
5500         case ir_bk_prefetch:
5501                 return gen_prefetch(node);
5502         case ir_bk_ffs:
5503                 return gen_ffs(node);
5504         case ir_bk_clz:
5505                 return gen_clz(node);
5506         case ir_bk_ctz:
5507                 return gen_ctz(node);
5508         case ir_bk_parity:
5509                 return gen_parity(node);
5510         case ir_bk_popcount:
5511                 return gen_popcount(node);
5512         case ir_bk_bswap:
5513                 return gen_bswap(node);
5514         case ir_bk_outport:
5515                 return gen_outport(node);
5516         case ir_bk_inport:
5517                 return gen_inport(node);
5518         case ir_bk_inner_trampoline:
5519                 return gen_inner_trampoline(node);
5520         }
5521         panic("Builtin %s not implemented in IA32", get_builtin_kind_name(kind));
5522 }
5523
5524 /**
5525  * Transform Proj(Builtin) node.
5526  */
5527 static ir_node *gen_Proj_Builtin(ir_node *proj)
5528 {
5529         ir_node         *node     = get_Proj_pred(proj);
5530         ir_node         *new_node = be_transform_node(node);
5531         ir_builtin_kind kind      = get_Builtin_kind(node);
5532
5533         switch (kind) {
5534         case ir_bk_return_address:
5535         case ir_bk_frame_address:
5536         case ir_bk_ffs:
5537         case ir_bk_clz:
5538         case ir_bk_ctz:
5539         case ir_bk_parity:
5540         case ir_bk_popcount:
5541         case ir_bk_bswap:
5542                 assert(get_Proj_proj(proj) == pn_Builtin_1_result);
5543                 return new_node;
5544         case ir_bk_trap:
5545         case ir_bk_debugbreak:
5546         case ir_bk_prefetch:
5547         case ir_bk_outport:
5548                 assert(get_Proj_proj(proj) == pn_Builtin_M);
5549                 return new_node;
5550         case ir_bk_inport:
5551                 if (get_Proj_proj(proj) == pn_Builtin_1_result) {
5552                         return new_r_Proj(new_node, get_irn_mode(proj), pn_ia32_Inport_res);
5553                 } else {
5554                         assert(get_Proj_proj(proj) == pn_Builtin_M);
5555                         return new_r_Proj(new_node, mode_M, pn_ia32_Inport_M);
5556                 }
5557         case ir_bk_inner_trampoline:
5558                 if (get_Proj_proj(proj) == pn_Builtin_1_result) {
5559                         return get_Tuple_pred(new_node, 1);
5560                 } else {
5561                         assert(get_Proj_proj(proj) == pn_Builtin_M);
5562                         return get_Tuple_pred(new_node, 0);
5563                 }
5564         }
5565         panic("Builtin %s not implemented in IA32", get_builtin_kind_name(kind));
5566 }
5567
5568 static ir_node *gen_be_IncSP(ir_node *node)
5569 {
5570         ir_node *res = be_duplicate_node(node);
5571         arch_add_irn_flags(res, arch_irn_flags_modify_flags);
5572
5573         return res;
5574 }
5575
5576 /**
5577  * Transform the Projs from a be_Call.
5578  */
5579 static ir_node *gen_Proj_be_Call(ir_node *node)
5580 {
5581         ir_node  *call        = get_Proj_pred(node);
5582         ir_node  *new_call    = be_transform_node(call);
5583         dbg_info *dbgi        = get_irn_dbg_info(node);
5584         long      proj        = get_Proj_proj(node);
5585         ir_mode  *mode        = get_irn_mode(node);
5586         ir_node  *res;
5587
5588         if (proj == pn_be_Call_M) {
5589                 return new_rd_Proj(dbgi, new_call, mode_M, n_ia32_Call_mem);
5590         }
5591         /* transform call modes */
5592         if (mode_is_data(mode)) {
5593                 const arch_register_class_t *cls = arch_get_irn_reg_class(node);
5594                 mode = cls->mode;
5595         }
5596
5597         /* Map from be_Call to ia32_Call proj number */
5598         if (proj == pn_be_Call_sp) {
5599                 proj = pn_ia32_Call_stack;
5600         } else if (proj == pn_be_Call_M) {
5601                 proj = pn_ia32_Call_M;
5602         } else if (proj == pn_be_Call_X_except) {
5603                 proj = pn_ia32_Call_X_except;
5604         } else if (proj == pn_be_Call_X_regular) {
5605                 proj = pn_ia32_Call_X_regular;
5606         } else {
5607                 arch_register_req_t const *const req    = arch_get_irn_register_req(node);
5608                 int                        const n_outs = arch_get_irn_n_outs(new_call);
5609                 int                              i;
5610
5611                 assert(proj      >= pn_be_Call_first_res);
5612                 assert(req->type & arch_register_req_type_limited);
5613
5614                 for (i = 0; i < n_outs; ++i) {
5615                         arch_register_req_t const *const new_req
5616                                 = arch_get_irn_register_req_out(new_call, i);
5617
5618                         if (!(new_req->type & arch_register_req_type_limited) ||
5619                             new_req->cls      != req->cls                     ||
5620                             *new_req->limited != *req->limited)
5621                                 continue;
5622
5623                         proj = i;
5624                         break;
5625                 }
5626                 assert(i < n_outs);
5627         }
5628
5629         res = new_rd_Proj(dbgi, new_call, mode, proj);
5630
5631         /* TODO arch_set_irn_register() only operates on Projs, need variant with index */
5632         switch (proj) {
5633         case pn_ia32_Call_stack:
5634                 arch_set_irn_register(res, &ia32_registers[REG_ESP]);
5635                 break;
5636
5637         case pn_ia32_Call_fpcw:
5638                 arch_set_irn_register(res, &ia32_registers[REG_FPCW]);
5639                 break;
5640         }
5641
5642         return res;
5643 }
5644
5645 /**
5646  * Transform the Projs from a Cmp.
5647  */
5648 static ir_node *gen_Proj_Cmp(ir_node *node)
5649 {
5650         /* this probably means not all mode_b nodes were lowered... */
5651         panic("trying to directly transform Proj_Cmp %+F (mode_b not lowered?)",
5652               node);
5653 }
5654
5655 static ir_node *gen_Proj_ASM(ir_node *node)
5656 {
5657         ir_mode *mode     = get_irn_mode(node);
5658         ir_node *pred     = get_Proj_pred(node);
5659         ir_node *new_pred = be_transform_node(pred);
5660         long     pos      = get_Proj_proj(node);
5661
5662         if (mode == mode_M) {
5663                 pos = arch_get_irn_n_outs(new_pred)-1;
5664         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
5665                 mode = mode_Iu;
5666         } else if (mode_is_float(mode)) {
5667                 mode = mode_E;
5668         } else {
5669                 panic("unexpected proj mode at ASM");
5670         }
5671
5672         return new_r_Proj(new_pred, mode, pos);
5673 }
5674
5675 /**
5676  * Transform and potentially renumber Proj nodes.
5677  */
5678 static ir_node *gen_Proj(ir_node *node)
5679 {
5680         ir_node *pred = get_Proj_pred(node);
5681         long    proj;
5682
5683         switch (get_irn_opcode(pred)) {
5684         case iro_Load:
5685                 return gen_Proj_Load(node);
5686         case iro_Store:
5687                 return gen_Proj_Store(node);
5688         case iro_ASM:
5689                 return gen_Proj_ASM(node);
5690         case iro_Builtin:
5691                 return gen_Proj_Builtin(node);
5692         case iro_Div:
5693                 return gen_Proj_Div(node);
5694         case iro_Mod:
5695                 return gen_Proj_Mod(node);
5696         case iro_CopyB:
5697                 return gen_Proj_CopyB(node);
5698         case beo_SubSP:
5699                 return gen_Proj_be_SubSP(node);
5700         case beo_AddSP:
5701                 return gen_Proj_be_AddSP(node);
5702         case beo_Call:
5703                 return gen_Proj_be_Call(node);
5704         case iro_Cmp:
5705                 return gen_Proj_Cmp(node);
5706         case iro_Start:
5707                 proj = get_Proj_proj(node);
5708                 switch (proj) {
5709                         case pn_Start_X_initial_exec: {
5710                                 ir_node  *block     = get_nodes_block(pred);
5711                                 ir_node  *new_block = be_transform_node(block);
5712                                 dbg_info *dbgi      = get_irn_dbg_info(node);
5713                                 /* we exchange the ProjX with a jump */
5714                                 ir_node  *jump      = new_rd_Jmp(dbgi, new_block);
5715
5716                                 return jump;
5717                         }
5718                 }
5719                 break;
5720
5721         default:
5722                 if (is_ia32_l_FloattoLL(pred)) {
5723                         return gen_Proj_l_FloattoLL(node);
5724 #ifdef FIRM_EXT_GRS
5725                 } else if (!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
5726 #else
5727                 } else {
5728 #endif
5729                         ir_mode *mode = get_irn_mode(node);
5730                         if (ia32_mode_needs_gp_reg(mode)) {
5731                                 ir_node *new_pred = be_transform_node(pred);
5732                                 ir_node *new_proj = new_r_Proj(new_pred, mode_Iu,
5733                                                                get_Proj_proj(node));
5734                                 new_proj->node_nr = node->node_nr;
5735                                 return new_proj;
5736                         }
5737                 }
5738         }
5739         return be_duplicate_node(node);
5740 }
5741
5742 /**
5743  * Enters all transform functions into the generic pointer
5744  */
5745 static void register_transformers(void)
5746 {
5747         /* first clear the generic function pointer for all ops */
5748         be_start_transform_setup();
5749
5750         be_set_transform_function(op_Add,              gen_Add);
5751         be_set_transform_function(op_And,              gen_And);
5752         be_set_transform_function(op_ASM,              ia32_gen_ASM);
5753         be_set_transform_function(op_be_AddSP,         gen_be_AddSP);
5754         be_set_transform_function(op_be_Call,          gen_be_Call);
5755         be_set_transform_function(op_be_Copy,          gen_be_Copy);
5756         be_set_transform_function(op_be_FrameAddr,     gen_be_FrameAddr);
5757         be_set_transform_function(op_be_IncSP,         gen_be_IncSP);
5758         be_set_transform_function(op_be_Return,        gen_be_Return);
5759         be_set_transform_function(op_be_SubSP,         gen_be_SubSP);
5760         be_set_transform_function(op_Builtin,          gen_Builtin);
5761         be_set_transform_function(op_Cmp,              gen_Cmp);
5762         be_set_transform_function(op_Cond,             gen_Cond);
5763         be_set_transform_function(op_Const,            gen_Const);
5764         be_set_transform_function(op_Conv,             gen_Conv);
5765         be_set_transform_function(op_CopyB,            ia32_gen_CopyB);
5766         be_set_transform_function(op_Div,              gen_Div);
5767         be_set_transform_function(op_Eor,              gen_Eor);
5768         be_set_transform_function(op_ia32_l_Adc,       gen_ia32_l_Adc);
5769         be_set_transform_function(op_ia32_l_Add,       gen_ia32_l_Add);
5770         be_set_transform_function(op_ia32_Leave,       be_duplicate_node);
5771         be_set_transform_function(op_ia32_l_FloattoLL, gen_ia32_l_FloattoLL);
5772         be_set_transform_function(op_ia32_l_IMul,      gen_ia32_l_IMul);
5773         be_set_transform_function(op_ia32_l_LLtoFloat, gen_ia32_l_LLtoFloat);
5774         be_set_transform_function(op_ia32_l_Mul,       gen_ia32_l_Mul);
5775         be_set_transform_function(op_ia32_l_Sbb,       gen_ia32_l_Sbb);
5776         be_set_transform_function(op_ia32_l_Sub,       gen_ia32_l_Sub);
5777         be_set_transform_function(op_ia32_GetEIP,      be_duplicate_node);
5778         be_set_transform_function(op_ia32_Minus64Bit,  be_duplicate_node);
5779         be_set_transform_function(op_ia32_NoReg_GP,    be_duplicate_node);
5780         be_set_transform_function(op_ia32_NoReg_VFP,   be_duplicate_node);
5781         be_set_transform_function(op_ia32_NoReg_XMM,   be_duplicate_node);
5782         be_set_transform_function(op_ia32_PopEbp,      be_duplicate_node);
5783         be_set_transform_function(op_ia32_Push,        be_duplicate_node);
5784         be_set_transform_function(op_IJmp,             gen_IJmp);
5785         be_set_transform_function(op_Jmp,              gen_Jmp);
5786         be_set_transform_function(op_Load,             gen_Load);
5787         be_set_transform_function(op_Minus,            gen_Minus);
5788         be_set_transform_function(op_Mod,              gen_Mod);
5789         be_set_transform_function(op_Mul,              gen_Mul);
5790         be_set_transform_function(op_Mulh,             gen_Mulh);
5791         be_set_transform_function(op_Mux,              gen_Mux);
5792         be_set_transform_function(op_Not,              gen_Not);
5793         be_set_transform_function(op_Or,               gen_Or);
5794         be_set_transform_function(op_Phi,              gen_Phi);
5795         be_set_transform_function(op_Proj,             gen_Proj);
5796         be_set_transform_function(op_Rotl,             gen_Rotl);
5797         be_set_transform_function(op_Shl,              gen_Shl);
5798         be_set_transform_function(op_Shr,              gen_Shr);
5799         be_set_transform_function(op_Shrs,             gen_Shrs);
5800         be_set_transform_function(op_Store,            gen_Store);
5801         be_set_transform_function(op_Sub,              gen_Sub);
5802         be_set_transform_function(op_SymConst,         gen_SymConst);
5803         be_set_transform_function(op_Unknown,          ia32_gen_Unknown);
5804 }
5805
5806 /**
5807  * Pre-transform all unknown and noreg nodes.
5808  */
5809 static void ia32_pretransform_node(void)
5810 {
5811         ir_graph        *irg      = current_ir_graph;
5812         ia32_irg_data_t *irg_data = ia32_get_irg_data(current_ir_graph);
5813
5814         irg_data->noreg_gp       = be_pre_transform_node(irg_data->noreg_gp);
5815         irg_data->noreg_vfp      = be_pre_transform_node(irg_data->noreg_vfp);
5816         irg_data->noreg_xmm      = be_pre_transform_node(irg_data->noreg_xmm);
5817         irg_data->get_eip        = be_pre_transform_node(irg_data->get_eip);
5818         irg_data->fpu_trunc_mode = be_pre_transform_node(irg_data->fpu_trunc_mode);
5819
5820         nomem    = get_irg_no_mem(irg);
5821         noreg_GP = ia32_new_NoReg_gp(irg);
5822 }
5823
5824 /**
5825  * Post-process all calls if we are in SSE mode.
5826  * The ABI requires that the results are in st0, copy them
5827  * to a xmm register.
5828  */
5829 static void postprocess_fp_call_results(void)
5830 {
5831         size_t i, n;
5832
5833         for (i = 0, n = ARR_LEN(call_list); i < n; ++i) {
5834                 ir_node *call = call_list[i];
5835                 ir_type *mtp  = call_types[i];
5836                 int     j;
5837
5838                 for (j = get_method_n_ress(mtp) - 1; j >= 0; --j) {
5839                         ir_type *res_tp = get_method_res_type(mtp, j);
5840                         ir_node *res, *new_res;
5841                         const ir_edge_t *edge, *next;
5842                         ir_mode *res_mode;
5843
5844                         if (! is_atomic_type(res_tp)) {
5845                                 /* no floating point return */
5846                                 continue;
5847                         }
5848                         res_mode = get_type_mode(res_tp);
5849                         if (! mode_is_float(res_mode)) {
5850                                 /* no floating point return */
5851                                 continue;
5852                         }
5853
5854                         res     = be_get_Proj_for_pn(call, pn_ia32_Call_vf0 + j);
5855                         new_res = NULL;
5856
5857                         /* now patch the users */
5858                         foreach_out_edge_safe(res, edge, next) {
5859                                 ir_node *succ = get_edge_src_irn(edge);
5860
5861                                 /* ignore Keeps */
5862                                 if (be_is_Keep(succ))
5863                                         continue;
5864
5865                                 if (is_ia32_xStore(succ)) {
5866                                         /* an xStore can be patched into an vfst */
5867                                         dbg_info *db    = get_irn_dbg_info(succ);
5868                                         ir_node  *block = get_nodes_block(succ);
5869                                         ir_node  *base  = get_irn_n(succ, n_ia32_xStore_base);
5870                                         ir_node  *idx   = get_irn_n(succ, n_ia32_xStore_index);
5871                                         ir_node  *mem   = get_irn_n(succ, n_ia32_xStore_mem);
5872                                         ir_node  *value = get_irn_n(succ, n_ia32_xStore_val);
5873                                         ir_mode  *mode  = get_ia32_ls_mode(succ);
5874
5875                                         ir_node  *st = new_bd_ia32_vfst(db, block, base, idx, mem, value, mode);
5876                                         //ir_node  *mem = new_r_Proj(st, mode_M, pn_ia32_vfst_M);
5877                                         set_ia32_am_offs_int(st, get_ia32_am_offs_int(succ));
5878                                         if (is_ia32_use_frame(succ))
5879                                                 set_ia32_use_frame(st);
5880                                         set_ia32_frame_ent(st, get_ia32_frame_ent(succ));
5881                                         set_irn_pinned(st, get_irn_pinned(succ));
5882                                         set_ia32_op_type(st, ia32_AddrModeD);
5883
5884                                         assert((long)pn_ia32_xStore_M == (long)pn_ia32_vfst_M);
5885                                         assert((long)pn_ia32_xStore_X_regular == (long)pn_ia32_vfst_X_regular);
5886                                         assert((long)pn_ia32_xStore_X_except == (long)pn_ia32_vfst_X_except);
5887
5888                                         exchange(succ, st);
5889
5890                                         continue;
5891                                 }
5892
5893                                 if (new_res == NULL) {
5894                                         dbg_info *db       = get_irn_dbg_info(call);
5895                                         ir_node  *block    = get_nodes_block(call);
5896                                         ir_node  *frame    = get_irg_frame(current_ir_graph);
5897                                         ir_node  *old_mem  = be_get_Proj_for_pn(call, pn_ia32_Call_M);
5898                                         ir_node  *call_mem = new_r_Proj(call, mode_M, pn_ia32_Call_M);
5899                                         ir_node  *vfst, *xld, *new_mem;
5900                                         ir_node  *vfst_mem;
5901
5902                                         /* store st(0) on stack */
5903                                         vfst = new_bd_ia32_vfst(db, block, frame, noreg_GP, call_mem,
5904                                                                 res, res_mode);
5905                                         set_ia32_op_type(vfst, ia32_AddrModeD);
5906                                         set_ia32_use_frame(vfst);
5907
5908                                         vfst_mem = new_r_Proj(vfst, mode_M, pn_ia32_vfst_M);
5909
5910                                         /* load into SSE register */
5911                                         xld = new_bd_ia32_xLoad(db, block, frame, noreg_GP, vfst_mem,
5912                                                                 res_mode);
5913                                         set_ia32_op_type(xld, ia32_AddrModeS);
5914                                         set_ia32_use_frame(xld);
5915
5916                                         new_res = new_r_Proj(xld, res_mode, pn_ia32_xLoad_res);
5917                                         new_mem = new_r_Proj(xld, mode_M, pn_ia32_xLoad_M);
5918
5919                                         if (old_mem != NULL) {
5920                                                 edges_reroute(old_mem, new_mem);
5921                                                 kill_node(old_mem);
5922                                         }
5923                                 }
5924                                 set_irn_n(succ, get_edge_src_pos(edge), new_res);
5925                         }
5926                 }
5927         }
5928 }
5929
5930 /* do the transformation */
5931 void ia32_transform_graph(ir_graph *irg)
5932 {
5933         int cse_last;
5934
5935         register_transformers();
5936         initial_fpcw       = NULL;
5937         ia32_no_pic_adjust = 0;
5938
5939         old_initial_fpcw = be_get_initial_reg_value(irg, &ia32_registers[REG_FPCW]);
5940
5941         be_timer_push(T_HEIGHTS);
5942         ia32_heights = heights_new(irg);
5943         be_timer_pop(T_HEIGHTS);
5944         ia32_calculate_non_address_mode_nodes(irg);
5945
5946         /* the transform phase is not safe for CSE (yet) because several nodes get
5947          * attributes set after their creation */
5948         cse_last = get_opt_cse();
5949         set_opt_cse(0);
5950
5951         call_list  = NEW_ARR_F(ir_node *, 0);
5952         call_types = NEW_ARR_F(ir_type *, 0);
5953         be_transform_graph(irg, ia32_pretransform_node);
5954
5955         if (ia32_cg_config.use_sse2)
5956                 postprocess_fp_call_results();
5957         DEL_ARR_F(call_types);
5958         DEL_ARR_F(call_list);
5959
5960         set_opt_cse(cse_last);
5961
5962         ia32_free_non_address_mode_nodes();
5963         heights_free(ia32_heights);
5964         ia32_heights = NULL;
5965 }
5966
5967 void ia32_init_transform(void)
5968 {
5969         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
5970 }