nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include "irargs_t.h"
  13 #include "irnode_t.h"
  14 #include "irgraph_t.h"
  15 #include "irmode_t.h"
  16 #include "iropt_t.h"
  17 #include "irop_t.h"
  18 #include "irprog_t.h"
  19 #include "iredges_t.h"
  20 #include "irgmod.h"
  21 #include "irvrfy.h"
  22 #include "ircons.h"
  23 #include "dbginfo.h"
  24 #include "debug.h"
  25
  26 #include "../benode_t.h"
  27 #include "../besched.h"
  28
  29 #include "bearch_ia32_t.h"
  30
  31 #include "ia32_nodes_attr.h"
  32 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  33 #include "ia32_transform.h"
  34 #include "ia32_new_nodes.h"
  35 #include "ia32_map_regs.h"
  36
  37 #include "gen_ia32_regalloc_if.h"
  38
  39 #ifdef NDEBUG
  40 #define SET_IA32_ORIG_NODE(n, o)
  41 #else
  42 #define SET_IA32_ORIG_NODE(n, o) set_ia32_orig_node(n, o);
  43 #endif /* NDEBUG */
  44
  45
  46 #define SFP_SIGN "0x80000000"
  47 #define DFP_SIGN "0x8000000000000000"
  48 #define SFP_ABS  "0x7FFFFFFF"
  49 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  50
  51 #define TP_SFP_SIGN "ia32_sfp_sign"
  52 #define TP_DFP_SIGN "ia32_dfp_sign"
  53 #define TP_SFP_ABS  "ia32_sfp_abs"
  54 #define TP_DFP_ABS  "ia32_dfp_abs"
  55
  56 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  57 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  58 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  59 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  60
  61 extern ir_op *get_op_Mulh(void);
  62
  63 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  64                                                                           ir_node *op1, ir_node *op2, ir_node *mem, ir_mode *mode);
  65
  66 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  67                                                                          ir_node *op, ir_node *mem, ir_mode *mode);
  68
  69 typedef enum {
  70         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  71 } ia32_known_const_t;
  72
  73 /****************************************************************************************************
  74  *                  _        _                        __                           _   _
  75  *                 | |      | |                      / _|                         | | (_)
  76  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  77  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  78  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  79  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  80  *
  81  ****************************************************************************************************/
  82
  83 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
  84 static const char *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
  85         static const struct {
  86                 const char *tp_name;
  87                 const char *ent_name;
  88                 const char *cnst_str;
  89         } names [ia32_known_const_max] = {
  90                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
  91                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
  92                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
  93                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
  94         };
  95         static struct entity *ent_cache[ia32_known_const_max];
  96
  97         const char    *tp_name, *ent_name, *cnst_str;
  98         ir_type       *tp;
  99         ir_node       *cnst;
 100         ir_graph      *rem;
 101         entity        *ent;
 102         tarval        *tv;
 103
 104   ent_name = names[kct].ent_name;
 105         if (! ent_cache[kct]) {
 106                 tp_name  = names[kct].tp_name;
 107                 cnst_str = names[kct].cnst_str;
 108
 109                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 110                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 111                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 112
 113                 set_entity_ld_ident(ent, get_entity_ident(ent));
 114                 set_entity_visibility(ent, visibility_local);
 115                 set_entity_variability(ent, variability_constant);
 116                 set_entity_allocation(ent, allocation_static);
 117
 118                 /* we create a new entity here: It's initialization must resist on the
 119                     const code irg */
 120                 rem = current_ir_graph;
 121                 current_ir_graph = get_const_code_irg();
 122                 cnst = new_Const(mode, tv);
 123                 current_ir_graph = rem;
 124
 125                 set_atomic_ent_value(ent, cnst);
 126
 127                 /* cache the entry */
 128                 ent_cache[kct] = ent;
 129         }
 130         return ent_name;
 131 }
 132
 133 #ifndef NDEBUG
 134 /**
 135  * Prints the old node name on cg obst and returns a pointer to it.
 136  */
 137 const char *get_old_node_name(ia32_transform_env_t *env) {
 138         static int name_cnt = 0;
 139         ia32_isa_t *isa = (ia32_isa_t *)env->cg->arch_env->isa;
 140
 141         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", env->irn);
 142         obstack_1grow(isa->name_obst, 0);
 143         isa->name_obst_size += obstack_object_size(isa->name_obst);
 144         name_cnt++;
 145         if (name_cnt % 1024 == 0) {
 146                 printf("name obst size reached %d bytes after %d nodes\n", isa->name_obst_size, name_cnt);
 147         }
 148         return obstack_finish(isa->name_obst);
 149 }
 150 #endif /* NDEBUG */
 151
 152 /* determine if one operator is an Imm */
 153 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 154         if (op1)
 155                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 156         else return is_ia32_Cnst(op2) ? op2 : NULL;
 157 }
 158
 159 /* determine if one operator is not an Imm */
 160 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 161         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 162 }
 163
 164
 165 /**
 166  * Construct a standard binary operation, set AM and immediate if required.
 167  *
 168  * @param env   The transformation environment
 169  * @param op1   The first operand
 170  * @param op2   The second operand
 171  * @param func  The node constructor function
 172  * @return The constructed ia32 node.
 173  */
 174 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 175         ir_node           *new_op   = NULL;
 176         ir_mode           *mode     = env->mode;
 177         dbg_info          *dbg      = env->dbg;
 178         ir_graph          *irg      = env->irg;
 179         ir_node           *block    = env->block;
 180         firm_dbg_module_t *mod      = env->mod;
 181         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 182         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 183         ir_node           *nomem    = new_NoMem();
 184         ir_node           *expr_op, *imm_op;
 185
 186         /* Check if immediate optimization is on and */
 187         /* if it's an operation with immediate.      */
 188         if (! env->cg->opt.immops) {
 189                 expr_op = op1;
 190                 imm_op  = NULL;
 191         }
 192         else if (is_op_commutative(get_irn_op(env->irn))) {
 193                 imm_op  = get_immediate_op(op1, op2);
 194                 expr_op = get_expr_op(op1, op2);
 195         }
 196         else {
 197                 imm_op  = get_immediate_op(NULL, op2);
 198                 expr_op = get_expr_op(op1, op2);
 199         }
 200
 201         assert((expr_op || imm_op) && "invalid operands");
 202
 203         if (!expr_op) {
 204                 /* We have two consts here: not yet supported */
 205                 imm_op = NULL;
 206         }
 207
 208         if (mode_is_float(mode)) {
 209                 /* floating point operations */
 210                 if (imm_op) {
 211                         DB((mod, LEVEL_1, "FP with immediate ..."));
 212                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem, mode_T);
 213                         set_ia32_Immop_attr(new_op, imm_op);
 214                         set_ia32_am_support(new_op, ia32_am_None);
 215                 }
 216                 else {
 217                         DB((mod, LEVEL_1, "FP binop ..."));
 218                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 219                         set_ia32_am_support(new_op, ia32_am_Source);
 220                 }
 221         }
 222         else {
 223                 /* integer operations */
 224                 if (imm_op) {
 225                         /* This is expr + const */
 226                         DB((mod, LEVEL_1, "INT with immediate ..."));
 227                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem, mode_T);
 228                         set_ia32_Immop_attr(new_op, imm_op);
 229
 230                         /* set AM support */
 231                         set_ia32_am_support(new_op, ia32_am_Dest);
 232                 }
 233                 else {
 234                         DB((mod, LEVEL_1, "INT binop ..."));
 235                         /* This is a normal operation */
 236                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 237
 238                         /* set AM support */
 239                         set_ia32_am_support(new_op, ia32_am_Full);
 240                 }
 241         }
 242
 243   SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 244
 245         set_ia32_res_mode(new_op, mode);
 246
 247         if (is_op_commutative(get_irn_op(env->irn))) {
 248                 set_ia32_commutative(new_op);
 249         }
 250
 251         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 252 }
 253
 254
 255
 256 /**
 257  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 258  *
 259  * @param env   The transformation environment
 260  * @param op1   The first operand
 261  * @param op2   The second operand
 262  * @param func  The node constructor function
 263  * @return The constructed ia32 node.
 264  */
 265 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 266         ir_node           *new_op = NULL;
 267         ir_mode           *mode   = env->mode;
 268         dbg_info          *dbg    = env->dbg;
 269         ir_graph          *irg    = env->irg;
 270         ir_node           *block  = env->block;
 271         firm_dbg_module_t *mod    = env->mod;
 272         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 273         ir_node           *nomem  = new_NoMem();
 274         ir_node           *expr_op, *imm_op;
 275         tarval            *tv;
 276
 277         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 278
 279         /* Check if immediate optimization is on and */
 280         /* if it's an operation with immediate.      */
 281         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 282         expr_op = get_expr_op(op1, op2);
 283
 284         assert((expr_op || imm_op) && "invalid operands");
 285
 286         if (!expr_op) {
 287                 /* We have two consts here: not yet supported */
 288                 imm_op = NULL;
 289         }
 290
 291         /* Limit imm_op within range imm8 */
 292         if (imm_op) {
 293                 tv = get_ia32_Immop_tarval(imm_op);
 294
 295                 if (tv) {
 296                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 297                 }
 298                 else {
 299                         imm_op = NULL;
 300                 }
 301         }
 302
 303         /* integer operations */
 304         if (imm_op) {
 305                 /* This is shift/rot with const */
 306                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 307
 308                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 309                 set_ia32_Immop_attr(new_op, imm_op);
 310         }
 311         else {
 312                 /* This is a normal shift/rot */
 313                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 314                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 315         }
 316
 317         /* set AM support */
 318         set_ia32_am_support(new_op, ia32_am_Dest);
 319
 320         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 321
 322         set_ia32_res_mode(new_op, mode);
 323
 324         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 325 }
 326
 327
 328 /**
 329  * Construct a standard unary operation, set AM and immediate if required.
 330  *
 331  * @param env   The transformation environment
 332  * @param op    The operand
 333  * @param func  The node constructor function
 334  * @return The constructed ia32 node.
 335  */
 336 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 337         ir_node           *new_op = NULL;
 338         ir_mode           *mode   = env->mode;
 339         dbg_info          *dbg    = env->dbg;
 340         firm_dbg_module_t *mod    = env->mod;
 341         ir_graph          *irg    = env->irg;
 342         ir_node           *block  = env->block;
 343         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 344         ir_node           *nomem  = new_NoMem();
 345
 346         new_op = func(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
 347
 348         if (mode_is_float(mode)) {
 349                 DB((mod, LEVEL_1, "FP unop ..."));
 350                 /* floating point operations don't support implicit store */
 351                 set_ia32_am_support(new_op, ia32_am_None);
 352         }
 353         else {
 354                 DB((mod, LEVEL_1, "INT unop ..."));
 355                 set_ia32_am_support(new_op, ia32_am_Dest);
 356         }
 357
 358         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 359
 360         set_ia32_res_mode(new_op, mode);
 361
 362         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 363 }
 364
 365
 366
 367 /**
 368  * Creates an ia32 Add with immediate.
 369  *
 370  * @param env       The transformation environment
 371  * @param expr_op   The expression operator
 372  * @param const_op  The constant
 373  * @return the created ia32 Add node
 374  */
 375 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 376         ir_node                *new_op     = NULL;
 377         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 378         firm_dbg_module_t      *mod        = env->mod;
 379         dbg_info               *dbg        = env->dbg;
 380         ir_graph               *irg        = env->irg;
 381         ir_node                *block      = env->block;
 382         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 383         ir_node                *nomem      = new_NoMem();
 384         int                     normal_add = 1;
 385         tarval_classification_t class_tv, class_negtv;
 386
 387         /* try to optimize to inc/dec  */
 388         if (env->cg->opt.incdec && tv) {
 389                 /* optimize tarvals */
 390                 class_tv    = classify_tarval(tv);
 391                 class_negtv = classify_tarval(tarval_neg(tv));
 392
 393                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 394                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 395                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 396                         normal_add = 0;
 397                 }
 398                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 399                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 400                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 401                         normal_add = 0;
 402                 }
 403         }
 404
 405         if (normal_add) {
 406                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 407                 set_ia32_Immop_attr(new_op, const_op);
 408         }
 409
 410         return new_op;
 411 }
 412
 413 /**
 414  * Creates an ia32 Add.
 415  *
 416  * @param dbg       firm node dbg
 417  * @param block     the block the new node should belong to
 418  * @param op1       first operator
 419  * @param op2       second operator
 420  * @param mode      node mode
 421  * @return the created ia32 Add node
 422  */
 423 static ir_node *gen_Add(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 424         ir_node  *new_op = NULL;
 425         dbg_info *dbg    = env->dbg;
 426         ir_mode  *mode   = env->mode;
 427         ir_graph *irg    = env->irg;
 428         ir_node  *block  = env->block;
 429         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 430         ir_node  *nomem  = new_NoMem();
 431         ir_node  *expr_op, *imm_op;
 432
 433         /* Check if immediate optimization is on and */
 434         /* if it's an operation with immediate.      */
 435         imm_op  = env->cg->opt.immops ? get_immediate_op(op1, op2) : NULL;
 436         expr_op = get_expr_op(op1, op2);
 437
 438         assert((expr_op || imm_op) && "invalid operands");
 439
 440         if (mode_is_float(mode)) {
 441                 return gen_binop(env, op1, op2, new_rd_ia32_fAdd);
 442         }
 443         else {
 444                 /* integer ADD */
 445                 if (!expr_op) {
 446                         /* No expr_op means, that we have two const - one symconst and */
 447                         /* one tarval or another symconst - because this case is not   */
 448                         /* covered by constant folding                                 */
 449
 450                         new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 451                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 452                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 453
 454                         /* set AM support */
 455                         set_ia32_am_support(new_op, ia32_am_Source);
 456                         set_ia32_op_type(new_op, ia32_AddrModeS);
 457                         set_ia32_am_flavour(new_op, ia32_am_O);
 458
 459                         /* Lea doesn't need a Proj */
 460                         return new_op;
 461                 }
 462                 else if (imm_op) {
 463                         /* This is expr + const */
 464                         new_op = gen_imm_Add(env, expr_op, imm_op);
 465
 466                         /* set AM support */
 467                         set_ia32_am_support(new_op, ia32_am_Dest);
 468                 }
 469                 else {
 470                         /* This is a normal add */
 471                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 472
 473                         /* set AM support */
 474                         set_ia32_am_support(new_op, ia32_am_Full);
 475                 }
 476         }
 477
 478         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 479
 480         set_ia32_res_mode(new_op, mode);
 481
 482         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 483 }
 484
 485
 486
 487 /**
 488  * Creates an ia32 Mul.
 489  *
 490  * @param dbg       firm node dbg
 491  * @param block     the block the new node should belong to
 492  * @param op1       first operator
 493  * @param op2       second operator
 494  * @param mode      node mode
 495  * @return the created ia32 Mul node
 496  */
 497 static ir_node *gen_Mul(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 498         ir_node *new_op;
 499
 500         if (mode_is_float(env->mode)) {
 501                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMul);
 502         }
 503         else {
 504                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 505         }
 506
 507         return new_op;
 508 }
 509
 510
 511
 512 /**
 513  * Creates an ia32 Mulh.
 514  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 515  * this result while Mul returns the lower 32 bit.
 516  *
 517  * @param env   The transformation environment
 518  * @param op1   The first operator
 519  * @param op2   The second operator
 520  * @return the created ia32 Mulh node
 521  */
 522 static ir_node *gen_Mulh(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 523         ir_node *proj_EAX, *proj_EDX, *mulh;
 524         ir_node *in[1];
 525
 526         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 527         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 528         mulh     = get_Proj_pred(proj_EAX);
 529         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 530
 531         /* to be on the save side */
 532         set_Proj_proj(proj_EAX, pn_EAX);
 533
 534         if (get_ia32_cnst(mulh)) {
 535                 /* Mulh with const cannot have AM */
 536                 set_ia32_am_support(mulh, ia32_am_None);
 537         }
 538         else {
 539                 /* Mulh cannot have AM for destination */
 540                 set_ia32_am_support(mulh, ia32_am_Source);
 541         }
 542
 543         in[0] = proj_EAX;
 544
 545         /* keep EAX */
 546         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 547
 548         return proj_EDX;
 549 }
 550
 551
 552
 553 /**
 554  * Creates an ia32 And.
 555  *
 556  * @param env   The transformation environment
 557  * @param op1   The first operator
 558  * @param op2   The second operator
 559  * @return The created ia32 And node
 560  */
 561 static ir_node *gen_And(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 562         if (mode_is_float(env->mode)) {
 563                 return gen_binop(env, op1, op2, new_rd_ia32_fAnd);
 564         }
 565         else {
 566                 return gen_binop(env, op1, op2, new_rd_ia32_And);
 567         }
 568 }
 569
 570
 571
 572 /**
 573  * Creates an ia32 Or.
 574  *
 575  * @param env   The transformation environment
 576  * @param op1   The first operator
 577  * @param op2   The second operator
 578  * @return The created ia32 Or node
 579  */
 580 static ir_node *gen_Or(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 581         if (mode_is_float(env->mode)) {
 582                 return gen_binop(env, op1, op2, new_rd_ia32_fOr);
 583         }
 584         else {
 585                 return gen_binop(env, op1, op2, new_rd_ia32_Or);
 586         }
 587 }
 588
 589
 590
 591 /**
 592  * Creates an ia32 Eor.
 593  *
 594  * @param env   The transformation environment
 595  * @param op1   The first operator
 596  * @param op2   The second operator
 597  * @return The created ia32 Eor node
 598  */
 599 static ir_node *gen_Eor(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 600         if (mode_is_float(env->mode)) {
 601                 return gen_binop(env, op1, op2, new_rd_ia32_fEor);
 602         }
 603         else {
 604                 return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 605         }
 606 }
 607
 608
 609
 610 /**
 611  * Creates an ia32 Max.
 612  *
 613  * @param env      The transformation environment
 614  * @param op1      The first operator
 615  * @param op2      The second operator
 616  * @return the created ia32 Max node
 617  */
 618 static ir_node *gen_Max(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 619         ir_node *new_op;
 620
 621         if (mode_is_float(env->mode)) {
 622                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMax);
 623         }
 624         else {
 625                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 626                 set_ia32_am_support(new_op, ia32_am_None);
 627                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 628         }
 629
 630         return new_op;
 631 }
 632
 633
 634
 635 /**
 636  * Creates an ia32 Min.
 637  *
 638  * @param env      The transformation environment
 639  * @param op1      The first operator
 640  * @param op2      The second operator
 641  * @return the created ia32 Min node
 642  */
 643 static ir_node *gen_Min(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 644         ir_node *new_op;
 645
 646         if (mode_is_float(env->mode)) {
 647                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMin);
 648         }
 649         else {
 650                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 651                 set_ia32_am_support(new_op, ia32_am_None);
 652                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 653         }
 654
 655         return new_op;
 656 }
 657
 658
 659
 660 /**
 661  * Creates an ia32 Sub with immediate.
 662  *
 663  * @param env   The transformation environment
 664  * @param op1   The first operator
 665  * @param op2   The second operator
 666  * @return The created ia32 Sub node
 667  */
 668 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 669         ir_node                *new_op     = NULL;
 670         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 671         firm_dbg_module_t      *mod        = env->mod;
 672         dbg_info               *dbg        = env->dbg;
 673         ir_graph               *irg        = env->irg;
 674         ir_node                *block      = env->block;
 675         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 676         ir_node                *nomem      = new_NoMem();
 677         int                     normal_sub = 1;
 678         tarval_classification_t class_tv, class_negtv;
 679
 680         /* try to optimize to inc/dec  */
 681         if (env->cg->opt.incdec && tv) {
 682                 /* optimize tarvals */
 683                 class_tv    = classify_tarval(tv);
 684                 class_negtv = classify_tarval(tarval_neg(tv));
 685
 686                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 687                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 688                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 689                         normal_sub = 0;
 690                 }
 691                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 692                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 693                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 694                         normal_sub = 0;
 695                 }
 696         }
 697
 698         if (normal_sub) {
 699                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 700                 set_ia32_Immop_attr(new_op, const_op);
 701         }
 702
 703         return new_op;
 704 }
 705
 706 /**
 707  * Creates an ia32 Sub.
 708  *
 709  * @param env   The transformation environment
 710  * @param op1   The first operator
 711  * @param op2   The second operator
 712  * @return The created ia32 Sub node
 713  */
 714 static ir_node *gen_Sub(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 715         ir_node  *new_op = NULL;
 716         dbg_info *dbg    = env->dbg;
 717         ir_mode  *mode   = env->mode;
 718         ir_graph *irg    = env->irg;
 719         ir_node  *block  = env->block;
 720         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 721         ir_node  *nomem  = new_NoMem();
 722         ir_node  *expr_op, *imm_op;
 723
 724         /* Check if immediate optimization is on and */
 725         /* if it's an operation with immediate.      */
 726         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 727         expr_op = get_expr_op(op1, op2);
 728
 729         assert((expr_op || imm_op) && "invalid operands");
 730
 731         if (mode_is_float(mode)) {
 732                 return gen_binop(env, op1, op2, new_rd_ia32_fSub);
 733         }
 734         else {
 735                 /* integer SUB */
 736                 if (!expr_op) {
 737                         /* No expr_op means, that we have two const - one symconst and */
 738                         /* one tarval or another symconst - because this case is not   */
 739                         /* covered by constant folding                                 */
 740
 741                         new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 742                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 743                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 744
 745                         /* set AM support */
 746                         set_ia32_am_support(new_op, ia32_am_Source);
 747                         set_ia32_op_type(new_op, ia32_AddrModeS);
 748                         set_ia32_am_flavour(new_op, ia32_am_O);
 749
 750                         /* Lea doesn't need a Proj */
 751                         return new_op;
 752                 }
 753                 else if (imm_op) {
 754                         /* This is expr - const */
 755                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 756
 757                         /* set AM support */
 758                         set_ia32_am_support(new_op, ia32_am_Dest);
 759                 }
 760                 else {
 761                         /* This is a normal sub */
 762                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 763
 764                         /* set AM support */
 765                         set_ia32_am_support(new_op, ia32_am_Full);
 766                 }
 767         }
 768
 769         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 770
 771         set_ia32_res_mode(new_op, mode);
 772
 773         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 774 }
 775
 776 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
 777         const ir_edge_t *edge;
 778         ir_node   *proj;
 779         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 780
 781         foreach_out_edge(irn, edge) {
 782                 proj = get_edge_src_irn(edge);
 783
 784                 if (get_Proj_proj(proj) == pn)
 785                         return proj;
 786         }
 787
 788         return NULL;
 789 }
 790
 791 /**
 792  * Generates an ia32 DivMod with additional infrastructure for the
 793  * register allocator if needed.
 794  *
 795  * @param env      The transformation environment
 796  * @param dividend -no comment- :)
 797  * @param divisor  -no comment- :)
 798  * @param dm_flav  flavour_Div/Mod/DivMod
 799  * @return The created ia32 DivMod node
 800  */
 801 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 802         ir_node  *res, *proj;
 803         ir_node  *edx_node, *cltd;
 804         ir_node  *in_keep[1];
 805         dbg_info *dbg   = env->dbg;
 806         ir_graph *irg   = env->irg;
 807         ir_node  *block = env->block;
 808         ir_mode  *mode  = env->mode;
 809         ir_node  *irn   = env->irn;
 810         ir_node  *mem;
 811
 812         switch (dm_flav) {
 813                 case flavour_Div:
 814                         mem  = get_Div_mem(irn);
 815                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 816                         break;
 817                 case flavour_Mod:
 818                         mem  = get_Mod_mem(irn);
 819                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 820                         break;
 821                 case flavour_DivMod:
 822                         mem  = get_DivMod_mem(irn);
 823                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 824                         break;
 825                 default:
 826                         assert(0);
 827         }
 828
 829         if (mode_is_signed(mode)) {
 830                 /* in signed mode, we need to sign extend the dividend */
 831                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend, mode_T);
 832                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EAX);
 833                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EDX);
 834         }
 835         else {
 836                 edx_node = new_rd_ia32_Const(dbg, irg, block, mode_Iu);
 837                 set_ia32_Const_type(edx_node, ia32_Const);
 838                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 839         }
 840
 841         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, mode_T);
 842
 843         set_ia32_flavour(res, dm_flav);
 844         set_ia32_n_res(res, 2);
 845
 846         /* Only one proj is used -> We must add a second proj and */
 847         /* connect this one to a Keep node to eat up the second   */
 848         /* destroyed register.                                    */
 849         if (get_irn_n_edges(irn) == 1) {
 850                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 851                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 852
 853                 if (get_Proj_proj(proj) == pn_DivMod_res_div) {
 854                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 855                 }
 856                 else {
 857                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 858                 }
 859
 860                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 861         }
 862
 863         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
 864
 865         set_ia32_res_mode(res, mode_Is);
 866
 867         return res;
 868 }
 869
 870
 871 /**
 872  * Wrapper for generate_DivMod. Sets flavour_Mod.
 873  */
 874 static ir_node *gen_Mod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 875         return generate_DivMod(env, op1, op2, flavour_Mod);
 876 }
 877
 878
 879
 880 /**
 881  * Wrapper for generate_DivMod. Sets flavour_Div.
 882  */
 883 static ir_node *gen_Div(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 884         return generate_DivMod(env, op1, op2, flavour_Div);
 885 }
 886
 887
 888
 889 /**
 890  * Wrapper for generate_DivMod. Sets flavour_DivMod.
 891  */
 892 static ir_node *gen_DivMod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 893         return generate_DivMod(env, op1, op2, flavour_DivMod);
 894 }
 895
 896
 897
 898 /**
 899  * Creates an ia32 floating Div.
 900  *
 901  * @param env   The transformation environment
 902  * @param op1   The first operator
 903  * @param op2   The second operator
 904  * @return The created ia32 fDiv node
 905  */
 906 static ir_node *gen_Quot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 907         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 908         ir_node *nomem = new_rd_NoMem(env->irg);
 909         ir_node *new_op;
 910
 911         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, env->mode);
 912         set_ia32_am_support(new_op, ia32_am_Source);
 913
 914         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 915
 916         return new_op;
 917 }
 918
 919
 920
 921 /**
 922  * Creates an ia32 Shl.
 923  *
 924  * @param env   The transformation environment
 925  * @param op1   The first operator
 926  * @param op2   The second operator
 927  * @return The created ia32 Shl node
 928  */
 929 static ir_node *gen_Shl(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 930         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shl);
 931 }
 932
 933
 934
 935 /**
 936  * Creates an ia32 Shr.
 937  *
 938  * @param env   The transformation environment
 939  * @param op1   The first operator
 940  * @param op2   The second operator
 941  * @return The created ia32 Shr node
 942  */
 943 static ir_node *gen_Shr(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 944         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shr);
 945 }
 946
 947
 948
 949 /**
 950  * Creates an ia32 Shrs.
 951  *
 952  * @param env   The transformation environment
 953  * @param op1   The first operator
 954  * @param op2   The second operator
 955  * @return The created ia32 Shrs node
 956  */
 957 static ir_node *gen_Shrs(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 958         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shrs);
 959 }
 960
 961
 962
 963 /**
 964  * Creates an ia32 RotL.
 965  *
 966  * @param env   The transformation environment
 967  * @param op1   The first operator
 968  * @param op2   The second operator
 969  * @return The created ia32 RotL node
 970  */
 971 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 972         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
 973 }
 974
 975
 976
 977 /**
 978  * Creates an ia32 RotR.
 979  * NOTE: There is no RotR with immediate because this would always be a RotL
 980  *       "imm-mode_size_bits" which can be pre-calculated.
 981  *
 982  * @param env   The transformation environment
 983  * @param op1   The first operator
 984  * @param op2   The second operator
 985  * @return The created ia32 RotR node
 986  */
 987 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 988         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
 989 }
 990
 991
 992
 993 /**
 994  * Creates an ia32 RotR or RotL (depending on the found pattern).
 995  *
 996  * @param env   The transformation environment
 997  * @param op1   The first operator
 998  * @param op2   The second operator
 999  * @return The created ia32 RotL or RotR node
1000  */
1001 static ir_node *gen_Rot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1002         ir_node *rotate = NULL;
1003
1004         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1005                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1006                  that means we can create a RotR instead of an Add and a RotL */
1007
1008         if (is_Proj(op2)) {
1009                 ir_node *pred = get_Proj_pred(op2);
1010
1011                 if (is_ia32_Add(pred)) {
1012                         ir_node *pred_pred = get_irn_n(pred, 2);
1013                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1014                         long     bits      = get_mode_size_bits(env->mode);
1015
1016                         if (is_Proj(pred_pred)) {
1017                                 pred_pred = get_Proj_pred(pred_pred);
1018                         }
1019
1020                         if (is_ia32_Minus(pred_pred) &&
1021                                 tarval_is_long(tv)       &&
1022                                 get_tarval_long(tv) == bits)
1023                         {
1024                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1025                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1026                         }
1027
1028                 }
1029         }
1030
1031         if (!rotate) {
1032                 rotate = gen_RotL(env, op1, op2);
1033         }
1034
1035         return rotate;
1036 }
1037
1038
1039
1040 /**
1041  * Transforms a Minus node.
1042  *
1043  * @param env   The transformation environment
1044  * @param op    The operator
1045  * @return The created ia32 Minus node
1046  */
1047 static ir_node *gen_Minus(ia32_transform_env_t *env, ir_node *op) {
1048         const char *name;
1049         ir_node *new_op;
1050         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1051         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1052         ir_node *nomem    = new_rd_NoMem(env->irg);
1053         int      size;
1054
1055         if (mode_is_float(env->mode)) {
1056                 new_op = new_rd_ia32_fEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1057
1058                 size   = get_mode_size_bits(env->mode);
1059                 name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1060
1061                 set_ia32_sc(new_op, name);
1062
1063                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1064
1065                 set_ia32_res_mode(new_op, env->mode);
1066
1067                 new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1068         }
1069         else {
1070                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1071         }
1072
1073         return new_op;
1074 }
1075
1076
1077
1078 /**
1079  * Transforms a Not node.
1080  *
1081  * @param env   The transformation environment
1082  * @param op    The operator
1083  * @return The created ia32 Not node
1084  */
1085 static ir_node *gen_Not(ia32_transform_env_t *env, ir_node *op) {
1086         ir_node *new_op;
1087
1088         if (mode_is_float(env->mode)) {
1089                 assert(0);
1090         }
1091         else {
1092                 new_op = gen_unop(env, op, new_rd_ia32_Not);
1093         }
1094
1095         return new_op;
1096 }
1097
1098
1099
1100 /**
1101  * Transforms an Abs node.
1102  *
1103  * @param env   The transformation environment
1104  * @param op    The operator
1105  * @return The created ia32 Abs node
1106  */
1107 static ir_node *gen_Abs(ia32_transform_env_t *env, ir_node *op) {
1108         ir_node  *res, *p_eax, *p_edx;
1109         dbg_info *dbg      = env->dbg;
1110         ir_mode  *mode     = env->mode;
1111         ir_graph *irg      = env->irg;
1112         ir_node  *block    = env->block;
1113         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1114         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1115         ir_node  *nomem    = new_NoMem();
1116         int       size;
1117         const char *name;
1118
1119         if (mode_is_float(mode)) {
1120                 res = new_rd_ia32_fAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1121
1122                 size   = get_mode_size_bits(mode);
1123                 name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1124
1125                 set_ia32_sc(res, name);
1126
1127                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1128
1129                 set_ia32_res_mode(res, mode);
1130
1131                 res = new_rd_Proj(dbg, irg, block, res, mode, 0);
1132         }
1133         else {
1134                 res   = new_rd_ia32_Cdq(dbg, irg, block, op, mode_T);
1135                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1136                 set_ia32_res_mode(res, mode);
1137
1138                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_EAX);
1139                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_EDX);
1140
1141                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem, mode_T);
1142                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1143                 set_ia32_res_mode(res, mode);
1144
1145                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1146
1147                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem, mode_T);
1148                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1149                 set_ia32_res_mode(res, mode);
1150
1151                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1152         }
1153
1154         return res;
1155 }
1156
1157
1158
1159 /**
1160  * Transforms a Load.
1161  *
1162  * @param mod     the debug module
1163  * @param block   the block the new node should belong to
1164  * @param node    the ir Load node
1165  * @param mode    node mode
1166  * @return the created ia32 Load node
1167  */
1168 static ir_node *gen_Load(ia32_transform_env_t *env) {
1169         ir_node *node  = env->irn;
1170         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1171         ir_node *new_op;
1172
1173         if (mode_is_float(env->mode)) {
1174                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, get_Load_ptr(node), noreg, get_Load_mem(node), env->mode);
1175         }
1176         else {
1177                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, get_Load_ptr(node), noreg, get_Load_mem(node), env->mode);
1178         }
1179
1180         set_ia32_am_support(new_op, ia32_am_Source);
1181         set_ia32_op_type(new_op, ia32_AddrModeS);
1182         set_ia32_am_flavour(new_op, ia32_B);
1183         set_ia32_ls_mode(new_op, get_Load_mode(node));
1184
1185         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1186
1187         return new_op;
1188 }
1189
1190
1191
1192 /**
1193  * Transforms a Store.
1194  *
1195  * @param mod     the debug module
1196  * @param block   the block the new node should belong to
1197  * @param node    the ir Store node
1198  * @param mode    node mode
1199  * @return the created ia32 Store node
1200  */
1201 static ir_node *gen_Store(ia32_transform_env_t *env) {
1202         ir_node *node  = env->irn;
1203         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1204         ir_node *val   = get_Store_value(node);
1205         ir_node *ptr   = get_Store_ptr(node);
1206         ir_node *mem   = get_Store_mem(node);
1207         ir_mode *mode  = get_irn_mode(val);
1208         ir_node *sval  = val;
1209         ir_node *new_op;
1210
1211         /* in case of storing a const -> make it an attribute */
1212         if (is_ia32_Cnst(val)) {
1213                 sval = noreg;
1214         }
1215
1216         if (mode_is_float(mode)) {
1217                 new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1218         }
1219         else if (get_mode_size_bits(mode) == 8) {
1220                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1221         }
1222         else {
1223                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1224         }
1225
1226         /* stored const is an attribute (saves a register) */
1227         if (is_ia32_Cnst(val)) {
1228                 set_ia32_Immop_attr(new_op, val);
1229         }
1230
1231         set_ia32_am_support(new_op, ia32_am_Dest);
1232         set_ia32_op_type(new_op, ia32_AddrModeD);
1233         set_ia32_am_flavour(new_op, ia32_B);
1234         set_ia32_ls_mode(new_op, get_irn_mode(val));
1235
1236         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1237
1238         return new_op;
1239 }
1240
1241
1242
1243 /**
1244  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1245  *
1246  * @param env   The transformation environment
1247  * @return The transformed node.
1248  */
1249 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1250         dbg_info *dbg      = env->dbg;
1251         ir_graph *irg      = env->irg;
1252         ir_node  *block    = env->block;
1253         ir_node  *node     = env->irn;
1254         ir_node  *sel      = get_Cond_selector(node);
1255         ir_mode  *sel_mode = get_irn_mode(sel);
1256         ir_node  *res      = NULL;
1257         ir_node  *pred     = NULL;
1258         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1259         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1260
1261         if (is_Proj(sel) && sel_mode == mode_b) {
1262                 ir_node  *nomem = new_NoMem();
1263
1264                 pred  = get_Proj_pred(sel);
1265
1266                 /* get both compare operators */
1267                 cmp_a = get_Cmp_left(pred);
1268                 cmp_b = get_Cmp_right(pred);
1269
1270                 /* check if we can use a CondJmp with immediate */
1271                 cnst = env->cg->opt.immops ? get_immediate_op(cmp_a, cmp_b) : NULL;
1272                 expr = get_expr_op(cmp_a, cmp_b);
1273
1274                 if (cnst && expr) {
1275                         if (mode_is_int(get_irn_mode(expr))) {
1276                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1277                                         /* a Cmp A, 0 */
1278                                         res = new_rd_ia32_TestJmp(dbg, irg, block, expr, expr, mode_T);
1279                                         set_ia32_pncode(res, get_Proj_proj(sel));
1280
1281                                         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1282                                         return res;
1283                                 }
1284                         }
1285                         res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1286                         set_ia32_Immop_attr(res, cnst);
1287                 }
1288                 else {
1289                         res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1290                 }
1291
1292                 set_ia32_pncode(res, get_Proj_proj(sel));
1293                 set_ia32_am_support(res, ia32_am_Source);
1294         }
1295         else {
1296                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, sel, mode_T);
1297                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1298         }
1299
1300         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1301         return res;
1302 }
1303
1304
1305
1306 /**
1307  * Transforms a CopyB node.
1308  *
1309  * @param env   The transformation environment
1310  * @return The transformed node.
1311  */
1312 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1313         ir_node  *res   = NULL;
1314         dbg_info *dbg   = env->dbg;
1315         ir_graph *irg   = env->irg;
1316         ir_mode  *mode  = env->mode;
1317         ir_node  *block = env->block;
1318         ir_node  *node  = env->irn;
1319         ir_node  *src   = get_CopyB_src(node);
1320         ir_node  *dst   = get_CopyB_dst(node);
1321         ir_node  *mem   = get_CopyB_mem(node);
1322         int       size  = get_type_size_bytes(get_CopyB_type(node));
1323         int       rem;
1324
1325         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1326         /* then we need the size explicitly in ECX.                    */
1327         if (size >= 16 * 4) {
1328                 rem = size & 0x3; /* size % 4 */
1329                 size >>= 2;
1330
1331                 res = new_rd_ia32_Const(dbg, irg, block, mode_Is);
1332                 set_ia32_op_type(res, ia32_Const);
1333                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1334
1335                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1336                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1337         }
1338         else {
1339                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1340                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1341         }
1342
1343         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1344
1345         return res;
1346 }
1347
1348
1349
1350 /**
1351  * Transforms a Mux node into CMov.
1352  *
1353  * @param env   The transformation environment
1354  * @return The transformed node.
1355  */
1356 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1357         ir_node *node   = env->irn;
1358         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1359                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1360
1361         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1362
1363         return new_op;
1364 }
1365
1366
1367 /**
1368  * Following conversion rules apply:
1369  *
1370  *  INT -> INT
1371  * ============
1372  *  1) n bit -> m bit   n < m    (upscale)
1373  *     always ignored
1374  *  2) n bit -> m bit   n == m   (sign change)
1375  *     always ignored
1376  *  3) n bit -> m bit   n > m    (downscale)
1377  *     a) Un -> Um = AND Un, (1 << m) - 1
1378  *     b) Sn -> Um same as a)
1379  *     c) Un -> Sm same as a)
1380  *     d) Sn -> Sm = ASHL Sn, (n - m); ASHR Sn, (n - m)
1381  *
1382  *  INT -> FLOAT
1383  * ==============
1384  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1385  *
1386  *  FLOAT -> INT
1387  * ==============
1388  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1389  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1390  *
1391  *  FLOAT -> FLOAT
1392  * ================
1393  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1394  */
1395
1396 static ir_node *gen_int_downscale_conv(ia32_transform_env_t *env, ir_node *op,
1397                                                                            ir_mode *src_mode, ir_mode *tgt_mode)
1398 {
1399         int       n     = get_mode_size_bits(src_mode);
1400         int       m     = get_mode_size_bits(tgt_mode);
1401         dbg_info *dbg   = env->dbg;
1402         ir_graph *irg   = env->irg;
1403         ir_node  *block = env->block;
1404         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1405         ir_node  *nomem = new_rd_NoMem(irg);
1406         ir_node  *new_op, *proj;
1407
1408         assert(n > m && "downscale expected");
1409
1410         if (mode_is_signed(src_mode) && mode_is_signed(tgt_mode)) {
1411                 /* ASHL Sn, n - m */
1412                 new_op = new_rd_ia32_Shl(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1413                 proj   = new_rd_Proj(dbg, irg, block, new_op, src_mode, 0);
1414                 set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1415                 set_ia32_am_support(new_op, ia32_am_Source);
1416                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1417
1418                 /* ASHR Sn, n - m */
1419                 new_op = new_rd_ia32_Shrs(dbg, irg, block, noreg, noreg, proj, noreg, nomem, mode_T);
1420                 set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1421         }
1422         else {
1423                 new_op = new_rd_ia32_And(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1424                 set_ia32_Immop_tarval(new_op, new_tarval_from_long((1 << m) - 1, mode_Is));
1425         }
1426
1427         return new_op;
1428 }
1429
1430 /**
1431  * Transforms a Conv node.
1432  *
1433  * @param env   The transformation environment
1434  * @param op    The operator
1435  * @return The created ia32 Conv node
1436  */
1437 static ir_node *gen_Conv(ia32_transform_env_t *env, ir_node *op) {
1438         dbg_info          *dbg      = env->dbg;
1439         ir_graph          *irg      = env->irg;
1440         ir_mode           *src_mode = get_irn_mode(op);
1441         ir_mode           *tgt_mode = env->mode;
1442         ir_node           *block    = env->block;
1443         ir_node           *new_op   = NULL;
1444         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1445         ir_node           *nomem    = new_rd_NoMem(irg);
1446         firm_dbg_module_t *mod      = env->mod;
1447         ir_node           *proj;
1448
1449         if (src_mode == tgt_mode) {
1450                 /* this can happen when changing mode_P to mode_Is */
1451                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1452                 edges_reroute(env->irn, op, irg);
1453         }
1454         else if (mode_is_float(src_mode)) {
1455                 /* we convert from float ... */
1456                 if (mode_is_float(tgt_mode)) {
1457                         /* ... to float */
1458                         DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1459                         new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1460                 }
1461                 else {
1462                         /* ... to int */
1463                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1464                         new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1465                         /* if target mode is not int: add an additional downscale convert */
1466                         if (get_mode_size_bits(tgt_mode) < 32) {
1467                                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1468                                 set_ia32_res_mode(new_op, tgt_mode);
1469                                 set_ia32_am_support(new_op, ia32_am_Source);
1470
1471                                 proj   = new_rd_Proj(dbg, irg, block, new_op, mode_Is, 0);
1472                                 new_op = gen_int_downscale_conv(env, proj, src_mode, tgt_mode);
1473                         }
1474                 }
1475         }
1476         else {
1477                 /* we convert from int ... */
1478                 if (mode_is_float(tgt_mode)) {
1479                         /* ... to float */
1480                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1481                         new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1482                 }
1483                 else {
1484                         /* ... to int */
1485                         if (get_mode_size_bits(src_mode) <= get_mode_size_bits(tgt_mode)) {
1486                                 DB((mod, LEVEL_1, "omitting upscale Conv(%+F, %+F) ...", src_mode, tgt_mode));
1487                                 edges_reroute(env->irn, op, irg);
1488                         }
1489                         else {
1490                                 DB((mod, LEVEL_1, "create downscale Conv(%+F, %+F) ...", src_mode, tgt_mode));
1491                                 new_op = gen_int_downscale_conv(env, op, src_mode, tgt_mode);
1492                         }
1493                 }
1494         }
1495
1496         if (new_op) {
1497                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1498                 set_ia32_res_mode(new_op, tgt_mode);
1499
1500                 set_ia32_am_support(new_op, ia32_am_Source);
1501
1502                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1503         }
1504
1505         return new_op;
1506 }
1507
1508
1509
1510 /********************************************
1511  *  _                          _
1512  * | |                        | |
1513  * | |__   ___ _ __   ___   __| | ___  ___
1514  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1515  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1516  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1517  *
1518  ********************************************/
1519
1520 static ir_node *gen_StackParam(ia32_transform_env_t *env) {
1521         ir_node *new_op = NULL;
1522         ir_node *node   = env->irn;
1523         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1524         ir_node *mem    = new_rd_NoMem(env->irg);
1525         ir_node *ptr    = get_irn_n(node, 0);
1526         entity  *ent    = be_get_frame_entity(node);
1527         ir_mode *mode   = env->mode;
1528
1529         if (mode_is_float(mode)) {
1530                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1531         }
1532         else {
1533                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1534         }
1535
1536         set_ia32_frame_ent(new_op, ent);
1537         set_ia32_use_frame(new_op);
1538
1539         set_ia32_am_support(new_op, ia32_am_Source);
1540         set_ia32_op_type(new_op, ia32_AddrModeS);
1541         set_ia32_am_flavour(new_op, ia32_B);
1542         set_ia32_ls_mode(new_op, mode);
1543
1544         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1545
1546         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, 0);
1547 }
1548
1549 /**
1550  * Transforms a FrameAddr into an ia32 Add.
1551  */
1552 static ir_node *gen_FrameAddr(ia32_transform_env_t *env) {
1553         ir_node *new_op = NULL;
1554         ir_node *node   = env->irn;
1555         ir_node *op     = get_irn_n(node, 0);
1556         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1557         ir_node *nomem  = new_rd_NoMem(env->irg);
1558
1559         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem, mode_T);
1560         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1561         set_ia32_am_support(new_op, ia32_am_Full);
1562         set_ia32_use_frame(new_op);
1563
1564         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1565
1566         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1567 }
1568
1569 /**
1570  * Transforms a FrameLoad into an ia32 Load.
1571  */
1572 static ir_node *gen_FrameLoad(ia32_transform_env_t *env) {
1573         ir_node *new_op = NULL;
1574         ir_node *node   = env->irn;
1575         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1576         ir_node *mem    = get_irn_n(node, 0);
1577         ir_node *ptr    = get_irn_n(node, 1);
1578         entity  *ent    = be_get_frame_entity(node);
1579         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1580
1581         if (mode_is_float(mode)) {
1582                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1583         }
1584         else {
1585                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1586         }
1587
1588         set_ia32_frame_ent(new_op, ent);
1589         set_ia32_use_frame(new_op);
1590
1591         set_ia32_am_support(new_op, ia32_am_Source);
1592         set_ia32_op_type(new_op, ia32_AddrModeS);
1593         set_ia32_am_flavour(new_op, ia32_B);
1594         set_ia32_ls_mode(new_op, mode);
1595
1596         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1597
1598         return new_op;
1599 }
1600
1601
1602 /**
1603  * Transforms a FrameStore into an ia32 Store.
1604  */
1605 static ir_node *gen_FrameStore(ia32_transform_env_t *env) {
1606         ir_node *new_op = NULL;
1607         ir_node *node   = env->irn;
1608         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1609         ir_node *mem    = get_irn_n(node, 0);
1610         ir_node *ptr    = get_irn_n(node, 1);
1611         ir_node *val    = get_irn_n(node, 2);
1612         entity  *ent    = be_get_frame_entity(node);
1613         ir_mode *mode   = get_irn_mode(val);
1614
1615         if (mode_is_float(mode)) {
1616                 new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1617         }
1618         else if (get_mode_size_bits(mode) == 8) {
1619                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1620         }
1621         else {
1622                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1623         }
1624
1625         set_ia32_frame_ent(new_op, ent);
1626         set_ia32_use_frame(new_op);
1627
1628         set_ia32_am_support(new_op, ia32_am_Dest);
1629         set_ia32_op_type(new_op, ia32_AddrModeD);
1630         set_ia32_am_flavour(new_op, ia32_B);
1631         set_ia32_ls_mode(new_op, mode);
1632
1633         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1634
1635         return new_op;
1636 }
1637
1638
1639
1640 /*********************************************************
1641  *                  _             _      _
1642  *                 (_)           | |    (_)
1643  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1644  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1645  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1646  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1647  *
1648  *********************************************************/
1649
1650 /**
1651  * Transforms a Sub or fSub into Neg--Add iff OUT_REG == SRC2_REG.
1652  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1653  */
1654 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
1655         ia32_transform_env_t tenv;
1656         ir_node *in1, *in2, *noreg, *nomem, *res;
1657         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
1658
1659         /* Return if AM node or not a Sub or fSub */
1660         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_fSub(irn)))
1661                 return;
1662
1663         noreg   = ia32_new_NoReg_gp(cg);
1664         nomem   = new_rd_NoMem(cg->irg);
1665         in1     = get_irn_n(irn, 2);
1666         in2     = get_irn_n(irn, 3);
1667         in1_reg = arch_get_irn_register(cg->arch_env, in1);
1668         in2_reg = arch_get_irn_register(cg->arch_env, in2);
1669         out_reg = get_ia32_out_reg(irn, 0);
1670
1671         tenv.block    = get_nodes_block(irn);
1672         tenv.dbg      = get_irn_dbg_info(irn);
1673         tenv.irg      = cg->irg;
1674         tenv.irn      = irn;
1675         tenv.mod      = cg->mod;
1676         tenv.mode     = get_ia32_res_mode(irn);
1677         tenv.cg       = cg;
1678
1679         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
1680         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
1681                 /* generate the neg src2 */
1682                 res = gen_Minus(&tenv, in2);
1683                 arch_set_irn_register(cg->arch_env, res, in2_reg);
1684
1685                 /* add to schedule */
1686                 sched_add_before(irn, res);
1687
1688                 /* generate the add */
1689                 if (mode_is_float(tenv.mode)) {
1690                         res = new_rd_ia32_fAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1691                         set_ia32_am_support(res, ia32_am_Source);
1692                 }
1693                 else {
1694                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1695                         set_ia32_am_support(res, ia32_am_Full);
1696                 }
1697
1698                 SET_IA32_ORIG_NODE(res, get_old_node_name(&tenv));
1699                 /* copy register */
1700                 slots    = get_ia32_slots(res);
1701                 slots[0] = in2_reg;
1702
1703                 /* add to schedule */
1704                 sched_add_before(irn, res);
1705
1706                 /* remove the old sub */
1707                 sched_remove(irn);
1708
1709                 /* exchange the add and the sub */
1710                 exchange(irn, res);
1711         }
1712 }
1713
1714 /**
1715  * Transforms the given firm node (and maybe some other related nodes)
1716  * into one or more assembler nodes.
1717  *
1718  * @param node    the firm node
1719  * @param env     the debug module
1720  */
1721 void ia32_transform_node(ir_node *node, void *env) {
1722         ia32_code_gen_t *cgenv = (ia32_code_gen_t *)env;
1723         opcode  code;
1724         ir_node *asm_node      = NULL;
1725         ia32_transform_env_t  tenv;
1726
1727         if (is_Block(node))
1728                 return;
1729
1730         tenv.block    = get_nodes_block(node);
1731         tenv.dbg      = get_irn_dbg_info(node);
1732         tenv.irg      = current_ir_graph;
1733         tenv.irn      = node;
1734         tenv.mod      = cgenv->mod;
1735         tenv.mode     = get_irn_mode(node);
1736         tenv.cg       = cgenv;
1737
1738 #define UNOP(a)  case iro_##a: asm_node = gen_##a(&tenv, get_##a##_op(node)); break
1739 #define BINOP(a) case iro_##a: asm_node = gen_##a(&tenv, get_##a##_left(node), get_##a##_right(node)); break
1740 #define GEN(a)   case iro_##a: asm_node = gen_##a(&tenv); break
1741 #define IGN(a)   case iro_##a: break
1742 #define BAD(a)   case iro_##a: goto bad
1743 #define OTHER_BIN(a)                                                       \
1744         if (get_irn_op(node) == get_op_##a()) {                                \
1745                 asm_node = gen_##a(&tenv, get_irn_n(node, 0), get_irn_n(node, 1)); \
1746                 break;                                                             \
1747         }
1748 #define BE_GEN(a)                  \
1749         if (be_is_##a(node)) {         \
1750                 asm_node = gen_##a(&tenv); \
1751                 break;                     \
1752         }
1753
1754         DBG((tenv.mod, LEVEL_1, "check %+F ... ", node));
1755
1756         code = get_irn_opcode(node);
1757         switch (code) {
1758                 BINOP(Add);
1759                 BINOP(Sub);
1760                 BINOP(Mul);
1761                 BINOP(And);
1762                 BINOP(Or);
1763                 BINOP(Eor);
1764
1765                 BINOP(Shl);
1766                 BINOP(Shr);
1767                 BINOP(Shrs);
1768                 BINOP(Rot);
1769
1770                 BINOP(Quot);
1771
1772                 BINOP(Div);
1773                 BINOP(Mod);
1774                 BINOP(DivMod);
1775
1776                 UNOP(Minus);
1777                 UNOP(Conv);
1778                 UNOP(Abs);
1779                 UNOP(Not);
1780
1781                 GEN(Load);
1782                 GEN(Store);
1783                 GEN(Cond);
1784
1785                 GEN(CopyB);
1786                 GEN(Mux);
1787
1788                 IGN(Call);
1789                 IGN(Alloc);
1790
1791                 IGN(Proj);
1792                 IGN(Block);
1793                 IGN(Start);
1794                 IGN(End);
1795                 IGN(NoMem);
1796                 IGN(Phi);
1797                 IGN(IJmp);
1798                 IGN(Break);
1799                 IGN(Cmp);
1800                 IGN(Unknown);
1801
1802                 /* constant transformation happens earlier */
1803                 IGN(Const);
1804                 IGN(SymConst);
1805                 IGN(Sync);
1806
1807                 BAD(Raise);
1808                 BAD(Sel);
1809                 BAD(InstOf);
1810                 BAD(Cast);
1811                 BAD(Free);
1812                 BAD(Tuple);
1813                 BAD(Id);
1814                 BAD(Bad);
1815                 BAD(Confirm);
1816                 BAD(Filter);
1817                 BAD(CallBegin);
1818                 BAD(EndReg);
1819                 BAD(EndExcept);
1820
1821                 default:
1822                         OTHER_BIN(Max);
1823                         OTHER_BIN(Min);
1824                         OTHER_BIN(Mulh);
1825
1826                         BE_GEN(FrameAddr);
1827                         BE_GEN(FrameLoad);
1828                         BE_GEN(FrameStore);
1829                         BE_GEN(StackParam);
1830                         break;
1831 bad:
1832                 fprintf(stderr, "Not implemented: %s\n", get_irn_opname(node));
1833                 assert(0);
1834         }
1835
1836         /* exchange nodes if a new one was generated */
1837         if (asm_node) {
1838                 exchange(node, asm_node);
1839                 DB((tenv.mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
1840         }
1841         else {
1842                 DB((tenv.mod, LEVEL_1, "ignored\n"));
1843         }
1844
1845 #undef UNOP
1846 #undef BINOP
1847 #undef GEN
1848 #undef IGN
1849 #undef BAD
1850 #undef OTHER_BIN
1851 #undef BE_GEN
1852 }