nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50
  51 #include "../benode_t.h"
  52 #include "../besched.h"
  53 #include "../beabi.h"
  54 #include "../beutil.h"
  55 #include "../beirg_t.h"
  56 #include "../betranshlp.h"
  57
  58 #include "bearch_ia32_t.h"
  59 #include "ia32_nodes_attr.h"
  60 #include "ia32_transform.h"
  61 #include "ia32_new_nodes.h"
  62 #include "ia32_map_regs.h"
  63 #include "ia32_dbg_stat.h"
  64 #include "ia32_optimize.h"
  65 #include "ia32_util.h"
  66
  67 #include "gen_ia32_regalloc_if.h"
  68
  69 #define SFP_SIGN "0x80000000"
  70 #define DFP_SIGN "0x8000000000000000"
  71 #define SFP_ABS  "0x7FFFFFFF"
  72 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  73
  74 #define TP_SFP_SIGN "ia32_sfp_sign"
  75 #define TP_DFP_SIGN "ia32_dfp_sign"
  76 #define TP_SFP_ABS  "ia32_sfp_abs"
  77 #define TP_DFP_ABS  "ia32_dfp_abs"
  78
  79 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  80 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  81 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  82 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  83
  84 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  85 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  86
  87 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  88
  89 /** hold the current code generator during transformation */
  90 static ia32_code_gen_t *env_cg       = NULL;
  91 static ir_node         *initial_fpcw = NULL;
  92
  93 extern ir_op *get_op_Mulh(void);
  94
  95 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
  96         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  97         ir_node *op2, ir_node *mem);
  98
  99 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 100         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
 101         ir_node *op2, ir_node *mem, ir_node *fpcw);
 102
 103 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 104         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 105         ir_node *mem);
 106
 107 /****************************************************************************************************
 108  *                  _        _                        __                           _   _
 109  *                 | |      | |                      / _|                         | | (_)
 110  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 111  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 112  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 113  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 114  *
 115  ****************************************************************************************************/
 116
 117 static ir_node *try_create_Immediate(ir_node *node,
 118                                      char immediate_constraint_type);
 119
 120 static ir_node *create_immediate_or_transform(ir_node *node,
 121                                               char immediate_constraint_type);
 122
 123 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 124                                 dbg_info *dbgi, ir_node *new_block,
 125                                 ir_node *new_op);
 126
 127 /**
 128  * Return true if a mode can be stored in the GP register set
 129  */
 130 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 131         if(mode == mode_fpcw)
 132                 return 0;
 133         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 134 }
 135
 136 /**
 137  * Returns 1 if irn is a Const representing 0, 0 otherwise
 138  */
 139 static INLINE int is_ia32_Const_0(ir_node *irn) {
 140         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 141                && tarval_is_null(get_ia32_Immop_tarval(irn));
 142 }
 143
 144 /**
 145  * Returns 1 if irn is a Const representing 1, 0 otherwise
 146  */
 147 static INLINE int is_ia32_Const_1(ir_node *irn) {
 148         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 149                && tarval_is_one(get_ia32_Immop_tarval(irn));
 150 }
 151
 152 /**
 153  * Collects all Projs of a node into the node array. Index is the projnum.
 154  * BEWARE: The caller has to assure the appropriate array size!
 155  */
 156 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 157         const ir_edge_t *edge;
 158         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 159
 160         memset(projs, 0, size * sizeof(projs[0]));
 161
 162         foreach_out_edge(irn, edge) {
 163                 ir_node *proj = get_edge_src_irn(edge);
 164                 int proj_proj = get_Proj_proj(proj);
 165                 assert(proj_proj < size);
 166                 projs[proj_proj] = proj;
 167         }
 168 }
 169
 170 /**
 171  * Renumbers the proj having pn_old in the array tp pn_new
 172  * and removes the proj from the array.
 173  */
 174 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 175         fprintf(stderr, "Warning: renumber_Proj used!\n");
 176         if (projs[pn_old]) {
 177                 set_Proj_proj(projs[pn_old], pn_new);
 178                 projs[pn_old] = NULL;
 179         }
 180 }
 181
 182 /**
 183  * creates a unique ident by adding a number to a tag
 184  *
 185  * @param tag   the tag string, must contain a %d if a number
 186  *              should be added
 187  */
 188 static ident *unique_id(const char *tag)
 189 {
 190         static unsigned id = 0;
 191         char str[256];
 192
 193         snprintf(str, sizeof(str), tag, ++id);
 194         return new_id_from_str(str);
 195 }
 196
 197 /**
 198  * Get a primitive type for a mode.
 199  */
 200 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 201 {
 202         pmap_entry *e = pmap_find(types, mode);
 203         ir_type *res;
 204
 205         if (! e) {
 206                 char buf[64];
 207                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 208                 res = new_type_primitive(new_id_from_str(buf), mode);
 209                 set_type_alignment_bytes(res, 16);
 210                 pmap_insert(types, mode, res);
 211         }
 212         else
 213                 res = e->value;
 214         return res;
 215 }
 216
 217 /**
 218  * Get an entity that is initialized with a tarval
 219  */
 220 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 221 {
 222         tarval *tv    = get_Const_tarval(cnst);
 223         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 224         ir_entity *res;
 225         ir_graph *rem;
 226
 227         if (! e) {
 228                 ir_mode *mode = get_irn_mode(cnst);
 229                 ir_type *tp = get_Const_type(cnst);
 230                 if (tp == firm_unknown_type)
 231                         tp = get_prim_type(cg->isa->types, mode);
 232
 233                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 234
 235                 set_entity_ld_ident(res, get_entity_ident(res));
 236                 set_entity_visibility(res, visibility_local);
 237                 set_entity_variability(res, variability_constant);
 238                 set_entity_allocation(res, allocation_static);
 239
 240                  /* we create a new entity here: It's initialization must resist on the
 241                     const code irg */
 242                 rem = current_ir_graph;
 243                 current_ir_graph = get_const_code_irg();
 244                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 245                 current_ir_graph = rem;
 246
 247                 pmap_insert(cg->isa->tv_ent, tv, res);
 248         } else {
 249                 res = e->value;
 250         }
 251
 252         return res;
 253 }
 254
 255 static int is_Const_0(ir_node *node) {
 256         if(!is_Const(node))
 257                 return 0;
 258
 259         return classify_Const(node) == CNST_NULL;
 260 }
 261
 262 static int is_Const_1(ir_node *node) {
 263         if(!is_Const(node))
 264                 return 0;
 265
 266         return classify_Const(node) == CNST_ONE;
 267 }
 268
 269 /**
 270  * Transforms a Const.
 271  */
 272 static ir_node *gen_Const(ir_node *node) {
 273         ir_graph *irg       = current_ir_graph;
 274         ir_node  *old_block = get_nodes_block(node);
 275         ir_node  *block     = be_transform_node(old_block);
 276         dbg_info *dbgi      = get_irn_dbg_info(node);
 277         ir_mode  *mode      = get_irn_mode(node);
 278
 279         if (mode_is_float(mode)) {
 280                 ir_node   *res   = NULL;
 281                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 282                 ir_node   *nomem = new_NoMem();
 283                 ir_node   *load;
 284                 ir_entity *floatent;
 285
 286                 if (! USE_SSE2(env_cg)) {
 287                         cnst_classify_t clss = classify_Const(node);
 288
 289                         if (clss == CNST_NULL) {
 290                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 291                                 res  = load;
 292                         } else if (clss == CNST_ONE) {
 293                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 294                                 res  = load;
 295                         } else {
 296                                 floatent = get_entity_for_tv(env_cg, node);
 297
 298                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 299                                 set_ia32_op_type(load, ia32_AddrModeS);
 300                                 set_ia32_am_flavour(load, ia32_am_N);
 301                                 set_ia32_am_sc(load, floatent);
 302                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 303                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 304                         }
 305                         set_ia32_ls_mode(load, mode);
 306                 } else {
 307                         floatent = get_entity_for_tv(env_cg, node);
 308
 309                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 310                         set_ia32_op_type(load, ia32_AddrModeS);
 311                         set_ia32_am_flavour(load, ia32_am_N);
 312                         set_ia32_am_sc(load, floatent);
 313                         set_ia32_ls_mode(load, mode);
 314                         set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 315
 316                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 317                 }
 318
 319                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 320
 321                 /* Const Nodes before the initial IncSP are a bad idea, because
 322                  * they could be spilled and we have no SP ready at that point yet.
 323                  * So add a dependency to the initial frame pointer calculation to
 324                  * avoid that situation.
 325                  */
 326                 if (get_irg_start_block(irg) == block) {
 327                         add_irn_dep(load, get_irg_frame(irg));
 328                 }
 329
 330                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 331                 return res;
 332         } else {
 333                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 334
 335                 /* see above */
 336                 if (get_irg_start_block(irg) == block) {
 337                         add_irn_dep(cnst, get_irg_frame(irg));
 338                 }
 339
 340                 set_ia32_Const_attr(cnst, node);
 341                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 342                 return cnst;
 343         }
 344
 345         assert(0);
 346         return new_r_Bad(irg);
 347 }
 348
 349 /**
 350  * Transforms a SymConst.
 351  */
 352 static ir_node *gen_SymConst(ir_node *node) {
 353         ir_graph *irg   = current_ir_graph;
 354         ir_node  *old_block = get_nodes_block(node);
 355         ir_node  *block = be_transform_node(old_block);
 356         dbg_info *dbgi  = get_irn_dbg_info(node);
 357         ir_mode  *mode  = get_irn_mode(node);
 358         ir_node  *cnst;
 359
 360         if (mode_is_float(mode)) {
 361                 if (USE_SSE2(env_cg))
 362                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 363                 else
 364                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 365                 //set_ia32_ls_mode(cnst, mode);
 366                 set_ia32_ls_mode(cnst, mode_E);
 367         } else {
 368                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 369         }
 370
 371         /* Const Nodes before the initial IncSP are a bad idea, because
 372          * they could be spilled and we have no SP ready at that point yet
 373          */
 374         if (get_irg_start_block(irg) == block) {
 375                 add_irn_dep(cnst, get_irg_frame(irg));
 376         }
 377
 378         set_ia32_Const_attr(cnst, node);
 379         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 380
 381         return cnst;
 382 }
 383
 384 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 385 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 386         static const struct {
 387                 const char *tp_name;
 388                 const char *ent_name;
 389                 const char *cnst_str;
 390         } names [ia32_known_const_max] = {
 391                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 392                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 393                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 394                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 395         };
 396         static ir_entity *ent_cache[ia32_known_const_max];
 397
 398         const char    *tp_name, *ent_name, *cnst_str;
 399         ir_type       *tp;
 400         ir_node       *cnst;
 401         ir_graph      *rem;
 402         ir_entity     *ent;
 403         tarval        *tv;
 404         ir_mode       *mode;
 405
 406         ent_name = names[kct].ent_name;
 407         if (! ent_cache[kct]) {
 408                 tp_name  = names[kct].tp_name;
 409                 cnst_str = names[kct].cnst_str;
 410
 411                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 412                 //mode = mode_xmm;
 413                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 414                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 415                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 416
 417                 set_entity_ld_ident(ent, get_entity_ident(ent));
 418                 set_entity_visibility(ent, visibility_local);
 419                 set_entity_variability(ent, variability_constant);
 420                 set_entity_allocation(ent, allocation_static);
 421
 422                 /* we create a new entity here: It's initialization must resist on the
 423                     const code irg */
 424                 rem = current_ir_graph;
 425                 current_ir_graph = get_const_code_irg();
 426                 cnst = new_Const(mode, tv);
 427                 current_ir_graph = rem;
 428
 429                 set_atomic_ent_value(ent, cnst);
 430
 431                 /* cache the entry */
 432                 ent_cache[kct] = ent;
 433         }
 434
 435         return ent_cache[kct];
 436 }
 437
 438 #ifndef NDEBUG
 439 /**
 440  * Prints the old node name on cg obst and returns a pointer to it.
 441  */
 442 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 443         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 444
 445         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 446         obstack_1grow(isa->name_obst, 0);
 447         return obstack_finish(isa->name_obst);
 448 }
 449 #endif /* NDEBUG */
 450
 451 /* determine if one operator is an Imm */
 452 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 453         if (op1) {
 454                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 455         } else {
 456                 return is_ia32_Cnst(op2) ? op2 : NULL;
 457         }
 458 }
 459
 460 /* determine if one operator is not an Imm */
 461 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 462         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 463 }
 464
 465 static void fold_immediate(ir_node *node, int in1, int in2) {
 466         ir_node *left;
 467         ir_node *right;
 468
 469         if (!(env_cg->opt & IA32_OPT_IMMOPS))
 470                 return;
 471
 472         left = get_irn_n(node, in1);
 473         right = get_irn_n(node, in2);
 474         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 475                 /* we can only set right operand to immediate */
 476                 if(!is_ia32_commutative(node))
 477                         return;
 478                 /* exchange left/right */
 479                 set_irn_n(node, in1, right);
 480                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 481                 copy_ia32_Immop_attr(node, left);
 482         } else if(is_ia32_Cnst(right)) {
 483                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 484                 copy_ia32_Immop_attr(node, right);
 485         } else {
 486                 return;
 487         }
 488
 489         clear_ia32_commutative(node);
 490         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source,
 491                             get_ia32_am_arity(node));
 492 }
 493
 494 /**
 495  * Construct a standard binary operation, set AM and immediate if required.
 496  *
 497  * @param op1   The first operand
 498  * @param op2   The second operand
 499  * @param func  The node constructor function
 500  * @return The constructed ia32 node.
 501  */
 502 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 503                           construct_binop_func *func, int commutative)
 504 {
 505         ir_node  *block    = be_transform_node(get_nodes_block(node));
 506         ir_graph *irg      = current_ir_graph;
 507         dbg_info *dbgi     = get_irn_dbg_info(node);
 508         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 509         ir_node  *nomem    = new_NoMem();
 510         ir_node  *new_node;
 511
 512         ir_node *new_op1 = be_transform_node(op1);
 513         ir_node *new_op2 = create_immediate_or_transform(op2, 0);
 514         if (is_ia32_Immediate(new_op2)) {
 515                 commutative = 0;
 516         }
 517
 518         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 519         if (func == new_rd_ia32_IMul) {
 520                 set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 521         } else {
 522                 set_ia32_am_support(new_node, ia32_am_Full, ia32_am_binary);
 523         }
 524
 525         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 526         if (commutative) {
 527                 set_ia32_commutative(new_node);
 528         }
 529
 530         return new_node;
 531 }
 532
 533 /**
 534  * Construct a standard binary operation, set AM and immediate if required.
 535  *
 536  * @param op1   The first operand
 537  * @param op2   The second operand
 538  * @param func  The node constructor function
 539  * @return The constructed ia32 node.
 540  */
 541 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 542                                     construct_binop_func *func)
 543 {
 544         ir_node  *block    = be_transform_node(get_nodes_block(node));
 545         ir_node  *new_op1  = be_transform_node(op1);
 546         ir_node  *new_op2  = be_transform_node(op2);
 547         ir_node  *new_node = NULL;
 548         dbg_info *dbgi     = get_irn_dbg_info(node);
 549         ir_graph *irg      = current_ir_graph;
 550         ir_mode  *mode     = get_irn_mode(node);
 551         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 552         ir_node  *nomem    = new_NoMem();
 553
 554         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 555                         nomem);
 556         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 557         if (is_op_commutative(get_irn_op(node))) {
 558                 set_ia32_commutative(new_node);
 559         }
 560         set_ia32_ls_mode(new_node, mode);
 561
 562         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 563
 564         return new_node;
 565 }
 566
 567 static ir_node *get_fpcw(void)
 568 {
 569         ir_node *fpcw;
 570         if(initial_fpcw != NULL)
 571                 return initial_fpcw;
 572
 573         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 574                                              &ia32_fp_cw_regs[REG_FPCW]);
 575         initial_fpcw = be_transform_node(fpcw);
 576
 577         return initial_fpcw;
 578 }
 579
 580 /**
 581  * Construct a standard binary operation, set AM and immediate if required.
 582  *
 583  * @param op1   The first operand
 584  * @param op2   The second operand
 585  * @param func  The node constructor function
 586  * @return The constructed ia32 node.
 587  */
 588 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 589                                     construct_binop_float_func *func)
 590 {
 591         ir_node  *block    = be_transform_node(get_nodes_block(node));
 592         ir_node  *new_op1  = be_transform_node(op1);
 593         ir_node  *new_op2  = be_transform_node(op2);
 594         ir_node  *new_node = NULL;
 595         dbg_info *dbgi     = get_irn_dbg_info(node);
 596         ir_graph *irg      = current_ir_graph;
 597         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 598         ir_node  *nomem    = new_NoMem();
 599
 600         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 601                         nomem, get_fpcw());
 602         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 603         if (is_op_commutative(get_irn_op(node))) {
 604                 set_ia32_commutative(new_node);
 605         }
 606
 607         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 608
 609         return new_node;
 610 }
 611
 612 /**
 613  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 614  *
 615  * @param op1   The first operand
 616  * @param op2   The second operand
 617  * @param func  The node constructor function
 618  * @return The constructed ia32 node.
 619  */
 620 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 621                                 construct_binop_func *func)
 622 {
 623         ir_node  *block   = be_transform_node(get_nodes_block(node));
 624         ir_node  *new_op1 = be_transform_node(op1);
 625         ir_node  *new_op2;
 626         ir_node  *new_op  = NULL;
 627         dbg_info *dbgi    = get_irn_dbg_info(node);
 628         ir_graph *irg     = current_ir_graph;
 629         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 630         ir_node  *nomem   = new_NoMem();
 631
 632         assert(! mode_is_float(get_irn_mode(node))
 633                  && "Shift/Rotate with float not supported");
 634
 635         new_op2 = create_immediate_or_transform(op2, 'N');
 636
 637         new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 638
 639         /* set AM support */
 640         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
 641
 642         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 643
 644         set_ia32_emit_cl(new_op);
 645
 646         /* lowered shift instruction may have a dependency operand, handle it here */
 647         if (get_irn_arity(node) == 3) {
 648                 /* we have a dependency */
 649                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 650                 add_irn_dep(new_op, new_dep);
 651         }
 652
 653         return new_op;
 654 }
 655
 656
 657 /**
 658  * Construct a standard unary operation, set AM and immediate if required.
 659  *
 660  * @param op    The operand
 661  * @param func  The node constructor function
 662  * @return The constructed ia32 node.
 663  */
 664 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 665 {
 666         ir_node  *block    = be_transform_node(get_nodes_block(node));
 667         ir_node  *new_op   = be_transform_node(op);
 668         ir_node  *new_node = NULL;
 669         ir_graph *irg      = current_ir_graph;
 670         dbg_info *dbgi     = get_irn_dbg_info(node);
 671         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
 672         ir_node  *nomem    = new_NoMem();
 673
 674         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 675         DB((dbg, LEVEL_1, "INT unop ..."));
 676         set_ia32_am_support(new_node, ia32_am_Dest, ia32_am_unary);
 677
 678         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 679
 680         return new_node;
 681 }
 682
 683 /**
 684  * Creates an ia32 Add.
 685  *
 686  * @return the created ia32 Add node
 687  */
 688 static ir_node *gen_Add(ir_node *node) {
 689         ir_node  *block   = be_transform_node(get_nodes_block(node));
 690         ir_node  *op1     = get_Add_left(node);
 691         ir_node  *new_op1 = be_transform_node(op1);
 692         ir_node  *op2     = get_Add_right(node);
 693         ir_node  *new_op2 = be_transform_node(op2);
 694         ir_node  *new_op  = NULL;
 695         ir_graph *irg     = current_ir_graph;
 696         dbg_info *dbgi    = get_irn_dbg_info(node);
 697         ir_mode  *mode    = get_irn_mode(node);
 698         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 699         ir_node  *nomem   = new_NoMem();
 700         ir_node  *expr_op, *imm_op;
 701
 702         /* Check if immediate optimization is on and */
 703         /* if it's an operation with immediate.      */
 704         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 705         expr_op = get_expr_op(new_op1, new_op2);
 706
 707         assert((expr_op || imm_op) && "invalid operands");
 708
 709         if (mode_is_float(mode)) {
 710                 if (USE_SSE2(env_cg))
 711                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd);
 712                 else
 713                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd);
 714         }
 715
 716         /* integer ADD */
 717         if (! expr_op) {
 718                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 719                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 720
 721                 /* No expr_op means, that we have two const - one symconst and */
 722                 /* one tarval or another symconst - because this case is not   */
 723                 /* covered by constant folding                                 */
 724                 /* We need to check for:                                       */
 725                 /*  1) symconst + const    -> becomes a LEA                    */
 726                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 727                 /*        linker doesn't support two symconsts                 */
 728
 729                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 730                         /* this is the 2nd case */
 731                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 732                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 733                         set_ia32_am_flavour(new_op, ia32_am_B);
 734                         set_ia32_op_type(new_op, ia32_AddrModeS);
 735
 736                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 737                 } else if (tp1 == ia32_ImmSymConst) {
 738                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 739                         long offs = get_tarval_long(tv);
 740
 741                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 742                         add_irn_dep(new_op, get_irg_frame(irg));
 743                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 744
 745                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 746                         add_ia32_am_offs_int(new_op, offs);
 747                         set_ia32_am_flavour(new_op, ia32_am_OB);
 748                         set_ia32_op_type(new_op, ia32_AddrModeS);
 749                 } else if (tp2 == ia32_ImmSymConst) {
 750                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 751                         long offs = get_tarval_long(tv);
 752
 753                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 754                         add_irn_dep(new_op, get_irg_frame(irg));
 755                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 756
 757                         add_ia32_am_offs_int(new_op, offs);
 758                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 759                         set_ia32_am_flavour(new_op, ia32_am_OB);
 760                         set_ia32_op_type(new_op, ia32_AddrModeS);
 761                 } else {
 762                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 763                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 764                         tarval *restv = tarval_add(tv1, tv2);
 765
 766                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 767
 768                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 769                         set_ia32_Const_tarval(new_op, restv);
 770                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 771                 }
 772
 773                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 774                 return new_op;
 775         } else if (imm_op) {
 776                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 777                         tarval_classification_t class_tv, class_negtv;
 778                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 779
 780                         /* optimize tarvals */
 781                         class_tv    = classify_tarval(tv);
 782                         class_negtv = classify_tarval(tarval_neg(tv));
 783
 784                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 785                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 786                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 787                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 788                                 return new_op;
 789                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 790                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 791                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 792                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 793                                 return new_op;
 794                         }
 795                 }
 796         }
 797
 798         /* This is a normal add */
 799         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 800
 801         /* set AM support */
 802         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
 803         set_ia32_commutative(new_op);
 804
 805         fold_immediate(new_op, 2, 3);
 806
 807         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 808
 809         return new_op;
 810 }
 811
 812 /**
 813  * Creates an ia32 Mul.
 814  *
 815  * @return the created ia32 Mul node
 816  */
 817 static ir_node *gen_Mul(ir_node *node) {
 818         ir_node *op1  = get_Mul_left(node);
 819         ir_node *op2  = get_Mul_right(node);
 820         ir_mode *mode = get_irn_mode(node);
 821
 822         if (mode_is_float(mode)) {
 823                 if (USE_SSE2(env_cg))
 824                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul);
 825                 else
 826                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul);
 827         }
 828
 829         /*
 830                 for the lower 32bit of the result it doesn't matter whether we use
 831                 signed or unsigned multiplication so we use IMul as it has fewer
 832                 constraints
 833         */
 834         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 835 }
 836
 837 /**
 838  * Creates an ia32 Mulh.
 839  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 840  * this result while Mul returns the lower 32 bit.
 841  *
 842  * @return the created ia32 Mulh node
 843  */
 844 static ir_node *gen_Mulh(ir_node *node) {
 845         ir_node  *block   = be_transform_node(get_nodes_block(node));
 846         ir_node  *op1     = get_irn_n(node, 0);
 847         ir_node  *new_op1 = be_transform_node(op1);
 848         ir_node  *op2     = get_irn_n(node, 1);
 849         ir_node  *new_op2 = be_transform_node(op2);
 850         ir_graph *irg     = current_ir_graph;
 851         dbg_info *dbgi    = get_irn_dbg_info(node);
 852         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 853         ir_mode  *mode    = get_irn_mode(node);
 854         ir_node  *proj_EDX, *res;
 855
 856         assert(!mode_is_float(mode) && "Mulh with float not supported");
 857         if (mode_is_signed(mode)) {
 858                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1,
 859                                           new_op2, new_NoMem());
 860         } else {
 861                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2,
 862                                       new_NoMem());
 863         }
 864
 865         set_ia32_commutative(res);
 866         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
 867
 868         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 869
 870         return proj_EDX;
 871 }
 872
 873
 874
 875 /**
 876  * Creates an ia32 And.
 877  *
 878  * @return The created ia32 And node
 879  */
 880 static ir_node *gen_And(ir_node *node) {
 881         ir_node *op1 = get_And_left(node);
 882         ir_node *op2 = get_And_right(node);
 883         assert(! mode_is_float(get_irn_mode(node)));
 884
 885         /* check for zero extension first */
 886         if (is_Const(op2)) {
 887                 tarval   *tv    = get_Const_tarval(op2);
 888                 long      v     = get_tarval_long(tv);
 889
 890                 if (v == 0xFF || v == 0xFFFF) {
 891                         dbg_info *dbgi   = get_irn_dbg_info(node);
 892                         ir_node  *block  = be_transform_node(get_nodes_block(node));
 893                         ir_node  *new_op = be_transform_node(op1);
 894                         ir_mode  *src_mode;
 895                         ir_node  *res;
 896
 897                         if(v == 0xFF) {
 898                                 src_mode = mode_Bu;
 899                         } else {
 900                                 assert(v == 0xFFFF);
 901                                 src_mode = mode_Hu;
 902                         }
 903                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, new_op);
 904                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
 905
 906                         return res;
 907                 }
 908         }
 909
 910         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
 911 }
 912
 913
 914
 915 /**
 916  * Creates an ia32 Or.
 917  *
 918  * @return The created ia32 Or node
 919  */
 920 static ir_node *gen_Or(ir_node *node) {
 921         ir_node *op1 = get_Or_left(node);
 922         ir_node *op2 = get_Or_right(node);
 923
 924         assert (! mode_is_float(get_irn_mode(node)));
 925         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
 926 }
 927
 928
 929
 930 /**
 931  * Creates an ia32 Eor.
 932  *
 933  * @return The created ia32 Eor node
 934  */
 935 static ir_node *gen_Eor(ir_node *node) {
 936         ir_node *op1 = get_Eor_left(node);
 937         ir_node *op2 = get_Eor_right(node);
 938
 939         assert(! mode_is_float(get_irn_mode(node)));
 940         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
 941 }
 942
 943
 944 /**
 945  * Creates an ia32 Sub.
 946  *
 947  * @return The created ia32 Sub node
 948  */
 949 static ir_node *gen_Sub(ir_node *node) {
 950         ir_node  *block   = be_transform_node(get_nodes_block(node));
 951         ir_node  *op1     = get_Sub_left(node);
 952         ir_node  *new_op1 = be_transform_node(op1);
 953         ir_node  *op2     = get_Sub_right(node);
 954         ir_node  *new_op2 = be_transform_node(op2);
 955         ir_node  *new_op  = NULL;
 956         ir_graph *irg     = current_ir_graph;
 957         dbg_info *dbgi    = get_irn_dbg_info(node);
 958         ir_mode  *mode    = get_irn_mode(node);
 959         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 960         ir_node  *nomem   = new_NoMem();
 961         ir_node  *expr_op, *imm_op;
 962
 963         /* Check if immediate optimization is on and */
 964         /* if it's an operation with immediate.      */
 965         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
 966         expr_op = get_expr_op(new_op1, new_op2);
 967
 968         assert((expr_op || imm_op) && "invalid operands");
 969
 970         if (mode_is_float(mode)) {
 971                 if (USE_SSE2(env_cg))
 972                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub);
 973                 else
 974                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub);
 975         }
 976
 977         /* integer SUB */
 978         if (! expr_op) {
 979                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 980                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 981
 982                 /* No expr_op means, that we have two const - one symconst and */
 983                 /* one tarval or another symconst - because this case is not   */
 984                 /* covered by constant folding                                 */
 985                 /* We need to check for:                                       */
 986                 /*  1) symconst - const    -> becomes a LEA                    */
 987                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
 988                 /*        linker doesn't support two symconsts                 */
 989                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 990                         /* this is the 2nd case */
 991                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 992                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
 993                         set_ia32_am_sc_sign(new_op);
 994                         set_ia32_am_flavour(new_op, ia32_am_B);
 995
 996                         DBG_OPT_LEA3(op1, op2, node, new_op);
 997                 } else if (tp1 == ia32_ImmSymConst) {
 998                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 999                         long offs = get_tarval_long(tv);
1000
1001                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1002                         add_irn_dep(new_op, get_irg_frame(irg));
1003                         DBG_OPT_LEA3(op1, op2, node, new_op);
1004
1005                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
1006                         add_ia32_am_offs_int(new_op, -offs);
1007                         set_ia32_am_flavour(new_op, ia32_am_OB);
1008                         set_ia32_op_type(new_op, ia32_AddrModeS);
1009                 } else if (tp2 == ia32_ImmSymConst) {
1010                         tarval *tv = get_ia32_Immop_tarval(new_op1);
1011                         long offs = get_tarval_long(tv);
1012
1013                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1014                         add_irn_dep(new_op, get_irg_frame(irg));
1015                         DBG_OPT_LEA3(op1, op2, node, new_op);
1016
1017                         add_ia32_am_offs_int(new_op, offs);
1018                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
1019                         set_ia32_am_sc_sign(new_op);
1020                         set_ia32_am_flavour(new_op, ia32_am_OB);
1021                         set_ia32_op_type(new_op, ia32_AddrModeS);
1022                 } else {
1023                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
1024                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
1025                         tarval *restv = tarval_sub(tv1, tv2);
1026
1027                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
1028
1029                         new_op = new_rd_ia32_Const(dbgi, irg, block);
1030                         set_ia32_Const_tarval(new_op, restv);
1031                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
1032                 }
1033
1034                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1035                 return new_op;
1036         } else if (imm_op) {
1037                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
1038                         tarval_classification_t class_tv, class_negtv;
1039                         tarval *tv = get_ia32_Immop_tarval(imm_op);
1040
1041                         /* optimize tarvals */
1042                         class_tv    = classify_tarval(tv);
1043                         class_negtv = classify_tarval(tarval_neg(tv));
1044
1045                         if (class_tv == TV_CLASSIFY_ONE) {
1046                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1047                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1048                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1049                                 return new_op;
1050                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1051                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1052                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1053                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1054                                 return new_op;
1055                         }
1056                 }
1057         }
1058
1059         /* This is a normal sub */
1060         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1061
1062         /* set AM support */
1063         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
1064
1065         fold_immediate(new_op, 2, 3);
1066
1067         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1068
1069         return new_op;
1070 }
1071
1072
1073
1074 /**
1075  * Generates an ia32 DivMod with additional infrastructure for the
1076  * register allocator if needed.
1077  *
1078  * @param dividend -no comment- :)
1079  * @param divisor  -no comment- :)
1080  * @param dm_flav  flavour_Div/Mod/DivMod
1081  * @return The created ia32 DivMod node
1082  */
1083 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1084                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1085 {
1086         ir_node  *block        = be_transform_node(get_nodes_block(node));
1087         ir_node  *new_dividend = be_transform_node(dividend);
1088         ir_node  *new_divisor  = be_transform_node(divisor);
1089         ir_graph *irg          = current_ir_graph;
1090         dbg_info *dbgi         = get_irn_dbg_info(node);
1091         ir_mode  *mode         = get_irn_mode(node);
1092         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1093         ir_node  *res, *proj_div, *proj_mod;
1094         ir_node  *sign_extension;
1095         ir_node  *mem, *new_mem;
1096         ir_node  *projs[pn_DivMod_max];
1097         int       has_exc;
1098
1099         ia32_collect_Projs(node, projs, pn_DivMod_max);
1100
1101         proj_div = proj_mod = NULL;
1102         has_exc  = 0;
1103         switch (dm_flav) {
1104                 case flavour_Div:
1105                         mem  = get_Div_mem(node);
1106                         mode = get_Div_resmode(node);
1107                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1108                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1109                         break;
1110                 case flavour_Mod:
1111                         mem  = get_Mod_mem(node);
1112                         mode = get_Mod_resmode(node);
1113                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1114                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1115                         break;
1116                 case flavour_DivMod:
1117                         mem  = get_DivMod_mem(node);
1118                         mode = get_DivMod_resmode(node);
1119                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1120                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1121                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1122                         break;
1123                 default:
1124                         panic("invalid divmod flavour!");
1125         }
1126         new_mem = be_transform_node(mem);
1127
1128         if (mode_is_signed(mode)) {
1129                 /* in signed mode, we need to sign extend the dividend */
1130                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
1131                 add_irn_dep(produceval, get_irg_frame(irg));
1132                 sign_extension      = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend,
1133                                                        produceval);
1134         } else {
1135                 sign_extension = new_rd_ia32_Const(dbgi, irg, block);
1136                 set_ia32_Immop_tarval(sign_extension, get_tarval_null(mode_Iu));
1137
1138                 add_irn_dep(sign_extension, get_irg_frame(irg));
1139         }
1140
1141         if (mode_is_signed(mode)) {
1142                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend,
1143                                        sign_extension, new_divisor, new_mem, dm_flav);
1144         } else {
1145                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend,
1146                                       sign_extension, new_divisor, new_mem, dm_flav);
1147         }
1148
1149         set_ia32_exc_label(res, has_exc);
1150         set_irn_pinned(res, get_irn_pinned(node));
1151         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1152
1153         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1154
1155         return res;
1156 }
1157
1158
1159 /**
1160  * Wrapper for generate_DivMod. Sets flavour_Mod.
1161  *
1162  */
1163 static ir_node *gen_Mod(ir_node *node) {
1164         return generate_DivMod(node, get_Mod_left(node),
1165                                get_Mod_right(node), flavour_Mod);
1166 }
1167
1168 /**
1169  * Wrapper for generate_DivMod. Sets flavour_Div.
1170  *
1171  */
1172 static ir_node *gen_Div(ir_node *node) {
1173         return generate_DivMod(node, get_Div_left(node),
1174                                get_Div_right(node), flavour_Div);
1175 }
1176
1177 /**
1178  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1179  */
1180 static ir_node *gen_DivMod(ir_node *node) {
1181         return generate_DivMod(node, get_DivMod_left(node),
1182                                get_DivMod_right(node), flavour_DivMod);
1183 }
1184
1185
1186
1187 /**
1188  * Creates an ia32 floating Div.
1189  *
1190  * @return The created ia32 xDiv node
1191  */
1192 static ir_node *gen_Quot(ir_node *node) {
1193         ir_node  *block   = be_transform_node(get_nodes_block(node));
1194         ir_node  *op1     = get_Quot_left(node);
1195         ir_node  *new_op1 = be_transform_node(op1);
1196         ir_node  *op2     = get_Quot_right(node);
1197         ir_node  *new_op2 = be_transform_node(op2);
1198         ir_graph *irg     = current_ir_graph;
1199         dbg_info *dbgi    = get_irn_dbg_info(node);
1200         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1201         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1202         ir_node  *new_op;
1203
1204         if (USE_SSE2(env_cg)) {
1205                 ir_mode *mode = get_irn_mode(op1);
1206                 if (is_ia32_xConst(new_op2)) {
1207                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1208                         set_ia32_am_support(new_op, ia32_am_None, ia32_am_arity_none);
1209                         copy_ia32_Immop_attr(new_op, new_op2);
1210                 } else {
1211                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1212                         // Matze: disabled for now, spillslot coalescer fails
1213                         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
1214                 }
1215                 set_ia32_ls_mode(new_op, mode);
1216         } else {
1217                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1,
1218                                            new_op2, nomem, get_fpcw());
1219                 // Matze: disabled for now (spillslot coalescer fails)
1220                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
1221         }
1222         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1223         return new_op;
1224 }
1225
1226
1227 /**
1228  * Creates an ia32 Shl.
1229  *
1230  * @return The created ia32 Shl node
1231  */
1232 static ir_node *gen_Shl(ir_node *node) {
1233         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1234                                new_rd_ia32_Shl);
1235 }
1236
1237
1238
1239 /**
1240  * Creates an ia32 Shr.
1241  *
1242  * @return The created ia32 Shr node
1243  */
1244 static ir_node *gen_Shr(ir_node *node) {
1245         return gen_shift_binop(node, get_Shr_left(node),
1246                                get_Shr_right(node), new_rd_ia32_Shr);
1247 }
1248
1249
1250
1251 /**
1252  * Creates an ia32 Sar.
1253  *
1254  * @return The created ia32 Shrs node
1255  */
1256 static ir_node *gen_Shrs(ir_node *node) {
1257         ir_node *left  = get_Shrs_left(node);
1258         ir_node *right = get_Shrs_right(node);
1259         ir_mode *mode  = get_irn_mode(node);
1260         if(is_Const(right) && mode == mode_Is) {
1261                 tarval *tv = get_Const_tarval(right);
1262                 long val = get_tarval_long(tv);
1263                 if(val == 31) {
1264                         /* this is a sign extension */
1265                         ir_graph *irg    = current_ir_graph;
1266                         dbg_info *dbgi   = get_irn_dbg_info(node);
1267                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1268                         ir_node  *op     = left;
1269                         ir_node  *new_op = be_transform_node(op);
1270                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1271                         add_irn_dep(pval, get_irg_frame(irg));
1272
1273                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1274                 }
1275         }
1276 #if 1
1277         /* 8 or 16 bit sign extension? */
1278         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1279                 ir_node *shl_left  = get_Shl_left(left);
1280                 ir_node *shl_right = get_Shl_right(left);
1281                 if(is_Const(shl_right)) {
1282                         tarval *tv1 = get_Const_tarval(right);
1283                         tarval *tv2 = get_Const_tarval(shl_right);
1284                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1285                                 long val = get_tarval_long(tv1);
1286                                 if(val == 16 || val == 24) {
1287                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1288                                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1289                                         ir_node  *new_op = be_transform_node(shl_left);
1290                                         ir_mode  *src_mode;
1291                                         ir_node  *res;
1292
1293                                         if(val == 24) {
1294                                                 src_mode = mode_Bs;
1295                                         } else {
1296                                                 assert(val == 16);
1297                                                 src_mode = mode_Hs;
1298                                         }
1299                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1300                                                               new_op);
1301                                         SET_IA32_ORIG_NODE(res,
1302                                                            ia32_get_old_node_name(env_cg, node));
1303
1304                                         return res;
1305                                 }
1306                         }
1307                 }
1308         }
1309 #endif
1310
1311         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1312 }
1313
1314
1315
1316 /**
1317  * Creates an ia32 RotL.
1318  *
1319  * @param op1   The first operator
1320  * @param op2   The second operator
1321  * @return The created ia32 RotL node
1322  */
1323 static ir_node *gen_RotL(ir_node *node,
1324                          ir_node *op1, ir_node *op2) {
1325         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1326 }
1327
1328
1329
1330 /**
1331  * Creates an ia32 RotR.
1332  * NOTE: There is no RotR with immediate because this would always be a RotL
1333  *       "imm-mode_size_bits" which can be pre-calculated.
1334  *
1335  * @param op1   The first operator
1336  * @param op2   The second operator
1337  * @return The created ia32 RotR node
1338  */
1339 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1340                          ir_node *op2) {
1341         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1342 }
1343
1344
1345
1346 /**
1347  * Creates an ia32 RotR or RotL (depending on the found pattern).
1348  *
1349  * @return The created ia32 RotL or RotR node
1350  */
1351 static ir_node *gen_Rot(ir_node *node) {
1352         ir_node *rotate = NULL;
1353         ir_node *op1    = get_Rot_left(node);
1354         ir_node *op2    = get_Rot_right(node);
1355
1356         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1357                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1358                  that means we can create a RotR instead of an Add and a RotL */
1359
1360         if (get_irn_op(op2) == op_Add) {
1361                 ir_node *add = op2;
1362                 ir_node *left = get_Add_left(add);
1363                 ir_node *right = get_Add_right(add);
1364                 if (is_Const(right)) {
1365                         tarval  *tv   = get_Const_tarval(right);
1366                         ir_mode *mode = get_irn_mode(node);
1367                         long     bits = get_mode_size_bits(mode);
1368
1369                         if (get_irn_op(left) == op_Minus &&
1370                                         tarval_is_long(tv)       &&
1371                                         get_tarval_long(tv) == bits)
1372                         {
1373                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1374                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1375                         }
1376                 }
1377         }
1378
1379         if (rotate == NULL) {
1380                 rotate = gen_RotL(node, op1, op2);
1381         }
1382
1383         return rotate;
1384 }
1385
1386
1387
1388 /**
1389  * Transforms a Minus node.
1390  *
1391  * @param op    The Minus operand
1392  * @return The created ia32 Minus node
1393  */
1394 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1395         ir_node   *block = be_transform_node(get_nodes_block(node));
1396         ir_graph  *irg   = current_ir_graph;
1397         dbg_info  *dbgi  = get_irn_dbg_info(node);
1398         ir_mode   *mode  = get_irn_mode(node);
1399         ir_entity *ent;
1400         ir_node   *res;
1401         int       size;
1402
1403         if (mode_is_float(mode)) {
1404                 ir_node *new_op = be_transform_node(op);
1405                 if (USE_SSE2(env_cg)) {
1406                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1407                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1408                         ir_node *nomem    = new_rd_NoMem(irg);
1409
1410                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1411
1412                         size = get_mode_size_bits(mode);
1413                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1414
1415                         set_ia32_am_sc(res, ent);
1416                         set_ia32_op_type(res, ia32_AddrModeS);
1417                         set_ia32_ls_mode(res, mode);
1418                 } else {
1419                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1420                 }
1421         } else {
1422                 res = gen_unop(node, op, new_rd_ia32_Neg);
1423         }
1424
1425         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1426
1427         return res;
1428 }
1429
1430 /**
1431  * Transforms a Minus node.
1432  *
1433  * @return The created ia32 Minus node
1434  */
1435 static ir_node *gen_Minus(ir_node *node) {
1436         return gen_Minus_ex(node, get_Minus_op(node));
1437 }
1438
1439 static ir_node *create_Immediate_from_int(int val)
1440 {
1441         ir_graph *irg         = current_ir_graph;
1442         ir_node  *start_block = get_irg_start_block(irg);
1443         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL, 0, val);
1444         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
1445
1446         return immediate;
1447 }
1448
1449 static ir_node *gen_bin_Not(ir_node *node)
1450 {
1451         ir_graph *irg    = current_ir_graph;
1452         dbg_info *dbgi   = get_irn_dbg_info(node);
1453         ir_node  *block  = be_transform_node(get_nodes_block(node));
1454         ir_node  *op     = get_Not_op(node);
1455         ir_node  *new_op = be_transform_node(op);
1456         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
1457         ir_node  *nomem  = new_NoMem();
1458         ir_node  *one    = create_Immediate_from_int(1);
1459
1460         return new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_op, one, nomem);
1461 }
1462
1463 /**
1464  * Transforms a Not node.
1465  *
1466  * @return The created ia32 Not node
1467  */
1468 static ir_node *gen_Not(ir_node *node) {
1469         ir_node *op   = get_Not_op(node);
1470         ir_mode *mode = get_irn_mode(node);
1471
1472         if(mode == mode_b) {
1473                 return gen_bin_Not(node);
1474         }
1475
1476         assert (! mode_is_float(get_irn_mode(node)));
1477         return gen_unop(node, op, new_rd_ia32_Not);
1478 }
1479
1480
1481
1482 /**
1483  * Transforms an Abs node.
1484  *
1485  * @return The created ia32 Abs node
1486  */
1487 static ir_node *gen_Abs(ir_node *node) {
1488         ir_node   *block    = be_transform_node(get_nodes_block(node));
1489         ir_node   *op       = get_Abs_op(node);
1490         ir_node   *new_op   = be_transform_node(op);
1491         ir_graph  *irg      = current_ir_graph;
1492         dbg_info  *dbgi     = get_irn_dbg_info(node);
1493         ir_mode   *mode     = get_irn_mode(node);
1494         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1495         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1496         ir_node   *nomem    = new_NoMem();
1497         ir_node   *res;
1498         int       size;
1499         ir_entity *ent;
1500
1501         if (mode_is_float(mode)) {
1502                 if (USE_SSE2(env_cg)) {
1503                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1504
1505                         size = get_mode_size_bits(mode);
1506                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1507
1508                         set_ia32_am_sc(res, ent);
1509
1510                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1511
1512                         set_ia32_op_type(res, ia32_AddrModeS);
1513                         set_ia32_ls_mode(res, mode);
1514                 }
1515                 else {
1516                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1517                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1518                 }
1519         } else {
1520                 ir_node *xor;
1521                 ir_node *pval           = new_rd_ia32_ProduceVal(dbgi, irg, block);
1522                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op,
1523                                                            pval);
1524
1525                 add_irn_dep(pval, get_irg_frame(irg));
1526                 SET_IA32_ORIG_NODE(sign_extension,
1527                                    ia32_get_old_node_name(env_cg, node));
1528
1529                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, new_op,
1530                                       sign_extension, nomem);
1531                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1532
1533                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, xor,
1534                                       sign_extension, nomem);
1535                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1536         }
1537
1538         return res;
1539 }
1540
1541
1542
1543 /**
1544  * Transforms a Load.
1545  *
1546  * @return the created ia32 Load node
1547  */
1548 static ir_node *gen_Load(ir_node *node) {
1549         ir_node *old_block = get_nodes_block(node);
1550         ir_node  *block   = be_transform_node(old_block);
1551         ir_node  *ptr     = get_Load_ptr(node);
1552         ir_node  *new_ptr = be_transform_node(ptr);
1553         ir_node  *mem     = get_Load_mem(node);
1554         ir_node  *new_mem = be_transform_node(mem);
1555         ir_graph *irg     = current_ir_graph;
1556         dbg_info *dbgi    = get_irn_dbg_info(node);
1557         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1558         ir_mode  *mode    = get_Load_mode(node);
1559         ir_mode  *res_mode;
1560         ir_node  *lptr    = new_ptr;
1561         int      is_imm   = 0;
1562         ir_node  *new_op;
1563         ia32_am_flavour_t am_flav = ia32_am_B;
1564
1565         /* address might be a constant (symconst or absolute address) */
1566         if (is_ia32_Const(new_ptr)) {
1567                 lptr   = noreg;
1568                 is_imm = 1;
1569         }
1570
1571         if (mode_is_float(mode)) {
1572                 if (USE_SSE2(env_cg)) {
1573                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1574                         res_mode = mode_xmm;
1575                 } else {
1576                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem, mode);
1577                         res_mode = mode_vfp;
1578                 }
1579         } else {
1580                 if(mode == mode_b)
1581                         mode = mode_Iu;
1582
1583                 /* create a conv node with address mode for smaller modes */
1584                 if(get_mode_size_bits(mode) < 32) {
1585                         new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, lptr, noreg, noreg,
1586                                                       new_mem, mode);
1587                 } else {
1588                         new_op = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1589                 }
1590                 res_mode = mode_Iu;
1591         }
1592
1593         /* base is a constant address */
1594         if (is_imm) {
1595                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1596                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1597                         am_flav = ia32_am_N;
1598                 } else {
1599                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1600                         long offs = get_tarval_long(tv);
1601
1602                         add_ia32_am_offs_int(new_op, offs);
1603                         am_flav = ia32_am_O;
1604                 }
1605         }
1606
1607         set_irn_pinned(new_op, get_irn_pinned(node));
1608         set_ia32_op_type(new_op, ia32_AddrModeS);
1609         set_ia32_am_flavour(new_op, am_flav);
1610         set_ia32_ls_mode(new_op, mode);
1611
1612         /* make sure we are scheduled behind the initial IncSP/Barrier
1613          * to avoid spills being placed before it
1614          */
1615         if (block == get_irg_start_block(irg)) {
1616                 add_irn_dep(new_op, get_irg_frame(irg));
1617         }
1618
1619         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1620         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1621
1622         return new_op;
1623 }
1624
1625
1626
1627 /**
1628  * Transforms a Store.
1629  *
1630  * @return the created ia32 Store node
1631  */
1632 static ir_node *gen_Store(ir_node *node) {
1633         ir_node  *block   = be_transform_node(get_nodes_block(node));
1634         ir_node  *ptr     = get_Store_ptr(node);
1635         ir_node  *new_ptr = be_transform_node(ptr);
1636         ir_node  *val     = get_Store_value(node);
1637         ir_node  *new_val;
1638         ir_node  *mem     = get_Store_mem(node);
1639         ir_node  *new_mem = be_transform_node(mem);
1640         ir_graph *irg     = current_ir_graph;
1641         dbg_info *dbgi    = get_irn_dbg_info(node);
1642         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1643         ir_node  *sptr    = new_ptr;
1644         ir_mode  *mode    = get_irn_mode(val);
1645         int      is_imm   = 0;
1646         ir_node  *new_op;
1647         ia32_am_flavour_t am_flav = ia32_am_B;
1648
1649         /* address might be a constant (symconst or absolute address) */
1650         if (is_ia32_Const(new_ptr)) {
1651                 sptr   = noreg;
1652                 is_imm = 1;
1653         }
1654
1655         if (mode_is_float(mode)) {
1656                 new_val = be_transform_node(val);
1657                 if (USE_SSE2(env_cg)) {
1658                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, new_val,
1659                                                     new_mem);
1660                 } else {
1661                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, new_val,
1662                                                   new_mem, mode);
1663                 }
1664         } else {
1665                 new_val = create_immediate_or_transform(val, 0);
1666                 if(mode == mode_b)
1667                         mode = mode_Iu;
1668
1669                 if (get_mode_size_bits(mode) == 8) {
1670                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg,
1671                                                        new_val, new_mem);
1672                 } else {
1673                         new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, new_val,
1674                                                    new_mem);
1675                 }
1676         }
1677
1678         /* base is an constant address */
1679         if (is_imm) {
1680                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1681                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1682                         am_flav = ia32_am_N;
1683                 } else {
1684                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1685                         long offs = get_tarval_long(tv);
1686
1687                         add_ia32_am_offs_int(new_op, offs);
1688                         am_flav = ia32_am_O;
1689                 }
1690         }
1691
1692         set_irn_pinned(new_op, get_irn_pinned(node));
1693         set_ia32_op_type(new_op, ia32_AddrModeD);
1694         set_ia32_am_flavour(new_op, am_flav);
1695         set_ia32_ls_mode(new_op, mode);
1696
1697         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1698         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1699
1700         return new_op;
1701 }
1702
1703 static ir_node *maybe_scale_up(ir_node *new_op, ir_mode *mode, dbg_info *dbgi)
1704 {
1705         ir_mode *tgt_mode;
1706         ir_node *block;
1707
1708         if(get_mode_size_bits(mode) == 32)
1709                 return new_op;
1710         if(mode == mode_b)
1711                 return new_op;
1712         if(is_ia32_Immediate(new_op))
1713                 return new_op;
1714
1715         if(mode_is_signed(mode))
1716                 tgt_mode = mode_Is;
1717         else
1718                 tgt_mode = mode_Iu;
1719
1720         block = get_nodes_block(new_op);
1721         return create_I2I_Conv(mode, tgt_mode, dbgi, block, new_op);
1722 }
1723
1724 static ir_node *try_create_TestJmp(ir_node *block, dbg_info *dbgi, long pnc,
1725                                    ir_node *cmp_left, ir_node *cmp_right)
1726 {
1727         ir_node  *new_cmp_left;
1728         ir_node  *new_cmp_right;
1729         ir_node  *and_left;
1730         ir_node  *and_right;
1731         ir_node  *res;
1732         ir_node  *noreg;
1733         ir_node  *nomem;
1734         ir_mode  *mode;
1735         long      pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1736
1737         if(cmp_right != NULL && !is_Const_0(cmp_right))
1738                 return NULL;
1739
1740         if(is_And(cmp_left) && (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1741                 and_left  = get_And_left(cmp_left);
1742                 and_right = get_And_right(cmp_left);
1743
1744                 mode          = get_irn_mode(and_left);
1745                 new_cmp_left  = be_transform_node(and_left);
1746                 new_cmp_right = create_immediate_or_transform(and_right, 0);
1747         } else {
1748                 mode          = get_irn_mode(cmp_left);
1749                 new_cmp_left  = be_transform_node(cmp_left);
1750                 new_cmp_right = be_transform_node(cmp_left);
1751         }
1752
1753         assert(get_mode_size_bits(mode) <= 32);
1754         new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1755         new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1756         noreg         = ia32_new_NoReg_gp(env_cg);
1757         nomem         = new_NoMem();
1758
1759         res = new_rd_ia32_TestJmp(dbgi, current_ir_graph, block, noreg, noreg,
1760                                   new_cmp_left, new_cmp_right, nomem, pnc);
1761         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1762
1763         return res;
1764 }
1765
1766 static ir_node *create_Switch(ir_node *node)
1767 {
1768         ir_graph *irg     = current_ir_graph;
1769         dbg_info *dbgi    = get_irn_dbg_info(node);
1770         ir_node  *block   = be_transform_node(get_nodes_block(node));
1771         ir_node  *sel     = get_Cond_selector(node);
1772         ir_node  *new_sel = be_transform_node(sel);
1773         ir_node  *res;
1774         int switch_min    = INT_MAX;
1775         const ir_edge_t *edge;
1776
1777         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
1778
1779         /* determine the smallest switch case value */
1780         foreach_out_edge(node, edge) {
1781                 ir_node *proj = get_edge_src_irn(edge);
1782                 int      pn   = get_Proj_proj(proj);
1783                 if(pn < switch_min)
1784                         switch_min = pn;
1785         }
1786
1787         if (switch_min != 0) {
1788                 ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1789
1790                 /* if smallest switch case is not 0 we need an additional sub */
1791                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1792                 add_ia32_am_offs_int(new_sel, -switch_min);
1793                 set_ia32_am_flavour(new_sel, ia32_am_OB);
1794                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1795
1796                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
1797         }
1798
1799         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
1800         set_ia32_pncode(res, get_Cond_defaultProj(node));
1801
1802         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1803
1804         return res;
1805 }
1806
1807 /**
1808  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1809  *
1810  * @return The transformed node.
1811  */
1812 static ir_node *gen_Cond(ir_node *node) {
1813         ir_node  *block    = be_transform_node(get_nodes_block(node));
1814         ir_graph *irg      = current_ir_graph;
1815         dbg_info *dbgi     = get_irn_dbg_info(node);
1816         ir_node  *sel      = get_Cond_selector(node);
1817         ir_mode  *sel_mode = get_irn_mode(sel);
1818         ir_node  *res      = NULL;
1819         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1820         ir_node  *cmp;
1821         ir_node  *cmp_a;
1822         ir_node  *cmp_b;
1823         ir_node  *new_cmp_a;
1824         ir_node  *new_cmp_b;
1825         ir_mode  *cmp_mode;
1826         ir_node  *nomem = new_NoMem();
1827         long      pnc;
1828
1829         if (sel_mode != mode_b) {
1830                 return create_Switch(node);
1831         }
1832
1833         if(!is_Proj(sel) || !is_Cmp(get_Proj_pred(sel))) {
1834                 /* it's some mode_b value but not a direct comparison -> create a
1835                  * testjmp */
1836                 res = try_create_TestJmp(block, dbgi, pn_Cmp_Lg, sel, NULL);
1837                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1838                 return res;
1839         }
1840
1841         cmp      = get_Proj_pred(sel);
1842         cmp_a    = get_Cmp_left(cmp);
1843         cmp_b    = get_Cmp_right(cmp);
1844         cmp_mode = get_irn_mode(cmp_a);
1845         pnc      = get_Proj_proj(sel);
1846         if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1847                 pnc |= ia32_pn_Cmp_Unsigned;
1848         }
1849
1850         if(mode_needs_gp_reg(cmp_mode)) {
1851                 res = try_create_TestJmp(block, dbgi, pnc, cmp_a, cmp_b);
1852                 if(res != NULL) {
1853                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1854                         return res;
1855                 }
1856         }
1857
1858         new_cmp_a = be_transform_node(cmp_a);
1859         new_cmp_b = create_immediate_or_transform(cmp_b, 0);
1860
1861         if (mode_is_float(cmp_mode)) {
1862                 if (USE_SSE2(env_cg)) {
1863                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a,
1864                                                    cmp_b, nomem, pnc);
1865                         set_ia32_commutative(res);
1866                         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1867                         set_ia32_ls_mode(res, cmp_mode);
1868                 } else {
1869                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, cmp_a, cmp_b, pnc);
1870                         set_ia32_commutative(res);
1871                 }
1872         } else {
1873                 /** workaround smaller compare modes with converts...
1874                  * We could easily support 16bit compares, for 8 bit we have to set
1875                  * additional register constraints, which we don't do yet
1876                  */
1877                 new_cmp_a = maybe_scale_up(new_cmp_a, cmp_mode, dbgi);
1878                 new_cmp_b = maybe_scale_up(new_cmp_b, cmp_mode, dbgi);
1879
1880                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg,
1881                                           new_cmp_a, new_cmp_b, nomem, pnc);
1882                 set_ia32_commutative(res);
1883                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1884         }
1885
1886         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1887
1888         return res;
1889 }
1890
1891
1892
1893 /**
1894  * Transforms a CopyB node.
1895  *
1896  * @return The transformed node.
1897  */
1898 static ir_node *gen_CopyB(ir_node *node) {
1899         ir_node  *block    = be_transform_node(get_nodes_block(node));
1900         ir_node  *src      = get_CopyB_src(node);
1901         ir_node  *new_src  = be_transform_node(src);
1902         ir_node  *dst      = get_CopyB_dst(node);
1903         ir_node  *new_dst  = be_transform_node(dst);
1904         ir_node  *mem      = get_CopyB_mem(node);
1905         ir_node  *new_mem  = be_transform_node(mem);
1906         ir_node  *res      = NULL;
1907         ir_graph *irg      = current_ir_graph;
1908         dbg_info *dbgi     = get_irn_dbg_info(node);
1909         int      size      = get_type_size_bytes(get_CopyB_type(node));
1910         int      rem;
1911
1912         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1913         /* then we need the size explicitly in ECX.                    */
1914         if (size >= 32 * 4) {
1915                 rem = size & 0x3; /* size % 4 */
1916                 size >>= 2;
1917
1918                 res = new_rd_ia32_Const(dbgi, irg, block);
1919                 add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
1920                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1921
1922                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1923                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1924         } else {
1925                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1926                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1927         }
1928
1929         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1930
1931         return res;
1932 }
1933
1934 static
1935 ir_node *gen_be_Copy(ir_node *node)
1936 {
1937         ir_node *result = be_duplicate_node(node);
1938         ir_mode *mode   = get_irn_mode(result);
1939
1940         if (mode_needs_gp_reg(mode)) {
1941                 set_irn_mode(result, mode_Iu);
1942         }
1943
1944         return result;
1945 }
1946
1947
1948 static ir_node *create_set(long pnc, ir_node *cmp_left, ir_node *cmp_right,
1949                            dbg_info *dbgi, ir_node *block)
1950 {
1951         ir_graph *irg   = current_ir_graph;
1952         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
1953         ir_node  *nomem = new_rd_NoMem(irg);
1954         ir_mode  *mode;
1955         ir_node  *new_cmp_left;
1956         ir_node  *new_cmp_right;
1957         ir_node  *res;
1958
1959         /* can we use a test instruction? */
1960         if(cmp_right == NULL || is_Const_0(cmp_right)) {
1961                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1962                 if(is_And(cmp_left) &&
1963                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1964                         ir_node *and_left  = get_And_left(cmp_left);
1965                         ir_node *and_right = get_And_right(cmp_left);
1966
1967                         mode          = get_irn_mode(and_left);
1968                         new_cmp_left  = be_transform_node(and_left);
1969                         new_cmp_right = create_immediate_or_transform(and_right, 0);
1970                 } else {
1971                         mode          = get_irn_mode(cmp_left);
1972                         new_cmp_left  = be_transform_node(cmp_left);
1973                         new_cmp_right = be_transform_node(cmp_left);
1974                 }
1975
1976                 assert(get_mode_size_bits(mode) <= 32);
1977                 new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1978                 new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1979
1980                 res = new_rd_ia32_TestSet(dbgi, current_ir_graph, block, noreg, noreg,
1981                                           new_cmp_left, new_cmp_right, nomem, pnc);
1982                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1983
1984                 return res;
1985         }
1986
1987         mode = get_irn_mode(cmp_left);
1988
1989         new_cmp_left  = be_transform_node(cmp_left);
1990         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
1991
1992         assert(get_mode_size_bits(mode) <= 32);
1993         new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1994         new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1995
1996         res           = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
1997                                            new_cmp_left, new_cmp_right, nomem, pnc);
1998
1999         return res;
2000 }
2001
2002 static ir_node *create_cmov(long pnc, ir_node *cmp_left, ir_node *cmp_right,
2003                             ir_node *val_true, ir_node *val_false,
2004                                                         dbg_info *dbgi, ir_node *block)
2005 {
2006         ir_graph *irg           = current_ir_graph;
2007         ir_node  *new_val_true  = be_transform_node(val_true);
2008         ir_node  *new_val_false = be_transform_node(val_false);
2009         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
2010         ir_node  *nomem         = new_NoMem();
2011         ir_node  *new_cmp_left;
2012         ir_node  *new_cmp_right;
2013         ir_node  *res;
2014
2015         /* cmovs with unknowns are pointless... */
2016         if(is_Unknown(val_true)) {
2017 #ifdef DEBUG_libfirm
2018                 ir_fprintf(stderr, "Optimisation warning: psi with unknown operand\n");
2019 #endif
2020                 return new_val_false;
2021         }
2022         if(is_Unknown(val_false)) {
2023 #ifdef DEBUG_libfirm
2024                 ir_fprintf(stderr, "Optimisation warning: psi with unknown operand\n");
2025 #endif
2026                 return new_val_true;
2027         }
2028
2029         /* can we use a test instruction? */
2030         if(is_Const_0(cmp_right)) {
2031                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
2032                 if(is_And(cmp_left) &&
2033                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
2034                         ir_node *and_left  = get_And_left(cmp_left);
2035                         ir_node *and_right = get_And_right(cmp_left);
2036
2037                         new_cmp_left  = be_transform_node(and_left);
2038                         new_cmp_right = create_immediate_or_transform(and_right, 0);
2039                 } else {
2040                         new_cmp_left  = be_transform_node(cmp_left);
2041                         new_cmp_right = be_transform_node(cmp_left);
2042                 }
2043
2044                 res = new_rd_ia32_TestCMov(dbgi, current_ir_graph, block, noreg, noreg,
2045                                            new_cmp_left, new_cmp_right, nomem,
2046                                            new_val_true, new_val_false, pnc);
2047                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
2048
2049                 return res;
2050         }
2051
2052         new_cmp_left  = be_transform_node(cmp_left);
2053         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
2054
2055         res = new_rd_ia32_CmpCMov(dbgi, irg, block, noreg, noreg, new_cmp_left,
2056                                   new_cmp_right, nomem, new_val_true, new_val_false,
2057                                   pnc);
2058         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
2059
2060         return res;
2061 }
2062
2063
2064 /**
2065  * Transforms a Psi node into CMov.
2066  *
2067  * @return The transformed node.
2068  */
2069 static ir_node *gen_Psi(ir_node *node) {
2070         ir_node  *psi_true    = get_Psi_val(node, 0);
2071         ir_node  *psi_default = get_Psi_default(node);
2072         ia32_code_gen_t *cg   = env_cg;
2073         ir_node  *cond        = get_Psi_cond(node, 0);
2074         ir_node  *block       = be_transform_node(get_nodes_block(node));
2075         dbg_info *dbgi        = get_irn_dbg_info(node);
2076         ir_node  *new_op;
2077         ir_node  *cmp_left;
2078         ir_node  *cmp_right;
2079         ir_mode  *cmp_mode;
2080         long      pnc;
2081
2082         assert(get_Psi_n_conds(node) == 1);
2083         assert(get_irn_mode(cond) == mode_b);
2084         assert(mode_needs_gp_reg(get_irn_mode(node)));
2085
2086         if(!is_Proj(cond) || !is_Cmp(get_Proj_pred(cond))) {
2087                 /* a mode_b value, we have to compare it against 0 */
2088                 cmp_left  = cond;
2089                 cmp_right = new_Const_long(mode_Iu, 0);
2090                 pnc       = pn_Cmp_Lg;
2091                 cmp_mode  = mode_Iu;
2092         } else {
2093                 ir_node *cmp = get_Proj_pred(cond);
2094
2095                 cmp_left  = get_Cmp_left(cmp);
2096                 cmp_right = get_Cmp_right(cmp);
2097                 cmp_mode  = get_irn_mode(cmp_left);
2098                 pnc       = get_Proj_proj(cond);
2099
2100                 assert(!mode_is_float(cmp_mode));
2101
2102                 if (!mode_is_signed(cmp_mode)) {
2103                         pnc |= ia32_pn_Cmp_Unsigned;
2104                 }
2105         }
2106
2107         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2108                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
2109         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2110                 pnc = get_negated_pnc(pnc, cmp_mode);
2111                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
2112         } else {
2113                 new_op = create_cmov(pnc, cmp_left, cmp_right, psi_true, psi_default,
2114                                      dbgi, block);
2115         }
2116         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2117         return new_op;
2118 }
2119
2120
2121 /**
2122  * Following conversion rules apply:
2123  *
2124  *  INT -> INT
2125  * ============
2126  *  1) n bit -> m bit   n > m (downscale)
2127  *     always ignored
2128  *  2) n bit -> m bit   n == m   (sign change)
2129  *     always ignored
2130  *  3) n bit -> m bit   n < m (upscale)
2131  *     a) source is signed:    movsx
2132  *     b) source is unsigned:  and with lower bits sets
2133  *
2134  *  INT -> FLOAT
2135  * ==============
2136  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2137  *
2138  *  FLOAT -> INT
2139  * ==============
2140  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2141  *
2142  *  FLOAT -> FLOAT
2143  * ================
2144  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2145  *  x87 is mode_E internally, conversions happen only at load and store
2146  *  in non-strict semantic
2147  */
2148
2149 /**
2150  * Create a conversion from x87 state register to general purpose.
2151  */
2152 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2153         ir_node         *block      = be_transform_node(get_nodes_block(node));
2154         ir_node         *op         = get_Conv_op(node);
2155         ir_node         *new_op     = be_transform_node(op);
2156         ia32_code_gen_t *cg         = env_cg;
2157         ir_graph        *irg        = current_ir_graph;
2158         dbg_info        *dbgi       = get_irn_dbg_info(node);
2159         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2160         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2161         ir_mode         *mode       = get_irn_mode(node);
2162         ir_node         *fist, *load;
2163
2164         /* do a fist */
2165         fist = new_rd_ia32_vfist(dbgi, irg, block,
2166                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2167
2168         set_irn_pinned(fist, op_pin_state_floats);
2169         set_ia32_use_frame(fist);
2170         set_ia32_op_type(fist, ia32_AddrModeD);
2171         set_ia32_am_flavour(fist, ia32_am_B);
2172
2173         assert(get_mode_size_bits(mode) <= 32);
2174         /* exception we can only store signed 32 bit integers, so for unsigned
2175            we store a 64bit (signed) integer and load the lower bits */
2176         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2177                 set_ia32_ls_mode(fist, mode_Ls);
2178         } else {
2179                 set_ia32_ls_mode(fist, mode_Is);
2180         }
2181         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2182
2183         /* do a Load */
2184         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2185
2186         set_irn_pinned(load, op_pin_state_floats);
2187         set_ia32_use_frame(load);
2188         set_ia32_op_type(load, ia32_AddrModeS);
2189         set_ia32_am_flavour(load, ia32_am_B);
2190         set_ia32_ls_mode(load, mode_Is);
2191         if(get_ia32_ls_mode(fist) == mode_Ls) {
2192                 ia32_attr_t *attr = get_ia32_attr(load);
2193                 attr->data.need_64bit_stackent = 1;
2194         } else {
2195                 ia32_attr_t *attr = get_ia32_attr(load);
2196                 attr->data.need_32bit_stackent = 1;
2197                 ir_fprintf(stderr, "here too: %+F\n", load);
2198         }
2199         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2200
2201         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2202 }
2203
2204 static ir_node *create_strict_conv(ir_mode *tgt_mode, ir_node *node)
2205 {
2206         ir_node  *block    = get_nodes_block(node);
2207         ir_graph *irg      = current_ir_graph;
2208         dbg_info *dbgi     = get_irn_dbg_info(node);
2209         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2210         ir_node  *nomem    = new_NoMem();
2211         ir_node  *frame    = get_irg_frame(irg);
2212         ir_node  *store, *load;
2213         ir_node  *res;
2214
2215         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, node, nomem,
2216                                  tgt_mode);
2217         set_ia32_use_frame(store);
2218         set_ia32_op_type(store, ia32_AddrModeD);
2219         set_ia32_am_flavour(store, ia32_am_OB);
2220         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2221
2222         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2223                                 tgt_mode);
2224         set_ia32_use_frame(load);
2225         set_ia32_op_type(load, ia32_AddrModeS);
2226         set_ia32_am_flavour(load, ia32_am_OB);
2227         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2228
2229         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2230         return res;
2231 }
2232
2233 /**
2234  * Create a conversion from general purpose to x87 register
2235  */
2236 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2237         ir_node   *block  = be_transform_node(get_nodes_block(node));
2238         ir_node   *op     = get_Conv_op(node);
2239         ir_node   *new_op = be_transform_node(op);
2240         ir_graph  *irg    = current_ir_graph;
2241         dbg_info  *dbgi   = get_irn_dbg_info(node);
2242         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2243         ir_node   *nomem  = new_NoMem();
2244         ir_mode   *mode   = get_irn_mode(op);
2245         ir_mode   *store_mode;
2246         ir_node   *fild, *store;
2247         ir_node   *res;
2248         int        src_bits;
2249
2250         /* first convert to 32 bit signed if necessary */
2251         src_bits = get_mode_size_bits(src_mode);
2252         if (src_bits == 8) {
2253                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem,
2254                                                   src_mode);
2255                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2256                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2257                 mode = mode_Is;
2258         } else if (src_bits < 32) {
2259                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem, src_mode);
2260                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2261                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2262                 mode = mode_Is;
2263         }
2264
2265         assert(get_mode_size_bits(mode) == 32);
2266
2267         /* do a store */
2268         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2269
2270         set_ia32_use_frame(store);
2271         set_ia32_op_type(store, ia32_AddrModeD);
2272         set_ia32_am_flavour(store, ia32_am_OB);
2273         set_ia32_ls_mode(store, mode_Iu);
2274
2275         /* exception for 32bit unsigned, do a 64bit spill+load */
2276         if(!mode_is_signed(mode)) {
2277                 ir_node *in[2];
2278                 /* store a zero */
2279                 ir_node *zero_const = create_Immediate_from_int(0);
2280
2281                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg,
2282                                                         zero_const, nomem);
2283
2284                 set_ia32_use_frame(zero_store);
2285                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2286                 add_ia32_am_offs_int(zero_store, 4);
2287                 set_ia32_ls_mode(zero_store, mode_Iu);
2288
2289                 in[0] = zero_store;
2290                 in[1] = store;
2291
2292                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2293                 store_mode = mode_Ls;
2294         } else {
2295                 store_mode = mode_Is;
2296         }
2297
2298         /* do a fild */
2299         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2300
2301         set_ia32_use_frame(fild);
2302         set_ia32_op_type(fild, ia32_AddrModeS);
2303         set_ia32_am_flavour(fild, ia32_am_OB);
2304         set_ia32_ls_mode(fild, store_mode);
2305
2306         res = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2307
2308         return res;
2309 }
2310
2311 /**
2312  * Crete a conversion from one integer mode into another one
2313  */
2314 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2315                                 dbg_info *dbgi, ir_node *new_block,
2316                                 ir_node *new_op)
2317 {
2318         ir_graph *irg      = current_ir_graph;
2319         int       src_bits = get_mode_size_bits(src_mode);
2320         int       tgt_bits = get_mode_size_bits(tgt_mode);
2321         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2322         ir_node  *nomem    = new_rd_NoMem(irg);
2323         ir_node  *res;
2324         ir_mode  *smaller_mode;
2325         int       smaller_bits;
2326
2327         if (src_bits < tgt_bits) {
2328                 smaller_mode = src_mode;
2329                 smaller_bits = src_bits;
2330         } else {
2331                 smaller_mode = tgt_mode;
2332                 smaller_bits = tgt_bits;
2333         }
2334
2335         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2336         if (smaller_bits == 8) {
2337                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2338                                                new_op, nomem, smaller_mode);
2339         } else {
2340                 res = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, noreg, noreg, new_op,
2341                                            nomem, smaller_mode);
2342         }
2343         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2344
2345         return res;
2346 }
2347
2348 /**
2349  * Transforms a Conv node.
2350  *
2351  * @return The created ia32 Conv node
2352  */
2353 static ir_node *gen_Conv(ir_node *node) {
2354         ir_node  *block    = be_transform_node(get_nodes_block(node));
2355         ir_node  *op       = get_Conv_op(node);
2356         ir_node  *new_op   = be_transform_node(op);
2357         ir_graph *irg      = current_ir_graph;
2358         dbg_info *dbgi     = get_irn_dbg_info(node);
2359         ir_mode  *src_mode = get_irn_mode(op);
2360         ir_mode  *tgt_mode = get_irn_mode(node);
2361         int       src_bits = get_mode_size_bits(src_mode);
2362         int       tgt_bits = get_mode_size_bits(tgt_mode);
2363         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2364         ir_node  *nomem    = new_rd_NoMem(irg);
2365         ir_node  *res;
2366
2367         if (src_mode == mode_b) {
2368                 assert(mode_is_int(tgt_mode));
2369                 /* nothing to do, we already model bools as 0/1 ints */
2370                 return new_op;
2371         }
2372
2373         if (src_mode == tgt_mode) {
2374                 if (get_Conv_strict(node)) {
2375                         if (USE_SSE2(env_cg)) {
2376                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2377                                 return new_op;
2378                         }
2379                 } else {
2380                         /* this should be optimized already, but who knows... */
2381                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2382                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2383                         return new_op;
2384                 }
2385         }
2386
2387         if (mode_is_float(src_mode)) {
2388                 /* we convert from float ... */
2389                 if (mode_is_float(tgt_mode)) {
2390                         if(src_mode == mode_E && tgt_mode == mode_D
2391                                         && !get_Conv_strict(node)) {
2392                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2393                                 return new_op;
2394                         }
2395
2396                         /* ... to float */
2397                         if (USE_SSE2(env_cg)) {
2398                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2399                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2400                                 set_ia32_ls_mode(res, tgt_mode);
2401                         } else {
2402                                 if(get_Conv_strict(node)) {
2403                                         res = create_strict_conv(tgt_mode, new_op);
2404                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2405                                         return res;
2406                                 }
2407                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2408                                 return new_op;
2409                         }
2410                 } else {
2411                         /* ... to int */
2412                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2413                         if (USE_SSE2(env_cg)) {
2414                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2415                                 set_ia32_ls_mode(res, src_mode);
2416                         } else {
2417                                 return gen_x87_fp_to_gp(node);
2418                         }
2419                 }
2420         } else {
2421                 /* we convert from int ... */
2422                 if (mode_is_float(tgt_mode)) {
2423                         /* ... to float */
2424                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2425                         if (USE_SSE2(env_cg)) {
2426                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2427                                 set_ia32_ls_mode(res, tgt_mode);
2428                                 if(src_bits == 32) {
2429                                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2430                                 }
2431                         } else {
2432                                 res = gen_x87_gp_to_fp(node, src_mode);
2433                                 if(get_Conv_strict(node)) {
2434                                         res = create_strict_conv(tgt_mode, res);
2435                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
2436                                                            ia32_get_old_node_name(env_cg, node));
2437                                 }
2438                                 return res;
2439                         }
2440                 } else if(tgt_mode == mode_b) {
2441                         /* mode_b lowering already took care that we only have 0/1 values */
2442                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2443                             src_mode, tgt_mode));
2444                         return new_op;
2445                 } else {
2446                         /* to int */
2447                         if (src_bits == tgt_bits) {
2448                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2449                                     src_mode, tgt_mode));
2450                                 return new_op;
2451                         }
2452
2453                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, new_op);
2454                 }
2455         }
2456
2457         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2458
2459         return res;
2460 }
2461
2462 static
2463 int check_immediate_constraint(long val, char immediate_constraint_type)
2464 {
2465         switch (immediate_constraint_type) {
2466         case 0:
2467                 return 1;
2468         case 'I':
2469                 return val >= 0 && val <= 32;
2470         case 'J':
2471                 return val >= 0 && val <= 63;
2472         case 'K':
2473                 return val >= -128 && val <= 127;
2474         case 'L':
2475                 return val == 0xff || val == 0xffff;
2476         case 'M':
2477                 return val >= 0 && val <= 3;
2478         case 'N':
2479                 return val >= 0 && val <= 255;
2480         case 'O':
2481                 return val >= 0 && val <= 127;
2482         default:
2483                 break;
2484         }
2485         panic("Invalid immediate constraint found");
2486         return 0;
2487 }
2488
2489 static
2490 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2491 {
2492         int          minus         = 0;
2493         tarval      *offset        = NULL;
2494         int          offset_sign   = 0;
2495         long         val = 0;
2496         ir_entity   *symconst_ent  = NULL;
2497         int          symconst_sign = 0;
2498         ir_mode     *mode;
2499         ir_node     *cnst          = NULL;
2500         ir_node     *symconst      = NULL;
2501         ir_node     *res;
2502         ir_graph    *irg;
2503         dbg_info    *dbgi;
2504         ir_node     *block;
2505
2506         mode = get_irn_mode(node);
2507         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2508                 return NULL;
2509         }
2510
2511         if(is_Minus(node)) {
2512                 minus = 1;
2513                 node  = get_Minus_op(node);
2514         }
2515
2516         if(is_Const(node)) {
2517                 cnst        = node;
2518                 symconst    = NULL;
2519                 offset_sign = minus;
2520         } else if(is_SymConst(node)) {
2521                 cnst          = NULL;
2522                 symconst      = node;
2523                 symconst_sign = minus;
2524         } else if(is_Add(node)) {
2525                 ir_node *left  = get_Add_left(node);
2526                 ir_node *right = get_Add_right(node);
2527                 if(is_Const(left) && is_SymConst(right)) {
2528                         cnst          = left;
2529                         symconst      = right;
2530                         symconst_sign = minus;
2531                         offset_sign   = minus;
2532                 } else if(is_SymConst(left) && is_Const(right)) {
2533                         cnst          = right;
2534                         symconst      = left;
2535                         symconst_sign = minus;
2536                         offset_sign   = minus;
2537                 }
2538         } else if(is_Sub(node)) {
2539                 ir_node *left  = get_Sub_left(node);
2540                 ir_node *right = get_Sub_right(node);
2541                 if(is_Const(left) && is_SymConst(right)) {
2542                         cnst          = left;
2543                         symconst      = right;
2544                         symconst_sign = !minus;
2545                         offset_sign   = minus;
2546                 } else if(is_SymConst(left) && is_Const(right)) {
2547                         cnst          = right;
2548                         symconst      = left;
2549                         symconst_sign = minus;
2550                         offset_sign   = !minus;
2551                 }
2552         } else {
2553                 return NULL;
2554         }
2555
2556         if(cnst != NULL) {
2557                 offset = get_Const_tarval(cnst);
2558                 if(tarval_is_long(offset)) {
2559                         val = get_tarval_long(offset);
2560                 } else if(tarval_is_null(offset)) {
2561                         val = 0;
2562                 } else {
2563                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2564                                    "long?\n", cnst);
2565                         return NULL;
2566                 }
2567
2568                 if(!check_immediate_constraint(val, immediate_constraint_type))
2569                         return NULL;
2570         }
2571         if(symconst != NULL) {
2572                 if(immediate_constraint_type != 0) {
2573                         /* we need full 32bits for symconsts */
2574                         return NULL;
2575                 }
2576
2577                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2578                         return NULL;
2579                 symconst_ent = get_SymConst_entity(symconst);
2580         }
2581         if(cnst == NULL && symconst == NULL)
2582                 return NULL;
2583
2584         if(offset_sign && offset != NULL) {
2585                 offset = tarval_neg(offset);
2586         }
2587
2588         irg   = current_ir_graph;
2589         dbgi  = get_irn_dbg_info(node);
2590         block = get_irg_start_block(irg);
2591         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent,
2592                                       symconst_sign, val);
2593         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2594
2595         return res;
2596 }
2597
2598 static
2599 ir_node *create_immediate_or_transform(ir_node *node, char immediate_constraint_type)
2600 {
2601         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2602         if (new_node == NULL) {
2603                 new_node = be_transform_node(node);
2604         }
2605         return new_node;
2606 }
2607
2608 typedef struct constraint_t constraint_t;
2609 struct constraint_t {
2610         int                         is_in;
2611         int                         n_outs;
2612         const arch_register_req_t **out_reqs;
2613
2614         const arch_register_req_t  *req;
2615         unsigned                    immediate_possible;
2616         char                        immediate_type;
2617 };
2618
2619 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2620 {
2621         int                          immediate_possible = 0;
2622         char                         immediate_type     = 0;
2623         unsigned                     limited            = 0;
2624         const arch_register_class_t *cls                = NULL;
2625         ir_graph                    *irg;
2626         struct obstack              *obst;
2627         arch_register_req_t         *req;
2628         unsigned                    *limited_ptr;
2629         int                          p;
2630         int                          same_as = -1;
2631
2632         /* TODO: replace all the asserts with nice error messages */
2633
2634         printf("Constraint: %s\n", c);
2635
2636         while(*c != 0) {
2637                 switch(*c) {
2638                 case ' ':
2639                 case '\t':
2640                 case '\n':
2641                         break;
2642
2643                 case 'a':
2644                         assert(cls == NULL ||
2645                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2646                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2647                         limited |= 1 << REG_EAX;
2648                         break;
2649                 case 'b':
2650                         assert(cls == NULL ||
2651                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2652                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2653                         limited |= 1 << REG_EBX;
2654                         break;
2655                 case 'c':
2656                         assert(cls == NULL ||
2657                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2658                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2659                         limited |= 1 << REG_ECX;
2660                         break;
2661                 case 'd':
2662                         assert(cls == NULL ||
2663                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2664                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2665                         limited |= 1 << REG_EDX;
2666                         break;
2667                 case 'D':
2668                         assert(cls == NULL ||
2669                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2670                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2671                         limited |= 1 << REG_EDI;
2672                         break;
2673                 case 'S':
2674                         assert(cls == NULL ||
2675                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2676                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2677                         limited |= 1 << REG_ESI;
2678                         break;
2679                 case 'Q':
2680                 case 'q': /* q means lower part of the regs only, this makes no
2681                                    * difference to Q for us (we only assigne whole registers) */
2682                         assert(cls == NULL ||
2683                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2684                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2685                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2686                                    1 << REG_EDX;
2687                         break;
2688                 case 'A':
2689                         assert(cls == NULL ||
2690                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2691                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2692                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2693                         break;
2694                 case 'l':
2695                         assert(cls == NULL ||
2696                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2697                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2698                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2699                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2700                                    1 << REG_EBP;
2701                         break;
2702
2703                 case 'R':
2704                 case 'r':
2705                 case 'p':
2706                         assert(cls == NULL);
2707                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2708                         break;
2709
2710                 case 'f':
2711                 case 't':
2712                 case 'u':
2713                         /* TODO: mark values so the x87 simulator knows about t and u */
2714                         assert(cls == NULL);
2715                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2716                         break;
2717
2718                 case 'Y':
2719                 case 'x':
2720                         assert(cls == NULL);
2721                         /* TODO: check that sse2 is supported */
2722                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2723                         break;
2724
2725                 case 'I':
2726                 case 'J':
2727                 case 'K':
2728                 case 'L':
2729                 case 'M':
2730                 case 'N':
2731                 case 'O':
2732                         assert(!immediate_possible);
2733                         immediate_possible = 1;
2734                         immediate_type     = *c;
2735                         break;
2736                 case 'n':
2737                 case 'i':
2738                         assert(!immediate_possible);
2739                         immediate_possible = 1;
2740                         break;
2741
2742                 case 'g':
2743                         assert(!immediate_possible && cls == NULL);
2744                         immediate_possible = 1;
2745                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2746                         break;
2747
2748                 case '0':
2749                 case '1':
2750                 case '2':
2751                 case '3':
2752                 case '4':
2753                 case '5':
2754                 case '6':
2755                 case '7':
2756                 case '8':
2757                 case '9':
2758                         assert(constraint->is_in && "can only specify same constraint "
2759                                "on input");
2760
2761                         sscanf(c, "%d%n", &same_as, &p);
2762                         if(same_as >= 0) {
2763                                 c += p;
2764                                 continue;
2765                         }
2766                         break;
2767
2768                 case 'E': /* no float consts yet */
2769                 case 'F': /* no float consts yet */
2770                 case 's': /* makes no sense on x86 */
2771                 case 'X': /* we can't support that in firm */
2772                 case 'm':
2773                 case 'o':
2774                 case 'V':
2775                 case '<': /* no autodecrement on x86 */
2776                 case '>': /* no autoincrement on x86 */
2777                 case 'C': /* sse constant not supported yet */
2778                 case 'G': /* 80387 constant not supported yet */
2779                 case 'y': /* we don't support mmx registers yet */
2780                 case 'Z': /* not available in 32 bit mode */
2781                 case 'e': /* not available in 32 bit mode */
2782                         assert(0 && "asm constraint not supported");
2783                         break;
2784                 default:
2785                         assert(0 && "unknown asm constraint found");
2786                         break;
2787                 }
2788                 ++c;
2789         }
2790
2791         if(same_as >= 0) {
2792                 const arch_register_req_t *other_constr;
2793
2794                 assert(cls == NULL && "same as and register constraint not supported");
2795                 assert(!immediate_possible && "same as and immediate constraint not "
2796                        "supported");
2797                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2798                        "same_as constraint");
2799
2800                 other_constr         = constraint->out_reqs[same_as];
2801
2802                 req                  = obstack_alloc(obst, sizeof(req[0]));
2803                 req->cls             = other_constr->cls;
2804                 req->type            = arch_register_req_type_should_be_same;
2805                 req->limited         = NULL;
2806                 req->other_same      = pos;
2807                 req->other_different = -1;
2808
2809                 /* switch constraints. This is because in firm we have same_as
2810                  * constraints on the output constraints while in the gcc asm syntax
2811                  * they are specified on the input constraints */
2812                 constraint->req               = other_constr;
2813                 constraint->out_reqs[same_as] = req;
2814                 constraint->immediate_possible = 0;
2815                 return;
2816         }
2817
2818         if(immediate_possible && cls == NULL) {
2819                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2820         }
2821         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2822         assert(cls != NULL);
2823
2824         if(immediate_possible) {
2825                 assert(constraint->is_in
2826                        && "imeediates make no sense for output constraints");
2827         }
2828         /* todo: check types (no float input on 'r' constrainted in and such... */
2829
2830         irg  = current_ir_graph;
2831         obst = get_irg_obstack(irg);
2832
2833         if(limited != 0) {
2834                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2835                 limited_ptr  = (unsigned*) (req+1);
2836         } else {
2837                 req = obstack_alloc(obst, sizeof(req[0]));
2838         }
2839         memset(req, 0, sizeof(req[0]));
2840
2841         if(limited != 0) {
2842                 req->type    = arch_register_req_type_limited;
2843                 *limited_ptr = limited;
2844                 req->limited = limited_ptr;
2845         } else {
2846                 req->type    = arch_register_req_type_normal;
2847         }
2848         req->cls = cls;
2849
2850         constraint->req                = req;
2851         constraint->immediate_possible = immediate_possible;
2852         constraint->immediate_type     = immediate_type;
2853 }
2854
2855 static
2856 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2857                    const char *c)
2858 {
2859         (void) node;
2860         (void) pos;
2861         (void) constraint;
2862         (void) c;
2863         panic("Clobbers not supported yet");
2864 }
2865
2866 ir_node *gen_ASM(ir_node *node)
2867 {
2868         int                   i, arity;
2869         ir_graph             *irg   = current_ir_graph;
2870         ir_node              *block = be_transform_node(get_nodes_block(node));
2871         dbg_info             *dbgi  = get_irn_dbg_info(node);
2872         ir_node             **in;
2873         ir_node              *res;
2874         int                   out_arity;
2875         int                   n_outs;
2876         int                   n_clobbers;
2877         void                 *generic_attr;
2878         ia32_asm_attr_t      *attr;
2879         const arch_register_req_t **out_reqs;
2880         const arch_register_req_t **in_reqs;
2881         struct obstack       *obst;
2882         constraint_t          parsed_constraint;
2883
2884         /* transform inputs */
2885         arity = get_irn_arity(node);
2886         in    = alloca(arity * sizeof(in[0]));
2887         memset(in, 0, arity * sizeof(in[0]));
2888
2889         n_outs     = get_ASM_n_output_constraints(node);
2890         n_clobbers = get_ASM_n_clobbers(node);
2891         out_arity  = n_outs + n_clobbers;
2892
2893         /* construct register constraints */
2894         obst     = get_irg_obstack(irg);
2895         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2896         parsed_constraint.out_reqs = out_reqs;
2897         parsed_constraint.n_outs   = n_outs;
2898         parsed_constraint.is_in    = 0;
2899         for(i = 0; i < out_arity; ++i) {
2900                 const char   *c;
2901
2902                 if(i < n_outs) {
2903                         const ir_asm_constraint *constraint;
2904                         constraint = & get_ASM_output_constraints(node) [i];
2905                         c = get_id_str(constraint->constraint);
2906                         parse_asm_constraint(i, &parsed_constraint, c);
2907                 } else {
2908                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2909                         c = get_id_str(glob_id);
2910                         parse_clobber(node, i, &parsed_constraint, c);
2911                 }
2912                 out_reqs[i] = parsed_constraint.req;
2913         }
2914
2915         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2916         parsed_constraint.is_in = 1;
2917         for(i = 0; i < arity; ++i) {
2918                 const ir_asm_constraint   *constraint;
2919                 ident                     *constr_id;
2920                 const char                *c;
2921
2922                 constraint = & get_ASM_input_constraints(node) [i];
2923                 constr_id  = constraint->constraint;
2924                 c          = get_id_str(constr_id);
2925                 parse_asm_constraint(i, &parsed_constraint, c);
2926                 in_reqs[i] = parsed_constraint.req;
2927
2928                 if(parsed_constraint.immediate_possible) {
2929                         ir_node *pred      = get_irn_n(node, i);
2930                         char     imm_type  = parsed_constraint.immediate_type;
2931                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2932
2933                         if(immediate != NULL) {
2934                                 in[i] = immediate;
2935                         }
2936                 }
2937         }
2938
2939         /* transform inputs */
2940         for(i = 0; i < arity; ++i) {
2941                 ir_node *pred;
2942                 ir_node *transformed;
2943
2944                 if(in[i] != NULL)
2945                         continue;
2946
2947                 pred        = get_irn_n(node, i);
2948                 transformed = be_transform_node(pred);
2949                 in[i]       = transformed;
2950         }
2951
2952         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2953
2954         generic_attr   = get_irn_generic_attr(res);
2955         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
2956         attr->asm_text = get_ASM_text(node);
2957         set_ia32_out_req_all(res, out_reqs);
2958         set_ia32_in_req_all(res, in_reqs);
2959
2960         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2961
2962         return res;
2963 }
2964
2965 /********************************************
2966  *  _                          _
2967  * | |                        | |
2968  * | |__   ___ _ __   ___   __| | ___  ___
2969  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2970  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2971  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2972  *
2973  ********************************************/
2974
2975 static ir_node *gen_be_StackParam(ir_node *node) {
2976         ir_node  *block      = be_transform_node(get_nodes_block(node));
2977         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2978         ir_node   *new_ptr   = be_transform_node(ptr);
2979         ir_node   *new_op    = NULL;
2980         ir_graph  *irg       = current_ir_graph;
2981         dbg_info  *dbgi      = get_irn_dbg_info(node);
2982         ir_node   *nomem     = new_rd_NoMem(current_ir_graph);
2983         ir_entity *ent       = arch_get_frame_entity(env_cg->arch_env, node);
2984         ir_mode   *load_mode = get_irn_mode(node);
2985         ir_node   *noreg     = ia32_new_NoReg_gp(env_cg);
2986         ir_mode   *proj_mode;
2987         long      pn_res;
2988
2989         if (mode_is_float(load_mode)) {
2990                 if (USE_SSE2(env_cg)) {
2991                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2992                         pn_res    = pn_ia32_xLoad_res;
2993                         proj_mode = mode_xmm;
2994                 } else {
2995                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem, load_mode);
2996                         pn_res    = pn_ia32_vfld_res;
2997                         proj_mode = mode_vfp;
2998                 }
2999         } else {
3000                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
3001                 proj_mode = mode_Iu;
3002                 pn_res = pn_ia32_Load_res;
3003         }
3004
3005         set_irn_pinned(new_op, op_pin_state_floats);
3006         set_ia32_frame_ent(new_op, ent);
3007         set_ia32_use_frame(new_op);
3008
3009         set_ia32_op_type(new_op, ia32_AddrModeS);
3010         set_ia32_am_flavour(new_op, ia32_am_B);
3011         set_ia32_ls_mode(new_op, load_mode);
3012         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
3013
3014         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3015
3016         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
3017 }
3018
3019 /**
3020  * Transforms a FrameAddr into an ia32 Add.
3021  */
3022 static ir_node *gen_be_FrameAddr(ir_node *node) {
3023         ir_node  *block  = be_transform_node(get_nodes_block(node));
3024         ir_node  *op     = be_get_FrameAddr_frame(node);
3025         ir_node  *new_op = be_transform_node(op);
3026         ir_graph *irg    = current_ir_graph;
3027         dbg_info *dbgi   = get_irn_dbg_info(node);
3028         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3029         ir_node  *res;
3030
3031         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3032         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
3033         set_ia32_use_frame(res);
3034         set_ia32_am_flavour(res, ia32_am_OB);
3035
3036         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3037
3038         return res;
3039 }
3040
3041 /**
3042  * Transforms a FrameLoad into an ia32 Load.
3043  */
3044 static ir_node *gen_be_FrameLoad(ir_node *node) {
3045         ir_node   *block   = be_transform_node(get_nodes_block(node));
3046         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
3047         ir_node   *new_mem = be_transform_node(mem);
3048         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
3049         ir_node   *new_ptr = be_transform_node(ptr);
3050         ir_node   *new_op  = NULL;
3051         ir_graph  *irg     = current_ir_graph;
3052         dbg_info  *dbgi    = get_irn_dbg_info(node);
3053         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
3054         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
3055         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
3056         ir_node   *projs[pn_Load_max];
3057
3058         ia32_collect_Projs(node, projs, pn_Load_max);
3059
3060         if (mode_is_float(mode)) {
3061                 if (USE_SSE2(env_cg)) {
3062                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
3063                 }
3064                 else {
3065                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, mode);
3066                 }
3067         }
3068         else {
3069                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
3070         }
3071
3072         set_irn_pinned(new_op, op_pin_state_floats);
3073         set_ia32_frame_ent(new_op, ent);
3074         set_ia32_use_frame(new_op);
3075
3076         set_ia32_op_type(new_op, ia32_AddrModeS);
3077         set_ia32_am_flavour(new_op, ia32_am_B);
3078         set_ia32_ls_mode(new_op, mode);
3079         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
3080
3081         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3082
3083         return new_op;
3084 }
3085
3086
3087 /**
3088  * Transforms a FrameStore into an ia32 Store.
3089  */
3090 static ir_node *gen_be_FrameStore(ir_node *node) {
3091         ir_node   *block   = be_transform_node(get_nodes_block(node));
3092         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
3093         ir_node   *new_mem = be_transform_node(mem);
3094         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
3095         ir_node   *new_ptr = be_transform_node(ptr);
3096         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
3097         ir_node   *new_val = be_transform_node(val);
3098         ir_node   *new_op  = NULL;
3099         ir_graph  *irg     = current_ir_graph;
3100         dbg_info  *dbgi    = get_irn_dbg_info(node);
3101         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
3102         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
3103         ir_mode   *mode    = get_irn_mode(val);
3104
3105         if (mode_is_float(mode)) {
3106                 if (USE_SSE2(env_cg)) {
3107                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3108                 } else {
3109                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, mode);
3110                 }
3111         } else if (get_mode_size_bits(mode) == 8) {
3112                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3113         } else {
3114                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3115         }
3116
3117         set_ia32_frame_ent(new_op, ent);
3118         set_ia32_use_frame(new_op);
3119
3120         set_ia32_op_type(new_op, ia32_AddrModeD);
3121         set_ia32_am_flavour(new_op, ia32_am_B);
3122         set_ia32_ls_mode(new_op, mode);
3123
3124         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3125
3126         return new_op;
3127 }
3128
3129 /**
3130  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3131  */
3132 static ir_node *gen_be_Return(ir_node *node) {
3133         ir_graph  *irg     = current_ir_graph;
3134         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3135         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3136         ir_entity *ent     = get_irg_entity(irg);
3137         ir_type   *tp      = get_entity_type(ent);
3138         dbg_info  *dbgi;
3139         ir_node   *block;
3140         ir_type   *res_type;
3141         ir_mode   *mode;
3142         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3143         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3144         ir_node   *noreg;
3145         ir_node   **in;
3146         int       pn_ret_val, pn_ret_mem, arity, i;
3147
3148         assert(ret_val != NULL);
3149         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3150                 return be_duplicate_node(node);
3151         }
3152
3153         res_type = get_method_res_type(tp, 0);
3154
3155         if (! is_Primitive_type(res_type)) {
3156                 return be_duplicate_node(node);
3157         }
3158
3159         mode = get_type_mode(res_type);
3160         if (! mode_is_float(mode)) {
3161                 return be_duplicate_node(node);
3162         }
3163
3164         assert(get_method_n_ress(tp) == 1);
3165
3166         pn_ret_val = get_Proj_proj(ret_val);
3167         pn_ret_mem = get_Proj_proj(ret_mem);
3168
3169         /* get the Barrier */
3170         barrier = get_Proj_pred(ret_val);
3171
3172         /* get result input of the Barrier */
3173         ret_val     = get_irn_n(barrier, pn_ret_val);
3174         new_ret_val = be_transform_node(ret_val);
3175
3176         /* get memory input of the Barrier */
3177         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3178         new_ret_mem = be_transform_node(ret_mem);
3179
3180         frame = get_irg_frame(irg);
3181
3182         dbgi  = get_irn_dbg_info(barrier);
3183         block = be_transform_node(get_nodes_block(barrier));
3184
3185         noreg = ia32_new_NoReg_gp(env_cg);
3186
3187         /* store xmm0 onto stack */
3188         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3189                                              new_ret_val, new_ret_mem);
3190         set_ia32_ls_mode(sse_store, mode);
3191         set_ia32_op_type(sse_store, ia32_AddrModeD);
3192         set_ia32_use_frame(sse_store);
3193         set_ia32_am_flavour(sse_store, ia32_am_B);
3194
3195         /* load into x87 register */
3196         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3197         set_ia32_op_type(fld, ia32_AddrModeS);
3198         set_ia32_use_frame(fld);
3199         set_ia32_am_flavour(fld, ia32_am_B);
3200
3201         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3202         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3203
3204         /* create a new barrier */
3205         arity = get_irn_arity(barrier);
3206         in = alloca(arity * sizeof(in[0]));
3207         for (i = 0; i < arity; ++i) {
3208                 ir_node *new_in;
3209
3210                 if (i == pn_ret_val) {
3211                         new_in = fld;
3212                 } else if (i == pn_ret_mem) {
3213                         new_in = mproj;
3214                 } else {
3215                         ir_node *in = get_irn_n(barrier, i);
3216                         new_in = be_transform_node(in);
3217                 }
3218                 in[i] = new_in;
3219         }
3220
3221         new_barrier = new_ir_node(dbgi, irg, block,
3222                                   get_irn_op(barrier), get_irn_mode(barrier),
3223                                   arity, in);
3224         copy_node_attr(barrier, new_barrier);
3225         be_duplicate_deps(barrier, new_barrier);
3226         be_set_transformed_node(barrier, new_barrier);
3227         mark_irn_visited(barrier);
3228
3229         /* transform normally */
3230         return be_duplicate_node(node);
3231 }
3232
3233 /**
3234  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3235  */
3236 static ir_node *gen_be_AddSP(ir_node *node) {
3237         ir_node  *block  = be_transform_node(get_nodes_block(node));
3238         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3239         ir_node  *new_sz;
3240         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3241         ir_node  *new_sp = be_transform_node(sp);
3242         ir_graph *irg    = current_ir_graph;
3243         dbg_info *dbgi   = get_irn_dbg_info(node);
3244         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3245         ir_node  *nomem  = new_NoMem();
3246         ir_node  *new_op;
3247
3248         new_sz = create_immediate_or_transform(sz, 0);
3249
3250         /* ia32 stack grows in reverse direction, make a SubSP */
3251         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz,
3252                                    nomem);
3253         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3254         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3255
3256         return new_op;
3257 }
3258
3259 /**
3260  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3261  */
3262 static ir_node *gen_be_SubSP(ir_node *node) {
3263         ir_node  *block  = be_transform_node(get_nodes_block(node));
3264         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3265         ir_node  *new_sz;
3266         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3267         ir_node  *new_sp = be_transform_node(sp);
3268         ir_graph *irg    = current_ir_graph;
3269         dbg_info *dbgi   = get_irn_dbg_info(node);
3270         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3271         ir_node  *nomem  = new_NoMem();
3272         ir_node  *new_op;
3273
3274         new_sz = create_immediate_or_transform(sz, 0);
3275
3276         /* ia32 stack grows in reverse direction, make an AddSP */
3277         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3278         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3279         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3280
3281         return new_op;
3282 }
3283
3284 /**
3285  * This function just sets the register for the Unknown node
3286  * as this is not done during register allocation because Unknown
3287  * is an "ignore" node.
3288  */
3289 static ir_node *gen_Unknown(ir_node *node) {
3290         ir_mode *mode = get_irn_mode(node);
3291
3292         if (mode_is_float(mode)) {
3293 #if 0
3294                 /* Unknown nodes are buggy in x87 sim, use zero for now... */
3295                 if (USE_SSE2(env_cg))
3296                 else
3297                         return ia32_new_Unknown_vfp(env_cg);
3298 #else
3299                 if (!USE_SSE2(env_cg)) {
3300                         ir_graph *irg   = current_ir_graph;
3301                         dbg_info *dbgi  = get_irn_dbg_info(node);
3302                         ir_node  *block = get_irg_start_block(irg);
3303                         return new_rd_ia32_vfldz(dbgi, irg, block);
3304                 } else {
3305                         return ia32_new_Unknown_xmm(env_cg);
3306                 }
3307 #endif
3308         } else if (mode_needs_gp_reg(mode)) {
3309                 return ia32_new_Unknown_gp(env_cg);
3310         } else {
3311                 assert(0 && "unsupported Unknown-Mode");
3312         }
3313
3314         return NULL;
3315 }
3316
3317 /**
3318  * Change some phi modes
3319  */
3320 static ir_node *gen_Phi(ir_node *node) {
3321         ir_node  *block = be_transform_node(get_nodes_block(node));
3322         ir_graph *irg   = current_ir_graph;
3323         dbg_info *dbgi  = get_irn_dbg_info(node);
3324         ir_mode  *mode  = get_irn_mode(node);
3325         ir_node  *phi;
3326
3327         if(mode_needs_gp_reg(mode)) {
3328                 /* we shouldn't have any 64bit stuff around anymore */
3329                 assert(get_mode_size_bits(mode) <= 32);
3330                 /* all integer operations are on 32bit registers now */
3331                 mode = mode_Iu;
3332         } else if(mode_is_float(mode)) {
3333                 if (USE_SSE2(env_cg)) {
3334                         mode = mode_xmm;
3335                 } else {
3336                         mode = mode_vfp;
3337                 }
3338         }
3339
3340         /* phi nodes allow loops, so we use the old arguments for now
3341          * and fix this later */
3342         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3343         copy_node_attr(node, phi);
3344         be_duplicate_deps(node, phi);
3345
3346         be_set_transformed_node(node, phi);
3347         be_enqueue_preds(node);
3348
3349         return phi;
3350 }
3351
3352 /**
3353  * Transform IJmp
3354  */
3355 static ir_node *gen_IJmp(ir_node *node) {
3356         ir_node  *block    = be_transform_node(get_nodes_block(node));
3357         ir_graph *irg      = current_ir_graph;
3358         dbg_info *dbgi     = get_irn_dbg_info(node);
3359         ir_node  *new_op   = be_transform_node(get_IJmp_target(node));
3360         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3361         ir_node  *nomem    = new_NoMem();
3362         ir_node  *new_node;
3363
3364         new_node = new_rd_ia32_IJmp(dbgi, irg, block, noreg, noreg, new_op, nomem);
3365         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_unary);
3366
3367         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3368
3369         return new_node;
3370 }
3371
3372
3373 /**********************************************************************
3374  *  _                                _                   _
3375  * | |                              | |                 | |
3376  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3377  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3378  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3379  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3380  *
3381  **********************************************************************/
3382
3383 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3384
3385 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3386                                      ir_node *mem);
3387
3388 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3389                                       ir_node *val, ir_node *mem);
3390
3391 /**
3392  * Transforms a lowered Load into a "real" one.
3393  */
3394 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3395 {
3396         ir_node  *block   = be_transform_node(get_nodes_block(node));
3397         ir_node  *ptr     = get_irn_n(node, 0);
3398         ir_node  *new_ptr = be_transform_node(ptr);
3399         ir_node  *mem     = get_irn_n(node, 1);
3400         ir_node  *new_mem = be_transform_node(mem);
3401         ir_graph *irg     = current_ir_graph;
3402         dbg_info *dbgi    = get_irn_dbg_info(node);
3403         ir_mode  *mode    = get_ia32_ls_mode(node);
3404         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3405         ir_node  *new_op;
3406
3407         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3408
3409         set_ia32_op_type(new_op, ia32_AddrModeS);
3410         set_ia32_am_flavour(new_op, ia32_am_OB);
3411         set_ia32_am_offs_int(new_op, 0);
3412         set_ia32_am_scale(new_op, 1);
3413         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3414         if (is_ia32_am_sc_sign(node))
3415                 set_ia32_am_sc_sign(new_op);
3416         set_ia32_ls_mode(new_op, mode);
3417         if (is_ia32_use_frame(node)) {
3418                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3419                 set_ia32_use_frame(new_op);
3420         }
3421
3422         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3423
3424         return new_op;
3425 }
3426
3427 /**
3428  * Transforms a lowered Store into a "real" one.
3429  */
3430 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3431 {
3432         ir_node  *block   = be_transform_node(get_nodes_block(node));
3433         ir_node  *ptr     = get_irn_n(node, 0);
3434         ir_node  *new_ptr = be_transform_node(ptr);
3435         ir_node  *val     = get_irn_n(node, 1);
3436         ir_node  *new_val = be_transform_node(val);
3437         ir_node  *mem     = get_irn_n(node, 2);
3438         ir_node  *new_mem = be_transform_node(mem);
3439         ir_graph *irg     = current_ir_graph;
3440         dbg_info *dbgi    = get_irn_dbg_info(node);
3441         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3442         ir_mode  *mode    = get_ia32_ls_mode(node);
3443         ir_node  *new_op;
3444         long     am_offs;
3445         ia32_am_flavour_t am_flav = ia32_B;
3446
3447         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3448
3449         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3450                 am_flav |= ia32_O;
3451                 add_ia32_am_offs_int(new_op, am_offs);
3452         }
3453
3454         set_ia32_op_type(new_op, ia32_AddrModeD);
3455         set_ia32_am_flavour(new_op, am_flav);
3456         set_ia32_ls_mode(new_op, mode);
3457         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3458         set_ia32_use_frame(new_op);
3459
3460         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3461
3462         return new_op;
3463 }
3464
3465
3466 /**
3467  * Transforms an ia32_l_XXX into a "real" XXX node
3468  *
3469  * @param env   The transformation environment
3470  * @return the created ia32 XXX node
3471  */
3472 #define GEN_LOWERED_OP(op)                                                \
3473         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3474                 return gen_binop(node, get_binop_left(node),                      \
3475                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3476         }
3477
3478 #define GEN_LOWERED_x87_OP(op)                                                 \
3479         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3480                 ir_node *new_op;                                                       \
3481                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3482                                              get_binop_right(node), new_rd_ia32_##op); \
3483                 return new_op;                                                         \
3484         }
3485
3486 #define GEN_LOWERED_UNOP(op)                                                   \
3487         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3488                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3489         }
3490
3491 #define GEN_LOWERED_SHIFT_OP(l_op, op)                                         \
3492         static ir_node *gen_ia32_##l_op(ir_node *node) {                           \
3493                 return gen_shift_binop(node, get_irn_n(node, 0),                       \
3494                                        get_irn_n(node, 1), new_rd_ia32_##op);          \
3495         }
3496
3497 #define GEN_LOWERED_LOAD(op)                                   \
3498         static ir_node *gen_ia32_l_##op(ir_node *node) {           \
3499                 return gen_lowered_Load(node, new_rd_ia32_##op);       \
3500         }
3501
3502 #define GEN_LOWERED_STORE(op)                                \
3503         static ir_node *gen_ia32_l_##op(ir_node *node) {         \
3504                 return gen_lowered_Store(node, new_rd_ia32_##op);    \
3505         }
3506
3507 GEN_LOWERED_OP(Adc)
3508 GEN_LOWERED_OP(Add)
3509 GEN_LOWERED_OP(Sbb)
3510 GEN_LOWERED_OP(Sub)
3511 GEN_LOWERED_OP(IMul)
3512 GEN_LOWERED_OP(Xor)
3513 GEN_LOWERED_x87_OP(vfprem)
3514 GEN_LOWERED_x87_OP(vfmul)
3515 GEN_LOWERED_x87_OP(vfsub)
3516
3517 GEN_LOWERED_UNOP(Neg)
3518
3519 GEN_LOWERED_LOAD(vfild)
3520 GEN_LOWERED_LOAD(Load)
3521 GEN_LOWERED_STORE(Store)
3522
3523 /**
3524  * Transforms a l_vfist into a "real" vfist node.
3525  *
3526  * @param env   The transformation environment
3527  * @return the created ia32 vfist node
3528  */
3529 static ir_node *gen_ia32_l_vfist(ir_node *node) {
3530         ir_node  *block      = be_transform_node(get_nodes_block(node));
3531         ir_node  *ptr        = get_irn_n(node, 0);
3532         ir_node  *new_ptr    = be_transform_node(ptr);
3533         ir_node  *val        = get_irn_n(node, 1);
3534         ir_node  *new_val    = be_transform_node(val);
3535         ir_node  *mem        = get_irn_n(node, 2);
3536         ir_node  *new_mem    = be_transform_node(mem);
3537         ir_graph *irg        = current_ir_graph;
3538         dbg_info *dbgi       = get_irn_dbg_info(node);
3539         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3540         ir_mode  *mode       = get_ia32_ls_mode(node);
3541         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
3542         ir_node  *new_op;
3543         long     am_offs;
3544         ia32_am_flavour_t am_flav = ia32_B;
3545
3546         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_val,
3547                                    trunc_mode, new_mem);
3548
3549         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3550                 am_flav |= ia32_O;
3551                 add_ia32_am_offs_int(new_op, am_offs);
3552         }
3553
3554         set_ia32_op_type(new_op, ia32_AddrModeD);
3555         set_ia32_am_flavour(new_op, am_flav);
3556         set_ia32_ls_mode(new_op, mode);
3557         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3558         set_ia32_use_frame(new_op);
3559
3560         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3561
3562         return new_op;
3563 }
3564
3565 /**
3566  * Transforms a l_vfdiv into a "real" vfdiv node.
3567  *
3568  * @param env   The transformation environment
3569  * @return the created ia32 vfdiv node
3570  */
3571 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3572         ir_node  *block     = be_transform_node(get_nodes_block(node));
3573         ir_node  *left      = get_binop_left(node);
3574         ir_node  *new_left  = be_transform_node(left);
3575         ir_node  *right     = get_binop_right(node);
3576         ir_node  *new_right = be_transform_node(right);
3577         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3578         ir_graph *irg       = current_ir_graph;
3579         dbg_info *dbgi      = get_irn_dbg_info(node);
3580         ir_node  *fpcw      = get_fpcw();
3581         ir_node  *vfdiv;
3582
3583         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left,
3584                                   new_right, new_NoMem(), fpcw);
3585         clear_ia32_commutative(vfdiv);
3586         set_ia32_am_support(vfdiv, ia32_am_Source, ia32_am_binary);
3587
3588         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3589
3590         return vfdiv;
3591 }
3592
3593 /**
3594  * Transforms a l_MulS into a "real" MulS node.
3595  *
3596  * @param env   The transformation environment
3597  * @return the created ia32 Mul node
3598  */
3599 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3600         ir_node  *block     = be_transform_node(get_nodes_block(node));
3601         ir_node  *left      = get_binop_left(node);
3602         ir_node  *new_left  = be_transform_node(left);
3603         ir_node  *right     = get_binop_right(node);
3604         ir_node  *new_right = be_transform_node(right);
3605         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3606         ir_graph *irg       = current_ir_graph;
3607         dbg_info *dbgi      = get_irn_dbg_info(node);
3608
3609         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3610         /* and then skip the result Proj, because all needed Projs are already there. */
3611         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left,
3612                                         new_right, new_NoMem());
3613         clear_ia32_commutative(muls);
3614         set_ia32_am_support(muls, ia32_am_Source, ia32_am_binary);
3615
3616         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3617
3618         return muls;
3619 }
3620
3621 GEN_LOWERED_SHIFT_OP(l_ShlDep, Shl)
3622 GEN_LOWERED_SHIFT_OP(l_ShrDep, Shr)
3623 GEN_LOWERED_SHIFT_OP(l_Sar,    Sar)
3624 GEN_LOWERED_SHIFT_OP(l_SarDep, Sar)
3625
3626 /**
3627  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3628  * op1 - target to be shifted
3629  * op2 - contains bits to be shifted into target
3630  * op3 - shift count
3631  * Only op3 can be an immediate.
3632  */
3633 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3634                                          ir_node *op2, ir_node *count)
3635 {
3636         ir_node  *block     = be_transform_node(get_nodes_block(node));
3637         ir_node  *new_op1   = be_transform_node(op1);
3638         ir_node  *new_op2   = be_transform_node(op2);
3639         ir_node  *new_op    = NULL;
3640         ir_node  *new_count = be_transform_node(count);
3641         ir_graph *irg       = current_ir_graph;
3642         dbg_info *dbgi      = get_irn_dbg_info(node);
3643         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3644         ir_node  *nomem     = new_NoMem();
3645         ir_node  *imm_op;
3646         tarval   *tv;
3647
3648         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3649
3650         /* Check if immediate optimization is on and */
3651         /* if it's an operation with immediate.      */
3652         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3653
3654         /* Limit imm_op within range imm8 */
3655         if (imm_op) {
3656                 tv = get_ia32_Immop_tarval(imm_op);
3657
3658                 if (tv) {
3659                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3660                         set_ia32_Immop_tarval(imm_op, tv);
3661                 }
3662                 else {
3663                         imm_op = NULL;
3664                 }
3665         }
3666
3667         /* integer operations */
3668         if (imm_op) {
3669                 /* This is ShiftD with const */
3670                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3671
3672                 if (is_ia32_l_ShlD(node))
3673                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3674                                                   new_op1, new_op2, noreg, nomem);
3675                 else
3676                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3677                                                   new_op1, new_op2, noreg, nomem);
3678                 copy_ia32_Immop_attr(new_op, imm_op);
3679         }
3680         else {
3681                 /* This is a normal ShiftD */
3682                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3683                 if (is_ia32_l_ShlD(node))
3684                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3685                                                   new_op1, new_op2, new_count, nomem);
3686                 else
3687                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3688                                                   new_op1, new_op2, new_count, nomem);
3689         }
3690
3691         /* set AM support */
3692         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
3693
3694         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3695
3696         set_ia32_emit_cl(new_op);
3697
3698         return new_op;
3699 }
3700
3701 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3702         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3703                                         get_irn_n(node, 1), get_irn_n(node, 2));
3704 }
3705
3706 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3707         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3708                                         get_irn_n(node, 1), get_irn_n(node, 2));
3709 }
3710
3711 /**
3712  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3713  */
3714 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3715         ir_node         *block   = be_transform_node(get_nodes_block(node));
3716         ir_node         *val     = get_irn_n(node, 1);
3717         ir_node         *new_val = be_transform_node(val);
3718         ia32_code_gen_t *cg      = env_cg;
3719         ir_node         *res     = NULL;
3720         ir_graph        *irg     = current_ir_graph;
3721         dbg_info        *dbgi;
3722         ir_node         *noreg, *new_ptr, *new_mem;
3723         ir_node         *ptr, *mem;
3724
3725         if (USE_SSE2(cg)) {
3726                 return new_val;
3727         }
3728
3729         mem     = get_irn_n(node, 2);
3730         new_mem = be_transform_node(mem);
3731         ptr     = get_irn_n(node, 0);
3732         new_ptr = be_transform_node(ptr);
3733         noreg   = ia32_new_NoReg_gp(cg);
3734         dbgi    = get_irn_dbg_info(node);
3735
3736         /* Store x87 -> MEM */
3737         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, get_ia32_ls_mode(node));
3738         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3739         set_ia32_use_frame(res);
3740         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3741         set_ia32_am_flavour(res, ia32_B);
3742         set_ia32_op_type(res, ia32_AddrModeD);
3743
3744         /* Load MEM -> SSE */
3745         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3746         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3747         set_ia32_use_frame(res);
3748         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3749         set_ia32_am_flavour(res, ia32_B);
3750         set_ia32_op_type(res, ia32_AddrModeS);
3751         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3752
3753         return res;
3754 }
3755
3756 /**
3757  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3758  */
3759 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3760         ir_node         *block   = be_transform_node(get_nodes_block(node));
3761         ir_node         *val     = get_irn_n(node, 1);
3762         ir_node         *new_val = be_transform_node(val);
3763         ia32_code_gen_t *cg      = env_cg;
3764         ir_graph        *irg     = current_ir_graph;
3765         ir_node         *res     = NULL;
3766         ir_entity       *fent    = get_ia32_frame_ent(node);
3767         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3768         int             offs     = 0;
3769         ir_node         *noreg, *new_ptr, *new_mem;
3770         ir_node         *ptr, *mem;
3771         dbg_info        *dbgi;
3772
3773         if (! USE_SSE2(cg)) {
3774                 /* SSE unit is not used -> skip this node. */
3775                 return new_val;
3776         }
3777
3778         ptr     = get_irn_n(node, 0);
3779         new_ptr = be_transform_node(ptr);
3780         mem     = get_irn_n(node, 2);
3781         new_mem = be_transform_node(mem);
3782         noreg   = ia32_new_NoReg_gp(cg);
3783         dbgi    = get_irn_dbg_info(node);
3784
3785         /* Store SSE -> MEM */
3786         if (is_ia32_xLoad(skip_Proj(new_val))) {
3787                 ir_node *ld = skip_Proj(new_val);
3788
3789                 /* we can vfld the value directly into the fpu */
3790                 fent = get_ia32_frame_ent(ld);
3791                 ptr  = get_irn_n(ld, 0);
3792                 offs = get_ia32_am_offs_int(ld);
3793         } else {
3794                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3795                 set_ia32_frame_ent(res, fent);
3796                 set_ia32_use_frame(res);
3797                 set_ia32_ls_mode(res, lsmode);
3798                 set_ia32_am_flavour(res, ia32_B);
3799                 set_ia32_op_type(res, ia32_AddrModeD);
3800                 mem = res;
3801         }
3802
3803         /* Load MEM -> x87 */
3804         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
3805         set_ia32_frame_ent(res, fent);
3806         set_ia32_use_frame(res);
3807         add_ia32_am_offs_int(res, offs);
3808         set_ia32_am_flavour(res, ia32_B);
3809         set_ia32_op_type(res, ia32_AddrModeS);
3810         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3811
3812         return res;
3813 }
3814
3815 /*********************************************************
3816  *                  _             _      _
3817  *                 (_)           | |    (_)
3818  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3819  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3820  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3821  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3822  *
3823  *********************************************************/
3824
3825 /**
3826  * the BAD transformer.
3827  */
3828 static ir_node *bad_transform(ir_node *node) {
3829         panic("No transform function for %+F available.\n", node);
3830         return NULL;
3831 }
3832
3833 /**
3834  * Transform the Projs of an AddSP.
3835  */
3836 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3837         ir_node  *block    = be_transform_node(get_nodes_block(node));
3838         ir_node  *pred     = get_Proj_pred(node);
3839         ir_node  *new_pred = be_transform_node(pred);
3840         ir_graph *irg      = current_ir_graph;
3841         dbg_info *dbgi     = get_irn_dbg_info(node);
3842         long     proj      = get_Proj_proj(node);
3843
3844         if (proj == pn_be_AddSP_sp) {
3845                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3846                                            pn_ia32_SubSP_stack);
3847                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3848                 return res;
3849         } else if(proj == pn_be_AddSP_res) {
3850                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3851                                    pn_ia32_SubSP_addr);
3852         } else if (proj == pn_be_AddSP_M) {
3853                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3854         }
3855
3856         assert(0);
3857         return new_rd_Unknown(irg, get_irn_mode(node));
3858 }
3859
3860 /**
3861  * Transform the Projs of a SubSP.
3862  */
3863 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3864         ir_node  *block    = be_transform_node(get_nodes_block(node));
3865         ir_node  *pred     = get_Proj_pred(node);
3866         ir_node  *new_pred = be_transform_node(pred);
3867         ir_graph *irg      = current_ir_graph;
3868         dbg_info *dbgi     = get_irn_dbg_info(node);
3869         long     proj      = get_Proj_proj(node);
3870
3871         if (proj == pn_be_SubSP_sp) {
3872                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3873                                            pn_ia32_AddSP_stack);
3874                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3875                 return res;
3876         } else if (proj == pn_be_SubSP_M) {
3877                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3878         }
3879
3880         assert(0);
3881         return new_rd_Unknown(irg, get_irn_mode(node));
3882 }
3883
3884 /**
3885  * Transform and renumber the Projs from a Load.
3886  */
3887 static ir_node *gen_Proj_Load(ir_node *node) {
3888         ir_node  *block    = be_transform_node(get_nodes_block(node));
3889         ir_node  *pred     = get_Proj_pred(node);
3890         ir_node  *new_pred = be_transform_node(pred);
3891         ir_graph *irg      = current_ir_graph;
3892         dbg_info *dbgi     = get_irn_dbg_info(node);
3893         long     proj      = get_Proj_proj(node);
3894
3895         /* renumber the proj */
3896         if (is_ia32_Load(new_pred)) {
3897                 if (proj == pn_Load_res) {
3898                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3899                 } else if (proj == pn_Load_M) {
3900                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3901                 }
3902         } else if(is_ia32_Conv_I2I(new_pred)) {
3903                 set_irn_mode(new_pred, mode_T);
3904                 if (proj == pn_Load_res) {
3905                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, 0);
3906                 } else if (proj == pn_Load_M) {
3907                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
3908                 }
3909         } else if (is_ia32_xLoad(new_pred)) {
3910                 if (proj == pn_Load_res) {
3911                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3912                 } else if (proj == pn_Load_M) {
3913                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3914                 }
3915         } else if (is_ia32_vfld(new_pred)) {
3916                 if (proj == pn_Load_res) {
3917                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3918                 } else if (proj == pn_Load_M) {
3919                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3920                 }
3921         }
3922
3923         assert(0);
3924         return new_rd_Unknown(irg, get_irn_mode(node));
3925 }
3926
3927 /**
3928  * Transform and renumber the Projs from a DivMod like instruction.
3929  */
3930 static ir_node *gen_Proj_DivMod(ir_node *node) {
3931         ir_node  *block    = be_transform_node(get_nodes_block(node));
3932         ir_node  *pred     = get_Proj_pred(node);
3933         ir_node  *new_pred = be_transform_node(pred);
3934         ir_graph *irg      = current_ir_graph;
3935         dbg_info *dbgi     = get_irn_dbg_info(node);
3936         ir_mode  *mode     = get_irn_mode(node);
3937         long     proj      = get_Proj_proj(node);
3938
3939         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3940
3941         switch (get_irn_opcode(pred)) {
3942         case iro_Div:
3943                 switch (proj) {
3944                 case pn_Div_M:
3945                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3946                 case pn_Div_res:
3947                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3948                 default:
3949                         break;
3950                 }
3951                 break;
3952         case iro_Mod:
3953                 switch (proj) {
3954                 case pn_Mod_M:
3955                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3956                 case pn_Mod_res:
3957                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3958                 default:
3959                         break;
3960                 }
3961                 break;
3962         case iro_DivMod:
3963                 switch (proj) {
3964                 case pn_DivMod_M:
3965                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3966                 case pn_DivMod_res_div:
3967                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3968                 case pn_DivMod_res_mod:
3969                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3970                 default:
3971                         break;
3972                 }
3973                 break;
3974         default:
3975                 break;
3976         }
3977
3978         assert(0);
3979         return new_rd_Unknown(irg, mode);
3980 }
3981
3982 /**
3983  * Transform and renumber the Projs from a CopyB.
3984  */
3985 static ir_node *gen_Proj_CopyB(ir_node *node) {
3986         ir_node  *block    = be_transform_node(get_nodes_block(node));
3987         ir_node  *pred     = get_Proj_pred(node);
3988         ir_node  *new_pred = be_transform_node(pred);
3989         ir_graph *irg      = current_ir_graph;
3990         dbg_info *dbgi     = get_irn_dbg_info(node);
3991         ir_mode  *mode     = get_irn_mode(node);
3992         long     proj      = get_Proj_proj(node);
3993
3994         switch(proj) {
3995         case pn_CopyB_M_regular:
3996                 if (is_ia32_CopyB_i(new_pred)) {
3997                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3998                 } else if (is_ia32_CopyB(new_pred)) {
3999                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4000                 }
4001                 break;
4002         default:
4003                 break;
4004         }
4005
4006         assert(0);
4007         return new_rd_Unknown(irg, mode);
4008 }
4009
4010 /**
4011  * Transform and renumber the Projs from a vfdiv.
4012  */
4013 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
4014         ir_node  *block    = be_transform_node(get_nodes_block(node));
4015         ir_node  *pred     = get_Proj_pred(node);
4016         ir_node  *new_pred = be_transform_node(pred);
4017         ir_graph *irg      = current_ir_graph;
4018         dbg_info *dbgi     = get_irn_dbg_info(node);
4019         ir_mode  *mode     = get_irn_mode(node);
4020         long     proj      = get_Proj_proj(node);
4021
4022         switch (proj) {
4023         case pn_ia32_l_vfdiv_M:
4024                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4025         case pn_ia32_l_vfdiv_res:
4026                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4027         default:
4028                 assert(0);
4029         }
4030
4031         return new_rd_Unknown(irg, mode);
4032 }
4033
4034 /**
4035  * Transform and renumber the Projs from a Quot.
4036  */
4037 static ir_node *gen_Proj_Quot(ir_node *node) {
4038         ir_node  *block    = be_transform_node(get_nodes_block(node));
4039         ir_node  *pred     = get_Proj_pred(node);
4040         ir_node  *new_pred = be_transform_node(pred);
4041         ir_graph *irg      = current_ir_graph;
4042         dbg_info *dbgi     = get_irn_dbg_info(node);
4043         ir_mode  *mode     = get_irn_mode(node);
4044         long     proj      = get_Proj_proj(node);
4045
4046         switch(proj) {
4047         case pn_Quot_M:
4048                 if (is_ia32_xDiv(new_pred)) {
4049                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4050                 } else if (is_ia32_vfdiv(new_pred)) {
4051                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4052                 }
4053                 break;
4054         case pn_Quot_res:
4055                 if (is_ia32_xDiv(new_pred)) {
4056                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4057                 } else if (is_ia32_vfdiv(new_pred)) {
4058                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4059                 }
4060                 break;
4061         default:
4062                 break;
4063         }
4064
4065         assert(0);
4066         return new_rd_Unknown(irg, mode);
4067 }
4068
4069 /**
4070  * Transform the Thread Local Storage Proj.
4071  */
4072 static ir_node *gen_Proj_tls(ir_node *node) {
4073         ir_node  *block = be_transform_node(get_nodes_block(node));
4074         ir_graph *irg   = current_ir_graph;
4075         dbg_info *dbgi  = NULL;
4076         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4077
4078         return res;
4079 }
4080
4081 /**
4082  * Transform the Projs from a be_Call.
4083  */
4084 static ir_node *gen_Proj_be_Call(ir_node *node) {
4085         ir_node  *block    = be_transform_node(get_nodes_block(node));
4086         ir_node  *call     = get_Proj_pred(node);
4087         ir_node  *new_call = be_transform_node(call);
4088         ir_graph *irg      = current_ir_graph;
4089         dbg_info *dbgi     = get_irn_dbg_info(node);
4090         long     proj      = get_Proj_proj(node);
4091         ir_mode  *mode     = get_irn_mode(node);
4092         ir_node  *sse_load;
4093         const arch_register_class_t *cls;
4094
4095         /* The following is kinda tricky: If we're using SSE, then we have to
4096          * move the result value of the call in floating point registers to an
4097          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4098          * after the call, we have to make sure to correctly make the
4099          * MemProj and the result Proj use these 2 nodes
4100          */
4101         if (proj == pn_be_Call_M_regular) {
4102                 // get new node for result, are we doing the sse load/store hack?
4103                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4104                 ir_node *call_res_new;
4105                 ir_node *call_res_pred = NULL;
4106
4107                 if (call_res != NULL) {
4108                         call_res_new  = be_transform_node(call_res);
4109                         call_res_pred = get_Proj_pred(call_res_new);
4110                 }
4111
4112                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4113                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4114                                            pn_be_Call_M_regular);
4115                 } else {
4116                         assert(is_ia32_xLoad(call_res_pred));
4117                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4118                                            pn_ia32_xLoad_M);
4119                 }
4120         }
4121         if (proj == pn_be_Call_first_res && mode_is_float(mode) && USE_SSE2(env_cg)) {
4122                 ir_node *fstp;
4123                 ir_node *frame = get_irg_frame(irg);
4124                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4125                 //ir_node *p;
4126                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4127                 ir_node *call_res;
4128
4129                 /* in case there is no memory output: create one to serialize the copy
4130                    FPU -> SSE */
4131                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4132                                        pn_be_Call_M_regular);
4133                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4134                                        pn_be_Call_first_res);
4135
4136                 /* store st(0) onto stack */
4137                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4138                                         call_res, mode);
4139                 set_ia32_op_type(fstp, ia32_AddrModeD);
4140                 set_ia32_use_frame(fstp);
4141                 set_ia32_am_flavour(fstp, ia32_am_B);
4142
4143                 /* load into SSE register */
4144                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
4145                 set_ia32_ls_mode(sse_load, mode);
4146                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4147                 set_ia32_use_frame(sse_load);
4148                 set_ia32_am_flavour(sse_load, ia32_am_B);
4149
4150                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4151                                        pn_ia32_xLoad_res);
4152
4153 #if 0
4154                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
4155
4156                 /* get a Proj representing a caller save register */
4157                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
4158                 assert(is_Proj(p) && "Proj expected.");
4159
4160                 /* user of the the proj is the Keep */
4161                 p = get_edge_src_irn(get_irn_out_edge_first(p));
4162                 assert(be_is_Keep(p) && "Keep expected.");
4163 #endif
4164
4165                 return sse_load;
4166         }
4167
4168         /* transform call modes */
4169         if (mode_is_data(mode)) {
4170                 cls = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4171                 mode = cls->mode;
4172         }
4173
4174         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4175 }
4176
4177 /**
4178  * Transform the Projs from a Cmp.
4179  */
4180 static ir_node *gen_Proj_Cmp(ir_node *node)
4181 {
4182         /* normally Cmps are processed when looking at Cond nodes, but this case
4183          * can happen in complicated Psi conditions */
4184
4185         ir_node  *cmp       = get_Proj_pred(node);
4186         long      pnc       = get_Proj_proj(node);
4187         ir_node  *cmp_left  = get_Cmp_left(cmp);
4188         ir_node  *cmp_right = get_Cmp_right(cmp);
4189         ir_mode  *cmp_mode  = get_irn_mode(cmp_left);
4190         dbg_info *dbgi      = get_irn_dbg_info(cmp);
4191         ir_node  *block     = be_transform_node(get_nodes_block(node));
4192         ir_node  *res;
4193
4194         assert(!mode_is_float(cmp_mode));
4195
4196         if(!mode_is_signed(cmp_mode)) {
4197                 pnc |= ia32_pn_Cmp_Unsigned;
4198         }
4199
4200         res = create_set(pnc, cmp_left, cmp_right, dbgi, block);
4201         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, cmp));
4202
4203         return res;
4204 }
4205
4206 /**
4207  * Transform and potentially renumber Proj nodes.
4208  */
4209 static ir_node *gen_Proj(ir_node *node) {
4210         ir_graph *irg  = current_ir_graph;
4211         dbg_info *dbgi = get_irn_dbg_info(node);
4212         ir_node  *pred = get_Proj_pred(node);
4213         long     proj  = get_Proj_proj(node);
4214
4215         if (is_Store(pred) || be_is_FrameStore(pred)) {
4216                 if (proj == pn_Store_M) {
4217                         return be_transform_node(pred);
4218                 } else {
4219                         assert(0);
4220                         return new_r_Bad(irg);
4221                 }
4222         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
4223                 return gen_Proj_Load(node);
4224         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4225                 return gen_Proj_DivMod(node);
4226         } else if (is_CopyB(pred)) {
4227                 return gen_Proj_CopyB(node);
4228         } else if (is_Quot(pred)) {
4229                 return gen_Proj_Quot(node);
4230         } else if (is_ia32_l_vfdiv(pred)) {
4231                 return gen_Proj_l_vfdiv(node);
4232         } else if (be_is_SubSP(pred)) {
4233                 return gen_Proj_be_SubSP(node);
4234         } else if (be_is_AddSP(pred)) {
4235                 return gen_Proj_be_AddSP(node);
4236         } else if (be_is_Call(pred)) {
4237                 return gen_Proj_be_Call(node);
4238         } else if (is_Cmp(pred)) {
4239                 return gen_Proj_Cmp(node);
4240         } else if (get_irn_op(pred) == op_Start) {
4241                 if (proj == pn_Start_X_initial_exec) {
4242                         ir_node *block = get_nodes_block(pred);
4243                         ir_node *jump;
4244
4245                         /* we exchange the ProjX with a jump */
4246                         block = be_transform_node(block);
4247                         jump  = new_rd_Jmp(dbgi, irg, block);
4248                         return jump;
4249                 }
4250                 if (node == be_get_old_anchor(anchor_tls)) {
4251                         return gen_Proj_tls(node);
4252                 }
4253 #ifdef FIRM_EXT_GRS
4254         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4255 #else
4256         } else {
4257 #endif
4258                 ir_node *new_pred = be_transform_node(pred);
4259                 ir_node *block    = be_transform_node(get_nodes_block(node));
4260                 ir_mode *mode     = get_irn_mode(node);
4261                 if (mode_needs_gp_reg(mode)) {
4262                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4263                                                        get_Proj_proj(node));
4264 #ifdef DEBUG_libfirm
4265                         new_proj->node_nr = node->node_nr;
4266 #endif
4267                         return new_proj;
4268                 }
4269         }
4270
4271         return be_duplicate_node(node);
4272 }
4273
4274 /**
4275  * Enters all transform functions into the generic pointer
4276  */
4277 static void register_transformers(void)
4278 {
4279         ir_op *op_Mulh;
4280
4281         /* first clear the generic function pointer for all ops */
4282         clear_irp_opcodes_generic_func();
4283
4284 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4285 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4286
4287         GEN(Add);
4288         GEN(Sub);
4289         GEN(Mul);
4290         GEN(And);
4291         GEN(Or);
4292         GEN(Eor);
4293
4294         GEN(Shl);
4295         GEN(Shr);
4296         GEN(Shrs);
4297         GEN(Rot);
4298
4299         GEN(Quot);
4300
4301         GEN(Div);
4302         GEN(Mod);
4303         GEN(DivMod);
4304
4305         GEN(Minus);
4306         GEN(Conv);
4307         GEN(Abs);
4308         GEN(Not);
4309
4310         GEN(Load);
4311         GEN(Store);
4312         GEN(Cond);
4313
4314         GEN(ASM);
4315         GEN(CopyB);
4316         BAD(Mux);
4317         GEN(Psi);
4318         GEN(Proj);
4319         GEN(Phi);
4320         GEN(IJmp);
4321
4322         /* transform ops from intrinsic lowering */
4323         GEN(ia32_l_Add);
4324         GEN(ia32_l_Adc);
4325         GEN(ia32_l_Sub);
4326         GEN(ia32_l_Sbb);
4327         GEN(ia32_l_Neg);
4328         GEN(ia32_l_Mul);
4329         GEN(ia32_l_Xor);
4330         GEN(ia32_l_IMul);
4331         GEN(ia32_l_ShlDep);
4332         GEN(ia32_l_ShrDep);
4333         GEN(ia32_l_Sar);
4334         GEN(ia32_l_SarDep);
4335         GEN(ia32_l_ShlD);
4336         GEN(ia32_l_ShrD);
4337         GEN(ia32_l_vfdiv);
4338         GEN(ia32_l_vfprem);
4339         GEN(ia32_l_vfmul);
4340         GEN(ia32_l_vfsub);
4341         GEN(ia32_l_vfild);
4342         GEN(ia32_l_Load);
4343         GEN(ia32_l_vfist);
4344         GEN(ia32_l_Store);
4345         GEN(ia32_l_X87toSSE);
4346         GEN(ia32_l_SSEtoX87);
4347
4348         GEN(Const);
4349         GEN(SymConst);
4350
4351         /* we should never see these nodes */
4352         BAD(Raise);
4353         BAD(Sel);
4354         BAD(InstOf);
4355         BAD(Cast);
4356         BAD(Free);
4357         BAD(Tuple);
4358         BAD(Id);
4359         //BAD(Bad);
4360         BAD(Confirm);
4361         BAD(Filter);
4362         BAD(CallBegin);
4363         BAD(EndReg);
4364         BAD(EndExcept);
4365
4366         /* handle generic backend nodes */
4367         GEN(be_FrameAddr);
4368         //GEN(be_Call);
4369         GEN(be_Return);
4370         GEN(be_FrameLoad);
4371         GEN(be_FrameStore);
4372         GEN(be_StackParam);
4373         GEN(be_AddSP);
4374         GEN(be_SubSP);
4375         GEN(be_Copy);
4376
4377         /* set the register for all Unknown nodes */
4378         GEN(Unknown);
4379
4380         op_Mulh = get_op_Mulh();
4381         if (op_Mulh)
4382                 GEN(Mulh);
4383
4384 #undef GEN
4385 #undef BAD
4386 }
4387
4388 /**
4389  * Pre-transform all unknown and noreg nodes.
4390  */
4391 static void ia32_pretransform_node(void *arch_cg) {
4392         ia32_code_gen_t *cg = arch_cg;
4393
4394         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4395         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4396         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4397         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4398         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4399         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4400         get_fpcw();
4401 }
4402
4403 /**
4404  * Walker, checks if all ia32 nodes producing more than one result have
4405  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4406  */
4407 static
4408 void add_missing_keep_walker(ir_node *node, void *data)
4409 {
4410         int              n_outs, i;
4411         unsigned         found_projs = 0;
4412         const ir_edge_t *edge;
4413         ir_mode         *mode = get_irn_mode(node);
4414         ir_node         *last_keep;
4415         (void) data;
4416         if(mode != mode_T)
4417                 return;
4418         if(!is_ia32_irn(node))
4419                 return;
4420
4421         n_outs = get_ia32_n_res(node);
4422         if(n_outs <= 0)
4423                 return;
4424         if(is_ia32_SwitchJmp(node))
4425                 return;
4426
4427         assert(n_outs < (int) sizeof(unsigned) * 8);
4428         foreach_out_edge(node, edge) {
4429                 ir_node *proj = get_edge_src_irn(edge);
4430                 int      pn   = get_Proj_proj(proj);
4431
4432                 assert(pn < n_outs);
4433                 found_projs |= 1 << pn;
4434         }
4435
4436
4437         /* are keeps missing? */
4438         last_keep = NULL;
4439         for(i = 0; i < n_outs; ++i) {
4440                 ir_node                     *block;
4441                 ir_node                     *in[1];
4442                 const arch_register_req_t   *req;
4443                 const arch_register_class_t *class;
4444
4445                 if(found_projs & (1 << i)) {
4446                         continue;
4447                 }
4448
4449                 req   = get_ia32_out_req(node, i);
4450                 class = req->cls;
4451                 if(class == NULL) {
4452                         continue;
4453                 }
4454
4455                 block = get_nodes_block(node);
4456                 in[0] = new_r_Proj(current_ir_graph, block, node,
4457                                    arch_register_class_mode(class), i);
4458                 if(last_keep != NULL) {
4459                         be_Keep_add_node(last_keep, class, in[0]);
4460                 } else {
4461                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4462                 }
4463         }
4464 }
4465
4466 /**
4467  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4468  * and keeps them.
4469  */
4470 static
4471 void add_missing_keeps(ia32_code_gen_t *cg)
4472 {
4473         ir_graph *irg = be_get_birg_irg(cg->birg);
4474         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4475 }
4476
4477 /* do the transformation */
4478 void ia32_transform_graph(ia32_code_gen_t *cg) {
4479         register_transformers();
4480         env_cg = cg;
4481         initial_fpcw = NULL;
4482         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4483         edges_verify(cg->irg);
4484         add_missing_keeps(cg);
4485         edges_verify(cg->irg);
4486 }
4487
4488 void ia32_init_transform(void)
4489 {
4490         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4491 }