nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58 #include "../be_t.h"
  59
  60 #include "bearch_ia32_t.h"
  61 #include "ia32_common_transform.h"
  62 #include "ia32_nodes_attr.h"
  63 #include "ia32_transform.h"
  64 #include "ia32_new_nodes.h"
  65 #include "ia32_map_regs.h"
  66 #include "ia32_dbg_stat.h"
  67 #include "ia32_optimize.h"
  68 #include "ia32_util.h"
  69 #include "ia32_address_mode.h"
  70 #include "ia32_architecture.h"
  71
  72 #include "gen_ia32_regalloc_if.h"
  73
  74 #define SFP_SIGN   "0x80000000"
  75 #define DFP_SIGN   "0x8000000000000000"
  76 #define SFP_ABS    "0x7FFFFFFF"
  77 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  78 #define DFP_INTMAX "9223372036854775807"
  79
  80 #define TP_SFP_SIGN "ia32_sfp_sign"
  81 #define TP_DFP_SIGN "ia32_dfp_sign"
  82 #define TP_SFP_ABS  "ia32_sfp_abs"
  83 #define TP_DFP_ABS  "ia32_dfp_abs"
  84 #define TP_INT_MAX  "ia32_int_max"
  85
  86 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  87 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  88 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  89 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  90 #define ENT_INT_MAX  "IA32_INT_MAX"
  91
  92 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  93 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  94
  95 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  96
  97 static ir_node         *initial_fpcw = NULL;
  98
  99 extern ir_op *get_op_Mulh(void);
 100
 101 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 102         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 103         ir_node *op1, ir_node *op2);
 104
 105 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 106         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 107         ir_node *op1, ir_node *op2, ir_node *flags);
 108
 109 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 110         ir_node *block, ir_node *op1, ir_node *op2);
 111
 112 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 113         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 114         ir_node *op);
 115
 116 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 117         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 118
 119 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 120         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 121         ir_node *op1, ir_node *op2, ir_node *fpcw);
 122
 123 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 124         ir_node *block, ir_node *op);
 125
 126 static ir_node *create_immediate_or_transform(ir_node *node,
 127                                               char immediate_constraint_type);
 128
 129 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 130                                 dbg_info *dbgi, ir_node *block,
 131                                 ir_node *op, ir_node *orig_node);
 132
 133 /** Return non-zero is a node represents the 0 constant. */
 134 static int is_Const_0(ir_node *node) {
 135         return is_Const(node) && is_Const_null(node);
 136 }
 137
 138 /** Return non-zero is a node represents the 1 constant. */
 139 static int is_Const_1(ir_node *node) {
 140         return is_Const(node) && is_Const_one(node);
 141 }
 142
 143 /** Return non-zero is a node represents the -1 constant. */
 144 static int is_Const_Minus_1(ir_node *node) {
 145         return is_Const(node) && is_Const_all_one(node);
 146 }
 147
 148 /**
 149  * returns true if constant can be created with a simple float command
 150  */
 151 static int is_simple_x87_Const(ir_node *node)
 152 {
 153         tarval *tv = get_Const_tarval(node);
 154         if (tarval_is_null(tv) || tarval_is_one(tv))
 155                 return 1;
 156
 157         /* TODO: match all the other float constants */
 158         return 0;
 159 }
 160
 161 /**
 162  * returns true if constant can be created with a simple float command
 163  */
 164 static int is_simple_sse_Const(ir_node *node)
 165 {
 166         tarval  *tv   = get_Const_tarval(node);
 167         ir_mode *mode = get_tarval_mode(tv);
 168
 169         if (mode == mode_F)
 170                 return 1;
 171
 172         if (tarval_is_null(tv) || tarval_is_one(tv))
 173                 return 1;
 174
 175         if (mode == mode_D) {
 176                 unsigned val = get_tarval_sub_bits(tv, 0) |
 177                         (get_tarval_sub_bits(tv, 1) << 8) |
 178                         (get_tarval_sub_bits(tv, 2) << 16) |
 179                         (get_tarval_sub_bits(tv, 3) << 24);
 180                 if (val == 0)
 181                         /* lower 32bit are zero, really a 32bit constant */
 182                         return 1;
 183         }
 184
 185         /* TODO: match all the other float constants */
 186         return 0;
 187 }
 188
 189 /**
 190  * Transforms a Const.
 191  */
 192 static ir_node *gen_Const(ir_node *node) {
 193         ir_graph        *irg   = current_ir_graph;
 194         ir_node         *old_block = get_nodes_block(node);
 195         ir_node         *block = be_transform_node(old_block);
 196         dbg_info        *dbgi  = get_irn_dbg_info(node);
 197         ir_mode         *mode  = get_irn_mode(node);
 198
 199         assert(is_Const(node));
 200
 201         if (mode_is_float(mode)) {
 202                 ir_node   *res   = NULL;
 203                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 204                 ir_node   *nomem = new_NoMem();
 205                 ir_node   *load;
 206                 ir_entity *floatent;
 207
 208                 if (ia32_cg_config.use_sse2) {
 209                         tarval *tv = get_Const_tarval(node);
 210                         if (tarval_is_null(tv)) {
 211                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 212                                 set_ia32_ls_mode(load, mode);
 213                                 res  = load;
 214                         } else if (tarval_is_one(tv)) {
 215                                 int     cnst  = mode == mode_F ? 26 : 55;
 216                                 ir_node *imm1 = create_Immediate(NULL, 0, cnst);
 217                                 ir_node *imm2 = create_Immediate(NULL, 0, 2);
 218                                 ir_node *pslld, *psrld;
 219
 220                                 load = new_rd_ia32_xAllOnes(dbgi, irg, block);
 221                                 set_ia32_ls_mode(load, mode);
 222                                 pslld = new_rd_ia32_xPslld(dbgi, irg, block, load, imm1);
 223                                 set_ia32_ls_mode(pslld, mode);
 224                                 psrld = new_rd_ia32_xPsrld(dbgi, irg, block, pslld, imm2);
 225                                 set_ia32_ls_mode(psrld, mode);
 226                                 res = psrld;
 227                         } else if (mode == mode_F) {
 228                                 /* we can place any 32bit constant by using a movd gp, sse */
 229                                 unsigned val = get_tarval_sub_bits(tv, 0) |
 230                                                (get_tarval_sub_bits(tv, 1) << 8) |
 231                                                (get_tarval_sub_bits(tv, 2) << 16) |
 232                                                (get_tarval_sub_bits(tv, 3) << 24);
 233                                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 234                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 235                                 set_ia32_ls_mode(load, mode);
 236                                 res = load;
 237                         } else {
 238                                 if (mode == mode_D) {
 239                                         unsigned val = get_tarval_sub_bits(tv, 0) |
 240                                                 (get_tarval_sub_bits(tv, 1) << 8) |
 241                                                 (get_tarval_sub_bits(tv, 2) << 16) |
 242                                                 (get_tarval_sub_bits(tv, 3) << 24);
 243                                         if (val == 0) {
 244                                                 ir_node *imm32 = create_Immediate(NULL, 0, 32);
 245                                                 ir_node *cnst, *psllq;
 246
 247                                                 /* fine, lower 32bit are zero, produce 32bit value */
 248                                                 val = get_tarval_sub_bits(tv, 4) |
 249                                                         (get_tarval_sub_bits(tv, 5) << 8) |
 250                                                         (get_tarval_sub_bits(tv, 6) << 16) |
 251                                                         (get_tarval_sub_bits(tv, 7) << 24);
 252                                                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 253                                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 254                                                 set_ia32_ls_mode(load, mode);
 255                                                 psllq = new_rd_ia32_xPsllq(dbgi, irg, block, load, imm32);
 256                                                 set_ia32_ls_mode(psllq, mode);
 257                                                 res = psllq;
 258                                                 goto end;
 259                                         }
 260                                 }
 261                                 floatent = create_float_const_entity(node);
 262
 263                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 264                                                              mode);
 265                                 set_ia32_op_type(load, ia32_AddrModeS);
 266                                 set_ia32_am_sc(load, floatent);
 267                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 268                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 269                         }
 270                 } else {
 271                         if (is_Const_null(node)) {
 272                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 273                                 res  = load;
 274                                 set_ia32_ls_mode(load, mode);
 275                         } else if (is_Const_one(node)) {
 276                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 277                                 res  = load;
 278                                 set_ia32_ls_mode(load, mode);
 279                         } else {
 280                                 floatent = create_float_const_entity(node);
 281
 282                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 283                                 set_ia32_op_type(load, ia32_AddrModeS);
 284                                 set_ia32_am_sc(load, floatent);
 285                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 286                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 287                                 /* take the mode from the entity */
 288                                 set_ia32_ls_mode(load, get_type_mode(get_entity_type(floatent)));
 289                         }
 290                 }
 291 end:
 292                 /* Const Nodes before the initial IncSP are a bad idea, because
 293                  * they could be spilled and we have no SP ready at that point yet.
 294                  * So add a dependency to the initial frame pointer calculation to
 295                  * avoid that situation.
 296                  */
 297                 if (get_irg_start_block(irg) == block) {
 298                         add_irn_dep(load, get_irg_frame(irg));
 299                 }
 300
 301                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 302                 return res;
 303         } else { /* non-float mode */
 304                 ir_node *cnst;
 305                 tarval  *tv = get_Const_tarval(node);
 306                 long     val;
 307
 308                 tv = tarval_convert_to(tv, mode_Iu);
 309
 310                 if (tv == get_tarval_bad() || tv == get_tarval_undefined() ||
 311                     tv == NULL) {
 312                         panic("couldn't convert constant tarval (%+F)", node);
 313                 }
 314                 val = get_tarval_long(tv);
 315
 316                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 317                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 318
 319                 /* see above */
 320                 if (get_irg_start_block(irg) == block) {
 321                         add_irn_dep(cnst, get_irg_frame(irg));
 322                 }
 323
 324                 return cnst;
 325         }
 326 }
 327
 328 /**
 329  * Transforms a SymConst.
 330  */
 331 static ir_node *gen_SymConst(ir_node *node) {
 332         ir_graph *irg   = current_ir_graph;
 333         ir_node  *old_block = get_nodes_block(node);
 334         ir_node  *block = be_transform_node(old_block);
 335         dbg_info *dbgi  = get_irn_dbg_info(node);
 336         ir_mode  *mode  = get_irn_mode(node);
 337         ir_node  *cnst;
 338
 339         if (mode_is_float(mode)) {
 340                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 341                 ir_node *nomem = new_NoMem();
 342
 343                 if (ia32_cg_config.use_sse2)
 344                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 345                 else
 346                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 347                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 348                 set_ia32_use_frame(cnst);
 349         } else {
 350                 ir_entity *entity;
 351
 352                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 353                         panic("backend only support symconst_addr_ent (at %+F)", node);
 354                 }
 355                 entity = get_SymConst_entity(node);
 356                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 357         }
 358
 359         /* Const Nodes before the initial IncSP are a bad idea, because
 360          * they could be spilled and we have no SP ready at that point yet
 361          */
 362         if (get_irg_start_block(irg) == block) {
 363                 add_irn_dep(cnst, get_irg_frame(irg));
 364         }
 365
 366         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 367
 368         return cnst;
 369 }
 370
 371 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 372 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 373         static const struct {
 374                 const char *tp_name;
 375                 const char *ent_name;
 376                 const char *cnst_str;
 377                 char mode;
 378                 char align;
 379         } names [ia32_known_const_max] = {
 380                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 381                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 382                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 383                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 384                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 385         };
 386         static ir_entity *ent_cache[ia32_known_const_max];
 387
 388         const char    *tp_name, *ent_name, *cnst_str;
 389         ir_type       *tp;
 390         ir_node       *cnst;
 391         ir_graph      *rem;
 392         ir_entity     *ent;
 393         tarval        *tv;
 394         ir_mode       *mode;
 395
 396         ent_name = names[kct].ent_name;
 397         if (! ent_cache[kct]) {
 398                 tp_name  = names[kct].tp_name;
 399                 cnst_str = names[kct].cnst_str;
 400
 401                 switch (names[kct].mode) {
 402                 case 0:  mode = mode_Iu; break;
 403                 case 1:  mode = mode_Lu; break;
 404                 default: mode = mode_F; break;
 405                 }
 406                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 407                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 408                 /* set the specified alignment */
 409                 set_type_alignment_bytes(tp, names[kct].align);
 410
 411                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 412
 413                 set_entity_ld_ident(ent, get_entity_ident(ent));
 414                 set_entity_visibility(ent, visibility_local);
 415                 set_entity_variability(ent, variability_constant);
 416                 set_entity_allocation(ent, allocation_static);
 417
 418                 /* we create a new entity here: It's initialization must resist on the
 419                     const code irg */
 420                 rem = current_ir_graph;
 421                 current_ir_graph = get_const_code_irg();
 422                 cnst = new_Const(mode, tv);
 423                 current_ir_graph = rem;
 424
 425                 set_atomic_ent_value(ent, cnst);
 426
 427                 /* cache the entry */
 428                 ent_cache[kct] = ent;
 429         }
 430
 431         return ent_cache[kct];
 432 }
 433
 434 static int prevents_AM(ir_node *const block, ir_node *const am_candidate,
 435                        ir_node *const other)
 436 {
 437         if (get_nodes_block(other) != block)
 438                 return 0;
 439
 440         if (is_Sync(other)) {
 441                 int i;
 442
 443                 for (i = get_Sync_n_preds(other) - 1; i >= 0; --i) {
 444                         ir_node *const pred = get_Sync_pred(other, i);
 445
 446                         if (get_nodes_block(pred) != block)
 447                                 continue;
 448
 449                         /* Do not block ourselves from getting eaten */
 450                         if (is_Proj(pred) && get_Proj_pred(pred) == am_candidate)
 451                                 continue;
 452
 453                         if (!heights_reachable_in_block(heights, pred, am_candidate))
 454                                 continue;
 455
 456                         return 1;
 457                 }
 458
 459                 return 0;
 460         } else {
 461                 /* Do not block ourselves from getting eaten */
 462                 if (is_Proj(other) && get_Proj_pred(other) == am_candidate)
 463                         return 0;
 464
 465                 if (!heights_reachable_in_block(heights, other, am_candidate))
 466                         return 0;
 467
 468                 return 1;
 469         }
 470 }
 471
 472 /**
 473  * return true if the node is a Proj(Load) and could be used in source address
 474  * mode for another node. Will return only true if the @p other node is not
 475  * dependent on the memory of the Load (for binary operations use the other
 476  * input here, for unary operations use NULL).
 477  */
 478 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 479                                         ir_node *other, ir_node *other2, match_flags_t flags)
 480 {
 481         ir_node *load;
 482         long     pn;
 483
 484         /* float constants are always available */
 485         if (is_Const(node)) {
 486                 ir_mode *mode = get_irn_mode(node);
 487                 if (mode_is_float(mode)) {
 488                         if (ia32_cg_config.use_sse2) {
 489                                 if (is_simple_sse_Const(node))
 490                                         return 0;
 491                         } else {
 492                                 if (is_simple_x87_Const(node))
 493                                         return 0;
 494                         }
 495                         if (get_irn_n_edges(node) > 1)
 496                                 return 0;
 497                         return 1;
 498                 }
 499         }
 500
 501         if (!is_Proj(node))
 502                 return 0;
 503         load = get_Proj_pred(node);
 504         pn   = get_Proj_proj(node);
 505         if (!is_Load(load) || pn != pn_Load_res)
 506                 return 0;
 507         if (get_nodes_block(load) != block)
 508                 return 0;
 509         /* we only use address mode if we're the only user of the load */
 510         if (get_irn_n_edges(node) != (flags & match_two_users ? 2 : 1))
 511                 return 0;
 512         /* in some edge cases with address mode we might reach the load normally
 513          * and through some AM sequence, if it is already materialized then we
 514          * can't create an AM node from it */
 515         if (be_is_transformed(node))
 516                 return 0;
 517
 518         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 519         if (other != NULL && prevents_AM(block, load, other))
 520                 return 0;
 521
 522         if (other2 != NULL && prevents_AM(block, load, other2))
 523                 return 0;
 524
 525         return 1;
 526 }
 527
 528 typedef struct ia32_address_mode_t ia32_address_mode_t;
 529 struct ia32_address_mode_t {
 530         ia32_address_t  addr;
 531         ir_mode        *ls_mode;
 532         ir_node        *mem_proj;
 533         ia32_op_type_t  op_type;
 534         ir_node        *new_op1;
 535         ir_node        *new_op2;
 536         op_pin_state    pinned;
 537         unsigned        commutative  : 1;
 538         unsigned        ins_permuted : 1;
 539 };
 540
 541 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 542 {
 543         ir_node *noreg_gp;
 544
 545         /* construct load address */
 546         memset(addr, 0, sizeof(addr[0]));
 547         ia32_create_address_mode(addr, ptr, /*force=*/0);
 548
 549         noreg_gp    = ia32_new_NoReg_gp(env_cg);
 550         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 551         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 552         addr->mem   = be_transform_node(mem);
 553 }
 554
 555 static void build_address(ia32_address_mode_t *am, ir_node *node)
 556 {
 557         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 558         ia32_address_t *addr     = &am->addr;
 559         ir_node        *load;
 560         ir_node        *ptr;
 561         ir_node        *mem;
 562         ir_node        *new_mem;
 563
 564         if (is_Const(node)) {
 565                 ir_entity *entity  = create_float_const_entity(node);
 566                 addr->base         = noreg_gp;
 567                 addr->index        = noreg_gp;
 568                 addr->mem          = new_NoMem();
 569                 addr->symconst_ent = entity;
 570                 addr->use_frame    = 1;
 571                 am->ls_mode        = get_type_mode(get_entity_type(entity));
 572                 am->pinned         = op_pin_state_floats;
 573                 return;
 574         }
 575
 576         load         = get_Proj_pred(node);
 577         ptr          = get_Load_ptr(load);
 578         mem          = get_Load_mem(load);
 579         new_mem      = be_transform_node(mem);
 580         am->pinned   = get_irn_pinned(load);
 581         am->ls_mode  = get_Load_mode(load);
 582         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 583
 584         /* construct load address */
 585         ia32_create_address_mode(addr, ptr, /*force=*/0);
 586
 587         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 588         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 589         addr->mem   = new_mem;
 590 }
 591
 592 static void set_address(ir_node *node, const ia32_address_t *addr)
 593 {
 594         set_ia32_am_scale(node, addr->scale);
 595         set_ia32_am_sc(node, addr->symconst_ent);
 596         set_ia32_am_offs_int(node, addr->offset);
 597         if(addr->symconst_sign)
 598                 set_ia32_am_sc_sign(node);
 599         if(addr->use_frame)
 600                 set_ia32_use_frame(node);
 601         set_ia32_frame_ent(node, addr->frame_entity);
 602 }
 603
 604 /**
 605  * Apply attributes of a given address mode to a node.
 606  */
 607 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 608 {
 609         set_address(node, &am->addr);
 610
 611         set_ia32_op_type(node, am->op_type);
 612         set_ia32_ls_mode(node, am->ls_mode);
 613         if (am->pinned == op_pin_state_pinned) {
 614                 /* beware: some nodes are already pinned and did not allow to change the state */
 615                 if (get_irn_pinned(node) != op_pin_state_pinned)
 616                         set_irn_pinned(node, op_pin_state_pinned);
 617         }
 618         if (am->commutative)
 619                 set_ia32_commutative(node);
 620 }
 621
 622 /**
 623  * Check, if a given node is a Down-Conv, ie. a integer Conv
 624  * from a mode with a mode with more bits to a mode with lesser bits.
 625  * Moreover, we return only true if the node has not more than 1 user.
 626  *
 627  * @param node   the node
 628  * @return non-zero if node is a Down-Conv
 629  */
 630 static int is_downconv(const ir_node *node)
 631 {
 632         ir_mode *src_mode;
 633         ir_mode *dest_mode;
 634
 635         if(!is_Conv(node))
 636                 return 0;
 637
 638         /* we only want to skip the conv when we're the only user
 639          * (not optimal but for now...)
 640          */
 641         if(get_irn_n_edges(node) > 1)
 642                 return 0;
 643
 644         src_mode  = get_irn_mode(get_Conv_op(node));
 645         dest_mode = get_irn_mode(node);
 646         return ia32_mode_needs_gp_reg(src_mode)
 647                 && ia32_mode_needs_gp_reg(dest_mode)
 648                 && get_mode_size_bits(dest_mode) < get_mode_size_bits(src_mode);
 649 }
 650
 651 /* Skip all Down-Conv's on a given node and return the resulting node. */
 652 ir_node *ia32_skip_downconv(ir_node *node) {
 653         while (is_downconv(node))
 654                 node = get_Conv_op(node);
 655
 656         return node;
 657 }
 658
 659 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 660 {
 661         ir_mode  *mode = get_irn_mode(node);
 662         ir_node  *block;
 663         ir_mode  *tgt_mode;
 664         dbg_info *dbgi;
 665
 666         if(mode_is_signed(mode)) {
 667                 tgt_mode = mode_Is;
 668         } else {
 669                 tgt_mode = mode_Iu;
 670         }
 671         block = get_nodes_block(node);
 672         dbgi  = get_irn_dbg_info(node);
 673
 674         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 675 }
 676
 677 /**
 678  * matches operands of a node into ia32 addressing/operand modes. This covers
 679  * usage of source address mode, immediates, operations with non 32-bit modes,
 680  * ...
 681  * The resulting data is filled into the @p am struct. block is the block
 682  * of the node whose arguments are matched. op1, op2 are the first and second
 683  * input that are matched (op1 may be NULL). other_op is another unrelated
 684  * input that is not matched! but which is needed sometimes to check if AM
 685  * for op1/op2 is legal.
 686  * @p flags describes the supported modes of the operation in detail.
 687  */
 688 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 689                             ir_node *op1, ir_node *op2, ir_node *other_op,
 690                             match_flags_t flags)
 691 {
 692         ia32_address_t *addr      = &am->addr;
 693         ir_mode        *mode      = get_irn_mode(op2);
 694         int             mode_bits = get_mode_size_bits(mode);
 695         ir_node        *noreg_gp, *new_op1, *new_op2;
 696         int             use_am;
 697         unsigned        commutative;
 698         int             use_am_and_immediates;
 699         int             use_immediate;
 700
 701         memset(am, 0, sizeof(am[0]));
 702
 703         commutative           = (flags & match_commutative) != 0;
 704         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 705         use_am                = (flags & match_am) != 0;
 706         use_immediate         = (flags & match_immediate) != 0;
 707         assert(!use_am_and_immediates || use_immediate);
 708
 709         assert(op2 != NULL);
 710         assert(!commutative || op1 != NULL);
 711         assert(use_am || !(flags & match_8bit_am));
 712         assert(use_am || !(flags & match_16bit_am));
 713
 714         if (mode_bits == 8) {
 715                 if (!(flags & match_8bit_am))
 716                         use_am = 0;
 717                 /* we don't automatically add upconvs yet */
 718                 assert((flags & match_mode_neutral) || (flags & match_8bit));
 719         } else if (mode_bits == 16) {
 720                 if (!(flags & match_16bit_am))
 721                         use_am = 0;
 722                 /* we don't automatically add upconvs yet */
 723                 assert((flags & match_mode_neutral) || (flags & match_16bit));
 724         }
 725
 726         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 727          * can be random for these operations */
 728         if (flags & match_mode_neutral) {
 729                 op2 = ia32_skip_downconv(op2);
 730                 if (op1 != NULL) {
 731                         op1 = ia32_skip_downconv(op1);
 732                 }
 733         }
 734
 735         /* match immediates. firm nodes are normalized: constants are always on the
 736          * op2 input */
 737         new_op2 = NULL;
 738         if (!(flags & match_try_am) && use_immediate) {
 739                 new_op2 = try_create_Immediate(op2, 0);
 740         }
 741
 742         noreg_gp = ia32_new_NoReg_gp(env_cg);
 743         if (new_op2 == NULL &&
 744             use_am && ia32_use_source_address_mode(block, op2, op1, other_op, flags)) {
 745                 build_address(am, op2);
 746                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 747                 if (mode_is_float(mode)) {
 748                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 749                 } else {
 750                         new_op2 = noreg_gp;
 751                 }
 752                 am->op_type = ia32_AddrModeS;
 753         } else if (commutative && (new_op2 == NULL || use_am_and_immediates) &&
 754                        use_am &&
 755                        ia32_use_source_address_mode(block, op1, op2, other_op, flags)) {
 756                 ir_node *noreg;
 757                 build_address(am, op1);
 758
 759                 if (mode_is_float(mode)) {
 760                         noreg = ia32_new_NoReg_vfp(env_cg);
 761                 } else {
 762                         noreg = noreg_gp;
 763                 }
 764
 765                 if (new_op2 != NULL) {
 766                         new_op1 = noreg;
 767                 } else {
 768                         new_op1 = be_transform_node(op2);
 769                         new_op2 = noreg;
 770                         am->ins_permuted = 1;
 771                 }
 772                 am->op_type = ia32_AddrModeS;
 773         } else {
 774                 if (flags & match_try_am) {
 775                         am->new_op1 = NULL;
 776                         am->new_op2 = NULL;
 777                         am->op_type = ia32_Normal;
 778                         return;
 779                 }
 780
 781                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 782                 if (new_op2 == NULL)
 783                         new_op2 = be_transform_node(op2);
 784                 am->op_type = ia32_Normal;
 785                 am->ls_mode = get_irn_mode(op2);
 786                 if (flags & match_mode_neutral)
 787                         am->ls_mode = mode_Iu;
 788         }
 789         if (addr->base == NULL)
 790                 addr->base = noreg_gp;
 791         if (addr->index == NULL)
 792                 addr->index = noreg_gp;
 793         if (addr->mem == NULL)
 794                 addr->mem = new_NoMem();
 795
 796         am->new_op1     = new_op1;
 797         am->new_op2     = new_op2;
 798         am->commutative = commutative;
 799 }
 800
 801 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 802 {
 803         ir_mode  *mode;
 804         ir_node  *load;
 805
 806         if (am->mem_proj == NULL)
 807                 return node;
 808
 809         /* we have to create a mode_T so the old MemProj can attach to us */
 810         mode = get_irn_mode(node);
 811         load = get_Proj_pred(am->mem_proj);
 812
 813         mark_irn_visited(load);
 814         be_set_transformed_node(load, node);
 815
 816         if (mode != mode_T) {
 817                 set_irn_mode(node, mode_T);
 818                 return new_rd_Proj(NULL, current_ir_graph, get_nodes_block(node), node, mode, pn_ia32_res);
 819         } else {
 820                 return node;
 821         }
 822 }
 823
 824 /**
 825  * Construct a standard binary operation, set AM and immediate if required.
 826  *
 827  * @param node  The original node for which the binop is created
 828  * @param op1   The first operand
 829  * @param op2   The second operand
 830  * @param func  The node constructor function
 831  * @return The constructed ia32 node.
 832  */
 833 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 834                           construct_binop_func *func, match_flags_t flags)
 835 {
 836         dbg_info            *dbgi;
 837         ir_node             *block, *new_block, *new_node;
 838         ia32_address_mode_t  am;
 839         ia32_address_t      *addr = &am.addr;
 840
 841         block = get_nodes_block(node);
 842         match_arguments(&am, block, op1, op2, NULL, flags);
 843
 844         dbgi      = get_irn_dbg_info(node);
 845         new_block = be_transform_node(block);
 846         new_node  = func(dbgi, current_ir_graph, new_block,
 847                          addr->base, addr->index, addr->mem,
 848                          am.new_op1, am.new_op2);
 849         set_am_attributes(new_node, &am);
 850         /* we can't use source address mode anymore when using immediates */
 851         if (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 852                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 853         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 854
 855         new_node = fix_mem_proj(new_node, &am);
 856
 857         return new_node;
 858 }
 859
 860 enum {
 861         n_ia32_l_binop_left,
 862         n_ia32_l_binop_right,
 863         n_ia32_l_binop_eflags
 864 };
 865 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,       n_Adc_left)
 866 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,      n_Adc_right)
 867 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags,     n_Adc_eflags)
 868 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_minuend,    n_Sbb_minuend)
 869 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_subtrahend, n_Sbb_subtrahend)
 870 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags,     n_Sbb_eflags)
 871
 872 /**
 873  * Construct a binary operation which also consumes the eflags.
 874  *
 875  * @param node  The node to transform
 876  * @param func  The node constructor function
 877  * @param flags The match flags
 878  * @return      The constructor ia32 node
 879  */
 880 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 881                                 match_flags_t flags)
 882 {
 883         ir_node             *src_block  = get_nodes_block(node);
 884         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 885         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 886         dbg_info            *dbgi;
 887         ir_node             *block, *new_node, *eflags, *new_eflags;
 888         ia32_address_mode_t  am;
 889         ia32_address_t      *addr       = &am.addr;
 890
 891         match_arguments(&am, src_block, op1, op2, NULL, flags);
 892
 893         dbgi       = get_irn_dbg_info(node);
 894         block      = be_transform_node(src_block);
 895         eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 896         new_eflags = be_transform_node(eflags);
 897         new_node   = func(dbgi, current_ir_graph, block, addr->base, addr->index,
 898                         addr->mem, am.new_op1, am.new_op2, new_eflags);
 899         set_am_attributes(new_node, &am);
 900         /* we can't use source address mode anymore when using immediates */
 901         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 902                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 903         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 904
 905         new_node = fix_mem_proj(new_node, &am);
 906
 907         return new_node;
 908 }
 909
 910 static ir_node *get_fpcw(void)
 911 {
 912         ir_node *fpcw;
 913         if (initial_fpcw != NULL)
 914                 return initial_fpcw;
 915
 916         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 917                                              &ia32_fp_cw_regs[REG_FPCW]);
 918         initial_fpcw = be_transform_node(fpcw);
 919
 920         return initial_fpcw;
 921 }
 922
 923 /**
 924  * Construct a standard binary operation, set AM and immediate if required.
 925  *
 926  * @param op1   The first operand
 927  * @param op2   The second operand
 928  * @param func  The node constructor function
 929  * @return The constructed ia32 node.
 930  */
 931 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 932                                     construct_binop_float_func *func,
 933                                     match_flags_t flags)
 934 {
 935         ir_mode             *mode  = get_irn_mode(node);
 936         dbg_info            *dbgi;
 937         ir_node             *block, *new_block, *new_node;
 938         ia32_address_mode_t  am;
 939         ia32_address_t      *addr = &am.addr;
 940
 941         /* cannot use address mode with long double on x87 */
 942         if (get_mode_size_bits(mode) > 64)
 943                 flags &= ~match_am;
 944
 945         block = get_nodes_block(node);
 946         match_arguments(&am, block, op1, op2, NULL, flags);
 947
 948         dbgi      = get_irn_dbg_info(node);
 949         new_block = be_transform_node(block);
 950         new_node  = func(dbgi, current_ir_graph, new_block,
 951                          addr->base, addr->index, addr->mem,
 952                          am.new_op1, am.new_op2, get_fpcw());
 953         set_am_attributes(new_node, &am);
 954
 955         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 956
 957         new_node = fix_mem_proj(new_node, &am);
 958
 959         return new_node;
 960 }
 961
 962 /**
 963  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 964  *
 965  * @param op1   The first operand
 966  * @param op2   The second operand
 967  * @param func  The node constructor function
 968  * @return The constructed ia32 node.
 969  */
 970 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 971                                 construct_shift_func *func,
 972                                 match_flags_t flags)
 973 {
 974         dbg_info *dbgi;
 975         ir_node  *block, *new_block, *new_op1, *new_op2, *new_node;
 976
 977         assert(! mode_is_float(get_irn_mode(node)));
 978         assert(flags & match_immediate);
 979         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
 980
 981         if (flags & match_mode_neutral) {
 982                 op1     = ia32_skip_downconv(op1);
 983                 new_op1 = be_transform_node(op1);
 984         } else if (get_mode_size_bits(get_irn_mode(node)) != 32) {
 985                 new_op1 = create_upconv(op1, node);
 986         } else {
 987                 new_op1 = be_transform_node(op1);
 988         }
 989
 990         /* the shift amount can be any mode that is bigger than 5 bits, since all
 991          * other bits are ignored anyway */
 992         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
 993                 ir_node *const op = get_Conv_op(op2);
 994                 if (mode_is_float(get_irn_mode(op)))
 995                         break;
 996                 op2 = op;
 997                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
 998         }
 999         new_op2 = create_immediate_or_transform(op2, 0);
1000
1001         dbgi      = get_irn_dbg_info(node);
1002         block     = get_nodes_block(node);
1003         new_block = be_transform_node(block);
1004         new_node  = func(dbgi, current_ir_graph, new_block, new_op1, new_op2);
1005         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1006
1007         /* lowered shift instruction may have a dependency operand, handle it here */
1008         if (get_irn_arity(node) == 3) {
1009                 /* we have a dependency */
1010                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
1011                 add_irn_dep(new_node, new_dep);
1012         }
1013
1014         return new_node;
1015 }
1016
1017
1018 /**
1019  * Construct a standard unary operation, set AM and immediate if required.
1020  *
1021  * @param op    The operand
1022  * @param func  The node constructor function
1023  * @return The constructed ia32 node.
1024  */
1025 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
1026                          match_flags_t flags)
1027 {
1028         dbg_info *dbgi;
1029         ir_node  *block, *new_block, *new_op, *new_node;
1030
1031         assert(flags == 0 || flags == match_mode_neutral);
1032         if (flags & match_mode_neutral) {
1033                 op = ia32_skip_downconv(op);
1034         }
1035
1036         new_op    = be_transform_node(op);
1037         dbgi      = get_irn_dbg_info(node);
1038         block     = get_nodes_block(node);
1039         new_block = be_transform_node(block);
1040         new_node  = func(dbgi, current_ir_graph, new_block, new_op);
1041
1042         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1043
1044         return new_node;
1045 }
1046
1047 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1048                                         ia32_address_t *addr)
1049 {
1050         ir_node *base, *index, *res;
1051
1052         base = addr->base;
1053         if (base == NULL) {
1054                 base = ia32_new_NoReg_gp(env_cg);
1055         } else {
1056                 base = be_transform_node(base);
1057         }
1058
1059         index = addr->index;
1060         if (index == NULL) {
1061                 index = ia32_new_NoReg_gp(env_cg);
1062         } else {
1063                 index = be_transform_node(index);
1064         }
1065
1066         res = new_rd_ia32_Lea(dbgi, current_ir_graph, block, base, index);
1067         set_address(res, addr);
1068
1069         return res;
1070 }
1071
1072 /**
1073  * Returns non-zero if a given address mode has a symbolic or
1074  * numerical offset != 0.
1075  */
1076 static int am_has_immediates(const ia32_address_t *addr)
1077 {
1078         return addr->offset != 0 || addr->symconst_ent != NULL
1079                 || addr->frame_entity || addr->use_frame;
1080 }
1081
1082 /**
1083  * Creates an ia32 Add.
1084  *
1085  * @return the created ia32 Add node
1086  */
1087 static ir_node *gen_Add(ir_node *node) {
1088         ir_mode  *mode = get_irn_mode(node);
1089         ir_node  *op1  = get_Add_left(node);
1090         ir_node  *op2  = get_Add_right(node);
1091         dbg_info *dbgi;
1092         ir_node  *block, *new_block, *new_node, *add_immediate_op;
1093         ia32_address_t       addr;
1094         ia32_address_mode_t  am;
1095
1096         if (mode_is_float(mode)) {
1097                 if (ia32_cg_config.use_sse2)
1098                         return gen_binop(node, op1, op2, new_rd_ia32_xAdd,
1099                                          match_commutative | match_am);
1100                 else
1101                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd,
1102                                                    match_commutative | match_am);
1103         }
1104
1105         ia32_mark_non_am(node);
1106
1107         op2 = ia32_skip_downconv(op2);
1108         op1 = ia32_skip_downconv(op1);
1109
1110         /**
1111          * Rules for an Add:
1112          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1113          *   1. Add with immediate -> Lea
1114          *   2. Add with possible source address mode -> Add
1115          *   3. Otherwise -> Lea
1116          */
1117         memset(&addr, 0, sizeof(addr));
1118         ia32_create_address_mode(&addr, node, /*force=*/1);
1119         add_immediate_op = NULL;
1120
1121         dbgi      = get_irn_dbg_info(node);
1122         block     = get_nodes_block(node);
1123         new_block = be_transform_node(block);
1124
1125         /* a constant? */
1126         if(addr.base == NULL && addr.index == NULL) {
1127                 ir_graph *irg = current_ir_graph;
1128                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1129                                              addr.symconst_sign, addr.offset);
1130                 add_irn_dep(new_node, get_irg_frame(irg));
1131                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1132                 return new_node;
1133         }
1134         /* add with immediate? */
1135         if(addr.index == NULL) {
1136                 add_immediate_op = addr.base;
1137         } else if(addr.base == NULL && addr.scale == 0) {
1138                 add_immediate_op = addr.index;
1139         }
1140
1141         if(add_immediate_op != NULL) {
1142                 if(!am_has_immediates(&addr)) {
1143 #ifdef DEBUG_libfirm
1144                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1145                                            node);
1146 #endif
1147                         return be_transform_node(add_immediate_op);
1148                 }
1149
1150                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1151                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1152                 return new_node;
1153         }
1154
1155         /* test if we can use source address mode */
1156         match_arguments(&am, block, op1, op2, NULL, match_commutative
1157                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1158
1159         /* construct an Add with source address mode */
1160         if (am.op_type == ia32_AddrModeS) {
1161                 ir_graph *irg = current_ir_graph;
1162                 ia32_address_t *am_addr = &am.addr;
1163                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1164                                          am_addr->index, am_addr->mem, am.new_op1,
1165                                          am.new_op2);
1166                 set_am_attributes(new_node, &am);
1167                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1168
1169                 new_node = fix_mem_proj(new_node, &am);
1170
1171                 return new_node;
1172         }
1173
1174         /* otherwise construct a lea */
1175         new_node = create_lea_from_address(dbgi, new_block, &addr);
1176         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1177         return new_node;
1178 }
1179
1180 /**
1181  * Creates an ia32 Mul.
1182  *
1183  * @return the created ia32 Mul node
1184  */
1185 static ir_node *gen_Mul(ir_node *node) {
1186         ir_node *op1  = get_Mul_left(node);
1187         ir_node *op2  = get_Mul_right(node);
1188         ir_mode *mode = get_irn_mode(node);
1189
1190         if (mode_is_float(mode)) {
1191                 if (ia32_cg_config.use_sse2)
1192                         return gen_binop(node, op1, op2, new_rd_ia32_xMul,
1193                                          match_commutative | match_am);
1194                 else
1195                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul,
1196                                                    match_commutative | match_am);
1197         }
1198         return gen_binop(node, op1, op2, new_rd_ia32_IMul,
1199                          match_commutative | match_am | match_mode_neutral |
1200                          match_immediate | match_am_and_immediates);
1201 }
1202
1203 /**
1204  * Creates an ia32 Mulh.
1205  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1206  * this result while Mul returns the lower 32 bit.
1207  *
1208  * @return the created ia32 Mulh node
1209  */
1210 static ir_node *gen_Mulh(ir_node *node)
1211 {
1212         ir_node  *block     = get_nodes_block(node);
1213         ir_node  *new_block = be_transform_node(block);
1214         ir_graph *irg       = current_ir_graph;
1215         dbg_info *dbgi      = get_irn_dbg_info(node);
1216         ir_mode  *mode      = get_irn_mode(node);
1217         ir_node  *op1       = get_Mulh_left(node);
1218         ir_node  *op2       = get_Mulh_right(node);
1219         ir_node  *proj_res_high;
1220         ir_node  *new_node;
1221         ia32_address_mode_t  am;
1222         ia32_address_t      *addr = &am.addr;
1223
1224         assert(!mode_is_float(mode) && "Mulh with float not supported");
1225         assert(get_mode_size_bits(mode) == 32);
1226
1227         match_arguments(&am, block, op1, op2, NULL, match_commutative | match_am);
1228
1229         if (mode_is_signed(mode)) {
1230                 new_node = new_rd_ia32_IMul1OP(dbgi, irg, new_block, addr->base,
1231                                                addr->index, addr->mem, am.new_op1,
1232                                                am.new_op2);
1233         } else {
1234                 new_node = new_rd_ia32_Mul(dbgi, irg, new_block, addr->base,
1235                                            addr->index, addr->mem, am.new_op1,
1236                                            am.new_op2);
1237         }
1238
1239         set_am_attributes(new_node, &am);
1240         /* we can't use source address mode anymore when using immediates */
1241         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1242                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1243         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1244
1245         assert(get_irn_mode(new_node) == mode_T);
1246
1247         fix_mem_proj(new_node, &am);
1248
1249         assert(pn_ia32_IMul1OP_res_high == pn_ia32_Mul_res_high);
1250         proj_res_high = new_rd_Proj(dbgi, irg, block, new_node,
1251                                mode_Iu, pn_ia32_IMul1OP_res_high);
1252
1253         return proj_res_high;
1254 }
1255
1256
1257
1258 /**
1259  * Creates an ia32 And.
1260  *
1261  * @return The created ia32 And node
1262  */
1263 static ir_node *gen_And(ir_node *node) {
1264         ir_node *op1 = get_And_left(node);
1265         ir_node *op2 = get_And_right(node);
1266         assert(! mode_is_float(get_irn_mode(node)));
1267
1268         /* is it a zero extension? */
1269         if (is_Const(op2)) {
1270                 tarval   *tv    = get_Const_tarval(op2);
1271                 long      v     = get_tarval_long(tv);
1272
1273                 if (v == 0xFF || v == 0xFFFF) {
1274                         dbg_info *dbgi   = get_irn_dbg_info(node);
1275                         ir_node  *block  = get_nodes_block(node);
1276                         ir_mode  *src_mode;
1277                         ir_node  *res;
1278
1279                         if(v == 0xFF) {
1280                                 src_mode = mode_Bu;
1281                         } else {
1282                                 assert(v == 0xFFFF);
1283                                 src_mode = mode_Hu;
1284                         }
1285                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1286
1287                         return res;
1288                 }
1289         }
1290         return gen_binop(node, op1, op2, new_rd_ia32_And,
1291                          match_commutative | match_mode_neutral | match_am
1292                                          | match_immediate);
1293 }
1294
1295
1296
1297 /**
1298  * Creates an ia32 Or.
1299  *
1300  * @return The created ia32 Or node
1301  */
1302 static ir_node *gen_Or(ir_node *node) {
1303         ir_node *op1 = get_Or_left(node);
1304         ir_node *op2 = get_Or_right(node);
1305
1306         assert (! mode_is_float(get_irn_mode(node)));
1307         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative
1308                         | match_mode_neutral | match_am | match_immediate);
1309 }
1310
1311
1312
1313 /**
1314  * Creates an ia32 Eor.
1315  *
1316  * @return The created ia32 Eor node
1317  */
1318 static ir_node *gen_Eor(ir_node *node) {
1319         ir_node *op1 = get_Eor_left(node);
1320         ir_node *op2 = get_Eor_right(node);
1321
1322         assert(! mode_is_float(get_irn_mode(node)));
1323         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative
1324                         | match_mode_neutral | match_am | match_immediate);
1325 }
1326
1327
1328 /**
1329  * Creates an ia32 Sub.
1330  *
1331  * @return The created ia32 Sub node
1332  */
1333 static ir_node *gen_Sub(ir_node *node) {
1334         ir_node  *op1  = get_Sub_left(node);
1335         ir_node  *op2  = get_Sub_right(node);
1336         ir_mode  *mode = get_irn_mode(node);
1337
1338         if (mode_is_float(mode)) {
1339                 if (ia32_cg_config.use_sse2)
1340                         return gen_binop(node, op1, op2, new_rd_ia32_xSub, match_am);
1341                 else
1342                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub,
1343                                                    match_am);
1344         }
1345
1346         if (is_Const(op2)) {
1347                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1348                            node);
1349         }
1350
1351         return gen_binop(node, op1, op2, new_rd_ia32_Sub, match_mode_neutral
1352                         | match_am | match_immediate);
1353 }
1354
1355 static ir_node *transform_AM_mem(ir_graph *const irg, ir_node *const block,
1356                                  ir_node  *const src_val,
1357                                  ir_node  *const src_mem,
1358                                  ir_node  *const am_mem)
1359 {
1360         if (is_NoMem(am_mem)) {
1361                 return be_transform_node(src_mem);
1362         } else if (is_Proj(src_val) &&
1363                    is_Proj(src_mem) &&
1364                    get_Proj_pred(src_val) == get_Proj_pred(src_mem)) {
1365                 /* avoid memory loop */
1366                 return am_mem;
1367         } else if (is_Proj(src_val) && is_Sync(src_mem)) {
1368                 ir_node  *const ptr_pred = get_Proj_pred(src_val);
1369                 int       const arity    = get_Sync_n_preds(src_mem);
1370                 int             n        = 0;
1371                 ir_node **      ins;
1372                 int             i;
1373
1374                 NEW_ARR_A(ir_node*, ins, arity + 1);
1375
1376                 for (i = arity - 1; i >= 0; --i) {
1377                         ir_node *const pred = get_Sync_pred(src_mem, i);
1378
1379                         /* avoid memory loop */
1380                         if (is_Proj(pred) && get_Proj_pred(pred) == ptr_pred)
1381                                 continue;
1382
1383                         ins[n++] = be_transform_node(pred);
1384                 }
1385
1386                 ins[n++] = am_mem;
1387
1388                 return new_r_Sync(irg, block, n, ins);
1389         } else {
1390                 ir_node *ins[2];
1391
1392                 ins[0] = be_transform_node(src_mem);
1393                 ins[1] = am_mem;
1394                 return new_r_Sync(irg, block, 2, ins);
1395         }
1396 }
1397
1398 /**
1399  * Generates an ia32 DivMod with additional infrastructure for the
1400  * register allocator if needed.
1401  */
1402 static ir_node *create_Div(ir_node *node)
1403 {
1404         ir_graph *irg       = current_ir_graph;
1405         dbg_info *dbgi      = get_irn_dbg_info(node);
1406         ir_node  *block     = get_nodes_block(node);
1407         ir_node  *new_block = be_transform_node(block);
1408         ir_node  *mem;
1409         ir_node  *new_mem;
1410         ir_node  *op1;
1411         ir_node  *op2;
1412         ir_node  *new_node;
1413         ir_mode  *mode;
1414         ir_node  *sign_extension;
1415         ia32_address_mode_t  am;
1416         ia32_address_t      *addr = &am.addr;
1417
1418         /* the upper bits have random contents for smaller modes */
1419         switch (get_irn_opcode(node)) {
1420         case iro_Div:
1421                 op1     = get_Div_left(node);
1422                 op2     = get_Div_right(node);
1423                 mem     = get_Div_mem(node);
1424                 mode    = get_Div_resmode(node);
1425                 break;
1426         case iro_Mod:
1427                 op1     = get_Mod_left(node);
1428                 op2     = get_Mod_right(node);
1429                 mem     = get_Mod_mem(node);
1430                 mode    = get_Mod_resmode(node);
1431                 break;
1432         case iro_DivMod:
1433                 op1     = get_DivMod_left(node);
1434                 op2     = get_DivMod_right(node);
1435                 mem     = get_DivMod_mem(node);
1436                 mode    = get_DivMod_resmode(node);
1437                 break;
1438         default:
1439                 panic("invalid divmod node %+F", node);
1440         }
1441
1442         match_arguments(&am, block, op1, op2, NULL, match_am);
1443
1444         /* Beware: We don't need a Sync, if the memory predecessor of the Div node
1445            is the memory of the consumed address. We can have only the second op as address
1446            in Div nodes, so check only op2. */
1447         new_mem = transform_AM_mem(irg, block, op2, mem, addr->mem);
1448
1449         if (mode_is_signed(mode)) {
1450                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1451                 add_irn_dep(produceval, get_irg_frame(irg));
1452                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block, am.new_op1,
1453                                                   produceval);
1454
1455                 new_node = new_rd_ia32_IDiv(dbgi, irg, new_block, addr->base,
1456                                             addr->index, new_mem, am.new_op2,
1457                                             am.new_op1, sign_extension);
1458         } else {
1459                 sign_extension = new_rd_ia32_Const(dbgi, irg, new_block, NULL, 0, 0);
1460                 add_irn_dep(sign_extension, get_irg_frame(irg));
1461
1462                 new_node = new_rd_ia32_Div(dbgi, irg, new_block, addr->base,
1463                                            addr->index, new_mem, am.new_op2,
1464                                            am.new_op1, sign_extension);
1465         }
1466
1467         set_irn_pinned(new_node, get_irn_pinned(node));
1468
1469         set_am_attributes(new_node, &am);
1470         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1471
1472         new_node = fix_mem_proj(new_node, &am);
1473
1474         return new_node;
1475 }
1476
1477
1478 static ir_node *gen_Mod(ir_node *node) {
1479         return create_Div(node);
1480 }
1481
1482 static ir_node *gen_Div(ir_node *node) {
1483         return create_Div(node);
1484 }
1485
1486 static ir_node *gen_DivMod(ir_node *node) {
1487         return create_Div(node);
1488 }
1489
1490
1491
1492 /**
1493  * Creates an ia32 floating Div.
1494  *
1495  * @return The created ia32 xDiv node
1496  */
1497 static ir_node *gen_Quot(ir_node *node)
1498 {
1499         ir_node *op1 = get_Quot_left(node);
1500         ir_node *op2 = get_Quot_right(node);
1501
1502         if (ia32_cg_config.use_sse2) {
1503                 return gen_binop(node, op1, op2, new_rd_ia32_xDiv, match_am);
1504         } else {
1505                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, match_am);
1506         }
1507 }
1508
1509
1510 /**
1511  * Creates an ia32 Shl.
1512  *
1513  * @return The created ia32 Shl node
1514  */
1515 static ir_node *gen_Shl(ir_node *node) {
1516         ir_node *left  = get_Shl_left(node);
1517         ir_node *right = get_Shl_right(node);
1518
1519         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
1520                                match_mode_neutral | match_immediate);
1521 }
1522
1523 /**
1524  * Creates an ia32 Shr.
1525  *
1526  * @return The created ia32 Shr node
1527  */
1528 static ir_node *gen_Shr(ir_node *node) {
1529         ir_node *left  = get_Shr_left(node);
1530         ir_node *right = get_Shr_right(node);
1531
1532         return gen_shift_binop(node, left, right, new_rd_ia32_Shr, match_immediate);
1533 }
1534
1535
1536
1537 /**
1538  * Creates an ia32 Sar.
1539  *
1540  * @return The created ia32 Shrs node
1541  */
1542 static ir_node *gen_Shrs(ir_node *node) {
1543         ir_node *left  = get_Shrs_left(node);
1544         ir_node *right = get_Shrs_right(node);
1545         ir_mode *mode  = get_irn_mode(node);
1546
1547         if(is_Const(right) && mode == mode_Is) {
1548                 tarval *tv = get_Const_tarval(right);
1549                 long val = get_tarval_long(tv);
1550                 if(val == 31) {
1551                         /* this is a sign extension */
1552                         ir_graph *irg    = current_ir_graph;
1553                         dbg_info *dbgi   = get_irn_dbg_info(node);
1554                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1555                         ir_node  *op     = left;
1556                         ir_node  *new_op = be_transform_node(op);
1557                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1558                         add_irn_dep(pval, get_irg_frame(irg));
1559
1560                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1561                 }
1562         }
1563
1564         /* 8 or 16 bit sign extension? */
1565         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1566                 ir_node *shl_left  = get_Shl_left(left);
1567                 ir_node *shl_right = get_Shl_right(left);
1568                 if(is_Const(shl_right)) {
1569                         tarval *tv1 = get_Const_tarval(right);
1570                         tarval *tv2 = get_Const_tarval(shl_right);
1571                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1572                                 long val = get_tarval_long(tv1);
1573                                 if(val == 16 || val == 24) {
1574                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1575                                         ir_node  *block  = get_nodes_block(node);
1576                                         ir_mode  *src_mode;
1577                                         ir_node  *res;
1578
1579                                         if(val == 24) {
1580                                                 src_mode = mode_Bs;
1581                                         } else {
1582                                                 assert(val == 16);
1583                                                 src_mode = mode_Hs;
1584                                         }
1585                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1586                                                               shl_left, node);
1587
1588                                         return res;
1589                                 }
1590                         }
1591                 }
1592         }
1593
1594         return gen_shift_binop(node, left, right, new_rd_ia32_Sar, match_immediate);
1595 }
1596
1597
1598
1599 /**
1600  * Creates an ia32 Rol.
1601  *
1602  * @param op1   The first operator
1603  * @param op2   The second operator
1604  * @return The created ia32 RotL node
1605  */
1606 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2) {
1607         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol, match_immediate);
1608 }
1609
1610
1611
1612 /**
1613  * Creates an ia32 Ror.
1614  * NOTE: There is no RotR with immediate because this would always be a RotL
1615  *       "imm-mode_size_bits" which can be pre-calculated.
1616  *
1617  * @param op1   The first operator
1618  * @param op2   The second operator
1619  * @return The created ia32 RotR node
1620  */
1621 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2) {
1622         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror, match_immediate);
1623 }
1624
1625
1626
1627 /**
1628  * Creates an ia32 RotR or RotL (depending on the found pattern).
1629  *
1630  * @return The created ia32 RotL or RotR node
1631  */
1632 static ir_node *gen_Rotl(ir_node *node) {
1633         ir_node *rotate = NULL;
1634         ir_node *op1    = get_Rotl_left(node);
1635         ir_node *op2    = get_Rotl_right(node);
1636
1637         /* Firm has only RotL, so we are looking for a right (op2)
1638                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1639                  that means we can create a RotR instead of an Add and a RotL */
1640
1641         if (is_Add(op2)) {
1642                 ir_node *add = op2;
1643                 ir_node *left = get_Add_left(add);
1644                 ir_node *right = get_Add_right(add);
1645                 if (is_Const(right)) {
1646                         tarval  *tv   = get_Const_tarval(right);
1647                         ir_mode *mode = get_irn_mode(node);
1648                         long     bits = get_mode_size_bits(mode);
1649
1650                         if (is_Minus(left) &&
1651                             tarval_is_long(tv)       &&
1652                             get_tarval_long(tv) == bits &&
1653                             bits                == 32)
1654                         {
1655                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1656                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
1657                         }
1658                 }
1659         }
1660
1661         if (rotate == NULL) {
1662                 rotate = gen_Rol(node, op1, op2);
1663         }
1664
1665         return rotate;
1666 }
1667
1668
1669
1670 /**
1671  * Transforms a Minus node.
1672  *
1673  * @return The created ia32 Minus node
1674  */
1675 static ir_node *gen_Minus(ir_node *node)
1676 {
1677         ir_node   *op    = get_Minus_op(node);
1678         ir_node   *block = be_transform_node(get_nodes_block(node));
1679         ir_graph  *irg   = current_ir_graph;
1680         dbg_info  *dbgi  = get_irn_dbg_info(node);
1681         ir_mode   *mode  = get_irn_mode(node);
1682         ir_entity *ent;
1683         ir_node   *new_node;
1684         int        size;
1685
1686         if (mode_is_float(mode)) {
1687                 ir_node *new_op = be_transform_node(op);
1688                 if (ia32_cg_config.use_sse2) {
1689                         /* TODO: non-optimal... if we have many xXors, then we should
1690                          * rather create a load for the const and use that instead of
1691                          * several AM nodes... */
1692                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1693                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1694                         ir_node *nomem     = new_rd_NoMem(irg);
1695
1696                         new_node = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp,
1697                                                     nomem, new_op, noreg_xmm);
1698
1699                         size = get_mode_size_bits(mode);
1700                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1701
1702                         set_ia32_am_sc(new_node, ent);
1703                         set_ia32_op_type(new_node, ia32_AddrModeS);
1704                         set_ia32_ls_mode(new_node, mode);
1705                 } else {
1706                         new_node = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1707                 }
1708         } else {
1709                 new_node = gen_unop(node, op, new_rd_ia32_Neg, match_mode_neutral);
1710         }
1711
1712         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1713
1714         return new_node;
1715 }
1716
1717 /**
1718  * Transforms a Not node.
1719  *
1720  * @return The created ia32 Not node
1721  */
1722 static ir_node *gen_Not(ir_node *node) {
1723         ir_node *op   = get_Not_op(node);
1724
1725         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1726         assert (! mode_is_float(get_irn_mode(node)));
1727
1728         return gen_unop(node, op, new_rd_ia32_Not, match_mode_neutral);
1729 }
1730
1731
1732
1733 /**
1734  * Transforms an Abs node.
1735  *
1736  * @return The created ia32 Abs node
1737  */
1738 static ir_node *gen_Abs(ir_node *node)
1739 {
1740         ir_node   *block     = get_nodes_block(node);
1741         ir_node   *new_block = be_transform_node(block);
1742         ir_node   *op        = get_Abs_op(node);
1743         ir_graph  *irg       = current_ir_graph;
1744         dbg_info  *dbgi      = get_irn_dbg_info(node);
1745         ir_mode   *mode      = get_irn_mode(node);
1746         ir_node   *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1747         ir_node   *nomem     = new_NoMem();
1748         ir_node   *new_op;
1749         ir_node   *new_node;
1750         int        size;
1751         ir_entity *ent;
1752
1753         if (mode_is_float(mode)) {
1754                 new_op = be_transform_node(op);
1755
1756                 if (ia32_cg_config.use_sse2) {
1757                         ir_node *noreg_fp = ia32_new_NoReg_xmm(env_cg);
1758                         new_node = new_rd_ia32_xAnd(dbgi,irg, new_block, noreg_gp, noreg_gp,
1759                                                     nomem, new_op, noreg_fp);
1760
1761                         size = get_mode_size_bits(mode);
1762                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1763
1764                         set_ia32_am_sc(new_node, ent);
1765
1766                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1767
1768                         set_ia32_op_type(new_node, ia32_AddrModeS);
1769                         set_ia32_ls_mode(new_node, mode);
1770                 } else {
1771                         new_node = new_rd_ia32_vfabs(dbgi, irg, new_block, new_op);
1772                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1773                 }
1774         } else {
1775                 ir_node *xor, *pval, *sign_extension;
1776
1777                 if (get_mode_size_bits(mode) == 32) {
1778                         new_op = be_transform_node(op);
1779                 } else {
1780                         new_op = create_I2I_Conv(mode, mode_Is, dbgi, block, op, node);
1781                 }
1782
1783                 pval           = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1784                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block,
1785                                                            new_op, pval);
1786
1787                 add_irn_dep(pval, get_irg_frame(irg));
1788                 SET_IA32_ORIG_NODE(sign_extension,ia32_get_old_node_name(env_cg, node));
1789
1790                 xor = new_rd_ia32_Xor(dbgi, irg, new_block, noreg_gp, noreg_gp,
1791                                       nomem, new_op, sign_extension);
1792                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1793
1794                 new_node = new_rd_ia32_Sub(dbgi, irg, new_block, noreg_gp, noreg_gp,
1795                                            nomem, xor, sign_extension);
1796                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1797         }
1798
1799         return new_node;
1800 }
1801
1802 /**
1803  * Create a bt instruction for x & (1 << n) and place it into the block of cmp.
1804  */
1805 static ir_node *gen_bt(ir_node *cmp, ir_node *x, ir_node *n) {
1806         dbg_info *dbgi      = get_irn_dbg_info(cmp);
1807         ir_node  *block     = get_nodes_block(cmp);
1808         ir_node  *new_block = be_transform_node(block);
1809         ir_node  *op1       = be_transform_node(x);
1810         ir_node  *op2       = be_transform_node(n);
1811
1812         return new_rd_ia32_Bt(dbgi, current_ir_graph, new_block, op1, op2);
1813 }
1814
1815 /**
1816  * Transform a node returning a "flag" result.
1817  *
1818  * @param node     the node to transform
1819  * @param pnc_out  the compare mode to use
1820  */
1821 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1822 {
1823         ir_node  *flags;
1824         ir_node  *new_op;
1825         ir_node  *noreg;
1826         ir_node  *nomem;
1827         ir_node  *new_block;
1828         dbg_info *dbgi;
1829
1830         /* we have a Cmp as input */
1831         if (is_Proj(node)) {
1832                 ir_node *pred = get_Proj_pred(node);
1833                 if (is_Cmp(pred)) {
1834                         pn_Cmp pnc = get_Proj_proj(node);
1835                         if (ia32_cg_config.use_bt && (pnc == pn_Cmp_Lg || pnc == pn_Cmp_Eq)) {
1836                                 ir_node *l = get_Cmp_left(pred);
1837                                 ir_node *r = get_Cmp_right(pred);
1838                                 if (is_And(l)) {
1839                                         ir_node *la = get_And_left(l);
1840                                         ir_node *ra = get_And_right(l);
1841                                         if (is_Shl(la)) {
1842                                                 ir_node *c = get_Shl_left(la);
1843                                                 if (is_Const_1(c) && (is_Const_0(r) || r == la)) {
1844                                                         /* (1 << n) & ra) */
1845                                                         ir_node *n = get_Shl_right(la);
1846                                                         flags    = gen_bt(pred, ra, n);
1847                                                         /* we must generate a Jc/Jnc jump */
1848                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1849                                                         if (r == la)
1850                                                                 pnc ^= pn_Cmp_Leg;
1851                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1852                                                         return flags;
1853                                                 }
1854                                         }
1855                                         if (is_Shl(ra)) {
1856                                                 ir_node *c = get_Shl_left(ra);
1857                                                 if (is_Const_1(c) && (is_Const_0(r) || r == ra)) {
1858                                                         /* la & (1 << n)) */
1859                                                         ir_node *n = get_Shl_right(ra);
1860                                                         flags    = gen_bt(pred, la, n);
1861                                                         /* we must generate a Jc/Jnc jump */
1862                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1863                                                         if (r == ra)
1864                                                                 pnc ^= pn_Cmp_Leg;
1865                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1866                                                         return flags;
1867                                                 }
1868                                         }
1869                                 }
1870                         }
1871                         flags    = be_transform_node(pred);
1872                         *pnc_out = pnc;
1873                         return flags;
1874                 }
1875         }
1876
1877         /* a mode_b value, we have to compare it against 0 */
1878         dbgi      = get_irn_dbg_info(node);
1879         new_block = be_transform_node(get_nodes_block(node));
1880         new_op    = be_transform_node(node);
1881         noreg     = ia32_new_NoReg_gp(env_cg);
1882         nomem     = new_NoMem();
1883         flags     = new_rd_ia32_Test(dbgi, current_ir_graph, new_block, noreg, noreg, nomem,
1884                                      new_op, new_op, /*is_permuted=*/0, /*cmp_unsigned=*/0);
1885         *pnc_out  = pn_Cmp_Lg;
1886         return flags;
1887 }
1888
1889 /**
1890  * Transforms a Load.
1891  *
1892  * @return the created ia32 Load node
1893  */
1894 static ir_node *gen_Load(ir_node *node) {
1895         ir_node  *old_block = get_nodes_block(node);
1896         ir_node  *block   = be_transform_node(old_block);
1897         ir_node  *ptr     = get_Load_ptr(node);
1898         ir_node  *mem     = get_Load_mem(node);
1899         ir_node  *new_mem = be_transform_node(mem);
1900         ir_node  *base;
1901         ir_node  *index;
1902         ir_graph *irg     = current_ir_graph;
1903         dbg_info *dbgi    = get_irn_dbg_info(node);
1904         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1905         ir_mode  *mode    = get_Load_mode(node);
1906         ir_mode  *res_mode;
1907         ir_node  *new_node;
1908         ia32_address_t addr;
1909
1910         /* construct load address */
1911         memset(&addr, 0, sizeof(addr));
1912         ia32_create_address_mode(&addr, ptr, /*force=*/0);
1913         base  = addr.base;
1914         index = addr.index;
1915
1916         if(base == NULL) {
1917                 base = noreg;
1918         } else {
1919                 base = be_transform_node(base);
1920         }
1921
1922         if(index == NULL) {
1923                 index = noreg;
1924         } else {
1925                 index = be_transform_node(index);
1926         }
1927
1928         if (mode_is_float(mode)) {
1929                 if (ia32_cg_config.use_sse2) {
1930                         new_node = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1931                                                      mode);
1932                         res_mode = mode_xmm;
1933                 } else {
1934                         new_node = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1935                                                     mode);
1936                         res_mode = mode_vfp;
1937                 }
1938         } else {
1939                 assert(mode != mode_b);
1940
1941                 /* create a conv node with address mode for smaller modes */
1942                 if(get_mode_size_bits(mode) < 32) {
1943                         new_node = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1944                                                         new_mem, noreg, mode);
1945                 } else {
1946                         new_node = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1947                 }
1948                 res_mode = mode_Iu;
1949         }
1950
1951         set_irn_pinned(new_node, get_irn_pinned(node));
1952         set_ia32_op_type(new_node, ia32_AddrModeS);
1953         set_ia32_ls_mode(new_node, mode);
1954         set_address(new_node, &addr);
1955
1956         if(get_irn_pinned(node) == op_pin_state_floats) {
1957                 add_ia32_flags(new_node, arch_irn_flags_rematerializable);
1958         }
1959
1960         /* make sure we are scheduled behind the initial IncSP/Barrier
1961          * to avoid spills being placed before it
1962          */
1963         if (block == get_irg_start_block(irg)) {
1964                 add_irn_dep(new_node, get_irg_frame(irg));
1965         }
1966
1967         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1968
1969         return new_node;
1970 }
1971
1972 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1973                        ir_node *ptr, ir_node *other)
1974 {
1975         ir_node *load;
1976
1977         if(!is_Proj(node))
1978                 return 0;
1979
1980         /* we only use address mode if we're the only user of the load */
1981         if(get_irn_n_edges(node) > 1)
1982                 return 0;
1983
1984         load = get_Proj_pred(node);
1985         if(!is_Load(load))
1986                 return 0;
1987         if(get_nodes_block(load) != block)
1988                 return 0;
1989
1990         /* Store should be attached to the load */
1991         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1992                 return 0;
1993         /* store should have the same pointer as the load */
1994         if(get_Load_ptr(load) != ptr)
1995                 return 0;
1996
1997         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1998         if(other != NULL && get_nodes_block(other) == block
1999                         && heights_reachable_in_block(heights, other, load))
2000                 return 0;
2001
2002         return 1;
2003 }
2004
2005 static void set_transformed_and_mark(ir_node *const old_node, ir_node *const new_node)
2006 {
2007         mark_irn_visited(old_node);
2008         be_set_transformed_node(old_node, new_node);
2009 }
2010
2011 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
2012                               ir_node *mem, ir_node *ptr, ir_mode *mode,
2013                               construct_binop_dest_func *func,
2014                               construct_binop_dest_func *func8bit,
2015                                                           match_flags_t flags)
2016 {
2017         ir_node  *src_block = get_nodes_block(node);
2018         ir_node  *block;
2019         ir_node  *noreg_gp  = ia32_new_NoReg_gp(env_cg);
2020         ir_graph *irg      = current_ir_graph;
2021         dbg_info *dbgi;
2022         ir_node  *new_node;
2023         ir_node  *new_op;
2024         ir_node  *mem_proj;
2025         int       commutative;
2026         ia32_address_mode_t  am;
2027         ia32_address_t      *addr = &am.addr;
2028         memset(&am, 0, sizeof(am));
2029
2030         assert(flags & match_dest_am);
2031         assert(flags & match_immediate); /* there is no destam node without... */
2032         commutative = (flags & match_commutative) != 0;
2033
2034         if(use_dest_am(src_block, op1, mem, ptr, op2)) {
2035                 build_address(&am, op1);
2036                 new_op = create_immediate_or_transform(op2, 0);
2037         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
2038                 build_address(&am, op2);
2039                 new_op = create_immediate_or_transform(op1, 0);
2040         } else {
2041                 return NULL;
2042         }
2043
2044         if(addr->base == NULL)
2045                 addr->base = noreg_gp;
2046         if(addr->index == NULL)
2047                 addr->index = noreg_gp;
2048         if(addr->mem == NULL)
2049                 addr->mem = new_NoMem();
2050
2051         dbgi  = get_irn_dbg_info(node);
2052         block = be_transform_node(src_block);
2053         if(get_mode_size_bits(mode) == 8) {
2054                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
2055                                     addr->mem, new_op);
2056         } else {
2057                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
2058                                 new_op);
2059         }
2060         set_address(new_node, addr);
2061         set_ia32_op_type(new_node, ia32_AddrModeD);
2062         set_ia32_ls_mode(new_node, mode);
2063         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2064
2065         set_transformed_and_mark(get_Proj_pred(am.mem_proj), new_node);
2066         mem_proj = be_transform_node(am.mem_proj);
2067         set_transformed_and_mark(mem_proj ? mem_proj : am.mem_proj, new_node);
2068
2069         return new_node;
2070 }
2071
2072 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
2073                              ir_node *ptr, ir_mode *mode,
2074                              construct_unop_dest_func *func)
2075 {
2076         ir_graph *irg      = current_ir_graph;
2077         ir_node *src_block = get_nodes_block(node);
2078         ir_node *block;
2079         dbg_info *dbgi;
2080         ir_node *new_node;
2081         ir_node *mem_proj;
2082         ia32_address_mode_t  am;
2083         ia32_address_t *addr = &am.addr;
2084         memset(&am, 0, sizeof(am));
2085
2086         if(!use_dest_am(src_block, op, mem, ptr, NULL))
2087                 return NULL;
2088
2089         build_address(&am, op);
2090
2091         dbgi     = get_irn_dbg_info(node);
2092         block    = be_transform_node(src_block);
2093         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
2094         set_address(new_node, addr);
2095         set_ia32_op_type(new_node, ia32_AddrModeD);
2096         set_ia32_ls_mode(new_node, mode);
2097         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2098
2099         set_transformed_and_mark(get_Proj_pred(am.mem_proj), new_node);
2100         mem_proj = be_transform_node(am.mem_proj);
2101         set_transformed_and_mark(mem_proj ? mem_proj : am.mem_proj, new_node);
2102
2103         return new_node;
2104 }
2105
2106 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem) {
2107         ir_mode  *mode        = get_irn_mode(node);
2108         ir_node  *mux_true    = get_Mux_true(node);
2109         ir_node  *mux_false   = get_Mux_false(node);
2110         ir_graph *irg;
2111         ir_node  *cond;
2112         ir_node  *new_mem;
2113         dbg_info *dbgi;
2114         ir_node  *block;
2115         ir_node  *new_block;
2116         ir_node  *flags;
2117         ir_node  *new_node;
2118         int       negated;
2119         pn_Cmp    pnc;
2120         ia32_address_t addr;
2121
2122         if(get_mode_size_bits(mode) != 8)
2123                 return NULL;
2124
2125         if(is_Const_1(mux_true) && is_Const_0(mux_false)) {
2126                 negated = 0;
2127         } else if(is_Const_0(mux_true) && is_Const_1(mux_false)) {
2128                 negated = 1;
2129         } else {
2130                 return NULL;
2131         }
2132
2133         build_address_ptr(&addr, ptr, mem);
2134
2135         irg       = current_ir_graph;
2136         dbgi      = get_irn_dbg_info(node);
2137         block     = get_nodes_block(node);
2138         new_block = be_transform_node(block);
2139         cond      = get_Mux_sel(node);
2140         flags     = get_flags_node(cond, &pnc);
2141         new_mem   = be_transform_node(mem);
2142         new_node  = new_rd_ia32_SetMem(dbgi, irg, new_block, addr.base,
2143                                        addr.index, addr.mem, flags, pnc, negated);
2144         set_address(new_node, &addr);
2145         set_ia32_op_type(new_node, ia32_AddrModeD);
2146         set_ia32_ls_mode(new_node, mode);
2147         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2148
2149         return new_node;
2150 }
2151
2152 static ir_node *try_create_dest_am(ir_node *node) {
2153         ir_node  *val  = get_Store_value(node);
2154         ir_node  *mem  = get_Store_mem(node);
2155         ir_node  *ptr  = get_Store_ptr(node);
2156         ir_mode  *mode = get_irn_mode(val);
2157         unsigned  bits = get_mode_size_bits(mode);
2158         ir_node  *op1;
2159         ir_node  *op2;
2160         ir_node  *new_node;
2161
2162         /* handle only GP modes for now... */
2163         if(!ia32_mode_needs_gp_reg(mode))
2164                 return NULL;
2165
2166         while(1) {
2167                 /* store must be the only user of the val node */
2168                 if(get_irn_n_edges(val) > 1)
2169                         return NULL;
2170                 /* skip pointless convs */
2171                 if(is_Conv(val)) {
2172                         ir_node *conv_op   = get_Conv_op(val);
2173                         ir_mode *pred_mode = get_irn_mode(conv_op);
2174                         if(pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2175                                 val = conv_op;
2176                                 continue;
2177                         }
2178                 }
2179                 break;
2180         }
2181
2182         /* value must be in the same block */
2183         if(get_nodes_block(node) != get_nodes_block(val))
2184                 return NULL;
2185
2186         switch (get_irn_opcode(val)) {
2187         case iro_Add:
2188                 op1      = get_Add_left(val);
2189                 op2      = get_Add_right(val);
2190                 if(is_Const_1(op2)) {
2191                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2192                                                 new_rd_ia32_IncMem);
2193                         break;
2194                 } else if(is_Const_Minus_1(op2)) {
2195                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2196                                                 new_rd_ia32_DecMem);
2197                         break;
2198                 }
2199                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2200                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit,
2201                                          match_dest_am | match_commutative |
2202                                          match_immediate);
2203                 break;
2204         case iro_Sub:
2205                 op1      = get_Sub_left(val);
2206                 op2      = get_Sub_right(val);
2207                 if(is_Const(op2)) {
2208                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
2209                                    "found\n");
2210                 }
2211                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2212                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit,
2213                                          match_dest_am | match_immediate |
2214                                          match_immediate);
2215                 break;
2216         case iro_And:
2217                 op1      = get_And_left(val);
2218                 op2      = get_And_right(val);
2219                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2220                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit,
2221                                          match_dest_am | match_commutative |
2222                                          match_immediate);
2223                 break;
2224         case iro_Or:
2225                 op1      = get_Or_left(val);
2226                 op2      = get_Or_right(val);
2227                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2228                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit,
2229                                          match_dest_am | match_commutative |
2230                                          match_immediate);
2231                 break;
2232         case iro_Eor:
2233                 op1      = get_Eor_left(val);
2234                 op2      = get_Eor_right(val);
2235                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2236                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit,
2237                                          match_dest_am | match_commutative |
2238                                          match_immediate);
2239                 break;
2240         case iro_Shl:
2241                 op1      = get_Shl_left(val);
2242                 op2      = get_Shl_right(val);
2243                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2244                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem,
2245                                          match_dest_am | match_immediate);
2246                 break;
2247         case iro_Shr:
2248                 op1      = get_Shr_left(val);
2249                 op2      = get_Shr_right(val);
2250                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2251                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem,
2252                                          match_dest_am | match_immediate);
2253                 break;
2254         case iro_Shrs:
2255                 op1      = get_Shrs_left(val);
2256                 op2      = get_Shrs_right(val);
2257                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2258                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem,
2259                                          match_dest_am | match_immediate);
2260                 break;
2261         case iro_Rotl:
2262                 op1      = get_Rotl_left(val);
2263                 op2      = get_Rotl_right(val);
2264                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2265                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem,
2266                                          match_dest_am | match_immediate);
2267                 break;
2268         /* TODO: match ROR patterns... */
2269         case iro_Mux:
2270                 new_node = try_create_SetMem(val, ptr, mem);
2271                 break;
2272         case iro_Minus:
2273                 op1      = get_Minus_op(val);
2274                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
2275                 break;
2276         case iro_Not:
2277                 /* should be lowered already */
2278                 assert(mode != mode_b);
2279                 op1      = get_Not_op(val);
2280                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
2281                 break;
2282         default:
2283                 return NULL;
2284         }
2285
2286         if(new_node != NULL) {
2287                 if(get_irn_pinned(new_node) != op_pin_state_pinned &&
2288                                 get_irn_pinned(node) == op_pin_state_pinned) {
2289                         set_irn_pinned(new_node, op_pin_state_pinned);
2290                 }
2291         }
2292
2293         return new_node;
2294 }
2295
2296 static int is_float_to_int32_conv(const ir_node *node)
2297 {
2298         ir_mode  *mode = get_irn_mode(node);
2299         ir_node  *conv_op;
2300         ir_mode  *conv_mode;
2301
2302         if(get_mode_size_bits(mode) != 32 || !ia32_mode_needs_gp_reg(mode))
2303                 return 0;
2304         /* don't report unsigned as conv to 32bit, because we really need to do
2305          * a vfist with 64bit signed in this case */
2306         if(!mode_is_signed(mode))
2307                 return 0;
2308
2309         if(!is_Conv(node))
2310                 return 0;
2311         conv_op   = get_Conv_op(node);
2312         conv_mode = get_irn_mode(conv_op);
2313
2314         if(!mode_is_float(conv_mode))
2315                 return 0;
2316
2317         return 1;
2318 }
2319
2320 /**
2321  * Transform a Store(floatConst).
2322  *
2323  * @return the created ia32 Store node
2324  */
2325 static ir_node *gen_float_const_Store(ir_node *node, ir_node *cns) {
2326         ir_mode  *mode      = get_irn_mode(cns);
2327         int      size       = get_mode_size_bits(mode);
2328         tarval   *tv        = get_Const_tarval(cns);
2329         ir_node  *block     = get_nodes_block(node);
2330         ir_node  *new_block = be_transform_node(block);
2331         ir_node  *ptr       = get_Store_ptr(node);
2332         ir_node  *mem       = get_Store_mem(node);
2333         ir_graph *irg       = current_ir_graph;
2334         dbg_info *dbgi      = get_irn_dbg_info(node);
2335         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2336         int      ofs        = 4;
2337         ir_node  *new_node;
2338         ia32_address_t addr;
2339
2340         unsigned val = get_tarval_sub_bits(tv, 0) |
2341                 (get_tarval_sub_bits(tv, 1) << 8) |
2342                 (get_tarval_sub_bits(tv, 2) << 16) |
2343                 (get_tarval_sub_bits(tv, 3) << 24);
2344         ir_node *imm = create_Immediate(NULL, 0, val);
2345
2346         /* construct store address */
2347         memset(&addr, 0, sizeof(addr));
2348         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2349
2350         if (addr.base == NULL) {
2351                 addr.base = noreg;
2352         } else {
2353                 addr.base = be_transform_node(addr.base);
2354         }
2355
2356         if (addr.index == NULL) {
2357                 addr.index = noreg;
2358         } else {
2359                 addr.index = be_transform_node(addr.index);
2360         }
2361         addr.mem = be_transform_node(mem);
2362
2363         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2364                 addr.index, addr.mem, imm);
2365
2366         set_irn_pinned(new_node, get_irn_pinned(node));
2367         set_ia32_op_type(new_node, ia32_AddrModeD);
2368         set_ia32_ls_mode(new_node, mode_Iu);
2369
2370         set_address(new_node, &addr);
2371
2372         /** add more stores if needed */
2373         while (size > 32) {
2374                 unsigned val = get_tarval_sub_bits(tv, ofs) |
2375                         (get_tarval_sub_bits(tv, ofs + 1) << 8) |
2376                         (get_tarval_sub_bits(tv, ofs + 2) << 16) |
2377                         (get_tarval_sub_bits(tv, ofs + 3) << 24);
2378                 ir_node *imm = create_Immediate(NULL, 0, val);
2379
2380                 addr.offset += 4;
2381                 addr.mem = new_node;
2382
2383                 new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2384                         addr.index, addr.mem, imm);
2385
2386                 set_irn_pinned(new_node, get_irn_pinned(node));
2387                 set_ia32_op_type(new_node, ia32_AddrModeD);
2388                 set_ia32_ls_mode(new_node, mode_Iu);
2389
2390                 set_address(new_node, &addr);
2391                 size -= 32;
2392                 ofs  += 4;
2393         }
2394
2395         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2396         return new_node;
2397 }
2398
2399 /**
2400  * Generate a vfist or vfisttp instruction.
2401  */
2402 static ir_node *gen_vfist(dbg_info *dbgi, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index,
2403                           ir_node *mem,  ir_node *val, ir_node **fist)
2404 {
2405         ir_node *new_node;
2406
2407         if (ia32_cg_config.use_fisttp) {
2408                 /* Note: fisttp ALWAYS pop the tos. We have to ensure here that the value is copied
2409                 if other users exists */
2410                 const arch_register_class_t *reg_class = &ia32_reg_classes[CLASS_ia32_vfp];
2411                 ir_node *vfisttp = new_rd_ia32_vfisttp(dbgi, irg, block, base, index, mem, val);
2412                 ir_node *value   = new_r_Proj(irg, block, vfisttp, mode_E, pn_ia32_vfisttp_res);
2413                 be_new_Keep(reg_class, irg, block, 1, &value);
2414
2415                 new_node = new_r_Proj(irg, block, vfisttp, mode_M, pn_ia32_vfisttp_M);
2416                 *fist    = vfisttp;
2417         } else {
2418                 ir_node *trunc_mode = ia32_new_Fpu_truncate(env_cg);
2419
2420                 /* do a fist */
2421                 new_node = new_rd_ia32_vfist(dbgi, irg, block, base, index, mem, val, trunc_mode);
2422                 *fist    = new_node;
2423         }
2424         return new_node;
2425 }
2426 /**
2427  * Transforms a normal Store.
2428  *
2429  * @return the created ia32 Store node
2430  */
2431 static ir_node *gen_normal_Store(ir_node *node)
2432 {
2433         ir_node  *val       = get_Store_value(node);
2434         ir_mode  *mode      = get_irn_mode(val);
2435         ir_node  *block     = get_nodes_block(node);
2436         ir_node  *new_block = be_transform_node(block);
2437         ir_node  *ptr       = get_Store_ptr(node);
2438         ir_node  *mem       = get_Store_mem(node);
2439         ir_graph *irg       = current_ir_graph;
2440         dbg_info *dbgi      = get_irn_dbg_info(node);
2441         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2442         ir_node  *new_val, *new_node, *store;
2443         ia32_address_t addr;
2444
2445         /* check for destination address mode */
2446         new_node = try_create_dest_am(node);
2447         if (new_node != NULL)
2448                 return new_node;
2449
2450         /* construct store address */
2451         memset(&addr, 0, sizeof(addr));
2452         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2453
2454         if (addr.base == NULL) {
2455                 addr.base = noreg;
2456         } else {
2457                 addr.base = be_transform_node(addr.base);
2458         }
2459
2460         if (addr.index == NULL) {
2461                 addr.index = noreg;
2462         } else {
2463                 addr.index = be_transform_node(addr.index);
2464         }
2465         addr.mem = be_transform_node(mem);
2466
2467         if (mode_is_float(mode)) {
2468                 /* Convs (and strict-Convs) before stores are unnecessary if the mode
2469                    is the same. */
2470                 while (is_Conv(val) && mode == get_irn_mode(val)) {
2471                         ir_node *op = get_Conv_op(val);
2472                         if (!mode_is_float(get_irn_mode(op)))
2473                                 break;
2474                         val = op;
2475                 }
2476                 new_val = be_transform_node(val);
2477                 if (ia32_cg_config.use_sse2) {
2478                         new_node = new_rd_ia32_xStore(dbgi, irg, new_block, addr.base,
2479                                                       addr.index, addr.mem, new_val);
2480                 } else {
2481                         new_node = new_rd_ia32_vfst(dbgi, irg, new_block, addr.base,
2482                                                     addr.index, addr.mem, new_val, mode);
2483                 }
2484                 store = new_node;
2485         } else if (!ia32_cg_config.use_sse2 && is_float_to_int32_conv(val)) {
2486                 val = get_Conv_op(val);
2487
2488                 /* TODO: is this optimisation still necessary at all (middleend)? */
2489                 /* We can skip ALL float->float up-Convs (and strict-up-Convs) before stores. */
2490                 while (is_Conv(val)) {
2491                         ir_node *op = get_Conv_op(val);
2492                         if (!mode_is_float(get_irn_mode(op)))
2493                                 break;
2494                         if (get_mode_size_bits(get_irn_mode(op)) > get_mode_size_bits(get_irn_mode(val)))
2495                                 break;
2496                         val = op;
2497                 }
2498                 new_val  = be_transform_node(val);
2499                 new_node = gen_vfist(dbgi, irg, new_block, addr.base, addr.index, addr.mem, new_val, &store);
2500         } else {
2501                 new_val = create_immediate_or_transform(val, 0);
2502                 assert(mode != mode_b);
2503
2504                 if (get_mode_size_bits(mode) == 8) {
2505                         new_node = new_rd_ia32_Store8Bit(dbgi, irg, new_block, addr.base,
2506                                                          addr.index, addr.mem, new_val);
2507                 } else {
2508                         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2509                                                      addr.index, addr.mem, new_val);
2510                 }
2511                 store = new_node;
2512         }
2513
2514         set_irn_pinned(store, get_irn_pinned(node));
2515         set_ia32_op_type(store, ia32_AddrModeD);
2516         set_ia32_ls_mode(store, mode);
2517
2518         set_address(store, &addr);
2519         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2520
2521         return new_node;
2522 }
2523
2524 /**
2525  * Transforms a Store.
2526  *
2527  * @return the created ia32 Store node
2528  */
2529 static ir_node *gen_Store(ir_node *node)
2530 {
2531         ir_node  *val  = get_Store_value(node);
2532         ir_mode  *mode = get_irn_mode(val);
2533
2534         if (mode_is_float(mode) && is_Const(val)) {
2535                 int transform = 1;
2536
2537                 /* we are storing a floating point constant */
2538                 if (ia32_cg_config.use_sse2) {
2539                         transform = !is_simple_sse_Const(val);
2540                 } else {
2541                         transform = !is_simple_x87_Const(val);
2542                 }
2543                 if (transform)
2544                         return gen_float_const_Store(node, val);
2545         }
2546         return gen_normal_Store(node);
2547 }
2548
2549 /**
2550  * Transforms a Switch.
2551  *
2552  * @return the created ia32 SwitchJmp node
2553  */
2554 static ir_node *create_Switch(ir_node *node)
2555 {
2556         ir_graph *irg        = current_ir_graph;
2557         dbg_info *dbgi       = get_irn_dbg_info(node);
2558         ir_node  *block      = be_transform_node(get_nodes_block(node));
2559         ir_node  *sel        = get_Cond_selector(node);
2560         ir_node  *new_sel    = be_transform_node(sel);
2561         int       switch_min = INT_MAX;
2562         int       switch_max = INT_MIN;
2563         long      default_pn = get_Cond_defaultProj(node);
2564         ir_node  *new_node;
2565         const ir_edge_t *edge;
2566
2567         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2568
2569         /* determine the smallest switch case value */
2570         foreach_out_edge(node, edge) {
2571                 ir_node *proj = get_edge_src_irn(edge);
2572                 long     pn   = get_Proj_proj(proj);
2573                 if(pn == default_pn)
2574                         continue;
2575
2576                 if(pn < switch_min)
2577                         switch_min = pn;
2578                 if(pn > switch_max)
2579                         switch_max = pn;
2580         }
2581
2582         if((unsigned) (switch_max - switch_min) > 256000) {
2583                 panic("Size of switch %+F bigger than 256000", node);
2584         }
2585
2586         if (switch_min != 0) {
2587                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2588
2589                 /* if smallest switch case is not 0 we need an additional sub */
2590                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2591                 add_ia32_am_offs_int(new_sel, -switch_min);
2592                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2593
2594                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2595         }
2596
2597         new_node = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel, default_pn);
2598         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2599
2600         return new_node;
2601 }
2602
2603 /**
2604  * Transform a Cond node.
2605  */
2606 static ir_node *gen_Cond(ir_node *node) {
2607         ir_node  *block     = get_nodes_block(node);
2608         ir_node  *new_block = be_transform_node(block);
2609         ir_graph *irg       = current_ir_graph;
2610         dbg_info *dbgi      = get_irn_dbg_info(node);
2611         ir_node  *sel       = get_Cond_selector(node);
2612         ir_mode  *sel_mode  = get_irn_mode(sel);
2613         ir_node  *flags     = NULL;
2614         ir_node  *new_node;
2615         pn_Cmp    pnc;
2616
2617         if (sel_mode != mode_b) {
2618                 return create_Switch(node);
2619         }
2620
2621         /* we get flags from a Cmp */
2622         flags = get_flags_node(sel, &pnc);
2623
2624         new_node = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2625         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2626
2627         return new_node;
2628 }
2629
2630 static ir_node *gen_be_Copy(ir_node *node)
2631 {
2632         ir_node *new_node = be_duplicate_node(node);
2633         ir_mode *mode     = get_irn_mode(new_node);
2634
2635         if (ia32_mode_needs_gp_reg(mode)) {
2636                 set_irn_mode(new_node, mode_Iu);
2637         }
2638
2639         return new_node;
2640 }
2641
2642 static ir_node *create_Fucom(ir_node *node)
2643 {
2644         ir_graph *irg       = current_ir_graph;
2645         dbg_info *dbgi      = get_irn_dbg_info(node);
2646         ir_node  *block     = get_nodes_block(node);
2647         ir_node  *new_block = be_transform_node(block);
2648         ir_node  *left      = get_Cmp_left(node);
2649         ir_node  *new_left  = be_transform_node(left);
2650         ir_node  *right     = get_Cmp_right(node);
2651         ir_node  *new_right;
2652         ir_node  *new_node;
2653
2654         if(ia32_cg_config.use_fucomi) {
2655                 new_right = be_transform_node(right);
2656                 new_node  = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left,
2657                                                 new_right, 0);
2658                 set_ia32_commutative(new_node);
2659                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2660         } else {
2661                 if(ia32_cg_config.use_ftst && is_Const_0(right)) {
2662                         new_node = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left,
2663                                                            0);
2664                 } else {
2665                         new_right = be_transform_node(right);
2666                         new_node  = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2667                                                                                                  new_right, 0);
2668                 }
2669
2670                 set_ia32_commutative(new_node);
2671
2672                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2673
2674                 new_node = new_rd_ia32_Sahf(dbgi, irg, new_block, new_node);
2675                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2676         }
2677
2678         return new_node;
2679 }
2680
2681 static ir_node *create_Ucomi(ir_node *node)
2682 {
2683         ir_graph *irg       = current_ir_graph;
2684         dbg_info *dbgi      = get_irn_dbg_info(node);
2685         ir_node  *src_block = get_nodes_block(node);
2686         ir_node  *new_block = be_transform_node(src_block);
2687         ir_node  *left      = get_Cmp_left(node);
2688         ir_node  *right     = get_Cmp_right(node);
2689         ir_node  *new_node;
2690         ia32_address_mode_t  am;
2691         ia32_address_t      *addr = &am.addr;
2692
2693         match_arguments(&am, src_block, left, right, NULL,
2694                         match_commutative | match_am);
2695
2696         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2697                                      addr->mem, am.new_op1, am.new_op2,
2698                                      am.ins_permuted);
2699         set_am_attributes(new_node, &am);
2700
2701         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2702
2703         new_node = fix_mem_proj(new_node, &am);
2704
2705         return new_node;
2706 }
2707
2708 /**
2709  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2710  * to fold an and into a test node
2711  */
2712 static int can_fold_test_and(ir_node *node)
2713 {
2714         const ir_edge_t *edge;
2715
2716         /** we can only have eq and lg projs */
2717         foreach_out_edge(node, edge) {
2718                 ir_node *proj = get_edge_src_irn(edge);
2719                 pn_Cmp   pnc  = get_Proj_proj(proj);
2720                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2721                         return 0;
2722         }
2723
2724         return 1;
2725 }
2726
2727 /**
2728  * Generate code for a Cmp.
2729  */
2730 static ir_node *gen_Cmp(ir_node *node)
2731 {
2732         ir_graph *irg       = current_ir_graph;
2733         dbg_info *dbgi      = get_irn_dbg_info(node);
2734         ir_node  *block     = get_nodes_block(node);
2735         ir_node  *new_block = be_transform_node(block);
2736         ir_node  *left      = get_Cmp_left(node);
2737         ir_node  *right     = get_Cmp_right(node);
2738         ir_mode  *cmp_mode  = get_irn_mode(left);
2739         ir_node  *new_node;
2740         ia32_address_mode_t  am;
2741         ia32_address_t      *addr = &am.addr;
2742         int                  cmp_unsigned;
2743
2744         if(mode_is_float(cmp_mode)) {
2745                 if (ia32_cg_config.use_sse2) {
2746                         return create_Ucomi(node);
2747                 } else {
2748                         return create_Fucom(node);
2749                 }
2750         }
2751
2752         assert(ia32_mode_needs_gp_reg(cmp_mode));
2753
2754         /* Prefer the Test instruction, when encountering (x & y) ==/!= 0 */
2755         cmp_unsigned = !mode_is_signed(cmp_mode);
2756         if (is_Const_0(right)          &&
2757             is_And(left)               &&
2758             get_irn_n_edges(left) == 1 &&
2759             can_fold_test_and(node)) {
2760                 /* Test(and_left, and_right) */
2761                 ir_node *and_left  = get_And_left(left);
2762                 ir_node *and_right = get_And_right(left);
2763                 ir_mode *mode      = get_irn_mode(and_left);
2764
2765                 match_arguments(&am, block, and_left, and_right, NULL,
2766                                                                                 match_commutative |
2767                                                                                 match_am | match_8bit_am | match_16bit_am |
2768                                                                                 match_am_and_immediates | match_immediate |
2769                                                                                 match_8bit | match_16bit);
2770                 if (get_mode_size_bits(mode) == 8) {
2771                         new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2772                                                                                                                                                         addr->index, addr->mem, am.new_op1,
2773                                                                                                                                                         am.new_op2, am.ins_permuted,
2774                                                                                                                                                         cmp_unsigned);
2775                 } else {
2776                         new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2777                                                                                                                                         addr->index, addr->mem, am.new_op1,
2778                                                                                                                                         am.new_op2, am.ins_permuted, cmp_unsigned);
2779                 }
2780         } else {
2781                 /* Cmp(left, right) */
2782                 match_arguments(&am, block, left, right, NULL,
2783                                 match_commutative | match_am | match_8bit_am |
2784                                 match_16bit_am | match_am_and_immediates |
2785                                 match_immediate | match_8bit | match_16bit);
2786                 if (get_mode_size_bits(cmp_mode) == 8) {
2787                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2788                                                        addr->index, addr->mem, am.new_op1,
2789                                                        am.new_op2, am.ins_permuted,
2790                                                        cmp_unsigned);
2791                 } else {
2792                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2793                                                    addr->index, addr->mem, am.new_op1,
2794                                                    am.new_op2, am.ins_permuted, cmp_unsigned);
2795                 }
2796         }
2797         set_am_attributes(new_node, &am);
2798         set_ia32_ls_mode(new_node, cmp_mode);
2799
2800         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2801
2802         new_node = fix_mem_proj(new_node, &am);
2803
2804         return new_node;
2805 }
2806
2807 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
2808                             pn_Cmp pnc)
2809 {
2810         ir_graph            *irg           = current_ir_graph;
2811         dbg_info            *dbgi          = get_irn_dbg_info(node);
2812         ir_node             *block         = get_nodes_block(node);
2813         ir_node             *new_block     = be_transform_node(block);
2814         ir_node             *val_true      = get_Mux_true(node);
2815         ir_node             *val_false     = get_Mux_false(node);
2816         ir_node             *new_node;
2817         match_flags_t        match_flags;
2818         ia32_address_mode_t  am;
2819         ia32_address_t      *addr;
2820
2821         assert(ia32_cg_config.use_cmov);
2822         assert(ia32_mode_needs_gp_reg(get_irn_mode(val_true)));
2823
2824         addr = &am.addr;
2825
2826         match_flags = match_commutative | match_am | match_16bit_am |
2827                       match_mode_neutral;
2828
2829         match_arguments(&am, block, val_false, val_true, flags, match_flags);
2830
2831         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2832                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2833                                     am.ins_permuted, pnc);
2834         set_am_attributes(new_node, &am);
2835
2836         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2837
2838         new_node = fix_mem_proj(new_node, &am);
2839
2840         return new_node;
2841 }
2842
2843 /**
2844  * Creates a ia32 Setcc instruction.
2845  */
2846 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2847                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2848                                  int ins_permuted)
2849 {
2850         ir_graph *irg   = current_ir_graph;
2851         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2852         ir_node  *nomem = new_NoMem();
2853         ir_mode  *mode  = get_irn_mode(orig_node);
2854         ir_node  *new_node;
2855
2856         new_node = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2857         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2858
2859         /* we might need to conv the result up */
2860         if (get_mode_size_bits(mode) > 8) {
2861                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2862                                                     nomem, new_node, mode_Bu);
2863                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2864         }
2865
2866         return new_node;
2867 }
2868
2869 /**
2870  * Create instruction for an unsigned Difference or Zero.
2871  */
2872 static ir_node *create_Doz(ir_node *psi, ir_node *a, ir_node *b) {
2873         ir_graph *irg   = current_ir_graph;
2874         ir_mode  *mode  = get_irn_mode(psi);
2875         ir_node  *new_node, *sub, *sbb, *eflags, *block, *noreg, *tmpreg, *nomem;
2876         dbg_info *dbgi;
2877
2878         new_node = gen_binop(psi, a, b, new_rd_ia32_Sub,
2879                 match_mode_neutral | match_am | match_immediate | match_two_users);
2880
2881         block = get_nodes_block(new_node);
2882
2883         if (is_Proj(new_node)) {
2884                 sub = get_Proj_pred(new_node);
2885                 assert(is_ia32_Sub(sub));
2886         } else {
2887                 sub = new_node;
2888                 set_irn_mode(sub, mode_T);
2889                 new_node = new_rd_Proj(NULL, irg, block, sub, mode, pn_ia32_res);
2890         }
2891         eflags = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_Sub_flags);
2892
2893         dbgi   = get_irn_dbg_info(psi);
2894         noreg  = ia32_new_NoReg_gp(env_cg);
2895         tmpreg = new_rd_ia32_ProduceVal(dbgi, irg, block);
2896         nomem  = new_NoMem();
2897         sbb    = new_rd_ia32_Sbb(dbgi, irg, block, noreg, noreg, nomem, tmpreg, tmpreg, eflags);
2898
2899         new_node = new_rd_ia32_And(dbgi, irg, block, noreg, noreg, nomem, new_node, sbb);
2900         set_ia32_commutative(new_node);
2901         return new_node;
2902 }
2903
2904 /**
2905  * Transforms a Mux node into CMov.
2906  *
2907  * @return The transformed node.
2908  */
2909 static ir_node *gen_Mux(ir_node *node)
2910 {
2911         dbg_info *dbgi        = get_irn_dbg_info(node);
2912         ir_node  *block       = get_nodes_block(node);
2913         ir_node  *new_block   = be_transform_node(block);
2914         ir_node  *mux_true    = get_Mux_true(node);
2915         ir_node  *mux_false   = get_Mux_false(node);
2916         ir_node  *cond        = get_Mux_sel(node);
2917         ir_mode  *mode        = get_irn_mode(node);
2918         pn_Cmp   pnc;
2919
2920         assert(get_irn_mode(cond) == mode_b);
2921
2922         /* Note: a Mux node uses a Load two times IFF it's used in the compare AND in the result */
2923         if (mode_is_float(mode)) {
2924                 ir_node  *cmp         = get_Proj_pred(cond);
2925                 ir_node  *cmp_left    = get_Cmp_left(cmp);
2926                 ir_node  *cmp_right   = get_Cmp_right(cmp);
2927                 pn_Cmp   pnc          = get_Proj_proj(cond);
2928
2929                 if (ia32_cg_config.use_sse2) {
2930                         if (pnc == pn_Cmp_Lt || pnc == pn_Cmp_Le) {
2931                                 if (cmp_left == mux_true && cmp_right == mux_false) {
2932                                         /* Mux(a <= b, a, b) => MIN */
2933                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
2934                                          match_commutative | match_am | match_two_users);
2935                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
2936                                         /* Mux(a <= b, b, a) => MAX */
2937                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
2938                                          match_commutative | match_am | match_two_users);
2939                                 }
2940                         } else if (pnc == pn_Cmp_Gt || pnc == pn_Cmp_Ge) {
2941                                 if (cmp_left == mux_true && cmp_right == mux_false) {
2942                                         /* Mux(a >= b, a, b) => MAX */
2943                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
2944                                          match_commutative | match_am | match_two_users);
2945                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
2946                                         /* Mux(a >= b, b, a) => MIN */
2947                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
2948                                          match_commutative | match_am | match_two_users);
2949                                 }
2950                         }
2951                 }
2952                 panic("cannot transform floating point Mux");
2953
2954         } else {
2955                 ir_node *flags;
2956                 ir_node *new_node;
2957
2958                 assert(ia32_mode_needs_gp_reg(mode));
2959
2960                 if (is_Proj(cond)) {
2961                         ir_node *cmp = get_Proj_pred(cond);
2962                         if (is_Cmp(cmp)) {
2963                                 ir_node  *cmp_left    = get_Cmp_left(cmp);
2964                                 ir_node  *cmp_right   = get_Cmp_right(cmp);
2965                                 pn_Cmp   pnc          = get_Proj_proj(cond);
2966
2967                                 /* check for unsigned Doz first */
2968                                 if ((pnc & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2969                                         is_Const_0(mux_false) && is_Sub(mux_true) &&
2970                                         get_Sub_left(mux_true) == cmp_left && get_Sub_right(mux_true) == cmp_right) {
2971                                         /* Mux(a >=u b, a - b, 0) unsigned Doz */
2972                                         return create_Doz(node, cmp_left, cmp_right);
2973                                 } else if ((pnc & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2974                                         is_Const_0(mux_true) && is_Sub(mux_false) &&
2975                                         get_Sub_left(mux_false) == cmp_left && get_Sub_right(mux_false) == cmp_right) {
2976                                         /* Mux(a <=u b, 0, a - b) unsigned Doz */
2977                                         return create_Doz(node, cmp_left, cmp_right);
2978                                 }
2979                         }
2980                 }
2981
2982                 flags = get_flags_node(cond, &pnc);
2983
2984                 if (is_Const(mux_true) && is_Const(mux_false)) {
2985                         /* both are const, good */
2986                         if (is_Const_1(mux_true) && is_Const_0(mux_false)) {
2987                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/0);
2988                         } else if (is_Const_0(mux_true) && is_Const_1(mux_false)) {
2989                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/1);
2990                         } else {
2991                                 /* Not that simple. */
2992                                 goto need_cmov;
2993                         }
2994                 } else {
2995 need_cmov:
2996                         new_node = create_CMov(node, cond, flags, pnc);
2997                 }
2998                 return new_node;
2999         }
3000 }
3001
3002
3003 /**
3004  * Create a conversion from x87 state register to general purpose.
3005  */
3006 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
3007         ir_node         *block      = be_transform_node(get_nodes_block(node));
3008         ir_node         *op         = get_Conv_op(node);
3009         ir_node         *new_op     = be_transform_node(op);
3010         ia32_code_gen_t *cg         = env_cg;
3011         ir_graph        *irg        = current_ir_graph;
3012         dbg_info        *dbgi       = get_irn_dbg_info(node);
3013         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
3014         ir_mode         *mode       = get_irn_mode(node);
3015         ir_node         *fist, *load, *mem;
3016
3017         mem = gen_vfist(dbgi, irg, block, get_irg_frame(irg), noreg, new_NoMem(), new_op, &fist);
3018         set_irn_pinned(fist, op_pin_state_floats);
3019         set_ia32_use_frame(fist);
3020         set_ia32_op_type(fist, ia32_AddrModeD);
3021
3022         assert(get_mode_size_bits(mode) <= 32);
3023         /* exception we can only store signed 32 bit integers, so for unsigned
3024            we store a 64bit (signed) integer and load the lower bits */
3025         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
3026                 set_ia32_ls_mode(fist, mode_Ls);
3027         } else {
3028                 set_ia32_ls_mode(fist, mode_Is);
3029         }
3030         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
3031
3032         /* do a Load */
3033         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, mem);
3034
3035         set_irn_pinned(load, op_pin_state_floats);
3036         set_ia32_use_frame(load);
3037         set_ia32_op_type(load, ia32_AddrModeS);
3038         set_ia32_ls_mode(load, mode_Is);
3039         if(get_ia32_ls_mode(fist) == mode_Ls) {
3040                 ia32_attr_t *attr = get_ia32_attr(load);
3041                 attr->data.need_64bit_stackent = 1;
3042         } else {
3043                 ia32_attr_t *attr = get_ia32_attr(load);
3044                 attr->data.need_32bit_stackent = 1;
3045         }
3046         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
3047
3048         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
3049 }
3050
3051 /**
3052  * Creates a x87 strict Conv by placing a Store and a Load
3053  */
3054 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
3055 {
3056         ir_node  *block    = get_nodes_block(node);
3057         ir_graph *irg      = current_ir_graph;
3058         dbg_info *dbgi     = get_irn_dbg_info(node);
3059         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3060         ir_node  *nomem    = new_NoMem();
3061         ir_node  *frame    = get_irg_frame(irg);
3062         ir_node  *store, *load;
3063         ir_node  *new_node;
3064
3065         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
3066                                  tgt_mode);
3067         set_ia32_use_frame(store);
3068         set_ia32_op_type(store, ia32_AddrModeD);
3069         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
3070
3071         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
3072                                 tgt_mode);
3073         set_ia32_use_frame(load);
3074         set_ia32_op_type(load, ia32_AddrModeS);
3075         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
3076
3077         new_node = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
3078         return new_node;
3079 }
3080
3081 /**
3082  * Create a conversion from general purpose to x87 register
3083  */
3084 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
3085         ir_node  *src_block = get_nodes_block(node);
3086         ir_node  *block     = be_transform_node(src_block);
3087         ir_graph *irg       = current_ir_graph;
3088         dbg_info *dbgi      = get_irn_dbg_info(node);
3089         ir_node  *op        = get_Conv_op(node);
3090         ir_node  *new_op    = NULL;
3091         ir_node  *noreg;
3092         ir_node  *nomem;
3093         ir_mode  *mode;
3094         ir_mode  *store_mode;
3095         ir_node  *fild;
3096         ir_node  *store;
3097         ir_node  *new_node;
3098         int       src_bits;
3099
3100         /* fild can use source AM if the operand is a signed 32bit integer */
3101         if (src_mode == mode_Is) {
3102                 ia32_address_mode_t am;
3103
3104                 match_arguments(&am, src_block, NULL, op, NULL,
3105                                 match_am | match_try_am);
3106                 if (am.op_type == ia32_AddrModeS) {
3107                         ia32_address_t *addr = &am.addr;
3108
3109                         fild     = new_rd_ia32_vfild(dbgi, irg, block, addr->base,
3110                                                      addr->index, addr->mem);
3111                         new_node = new_r_Proj(irg, block, fild, mode_vfp,
3112                                               pn_ia32_vfild_res);
3113
3114                         set_am_attributes(fild, &am);
3115                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
3116
3117                         fix_mem_proj(fild, &am);
3118
3119                         return new_node;
3120                 }
3121         }
3122         if(new_op == NULL) {
3123                 new_op = be_transform_node(op);
3124         }
3125
3126         noreg  = ia32_new_NoReg_gp(env_cg);
3127         nomem  = new_NoMem();
3128         mode   = get_irn_mode(op);
3129
3130         /* first convert to 32 bit signed if necessary */
3131         src_bits = get_mode_size_bits(src_mode);
3132         if (src_bits == 8) {
3133                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
3134                                                   new_op, src_mode);
3135                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3136                 mode = mode_Is;
3137         } else if (src_bits < 32) {
3138                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
3139                                               new_op, src_mode);
3140                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3141                 mode = mode_Is;
3142         }
3143
3144         assert(get_mode_size_bits(mode) == 32);
3145
3146         /* do a store */
3147         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
3148                                   new_op);
3149
3150         set_ia32_use_frame(store);
3151         set_ia32_op_type(store, ia32_AddrModeD);
3152         set_ia32_ls_mode(store, mode_Iu);
3153
3154         /* exception for 32bit unsigned, do a 64bit spill+load */
3155         if(!mode_is_signed(mode)) {
3156                 ir_node *in[2];
3157                 /* store a zero */
3158                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
3159
3160                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
3161                                                         get_irg_frame(irg), noreg, nomem,
3162                                                         zero_const);
3163
3164                 set_ia32_use_frame(zero_store);
3165                 set_ia32_op_type(zero_store, ia32_AddrModeD);
3166                 add_ia32_am_offs_int(zero_store, 4);
3167                 set_ia32_ls_mode(zero_store, mode_Iu);
3168
3169                 in[0] = zero_store;
3170                 in[1] = store;
3171
3172                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
3173                 store_mode = mode_Ls;
3174         } else {
3175                 store_mode = mode_Is;
3176         }
3177
3178         /* do a fild */
3179         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
3180
3181         set_ia32_use_frame(fild);
3182         set_ia32_op_type(fild, ia32_AddrModeS);
3183         set_ia32_ls_mode(fild, store_mode);
3184
3185         new_node = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
3186
3187         return new_node;
3188 }
3189
3190 /**
3191  * Create a conversion from one integer mode into another one
3192  */
3193 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
3194                                 dbg_info *dbgi, ir_node *block, ir_node *op,
3195                                 ir_node *node)
3196 {
3197         ir_graph *irg       = current_ir_graph;
3198         int       src_bits  = get_mode_size_bits(src_mode);
3199         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3200         ir_node  *new_block = be_transform_node(block);
3201         ir_node  *new_node;
3202         ir_mode  *smaller_mode;
3203         int       smaller_bits;
3204         ia32_address_mode_t  am;
3205         ia32_address_t      *addr = &am.addr;
3206
3207         (void) node;
3208         if (src_bits < tgt_bits) {
3209                 smaller_mode = src_mode;
3210                 smaller_bits = src_bits;
3211         } else {
3212                 smaller_mode = tgt_mode;
3213                 smaller_bits = tgt_bits;
3214         }
3215
3216 #ifdef DEBUG_libfirm
3217         if(is_Const(op)) {
3218                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
3219                            op);
3220         }
3221 #endif
3222
3223         match_arguments(&am, block, NULL, op, NULL,
3224                         match_8bit | match_16bit |
3225                         match_am | match_8bit_am | match_16bit_am);
3226         if (smaller_bits == 8) {
3227                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
3228                                                     addr->index, addr->mem, am.new_op2,
3229                                                     smaller_mode);
3230         } else {
3231                 new_node = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
3232                                                 addr->index, addr->mem, am.new_op2,
3233                                                 smaller_mode);
3234         }
3235         set_am_attributes(new_node, &am);
3236         /* match_arguments assume that out-mode = in-mode, this isn't true here
3237          * so fix it */
3238         set_ia32_ls_mode(new_node, smaller_mode);
3239         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3240         new_node = fix_mem_proj(new_node, &am);
3241         return new_node;
3242 }
3243
3244 /**
3245  * Transforms a Conv node.
3246  *
3247  * @return The created ia32 Conv node
3248  */
3249 static ir_node *gen_Conv(ir_node *node) {
3250         ir_node  *block     = get_nodes_block(node);
3251         ir_node  *new_block = be_transform_node(block);
3252         ir_node  *op        = get_Conv_op(node);
3253         ir_node  *new_op    = NULL;
3254         ir_graph *irg       = current_ir_graph;
3255         dbg_info *dbgi      = get_irn_dbg_info(node);
3256         ir_mode  *src_mode  = get_irn_mode(op);
3257         ir_mode  *tgt_mode  = get_irn_mode(node);
3258         int       src_bits  = get_mode_size_bits(src_mode);
3259         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3260         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3261         ir_node  *nomem     = new_rd_NoMem(irg);
3262         ir_node  *res       = NULL;
3263
3264         if (src_mode == mode_b) {
3265                 assert(mode_is_int(tgt_mode) || mode_is_reference(tgt_mode));
3266                 /* nothing to do, we already model bools as 0/1 ints */
3267                 return be_transform_node(op);
3268         }
3269
3270         if (src_mode == tgt_mode) {
3271                 if (get_Conv_strict(node)) {
3272                         if (ia32_cg_config.use_sse2) {
3273                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
3274                                 return be_transform_node(op);
3275                         }
3276                 } else {
3277                         /* this should be optimized already, but who knows... */
3278                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
3279                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3280                         return be_transform_node(op);
3281                 }
3282         }
3283
3284         if (mode_is_float(src_mode)) {
3285                 new_op = be_transform_node(op);
3286                 /* we convert from float ... */
3287                 if (mode_is_float(tgt_mode)) {
3288                         if(src_mode == mode_E && tgt_mode == mode_D
3289                                         && !get_Conv_strict(node)) {
3290                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3291                                 return new_op;
3292                         }
3293
3294                         /* ... to float */
3295                         if (ia32_cg_config.use_sse2) {
3296                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3297                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
3298                                                              nomem, new_op);
3299                                 set_ia32_ls_mode(res, tgt_mode);
3300                         } else {
3301                                 if(get_Conv_strict(node)) {
3302                                         res = gen_x87_strict_conv(tgt_mode, new_op);
3303                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3304                                         return res;
3305                                 }
3306                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3307                                 return new_op;
3308                         }
3309                 } else {
3310                         /* ... to int */
3311                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3312                         if (ia32_cg_config.use_sse2) {
3313                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
3314                                                             nomem, new_op);
3315                                 set_ia32_ls_mode(res, src_mode);
3316                         } else {
3317                                 return gen_x87_fp_to_gp(node);
3318                         }
3319                 }
3320         } else {
3321                 /* we convert from int ... */
3322                 if (mode_is_float(tgt_mode)) {
3323                         /* ... to float */
3324                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3325                         if (ia32_cg_config.use_sse2) {
3326                                 new_op = be_transform_node(op);
3327                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
3328                                                             nomem, new_op);
3329                                 set_ia32_ls_mode(res, tgt_mode);
3330                         } else {
3331                                 res = gen_x87_gp_to_fp(node, src_mode);
3332                                 if(get_Conv_strict(node)) {
3333                                         /* The strict-Conv is only necessary, if the int mode has more bits
3334                                          * than the float mantissa */
3335                                         size_t int_mantissa = get_mode_size_bits(src_mode) - (mode_is_signed(src_mode) ? 1 : 0);
3336                                         size_t float_mantissa;
3337                                         /* FIXME There is no way to get the mantissa size of a mode */
3338                                         switch (get_mode_size_bits(tgt_mode)) {
3339                                                 case 32: float_mantissa = 23 + 1; break; // + 1 for implicit 1
3340                                                 case 64: float_mantissa = 52 + 1; break;
3341                                                 case 80: float_mantissa = 64 + 1; break;
3342                                                 default: float_mantissa = 0;      break;
3343                                         }
3344                                         if (float_mantissa < int_mantissa) {
3345                                                 res = gen_x87_strict_conv(tgt_mode, res);
3346                                                 SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3347                                         }
3348                                 }
3349                                 return res;
3350                         }
3351                 } else if(tgt_mode == mode_b) {
3352                         /* mode_b lowering already took care that we only have 0/1 values */
3353                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3354                             src_mode, tgt_mode));
3355                         return be_transform_node(op);
3356                 } else {
3357                         /* to int */
3358                         if (src_bits == tgt_bits) {
3359                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3360                                     src_mode, tgt_mode));
3361                                 return be_transform_node(op);
3362                         }
3363
3364                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3365                         return res;
3366                 }
3367         }
3368
3369         return res;
3370 }
3371
3372 static ir_node *create_immediate_or_transform(ir_node *node,
3373                                               char immediate_constraint_type)
3374 {
3375         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
3376         if (new_node == NULL) {
3377                 new_node = be_transform_node(node);
3378         }
3379         return new_node;
3380 }
3381
3382 /**
3383  * Transforms a FrameAddr into an ia32 Add.
3384  */
3385 static ir_node *gen_be_FrameAddr(ir_node *node) {
3386         ir_node  *block  = be_transform_node(get_nodes_block(node));
3387         ir_node  *op     = be_get_FrameAddr_frame(node);
3388         ir_node  *new_op = be_transform_node(op);
3389         ir_graph *irg    = current_ir_graph;
3390         dbg_info *dbgi   = get_irn_dbg_info(node);
3391         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3392         ir_node  *new_node;
3393
3394         new_node = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3395         set_ia32_frame_ent(new_node, arch_get_frame_entity(env_cg->arch_env, node));
3396         set_ia32_use_frame(new_node);
3397
3398         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3399
3400         return new_node;
3401 }
3402
3403 /**
3404  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3405  */
3406 static ir_node *gen_be_Return(ir_node *node) {
3407         ir_graph  *irg     = current_ir_graph;
3408         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3409         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3410         ir_entity *ent     = get_irg_entity(irg);
3411         ir_type   *tp      = get_entity_type(ent);
3412         dbg_info  *dbgi;
3413         ir_node   *block;
3414         ir_type   *res_type;
3415         ir_mode   *mode;
3416         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3417         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3418         ir_node   *noreg;
3419         ir_node   **in;
3420         int       pn_ret_val, pn_ret_mem, arity, i;
3421
3422         assert(ret_val != NULL);
3423         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
3424                 return be_duplicate_node(node);
3425         }
3426
3427         res_type = get_method_res_type(tp, 0);
3428
3429         if (! is_Primitive_type(res_type)) {
3430                 return be_duplicate_node(node);
3431         }
3432
3433         mode = get_type_mode(res_type);
3434         if (! mode_is_float(mode)) {
3435                 return be_duplicate_node(node);
3436         }
3437
3438         assert(get_method_n_ress(tp) == 1);
3439
3440         pn_ret_val = get_Proj_proj(ret_val);
3441         pn_ret_mem = get_Proj_proj(ret_mem);
3442
3443         /* get the Barrier */
3444         barrier = get_Proj_pred(ret_val);
3445
3446         /* get result input of the Barrier */
3447         ret_val     = get_irn_n(barrier, pn_ret_val);
3448         new_ret_val = be_transform_node(ret_val);
3449
3450         /* get memory input of the Barrier */
3451         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3452         new_ret_mem = be_transform_node(ret_mem);
3453
3454         frame = get_irg_frame(irg);
3455
3456         dbgi  = get_irn_dbg_info(barrier);
3457         block = be_transform_node(get_nodes_block(barrier));
3458
3459         noreg = ia32_new_NoReg_gp(env_cg);
3460
3461         /* store xmm0 onto stack */
3462         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3463                                              new_ret_mem, new_ret_val);
3464         set_ia32_ls_mode(sse_store, mode);
3465         set_ia32_op_type(sse_store, ia32_AddrModeD);
3466         set_ia32_use_frame(sse_store);
3467
3468         /* load into x87 register */
3469         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3470         set_ia32_op_type(fld, ia32_AddrModeS);
3471         set_ia32_use_frame(fld);
3472
3473         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3474         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3475
3476         /* create a new barrier */
3477         arity = get_irn_arity(barrier);
3478         in = alloca(arity * sizeof(in[0]));
3479         for (i = 0; i < arity; ++i) {
3480                 ir_node *new_in;
3481
3482                 if (i == pn_ret_val) {
3483                         new_in = fld;
3484                 } else if (i == pn_ret_mem) {
3485                         new_in = mproj;
3486                 } else {
3487                         ir_node *in = get_irn_n(barrier, i);
3488                         new_in = be_transform_node(in);
3489                 }
3490                 in[i] = new_in;
3491         }
3492
3493         new_barrier = new_ir_node(dbgi, irg, block,
3494                                   get_irn_op(barrier), get_irn_mode(barrier),
3495                                   arity, in);
3496         copy_node_attr(barrier, new_barrier);
3497         be_duplicate_deps(barrier, new_barrier);
3498         be_set_transformed_node(barrier, new_barrier);
3499         mark_irn_visited(barrier);
3500
3501         /* transform normally */
3502         return be_duplicate_node(node);
3503 }
3504
3505 /**
3506  * Transform a be_AddSP into an ia32_SubSP.
3507  */
3508 static ir_node *gen_be_AddSP(ir_node *node)
3509 {
3510         ir_node  *sz = get_irn_n(node, be_pos_AddSP_size);
3511         ir_node  *sp = get_irn_n(node, be_pos_AddSP_old_sp);
3512
3513         return gen_binop(node, sp, sz, new_rd_ia32_SubSP, match_am);
3514 }
3515
3516 /**
3517  * Transform a be_SubSP into an ia32_AddSP
3518  */
3519 static ir_node *gen_be_SubSP(ir_node *node)
3520 {
3521         ir_node  *sz = get_irn_n(node, be_pos_SubSP_size);
3522         ir_node  *sp = get_irn_n(node, be_pos_SubSP_old_sp);
3523
3524         return gen_binop(node, sp, sz, new_rd_ia32_AddSP, match_am);
3525 }
3526
3527 /**
3528  * Change some phi modes
3529  */
3530 static ir_node *gen_Phi(ir_node *node) {
3531         ir_node  *block = be_transform_node(get_nodes_block(node));
3532         ir_graph *irg   = current_ir_graph;
3533         dbg_info *dbgi  = get_irn_dbg_info(node);
3534         ir_mode  *mode  = get_irn_mode(node);
3535         ir_node  *phi;
3536
3537         if(ia32_mode_needs_gp_reg(mode)) {
3538                 /* we shouldn't have any 64bit stuff around anymore */
3539                 assert(get_mode_size_bits(mode) <= 32);
3540                 /* all integer operations are on 32bit registers now */
3541                 mode = mode_Iu;
3542         } else if(mode_is_float(mode)) {
3543                 if (ia32_cg_config.use_sse2) {
3544                         mode = mode_xmm;
3545                 } else {
3546                         mode = mode_vfp;
3547                 }
3548         }
3549
3550         /* phi nodes allow loops, so we use the old arguments for now
3551          * and fix this later */
3552         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3553                           get_irn_in(node) + 1);
3554         copy_node_attr(node, phi);
3555         be_duplicate_deps(node, phi);
3556
3557         be_set_transformed_node(node, phi);
3558         be_enqueue_preds(node);
3559
3560         return phi;
3561 }
3562
3563 /**
3564  * Transform IJmp
3565  */
3566 static ir_node *gen_IJmp(ir_node *node)
3567 {
3568         ir_node  *block     = get_nodes_block(node);
3569         ir_node  *new_block = be_transform_node(block);
3570         dbg_info *dbgi      = get_irn_dbg_info(node);
3571         ir_node  *op        = get_IJmp_target(node);
3572         ir_node  *new_node;
3573         ia32_address_mode_t  am;
3574         ia32_address_t      *addr = &am.addr;
3575
3576         assert(get_irn_mode(op) == mode_P);
3577
3578         match_arguments(&am, block, NULL, op, NULL,
3579                         match_am | match_8bit_am | match_16bit_am |
3580                         match_immediate | match_8bit | match_16bit);
3581
3582         new_node = new_rd_ia32_IJmp(dbgi, current_ir_graph, new_block,
3583                                     addr->base, addr->index, addr->mem,
3584                                     am.new_op2);
3585         set_am_attributes(new_node, &am);
3586         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3587
3588         new_node = fix_mem_proj(new_node, &am);
3589
3590         return new_node;
3591 }
3592
3593 /**
3594  * Transform a Bound node.
3595  */
3596 static ir_node *gen_Bound(ir_node *node)
3597 {
3598         ir_node  *new_node;
3599         ir_node  *lower = get_Bound_lower(node);
3600         dbg_info *dbgi  = get_irn_dbg_info(node);
3601
3602         if (is_Const_0(lower)) {
3603                 /* typical case for Java */
3604                 ir_node  *sub, *res, *flags, *block;
3605                 ir_graph *irg  = current_ir_graph;
3606
3607                 res = gen_binop(node, get_Bound_index(node), get_Bound_upper(node),
3608                         new_rd_ia32_Sub, match_mode_neutral     | match_am | match_immediate);
3609
3610                 block = get_nodes_block(res);
3611                 if (! is_Proj(res)) {
3612                         sub = res;
3613                         set_irn_mode(sub, mode_T);
3614                         res = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_res);
3615                 } else {
3616                         sub = get_Proj_pred(res);
3617                 }
3618                 flags = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_Sub_flags);
3619                 new_node = new_rd_ia32_Jcc(dbgi, irg, block, flags, pn_Cmp_Lt | ia32_pn_Cmp_unsigned);
3620                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3621         } else {
3622                 panic("generic Bound not supported in ia32 Backend");
3623         }
3624         return new_node;
3625 }
3626
3627
3628 static ir_node *gen_ia32_l_ShlDep(ir_node *node)
3629 {
3630         ir_node *left  = get_irn_n(node, n_ia32_l_ShlDep_val);
3631         ir_node *right = get_irn_n(node, n_ia32_l_ShlDep_count);
3632
3633         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
3634                                match_immediate | match_mode_neutral);
3635 }
3636
3637 static ir_node *gen_ia32_l_ShrDep(ir_node *node)
3638 {
3639         ir_node *left  = get_irn_n(node, n_ia32_l_ShrDep_val);
3640         ir_node *right = get_irn_n(node, n_ia32_l_ShrDep_count);
3641         return gen_shift_binop(node, left, right, new_rd_ia32_Shr,
3642                                match_immediate);
3643 }
3644
3645 static ir_node *gen_ia32_l_SarDep(ir_node *node)
3646 {
3647         ir_node *left  = get_irn_n(node, n_ia32_l_SarDep_val);
3648         ir_node *right = get_irn_n(node, n_ia32_l_SarDep_count);
3649         return gen_shift_binop(node, left, right, new_rd_ia32_Sar,
3650                                match_immediate);
3651 }
3652
3653 static ir_node *gen_ia32_l_Add(ir_node *node) {
3654         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3655         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3656         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add,
3657                         match_commutative | match_am | match_immediate |
3658                         match_mode_neutral);
3659
3660         if(is_Proj(lowered)) {
3661                 lowered = get_Proj_pred(lowered);
3662         } else {
3663                 assert(is_ia32_Add(lowered));
3664                 set_irn_mode(lowered, mode_T);
3665         }
3666
3667         return lowered;
3668 }
3669
3670 static ir_node *gen_ia32_l_Adc(ir_node *node)
3671 {
3672         return gen_binop_flags(node, new_rd_ia32_Adc,
3673                         match_commutative | match_am | match_immediate |
3674                         match_mode_neutral);
3675 }
3676
3677 /**
3678  * Transforms a l_MulS into a "real" MulS node.
3679  *
3680  * @return the created ia32 Mul node
3681  */
3682 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3683         ir_node *left  = get_binop_left(node);
3684         ir_node *right = get_binop_right(node);
3685
3686         return gen_binop(node, left, right, new_rd_ia32_Mul,
3687                          match_commutative | match_am | match_mode_neutral);
3688 }
3689
3690 /**
3691  * Transforms a l_IMulS into a "real" IMul1OPS node.
3692  *
3693  * @return the created ia32 IMul1OP node
3694  */
3695 static ir_node *gen_ia32_l_IMul(ir_node *node) {
3696         ir_node  *left  = get_binop_left(node);
3697         ir_node  *right = get_binop_right(node);
3698
3699         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
3700                          match_commutative | match_am | match_mode_neutral);
3701 }
3702
3703 static ir_node *gen_ia32_l_Sub(ir_node *node) {
3704         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_minuend);
3705         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_subtrahend);
3706         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub,
3707                         match_am | match_immediate | match_mode_neutral);
3708
3709         if(is_Proj(lowered)) {
3710                 lowered = get_Proj_pred(lowered);
3711         } else {
3712                 assert(is_ia32_Sub(lowered));
3713                 set_irn_mode(lowered, mode_T);
3714         }
3715
3716         return lowered;
3717 }
3718
3719 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
3720         return gen_binop_flags(node, new_rd_ia32_Sbb,
3721                         match_am | match_immediate | match_mode_neutral);
3722 }
3723
3724 /**
3725  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3726  * op1 - target to be shifted
3727  * op2 - contains bits to be shifted into target
3728  * op3 - shift count
3729  * Only op3 can be an immediate.
3730  */
3731 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *high,
3732                                          ir_node *low, ir_node *count)
3733 {
3734         ir_node  *block     = get_nodes_block(node);
3735         ir_node  *new_block = be_transform_node(block);
3736         ir_graph *irg       = current_ir_graph;
3737         dbg_info *dbgi      = get_irn_dbg_info(node);
3738         ir_node  *new_high  = be_transform_node(high);
3739         ir_node  *new_low   = be_transform_node(low);
3740         ir_node  *new_count;
3741         ir_node  *new_node;
3742
3743         /* the shift amount can be any mode that is bigger than 5 bits, since all
3744          * other bits are ignored anyway */
3745         while (is_Conv(count) && get_irn_n_edges(count) == 1) {
3746                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
3747                 count = get_Conv_op(count);
3748         }
3749         new_count = create_immediate_or_transform(count, 0);
3750
3751         if (is_ia32_l_ShlD(node)) {
3752                 new_node = new_rd_ia32_ShlD(dbgi, irg, new_block, new_high, new_low,
3753                                             new_count);
3754         } else {
3755                 new_node = new_rd_ia32_ShrD(dbgi, irg, new_block, new_high, new_low,
3756                                             new_count);
3757         }
3758         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3759
3760         return new_node;
3761 }
3762
3763 static ir_node *gen_ia32_l_ShlD(ir_node *node)
3764 {
3765         ir_node *high  = get_irn_n(node, n_ia32_l_ShlD_val_high);
3766         ir_node *low   = get_irn_n(node, n_ia32_l_ShlD_val_low);
3767         ir_node *count = get_irn_n(node, n_ia32_l_ShlD_count);
3768         return gen_lowered_64bit_shifts(node, high, low, count);
3769 }
3770
3771 static ir_node *gen_ia32_l_ShrD(ir_node *node)
3772 {
3773         ir_node *high  = get_irn_n(node, n_ia32_l_ShrD_val_high);
3774         ir_node *low   = get_irn_n(node, n_ia32_l_ShrD_val_low);
3775         ir_node *count = get_irn_n(node, n_ia32_l_ShrD_count);
3776         return gen_lowered_64bit_shifts(node, high, low, count);
3777 }
3778
3779 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node) {
3780         ir_node  *src_block    = get_nodes_block(node);
3781         ir_node  *block        = be_transform_node(src_block);
3782         ir_graph *irg          = current_ir_graph;
3783         dbg_info *dbgi         = get_irn_dbg_info(node);
3784         ir_node  *frame        = get_irg_frame(irg);
3785         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
3786         ir_node  *nomem        = new_NoMem();
3787         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
3788         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
3789         ir_node  *new_val_low  = be_transform_node(val_low);
3790         ir_node  *new_val_high = be_transform_node(val_high);
3791         ir_node  *in[2];
3792         ir_node  *sync;
3793         ir_node  *fild;
3794         ir_node  *store_low;
3795         ir_node  *store_high;
3796
3797         if(!mode_is_signed(get_irn_mode(val_high))) {
3798                 panic("unsigned long long -> float not supported yet (%+F)", node);
3799         }
3800
3801         /* do a store */
3802         store_low = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
3803                                       new_val_low);
3804         store_high = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
3805                                        new_val_high);
3806         SET_IA32_ORIG_NODE(store_low, ia32_get_old_node_name(env_cg, node));
3807         SET_IA32_ORIG_NODE(store_high, ia32_get_old_node_name(env_cg, node));
3808
3809         set_ia32_use_frame(store_low);
3810         set_ia32_use_frame(store_high);
3811         set_ia32_op_type(store_low, ia32_AddrModeD);
3812         set_ia32_op_type(store_high, ia32_AddrModeD);
3813         set_ia32_ls_mode(store_low, mode_Iu);
3814         set_ia32_ls_mode(store_high, mode_Is);
3815         add_ia32_am_offs_int(store_high, 4);
3816
3817         in[0] = store_low;
3818         in[1] = store_high;
3819         sync  = new_rd_Sync(dbgi, irg, block, 2, in);
3820
3821         /* do a fild */
3822         fild = new_rd_ia32_vfild(dbgi, irg, block, frame, noreg, sync);
3823
3824         set_ia32_use_frame(fild);
3825         set_ia32_op_type(fild, ia32_AddrModeS);
3826         set_ia32_ls_mode(fild, mode_Ls);
3827
3828         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
3829
3830         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
3831 }
3832
3833 static ir_node *gen_ia32_l_FloattoLL(ir_node *node) {
3834         ir_node  *src_block  = get_nodes_block(node);
3835         ir_node  *block      = be_transform_node(src_block);
3836         ir_graph *irg        = current_ir_graph;
3837         dbg_info *dbgi       = get_irn_dbg_info(node);
3838         ir_node  *frame      = get_irg_frame(irg);
3839         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3840         ir_node  *nomem      = new_NoMem();
3841         ir_node  *val        = get_irn_n(node, n_ia32_l_FloattoLL_val);
3842         ir_node  *new_val    = be_transform_node(val);
3843         ir_node  *fist, *mem;
3844
3845         mem = gen_vfist(dbgi, irg, block, frame, noreg, nomem, new_val, &fist);
3846         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(env_cg, node));
3847         set_ia32_use_frame(fist);
3848         set_ia32_op_type(fist, ia32_AddrModeD);
3849         set_ia32_ls_mode(fist, mode_Ls);
3850
3851         return mem;
3852 }
3853
3854 /**
3855  * the BAD transformer.
3856  */
3857 static ir_node *bad_transform(ir_node *node) {
3858         panic("No transform function for %+F available.", node);
3859         return NULL;
3860 }
3861
3862 static ir_node *gen_Proj_l_FloattoLL(ir_node *node) {
3863         ir_graph *irg      = current_ir_graph;
3864         ir_node  *block    = be_transform_node(get_nodes_block(node));
3865         ir_node  *pred     = get_Proj_pred(node);
3866         ir_node  *new_pred = be_transform_node(pred);
3867         ir_node  *frame    = get_irg_frame(irg);
3868         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3869         dbg_info *dbgi     = get_irn_dbg_info(node);
3870         long      pn       = get_Proj_proj(node);
3871         ir_node  *load;
3872         ir_node  *proj;
3873         ia32_attr_t *attr;
3874
3875         load = new_rd_ia32_Load(dbgi, irg, block, frame, noreg, new_pred);
3876         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
3877         set_ia32_use_frame(load);
3878         set_ia32_op_type(load, ia32_AddrModeS);
3879         set_ia32_ls_mode(load, mode_Iu);
3880         /* we need a 64bit stackslot (fist stores 64bit) even though we only load
3881          * 32 bit from it with this particular load */
3882         attr = get_ia32_attr(load);
3883         attr->data.need_64bit_stackent = 1;
3884
3885         if (pn == pn_ia32_l_FloattoLL_res_high) {
3886                 add_ia32_am_offs_int(load, 4);
3887         } else {
3888                 assert(pn == pn_ia32_l_FloattoLL_res_low);
3889         }
3890
3891         proj = new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
3892
3893         return proj;
3894 }
3895
3896 /**
3897  * Transform the Projs of an AddSP.
3898  */
3899 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3900         ir_node  *block    = be_transform_node(get_nodes_block(node));
3901         ir_node  *pred     = get_Proj_pred(node);
3902         ir_node  *new_pred = be_transform_node(pred);
3903         ir_graph *irg      = current_ir_graph;
3904         dbg_info *dbgi     = get_irn_dbg_info(node);
3905         long     proj      = get_Proj_proj(node);
3906
3907         if (proj == pn_be_AddSP_sp) {
3908                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3909                                            pn_ia32_SubSP_stack);
3910                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3911                 return res;
3912         } else if(proj == pn_be_AddSP_res) {
3913                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3914                                    pn_ia32_SubSP_addr);
3915         } else if (proj == pn_be_AddSP_M) {
3916                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3917         }
3918
3919         assert(0);
3920         return new_rd_Unknown(irg, get_irn_mode(node));
3921 }
3922
3923 /**
3924  * Transform the Projs of a SubSP.
3925  */
3926 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3927         ir_node  *block    = be_transform_node(get_nodes_block(node));
3928         ir_node  *pred     = get_Proj_pred(node);
3929         ir_node  *new_pred = be_transform_node(pred);
3930         ir_graph *irg      = current_ir_graph;
3931         dbg_info *dbgi     = get_irn_dbg_info(node);
3932         long     proj      = get_Proj_proj(node);
3933
3934         if (proj == pn_be_SubSP_sp) {
3935                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3936                                            pn_ia32_AddSP_stack);
3937                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3938                 return res;
3939         } else if (proj == pn_be_SubSP_M) {
3940                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3941         }
3942
3943         assert(0);
3944         return new_rd_Unknown(irg, get_irn_mode(node));
3945 }
3946
3947 /**
3948  * Transform and renumber the Projs from a Load.
3949  */
3950 static ir_node *gen_Proj_Load(ir_node *node) {
3951         ir_node  *new_pred;
3952         ir_node  *block    = be_transform_node(get_nodes_block(node));
3953         ir_node  *pred     = get_Proj_pred(node);
3954         ir_graph *irg      = current_ir_graph;
3955         dbg_info *dbgi     = get_irn_dbg_info(node);
3956         long     proj      = get_Proj_proj(node);
3957
3958         /* loads might be part of source address mode matches, so we don't
3959          * transform the ProjMs yet (with the exception of loads whose result is
3960          * not used)
3961          */
3962         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
3963                 ir_node *res;
3964
3965                 /* this is needed, because sometimes we have loops that are only
3966                    reachable through the ProjM */
3967                 be_enqueue_preds(node);
3968                 /* do it in 2 steps, to silence firm verifier */
3969                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
3970                 set_Proj_proj(res, pn_ia32_mem);
3971                 return res;
3972         }
3973
3974         /* renumber the proj */
3975         new_pred = be_transform_node(pred);
3976         if (is_ia32_Load(new_pred)) {
3977                 switch (proj) {
3978                 case pn_Load_res:
3979                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3980                 case pn_Load_M:
3981                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3982                 case pn_Load_X_regular:
3983                         return new_rd_Jmp(dbgi, irg, block);
3984                 case pn_Load_X_except:
3985                         /* This Load might raise an exception. Mark it. */
3986                         set_ia32_exc_label(new_pred, 1);
3987                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Load_X_exc);
3988                 default:
3989                         break;
3990                 }
3991         } else if (is_ia32_Conv_I2I(new_pred) ||
3992                    is_ia32_Conv_I2I8Bit(new_pred)) {
3993                 set_irn_mode(new_pred, mode_T);
3994                 if (proj == pn_Load_res) {
3995                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
3996                 } else if (proj == pn_Load_M) {
3997                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
3998                 }
3999         } else if (is_ia32_xLoad(new_pred)) {
4000                 switch (proj) {
4001                 case pn_Load_res:
4002                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
4003                 case pn_Load_M:
4004                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
4005                 case pn_Load_X_regular:
4006                         return new_rd_Jmp(dbgi, irg, block);
4007                 case pn_Load_X_except:
4008                         /* This Load might raise an exception. Mark it. */
4009                         set_ia32_exc_label(new_pred, 1);
4010                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4011                 default:
4012                         break;
4013                 }
4014         } else if (is_ia32_vfld(new_pred)) {
4015                 switch (proj) {
4016                 case pn_Load_res:
4017                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
4018                 case pn_Load_M:
4019                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
4020                 case pn_Load_X_regular:
4021                         return new_rd_Jmp(dbgi, irg, block);
4022                 case pn_Load_X_except:
4023                         /* This Load might raise an exception. Mark it. */
4024                         set_ia32_exc_label(new_pred, 1);
4025                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4026                 default:
4027                         break;
4028                 }
4029         } else {
4030                 /* can happen for ProJMs when source address mode happened for the
4031                    node */
4032
4033                 /* however it should not be the result proj, as that would mean the
4034                    load had multiple users and should not have been used for
4035                    SourceAM */
4036                 if (proj != pn_Load_M) {
4037                         panic("internal error: transformed node not a Load");
4038                 }
4039                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4040         }
4041
4042         assert(0);
4043         return new_rd_Unknown(irg, get_irn_mode(node));
4044 }
4045
4046 /**
4047  * Transform and renumber the Projs from a DivMod like instruction.
4048  */
4049 static ir_node *gen_Proj_DivMod(ir_node *node) {
4050         ir_node  *block    = be_transform_node(get_nodes_block(node));
4051         ir_node  *pred     = get_Proj_pred(node);
4052         ir_node  *new_pred = be_transform_node(pred);
4053         ir_graph *irg      = current_ir_graph;
4054         dbg_info *dbgi     = get_irn_dbg_info(node);
4055         ir_mode  *mode     = get_irn_mode(node);
4056         long     proj      = get_Proj_proj(node);
4057
4058         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4059
4060         switch (get_irn_opcode(pred)) {
4061         case iro_Div:
4062                 switch (proj) {
4063                 case pn_Div_M:
4064                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4065                 case pn_Div_res:
4066                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4067                 case pn_Div_X_regular:
4068                         return new_rd_Jmp(dbgi, irg, block);
4069                 case pn_Div_X_except:
4070                         set_ia32_exc_label(new_pred, 1);
4071                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4072                 default:
4073                         break;
4074                 }
4075                 break;
4076         case iro_Mod:
4077                 switch (proj) {
4078                 case pn_Mod_M:
4079                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4080                 case pn_Mod_res:
4081                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4082                 case pn_Mod_X_except:
4083                         set_ia32_exc_label(new_pred, 1);
4084                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4085                 default:
4086                         break;
4087                 }
4088                 break;
4089         case iro_DivMod:
4090                 switch (proj) {
4091                 case pn_DivMod_M:
4092                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4093                 case pn_DivMod_res_div:
4094                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4095                 case pn_DivMod_res_mod:
4096                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4097                 case pn_DivMod_X_regular:
4098                         return new_rd_Jmp(dbgi, irg, block);
4099                 case pn_DivMod_X_except:
4100                         set_ia32_exc_label(new_pred, 1);
4101                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4102                 default:
4103                         break;
4104                 }
4105                 break;
4106         default:
4107                 break;
4108         }
4109
4110         assert(0);
4111         return new_rd_Unknown(irg, mode);
4112 }
4113
4114 /**
4115  * Transform and renumber the Projs from a CopyB.
4116  */
4117 static ir_node *gen_Proj_CopyB(ir_node *node) {
4118         ir_node  *block    = be_transform_node(get_nodes_block(node));
4119         ir_node  *pred     = get_Proj_pred(node);
4120         ir_node  *new_pred = be_transform_node(pred);
4121         ir_graph *irg      = current_ir_graph;
4122         dbg_info *dbgi     = get_irn_dbg_info(node);
4123         ir_mode  *mode     = get_irn_mode(node);
4124         long     proj      = get_Proj_proj(node);
4125
4126         switch(proj) {
4127         case pn_CopyB_M_regular:
4128                 if (is_ia32_CopyB_i(new_pred)) {
4129                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4130                 } else if (is_ia32_CopyB(new_pred)) {
4131                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4132                 }
4133                 break;
4134         default:
4135                 break;
4136         }
4137
4138         assert(0);
4139         return new_rd_Unknown(irg, mode);
4140 }
4141
4142 /**
4143  * Transform and renumber the Projs from a Quot.
4144  */
4145 static ir_node *gen_Proj_Quot(ir_node *node) {
4146         ir_node  *block    = be_transform_node(get_nodes_block(node));
4147         ir_node  *pred     = get_Proj_pred(node);
4148         ir_node  *new_pred = be_transform_node(pred);
4149         ir_graph *irg      = current_ir_graph;
4150         dbg_info *dbgi     = get_irn_dbg_info(node);
4151         ir_mode  *mode     = get_irn_mode(node);
4152         long     proj      = get_Proj_proj(node);
4153
4154         switch(proj) {
4155         case pn_Quot_M:
4156                 if (is_ia32_xDiv(new_pred)) {
4157                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4158                 } else if (is_ia32_vfdiv(new_pred)) {
4159                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4160                 }
4161                 break;
4162         case pn_Quot_res:
4163                 if (is_ia32_xDiv(new_pred)) {
4164                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4165                 } else if (is_ia32_vfdiv(new_pred)) {
4166                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4167                 }
4168                 break;
4169         case pn_Quot_X_regular:
4170         case pn_Quot_X_except:
4171         default:
4172                 break;
4173         }
4174
4175         assert(0);
4176         return new_rd_Unknown(irg, mode);
4177 }
4178
4179 static ir_node *gen_be_Call(ir_node *node) {
4180         ir_node *res = be_duplicate_node(node);
4181         ir_type *call_tp;
4182
4183         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4184
4185         /* Run the x87 simulator if the call returns a float value */
4186         call_tp = be_Call_get_type(node);
4187         if (get_method_n_ress(call_tp) > 0) {
4188                 ir_type *const res_type = get_method_res_type(call_tp, 0);
4189                 ir_mode *const res_mode = get_type_mode(res_type);
4190
4191                 if (res_mode != NULL && mode_is_float(res_mode)) {
4192                         env_cg->do_x87_sim = 1;
4193                 }
4194         }
4195
4196         return res;
4197 }
4198
4199 static ir_node *gen_be_IncSP(ir_node *node) {
4200         ir_node *res = be_duplicate_node(node);
4201         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4202
4203         return res;
4204 }
4205
4206 /**
4207  * Transform the Projs from a be_Call.
4208  */
4209 static ir_node *gen_Proj_be_Call(ir_node *node) {
4210         ir_node  *block       = be_transform_node(get_nodes_block(node));
4211         ir_node  *call        = get_Proj_pred(node);
4212         ir_node  *new_call    = be_transform_node(call);
4213         ir_graph *irg         = current_ir_graph;
4214         dbg_info *dbgi        = get_irn_dbg_info(node);
4215         ir_type  *method_type = be_Call_get_type(call);
4216         int       n_res       = get_method_n_ress(method_type);
4217         long      proj        = get_Proj_proj(node);
4218         ir_mode  *mode        = get_irn_mode(node);
4219         ir_node  *sse_load;
4220         const arch_register_class_t *cls;
4221
4222         /* The following is kinda tricky: If we're using SSE, then we have to
4223          * move the result value of the call in floating point registers to an
4224          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4225          * after the call, we have to make sure to correctly make the
4226          * MemProj and the result Proj use these 2 nodes
4227          */
4228         if (proj == pn_be_Call_M_regular) {
4229                 // get new node for result, are we doing the sse load/store hack?
4230                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4231                 ir_node *call_res_new;
4232                 ir_node *call_res_pred = NULL;
4233
4234                 if (call_res != NULL) {
4235                         call_res_new  = be_transform_node(call_res);
4236                         call_res_pred = get_Proj_pred(call_res_new);
4237                 }
4238
4239                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4240                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4241                                            pn_be_Call_M_regular);
4242                 } else {
4243                         assert(is_ia32_xLoad(call_res_pred));
4244                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4245                                            pn_ia32_xLoad_M);
4246                 }
4247         }
4248         if (ia32_cg_config.use_sse2 && proj >= pn_be_Call_first_res
4249                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)) {
4250                 ir_node *fstp;
4251                 ir_node *frame = get_irg_frame(irg);
4252                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4253                 //ir_node *p;
4254                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4255                 ir_node *call_res;
4256
4257                 /* in case there is no memory output: create one to serialize the copy
4258                    FPU -> SSE */
4259                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4260                                        pn_be_Call_M_regular);
4261                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4262                                        pn_be_Call_first_res);
4263
4264                 /* store st(0) onto stack */
4265                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4266                                         call_res, mode);
4267                 set_ia32_op_type(fstp, ia32_AddrModeD);
4268                 set_ia32_use_frame(fstp);
4269
4270                 /* load into SSE register */
4271                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4272                                              mode);
4273                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4274                 set_ia32_use_frame(sse_load);
4275
4276                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4277                                        pn_ia32_xLoad_res);
4278
4279                 return sse_load;
4280         }
4281
4282         /* transform call modes */
4283         if (mode_is_data(mode)) {
4284                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4285                 mode = cls->mode;
4286         }
4287
4288         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4289 }
4290
4291 /**
4292  * Transform the Projs from a Cmp.
4293  */
4294 static ir_node *gen_Proj_Cmp(ir_node *node)
4295 {
4296         /* this probably means not all mode_b nodes were lowered... */
4297         panic("trying to directly transform Proj_Cmp %+F (mode_b not lowered?)",
4298               node);
4299 }
4300
4301 /**
4302  * Transform the Projs from a Bound.
4303  */
4304 static ir_node *gen_Proj_Bound(ir_node *node)
4305 {
4306         ir_node *new_node, *block;
4307         ir_node *pred = get_Proj_pred(node);
4308
4309         switch (get_Proj_proj(node)) {
4310         case pn_Bound_M:
4311                 return be_transform_node(get_Bound_mem(pred));
4312         case pn_Bound_X_regular:
4313                 new_node = be_transform_node(pred);
4314                 block    = get_nodes_block(new_node);
4315                 return new_r_Proj(current_ir_graph, block, new_node, mode_X, pn_ia32_Jcc_true);
4316         case pn_Bound_X_except:
4317                 new_node = be_transform_node(pred);
4318                 block    = get_nodes_block(new_node);
4319                 return new_r_Proj(current_ir_graph, block, new_node, mode_X, pn_ia32_Jcc_false);
4320         case pn_Bound_res:
4321                 return be_transform_node(get_Bound_index(pred));
4322         default:
4323                 panic("unsupported Proj from Bound");
4324         }
4325 }
4326
4327 static ir_node *gen_Proj_ASM(ir_node *node)
4328 {
4329         ir_node *pred;
4330         ir_node *new_pred;
4331         ir_node *block;
4332
4333         if (get_irn_mode(node) != mode_M)
4334                 return be_duplicate_node(node);
4335
4336         pred     = get_Proj_pred(node);
4337         new_pred = be_transform_node(pred);
4338         block    = get_nodes_block(new_pred);
4339         return new_r_Proj(current_ir_graph, block, new_pred, mode_M,
4340                         get_ia32_n_res(new_pred) + 1);
4341 }
4342
4343 /**
4344  * Transform and potentially renumber Proj nodes.
4345  */
4346 static ir_node *gen_Proj(ir_node *node) {
4347         ir_node *pred = get_Proj_pred(node);
4348         long    proj;
4349
4350         switch (get_irn_opcode(pred)) {
4351         case iro_Store:
4352                 proj = get_Proj_proj(node);
4353                 if (proj == pn_Store_M) {
4354                         return be_transform_node(pred);
4355                 } else {
4356                         assert(0);
4357                         return new_r_Bad(current_ir_graph);
4358                 }
4359         case iro_Load:
4360                 return gen_Proj_Load(node);
4361         case iro_ASM:
4362                 return gen_Proj_ASM(node);
4363         case iro_Div:
4364         case iro_Mod:
4365         case iro_DivMod:
4366                 return gen_Proj_DivMod(node);
4367         case iro_CopyB:
4368                 return gen_Proj_CopyB(node);
4369         case iro_Quot:
4370                 return gen_Proj_Quot(node);
4371         case beo_SubSP:
4372                 return gen_Proj_be_SubSP(node);
4373         case beo_AddSP:
4374                 return gen_Proj_be_AddSP(node);
4375         case beo_Call:
4376                 return gen_Proj_be_Call(node);
4377         case iro_Cmp:
4378                 return gen_Proj_Cmp(node);
4379         case iro_Bound:
4380                 return gen_Proj_Bound(node);
4381         case iro_Start:
4382                 proj = get_Proj_proj(node);
4383                 if (proj == pn_Start_X_initial_exec) {
4384                         ir_node *block = get_nodes_block(pred);
4385                         dbg_info *dbgi = get_irn_dbg_info(node);
4386                         ir_node *jump;
4387
4388                         /* we exchange the ProjX with a jump */
4389                         block = be_transform_node(block);
4390                         jump  = new_rd_Jmp(dbgi, current_ir_graph, block);
4391                         return jump;
4392                 }
4393                 if (node == be_get_old_anchor(anchor_tls)) {
4394                         return gen_Proj_tls(node);
4395                 }
4396                 break;
4397
4398         default:
4399                 if (is_ia32_l_FloattoLL(pred)) {
4400                         return gen_Proj_l_FloattoLL(node);
4401 #ifdef FIRM_EXT_GRS
4402                 } else if (!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4403 #else
4404                 } else {
4405 #endif
4406                         ir_mode *mode = get_irn_mode(node);
4407                         if (ia32_mode_needs_gp_reg(mode)) {
4408                                 ir_node *new_pred = be_transform_node(pred);
4409                                 ir_node *block    = be_transform_node(get_nodes_block(node));
4410                                 ir_node *new_proj = new_r_Proj(current_ir_graph, block, new_pred,
4411                                                                                            mode_Iu, get_Proj_proj(node));
4412 #ifdef DEBUG_libfirm
4413                                 new_proj->node_nr = node->node_nr;
4414 #endif
4415                                 return new_proj;
4416                         }
4417                 }
4418         }
4419         return be_duplicate_node(node);
4420 }
4421
4422 /**
4423  * Enters all transform functions into the generic pointer
4424  */
4425 static void register_transformers(void)
4426 {
4427         ir_op *op_Mulh;
4428
4429         /* first clear the generic function pointer for all ops */
4430         clear_irp_opcodes_generic_func();
4431
4432 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4433 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4434
4435         GEN(Add);
4436         GEN(Sub);
4437         GEN(Mul);
4438         GEN(And);
4439         GEN(Or);
4440         GEN(Eor);
4441
4442         GEN(Shl);
4443         GEN(Shr);
4444         GEN(Shrs);
4445         GEN(Rotl);
4446
4447         GEN(Quot);
4448
4449         GEN(Div);
4450         GEN(Mod);
4451         GEN(DivMod);
4452
4453         GEN(Minus);
4454         GEN(Conv);
4455         GEN(Abs);
4456         GEN(Not);
4457
4458         GEN(Load);
4459         GEN(Store);
4460         GEN(Cond);
4461
4462         GEN(Cmp);
4463         GEN(ASM);
4464         GEN(CopyB);
4465         GEN(Mux);
4466         GEN(Proj);
4467         GEN(Phi);
4468         GEN(IJmp);
4469         GEN(Bound);
4470
4471         /* transform ops from intrinsic lowering */
4472         GEN(ia32_l_Add);
4473         GEN(ia32_l_Adc);
4474         GEN(ia32_l_Mul);
4475         GEN(ia32_l_IMul);
4476         GEN(ia32_l_ShlDep);
4477         GEN(ia32_l_ShrDep);
4478         GEN(ia32_l_SarDep);
4479         GEN(ia32_l_ShlD);
4480         GEN(ia32_l_ShrD);
4481         GEN(ia32_l_Sub);
4482         GEN(ia32_l_Sbb);
4483         GEN(ia32_l_LLtoFloat);
4484         GEN(ia32_l_FloattoLL);
4485
4486         GEN(Const);
4487         GEN(SymConst);
4488         GEN(Unknown);
4489
4490         /* we should never see these nodes */
4491         BAD(Raise);
4492         BAD(Sel);
4493         BAD(InstOf);
4494         BAD(Cast);
4495         BAD(Free);
4496         BAD(Tuple);
4497         BAD(Id);
4498         //BAD(Bad);
4499         BAD(Confirm);
4500         BAD(Filter);
4501         BAD(CallBegin);
4502         BAD(EndReg);
4503         BAD(EndExcept);
4504
4505         /* handle generic backend nodes */
4506         GEN(be_FrameAddr);
4507         GEN(be_Call);
4508         GEN(be_IncSP);
4509         GEN(be_Return);
4510         GEN(be_AddSP);
4511         GEN(be_SubSP);
4512         GEN(be_Copy);
4513
4514         op_Mulh = get_op_Mulh();
4515         if (op_Mulh)
4516                 GEN(Mulh);
4517
4518 #undef GEN
4519 #undef BAD
4520 }
4521
4522 /**
4523  * Pre-transform all unknown and noreg nodes.
4524  */
4525 static void ia32_pretransform_node(void *arch_cg) {
4526         ia32_code_gen_t *cg = arch_cg;
4527
4528         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4529         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4530         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4531         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4532         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4533         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4534         get_fpcw();
4535 }
4536
4537 /**
4538  * Walker, checks if all ia32 nodes producing more than one result have their
4539  * Projs, otherwise creates new Projs and keeps them using a be_Keep node.
4540  */
4541 static void add_missing_keep_walker(ir_node *node, void *data)
4542 {
4543         int              n_outs, i;
4544         unsigned         found_projs = 0;
4545         const ir_edge_t *edge;
4546         ir_mode         *mode = get_irn_mode(node);
4547         ir_node         *last_keep;
4548         (void) data;
4549         if(mode != mode_T)
4550                 return;
4551         if(!is_ia32_irn(node))
4552                 return;
4553
4554         n_outs = get_ia32_n_res(node);
4555         if(n_outs <= 0)
4556                 return;
4557         if(is_ia32_SwitchJmp(node))
4558                 return;
4559
4560         assert(n_outs < (int) sizeof(unsigned) * 8);
4561         foreach_out_edge(node, edge) {
4562                 ir_node *proj = get_edge_src_irn(edge);
4563                 int      pn   = get_Proj_proj(proj);
4564
4565                 if (get_irn_mode(proj) == mode_M)
4566                         continue;
4567
4568                 assert(pn < n_outs);
4569                 found_projs |= 1 << pn;
4570         }
4571
4572
4573         /* are keeps missing? */
4574         last_keep = NULL;
4575         for(i = 0; i < n_outs; ++i) {
4576                 ir_node                     *block;
4577                 ir_node                     *in[1];
4578                 const arch_register_req_t   *req;
4579                 const arch_register_class_t *cls;
4580
4581                 if(found_projs & (1 << i)) {
4582                         continue;
4583                 }
4584
4585                 req = get_ia32_out_req(node, i);
4586                 cls = req->cls;
4587                 if(cls == NULL) {
4588                         continue;
4589                 }
4590                 if(cls == &ia32_reg_classes[CLASS_ia32_flags]) {
4591                         continue;
4592                 }
4593
4594                 block = get_nodes_block(node);
4595                 in[0] = new_r_Proj(current_ir_graph, block, node,
4596                                    arch_register_class_mode(cls), i);
4597                 if(last_keep != NULL) {
4598                         be_Keep_add_node(last_keep, cls, in[0]);
4599                 } else {
4600                         last_keep = be_new_Keep(cls, current_ir_graph, block, 1, in);
4601                         if(sched_is_scheduled(node)) {
4602                                 sched_add_after(node, last_keep);
4603                         }
4604                 }
4605         }
4606 }
4607
4608 /**
4609  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4610  * and keeps them.
4611  */
4612 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4613 {
4614         ir_graph *irg = be_get_birg_irg(cg->birg);
4615         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4616 }
4617
4618 /* do the transformation */
4619 void ia32_transform_graph(ia32_code_gen_t *cg) {
4620         int cse_last;
4621         ir_graph *irg = cg->irg;
4622
4623         register_transformers();
4624         env_cg       = cg;
4625         initial_fpcw = NULL;
4626
4627         BE_TIMER_PUSH(t_heights);
4628         heights      = heights_new(irg);
4629         BE_TIMER_POP(t_heights);
4630         ia32_calculate_non_address_mode_nodes(cg->birg);
4631
4632         /* the transform phase is not safe for CSE (yet) because several nodes get
4633          * attributes set after their creation */
4634         cse_last = get_opt_cse();
4635         set_opt_cse(0);
4636
4637         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4638
4639         set_opt_cse(cse_last);
4640
4641         ia32_free_non_address_mode_nodes();
4642         heights_free(heights);
4643         heights = NULL;
4644 }
4645
4646 void ia32_init_transform(void)
4647 {
4648         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4649 }