nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include "irargs_t.h"
  13 #include "irnode_t.h"
  14 #include "irgraph_t.h"
  15 #include "irmode_t.h"
  16 #include "iropt_t.h"
  17 #include "irop_t.h"
  18 #include "irprog_t.h"
  19 #include "iredges_t.h"
  20 #include "irgmod.h"
  21 #include "irvrfy.h"
  22 #include "ircons.h"
  23 #include "dbginfo.h"
  24 #include "debug.h"
  25
  26 #include "../benode_t.h"
  27 #include "../besched.h"
  28
  29 #include "bearch_ia32_t.h"
  30
  31 #include "ia32_nodes_attr.h"
  32 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  33 #include "ia32_transform.h"
  34 #include "ia32_new_nodes.h"
  35 #include "ia32_map_regs.h"
  36
  37 #include "gen_ia32_regalloc_if.h"
  38
  39 #ifdef NDEBUG
  40 #define SET_IA32_ORIG_NODE(n, o)
  41 #else
  42 #define SET_IA32_ORIG_NODE(n, o) set_ia32_orig_node(n, o);
  43 #endif /* NDEBUG */
  44
  45
  46 #define SFP_SIGN "0x80000000"
  47 #define DFP_SIGN "0x8000000000000000"
  48 #define SFP_ABS  "0x7FFFFFFF"
  49 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  50
  51 #define TP_SFP_SIGN "ia32_sfp_sign"
  52 #define TP_DFP_SIGN "ia32_dfp_sign"
  53 #define TP_SFP_ABS  "ia32_sfp_abs"
  54 #define TP_DFP_ABS  "ia32_dfp_abs"
  55
  56 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  57 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  58 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  59 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  60
  61 extern ir_op *get_op_Mulh(void);
  62
  63 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  64                                                                           ir_node *op1, ir_node *op2, ir_node *mem, ir_mode *mode);
  65
  66 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  67                                                                          ir_node *op, ir_node *mem, ir_mode *mode);
  68
  69 typedef enum {
  70         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  71 } ia32_known_const_t;
  72
  73 /****************************************************************************************************
  74  *                  _        _                        __                           _   _
  75  *                 | |      | |                      / _|                         | | (_)
  76  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  77  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  78  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  79  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  80  *
  81  ****************************************************************************************************/
  82
  83 /**
  84  * Gets the Proj with number pn from irn.
  85  */
  86 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
  87         const ir_edge_t *edge;
  88         ir_node   *proj;
  89         assert(get_irn_mode(irn) == mode_T && "need mode_T");
  90
  91         foreach_out_edge(irn, edge) {
  92                 proj = get_edge_src_irn(edge);
  93
  94                 if (get_Proj_proj(proj) == pn)
  95                         return proj;
  96         }
  97
  98         return NULL;
  99 }
 100
 101 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 102 static const char *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
 103         static const struct {
 104                 const char *tp_name;
 105                 const char *ent_name;
 106                 const char *cnst_str;
 107         } names [ia32_known_const_max] = {
 108                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 109                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 110                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 111                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 112         };
 113         static struct entity *ent_cache[ia32_known_const_max];
 114
 115         const char    *tp_name, *ent_name, *cnst_str;
 116         ir_type       *tp;
 117         ir_node       *cnst;
 118         ir_graph      *rem;
 119         entity        *ent;
 120         tarval        *tv;
 121
 122         ent_name = names[kct].ent_name;
 123         if (! ent_cache[kct]) {
 124                 tp_name  = names[kct].tp_name;
 125                 cnst_str = names[kct].cnst_str;
 126
 127                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 128                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 129                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 130
 131                 set_entity_ld_ident(ent, get_entity_ident(ent));
 132                 set_entity_visibility(ent, visibility_local);
 133                 set_entity_variability(ent, variability_constant);
 134                 set_entity_allocation(ent, allocation_static);
 135
 136                 /* we create a new entity here: It's initialization must resist on the
 137                     const code irg */
 138                 rem = current_ir_graph;
 139                 current_ir_graph = get_const_code_irg();
 140                 cnst = new_Const(mode, tv);
 141                 current_ir_graph = rem;
 142
 143                 set_atomic_ent_value(ent, cnst);
 144
 145                 /* cache the entry */
 146                 ent_cache[kct] = ent;
 147         }
 148         return ent_name;
 149 }
 150
 151 #ifndef NDEBUG
 152 /**
 153  * Prints the old node name on cg obst and returns a pointer to it.
 154  */
 155 const char *get_old_node_name(ia32_transform_env_t *env) {
 156         ia32_isa_t *isa = (ia32_isa_t *)env->cg->arch_env->isa;
 157
 158         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", env->irn);
 159         obstack_1grow(isa->name_obst, 0);
 160         isa->name_obst_size += obstack_object_size(isa->name_obst);
 161         return obstack_finish(isa->name_obst);
 162 }
 163 #endif /* NDEBUG */
 164
 165 /* determine if one operator is an Imm */
 166 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 167         if (op1)
 168                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 169         else return is_ia32_Cnst(op2) ? op2 : NULL;
 170 }
 171
 172 /* determine if one operator is not an Imm */
 173 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 174         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 175 }
 176
 177
 178 /**
 179  * Construct a standard binary operation, set AM and immediate if required.
 180  *
 181  * @param env   The transformation environment
 182  * @param op1   The first operand
 183  * @param op2   The second operand
 184  * @param func  The node constructor function
 185  * @return The constructed ia32 node.
 186  */
 187 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 188         ir_node           *new_op   = NULL;
 189         ir_mode           *mode     = env->mode;
 190         dbg_info          *dbg      = env->dbg;
 191         ir_graph          *irg      = env->irg;
 192         ir_node           *block    = env->block;
 193         firm_dbg_module_t *mod      = env->mod;
 194         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 195         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 196         ir_node           *nomem    = new_NoMem();
 197         ir_node           *expr_op, *imm_op;
 198
 199         /* Check if immediate optimization is on and */
 200         /* if it's an operation with immediate.      */
 201         if (! env->cg->opt.immops) {
 202                 expr_op = op1;
 203                 imm_op  = NULL;
 204         }
 205         else if (is_op_commutative(get_irn_op(env->irn))) {
 206                 imm_op  = get_immediate_op(op1, op2);
 207                 expr_op = get_expr_op(op1, op2);
 208         }
 209         else {
 210                 imm_op  = get_immediate_op(NULL, op2);
 211                 expr_op = get_expr_op(op1, op2);
 212         }
 213
 214         assert((expr_op || imm_op) && "invalid operands");
 215
 216         if (!expr_op) {
 217                 /* We have two consts here: not yet supported */
 218                 imm_op = NULL;
 219         }
 220
 221         if (mode_is_float(mode)) {
 222                 /* floating point operations */
 223                 if (imm_op) {
 224                         DB((mod, LEVEL_1, "FP with immediate ..."));
 225                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem, mode_T);
 226                         set_ia32_Immop_attr(new_op, imm_op);
 227                         set_ia32_am_support(new_op, ia32_am_None);
 228                 }
 229                 else {
 230                         DB((mod, LEVEL_1, "FP binop ..."));
 231                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 232                         set_ia32_am_support(new_op, ia32_am_Source);
 233                 }
 234         }
 235         else {
 236                 /* integer operations */
 237                 if (imm_op) {
 238                         /* This is expr + const */
 239                         DB((mod, LEVEL_1, "INT with immediate ..."));
 240                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem, mode_T);
 241                         set_ia32_Immop_attr(new_op, imm_op);
 242
 243                         /* set AM support */
 244                         set_ia32_am_support(new_op, ia32_am_Dest);
 245                 }
 246                 else {
 247                         DB((mod, LEVEL_1, "INT binop ..."));
 248                         /* This is a normal operation */
 249                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 250
 251                         /* set AM support */
 252                         set_ia32_am_support(new_op, ia32_am_Full);
 253                 }
 254         }
 255
 256         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 257
 258         set_ia32_res_mode(new_op, mode);
 259
 260         if (is_op_commutative(get_irn_op(env->irn))) {
 261                 set_ia32_commutative(new_op);
 262         }
 263
 264         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 265 }
 266
 267
 268
 269 /**
 270  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 271  *
 272  * @param env   The transformation environment
 273  * @param op1   The first operand
 274  * @param op2   The second operand
 275  * @param func  The node constructor function
 276  * @return The constructed ia32 node.
 277  */
 278 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 279         ir_node           *new_op = NULL;
 280         ir_mode           *mode   = env->mode;
 281         dbg_info          *dbg    = env->dbg;
 282         ir_graph          *irg    = env->irg;
 283         ir_node           *block  = env->block;
 284         firm_dbg_module_t *mod    = env->mod;
 285         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 286         ir_node           *nomem  = new_NoMem();
 287         ir_node           *expr_op, *imm_op;
 288         tarval            *tv;
 289
 290         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 291
 292         /* Check if immediate optimization is on and */
 293         /* if it's an operation with immediate.      */
 294         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 295         expr_op = get_expr_op(op1, op2);
 296
 297         assert((expr_op || imm_op) && "invalid operands");
 298
 299         if (!expr_op) {
 300                 /* We have two consts here: not yet supported */
 301                 imm_op = NULL;
 302         }
 303
 304         /* Limit imm_op within range imm8 */
 305         if (imm_op) {
 306                 tv = get_ia32_Immop_tarval(imm_op);
 307
 308                 if (tv) {
 309                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 310                 }
 311                 else {
 312                         imm_op = NULL;
 313                 }
 314         }
 315
 316         /* integer operations */
 317         if (imm_op) {
 318                 /* This is shift/rot with const */
 319                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 320
 321                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 322                 set_ia32_Immop_attr(new_op, imm_op);
 323         }
 324         else {
 325                 /* This is a normal shift/rot */
 326                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 327                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 328         }
 329
 330         /* set AM support */
 331         set_ia32_am_support(new_op, ia32_am_Dest);
 332
 333         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 334
 335         set_ia32_res_mode(new_op, mode);
 336
 337         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 338 }
 339
 340
 341 /**
 342  * Construct a standard unary operation, set AM and immediate if required.
 343  *
 344  * @param env   The transformation environment
 345  * @param op    The operand
 346  * @param func  The node constructor function
 347  * @return The constructed ia32 node.
 348  */
 349 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 350         ir_node           *new_op = NULL;
 351         ir_mode           *mode   = env->mode;
 352         dbg_info          *dbg    = env->dbg;
 353         firm_dbg_module_t *mod    = env->mod;
 354         ir_graph          *irg    = env->irg;
 355         ir_node           *block  = env->block;
 356         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 357         ir_node           *nomem  = new_NoMem();
 358
 359         new_op = func(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
 360
 361         if (mode_is_float(mode)) {
 362                 DB((mod, LEVEL_1, "FP unop ..."));
 363                 /* floating point operations don't support implicit store */
 364                 set_ia32_am_support(new_op, ia32_am_None);
 365         }
 366         else {
 367                 DB((mod, LEVEL_1, "INT unop ..."));
 368                 set_ia32_am_support(new_op, ia32_am_Dest);
 369         }
 370
 371         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 372
 373         set_ia32_res_mode(new_op, mode);
 374
 375         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 376 }
 377
 378
 379
 380 /**
 381  * Creates an ia32 Add with immediate.
 382  *
 383  * @param env       The transformation environment
 384  * @param expr_op   The expression operator
 385  * @param const_op  The constant
 386  * @return the created ia32 Add node
 387  */
 388 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 389         ir_node                *new_op     = NULL;
 390         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 391         firm_dbg_module_t      *mod        = env->mod;
 392         dbg_info               *dbg        = env->dbg;
 393         ir_graph               *irg        = env->irg;
 394         ir_node                *block      = env->block;
 395         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 396         ir_node                *nomem      = new_NoMem();
 397         int                     normal_add = 1;
 398         tarval_classification_t class_tv, class_negtv;
 399
 400         /* try to optimize to inc/dec  */
 401         if (env->cg->opt.incdec && tv) {
 402                 /* optimize tarvals */
 403                 class_tv    = classify_tarval(tv);
 404                 class_negtv = classify_tarval(tarval_neg(tv));
 405
 406                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 407                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 408                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 409                         normal_add = 0;
 410                 }
 411                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 412                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 413                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 414                         normal_add = 0;
 415                 }
 416         }
 417
 418         if (normal_add) {
 419                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 420                 set_ia32_Immop_attr(new_op, const_op);
 421         }
 422
 423         return new_op;
 424 }
 425
 426 /**
 427  * Creates an ia32 Add.
 428  *
 429  * @param dbg       firm node dbg
 430  * @param block     the block the new node should belong to
 431  * @param op1       first operator
 432  * @param op2       second operator
 433  * @param mode      node mode
 434  * @return the created ia32 Add node
 435  */
 436 static ir_node *gen_Add(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 437         ir_node  *new_op = NULL;
 438         dbg_info *dbg    = env->dbg;
 439         ir_mode  *mode   = env->mode;
 440         ir_graph *irg    = env->irg;
 441         ir_node  *block  = env->block;
 442         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 443         ir_node  *nomem  = new_NoMem();
 444         ir_node  *expr_op, *imm_op;
 445
 446         /* Check if immediate optimization is on and */
 447         /* if it's an operation with immediate.      */
 448         imm_op  = env->cg->opt.immops ? get_immediate_op(op1, op2) : NULL;
 449         expr_op = get_expr_op(op1, op2);
 450
 451         assert((expr_op || imm_op) && "invalid operands");
 452
 453         if (mode_is_float(mode)) {
 454                 return gen_binop(env, op1, op2, new_rd_ia32_fAdd);
 455         }
 456         else {
 457                 /* integer ADD */
 458                 if (!expr_op) {
 459                         /* No expr_op means, that we have two const - one symconst and */
 460                         /* one tarval or another symconst - because this case is not   */
 461                         /* covered by constant folding                                 */
 462
 463                         new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 464                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 465                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 466
 467                         /* set AM support */
 468                         set_ia32_am_support(new_op, ia32_am_Source);
 469                         set_ia32_op_type(new_op, ia32_AddrModeS);
 470                         set_ia32_am_flavour(new_op, ia32_am_O);
 471
 472                         /* Lea doesn't need a Proj */
 473                         return new_op;
 474                 }
 475                 else if (imm_op) {
 476                         /* This is expr + const */
 477                         new_op = gen_imm_Add(env, expr_op, imm_op);
 478
 479                         /* set AM support */
 480                         set_ia32_am_support(new_op, ia32_am_Dest);
 481                 }
 482                 else {
 483                         /* This is a normal add */
 484                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 485
 486                         /* set AM support */
 487                         set_ia32_am_support(new_op, ia32_am_Full);
 488                 }
 489         }
 490
 491         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 492
 493         set_ia32_res_mode(new_op, mode);
 494
 495         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 496 }
 497
 498
 499
 500 /**
 501  * Creates an ia32 Mul.
 502  *
 503  * @param dbg       firm node dbg
 504  * @param block     the block the new node should belong to
 505  * @param op1       first operator
 506  * @param op2       second operator
 507  * @param mode      node mode
 508  * @return the created ia32 Mul node
 509  */
 510 static ir_node *gen_Mul(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 511         ir_node *new_op;
 512
 513         if (mode_is_float(env->mode)) {
 514                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMul);
 515         }
 516         else {
 517                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 518         }
 519
 520         return new_op;
 521 }
 522
 523
 524
 525 /**
 526  * Creates an ia32 Mulh.
 527  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 528  * this result while Mul returns the lower 32 bit.
 529  *
 530  * @param env   The transformation environment
 531  * @param op1   The first operator
 532  * @param op2   The second operator
 533  * @return the created ia32 Mulh node
 534  */
 535 static ir_node *gen_Mulh(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 536         ir_node *proj_EAX, *proj_EDX, *mulh;
 537         ir_node *in[1];
 538
 539         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 540         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 541         mulh     = get_Proj_pred(proj_EAX);
 542         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 543
 544         /* to be on the save side */
 545         set_Proj_proj(proj_EAX, pn_EAX);
 546
 547         if (get_ia32_cnst(mulh)) {
 548                 /* Mulh with const cannot have AM */
 549                 set_ia32_am_support(mulh, ia32_am_None);
 550         }
 551         else {
 552                 /* Mulh cannot have AM for destination */
 553                 set_ia32_am_support(mulh, ia32_am_Source);
 554         }
 555
 556         in[0] = proj_EAX;
 557
 558         /* keep EAX */
 559         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 560
 561         return proj_EDX;
 562 }
 563
 564
 565
 566 /**
 567  * Creates an ia32 And.
 568  *
 569  * @param env   The transformation environment
 570  * @param op1   The first operator
 571  * @param op2   The second operator
 572  * @return The created ia32 And node
 573  */
 574 static ir_node *gen_And(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 575         if (mode_is_float(env->mode)) {
 576                 return gen_binop(env, op1, op2, new_rd_ia32_fAnd);
 577         }
 578         else {
 579                 return gen_binop(env, op1, op2, new_rd_ia32_And);
 580         }
 581 }
 582
 583
 584
 585 /**
 586  * Creates an ia32 Or.
 587  *
 588  * @param env   The transformation environment
 589  * @param op1   The first operator
 590  * @param op2   The second operator
 591  * @return The created ia32 Or node
 592  */
 593 static ir_node *gen_Or(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 594         if (mode_is_float(env->mode)) {
 595                 return gen_binop(env, op1, op2, new_rd_ia32_fOr);
 596         }
 597         else {
 598                 return gen_binop(env, op1, op2, new_rd_ia32_Or);
 599         }
 600 }
 601
 602
 603
 604 /**
 605  * Creates an ia32 Eor.
 606  *
 607  * @param env   The transformation environment
 608  * @param op1   The first operator
 609  * @param op2   The second operator
 610  * @return The created ia32 Eor node
 611  */
 612 static ir_node *gen_Eor(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 613         if (mode_is_float(env->mode)) {
 614                 return gen_binop(env, op1, op2, new_rd_ia32_fEor);
 615         }
 616         else {
 617                 return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 618         }
 619 }
 620
 621
 622
 623 /**
 624  * Creates an ia32 Max.
 625  *
 626  * @param env      The transformation environment
 627  * @param op1      The first operator
 628  * @param op2      The second operator
 629  * @return the created ia32 Max node
 630  */
 631 static ir_node *gen_Max(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 632         ir_node *new_op;
 633
 634         if (mode_is_float(env->mode)) {
 635                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMax);
 636         }
 637         else {
 638                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 639                 set_ia32_am_support(new_op, ia32_am_None);
 640                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 641         }
 642
 643         return new_op;
 644 }
 645
 646
 647
 648 /**
 649  * Creates an ia32 Min.
 650  *
 651  * @param env      The transformation environment
 652  * @param op1      The first operator
 653  * @param op2      The second operator
 654  * @return the created ia32 Min node
 655  */
 656 static ir_node *gen_Min(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 657         ir_node *new_op;
 658
 659         if (mode_is_float(env->mode)) {
 660                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMin);
 661         }
 662         else {
 663                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 664                 set_ia32_am_support(new_op, ia32_am_None);
 665                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 666         }
 667
 668         return new_op;
 669 }
 670
 671
 672
 673 /**
 674  * Creates an ia32 Sub with immediate.
 675  *
 676  * @param env   The transformation environment
 677  * @param op1   The first operator
 678  * @param op2   The second operator
 679  * @return The created ia32 Sub node
 680  */
 681 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 682         ir_node                *new_op     = NULL;
 683         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 684         firm_dbg_module_t      *mod        = env->mod;
 685         dbg_info               *dbg        = env->dbg;
 686         ir_graph               *irg        = env->irg;
 687         ir_node                *block      = env->block;
 688         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 689         ir_node                *nomem      = new_NoMem();
 690         int                     normal_sub = 1;
 691         tarval_classification_t class_tv, class_negtv;
 692
 693         /* try to optimize to inc/dec  */
 694         if (env->cg->opt.incdec && tv) {
 695                 /* optimize tarvals */
 696                 class_tv    = classify_tarval(tv);
 697                 class_negtv = classify_tarval(tarval_neg(tv));
 698
 699                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 700                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 701                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 702                         normal_sub = 0;
 703                 }
 704                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 705                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 706                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 707                         normal_sub = 0;
 708                 }
 709         }
 710
 711         if (normal_sub) {
 712                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 713                 set_ia32_Immop_attr(new_op, const_op);
 714         }
 715
 716         return new_op;
 717 }
 718
 719 /**
 720  * Creates an ia32 Sub.
 721  *
 722  * @param env   The transformation environment
 723  * @param op1   The first operator
 724  * @param op2   The second operator
 725  * @return The created ia32 Sub node
 726  */
 727 static ir_node *gen_Sub(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 728         ir_node  *new_op = NULL;
 729         dbg_info *dbg    = env->dbg;
 730         ir_mode  *mode   = env->mode;
 731         ir_graph *irg    = env->irg;
 732         ir_node  *block  = env->block;
 733         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 734         ir_node  *nomem  = new_NoMem();
 735         ir_node  *expr_op, *imm_op;
 736
 737         /* Check if immediate optimization is on and */
 738         /* if it's an operation with immediate.      */
 739         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 740         expr_op = get_expr_op(op1, op2);
 741
 742         assert((expr_op || imm_op) && "invalid operands");
 743
 744         if (mode_is_float(mode)) {
 745                 return gen_binop(env, op1, op2, new_rd_ia32_fSub);
 746         }
 747         else {
 748                 /* integer SUB */
 749                 if (!expr_op) {
 750                         /* No expr_op means, that we have two const - one symconst and */
 751                         /* one tarval or another symconst - because this case is not   */
 752                         /* covered by constant folding                                 */
 753
 754                         new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 755                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 756                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 757
 758                         /* set AM support */
 759                         set_ia32_am_support(new_op, ia32_am_Source);
 760                         set_ia32_op_type(new_op, ia32_AddrModeS);
 761                         set_ia32_am_flavour(new_op, ia32_am_O);
 762
 763                         /* Lea doesn't need a Proj */
 764                         return new_op;
 765                 }
 766                 else if (imm_op) {
 767                         /* This is expr - const */
 768                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 769
 770                         /* set AM support */
 771                         set_ia32_am_support(new_op, ia32_am_Dest);
 772                 }
 773                 else {
 774                         /* This is a normal sub */
 775                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 776
 777                         /* set AM support */
 778                         set_ia32_am_support(new_op, ia32_am_Full);
 779                 }
 780         }
 781
 782         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 783
 784         set_ia32_res_mode(new_op, mode);
 785
 786         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 787 }
 788
 789
 790
 791 /**
 792  * Generates an ia32 DivMod with additional infrastructure for the
 793  * register allocator if needed.
 794  *
 795  * @param env      The transformation environment
 796  * @param dividend -no comment- :)
 797  * @param divisor  -no comment- :)
 798  * @param dm_flav  flavour_Div/Mod/DivMod
 799  * @return The created ia32 DivMod node
 800  */
 801 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 802         ir_node  *res, *proj;
 803         ir_node  *edx_node, *cltd;
 804         ir_node  *in_keep[1];
 805         dbg_info *dbg   = env->dbg;
 806         ir_graph *irg   = env->irg;
 807         ir_node  *block = env->block;
 808         ir_mode  *mode  = env->mode;
 809         ir_node  *irn   = env->irn;
 810         ir_node  *mem;
 811
 812         switch (dm_flav) {
 813                 case flavour_Div:
 814                         mem  = get_Div_mem(irn);
 815                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 816                         break;
 817                 case flavour_Mod:
 818                         mem  = get_Mod_mem(irn);
 819                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 820                         break;
 821                 case flavour_DivMod:
 822                         mem  = get_DivMod_mem(irn);
 823                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 824                         break;
 825                 default:
 826                         assert(0);
 827         }
 828
 829         if (mode_is_signed(mode)) {
 830                 /* in signed mode, we need to sign extend the dividend */
 831                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend, mode_T);
 832                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EAX);
 833                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EDX);
 834         }
 835         else {
 836                 edx_node = new_rd_ia32_Const(dbg, irg, block, mode_Iu);
 837                 set_ia32_Const_type(edx_node, ia32_Const);
 838                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 839         }
 840
 841         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, mode_T);
 842
 843         set_ia32_flavour(res, dm_flav);
 844         set_ia32_n_res(res, 2);
 845
 846         /* Only one proj is used -> We must add a second proj and */
 847         /* connect this one to a Keep node to eat up the second   */
 848         /* destroyed register.                                    */
 849         if (get_irn_n_edges(irn) == 1) {
 850                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 851                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 852
 853                 if (get_Proj_proj(proj) == pn_DivMod_res_div) {
 854                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 855                 }
 856                 else {
 857                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 858                 }
 859
 860                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 861         }
 862
 863         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
 864
 865         set_ia32_res_mode(res, mode_Is);
 866
 867         return res;
 868 }
 869
 870
 871 /**
 872  * Wrapper for generate_DivMod. Sets flavour_Mod.
 873  */
 874 static ir_node *gen_Mod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 875         return generate_DivMod(env, op1, op2, flavour_Mod);
 876 }
 877
 878
 879
 880 /**
 881  * Wrapper for generate_DivMod. Sets flavour_Div.
 882  */
 883 static ir_node *gen_Div(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 884         return generate_DivMod(env, op1, op2, flavour_Div);
 885 }
 886
 887
 888
 889 /**
 890  * Wrapper for generate_DivMod. Sets flavour_DivMod.
 891  */
 892 static ir_node *gen_DivMod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 893         return generate_DivMod(env, op1, op2, flavour_DivMod);
 894 }
 895
 896
 897
 898 /**
 899  * Creates an ia32 floating Div.
 900  *
 901  * @param env   The transformation environment
 902  * @param op1   The first operator
 903  * @param op2   The second operator
 904  * @return The created ia32 fDiv node
 905  */
 906 static ir_node *gen_Quot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 907         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 908         ir_node *nomem = new_rd_NoMem(env->irg);
 909         ir_node *new_op;
 910
 911         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, mode_T);
 912         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
 913         set_ia32_am_support(new_op, ia32_am_Source);
 914
 915         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 916
 917         return new_op;
 918 }
 919
 920
 921
 922 /**
 923  * Creates an ia32 Shl.
 924  *
 925  * @param env   The transformation environment
 926  * @param op1   The first operator
 927  * @param op2   The second operator
 928  * @return The created ia32 Shl node
 929  */
 930 static ir_node *gen_Shl(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 931         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shl);
 932 }
 933
 934
 935
 936 /**
 937  * Creates an ia32 Shr.
 938  *
 939  * @param env   The transformation environment
 940  * @param op1   The first operator
 941  * @param op2   The second operator
 942  * @return The created ia32 Shr node
 943  */
 944 static ir_node *gen_Shr(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 945         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shr);
 946 }
 947
 948
 949
 950 /**
 951  * Creates an ia32 Shrs.
 952  *
 953  * @param env   The transformation environment
 954  * @param op1   The first operator
 955  * @param op2   The second operator
 956  * @return The created ia32 Shrs node
 957  */
 958 static ir_node *gen_Shrs(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 959         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shrs);
 960 }
 961
 962
 963
 964 /**
 965  * Creates an ia32 RotL.
 966  *
 967  * @param env   The transformation environment
 968  * @param op1   The first operator
 969  * @param op2   The second operator
 970  * @return The created ia32 RotL node
 971  */
 972 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 973         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
 974 }
 975
 976
 977
 978 /**
 979  * Creates an ia32 RotR.
 980  * NOTE: There is no RotR with immediate because this would always be a RotL
 981  *       "imm-mode_size_bits" which can be pre-calculated.
 982  *
 983  * @param env   The transformation environment
 984  * @param op1   The first operator
 985  * @param op2   The second operator
 986  * @return The created ia32 RotR node
 987  */
 988 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 989         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
 990 }
 991
 992
 993
 994 /**
 995  * Creates an ia32 RotR or RotL (depending on the found pattern).
 996  *
 997  * @param env   The transformation environment
 998  * @param op1   The first operator
 999  * @param op2   The second operator
1000  * @return The created ia32 RotL or RotR node
1001  */
1002 static ir_node *gen_Rot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1003         ir_node *rotate = NULL;
1004
1005         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1006                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1007                  that means we can create a RotR instead of an Add and a RotL */
1008
1009         if (is_Proj(op2)) {
1010                 ir_node *pred = get_Proj_pred(op2);
1011
1012                 if (is_ia32_Add(pred)) {
1013                         ir_node *pred_pred = get_irn_n(pred, 2);
1014                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1015                         long     bits      = get_mode_size_bits(env->mode);
1016
1017                         if (is_Proj(pred_pred)) {
1018                                 pred_pred = get_Proj_pred(pred_pred);
1019                         }
1020
1021                         if (is_ia32_Minus(pred_pred) &&
1022                                 tarval_is_long(tv)       &&
1023                                 get_tarval_long(tv) == bits)
1024                         {
1025                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1026                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1027                         }
1028
1029                 }
1030         }
1031
1032         if (!rotate) {
1033                 rotate = gen_RotL(env, op1, op2);
1034         }
1035
1036         return rotate;
1037 }
1038
1039
1040
1041 /**
1042  * Transforms a Minus node.
1043  *
1044  * @param env   The transformation environment
1045  * @param op    The operator
1046  * @return The created ia32 Minus node
1047  */
1048 static ir_node *gen_Minus(ia32_transform_env_t *env, ir_node *op) {
1049         const char *name;
1050         ir_node *new_op;
1051         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1052         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1053         ir_node *nomem    = new_rd_NoMem(env->irg);
1054         int      size;
1055
1056         if (mode_is_float(env->mode)) {
1057                 new_op = new_rd_ia32_fEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1058
1059                 size   = get_mode_size_bits(env->mode);
1060                 name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1061
1062                 set_ia32_sc(new_op, name);
1063
1064                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1065
1066                 set_ia32_res_mode(new_op, env->mode);
1067
1068                 new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1069         }
1070         else {
1071                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1072         }
1073
1074         return new_op;
1075 }
1076
1077
1078
1079 /**
1080  * Transforms a Not node.
1081  *
1082  * @param env   The transformation environment
1083  * @param op    The operator
1084  * @return The created ia32 Not node
1085  */
1086 static ir_node *gen_Not(ia32_transform_env_t *env, ir_node *op) {
1087         ir_node *new_op;
1088
1089         if (mode_is_float(env->mode)) {
1090                 assert(0);
1091         }
1092         else {
1093                 new_op = gen_unop(env, op, new_rd_ia32_Not);
1094         }
1095
1096         return new_op;
1097 }
1098
1099
1100
1101 /**
1102  * Transforms an Abs node.
1103  *
1104  * @param env   The transformation environment
1105  * @param op    The operator
1106  * @return The created ia32 Abs node
1107  */
1108 static ir_node *gen_Abs(ia32_transform_env_t *env, ir_node *op) {
1109         ir_node  *res, *p_eax, *p_edx;
1110         dbg_info *dbg      = env->dbg;
1111         ir_mode  *mode     = env->mode;
1112         ir_graph *irg      = env->irg;
1113         ir_node  *block    = env->block;
1114         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1115         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1116         ir_node  *nomem    = new_NoMem();
1117         int       size;
1118         const char *name;
1119
1120         if (mode_is_float(mode)) {
1121                 res = new_rd_ia32_fAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1122
1123                 size   = get_mode_size_bits(mode);
1124                 name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1125
1126                 set_ia32_sc(res, name);
1127
1128                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1129
1130                 set_ia32_res_mode(res, mode);
1131
1132                 res = new_rd_Proj(dbg, irg, block, res, mode, 0);
1133         }
1134         else {
1135                 res   = new_rd_ia32_Cdq(dbg, irg, block, op, mode_T);
1136                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1137                 set_ia32_res_mode(res, mode);
1138
1139                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_EAX);
1140                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_EDX);
1141
1142                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem, mode_T);
1143                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1144                 set_ia32_res_mode(res, mode);
1145
1146                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1147
1148                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem, mode_T);
1149                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1150                 set_ia32_res_mode(res, mode);
1151
1152                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1153         }
1154
1155         return res;
1156 }
1157
1158
1159
1160 /**
1161  * Transforms a Load.
1162  *
1163  * @param mod     the debug module
1164  * @param block   the block the new node should belong to
1165  * @param node    the ir Load node
1166  * @param mode    node mode
1167  * @return the created ia32 Load node
1168  */
1169 static ir_node *gen_Load(ia32_transform_env_t *env) {
1170         ir_node *node  = env->irn;
1171         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1172         ir_mode *mode  = get_Load_mode(node);
1173         ir_node *new_op;
1174
1175         if (mode_is_float(mode)) {
1176                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, get_Load_ptr(node), noreg, get_Load_mem(node), env->mode);
1177         }
1178         else {
1179                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, get_Load_ptr(node), noreg, get_Load_mem(node), env->mode);
1180         }
1181
1182         set_ia32_am_support(new_op, ia32_am_Source);
1183         set_ia32_op_type(new_op, ia32_AddrModeS);
1184         set_ia32_am_flavour(new_op, ia32_B);
1185         set_ia32_ls_mode(new_op, mode);
1186
1187         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1188
1189         return new_op;
1190 }
1191
1192
1193
1194 /**
1195  * Transforms a Store.
1196  *
1197  * @param mod     the debug module
1198  * @param block   the block the new node should belong to
1199  * @param node    the ir Store node
1200  * @param mode    node mode
1201  * @return the created ia32 Store node
1202  */
1203 static ir_node *gen_Store(ia32_transform_env_t *env) {
1204         ir_node *node  = env->irn;
1205         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1206         ir_node *val   = get_Store_value(node);
1207         ir_node *ptr   = get_Store_ptr(node);
1208         ir_node *mem   = get_Store_mem(node);
1209         ir_mode *mode  = get_irn_mode(val);
1210         ir_node *sval  = val;
1211         ir_node *new_op;
1212
1213         /* in case of storing a const (but not a symconst) -> make it an attribute */
1214         if (is_ia32_Const(val)) {
1215                 sval = noreg;
1216         }
1217
1218         if (mode_is_float(mode)) {
1219                 new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1220         }
1221         else if (get_mode_size_bits(mode) == 8) {
1222                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1223         }
1224         else {
1225                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1226         }
1227
1228         /* stored const is an attribute (saves a register) */
1229         if (is_ia32_Const(val)) {
1230                 set_ia32_Immop_attr(new_op, val);
1231         }
1232
1233         set_ia32_am_support(new_op, ia32_am_Dest);
1234         set_ia32_op_type(new_op, ia32_AddrModeD);
1235         set_ia32_am_flavour(new_op, ia32_B);
1236         set_ia32_ls_mode(new_op, get_irn_mode(val));
1237
1238         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1239
1240         return new_op;
1241 }
1242
1243
1244
1245 /**
1246  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1247  *
1248  * @param env   The transformation environment
1249  * @return The transformed node.
1250  */
1251 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1252         dbg_info *dbg      = env->dbg;
1253         ir_graph *irg      = env->irg;
1254         ir_node  *block    = env->block;
1255         ir_node  *node     = env->irn;
1256         ir_node  *sel      = get_Cond_selector(node);
1257         ir_mode  *sel_mode = get_irn_mode(sel);
1258         ir_node  *res      = NULL;
1259         ir_node  *pred     = NULL;
1260         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1261         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1262
1263         if (is_Proj(sel) && sel_mode == mode_b) {
1264                 ir_node  *nomem = new_NoMem();
1265
1266                 pred  = get_Proj_pred(sel);
1267
1268                 /* get both compare operators */
1269                 cmp_a = get_Cmp_left(pred);
1270                 cmp_b = get_Cmp_right(pred);
1271
1272                 /* check if we can use a CondJmp with immediate */
1273                 cnst = env->cg->opt.immops ? get_immediate_op(cmp_a, cmp_b) : NULL;
1274                 expr = get_expr_op(cmp_a, cmp_b);
1275
1276                 if (cnst && expr) {
1277                         if (mode_is_int(get_irn_mode(expr))) {
1278                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1279                                         /* a Cmp A, 0 */
1280                                         ir_node *op1 = expr;
1281                                         ir_node *op2 = expr;
1282                                         ir_node *and = skip_Proj(expr);
1283                                         char *cnst = NULL;
1284
1285                                         /* check, if expr is an only once used And operation */
1286                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1287                                                 op1 = get_irn_n(and, 2);
1288                                                 op2 = get_irn_n(and, 3);
1289
1290                                                 cnst = get_ia32_cnst(and);
1291                                         }
1292                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2, mode_T);
1293                                         set_ia32_pncode(res, get_Proj_proj(sel));
1294
1295                                         if (cnst) {
1296                                                 copy_ia32_Immop_attr(res, and);
1297                                         }
1298
1299                                         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1300                                         return res;
1301                                 }
1302                         }
1303
1304                         if (mode_is_float(get_irn_mode(expr))) {
1305                                 res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1306                         }
1307                         else {
1308                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1309                         }
1310                         set_ia32_Immop_attr(res, cnst);
1311                 }
1312                 else {
1313                         if (mode_is_float(get_irn_mode(cmp_a))) {
1314                                 res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1315                         }
1316                         else {
1317                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1318                         }
1319                 }
1320
1321                 set_ia32_pncode(res, get_Proj_proj(sel));
1322                 set_ia32_am_support(res, ia32_am_Source);
1323         }
1324         else {
1325                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, sel, mode_T);
1326                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1327         }
1328
1329         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1330         return res;
1331 }
1332
1333
1334
1335 /**
1336  * Transforms a CopyB node.
1337  *
1338  * @param env   The transformation environment
1339  * @return The transformed node.
1340  */
1341 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1342         ir_node  *res   = NULL;
1343         dbg_info *dbg   = env->dbg;
1344         ir_graph *irg   = env->irg;
1345         ir_mode  *mode  = env->mode;
1346         ir_node  *block = env->block;
1347         ir_node  *node  = env->irn;
1348         ir_node  *src   = get_CopyB_src(node);
1349         ir_node  *dst   = get_CopyB_dst(node);
1350         ir_node  *mem   = get_CopyB_mem(node);
1351         int       size  = get_type_size_bytes(get_CopyB_type(node));
1352         int       rem;
1353
1354         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1355         /* then we need the size explicitly in ECX.                    */
1356         if (size >= 16 * 4) {
1357                 rem = size & 0x3; /* size % 4 */
1358                 size >>= 2;
1359
1360                 res = new_rd_ia32_Const(dbg, irg, block, mode_Is);
1361                 set_ia32_op_type(res, ia32_Const);
1362                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1363
1364                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1365                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1366         }
1367         else {
1368                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1369                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1370         }
1371
1372         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1373
1374         return res;
1375 }
1376
1377
1378
1379 /**
1380  * Transforms a Mux node into CMov.
1381  *
1382  * @param env   The transformation environment
1383  * @return The transformed node.
1384  */
1385 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1386         ir_node *node   = env->irn;
1387         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1388                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1389
1390         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1391
1392         return new_op;
1393 }
1394
1395
1396 /**
1397  * Following conversion rules apply:
1398  *
1399  *  INT -> INT
1400  * ============
1401  *  1) n bit -> m bit   n > m (downscale)
1402  *     a) target is signed:    movsx
1403  *     b) target is unsigned:  and with lower bits sets
1404  *  2) n bit -> m bit   n == m   (sign change)
1405  *     always ignored
1406  *  3) n bit -> m bit   n < m (upscale)
1407  *     a) source is signed:    movsx
1408  *     b) source is unsigned:  and with lower bits sets
1409  *
1410  *  INT -> FLOAT
1411  * ==============
1412  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1413  *
1414  *  FLOAT -> INT
1415  * ==============
1416  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1417  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1418  *
1419  *  FLOAT -> FLOAT
1420  * ================
1421  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1422  */
1423
1424 //static ir_node *gen_int_downscale_conv(ia32_transform_env_t *env, ir_node *op,
1425 //                                                                         ir_mode *src_mode, ir_mode *tgt_mode)
1426 //{
1427 //      int       n     = get_mode_size_bits(src_mode);
1428 //      int       m     = get_mode_size_bits(tgt_mode);
1429 //      dbg_info *dbg   = env->dbg;
1430 //      ir_graph *irg   = env->irg;
1431 //      ir_node  *block = env->block;
1432 //      ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1433 //      ir_node  *nomem = new_rd_NoMem(irg);
1434 //      ir_node  *new_op, *proj;
1435 //      assert(n > m && "downscale expected");
1436 //      if (mode_is_signed(src_mode) && mode_is_signed(tgt_mode)) {
1437 //              /* ASHL Sn, n - m */
1438 //              new_op = new_rd_ia32_Shl(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1439 //              proj   = new_rd_Proj(dbg, irg, block, new_op, src_mode, 0);
1440 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1441 //              set_ia32_am_support(new_op, ia32_am_Source);
1442 //              SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1443 //              /* ASHR Sn, n - m */
1444 //              new_op = new_rd_ia32_Shrs(dbg, irg, block, noreg, noreg, proj, noreg, nomem, mode_T);
1445 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1446 //      }
1447 //      else {
1448 //              new_op = new_rd_ia32_And(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1449 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long((1 << m) - 1, mode_Is));
1450 //      }
1451 //      return new_op;
1452 //}
1453
1454 /**
1455  * Transforms a Conv node.
1456  *
1457  * @param env   The transformation environment
1458  * @param op    The operator
1459  * @return The created ia32 Conv node
1460  */
1461 static ir_node *gen_Conv(ia32_transform_env_t *env, ir_node *op) {
1462         dbg_info          *dbg      = env->dbg;
1463         ir_graph          *irg      = env->irg;
1464         ir_mode           *src_mode = get_irn_mode(op);
1465         ir_mode           *tgt_mode = env->mode;
1466         int                src_bits = get_mode_size_bits(src_mode);
1467         int                tgt_bits = get_mode_size_bits(tgt_mode);
1468         ir_node           *block    = env->block;
1469         ir_node           *new_op   = NULL;
1470         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1471         ir_node           *nomem    = new_rd_NoMem(irg);
1472         firm_dbg_module_t *mod      = env->mod;
1473         ir_node           *proj;
1474
1475         if (src_mode == tgt_mode) {
1476                 /* this can happen when changing mode_P to mode_Is */
1477                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1478                 edges_reroute(env->irn, op, irg);
1479         }
1480         else if (mode_is_float(src_mode)) {
1481                 /* we convert from float ... */
1482                 if (mode_is_float(tgt_mode)) {
1483                         /* ... to float */
1484                         DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1485                         new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1486                 }
1487                 else {
1488                         /* ... to int */
1489                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1490                         new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1491                         /* if target mode is not int: add an additional downscale convert */
1492                         if (tgt_bits < 32) {
1493                                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1494                                 set_ia32_res_mode(new_op, tgt_mode);
1495                                 set_ia32_am_support(new_op, ia32_am_Source);
1496
1497                                 proj   = new_rd_Proj(dbg, irg, block, new_op, mode_Is, 0);
1498
1499                                 if (tgt_bits == 8 || src_bits == 8) {
1500                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1501                                 }
1502                                 else {
1503                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1504                                 }
1505                         }
1506                 }
1507         }
1508         else {
1509                 /* we convert from int ... */
1510                 if (mode_is_float(tgt_mode)) {
1511                         /* ... to float */
1512                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1513                         new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1514                 }
1515                 else {
1516                         /* ... to int */
1517                         if (get_mode_size_bits(src_mode) == tgt_bits) {
1518                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
1519                                 edges_reroute(env->irn, op, irg);
1520                         }
1521                         else {
1522                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
1523                                 if (tgt_bits == 8 || src_bits == 8) {
1524                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1525                                 }
1526                                 else {
1527                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1528                                 }
1529                         }
1530                 }
1531         }
1532
1533         if (new_op) {
1534                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1535                 set_ia32_res_mode(new_op, tgt_mode);
1536
1537                 set_ia32_am_support(new_op, ia32_am_Source);
1538
1539                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1540         }
1541
1542         return new_op;
1543 }
1544
1545
1546
1547 /********************************************
1548  *  _                          _
1549  * | |                        | |
1550  * | |__   ___ _ __   ___   __| | ___  ___
1551  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1552  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1553  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1554  *
1555  ********************************************/
1556
1557 static ir_node *gen_StackParam(ia32_transform_env_t *env) {
1558         ir_node *new_op = NULL;
1559         ir_node *node   = env->irn;
1560         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1561         ir_node *mem    = new_rd_NoMem(env->irg);
1562         ir_node *ptr    = get_irn_n(node, 0);
1563         entity  *ent    = be_get_frame_entity(node);
1564         ir_mode *mode   = env->mode;
1565
1566         if (mode_is_float(mode)) {
1567                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1568         }
1569         else {
1570                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1571         }
1572
1573         set_ia32_frame_ent(new_op, ent);
1574         set_ia32_use_frame(new_op);
1575
1576         set_ia32_am_support(new_op, ia32_am_Source);
1577         set_ia32_op_type(new_op, ia32_AddrModeS);
1578         set_ia32_am_flavour(new_op, ia32_B);
1579         set_ia32_ls_mode(new_op, mode);
1580
1581         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1582
1583         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, 0);
1584 }
1585
1586 /**
1587  * Transforms a FrameAddr into an ia32 Add.
1588  */
1589 static ir_node *gen_FrameAddr(ia32_transform_env_t *env) {
1590         ir_node *new_op = NULL;
1591         ir_node *node   = env->irn;
1592         ir_node *op     = get_irn_n(node, 0);
1593         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1594         ir_node *nomem  = new_rd_NoMem(env->irg);
1595
1596         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem, mode_T);
1597         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1598         set_ia32_am_support(new_op, ia32_am_Full);
1599         set_ia32_use_frame(new_op);
1600
1601         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1602
1603         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1604 }
1605
1606 /**
1607  * Transforms a FrameLoad into an ia32 Load.
1608  */
1609 static ir_node *gen_FrameLoad(ia32_transform_env_t *env) {
1610         ir_node *new_op = NULL;
1611         ir_node *node   = env->irn;
1612         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1613         ir_node *mem    = get_irn_n(node, 0);
1614         ir_node *ptr    = get_irn_n(node, 1);
1615         entity  *ent    = be_get_frame_entity(node);
1616         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1617
1618         if (mode_is_float(mode)) {
1619                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1620         }
1621         else {
1622                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1623         }
1624
1625         set_ia32_frame_ent(new_op, ent);
1626         set_ia32_use_frame(new_op);
1627
1628         set_ia32_am_support(new_op, ia32_am_Source);
1629         set_ia32_op_type(new_op, ia32_AddrModeS);
1630         set_ia32_am_flavour(new_op, ia32_B);
1631         set_ia32_ls_mode(new_op, mode);
1632
1633         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1634
1635         return new_op;
1636 }
1637
1638
1639 /**
1640  * Transforms a FrameStore into an ia32 Store.
1641  */
1642 static ir_node *gen_FrameStore(ia32_transform_env_t *env) {
1643         ir_node *new_op = NULL;
1644         ir_node *node   = env->irn;
1645         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1646         ir_node *mem    = get_irn_n(node, 0);
1647         ir_node *ptr    = get_irn_n(node, 1);
1648         ir_node *val    = get_irn_n(node, 2);
1649         entity  *ent    = be_get_frame_entity(node);
1650         ir_mode *mode   = get_irn_mode(val);
1651
1652         if (mode_is_float(mode)) {
1653                 new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1654         }
1655         else if (get_mode_size_bits(mode) == 8) {
1656                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1657         }
1658         else {
1659                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1660         }
1661
1662         set_ia32_frame_ent(new_op, ent);
1663         set_ia32_use_frame(new_op);
1664
1665         set_ia32_am_support(new_op, ia32_am_Dest);
1666         set_ia32_op_type(new_op, ia32_AddrModeD);
1667         set_ia32_am_flavour(new_op, ia32_B);
1668         set_ia32_ls_mode(new_op, mode);
1669
1670         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1671
1672         return new_op;
1673 }
1674
1675
1676
1677 /*********************************************************
1678  *                  _             _      _
1679  *                 (_)           | |    (_)
1680  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1681  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1682  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1683  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1684  *
1685  *********************************************************/
1686
1687 /**
1688  * Transforms a Sub or fSub into Neg--Add iff OUT_REG == SRC2_REG.
1689  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1690  */
1691 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
1692         ia32_transform_env_t tenv;
1693         ir_node *in1, *in2, *noreg, *nomem, *res;
1694         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
1695
1696         /* Return if AM node or not a Sub or fSub */
1697         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_fSub(irn)))
1698                 return;
1699
1700         noreg   = ia32_new_NoReg_gp(cg);
1701         nomem   = new_rd_NoMem(cg->irg);
1702         in1     = get_irn_n(irn, 2);
1703         in2     = get_irn_n(irn, 3);
1704         in1_reg = arch_get_irn_register(cg->arch_env, in1);
1705         in2_reg = arch_get_irn_register(cg->arch_env, in2);
1706         out_reg = get_ia32_out_reg(irn, 0);
1707
1708         tenv.block    = get_nodes_block(irn);
1709         tenv.dbg      = get_irn_dbg_info(irn);
1710         tenv.irg      = cg->irg;
1711         tenv.irn      = irn;
1712         tenv.mod      = cg->mod;
1713         tenv.mode     = get_ia32_res_mode(irn);
1714         tenv.cg       = cg;
1715
1716         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
1717         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
1718                 /* generate the neg src2 */
1719                 res = gen_Minus(&tenv, in2);
1720                 arch_set_irn_register(cg->arch_env, res, in2_reg);
1721
1722                 /* add to schedule */
1723                 sched_add_before(irn, res);
1724
1725                 /* generate the add */
1726                 if (mode_is_float(tenv.mode)) {
1727                         res = new_rd_ia32_fAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1728                         set_ia32_am_support(res, ia32_am_Source);
1729                 }
1730                 else {
1731                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1732                         set_ia32_am_support(res, ia32_am_Full);
1733                 }
1734
1735                 SET_IA32_ORIG_NODE(res, get_old_node_name(&tenv));
1736                 /* copy register */
1737                 slots    = get_ia32_slots(res);
1738                 slots[0] = in2_reg;
1739
1740                 /* add to schedule */
1741                 sched_add_before(irn, res);
1742
1743                 /* remove the old sub */
1744                 sched_remove(irn);
1745
1746                 /* exchange the add and the sub */
1747                 exchange(irn, res);
1748         }
1749 }
1750
1751 /**
1752  * Transforms a LEA into an Add if possible
1753  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1754  */
1755 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
1756         ia32_am_flavour_t am_flav;
1757         int               imm = 0;
1758         ir_node          *res = NULL;
1759         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
1760         char             *offs;
1761         ia32_transform_env_t tenv;
1762         const arch_register_t *out_reg, *base_reg, *index_reg;
1763
1764         /* must be a LEA */
1765         if (! is_ia32_Lea(irn))
1766                 return;
1767
1768         am_flav = get_ia32_am_flavour(irn);
1769
1770         /* only some LEAs can be transformed to an Add */
1771         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
1772                 return;
1773
1774         noreg = ia32_new_NoReg_gp(cg);
1775         nomem = new_rd_NoMem(cg->irg);
1776         op1   = noreg;
1777         op2   = noreg;
1778         base  = get_irn_n(irn, 0);
1779         index = get_irn_n(irn,1);
1780
1781         offs  = get_ia32_am_offs(irn);
1782
1783         /* offset has a explicit sign -> we need to skip + */
1784         if (offs && offs[0] == '+')
1785                 offs++;
1786
1787         out_reg   = arch_get_irn_register(cg->arch_env, irn);
1788         base_reg  = arch_get_irn_register(cg->arch_env, base);
1789         index_reg = arch_get_irn_register(cg->arch_env, index);
1790
1791         tenv.block = get_nodes_block(irn);
1792         tenv.dbg   = get_irn_dbg_info(irn);
1793         tenv.irg   = cg->irg;
1794         tenv.irn   = irn;
1795         tenv.mod   = cg->mod;
1796         tenv.mode  = get_irn_mode(irn);
1797         tenv.cg    = cg;
1798
1799         switch(get_ia32_am_flavour(irn)) {
1800                 case ia32_am_B:
1801                         /* out register must be same as base register */
1802                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
1803                                 return;
1804
1805                         op1 = base;
1806                         break;
1807                 case ia32_am_OB:
1808                         /* out register must be same as base register */
1809                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
1810                                 return;
1811
1812                         op1 = base;
1813                         imm = 1;
1814                         break;
1815                 case ia32_am_OI:
1816                         /* out register must be same as index register */
1817                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
1818                                 return;
1819
1820                         op1 = index;
1821                         imm = 1;
1822                         break;
1823                 case ia32_am_BI:
1824                         /* out register must be same as one in register */
1825                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
1826                                 op1 = base;
1827                                 op2 = index;
1828                         }
1829                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
1830                                 op1 = index;
1831                                 op2 = base;
1832                         }
1833                         else {
1834                                 /* in registers a different from out -> no Add possible */
1835                                 return;
1836                         }
1837                 default:
1838                         break;
1839         }
1840
1841         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem, mode_T);
1842         arch_set_irn_register(cg->arch_env, res, out_reg);
1843         set_ia32_op_type(res, ia32_Normal);
1844
1845         if (imm)
1846                 set_ia32_cnst(res, offs);
1847
1848         SET_IA32_ORIG_NODE(res, get_old_node_name(&tenv));
1849
1850         /* add Add to schedule */
1851         sched_add_before(irn, res);
1852
1853         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, 0);
1854
1855         /* add result Proj to schedule */
1856         sched_add_before(irn, res);
1857
1858         /* remove the old LEA */
1859         sched_remove(irn);
1860
1861         /* exchange the Add and the LEA */
1862         exchange(irn, res);
1863 }
1864
1865 /**
1866  * Transforms the given firm node (and maybe some other related nodes)
1867  * into one or more assembler nodes.
1868  *
1869  * @param node    the firm node
1870  * @param env     the debug module
1871  */
1872 void ia32_transform_node(ir_node *node, void *env) {
1873         ia32_code_gen_t *cgenv = (ia32_code_gen_t *)env;
1874         opcode  code;
1875         ir_node *asm_node      = NULL;
1876         ia32_transform_env_t  tenv;
1877
1878         if (is_Block(node))
1879                 return;
1880
1881         tenv.block    = get_nodes_block(node);
1882         tenv.dbg      = get_irn_dbg_info(node);
1883         tenv.irg      = current_ir_graph;
1884         tenv.irn      = node;
1885         tenv.mod      = cgenv->mod;
1886         tenv.mode     = get_irn_mode(node);
1887         tenv.cg       = cgenv;
1888
1889 #define UNOP(a)  case iro_##a: asm_node = gen_##a(&tenv, get_##a##_op(node)); break
1890 #define BINOP(a) case iro_##a: asm_node = gen_##a(&tenv, get_##a##_left(node), get_##a##_right(node)); break
1891 #define GEN(a)   case iro_##a: asm_node = gen_##a(&tenv); break
1892 #define IGN(a)   case iro_##a: break
1893 #define BAD(a)   case iro_##a: goto bad
1894 #define OTHER_BIN(a)                                                       \
1895         if (get_irn_op(node) == get_op_##a()) {                                \
1896                 asm_node = gen_##a(&tenv, get_irn_n(node, 0), get_irn_n(node, 1)); \
1897                 break;                                                             \
1898         }
1899 #define BE_GEN(a)                  \
1900         if (be_is_##a(node)) {         \
1901                 asm_node = gen_##a(&tenv); \
1902                 break;                     \
1903         }
1904
1905         DBG((tenv.mod, LEVEL_1, "check %+F ... ", node));
1906
1907         code = get_irn_opcode(node);
1908         switch (code) {
1909                 BINOP(Add);
1910                 BINOP(Sub);
1911                 BINOP(Mul);
1912                 BINOP(And);
1913                 BINOP(Or);
1914                 BINOP(Eor);
1915
1916                 BINOP(Shl);
1917                 BINOP(Shr);
1918                 BINOP(Shrs);
1919                 BINOP(Rot);
1920
1921                 BINOP(Quot);
1922
1923                 BINOP(Div);
1924                 BINOP(Mod);
1925                 BINOP(DivMod);
1926
1927                 UNOP(Minus);
1928                 UNOP(Conv);
1929                 UNOP(Abs);
1930                 UNOP(Not);
1931
1932                 GEN(Load);
1933                 GEN(Store);
1934                 GEN(Cond);
1935
1936                 GEN(CopyB);
1937                 GEN(Mux);
1938
1939                 IGN(Call);
1940                 IGN(Alloc);
1941
1942                 IGN(Proj);
1943                 IGN(Block);
1944                 IGN(Start);
1945                 IGN(End);
1946                 IGN(NoMem);
1947                 IGN(Phi);
1948                 IGN(IJmp);
1949                 IGN(Break);
1950                 IGN(Cmp);
1951                 IGN(Unknown);
1952
1953                 /* constant transformation happens earlier */
1954                 IGN(Const);
1955                 IGN(SymConst);
1956                 IGN(Sync);
1957
1958                 BAD(Raise);
1959                 BAD(Sel);
1960                 BAD(InstOf);
1961                 BAD(Cast);
1962                 BAD(Free);
1963                 BAD(Tuple);
1964                 BAD(Id);
1965                 BAD(Bad);
1966                 BAD(Confirm);
1967                 BAD(Filter);
1968                 BAD(CallBegin);
1969                 BAD(EndReg);
1970                 BAD(EndExcept);
1971
1972                 default:
1973                         OTHER_BIN(Max);
1974                         OTHER_BIN(Min);
1975                         OTHER_BIN(Mulh);
1976
1977                         BE_GEN(FrameAddr);
1978                         BE_GEN(FrameLoad);
1979                         BE_GEN(FrameStore);
1980                         BE_GEN(StackParam);
1981                         break;
1982 bad:
1983                 fprintf(stderr, "Not implemented: %s\n", get_irn_opname(node));
1984                 assert(0);
1985         }
1986
1987         /* exchange nodes if a new one was generated */
1988         if (asm_node) {
1989                 exchange(node, asm_node);
1990                 DB((tenv.mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
1991         }
1992         else {
1993                 DB((tenv.mod, LEVEL_1, "ignored\n"));
1994         }
1995
1996 #undef UNOP
1997 #undef BINOP
1998 #undef GEN
1999 #undef IGN
2000 #undef BAD
2001 #undef OTHER_BIN
2002 #undef BE_GEN
2003 }