nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58 #include "../be_t.h"
  59
  60 #include "bearch_ia32_t.h"
  61 #include "ia32_common_transform.h"
  62 #include "ia32_nodes_attr.h"
  63 #include "ia32_transform.h"
  64 #include "ia32_new_nodes.h"
  65 #include "ia32_map_regs.h"
  66 #include "ia32_dbg_stat.h"
  67 #include "ia32_optimize.h"
  68 #include "ia32_util.h"
  69 #include "ia32_address_mode.h"
  70 #include "ia32_architecture.h"
  71
  72 #include "gen_ia32_regalloc_if.h"
  73
  74 #define SFP_SIGN   "0x80000000"
  75 #define DFP_SIGN   "0x8000000000000000"
  76 #define SFP_ABS    "0x7FFFFFFF"
  77 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  78 #define DFP_INTMAX "9223372036854775807"
  79
  80 #define TP_SFP_SIGN "ia32_sfp_sign"
  81 #define TP_DFP_SIGN "ia32_dfp_sign"
  82 #define TP_SFP_ABS  "ia32_sfp_abs"
  83 #define TP_DFP_ABS  "ia32_dfp_abs"
  84 #define TP_INT_MAX  "ia32_int_max"
  85
  86 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  87 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  88 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  89 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  90 #define ENT_INT_MAX  "IA32_INT_MAX"
  91
  92 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  93 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  94
  95 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  96
  97 static ir_node         *initial_fpcw = NULL;
  98
  99 extern ir_op *get_op_Mulh(void);
 100
 101 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 102         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 103         ir_node *op1, ir_node *op2);
 104
 105 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 106         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 107         ir_node *op1, ir_node *op2, ir_node *flags);
 108
 109 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 110         ir_node *block, ir_node *op1, ir_node *op2);
 111
 112 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 113         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 114         ir_node *op);
 115
 116 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 117         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 118
 119 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 120         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 121         ir_node *op1, ir_node *op2, ir_node *fpcw);
 122
 123 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 124         ir_node *block, ir_node *op);
 125
 126 static ir_node *create_immediate_or_transform(ir_node *node,
 127                                               char immediate_constraint_type);
 128
 129 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 130                                 dbg_info *dbgi, ir_node *block,
 131                                 ir_node *op, ir_node *orig_node);
 132
 133 /** Return non-zero is a node represents the 0 constant. */
 134 static int is_Const_0(ir_node *node) {
 135         return is_Const(node) && is_Const_null(node);
 136 }
 137
 138 /** Return non-zero is a node represents the 1 constant. */
 139 static int is_Const_1(ir_node *node) {
 140         return is_Const(node) && is_Const_one(node);
 141 }
 142
 143 /** Return non-zero is a node represents the -1 constant. */
 144 static int is_Const_Minus_1(ir_node *node) {
 145         return is_Const(node) && is_Const_all_one(node);
 146 }
 147
 148 /**
 149  * returns true if constant can be created with a simple float command
 150  */
 151 static int is_simple_x87_Const(ir_node *node)
 152 {
 153         tarval *tv = get_Const_tarval(node);
 154         if (tarval_is_null(tv) || tarval_is_one(tv))
 155                 return 1;
 156
 157         /* TODO: match all the other float constants */
 158         return 0;
 159 }
 160
 161 /**
 162  * returns true if constant can be created with a simple float command
 163  */
 164 static int is_simple_sse_Const(ir_node *node)
 165 {
 166         tarval  *tv   = get_Const_tarval(node);
 167         ir_mode *mode = get_tarval_mode(tv);
 168
 169         if (mode == mode_F)
 170                 return 1;
 171
 172         if (tarval_is_null(tv) || tarval_is_one(tv))
 173                 return 1;
 174
 175         if (mode == mode_D) {
 176                 unsigned val = get_tarval_sub_bits(tv, 0) |
 177                         (get_tarval_sub_bits(tv, 1) << 8) |
 178                         (get_tarval_sub_bits(tv, 2) << 16) |
 179                         (get_tarval_sub_bits(tv, 3) << 24);
 180                 if (val == 0)
 181                         /* lower 32bit are zero, really a 32bit constant */
 182                         return 1;
 183         }
 184
 185         /* TODO: match all the other float constants */
 186         return 0;
 187 }
 188
 189 /**
 190  * Transforms a Const.
 191  */
 192 static ir_node *gen_Const(ir_node *node) {
 193         ir_graph        *irg   = current_ir_graph;
 194         ir_node         *old_block = get_nodes_block(node);
 195         ir_node         *block = be_transform_node(old_block);
 196         dbg_info        *dbgi  = get_irn_dbg_info(node);
 197         ir_mode         *mode  = get_irn_mode(node);
 198
 199         assert(is_Const(node));
 200
 201         if (mode_is_float(mode)) {
 202                 ir_node   *res   = NULL;
 203                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 204                 ir_node   *nomem = new_NoMem();
 205                 ir_node   *load;
 206                 ir_entity *floatent;
 207
 208                 if (ia32_cg_config.use_sse2) {
 209                         tarval *tv = get_Const_tarval(node);
 210                         if (tarval_is_null(tv)) {
 211                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 212                                 set_ia32_ls_mode(load, mode);
 213                                 res  = load;
 214                         } else if (tarval_is_one(tv)) {
 215                                 int     cnst  = mode == mode_F ? 26 : 55;
 216                                 ir_node *imm1 = create_Immediate(NULL, 0, cnst);
 217                                 ir_node *imm2 = create_Immediate(NULL, 0, 2);
 218                                 ir_node *pslld, *psrld;
 219
 220                                 load = new_rd_ia32_xAllOnes(dbgi, irg, block);
 221                                 set_ia32_ls_mode(load, mode);
 222                                 pslld = new_rd_ia32_xPslld(dbgi, irg, block, load, imm1);
 223                                 set_ia32_ls_mode(pslld, mode);
 224                                 psrld = new_rd_ia32_xPsrld(dbgi, irg, block, pslld, imm2);
 225                                 set_ia32_ls_mode(psrld, mode);
 226                                 res = psrld;
 227                         } else if (mode == mode_F) {
 228                                 /* we can place any 32bit constant by using a movd gp, sse */
 229                                 unsigned val = get_tarval_sub_bits(tv, 0) |
 230                                                (get_tarval_sub_bits(tv, 1) << 8) |
 231                                                (get_tarval_sub_bits(tv, 2) << 16) |
 232                                                (get_tarval_sub_bits(tv, 3) << 24);
 233                                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 234                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 235                                 set_ia32_ls_mode(load, mode);
 236                                 res = load;
 237                         } else {
 238                                 if (mode == mode_D) {
 239                                         unsigned val = get_tarval_sub_bits(tv, 0) |
 240                                                 (get_tarval_sub_bits(tv, 1) << 8) |
 241                                                 (get_tarval_sub_bits(tv, 2) << 16) |
 242                                                 (get_tarval_sub_bits(tv, 3) << 24);
 243                                         if (val == 0) {
 244                                                 ir_node *imm32 = create_Immediate(NULL, 0, 32);
 245                                                 ir_node *cnst, *psllq;
 246
 247                                                 /* fine, lower 32bit are zero, produce 32bit value */
 248                                                 val = get_tarval_sub_bits(tv, 4) |
 249                                                         (get_tarval_sub_bits(tv, 5) << 8) |
 250                                                         (get_tarval_sub_bits(tv, 6) << 16) |
 251                                                         (get_tarval_sub_bits(tv, 7) << 24);
 252                                                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 253                                                 load = new_rd_ia32_xMovd(dbgi, irg, block, cnst);
 254                                                 set_ia32_ls_mode(load, mode);
 255                                                 psllq = new_rd_ia32_xPsllq(dbgi, irg, block, load, imm32);
 256                                                 set_ia32_ls_mode(psllq, mode);
 257                                                 res = psllq;
 258                                                 goto end;
 259                                         }
 260                                 }
 261                                 floatent = create_float_const_entity(node);
 262
 263                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 264                                                              mode);
 265                                 set_ia32_op_type(load, ia32_AddrModeS);
 266                                 set_ia32_am_sc(load, floatent);
 267                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 268                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 269                         }
 270                 } else {
 271                         if (is_Const_null(node)) {
 272                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 273                                 res  = load;
 274                                 set_ia32_ls_mode(load, mode);
 275                         } else if (is_Const_one(node)) {
 276                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 277                                 res  = load;
 278                                 set_ia32_ls_mode(load, mode);
 279                         } else {
 280                                 floatent = create_float_const_entity(node);
 281
 282                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 283                                 set_ia32_op_type(load, ia32_AddrModeS);
 284                                 set_ia32_am_sc(load, floatent);
 285                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 286                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 287                                 /* take the mode from the entity */
 288                                 set_ia32_ls_mode(load, get_type_mode(get_entity_type(floatent)));
 289                         }
 290                 }
 291 end:
 292                 /* Const Nodes before the initial IncSP are a bad idea, because
 293                  * they could be spilled and we have no SP ready at that point yet.
 294                  * So add a dependency to the initial frame pointer calculation to
 295                  * avoid that situation.
 296                  */
 297                 if (get_irg_start_block(irg) == block) {
 298                         add_irn_dep(load, get_irg_frame(irg));
 299                 }
 300
 301                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 302                 return res;
 303         } else { /* non-float mode */
 304                 ir_node *cnst;
 305                 tarval  *tv = get_Const_tarval(node);
 306                 long     val;
 307
 308                 tv = tarval_convert_to(tv, mode_Iu);
 309
 310                 if (tv == get_tarval_bad() || tv == get_tarval_undefined() ||
 311                     tv == NULL) {
 312                         panic("couldn't convert constant tarval (%+F)", node);
 313                 }
 314                 val = get_tarval_long(tv);
 315
 316                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 317                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 318
 319                 /* see above */
 320                 if (get_irg_start_block(irg) == block) {
 321                         add_irn_dep(cnst, get_irg_frame(irg));
 322                 }
 323
 324                 return cnst;
 325         }
 326 }
 327
 328 /**
 329  * Transforms a SymConst.
 330  */
 331 static ir_node *gen_SymConst(ir_node *node) {
 332         ir_graph *irg   = current_ir_graph;
 333         ir_node  *old_block = get_nodes_block(node);
 334         ir_node  *block = be_transform_node(old_block);
 335         dbg_info *dbgi  = get_irn_dbg_info(node);
 336         ir_mode  *mode  = get_irn_mode(node);
 337         ir_node  *cnst;
 338
 339         if (mode_is_float(mode)) {
 340                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 341                 ir_node *nomem = new_NoMem();
 342
 343                 if (ia32_cg_config.use_sse2)
 344                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 345                 else
 346                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 347                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 348                 set_ia32_use_frame(cnst);
 349         } else {
 350                 ir_entity *entity;
 351
 352                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 353                         panic("backend only support symconst_addr_ent (at %+F)", node);
 354                 }
 355                 entity = get_SymConst_entity(node);
 356                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 357         }
 358
 359         /* Const Nodes before the initial IncSP are a bad idea, because
 360          * they could be spilled and we have no SP ready at that point yet
 361          */
 362         if (get_irg_start_block(irg) == block) {
 363                 add_irn_dep(cnst, get_irg_frame(irg));
 364         }
 365
 366         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 367
 368         return cnst;
 369 }
 370
 371 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 372 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 373         static const struct {
 374                 const char *tp_name;
 375                 const char *ent_name;
 376                 const char *cnst_str;
 377                 char mode;
 378                 char align;
 379         } names [ia32_known_const_max] = {
 380                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 381                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 382                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 383                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 384                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 385         };
 386         static ir_entity *ent_cache[ia32_known_const_max];
 387
 388         const char    *tp_name, *ent_name, *cnst_str;
 389         ir_type       *tp;
 390         ir_node       *cnst;
 391         ir_graph      *rem;
 392         ir_entity     *ent;
 393         tarval        *tv;
 394         ir_mode       *mode;
 395
 396         ent_name = names[kct].ent_name;
 397         if (! ent_cache[kct]) {
 398                 tp_name  = names[kct].tp_name;
 399                 cnst_str = names[kct].cnst_str;
 400
 401                 switch (names[kct].mode) {
 402                 case 0:  mode = mode_Iu; break;
 403                 case 1:  mode = mode_Lu; break;
 404                 default: mode = mode_F; break;
 405                 }
 406                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 407                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 408                 /* set the specified alignment */
 409                 set_type_alignment_bytes(tp, names[kct].align);
 410
 411                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 412
 413                 set_entity_ld_ident(ent, get_entity_ident(ent));
 414                 set_entity_visibility(ent, visibility_local);
 415                 set_entity_variability(ent, variability_constant);
 416                 set_entity_allocation(ent, allocation_static);
 417
 418                 /* we create a new entity here: It's initialization must resist on the
 419                     const code irg */
 420                 rem = current_ir_graph;
 421                 current_ir_graph = get_const_code_irg();
 422                 cnst = new_Const(mode, tv);
 423                 current_ir_graph = rem;
 424
 425                 set_atomic_ent_value(ent, cnst);
 426
 427                 /* cache the entry */
 428                 ent_cache[kct] = ent;
 429         }
 430
 431         return ent_cache[kct];
 432 }
 433
 434 static int prevents_AM(ir_node *const block, ir_node *const am_candidate,
 435                        ir_node *const other)
 436 {
 437         if (get_nodes_block(other) != block)
 438                 return 0;
 439
 440         if (is_Sync(other)) {
 441                 int i;
 442
 443                 for (i = get_Sync_n_preds(other) - 1; i >= 0; --i) {
 444                         ir_node *const pred = get_Sync_pred(other, i);
 445
 446                         if (get_nodes_block(pred) != block)
 447                                 continue;
 448
 449                         /* Do not block ourselves from getting eaten */
 450                         if (is_Proj(pred) && get_Proj_pred(pred) == am_candidate)
 451                                 continue;
 452
 453                         if (!heights_reachable_in_block(heights, pred, am_candidate))
 454                                 continue;
 455
 456                         return 1;
 457                 }
 458
 459                 return 0;
 460         } else {
 461                 /* Do not block ourselves from getting eaten */
 462                 if (is_Proj(other) && get_Proj_pred(other) == am_candidate)
 463                         return 0;
 464
 465                 if (!heights_reachable_in_block(heights, other, am_candidate))
 466                         return 0;
 467
 468                 return 1;
 469         }
 470 }
 471
 472 /**
 473  * return true if the node is a Proj(Load) and could be used in source address
 474  * mode for another node. Will return only true if the @p other node is not
 475  * dependent on the memory of the Load (for binary operations use the other
 476  * input here, for unary operations use NULL).
 477  */
 478 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 479                                         ir_node *other, ir_node *other2, match_flags_t flags)
 480 {
 481         ir_node *load;
 482         long     pn;
 483
 484         /* float constants are always available */
 485         if (is_Const(node)) {
 486                 ir_mode *mode = get_irn_mode(node);
 487                 if (mode_is_float(mode)) {
 488                         if (ia32_cg_config.use_sse2) {
 489                                 if (is_simple_sse_Const(node))
 490                                         return 0;
 491                         } else {
 492                                 if (is_simple_x87_Const(node))
 493                                         return 0;
 494                         }
 495                         if (get_irn_n_edges(node) > 1)
 496                                 return 0;
 497                         return 1;
 498                 }
 499         }
 500
 501         if (!is_Proj(node))
 502                 return 0;
 503         load = get_Proj_pred(node);
 504         pn   = get_Proj_proj(node);
 505         if (!is_Load(load) || pn != pn_Load_res)
 506                 return 0;
 507         if (get_nodes_block(load) != block)
 508                 return 0;
 509         /* we only use address mode if we're the only user of the load */
 510         if (get_irn_n_edges(node) != (flags & match_two_users ? 2 : 1))
 511                 return 0;
 512         /* in some edge cases with address mode we might reach the load normally
 513          * and through some AM sequence, if it is already materialized then we
 514          * can't create an AM node from it */
 515         if (be_is_transformed(node))
 516                 return 0;
 517
 518         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 519         if (other != NULL && prevents_AM(block, load, other))
 520                 return 0;
 521
 522         if (other2 != NULL && prevents_AM(block, load, other2))
 523                 return 0;
 524
 525         return 1;
 526 }
 527
 528 typedef struct ia32_address_mode_t ia32_address_mode_t;
 529 struct ia32_address_mode_t {
 530         ia32_address_t  addr;
 531         ir_mode        *ls_mode;
 532         ir_node        *mem_proj;
 533         ia32_op_type_t  op_type;
 534         ir_node        *new_op1;
 535         ir_node        *new_op2;
 536         op_pin_state    pinned;
 537         unsigned        commutative  : 1;
 538         unsigned        ins_permuted : 1;
 539 };
 540
 541 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 542 {
 543         ir_node *noreg_gp;
 544
 545         /* construct load address */
 546         memset(addr, 0, sizeof(addr[0]));
 547         ia32_create_address_mode(addr, ptr, /*force=*/0);
 548
 549         noreg_gp    = ia32_new_NoReg_gp(env_cg);
 550         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 551         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 552         addr->mem   = be_transform_node(mem);
 553 }
 554
 555 static void build_address(ia32_address_mode_t *am, ir_node *node)
 556 {
 557         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 558         ia32_address_t *addr     = &am->addr;
 559         ir_node        *load;
 560         ir_node        *ptr;
 561         ir_node        *mem;
 562         ir_node        *new_mem;
 563
 564         if (is_Const(node)) {
 565                 ir_entity *entity  = create_float_const_entity(node);
 566                 addr->base         = noreg_gp;
 567                 addr->index        = noreg_gp;
 568                 addr->mem          = new_NoMem();
 569                 addr->symconst_ent = entity;
 570                 addr->use_frame    = 1;
 571                 am->ls_mode        = get_type_mode(get_entity_type(entity));
 572                 am->pinned         = op_pin_state_floats;
 573                 return;
 574         }
 575
 576         load         = get_Proj_pred(node);
 577         ptr          = get_Load_ptr(load);
 578         mem          = get_Load_mem(load);
 579         new_mem      = be_transform_node(mem);
 580         am->pinned   = get_irn_pinned(load);
 581         am->ls_mode  = get_Load_mode(load);
 582         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 583
 584         /* construct load address */
 585         ia32_create_address_mode(addr, ptr, /*force=*/0);
 586
 587         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 588         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 589         addr->mem   = new_mem;
 590 }
 591
 592 static void set_address(ir_node *node, const ia32_address_t *addr)
 593 {
 594         set_ia32_am_scale(node, addr->scale);
 595         set_ia32_am_sc(node, addr->symconst_ent);
 596         set_ia32_am_offs_int(node, addr->offset);
 597         if(addr->symconst_sign)
 598                 set_ia32_am_sc_sign(node);
 599         if(addr->use_frame)
 600                 set_ia32_use_frame(node);
 601         set_ia32_frame_ent(node, addr->frame_entity);
 602 }
 603
 604 /**
 605  * Apply attributes of a given address mode to a node.
 606  */
 607 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 608 {
 609         set_address(node, &am->addr);
 610
 611         set_ia32_op_type(node, am->op_type);
 612         set_ia32_ls_mode(node, am->ls_mode);
 613         if (am->pinned == op_pin_state_pinned) {
 614                 /* beware: some nodes are already pinned and did not allow to change the state */
 615                 if (get_irn_pinned(node) != op_pin_state_pinned)
 616                         set_irn_pinned(node, op_pin_state_pinned);
 617         }
 618         if (am->commutative)
 619                 set_ia32_commutative(node);
 620 }
 621
 622 /**
 623  * Check, if a given node is a Down-Conv, ie. a integer Conv
 624  * from a mode with a mode with more bits to a mode with lesser bits.
 625  * Moreover, we return only true if the node has not more than 1 user.
 626  *
 627  * @param node   the node
 628  * @return non-zero if node is a Down-Conv
 629  */
 630 static int is_downconv(const ir_node *node)
 631 {
 632         ir_mode *src_mode;
 633         ir_mode *dest_mode;
 634
 635         if(!is_Conv(node))
 636                 return 0;
 637
 638         /* we only want to skip the conv when we're the only user
 639          * (not optimal but for now...)
 640          */
 641         if(get_irn_n_edges(node) > 1)
 642                 return 0;
 643
 644         src_mode  = get_irn_mode(get_Conv_op(node));
 645         dest_mode = get_irn_mode(node);
 646         return ia32_mode_needs_gp_reg(src_mode)
 647                 && ia32_mode_needs_gp_reg(dest_mode)
 648                 && get_mode_size_bits(dest_mode) < get_mode_size_bits(src_mode);
 649 }
 650
 651 /* Skip all Down-Conv's on a given node and return the resulting node. */
 652 ir_node *ia32_skip_downconv(ir_node *node) {
 653         while (is_downconv(node))
 654                 node = get_Conv_op(node);
 655
 656         return node;
 657 }
 658
 659 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 660 {
 661         ir_mode  *mode = get_irn_mode(node);
 662         ir_node  *block;
 663         ir_mode  *tgt_mode;
 664         dbg_info *dbgi;
 665
 666         if(mode_is_signed(mode)) {
 667                 tgt_mode = mode_Is;
 668         } else {
 669                 tgt_mode = mode_Iu;
 670         }
 671         block = get_nodes_block(node);
 672         dbgi  = get_irn_dbg_info(node);
 673
 674         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 675 }
 676
 677 /**
 678  * matches operands of a node into ia32 addressing/operand modes. This covers
 679  * usage of source address mode, immediates, operations with non 32-bit modes,
 680  * ...
 681  * The resulting data is filled into the @p am struct. block is the block
 682  * of the node whose arguments are matched. op1, op2 are the first and second
 683  * input that are matched (op1 may be NULL). other_op is another unrelated
 684  * input that is not matched! but which is needed sometimes to check if AM
 685  * for op1/op2 is legal.
 686  * @p flags describes the supported modes of the operation in detail.
 687  */
 688 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 689                             ir_node *op1, ir_node *op2, ir_node *other_op,
 690                             match_flags_t flags)
 691 {
 692         ia32_address_t *addr      = &am->addr;
 693         ir_mode        *mode      = get_irn_mode(op2);
 694         int             mode_bits = get_mode_size_bits(mode);
 695         ir_node        *noreg_gp, *new_op1, *new_op2;
 696         int             use_am;
 697         unsigned        commutative;
 698         int             use_am_and_immediates;
 699         int             use_immediate;
 700
 701         memset(am, 0, sizeof(am[0]));
 702
 703         commutative           = (flags & match_commutative) != 0;
 704         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 705         use_am                = (flags & match_am) != 0;
 706         use_immediate         = (flags & match_immediate) != 0;
 707         assert(!use_am_and_immediates || use_immediate);
 708
 709         assert(op2 != NULL);
 710         assert(!commutative || op1 != NULL);
 711         assert(use_am || !(flags & match_8bit_am));
 712         assert(use_am || !(flags & match_16bit_am));
 713
 714         if (mode_bits == 8) {
 715                 if (!(flags & match_8bit_am))
 716                         use_am = 0;
 717                 /* we don't automatically add upconvs yet */
 718                 assert((flags & match_mode_neutral) || (flags & match_8bit));
 719         } else if (mode_bits == 16) {
 720                 if (!(flags & match_16bit_am))
 721                         use_am = 0;
 722                 /* we don't automatically add upconvs yet */
 723                 assert((flags & match_mode_neutral) || (flags & match_16bit));
 724         }
 725
 726         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 727          * can be random for these operations */
 728         if (flags & match_mode_neutral) {
 729                 op2 = ia32_skip_downconv(op2);
 730                 if (op1 != NULL) {
 731                         op1 = ia32_skip_downconv(op1);
 732                 }
 733         }
 734
 735         /* match immediates. firm nodes are normalized: constants are always on the
 736          * op2 input */
 737         new_op2 = NULL;
 738         if (!(flags & match_try_am) && use_immediate) {
 739                 new_op2 = try_create_Immediate(op2, 0);
 740         }
 741
 742         noreg_gp = ia32_new_NoReg_gp(env_cg);
 743         if (new_op2 == NULL &&
 744             use_am && ia32_use_source_address_mode(block, op2, op1, other_op, flags)) {
 745                 build_address(am, op2);
 746                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 747                 if (mode_is_float(mode)) {
 748                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 749                 } else {
 750                         new_op2 = noreg_gp;
 751                 }
 752                 am->op_type = ia32_AddrModeS;
 753         } else if (commutative && (new_op2 == NULL || use_am_and_immediates) &&
 754                        use_am &&
 755                        ia32_use_source_address_mode(block, op1, op2, other_op, flags)) {
 756                 ir_node *noreg;
 757                 build_address(am, op1);
 758
 759                 if (mode_is_float(mode)) {
 760                         noreg = ia32_new_NoReg_vfp(env_cg);
 761                 } else {
 762                         noreg = noreg_gp;
 763                 }
 764
 765                 if (new_op2 != NULL) {
 766                         new_op1 = noreg;
 767                 } else {
 768                         new_op1 = be_transform_node(op2);
 769                         new_op2 = noreg;
 770                         am->ins_permuted = 1;
 771                 }
 772                 am->op_type = ia32_AddrModeS;
 773         } else {
 774                 if (flags & match_try_am) {
 775                         am->new_op1 = NULL;
 776                         am->new_op2 = NULL;
 777                         am->op_type = ia32_Normal;
 778                         return;
 779                 }
 780
 781                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 782                 if (new_op2 == NULL)
 783                         new_op2 = be_transform_node(op2);
 784                 am->op_type = ia32_Normal;
 785                 am->ls_mode = get_irn_mode(op2);
 786                 if (flags & match_mode_neutral)
 787                         am->ls_mode = mode_Iu;
 788         }
 789         if (addr->base == NULL)
 790                 addr->base = noreg_gp;
 791         if (addr->index == NULL)
 792                 addr->index = noreg_gp;
 793         if (addr->mem == NULL)
 794                 addr->mem = new_NoMem();
 795
 796         am->new_op1     = new_op1;
 797         am->new_op2     = new_op2;
 798         am->commutative = commutative;
 799 }
 800
 801 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 802 {
 803         ir_mode  *mode;
 804         ir_node  *load;
 805
 806         if (am->mem_proj == NULL)
 807                 return node;
 808
 809         /* we have to create a mode_T so the old MemProj can attach to us */
 810         mode = get_irn_mode(node);
 811         load = get_Proj_pred(am->mem_proj);
 812
 813         mark_irn_visited(load);
 814         be_set_transformed_node(load, node);
 815
 816         if (mode != mode_T) {
 817                 set_irn_mode(node, mode_T);
 818                 return new_rd_Proj(NULL, current_ir_graph, get_nodes_block(node), node, mode, pn_ia32_res);
 819         } else {
 820                 return node;
 821         }
 822 }
 823
 824 /**
 825  * Construct a standard binary operation, set AM and immediate if required.
 826  *
 827  * @param node  The original node for which the binop is created
 828  * @param op1   The first operand
 829  * @param op2   The second operand
 830  * @param func  The node constructor function
 831  * @return The constructed ia32 node.
 832  */
 833 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 834                           construct_binop_func *func, match_flags_t flags)
 835 {
 836         dbg_info            *dbgi;
 837         ir_node             *block, *new_block, *new_node;
 838         ia32_address_mode_t  am;
 839         ia32_address_t      *addr = &am.addr;
 840
 841         block = get_nodes_block(node);
 842         match_arguments(&am, block, op1, op2, NULL, flags);
 843
 844         dbgi      = get_irn_dbg_info(node);
 845         new_block = be_transform_node(block);
 846         new_node  = func(dbgi, current_ir_graph, new_block,
 847                          addr->base, addr->index, addr->mem,
 848                          am.new_op1, am.new_op2);
 849         set_am_attributes(new_node, &am);
 850         /* we can't use source address mode anymore when using immediates */
 851         if (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 852                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 853         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 854
 855         new_node = fix_mem_proj(new_node, &am);
 856
 857         return new_node;
 858 }
 859
 860 enum {
 861         n_ia32_l_binop_left,
 862         n_ia32_l_binop_right,
 863         n_ia32_l_binop_eflags
 864 };
 865 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,       n_Adc_left)
 866 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,      n_Adc_right)
 867 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags,     n_Adc_eflags)
 868 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_minuend,    n_Sbb_minuend)
 869 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_subtrahend, n_Sbb_subtrahend)
 870 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags,     n_Sbb_eflags)
 871
 872 /**
 873  * Construct a binary operation which also consumes the eflags.
 874  *
 875  * @param node  The node to transform
 876  * @param func  The node constructor function
 877  * @param flags The match flags
 878  * @return      The constructor ia32 node
 879  */
 880 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 881                                 match_flags_t flags)
 882 {
 883         ir_node             *src_block  = get_nodes_block(node);
 884         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 885         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 886         dbg_info            *dbgi;
 887         ir_node             *block, *new_node, *eflags, *new_eflags;
 888         ia32_address_mode_t  am;
 889         ia32_address_t      *addr       = &am.addr;
 890
 891         match_arguments(&am, src_block, op1, op2, NULL, flags);
 892
 893         dbgi       = get_irn_dbg_info(node);
 894         block      = be_transform_node(src_block);
 895         eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 896         new_eflags = be_transform_node(eflags);
 897         new_node   = func(dbgi, current_ir_graph, block, addr->base, addr->index,
 898                         addr->mem, am.new_op1, am.new_op2, new_eflags);
 899         set_am_attributes(new_node, &am);
 900         /* we can't use source address mode anymore when using immediates */
 901         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 902                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 903         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 904
 905         new_node = fix_mem_proj(new_node, &am);
 906
 907         return new_node;
 908 }
 909
 910 static ir_node *get_fpcw(void)
 911 {
 912         ir_node *fpcw;
 913         if (initial_fpcw != NULL)
 914                 return initial_fpcw;
 915
 916         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 917                                              &ia32_fp_cw_regs[REG_FPCW]);
 918         initial_fpcw = be_transform_node(fpcw);
 919
 920         return initial_fpcw;
 921 }
 922
 923 /**
 924  * Construct a standard binary operation, set AM and immediate if required.
 925  *
 926  * @param op1   The first operand
 927  * @param op2   The second operand
 928  * @param func  The node constructor function
 929  * @return The constructed ia32 node.
 930  */
 931 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 932                                     construct_binop_float_func *func,
 933                                     match_flags_t flags)
 934 {
 935         ir_mode             *mode  = get_irn_mode(node);
 936         dbg_info            *dbgi;
 937         ir_node             *block, *new_block, *new_node;
 938         ia32_address_mode_t  am;
 939         ia32_address_t      *addr = &am.addr;
 940
 941         /* cannot use address mode with long double on x87 */
 942         if (get_mode_size_bits(mode) > 64)
 943                 flags &= ~match_am;
 944
 945         block = get_nodes_block(node);
 946         match_arguments(&am, block, op1, op2, NULL, flags);
 947
 948         dbgi      = get_irn_dbg_info(node);
 949         new_block = be_transform_node(block);
 950         new_node  = func(dbgi, current_ir_graph, new_block,
 951                          addr->base, addr->index, addr->mem,
 952                          am.new_op1, am.new_op2, get_fpcw());
 953         set_am_attributes(new_node, &am);
 954
 955         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 956
 957         new_node = fix_mem_proj(new_node, &am);
 958
 959         return new_node;
 960 }
 961
 962 /**
 963  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 964  *
 965  * @param op1   The first operand
 966  * @param op2   The second operand
 967  * @param func  The node constructor function
 968  * @return The constructed ia32 node.
 969  */
 970 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 971                                 construct_shift_func *func,
 972                                 match_flags_t flags)
 973 {
 974         dbg_info *dbgi;
 975         ir_node  *block, *new_block, *new_op1, *new_op2, *new_node;
 976
 977         assert(! mode_is_float(get_irn_mode(node)));
 978         assert(flags & match_immediate);
 979         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
 980
 981         if (flags & match_mode_neutral) {
 982                 op1     = ia32_skip_downconv(op1);
 983                 new_op1 = be_transform_node(op1);
 984         } else if (get_mode_size_bits(get_irn_mode(node)) != 32) {
 985                 new_op1 = create_upconv(op1, node);
 986         } else {
 987                 new_op1 = be_transform_node(op1);
 988         }
 989
 990         /* the shift amount can be any mode that is bigger than 5 bits, since all
 991          * other bits are ignored anyway */
 992         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
 993                 ir_node *const op = get_Conv_op(op2);
 994                 if (mode_is_float(get_irn_mode(op)))
 995                         break;
 996                 op2 = op;
 997                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
 998         }
 999         new_op2 = create_immediate_or_transform(op2, 0);
1000
1001         dbgi      = get_irn_dbg_info(node);
1002         block     = get_nodes_block(node);
1003         new_block = be_transform_node(block);
1004         new_node  = func(dbgi, current_ir_graph, new_block, new_op1, new_op2);
1005         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1006
1007         /* lowered shift instruction may have a dependency operand, handle it here */
1008         if (get_irn_arity(node) == 3) {
1009                 /* we have a dependency */
1010                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
1011                 add_irn_dep(new_node, new_dep);
1012         }
1013
1014         return new_node;
1015 }
1016
1017
1018 /**
1019  * Construct a standard unary operation, set AM and immediate if required.
1020  *
1021  * @param op    The operand
1022  * @param func  The node constructor function
1023  * @return The constructed ia32 node.
1024  */
1025 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
1026                          match_flags_t flags)
1027 {
1028         dbg_info *dbgi;
1029         ir_node  *block, *new_block, *new_op, *new_node;
1030
1031         assert(flags == 0 || flags == match_mode_neutral);
1032         if (flags & match_mode_neutral) {
1033                 op = ia32_skip_downconv(op);
1034         }
1035
1036         new_op    = be_transform_node(op);
1037         dbgi      = get_irn_dbg_info(node);
1038         block     = get_nodes_block(node);
1039         new_block = be_transform_node(block);
1040         new_node  = func(dbgi, current_ir_graph, new_block, new_op);
1041
1042         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1043
1044         return new_node;
1045 }
1046
1047 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1048                                         ia32_address_t *addr)
1049 {
1050         ir_node *base, *index, *res;
1051
1052         base = addr->base;
1053         if (base == NULL) {
1054                 base = ia32_new_NoReg_gp(env_cg);
1055         } else {
1056                 base = be_transform_node(base);
1057         }
1058
1059         index = addr->index;
1060         if (index == NULL) {
1061                 index = ia32_new_NoReg_gp(env_cg);
1062         } else {
1063                 index = be_transform_node(index);
1064         }
1065
1066         res = new_rd_ia32_Lea(dbgi, current_ir_graph, block, base, index);
1067         set_address(res, addr);
1068
1069         return res;
1070 }
1071
1072 /**
1073  * Returns non-zero if a given address mode has a symbolic or
1074  * numerical offset != 0.
1075  */
1076 static int am_has_immediates(const ia32_address_t *addr)
1077 {
1078         return addr->offset != 0 || addr->symconst_ent != NULL
1079                 || addr->frame_entity || addr->use_frame;
1080 }
1081
1082 /**
1083  * Creates an ia32 Add.
1084  *
1085  * @return the created ia32 Add node
1086  */
1087 static ir_node *gen_Add(ir_node *node) {
1088         ir_mode  *mode = get_irn_mode(node);
1089         ir_node  *op1  = get_Add_left(node);
1090         ir_node  *op2  = get_Add_right(node);
1091         dbg_info *dbgi;
1092         ir_node  *block, *new_block, *new_node, *add_immediate_op;
1093         ia32_address_t       addr;
1094         ia32_address_mode_t  am;
1095
1096         if (mode_is_float(mode)) {
1097                 if (ia32_cg_config.use_sse2)
1098                         return gen_binop(node, op1, op2, new_rd_ia32_xAdd,
1099                                          match_commutative | match_am);
1100                 else
1101                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd,
1102                                                    match_commutative | match_am);
1103         }
1104
1105         ia32_mark_non_am(node);
1106
1107         op2 = ia32_skip_downconv(op2);
1108         op1 = ia32_skip_downconv(op1);
1109
1110         /**
1111          * Rules for an Add:
1112          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1113          *   1. Add with immediate -> Lea
1114          *   2. Add with possible source address mode -> Add
1115          *   3. Otherwise -> Lea
1116          */
1117         memset(&addr, 0, sizeof(addr));
1118         ia32_create_address_mode(&addr, node, /*force=*/1);
1119         add_immediate_op = NULL;
1120
1121         dbgi      = get_irn_dbg_info(node);
1122         block     = get_nodes_block(node);
1123         new_block = be_transform_node(block);
1124
1125         /* a constant? */
1126         if(addr.base == NULL && addr.index == NULL) {
1127                 ir_graph *irg = current_ir_graph;
1128                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1129                                              addr.symconst_sign, addr.offset);
1130                 add_irn_dep(new_node, get_irg_frame(irg));
1131                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1132                 return new_node;
1133         }
1134         /* add with immediate? */
1135         if(addr.index == NULL) {
1136                 add_immediate_op = addr.base;
1137         } else if(addr.base == NULL && addr.scale == 0) {
1138                 add_immediate_op = addr.index;
1139         }
1140
1141         if(add_immediate_op != NULL) {
1142                 if(!am_has_immediates(&addr)) {
1143 #ifdef DEBUG_libfirm
1144                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1145                                            node);
1146 #endif
1147                         return be_transform_node(add_immediate_op);
1148                 }
1149
1150                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1151                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1152                 return new_node;
1153         }
1154
1155         /* test if we can use source address mode */
1156         match_arguments(&am, block, op1, op2, NULL, match_commutative
1157                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1158
1159         /* construct an Add with source address mode */
1160         if (am.op_type == ia32_AddrModeS) {
1161                 ir_graph *irg = current_ir_graph;
1162                 ia32_address_t *am_addr = &am.addr;
1163                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1164                                          am_addr->index, am_addr->mem, am.new_op1,
1165                                          am.new_op2);
1166                 set_am_attributes(new_node, &am);
1167                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1168
1169                 new_node = fix_mem_proj(new_node, &am);
1170
1171                 return new_node;
1172         }
1173
1174         /* otherwise construct a lea */
1175         new_node = create_lea_from_address(dbgi, new_block, &addr);
1176         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1177         return new_node;
1178 }
1179
1180 /**
1181  * Creates an ia32 Mul.
1182  *
1183  * @return the created ia32 Mul node
1184  */
1185 static ir_node *gen_Mul(ir_node *node) {
1186         ir_node *op1  = get_Mul_left(node);
1187         ir_node *op2  = get_Mul_right(node);
1188         ir_mode *mode = get_irn_mode(node);
1189
1190         if (mode_is_float(mode)) {
1191                 if (ia32_cg_config.use_sse2)
1192                         return gen_binop(node, op1, op2, new_rd_ia32_xMul,
1193                                          match_commutative | match_am);
1194                 else
1195                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul,
1196                                                    match_commutative | match_am);
1197         }
1198         return gen_binop(node, op1, op2, new_rd_ia32_IMul,
1199                          match_commutative | match_am | match_mode_neutral |
1200                          match_immediate | match_am_and_immediates);
1201 }
1202
1203 /**
1204  * Creates an ia32 Mulh.
1205  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1206  * this result while Mul returns the lower 32 bit.
1207  *
1208  * @return the created ia32 Mulh node
1209  */
1210 static ir_node *gen_Mulh(ir_node *node)
1211 {
1212         ir_node  *block     = get_nodes_block(node);
1213         ir_node  *new_block = be_transform_node(block);
1214         ir_graph *irg       = current_ir_graph;
1215         dbg_info *dbgi      = get_irn_dbg_info(node);
1216         ir_mode  *mode      = get_irn_mode(node);
1217         ir_node  *op1       = get_Mulh_left(node);
1218         ir_node  *op2       = get_Mulh_right(node);
1219         ir_node  *proj_res_high;
1220         ir_node  *new_node;
1221         ia32_address_mode_t  am;
1222         ia32_address_t      *addr = &am.addr;
1223
1224         assert(!mode_is_float(mode) && "Mulh with float not supported");
1225         assert(get_mode_size_bits(mode) == 32);
1226
1227         match_arguments(&am, block, op1, op2, NULL, match_commutative | match_am);
1228
1229         if (mode_is_signed(mode)) {
1230                 new_node = new_rd_ia32_IMul1OP(dbgi, irg, new_block, addr->base,
1231                                                addr->index, addr->mem, am.new_op1,
1232                                                am.new_op2);
1233         } else {
1234                 new_node = new_rd_ia32_Mul(dbgi, irg, new_block, addr->base,
1235                                            addr->index, addr->mem, am.new_op1,
1236                                            am.new_op2);
1237         }
1238
1239         set_am_attributes(new_node, &am);
1240         /* we can't use source address mode anymore when using immediates */
1241         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1242                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1243         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1244
1245         assert(get_irn_mode(new_node) == mode_T);
1246
1247         fix_mem_proj(new_node, &am);
1248
1249         assert(pn_ia32_IMul1OP_res_high == pn_ia32_Mul_res_high);
1250         proj_res_high = new_rd_Proj(dbgi, irg, block, new_node,
1251                                mode_Iu, pn_ia32_IMul1OP_res_high);
1252
1253         return proj_res_high;
1254 }
1255
1256
1257
1258 /**
1259  * Creates an ia32 And.
1260  *
1261  * @return The created ia32 And node
1262  */
1263 static ir_node *gen_And(ir_node *node) {
1264         ir_node *op1 = get_And_left(node);
1265         ir_node *op2 = get_And_right(node);
1266         assert(! mode_is_float(get_irn_mode(node)));
1267
1268         /* is it a zero extension? */
1269         if (is_Const(op2)) {
1270                 tarval   *tv    = get_Const_tarval(op2);
1271                 long      v     = get_tarval_long(tv);
1272
1273                 if (v == 0xFF || v == 0xFFFF) {
1274                         dbg_info *dbgi   = get_irn_dbg_info(node);
1275                         ir_node  *block  = get_nodes_block(node);
1276                         ir_mode  *src_mode;
1277                         ir_node  *res;
1278
1279                         if(v == 0xFF) {
1280                                 src_mode = mode_Bu;
1281                         } else {
1282                                 assert(v == 0xFFFF);
1283                                 src_mode = mode_Hu;
1284                         }
1285                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1286
1287                         return res;
1288                 }
1289         }
1290         return gen_binop(node, op1, op2, new_rd_ia32_And,
1291                          match_commutative | match_mode_neutral | match_am
1292                                          | match_immediate);
1293 }
1294
1295
1296
1297 /**
1298  * Creates an ia32 Or.
1299  *
1300  * @return The created ia32 Or node
1301  */
1302 static ir_node *gen_Or(ir_node *node) {
1303         ir_node *op1 = get_Or_left(node);
1304         ir_node *op2 = get_Or_right(node);
1305
1306         assert (! mode_is_float(get_irn_mode(node)));
1307         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative
1308                         | match_mode_neutral | match_am | match_immediate);
1309 }
1310
1311
1312
1313 /**
1314  * Creates an ia32 Eor.
1315  *
1316  * @return The created ia32 Eor node
1317  */
1318 static ir_node *gen_Eor(ir_node *node) {
1319         ir_node *op1 = get_Eor_left(node);
1320         ir_node *op2 = get_Eor_right(node);
1321
1322         assert(! mode_is_float(get_irn_mode(node)));
1323         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative
1324                         | match_mode_neutral | match_am | match_immediate);
1325 }
1326
1327
1328 /**
1329  * Creates an ia32 Sub.
1330  *
1331  * @return The created ia32 Sub node
1332  */
1333 static ir_node *gen_Sub(ir_node *node) {
1334         ir_node  *op1  = get_Sub_left(node);
1335         ir_node  *op2  = get_Sub_right(node);
1336         ir_mode  *mode = get_irn_mode(node);
1337
1338         if (mode_is_float(mode)) {
1339                 if (ia32_cg_config.use_sse2)
1340                         return gen_binop(node, op1, op2, new_rd_ia32_xSub, match_am);
1341                 else
1342                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub,
1343                                                    match_am);
1344         }
1345
1346         if (is_Const(op2)) {
1347                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1348                            node);
1349         }
1350
1351         return gen_binop(node, op1, op2, new_rd_ia32_Sub, match_mode_neutral
1352                         | match_am | match_immediate);
1353 }
1354
1355 static ir_node *transform_AM_mem(ir_graph *const irg, ir_node *const block,
1356                                  ir_node  *const src_val,
1357                                  ir_node  *const src_mem,
1358                                  ir_node  *const am_mem)
1359 {
1360         if (is_NoMem(am_mem)) {
1361                 return be_transform_node(src_mem);
1362         } else if (is_Proj(src_val) &&
1363                    is_Proj(src_mem) &&
1364                    get_Proj_pred(src_val) == get_Proj_pred(src_mem)) {
1365                 /* avoid memory loop */
1366                 return am_mem;
1367         } else if (is_Proj(src_val) && is_Sync(src_mem)) {
1368                 ir_node  *const ptr_pred = get_Proj_pred(src_val);
1369                 int       const arity    = get_Sync_n_preds(src_mem);
1370                 int             n        = 0;
1371                 ir_node **      ins;
1372                 int             i;
1373
1374                 NEW_ARR_A(ir_node*, ins, arity + 1);
1375
1376                 for (i = arity - 1; i >= 0; --i) {
1377                         ir_node *const pred = get_Sync_pred(src_mem, i);
1378
1379                         /* avoid memory loop */
1380                         if (is_Proj(pred) && get_Proj_pred(pred) == ptr_pred)
1381                                 continue;
1382
1383                         ins[n++] = be_transform_node(pred);
1384                 }
1385
1386                 ins[n++] = am_mem;
1387
1388                 return new_r_Sync(irg, block, n, ins);
1389         } else {
1390                 ir_node *ins[2];
1391
1392                 ins[0] = be_transform_node(src_mem);
1393                 ins[1] = am_mem;
1394                 return new_r_Sync(irg, block, 2, ins);
1395         }
1396 }
1397
1398 /**
1399  * Generates an ia32 DivMod with additional infrastructure for the
1400  * register allocator if needed.
1401  */
1402 static ir_node *create_Div(ir_node *node)
1403 {
1404         ir_graph *irg       = current_ir_graph;
1405         dbg_info *dbgi      = get_irn_dbg_info(node);
1406         ir_node  *block     = get_nodes_block(node);
1407         ir_node  *new_block = be_transform_node(block);
1408         ir_node  *mem;
1409         ir_node  *new_mem;
1410         ir_node  *op1;
1411         ir_node  *op2;
1412         ir_node  *new_node;
1413         ir_mode  *mode;
1414         ir_node  *sign_extension;
1415         ia32_address_mode_t  am;
1416         ia32_address_t      *addr = &am.addr;
1417
1418         /* the upper bits have random contents for smaller modes */
1419         switch (get_irn_opcode(node)) {
1420         case iro_Div:
1421                 op1     = get_Div_left(node);
1422                 op2     = get_Div_right(node);
1423                 mem     = get_Div_mem(node);
1424                 mode    = get_Div_resmode(node);
1425                 break;
1426         case iro_Mod:
1427                 op1     = get_Mod_left(node);
1428                 op2     = get_Mod_right(node);
1429                 mem     = get_Mod_mem(node);
1430                 mode    = get_Mod_resmode(node);
1431                 break;
1432         case iro_DivMod:
1433                 op1     = get_DivMod_left(node);
1434                 op2     = get_DivMod_right(node);
1435                 mem     = get_DivMod_mem(node);
1436                 mode    = get_DivMod_resmode(node);
1437                 break;
1438         default:
1439                 panic("invalid divmod node %+F", node);
1440         }
1441
1442         match_arguments(&am, block, op1, op2, NULL, match_am);
1443
1444         /* Beware: We don't need a Sync, if the memory predecessor of the Div node
1445            is the memory of the consumed address. We can have only the second op as address
1446            in Div nodes, so check only op2. */
1447         new_mem = transform_AM_mem(irg, block, op2, mem, addr->mem);
1448
1449         if (mode_is_signed(mode)) {
1450                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1451                 add_irn_dep(produceval, get_irg_frame(irg));
1452                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block, am.new_op1,
1453                                                   produceval);
1454
1455                 new_node = new_rd_ia32_IDiv(dbgi, irg, new_block, addr->base,
1456                                             addr->index, new_mem, am.new_op2,
1457                                             am.new_op1, sign_extension);
1458         } else {
1459                 sign_extension = new_rd_ia32_Const(dbgi, irg, new_block, NULL, 0, 0);
1460                 add_irn_dep(sign_extension, get_irg_frame(irg));
1461
1462                 new_node = new_rd_ia32_Div(dbgi, irg, new_block, addr->base,
1463                                            addr->index, new_mem, am.new_op2,
1464                                            am.new_op1, sign_extension);
1465         }
1466
1467         set_irn_pinned(new_node, get_irn_pinned(node));
1468
1469         set_am_attributes(new_node, &am);
1470         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1471
1472         new_node = fix_mem_proj(new_node, &am);
1473
1474         return new_node;
1475 }
1476
1477
1478 static ir_node *gen_Mod(ir_node *node) {
1479         return create_Div(node);
1480 }
1481
1482 static ir_node *gen_Div(ir_node *node) {
1483         return create_Div(node);
1484 }
1485
1486 static ir_node *gen_DivMod(ir_node *node) {
1487         return create_Div(node);
1488 }
1489
1490
1491
1492 /**
1493  * Creates an ia32 floating Div.
1494  *
1495  * @return The created ia32 xDiv node
1496  */
1497 static ir_node *gen_Quot(ir_node *node)
1498 {
1499         ir_node *op1 = get_Quot_left(node);
1500         ir_node *op2 = get_Quot_right(node);
1501
1502         if (ia32_cg_config.use_sse2) {
1503                 return gen_binop(node, op1, op2, new_rd_ia32_xDiv, match_am);
1504         } else {
1505                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, match_am);
1506         }
1507 }
1508
1509
1510 /**
1511  * Creates an ia32 Shl.
1512  *
1513  * @return The created ia32 Shl node
1514  */
1515 static ir_node *gen_Shl(ir_node *node) {
1516         ir_node *left  = get_Shl_left(node);
1517         ir_node *right = get_Shl_right(node);
1518
1519         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
1520                                match_mode_neutral | match_immediate);
1521 }
1522
1523 /**
1524  * Creates an ia32 Shr.
1525  *
1526  * @return The created ia32 Shr node
1527  */
1528 static ir_node *gen_Shr(ir_node *node) {
1529         ir_node *left  = get_Shr_left(node);
1530         ir_node *right = get_Shr_right(node);
1531
1532         return gen_shift_binop(node, left, right, new_rd_ia32_Shr, match_immediate);
1533 }
1534
1535
1536
1537 /**
1538  * Creates an ia32 Sar.
1539  *
1540  * @return The created ia32 Shrs node
1541  */
1542 static ir_node *gen_Shrs(ir_node *node) {
1543         ir_node *left  = get_Shrs_left(node);
1544         ir_node *right = get_Shrs_right(node);
1545         ir_mode *mode  = get_irn_mode(node);
1546
1547         if(is_Const(right) && mode == mode_Is) {
1548                 tarval *tv = get_Const_tarval(right);
1549                 long val = get_tarval_long(tv);
1550                 if(val == 31) {
1551                         /* this is a sign extension */
1552                         ir_graph *irg    = current_ir_graph;
1553                         dbg_info *dbgi   = get_irn_dbg_info(node);
1554                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1555                         ir_node  *op     = left;
1556                         ir_node  *new_op = be_transform_node(op);
1557                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1558                         add_irn_dep(pval, get_irg_frame(irg));
1559
1560                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1561                 }
1562         }
1563
1564         /* 8 or 16 bit sign extension? */
1565         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1566                 ir_node *shl_left  = get_Shl_left(left);
1567                 ir_node *shl_right = get_Shl_right(left);
1568                 if(is_Const(shl_right)) {
1569                         tarval *tv1 = get_Const_tarval(right);
1570                         tarval *tv2 = get_Const_tarval(shl_right);
1571                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1572                                 long val = get_tarval_long(tv1);
1573                                 if(val == 16 || val == 24) {
1574                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1575                                         ir_node  *block  = get_nodes_block(node);
1576                                         ir_mode  *src_mode;
1577                                         ir_node  *res;
1578
1579                                         if(val == 24) {
1580                                                 src_mode = mode_Bs;
1581                                         } else {
1582                                                 assert(val == 16);
1583                                                 src_mode = mode_Hs;
1584                                         }
1585                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1586                                                               shl_left, node);
1587
1588                                         return res;
1589                                 }
1590                         }
1591                 }
1592         }
1593
1594         return gen_shift_binop(node, left, right, new_rd_ia32_Sar, match_immediate);
1595 }
1596
1597
1598
1599 /**
1600  * Creates an ia32 Rol.
1601  *
1602  * @param op1   The first operator
1603  * @param op2   The second operator
1604  * @return The created ia32 RotL node
1605  */
1606 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2) {
1607         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol, match_immediate);
1608 }
1609
1610
1611
1612 /**
1613  * Creates an ia32 Ror.
1614  * NOTE: There is no RotR with immediate because this would always be a RotL
1615  *       "imm-mode_size_bits" which can be pre-calculated.
1616  *
1617  * @param op1   The first operator
1618  * @param op2   The second operator
1619  * @return The created ia32 RotR node
1620  */
1621 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2) {
1622         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror, match_immediate);
1623 }
1624
1625
1626
1627 /**
1628  * Creates an ia32 RotR or RotL (depending on the found pattern).
1629  *
1630  * @return The created ia32 RotL or RotR node
1631  */
1632 static ir_node *gen_Rotl(ir_node *node) {
1633         ir_node *rotate = NULL;
1634         ir_node *op1    = get_Rotl_left(node);
1635         ir_node *op2    = get_Rotl_right(node);
1636
1637         /* Firm has only RotL, so we are looking for a right (op2)
1638                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1639                  that means we can create a RotR instead of an Add and a RotL */
1640
1641         if (is_Add(op2)) {
1642                 ir_node *add = op2;
1643                 ir_node *left = get_Add_left(add);
1644                 ir_node *right = get_Add_right(add);
1645                 if (is_Const(right)) {
1646                         tarval  *tv   = get_Const_tarval(right);
1647                         ir_mode *mode = get_irn_mode(node);
1648                         long     bits = get_mode_size_bits(mode);
1649
1650                         if (is_Minus(left) &&
1651                             tarval_is_long(tv)       &&
1652                             get_tarval_long(tv) == bits &&
1653                             bits                == 32)
1654                         {
1655                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1656                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
1657                         }
1658                 }
1659         }
1660
1661         if (rotate == NULL) {
1662                 rotate = gen_Rol(node, op1, op2);
1663         }
1664
1665         return rotate;
1666 }
1667
1668
1669
1670 /**
1671  * Transforms a Minus node.
1672  *
1673  * @return The created ia32 Minus node
1674  */
1675 static ir_node *gen_Minus(ir_node *node)
1676 {
1677         ir_node   *op    = get_Minus_op(node);
1678         ir_node   *block = be_transform_node(get_nodes_block(node));
1679         ir_graph  *irg   = current_ir_graph;
1680         dbg_info  *dbgi  = get_irn_dbg_info(node);
1681         ir_mode   *mode  = get_irn_mode(node);
1682         ir_entity *ent;
1683         ir_node   *new_node;
1684         int        size;
1685
1686         if (mode_is_float(mode)) {
1687                 ir_node *new_op = be_transform_node(op);
1688                 if (ia32_cg_config.use_sse2) {
1689                         /* TODO: non-optimal... if we have many xXors, then we should
1690                          * rather create a load for the const and use that instead of
1691                          * several AM nodes... */
1692                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1693                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1694                         ir_node *nomem     = new_rd_NoMem(irg);
1695
1696                         new_node = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp,
1697                                                     nomem, new_op, noreg_xmm);
1698
1699                         size = get_mode_size_bits(mode);
1700                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1701
1702                         set_ia32_am_sc(new_node, ent);
1703                         set_ia32_op_type(new_node, ia32_AddrModeS);
1704                         set_ia32_ls_mode(new_node, mode);
1705                 } else {
1706                         new_node = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1707                 }
1708         } else {
1709                 new_node = gen_unop(node, op, new_rd_ia32_Neg, match_mode_neutral);
1710         }
1711
1712         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1713
1714         return new_node;
1715 }
1716
1717 /**
1718  * Transforms a Not node.
1719  *
1720  * @return The created ia32 Not node
1721  */
1722 static ir_node *gen_Not(ir_node *node) {
1723         ir_node *op   = get_Not_op(node);
1724
1725         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1726         assert (! mode_is_float(get_irn_mode(node)));
1727
1728         return gen_unop(node, op, new_rd_ia32_Not, match_mode_neutral);
1729 }
1730
1731
1732
1733 /**
1734  * Transforms an Abs node.
1735  *
1736  * @return The created ia32 Abs node
1737  */
1738 static ir_node *gen_Abs(ir_node *node)
1739 {
1740         ir_node   *block     = get_nodes_block(node);
1741         ir_node   *new_block = be_transform_node(block);
1742         ir_node   *op        = get_Abs_op(node);
1743         ir_graph  *irg       = current_ir_graph;
1744         dbg_info  *dbgi      = get_irn_dbg_info(node);
1745         ir_mode   *mode      = get_irn_mode(node);
1746         ir_node   *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1747         ir_node   *nomem     = new_NoMem();
1748         ir_node   *new_op;
1749         ir_node   *new_node;
1750         int        size;
1751         ir_entity *ent;
1752
1753         if (mode_is_float(mode)) {
1754                 new_op = be_transform_node(op);
1755
1756                 if (ia32_cg_config.use_sse2) {
1757                         ir_node *noreg_fp = ia32_new_NoReg_xmm(env_cg);
1758                         new_node = new_rd_ia32_xAnd(dbgi,irg, new_block, noreg_gp, noreg_gp,
1759                                                     nomem, new_op, noreg_fp);
1760
1761                         size = get_mode_size_bits(mode);
1762                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1763
1764                         set_ia32_am_sc(new_node, ent);
1765
1766                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1767
1768                         set_ia32_op_type(new_node, ia32_AddrModeS);
1769                         set_ia32_ls_mode(new_node, mode);
1770                 } else {
1771                         new_node = new_rd_ia32_vfabs(dbgi, irg, new_block, new_op);
1772                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1773                 }
1774         } else {
1775                 ir_node *xor, *pval, *sign_extension;
1776
1777                 if (get_mode_size_bits(mode) == 32) {
1778                         new_op = be_transform_node(op);
1779                 } else {
1780                         new_op = create_I2I_Conv(mode, mode_Is, dbgi, block, op, node);
1781                 }
1782
1783                 pval           = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1784                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block,
1785                                                            new_op, pval);
1786
1787                 add_irn_dep(pval, get_irg_frame(irg));
1788                 SET_IA32_ORIG_NODE(sign_extension,ia32_get_old_node_name(env_cg, node));
1789
1790                 xor = new_rd_ia32_Xor(dbgi, irg, new_block, noreg_gp, noreg_gp,
1791                                       nomem, new_op, sign_extension);
1792                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1793
1794                 new_node = new_rd_ia32_Sub(dbgi, irg, new_block, noreg_gp, noreg_gp,
1795                                            nomem, xor, sign_extension);
1796                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1797         }
1798
1799         return new_node;
1800 }
1801
1802 /**
1803  * Create a bt instruction for x & (1 << n) and place it into the block of cmp.
1804  */
1805 static ir_node *gen_bt(ir_node *cmp, ir_node *x, ir_node *n) {
1806         dbg_info *dbgi      = get_irn_dbg_info(cmp);
1807         ir_node  *block     = get_nodes_block(cmp);
1808         ir_node  *new_block = be_transform_node(block);
1809         ir_node  *op1       = be_transform_node(x);
1810         ir_node  *op2       = be_transform_node(n);
1811
1812         return new_rd_ia32_Bt(dbgi, current_ir_graph, new_block, op1, op2);
1813 }
1814
1815 /**
1816  * Transform a node returning a "flag" result.
1817  *
1818  * @param node     the node to transform
1819  * @param pnc_out  the compare mode to use
1820  */
1821 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1822 {
1823         ir_node  *flags;
1824         ir_node  *new_op;
1825         ir_node  *noreg;
1826         ir_node  *nomem;
1827         ir_node  *new_block;
1828         dbg_info *dbgi;
1829
1830         /* we have a Cmp as input */
1831         if (is_Proj(node)) {
1832                 ir_node *pred = get_Proj_pred(node);
1833                 if (is_Cmp(pred)) {
1834                         pn_Cmp pnc = get_Proj_proj(node);
1835                         if (ia32_cg_config.use_bt && (pnc == pn_Cmp_Lg || pnc == pn_Cmp_Eq)) {
1836                                 ir_node *l = get_Cmp_left(pred);
1837                                 ir_node *r = get_Cmp_right(pred);
1838                                 if (is_And(l)) {
1839                                         ir_node *la = get_And_left(l);
1840                                         ir_node *ra = get_And_right(l);
1841                                         if (is_Shl(la)) {
1842                                                 ir_node *c = get_Shl_left(la);
1843                                                 if (is_Const_1(c) && (is_Const_0(r) || r == la)) {
1844                                                         /* (1 << n) & ra) */
1845                                                         ir_node *n = get_Shl_right(la);
1846                                                         flags    = gen_bt(pred, ra, n);
1847                                                         /* we must generate a Jc/Jnc jump */
1848                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1849                                                         if (r == la)
1850                                                                 pnc ^= pn_Cmp_Leg;
1851                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1852                                                         return flags;
1853                                                 }
1854                                         }
1855                                         if (is_Shl(ra)) {
1856                                                 ir_node *c = get_Shl_left(ra);
1857                                                 if (is_Const_1(c) && (is_Const_0(r) || r == ra)) {
1858                                                         /* la & (1 << n)) */
1859                                                         ir_node *n = get_Shl_right(ra);
1860                                                         flags    = gen_bt(pred, la, n);
1861                                                         /* we must generate a Jc/Jnc jump */
1862                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1863                                                         if (r == ra)
1864                                                                 pnc ^= pn_Cmp_Leg;
1865                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1866                                                         return flags;
1867                                                 }
1868                                         }
1869                                 }
1870                         }
1871                         flags    = be_transform_node(pred);
1872                         *pnc_out = pnc;
1873                         return flags;
1874                 }
1875         }
1876
1877         /* a mode_b value, we have to compare it against 0 */
1878         dbgi      = get_irn_dbg_info(node);
1879         new_block = be_transform_node(get_nodes_block(node));
1880         new_op    = be_transform_node(node);
1881         noreg     = ia32_new_NoReg_gp(env_cg);
1882         nomem     = new_NoMem();
1883         flags     = new_rd_ia32_Test(dbgi, current_ir_graph, new_block, noreg, noreg, nomem,
1884                                      new_op, new_op, /*is_permuted=*/0, /*cmp_unsigned=*/0);
1885         *pnc_out  = pn_Cmp_Lg;
1886         return flags;
1887 }
1888
1889 /**
1890  * Transforms a Load.
1891  *
1892  * @return the created ia32 Load node
1893  */
1894 static ir_node *gen_Load(ir_node *node) {
1895         ir_node  *old_block = get_nodes_block(node);
1896         ir_node  *block   = be_transform_node(old_block);
1897         ir_node  *ptr     = get_Load_ptr(node);
1898         ir_node  *mem     = get_Load_mem(node);
1899         ir_node  *new_mem = be_transform_node(mem);
1900         ir_node  *base;
1901         ir_node  *index;
1902         ir_graph *irg     = current_ir_graph;
1903         dbg_info *dbgi    = get_irn_dbg_info(node);
1904         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1905         ir_mode  *mode    = get_Load_mode(node);
1906         ir_mode  *res_mode;
1907         ir_node  *new_node;
1908         ia32_address_t addr;
1909
1910         /* construct load address */
1911         memset(&addr, 0, sizeof(addr));
1912         ia32_create_address_mode(&addr, ptr, /*force=*/0);
1913         base  = addr.base;
1914         index = addr.index;
1915
1916         if(base == NULL) {
1917                 base = noreg;
1918         } else {
1919                 base = be_transform_node(base);
1920         }
1921
1922         if(index == NULL) {
1923                 index = noreg;
1924         } else {
1925                 index = be_transform_node(index);
1926         }
1927
1928         if (mode_is_float(mode)) {
1929                 if (ia32_cg_config.use_sse2) {
1930                         new_node = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1931                                                      mode);
1932                         res_mode = mode_xmm;
1933                 } else {
1934                         new_node = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1935                                                     mode);
1936                         res_mode = mode_vfp;
1937                 }
1938         } else {
1939                 assert(mode != mode_b);
1940
1941                 /* create a conv node with address mode for smaller modes */
1942                 if(get_mode_size_bits(mode) < 32) {
1943                         new_node = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1944                                                         new_mem, noreg, mode);
1945                 } else {
1946                         new_node = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1947                 }
1948                 res_mode = mode_Iu;
1949         }
1950
1951         set_irn_pinned(new_node, get_irn_pinned(node));
1952         set_ia32_op_type(new_node, ia32_AddrModeS);
1953         set_ia32_ls_mode(new_node, mode);
1954         set_address(new_node, &addr);
1955
1956         if(get_irn_pinned(node) == op_pin_state_floats) {
1957                 add_ia32_flags(new_node, arch_irn_flags_rematerializable);
1958         }
1959
1960         /* make sure we are scheduled behind the initial IncSP/Barrier
1961          * to avoid spills being placed before it
1962          */
1963         if (block == get_irg_start_block(irg)) {
1964                 add_irn_dep(new_node, get_irg_frame(irg));
1965         }
1966
1967         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1968
1969         return new_node;
1970 }
1971
1972 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1973                        ir_node *ptr, ir_node *other)
1974 {
1975         ir_node *load;
1976
1977         if (!is_Proj(node))
1978                 return 0;
1979
1980         /* we only use address mode if we're the only user of the load */
1981         if (get_irn_n_edges(node) > 1)
1982                 return 0;
1983
1984         load = get_Proj_pred(node);
1985         if (!is_Load(load))
1986                 return 0;
1987         if (get_nodes_block(load) != block)
1988                 return 0;
1989
1990         /* store should have the same pointer as the load */
1991         if (get_Load_ptr(load) != ptr)
1992                 return 0;
1993
1994         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1995         if (other != NULL                   &&
1996             get_nodes_block(other) == block &&
1997             heights_reachable_in_block(heights, other, load)) {
1998                 return 0;
1999         }
2000
2001         if (is_Sync(mem)) {
2002                 int i;
2003
2004                 for (i = get_Sync_n_preds(mem) - 1; i >= 0; --i) {
2005                         ir_node *const pred = get_Sync_pred(mem, i);
2006
2007                         if (is_Proj(pred) && get_Proj_pred(pred) == load)
2008                                 continue;
2009
2010                         if (get_nodes_block(pred) == block &&
2011                             heights_reachable_in_block(heights, pred, load)) {
2012                                 return 0;
2013                         }
2014                 }
2015         } else {
2016                 /* Store should be attached to the load */
2017                 if (!is_Proj(mem) || get_Proj_pred(mem) != load)
2018                         return 0;
2019         }
2020
2021         return 1;
2022 }
2023
2024 static void set_transformed_and_mark(ir_node *const old_node, ir_node *const new_node)
2025 {
2026         mark_irn_visited(old_node);
2027         be_set_transformed_node(old_node, new_node);
2028 }
2029
2030 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
2031                               ir_node *mem, ir_node *ptr, ir_mode *mode,
2032                               construct_binop_dest_func *func,
2033                               construct_binop_dest_func *func8bit,
2034                                                           match_flags_t flags)
2035 {
2036         ir_node  *src_block = get_nodes_block(node);
2037         ir_node  *block;
2038         ir_node  *noreg_gp  = ia32_new_NoReg_gp(env_cg);
2039         ir_graph *irg      = current_ir_graph;
2040         dbg_info *dbgi;
2041         ir_node  *new_node;
2042         ir_node  *new_op;
2043         ir_node  *mem_proj;
2044         int       commutative;
2045         ia32_address_mode_t  am;
2046         ia32_address_t      *addr = &am.addr;
2047         memset(&am, 0, sizeof(am));
2048
2049         assert(flags & match_dest_am);
2050         assert(flags & match_immediate); /* there is no destam node without... */
2051         commutative = (flags & match_commutative) != 0;
2052
2053         if(use_dest_am(src_block, op1, mem, ptr, op2)) {
2054                 build_address(&am, op1);
2055                 new_op = create_immediate_or_transform(op2, 0);
2056         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
2057                 build_address(&am, op2);
2058                 new_op = create_immediate_or_transform(op1, 0);
2059         } else {
2060                 return NULL;
2061         }
2062
2063         if(addr->base == NULL)
2064                 addr->base = noreg_gp;
2065         if(addr->index == NULL)
2066                 addr->index = noreg_gp;
2067         if(addr->mem == NULL)
2068                 addr->mem = new_NoMem();
2069
2070         dbgi  = get_irn_dbg_info(node);
2071         block = be_transform_node(src_block);
2072         if(get_mode_size_bits(mode) == 8) {
2073                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
2074                                     addr->mem, new_op);
2075         } else {
2076                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
2077                                 new_op);
2078         }
2079         set_address(new_node, addr);
2080         set_ia32_op_type(new_node, ia32_AddrModeD);
2081         set_ia32_ls_mode(new_node, mode);
2082         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2083
2084         set_transformed_and_mark(get_Proj_pred(am.mem_proj), new_node);
2085         mem_proj = be_transform_node(am.mem_proj);
2086         set_transformed_and_mark(mem_proj ? mem_proj : am.mem_proj, new_node);
2087
2088         return new_node;
2089 }
2090
2091 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
2092                              ir_node *ptr, ir_mode *mode,
2093                              construct_unop_dest_func *func)
2094 {
2095         ir_graph *irg      = current_ir_graph;
2096         ir_node *src_block = get_nodes_block(node);
2097         ir_node *block;
2098         dbg_info *dbgi;
2099         ir_node *new_node;
2100         ir_node *mem_proj;
2101         ia32_address_mode_t  am;
2102         ia32_address_t *addr = &am.addr;
2103         memset(&am, 0, sizeof(am));
2104
2105         if(!use_dest_am(src_block, op, mem, ptr, NULL))
2106                 return NULL;
2107
2108         build_address(&am, op);
2109
2110         dbgi     = get_irn_dbg_info(node);
2111         block    = be_transform_node(src_block);
2112         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
2113         set_address(new_node, addr);
2114         set_ia32_op_type(new_node, ia32_AddrModeD);
2115         set_ia32_ls_mode(new_node, mode);
2116         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2117
2118         set_transformed_and_mark(get_Proj_pred(am.mem_proj), new_node);
2119         mem_proj = be_transform_node(am.mem_proj);
2120         set_transformed_and_mark(mem_proj ? mem_proj : am.mem_proj, new_node);
2121
2122         return new_node;
2123 }
2124
2125 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem) {
2126         ir_mode  *mode        = get_irn_mode(node);
2127         ir_node  *mux_true    = get_Mux_true(node);
2128         ir_node  *mux_false   = get_Mux_false(node);
2129         ir_graph *irg;
2130         ir_node  *cond;
2131         ir_node  *new_mem;
2132         dbg_info *dbgi;
2133         ir_node  *block;
2134         ir_node  *new_block;
2135         ir_node  *flags;
2136         ir_node  *new_node;
2137         int       negated;
2138         pn_Cmp    pnc;
2139         ia32_address_t addr;
2140
2141         if(get_mode_size_bits(mode) != 8)
2142                 return NULL;
2143
2144         if(is_Const_1(mux_true) && is_Const_0(mux_false)) {
2145                 negated = 0;
2146         } else if(is_Const_0(mux_true) && is_Const_1(mux_false)) {
2147                 negated = 1;
2148         } else {
2149                 return NULL;
2150         }
2151
2152         build_address_ptr(&addr, ptr, mem);
2153
2154         irg       = current_ir_graph;
2155         dbgi      = get_irn_dbg_info(node);
2156         block     = get_nodes_block(node);
2157         new_block = be_transform_node(block);
2158         cond      = get_Mux_sel(node);
2159         flags     = get_flags_node(cond, &pnc);
2160         new_mem   = be_transform_node(mem);
2161         new_node  = new_rd_ia32_SetMem(dbgi, irg, new_block, addr.base,
2162                                        addr.index, addr.mem, flags, pnc, negated);
2163         set_address(new_node, &addr);
2164         set_ia32_op_type(new_node, ia32_AddrModeD);
2165         set_ia32_ls_mode(new_node, mode);
2166         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2167
2168         return new_node;
2169 }
2170
2171 static ir_node *try_create_dest_am(ir_node *node) {
2172         ir_node  *val  = get_Store_value(node);
2173         ir_node  *mem  = get_Store_mem(node);
2174         ir_node  *ptr  = get_Store_ptr(node);
2175         ir_mode  *mode = get_irn_mode(val);
2176         unsigned  bits = get_mode_size_bits(mode);
2177         ir_node  *op1;
2178         ir_node  *op2;
2179         ir_node  *new_node;
2180
2181         /* handle only GP modes for now... */
2182         if(!ia32_mode_needs_gp_reg(mode))
2183                 return NULL;
2184
2185         while(1) {
2186                 /* store must be the only user of the val node */
2187                 if(get_irn_n_edges(val) > 1)
2188                         return NULL;
2189                 /* skip pointless convs */
2190                 if(is_Conv(val)) {
2191                         ir_node *conv_op   = get_Conv_op(val);
2192                         ir_mode *pred_mode = get_irn_mode(conv_op);
2193                         if(pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2194                                 val = conv_op;
2195                                 continue;
2196                         }
2197                 }
2198                 break;
2199         }
2200
2201         /* value must be in the same block */
2202         if(get_nodes_block(node) != get_nodes_block(val))
2203                 return NULL;
2204
2205         switch (get_irn_opcode(val)) {
2206         case iro_Add:
2207                 op1      = get_Add_left(val);
2208                 op2      = get_Add_right(val);
2209                 if(is_Const_1(op2)) {
2210                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2211                                                 new_rd_ia32_IncMem);
2212                         break;
2213                 } else if(is_Const_Minus_1(op2)) {
2214                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2215                                                 new_rd_ia32_DecMem);
2216                         break;
2217                 }
2218                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2219                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit,
2220                                          match_dest_am | match_commutative |
2221                                          match_immediate);
2222                 break;
2223         case iro_Sub:
2224                 op1      = get_Sub_left(val);
2225                 op2      = get_Sub_right(val);
2226                 if(is_Const(op2)) {
2227                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
2228                                    "found\n");
2229                 }
2230                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2231                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit,
2232                                          match_dest_am | match_immediate |
2233                                          match_immediate);
2234                 break;
2235         case iro_And:
2236                 op1      = get_And_left(val);
2237                 op2      = get_And_right(val);
2238                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2239                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit,
2240                                          match_dest_am | match_commutative |
2241                                          match_immediate);
2242                 break;
2243         case iro_Or:
2244                 op1      = get_Or_left(val);
2245                 op2      = get_Or_right(val);
2246                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2247                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit,
2248                                          match_dest_am | match_commutative |
2249                                          match_immediate);
2250                 break;
2251         case iro_Eor:
2252                 op1      = get_Eor_left(val);
2253                 op2      = get_Eor_right(val);
2254                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2255                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit,
2256                                          match_dest_am | match_commutative |
2257                                          match_immediate);
2258                 break;
2259         case iro_Shl:
2260                 op1      = get_Shl_left(val);
2261                 op2      = get_Shl_right(val);
2262                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2263                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem,
2264                                          match_dest_am | match_immediate);
2265                 break;
2266         case iro_Shr:
2267                 op1      = get_Shr_left(val);
2268                 op2      = get_Shr_right(val);
2269                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2270                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem,
2271                                          match_dest_am | match_immediate);
2272                 break;
2273         case iro_Shrs:
2274                 op1      = get_Shrs_left(val);
2275                 op2      = get_Shrs_right(val);
2276                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2277                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem,
2278                                          match_dest_am | match_immediate);
2279                 break;
2280         case iro_Rotl:
2281                 op1      = get_Rotl_left(val);
2282                 op2      = get_Rotl_right(val);
2283                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2284                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem,
2285                                          match_dest_am | match_immediate);
2286                 break;
2287         /* TODO: match ROR patterns... */
2288         case iro_Mux:
2289                 new_node = try_create_SetMem(val, ptr, mem);
2290                 break;
2291         case iro_Minus:
2292                 op1      = get_Minus_op(val);
2293                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
2294                 break;
2295         case iro_Not:
2296                 /* should be lowered already */
2297                 assert(mode != mode_b);
2298                 op1      = get_Not_op(val);
2299                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
2300                 break;
2301         default:
2302                 return NULL;
2303         }
2304
2305         if(new_node != NULL) {
2306                 if(get_irn_pinned(new_node) != op_pin_state_pinned &&
2307                                 get_irn_pinned(node) == op_pin_state_pinned) {
2308                         set_irn_pinned(new_node, op_pin_state_pinned);
2309                 }
2310         }
2311
2312         return new_node;
2313 }
2314
2315 static int is_float_to_int32_conv(const ir_node *node)
2316 {
2317         ir_mode  *mode = get_irn_mode(node);
2318         ir_node  *conv_op;
2319         ir_mode  *conv_mode;
2320
2321         if(get_mode_size_bits(mode) != 32 || !ia32_mode_needs_gp_reg(mode))
2322                 return 0;
2323         /* don't report unsigned as conv to 32bit, because we really need to do
2324          * a vfist with 64bit signed in this case */
2325         if(!mode_is_signed(mode))
2326                 return 0;
2327
2328         if(!is_Conv(node))
2329                 return 0;
2330         conv_op   = get_Conv_op(node);
2331         conv_mode = get_irn_mode(conv_op);
2332
2333         if(!mode_is_float(conv_mode))
2334                 return 0;
2335
2336         return 1;
2337 }
2338
2339 /**
2340  * Transform a Store(floatConst).
2341  *
2342  * @return the created ia32 Store node
2343  */
2344 static ir_node *gen_float_const_Store(ir_node *node, ir_node *cns)
2345 {
2346         ir_mode        *mode      = get_irn_mode(cns);
2347         unsigned        size      = get_mode_size_bytes(mode);
2348         tarval         *tv        = get_Const_tarval(cns);
2349         ir_node        *block     = get_nodes_block(node);
2350         ir_node        *new_block = be_transform_node(block);
2351         ir_node        *ptr       = get_Store_ptr(node);
2352         ir_node        *mem       = get_Store_mem(node);
2353         ir_graph       *irg       = current_ir_graph;
2354         dbg_info       *dbgi      = get_irn_dbg_info(node);
2355         int             ofs       = 0;
2356         size_t          i         = 0;
2357         ir_node        *ins[4];
2358         ia32_address_t  addr;
2359
2360         assert(size % 4 ==  0);
2361         assert(size     <= 16);
2362
2363         build_address_ptr(&addr, ptr, mem);
2364
2365         do {
2366                 unsigned val =
2367                          get_tarval_sub_bits(tv, ofs)            |
2368                         (get_tarval_sub_bits(tv, ofs + 1) <<  8) |
2369                         (get_tarval_sub_bits(tv, ofs + 2) << 16) |
2370                         (get_tarval_sub_bits(tv, ofs + 3) << 24);
2371                 ir_node *imm = create_Immediate(NULL, 0, val);
2372
2373                 ir_node *new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2374                         addr.index, addr.mem, imm);
2375
2376                 set_irn_pinned(new_node, get_irn_pinned(node));
2377                 set_ia32_op_type(new_node, ia32_AddrModeD);
2378                 set_ia32_ls_mode(new_node, mode_Iu);
2379                 set_address(new_node, &addr);
2380                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2381
2382                 ins[i++] = new_node;
2383
2384                 size        -= 4;
2385                 ofs         += 4;
2386                 addr.offset += 4;
2387         } while (size != 0);
2388
2389         return i == 1 ? ins[0] : new_rd_Sync(dbgi, irg, new_block, i, ins);
2390 }
2391
2392 /**
2393  * Generate a vfist or vfisttp instruction.
2394  */
2395 static ir_node *gen_vfist(dbg_info *dbgi, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index,
2396                           ir_node *mem,  ir_node *val, ir_node **fist)
2397 {
2398         ir_node *new_node;
2399
2400         if (ia32_cg_config.use_fisttp) {
2401                 /* Note: fisttp ALWAYS pop the tos. We have to ensure here that the value is copied
2402                 if other users exists */
2403                 const arch_register_class_t *reg_class = &ia32_reg_classes[CLASS_ia32_vfp];
2404                 ir_node *vfisttp = new_rd_ia32_vfisttp(dbgi, irg, block, base, index, mem, val);
2405                 ir_node *value   = new_r_Proj(irg, block, vfisttp, mode_E, pn_ia32_vfisttp_res);
2406                 be_new_Keep(reg_class, irg, block, 1, &value);
2407
2408                 new_node = new_r_Proj(irg, block, vfisttp, mode_M, pn_ia32_vfisttp_M);
2409                 *fist    = vfisttp;
2410         } else {
2411                 ir_node *trunc_mode = ia32_new_Fpu_truncate(env_cg);
2412
2413                 /* do a fist */
2414                 new_node = new_rd_ia32_vfist(dbgi, irg, block, base, index, mem, val, trunc_mode);
2415                 *fist    = new_node;
2416         }
2417         return new_node;
2418 }
2419 /**
2420  * Transforms a normal Store.
2421  *
2422  * @return the created ia32 Store node
2423  */
2424 static ir_node *gen_normal_Store(ir_node *node)
2425 {
2426         ir_node  *val       = get_Store_value(node);
2427         ir_mode  *mode      = get_irn_mode(val);
2428         ir_node  *block     = get_nodes_block(node);
2429         ir_node  *new_block = be_transform_node(block);
2430         ir_node  *ptr       = get_Store_ptr(node);
2431         ir_node  *mem       = get_Store_mem(node);
2432         ir_graph *irg       = current_ir_graph;
2433         dbg_info *dbgi      = get_irn_dbg_info(node);
2434         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2435         ir_node  *new_val, *new_node, *store;
2436         ia32_address_t addr;
2437
2438         /* check for destination address mode */
2439         new_node = try_create_dest_am(node);
2440         if (new_node != NULL)
2441                 return new_node;
2442
2443         /* construct store address */
2444         memset(&addr, 0, sizeof(addr));
2445         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2446
2447         if (addr.base == NULL) {
2448                 addr.base = noreg;
2449         } else {
2450                 addr.base = be_transform_node(addr.base);
2451         }
2452
2453         if (addr.index == NULL) {
2454                 addr.index = noreg;
2455         } else {
2456                 addr.index = be_transform_node(addr.index);
2457         }
2458         addr.mem = be_transform_node(mem);
2459
2460         if (mode_is_float(mode)) {
2461                 /* Convs (and strict-Convs) before stores are unnecessary if the mode
2462                    is the same. */
2463                 while (is_Conv(val) && mode == get_irn_mode(val)) {
2464                         ir_node *op = get_Conv_op(val);
2465                         if (!mode_is_float(get_irn_mode(op)))
2466                                 break;
2467                         val = op;
2468                 }
2469                 new_val = be_transform_node(val);
2470                 if (ia32_cg_config.use_sse2) {
2471                         new_node = new_rd_ia32_xStore(dbgi, irg, new_block, addr.base,
2472                                                       addr.index, addr.mem, new_val);
2473                 } else {
2474                         new_node = new_rd_ia32_vfst(dbgi, irg, new_block, addr.base,
2475                                                     addr.index, addr.mem, new_val, mode);
2476                 }
2477                 store = new_node;
2478         } else if (!ia32_cg_config.use_sse2 && is_float_to_int32_conv(val)) {
2479                 val = get_Conv_op(val);
2480
2481                 /* TODO: is this optimisation still necessary at all (middleend)? */
2482                 /* We can skip ALL float->float up-Convs (and strict-up-Convs) before stores. */
2483                 while (is_Conv(val)) {
2484                         ir_node *op = get_Conv_op(val);
2485                         if (!mode_is_float(get_irn_mode(op)))
2486                                 break;
2487                         if (get_mode_size_bits(get_irn_mode(op)) > get_mode_size_bits(get_irn_mode(val)))
2488                                 break;
2489                         val = op;
2490                 }
2491                 new_val  = be_transform_node(val);
2492                 new_node = gen_vfist(dbgi, irg, new_block, addr.base, addr.index, addr.mem, new_val, &store);
2493         } else {
2494                 new_val = create_immediate_or_transform(val, 0);
2495                 assert(mode != mode_b);
2496
2497                 if (get_mode_size_bits(mode) == 8) {
2498                         new_node = new_rd_ia32_Store8Bit(dbgi, irg, new_block, addr.base,
2499                                                          addr.index, addr.mem, new_val);
2500                 } else {
2501                         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2502                                                      addr.index, addr.mem, new_val);
2503                 }
2504                 store = new_node;
2505         }
2506
2507         set_irn_pinned(store, get_irn_pinned(node));
2508         set_ia32_op_type(store, ia32_AddrModeD);
2509         set_ia32_ls_mode(store, mode);
2510
2511         set_address(store, &addr);
2512         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2513
2514         return new_node;
2515 }
2516
2517 /**
2518  * Transforms a Store.
2519  *
2520  * @return the created ia32 Store node
2521  */
2522 static ir_node *gen_Store(ir_node *node)
2523 {
2524         ir_node  *val  = get_Store_value(node);
2525         ir_mode  *mode = get_irn_mode(val);
2526
2527         if (mode_is_float(mode) && is_Const(val)) {
2528                 int transform;
2529
2530                 /* we are storing a floating point constant */
2531                 if (ia32_cg_config.use_sse2) {
2532                         transform = !is_simple_sse_Const(val);
2533                 } else {
2534                         transform = !is_simple_x87_Const(val);
2535                 }
2536                 if (transform)
2537                         return gen_float_const_Store(node, val);
2538         }
2539         return gen_normal_Store(node);
2540 }
2541
2542 /**
2543  * Transforms a Switch.
2544  *
2545  * @return the created ia32 SwitchJmp node
2546  */
2547 static ir_node *create_Switch(ir_node *node)
2548 {
2549         ir_graph *irg        = current_ir_graph;
2550         dbg_info *dbgi       = get_irn_dbg_info(node);
2551         ir_node  *block      = be_transform_node(get_nodes_block(node));
2552         ir_node  *sel        = get_Cond_selector(node);
2553         ir_node  *new_sel    = be_transform_node(sel);
2554         int       switch_min = INT_MAX;
2555         int       switch_max = INT_MIN;
2556         long      default_pn = get_Cond_defaultProj(node);
2557         ir_node  *new_node;
2558         const ir_edge_t *edge;
2559
2560         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2561
2562         /* determine the smallest switch case value */
2563         foreach_out_edge(node, edge) {
2564                 ir_node *proj = get_edge_src_irn(edge);
2565                 long     pn   = get_Proj_proj(proj);
2566                 if(pn == default_pn)
2567                         continue;
2568
2569                 if(pn < switch_min)
2570                         switch_min = pn;
2571                 if(pn > switch_max)
2572                         switch_max = pn;
2573         }
2574
2575         if((unsigned) (switch_max - switch_min) > 256000) {
2576                 panic("Size of switch %+F bigger than 256000", node);
2577         }
2578
2579         if (switch_min != 0) {
2580                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2581
2582                 /* if smallest switch case is not 0 we need an additional sub */
2583                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2584                 add_ia32_am_offs_int(new_sel, -switch_min);
2585                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2586
2587                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2588         }
2589
2590         new_node = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel, default_pn);
2591         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2592
2593         return new_node;
2594 }
2595
2596 /**
2597  * Transform a Cond node.
2598  */
2599 static ir_node *gen_Cond(ir_node *node) {
2600         ir_node  *block     = get_nodes_block(node);
2601         ir_node  *new_block = be_transform_node(block);
2602         ir_graph *irg       = current_ir_graph;
2603         dbg_info *dbgi      = get_irn_dbg_info(node);
2604         ir_node  *sel       = get_Cond_selector(node);
2605         ir_mode  *sel_mode  = get_irn_mode(sel);
2606         ir_node  *flags     = NULL;
2607         ir_node  *new_node;
2608         pn_Cmp    pnc;
2609
2610         if (sel_mode != mode_b) {
2611                 return create_Switch(node);
2612         }
2613
2614         /* we get flags from a Cmp */
2615         flags = get_flags_node(sel, &pnc);
2616
2617         new_node = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2618         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2619
2620         return new_node;
2621 }
2622
2623 static ir_node *gen_be_Copy(ir_node *node)
2624 {
2625         ir_node *new_node = be_duplicate_node(node);
2626         ir_mode *mode     = get_irn_mode(new_node);
2627
2628         if (ia32_mode_needs_gp_reg(mode)) {
2629                 set_irn_mode(new_node, mode_Iu);
2630         }
2631
2632         return new_node;
2633 }
2634
2635 static ir_node *create_Fucom(ir_node *node)
2636 {
2637         ir_graph *irg       = current_ir_graph;
2638         dbg_info *dbgi      = get_irn_dbg_info(node);
2639         ir_node  *block     = get_nodes_block(node);
2640         ir_node  *new_block = be_transform_node(block);
2641         ir_node  *left      = get_Cmp_left(node);
2642         ir_node  *new_left  = be_transform_node(left);
2643         ir_node  *right     = get_Cmp_right(node);
2644         ir_node  *new_right;
2645         ir_node  *new_node;
2646
2647         if(ia32_cg_config.use_fucomi) {
2648                 new_right = be_transform_node(right);
2649                 new_node  = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left,
2650                                                 new_right, 0);
2651                 set_ia32_commutative(new_node);
2652                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2653         } else {
2654                 if(ia32_cg_config.use_ftst && is_Const_0(right)) {
2655                         new_node = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left,
2656                                                            0);
2657                 } else {
2658                         new_right = be_transform_node(right);
2659                         new_node  = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2660                                                                                                  new_right, 0);
2661                 }
2662
2663                 set_ia32_commutative(new_node);
2664
2665                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2666
2667                 new_node = new_rd_ia32_Sahf(dbgi, irg, new_block, new_node);
2668                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2669         }
2670
2671         return new_node;
2672 }
2673
2674 static ir_node *create_Ucomi(ir_node *node)
2675 {
2676         ir_graph *irg       = current_ir_graph;
2677         dbg_info *dbgi      = get_irn_dbg_info(node);
2678         ir_node  *src_block = get_nodes_block(node);
2679         ir_node  *new_block = be_transform_node(src_block);
2680         ir_node  *left      = get_Cmp_left(node);
2681         ir_node  *right     = get_Cmp_right(node);
2682         ir_node  *new_node;
2683         ia32_address_mode_t  am;
2684         ia32_address_t      *addr = &am.addr;
2685
2686         match_arguments(&am, src_block, left, right, NULL,
2687                         match_commutative | match_am);
2688
2689         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2690                                      addr->mem, am.new_op1, am.new_op2,
2691                                      am.ins_permuted);
2692         set_am_attributes(new_node, &am);
2693
2694         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2695
2696         new_node = fix_mem_proj(new_node, &am);
2697
2698         return new_node;
2699 }
2700
2701 /**
2702  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2703  * to fold an and into a test node
2704  */
2705 static int can_fold_test_and(ir_node *node)
2706 {
2707         const ir_edge_t *edge;
2708
2709         /** we can only have eq and lg projs */
2710         foreach_out_edge(node, edge) {
2711                 ir_node *proj = get_edge_src_irn(edge);
2712                 pn_Cmp   pnc  = get_Proj_proj(proj);
2713                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2714                         return 0;
2715         }
2716
2717         return 1;
2718 }
2719
2720 /**
2721  * Generate code for a Cmp.
2722  */
2723 static ir_node *gen_Cmp(ir_node *node)
2724 {
2725         ir_graph *irg       = current_ir_graph;
2726         dbg_info *dbgi      = get_irn_dbg_info(node);
2727         ir_node  *block     = get_nodes_block(node);
2728         ir_node  *new_block = be_transform_node(block);
2729         ir_node  *left      = get_Cmp_left(node);
2730         ir_node  *right     = get_Cmp_right(node);
2731         ir_mode  *cmp_mode  = get_irn_mode(left);
2732         ir_node  *new_node;
2733         ia32_address_mode_t  am;
2734         ia32_address_t      *addr = &am.addr;
2735         int                  cmp_unsigned;
2736
2737         if(mode_is_float(cmp_mode)) {
2738                 if (ia32_cg_config.use_sse2) {
2739                         return create_Ucomi(node);
2740                 } else {
2741                         return create_Fucom(node);
2742                 }
2743         }
2744
2745         assert(ia32_mode_needs_gp_reg(cmp_mode));
2746
2747         /* Prefer the Test instruction, when encountering (x & y) ==/!= 0 */
2748         cmp_unsigned = !mode_is_signed(cmp_mode);
2749         if (is_Const_0(right)          &&
2750             is_And(left)               &&
2751             get_irn_n_edges(left) == 1 &&
2752             can_fold_test_and(node)) {
2753                 /* Test(and_left, and_right) */
2754                 ir_node *and_left  = get_And_left(left);
2755                 ir_node *and_right = get_And_right(left);
2756                 ir_mode *mode      = get_irn_mode(and_left);
2757
2758                 match_arguments(&am, block, and_left, and_right, NULL,
2759                                                                                 match_commutative |
2760                                                                                 match_am | match_8bit_am | match_16bit_am |
2761                                                                                 match_am_and_immediates | match_immediate |
2762                                                                                 match_8bit | match_16bit);
2763                 if (get_mode_size_bits(mode) == 8) {
2764                         new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2765                                                                                                                                                         addr->index, addr->mem, am.new_op1,
2766                                                                                                                                                         am.new_op2, am.ins_permuted,
2767                                                                                                                                                         cmp_unsigned);
2768                 } else {
2769                         new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2770                                                                                                                                         addr->index, addr->mem, am.new_op1,
2771                                                                                                                                         am.new_op2, am.ins_permuted, cmp_unsigned);
2772                 }
2773         } else {
2774                 /* Cmp(left, right) */
2775                 match_arguments(&am, block, left, right, NULL,
2776                                 match_commutative | match_am | match_8bit_am |
2777                                 match_16bit_am | match_am_and_immediates |
2778                                 match_immediate | match_8bit | match_16bit);
2779                 if (get_mode_size_bits(cmp_mode) == 8) {
2780                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2781                                                        addr->index, addr->mem, am.new_op1,
2782                                                        am.new_op2, am.ins_permuted,
2783                                                        cmp_unsigned);
2784                 } else {
2785                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2786                                                    addr->index, addr->mem, am.new_op1,
2787                                                    am.new_op2, am.ins_permuted, cmp_unsigned);
2788                 }
2789         }
2790         set_am_attributes(new_node, &am);
2791         set_ia32_ls_mode(new_node, cmp_mode);
2792
2793         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2794
2795         new_node = fix_mem_proj(new_node, &am);
2796
2797         return new_node;
2798 }
2799
2800 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
2801                             pn_Cmp pnc)
2802 {
2803         ir_graph            *irg           = current_ir_graph;
2804         dbg_info            *dbgi          = get_irn_dbg_info(node);
2805         ir_node             *block         = get_nodes_block(node);
2806         ir_node             *new_block     = be_transform_node(block);
2807         ir_node             *val_true      = get_Mux_true(node);
2808         ir_node             *val_false     = get_Mux_false(node);
2809         ir_node             *new_node;
2810         match_flags_t        match_flags;
2811         ia32_address_mode_t  am;
2812         ia32_address_t      *addr;
2813
2814         assert(ia32_cg_config.use_cmov);
2815         assert(ia32_mode_needs_gp_reg(get_irn_mode(val_true)));
2816
2817         addr = &am.addr;
2818
2819         match_flags = match_commutative | match_am | match_16bit_am |
2820                       match_mode_neutral;
2821
2822         match_arguments(&am, block, val_false, val_true, flags, match_flags);
2823
2824         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2825                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2826                                     am.ins_permuted, pnc);
2827         set_am_attributes(new_node, &am);
2828
2829         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2830
2831         new_node = fix_mem_proj(new_node, &am);
2832
2833         return new_node;
2834 }
2835
2836 /**
2837  * Creates a ia32 Setcc instruction.
2838  */
2839 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2840                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2841                                  int ins_permuted)
2842 {
2843         ir_graph *irg   = current_ir_graph;
2844         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2845         ir_node  *nomem = new_NoMem();
2846         ir_mode  *mode  = get_irn_mode(orig_node);
2847         ir_node  *new_node;
2848
2849         new_node = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2850         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2851
2852         /* we might need to conv the result up */
2853         if (get_mode_size_bits(mode) > 8) {
2854                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2855                                                     nomem, new_node, mode_Bu);
2856                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2857         }
2858
2859         return new_node;
2860 }
2861
2862 /**
2863  * Create instruction for an unsigned Difference or Zero.
2864  */
2865 static ir_node *create_Doz(ir_node *psi, ir_node *a, ir_node *b) {
2866         ir_graph *irg   = current_ir_graph;
2867         ir_mode  *mode  = get_irn_mode(psi);
2868         ir_node  *new_node, *sub, *sbb, *eflags, *block, *noreg, *tmpreg, *nomem;
2869         dbg_info *dbgi;
2870
2871         new_node = gen_binop(psi, a, b, new_rd_ia32_Sub,
2872                 match_mode_neutral | match_am | match_immediate | match_two_users);
2873
2874         block = get_nodes_block(new_node);
2875
2876         if (is_Proj(new_node)) {
2877                 sub = get_Proj_pred(new_node);
2878                 assert(is_ia32_Sub(sub));
2879         } else {
2880                 sub = new_node;
2881                 set_irn_mode(sub, mode_T);
2882                 new_node = new_rd_Proj(NULL, irg, block, sub, mode, pn_ia32_res);
2883         }
2884         eflags = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_Sub_flags);
2885
2886         dbgi   = get_irn_dbg_info(psi);
2887         noreg  = ia32_new_NoReg_gp(env_cg);
2888         tmpreg = new_rd_ia32_ProduceVal(dbgi, irg, block);
2889         nomem  = new_NoMem();
2890         sbb    = new_rd_ia32_Sbb(dbgi, irg, block, noreg, noreg, nomem, tmpreg, tmpreg, eflags);
2891
2892         new_node = new_rd_ia32_And(dbgi, irg, block, noreg, noreg, nomem, new_node, sbb);
2893         set_ia32_commutative(new_node);
2894         return new_node;
2895 }
2896
2897 /**
2898  * Transforms a Mux node into CMov.
2899  *
2900  * @return The transformed node.
2901  */
2902 static ir_node *gen_Mux(ir_node *node)
2903 {
2904         dbg_info *dbgi        = get_irn_dbg_info(node);
2905         ir_node  *block       = get_nodes_block(node);
2906         ir_node  *new_block   = be_transform_node(block);
2907         ir_node  *mux_true    = get_Mux_true(node);
2908         ir_node  *mux_false   = get_Mux_false(node);
2909         ir_node  *cond        = get_Mux_sel(node);
2910         ir_mode  *mode        = get_irn_mode(node);
2911         pn_Cmp   pnc;
2912
2913         assert(get_irn_mode(cond) == mode_b);
2914
2915         /* Note: a Mux node uses a Load two times IFF it's used in the compare AND in the result */
2916         if (mode_is_float(mode)) {
2917                 ir_node  *cmp         = get_Proj_pred(cond);
2918                 ir_node  *cmp_left    = get_Cmp_left(cmp);
2919                 ir_node  *cmp_right   = get_Cmp_right(cmp);
2920                 pn_Cmp   pnc          = get_Proj_proj(cond);
2921
2922                 if (ia32_cg_config.use_sse2) {
2923                         if (pnc == pn_Cmp_Lt || pnc == pn_Cmp_Le) {
2924                                 if (cmp_left == mux_true && cmp_right == mux_false) {
2925                                         /* Mux(a <= b, a, b) => MIN */
2926                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
2927                                          match_commutative | match_am | match_two_users);
2928                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
2929                                         /* Mux(a <= b, b, a) => MAX */
2930                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
2931                                          match_commutative | match_am | match_two_users);
2932                                 }
2933                         } else if (pnc == pn_Cmp_Gt || pnc == pn_Cmp_Ge) {
2934                                 if (cmp_left == mux_true && cmp_right == mux_false) {
2935                                         /* Mux(a >= b, a, b) => MAX */
2936                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMax,
2937                                          match_commutative | match_am | match_two_users);
2938                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
2939                                         /* Mux(a >= b, b, a) => MIN */
2940                                         return gen_binop(node, cmp_left, cmp_right, new_rd_ia32_xMin,
2941                                          match_commutative | match_am | match_two_users);
2942                                 }
2943                         }
2944                 }
2945                 panic("cannot transform floating point Mux");
2946
2947         } else {
2948                 ir_node *flags;
2949                 ir_node *new_node;
2950
2951                 assert(ia32_mode_needs_gp_reg(mode));
2952
2953                 if (is_Proj(cond)) {
2954                         ir_node *cmp = get_Proj_pred(cond);
2955                         if (is_Cmp(cmp)) {
2956                                 ir_node  *cmp_left    = get_Cmp_left(cmp);
2957                                 ir_node  *cmp_right   = get_Cmp_right(cmp);
2958                                 pn_Cmp   pnc          = get_Proj_proj(cond);
2959
2960                                 /* check for unsigned Doz first */
2961                                 if ((pnc & pn_Cmp_Gt) && !mode_is_signed(mode) &&
2962                                         is_Const_0(mux_false) && is_Sub(mux_true) &&
2963                                         get_Sub_left(mux_true) == cmp_left && get_Sub_right(mux_true) == cmp_right) {
2964                                         /* Mux(a >=u b, a - b, 0) unsigned Doz */
2965                                         return create_Doz(node, cmp_left, cmp_right);
2966                                 } else if ((pnc & pn_Cmp_Lt) && !mode_is_signed(mode) &&
2967                                         is_Const_0(mux_true) && is_Sub(mux_false) &&
2968                                         get_Sub_left(mux_false) == cmp_left && get_Sub_right(mux_false) == cmp_right) {
2969                                         /* Mux(a <=u b, 0, a - b) unsigned Doz */
2970                                         return create_Doz(node, cmp_left, cmp_right);
2971                                 }
2972                         }
2973                 }
2974
2975                 flags = get_flags_node(cond, &pnc);
2976
2977                 if (is_Const(mux_true) && is_Const(mux_false)) {
2978                         /* both are const, good */
2979                         if (is_Const_1(mux_true) && is_Const_0(mux_false)) {
2980                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/0);
2981                         } else if (is_Const_0(mux_true) && is_Const_1(mux_false)) {
2982                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/1);
2983                         } else {
2984                                 /* Not that simple. */
2985                                 goto need_cmov;
2986                         }
2987                 } else {
2988 need_cmov:
2989                         new_node = create_CMov(node, cond, flags, pnc);
2990                 }
2991                 return new_node;
2992         }
2993 }
2994
2995
2996 /**
2997  * Create a conversion from x87 state register to general purpose.
2998  */
2999 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
3000         ir_node         *block      = be_transform_node(get_nodes_block(node));
3001         ir_node         *op         = get_Conv_op(node);
3002         ir_node         *new_op     = be_transform_node(op);
3003         ia32_code_gen_t *cg         = env_cg;
3004         ir_graph        *irg        = current_ir_graph;
3005         dbg_info        *dbgi       = get_irn_dbg_info(node);
3006         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
3007         ir_mode         *mode       = get_irn_mode(node);
3008         ir_node         *fist, *load, *mem;
3009
3010         mem = gen_vfist(dbgi, irg, block, get_irg_frame(irg), noreg, new_NoMem(), new_op, &fist);
3011         set_irn_pinned(fist, op_pin_state_floats);
3012         set_ia32_use_frame(fist);
3013         set_ia32_op_type(fist, ia32_AddrModeD);
3014
3015         assert(get_mode_size_bits(mode) <= 32);
3016         /* exception we can only store signed 32 bit integers, so for unsigned
3017            we store a 64bit (signed) integer and load the lower bits */
3018         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
3019                 set_ia32_ls_mode(fist, mode_Ls);
3020         } else {
3021                 set_ia32_ls_mode(fist, mode_Is);
3022         }
3023         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
3024
3025         /* do a Load */
3026         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, mem);
3027
3028         set_irn_pinned(load, op_pin_state_floats);
3029         set_ia32_use_frame(load);
3030         set_ia32_op_type(load, ia32_AddrModeS);
3031         set_ia32_ls_mode(load, mode_Is);
3032         if(get_ia32_ls_mode(fist) == mode_Ls) {
3033                 ia32_attr_t *attr = get_ia32_attr(load);
3034                 attr->data.need_64bit_stackent = 1;
3035         } else {
3036                 ia32_attr_t *attr = get_ia32_attr(load);
3037                 attr->data.need_32bit_stackent = 1;
3038         }
3039         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
3040
3041         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
3042 }
3043
3044 /**
3045  * Creates a x87 strict Conv by placing a Store and a Load
3046  */
3047 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
3048 {
3049         ir_node  *block    = get_nodes_block(node);
3050         ir_graph *irg      = current_ir_graph;
3051         dbg_info *dbgi     = get_irn_dbg_info(node);
3052         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3053         ir_node  *nomem    = new_NoMem();
3054         ir_node  *frame    = get_irg_frame(irg);
3055         ir_node  *store, *load;
3056         ir_node  *new_node;
3057
3058         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
3059                                  tgt_mode);
3060         set_ia32_use_frame(store);
3061         set_ia32_op_type(store, ia32_AddrModeD);
3062         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
3063
3064         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
3065                                 tgt_mode);
3066         set_ia32_use_frame(load);
3067         set_ia32_op_type(load, ia32_AddrModeS);
3068         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
3069
3070         new_node = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
3071         return new_node;
3072 }
3073
3074 /**
3075  * Create a conversion from general purpose to x87 register
3076  */
3077 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
3078         ir_node  *src_block = get_nodes_block(node);
3079         ir_node  *block     = be_transform_node(src_block);
3080         ir_graph *irg       = current_ir_graph;
3081         dbg_info *dbgi      = get_irn_dbg_info(node);
3082         ir_node  *op        = get_Conv_op(node);
3083         ir_node  *new_op    = NULL;
3084         ir_node  *noreg;
3085         ir_node  *nomem;
3086         ir_mode  *mode;
3087         ir_mode  *store_mode;
3088         ir_node  *fild;
3089         ir_node  *store;
3090         ir_node  *new_node;
3091         int       src_bits;
3092
3093         /* fild can use source AM if the operand is a signed 32bit integer */
3094         if (src_mode == mode_Is) {
3095                 ia32_address_mode_t am;
3096
3097                 match_arguments(&am, src_block, NULL, op, NULL,
3098                                 match_am | match_try_am);
3099                 if (am.op_type == ia32_AddrModeS) {
3100                         ia32_address_t *addr = &am.addr;
3101
3102                         fild     = new_rd_ia32_vfild(dbgi, irg, block, addr->base,
3103                                                      addr->index, addr->mem);
3104                         new_node = new_r_Proj(irg, block, fild, mode_vfp,
3105                                               pn_ia32_vfild_res);
3106
3107                         set_am_attributes(fild, &am);
3108                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
3109
3110                         fix_mem_proj(fild, &am);
3111
3112                         return new_node;
3113                 }
3114         }
3115         if(new_op == NULL) {
3116                 new_op = be_transform_node(op);
3117         }
3118
3119         noreg  = ia32_new_NoReg_gp(env_cg);
3120         nomem  = new_NoMem();
3121         mode   = get_irn_mode(op);
3122
3123         /* first convert to 32 bit signed if necessary */
3124         src_bits = get_mode_size_bits(src_mode);
3125         if (src_bits == 8) {
3126                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
3127                                                   new_op, src_mode);
3128                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3129                 mode = mode_Is;
3130         } else if (src_bits < 32) {
3131                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
3132                                               new_op, src_mode);
3133                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3134                 mode = mode_Is;
3135         }
3136
3137         assert(get_mode_size_bits(mode) == 32);
3138
3139         /* do a store */
3140         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
3141                                   new_op);
3142
3143         set_ia32_use_frame(store);
3144         set_ia32_op_type(store, ia32_AddrModeD);
3145         set_ia32_ls_mode(store, mode_Iu);
3146
3147         /* exception for 32bit unsigned, do a 64bit spill+load */
3148         if(!mode_is_signed(mode)) {
3149                 ir_node *in[2];
3150                 /* store a zero */
3151                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
3152
3153                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
3154                                                         get_irg_frame(irg), noreg, nomem,
3155                                                         zero_const);
3156
3157                 set_ia32_use_frame(zero_store);
3158                 set_ia32_op_type(zero_store, ia32_AddrModeD);
3159                 add_ia32_am_offs_int(zero_store, 4);
3160                 set_ia32_ls_mode(zero_store, mode_Iu);
3161
3162                 in[0] = zero_store;
3163                 in[1] = store;
3164
3165                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
3166                 store_mode = mode_Ls;
3167         } else {
3168                 store_mode = mode_Is;
3169         }
3170
3171         /* do a fild */
3172         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
3173
3174         set_ia32_use_frame(fild);
3175         set_ia32_op_type(fild, ia32_AddrModeS);
3176         set_ia32_ls_mode(fild, store_mode);
3177
3178         new_node = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
3179
3180         return new_node;
3181 }
3182
3183 /**
3184  * Create a conversion from one integer mode into another one
3185  */
3186 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
3187                                 dbg_info *dbgi, ir_node *block, ir_node *op,
3188                                 ir_node *node)
3189 {
3190         ir_graph *irg       = current_ir_graph;
3191         int       src_bits  = get_mode_size_bits(src_mode);
3192         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3193         ir_node  *new_block = be_transform_node(block);
3194         ir_node  *new_node;
3195         ir_mode  *smaller_mode;
3196         int       smaller_bits;
3197         ia32_address_mode_t  am;
3198         ia32_address_t      *addr = &am.addr;
3199
3200         (void) node;
3201         if (src_bits < tgt_bits) {
3202                 smaller_mode = src_mode;
3203                 smaller_bits = src_bits;
3204         } else {
3205                 smaller_mode = tgt_mode;
3206                 smaller_bits = tgt_bits;
3207         }
3208
3209 #ifdef DEBUG_libfirm
3210         if(is_Const(op)) {
3211                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
3212                            op);
3213         }
3214 #endif
3215
3216         match_arguments(&am, block, NULL, op, NULL,
3217                         match_8bit | match_16bit |
3218                         match_am | match_8bit_am | match_16bit_am);
3219         if (smaller_bits == 8) {
3220                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
3221                                                     addr->index, addr->mem, am.new_op2,
3222                                                     smaller_mode);
3223         } else {
3224                 new_node = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
3225                                                 addr->index, addr->mem, am.new_op2,
3226                                                 smaller_mode);
3227         }
3228         set_am_attributes(new_node, &am);
3229         /* match_arguments assume that out-mode = in-mode, this isn't true here
3230          * so fix it */
3231         set_ia32_ls_mode(new_node, smaller_mode);
3232         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3233         new_node = fix_mem_proj(new_node, &am);
3234         return new_node;
3235 }
3236
3237 /**
3238  * Transforms a Conv node.
3239  *
3240  * @return The created ia32 Conv node
3241  */
3242 static ir_node *gen_Conv(ir_node *node) {
3243         ir_node  *block     = get_nodes_block(node);
3244         ir_node  *new_block = be_transform_node(block);
3245         ir_node  *op        = get_Conv_op(node);
3246         ir_node  *new_op    = NULL;
3247         ir_graph *irg       = current_ir_graph;
3248         dbg_info *dbgi      = get_irn_dbg_info(node);
3249         ir_mode  *src_mode  = get_irn_mode(op);
3250         ir_mode  *tgt_mode  = get_irn_mode(node);
3251         int       src_bits  = get_mode_size_bits(src_mode);
3252         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3253         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3254         ir_node  *nomem     = new_rd_NoMem(irg);
3255         ir_node  *res       = NULL;
3256
3257         if (src_mode == mode_b) {
3258                 assert(mode_is_int(tgt_mode) || mode_is_reference(tgt_mode));
3259                 /* nothing to do, we already model bools as 0/1 ints */
3260                 return be_transform_node(op);
3261         }
3262
3263         if (src_mode == tgt_mode) {
3264                 if (get_Conv_strict(node)) {
3265                         if (ia32_cg_config.use_sse2) {
3266                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
3267                                 return be_transform_node(op);
3268                         }
3269                 } else {
3270                         /* this should be optimized already, but who knows... */
3271                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
3272                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3273                         return be_transform_node(op);
3274                 }
3275         }
3276
3277         if (mode_is_float(src_mode)) {
3278                 new_op = be_transform_node(op);
3279                 /* we convert from float ... */
3280                 if (mode_is_float(tgt_mode)) {
3281                         if(src_mode == mode_E && tgt_mode == mode_D
3282                                         && !get_Conv_strict(node)) {
3283                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3284                                 return new_op;
3285                         }
3286
3287                         /* ... to float */
3288                         if (ia32_cg_config.use_sse2) {
3289                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3290                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
3291                                                              nomem, new_op);
3292                                 set_ia32_ls_mode(res, tgt_mode);
3293                         } else {
3294                                 if(get_Conv_strict(node)) {
3295                                         res = gen_x87_strict_conv(tgt_mode, new_op);
3296                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3297                                         return res;
3298                                 }
3299                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3300                                 return new_op;
3301                         }
3302                 } else {
3303                         /* ... to int */
3304                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3305                         if (ia32_cg_config.use_sse2) {
3306                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
3307                                                             nomem, new_op);
3308                                 set_ia32_ls_mode(res, src_mode);
3309                         } else {
3310                                 return gen_x87_fp_to_gp(node);
3311                         }
3312                 }
3313         } else {
3314                 /* we convert from int ... */
3315                 if (mode_is_float(tgt_mode)) {
3316                         /* ... to float */
3317                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3318                         if (ia32_cg_config.use_sse2) {
3319                                 new_op = be_transform_node(op);
3320                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
3321                                                             nomem, new_op);
3322                                 set_ia32_ls_mode(res, tgt_mode);
3323                         } else {
3324                                 res = gen_x87_gp_to_fp(node, src_mode);
3325                                 if(get_Conv_strict(node)) {
3326                                         /* The strict-Conv is only necessary, if the int mode has more bits
3327                                          * than the float mantissa */
3328                                         size_t int_mantissa = get_mode_size_bits(src_mode) - (mode_is_signed(src_mode) ? 1 : 0);
3329                                         size_t float_mantissa;
3330                                         /* FIXME There is no way to get the mantissa size of a mode */
3331                                         switch (get_mode_size_bits(tgt_mode)) {
3332                                                 case 32: float_mantissa = 23 + 1; break; // + 1 for implicit 1
3333                                                 case 64: float_mantissa = 52 + 1; break;
3334                                                 case 80: float_mantissa = 64 + 1; break;
3335                                                 default: float_mantissa = 0;      break;
3336                                         }
3337                                         if (float_mantissa < int_mantissa) {
3338                                                 res = gen_x87_strict_conv(tgt_mode, res);
3339                                                 SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3340                                         }
3341                                 }
3342                                 return res;
3343                         }
3344                 } else if(tgt_mode == mode_b) {
3345                         /* mode_b lowering already took care that we only have 0/1 values */
3346                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3347                             src_mode, tgt_mode));
3348                         return be_transform_node(op);
3349                 } else {
3350                         /* to int */
3351                         if (src_bits == tgt_bits) {
3352                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3353                                     src_mode, tgt_mode));
3354                                 return be_transform_node(op);
3355                         }
3356
3357                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3358                         return res;
3359                 }
3360         }
3361
3362         return res;
3363 }
3364
3365 static ir_node *create_immediate_or_transform(ir_node *node,
3366                                               char immediate_constraint_type)
3367 {
3368         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
3369         if (new_node == NULL) {
3370                 new_node = be_transform_node(node);
3371         }
3372         return new_node;
3373 }
3374
3375 /**
3376  * Transforms a FrameAddr into an ia32 Add.
3377  */
3378 static ir_node *gen_be_FrameAddr(ir_node *node) {
3379         ir_node  *block  = be_transform_node(get_nodes_block(node));
3380         ir_node  *op     = be_get_FrameAddr_frame(node);
3381         ir_node  *new_op = be_transform_node(op);
3382         ir_graph *irg    = current_ir_graph;
3383         dbg_info *dbgi   = get_irn_dbg_info(node);
3384         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3385         ir_node  *new_node;
3386
3387         new_node = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3388         set_ia32_frame_ent(new_node, arch_get_frame_entity(env_cg->arch_env, node));
3389         set_ia32_use_frame(new_node);
3390
3391         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3392
3393         return new_node;
3394 }
3395
3396 /**
3397  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3398  */
3399 static ir_node *gen_be_Return(ir_node *node) {
3400         ir_graph  *irg     = current_ir_graph;
3401         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3402         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3403         ir_entity *ent     = get_irg_entity(irg);
3404         ir_type   *tp      = get_entity_type(ent);
3405         dbg_info  *dbgi;
3406         ir_node   *block;
3407         ir_type   *res_type;
3408         ir_mode   *mode;
3409         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3410         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3411         ir_node   *noreg;
3412         ir_node   **in;
3413         int       pn_ret_val, pn_ret_mem, arity, i;
3414
3415         assert(ret_val != NULL);
3416         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
3417                 return be_duplicate_node(node);
3418         }
3419
3420         res_type = get_method_res_type(tp, 0);
3421
3422         if (! is_Primitive_type(res_type)) {
3423                 return be_duplicate_node(node);
3424         }
3425
3426         mode = get_type_mode(res_type);
3427         if (! mode_is_float(mode)) {
3428                 return be_duplicate_node(node);
3429         }
3430
3431         assert(get_method_n_ress(tp) == 1);
3432
3433         pn_ret_val = get_Proj_proj(ret_val);
3434         pn_ret_mem = get_Proj_proj(ret_mem);
3435
3436         /* get the Barrier */
3437         barrier = get_Proj_pred(ret_val);
3438
3439         /* get result input of the Barrier */
3440         ret_val     = get_irn_n(barrier, pn_ret_val);
3441         new_ret_val = be_transform_node(ret_val);
3442
3443         /* get memory input of the Barrier */
3444         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3445         new_ret_mem = be_transform_node(ret_mem);
3446
3447         frame = get_irg_frame(irg);
3448
3449         dbgi  = get_irn_dbg_info(barrier);
3450         block = be_transform_node(get_nodes_block(barrier));
3451
3452         noreg = ia32_new_NoReg_gp(env_cg);
3453
3454         /* store xmm0 onto stack */
3455         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3456                                              new_ret_mem, new_ret_val);
3457         set_ia32_ls_mode(sse_store, mode);
3458         set_ia32_op_type(sse_store, ia32_AddrModeD);
3459         set_ia32_use_frame(sse_store);
3460
3461         /* load into x87 register */
3462         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3463         set_ia32_op_type(fld, ia32_AddrModeS);
3464         set_ia32_use_frame(fld);
3465
3466         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3467         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3468
3469         /* create a new barrier */
3470         arity = get_irn_arity(barrier);
3471         in = alloca(arity * sizeof(in[0]));
3472         for (i = 0; i < arity; ++i) {
3473                 ir_node *new_in;
3474
3475                 if (i == pn_ret_val) {
3476                         new_in = fld;
3477                 } else if (i == pn_ret_mem) {
3478                         new_in = mproj;
3479                 } else {
3480                         ir_node *in = get_irn_n(barrier, i);
3481                         new_in = be_transform_node(in);
3482                 }
3483                 in[i] = new_in;
3484         }
3485
3486         new_barrier = new_ir_node(dbgi, irg, block,
3487                                   get_irn_op(barrier), get_irn_mode(barrier),
3488                                   arity, in);
3489         copy_node_attr(barrier, new_barrier);
3490         be_duplicate_deps(barrier, new_barrier);
3491         be_set_transformed_node(barrier, new_barrier);
3492         mark_irn_visited(barrier);
3493
3494         /* transform normally */
3495         return be_duplicate_node(node);
3496 }
3497
3498 /**
3499  * Transform a be_AddSP into an ia32_SubSP.
3500  */
3501 static ir_node *gen_be_AddSP(ir_node *node)
3502 {
3503         ir_node  *sz = get_irn_n(node, be_pos_AddSP_size);
3504         ir_node  *sp = get_irn_n(node, be_pos_AddSP_old_sp);
3505
3506         return gen_binop(node, sp, sz, new_rd_ia32_SubSP, match_am);
3507 }
3508
3509 /**
3510  * Transform a be_SubSP into an ia32_AddSP
3511  */
3512 static ir_node *gen_be_SubSP(ir_node *node)
3513 {
3514         ir_node  *sz = get_irn_n(node, be_pos_SubSP_size);
3515         ir_node  *sp = get_irn_n(node, be_pos_SubSP_old_sp);
3516
3517         return gen_binop(node, sp, sz, new_rd_ia32_AddSP, match_am);
3518 }
3519
3520 /**
3521  * Change some phi modes
3522  */
3523 static ir_node *gen_Phi(ir_node *node) {
3524         ir_node  *block = be_transform_node(get_nodes_block(node));
3525         ir_graph *irg   = current_ir_graph;
3526         dbg_info *dbgi  = get_irn_dbg_info(node);
3527         ir_mode  *mode  = get_irn_mode(node);
3528         ir_node  *phi;
3529
3530         if(ia32_mode_needs_gp_reg(mode)) {
3531                 /* we shouldn't have any 64bit stuff around anymore */
3532                 assert(get_mode_size_bits(mode) <= 32);
3533                 /* all integer operations are on 32bit registers now */
3534                 mode = mode_Iu;
3535         } else if(mode_is_float(mode)) {
3536                 if (ia32_cg_config.use_sse2) {
3537                         mode = mode_xmm;
3538                 } else {
3539                         mode = mode_vfp;
3540                 }
3541         }
3542
3543         /* phi nodes allow loops, so we use the old arguments for now
3544          * and fix this later */
3545         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3546                           get_irn_in(node) + 1);
3547         copy_node_attr(node, phi);
3548         be_duplicate_deps(node, phi);
3549
3550         be_set_transformed_node(node, phi);
3551         be_enqueue_preds(node);
3552
3553         return phi;
3554 }
3555
3556 /**
3557  * Transform IJmp
3558  */
3559 static ir_node *gen_IJmp(ir_node *node)
3560 {
3561         ir_node  *block     = get_nodes_block(node);
3562         ir_node  *new_block = be_transform_node(block);
3563         dbg_info *dbgi      = get_irn_dbg_info(node);
3564         ir_node  *op        = get_IJmp_target(node);
3565         ir_node  *new_node;
3566         ia32_address_mode_t  am;
3567         ia32_address_t      *addr = &am.addr;
3568
3569         assert(get_irn_mode(op) == mode_P);
3570
3571         match_arguments(&am, block, NULL, op, NULL,
3572                         match_am | match_8bit_am | match_16bit_am |
3573                         match_immediate | match_8bit | match_16bit);
3574
3575         new_node = new_rd_ia32_IJmp(dbgi, current_ir_graph, new_block,
3576                                     addr->base, addr->index, addr->mem,
3577                                     am.new_op2);
3578         set_am_attributes(new_node, &am);
3579         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3580
3581         new_node = fix_mem_proj(new_node, &am);
3582
3583         return new_node;
3584 }
3585
3586 /**
3587  * Transform a Bound node.
3588  */
3589 static ir_node *gen_Bound(ir_node *node)
3590 {
3591         ir_node  *new_node;
3592         ir_node  *lower = get_Bound_lower(node);
3593         dbg_info *dbgi  = get_irn_dbg_info(node);
3594
3595         if (is_Const_0(lower)) {
3596                 /* typical case for Java */
3597                 ir_node  *sub, *res, *flags, *block;
3598                 ir_graph *irg  = current_ir_graph;
3599
3600                 res = gen_binop(node, get_Bound_index(node), get_Bound_upper(node),
3601                         new_rd_ia32_Sub, match_mode_neutral     | match_am | match_immediate);
3602
3603                 block = get_nodes_block(res);
3604                 if (! is_Proj(res)) {
3605                         sub = res;
3606                         set_irn_mode(sub, mode_T);
3607                         res = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_res);
3608                 } else {
3609                         sub = get_Proj_pred(res);
3610                 }
3611                 flags = new_rd_Proj(NULL, irg, block, sub, mode_Iu, pn_ia32_Sub_flags);
3612                 new_node = new_rd_ia32_Jcc(dbgi, irg, block, flags, pn_Cmp_Lt | ia32_pn_Cmp_unsigned);
3613                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3614         } else {
3615                 panic("generic Bound not supported in ia32 Backend");
3616         }
3617         return new_node;
3618 }
3619
3620
3621 static ir_node *gen_ia32_l_ShlDep(ir_node *node)
3622 {
3623         ir_node *left  = get_irn_n(node, n_ia32_l_ShlDep_val);
3624         ir_node *right = get_irn_n(node, n_ia32_l_ShlDep_count);
3625
3626         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
3627                                match_immediate | match_mode_neutral);
3628 }
3629
3630 static ir_node *gen_ia32_l_ShrDep(ir_node *node)
3631 {
3632         ir_node *left  = get_irn_n(node, n_ia32_l_ShrDep_val);
3633         ir_node *right = get_irn_n(node, n_ia32_l_ShrDep_count);
3634         return gen_shift_binop(node, left, right, new_rd_ia32_Shr,
3635                                match_immediate);
3636 }
3637
3638 static ir_node *gen_ia32_l_SarDep(ir_node *node)
3639 {
3640         ir_node *left  = get_irn_n(node, n_ia32_l_SarDep_val);
3641         ir_node *right = get_irn_n(node, n_ia32_l_SarDep_count);
3642         return gen_shift_binop(node, left, right, new_rd_ia32_Sar,
3643                                match_immediate);
3644 }
3645
3646 static ir_node *gen_ia32_l_Add(ir_node *node) {
3647         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3648         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3649         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add,
3650                         match_commutative | match_am | match_immediate |
3651                         match_mode_neutral);
3652
3653         if(is_Proj(lowered)) {
3654                 lowered = get_Proj_pred(lowered);
3655         } else {
3656                 assert(is_ia32_Add(lowered));
3657                 set_irn_mode(lowered, mode_T);
3658         }
3659
3660         return lowered;
3661 }
3662
3663 static ir_node *gen_ia32_l_Adc(ir_node *node)
3664 {
3665         return gen_binop_flags(node, new_rd_ia32_Adc,
3666                         match_commutative | match_am | match_immediate |
3667                         match_mode_neutral);
3668 }
3669
3670 /**
3671  * Transforms a l_MulS into a "real" MulS node.
3672  *
3673  * @return the created ia32 Mul node
3674  */
3675 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3676         ir_node *left  = get_binop_left(node);
3677         ir_node *right = get_binop_right(node);
3678
3679         return gen_binop(node, left, right, new_rd_ia32_Mul,
3680                          match_commutative | match_am | match_mode_neutral);
3681 }
3682
3683 /**
3684  * Transforms a l_IMulS into a "real" IMul1OPS node.
3685  *
3686  * @return the created ia32 IMul1OP node
3687  */
3688 static ir_node *gen_ia32_l_IMul(ir_node *node) {
3689         ir_node  *left  = get_binop_left(node);
3690         ir_node  *right = get_binop_right(node);
3691
3692         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
3693                          match_commutative | match_am | match_mode_neutral);
3694 }
3695
3696 static ir_node *gen_ia32_l_Sub(ir_node *node) {
3697         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_minuend);
3698         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_subtrahend);
3699         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub,
3700                         match_am | match_immediate | match_mode_neutral);
3701
3702         if(is_Proj(lowered)) {
3703                 lowered = get_Proj_pred(lowered);
3704         } else {
3705                 assert(is_ia32_Sub(lowered));
3706                 set_irn_mode(lowered, mode_T);
3707         }
3708
3709         return lowered;
3710 }
3711
3712 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
3713         return gen_binop_flags(node, new_rd_ia32_Sbb,
3714                         match_am | match_immediate | match_mode_neutral);
3715 }
3716
3717 /**
3718  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3719  * op1 - target to be shifted
3720  * op2 - contains bits to be shifted into target
3721  * op3 - shift count
3722  * Only op3 can be an immediate.
3723  */
3724 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *high,
3725                                          ir_node *low, ir_node *count)
3726 {
3727         ir_node  *block     = get_nodes_block(node);
3728         ir_node  *new_block = be_transform_node(block);
3729         ir_graph *irg       = current_ir_graph;
3730         dbg_info *dbgi      = get_irn_dbg_info(node);
3731         ir_node  *new_high  = be_transform_node(high);
3732         ir_node  *new_low   = be_transform_node(low);
3733         ir_node  *new_count;
3734         ir_node  *new_node;
3735
3736         /* the shift amount can be any mode that is bigger than 5 bits, since all
3737          * other bits are ignored anyway */
3738         while (is_Conv(count) && get_irn_n_edges(count) == 1) {
3739                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
3740                 count = get_Conv_op(count);
3741         }
3742         new_count = create_immediate_or_transform(count, 0);
3743
3744         if (is_ia32_l_ShlD(node)) {
3745                 new_node = new_rd_ia32_ShlD(dbgi, irg, new_block, new_high, new_low,
3746                                             new_count);
3747         } else {
3748                 new_node = new_rd_ia32_ShrD(dbgi, irg, new_block, new_high, new_low,
3749                                             new_count);
3750         }
3751         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3752
3753         return new_node;
3754 }
3755
3756 static ir_node *gen_ia32_l_ShlD(ir_node *node)
3757 {
3758         ir_node *high  = get_irn_n(node, n_ia32_l_ShlD_val_high);
3759         ir_node *low   = get_irn_n(node, n_ia32_l_ShlD_val_low);
3760         ir_node *count = get_irn_n(node, n_ia32_l_ShlD_count);
3761         return gen_lowered_64bit_shifts(node, high, low, count);
3762 }
3763
3764 static ir_node *gen_ia32_l_ShrD(ir_node *node)
3765 {
3766         ir_node *high  = get_irn_n(node, n_ia32_l_ShrD_val_high);
3767         ir_node *low   = get_irn_n(node, n_ia32_l_ShrD_val_low);
3768         ir_node *count = get_irn_n(node, n_ia32_l_ShrD_count);
3769         return gen_lowered_64bit_shifts(node, high, low, count);
3770 }
3771
3772 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node) {
3773         ir_node  *src_block    = get_nodes_block(node);
3774         ir_node  *block        = be_transform_node(src_block);
3775         ir_graph *irg          = current_ir_graph;
3776         dbg_info *dbgi         = get_irn_dbg_info(node);
3777         ir_node  *frame        = get_irg_frame(irg);
3778         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
3779         ir_node  *nomem        = new_NoMem();
3780         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
3781         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
3782         ir_node  *new_val_low  = be_transform_node(val_low);
3783         ir_node  *new_val_high = be_transform_node(val_high);
3784         ir_node  *in[2];
3785         ir_node  *sync;
3786         ir_node  *fild;
3787         ir_node  *store_low;
3788         ir_node  *store_high;
3789
3790         if(!mode_is_signed(get_irn_mode(val_high))) {
3791                 panic("unsigned long long -> float not supported yet (%+F)", node);
3792         }
3793
3794         /* do a store */
3795         store_low = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
3796                                       new_val_low);
3797         store_high = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
3798                                        new_val_high);
3799         SET_IA32_ORIG_NODE(store_low, ia32_get_old_node_name(env_cg, node));
3800         SET_IA32_ORIG_NODE(store_high, ia32_get_old_node_name(env_cg, node));
3801
3802         set_ia32_use_frame(store_low);
3803         set_ia32_use_frame(store_high);
3804         set_ia32_op_type(store_low, ia32_AddrModeD);
3805         set_ia32_op_type(store_high, ia32_AddrModeD);
3806         set_ia32_ls_mode(store_low, mode_Iu);
3807         set_ia32_ls_mode(store_high, mode_Is);
3808         add_ia32_am_offs_int(store_high, 4);
3809
3810         in[0] = store_low;
3811         in[1] = store_high;
3812         sync  = new_rd_Sync(dbgi, irg, block, 2, in);
3813
3814         /* do a fild */
3815         fild = new_rd_ia32_vfild(dbgi, irg, block, frame, noreg, sync);
3816
3817         set_ia32_use_frame(fild);
3818         set_ia32_op_type(fild, ia32_AddrModeS);
3819         set_ia32_ls_mode(fild, mode_Ls);
3820
3821         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
3822
3823         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
3824 }
3825
3826 static ir_node *gen_ia32_l_FloattoLL(ir_node *node) {
3827         ir_node  *src_block  = get_nodes_block(node);
3828         ir_node  *block      = be_transform_node(src_block);
3829         ir_graph *irg        = current_ir_graph;
3830         dbg_info *dbgi       = get_irn_dbg_info(node);
3831         ir_node  *frame      = get_irg_frame(irg);
3832         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3833         ir_node  *nomem      = new_NoMem();
3834         ir_node  *val        = get_irn_n(node, n_ia32_l_FloattoLL_val);
3835         ir_node  *new_val    = be_transform_node(val);
3836         ir_node  *fist, *mem;
3837
3838         mem = gen_vfist(dbgi, irg, block, frame, noreg, nomem, new_val, &fist);
3839         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(env_cg, node));
3840         set_ia32_use_frame(fist);
3841         set_ia32_op_type(fist, ia32_AddrModeD);
3842         set_ia32_ls_mode(fist, mode_Ls);
3843
3844         return mem;
3845 }
3846
3847 /**
3848  * the BAD transformer.
3849  */
3850 static ir_node *bad_transform(ir_node *node) {
3851         panic("No transform function for %+F available.", node);
3852         return NULL;
3853 }
3854
3855 static ir_node *gen_Proj_l_FloattoLL(ir_node *node) {
3856         ir_graph *irg      = current_ir_graph;
3857         ir_node  *block    = be_transform_node(get_nodes_block(node));
3858         ir_node  *pred     = get_Proj_pred(node);
3859         ir_node  *new_pred = be_transform_node(pred);
3860         ir_node  *frame    = get_irg_frame(irg);
3861         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3862         dbg_info *dbgi     = get_irn_dbg_info(node);
3863         long      pn       = get_Proj_proj(node);
3864         ir_node  *load;
3865         ir_node  *proj;
3866         ia32_attr_t *attr;
3867
3868         load = new_rd_ia32_Load(dbgi, irg, block, frame, noreg, new_pred);
3869         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
3870         set_ia32_use_frame(load);
3871         set_ia32_op_type(load, ia32_AddrModeS);
3872         set_ia32_ls_mode(load, mode_Iu);
3873         /* we need a 64bit stackslot (fist stores 64bit) even though we only load
3874          * 32 bit from it with this particular load */
3875         attr = get_ia32_attr(load);
3876         attr->data.need_64bit_stackent = 1;
3877
3878         if (pn == pn_ia32_l_FloattoLL_res_high) {
3879                 add_ia32_am_offs_int(load, 4);
3880         } else {
3881                 assert(pn == pn_ia32_l_FloattoLL_res_low);
3882         }
3883
3884         proj = new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
3885
3886         return proj;
3887 }
3888
3889 /**
3890  * Transform the Projs of an AddSP.
3891  */
3892 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3893         ir_node  *block    = be_transform_node(get_nodes_block(node));
3894         ir_node  *pred     = get_Proj_pred(node);
3895         ir_node  *new_pred = be_transform_node(pred);
3896         ir_graph *irg      = current_ir_graph;
3897         dbg_info *dbgi     = get_irn_dbg_info(node);
3898         long     proj      = get_Proj_proj(node);
3899
3900         if (proj == pn_be_AddSP_sp) {
3901                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3902                                            pn_ia32_SubSP_stack);
3903                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3904                 return res;
3905         } else if(proj == pn_be_AddSP_res) {
3906                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3907                                    pn_ia32_SubSP_addr);
3908         } else if (proj == pn_be_AddSP_M) {
3909                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3910         }
3911
3912         assert(0);
3913         return new_rd_Unknown(irg, get_irn_mode(node));
3914 }
3915
3916 /**
3917  * Transform the Projs of a SubSP.
3918  */
3919 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3920         ir_node  *block    = be_transform_node(get_nodes_block(node));
3921         ir_node  *pred     = get_Proj_pred(node);
3922         ir_node  *new_pred = be_transform_node(pred);
3923         ir_graph *irg      = current_ir_graph;
3924         dbg_info *dbgi     = get_irn_dbg_info(node);
3925         long     proj      = get_Proj_proj(node);
3926
3927         if (proj == pn_be_SubSP_sp) {
3928                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3929                                            pn_ia32_AddSP_stack);
3930                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3931                 return res;
3932         } else if (proj == pn_be_SubSP_M) {
3933                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3934         }
3935
3936         assert(0);
3937         return new_rd_Unknown(irg, get_irn_mode(node));
3938 }
3939
3940 /**
3941  * Transform and renumber the Projs from a Load.
3942  */
3943 static ir_node *gen_Proj_Load(ir_node *node) {
3944         ir_node  *new_pred;
3945         ir_node  *block    = be_transform_node(get_nodes_block(node));
3946         ir_node  *pred     = get_Proj_pred(node);
3947         ir_graph *irg      = current_ir_graph;
3948         dbg_info *dbgi     = get_irn_dbg_info(node);
3949         long     proj      = get_Proj_proj(node);
3950
3951         /* loads might be part of source address mode matches, so we don't
3952          * transform the ProjMs yet (with the exception of loads whose result is
3953          * not used)
3954          */
3955         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
3956                 ir_node *res;
3957
3958                 /* this is needed, because sometimes we have loops that are only
3959                    reachable through the ProjM */
3960                 be_enqueue_preds(node);
3961                 /* do it in 2 steps, to silence firm verifier */
3962                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
3963                 set_Proj_proj(res, pn_ia32_mem);
3964                 return res;
3965         }
3966
3967         /* renumber the proj */
3968         new_pred = be_transform_node(pred);
3969         if (is_ia32_Load(new_pred)) {
3970                 switch (proj) {
3971                 case pn_Load_res:
3972                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3973                 case pn_Load_M:
3974                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3975                 case pn_Load_X_regular:
3976                         return new_rd_Jmp(dbgi, irg, block);
3977                 case pn_Load_X_except:
3978                         /* This Load might raise an exception. Mark it. */
3979                         set_ia32_exc_label(new_pred, 1);
3980                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Load_X_exc);
3981                 default:
3982                         break;
3983                 }
3984         } else if (is_ia32_Conv_I2I(new_pred) ||
3985                    is_ia32_Conv_I2I8Bit(new_pred)) {
3986                 set_irn_mode(new_pred, mode_T);
3987                 if (proj == pn_Load_res) {
3988                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
3989                 } else if (proj == pn_Load_M) {
3990                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
3991                 }
3992         } else if (is_ia32_xLoad(new_pred)) {
3993                 switch (proj) {
3994                 case pn_Load_res:
3995                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3996                 case pn_Load_M:
3997                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3998                 case pn_Load_X_regular:
3999                         return new_rd_Jmp(dbgi, irg, block);
4000                 case pn_Load_X_except:
4001                         /* This Load might raise an exception. Mark it. */
4002                         set_ia32_exc_label(new_pred, 1);
4003                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4004                 default:
4005                         break;
4006                 }
4007         } else if (is_ia32_vfld(new_pred)) {
4008                 switch (proj) {
4009                 case pn_Load_res:
4010                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
4011                 case pn_Load_M:
4012                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
4013                 case pn_Load_X_regular:
4014                         return new_rd_Jmp(dbgi, irg, block);
4015                 case pn_Load_X_except:
4016                         /* This Load might raise an exception. Mark it. */
4017                         set_ia32_exc_label(new_pred, 1);
4018                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4019                 default:
4020                         break;
4021                 }
4022         } else {
4023                 /* can happen for ProJMs when source address mode happened for the
4024                    node */
4025
4026                 /* however it should not be the result proj, as that would mean the
4027                    load had multiple users and should not have been used for
4028                    SourceAM */
4029                 if (proj != pn_Load_M) {
4030                         panic("internal error: transformed node not a Load");
4031                 }
4032                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4033         }
4034
4035         assert(0);
4036         return new_rd_Unknown(irg, get_irn_mode(node));
4037 }
4038
4039 /**
4040  * Transform and renumber the Projs from a DivMod like instruction.
4041  */
4042 static ir_node *gen_Proj_DivMod(ir_node *node) {
4043         ir_node  *block    = be_transform_node(get_nodes_block(node));
4044         ir_node  *pred     = get_Proj_pred(node);
4045         ir_node  *new_pred = be_transform_node(pred);
4046         ir_graph *irg      = current_ir_graph;
4047         dbg_info *dbgi     = get_irn_dbg_info(node);
4048         ir_mode  *mode     = get_irn_mode(node);
4049         long     proj      = get_Proj_proj(node);
4050
4051         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4052
4053         switch (get_irn_opcode(pred)) {
4054         case iro_Div:
4055                 switch (proj) {
4056                 case pn_Div_M:
4057                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4058                 case pn_Div_res:
4059                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4060                 case pn_Div_X_regular:
4061                         return new_rd_Jmp(dbgi, irg, block);
4062                 case pn_Div_X_except:
4063                         set_ia32_exc_label(new_pred, 1);
4064                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4065                 default:
4066                         break;
4067                 }
4068                 break;
4069         case iro_Mod:
4070                 switch (proj) {
4071                 case pn_Mod_M:
4072                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4073                 case pn_Mod_res:
4074                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4075                 case pn_Mod_X_except:
4076                         set_ia32_exc_label(new_pred, 1);
4077                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4078                 default:
4079                         break;
4080                 }
4081                 break;
4082         case iro_DivMod:
4083                 switch (proj) {
4084                 case pn_DivMod_M:
4085                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4086                 case pn_DivMod_res_div:
4087                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4088                 case pn_DivMod_res_mod:
4089                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4090                 case pn_DivMod_X_regular:
4091                         return new_rd_Jmp(dbgi, irg, block);
4092                 case pn_DivMod_X_except:
4093                         set_ia32_exc_label(new_pred, 1);
4094                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4095                 default:
4096                         break;
4097                 }
4098                 break;
4099         default:
4100                 break;
4101         }
4102
4103         assert(0);
4104         return new_rd_Unknown(irg, mode);
4105 }
4106
4107 /**
4108  * Transform and renumber the Projs from a CopyB.
4109  */
4110 static ir_node *gen_Proj_CopyB(ir_node *node) {
4111         ir_node  *block    = be_transform_node(get_nodes_block(node));
4112         ir_node  *pred     = get_Proj_pred(node);
4113         ir_node  *new_pred = be_transform_node(pred);
4114         ir_graph *irg      = current_ir_graph;
4115         dbg_info *dbgi     = get_irn_dbg_info(node);
4116         ir_mode  *mode     = get_irn_mode(node);
4117         long     proj      = get_Proj_proj(node);
4118
4119         switch(proj) {
4120         case pn_CopyB_M_regular:
4121                 if (is_ia32_CopyB_i(new_pred)) {
4122                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4123                 } else if (is_ia32_CopyB(new_pred)) {
4124                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4125                 }
4126                 break;
4127         default:
4128                 break;
4129         }
4130
4131         assert(0);
4132         return new_rd_Unknown(irg, mode);
4133 }
4134
4135 /**
4136  * Transform and renumber the Projs from a Quot.
4137  */
4138 static ir_node *gen_Proj_Quot(ir_node *node) {
4139         ir_node  *block    = be_transform_node(get_nodes_block(node));
4140         ir_node  *pred     = get_Proj_pred(node);
4141         ir_node  *new_pred = be_transform_node(pred);
4142         ir_graph *irg      = current_ir_graph;
4143         dbg_info *dbgi     = get_irn_dbg_info(node);
4144         ir_mode  *mode     = get_irn_mode(node);
4145         long     proj      = get_Proj_proj(node);
4146
4147         switch(proj) {
4148         case pn_Quot_M:
4149                 if (is_ia32_xDiv(new_pred)) {
4150                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4151                 } else if (is_ia32_vfdiv(new_pred)) {
4152                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4153                 }
4154                 break;
4155         case pn_Quot_res:
4156                 if (is_ia32_xDiv(new_pred)) {
4157                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4158                 } else if (is_ia32_vfdiv(new_pred)) {
4159                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4160                 }
4161                 break;
4162         case pn_Quot_X_regular:
4163         case pn_Quot_X_except:
4164         default:
4165                 break;
4166         }
4167
4168         assert(0);
4169         return new_rd_Unknown(irg, mode);
4170 }
4171
4172 static ir_node *gen_be_Call(ir_node *node) {
4173         ir_node *res = be_duplicate_node(node);
4174         ir_type *call_tp;
4175
4176         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4177
4178         /* Run the x87 simulator if the call returns a float value */
4179         call_tp = be_Call_get_type(node);
4180         if (get_method_n_ress(call_tp) > 0) {
4181                 ir_type *const res_type = get_method_res_type(call_tp, 0);
4182                 ir_mode *const res_mode = get_type_mode(res_type);
4183
4184                 if (res_mode != NULL && mode_is_float(res_mode)) {
4185                         env_cg->do_x87_sim = 1;
4186                 }
4187         }
4188
4189         return res;
4190 }
4191
4192 static ir_node *gen_be_IncSP(ir_node *node) {
4193         ir_node *res = be_duplicate_node(node);
4194         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4195
4196         return res;
4197 }
4198
4199 /**
4200  * Transform the Projs from a be_Call.
4201  */
4202 static ir_node *gen_Proj_be_Call(ir_node *node) {
4203         ir_node  *block       = be_transform_node(get_nodes_block(node));
4204         ir_node  *call        = get_Proj_pred(node);
4205         ir_node  *new_call    = be_transform_node(call);
4206         ir_graph *irg         = current_ir_graph;
4207         dbg_info *dbgi        = get_irn_dbg_info(node);
4208         ir_type  *method_type = be_Call_get_type(call);
4209         int       n_res       = get_method_n_ress(method_type);
4210         long      proj        = get_Proj_proj(node);
4211         ir_mode  *mode        = get_irn_mode(node);
4212         ir_node  *sse_load;
4213         const arch_register_class_t *cls;
4214
4215         /* The following is kinda tricky: If we're using SSE, then we have to
4216          * move the result value of the call in floating point registers to an
4217          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4218          * after the call, we have to make sure to correctly make the
4219          * MemProj and the result Proj use these 2 nodes
4220          */
4221         if (proj == pn_be_Call_M_regular) {
4222                 // get new node for result, are we doing the sse load/store hack?
4223                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4224                 ir_node *call_res_new;
4225                 ir_node *call_res_pred = NULL;
4226
4227                 if (call_res != NULL) {
4228                         call_res_new  = be_transform_node(call_res);
4229                         call_res_pred = get_Proj_pred(call_res_new);
4230                 }
4231
4232                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4233                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4234                                            pn_be_Call_M_regular);
4235                 } else {
4236                         assert(is_ia32_xLoad(call_res_pred));
4237                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4238                                            pn_ia32_xLoad_M);
4239                 }
4240         }
4241         if (ia32_cg_config.use_sse2 && proj >= pn_be_Call_first_res
4242                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)) {
4243                 ir_node *fstp;
4244                 ir_node *frame = get_irg_frame(irg);
4245                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4246                 //ir_node *p;
4247                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4248                 ir_node *call_res;
4249
4250                 /* in case there is no memory output: create one to serialize the copy
4251                    FPU -> SSE */
4252                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4253                                        pn_be_Call_M_regular);
4254                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4255                                        pn_be_Call_first_res);
4256
4257                 /* store st(0) onto stack */
4258                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4259                                         call_res, mode);
4260                 set_ia32_op_type(fstp, ia32_AddrModeD);
4261                 set_ia32_use_frame(fstp);
4262
4263                 /* load into SSE register */
4264                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4265                                              mode);
4266                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4267                 set_ia32_use_frame(sse_load);
4268
4269                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4270                                        pn_ia32_xLoad_res);
4271
4272                 return sse_load;
4273         }
4274
4275         /* transform call modes */
4276         if (mode_is_data(mode)) {
4277                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4278                 mode = cls->mode;
4279         }
4280
4281         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4282 }
4283
4284 /**
4285  * Transform the Projs from a Cmp.
4286  */
4287 static ir_node *gen_Proj_Cmp(ir_node *node)
4288 {
4289         /* this probably means not all mode_b nodes were lowered... */
4290         panic("trying to directly transform Proj_Cmp %+F (mode_b not lowered?)",
4291               node);
4292 }
4293
4294 /**
4295  * Transform the Projs from a Bound.
4296  */
4297 static ir_node *gen_Proj_Bound(ir_node *node)
4298 {
4299         ir_node *new_node, *block;
4300         ir_node *pred = get_Proj_pred(node);
4301
4302         switch (get_Proj_proj(node)) {
4303         case pn_Bound_M:
4304                 return be_transform_node(get_Bound_mem(pred));
4305         case pn_Bound_X_regular:
4306                 new_node = be_transform_node(pred);
4307                 block    = get_nodes_block(new_node);
4308                 return new_r_Proj(current_ir_graph, block, new_node, mode_X, pn_ia32_Jcc_true);
4309         case pn_Bound_X_except:
4310                 new_node = be_transform_node(pred);
4311                 block    = get_nodes_block(new_node);
4312                 return new_r_Proj(current_ir_graph, block, new_node, mode_X, pn_ia32_Jcc_false);
4313         case pn_Bound_res:
4314                 return be_transform_node(get_Bound_index(pred));
4315         default:
4316                 panic("unsupported Proj from Bound");
4317         }
4318 }
4319
4320 static ir_node *gen_Proj_ASM(ir_node *node)
4321 {
4322         ir_node *pred;
4323         ir_node *new_pred;
4324         ir_node *block;
4325
4326         if (get_irn_mode(node) != mode_M)
4327                 return be_duplicate_node(node);
4328
4329         pred     = get_Proj_pred(node);
4330         new_pred = be_transform_node(pred);
4331         block    = get_nodes_block(new_pred);
4332         return new_r_Proj(current_ir_graph, block, new_pred, mode_M,
4333                         get_ia32_n_res(new_pred) + 1);
4334 }
4335
4336 /**
4337  * Transform and potentially renumber Proj nodes.
4338  */
4339 static ir_node *gen_Proj(ir_node *node) {
4340         ir_node *pred = get_Proj_pred(node);
4341         long    proj;
4342
4343         switch (get_irn_opcode(pred)) {
4344         case iro_Store:
4345                 proj = get_Proj_proj(node);
4346                 if (proj == pn_Store_M) {
4347                         return be_transform_node(pred);
4348                 } else {
4349                         assert(0);
4350                         return new_r_Bad(current_ir_graph);
4351                 }
4352         case iro_Load:
4353                 return gen_Proj_Load(node);
4354         case iro_ASM:
4355                 return gen_Proj_ASM(node);
4356         case iro_Div:
4357         case iro_Mod:
4358         case iro_DivMod:
4359                 return gen_Proj_DivMod(node);
4360         case iro_CopyB:
4361                 return gen_Proj_CopyB(node);
4362         case iro_Quot:
4363                 return gen_Proj_Quot(node);
4364         case beo_SubSP:
4365                 return gen_Proj_be_SubSP(node);
4366         case beo_AddSP:
4367                 return gen_Proj_be_AddSP(node);
4368         case beo_Call:
4369                 return gen_Proj_be_Call(node);
4370         case iro_Cmp:
4371                 return gen_Proj_Cmp(node);
4372         case iro_Bound:
4373                 return gen_Proj_Bound(node);
4374         case iro_Start:
4375                 proj = get_Proj_proj(node);
4376                 if (proj == pn_Start_X_initial_exec) {
4377                         ir_node *block = get_nodes_block(pred);
4378                         dbg_info *dbgi = get_irn_dbg_info(node);
4379                         ir_node *jump;
4380
4381                         /* we exchange the ProjX with a jump */
4382                         block = be_transform_node(block);
4383                         jump  = new_rd_Jmp(dbgi, current_ir_graph, block);
4384                         return jump;
4385                 }
4386                 if (node == be_get_old_anchor(anchor_tls)) {
4387                         return gen_Proj_tls(node);
4388                 }
4389                 break;
4390
4391         default:
4392                 if (is_ia32_l_FloattoLL(pred)) {
4393                         return gen_Proj_l_FloattoLL(node);
4394 #ifdef FIRM_EXT_GRS
4395                 } else if (!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4396 #else
4397                 } else {
4398 #endif
4399                         ir_mode *mode = get_irn_mode(node);
4400                         if (ia32_mode_needs_gp_reg(mode)) {
4401                                 ir_node *new_pred = be_transform_node(pred);
4402                                 ir_node *block    = be_transform_node(get_nodes_block(node));
4403                                 ir_node *new_proj = new_r_Proj(current_ir_graph, block, new_pred,
4404                                                                                            mode_Iu, get_Proj_proj(node));
4405 #ifdef DEBUG_libfirm
4406                                 new_proj->node_nr = node->node_nr;
4407 #endif
4408                                 return new_proj;
4409                         }
4410                 }
4411         }
4412         return be_duplicate_node(node);
4413 }
4414
4415 /**
4416  * Enters all transform functions into the generic pointer
4417  */
4418 static void register_transformers(void)
4419 {
4420         ir_op *op_Mulh;
4421
4422         /* first clear the generic function pointer for all ops */
4423         clear_irp_opcodes_generic_func();
4424
4425 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4426 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4427
4428         GEN(Add);
4429         GEN(Sub);
4430         GEN(Mul);
4431         GEN(And);
4432         GEN(Or);
4433         GEN(Eor);
4434
4435         GEN(Shl);
4436         GEN(Shr);
4437         GEN(Shrs);
4438         GEN(Rotl);
4439
4440         GEN(Quot);
4441
4442         GEN(Div);
4443         GEN(Mod);
4444         GEN(DivMod);
4445
4446         GEN(Minus);
4447         GEN(Conv);
4448         GEN(Abs);
4449         GEN(Not);
4450
4451         GEN(Load);
4452         GEN(Store);
4453         GEN(Cond);
4454
4455         GEN(Cmp);
4456         GEN(ASM);
4457         GEN(CopyB);
4458         GEN(Mux);
4459         GEN(Proj);
4460         GEN(Phi);
4461         GEN(IJmp);
4462         GEN(Bound);
4463
4464         /* transform ops from intrinsic lowering */
4465         GEN(ia32_l_Add);
4466         GEN(ia32_l_Adc);
4467         GEN(ia32_l_Mul);
4468         GEN(ia32_l_IMul);
4469         GEN(ia32_l_ShlDep);
4470         GEN(ia32_l_ShrDep);
4471         GEN(ia32_l_SarDep);
4472         GEN(ia32_l_ShlD);
4473         GEN(ia32_l_ShrD);
4474         GEN(ia32_l_Sub);
4475         GEN(ia32_l_Sbb);
4476         GEN(ia32_l_LLtoFloat);
4477         GEN(ia32_l_FloattoLL);
4478
4479         GEN(Const);
4480         GEN(SymConst);
4481         GEN(Unknown);
4482
4483         /* we should never see these nodes */
4484         BAD(Raise);
4485         BAD(Sel);
4486         BAD(InstOf);
4487         BAD(Cast);
4488         BAD(Free);
4489         BAD(Tuple);
4490         BAD(Id);
4491         //BAD(Bad);
4492         BAD(Confirm);
4493         BAD(Filter);
4494         BAD(CallBegin);
4495         BAD(EndReg);
4496         BAD(EndExcept);
4497
4498         /* handle generic backend nodes */
4499         GEN(be_FrameAddr);
4500         GEN(be_Call);
4501         GEN(be_IncSP);
4502         GEN(be_Return);
4503         GEN(be_AddSP);
4504         GEN(be_SubSP);
4505         GEN(be_Copy);
4506
4507         op_Mulh = get_op_Mulh();
4508         if (op_Mulh)
4509                 GEN(Mulh);
4510
4511 #undef GEN
4512 #undef BAD
4513 }
4514
4515 /**
4516  * Pre-transform all unknown and noreg nodes.
4517  */
4518 static void ia32_pretransform_node(void *arch_cg) {
4519         ia32_code_gen_t *cg = arch_cg;
4520
4521         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4522         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4523         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4524         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4525         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4526         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4527         get_fpcw();
4528 }
4529
4530 /**
4531  * Walker, checks if all ia32 nodes producing more than one result have their
4532  * Projs, otherwise creates new Projs and keeps them using a be_Keep node.
4533  */
4534 static void add_missing_keep_walker(ir_node *node, void *data)
4535 {
4536         int              n_outs, i;
4537         unsigned         found_projs = 0;
4538         const ir_edge_t *edge;
4539         ir_mode         *mode = get_irn_mode(node);
4540         ir_node         *last_keep;
4541         (void) data;
4542         if(mode != mode_T)
4543                 return;
4544         if(!is_ia32_irn(node))
4545                 return;
4546
4547         n_outs = get_ia32_n_res(node);
4548         if(n_outs <= 0)
4549                 return;
4550         if(is_ia32_SwitchJmp(node))
4551                 return;
4552
4553         assert(n_outs < (int) sizeof(unsigned) * 8);
4554         foreach_out_edge(node, edge) {
4555                 ir_node *proj = get_edge_src_irn(edge);
4556                 int      pn   = get_Proj_proj(proj);
4557
4558                 if (get_irn_mode(proj) == mode_M)
4559                         continue;
4560
4561                 assert(pn < n_outs);
4562                 found_projs |= 1 << pn;
4563         }
4564
4565
4566         /* are keeps missing? */
4567         last_keep = NULL;
4568         for(i = 0; i < n_outs; ++i) {
4569                 ir_node                     *block;
4570                 ir_node                     *in[1];
4571                 const arch_register_req_t   *req;
4572                 const arch_register_class_t *cls;
4573
4574                 if(found_projs & (1 << i)) {
4575                         continue;
4576                 }
4577
4578                 req = get_ia32_out_req(node, i);
4579                 cls = req->cls;
4580                 if(cls == NULL) {
4581                         continue;
4582                 }
4583                 if(cls == &ia32_reg_classes[CLASS_ia32_flags]) {
4584                         continue;
4585                 }
4586
4587                 block = get_nodes_block(node);
4588                 in[0] = new_r_Proj(current_ir_graph, block, node,
4589                                    arch_register_class_mode(cls), i);
4590                 if(last_keep != NULL) {
4591                         be_Keep_add_node(last_keep, cls, in[0]);
4592                 } else {
4593                         last_keep = be_new_Keep(cls, current_ir_graph, block, 1, in);
4594                         if(sched_is_scheduled(node)) {
4595                                 sched_add_after(node, last_keep);
4596                         }
4597                 }
4598         }
4599 }
4600
4601 /**
4602  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4603  * and keeps them.
4604  */
4605 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4606 {
4607         ir_graph *irg = be_get_birg_irg(cg->birg);
4608         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4609 }
4610
4611 /* do the transformation */
4612 void ia32_transform_graph(ia32_code_gen_t *cg) {
4613         int cse_last;
4614         ir_graph *irg = cg->irg;
4615
4616         register_transformers();
4617         env_cg       = cg;
4618         initial_fpcw = NULL;
4619
4620         BE_TIMER_PUSH(t_heights);
4621         heights      = heights_new(irg);
4622         BE_TIMER_POP(t_heights);
4623         ia32_calculate_non_address_mode_nodes(cg->birg);
4624
4625         /* the transform phase is not safe for CSE (yet) because several nodes get
4626          * attributes set after their creation */
4627         cse_last = get_opt_cse();
4628         set_opt_cse(0);
4629
4630         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4631
4632         set_opt_cse(cse_last);
4633
4634         ia32_free_non_address_mode_nodes();
4635         heights_free(heights);
4636         heights = NULL;
4637 }
4638
4639 void ia32_init_transform(void)
4640 {
4641         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4642 }