Code for emitting cmov for Psi nodes by chriswue
[libfirm] / ir / be / ia32 / ia32_transform.c
1 /**
2  * This file implements the IR transformation from firm into
3  * ia32-Firm.
4  *
5  * $Id$
6  */
7
8 #ifdef HAVE_CONFIG_H
9 #include "config.h"
10 #endif
11
12 #include <limits.h>
13
14 #include "irargs_t.h"
15 #include "irnode_t.h"
16 #include "irgraph_t.h"
17 #include "irmode_t.h"
18 #include "iropt_t.h"
19 #include "irop_t.h"
20 #include "irprog_t.h"
21 #include "iredges_t.h"
22 #include "irgmod.h"
23 #include "irvrfy.h"
24 #include "ircons.h"
25 #include "dbginfo.h"
26 #include "irprintf.h"
27 #include "debug.h"
28
29 #include "../benode_t.h"
30 #include "../besched.h"
31
32 #include "bearch_ia32_t.h"
33
34 #include "ia32_nodes_attr.h"
35 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
36 #include "ia32_transform.h"
37 #include "ia32_new_nodes.h"
38 #include "ia32_map_regs.h"
39 #include "ia32_dbg_stat.h"
40
41 #include "gen_ia32_regalloc_if.h"
42
43 #define SFP_SIGN "0x80000000"
44 #define DFP_SIGN "0x8000000000000000"
45 #define SFP_ABS  "0x7FFFFFFF"
46 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
47
48 #define TP_SFP_SIGN "ia32_sfp_sign"
49 #define TP_DFP_SIGN "ia32_dfp_sign"
50 #define TP_SFP_ABS  "ia32_sfp_abs"
51 #define TP_DFP_ABS  "ia32_dfp_abs"
52
53 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
54 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
55 #define ENT_SFP_ABS  "IA32_SFP_ABS"
56 #define ENT_DFP_ABS  "IA32_DFP_ABS"
57
58 extern ir_op *get_op_Mulh(void);
59
60 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
61                                                                           ir_node *op1, ir_node *op2, ir_node *mem);
62
63 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
64                                                                          ir_node *op, ir_node *mem);
65
66 typedef enum {
67         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
68 } ia32_known_const_t;
69
70 /****************************************************************************************************
71  *                  _        _                        __                           _   _
72  *                 | |      | |                      / _|                         | | (_)
73  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
74  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
75  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
76  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
77  *
78  ****************************************************************************************************/
79
80 /**
81  * Gets the Proj with number pn from irn.
82  */
83 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
84         const ir_edge_t *edge;
85         ir_node   *proj;
86         assert(get_irn_mode(irn) == mode_T && "need mode_T");
87
88         foreach_out_edge(irn, edge) {
89                 proj = get_edge_src_irn(edge);
90
91                 if (get_Proj_proj(proj) == pn)
92                         return proj;
93         }
94
95         return NULL;
96 }
97
98 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
99 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
100         static const struct {
101                 const char *tp_name;
102                 const char *ent_name;
103                 const char *cnst_str;
104         } names [ia32_known_const_max] = {
105                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
106                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
107                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
108                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
109         };
110         static struct entity *ent_cache[ia32_known_const_max];
111
112         const char    *tp_name, *ent_name, *cnst_str;
113         ir_type       *tp;
114         ir_node       *cnst;
115         ir_graph      *rem;
116         entity        *ent;
117         tarval        *tv;
118
119         ent_name = names[kct].ent_name;
120         if (! ent_cache[kct]) {
121                 tp_name  = names[kct].tp_name;
122                 cnst_str = names[kct].cnst_str;
123
124                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
125                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
126                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
127
128                 set_entity_ld_ident(ent, get_entity_ident(ent));
129                 set_entity_visibility(ent, visibility_local);
130                 set_entity_variability(ent, variability_constant);
131                 set_entity_allocation(ent, allocation_static);
132
133                 /* we create a new entity here: It's initialization must resist on the
134                     const code irg */
135                 rem = current_ir_graph;
136                 current_ir_graph = get_const_code_irg();
137                 cnst = new_Const(mode, tv);
138                 current_ir_graph = rem;
139
140                 set_atomic_ent_value(ent, cnst);
141
142                 /* cache the entry */
143                 ent_cache[kct] = ent;
144         }
145
146         return get_entity_ident(ent_cache[kct]);
147 }
148
149 #ifndef NDEBUG
150 /**
151  * Prints the old node name on cg obst and returns a pointer to it.
152  */
153 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
154         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
155
156         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
157         obstack_1grow(isa->name_obst, 0);
158         isa->name_obst_size += obstack_object_size(isa->name_obst);
159         return obstack_finish(isa->name_obst);
160 }
161 #endif /* NDEBUG */
162
163 /* determine if one operator is an Imm */
164 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
165         if (op1)
166                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
167         else return is_ia32_Cnst(op2) ? op2 : NULL;
168 }
169
170 /* determine if one operator is not an Imm */
171 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
172         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
173 }
174
175
176 /**
177  * Construct a standard binary operation, set AM and immediate if required.
178  *
179  * @param env   The transformation environment
180  * @param op1   The first operand
181  * @param op2   The second operand
182  * @param func  The node constructor function
183  * @return The constructed ia32 node.
184  */
185 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
186         ir_node           *new_op   = NULL;
187         ir_mode           *mode     = env->mode;
188         dbg_info          *dbg      = env->dbg;
189         ir_graph          *irg      = env->irg;
190         ir_node           *block    = env->block;
191         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
192         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
193         ir_node           *nomem    = new_NoMem();
194         ir_node           *expr_op, *imm_op;
195         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
196
197         /* Check if immediate optimization is on and */
198         /* if it's an operation with immediate.      */
199         if (! (env->cg->opt & IA32_OPT_IMMOPS)) {
200                 expr_op = op1;
201                 imm_op  = NULL;
202         }
203         else if (is_op_commutative(get_irn_op(env->irn))) {
204                 imm_op  = get_immediate_op(op1, op2);
205                 expr_op = get_expr_op(op1, op2);
206         }
207         else {
208                 imm_op  = get_immediate_op(NULL, op2);
209                 expr_op = get_expr_op(op1, op2);
210         }
211
212         assert((expr_op || imm_op) && "invalid operands");
213
214         if (!expr_op) {
215                 /* We have two consts here: not yet supported */
216                 imm_op = NULL;
217         }
218
219         if (mode_is_float(mode)) {
220                 /* floating point operations */
221                 if (imm_op) {
222                         DB((mod, LEVEL_1, "FP with immediate ..."));
223                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem);
224                         set_ia32_Immop_attr(new_op, imm_op);
225                         set_ia32_am_support(new_op, ia32_am_None);
226                 }
227                 else {
228                         DB((mod, LEVEL_1, "FP binop ..."));
229                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
230                         set_ia32_am_support(new_op, ia32_am_Source);
231                 }
232                 set_ia32_ls_mode(new_op, mode);
233         }
234         else {
235                 /* integer operations */
236                 if (imm_op) {
237                         /* This is expr + const */
238                         DB((mod, LEVEL_1, "INT with immediate ..."));
239                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem);
240                         set_ia32_Immop_attr(new_op, imm_op);
241
242                         /* set AM support */
243                         set_ia32_am_support(new_op, ia32_am_Dest);
244                 }
245                 else {
246                         DB((mod, LEVEL_1, "INT binop ..."));
247                         /* This is a normal operation */
248                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
249
250                         /* set AM support */
251                         set_ia32_am_support(new_op, ia32_am_Full);
252                 }
253         }
254
255         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
256
257         set_ia32_res_mode(new_op, mode);
258
259         if (is_op_commutative(get_irn_op(env->irn))) {
260                 set_ia32_commutative(new_op);
261         }
262
263         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
264 }
265
266
267
268 /**
269  * Construct a shift/rotate binary operation, sets AM and immediate if required.
270  *
271  * @param env   The transformation environment
272  * @param op1   The first operand
273  * @param op2   The second operand
274  * @param func  The node constructor function
275  * @return The constructed ia32 node.
276  */
277 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
278         ir_node           *new_op = NULL;
279         ir_mode           *mode   = env->mode;
280         dbg_info          *dbg    = env->dbg;
281         ir_graph          *irg    = env->irg;
282         ir_node           *block  = env->block;
283         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
284         ir_node           *nomem  = new_NoMem();
285         ir_node           *expr_op, *imm_op;
286         tarval            *tv;
287         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
288
289         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
290
291         /* Check if immediate optimization is on and */
292         /* if it's an operation with immediate.      */
293         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
294         expr_op = get_expr_op(op1, op2);
295
296         assert((expr_op || imm_op) && "invalid operands");
297
298         if (!expr_op) {
299                 /* We have two consts here: not yet supported */
300                 imm_op = NULL;
301         }
302
303         /* Limit imm_op within range imm8 */
304         if (imm_op) {
305                 tv = get_ia32_Immop_tarval(imm_op);
306
307                 if (tv) {
308                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
309                 }
310                 else {
311                         imm_op = NULL;
312                 }
313         }
314
315         /* integer operations */
316         if (imm_op) {
317                 /* This is shift/rot with const */
318                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
319
320                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
321                 set_ia32_Immop_attr(new_op, imm_op);
322         }
323         else {
324                 /* This is a normal shift/rot */
325                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
326                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem);
327         }
328
329         /* set AM support */
330         set_ia32_am_support(new_op, ia32_am_Dest);
331
332         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
333
334         set_ia32_res_mode(new_op, mode);
335         set_ia32_emit_cl(new_op);
336
337         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
338 }
339
340
341 /**
342  * Construct a standard unary operation, set AM and immediate if required.
343  *
344  * @param env   The transformation environment
345  * @param op    The operand
346  * @param func  The node constructor function
347  * @return The constructed ia32 node.
348  */
349 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
350         ir_node           *new_op = NULL;
351         ir_mode           *mode   = env->mode;
352         dbg_info          *dbg    = env->dbg;
353         ir_graph          *irg    = env->irg;
354         ir_node           *block  = env->block;
355         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
356         ir_node           *nomem  = new_NoMem();
357         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
358
359         new_op = func(dbg, irg, block, noreg, noreg, op, nomem);
360
361         if (mode_is_float(mode)) {
362                 DB((mod, LEVEL_1, "FP unop ..."));
363                 /* floating point operations don't support implicit store */
364                 set_ia32_am_support(new_op, ia32_am_None);
365         }
366         else {
367                 DB((mod, LEVEL_1, "INT unop ..."));
368                 set_ia32_am_support(new_op, ia32_am_Dest);
369         }
370
371         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
372
373         set_ia32_res_mode(new_op, mode);
374
375         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
376 }
377
378
379
380 /**
381  * Creates an ia32 Add with immediate.
382  *
383  * @param env       The transformation environment
384  * @param expr_op   The expression operator
385  * @param const_op  The constant
386  * @return the created ia32 Add node
387  */
388 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
389         ir_node                *new_op     = NULL;
390         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
391         dbg_info               *dbg        = env->dbg;
392         ir_graph               *irg        = env->irg;
393         ir_node                *block      = env->block;
394         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
395         ir_node                *nomem      = new_NoMem();
396         int                     normal_add = 1;
397         tarval_classification_t class_tv, class_negtv;
398         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
399
400         /* try to optimize to inc/dec  */
401         if ((env->cg->opt & IA32_OPT_INCDEC) && (get_ia32_op_type(const_op) == ia32_Const)) {
402                 /* optimize tarvals */
403                 class_tv    = classify_tarval(tv);
404                 class_negtv = classify_tarval(tarval_neg(tv));
405
406                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
407                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
408                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
409                         normal_add = 0;
410                 }
411                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
412                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
413                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
414                         normal_add = 0;
415                 }
416         }
417
418         if (normal_add) {
419                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
420                 set_ia32_Immop_attr(new_op, const_op);
421                 set_ia32_commutative(new_op);
422         }
423
424         return new_op;
425 }
426
427 /**
428  * Creates an ia32 Add.
429  *
430  * @param env   The transformation environment
431  * @return the created ia32 Add node
432  */
433 static ir_node *gen_Add(ia32_transform_env_t *env) {
434         ir_node  *new_op = NULL;
435         dbg_info *dbg    = env->dbg;
436         ir_mode  *mode   = env->mode;
437         ir_graph *irg    = env->irg;
438         ir_node  *block  = env->block;
439         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
440         ir_node  *nomem  = new_NoMem();
441         ir_node  *expr_op, *imm_op;
442         ir_node  *op1    = get_Add_left(env->irn);
443         ir_node  *op2    = get_Add_right(env->irn);
444
445         /* Check if immediate optimization is on and */
446         /* if it's an operation with immediate.      */
447         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(op1, op2) : NULL;
448         expr_op = get_expr_op(op1, op2);
449
450         assert((expr_op || imm_op) && "invalid operands");
451
452         if (mode_is_float(mode)) {
453                 FP_USED(env->cg);
454                 if (USE_SSE2(env->cg))
455                         return gen_binop(env, op1, op2, new_rd_ia32_xAdd);
456                 else
457                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
458         }
459         else {
460                 /* integer ADD */
461                 if (!expr_op) {
462                         /* No expr_op means, that we have two const - one symconst and */
463                         /* one tarval or another symconst - because this case is not   */
464                         /* covered by constant folding                                 */
465                         /* We need to check for:                                       */
466                         /*  1) symconst + const    -> becomes a LEA                    */
467                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
468                         /*        linker doesn't support two symconsts                 */
469
470                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
471                                 /* this is the 2nd case */
472                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
473                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
474                                 set_ia32_am_flavour(new_op, ia32_am_OB);
475
476                                 DBG_OPT_LEA1(op2, new_op);
477                         }
478                         else {
479                                 /* this is the 1st case */
480                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
481
482                                 DBG_OPT_LEA2(op1, op2, new_op);
483
484                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
485                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
486                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
487                                 }
488                                 else {
489                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
490                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
491                                 }
492                                 set_ia32_am_flavour(new_op, ia32_am_O);
493                         }
494
495                         /* set AM support */
496                         set_ia32_am_support(new_op, ia32_am_Source);
497                         set_ia32_op_type(new_op, ia32_AddrModeS);
498
499                         /* Lea doesn't need a Proj */
500                         return new_op;
501                 }
502                 else if (imm_op) {
503                         /* This is expr + const */
504                         new_op = gen_imm_Add(env, expr_op, imm_op);
505
506                         /* set AM support */
507                         set_ia32_am_support(new_op, ia32_am_Dest);
508                 }
509                 else {
510                         /* This is a normal add */
511                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem);
512
513                         /* set AM support */
514                         set_ia32_am_support(new_op, ia32_am_Full);
515                         set_ia32_commutative(new_op);
516                 }
517         }
518
519         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
520
521         set_ia32_res_mode(new_op, mode);
522
523         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
524 }
525
526
527
528 /**
529  * Creates an ia32 Mul.
530  *
531  * @param env   The transformation environment
532  * @return the created ia32 Mul node
533  */
534 static ir_node *gen_Mul(ia32_transform_env_t *env) {
535         ir_node *op1 = get_Mul_left(env->irn);
536         ir_node *op2 = get_Mul_right(env->irn);
537         ir_node *new_op;
538
539         if (mode_is_float(env->mode)) {
540                 FP_USED(env->cg);
541                 if (USE_SSE2(env->cg))
542                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMul);
543                 else
544                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
545         }
546         else {
547                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
548         }
549
550         return new_op;
551 }
552
553
554
555 /**
556  * Creates an ia32 Mulh.
557  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
558  * this result while Mul returns the lower 32 bit.
559  *
560  * @param env   The transformation environment
561  * @return the created ia32 Mulh node
562  */
563 static ir_node *gen_Mulh(ia32_transform_env_t *env) {
564         ir_node *op1 = get_irn_n(env->irn, 0);
565         ir_node *op2 = get_irn_n(env->irn, 1);
566         ir_node *proj_EAX, *proj_EDX, *mulh;
567         ir_node *in[1];
568
569         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
570         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
571         mulh     = get_Proj_pred(proj_EAX);
572         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
573
574         /* to be on the save side */
575         set_Proj_proj(proj_EAX, pn_EAX);
576
577         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
578                 /* Mulh with const cannot have AM */
579                 set_ia32_am_support(mulh, ia32_am_None);
580         }
581         else {
582                 /* Mulh cannot have AM for destination */
583                 set_ia32_am_support(mulh, ia32_am_Source);
584         }
585
586         in[0] = proj_EAX;
587
588         /* keep EAX */
589         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
590
591         return proj_EDX;
592 }
593
594
595
596 /**
597  * Creates an ia32 And.
598  *
599  * @param env   The transformation environment
600  * @return The created ia32 And node
601  */
602 static ir_node *gen_And(ia32_transform_env_t *env) {
603         ir_node *op1 = get_And_left(env->irn);
604         ir_node *op2 = get_And_right(env->irn);
605
606         assert (! mode_is_float(env->mode));
607         return gen_binop(env, op1, op2, new_rd_ia32_And);
608 }
609
610
611
612 /**
613  * Creates an ia32 Or.
614  *
615  * @param env   The transformation environment
616  * @return The created ia32 Or node
617  */
618 static ir_node *gen_Or(ia32_transform_env_t *env) {
619         ir_node *op1 = get_Or_left(env->irn);
620         ir_node *op2 = get_Or_right(env->irn);
621
622         assert (! mode_is_float(env->mode));
623         return gen_binop(env, op1, op2, new_rd_ia32_Or);
624 }
625
626
627
628 /**
629  * Creates an ia32 Eor.
630  *
631  * @param env   The transformation environment
632  * @return The created ia32 Eor node
633  */
634 static ir_node *gen_Eor(ia32_transform_env_t *env) {
635         ir_node *op1 = get_Eor_left(env->irn);
636         ir_node *op2 = get_Eor_right(env->irn);
637
638         assert(! mode_is_float(env->mode));
639         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
640 }
641
642
643
644 /**
645  * Creates an ia32 Max.
646  *
647  * @param env      The transformation environment
648  * @return the created ia32 Max node
649  */
650 static ir_node *gen_Max(ia32_transform_env_t *env) {
651         ir_node *op1 = get_irn_n(env->irn, 0);
652         ir_node *op2 = get_irn_n(env->irn, 1);
653         ir_node *new_op;
654
655         if (mode_is_float(env->mode)) {
656                 FP_USED(env->cg);
657                 if (USE_SSE2(env->cg))
658                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMax);
659                 else {
660                         assert(0);
661                 }
662         }
663         else {
664                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
665                 set_ia32_am_support(new_op, ia32_am_None);
666                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
667         }
668
669         return new_op;
670 }
671
672
673
674 /**
675  * Creates an ia32 Min.
676  *
677  * @param env      The transformation environment
678  * @return the created ia32 Min node
679  */
680 static ir_node *gen_Min(ia32_transform_env_t *env) {
681         ir_node *op1 = get_irn_n(env->irn, 0);
682         ir_node *op2 = get_irn_n(env->irn, 1);
683         ir_node *new_op;
684
685         if (mode_is_float(env->mode)) {
686                 FP_USED(env->cg);
687                 if (USE_SSE2(env->cg))
688                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMin);
689                 else {
690                         assert(0);
691                 }
692         }
693         else {
694                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
695                 set_ia32_am_support(new_op, ia32_am_None);
696                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
697         }
698
699         return new_op;
700 }
701
702
703
704 /**
705  * Creates an ia32 Sub with immediate.
706  *
707  * @param env        The transformation environment
708  * @param expr_op    The first operator
709  * @param const_op   The constant operator
710  * @return The created ia32 Sub node
711  */
712 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
713         ir_node                *new_op     = NULL;
714         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
715         dbg_info               *dbg        = env->dbg;
716         ir_graph               *irg        = env->irg;
717         ir_node                *block      = env->block;
718         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
719         ir_node                *nomem      = new_NoMem();
720         int                     normal_sub = 1;
721         tarval_classification_t class_tv, class_negtv;
722         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
723
724         /* try to optimize to inc/dec  */
725         if ((env->cg->opt & IA32_OPT_INCDEC) && tv) {
726                 /* optimize tarvals */
727                 class_tv    = classify_tarval(tv);
728                 class_negtv = classify_tarval(tarval_neg(tv));
729
730                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
731                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
732                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
733                         normal_sub = 0;
734                 }
735                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
736                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
737                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
738                         normal_sub = 0;
739                 }
740         }
741
742         if (normal_sub) {
743                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
744                 set_ia32_Immop_attr(new_op, const_op);
745         }
746
747         return new_op;
748 }
749
750 /**
751  * Creates an ia32 Sub.
752  *
753  * @param env   The transformation environment
754  * @return The created ia32 Sub node
755  */
756 static ir_node *gen_Sub(ia32_transform_env_t *env) {
757         ir_node  *new_op = NULL;
758         dbg_info *dbg    = env->dbg;
759         ir_mode  *mode   = env->mode;
760         ir_graph *irg    = env->irg;
761         ir_node  *block  = env->block;
762         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
763         ir_node  *nomem  = new_NoMem();
764         ir_node  *op1    = get_Sub_left(env->irn);
765         ir_node  *op2    = get_Sub_right(env->irn);
766         ir_node  *expr_op, *imm_op;
767
768         /* Check if immediate optimization is on and */
769         /* if it's an operation with immediate.      */
770         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
771         expr_op = get_expr_op(op1, op2);
772
773         assert((expr_op || imm_op) && "invalid operands");
774
775         if (mode_is_float(mode)) {
776                 FP_USED(env->cg);
777                 if (USE_SSE2(env->cg))
778                         return gen_binop(env, op1, op2, new_rd_ia32_xSub);
779                 else
780                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
781         }
782         else {
783                 /* integer SUB */
784                 if (!expr_op) {
785                         /* No expr_op means, that we have two const - one symconst and */
786                         /* one tarval or another symconst - because this case is not   */
787                         /* covered by constant folding                                 */
788                         /* We need to check for:                                       */
789                         /*  1) symconst + const    -> becomes a LEA                    */
790                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
791                         /*        linker doesn't support two symconsts                 */
792
793                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
794                                 /* this is the 2nd case */
795                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
796                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
797                                 set_ia32_am_sc_sign(new_op);
798                                 set_ia32_am_flavour(new_op, ia32_am_OB);
799
800                                 DBG_OPT_LEA1(op2, new_op);
801                         }
802                         else {
803                                 /* this is the 1st case */
804                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
805
806                                 DBG_OPT_LEA2(op1, op2, new_op);
807
808                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
809                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
810                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
811                                 }
812                                 else {
813                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
814                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
815                                         set_ia32_am_sc_sign(new_op);
816                                 }
817                                 set_ia32_am_flavour(new_op, ia32_am_O);
818                         }
819
820                         /* set AM support */
821                         set_ia32_am_support(new_op, ia32_am_Source);
822                         set_ia32_op_type(new_op, ia32_AddrModeS);
823
824                         /* Lea doesn't need a Proj */
825                         return new_op;
826                 }
827                 else if (imm_op) {
828                         /* This is expr - const */
829                         new_op = gen_imm_Sub(env, expr_op, imm_op);
830
831                         /* set AM support */
832                         set_ia32_am_support(new_op, ia32_am_Dest);
833                 }
834                 else {
835                         /* This is a normal sub */
836                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem);
837
838                         /* set AM support */
839                         set_ia32_am_support(new_op, ia32_am_Full);
840                 }
841         }
842
843         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
844
845         set_ia32_res_mode(new_op, mode);
846
847         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
848 }
849
850
851
852 /**
853  * Generates an ia32 DivMod with additional infrastructure for the
854  * register allocator if needed.
855  *
856  * @param env      The transformation environment
857  * @param dividend -no comment- :)
858  * @param divisor  -no comment- :)
859  * @param dm_flav  flavour_Div/Mod/DivMod
860  * @return The created ia32 DivMod node
861  */
862 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
863         ir_node  *res, *proj;
864         ir_node  *edx_node, *cltd;
865         ir_node  *in_keep[1];
866         dbg_info *dbg   = env->dbg;
867         ir_graph *irg   = env->irg;
868         ir_node  *block = env->block;
869         ir_mode  *mode  = env->mode;
870         ir_node  *irn   = env->irn;
871         ir_node  *mem;
872
873         switch (dm_flav) {
874                 case flavour_Div:
875                         mem  = get_Div_mem(irn);
876                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
877                         break;
878                 case flavour_Mod:
879                         mem  = get_Mod_mem(irn);
880                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
881                         break;
882                 case flavour_DivMod:
883                         mem  = get_DivMod_mem(irn);
884                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
885                         break;
886                 default:
887                         assert(0);
888         }
889
890         if (mode_is_signed(mode)) {
891                 /* in signed mode, we need to sign extend the dividend */
892                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend);
893                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EAX);
894                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EDX);
895         }
896         else {
897                 edx_node = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Iu);
898                 set_ia32_Const_type(edx_node, ia32_Const);
899                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
900         }
901
902         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, dm_flav);
903
904         set_ia32_n_res(res, 2);
905
906         /* Only one proj is used -> We must add a second proj and */
907         /* connect this one to a Keep node to eat up the second   */
908         /* destroyed register.                                    */
909         if (get_irn_n_edges(irn) == 1) {
910                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
911                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
912
913                 if (get_irn_op(irn) == op_Div) {
914                         set_Proj_proj(proj, pn_DivMod_res_div);
915                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
916                 }
917                 else {
918                         set_Proj_proj(proj, pn_DivMod_res_mod);
919                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
920                 }
921
922                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
923         }
924
925         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
926
927         set_ia32_res_mode(res, mode_Is);
928
929         return res;
930 }
931
932
933 /**
934  * Wrapper for generate_DivMod. Sets flavour_Mod.
935  *
936  * @param env      The transformation environment
937  */
938 static ir_node *gen_Mod(ia32_transform_env_t *env) {
939         return generate_DivMod(env, get_Mod_left(env->irn), get_Mod_right(env->irn), flavour_Mod);
940 }
941
942 /**
943  * Wrapper for generate_DivMod. Sets flavour_Div.
944  *
945  * @param env      The transformation environment
946  */
947 static ir_node *gen_Div(ia32_transform_env_t *env) {
948         return generate_DivMod(env, get_Div_left(env->irn), get_Div_right(env->irn), flavour_Div);
949 }
950
951 /**
952  * Wrapper for generate_DivMod. Sets flavour_DivMod.
953  */
954 static ir_node *gen_DivMod(ia32_transform_env_t *env) {
955         return generate_DivMod(env, get_DivMod_left(env->irn), get_DivMod_right(env->irn), flavour_DivMod);
956 }
957
958
959
960 /**
961  * Creates an ia32 floating Div.
962  *
963  * @param env   The transformation environment
964  * @return The created ia32 xDiv node
965  */
966 static ir_node *gen_Quot(ia32_transform_env_t *env) {
967         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
968         ir_node *new_op;
969         ir_node *nomem = new_rd_NoMem(env->irg);
970         ir_node *op1   = get_Quot_left(env->irn);
971         ir_node *op2   = get_Quot_right(env->irn);
972
973         FP_USED(env->cg);
974         if (USE_SSE2(env->cg)) {
975                 if (is_ia32_xConst(op2)) {
976                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem);
977                         set_ia32_am_support(new_op, ia32_am_None);
978                         set_ia32_Immop_attr(new_op, op2);
979                 }
980                 else {
981                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
982                         set_ia32_am_support(new_op, ia32_am_Source);
983                 }
984         }
985         else {
986                 new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
987                 set_ia32_am_support(new_op, ia32_am_Source);
988         }
989         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
990         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
991
992         return new_op;
993 }
994
995
996
997 /**
998  * Creates an ia32 Shl.
999  *
1000  * @param env   The transformation environment
1001  * @return The created ia32 Shl node
1002  */
1003 static ir_node *gen_Shl(ia32_transform_env_t *env) {
1004         return gen_shift_binop(env, get_Shl_left(env->irn), get_Shl_right(env->irn), new_rd_ia32_Shl);
1005 }
1006
1007
1008
1009 /**
1010  * Creates an ia32 Shr.
1011  *
1012  * @param env   The transformation environment
1013  * @return The created ia32 Shr node
1014  */
1015 static ir_node *gen_Shr(ia32_transform_env_t *env) {
1016         return gen_shift_binop(env, get_Shr_left(env->irn), get_Shr_right(env->irn), new_rd_ia32_Shr);
1017 }
1018
1019
1020
1021 /**
1022  * Creates an ia32 Shrs.
1023  *
1024  * @param env   The transformation environment
1025  * @return The created ia32 Shrs node
1026  */
1027 static ir_node *gen_Shrs(ia32_transform_env_t *env) {
1028         return gen_shift_binop(env, get_Shrs_left(env->irn), get_Shrs_right(env->irn), new_rd_ia32_Shrs);
1029 }
1030
1031
1032
1033 /**
1034  * Creates an ia32 RotL.
1035  *
1036  * @param env   The transformation environment
1037  * @param op1   The first operator
1038  * @param op2   The second operator
1039  * @return The created ia32 RotL node
1040  */
1041 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1042         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1043 }
1044
1045
1046
1047 /**
1048  * Creates an ia32 RotR.
1049  * NOTE: There is no RotR with immediate because this would always be a RotL
1050  *       "imm-mode_size_bits" which can be pre-calculated.
1051  *
1052  * @param env   The transformation environment
1053  * @param op1   The first operator
1054  * @param op2   The second operator
1055  * @return The created ia32 RotR node
1056  */
1057 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1058         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1059 }
1060
1061
1062
1063 /**
1064  * Creates an ia32 RotR or RotL (depending on the found pattern).
1065  *
1066  * @param env   The transformation environment
1067  * @return The created ia32 RotL or RotR node
1068  */
1069 static ir_node *gen_Rot(ia32_transform_env_t *env) {
1070         ir_node *rotate = NULL;
1071         ir_node *op1    = get_Rot_left(env->irn);
1072         ir_node *op2    = get_Rot_right(env->irn);
1073
1074         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1075                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1076                  that means we can create a RotR instead of an Add and a RotL */
1077
1078         if (is_Proj(op2)) {
1079                 ir_node *pred = get_Proj_pred(op2);
1080
1081                 if (is_ia32_Add(pred)) {
1082                         ir_node *pred_pred = get_irn_n(pred, 2);
1083                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1084                         long     bits      = get_mode_size_bits(env->mode);
1085
1086                         if (is_Proj(pred_pred)) {
1087                                 pred_pred = get_Proj_pred(pred_pred);
1088                         }
1089
1090                         if (is_ia32_Minus(pred_pred) &&
1091                                 tarval_is_long(tv)       &&
1092                                 get_tarval_long(tv) == bits)
1093                         {
1094                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1095                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1096                         }
1097
1098                 }
1099         }
1100
1101         if (!rotate) {
1102                 rotate = gen_RotL(env, op1, op2);
1103         }
1104
1105         return rotate;
1106 }
1107
1108
1109
1110 /**
1111  * Transforms a Minus node.
1112  *
1113  * @param env   The transformation environment
1114  * @param op    The Minus operand
1115  * @return The created ia32 Minus node
1116  */
1117 static ir_node *gen_Minus_ex(ia32_transform_env_t *env, ir_node *op) {
1118         ident   *name;
1119         ir_node *new_op;
1120         int      size;
1121
1122         if (mode_is_float(env->mode)) {
1123                 FP_USED(env->cg);
1124                 if (USE_SSE2(env->cg)) {
1125                         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1126                         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1127                         ir_node *nomem    = new_rd_NoMem(env->irg);
1128
1129                         new_op = new_rd_ia32_xEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1130
1131                         size   = get_mode_size_bits(env->mode);
1132                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1133
1134                         set_ia32_sc(new_op, name);
1135
1136                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1137
1138                         set_ia32_res_mode(new_op, env->mode);
1139                         set_ia32_immop_type(new_op, ia32_ImmSymConst);
1140
1141                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_xEor_res);
1142                 }
1143                 else {
1144                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1145                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1146                 }
1147         }
1148         else {
1149                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1150         }
1151
1152         return new_op;
1153 }
1154
1155 /**
1156  * Transforms a Minus node.
1157  *
1158  * @param env   The transformation environment
1159  * @return The created ia32 Minus node
1160  */
1161 static ir_node *gen_Minus(ia32_transform_env_t *env) {
1162         return gen_Minus_ex(env, get_Minus_op(env->irn));
1163 }
1164
1165
1166 /**
1167  * Transforms a Not node.
1168  *
1169  * @param env   The transformation environment
1170  * @return The created ia32 Not node
1171  */
1172 static ir_node *gen_Not(ia32_transform_env_t *env) {
1173         assert (! mode_is_float(env->mode));
1174         return gen_unop(env, get_Not_op(env->irn), new_rd_ia32_Not);
1175 }
1176
1177
1178
1179 /**
1180  * Transforms an Abs node.
1181  *
1182  * @param env   The transformation environment
1183  * @return The created ia32 Abs node
1184  */
1185 static ir_node *gen_Abs(ia32_transform_env_t *env) {
1186         ir_node  *res, *p_eax, *p_edx;
1187         dbg_info *dbg      = env->dbg;
1188         ir_mode  *mode     = env->mode;
1189         ir_graph *irg      = env->irg;
1190         ir_node  *block    = env->block;
1191         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1192         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1193         ir_node  *nomem    = new_NoMem();
1194         ir_node  *op       = get_Abs_op(env->irn);
1195         int       size;
1196         ident    *name;
1197
1198         if (mode_is_float(mode)) {
1199                 FP_USED(env->cg);
1200                 if (USE_SSE2(env->cg)) {
1201                         res = new_rd_ia32_xAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1202
1203                         size   = get_mode_size_bits(mode);
1204                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1205
1206                         set_ia32_sc(res, name);
1207
1208                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1209
1210                         set_ia32_res_mode(res, mode);
1211                         set_ia32_immop_type(res, ia32_ImmSymConst);
1212
1213                         res = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_xAnd_res);
1214                 }
1215                 else {
1216                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1217                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1218                 }
1219         }
1220         else {
1221                 res   = new_rd_ia32_Cdq(dbg, irg, block, op);
1222                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1223                 set_ia32_res_mode(res, mode);
1224
1225                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EAX);
1226                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EDX);
1227
1228                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1229                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1230                 set_ia32_res_mode(res, mode);
1231
1232                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Eor_res);
1233
1234                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1235                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1236                 set_ia32_res_mode(res, mode);
1237
1238                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Sub_res);
1239         }
1240
1241         return res;
1242 }
1243
1244
1245
1246 /**
1247  * Transforms a Load.
1248  *
1249  * @param env   The transformation environment
1250  * @return the created ia32 Load node
1251  */
1252 static ir_node *gen_Load(ia32_transform_env_t *env) {
1253         ir_node    *node  = env->irn;
1254         ir_node    *noreg = ia32_new_NoReg_gp(env->cg);
1255         ir_node    *ptr   = get_Load_ptr(node);
1256         ir_node    *lptr  = ptr;
1257         ir_mode    *mode  = get_Load_mode(node);
1258         int        is_imm = 0;
1259         ir_node *new_op;
1260         ia32_am_flavour_t am_flav = ia32_B;
1261
1262         /* address might be a constant (symconst or absolute address) */
1263         if (is_ia32_Const(ptr)) {
1264                 lptr   = noreg;
1265                 is_imm = 1;
1266         }
1267
1268         if (mode_is_float(mode)) {
1269                 FP_USED(env->cg);
1270                 if (USE_SSE2(env->cg))
1271                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1272                 else
1273                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1274         }
1275         else {
1276                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1277         }
1278
1279         /* base is an constant address */
1280         if (is_imm) {
1281                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1282                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1283                 }
1284                 else {
1285                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1286                 }
1287
1288                 am_flav = ia32_O;
1289         }
1290
1291         set_ia32_am_support(new_op, ia32_am_Source);
1292         set_ia32_op_type(new_op, ia32_AddrModeS);
1293         set_ia32_am_flavour(new_op, am_flav);
1294         set_ia32_ls_mode(new_op, mode);
1295
1296         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1297
1298         return new_op;
1299 }
1300
1301
1302
1303 /**
1304  * Transforms a Store.
1305  *
1306  * @param env   The transformation environment
1307  * @return the created ia32 Store node
1308  */
1309 static ir_node *gen_Store(ia32_transform_env_t *env) {
1310         ir_node *node    = env->irn;
1311         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1312         ir_node *val     = get_Store_value(node);
1313         ir_node *ptr     = get_Store_ptr(node);
1314         ir_node *sptr    = ptr;
1315         ir_node *mem     = get_Store_mem(node);
1316         ir_mode *mode    = get_irn_mode(val);
1317         ir_node *sval    = val;
1318         int      is_imm  = 0;
1319         ir_node *new_op;
1320         ia32_am_flavour_t am_flav = ia32_B;
1321         ia32_immop_type_t immop   = ia32_ImmNone;
1322
1323         if (! mode_is_float(mode)) {
1324                 /* in case of storing a const (but not a symconst) -> make it an attribute */
1325                 if (is_ia32_Cnst(val)) {
1326                         switch (get_ia32_op_type(val)) {
1327                         case ia32_Const:
1328                                 immop = ia32_ImmConst;
1329                                 break;
1330                         case ia32_SymConst:
1331                                 immop = ia32_ImmSymConst;
1332                                 break;
1333                         default:
1334                                 assert(0 && "unsupported Const type");
1335                         }
1336                         sval = noreg;
1337                 }
1338         }
1339
1340         /* address might be a constant (symconst or absolute address) */
1341         if (is_ia32_Const(ptr)) {
1342                 sptr   = noreg;
1343                 is_imm = 1;
1344         }
1345
1346         if (mode_is_float(mode)) {
1347                 FP_USED(env->cg);
1348                 if (USE_SSE2(env->cg))
1349                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1350                 else
1351                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1352         }
1353         else if (get_mode_size_bits(mode) == 8) {
1354                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1355         }
1356         else {
1357                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1358         }
1359
1360         /* stored const is an attribute (saves a register) */
1361         if (! mode_is_float(mode) && is_ia32_Cnst(val)) {
1362                 set_ia32_Immop_attr(new_op, val);
1363         }
1364
1365         /* base is an constant address */
1366         if (is_imm) {
1367                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1368                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1369                 }
1370                 else {
1371                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1372                 }
1373
1374                 am_flav = ia32_O;
1375         }
1376
1377         set_ia32_am_support(new_op, ia32_am_Dest);
1378         set_ia32_op_type(new_op, ia32_AddrModeD);
1379         set_ia32_am_flavour(new_op, am_flav);
1380         set_ia32_ls_mode(new_op, get_irn_mode(val));
1381         set_ia32_immop_type(new_op, immop);
1382
1383         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1384
1385         return new_op;
1386 }
1387
1388
1389
1390 /**
1391  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1392  *
1393  * @param env   The transformation environment
1394  * @return The transformed node.
1395  */
1396 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1397         dbg_info *dbg      = env->dbg;
1398         ir_graph *irg      = env->irg;
1399         ir_node  *block    = env->block;
1400         ir_node  *node     = env->irn;
1401         ir_node  *sel      = get_Cond_selector(node);
1402         ir_mode  *sel_mode = get_irn_mode(sel);
1403         ir_node  *res      = NULL;
1404         ir_node  *pred     = NULL;
1405         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1406         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1407
1408         if (is_Proj(sel) && sel_mode == mode_b) {
1409                 ir_node  *nomem = new_NoMem();
1410
1411                 pred  = get_Proj_pred(sel);
1412
1413                 /* get both compare operators */
1414                 cmp_a = get_Cmp_left(pred);
1415                 cmp_b = get_Cmp_right(pred);
1416
1417                 /* check if we can use a CondJmp with immediate */
1418                 cnst = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(cmp_a, cmp_b) : NULL;
1419                 expr = get_expr_op(cmp_a, cmp_b);
1420
1421                 if (cnst && expr) {
1422                         pn_Cmp pnc = get_Proj_proj(sel);
1423
1424                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1425                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1426                                         /* a Cmp A =/!= 0 */
1427                                         ir_node    *op1  = expr;
1428                                         ir_node    *op2  = expr;
1429                                         ir_node    *and  = skip_Proj(expr);
1430                                         const char *cnst = NULL;
1431
1432                                         /* check, if expr is an only once used And operation */
1433                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1434                                                 op1 = get_irn_n(and, 2);
1435                                                 op2 = get_irn_n(and, 3);
1436
1437                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1438                                         }
1439                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2);
1440                                         set_ia32_pncode(res, get_Proj_proj(sel));
1441                                         set_ia32_res_mode(res, get_irn_mode(op1));
1442
1443                                         if (cnst) {
1444                                                 copy_ia32_Immop_attr(res, and);
1445                                         }
1446
1447                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1448                                         return res;
1449                                 }
1450                         }
1451
1452                         if (mode_is_float(get_irn_mode(expr))) {
1453                                 FP_USED(env->cg);
1454                                 if (USE_SSE2(env->cg))
1455                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1456                                 else {
1457                                         assert(0);
1458                                 }
1459                         }
1460                         else {
1461                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1462                         }
1463                         set_ia32_Immop_attr(res, cnst);
1464                         set_ia32_res_mode(res, get_irn_mode(expr));
1465                 }
1466                 else {
1467                         if (mode_is_float(get_irn_mode(cmp_a))) {
1468                                 FP_USED(env->cg);
1469                                 if (USE_SSE2(env->cg))
1470                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1471                                 else {
1472                                         ir_node *proj_eax;
1473                                         res = new_rd_ia32_vfCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1474                                         proj_eax = new_r_Proj(irg, block, res, mode_Is, pn_ia32_vfCondJmp_temp_reg_eax);
1475                                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1476                                 }
1477                         }
1478                         else {
1479                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1480                                 set_ia32_commutative(res);
1481                         }
1482                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1483                 }
1484
1485                 set_ia32_pncode(res, get_Proj_proj(sel));
1486                 //set_ia32_am_support(res, ia32_am_Source);
1487         }
1488         else {
1489                 /* determine the smallest switch case value */
1490                 int switch_min = INT_MAX;
1491                 const ir_edge_t *edge;
1492                 char buf[64];
1493
1494                 foreach_out_edge(node, edge) {
1495                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1496                         switch_min = pn < switch_min ? pn : switch_min;
1497                 }
1498
1499                 if (switch_min) {
1500                         /* if smallest switch case is not 0 we need an additional sub */
1501                         snprintf(buf, sizeof(buf), "%d", switch_min);
1502                         res = new_rd_ia32_Lea(dbg, irg, block, sel, noreg, mode_Is);
1503                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1504                         sub_ia32_am_offs(res, buf);
1505                         set_ia32_am_flavour(res, ia32_am_OB);
1506                         set_ia32_am_support(res, ia32_am_Source);
1507                         set_ia32_op_type(res, ia32_AddrModeS);
1508                 }
1509
1510                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, switch_min ? res : sel, mode_T);
1511                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1512                 set_ia32_res_mode(res, get_irn_mode(sel));
1513         }
1514
1515         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1516         return res;
1517 }
1518
1519
1520
1521 /**
1522  * Transforms a CopyB node.
1523  *
1524  * @param env   The transformation environment
1525  * @return The transformed node.
1526  */
1527 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1528         ir_node  *res   = NULL;
1529         dbg_info *dbg   = env->dbg;
1530         ir_graph *irg   = env->irg;
1531         ir_mode  *mode  = env->mode;
1532         ir_node  *block = env->block;
1533         ir_node  *node  = env->irn;
1534         ir_node  *src   = get_CopyB_src(node);
1535         ir_node  *dst   = get_CopyB_dst(node);
1536         ir_node  *mem   = get_CopyB_mem(node);
1537         int       size  = get_type_size_bytes(get_CopyB_type(node));
1538         int       rem;
1539
1540         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1541         /* then we need the size explicitly in ECX.                    */
1542         if (size >= 16 * 4) {
1543                 rem = size & 0x3; /* size % 4 */
1544                 size >>= 2;
1545
1546                 res = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Is);
1547                 set_ia32_op_type(res, ia32_Const);
1548                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1549
1550                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1551                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1552         }
1553         else {
1554                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1555                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1556                 set_ia32_immop_type(res, ia32_ImmConst);
1557         }
1558
1559         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1560
1561         return res;
1562 }
1563
1564
1565
1566 /**
1567  * Transforms a Mux node into CMov.
1568  *
1569  * @param env   The transformation environment
1570  * @return The transformed node.
1571  */
1572 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1573 #if 0
1574         ir_node *node   = env->irn;
1575         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1576                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1577
1578         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1579
1580         return new_op;
1581 #endif
1582         return NULL;
1583 }
1584
1585
1586 /**
1587  * Transforms a Psi node into CMov.
1588  *
1589  * @param env   The transformation environment
1590  * @return The transformed node.
1591  */
1592 static ir_node *gen_Psi(ia32_transform_env_t *env) {
1593         ir_node *node     = env->irn;
1594         ir_node *cmp_proj = get_Mux_sel(node);
1595         ir_node *cmp, *cmp_a, *cmp_b, *new_op;
1596
1597         assert(get_irn_mode(cmp_proj) == mode_b && "Condition for Psi must have mode_b");
1598
1599         cmp   = get_Proj_pred(cmp_proj);
1600         cmp_a = get_Cmp_left(cmp);
1601         cmp_b = get_Cmp_right(cmp);
1602
1603
1604         new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1605                 cmp_a, cmp_b, get_Psi_val(node, 0), get_Psi_default(node), env->mode);
1606
1607         set_ia32_pncode(new_op, get_Proj_proj(cmp_proj));
1608
1609         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1610
1611         return new_op;
1612 }
1613
1614
1615 /**
1616  * Following conversion rules apply:
1617  *
1618  *  INT -> INT
1619  * ============
1620  *  1) n bit -> m bit   n > m (downscale)
1621  *     a) target is signed:    movsx
1622  *     b) target is unsigned:  and with lower bits sets
1623  *  2) n bit -> m bit   n == m   (sign change)
1624  *     always ignored
1625  *  3) n bit -> m bit   n < m (upscale)
1626  *     a) source is signed:    movsx
1627  *     b) source is unsigned:  and with lower bits sets
1628  *
1629  *  INT -> FLOAT
1630  * ==============
1631  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1632  *
1633  *  FLOAT -> INT
1634  * ==============
1635  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1636  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1637  *
1638  *  FLOAT -> FLOAT
1639  * ================
1640  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1641  *  x87 is mode_E internally, conversions happen only at load and store
1642  *  in non-strict semantic
1643  */
1644
1645 /**
1646  * Create a conversion from x87 state register to general purpose.
1647  */
1648 static ir_node *gen_x87_fp_to_gp(ia32_transform_env_t *env, ir_mode *tgt_mode) {
1649         ia32_code_gen_t *cg = env->cg;
1650         entity   *ent = cg->fp_to_gp;
1651         ir_graph *irg = env->irg;
1652         ir_node  *block = env->block;
1653         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1654         ir_node  *op = get_Conv_op(env->irn);
1655         ir_node  *fist, *mem, *load;
1656
1657         if (! ent) {
1658                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_vfp].mode);
1659                 ent = cg->fp_to_gp =
1660                         frame_alloc_area(get_irg_frame_type(env->irg), size, 16, 0);
1661         }
1662
1663         /* do a fist */
1664         fist = new_rd_ia32_vfist(env->dbg, irg, block, get_irg_frame(irg), noreg, op, get_irg_no_mem(irg));
1665
1666         set_ia32_frame_ent(fist, ent);
1667         set_ia32_use_frame(fist);
1668         set_ia32_am_support(fist, ia32_am_Dest);
1669         set_ia32_op_type(fist, ia32_AddrModeD);
1670         set_ia32_am_flavour(fist, ia32_B);
1671         set_ia32_ls_mode(fist, mode_E);
1672
1673         mem  = new_r_Proj(irg, block, fist, mode_M, pn_ia32_vfist_M);
1674
1675         /* do a Load */
1676         load = new_rd_ia32_Load(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1677
1678         set_ia32_frame_ent(load, ent);
1679         set_ia32_use_frame(load);
1680         set_ia32_am_support(load, ia32_am_Source);
1681         set_ia32_op_type(load, ia32_AddrModeS);
1682         set_ia32_am_flavour(load, ia32_B);
1683         set_ia32_ls_mode(load, tgt_mode);
1684
1685         return new_r_Proj(irg, block, load, tgt_mode, pn_ia32_Load_res);
1686 }
1687
1688 /**
1689  * Create a conversion from x87 state register to general purpose.
1690  */
1691 static ir_node *gen_x87_gp_to_fp(ia32_transform_env_t *env, ir_mode *src_mode) {
1692         ia32_code_gen_t *cg = env->cg;
1693         entity   *ent = cg->gp_to_fp;
1694         ir_graph *irg = env->irg;
1695         ir_node  *block = env->block;
1696         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1697         ir_node  *nomem = get_irg_no_mem(irg);
1698         ir_node  *op = get_Conv_op(env->irn);
1699         ir_node  *fild, *store, *mem;
1700         int src_bits;
1701
1702         if (! ent) {
1703                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode);
1704                 ent = cg->gp_to_fp =
1705                         frame_alloc_area(get_irg_frame_type(env->irg), size, size, 0);
1706         }
1707
1708         /* first convert to 32 bit */
1709         src_bits = get_mode_size_bits(src_mode);
1710         if (src_bits == 8) {
1711                 op = new_rd_ia32_Conv_I2I8Bit(env->dbg, irg, block, noreg, noreg, op, nomem);
1712                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1713         }
1714         else if (src_bits < 32) {
1715                 op = new_rd_ia32_Conv_I2I(env->dbg, irg, block, noreg, noreg, op, nomem);
1716                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1717         }
1718
1719         /* do a store */
1720         store = new_rd_ia32_Store(env->dbg, irg, block, get_irg_frame(irg), noreg, op, nomem);
1721
1722         set_ia32_frame_ent(store, ent);
1723         set_ia32_use_frame(store);
1724
1725         set_ia32_am_support(store, ia32_am_Dest);
1726         set_ia32_op_type(store, ia32_AddrModeD);
1727         set_ia32_am_flavour(store, ia32_B);
1728         set_ia32_ls_mode(store, mode_Is);
1729
1730         mem = new_r_Proj(irg, block, store, mode_M, 0);
1731
1732         /* do a fild */
1733         fild = new_rd_ia32_vfild(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1734
1735         set_ia32_frame_ent(fild, ent);
1736         set_ia32_use_frame(fild);
1737         set_ia32_am_support(fild, ia32_am_Source);
1738         set_ia32_op_type(fild, ia32_AddrModeS);
1739         set_ia32_am_flavour(fild, ia32_B);
1740         set_ia32_ls_mode(fild, mode_E);
1741
1742         return new_r_Proj(irg, block, fild, mode_E, 0);
1743 }
1744
1745 /**
1746  * Transforms a Conv node.
1747  *
1748  * @param env   The transformation environment
1749  * @return The created ia32 Conv node
1750  */
1751 static ir_node *gen_Conv(ia32_transform_env_t *env) {
1752         dbg_info          *dbg      = env->dbg;
1753         ir_graph          *irg      = env->irg;
1754         ir_node           *op       = get_Conv_op(env->irn);
1755         ir_mode           *src_mode = get_irn_mode(op);
1756         ir_mode           *tgt_mode = env->mode;
1757         int                src_bits = get_mode_size_bits(src_mode);
1758         int                tgt_bits = get_mode_size_bits(tgt_mode);
1759         ir_node           *block    = env->block;
1760         ir_node           *new_op   = NULL;
1761         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1762         ir_node           *nomem    = new_rd_NoMem(irg);
1763         ir_node           *proj;
1764         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
1765
1766         if (src_mode == tgt_mode) {
1767                 /* this can happen when changing mode_P to mode_Is */
1768                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1769                 edges_reroute(env->irn, op, irg);
1770         }
1771         else if (mode_is_float(src_mode)) {
1772                 /* we convert from float ... */
1773                 if (mode_is_float(tgt_mode)) {
1774                         /* ... to float */
1775                         if (USE_SSE2(env->cg)) {
1776                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1777                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem);
1778                         }
1779                         else {
1780                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
1781                                 edges_reroute(env->irn, op, irg);
1782                         }
1783                 }
1784                 else {
1785                         /* ... to int */
1786                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1787                         if (USE_SSE2(env->cg))
1788                                 new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem);
1789                         else
1790                                 return gen_x87_fp_to_gp(env, tgt_mode);
1791
1792                         /* if target mode is not int: add an additional downscale convert */
1793                         if (tgt_bits < 32) {
1794                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1795                                 set_ia32_am_support(new_op, ia32_am_Source);
1796                                 set_ia32_tgt_mode(new_op, tgt_mode);
1797                                 set_ia32_src_mode(new_op, src_mode);
1798
1799                                 proj = new_rd_Proj(dbg, irg, block, new_op, mode_Is, 0);
1800
1801                                 if (tgt_bits == 8 || src_bits == 8) {
1802                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem);
1803                                 }
1804                                 else {
1805                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem);
1806                                 }
1807                         }
1808                 }
1809         }
1810         else {
1811                 /* we convert from int ... */
1812                 if (mode_is_float(tgt_mode)) {
1813                         FP_USED(env->cg);
1814                         /* ... to float */
1815                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1816                         if (USE_SSE2(env->cg))
1817                                 new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem);
1818                         else
1819                                 return gen_x87_gp_to_fp(env, src_mode);
1820                 }
1821                 else {
1822                         /* ... to int */
1823                         if (get_mode_size_bits(src_mode) == tgt_bits) {
1824                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
1825                                 edges_reroute(env->irn, op, irg);
1826                         }
1827                         else {
1828                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
1829                                 if (tgt_bits == 8 || src_bits == 8) {
1830                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem);
1831                                 }
1832                                 else {
1833                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem);
1834                                 }
1835                         }
1836                 }
1837         }
1838
1839         if (new_op) {
1840                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1841                 set_ia32_tgt_mode(new_op, tgt_mode);
1842                 set_ia32_src_mode(new_op, src_mode);
1843
1844                 set_ia32_am_support(new_op, ia32_am_Source);
1845
1846                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1847         }
1848
1849         return new_op;
1850 }
1851
1852
1853
1854 /********************************************
1855  *  _                          _
1856  * | |                        | |
1857  * | |__   ___ _ __   ___   __| | ___  ___
1858  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1859  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1860  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1861  *
1862  ********************************************/
1863
1864 static ir_node *gen_be_StackParam(ia32_transform_env_t *env) {
1865         ir_node *new_op = NULL;
1866         ir_node *node   = env->irn;
1867         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1868         ir_node *mem    = new_rd_NoMem(env->irg);
1869         ir_node *ptr    = get_irn_n(node, 0);
1870         entity  *ent    = be_get_frame_entity(node);
1871         ir_mode *mode   = env->mode;
1872
1873 //      /* If the StackParam has only one user ->     */
1874 //      /* put it in the Block where the user resides */
1875 //      if (get_irn_n_edges(node) == 1) {
1876 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
1877 //      }
1878
1879         if (mode_is_float(mode)) {
1880                 FP_USED(env->cg);
1881                 if (USE_SSE2(env->cg))
1882                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
1883                 else
1884                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
1885         }
1886         else {
1887                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
1888         }
1889
1890         set_ia32_frame_ent(new_op, ent);
1891         set_ia32_use_frame(new_op);
1892
1893         set_ia32_am_support(new_op, ia32_am_Source);
1894         set_ia32_op_type(new_op, ia32_AddrModeS);
1895         set_ia32_am_flavour(new_op, ia32_B);
1896         set_ia32_ls_mode(new_op, mode);
1897
1898         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1899
1900         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_ia32_Load_res);
1901 }
1902
1903 /**
1904  * Transforms a FrameAddr into an ia32 Add.
1905  */
1906 static ir_node *gen_be_FrameAddr(ia32_transform_env_t *env) {
1907         ir_node *new_op = NULL;
1908         ir_node *node   = env->irn;
1909         ir_node *op     = get_irn_n(node, 0);
1910         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1911         ir_node *nomem  = new_rd_NoMem(env->irg);
1912
1913         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem);
1914         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1915         set_ia32_am_support(new_op, ia32_am_Full);
1916         set_ia32_use_frame(new_op);
1917         set_ia32_immop_type(new_op, ia32_ImmConst);
1918         set_ia32_commutative(new_op);
1919
1920         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1921
1922         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_Add_res);
1923 }
1924
1925 /**
1926  * Transforms a FrameLoad into an ia32 Load.
1927  */
1928 static ir_node *gen_be_FrameLoad(ia32_transform_env_t *env) {
1929         ir_node *new_op = NULL;
1930         ir_node *node   = env->irn;
1931         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1932         ir_node *mem    = get_irn_n(node, 0);
1933         ir_node *ptr    = get_irn_n(node, 1);
1934         entity  *ent    = be_get_frame_entity(node);
1935         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1936
1937         if (mode_is_float(mode)) {
1938                 FP_USED(env->cg);
1939                 if (USE_SSE2(env->cg))
1940                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
1941                 else
1942                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
1943         }
1944         else
1945                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
1946
1947         set_ia32_frame_ent(new_op, ent);
1948         set_ia32_use_frame(new_op);
1949
1950         set_ia32_am_support(new_op, ia32_am_Source);
1951         set_ia32_op_type(new_op, ia32_AddrModeS);
1952         set_ia32_am_flavour(new_op, ia32_B);
1953         set_ia32_ls_mode(new_op, mode);
1954
1955         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1956
1957         return new_op;
1958 }
1959
1960
1961 /**
1962  * Transforms a FrameStore into an ia32 Store.
1963  */
1964 static ir_node *gen_be_FrameStore(ia32_transform_env_t *env) {
1965         ir_node *new_op = NULL;
1966         ir_node *node   = env->irn;
1967         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1968         ir_node *mem    = get_irn_n(node, 0);
1969         ir_node *ptr    = get_irn_n(node, 1);
1970         ir_node *val    = get_irn_n(node, 2);
1971         entity  *ent    = be_get_frame_entity(node);
1972         ir_mode *mode   = get_irn_mode(val);
1973
1974         if (mode_is_float(mode)) {
1975                 FP_USED(env->cg);
1976                 if (USE_SSE2(env->cg))
1977                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1978                 else
1979                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1980         }
1981         else if (get_mode_size_bits(mode) == 8) {
1982                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1983         }
1984         else {
1985                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1986         }
1987
1988         set_ia32_frame_ent(new_op, ent);
1989         set_ia32_use_frame(new_op);
1990
1991         set_ia32_am_support(new_op, ia32_am_Dest);
1992         set_ia32_op_type(new_op, ia32_AddrModeD);
1993         set_ia32_am_flavour(new_op, ia32_B);
1994         set_ia32_ls_mode(new_op, mode);
1995
1996         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1997
1998         return new_op;
1999 }
2000
2001 /**
2002  * This function just sets the register for the Unknown node
2003  * as this is not done during register allocation because Unknown
2004  * is an "ignore" node.
2005  */
2006 static ir_node *gen_Unknown(ia32_transform_env_t *env) {
2007         ir_mode *mode = env->mode;
2008         ir_node *irn  = env->irn;
2009
2010         if (mode_is_float(mode)) {
2011                 if (USE_SSE2(env->cg))
2012                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_xmm_regs[REG_XMM_UKNWN]);
2013                 else
2014                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_vfp_regs[REG_VFP_UKNWN]);
2015         }
2016         else if (mode_is_int(mode) || mode_is_reference(mode)) {
2017                 arch_set_irn_register(env->cg->arch_env, irn, &ia32_gp_regs[REG_GP_UKNWN]);
2018         }
2019         else {
2020                 assert(0 && "unsupported Unknown-Mode");
2021         }
2022
2023         return NULL;
2024 }
2025
2026
2027 /*********************************************************
2028  *                  _             _      _
2029  *                 (_)           | |    (_)
2030  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
2031  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
2032  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
2033  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
2034  *
2035  *********************************************************/
2036
2037 /**
2038  * Transforms a Sub or xSub into Neg--Add iff OUT_REG == SRC2_REG.
2039  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
2040  */
2041 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
2042         ia32_transform_env_t tenv;
2043         ir_node *in1, *in2, *noreg, *nomem, *res;
2044         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
2045
2046         /* Return if AM node or not a Sub or xSub */
2047         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_xSub(irn)))
2048                 return;
2049
2050         noreg   = ia32_new_NoReg_gp(cg);
2051         nomem   = new_rd_NoMem(cg->irg);
2052         in1     = get_irn_n(irn, 2);
2053         in2     = get_irn_n(irn, 3);
2054         in1_reg = arch_get_irn_register(cg->arch_env, in1);
2055         in2_reg = arch_get_irn_register(cg->arch_env, in2);
2056         out_reg = get_ia32_out_reg(irn, 0);
2057
2058         tenv.block    = get_nodes_block(irn);
2059         tenv.dbg      = get_irn_dbg_info(irn);
2060         tenv.irg      = cg->irg;
2061         tenv.irn      = irn;
2062         tenv.mode     = get_ia32_res_mode(irn);
2063         tenv.cg       = cg;
2064         DEBUG_ONLY(tenv.mod      = cg->mod;)
2065
2066         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
2067         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
2068                 /* generate the neg src2 */
2069                 res = gen_Minus_ex(&tenv, in2);
2070                 arch_set_irn_register(cg->arch_env, res, in2_reg);
2071
2072                 /* add to schedule */
2073                 sched_add_before(irn, res);
2074
2075                 /* generate the add */
2076                 if (mode_is_float(tenv.mode)) {
2077                         res = new_rd_ia32_xAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
2078                         set_ia32_am_support(res, ia32_am_Source);
2079                 }
2080                 else {
2081                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
2082                         set_ia32_am_support(res, ia32_am_Full);
2083                         set_ia32_commutative(res);
2084                 }
2085             set_ia32_res_mode(res, tenv.mode);
2086
2087                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(tenv.cg, irn));
2088                 /* copy register */
2089                 slots    = get_ia32_slots(res);
2090                 slots[0] = in2_reg;
2091
2092                 /* add to schedule */
2093                 sched_add_before(irn, res);
2094
2095                 /* remove the old sub */
2096                 sched_remove(irn);
2097
2098                 DBG_OPT_SUB2NEGADD(irn, res);
2099
2100                 /* exchange the add and the sub */
2101                 exchange(irn, res);
2102         }
2103 }
2104
2105 /**
2106  * Transforms a LEA into an Add if possible
2107  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
2108  */
2109 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
2110         ia32_am_flavour_t am_flav;
2111         int               imm = 0;
2112         ir_node          *res = NULL;
2113         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
2114         char             *offs;
2115         ia32_transform_env_t tenv;
2116         const arch_register_t *out_reg, *base_reg, *index_reg;
2117
2118         /* must be a LEA */
2119         if (! is_ia32_Lea(irn))
2120                 return;
2121
2122         am_flav = get_ia32_am_flavour(irn);
2123
2124         /* only some LEAs can be transformed to an Add */
2125         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
2126                 return;
2127
2128         noreg = ia32_new_NoReg_gp(cg);
2129         nomem = new_rd_NoMem(cg->irg);
2130         op1   = noreg;
2131         op2   = noreg;
2132         base  = get_irn_n(irn, 0);
2133         index = get_irn_n(irn,1);
2134
2135         offs  = get_ia32_am_offs(irn);
2136
2137         /* offset has a explicit sign -> we need to skip + */
2138         if (offs && offs[0] == '+')
2139                 offs++;
2140
2141         out_reg   = arch_get_irn_register(cg->arch_env, irn);
2142         base_reg  = arch_get_irn_register(cg->arch_env, base);
2143         index_reg = arch_get_irn_register(cg->arch_env, index);
2144
2145         tenv.block = get_nodes_block(irn);
2146         tenv.dbg   = get_irn_dbg_info(irn);
2147         tenv.irg   = cg->irg;
2148         tenv.irn   = irn;
2149         DEBUG_ONLY(tenv.mod   = cg->mod;)
2150         tenv.mode  = get_irn_mode(irn);
2151         tenv.cg    = cg;
2152
2153         switch(get_ia32_am_flavour(irn)) {
2154                 case ia32_am_B:
2155                         /* out register must be same as base register */
2156                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2157                                 return;
2158
2159                         op1 = base;
2160                         break;
2161                 case ia32_am_OB:
2162                         /* out register must be same as base register */
2163                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2164                                 return;
2165
2166                         op1 = base;
2167                         imm = 1;
2168                         break;
2169                 case ia32_am_OI:
2170                         /* out register must be same as index register */
2171                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
2172                                 return;
2173
2174                         op1 = index;
2175                         imm = 1;
2176                         break;
2177                 case ia32_am_BI:
2178                         /* out register must be same as one in register */
2179                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
2180                                 op1 = base;
2181                                 op2 = index;
2182                         }
2183                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
2184                                 op1 = index;
2185                                 op2 = base;
2186                         }
2187                         else {
2188                                 /* in registers a different from out -> no Add possible */
2189                                 return;
2190                         }
2191                 default:
2192                         break;
2193         }
2194
2195         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem);
2196         arch_set_irn_register(cg->arch_env, res, out_reg);
2197         set_ia32_op_type(res, ia32_Normal);
2198         set_ia32_commutative(res);
2199         set_ia32_res_mode(res, tenv.mode);
2200
2201         if (imm) {
2202                 set_ia32_cnst(res, offs);
2203                 set_ia32_immop_type(res, ia32_ImmConst);
2204         }
2205
2206         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
2207
2208         /* add Add to schedule */
2209         sched_add_before(irn, res);
2210
2211         DBG_OPT_LEA2ADD(irn, res);
2212
2213         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, 0);
2214
2215         /* add result Proj to schedule */
2216         sched_add_before(irn, res);
2217
2218         /* remove the old LEA */
2219         sched_remove(irn);
2220
2221         /* exchange the Add and the LEA */
2222         exchange(irn, res);
2223 }
2224
2225 /**
2226  * the BAD transformer.
2227  */
2228 static ir_node *bad_transform(ia32_transform_env_t *env) {
2229         ir_fprintf(stderr, "Not implemented: %+F\n", env->irn);
2230         assert(0);
2231         return NULL;
2232 }
2233
2234 /**
2235  * Enters all transform functions into the generic pointer
2236  */
2237 void ia32_register_transformers(void) {
2238         ir_op *op_Max, *op_Min, *op_Mulh;
2239
2240         /* first clear the generic function pointer for all ops */
2241         clear_irp_opcodes_generic_func();
2242
2243 #define GEN(a)   op_##a->ops.generic = (op_func)gen_##a
2244 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
2245 #define IGN(a)
2246
2247         GEN(Add);
2248         GEN(Sub);
2249         GEN(Mul);
2250         GEN(And);
2251         GEN(Or);
2252         GEN(Eor);
2253
2254         GEN(Shl);
2255         GEN(Shr);
2256         GEN(Shrs);
2257         GEN(Rot);
2258
2259         GEN(Quot);
2260
2261         GEN(Div);
2262         GEN(Mod);
2263         GEN(DivMod);
2264
2265         GEN(Minus);
2266         GEN(Conv);
2267         GEN(Abs);
2268         GEN(Not);
2269
2270         GEN(Load);
2271         GEN(Store);
2272         GEN(Cond);
2273
2274         GEN(CopyB);
2275         GEN(Mux);
2276         GEN(Psi);
2277
2278         IGN(Call);
2279         IGN(Alloc);
2280
2281         IGN(Proj);
2282         IGN(Block);
2283         IGN(Start);
2284         IGN(End);
2285         IGN(NoMem);
2286         IGN(Phi);
2287         IGN(IJmp);
2288         IGN(Break);
2289         IGN(Cmp);
2290
2291         /* constant transformation happens earlier */
2292         IGN(Const);
2293         IGN(SymConst);
2294         IGN(Sync);
2295
2296         BAD(Raise);
2297         BAD(Sel);
2298         BAD(InstOf);
2299         BAD(Cast);
2300         BAD(Free);
2301         BAD(Tuple);
2302         BAD(Id);
2303         BAD(Bad);
2304         BAD(Confirm);
2305         BAD(Filter);
2306         BAD(CallBegin);
2307         BAD(EndReg);
2308         BAD(EndExcept);
2309
2310         GEN(be_FrameAddr);
2311         GEN(be_FrameLoad);
2312         GEN(be_FrameStore);
2313         GEN(be_StackParam);
2314
2315         /* set the register for all Unknown nodes */
2316         GEN(Unknown);
2317
2318         op_Max = get_op_Max();
2319         if (op_Max)
2320                 GEN(Max);
2321         op_Min = get_op_Min();
2322         if (op_Min)
2323                 GEN(Min);
2324         op_Mulh = get_op_Mulh();
2325         if (op_Mulh)
2326                 GEN(Mulh);
2327
2328 #undef GEN
2329 #undef BAD
2330 #undef IGN
2331 }
2332
2333 typedef ir_node *(transform_func)(ia32_transform_env_t *env);
2334
2335 /**
2336  * Transforms the given firm node (and maybe some other related nodes)
2337  * into one or more assembler nodes.
2338  *
2339  * @param node    the firm node
2340  * @param env     the debug module
2341  */
2342 void ia32_transform_node(ir_node *node, void *env) {
2343         ia32_code_gen_t *cg = (ia32_code_gen_t *)env;
2344         ir_op *op           = get_irn_op(node);
2345         ir_node *asm_node   = NULL;
2346
2347         if (is_Block(node))
2348                 return;
2349
2350         DBG((cg->mod, LEVEL_1, "check %+F ... ", node));
2351         if (op->ops.generic) {
2352                 ia32_transform_env_t  tenv;
2353                 transform_func *transform = (transform_func *)op->ops.generic;
2354
2355                 tenv.block    = get_nodes_block(node);
2356                 tenv.dbg      = get_irn_dbg_info(node);
2357                 tenv.irg      = current_ir_graph;
2358                 tenv.irn      = node;
2359                 tenv.mode     = get_irn_mode(node);
2360                 tenv.cg       = cg;
2361                 DEBUG_ONLY(tenv.mod = cg->mod;)
2362
2363                 asm_node = (*transform)(&tenv);
2364         }
2365
2366         /* exchange nodes if a new one was generated */
2367         if (asm_node) {
2368                 exchange(node, asm_node);
2369                 DB((cg->mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
2370         }
2371         else {
2372                 DB((cg->mod, LEVEL_1, "ignored\n"));
2373         }
2374 }