nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50
  51 #include "../benode_t.h"
  52 #include "../besched.h"
  53 #include "../beabi.h"
  54 #include "../beutil.h"
  55 #include "../beirg_t.h"
  56 #include "../betranshlp.h"
  57
  58 #include "bearch_ia32_t.h"
  59 #include "ia32_nodes_attr.h"
  60 #include "ia32_transform.h"
  61 #include "ia32_new_nodes.h"
  62 #include "ia32_map_regs.h"
  63 #include "ia32_dbg_stat.h"
  64 #include "ia32_optimize.h"
  65 #include "ia32_util.h"
  66
  67 #include "gen_ia32_regalloc_if.h"
  68
  69 #define SFP_SIGN "0x80000000"
  70 #define DFP_SIGN "0x8000000000000000"
  71 #define SFP_ABS  "0x7FFFFFFF"
  72 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  73
  74 #define TP_SFP_SIGN "ia32_sfp_sign"
  75 #define TP_DFP_SIGN "ia32_dfp_sign"
  76 #define TP_SFP_ABS  "ia32_sfp_abs"
  77 #define TP_DFP_ABS  "ia32_dfp_abs"
  78
  79 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  80 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  81 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  82 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  83
  84 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  85 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  86
  87 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  88
  89 /** hold the current code generator during transformation */
  90 static ia32_code_gen_t *env_cg       = NULL;
  91 static ir_node         *initial_fpcw = NULL;
  92
  93 extern ir_op *get_op_Mulh(void);
  94
  95 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
  96         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  97         ir_node *op2, ir_node *mem);
  98
  99 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 100         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
 101         ir_node *op2, ir_node *mem, ir_node *fpcw);
 102
 103 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 104         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 105         ir_node *mem);
 106
 107 /****************************************************************************************************
 108  *                  _        _                        __                           _   _
 109  *                 | |      | |                      / _|                         | | (_)
 110  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 111  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 112  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 113  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 114  *
 115  ****************************************************************************************************/
 116
 117 static ir_node *try_create_Immediate(ir_node *node,
 118                                      char immediate_constraint_type);
 119
 120 static ir_node *create_immediate_or_transform(ir_node *node,
 121                                               char immediate_constraint_type);
 122
 123 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 124                                 dbg_info *dbgi, ir_node *new_block,
 125                                 ir_node *new_op);
 126
 127 /**
 128  * Return true if a mode can be stored in the GP register set
 129  */
 130 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 131         if(mode == mode_fpcw)
 132                 return 0;
 133         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 134 }
 135
 136 /**
 137  * Returns 1 if irn is a Const representing 0, 0 otherwise
 138  */
 139 static INLINE int is_ia32_Const_0(ir_node *irn) {
 140         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 141                && tarval_is_null(get_ia32_Immop_tarval(irn));
 142 }
 143
 144 /**
 145  * Returns 1 if irn is a Const representing 1, 0 otherwise
 146  */
 147 static INLINE int is_ia32_Const_1(ir_node *irn) {
 148         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 149                && tarval_is_one(get_ia32_Immop_tarval(irn));
 150 }
 151
 152 /**
 153  * Collects all Projs of a node into the node array. Index is the projnum.
 154  * BEWARE: The caller has to assure the appropriate array size!
 155  */
 156 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 157         const ir_edge_t *edge;
 158         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 159
 160         memset(projs, 0, size * sizeof(projs[0]));
 161
 162         foreach_out_edge(irn, edge) {
 163                 ir_node *proj = get_edge_src_irn(edge);
 164                 int proj_proj = get_Proj_proj(proj);
 165                 assert(proj_proj < size);
 166                 projs[proj_proj] = proj;
 167         }
 168 }
 169
 170 /**
 171  * Renumbers the proj having pn_old in the array tp pn_new
 172  * and removes the proj from the array.
 173  */
 174 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 175         fprintf(stderr, "Warning: renumber_Proj used!\n");
 176         if (projs[pn_old]) {
 177                 set_Proj_proj(projs[pn_old], pn_new);
 178                 projs[pn_old] = NULL;
 179         }
 180 }
 181
 182 /**
 183  * creates a unique ident by adding a number to a tag
 184  *
 185  * @param tag   the tag string, must contain a %d if a number
 186  *              should be added
 187  */
 188 static ident *unique_id(const char *tag)
 189 {
 190         static unsigned id = 0;
 191         char str[256];
 192
 193         snprintf(str, sizeof(str), tag, ++id);
 194         return new_id_from_str(str);
 195 }
 196
 197 /**
 198  * Get a primitive type for a mode.
 199  */
 200 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 201 {
 202         pmap_entry *e = pmap_find(types, mode);
 203         ir_type *res;
 204
 205         if (! e) {
 206                 char buf[64];
 207                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 208                 res = new_type_primitive(new_id_from_str(buf), mode);
 209                 set_type_alignment_bytes(res, 16);
 210                 pmap_insert(types, mode, res);
 211         }
 212         else
 213                 res = e->value;
 214         return res;
 215 }
 216
 217 /**
 218  * Get an entity that is initialized with a tarval
 219  */
 220 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 221 {
 222         tarval *tv    = get_Const_tarval(cnst);
 223         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 224         ir_entity *res;
 225         ir_graph *rem;
 226
 227         if (! e) {
 228                 ir_mode *mode = get_irn_mode(cnst);
 229                 ir_type *tp = get_Const_type(cnst);
 230                 if (tp == firm_unknown_type)
 231                         tp = get_prim_type(cg->isa->types, mode);
 232
 233                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 234
 235                 set_entity_ld_ident(res, get_entity_ident(res));
 236                 set_entity_visibility(res, visibility_local);
 237                 set_entity_variability(res, variability_constant);
 238                 set_entity_allocation(res, allocation_static);
 239
 240                  /* we create a new entity here: It's initialization must resist on the
 241                     const code irg */
 242                 rem = current_ir_graph;
 243                 current_ir_graph = get_const_code_irg();
 244                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 245                 current_ir_graph = rem;
 246
 247                 pmap_insert(cg->isa->tv_ent, tv, res);
 248         } else {
 249                 res = e->value;
 250         }
 251
 252         return res;
 253 }
 254
 255 static int is_Const_0(ir_node *node) {
 256         if(!is_Const(node))
 257                 return 0;
 258
 259         return classify_Const(node) == CNST_NULL;
 260 }
 261
 262 static int is_Const_1(ir_node *node) {
 263         if(!is_Const(node))
 264                 return 0;
 265
 266         return classify_Const(node) == CNST_ONE;
 267 }
 268
 269 /**
 270  * Transforms a Const.
 271  */
 272 static ir_node *gen_Const(ir_node *node) {
 273         ir_graph *irg       = current_ir_graph;
 274         ir_node  *old_block = get_nodes_block(node);
 275         ir_node  *block     = be_transform_node(old_block);
 276         dbg_info *dbgi      = get_irn_dbg_info(node);
 277         ir_mode  *mode      = get_irn_mode(node);
 278
 279         if (mode_is_float(mode)) {
 280                 ir_node   *res   = NULL;
 281                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 282                 ir_node   *nomem = new_NoMem();
 283                 ir_node   *load;
 284                 ir_entity *floatent;
 285
 286                 if (! USE_SSE2(env_cg)) {
 287                         cnst_classify_t clss = classify_Const(node);
 288
 289                         if (clss == CNST_NULL) {
 290                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 291                                 res  = load;
 292                         } else if (clss == CNST_ONE) {
 293                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 294                                 res  = load;
 295                         } else {
 296                                 floatent = get_entity_for_tv(env_cg, node);
 297
 298                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 299                                 set_ia32_op_type(load, ia32_AddrModeS);
 300                                 set_ia32_am_flavour(load, ia32_am_N);
 301                                 set_ia32_am_sc(load, floatent);
 302                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 303                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 304                         }
 305                         set_ia32_ls_mode(load, mode);
 306                 } else {
 307                         floatent = get_entity_for_tv(env_cg, node);
 308
 309                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 310                         set_ia32_op_type(load, ia32_AddrModeS);
 311                         set_ia32_am_flavour(load, ia32_am_N);
 312                         set_ia32_am_sc(load, floatent);
 313                         set_ia32_ls_mode(load, mode);
 314                         set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 315
 316                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 317                 }
 318
 319                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 320
 321                 /* Const Nodes before the initial IncSP are a bad idea, because
 322                  * they could be spilled and we have no SP ready at that point yet.
 323                  * So add a dependency to the initial frame pointer calculation to
 324                  * avoid that situation.
 325                  */
 326                 if (get_irg_start_block(irg) == block) {
 327                         add_irn_dep(load, get_irg_frame(irg));
 328                 }
 329
 330                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 331                 return res;
 332         } else {
 333                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 334
 335                 /* see above */
 336                 if (get_irg_start_block(irg) == block) {
 337                         add_irn_dep(cnst, get_irg_frame(irg));
 338                 }
 339
 340                 set_ia32_Const_attr(cnst, node);
 341                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 342                 return cnst;
 343         }
 344
 345         assert(0);
 346         return new_r_Bad(irg);
 347 }
 348
 349 /**
 350  * Transforms a SymConst.
 351  */
 352 static ir_node *gen_SymConst(ir_node *node) {
 353         ir_graph *irg   = current_ir_graph;
 354         ir_node  *old_block = get_nodes_block(node);
 355         ir_node  *block = be_transform_node(old_block);
 356         dbg_info *dbgi  = get_irn_dbg_info(node);
 357         ir_mode  *mode  = get_irn_mode(node);
 358         ir_node  *cnst;
 359
 360         if (mode_is_float(mode)) {
 361                 if (USE_SSE2(env_cg))
 362                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 363                 else
 364                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 365                 //set_ia32_ls_mode(cnst, mode);
 366                 set_ia32_ls_mode(cnst, mode_E);
 367         } else {
 368                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 369         }
 370
 371         /* Const Nodes before the initial IncSP are a bad idea, because
 372          * they could be spilled and we have no SP ready at that point yet
 373          */
 374         if (get_irg_start_block(irg) == block) {
 375                 add_irn_dep(cnst, get_irg_frame(irg));
 376         }
 377
 378         set_ia32_Const_attr(cnst, node);
 379         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 380
 381         return cnst;
 382 }
 383
 384 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 385 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 386         static const struct {
 387                 const char *tp_name;
 388                 const char *ent_name;
 389                 const char *cnst_str;
 390         } names [ia32_known_const_max] = {
 391                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 392                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 393                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 394                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 395         };
 396         static ir_entity *ent_cache[ia32_known_const_max];
 397
 398         const char    *tp_name, *ent_name, *cnst_str;
 399         ir_type       *tp;
 400         ir_node       *cnst;
 401         ir_graph      *rem;
 402         ir_entity     *ent;
 403         tarval        *tv;
 404         ir_mode       *mode;
 405
 406         ent_name = names[kct].ent_name;
 407         if (! ent_cache[kct]) {
 408                 tp_name  = names[kct].tp_name;
 409                 cnst_str = names[kct].cnst_str;
 410
 411                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 412                 //mode = mode_xmm;
 413                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 414                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 415                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 416
 417                 set_entity_ld_ident(ent, get_entity_ident(ent));
 418                 set_entity_visibility(ent, visibility_local);
 419                 set_entity_variability(ent, variability_constant);
 420                 set_entity_allocation(ent, allocation_static);
 421
 422                 /* we create a new entity here: It's initialization must resist on the
 423                     const code irg */
 424                 rem = current_ir_graph;
 425                 current_ir_graph = get_const_code_irg();
 426                 cnst = new_Const(mode, tv);
 427                 current_ir_graph = rem;
 428
 429                 set_atomic_ent_value(ent, cnst);
 430
 431                 /* cache the entry */
 432                 ent_cache[kct] = ent;
 433         }
 434
 435         return ent_cache[kct];
 436 }
 437
 438 #ifndef NDEBUG
 439 /**
 440  * Prints the old node name on cg obst and returns a pointer to it.
 441  */
 442 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 443         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 444
 445         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 446         obstack_1grow(isa->name_obst, 0);
 447         return obstack_finish(isa->name_obst);
 448 }
 449 #endif /* NDEBUG */
 450
 451 /* determine if one operator is an Imm */
 452 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 453         if (op1) {
 454                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 455         } else {
 456                 return is_ia32_Cnst(op2) ? op2 : NULL;
 457         }
 458 }
 459
 460 /* determine if one operator is not an Imm */
 461 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 462         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 463 }
 464
 465 static void fold_immediate(ir_node *node, int in1, int in2) {
 466         ir_node *left;
 467         ir_node *right;
 468
 469         if (!(env_cg->opt & IA32_OPT_IMMOPS))
 470                 return;
 471
 472         left = get_irn_n(node, in1);
 473         right = get_irn_n(node, in2);
 474         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 475                 /* we can only set right operand to immediate */
 476                 if(!is_ia32_commutative(node))
 477                         return;
 478                 /* exchange left/right */
 479                 set_irn_n(node, in1, right);
 480                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 481                 copy_ia32_Immop_attr(node, left);
 482         } else if(is_ia32_Cnst(right)) {
 483                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 484                 copy_ia32_Immop_attr(node, right);
 485         } else {
 486                 return;
 487         }
 488
 489         clear_ia32_commutative(node);
 490         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source,
 491                             get_ia32_am_arity(node));
 492 }
 493
 494 /**
 495  * Construct a standard binary operation, set AM and immediate if required.
 496  *
 497  * @param op1   The first operand
 498  * @param op2   The second operand
 499  * @param func  The node constructor function
 500  * @return The constructed ia32 node.
 501  */
 502 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 503                           construct_binop_func *func, int commutative)
 504 {
 505         ir_node  *block    = be_transform_node(get_nodes_block(node));
 506         ir_graph *irg      = current_ir_graph;
 507         dbg_info *dbgi     = get_irn_dbg_info(node);
 508         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 509         ir_node  *nomem    = new_NoMem();
 510         ir_node  *new_node;
 511
 512         ir_node *new_op1 = be_transform_node(op1);
 513         ir_node *new_op2 = create_immediate_or_transform(op2, 0);
 514         if (is_ia32_Immediate(new_op2)) {
 515                 commutative = 0;
 516         }
 517
 518         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 519         if (func == new_rd_ia32_IMul) {
 520                 set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 521         } else {
 522                 set_ia32_am_support(new_node, ia32_am_Full, ia32_am_binary);
 523         }
 524
 525         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 526         if (commutative) {
 527                 set_ia32_commutative(new_node);
 528         }
 529
 530         return new_node;
 531 }
 532
 533 /**
 534  * Construct a standard binary operation, set AM and immediate if required.
 535  *
 536  * @param op1   The first operand
 537  * @param op2   The second operand
 538  * @param func  The node constructor function
 539  * @return The constructed ia32 node.
 540  */
 541 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 542                                     construct_binop_func *func)
 543 {
 544         ir_node  *block    = be_transform_node(get_nodes_block(node));
 545         ir_node  *new_op1  = be_transform_node(op1);
 546         ir_node  *new_op2  = be_transform_node(op2);
 547         ir_node  *new_node = NULL;
 548         dbg_info *dbgi     = get_irn_dbg_info(node);
 549         ir_graph *irg      = current_ir_graph;
 550         ir_mode  *mode     = get_irn_mode(node);
 551         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 552         ir_node  *nomem    = new_NoMem();
 553
 554         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 555                         nomem);
 556         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 557         if (is_op_commutative(get_irn_op(node))) {
 558                 set_ia32_commutative(new_node);
 559         }
 560         set_ia32_ls_mode(new_node, mode);
 561
 562         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 563
 564         return new_node;
 565 }
 566
 567 static ir_node *get_fpcw(void)
 568 {
 569         ir_node *fpcw;
 570         if(initial_fpcw != NULL)
 571                 return initial_fpcw;
 572
 573         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 574                                              &ia32_fp_cw_regs[REG_FPCW]);
 575         initial_fpcw = be_transform_node(fpcw);
 576
 577         return initial_fpcw;
 578 }
 579
 580 /**
 581  * Construct a standard binary operation, set AM and immediate if required.
 582  *
 583  * @param op1   The first operand
 584  * @param op2   The second operand
 585  * @param func  The node constructor function
 586  * @return The constructed ia32 node.
 587  */
 588 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 589                                     construct_binop_float_func *func)
 590 {
 591         ir_node  *block    = be_transform_node(get_nodes_block(node));
 592         ir_node  *new_op1  = be_transform_node(op1);
 593         ir_node  *new_op2  = be_transform_node(op2);
 594         ir_node  *new_node = NULL;
 595         dbg_info *dbgi     = get_irn_dbg_info(node);
 596         ir_graph *irg      = current_ir_graph;
 597         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 598         ir_node  *nomem    = new_NoMem();
 599
 600         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 601                         nomem, get_fpcw());
 602         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 603         if (is_op_commutative(get_irn_op(node))) {
 604                 set_ia32_commutative(new_node);
 605         }
 606
 607         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 608
 609         return new_node;
 610 }
 611
 612 /**
 613  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 614  *
 615  * @param op1   The first operand
 616  * @param op2   The second operand
 617  * @param func  The node constructor function
 618  * @return The constructed ia32 node.
 619  */
 620 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 621                                 construct_binop_func *func)
 622 {
 623         ir_node  *block   = be_transform_node(get_nodes_block(node));
 624         ir_node  *new_op1 = be_transform_node(op1);
 625         ir_node  *new_op2;
 626         ir_node  *new_op  = NULL;
 627         dbg_info *dbgi    = get_irn_dbg_info(node);
 628         ir_graph *irg     = current_ir_graph;
 629         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 630         ir_node  *nomem   = new_NoMem();
 631
 632         assert(! mode_is_float(get_irn_mode(node))
 633                  && "Shift/Rotate with float not supported");
 634
 635         new_op2 = create_immediate_or_transform(op2, 'N');
 636
 637         new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 638
 639         /* set AM support */
 640         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
 641
 642         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 643
 644         set_ia32_emit_cl(new_op);
 645
 646         /* lowered shift instruction may have a dependency operand, handle it here */
 647         if (get_irn_arity(node) == 3) {
 648                 /* we have a dependency */
 649                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 650                 add_irn_dep(new_op, new_dep);
 651         }
 652
 653         return new_op;
 654 }
 655
 656
 657 /**
 658  * Construct a standard unary operation, set AM and immediate if required.
 659  *
 660  * @param op    The operand
 661  * @param func  The node constructor function
 662  * @return The constructed ia32 node.
 663  */
 664 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 665 {
 666         ir_node  *block    = be_transform_node(get_nodes_block(node));
 667         ir_node  *new_op   = be_transform_node(op);
 668         ir_node  *new_node = NULL;
 669         ir_graph *irg      = current_ir_graph;
 670         dbg_info *dbgi     = get_irn_dbg_info(node);
 671         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
 672         ir_node  *nomem    = new_NoMem();
 673
 674         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 675         DB((dbg, LEVEL_1, "INT unop ..."));
 676         set_ia32_am_support(new_node, ia32_am_Dest, ia32_am_unary);
 677
 678         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 679
 680         return new_node;
 681 }
 682
 683 /**
 684  * Creates an ia32 Add.
 685  *
 686  * @return the created ia32 Add node
 687  */
 688 static ir_node *gen_Add(ir_node *node) {
 689         ir_node  *block   = be_transform_node(get_nodes_block(node));
 690         ir_node  *op1     = get_Add_left(node);
 691         ir_node  *new_op1 = be_transform_node(op1);
 692         ir_node  *op2     = get_Add_right(node);
 693         ir_node  *new_op2 = be_transform_node(op2);
 694         ir_node  *new_op  = NULL;
 695         ir_graph *irg     = current_ir_graph;
 696         dbg_info *dbgi    = get_irn_dbg_info(node);
 697         ir_mode  *mode    = get_irn_mode(node);
 698         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 699         ir_node  *nomem   = new_NoMem();
 700         ir_node  *expr_op, *imm_op;
 701
 702         /* Check if immediate optimization is on and */
 703         /* if it's an operation with immediate.      */
 704         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 705         expr_op = get_expr_op(new_op1, new_op2);
 706
 707         assert((expr_op || imm_op) && "invalid operands");
 708
 709         if (mode_is_float(mode)) {
 710                 if (USE_SSE2(env_cg))
 711                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd);
 712                 else
 713                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd);
 714         }
 715
 716         /* integer ADD */
 717         if (! expr_op) {
 718                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 719                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 720
 721                 /* No expr_op means, that we have two const - one symconst and */
 722                 /* one tarval or another symconst - because this case is not   */
 723                 /* covered by constant folding                                 */
 724                 /* We need to check for:                                       */
 725                 /*  1) symconst + const    -> becomes a LEA                    */
 726                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 727                 /*        linker doesn't support two symconsts                 */
 728
 729                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 730                         /* this is the 2nd case */
 731                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 732                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 733                         set_ia32_am_flavour(new_op, ia32_am_B);
 734                         set_ia32_op_type(new_op, ia32_AddrModeS);
 735
 736                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 737                 } else if (tp1 == ia32_ImmSymConst) {
 738                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 739                         long offs = get_tarval_long(tv);
 740
 741                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 742                         add_irn_dep(new_op, get_irg_frame(irg));
 743                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 744
 745                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 746                         add_ia32_am_offs_int(new_op, offs);
 747                         set_ia32_am_flavour(new_op, ia32_am_OB);
 748                         set_ia32_op_type(new_op, ia32_AddrModeS);
 749                 } else if (tp2 == ia32_ImmSymConst) {
 750                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 751                         long offs = get_tarval_long(tv);
 752
 753                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 754                         add_irn_dep(new_op, get_irg_frame(irg));
 755                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 756
 757                         add_ia32_am_offs_int(new_op, offs);
 758                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 759                         set_ia32_am_flavour(new_op, ia32_am_OB);
 760                         set_ia32_op_type(new_op, ia32_AddrModeS);
 761                 } else {
 762                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 763                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 764                         tarval *restv = tarval_add(tv1, tv2);
 765
 766                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 767
 768                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 769                         set_ia32_Const_tarval(new_op, restv);
 770                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 771                 }
 772
 773                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 774                 return new_op;
 775         } else if (imm_op) {
 776                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 777                         tarval_classification_t class_tv, class_negtv;
 778                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 779
 780                         /* optimize tarvals */
 781                         class_tv    = classify_tarval(tv);
 782                         class_negtv = classify_tarval(tarval_neg(tv));
 783
 784                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 785                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 786                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 787                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 788                                 return new_op;
 789                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 790                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 791                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 792                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 793                                 return new_op;
 794                         }
 795                 }
 796         }
 797
 798         /* This is a normal add */
 799         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 800
 801         /* set AM support */
 802         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
 803         set_ia32_commutative(new_op);
 804
 805         fold_immediate(new_op, 2, 3);
 806
 807         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 808
 809         return new_op;
 810 }
 811
 812 /**
 813  * Creates an ia32 Mul.
 814  *
 815  * @return the created ia32 Mul node
 816  */
 817 static ir_node *gen_Mul(ir_node *node) {
 818         ir_node *op1  = get_Mul_left(node);
 819         ir_node *op2  = get_Mul_right(node);
 820         ir_mode *mode = get_irn_mode(node);
 821
 822         if (mode_is_float(mode)) {
 823                 if (USE_SSE2(env_cg))
 824                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul);
 825                 else
 826                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul);
 827         }
 828
 829         /*
 830                 for the lower 32bit of the result it doesn't matter whether we use
 831                 signed or unsigned multiplication so we use IMul as it has fewer
 832                 constraints
 833         */
 834         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 835 }
 836
 837 /**
 838  * Creates an ia32 Mulh.
 839  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 840  * this result while Mul returns the lower 32 bit.
 841  *
 842  * @return the created ia32 Mulh node
 843  */
 844 static ir_node *gen_Mulh(ir_node *node) {
 845         ir_node  *block   = be_transform_node(get_nodes_block(node));
 846         ir_node  *op1     = get_irn_n(node, 0);
 847         ir_node  *new_op1 = be_transform_node(op1);
 848         ir_node  *op2     = get_irn_n(node, 1);
 849         ir_node  *new_op2 = be_transform_node(op2);
 850         ir_graph *irg     = current_ir_graph;
 851         dbg_info *dbgi    = get_irn_dbg_info(node);
 852         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 853         ir_mode  *mode    = get_irn_mode(node);
 854         ir_node  *proj_EDX, *res;
 855
 856         assert(!mode_is_float(mode) && "Mulh with float not supported");
 857         if (mode_is_signed(mode)) {
 858                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1,
 859                                           new_op2, new_NoMem());
 860         } else {
 861                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2,
 862                                       new_NoMem());
 863         }
 864
 865         set_ia32_commutative(res);
 866         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
 867
 868         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 869
 870         return proj_EDX;
 871 }
 872
 873
 874
 875 /**
 876  * Creates an ia32 And.
 877  *
 878  * @return The created ia32 And node
 879  */
 880 static ir_node *gen_And(ir_node *node) {
 881         ir_node *op1 = get_And_left(node);
 882         ir_node *op2 = get_And_right(node);
 883         assert(! mode_is_float(get_irn_mode(node)));
 884
 885         /* check for zero extension first */
 886         if (is_Const(op2)) {
 887                 tarval   *tv    = get_Const_tarval(op2);
 888                 long      v     = get_tarval_long(tv);
 889
 890                 if (v == 0xFF || v == 0xFFFF) {
 891                         dbg_info *dbgi   = get_irn_dbg_info(node);
 892                         ir_node  *block  = be_transform_node(get_nodes_block(node));
 893                         ir_node  *new_op = be_transform_node(op1);
 894                         ir_mode  *src_mode;
 895                         ir_node  *res;
 896
 897                         if(v == 0xFF) {
 898                                 src_mode = mode_Bu;
 899                         } else {
 900                                 assert(v == 0xFFFF);
 901                                 src_mode = mode_Hu;
 902                         }
 903                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, new_op);
 904                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
 905
 906                         return res;
 907                 }
 908         }
 909
 910         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
 911 }
 912
 913
 914
 915 /**
 916  * Creates an ia32 Or.
 917  *
 918  * @return The created ia32 Or node
 919  */
 920 static ir_node *gen_Or(ir_node *node) {
 921         ir_node *op1 = get_Or_left(node);
 922         ir_node *op2 = get_Or_right(node);
 923
 924         assert (! mode_is_float(get_irn_mode(node)));
 925         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
 926 }
 927
 928
 929
 930 /**
 931  * Creates an ia32 Eor.
 932  *
 933  * @return The created ia32 Eor node
 934  */
 935 static ir_node *gen_Eor(ir_node *node) {
 936         ir_node *op1 = get_Eor_left(node);
 937         ir_node *op2 = get_Eor_right(node);
 938
 939         assert(! mode_is_float(get_irn_mode(node)));
 940         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
 941 }
 942
 943
 944 /**
 945  * Creates an ia32 Sub.
 946  *
 947  * @return The created ia32 Sub node
 948  */
 949 static ir_node *gen_Sub(ir_node *node) {
 950         ir_node  *block   = be_transform_node(get_nodes_block(node));
 951         ir_node  *op1     = get_Sub_left(node);
 952         ir_node  *new_op1 = be_transform_node(op1);
 953         ir_node  *op2     = get_Sub_right(node);
 954         ir_node  *new_op2 = be_transform_node(op2);
 955         ir_node  *new_op  = NULL;
 956         ir_graph *irg     = current_ir_graph;
 957         dbg_info *dbgi    = get_irn_dbg_info(node);
 958         ir_mode  *mode    = get_irn_mode(node);
 959         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 960         ir_node  *nomem   = new_NoMem();
 961         ir_node  *expr_op, *imm_op;
 962
 963         /* Check if immediate optimization is on and */
 964         /* if it's an operation with immediate.      */
 965         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
 966         expr_op = get_expr_op(new_op1, new_op2);
 967
 968         assert((expr_op || imm_op) && "invalid operands");
 969
 970         if (mode_is_float(mode)) {
 971                 if (USE_SSE2(env_cg))
 972                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub);
 973                 else
 974                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub);
 975         }
 976
 977         /* integer SUB */
 978         if (! expr_op) {
 979                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 980                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 981
 982                 /* No expr_op means, that we have two const - one symconst and */
 983                 /* one tarval or another symconst - because this case is not   */
 984                 /* covered by constant folding                                 */
 985                 /* We need to check for:                                       */
 986                 /*  1) symconst - const    -> becomes a LEA                    */
 987                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
 988                 /*        linker doesn't support two symconsts                 */
 989                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 990                         /* this is the 2nd case */
 991                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 992                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
 993                         set_ia32_am_sc_sign(new_op);
 994                         set_ia32_am_flavour(new_op, ia32_am_B);
 995
 996                         DBG_OPT_LEA3(op1, op2, node, new_op);
 997                 } else if (tp1 == ia32_ImmSymConst) {
 998                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 999                         long offs = get_tarval_long(tv);
1000
1001                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1002                         add_irn_dep(new_op, get_irg_frame(irg));
1003                         DBG_OPT_LEA3(op1, op2, node, new_op);
1004
1005                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
1006                         add_ia32_am_offs_int(new_op, -offs);
1007                         set_ia32_am_flavour(new_op, ia32_am_OB);
1008                         set_ia32_op_type(new_op, ia32_AddrModeS);
1009                 } else if (tp2 == ia32_ImmSymConst) {
1010                         tarval *tv = get_ia32_Immop_tarval(new_op1);
1011                         long offs = get_tarval_long(tv);
1012
1013                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1014                         add_irn_dep(new_op, get_irg_frame(irg));
1015                         DBG_OPT_LEA3(op1, op2, node, new_op);
1016
1017                         add_ia32_am_offs_int(new_op, offs);
1018                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
1019                         set_ia32_am_sc_sign(new_op);
1020                         set_ia32_am_flavour(new_op, ia32_am_OB);
1021                         set_ia32_op_type(new_op, ia32_AddrModeS);
1022                 } else {
1023                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
1024                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
1025                         tarval *restv = tarval_sub(tv1, tv2);
1026
1027                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
1028
1029                         new_op = new_rd_ia32_Const(dbgi, irg, block);
1030                         set_ia32_Const_tarval(new_op, restv);
1031                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
1032                 }
1033
1034                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1035                 return new_op;
1036         } else if (imm_op) {
1037                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
1038                         tarval_classification_t class_tv, class_negtv;
1039                         tarval *tv = get_ia32_Immop_tarval(imm_op);
1040
1041                         /* optimize tarvals */
1042                         class_tv    = classify_tarval(tv);
1043                         class_negtv = classify_tarval(tarval_neg(tv));
1044
1045                         if (class_tv == TV_CLASSIFY_ONE) {
1046                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1047                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1048                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1049                                 return new_op;
1050                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1051                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1052                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1053                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1054                                 return new_op;
1055                         }
1056                 }
1057         }
1058
1059         /* This is a normal sub */
1060         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1061
1062         /* set AM support */
1063         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
1064
1065         fold_immediate(new_op, 2, 3);
1066
1067         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1068
1069         return new_op;
1070 }
1071
1072
1073
1074 /**
1075  * Generates an ia32 DivMod with additional infrastructure for the
1076  * register allocator if needed.
1077  *
1078  * @param dividend -no comment- :)
1079  * @param divisor  -no comment- :)
1080  * @param dm_flav  flavour_Div/Mod/DivMod
1081  * @return The created ia32 DivMod node
1082  */
1083 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1084                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1085 {
1086         ir_node  *block        = be_transform_node(get_nodes_block(node));
1087         ir_node  *new_dividend = be_transform_node(dividend);
1088         ir_node  *new_divisor  = be_transform_node(divisor);
1089         ir_graph *irg          = current_ir_graph;
1090         dbg_info *dbgi         = get_irn_dbg_info(node);
1091         ir_mode  *mode         = get_irn_mode(node);
1092         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1093         ir_node  *res, *proj_div, *proj_mod;
1094         ir_node  *sign_extension;
1095         ir_node  *mem, *new_mem;
1096         ir_node  *projs[pn_DivMod_max];
1097         int       has_exc;
1098
1099         ia32_collect_Projs(node, projs, pn_DivMod_max);
1100
1101         proj_div = proj_mod = NULL;
1102         has_exc  = 0;
1103         switch (dm_flav) {
1104                 case flavour_Div:
1105                         mem  = get_Div_mem(node);
1106                         mode = get_Div_resmode(node);
1107                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1108                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1109                         break;
1110                 case flavour_Mod:
1111                         mem  = get_Mod_mem(node);
1112                         mode = get_Mod_resmode(node);
1113                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1114                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1115                         break;
1116                 case flavour_DivMod:
1117                         mem  = get_DivMod_mem(node);
1118                         mode = get_DivMod_resmode(node);
1119                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1120                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1121                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1122                         break;
1123                 default:
1124                         panic("invalid divmod flavour!");
1125         }
1126         new_mem = be_transform_node(mem);
1127
1128         if (mode_is_signed(mode)) {
1129                 /* in signed mode, we need to sign extend the dividend */
1130                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
1131                 add_irn_dep(produceval, get_irg_frame(irg));
1132                 sign_extension      = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend,
1133                                                        produceval);
1134         } else {
1135                 sign_extension = new_rd_ia32_Const(dbgi, irg, block);
1136                 set_ia32_Immop_tarval(sign_extension, get_tarval_null(mode_Iu));
1137
1138                 add_irn_dep(sign_extension, get_irg_frame(irg));
1139         }
1140
1141         if (mode_is_signed(mode)) {
1142                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend,
1143                                        sign_extension, new_divisor, new_mem, dm_flav);
1144         } else {
1145                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend,
1146                                       sign_extension, new_divisor, new_mem, dm_flav);
1147         }
1148
1149         set_ia32_exc_label(res, has_exc);
1150         set_irn_pinned(res, get_irn_pinned(node));
1151         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1152
1153         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1154
1155         return res;
1156 }
1157
1158
1159 /**
1160  * Wrapper for generate_DivMod. Sets flavour_Mod.
1161  *
1162  */
1163 static ir_node *gen_Mod(ir_node *node) {
1164         return generate_DivMod(node, get_Mod_left(node),
1165                                get_Mod_right(node), flavour_Mod);
1166 }
1167
1168 /**
1169  * Wrapper for generate_DivMod. Sets flavour_Div.
1170  *
1171  */
1172 static ir_node *gen_Div(ir_node *node) {
1173         return generate_DivMod(node, get_Div_left(node),
1174                                get_Div_right(node), flavour_Div);
1175 }
1176
1177 /**
1178  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1179  */
1180 static ir_node *gen_DivMod(ir_node *node) {
1181         return generate_DivMod(node, get_DivMod_left(node),
1182                                get_DivMod_right(node), flavour_DivMod);
1183 }
1184
1185
1186
1187 /**
1188  * Creates an ia32 floating Div.
1189  *
1190  * @return The created ia32 xDiv node
1191  */
1192 static ir_node *gen_Quot(ir_node *node) {
1193         ir_node  *block   = be_transform_node(get_nodes_block(node));
1194         ir_node  *op1     = get_Quot_left(node);
1195         ir_node  *new_op1 = be_transform_node(op1);
1196         ir_node  *op2     = get_Quot_right(node);
1197         ir_node  *new_op2 = be_transform_node(op2);
1198         ir_graph *irg     = current_ir_graph;
1199         dbg_info *dbgi    = get_irn_dbg_info(node);
1200         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1201         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1202         ir_node  *new_op;
1203
1204         if (USE_SSE2(env_cg)) {
1205                 ir_mode *mode = get_irn_mode(op1);
1206                 if (is_ia32_xConst(new_op2)) {
1207                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1208                         set_ia32_am_support(new_op, ia32_am_None, ia32_am_arity_none);
1209                         copy_ia32_Immop_attr(new_op, new_op2);
1210                 } else {
1211                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1212                         // Matze: disabled for now, spillslot coalescer fails
1213                         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
1214                 }
1215                 set_ia32_ls_mode(new_op, mode);
1216         } else {
1217                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1,
1218                                            new_op2, nomem, get_fpcw());
1219                 // Matze: disabled for now (spillslot coalescer fails)
1220                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
1221         }
1222         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1223         return new_op;
1224 }
1225
1226
1227 /**
1228  * Creates an ia32 Shl.
1229  *
1230  * @return The created ia32 Shl node
1231  */
1232 static ir_node *gen_Shl(ir_node *node) {
1233         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1234                                new_rd_ia32_Shl);
1235 }
1236
1237
1238
1239 /**
1240  * Creates an ia32 Shr.
1241  *
1242  * @return The created ia32 Shr node
1243  */
1244 static ir_node *gen_Shr(ir_node *node) {
1245         return gen_shift_binop(node, get_Shr_left(node),
1246                                get_Shr_right(node), new_rd_ia32_Shr);
1247 }
1248
1249
1250
1251 /**
1252  * Creates an ia32 Sar.
1253  *
1254  * @return The created ia32 Shrs node
1255  */
1256 static ir_node *gen_Shrs(ir_node *node) {
1257         ir_node *left  = get_Shrs_left(node);
1258         ir_node *right = get_Shrs_right(node);
1259         ir_mode *mode  = get_irn_mode(node);
1260         if(is_Const(right) && mode == mode_Is) {
1261                 tarval *tv = get_Const_tarval(right);
1262                 long val = get_tarval_long(tv);
1263                 if(val == 31) {
1264                         /* this is a sign extension */
1265                         ir_graph *irg    = current_ir_graph;
1266                         dbg_info *dbgi   = get_irn_dbg_info(node);
1267                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1268                         ir_node  *op     = left;
1269                         ir_node  *new_op = be_transform_node(op);
1270                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1271                         add_irn_dep(pval, get_irg_frame(irg));
1272
1273                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1274                 }
1275         }
1276 #if 1
1277         /* 8 or 16 bit sign extension? */
1278         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1279                 ir_node *shl_left  = get_Shl_left(left);
1280                 ir_node *shl_right = get_Shl_right(left);
1281                 if(is_Const(shl_right)) {
1282                         tarval *tv1 = get_Const_tarval(right);
1283                         tarval *tv2 = get_Const_tarval(shl_right);
1284                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1285                                 long val = get_tarval_long(tv1);
1286                                 if(val == 16 || val == 24) {
1287                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1288                                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1289                                         ir_node  *new_op = be_transform_node(shl_left);
1290                                         ir_mode  *src_mode;
1291                                         ir_node  *res;
1292
1293                                         if(val == 24) {
1294                                                 src_mode = mode_Bs;
1295                                         } else {
1296                                                 assert(val == 16);
1297                                                 src_mode = mode_Hs;
1298                                         }
1299                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1300                                                               new_op);
1301                                         SET_IA32_ORIG_NODE(res,
1302                                                            ia32_get_old_node_name(env_cg, node));
1303
1304                                         return res;
1305                                 }
1306                         }
1307                 }
1308         }
1309 #endif
1310
1311         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1312 }
1313
1314
1315
1316 /**
1317  * Creates an ia32 RotL.
1318  *
1319  * @param op1   The first operator
1320  * @param op2   The second operator
1321  * @return The created ia32 RotL node
1322  */
1323 static ir_node *gen_RotL(ir_node *node,
1324                          ir_node *op1, ir_node *op2) {
1325         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1326 }
1327
1328
1329
1330 /**
1331  * Creates an ia32 RotR.
1332  * NOTE: There is no RotR with immediate because this would always be a RotL
1333  *       "imm-mode_size_bits" which can be pre-calculated.
1334  *
1335  * @param op1   The first operator
1336  * @param op2   The second operator
1337  * @return The created ia32 RotR node
1338  */
1339 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1340                          ir_node *op2) {
1341         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1342 }
1343
1344
1345
1346 /**
1347  * Creates an ia32 RotR or RotL (depending on the found pattern).
1348  *
1349  * @return The created ia32 RotL or RotR node
1350  */
1351 static ir_node *gen_Rot(ir_node *node) {
1352         ir_node *rotate = NULL;
1353         ir_node *op1    = get_Rot_left(node);
1354         ir_node *op2    = get_Rot_right(node);
1355
1356         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1357                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1358                  that means we can create a RotR instead of an Add and a RotL */
1359
1360         if (get_irn_op(op2) == op_Add) {
1361                 ir_node *add = op2;
1362                 ir_node *left = get_Add_left(add);
1363                 ir_node *right = get_Add_right(add);
1364                 if (is_Const(right)) {
1365                         tarval  *tv   = get_Const_tarval(right);
1366                         ir_mode *mode = get_irn_mode(node);
1367                         long     bits = get_mode_size_bits(mode);
1368
1369                         if (get_irn_op(left) == op_Minus &&
1370                                         tarval_is_long(tv)       &&
1371                                         get_tarval_long(tv) == bits)
1372                         {
1373                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1374                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1375                         }
1376                 }
1377         }
1378
1379         if (rotate == NULL) {
1380                 rotate = gen_RotL(node, op1, op2);
1381         }
1382
1383         return rotate;
1384 }
1385
1386
1387
1388 /**
1389  * Transforms a Minus node.
1390  *
1391  * @param op    The Minus operand
1392  * @return The created ia32 Minus node
1393  */
1394 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1395         ir_node   *block = be_transform_node(get_nodes_block(node));
1396         ir_graph  *irg   = current_ir_graph;
1397         dbg_info  *dbgi  = get_irn_dbg_info(node);
1398         ir_mode   *mode  = get_irn_mode(node);
1399         ir_entity *ent;
1400         ir_node   *res;
1401         int       size;
1402
1403         if (mode_is_float(mode)) {
1404                 ir_node *new_op = be_transform_node(op);
1405                 if (USE_SSE2(env_cg)) {
1406                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1407                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1408                         ir_node *nomem    = new_rd_NoMem(irg);
1409
1410                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1411
1412                         size = get_mode_size_bits(mode);
1413                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1414
1415                         set_ia32_am_sc(res, ent);
1416                         set_ia32_op_type(res, ia32_AddrModeS);
1417                         set_ia32_ls_mode(res, mode);
1418                 } else {
1419                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1420                 }
1421         } else {
1422                 res = gen_unop(node, op, new_rd_ia32_Neg);
1423         }
1424
1425         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1426
1427         return res;
1428 }
1429
1430 /**
1431  * Transforms a Minus node.
1432  *
1433  * @return The created ia32 Minus node
1434  */
1435 static ir_node *gen_Minus(ir_node *node) {
1436         return gen_Minus_ex(node, get_Minus_op(node));
1437 }
1438
1439 static ir_node *create_Immediate_from_int(int val)
1440 {
1441         ir_graph *irg         = current_ir_graph;
1442         ir_node  *start_block = get_irg_start_block(irg);
1443         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL, 0, val);
1444         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
1445
1446         return immediate;
1447 }
1448
1449 static ir_node *gen_bin_Not(ir_node *node)
1450 {
1451         ir_graph *irg    = current_ir_graph;
1452         dbg_info *dbgi   = get_irn_dbg_info(node);
1453         ir_node  *block  = be_transform_node(get_nodes_block(node));
1454         ir_node  *op     = get_Not_op(node);
1455         ir_node  *new_op = be_transform_node(op);
1456         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
1457         ir_node  *nomem  = new_NoMem();
1458         ir_node  *one    = create_Immediate_from_int(1);
1459
1460         return new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_op, one, nomem);
1461 }
1462
1463 /**
1464  * Transforms a Not node.
1465  *
1466  * @return The created ia32 Not node
1467  */
1468 static ir_node *gen_Not(ir_node *node) {
1469         ir_node *op   = get_Not_op(node);
1470         ir_mode *mode = get_irn_mode(node);
1471
1472         if(mode == mode_b) {
1473                 return gen_bin_Not(node);
1474         }
1475
1476         assert (! mode_is_float(get_irn_mode(node)));
1477         return gen_unop(node, op, new_rd_ia32_Not);
1478 }
1479
1480
1481
1482 /**
1483  * Transforms an Abs node.
1484  *
1485  * @return The created ia32 Abs node
1486  */
1487 static ir_node *gen_Abs(ir_node *node) {
1488         ir_node   *block    = be_transform_node(get_nodes_block(node));
1489         ir_node   *op       = get_Abs_op(node);
1490         ir_node   *new_op   = be_transform_node(op);
1491         ir_graph  *irg      = current_ir_graph;
1492         dbg_info  *dbgi     = get_irn_dbg_info(node);
1493         ir_mode   *mode     = get_irn_mode(node);
1494         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1495         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1496         ir_node   *nomem    = new_NoMem();
1497         ir_node   *res;
1498         int       size;
1499         ir_entity *ent;
1500
1501         if (mode_is_float(mode)) {
1502                 if (USE_SSE2(env_cg)) {
1503                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1504
1505                         size = get_mode_size_bits(mode);
1506                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1507
1508                         set_ia32_am_sc(res, ent);
1509
1510                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1511
1512                         set_ia32_op_type(res, ia32_AddrModeS);
1513                         set_ia32_ls_mode(res, mode);
1514                 }
1515                 else {
1516                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1517                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1518                 }
1519         } else {
1520                 ir_node *xor;
1521                 ir_node *pval           = new_rd_ia32_ProduceVal(dbgi, irg, block);
1522                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op,
1523                                                            pval);
1524
1525                 add_irn_dep(pval, get_irg_frame(irg));
1526                 SET_IA32_ORIG_NODE(sign_extension,
1527                                    ia32_get_old_node_name(env_cg, node));
1528
1529                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, new_op,
1530                                       sign_extension, nomem);
1531                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1532
1533                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, xor,
1534                                       sign_extension, nomem);
1535                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1536         }
1537
1538         return res;
1539 }
1540
1541
1542
1543 /**
1544  * Transforms a Load.
1545  *
1546  * @return the created ia32 Load node
1547  */
1548 static ir_node *gen_Load(ir_node *node) {
1549         ir_node *old_block = get_nodes_block(node);
1550         ir_node  *block   = be_transform_node(old_block);
1551         ir_node  *ptr     = get_Load_ptr(node);
1552         ir_node  *new_ptr = be_transform_node(ptr);
1553         ir_node  *mem     = get_Load_mem(node);
1554         ir_node  *new_mem = be_transform_node(mem);
1555         ir_graph *irg     = current_ir_graph;
1556         dbg_info *dbgi    = get_irn_dbg_info(node);
1557         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1558         ir_mode  *mode    = get_Load_mode(node);
1559         ir_mode  *res_mode;
1560         ir_node  *lptr    = new_ptr;
1561         int      is_imm   = 0;
1562         ir_node  *new_op;
1563         ia32_am_flavour_t am_flav = ia32_am_B;
1564
1565         /* address might be a constant (symconst or absolute address) */
1566         if (is_ia32_Const(new_ptr)) {
1567                 lptr   = noreg;
1568                 is_imm = 1;
1569         }
1570
1571         if (mode_is_float(mode)) {
1572                 if (USE_SSE2(env_cg)) {
1573                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1574                         res_mode = mode_xmm;
1575                 } else {
1576                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem, mode);
1577                         res_mode = mode_vfp;
1578                 }
1579         } else {
1580                 if(mode == mode_b)
1581                         mode = mode_Iu;
1582
1583                 /* create a conv node with address mode for smaller modes */
1584                 if(get_mode_size_bits(mode) < 32) {
1585                         new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, lptr, noreg, noreg,
1586                                                       new_mem, mode);
1587                 } else {
1588                         new_op = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1589                 }
1590                 res_mode = mode_Iu;
1591         }
1592
1593         /* base is a constant address */
1594         if (is_imm) {
1595                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1596                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1597                         am_flav = ia32_am_N;
1598                 } else {
1599                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1600                         long offs = get_tarval_long(tv);
1601
1602                         add_ia32_am_offs_int(new_op, offs);
1603                         am_flav = ia32_am_O;
1604                 }
1605         }
1606
1607         set_irn_pinned(new_op, get_irn_pinned(node));
1608         set_ia32_op_type(new_op, ia32_AddrModeS);
1609         set_ia32_am_flavour(new_op, am_flav);
1610         set_ia32_ls_mode(new_op, mode);
1611
1612         /* make sure we are scheduled behind the initial IncSP/Barrier
1613          * to avoid spills being placed before it
1614          */
1615         if (block == get_irg_start_block(irg)) {
1616                 add_irn_dep(new_op, get_irg_frame(irg));
1617         }
1618
1619         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1620         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1621
1622         return new_op;
1623 }
1624
1625
1626
1627 /**
1628  * Transforms a Store.
1629  *
1630  * @return the created ia32 Store node
1631  */
1632 static ir_node *gen_Store(ir_node *node) {
1633         ir_node  *block   = be_transform_node(get_nodes_block(node));
1634         ir_node  *ptr     = get_Store_ptr(node);
1635         ir_node  *new_ptr = be_transform_node(ptr);
1636         ir_node  *val     = get_Store_value(node);
1637         ir_node  *new_val;
1638         ir_node  *mem     = get_Store_mem(node);
1639         ir_node  *new_mem = be_transform_node(mem);
1640         ir_graph *irg     = current_ir_graph;
1641         dbg_info *dbgi    = get_irn_dbg_info(node);
1642         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1643         ir_node  *sptr    = new_ptr;
1644         ir_mode  *mode    = get_irn_mode(val);
1645         int      is_imm   = 0;
1646         ir_node  *new_op;
1647         ia32_am_flavour_t am_flav = ia32_am_B;
1648
1649         /* address might be a constant (symconst or absolute address) */
1650         if (is_ia32_Const(new_ptr)) {
1651                 sptr   = noreg;
1652                 is_imm = 1;
1653         }
1654
1655         if (mode_is_float(mode)) {
1656                 new_val = be_transform_node(val);
1657                 if (USE_SSE2(env_cg)) {
1658                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, new_val,
1659                                                     new_mem);
1660                 } else {
1661                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, new_val,
1662                                                   new_mem, mode);
1663                 }
1664         } else {
1665                 new_val = create_immediate_or_transform(val, 0);
1666                 if(mode == mode_b)
1667                         mode = mode_Iu;
1668
1669                 if (get_mode_size_bits(mode) == 8) {
1670                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg,
1671                                                        new_val, new_mem);
1672                 } else {
1673                         new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, new_val,
1674                                                    new_mem);
1675                 }
1676         }
1677
1678         /* base is an constant address */
1679         if (is_imm) {
1680                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1681                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1682                         am_flav = ia32_am_N;
1683                 } else {
1684                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1685                         long offs = get_tarval_long(tv);
1686
1687                         add_ia32_am_offs_int(new_op, offs);
1688                         am_flav = ia32_am_O;
1689                 }
1690         }
1691
1692         set_irn_pinned(new_op, get_irn_pinned(node));
1693         set_ia32_op_type(new_op, ia32_AddrModeD);
1694         set_ia32_am_flavour(new_op, am_flav);
1695         set_ia32_ls_mode(new_op, mode);
1696
1697         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1698         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1699
1700         return new_op;
1701 }
1702
1703 static ir_node *maybe_scale_up(ir_node *new_op, ir_mode *mode, dbg_info *dbgi)
1704 {
1705         ir_mode *tgt_mode;
1706         ir_node *block;
1707
1708         if(get_mode_size_bits(mode) == 32)
1709                 return new_op;
1710         if(mode == mode_b)
1711                 return new_op;
1712         if(is_ia32_Immediate(new_op))
1713                 return new_op;
1714
1715         if(mode_is_signed(mode))
1716                 tgt_mode = mode_Is;
1717         else
1718                 tgt_mode = mode_Iu;
1719
1720         block = get_nodes_block(new_op);
1721         return create_I2I_Conv(mode, tgt_mode, dbgi, block, new_op);
1722 }
1723
1724 static ir_node *try_create_TestJmp(ir_node *block, dbg_info *dbgi, long pnc,
1725                                    ir_node *cmp_left, ir_node *cmp_right)
1726 {
1727         ir_node  *new_cmp_left;
1728         ir_node  *new_cmp_right;
1729         ir_node  *and_left;
1730         ir_node  *and_right;
1731         ir_node  *res;
1732         ir_node  *noreg;
1733         ir_node  *nomem;
1734         ir_mode  *mode;
1735         long      pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1736
1737         if(cmp_right != NULL && !is_Const_0(cmp_right))
1738                 return NULL;
1739
1740         if(is_And(cmp_left) && (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1741                 and_left  = get_And_left(cmp_left);
1742                 and_right = get_And_right(cmp_left);
1743
1744                 mode          = get_irn_mode(and_left);
1745                 new_cmp_left  = be_transform_node(and_left);
1746                 new_cmp_right = create_immediate_or_transform(and_right, 0);
1747         } else {
1748                 mode          = get_irn_mode(cmp_left);
1749                 new_cmp_left  = be_transform_node(cmp_left);
1750                 new_cmp_right = be_transform_node(cmp_left);
1751         }
1752
1753         assert(get_mode_size_bits(mode) <= 32);
1754         new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1755         new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1756         noreg         = ia32_new_NoReg_gp(env_cg);
1757         nomem         = new_NoMem();
1758
1759         res = new_rd_ia32_TestJmp(dbgi, current_ir_graph, block, noreg, noreg,
1760                                   new_cmp_left, new_cmp_right, nomem, pnc);
1761         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1762
1763         return res;
1764 }
1765
1766 static ir_node *create_Switch(ir_node *node)
1767 {
1768         ir_graph *irg     = current_ir_graph;
1769         dbg_info *dbgi    = get_irn_dbg_info(node);
1770         ir_node  *block   = be_transform_node(get_nodes_block(node));
1771         ir_node  *sel     = get_Cond_selector(node);
1772         ir_node  *new_sel = be_transform_node(sel);
1773         ir_node  *res;
1774         int switch_min    = INT_MAX;
1775         const ir_edge_t *edge;
1776
1777         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
1778
1779         /* determine the smallest switch case value */
1780         foreach_out_edge(node, edge) {
1781                 ir_node *proj = get_edge_src_irn(edge);
1782                 int      pn   = get_Proj_proj(proj);
1783                 if(pn < switch_min)
1784                         switch_min = pn;
1785         }
1786
1787         if (switch_min != 0) {
1788                 ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1789
1790                 /* if smallest switch case is not 0 we need an additional sub */
1791                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1792                 add_ia32_am_offs_int(new_sel, -switch_min);
1793                 set_ia32_am_flavour(new_sel, ia32_am_OB);
1794                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1795
1796                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
1797         }
1798
1799         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
1800         set_ia32_pncode(res, get_Cond_defaultProj(node));
1801
1802         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1803
1804         return res;
1805 }
1806
1807 /**
1808  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1809  *
1810  * @return The transformed node.
1811  */
1812 static ir_node *gen_Cond(ir_node *node) {
1813         ir_node  *block    = be_transform_node(get_nodes_block(node));
1814         ir_graph *irg      = current_ir_graph;
1815         dbg_info *dbgi     = get_irn_dbg_info(node);
1816         ir_node  *sel      = get_Cond_selector(node);
1817         ir_mode  *sel_mode = get_irn_mode(sel);
1818         ir_node  *res      = NULL;
1819         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1820         ir_node  *cmp;
1821         ir_node  *cmp_a;
1822         ir_node  *cmp_b;
1823         ir_node  *new_cmp_a;
1824         ir_node  *new_cmp_b;
1825         ir_mode  *cmp_mode;
1826         ir_node  *nomem = new_NoMem();
1827         long      pnc;
1828
1829         if (sel_mode != mode_b) {
1830                 return create_Switch(node);
1831         }
1832
1833         if(!is_Proj(sel) || !is_Cmp(get_Proj_pred(sel))) {
1834                 /* it's some mode_b value but not a direct comparison -> create a
1835                  * testjmp */
1836                 res = try_create_TestJmp(block, dbgi, pn_Cmp_Lg, sel, NULL);
1837                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1838                 return res;
1839         }
1840
1841         cmp      = get_Proj_pred(sel);
1842         cmp_a    = get_Cmp_left(cmp);
1843         cmp_b    = get_Cmp_right(cmp);
1844         cmp_mode = get_irn_mode(cmp_a);
1845         pnc      = get_Proj_proj(sel);
1846         if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1847                 pnc |= ia32_pn_Cmp_Unsigned;
1848         }
1849
1850         if(mode_needs_gp_reg(cmp_mode)) {
1851                 res = try_create_TestJmp(block, dbgi, pnc, cmp_a, cmp_b);
1852                 if(res != NULL) {
1853                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1854                         return res;
1855                 }
1856         }
1857
1858         new_cmp_a = be_transform_node(cmp_a);
1859         new_cmp_b = create_immediate_or_transform(cmp_b, 0);
1860
1861         if (mode_is_float(cmp_mode)) {
1862                 if (USE_SSE2(env_cg)) {
1863                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a,
1864                                                    cmp_b, nomem, pnc);
1865                         set_ia32_commutative(res);
1866                         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1867                         set_ia32_ls_mode(res, cmp_mode);
1868                 } else {
1869                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, cmp_a, cmp_b, pnc);
1870                         set_ia32_commutative(res);
1871                 }
1872         } else {
1873                 /** workaround smaller compare modes with converts...
1874                  * We could easily support 16bit compares, for 8 bit we have to set
1875                  * additional register constraints, which we don't do yet
1876                  */
1877                 new_cmp_a = maybe_scale_up(new_cmp_a, cmp_mode, dbgi);
1878                 new_cmp_b = maybe_scale_up(new_cmp_b, cmp_mode, dbgi);
1879
1880                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg,
1881                                           new_cmp_a, new_cmp_b, nomem, pnc);
1882                 set_ia32_commutative(res);
1883                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1884         }
1885
1886         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1887
1888         return res;
1889 }
1890
1891
1892
1893 /**
1894  * Transforms a CopyB node.
1895  *
1896  * @return The transformed node.
1897  */
1898 static ir_node *gen_CopyB(ir_node *node) {
1899         ir_node  *block    = be_transform_node(get_nodes_block(node));
1900         ir_node  *src      = get_CopyB_src(node);
1901         ir_node  *new_src  = be_transform_node(src);
1902         ir_node  *dst      = get_CopyB_dst(node);
1903         ir_node  *new_dst  = be_transform_node(dst);
1904         ir_node  *mem      = get_CopyB_mem(node);
1905         ir_node  *new_mem  = be_transform_node(mem);
1906         ir_node  *res      = NULL;
1907         ir_graph *irg      = current_ir_graph;
1908         dbg_info *dbgi     = get_irn_dbg_info(node);
1909         int      size      = get_type_size_bytes(get_CopyB_type(node));
1910         int      rem;
1911
1912         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1913         /* then we need the size explicitly in ECX.                    */
1914         if (size >= 32 * 4) {
1915                 rem = size & 0x3; /* size % 4 */
1916                 size >>= 2;
1917
1918                 res = new_rd_ia32_Const(dbgi, irg, block);
1919                 add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
1920                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1921
1922                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1923                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1924         } else {
1925                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1926                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1927         }
1928
1929         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1930
1931         return res;
1932 }
1933
1934 static
1935 ir_node *gen_be_Copy(ir_node *node)
1936 {
1937         ir_node *result = be_duplicate_node(node);
1938         ir_mode *mode   = get_irn_mode(result);
1939
1940         if (mode_needs_gp_reg(mode)) {
1941                 set_irn_mode(result, mode_Iu);
1942         }
1943
1944         return result;
1945 }
1946
1947
1948 static ir_node *create_set(long pnc, ir_node *cmp_left, ir_node *cmp_right,
1949                            dbg_info *dbgi, ir_node *block)
1950 {
1951         ir_graph *irg   = current_ir_graph;
1952         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
1953         ir_node  *nomem = new_rd_NoMem(irg);
1954         ir_mode  *mode;
1955         ir_node  *new_cmp_left;
1956         ir_node  *new_cmp_right;
1957         ir_node  *res;
1958
1959         /* can we use a test instruction? */
1960         if(cmp_right == NULL || is_Const_0(cmp_right)) {
1961                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1962                 if(is_And(cmp_left) &&
1963                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1964                         ir_node *and_left  = get_And_left(cmp_left);
1965                         ir_node *and_right = get_And_right(cmp_left);
1966
1967                         mode          = get_irn_mode(and_left);
1968                         new_cmp_left  = be_transform_node(and_left);
1969                         new_cmp_right = create_immediate_or_transform(and_right, 0);
1970                 } else {
1971                         mode          = get_irn_mode(cmp_left);
1972                         new_cmp_left  = be_transform_node(cmp_left);
1973                         new_cmp_right = be_transform_node(cmp_left);
1974                 }
1975
1976                 assert(get_mode_size_bits(mode) <= 32);
1977                 new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1978                 new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1979
1980                 res = new_rd_ia32_TestSet(dbgi, current_ir_graph, block, noreg, noreg,
1981                                           new_cmp_left, new_cmp_right, nomem, pnc);
1982                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1983
1984                 return res;
1985         }
1986
1987         mode = get_irn_mode(cmp_left);
1988
1989         new_cmp_left  = be_transform_node(cmp_left);
1990         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
1991
1992         assert(get_mode_size_bits(mode) <= 32);
1993         new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1994         new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1995
1996         res           = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
1997                                            new_cmp_left, new_cmp_right, nomem, pnc);
1998
1999         return res;
2000 }
2001
2002 static ir_node *create_cmov(long pnc, ir_node *cmp_left, ir_node *cmp_right,
2003                             ir_node *val_true, ir_node *val_false,
2004                                                         dbg_info *dbgi, ir_node *block)
2005 {
2006         ir_graph *irg           = current_ir_graph;
2007         ir_node  *new_val_true  = be_transform_node(val_true);
2008         ir_node  *new_val_false = be_transform_node(val_false);
2009         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
2010         ir_node  *nomem         = new_NoMem();
2011         ir_node  *new_cmp_left;
2012         ir_node  *new_cmp_right;
2013         ir_node  *res;
2014
2015         /* cmovs with unknowns are pointless... */
2016         if(is_Unknown(val_true)) {
2017 #ifdef DEBUG_libfirm
2018                 ir_fprintf(stderr, "Optimisation warning: psi with unknown operand\n");
2019 #endif
2020                 return new_val_false;
2021         }
2022         if(is_Unknown(val_false)) {
2023 #ifdef DEBUG_libfirm
2024                 ir_fprintf(stderr, "Optimisation warning: psi with unknown operand\n");
2025 #endif
2026                 return new_val_true;
2027         }
2028
2029         /* can we use a test instruction? */
2030         if(is_Const_0(cmp_right)) {
2031                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
2032                 if(is_And(cmp_left) &&
2033                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
2034                         ir_node *and_left  = get_And_left(cmp_left);
2035                         ir_node *and_right = get_And_right(cmp_left);
2036
2037                         new_cmp_left  = be_transform_node(and_left);
2038                         new_cmp_right = create_immediate_or_transform(and_right, 0);
2039                 } else {
2040                         new_cmp_left  = be_transform_node(cmp_left);
2041                         new_cmp_right = be_transform_node(cmp_left);
2042                 }
2043
2044                 res = new_rd_ia32_TestCMov(dbgi, current_ir_graph, block, noreg, noreg,
2045                                            new_cmp_left, new_cmp_right, nomem,
2046                                            new_val_true, new_val_false, pnc);
2047                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
2048
2049                 return res;
2050         }
2051
2052         new_cmp_left  = be_transform_node(cmp_left);
2053         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
2054
2055         res = new_rd_ia32_CmpCMov(dbgi, irg, block, noreg, noreg, new_cmp_left,
2056                                   new_cmp_right, nomem, new_val_true, new_val_false,
2057                                   pnc);
2058         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
2059
2060         return res;
2061 }
2062
2063
2064 /**
2065  * Transforms a Psi node into CMov.
2066  *
2067  * @return The transformed node.
2068  */
2069 static ir_node *gen_Psi(ir_node *node) {
2070         ir_node  *psi_true    = get_Psi_val(node, 0);
2071         ir_node  *psi_default = get_Psi_default(node);
2072         ia32_code_gen_t *cg   = env_cg;
2073         ir_node  *cond        = get_Psi_cond(node, 0);
2074         ir_node  *block       = be_transform_node(get_nodes_block(node));
2075         dbg_info *dbgi        = get_irn_dbg_info(node);
2076         ir_node  *new_op;
2077         ir_node  *cmp_left;
2078         ir_node  *cmp_right;
2079         ir_mode  *cmp_mode;
2080         long      pnc;
2081
2082         assert(get_Psi_n_conds(node) == 1);
2083         assert(get_irn_mode(cond) == mode_b);
2084         assert(mode_needs_gp_reg(get_irn_mode(node)));
2085
2086         if(!is_Proj(cond) || !is_Cmp(get_Proj_pred(cond))) {
2087                 /* a mode_b value, we have to compare it against 0 */
2088                 cmp_left  = cond;
2089                 cmp_right = new_Const_long(mode_Iu, 0);
2090                 pnc       = pn_Cmp_Lg;
2091                 cmp_mode  = mode_Iu;
2092         } else {
2093                 ir_node *cmp = get_Proj_pred(cond);
2094
2095                 cmp_left  = get_Cmp_left(cmp);
2096                 cmp_right = get_Cmp_right(cmp);
2097                 cmp_mode  = get_irn_mode(cmp_left);
2098                 pnc       = get_Proj_proj(cond);
2099
2100                 assert(!mode_is_float(cmp_mode));
2101
2102                 if (!mode_is_signed(cmp_mode)) {
2103                         pnc |= ia32_pn_Cmp_Unsigned;
2104                 }
2105         }
2106
2107         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2108                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
2109         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2110                 pnc = get_negated_pnc(pnc, cmp_mode);
2111                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
2112         } else {
2113                 new_op = create_cmov(pnc, cmp_left, cmp_right, psi_true, psi_default,
2114                                      dbgi, block);
2115         }
2116         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2117         return new_op;
2118 }
2119
2120
2121 /**
2122  * Following conversion rules apply:
2123  *
2124  *  INT -> INT
2125  * ============
2126  *  1) n bit -> m bit   n > m (downscale)
2127  *     always ignored
2128  *  2) n bit -> m bit   n == m   (sign change)
2129  *     always ignored
2130  *  3) n bit -> m bit   n < m (upscale)
2131  *     a) source is signed:    movsx
2132  *     b) source is unsigned:  and with lower bits sets
2133  *
2134  *  INT -> FLOAT
2135  * ==============
2136  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2137  *
2138  *  FLOAT -> INT
2139  * ==============
2140  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2141  *
2142  *  FLOAT -> FLOAT
2143  * ================
2144  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2145  *  x87 is mode_E internally, conversions happen only at load and store
2146  *  in non-strict semantic
2147  */
2148
2149 /**
2150  * Create a conversion from x87 state register to general purpose.
2151  */
2152 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2153         ir_node         *block      = be_transform_node(get_nodes_block(node));
2154         ir_node         *op         = get_Conv_op(node);
2155         ir_node         *new_op     = be_transform_node(op);
2156         ia32_code_gen_t *cg         = env_cg;
2157         ir_graph        *irg        = current_ir_graph;
2158         dbg_info        *dbgi       = get_irn_dbg_info(node);
2159         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2160         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2161         ir_mode         *mode       = get_irn_mode(node);
2162         ir_node         *fist, *load;
2163
2164         /* do a fist */
2165         fist = new_rd_ia32_vfist(dbgi, irg, block,
2166                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2167
2168         set_irn_pinned(fist, op_pin_state_floats);
2169         set_ia32_use_frame(fist);
2170         set_ia32_op_type(fist, ia32_AddrModeD);
2171         set_ia32_am_flavour(fist, ia32_am_B);
2172
2173         assert(get_mode_size_bits(mode) <= 32);
2174         /* exception we can only store signed 32 bit integers, so for unsigned
2175            we store a 64bit (signed) integer and load the lower bits */
2176         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2177                 set_ia32_ls_mode(fist, mode_Ls);
2178         } else {
2179                 set_ia32_ls_mode(fist, mode_Is);
2180         }
2181         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2182
2183         /* do a Load */
2184         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2185
2186         set_irn_pinned(load, op_pin_state_floats);
2187         set_ia32_use_frame(load);
2188         set_ia32_op_type(load, ia32_AddrModeS);
2189         set_ia32_am_flavour(load, ia32_am_B);
2190         set_ia32_ls_mode(load, mode_Is);
2191         if(get_ia32_ls_mode(fist) == mode_Ls) {
2192                 ia32_attr_t *attr = get_ia32_attr(load);
2193                 attr->data.need_64bit_stackent = 1;
2194         } else {
2195                 ia32_attr_t *attr = get_ia32_attr(load);
2196                 attr->data.need_32bit_stackent = 1;
2197         }
2198         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2199
2200         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2201 }
2202
2203 static ir_node *create_strict_conv(ir_mode *tgt_mode, ir_node *node)
2204 {
2205         ir_node  *block    = get_nodes_block(node);
2206         ir_graph *irg      = current_ir_graph;
2207         dbg_info *dbgi     = get_irn_dbg_info(node);
2208         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2209         ir_node  *nomem    = new_NoMem();
2210         ir_node  *frame    = get_irg_frame(irg);
2211         ir_node  *store, *load;
2212         ir_node  *res;
2213
2214         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, node, nomem,
2215                                  tgt_mode);
2216         set_ia32_use_frame(store);
2217         set_ia32_op_type(store, ia32_AddrModeD);
2218         set_ia32_am_flavour(store, ia32_am_OB);
2219         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2220
2221         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2222                                 tgt_mode);
2223         set_ia32_use_frame(load);
2224         set_ia32_op_type(load, ia32_AddrModeS);
2225         set_ia32_am_flavour(load, ia32_am_OB);
2226         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2227
2228         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2229         return res;
2230 }
2231
2232 /**
2233  * Create a conversion from general purpose to x87 register
2234  */
2235 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2236         ir_node   *block  = be_transform_node(get_nodes_block(node));
2237         ir_node   *op     = get_Conv_op(node);
2238         ir_node   *new_op = be_transform_node(op);
2239         ir_graph  *irg    = current_ir_graph;
2240         dbg_info  *dbgi   = get_irn_dbg_info(node);
2241         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2242         ir_node   *nomem  = new_NoMem();
2243         ir_mode   *mode   = get_irn_mode(op);
2244         ir_mode   *store_mode;
2245         ir_node   *fild, *store;
2246         ir_node   *res;
2247         int        src_bits;
2248
2249         /* first convert to 32 bit signed if necessary */
2250         src_bits = get_mode_size_bits(src_mode);
2251         if (src_bits == 8) {
2252                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem,
2253                                                   src_mode);
2254                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2255                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2256                 mode = mode_Is;
2257         } else if (src_bits < 32) {
2258                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem, src_mode);
2259                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2260                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2261                 mode = mode_Is;
2262         }
2263
2264         assert(get_mode_size_bits(mode) == 32);
2265
2266         /* do a store */
2267         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2268
2269         set_ia32_use_frame(store);
2270         set_ia32_op_type(store, ia32_AddrModeD);
2271         set_ia32_am_flavour(store, ia32_am_OB);
2272         set_ia32_ls_mode(store, mode_Iu);
2273
2274         /* exception for 32bit unsigned, do a 64bit spill+load */
2275         if(!mode_is_signed(mode)) {
2276                 ir_node *in[2];
2277                 /* store a zero */
2278                 ir_node *zero_const = create_Immediate_from_int(0);
2279
2280                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg,
2281                                                         zero_const, nomem);
2282
2283                 set_ia32_use_frame(zero_store);
2284                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2285                 add_ia32_am_offs_int(zero_store, 4);
2286                 set_ia32_ls_mode(zero_store, mode_Iu);
2287
2288                 in[0] = zero_store;
2289                 in[1] = store;
2290
2291                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2292                 store_mode = mode_Ls;
2293         } else {
2294                 store_mode = mode_Is;
2295         }
2296
2297         /* do a fild */
2298         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2299
2300         set_ia32_use_frame(fild);
2301         set_ia32_op_type(fild, ia32_AddrModeS);
2302         set_ia32_am_flavour(fild, ia32_am_OB);
2303         set_ia32_ls_mode(fild, store_mode);
2304
2305         res = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2306
2307         return res;
2308 }
2309
2310 /**
2311  * Crete a conversion from one integer mode into another one
2312  */
2313 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2314                                 dbg_info *dbgi, ir_node *new_block,
2315                                 ir_node *new_op)
2316 {
2317         ir_graph *irg      = current_ir_graph;
2318         int       src_bits = get_mode_size_bits(src_mode);
2319         int       tgt_bits = get_mode_size_bits(tgt_mode);
2320         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2321         ir_node  *nomem    = new_rd_NoMem(irg);
2322         ir_node  *res;
2323         ir_mode  *smaller_mode;
2324         int       smaller_bits;
2325
2326         if (src_bits < tgt_bits) {
2327                 smaller_mode = src_mode;
2328                 smaller_bits = src_bits;
2329         } else {
2330                 smaller_mode = tgt_mode;
2331                 smaller_bits = tgt_bits;
2332         }
2333
2334         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2335         if (smaller_bits == 8) {
2336                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2337                                                new_op, nomem, smaller_mode);
2338         } else {
2339                 res = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, noreg, noreg, new_op,
2340                                            nomem, smaller_mode);
2341         }
2342         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2343
2344         return res;
2345 }
2346
2347 /**
2348  * Transforms a Conv node.
2349  *
2350  * @return The created ia32 Conv node
2351  */
2352 static ir_node *gen_Conv(ir_node *node) {
2353         ir_node  *block    = be_transform_node(get_nodes_block(node));
2354         ir_node  *op       = get_Conv_op(node);
2355         ir_node  *new_op   = be_transform_node(op);
2356         ir_graph *irg      = current_ir_graph;
2357         dbg_info *dbgi     = get_irn_dbg_info(node);
2358         ir_mode  *src_mode = get_irn_mode(op);
2359         ir_mode  *tgt_mode = get_irn_mode(node);
2360         int       src_bits = get_mode_size_bits(src_mode);
2361         int       tgt_bits = get_mode_size_bits(tgt_mode);
2362         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2363         ir_node  *nomem    = new_rd_NoMem(irg);
2364         ir_node  *res;
2365
2366         if (src_mode == mode_b) {
2367                 assert(mode_is_int(tgt_mode));
2368                 /* nothing to do, we already model bools as 0/1 ints */
2369                 return new_op;
2370         }
2371
2372         if (src_mode == tgt_mode) {
2373                 if (get_Conv_strict(node)) {
2374                         if (USE_SSE2(env_cg)) {
2375                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2376                                 return new_op;
2377                         }
2378                 } else {
2379                         /* this should be optimized already, but who knows... */
2380                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2381                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2382                         return new_op;
2383                 }
2384         }
2385
2386         if (mode_is_float(src_mode)) {
2387                 /* we convert from float ... */
2388                 if (mode_is_float(tgt_mode)) {
2389                         if(src_mode == mode_E && tgt_mode == mode_D
2390                                         && !get_Conv_strict(node)) {
2391                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2392                                 return new_op;
2393                         }
2394
2395                         /* ... to float */
2396                         if (USE_SSE2(env_cg)) {
2397                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2398                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2399                                 set_ia32_ls_mode(res, tgt_mode);
2400                         } else {
2401                                 if(get_Conv_strict(node)) {
2402                                         res = create_strict_conv(tgt_mode, new_op);
2403                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2404                                         return res;
2405                                 }
2406                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2407                                 return new_op;
2408                         }
2409                 } else {
2410                         /* ... to int */
2411                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2412                         if (USE_SSE2(env_cg)) {
2413                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2414                                 set_ia32_ls_mode(res, src_mode);
2415                         } else {
2416                                 return gen_x87_fp_to_gp(node);
2417                         }
2418                 }
2419         } else {
2420                 /* we convert from int ... */
2421                 if (mode_is_float(tgt_mode)) {
2422                         /* ... to float */
2423                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2424                         if (USE_SSE2(env_cg)) {
2425                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2426                                 set_ia32_ls_mode(res, tgt_mode);
2427                                 if(src_bits == 32) {
2428                                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2429                                 }
2430                         } else {
2431                                 res = gen_x87_gp_to_fp(node, src_mode);
2432                                 if(get_Conv_strict(node)) {
2433                                         res = create_strict_conv(tgt_mode, res);
2434                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
2435                                                            ia32_get_old_node_name(env_cg, node));
2436                                 }
2437                                 return res;
2438                         }
2439                 } else if(tgt_mode == mode_b) {
2440                         /* mode_b lowering already took care that we only have 0/1 values */
2441                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2442                             src_mode, tgt_mode));
2443                         return new_op;
2444                 } else {
2445                         /* to int */
2446                         if (src_bits == tgt_bits) {
2447                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2448                                     src_mode, tgt_mode));
2449                                 return new_op;
2450                         }
2451
2452                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, new_op);
2453                 }
2454         }
2455
2456         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2457
2458         return res;
2459 }
2460
2461 static
2462 int check_immediate_constraint(long val, char immediate_constraint_type)
2463 {
2464         switch (immediate_constraint_type) {
2465         case 0:
2466                 return 1;
2467         case 'I':
2468                 return val >= 0 && val <= 32;
2469         case 'J':
2470                 return val >= 0 && val <= 63;
2471         case 'K':
2472                 return val >= -128 && val <= 127;
2473         case 'L':
2474                 return val == 0xff || val == 0xffff;
2475         case 'M':
2476                 return val >= 0 && val <= 3;
2477         case 'N':
2478                 return val >= 0 && val <= 255;
2479         case 'O':
2480                 return val >= 0 && val <= 127;
2481         default:
2482                 break;
2483         }
2484         panic("Invalid immediate constraint found");
2485         return 0;
2486 }
2487
2488 static
2489 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2490 {
2491         int          minus         = 0;
2492         tarval      *offset        = NULL;
2493         int          offset_sign   = 0;
2494         long         val = 0;
2495         ir_entity   *symconst_ent  = NULL;
2496         int          symconst_sign = 0;
2497         ir_mode     *mode;
2498         ir_node     *cnst          = NULL;
2499         ir_node     *symconst      = NULL;
2500         ir_node     *res;
2501         ir_graph    *irg;
2502         dbg_info    *dbgi;
2503         ir_node     *block;
2504
2505         mode = get_irn_mode(node);
2506         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2507                 return NULL;
2508         }
2509
2510         if(is_Minus(node)) {
2511                 minus = 1;
2512                 node  = get_Minus_op(node);
2513         }
2514
2515         if(is_Const(node)) {
2516                 cnst        = node;
2517                 symconst    = NULL;
2518                 offset_sign = minus;
2519         } else if(is_SymConst(node)) {
2520                 cnst          = NULL;
2521                 symconst      = node;
2522                 symconst_sign = minus;
2523         } else if(is_Add(node)) {
2524                 ir_node *left  = get_Add_left(node);
2525                 ir_node *right = get_Add_right(node);
2526                 if(is_Const(left) && is_SymConst(right)) {
2527                         cnst          = left;
2528                         symconst      = right;
2529                         symconst_sign = minus;
2530                         offset_sign   = minus;
2531                 } else if(is_SymConst(left) && is_Const(right)) {
2532                         cnst          = right;
2533                         symconst      = left;
2534                         symconst_sign = minus;
2535                         offset_sign   = minus;
2536                 }
2537         } else if(is_Sub(node)) {
2538                 ir_node *left  = get_Sub_left(node);
2539                 ir_node *right = get_Sub_right(node);
2540                 if(is_Const(left) && is_SymConst(right)) {
2541                         cnst          = left;
2542                         symconst      = right;
2543                         symconst_sign = !minus;
2544                         offset_sign   = minus;
2545                 } else if(is_SymConst(left) && is_Const(right)) {
2546                         cnst          = right;
2547                         symconst      = left;
2548                         symconst_sign = minus;
2549                         offset_sign   = !minus;
2550                 }
2551         } else {
2552                 return NULL;
2553         }
2554
2555         if(cnst != NULL) {
2556                 offset = get_Const_tarval(cnst);
2557                 if(tarval_is_long(offset)) {
2558                         val = get_tarval_long(offset);
2559                 } else if(tarval_is_null(offset)) {
2560                         val = 0;
2561                 } else {
2562                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2563                                    "long?\n", cnst);
2564                         return NULL;
2565                 }
2566
2567                 if(!check_immediate_constraint(val, immediate_constraint_type))
2568                         return NULL;
2569         }
2570         if(symconst != NULL) {
2571                 if(immediate_constraint_type != 0) {
2572                         /* we need full 32bits for symconsts */
2573                         return NULL;
2574                 }
2575
2576                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2577                         return NULL;
2578                 symconst_ent = get_SymConst_entity(symconst);
2579         }
2580         if(cnst == NULL && symconst == NULL)
2581                 return NULL;
2582
2583         if(offset_sign && offset != NULL) {
2584                 offset = tarval_neg(offset);
2585         }
2586
2587         irg   = current_ir_graph;
2588         dbgi  = get_irn_dbg_info(node);
2589         block = get_irg_start_block(irg);
2590         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent,
2591                                       symconst_sign, val);
2592         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2593
2594         return res;
2595 }
2596
2597 static
2598 ir_node *create_immediate_or_transform(ir_node *node, char immediate_constraint_type)
2599 {
2600         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2601         if (new_node == NULL) {
2602                 new_node = be_transform_node(node);
2603         }
2604         return new_node;
2605 }
2606
2607 typedef struct constraint_t constraint_t;
2608 struct constraint_t {
2609         int                         is_in;
2610         int                         n_outs;
2611         const arch_register_req_t **out_reqs;
2612
2613         const arch_register_req_t  *req;
2614         unsigned                    immediate_possible;
2615         char                        immediate_type;
2616 };
2617
2618 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2619 {
2620         int                          immediate_possible = 0;
2621         char                         immediate_type     = 0;
2622         unsigned                     limited            = 0;
2623         const arch_register_class_t *cls                = NULL;
2624         ir_graph                    *irg;
2625         struct obstack              *obst;
2626         arch_register_req_t         *req;
2627         unsigned                    *limited_ptr;
2628         int                          p;
2629         int                          same_as = -1;
2630
2631         /* TODO: replace all the asserts with nice error messages */
2632
2633         printf("Constraint: %s\n", c);
2634
2635         while(*c != 0) {
2636                 switch(*c) {
2637                 case ' ':
2638                 case '\t':
2639                 case '\n':
2640                         break;
2641
2642                 case 'a':
2643                         assert(cls == NULL ||
2644                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2645                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2646                         limited |= 1 << REG_EAX;
2647                         break;
2648                 case 'b':
2649                         assert(cls == NULL ||
2650                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2651                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2652                         limited |= 1 << REG_EBX;
2653                         break;
2654                 case 'c':
2655                         assert(cls == NULL ||
2656                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2657                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2658                         limited |= 1 << REG_ECX;
2659                         break;
2660                 case 'd':
2661                         assert(cls == NULL ||
2662                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2663                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2664                         limited |= 1 << REG_EDX;
2665                         break;
2666                 case 'D':
2667                         assert(cls == NULL ||
2668                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2669                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2670                         limited |= 1 << REG_EDI;
2671                         break;
2672                 case 'S':
2673                         assert(cls == NULL ||
2674                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2675                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2676                         limited |= 1 << REG_ESI;
2677                         break;
2678                 case 'Q':
2679                 case 'q': /* q means lower part of the regs only, this makes no
2680                                    * difference to Q for us (we only assigne whole registers) */
2681                         assert(cls == NULL ||
2682                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2683                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2684                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2685                                    1 << REG_EDX;
2686                         break;
2687                 case 'A':
2688                         assert(cls == NULL ||
2689                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2690                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2691                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2692                         break;
2693                 case 'l':
2694                         assert(cls == NULL ||
2695                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2696                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2697                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2698                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2699                                    1 << REG_EBP;
2700                         break;
2701
2702                 case 'R':
2703                 case 'r':
2704                 case 'p':
2705                         assert(cls == NULL);
2706                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2707                         break;
2708
2709                 case 'f':
2710                 case 't':
2711                 case 'u':
2712                         /* TODO: mark values so the x87 simulator knows about t and u */
2713                         assert(cls == NULL);
2714                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2715                         break;
2716
2717                 case 'Y':
2718                 case 'x':
2719                         assert(cls == NULL);
2720                         /* TODO: check that sse2 is supported */
2721                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2722                         break;
2723
2724                 case 'I':
2725                 case 'J':
2726                 case 'K':
2727                 case 'L':
2728                 case 'M':
2729                 case 'N':
2730                 case 'O':
2731                         assert(!immediate_possible);
2732                         immediate_possible = 1;
2733                         immediate_type     = *c;
2734                         break;
2735                 case 'n':
2736                 case 'i':
2737                         assert(!immediate_possible);
2738                         immediate_possible = 1;
2739                         break;
2740
2741                 case 'g':
2742                         assert(!immediate_possible && cls == NULL);
2743                         immediate_possible = 1;
2744                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2745                         break;
2746
2747                 case '0':
2748                 case '1':
2749                 case '2':
2750                 case '3':
2751                 case '4':
2752                 case '5':
2753                 case '6':
2754                 case '7':
2755                 case '8':
2756                 case '9':
2757                         assert(constraint->is_in && "can only specify same constraint "
2758                                "on input");
2759
2760                         sscanf(c, "%d%n", &same_as, &p);
2761                         if(same_as >= 0) {
2762                                 c += p;
2763                                 continue;
2764                         }
2765                         break;
2766
2767                 case 'E': /* no float consts yet */
2768                 case 'F': /* no float consts yet */
2769                 case 's': /* makes no sense on x86 */
2770                 case 'X': /* we can't support that in firm */
2771                 case 'm':
2772                 case 'o':
2773                 case 'V':
2774                 case '<': /* no autodecrement on x86 */
2775                 case '>': /* no autoincrement on x86 */
2776                 case 'C': /* sse constant not supported yet */
2777                 case 'G': /* 80387 constant not supported yet */
2778                 case 'y': /* we don't support mmx registers yet */
2779                 case 'Z': /* not available in 32 bit mode */
2780                 case 'e': /* not available in 32 bit mode */
2781                         assert(0 && "asm constraint not supported");
2782                         break;
2783                 default:
2784                         assert(0 && "unknown asm constraint found");
2785                         break;
2786                 }
2787                 ++c;
2788         }
2789
2790         if(same_as >= 0) {
2791                 const arch_register_req_t *other_constr;
2792
2793                 assert(cls == NULL && "same as and register constraint not supported");
2794                 assert(!immediate_possible && "same as and immediate constraint not "
2795                        "supported");
2796                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2797                        "same_as constraint");
2798
2799                 other_constr         = constraint->out_reqs[same_as];
2800
2801                 req                  = obstack_alloc(obst, sizeof(req[0]));
2802                 req->cls             = other_constr->cls;
2803                 req->type            = arch_register_req_type_should_be_same;
2804                 req->limited         = NULL;
2805                 req->other_same      = pos;
2806                 req->other_different = -1;
2807
2808                 /* switch constraints. This is because in firm we have same_as
2809                  * constraints on the output constraints while in the gcc asm syntax
2810                  * they are specified on the input constraints */
2811                 constraint->req               = other_constr;
2812                 constraint->out_reqs[same_as] = req;
2813                 constraint->immediate_possible = 0;
2814                 return;
2815         }
2816
2817         if(immediate_possible && cls == NULL) {
2818                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2819         }
2820         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2821         assert(cls != NULL);
2822
2823         if(immediate_possible) {
2824                 assert(constraint->is_in
2825                        && "imeediates make no sense for output constraints");
2826         }
2827         /* todo: check types (no float input on 'r' constrainted in and such... */
2828
2829         irg  = current_ir_graph;
2830         obst = get_irg_obstack(irg);
2831
2832         if(limited != 0) {
2833                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2834                 limited_ptr  = (unsigned*) (req+1);
2835         } else {
2836                 req = obstack_alloc(obst, sizeof(req[0]));
2837         }
2838         memset(req, 0, sizeof(req[0]));
2839
2840         if(limited != 0) {
2841                 req->type    = arch_register_req_type_limited;
2842                 *limited_ptr = limited;
2843                 req->limited = limited_ptr;
2844         } else {
2845                 req->type    = arch_register_req_type_normal;
2846         }
2847         req->cls = cls;
2848
2849         constraint->req                = req;
2850         constraint->immediate_possible = immediate_possible;
2851         constraint->immediate_type     = immediate_type;
2852 }
2853
2854 static
2855 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2856                    const char *c)
2857 {
2858         (void) node;
2859         (void) pos;
2860         (void) constraint;
2861         (void) c;
2862         panic("Clobbers not supported yet");
2863 }
2864
2865 ir_node *gen_ASM(ir_node *node)
2866 {
2867         int                   i, arity;
2868         ir_graph             *irg   = current_ir_graph;
2869         ir_node              *block = be_transform_node(get_nodes_block(node));
2870         dbg_info             *dbgi  = get_irn_dbg_info(node);
2871         ir_node             **in;
2872         ir_node              *res;
2873         int                   out_arity;
2874         int                   n_outs;
2875         int                   n_clobbers;
2876         void                 *generic_attr;
2877         ia32_asm_attr_t      *attr;
2878         const arch_register_req_t **out_reqs;
2879         const arch_register_req_t **in_reqs;
2880         struct obstack       *obst;
2881         constraint_t          parsed_constraint;
2882
2883         /* transform inputs */
2884         arity = get_irn_arity(node);
2885         in    = alloca(arity * sizeof(in[0]));
2886         memset(in, 0, arity * sizeof(in[0]));
2887
2888         n_outs     = get_ASM_n_output_constraints(node);
2889         n_clobbers = get_ASM_n_clobbers(node);
2890         out_arity  = n_outs + n_clobbers;
2891
2892         /* construct register constraints */
2893         obst     = get_irg_obstack(irg);
2894         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2895         parsed_constraint.out_reqs = out_reqs;
2896         parsed_constraint.n_outs   = n_outs;
2897         parsed_constraint.is_in    = 0;
2898         for(i = 0; i < out_arity; ++i) {
2899                 const char   *c;
2900
2901                 if(i < n_outs) {
2902                         const ir_asm_constraint *constraint;
2903                         constraint = & get_ASM_output_constraints(node) [i];
2904                         c = get_id_str(constraint->constraint);
2905                         parse_asm_constraint(i, &parsed_constraint, c);
2906                 } else {
2907                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2908                         c = get_id_str(glob_id);
2909                         parse_clobber(node, i, &parsed_constraint, c);
2910                 }
2911                 out_reqs[i] = parsed_constraint.req;
2912         }
2913
2914         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2915         parsed_constraint.is_in = 1;
2916         for(i = 0; i < arity; ++i) {
2917                 const ir_asm_constraint   *constraint;
2918                 ident                     *constr_id;
2919                 const char                *c;
2920
2921                 constraint = & get_ASM_input_constraints(node) [i];
2922                 constr_id  = constraint->constraint;
2923                 c          = get_id_str(constr_id);
2924                 parse_asm_constraint(i, &parsed_constraint, c);
2925                 in_reqs[i] = parsed_constraint.req;
2926
2927                 if(parsed_constraint.immediate_possible) {
2928                         ir_node *pred      = get_irn_n(node, i);
2929                         char     imm_type  = parsed_constraint.immediate_type;
2930                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2931
2932                         if(immediate != NULL) {
2933                                 in[i] = immediate;
2934                         }
2935                 }
2936         }
2937
2938         /* transform inputs */
2939         for(i = 0; i < arity; ++i) {
2940                 ir_node *pred;
2941                 ir_node *transformed;
2942
2943                 if(in[i] != NULL)
2944                         continue;
2945
2946                 pred        = get_irn_n(node, i);
2947                 transformed = be_transform_node(pred);
2948                 in[i]       = transformed;
2949         }
2950
2951         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2952
2953         generic_attr   = get_irn_generic_attr(res);
2954         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
2955         attr->asm_text = get_ASM_text(node);
2956         set_ia32_out_req_all(res, out_reqs);
2957         set_ia32_in_req_all(res, in_reqs);
2958
2959         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2960
2961         return res;
2962 }
2963
2964 /********************************************
2965  *  _                          _
2966  * | |                        | |
2967  * | |__   ___ _ __   ___   __| | ___  ___
2968  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2969  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2970  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2971  *
2972  ********************************************/
2973
2974 static ir_node *gen_be_StackParam(ir_node *node) {
2975         ir_node  *block      = be_transform_node(get_nodes_block(node));
2976         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2977         ir_node   *new_ptr   = be_transform_node(ptr);
2978         ir_node   *new_op    = NULL;
2979         ir_graph  *irg       = current_ir_graph;
2980         dbg_info  *dbgi      = get_irn_dbg_info(node);
2981         ir_node   *nomem     = new_rd_NoMem(current_ir_graph);
2982         ir_entity *ent       = arch_get_frame_entity(env_cg->arch_env, node);
2983         ir_mode   *load_mode = get_irn_mode(node);
2984         ir_node   *noreg     = ia32_new_NoReg_gp(env_cg);
2985         ir_mode   *proj_mode;
2986         long      pn_res;
2987
2988         if (mode_is_float(load_mode)) {
2989                 if (USE_SSE2(env_cg)) {
2990                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2991                         pn_res    = pn_ia32_xLoad_res;
2992                         proj_mode = mode_xmm;
2993                 } else {
2994                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem, load_mode);
2995                         pn_res    = pn_ia32_vfld_res;
2996                         proj_mode = mode_vfp;
2997                 }
2998         } else {
2999                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
3000                 proj_mode = mode_Iu;
3001                 pn_res = pn_ia32_Load_res;
3002         }
3003
3004         set_irn_pinned(new_op, op_pin_state_floats);
3005         set_ia32_frame_ent(new_op, ent);
3006         set_ia32_use_frame(new_op);
3007
3008         set_ia32_op_type(new_op, ia32_AddrModeS);
3009         set_ia32_am_flavour(new_op, ia32_am_B);
3010         set_ia32_ls_mode(new_op, load_mode);
3011         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
3012
3013         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3014
3015         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
3016 }
3017
3018 /**
3019  * Transforms a FrameAddr into an ia32 Add.
3020  */
3021 static ir_node *gen_be_FrameAddr(ir_node *node) {
3022         ir_node  *block  = be_transform_node(get_nodes_block(node));
3023         ir_node  *op     = be_get_FrameAddr_frame(node);
3024         ir_node  *new_op = be_transform_node(op);
3025         ir_graph *irg    = current_ir_graph;
3026         dbg_info *dbgi   = get_irn_dbg_info(node);
3027         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3028         ir_node  *res;
3029
3030         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3031         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
3032         set_ia32_use_frame(res);
3033         set_ia32_am_flavour(res, ia32_am_OB);
3034
3035         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3036
3037         return res;
3038 }
3039
3040 /**
3041  * Transforms a FrameLoad into an ia32 Load.
3042  */
3043 static ir_node *gen_be_FrameLoad(ir_node *node) {
3044         ir_node   *block   = be_transform_node(get_nodes_block(node));
3045         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
3046         ir_node   *new_mem = be_transform_node(mem);
3047         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
3048         ir_node   *new_ptr = be_transform_node(ptr);
3049         ir_node   *new_op  = NULL;
3050         ir_graph  *irg     = current_ir_graph;
3051         dbg_info  *dbgi    = get_irn_dbg_info(node);
3052         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
3053         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
3054         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
3055         ir_node   *projs[pn_Load_max];
3056
3057         ia32_collect_Projs(node, projs, pn_Load_max);
3058
3059         if (mode_is_float(mode)) {
3060                 if (USE_SSE2(env_cg)) {
3061                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
3062                 }
3063                 else {
3064                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, mode);
3065                 }
3066         }
3067         else {
3068                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
3069         }
3070
3071         set_irn_pinned(new_op, op_pin_state_floats);
3072         set_ia32_frame_ent(new_op, ent);
3073         set_ia32_use_frame(new_op);
3074
3075         set_ia32_op_type(new_op, ia32_AddrModeS);
3076         set_ia32_am_flavour(new_op, ia32_am_B);
3077         set_ia32_ls_mode(new_op, mode);
3078         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
3079
3080         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3081
3082         return new_op;
3083 }
3084
3085
3086 /**
3087  * Transforms a FrameStore into an ia32 Store.
3088  */
3089 static ir_node *gen_be_FrameStore(ir_node *node) {
3090         ir_node   *block   = be_transform_node(get_nodes_block(node));
3091         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
3092         ir_node   *new_mem = be_transform_node(mem);
3093         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
3094         ir_node   *new_ptr = be_transform_node(ptr);
3095         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
3096         ir_node   *new_val = be_transform_node(val);
3097         ir_node   *new_op  = NULL;
3098         ir_graph  *irg     = current_ir_graph;
3099         dbg_info  *dbgi    = get_irn_dbg_info(node);
3100         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
3101         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
3102         ir_mode   *mode    = get_irn_mode(val);
3103
3104         if (mode_is_float(mode)) {
3105                 if (USE_SSE2(env_cg)) {
3106                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3107                 } else {
3108                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, mode);
3109                 }
3110         } else if (get_mode_size_bits(mode) == 8) {
3111                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3112         } else {
3113                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3114         }
3115
3116         set_ia32_frame_ent(new_op, ent);
3117         set_ia32_use_frame(new_op);
3118
3119         set_ia32_op_type(new_op, ia32_AddrModeD);
3120         set_ia32_am_flavour(new_op, ia32_am_B);
3121         set_ia32_ls_mode(new_op, mode);
3122
3123         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3124
3125         return new_op;
3126 }
3127
3128 /**
3129  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3130  */
3131 static ir_node *gen_be_Return(ir_node *node) {
3132         ir_graph  *irg     = current_ir_graph;
3133         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3134         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3135         ir_entity *ent     = get_irg_entity(irg);
3136         ir_type   *tp      = get_entity_type(ent);
3137         dbg_info  *dbgi;
3138         ir_node   *block;
3139         ir_type   *res_type;
3140         ir_mode   *mode;
3141         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3142         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3143         ir_node   *noreg;
3144         ir_node   **in;
3145         int       pn_ret_val, pn_ret_mem, arity, i;
3146
3147         assert(ret_val != NULL);
3148         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3149                 return be_duplicate_node(node);
3150         }
3151
3152         res_type = get_method_res_type(tp, 0);
3153
3154         if (! is_Primitive_type(res_type)) {
3155                 return be_duplicate_node(node);
3156         }
3157
3158         mode = get_type_mode(res_type);
3159         if (! mode_is_float(mode)) {
3160                 return be_duplicate_node(node);
3161         }
3162
3163         assert(get_method_n_ress(tp) == 1);
3164
3165         pn_ret_val = get_Proj_proj(ret_val);
3166         pn_ret_mem = get_Proj_proj(ret_mem);
3167
3168         /* get the Barrier */
3169         barrier = get_Proj_pred(ret_val);
3170
3171         /* get result input of the Barrier */
3172         ret_val     = get_irn_n(barrier, pn_ret_val);
3173         new_ret_val = be_transform_node(ret_val);
3174
3175         /* get memory input of the Barrier */
3176         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3177         new_ret_mem = be_transform_node(ret_mem);
3178
3179         frame = get_irg_frame(irg);
3180
3181         dbgi  = get_irn_dbg_info(barrier);
3182         block = be_transform_node(get_nodes_block(barrier));
3183
3184         noreg = ia32_new_NoReg_gp(env_cg);
3185
3186         /* store xmm0 onto stack */
3187         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3188                                              new_ret_val, new_ret_mem);
3189         set_ia32_ls_mode(sse_store, mode);
3190         set_ia32_op_type(sse_store, ia32_AddrModeD);
3191         set_ia32_use_frame(sse_store);
3192         set_ia32_am_flavour(sse_store, ia32_am_B);
3193
3194         /* load into x87 register */
3195         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3196         set_ia32_op_type(fld, ia32_AddrModeS);
3197         set_ia32_use_frame(fld);
3198         set_ia32_am_flavour(fld, ia32_am_B);
3199
3200         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3201         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3202
3203         /* create a new barrier */
3204         arity = get_irn_arity(barrier);
3205         in = alloca(arity * sizeof(in[0]));
3206         for (i = 0; i < arity; ++i) {
3207                 ir_node *new_in;
3208
3209                 if (i == pn_ret_val) {
3210                         new_in = fld;
3211                 } else if (i == pn_ret_mem) {
3212                         new_in = mproj;
3213                 } else {
3214                         ir_node *in = get_irn_n(barrier, i);
3215                         new_in = be_transform_node(in);
3216                 }
3217                 in[i] = new_in;
3218         }
3219
3220         new_barrier = new_ir_node(dbgi, irg, block,
3221                                   get_irn_op(barrier), get_irn_mode(barrier),
3222                                   arity, in);
3223         copy_node_attr(barrier, new_barrier);
3224         be_duplicate_deps(barrier, new_barrier);
3225         be_set_transformed_node(barrier, new_barrier);
3226         mark_irn_visited(barrier);
3227
3228         /* transform normally */
3229         return be_duplicate_node(node);
3230 }
3231
3232 /**
3233  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3234  */
3235 static ir_node *gen_be_AddSP(ir_node *node) {
3236         ir_node  *block  = be_transform_node(get_nodes_block(node));
3237         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3238         ir_node  *new_sz;
3239         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3240         ir_node  *new_sp = be_transform_node(sp);
3241         ir_graph *irg    = current_ir_graph;
3242         dbg_info *dbgi   = get_irn_dbg_info(node);
3243         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3244         ir_node  *nomem  = new_NoMem();
3245         ir_node  *new_op;
3246
3247         new_sz = create_immediate_or_transform(sz, 0);
3248
3249         /* ia32 stack grows in reverse direction, make a SubSP */
3250         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz,
3251                                    nomem);
3252         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3253         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3254
3255         return new_op;
3256 }
3257
3258 /**
3259  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3260  */
3261 static ir_node *gen_be_SubSP(ir_node *node) {
3262         ir_node  *block  = be_transform_node(get_nodes_block(node));
3263         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3264         ir_node  *new_sz;
3265         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3266         ir_node  *new_sp = be_transform_node(sp);
3267         ir_graph *irg    = current_ir_graph;
3268         dbg_info *dbgi   = get_irn_dbg_info(node);
3269         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3270         ir_node  *nomem  = new_NoMem();
3271         ir_node  *new_op;
3272
3273         new_sz = create_immediate_or_transform(sz, 0);
3274
3275         /* ia32 stack grows in reverse direction, make an AddSP */
3276         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3277         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3278         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3279
3280         return new_op;
3281 }
3282
3283 /**
3284  * This function just sets the register for the Unknown node
3285  * as this is not done during register allocation because Unknown
3286  * is an "ignore" node.
3287  */
3288 static ir_node *gen_Unknown(ir_node *node) {
3289         ir_mode *mode = get_irn_mode(node);
3290
3291         if (mode_is_float(mode)) {
3292 #if 0
3293                 /* Unknown nodes are buggy in x87 sim, use zero for now... */
3294                 if (USE_SSE2(env_cg))
3295                 else
3296                         return ia32_new_Unknown_vfp(env_cg);
3297 #else
3298                 if (!USE_SSE2(env_cg)) {
3299                         ir_graph *irg   = current_ir_graph;
3300                         dbg_info *dbgi  = get_irn_dbg_info(node);
3301                         ir_node  *block = get_irg_start_block(irg);
3302                         return new_rd_ia32_vfldz(dbgi, irg, block);
3303                 } else {
3304                         return ia32_new_Unknown_xmm(env_cg);
3305                 }
3306 #endif
3307         } else if (mode_needs_gp_reg(mode)) {
3308                 return ia32_new_Unknown_gp(env_cg);
3309         } else {
3310                 assert(0 && "unsupported Unknown-Mode");
3311         }
3312
3313         return NULL;
3314 }
3315
3316 /**
3317  * Change some phi modes
3318  */
3319 static ir_node *gen_Phi(ir_node *node) {
3320         ir_node  *block = be_transform_node(get_nodes_block(node));
3321         ir_graph *irg   = current_ir_graph;
3322         dbg_info *dbgi  = get_irn_dbg_info(node);
3323         ir_mode  *mode  = get_irn_mode(node);
3324         ir_node  *phi;
3325
3326         if(mode_needs_gp_reg(mode)) {
3327                 /* we shouldn't have any 64bit stuff around anymore */
3328                 assert(get_mode_size_bits(mode) <= 32);
3329                 /* all integer operations are on 32bit registers now */
3330                 mode = mode_Iu;
3331         } else if(mode_is_float(mode)) {
3332                 if (USE_SSE2(env_cg)) {
3333                         mode = mode_xmm;
3334                 } else {
3335                         mode = mode_vfp;
3336                 }
3337         }
3338
3339         /* phi nodes allow loops, so we use the old arguments for now
3340          * and fix this later */
3341         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3342         copy_node_attr(node, phi);
3343         be_duplicate_deps(node, phi);
3344
3345         be_set_transformed_node(node, phi);
3346         be_enqueue_preds(node);
3347
3348         return phi;
3349 }
3350
3351 /**
3352  * Transform IJmp
3353  */
3354 static ir_node *gen_IJmp(ir_node *node) {
3355         ir_node  *block    = be_transform_node(get_nodes_block(node));
3356         ir_graph *irg      = current_ir_graph;
3357         dbg_info *dbgi     = get_irn_dbg_info(node);
3358         ir_node  *new_op   = be_transform_node(get_IJmp_target(node));
3359         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3360         ir_node  *nomem    = new_NoMem();
3361         ir_node  *new_node;
3362
3363         new_node = new_rd_ia32_IJmp(dbgi, irg, block, noreg, noreg, new_op, nomem);
3364         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_unary);
3365
3366         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3367
3368         return new_node;
3369 }
3370
3371
3372 /**********************************************************************
3373  *  _                                _                   _
3374  * | |                              | |                 | |
3375  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3376  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3377  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3378  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3379  *
3380  **********************************************************************/
3381
3382 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3383
3384 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3385                                      ir_node *mem);
3386
3387 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3388                                       ir_node *val, ir_node *mem);
3389
3390 /**
3391  * Transforms a lowered Load into a "real" one.
3392  */
3393 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3394 {
3395         ir_node  *block   = be_transform_node(get_nodes_block(node));
3396         ir_node  *ptr     = get_irn_n(node, 0);
3397         ir_node  *new_ptr = be_transform_node(ptr);
3398         ir_node  *mem     = get_irn_n(node, 1);
3399         ir_node  *new_mem = be_transform_node(mem);
3400         ir_graph *irg     = current_ir_graph;
3401         dbg_info *dbgi    = get_irn_dbg_info(node);
3402         ir_mode  *mode    = get_ia32_ls_mode(node);
3403         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3404         ir_node  *new_op;
3405
3406         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3407
3408         set_ia32_op_type(new_op, ia32_AddrModeS);
3409         set_ia32_am_flavour(new_op, ia32_am_OB);
3410         set_ia32_am_offs_int(new_op, 0);
3411         set_ia32_am_scale(new_op, 1);
3412         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3413         if (is_ia32_am_sc_sign(node))
3414                 set_ia32_am_sc_sign(new_op);
3415         set_ia32_ls_mode(new_op, mode);
3416         if (is_ia32_use_frame(node)) {
3417                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3418                 set_ia32_use_frame(new_op);
3419         }
3420
3421         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3422
3423         return new_op;
3424 }
3425
3426 /**
3427  * Transforms a lowered Store into a "real" one.
3428  */
3429 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3430 {
3431         ir_node  *block   = be_transform_node(get_nodes_block(node));
3432         ir_node  *ptr     = get_irn_n(node, 0);
3433         ir_node  *new_ptr = be_transform_node(ptr);
3434         ir_node  *val     = get_irn_n(node, 1);
3435         ir_node  *new_val = be_transform_node(val);
3436         ir_node  *mem     = get_irn_n(node, 2);
3437         ir_node  *new_mem = be_transform_node(mem);
3438         ir_graph *irg     = current_ir_graph;
3439         dbg_info *dbgi    = get_irn_dbg_info(node);
3440         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3441         ir_mode  *mode    = get_ia32_ls_mode(node);
3442         ir_node  *new_op;
3443         long     am_offs;
3444         ia32_am_flavour_t am_flav = ia32_B;
3445
3446         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3447
3448         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3449                 am_flav |= ia32_O;
3450                 add_ia32_am_offs_int(new_op, am_offs);
3451         }
3452
3453         set_ia32_op_type(new_op, ia32_AddrModeD);
3454         set_ia32_am_flavour(new_op, am_flav);
3455         set_ia32_ls_mode(new_op, mode);
3456         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3457         set_ia32_use_frame(new_op);
3458
3459         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3460
3461         return new_op;
3462 }
3463
3464
3465 /**
3466  * Transforms an ia32_l_XXX into a "real" XXX node
3467  *
3468  * @param env   The transformation environment
3469  * @return the created ia32 XXX node
3470  */
3471 #define GEN_LOWERED_OP(op)                                                \
3472         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3473                 return gen_binop(node, get_binop_left(node),                      \
3474                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3475         }
3476
3477 #define GEN_LOWERED_x87_OP(op)                                                 \
3478         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3479                 ir_node *new_op;                                                       \
3480                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3481                                              get_binop_right(node), new_rd_ia32_##op); \
3482                 return new_op;                                                         \
3483         }
3484
3485 #define GEN_LOWERED_UNOP(op)                                                   \
3486         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3487                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3488         }
3489
3490 #define GEN_LOWERED_SHIFT_OP(l_op, op)                                         \
3491         static ir_node *gen_ia32_##l_op(ir_node *node) {                           \
3492                 return gen_shift_binop(node, get_irn_n(node, 0),                       \
3493                                        get_irn_n(node, 1), new_rd_ia32_##op);          \
3494         }
3495
3496 #define GEN_LOWERED_LOAD(op)                                   \
3497         static ir_node *gen_ia32_l_##op(ir_node *node) {           \
3498                 return gen_lowered_Load(node, new_rd_ia32_##op);       \
3499         }
3500
3501 #define GEN_LOWERED_STORE(op)                                \
3502         static ir_node *gen_ia32_l_##op(ir_node *node) {         \
3503                 return gen_lowered_Store(node, new_rd_ia32_##op);    \
3504         }
3505
3506 GEN_LOWERED_OP(Adc)
3507 GEN_LOWERED_OP(Add)
3508 GEN_LOWERED_OP(Sbb)
3509 GEN_LOWERED_OP(Sub)
3510 GEN_LOWERED_OP(IMul)
3511 GEN_LOWERED_OP(Xor)
3512 GEN_LOWERED_x87_OP(vfprem)
3513 GEN_LOWERED_x87_OP(vfmul)
3514 GEN_LOWERED_x87_OP(vfsub)
3515
3516 GEN_LOWERED_UNOP(Neg)
3517
3518 GEN_LOWERED_LOAD(vfild)
3519 GEN_LOWERED_LOAD(Load)
3520 GEN_LOWERED_STORE(Store)
3521
3522 /**
3523  * Transforms a l_vfist into a "real" vfist node.
3524  *
3525  * @param env   The transformation environment
3526  * @return the created ia32 vfist node
3527  */
3528 static ir_node *gen_ia32_l_vfist(ir_node *node) {
3529         ir_node  *block      = be_transform_node(get_nodes_block(node));
3530         ir_node  *ptr        = get_irn_n(node, 0);
3531         ir_node  *new_ptr    = be_transform_node(ptr);
3532         ir_node  *val        = get_irn_n(node, 1);
3533         ir_node  *new_val    = be_transform_node(val);
3534         ir_node  *mem        = get_irn_n(node, 2);
3535         ir_node  *new_mem    = be_transform_node(mem);
3536         ir_graph *irg        = current_ir_graph;
3537         dbg_info *dbgi       = get_irn_dbg_info(node);
3538         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3539         ir_mode  *mode       = get_ia32_ls_mode(node);
3540         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
3541         ir_node  *new_op;
3542         long     am_offs;
3543         ia32_am_flavour_t am_flav = ia32_B;
3544
3545         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_val,
3546                                    trunc_mode, new_mem);
3547
3548         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3549                 am_flav |= ia32_O;
3550                 add_ia32_am_offs_int(new_op, am_offs);
3551         }
3552
3553         set_ia32_op_type(new_op, ia32_AddrModeD);
3554         set_ia32_am_flavour(new_op, am_flav);
3555         set_ia32_ls_mode(new_op, mode);
3556         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3557         set_ia32_use_frame(new_op);
3558
3559         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3560
3561         return new_op;
3562 }
3563
3564 /**
3565  * Transforms a l_vfdiv into a "real" vfdiv node.
3566  *
3567  * @param env   The transformation environment
3568  * @return the created ia32 vfdiv node
3569  */
3570 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3571         ir_node  *block     = be_transform_node(get_nodes_block(node));
3572         ir_node  *left      = get_binop_left(node);
3573         ir_node  *new_left  = be_transform_node(left);
3574         ir_node  *right     = get_binop_right(node);
3575         ir_node  *new_right = be_transform_node(right);
3576         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3577         ir_graph *irg       = current_ir_graph;
3578         dbg_info *dbgi      = get_irn_dbg_info(node);
3579         ir_node  *fpcw      = get_fpcw();
3580         ir_node  *vfdiv;
3581
3582         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left,
3583                                   new_right, new_NoMem(), fpcw);
3584         clear_ia32_commutative(vfdiv);
3585         set_ia32_am_support(vfdiv, ia32_am_Source, ia32_am_binary);
3586
3587         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3588
3589         return vfdiv;
3590 }
3591
3592 /**
3593  * Transforms a l_MulS into a "real" MulS node.
3594  *
3595  * @param env   The transformation environment
3596  * @return the created ia32 Mul node
3597  */
3598 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3599         ir_node  *block     = be_transform_node(get_nodes_block(node));
3600         ir_node  *left      = get_binop_left(node);
3601         ir_node  *new_left  = be_transform_node(left);
3602         ir_node  *right     = get_binop_right(node);
3603         ir_node  *new_right = be_transform_node(right);
3604         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3605         ir_graph *irg       = current_ir_graph;
3606         dbg_info *dbgi      = get_irn_dbg_info(node);
3607
3608         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3609         /* and then skip the result Proj, because all needed Projs are already there. */
3610         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left,
3611                                         new_right, new_NoMem());
3612         clear_ia32_commutative(muls);
3613         set_ia32_am_support(muls, ia32_am_Source, ia32_am_binary);
3614
3615         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3616
3617         return muls;
3618 }
3619
3620 GEN_LOWERED_SHIFT_OP(l_ShlDep, Shl)
3621 GEN_LOWERED_SHIFT_OP(l_ShrDep, Shr)
3622 GEN_LOWERED_SHIFT_OP(l_Sar,    Sar)
3623 GEN_LOWERED_SHIFT_OP(l_SarDep, Sar)
3624
3625 /**
3626  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3627  * op1 - target to be shifted
3628  * op2 - contains bits to be shifted into target
3629  * op3 - shift count
3630  * Only op3 can be an immediate.
3631  */
3632 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3633                                          ir_node *op2, ir_node *count)
3634 {
3635         ir_node  *block     = be_transform_node(get_nodes_block(node));
3636         ir_node  *new_op1   = be_transform_node(op1);
3637         ir_node  *new_op2   = be_transform_node(op2);
3638         ir_node  *new_op    = NULL;
3639         ir_node  *new_count = be_transform_node(count);
3640         ir_graph *irg       = current_ir_graph;
3641         dbg_info *dbgi      = get_irn_dbg_info(node);
3642         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3643         ir_node  *nomem     = new_NoMem();
3644         ir_node  *imm_op;
3645         tarval   *tv;
3646
3647         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3648
3649         /* Check if immediate optimization is on and */
3650         /* if it's an operation with immediate.      */
3651         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3652
3653         /* Limit imm_op within range imm8 */
3654         if (imm_op) {
3655                 tv = get_ia32_Immop_tarval(imm_op);
3656
3657                 if (tv) {
3658                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3659                         set_ia32_Immop_tarval(imm_op, tv);
3660                 }
3661                 else {
3662                         imm_op = NULL;
3663                 }
3664         }
3665
3666         /* integer operations */
3667         if (imm_op) {
3668                 /* This is ShiftD with const */
3669                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3670
3671                 if (is_ia32_l_ShlD(node))
3672                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3673                                                   new_op1, new_op2, noreg, nomem);
3674                 else
3675                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3676                                                   new_op1, new_op2, noreg, nomem);
3677                 copy_ia32_Immop_attr(new_op, imm_op);
3678         }
3679         else {
3680                 /* This is a normal ShiftD */
3681                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3682                 if (is_ia32_l_ShlD(node))
3683                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3684                                                   new_op1, new_op2, new_count, nomem);
3685                 else
3686                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3687                                                   new_op1, new_op2, new_count, nomem);
3688         }
3689
3690         /* set AM support */
3691         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
3692
3693         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3694
3695         set_ia32_emit_cl(new_op);
3696
3697         return new_op;
3698 }
3699
3700 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3701         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3702                                         get_irn_n(node, 1), get_irn_n(node, 2));
3703 }
3704
3705 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3706         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3707                                         get_irn_n(node, 1), get_irn_n(node, 2));
3708 }
3709
3710 /**
3711  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3712  */
3713 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3714         ir_node         *block   = be_transform_node(get_nodes_block(node));
3715         ir_node         *val     = get_irn_n(node, 1);
3716         ir_node         *new_val = be_transform_node(val);
3717         ia32_code_gen_t *cg      = env_cg;
3718         ir_node         *res     = NULL;
3719         ir_graph        *irg     = current_ir_graph;
3720         dbg_info        *dbgi;
3721         ir_node         *noreg, *new_ptr, *new_mem;
3722         ir_node         *ptr, *mem;
3723
3724         if (USE_SSE2(cg)) {
3725                 return new_val;
3726         }
3727
3728         mem     = get_irn_n(node, 2);
3729         new_mem = be_transform_node(mem);
3730         ptr     = get_irn_n(node, 0);
3731         new_ptr = be_transform_node(ptr);
3732         noreg   = ia32_new_NoReg_gp(cg);
3733         dbgi    = get_irn_dbg_info(node);
3734
3735         /* Store x87 -> MEM */
3736         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, get_ia32_ls_mode(node));
3737         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3738         set_ia32_use_frame(res);
3739         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3740         set_ia32_am_flavour(res, ia32_B);
3741         set_ia32_op_type(res, ia32_AddrModeD);
3742
3743         /* Load MEM -> SSE */
3744         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3745         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3746         set_ia32_use_frame(res);
3747         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3748         set_ia32_am_flavour(res, ia32_B);
3749         set_ia32_op_type(res, ia32_AddrModeS);
3750         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3751
3752         return res;
3753 }
3754
3755 /**
3756  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3757  */
3758 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3759         ir_node         *block   = be_transform_node(get_nodes_block(node));
3760         ir_node         *val     = get_irn_n(node, 1);
3761         ir_node         *new_val = be_transform_node(val);
3762         ia32_code_gen_t *cg      = env_cg;
3763         ir_graph        *irg     = current_ir_graph;
3764         ir_node         *res     = NULL;
3765         ir_entity       *fent    = get_ia32_frame_ent(node);
3766         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3767         int             offs     = 0;
3768         ir_node         *noreg, *new_ptr, *new_mem;
3769         ir_node         *ptr, *mem;
3770         dbg_info        *dbgi;
3771
3772         if (! USE_SSE2(cg)) {
3773                 /* SSE unit is not used -> skip this node. */
3774                 return new_val;
3775         }
3776
3777         ptr     = get_irn_n(node, 0);
3778         new_ptr = be_transform_node(ptr);
3779         mem     = get_irn_n(node, 2);
3780         new_mem = be_transform_node(mem);
3781         noreg   = ia32_new_NoReg_gp(cg);
3782         dbgi    = get_irn_dbg_info(node);
3783
3784         /* Store SSE -> MEM */
3785         if (is_ia32_xLoad(skip_Proj(new_val))) {
3786                 ir_node *ld = skip_Proj(new_val);
3787
3788                 /* we can vfld the value directly into the fpu */
3789                 fent = get_ia32_frame_ent(ld);
3790                 ptr  = get_irn_n(ld, 0);
3791                 offs = get_ia32_am_offs_int(ld);
3792         } else {
3793                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3794                 set_ia32_frame_ent(res, fent);
3795                 set_ia32_use_frame(res);
3796                 set_ia32_ls_mode(res, lsmode);
3797                 set_ia32_am_flavour(res, ia32_B);
3798                 set_ia32_op_type(res, ia32_AddrModeD);
3799                 mem = res;
3800         }
3801
3802         /* Load MEM -> x87 */
3803         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
3804         set_ia32_frame_ent(res, fent);
3805         set_ia32_use_frame(res);
3806         add_ia32_am_offs_int(res, offs);
3807         set_ia32_am_flavour(res, ia32_B);
3808         set_ia32_op_type(res, ia32_AddrModeS);
3809         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3810
3811         return res;
3812 }
3813
3814 /*********************************************************
3815  *                  _             _      _
3816  *                 (_)           | |    (_)
3817  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3818  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3819  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3820  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3821  *
3822  *********************************************************/
3823
3824 /**
3825  * the BAD transformer.
3826  */
3827 static ir_node *bad_transform(ir_node *node) {
3828         panic("No transform function for %+F available.\n", node);
3829         return NULL;
3830 }
3831
3832 /**
3833  * Transform the Projs of an AddSP.
3834  */
3835 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3836         ir_node  *block    = be_transform_node(get_nodes_block(node));
3837         ir_node  *pred     = get_Proj_pred(node);
3838         ir_node  *new_pred = be_transform_node(pred);
3839         ir_graph *irg      = current_ir_graph;
3840         dbg_info *dbgi     = get_irn_dbg_info(node);
3841         long     proj      = get_Proj_proj(node);
3842
3843         if (proj == pn_be_AddSP_sp) {
3844                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3845                                            pn_ia32_SubSP_stack);
3846                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3847                 return res;
3848         } else if(proj == pn_be_AddSP_res) {
3849                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3850                                    pn_ia32_SubSP_addr);
3851         } else if (proj == pn_be_AddSP_M) {
3852                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3853         }
3854
3855         assert(0);
3856         return new_rd_Unknown(irg, get_irn_mode(node));
3857 }
3858
3859 /**
3860  * Transform the Projs of a SubSP.
3861  */
3862 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3863         ir_node  *block    = be_transform_node(get_nodes_block(node));
3864         ir_node  *pred     = get_Proj_pred(node);
3865         ir_node  *new_pred = be_transform_node(pred);
3866         ir_graph *irg      = current_ir_graph;
3867         dbg_info *dbgi     = get_irn_dbg_info(node);
3868         long     proj      = get_Proj_proj(node);
3869
3870         if (proj == pn_be_SubSP_sp) {
3871                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3872                                            pn_ia32_AddSP_stack);
3873                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3874                 return res;
3875         } else if (proj == pn_be_SubSP_M) {
3876                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3877         }
3878
3879         assert(0);
3880         return new_rd_Unknown(irg, get_irn_mode(node));
3881 }
3882
3883 /**
3884  * Transform and renumber the Projs from a Load.
3885  */
3886 static ir_node *gen_Proj_Load(ir_node *node) {
3887         ir_node  *block    = be_transform_node(get_nodes_block(node));
3888         ir_node  *pred     = get_Proj_pred(node);
3889         ir_node  *new_pred = be_transform_node(pred);
3890         ir_graph *irg      = current_ir_graph;
3891         dbg_info *dbgi     = get_irn_dbg_info(node);
3892         long     proj      = get_Proj_proj(node);
3893
3894         /* renumber the proj */
3895         if (is_ia32_Load(new_pred)) {
3896                 if (proj == pn_Load_res) {
3897                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3898                 } else if (proj == pn_Load_M) {
3899                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3900                 }
3901         } else if(is_ia32_Conv_I2I(new_pred)) {
3902                 set_irn_mode(new_pred, mode_T);
3903                 if (proj == pn_Load_res) {
3904                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, 0);
3905                 } else if (proj == pn_Load_M) {
3906                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
3907                 }
3908         } else if (is_ia32_xLoad(new_pred)) {
3909                 if (proj == pn_Load_res) {
3910                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3911                 } else if (proj == pn_Load_M) {
3912                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3913                 }
3914         } else if (is_ia32_vfld(new_pred)) {
3915                 if (proj == pn_Load_res) {
3916                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3917                 } else if (proj == pn_Load_M) {
3918                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3919                 }
3920         }
3921
3922         assert(0);
3923         return new_rd_Unknown(irg, get_irn_mode(node));
3924 }
3925
3926 /**
3927  * Transform and renumber the Projs from a DivMod like instruction.
3928  */
3929 static ir_node *gen_Proj_DivMod(ir_node *node) {
3930         ir_node  *block    = be_transform_node(get_nodes_block(node));
3931         ir_node  *pred     = get_Proj_pred(node);
3932         ir_node  *new_pred = be_transform_node(pred);
3933         ir_graph *irg      = current_ir_graph;
3934         dbg_info *dbgi     = get_irn_dbg_info(node);
3935         ir_mode  *mode     = get_irn_mode(node);
3936         long     proj      = get_Proj_proj(node);
3937
3938         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3939
3940         switch (get_irn_opcode(pred)) {
3941         case iro_Div:
3942                 switch (proj) {
3943                 case pn_Div_M:
3944                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3945                 case pn_Div_res:
3946                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3947                 default:
3948                         break;
3949                 }
3950                 break;
3951         case iro_Mod:
3952                 switch (proj) {
3953                 case pn_Mod_M:
3954                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3955                 case pn_Mod_res:
3956                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3957                 default:
3958                         break;
3959                 }
3960                 break;
3961         case iro_DivMod:
3962                 switch (proj) {
3963                 case pn_DivMod_M:
3964                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3965                 case pn_DivMod_res_div:
3966                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3967                 case pn_DivMod_res_mod:
3968                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3969                 default:
3970                         break;
3971                 }
3972                 break;
3973         default:
3974                 break;
3975         }
3976
3977         assert(0);
3978         return new_rd_Unknown(irg, mode);
3979 }
3980
3981 /**
3982  * Transform and renumber the Projs from a CopyB.
3983  */
3984 static ir_node *gen_Proj_CopyB(ir_node *node) {
3985         ir_node  *block    = be_transform_node(get_nodes_block(node));
3986         ir_node  *pred     = get_Proj_pred(node);
3987         ir_node  *new_pred = be_transform_node(pred);
3988         ir_graph *irg      = current_ir_graph;
3989         dbg_info *dbgi     = get_irn_dbg_info(node);
3990         ir_mode  *mode     = get_irn_mode(node);
3991         long     proj      = get_Proj_proj(node);
3992
3993         switch(proj) {
3994         case pn_CopyB_M_regular:
3995                 if (is_ia32_CopyB_i(new_pred)) {
3996                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3997                 } else if (is_ia32_CopyB(new_pred)) {
3998                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3999                 }
4000                 break;
4001         default:
4002                 break;
4003         }
4004
4005         assert(0);
4006         return new_rd_Unknown(irg, mode);
4007 }
4008
4009 /**
4010  * Transform and renumber the Projs from a vfdiv.
4011  */
4012 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
4013         ir_node  *block    = be_transform_node(get_nodes_block(node));
4014         ir_node  *pred     = get_Proj_pred(node);
4015         ir_node  *new_pred = be_transform_node(pred);
4016         ir_graph *irg      = current_ir_graph;
4017         dbg_info *dbgi     = get_irn_dbg_info(node);
4018         ir_mode  *mode     = get_irn_mode(node);
4019         long     proj      = get_Proj_proj(node);
4020
4021         switch (proj) {
4022         case pn_ia32_l_vfdiv_M:
4023                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4024         case pn_ia32_l_vfdiv_res:
4025                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4026         default:
4027                 assert(0);
4028         }
4029
4030         return new_rd_Unknown(irg, mode);
4031 }
4032
4033 /**
4034  * Transform and renumber the Projs from a Quot.
4035  */
4036 static ir_node *gen_Proj_Quot(ir_node *node) {
4037         ir_node  *block    = be_transform_node(get_nodes_block(node));
4038         ir_node  *pred     = get_Proj_pred(node);
4039         ir_node  *new_pred = be_transform_node(pred);
4040         ir_graph *irg      = current_ir_graph;
4041         dbg_info *dbgi     = get_irn_dbg_info(node);
4042         ir_mode  *mode     = get_irn_mode(node);
4043         long     proj      = get_Proj_proj(node);
4044
4045         switch(proj) {
4046         case pn_Quot_M:
4047                 if (is_ia32_xDiv(new_pred)) {
4048                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4049                 } else if (is_ia32_vfdiv(new_pred)) {
4050                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4051                 }
4052                 break;
4053         case pn_Quot_res:
4054                 if (is_ia32_xDiv(new_pred)) {
4055                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4056                 } else if (is_ia32_vfdiv(new_pred)) {
4057                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4058                 }
4059                 break;
4060         default:
4061                 break;
4062         }
4063
4064         assert(0);
4065         return new_rd_Unknown(irg, mode);
4066 }
4067
4068 /**
4069  * Transform the Thread Local Storage Proj.
4070  */
4071 static ir_node *gen_Proj_tls(ir_node *node) {
4072         ir_node  *block = be_transform_node(get_nodes_block(node));
4073         ir_graph *irg   = current_ir_graph;
4074         dbg_info *dbgi  = NULL;
4075         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4076
4077         return res;
4078 }
4079
4080 /**
4081  * Transform the Projs from a be_Call.
4082  */
4083 static ir_node *gen_Proj_be_Call(ir_node *node) {
4084         ir_node  *block       = be_transform_node(get_nodes_block(node));
4085         ir_node  *call        = get_Proj_pred(node);
4086         ir_node  *new_call    = be_transform_node(call);
4087         ir_graph *irg         = current_ir_graph;
4088         dbg_info *dbgi        = get_irn_dbg_info(node);
4089         ir_type  *method_type = be_Call_get_type(call);
4090         int       n_res       = get_method_n_ress(method_type);
4091         long      proj        = get_Proj_proj(node);
4092         ir_mode  *mode        = get_irn_mode(node);
4093         ir_node  *sse_load;
4094         const arch_register_class_t *cls;
4095
4096         /* The following is kinda tricky: If we're using SSE, then we have to
4097          * move the result value of the call in floating point registers to an
4098          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4099          * after the call, we have to make sure to correctly make the
4100          * MemProj and the result Proj use these 2 nodes
4101          */
4102         if (proj == pn_be_Call_M_regular) {
4103                 // get new node for result, are we doing the sse load/store hack?
4104                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4105                 ir_node *call_res_new;
4106                 ir_node *call_res_pred = NULL;
4107
4108                 if (call_res != NULL) {
4109                         call_res_new  = be_transform_node(call_res);
4110                         call_res_pred = get_Proj_pred(call_res_new);
4111                 }
4112
4113                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4114                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4115                                            pn_be_Call_M_regular);
4116                 } else {
4117                         assert(is_ia32_xLoad(call_res_pred));
4118                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4119                                            pn_ia32_xLoad_M);
4120                 }
4121         }
4122         if (USE_SSE2(env_cg) && proj >= pn_be_Call_first_res
4123                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)
4124                         && USE_SSE2(env_cg)) {
4125                 ir_node *fstp;
4126                 ir_node *frame = get_irg_frame(irg);
4127                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4128                 //ir_node *p;
4129                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4130                 ir_node *call_res;
4131
4132                 /* in case there is no memory output: create one to serialize the copy
4133                    FPU -> SSE */
4134                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4135                                        pn_be_Call_M_regular);
4136                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4137                                        pn_be_Call_first_res);
4138
4139                 /* store st(0) onto stack */
4140                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_res,
4141                                         call_mem, mode);
4142                 set_ia32_op_type(fstp, ia32_AddrModeD);
4143                 set_ia32_use_frame(fstp);
4144                 set_ia32_am_flavour(fstp, ia32_am_B);
4145
4146                 /* load into SSE register */
4147                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
4148                 set_ia32_ls_mode(sse_load, mode);
4149                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4150                 set_ia32_use_frame(sse_load);
4151                 set_ia32_am_flavour(sse_load, ia32_am_B);
4152
4153                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4154                                        pn_ia32_xLoad_res);
4155
4156 #if 0
4157                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
4158
4159                 /* get a Proj representing a caller save register */
4160                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
4161                 assert(is_Proj(p) && "Proj expected.");
4162
4163                 /* user of the the proj is the Keep */
4164                 p = get_edge_src_irn(get_irn_out_edge_first(p));
4165                 assert(be_is_Keep(p) && "Keep expected.");
4166 #endif
4167
4168                 return sse_load;
4169         }
4170
4171         /* transform call modes */
4172         if (mode_is_data(mode)) {
4173                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4174                 mode = cls->mode;
4175         }
4176
4177         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4178 }
4179
4180 /**
4181  * Transform the Projs from a Cmp.
4182  */
4183 static ir_node *gen_Proj_Cmp(ir_node *node)
4184 {
4185         /* normally Cmps are processed when looking at Cond nodes, but this case
4186          * can happen in complicated Psi conditions */
4187
4188         ir_node  *cmp       = get_Proj_pred(node);
4189         long      pnc       = get_Proj_proj(node);
4190         ir_node  *cmp_left  = get_Cmp_left(cmp);
4191         ir_node  *cmp_right = get_Cmp_right(cmp);
4192         ir_mode  *cmp_mode  = get_irn_mode(cmp_left);
4193         dbg_info *dbgi      = get_irn_dbg_info(cmp);
4194         ir_node  *block     = be_transform_node(get_nodes_block(node));
4195         ir_node  *res;
4196
4197         assert(!mode_is_float(cmp_mode));
4198
4199         if(!mode_is_signed(cmp_mode)) {
4200                 pnc |= ia32_pn_Cmp_Unsigned;
4201         }
4202
4203         res = create_set(pnc, cmp_left, cmp_right, dbgi, block);
4204         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, cmp));
4205
4206         return res;
4207 }
4208
4209 /**
4210  * Transform and potentially renumber Proj nodes.
4211  */
4212 static ir_node *gen_Proj(ir_node *node) {
4213         ir_graph *irg  = current_ir_graph;
4214         dbg_info *dbgi = get_irn_dbg_info(node);
4215         ir_node  *pred = get_Proj_pred(node);
4216         long     proj  = get_Proj_proj(node);
4217
4218         if (is_Store(pred) || be_is_FrameStore(pred)) {
4219                 if (proj == pn_Store_M) {
4220                         return be_transform_node(pred);
4221                 } else {
4222                         assert(0);
4223                         return new_r_Bad(irg);
4224                 }
4225         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
4226                 return gen_Proj_Load(node);
4227         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4228                 return gen_Proj_DivMod(node);
4229         } else if (is_CopyB(pred)) {
4230                 return gen_Proj_CopyB(node);
4231         } else if (is_Quot(pred)) {
4232                 return gen_Proj_Quot(node);
4233         } else if (is_ia32_l_vfdiv(pred)) {
4234                 return gen_Proj_l_vfdiv(node);
4235         } else if (be_is_SubSP(pred)) {
4236                 return gen_Proj_be_SubSP(node);
4237         } else if (be_is_AddSP(pred)) {
4238                 return gen_Proj_be_AddSP(node);
4239         } else if (be_is_Call(pred)) {
4240                 return gen_Proj_be_Call(node);
4241         } else if (is_Cmp(pred)) {
4242                 return gen_Proj_Cmp(node);
4243         } else if (get_irn_op(pred) == op_Start) {
4244                 if (proj == pn_Start_X_initial_exec) {
4245                         ir_node *block = get_nodes_block(pred);
4246                         ir_node *jump;
4247
4248                         /* we exchange the ProjX with a jump */
4249                         block = be_transform_node(block);
4250                         jump  = new_rd_Jmp(dbgi, irg, block);
4251                         return jump;
4252                 }
4253                 if (node == be_get_old_anchor(anchor_tls)) {
4254                         return gen_Proj_tls(node);
4255                 }
4256 #ifdef FIRM_EXT_GRS
4257         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4258 #else
4259         } else {
4260 #endif
4261                 ir_node *new_pred = be_transform_node(pred);
4262                 ir_node *block    = be_transform_node(get_nodes_block(node));
4263                 ir_mode *mode     = get_irn_mode(node);
4264                 if (mode_needs_gp_reg(mode)) {
4265                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4266                                                        get_Proj_proj(node));
4267 #ifdef DEBUG_libfirm
4268                         new_proj->node_nr = node->node_nr;
4269 #endif
4270                         return new_proj;
4271                 }
4272         }
4273
4274         return be_duplicate_node(node);
4275 }
4276
4277 /**
4278  * Enters all transform functions into the generic pointer
4279  */
4280 static void register_transformers(void)
4281 {
4282         ir_op *op_Mulh;
4283
4284         /* first clear the generic function pointer for all ops */
4285         clear_irp_opcodes_generic_func();
4286
4287 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4288 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4289
4290         GEN(Add);
4291         GEN(Sub);
4292         GEN(Mul);
4293         GEN(And);
4294         GEN(Or);
4295         GEN(Eor);
4296
4297         GEN(Shl);
4298         GEN(Shr);
4299         GEN(Shrs);
4300         GEN(Rot);
4301
4302         GEN(Quot);
4303
4304         GEN(Div);
4305         GEN(Mod);
4306         GEN(DivMod);
4307
4308         GEN(Minus);
4309         GEN(Conv);
4310         GEN(Abs);
4311         GEN(Not);
4312
4313         GEN(Load);
4314         GEN(Store);
4315         GEN(Cond);
4316
4317         GEN(ASM);
4318         GEN(CopyB);
4319         BAD(Mux);
4320         GEN(Psi);
4321         GEN(Proj);
4322         GEN(Phi);
4323         GEN(IJmp);
4324
4325         /* transform ops from intrinsic lowering */
4326         GEN(ia32_l_Add);
4327         GEN(ia32_l_Adc);
4328         GEN(ia32_l_Sub);
4329         GEN(ia32_l_Sbb);
4330         GEN(ia32_l_Neg);
4331         GEN(ia32_l_Mul);
4332         GEN(ia32_l_Xor);
4333         GEN(ia32_l_IMul);
4334         GEN(ia32_l_ShlDep);
4335         GEN(ia32_l_ShrDep);
4336         GEN(ia32_l_Sar);
4337         GEN(ia32_l_SarDep);
4338         GEN(ia32_l_ShlD);
4339         GEN(ia32_l_ShrD);
4340         GEN(ia32_l_vfdiv);
4341         GEN(ia32_l_vfprem);
4342         GEN(ia32_l_vfmul);
4343         GEN(ia32_l_vfsub);
4344         GEN(ia32_l_vfild);
4345         GEN(ia32_l_Load);
4346         GEN(ia32_l_vfist);
4347         GEN(ia32_l_Store);
4348         GEN(ia32_l_X87toSSE);
4349         GEN(ia32_l_SSEtoX87);
4350
4351         GEN(Const);
4352         GEN(SymConst);
4353
4354         /* we should never see these nodes */
4355         BAD(Raise);
4356         BAD(Sel);
4357         BAD(InstOf);
4358         BAD(Cast);
4359         BAD(Free);
4360         BAD(Tuple);
4361         BAD(Id);
4362         //BAD(Bad);
4363         BAD(Confirm);
4364         BAD(Filter);
4365         BAD(CallBegin);
4366         BAD(EndReg);
4367         BAD(EndExcept);
4368
4369         /* handle generic backend nodes */
4370         GEN(be_FrameAddr);
4371         //GEN(be_Call);
4372         GEN(be_Return);
4373         GEN(be_FrameLoad);
4374         GEN(be_FrameStore);
4375         GEN(be_StackParam);
4376         GEN(be_AddSP);
4377         GEN(be_SubSP);
4378         GEN(be_Copy);
4379
4380         /* set the register for all Unknown nodes */
4381         GEN(Unknown);
4382
4383         op_Mulh = get_op_Mulh();
4384         if (op_Mulh)
4385                 GEN(Mulh);
4386
4387 #undef GEN
4388 #undef BAD
4389 }
4390
4391 /**
4392  * Pre-transform all unknown and noreg nodes.
4393  */
4394 static void ia32_pretransform_node(void *arch_cg) {
4395         ia32_code_gen_t *cg = arch_cg;
4396
4397         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4398         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4399         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4400         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4401         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4402         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4403         get_fpcw();
4404 }
4405
4406 /**
4407  * Walker, checks if all ia32 nodes producing more than one result have
4408  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4409  */
4410 static
4411 void add_missing_keep_walker(ir_node *node, void *data)
4412 {
4413         int              n_outs, i;
4414         unsigned         found_projs = 0;
4415         const ir_edge_t *edge;
4416         ir_mode         *mode = get_irn_mode(node);
4417         ir_node         *last_keep;
4418         (void) data;
4419         if(mode != mode_T)
4420                 return;
4421         if(!is_ia32_irn(node))
4422                 return;
4423
4424         n_outs = get_ia32_n_res(node);
4425         if(n_outs <= 0)
4426                 return;
4427         if(is_ia32_SwitchJmp(node))
4428                 return;
4429
4430         assert(n_outs < (int) sizeof(unsigned) * 8);
4431         foreach_out_edge(node, edge) {
4432                 ir_node *proj = get_edge_src_irn(edge);
4433                 int      pn   = get_Proj_proj(proj);
4434
4435                 assert(pn < n_outs);
4436                 found_projs |= 1 << pn;
4437         }
4438
4439
4440         /* are keeps missing? */
4441         last_keep = NULL;
4442         for(i = 0; i < n_outs; ++i) {
4443                 ir_node                     *block;
4444                 ir_node                     *in[1];
4445                 const arch_register_req_t   *req;
4446                 const arch_register_class_t *class;
4447
4448                 if(found_projs & (1 << i)) {
4449                         continue;
4450                 }
4451
4452                 req   = get_ia32_out_req(node, i);
4453                 class = req->cls;
4454                 if(class == NULL) {
4455                         continue;
4456                 }
4457
4458                 block = get_nodes_block(node);
4459                 in[0] = new_r_Proj(current_ir_graph, block, node,
4460                                    arch_register_class_mode(class), i);
4461                 if(last_keep != NULL) {
4462                         be_Keep_add_node(last_keep, class, in[0]);
4463                 } else {
4464                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4465                 }
4466         }
4467 }
4468
4469 /**
4470  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4471  * and keeps them.
4472  */
4473 static
4474 void add_missing_keeps(ia32_code_gen_t *cg)
4475 {
4476         ir_graph *irg = be_get_birg_irg(cg->birg);
4477         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4478 }
4479
4480 /* do the transformation */
4481 void ia32_transform_graph(ia32_code_gen_t *cg) {
4482         register_transformers();
4483         env_cg = cg;
4484         initial_fpcw = NULL;
4485         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4486         edges_verify(cg->irg);
4487         add_missing_keeps(cg);
4488         edges_verify(cg->irg);
4489 }
4490
4491 void ia32_init_transform(void)
4492 {
4493         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4494 }