nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into ia32-Firm.
  23  * @author      Christian Wuerdig, Matthias Braun
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <limits.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "irvrfy.h"
  42 #include "ircons.h"
  43 #include "irgwalk.h"
  44 #include "irprintf.h"
  45 #include "debug.h"
  46 #include "irdom.h"
  47 #include "archop.h"
  48 #include "error.h"
  49
  50 #include "../benode_t.h"
  51 #include "../besched.h"
  52 #include "../beabi.h"
  53 #include "../beutil.h"
  54 #include "../beirg_t.h"
  55 #include "../betranshlp.h"
  56
  57 #include "bearch_ia32_t.h"
  58 #include "ia32_nodes_attr.h"
  59 #include "ia32_transform.h"
  60 #include "ia32_new_nodes.h"
  61 #include "ia32_map_regs.h"
  62 #include "ia32_dbg_stat.h"
  63 #include "ia32_optimize.h"
  64 #include "ia32_util.h"
  65
  66 #include "gen_ia32_regalloc_if.h"
  67
  68 #define SFP_SIGN "0x80000000"
  69 #define DFP_SIGN "0x8000000000000000"
  70 #define SFP_ABS  "0x7FFFFFFF"
  71 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  72
  73 #define TP_SFP_SIGN "ia32_sfp_sign"
  74 #define TP_DFP_SIGN "ia32_dfp_sign"
  75 #define TP_SFP_ABS  "ia32_sfp_abs"
  76 #define TP_DFP_ABS  "ia32_dfp_abs"
  77
  78 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  79 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  80 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  81 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  82
  83 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  84 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  85
  86 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  87
  88 /** hold the current code generator during transformation */
  89 static ia32_code_gen_t *env_cg       = NULL;
  90 static ir_node         *initial_fpcw = NULL;
  91
  92 extern ir_op *get_op_Mulh(void);
  93
  94 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
  95         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  96         ir_node *op2, ir_node *mem);
  97
  98 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
  99         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
 100         ir_node *op2, ir_node *mem, ir_node *fpcw);
 101
 102 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 104         ir_node *mem);
 105
 106 /****************************************************************************************************
 107  *                  _        _                        __                           _   _
 108  *                 | |      | |                      / _|                         | | (_)
 109  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 110  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 111  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 112  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 113  *
 114  ****************************************************************************************************/
 115
 116 static ir_node *try_create_Immediate(ir_node *node,
 117                                      char immediate_constraint_type);
 118
 119 static ir_node *create_immediate_or_transform(ir_node *node,
 120                                               char immediate_constraint_type);
 121
 122 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 123                                 dbg_info *dbgi, ir_node *new_block,
 124                                 ir_node *new_op);
 125
 126 /**
 127  * Return true if a mode can be stored in the GP register set
 128  */
 129 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 130         if(mode == mode_fpcw)
 131                 return 0;
 132         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 133 }
 134
 135 /**
 136  * Returns 1 if irn is a Const representing 0, 0 otherwise
 137  */
 138 static INLINE int is_ia32_Const_0(ir_node *irn) {
 139         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 140                && tarval_is_null(get_ia32_Immop_tarval(irn));
 141 }
 142
 143 /**
 144  * Returns 1 if irn is a Const representing 1, 0 otherwise
 145  */
 146 static INLINE int is_ia32_Const_1(ir_node *irn) {
 147         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 148                && tarval_is_one(get_ia32_Immop_tarval(irn));
 149 }
 150
 151 /**
 152  * Collects all Projs of a node into the node array. Index is the projnum.
 153  * BEWARE: The caller has to assure the appropriate array size!
 154  */
 155 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 156         const ir_edge_t *edge;
 157         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 158
 159         memset(projs, 0, size * sizeof(projs[0]));
 160
 161         foreach_out_edge(irn, edge) {
 162                 ir_node *proj = get_edge_src_irn(edge);
 163                 int proj_proj = get_Proj_proj(proj);
 164                 assert(proj_proj < size);
 165                 projs[proj_proj] = proj;
 166         }
 167 }
 168
 169 /**
 170  * Renumbers the proj having pn_old in the array tp pn_new
 171  * and removes the proj from the array.
 172  */
 173 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 174         fprintf(stderr, "Warning: renumber_Proj used!\n");
 175         if (projs[pn_old]) {
 176                 set_Proj_proj(projs[pn_old], pn_new);
 177                 projs[pn_old] = NULL;
 178         }
 179 }
 180
 181 /**
 182  * creates a unique ident by adding a number to a tag
 183  *
 184  * @param tag   the tag string, must contain a %d if a number
 185  *              should be added
 186  */
 187 static ident *unique_id(const char *tag)
 188 {
 189         static unsigned id = 0;
 190         char str[256];
 191
 192         snprintf(str, sizeof(str), tag, ++id);
 193         return new_id_from_str(str);
 194 }
 195
 196 /**
 197  * Get a primitive type for a mode.
 198  */
 199 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 200 {
 201         pmap_entry *e = pmap_find(types, mode);
 202         ir_type *res;
 203
 204         if (! e) {
 205                 char buf[64];
 206                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 207                 res = new_type_primitive(new_id_from_str(buf), mode);
 208                 set_type_alignment_bytes(res, 16);
 209                 pmap_insert(types, mode, res);
 210         }
 211         else
 212                 res = e->value;
 213         return res;
 214 }
 215
 216 /**
 217  * Get an entity that is initialized with a tarval
 218  */
 219 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 220 {
 221         tarval *tv    = get_Const_tarval(cnst);
 222         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 223         ir_entity *res;
 224         ir_graph *rem;
 225
 226         if (! e) {
 227                 ir_mode *mode = get_irn_mode(cnst);
 228                 ir_type *tp = get_Const_type(cnst);
 229                 if (tp == firm_unknown_type)
 230                         tp = get_prim_type(cg->isa->types, mode);
 231
 232                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 233
 234                 set_entity_ld_ident(res, get_entity_ident(res));
 235                 set_entity_visibility(res, visibility_local);
 236                 set_entity_variability(res, variability_constant);
 237                 set_entity_allocation(res, allocation_static);
 238
 239                  /* we create a new entity here: It's initialization must resist on the
 240                     const code irg */
 241                 rem = current_ir_graph;
 242                 current_ir_graph = get_const_code_irg();
 243                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 244                 current_ir_graph = rem;
 245
 246                 pmap_insert(cg->isa->tv_ent, tv, res);
 247         } else {
 248                 res = e->value;
 249         }
 250
 251         return res;
 252 }
 253
 254 static int is_Const_0(ir_node *node) {
 255         if(!is_Const(node))
 256                 return 0;
 257
 258         return classify_Const(node) == CNST_NULL;
 259 }
 260
 261 static int is_Const_1(ir_node *node) {
 262         if(!is_Const(node))
 263                 return 0;
 264
 265         return classify_Const(node) == CNST_ONE;
 266 }
 267
 268 /**
 269  * Transforms a Const.
 270  */
 271 static ir_node *gen_Const(ir_node *node) {
 272         ir_graph        *irg   = current_ir_graph;
 273         ir_node         *old_block = get_nodes_block(node);
 274         ir_node         *block = be_transform_node(old_block);
 275         dbg_info        *dbgi  = get_irn_dbg_info(node);
 276         ir_mode         *mode  = get_irn_mode(node);
 277
 278         if (mode_is_float(mode)) {
 279                 ir_node   *res   = NULL;
 280                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 281                 ir_node   *nomem = new_NoMem();
 282                 ir_node   *load;
 283                 ir_entity *floatent;
 284
 285                 if (! USE_SSE2(env_cg)) {
 286                         cnst_classify_t clss = classify_Const(node);
 287
 288                         if (clss == CNST_NULL) {
 289                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 290                                 res  = load;
 291                         } else if (clss == CNST_ONE) {
 292                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 293                                 res  = load;
 294                         } else {
 295                                 floatent = get_entity_for_tv(env_cg, node);
 296
 297                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 298                                 set_ia32_op_type(load, ia32_AddrModeS);
 299                                 set_ia32_am_flavour(load, ia32_am_N);
 300                                 set_ia32_am_sc(load, floatent);
 301                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 302                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 303                         }
 304                         set_ia32_ls_mode(load, mode);
 305                 } else {
 306                         floatent = get_entity_for_tv(env_cg, node);
 307
 308                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 309                         set_ia32_op_type(load, ia32_AddrModeS);
 310                         set_ia32_am_flavour(load, ia32_am_N);
 311                         set_ia32_am_sc(load, floatent);
 312                         set_ia32_ls_mode(load, mode);
 313                         set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 314
 315                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 316                 }
 317
 318                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 319
 320                 /* Const Nodes before the initial IncSP are a bad idea, because
 321                  * they could be spilled and we have no SP ready at that point yet.
 322                  * So add a dependency to the initial frame pointer calculation to
 323                  * avoid that situation.
 324                  */
 325                 if (get_irg_start_block(irg) == block) {
 326                         add_irn_dep(load, get_irg_frame(irg));
 327                 }
 328
 329                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 330                 return res;
 331         } else {
 332                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 333
 334                 /* see above */
 335                 if (get_irg_start_block(irg) == block) {
 336                         add_irn_dep(cnst, get_irg_frame(irg));
 337                 }
 338
 339                 set_ia32_Const_attr(cnst, node);
 340                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 341                 return cnst;
 342         }
 343
 344         assert(0);
 345         return new_r_Bad(irg);
 346 }
 347
 348 /**
 349  * Transforms a SymConst.
 350  */
 351 static ir_node *gen_SymConst(ir_node *node) {
 352         ir_graph *irg   = current_ir_graph;
 353         ir_node  *old_block = get_nodes_block(node);
 354         ir_node  *block = be_transform_node(old_block);
 355         dbg_info *dbgi  = get_irn_dbg_info(node);
 356         ir_mode  *mode  = get_irn_mode(node);
 357         ir_node  *cnst;
 358
 359         if (mode_is_float(mode)) {
 360                 if (USE_SSE2(env_cg))
 361                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 362                 else
 363                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 364                 //set_ia32_ls_mode(cnst, mode);
 365                 set_ia32_ls_mode(cnst, mode_E);
 366         } else {
 367                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 368         }
 369
 370         /* Const Nodes before the initial IncSP are a bad idea, because
 371          * they could be spilled and we have no SP ready at that point yet
 372          */
 373         if (get_irg_start_block(irg) == block) {
 374                 add_irn_dep(cnst, get_irg_frame(irg));
 375         }
 376
 377         set_ia32_Const_attr(cnst, node);
 378         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 379
 380         return cnst;
 381 }
 382
 383 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 384 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 385         static const struct {
 386                 const char *tp_name;
 387                 const char *ent_name;
 388                 const char *cnst_str;
 389         } names [ia32_known_const_max] = {
 390                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 391                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 392                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 393                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 394         };
 395         static ir_entity *ent_cache[ia32_known_const_max];
 396
 397         const char    *tp_name, *ent_name, *cnst_str;
 398         ir_type       *tp;
 399         ir_node       *cnst;
 400         ir_graph      *rem;
 401         ir_entity     *ent;
 402         tarval        *tv;
 403         ir_mode       *mode;
 404
 405         ent_name = names[kct].ent_name;
 406         if (! ent_cache[kct]) {
 407                 tp_name  = names[kct].tp_name;
 408                 cnst_str = names[kct].cnst_str;
 409
 410                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 411                 //mode = mode_xmm;
 412                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 413                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 414                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 415
 416                 set_entity_ld_ident(ent, get_entity_ident(ent));
 417                 set_entity_visibility(ent, visibility_local);
 418                 set_entity_variability(ent, variability_constant);
 419                 set_entity_allocation(ent, allocation_static);
 420
 421                 /* we create a new entity here: It's initialization must resist on the
 422                     const code irg */
 423                 rem = current_ir_graph;
 424                 current_ir_graph = get_const_code_irg();
 425                 cnst = new_Const(mode, tv);
 426                 current_ir_graph = rem;
 427
 428                 set_atomic_ent_value(ent, cnst);
 429
 430                 /* cache the entry */
 431                 ent_cache[kct] = ent;
 432         }
 433
 434         return ent_cache[kct];
 435 }
 436
 437 #ifndef NDEBUG
 438 /**
 439  * Prints the old node name on cg obst and returns a pointer to it.
 440  */
 441 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 442         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 443
 444         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 445         obstack_1grow(isa->name_obst, 0);
 446         return obstack_finish(isa->name_obst);
 447 }
 448 #endif /* NDEBUG */
 449
 450 /* determine if one operator is an Imm */
 451 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 452         if (op1) {
 453                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 454         } else {
 455                 return is_ia32_Cnst(op2) ? op2 : NULL;
 456         }
 457 }
 458
 459 /* determine if one operator is not an Imm */
 460 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 461         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 462 }
 463
 464 static void fold_immediate(ir_node *node, int in1, int in2) {
 465         ir_node *left;
 466         ir_node *right;
 467
 468         if (!(env_cg->opt & IA32_OPT_IMMOPS))
 469                 return;
 470
 471         left = get_irn_n(node, in1);
 472         right = get_irn_n(node, in2);
 473         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 474                 /* we can only set right operand to immediate */
 475                 if(!is_ia32_commutative(node))
 476                         return;
 477                 /* exchange left/right */
 478                 set_irn_n(node, in1, right);
 479                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 480                 copy_ia32_Immop_attr(node, left);
 481         } else if(is_ia32_Cnst(right)) {
 482                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 483                 copy_ia32_Immop_attr(node, right);
 484         } else {
 485                 return;
 486         }
 487
 488         clear_ia32_commutative(node);
 489         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source,
 490                             get_ia32_am_arity(node));
 491 }
 492
 493 /**
 494  * Construct a standard binary operation, set AM and immediate if required.
 495  *
 496  * @param op1   The first operand
 497  * @param op2   The second operand
 498  * @param func  The node constructor function
 499  * @return The constructed ia32 node.
 500  */
 501 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 502                           construct_binop_func *func, int commutative)
 503 {
 504         ir_node  *block    = be_transform_node(get_nodes_block(node));
 505         ir_graph *irg      = current_ir_graph;
 506         dbg_info *dbgi     = get_irn_dbg_info(node);
 507         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 508         ir_node  *nomem    = new_NoMem();
 509         ir_node  *new_node;
 510
 511         ir_node *new_op1 = be_transform_node(op1);
 512         ir_node *new_op2 = create_immediate_or_transform(op2, 0);
 513         if (is_ia32_Immediate(new_op2)) {
 514                 commutative = 0;
 515         }
 516
 517         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 518         if (func == new_rd_ia32_IMul) {
 519                 set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 520         } else {
 521                 set_ia32_am_support(new_node, ia32_am_Full, ia32_am_binary);
 522         }
 523
 524         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 525         if (commutative) {
 526                 set_ia32_commutative(new_node);
 527         }
 528
 529         return new_node;
 530 }
 531
 532 /**
 533  * Construct a standard binary operation, set AM and immediate if required.
 534  *
 535  * @param op1   The first operand
 536  * @param op2   The second operand
 537  * @param func  The node constructor function
 538  * @return The constructed ia32 node.
 539  */
 540 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 541                                     construct_binop_func *func)
 542 {
 543         ir_node  *block    = be_transform_node(get_nodes_block(node));
 544         ir_node  *new_op1  = be_transform_node(op1);
 545         ir_node  *new_op2  = be_transform_node(op2);
 546         ir_node  *new_node = NULL;
 547         dbg_info *dbgi     = get_irn_dbg_info(node);
 548         ir_graph *irg      = current_ir_graph;
 549         ir_mode  *mode     = get_irn_mode(node);
 550         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 551         ir_node  *nomem    = new_NoMem();
 552
 553         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 554                         nomem);
 555         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 556         if (is_op_commutative(get_irn_op(node))) {
 557                 set_ia32_commutative(new_node);
 558         }
 559         set_ia32_ls_mode(new_node, mode);
 560
 561         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 562
 563         return new_node;
 564 }
 565
 566 static ir_node *get_fpcw(void)
 567 {
 568         ir_node *fpcw;
 569         if(initial_fpcw != NULL)
 570                 return initial_fpcw;
 571
 572         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 573                                              &ia32_fp_cw_regs[REG_FPCW]);
 574         initial_fpcw = be_transform_node(fpcw);
 575
 576         return initial_fpcw;
 577 }
 578
 579 /**
 580  * Construct a standard binary operation, set AM and immediate if required.
 581  *
 582  * @param op1   The first operand
 583  * @param op2   The second operand
 584  * @param func  The node constructor function
 585  * @return The constructed ia32 node.
 586  */
 587 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 588                                     construct_binop_float_func *func)
 589 {
 590         ir_node  *block    = be_transform_node(get_nodes_block(node));
 591         ir_node  *new_op1  = be_transform_node(op1);
 592         ir_node  *new_op2  = be_transform_node(op2);
 593         ir_node  *new_node = NULL;
 594         dbg_info *dbgi     = get_irn_dbg_info(node);
 595         ir_graph *irg      = current_ir_graph;
 596         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 597         ir_node  *nomem    = new_NoMem();
 598
 599         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 600                         nomem, get_fpcw());
 601         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 602         if (is_op_commutative(get_irn_op(node))) {
 603                 set_ia32_commutative(new_node);
 604         }
 605
 606         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 607
 608         return new_node;
 609 }
 610
 611 /**
 612  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 613  *
 614  * @param op1   The first operand
 615  * @param op2   The second operand
 616  * @param func  The node constructor function
 617  * @return The constructed ia32 node.
 618  */
 619 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 620                                 construct_binop_func *func)
 621 {
 622         ir_node  *block   = be_transform_node(get_nodes_block(node));
 623         ir_node  *new_op1 = be_transform_node(op1);
 624         ir_node  *new_op2;
 625         ir_node  *new_op  = NULL;
 626         dbg_info *dbgi    = get_irn_dbg_info(node);
 627         ir_graph *irg     = current_ir_graph;
 628         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 629         ir_node  *nomem   = new_NoMem();
 630
 631         assert(! mode_is_float(get_irn_mode(node))
 632                  && "Shift/Rotate with float not supported");
 633
 634         new_op2 = create_immediate_or_transform(op2, 'N');
 635
 636         new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 637
 638         /* set AM support */
 639         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
 640
 641         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 642
 643         set_ia32_emit_cl(new_op);
 644
 645         return new_op;
 646 }
 647
 648
 649 /**
 650  * Construct a standard unary operation, set AM and immediate if required.
 651  *
 652  * @param op    The operand
 653  * @param func  The node constructor function
 654  * @return The constructed ia32 node.
 655  */
 656 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 657 {
 658         ir_node  *block    = be_transform_node(get_nodes_block(node));
 659         ir_node  *new_op   = be_transform_node(op);
 660         ir_node  *new_node = NULL;
 661         ir_graph *irg      = current_ir_graph;
 662         dbg_info *dbgi     = get_irn_dbg_info(node);
 663         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
 664         ir_node  *nomem    = new_NoMem();
 665
 666         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 667         DB((dbg, LEVEL_1, "INT unop ..."));
 668         set_ia32_am_support(new_node, ia32_am_Dest, ia32_am_unary);
 669
 670         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 671
 672         return new_node;
 673 }
 674
 675 /**
 676  * Creates an ia32 Add.
 677  *
 678  * @return the created ia32 Add node
 679  */
 680 static ir_node *gen_Add(ir_node *node) {
 681         ir_node  *block   = be_transform_node(get_nodes_block(node));
 682         ir_node  *op1     = get_Add_left(node);
 683         ir_node  *new_op1 = be_transform_node(op1);
 684         ir_node  *op2     = get_Add_right(node);
 685         ir_node  *new_op2 = be_transform_node(op2);
 686         ir_node  *new_op  = NULL;
 687         ir_graph *irg     = current_ir_graph;
 688         dbg_info *dbgi    = get_irn_dbg_info(node);
 689         ir_mode  *mode    = get_irn_mode(node);
 690         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 691         ir_node  *nomem   = new_NoMem();
 692         ir_node  *expr_op, *imm_op;
 693
 694         /* Check if immediate optimization is on and */
 695         /* if it's an operation with immediate.      */
 696         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 697         expr_op = get_expr_op(new_op1, new_op2);
 698
 699         assert((expr_op || imm_op) && "invalid operands");
 700
 701         if (mode_is_float(mode)) {
 702                 if (USE_SSE2(env_cg))
 703                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd);
 704                 else
 705                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd);
 706         }
 707
 708         /* integer ADD */
 709         if (! expr_op) {
 710                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 711                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 712
 713                 /* No expr_op means, that we have two const - one symconst and */
 714                 /* one tarval or another symconst - because this case is not   */
 715                 /* covered by constant folding                                 */
 716                 /* We need to check for:                                       */
 717                 /*  1) symconst + const    -> becomes a LEA                    */
 718                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 719                 /*        linker doesn't support two symconsts                 */
 720
 721                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 722                         /* this is the 2nd case */
 723                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 724                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 725                         set_ia32_am_flavour(new_op, ia32_am_B);
 726                         set_ia32_op_type(new_op, ia32_AddrModeS);
 727
 728                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 729                 } else if (tp1 == ia32_ImmSymConst) {
 730                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 731                         long offs = get_tarval_long(tv);
 732
 733                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 734                         add_irn_dep(new_op, get_irg_frame(irg));
 735                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 736
 737                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 738                         add_ia32_am_offs_int(new_op, offs);
 739                         set_ia32_am_flavour(new_op, ia32_am_OB);
 740                         set_ia32_op_type(new_op, ia32_AddrModeS);
 741                 } else if (tp2 == ia32_ImmSymConst) {
 742                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 743                         long offs = get_tarval_long(tv);
 744
 745                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 746                         add_irn_dep(new_op, get_irg_frame(irg));
 747                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 748
 749                         add_ia32_am_offs_int(new_op, offs);
 750                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 751                         set_ia32_am_flavour(new_op, ia32_am_OB);
 752                         set_ia32_op_type(new_op, ia32_AddrModeS);
 753                 } else {
 754                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 755                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 756                         tarval *restv = tarval_add(tv1, tv2);
 757
 758                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 759
 760                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 761                         set_ia32_Const_tarval(new_op, restv);
 762                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 763                 }
 764
 765                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 766                 return new_op;
 767         } else if (imm_op) {
 768                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 769                         tarval_classification_t class_tv, class_negtv;
 770                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 771
 772                         /* optimize tarvals */
 773                         class_tv    = classify_tarval(tv);
 774                         class_negtv = classify_tarval(tarval_neg(tv));
 775
 776                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 777                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 778                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 779                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 780                                 return new_op;
 781                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 782                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 783                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 784                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 785                                 return new_op;
 786                         }
 787                 }
 788         }
 789
 790         /* This is a normal add */
 791         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 792
 793         /* set AM support */
 794         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
 795         set_ia32_commutative(new_op);
 796
 797         fold_immediate(new_op, 2, 3);
 798
 799         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 800
 801         return new_op;
 802 }
 803
 804 /**
 805  * Creates an ia32 Mul.
 806  *
 807  * @return the created ia32 Mul node
 808  */
 809 static ir_node *gen_Mul(ir_node *node) {
 810         ir_node *op1  = get_Mul_left(node);
 811         ir_node *op2  = get_Mul_right(node);
 812         ir_mode *mode = get_irn_mode(node);
 813
 814         if (mode_is_float(mode)) {
 815                 if (USE_SSE2(env_cg))
 816                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul);
 817                 else
 818                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul);
 819         }
 820
 821         /*
 822                 for the lower 32bit of the result it doesn't matter whether we use
 823                 signed or unsigned multiplication so we use IMul as it has fewer
 824                 constraints
 825         */
 826         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 827 }
 828
 829 /**
 830  * Creates an ia32 Mulh.
 831  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 832  * this result while Mul returns the lower 32 bit.
 833  *
 834  * @return the created ia32 Mulh node
 835  */
 836 static ir_node *gen_Mulh(ir_node *node) {
 837         ir_node  *block   = be_transform_node(get_nodes_block(node));
 838         ir_node  *op1     = get_irn_n(node, 0);
 839         ir_node  *new_op1 = be_transform_node(op1);
 840         ir_node  *op2     = get_irn_n(node, 1);
 841         ir_node  *new_op2 = be_transform_node(op2);
 842         ir_graph *irg     = current_ir_graph;
 843         dbg_info *dbgi    = get_irn_dbg_info(node);
 844         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 845         ir_mode  *mode    = get_irn_mode(node);
 846         ir_node  *proj_EDX, *res;
 847
 848         assert(!mode_is_float(mode) && "Mulh with float not supported");
 849         if (mode_is_signed(mode)) {
 850                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1,
 851                                           new_op2, new_NoMem());
 852         } else {
 853                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2,
 854                                       new_NoMem());
 855         }
 856
 857         set_ia32_commutative(res);
 858         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
 859
 860         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 861
 862         return proj_EDX;
 863 }
 864
 865
 866
 867 /**
 868  * Creates an ia32 And.
 869  *
 870  * @return The created ia32 And node
 871  */
 872 static ir_node *gen_And(ir_node *node) {
 873         ir_node *op1 = get_And_left(node);
 874         ir_node *op2 = get_And_right(node);
 875         assert(! mode_is_float(get_irn_mode(node)));
 876
 877         /* check for zero extension first */
 878         if (is_Const(op2)) {
 879                 tarval   *tv    = get_Const_tarval(op2);
 880                 long      v     = get_tarval_long(tv);
 881
 882                 if (v == 0xFF || v == 0xFFFF) {
 883                         dbg_info *dbgi   = get_irn_dbg_info(node);
 884                         ir_node  *block  = be_transform_node(get_nodes_block(node));
 885                         ir_node  *new_op = be_transform_node(op1);
 886                         ir_mode  *src_mode;
 887                         ir_node  *res;
 888
 889                         if(v == 0xFF) {
 890                                 src_mode = mode_Bu;
 891                         } else {
 892                                 assert(v == 0xFFFF);
 893                                 src_mode = mode_Hu;
 894                         }
 895                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, new_op);
 896                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
 897
 898                         return res;
 899                 }
 900         }
 901
 902         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
 903 }
 904
 905
 906
 907 /**
 908  * Creates an ia32 Or.
 909  *
 910  * @return The created ia32 Or node
 911  */
 912 static ir_node *gen_Or(ir_node *node) {
 913         ir_node *op1 = get_Or_left(node);
 914         ir_node *op2 = get_Or_right(node);
 915
 916         assert (! mode_is_float(get_irn_mode(node)));
 917         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
 918 }
 919
 920
 921
 922 /**
 923  * Creates an ia32 Eor.
 924  *
 925  * @return The created ia32 Eor node
 926  */
 927 static ir_node *gen_Eor(ir_node *node) {
 928         ir_node *op1 = get_Eor_left(node);
 929         ir_node *op2 = get_Eor_right(node);
 930
 931         assert(! mode_is_float(get_irn_mode(node)));
 932         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
 933 }
 934
 935
 936 /**
 937  * Creates an ia32 Sub.
 938  *
 939  * @return The created ia32 Sub node
 940  */
 941 static ir_node *gen_Sub(ir_node *node) {
 942         ir_node  *block   = be_transform_node(get_nodes_block(node));
 943         ir_node  *op1     = get_Sub_left(node);
 944         ir_node  *new_op1 = be_transform_node(op1);
 945         ir_node  *op2     = get_Sub_right(node);
 946         ir_node  *new_op2 = be_transform_node(op2);
 947         ir_node  *new_op  = NULL;
 948         ir_graph *irg     = current_ir_graph;
 949         dbg_info *dbgi    = get_irn_dbg_info(node);
 950         ir_mode  *mode    = get_irn_mode(node);
 951         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 952         ir_node  *nomem   = new_NoMem();
 953         ir_node  *expr_op, *imm_op;
 954
 955         /* Check if immediate optimization is on and */
 956         /* if it's an operation with immediate.      */
 957         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
 958         expr_op = get_expr_op(new_op1, new_op2);
 959
 960         assert((expr_op || imm_op) && "invalid operands");
 961
 962         if (mode_is_float(mode)) {
 963                 if (USE_SSE2(env_cg))
 964                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub);
 965                 else
 966                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub);
 967         }
 968
 969         /* integer SUB */
 970         if (! expr_op) {
 971                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 972                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 973
 974                 /* No expr_op means, that we have two const - one symconst and */
 975                 /* one tarval or another symconst - because this case is not   */
 976                 /* covered by constant folding                                 */
 977                 /* We need to check for:                                       */
 978                 /*  1) symconst - const    -> becomes a LEA                    */
 979                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
 980                 /*        linker doesn't support two symconsts                 */
 981                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 982                         /* this is the 2nd case */
 983                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 984                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
 985                         set_ia32_am_sc_sign(new_op);
 986                         set_ia32_am_flavour(new_op, ia32_am_B);
 987
 988                         DBG_OPT_LEA3(op1, op2, node, new_op);
 989                 } else if (tp1 == ia32_ImmSymConst) {
 990                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 991                         long offs = get_tarval_long(tv);
 992
 993                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 994                         add_irn_dep(new_op, get_irg_frame(irg));
 995                         DBG_OPT_LEA3(op1, op2, node, new_op);
 996
 997                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 998                         add_ia32_am_offs_int(new_op, -offs);
 999                         set_ia32_am_flavour(new_op, ia32_am_OB);
1000                         set_ia32_op_type(new_op, ia32_AddrModeS);
1001                 } else if (tp2 == ia32_ImmSymConst) {
1002                         tarval *tv = get_ia32_Immop_tarval(new_op1);
1003                         long offs = get_tarval_long(tv);
1004
1005                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1006                         add_irn_dep(new_op, get_irg_frame(irg));
1007                         DBG_OPT_LEA3(op1, op2, node, new_op);
1008
1009                         add_ia32_am_offs_int(new_op, offs);
1010                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
1011                         set_ia32_am_sc_sign(new_op);
1012                         set_ia32_am_flavour(new_op, ia32_am_OB);
1013                         set_ia32_op_type(new_op, ia32_AddrModeS);
1014                 } else {
1015                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
1016                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
1017                         tarval *restv = tarval_sub(tv1, tv2);
1018
1019                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
1020
1021                         new_op = new_rd_ia32_Const(dbgi, irg, block);
1022                         set_ia32_Const_tarval(new_op, restv);
1023                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
1024                 }
1025
1026                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1027                 return new_op;
1028         } else if (imm_op) {
1029                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
1030                         tarval_classification_t class_tv, class_negtv;
1031                         tarval *tv = get_ia32_Immop_tarval(imm_op);
1032
1033                         /* optimize tarvals */
1034                         class_tv    = classify_tarval(tv);
1035                         class_negtv = classify_tarval(tarval_neg(tv));
1036
1037                         if (class_tv == TV_CLASSIFY_ONE) {
1038                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1039                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1040                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1041                                 return new_op;
1042                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1043                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1044                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1045                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1046                                 return new_op;
1047                         }
1048                 }
1049         }
1050
1051         /* This is a normal sub */
1052         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1053
1054         /* set AM support */
1055         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
1056
1057         fold_immediate(new_op, 2, 3);
1058
1059         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1060
1061         return new_op;
1062 }
1063
1064
1065
1066 /**
1067  * Generates an ia32 DivMod with additional infrastructure for the
1068  * register allocator if needed.
1069  *
1070  * @param dividend -no comment- :)
1071  * @param divisor  -no comment- :)
1072  * @param dm_flav  flavour_Div/Mod/DivMod
1073  * @return The created ia32 DivMod node
1074  */
1075 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1076                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1077 {
1078         ir_node  *block        = be_transform_node(get_nodes_block(node));
1079         ir_node  *new_dividend = be_transform_node(dividend);
1080         ir_node  *new_divisor  = be_transform_node(divisor);
1081         ir_graph *irg          = current_ir_graph;
1082         dbg_info *dbgi         = get_irn_dbg_info(node);
1083         ir_mode  *mode         = get_irn_mode(node);
1084         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1085         ir_node  *res, *proj_div, *proj_mod;
1086         ir_node  *sign_extension;
1087         ir_node  *mem, *new_mem;
1088         ir_node  *projs[pn_DivMod_max];
1089         int       has_exc;
1090
1091         ia32_collect_Projs(node, projs, pn_DivMod_max);
1092
1093         proj_div = proj_mod = NULL;
1094         has_exc  = 0;
1095         switch (dm_flav) {
1096                 case flavour_Div:
1097                         mem  = get_Div_mem(node);
1098                         mode = get_Div_resmode(node);
1099                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1100                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1101                         break;
1102                 case flavour_Mod:
1103                         mem  = get_Mod_mem(node);
1104                         mode = get_Mod_resmode(node);
1105                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1106                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1107                         break;
1108                 case flavour_DivMod:
1109                         mem  = get_DivMod_mem(node);
1110                         mode = get_DivMod_resmode(node);
1111                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1112                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1113                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1114                         break;
1115                 default:
1116                         panic("invalid divmod flavour!");
1117         }
1118         new_mem = be_transform_node(mem);
1119
1120         if (mode_is_signed(mode)) {
1121                 /* in signed mode, we need to sign extend the dividend */
1122                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
1123                 add_irn_dep(produceval, get_irg_frame(irg));
1124                 sign_extension      = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend,
1125                                                        produceval);
1126         } else {
1127                 sign_extension = new_rd_ia32_Const(dbgi, irg, block);
1128                 set_ia32_Immop_tarval(sign_extension, get_tarval_null(mode_Iu));
1129
1130                 add_irn_dep(sign_extension, get_irg_frame(irg));
1131         }
1132
1133         if (mode_is_signed(mode)) {
1134                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend,
1135                                        sign_extension, new_divisor, new_mem, dm_flav);
1136         } else {
1137                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend,
1138                                       sign_extension, new_divisor, new_mem, dm_flav);
1139         }
1140
1141         set_ia32_exc_label(res, has_exc);
1142         set_irn_pinned(res, get_irn_pinned(node));
1143         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1144
1145         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1146
1147         return res;
1148 }
1149
1150
1151 /**
1152  * Wrapper for generate_DivMod. Sets flavour_Mod.
1153  *
1154  */
1155 static ir_node *gen_Mod(ir_node *node) {
1156         return generate_DivMod(node, get_Mod_left(node),
1157                                get_Mod_right(node), flavour_Mod);
1158 }
1159
1160 /**
1161  * Wrapper for generate_DivMod. Sets flavour_Div.
1162  *
1163  */
1164 static ir_node *gen_Div(ir_node *node) {
1165         return generate_DivMod(node, get_Div_left(node),
1166                                get_Div_right(node), flavour_Div);
1167 }
1168
1169 /**
1170  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1171  */
1172 static ir_node *gen_DivMod(ir_node *node) {
1173         return generate_DivMod(node, get_DivMod_left(node),
1174                                get_DivMod_right(node), flavour_DivMod);
1175 }
1176
1177
1178
1179 /**
1180  * Creates an ia32 floating Div.
1181  *
1182  * @return The created ia32 xDiv node
1183  */
1184 static ir_node *gen_Quot(ir_node *node) {
1185         ir_node  *block   = be_transform_node(get_nodes_block(node));
1186         ir_node  *op1     = get_Quot_left(node);
1187         ir_node  *new_op1 = be_transform_node(op1);
1188         ir_node  *op2     = get_Quot_right(node);
1189         ir_node  *new_op2 = be_transform_node(op2);
1190         ir_graph *irg     = current_ir_graph;
1191         dbg_info *dbgi    = get_irn_dbg_info(node);
1192         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1193         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1194         ir_node  *new_op;
1195
1196         if (USE_SSE2(env_cg)) {
1197                 ir_mode *mode = get_irn_mode(op1);
1198                 if (is_ia32_xConst(new_op2)) {
1199                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1200                         set_ia32_am_support(new_op, ia32_am_None, ia32_am_arity_none);
1201                         copy_ia32_Immop_attr(new_op, new_op2);
1202                 } else {
1203                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1204                         // Matze: disabled for now, spillslot coalescer fails
1205                         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
1206                 }
1207                 set_ia32_ls_mode(new_op, mode);
1208         } else {
1209                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1,
1210                                            new_op2, nomem, get_fpcw());
1211                 // Matze: disabled for now (spillslot coalescer fails)
1212                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
1213         }
1214         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1215         return new_op;
1216 }
1217
1218
1219 /**
1220  * Creates an ia32 Shl.
1221  *
1222  * @return The created ia32 Shl node
1223  */
1224 static ir_node *gen_Shl(ir_node *node) {
1225         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1226                                new_rd_ia32_Shl);
1227 }
1228
1229
1230
1231 /**
1232  * Creates an ia32 Shr.
1233  *
1234  * @return The created ia32 Shr node
1235  */
1236 static ir_node *gen_Shr(ir_node *node) {
1237         return gen_shift_binop(node, get_Shr_left(node),
1238                                get_Shr_right(node), new_rd_ia32_Shr);
1239 }
1240
1241
1242
1243 /**
1244  * Creates an ia32 Sar.
1245  *
1246  * @return The created ia32 Shrs node
1247  */
1248 static ir_node *gen_Shrs(ir_node *node) {
1249         ir_node *left  = get_Shrs_left(node);
1250         ir_node *right = get_Shrs_right(node);
1251         ir_mode *mode  = get_irn_mode(node);
1252         if(is_Const(right) && mode == mode_Is) {
1253                 tarval *tv = get_Const_tarval(right);
1254                 long val = get_tarval_long(tv);
1255                 if(val == 31) {
1256                         /* this is a sign extension */
1257                         ir_graph *irg    = current_ir_graph;
1258                         dbg_info *dbgi   = get_irn_dbg_info(node);
1259                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1260                         ir_node  *op     = left;
1261                         ir_node  *new_op = be_transform_node(op);
1262                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1263                         add_irn_dep(pval, get_irg_frame(irg));
1264
1265                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1266                 }
1267         }
1268 #if 1
1269         /* 8 or 16 bit sign extension? */
1270         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1271                 ir_node *shl_left  = get_Shl_left(left);
1272                 ir_node *shl_right = get_Shl_right(left);
1273                 if(is_Const(shl_right)) {
1274                         tarval *tv1 = get_Const_tarval(right);
1275                         tarval *tv2 = get_Const_tarval(shl_right);
1276                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1277                                 long val = get_tarval_long(tv1);
1278                                 if(val == 16 || val == 24) {
1279                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1280                                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1281                                         ir_node  *new_op = be_transform_node(shl_left);
1282                                         ir_mode  *src_mode;
1283                                         ir_node  *res;
1284
1285                                         if(val == 24) {
1286                                                 src_mode = mode_Bs;
1287                                         } else {
1288                                                 assert(val == 16);
1289                                                 src_mode = mode_Hs;
1290                                         }
1291                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1292                                                               new_op);
1293                                         SET_IA32_ORIG_NODE(res,
1294                                                            ia32_get_old_node_name(env_cg, node));
1295
1296                                         return res;
1297                                 }
1298                         }
1299                 }
1300         }
1301 #endif
1302
1303         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1304 }
1305
1306
1307
1308 /**
1309  * Creates an ia32 RotL.
1310  *
1311  * @param op1   The first operator
1312  * @param op2   The second operator
1313  * @return The created ia32 RotL node
1314  */
1315 static ir_node *gen_RotL(ir_node *node,
1316                          ir_node *op1, ir_node *op2) {
1317         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1318 }
1319
1320
1321
1322 /**
1323  * Creates an ia32 RotR.
1324  * NOTE: There is no RotR with immediate because this would always be a RotL
1325  *       "imm-mode_size_bits" which can be pre-calculated.
1326  *
1327  * @param op1   The first operator
1328  * @param op2   The second operator
1329  * @return The created ia32 RotR node
1330  */
1331 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1332                          ir_node *op2) {
1333         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1334 }
1335
1336
1337
1338 /**
1339  * Creates an ia32 RotR or RotL (depending on the found pattern).
1340  *
1341  * @return The created ia32 RotL or RotR node
1342  */
1343 static ir_node *gen_Rot(ir_node *node) {
1344         ir_node *rotate = NULL;
1345         ir_node *op1    = get_Rot_left(node);
1346         ir_node *op2    = get_Rot_right(node);
1347
1348         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1349                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1350                  that means we can create a RotR instead of an Add and a RotL */
1351
1352         if (get_irn_op(op2) == op_Add) {
1353                 ir_node *add = op2;
1354                 ir_node *left = get_Add_left(add);
1355                 ir_node *right = get_Add_right(add);
1356                 if (is_Const(right)) {
1357                         tarval  *tv   = get_Const_tarval(right);
1358                         ir_mode *mode = get_irn_mode(node);
1359                         long     bits = get_mode_size_bits(mode);
1360
1361                         if (get_irn_op(left) == op_Minus &&
1362                                         tarval_is_long(tv)       &&
1363                                         get_tarval_long(tv) == bits)
1364                         {
1365                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1366                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1367                         }
1368                 }
1369         }
1370
1371         if (rotate == NULL) {
1372                 rotate = gen_RotL(node, op1, op2);
1373         }
1374
1375         return rotate;
1376 }
1377
1378
1379
1380 /**
1381  * Transforms a Minus node.
1382  *
1383  * @param op    The Minus operand
1384  * @return The created ia32 Minus node
1385  */
1386 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1387         ir_node   *block = be_transform_node(get_nodes_block(node));
1388         ir_graph  *irg   = current_ir_graph;
1389         dbg_info  *dbgi  = get_irn_dbg_info(node);
1390         ir_mode   *mode  = get_irn_mode(node);
1391         ir_entity *ent;
1392         ir_node   *res;
1393         int       size;
1394
1395         if (mode_is_float(mode)) {
1396                 ir_node *new_op = be_transform_node(op);
1397                 if (USE_SSE2(env_cg)) {
1398                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1399                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1400                         ir_node *nomem    = new_rd_NoMem(irg);
1401
1402                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1403
1404                         size = get_mode_size_bits(mode);
1405                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1406
1407                         set_ia32_am_sc(res, ent);
1408                         set_ia32_op_type(res, ia32_AddrModeS);
1409                         set_ia32_ls_mode(res, mode);
1410                 } else {
1411                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1412                 }
1413         } else {
1414                 res = gen_unop(node, op, new_rd_ia32_Neg);
1415         }
1416
1417         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1418
1419         return res;
1420 }
1421
1422 /**
1423  * Transforms a Minus node.
1424  *
1425  * @return The created ia32 Minus node
1426  */
1427 static ir_node *gen_Minus(ir_node *node) {
1428         return gen_Minus_ex(node, get_Minus_op(node));
1429 }
1430
1431 static ir_node *gen_bin_Not(ir_node *node)
1432 {
1433         ir_graph *irg    = current_ir_graph;
1434         dbg_info *dbgi   = get_irn_dbg_info(node);
1435         ir_node  *block  = be_transform_node(get_nodes_block(node));
1436         ir_node  *op     = get_Not_op(node);
1437         ir_node  *new_op = be_transform_node(op);
1438         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
1439         ir_node  *nomem  = new_NoMem();
1440         ir_node  *one    = new_rd_ia32_Immediate(dbgi, irg, block, NULL, 0, 1);
1441         arch_set_irn_register(env_cg->arch_env, one, &ia32_gp_regs[REG_GP_NOREG]);
1442
1443         return new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_op, one, nomem);
1444 }
1445
1446 /**
1447  * Transforms a Not node.
1448  *
1449  * @return The created ia32 Not node
1450  */
1451 static ir_node *gen_Not(ir_node *node) {
1452         ir_node *op   = get_Not_op(node);
1453         ir_mode *mode = get_irn_mode(node);
1454
1455         if(mode == mode_b) {
1456                 return gen_bin_Not(node);
1457         }
1458
1459         assert (! mode_is_float(get_irn_mode(node)));
1460         return gen_unop(node, op, new_rd_ia32_Not);
1461 }
1462
1463
1464
1465 /**
1466  * Transforms an Abs node.
1467  *
1468  * @return The created ia32 Abs node
1469  */
1470 static ir_node *gen_Abs(ir_node *node) {
1471         ir_node   *block    = be_transform_node(get_nodes_block(node));
1472         ir_node   *op       = get_Abs_op(node);
1473         ir_node   *new_op   = be_transform_node(op);
1474         ir_graph  *irg      = current_ir_graph;
1475         dbg_info  *dbgi     = get_irn_dbg_info(node);
1476         ir_mode   *mode     = get_irn_mode(node);
1477         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1478         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1479         ir_node   *nomem    = new_NoMem();
1480         ir_node   *res;
1481         int       size;
1482         ir_entity *ent;
1483
1484         if (mode_is_float(mode)) {
1485                 if (USE_SSE2(env_cg)) {
1486                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1487
1488                         size = get_mode_size_bits(mode);
1489                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1490
1491                         set_ia32_am_sc(res, ent);
1492
1493                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1494
1495                         set_ia32_op_type(res, ia32_AddrModeS);
1496                         set_ia32_ls_mode(res, mode);
1497                 }
1498                 else {
1499                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1500                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1501                 }
1502         } else {
1503                 ir_node *xor;
1504                 ir_node *pval           = new_rd_ia32_ProduceVal(dbgi, irg, block);
1505                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op,
1506                                                            pval);
1507
1508                 add_irn_dep(pval, get_irg_frame(irg));
1509                 SET_IA32_ORIG_NODE(sign_extension,
1510                                    ia32_get_old_node_name(env_cg, node));
1511
1512                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, new_op,
1513                                       sign_extension, nomem);
1514                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1515
1516                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, xor,
1517                                       sign_extension, nomem);
1518                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1519         }
1520
1521         return res;
1522 }
1523
1524
1525
1526 /**
1527  * Transforms a Load.
1528  *
1529  * @return the created ia32 Load node
1530  */
1531 static ir_node *gen_Load(ir_node *node) {
1532         ir_node *old_block = get_nodes_block(node);
1533         ir_node  *block   = be_transform_node(old_block);
1534         ir_node  *ptr     = get_Load_ptr(node);
1535         ir_node  *new_ptr = be_transform_node(ptr);
1536         ir_node  *mem     = get_Load_mem(node);
1537         ir_node  *new_mem = be_transform_node(mem);
1538         ir_graph *irg     = current_ir_graph;
1539         dbg_info *dbgi    = get_irn_dbg_info(node);
1540         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1541         ir_mode  *mode    = get_Load_mode(node);
1542         ir_mode  *res_mode;
1543         ir_node  *lptr    = new_ptr;
1544         int      is_imm   = 0;
1545         ir_node  *new_op;
1546         ia32_am_flavour_t am_flav = ia32_am_B;
1547
1548         /* address might be a constant (symconst or absolute address) */
1549         if (is_ia32_Const(new_ptr)) {
1550                 lptr   = noreg;
1551                 is_imm = 1;
1552         }
1553
1554         if (mode_is_float(mode)) {
1555                 if (USE_SSE2(env_cg)) {
1556                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1557                         res_mode = mode_xmm;
1558                 } else {
1559                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem, mode);
1560                         res_mode = mode_vfp;
1561                 }
1562         } else {
1563                 if(mode == mode_b)
1564                         mode = mode_Iu;
1565
1566                 new_op   = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1567                 res_mode = mode_Iu;
1568         }
1569
1570         /* base is a constant address */
1571         if (is_imm) {
1572                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1573                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1574                         am_flav = ia32_am_N;
1575                 } else {
1576                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1577                         long offs = get_tarval_long(tv);
1578
1579                         add_ia32_am_offs_int(new_op, offs);
1580                         am_flav = ia32_am_O;
1581                 }
1582         }
1583
1584         set_irn_pinned(new_op, get_irn_pinned(node));
1585         set_ia32_op_type(new_op, ia32_AddrModeS);
1586         set_ia32_am_flavour(new_op, am_flav);
1587         set_ia32_ls_mode(new_op, mode);
1588
1589         /* make sure we are scheduled behind the initial IncSP/Barrier
1590          * to avoid spills being placed before it
1591          */
1592         if (block == get_irg_start_block(irg)) {
1593                 add_irn_dep(new_op, get_irg_frame(irg));
1594         }
1595
1596         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1597         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1598
1599         return new_op;
1600 }
1601
1602
1603
1604 /**
1605  * Transforms a Store.
1606  *
1607  * @return the created ia32 Store node
1608  */
1609 static ir_node *gen_Store(ir_node *node) {
1610         ir_node  *block   = be_transform_node(get_nodes_block(node));
1611         ir_node  *ptr     = get_Store_ptr(node);
1612         ir_node  *new_ptr = be_transform_node(ptr);
1613         ir_node  *val     = get_Store_value(node);
1614         ir_node  *new_val;
1615         ir_node  *mem     = get_Store_mem(node);
1616         ir_node  *new_mem = be_transform_node(mem);
1617         ir_graph *irg     = current_ir_graph;
1618         dbg_info *dbgi    = get_irn_dbg_info(node);
1619         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1620         ir_node  *sptr    = new_ptr;
1621         ir_mode  *mode    = get_irn_mode(val);
1622         int      is_imm   = 0;
1623         ir_node  *new_op;
1624         ia32_am_flavour_t am_flav = ia32_am_B;
1625
1626         /* address might be a constant (symconst or absolute address) */
1627         if (is_ia32_Const(new_ptr)) {
1628                 sptr   = noreg;
1629                 is_imm = 1;
1630         }
1631
1632         if (mode_is_float(mode)) {
1633                 new_val = be_transform_node(val);
1634                 if (USE_SSE2(env_cg)) {
1635                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, new_val,
1636                                                     new_mem);
1637                 } else {
1638                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, new_val,
1639                                                   new_mem, mode);
1640                 }
1641         } else {
1642                 new_val = create_immediate_or_transform(val, 0);
1643                 if(mode == mode_b)
1644                         mode = mode_Iu;
1645
1646                 if (get_mode_size_bits(mode) == 8) {
1647                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg,
1648                                                        new_val, new_mem);
1649                 } else {
1650                         new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, new_val,
1651                                                    new_mem);
1652                 }
1653         }
1654
1655         /* base is an constant address */
1656         if (is_imm) {
1657                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1658                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1659                         am_flav = ia32_am_N;
1660                 } else {
1661                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1662                         long offs = get_tarval_long(tv);
1663
1664                         add_ia32_am_offs_int(new_op, offs);
1665                         am_flav = ia32_am_O;
1666                 }
1667         }
1668
1669         set_irn_pinned(new_op, get_irn_pinned(node));
1670         set_ia32_op_type(new_op, ia32_AddrModeD);
1671         set_ia32_am_flavour(new_op, am_flav);
1672         set_ia32_ls_mode(new_op, mode);
1673
1674         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1675         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1676
1677         return new_op;
1678 }
1679
1680 static ir_node *maybe_scale_up(ir_node *new_op, ir_mode *mode, dbg_info *dbgi)
1681 {
1682         ir_mode *tgt_mode;
1683         ir_node *block;
1684
1685         if(get_mode_size_bits(mode) == 32)
1686                 return new_op;
1687         if(mode == mode_b)
1688                 return new_op;
1689         if(is_ia32_Immediate(new_op))
1690                 return new_op;
1691
1692         if(mode_is_signed(mode))
1693                 tgt_mode = mode_Is;
1694         else
1695                 tgt_mode = mode_Iu;
1696
1697         block = get_nodes_block(new_op);
1698         return create_I2I_Conv(mode, tgt_mode, dbgi, block, new_op);
1699 }
1700
1701 static ir_node *try_create_TestJmp(ir_node *block, dbg_info *dbgi, long pnc,
1702                                    ir_node *cmp_left, ir_node *cmp_right)
1703 {
1704         ir_node  *new_cmp_left;
1705         ir_node  *new_cmp_right;
1706         ir_node  *and_left;
1707         ir_node  *and_right;
1708         ir_node  *res;
1709         ir_node  *noreg;
1710         ir_node  *nomem;
1711         ir_mode  *mode;
1712         long      pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1713
1714         if(cmp_right != NULL && !is_Const_0(cmp_right))
1715                 return NULL;
1716
1717         if(is_And(cmp_left) && (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1718                 and_left  = get_And_left(cmp_left);
1719                 and_right = get_And_right(cmp_left);
1720
1721                 mode          = get_irn_mode(and_left);
1722                 new_cmp_left  = be_transform_node(and_left);
1723                 new_cmp_right = create_immediate_or_transform(and_right, 0);
1724         } else {
1725                 mode          = get_irn_mode(cmp_left);
1726                 new_cmp_left  = be_transform_node(cmp_left);
1727                 new_cmp_right = be_transform_node(cmp_left);
1728         }
1729
1730         assert(get_mode_size_bits(mode) <= 32);
1731         new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1732         new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1733         noreg         = ia32_new_NoReg_gp(env_cg);
1734         nomem         = new_NoMem();
1735
1736         res = new_rd_ia32_TestJmp(dbgi, current_ir_graph, block, noreg, noreg,
1737                                   new_cmp_left, new_cmp_right, nomem, pnc);
1738         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1739
1740         return res;
1741 }
1742
1743 static ir_node *create_Switch(ir_node *node)
1744 {
1745         ir_graph *irg     = current_ir_graph;
1746         dbg_info *dbgi    = get_irn_dbg_info(node);
1747         ir_node  *block   = be_transform_node(get_nodes_block(node));
1748         ir_node  *sel     = get_Cond_selector(node);
1749         ir_node  *new_sel = be_transform_node(sel);
1750         ir_node  *res;
1751         int switch_min    = INT_MAX;
1752         const ir_edge_t *edge;
1753
1754         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
1755
1756         /* determine the smallest switch case value */
1757         foreach_out_edge(node, edge) {
1758                 ir_node *proj = get_edge_src_irn(edge);
1759                 int      pn   = get_Proj_proj(proj);
1760                 if(pn < switch_min)
1761                         switch_min = pn;
1762         }
1763
1764         if (switch_min != 0) {
1765                 ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1766
1767                 /* if smallest switch case is not 0 we need an additional sub */
1768                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1769                 add_ia32_am_offs_int(new_sel, -switch_min);
1770                 set_ia32_am_flavour(new_sel, ia32_am_OB);
1771                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1772
1773                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
1774         }
1775
1776         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
1777         set_ia32_pncode(res, get_Cond_defaultProj(node));
1778
1779         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1780
1781         return res;
1782 }
1783
1784 /**
1785  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1786  *
1787  * @return The transformed node.
1788  */
1789 static ir_node *gen_Cond(ir_node *node) {
1790         ir_node  *block    = be_transform_node(get_nodes_block(node));
1791         ir_graph *irg      = current_ir_graph;
1792         dbg_info *dbgi     = get_irn_dbg_info(node);
1793         ir_node  *sel      = get_Cond_selector(node);
1794         ir_mode  *sel_mode = get_irn_mode(sel);
1795         ir_node  *res      = NULL;
1796         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1797         ir_node  *cmp;
1798         ir_node  *cmp_a;
1799         ir_node  *cmp_b;
1800         ir_node  *new_cmp_a;
1801         ir_node  *new_cmp_b;
1802         ir_mode  *cmp_mode;
1803         ir_node  *nomem = new_NoMem();
1804         long      pnc;
1805
1806         if (sel_mode != mode_b) {
1807                 return create_Switch(node);
1808         }
1809
1810         if(!is_Proj(sel) || !is_Cmp(get_Proj_pred(sel))) {
1811                 /* it's some mode_b value but not a direct comparison -> create a
1812                  * testjmp */
1813                 res = try_create_TestJmp(block, dbgi, pn_Cmp_Lg, sel, NULL);
1814                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1815                 return res;
1816         }
1817
1818         cmp      = get_Proj_pred(sel);
1819         cmp_a    = get_Cmp_left(cmp);
1820         cmp_b    = get_Cmp_right(cmp);
1821         cmp_mode = get_irn_mode(cmp_a);
1822         pnc      = get_Proj_proj(sel);
1823         if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1824                 pnc |= ia32_pn_Cmp_Unsigned;
1825         }
1826
1827         if(mode_needs_gp_reg(cmp_mode)) {
1828                 res = try_create_TestJmp(block, dbgi, pnc, cmp_a, cmp_b);
1829                 if(res != NULL) {
1830                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1831                         return res;
1832                 }
1833         }
1834
1835         new_cmp_a = be_transform_node(cmp_a);
1836         new_cmp_b = create_immediate_or_transform(cmp_b, 0);
1837
1838         if (mode_is_float(cmp_mode)) {
1839                 if (USE_SSE2(env_cg)) {
1840                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a,
1841                                                    cmp_b, nomem, pnc);
1842                         set_ia32_commutative(res);
1843                         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1844                         set_ia32_ls_mode(res, cmp_mode);
1845                 } else {
1846                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, cmp_a, cmp_b, pnc);
1847                         set_ia32_commutative(res);
1848                 }
1849         } else {
1850                 /** workaround smaller compare modes with converts...
1851                  * We could easily support 16bit compares, for 8 bit we have to set
1852                  * additional register constraints, which we don't do yet
1853                  */
1854                 new_cmp_a = maybe_scale_up(new_cmp_a, cmp_mode, dbgi);
1855                 new_cmp_b = maybe_scale_up(new_cmp_b, cmp_mode, dbgi);
1856
1857                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg,
1858                                           new_cmp_a, new_cmp_b, nomem, pnc);
1859                 set_ia32_commutative(res);
1860                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1861         }
1862
1863         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1864
1865         return res;
1866 }
1867
1868
1869
1870 /**
1871  * Transforms a CopyB node.
1872  *
1873  * @return The transformed node.
1874  */
1875 static ir_node *gen_CopyB(ir_node *node) {
1876         ir_node  *block    = be_transform_node(get_nodes_block(node));
1877         ir_node  *src      = get_CopyB_src(node);
1878         ir_node  *new_src  = be_transform_node(src);
1879         ir_node  *dst      = get_CopyB_dst(node);
1880         ir_node  *new_dst  = be_transform_node(dst);
1881         ir_node  *mem      = get_CopyB_mem(node);
1882         ir_node  *new_mem  = be_transform_node(mem);
1883         ir_node  *res      = NULL;
1884         ir_graph *irg      = current_ir_graph;
1885         dbg_info *dbgi     = get_irn_dbg_info(node);
1886         int      size      = get_type_size_bytes(get_CopyB_type(node));
1887         int      rem;
1888
1889         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1890         /* then we need the size explicitly in ECX.                    */
1891         if (size >= 32 * 4) {
1892                 rem = size & 0x3; /* size % 4 */
1893                 size >>= 2;
1894
1895                 res = new_rd_ia32_Const(dbgi, irg, block);
1896                 add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
1897                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1898
1899                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1900                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1901         } else {
1902                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1903                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1904         }
1905
1906         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1907
1908         return res;
1909 }
1910
1911 static
1912 ir_node *gen_be_Copy(ir_node *node)
1913 {
1914         ir_node *result = be_duplicate_node(node);
1915         ir_mode *mode   = get_irn_mode(result);
1916
1917         if (mode_needs_gp_reg(mode)) {
1918                 set_irn_mode(result, mode_Iu);
1919         }
1920
1921         return result;
1922 }
1923
1924
1925 static ir_node *create_set(long pnc, ir_node *cmp_left, ir_node *cmp_right,
1926                            dbg_info *dbgi, ir_node *block)
1927 {
1928         ir_graph *irg   = current_ir_graph;
1929         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
1930         ir_node  *nomem = new_rd_NoMem(irg);
1931         ir_mode  *mode;
1932         ir_node  *new_cmp_left;
1933         ir_node  *new_cmp_right;
1934         ir_node  *res;
1935
1936         /* can we use a test instruction? */
1937         if(cmp_right == NULL || is_Const_0(cmp_right)) {
1938                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1939                 if(is_And(cmp_left) &&
1940                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1941                         ir_node *and_left  = get_And_left(cmp_left);
1942                         ir_node *and_right = get_And_right(cmp_left);
1943
1944                         mode          = get_irn_mode(and_left);
1945                         new_cmp_left  = be_transform_node(and_left);
1946                         new_cmp_right = create_immediate_or_transform(and_right, 0);
1947                 } else {
1948                         mode          = get_irn_mode(cmp_left);
1949                         new_cmp_left  = be_transform_node(cmp_left);
1950                         new_cmp_right = be_transform_node(cmp_left);
1951                 }
1952
1953                 assert(get_mode_size_bits(mode) <= 32);
1954                 new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1955                 new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1956
1957                 res = new_rd_ia32_TestSet(dbgi, current_ir_graph, block, noreg, noreg,
1958                                           new_cmp_left, new_cmp_right, nomem, pnc);
1959                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1960
1961                 return res;
1962         }
1963
1964         mode = get_irn_mode(cmp_left);
1965
1966         new_cmp_left  = be_transform_node(cmp_left);
1967         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
1968
1969         assert(get_mode_size_bits(mode) <= 32);
1970         new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1971         new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1972
1973         res           = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
1974                                            new_cmp_left, new_cmp_right, nomem, pnc);
1975
1976         return res;
1977 }
1978
1979 static ir_node *create_cmov(long pnc, ir_node *cmp_left, ir_node *cmp_right,
1980                             ir_node *val_true, ir_node *val_false,
1981                                                         dbg_info *dbgi, ir_node *block)
1982 {
1983         ir_graph *irg           = current_ir_graph;
1984         ir_node  *new_val_true  = be_transform_node(val_true);
1985         ir_node  *new_val_false = be_transform_node(val_false);
1986         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
1987         ir_node  *nomem         = new_NoMem();
1988         ir_node  *new_cmp_left;
1989         ir_node  *new_cmp_right;
1990         ir_node  *res;
1991
1992         /* cmovs with unknowns are pointless... */
1993         if(is_Unknown(val_true)) {
1994 #ifdef DEBUG_libfirm
1995                 ir_fprintf(stderr, "Optimisation warning: psi with unknown operand\n");
1996 #endif
1997                 return new_val_false;
1998         }
1999         if(is_Unknown(val_false)) {
2000 #ifdef DEBUG_libfirm
2001                 ir_fprintf(stderr, "Optimisation warning: psi with unknown operand\n");
2002 #endif
2003                 return new_val_true;
2004         }
2005
2006         /* can we use a test instruction? */
2007         if(is_Const_0(cmp_right)) {
2008                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
2009                 if(is_And(cmp_left) &&
2010                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
2011                         ir_node *and_left  = get_And_left(cmp_left);
2012                         ir_node *and_right = get_And_right(cmp_left);
2013
2014                         new_cmp_left  = be_transform_node(and_left);
2015                         new_cmp_right = create_immediate_or_transform(and_right, 0);
2016                 } else {
2017                         new_cmp_left  = be_transform_node(cmp_left);
2018                         new_cmp_right = be_transform_node(cmp_left);
2019                 }
2020
2021                 res = new_rd_ia32_TestCMov(dbgi, current_ir_graph, block, noreg, noreg,
2022                                            new_cmp_left, new_cmp_right, nomem,
2023                                            new_val_true, new_val_false, pnc);
2024                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
2025
2026                 return res;
2027         }
2028
2029         new_cmp_left  = be_transform_node(cmp_left);
2030         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
2031
2032         res = new_rd_ia32_CmpCMov(dbgi, irg, block, noreg, noreg, new_cmp_left,
2033                                   new_cmp_right, nomem, new_val_true, new_val_false,
2034                                   pnc);
2035         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
2036
2037         return res;
2038 }
2039
2040
2041 /**
2042  * Transforms a Psi node into CMov.
2043  *
2044  * @return The transformed node.
2045  */
2046 static ir_node *gen_Psi(ir_node *node) {
2047         ir_node  *psi_true    = get_Psi_val(node, 0);
2048         ir_node  *psi_default = get_Psi_default(node);
2049         ia32_code_gen_t *cg   = env_cg;
2050         ir_node  *cond        = get_Psi_cond(node, 0);
2051         ir_node  *block       = be_transform_node(get_nodes_block(node));
2052         dbg_info *dbgi        = get_irn_dbg_info(node);
2053         ir_node  *new_op;
2054         ir_node  *cmp_left;
2055         ir_node  *cmp_right;
2056         ir_mode  *cmp_mode;
2057         long      pnc;
2058
2059         assert(get_Psi_n_conds(node) == 1);
2060         assert(get_irn_mode(cond) == mode_b);
2061
2062         if(!is_Proj(cond) || !is_Cmp(get_Proj_pred(cond))) {
2063                 /* a mode_b value, we have to compare it against 0 */
2064                 cmp_left  = cond;
2065                 cmp_right = new_Const_long(mode_Iu, 0);
2066                 pnc       = pn_Cmp_Lg;
2067                 cmp_mode  = mode_Iu;
2068         } else {
2069                 ir_node *cmp = get_Proj_pred(cond);
2070
2071                 cmp_left  = get_Cmp_left(cmp);
2072                 cmp_right = get_Cmp_right(cmp);
2073                 cmp_mode  = get_irn_mode(cmp_left);
2074                 pnc       = get_Proj_proj(cond);
2075
2076                 assert(!mode_is_float(cmp_mode));
2077
2078                 if (!mode_is_signed(cmp_mode)) {
2079                         pnc |= ia32_pn_Cmp_Unsigned;
2080                 }
2081         }
2082
2083         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2084                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
2085         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2086                 pnc = get_negated_pnc(pnc, cmp_mode);
2087                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
2088         } else {
2089                 new_op = create_cmov(pnc, cmp_left, cmp_right, psi_true, psi_default,
2090                                      dbgi, block);
2091         }
2092         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2093         return new_op;
2094 }
2095
2096
2097 /**
2098  * Following conversion rules apply:
2099  *
2100  *  INT -> INT
2101  * ============
2102  *  1) n bit -> m bit   n > m (downscale)
2103  *     always ignored
2104  *  2) n bit -> m bit   n == m   (sign change)
2105  *     always ignored
2106  *  3) n bit -> m bit   n < m (upscale)
2107  *     a) source is signed:    movsx
2108  *     b) source is unsigned:  and with lower bits sets
2109  *
2110  *  INT -> FLOAT
2111  * ==============
2112  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2113  *
2114  *  FLOAT -> INT
2115  * ==============
2116  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2117  *
2118  *  FLOAT -> FLOAT
2119  * ================
2120  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2121  *  x87 is mode_E internally, conversions happen only at load and store
2122  *  in non-strict semantic
2123  */
2124
2125 /**
2126  * Create a conversion from x87 state register to general purpose.
2127  */
2128 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2129         ir_node         *block      = be_transform_node(get_nodes_block(node));
2130         ir_node         *op         = get_Conv_op(node);
2131         ir_node         *new_op     = be_transform_node(op);
2132         ia32_code_gen_t *cg         = env_cg;
2133         ir_graph        *irg        = current_ir_graph;
2134         dbg_info        *dbgi       = get_irn_dbg_info(node);
2135         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2136         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2137         ir_node         *fist, *load;
2138
2139         /* do a fist */
2140         fist = new_rd_ia32_vfist(dbgi, irg, block,
2141                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2142
2143         set_irn_pinned(fist, op_pin_state_floats);
2144         set_ia32_use_frame(fist);
2145         set_ia32_op_type(fist, ia32_AddrModeD);
2146         set_ia32_am_flavour(fist, ia32_am_B);
2147         set_ia32_ls_mode(fist, mode_Iu);
2148         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2149
2150         /* do a Load */
2151         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2152
2153         set_irn_pinned(load, op_pin_state_floats);
2154         set_ia32_use_frame(load);
2155         set_ia32_op_type(load, ia32_AddrModeS);
2156         set_ia32_am_flavour(load, ia32_am_B);
2157         set_ia32_ls_mode(load, mode_Iu);
2158         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2159
2160         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2161 }
2162
2163 static ir_node *create_strict_conv(ir_mode *tgt_mode, ir_node *node)
2164 {
2165         ir_node  *block    = get_nodes_block(node);
2166         ir_graph *irg      = current_ir_graph;
2167         dbg_info *dbgi     = get_irn_dbg_info(node);
2168         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2169         ir_node  *nomem    = new_NoMem();
2170         ir_node  *frame    = get_irg_frame(irg);
2171         ir_node  *store, *load;
2172         ir_node  *res;
2173
2174         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, node, nomem,
2175                                  tgt_mode);
2176         set_ia32_use_frame(store);
2177         set_ia32_op_type(store, ia32_AddrModeD);
2178         set_ia32_am_flavour(store, ia32_am_OB);
2179         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2180
2181         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2182                                 tgt_mode);
2183         set_ia32_use_frame(load);
2184         set_ia32_op_type(load, ia32_AddrModeS);
2185         set_ia32_am_flavour(load, ia32_am_OB);
2186         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2187
2188         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2189         return res;
2190 }
2191
2192 /**
2193  * Create a conversion from general purpose to x87 register
2194  */
2195 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2196         ir_node   *block  = be_transform_node(get_nodes_block(node));
2197         ir_node   *op     = get_Conv_op(node);
2198         ir_node   *new_op = be_transform_node(op);
2199         ir_graph  *irg    = current_ir_graph;
2200         dbg_info  *dbgi   = get_irn_dbg_info(node);
2201         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2202         ir_node   *nomem  = new_NoMem();
2203         ir_node   *fild, *store;
2204         ir_node   *res;
2205         int        src_bits;
2206
2207         /* first convert to 32 bit if necessary */
2208         src_bits = get_mode_size_bits(src_mode);
2209         if (src_bits == 8) {
2210                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem, src_mode);
2211                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2212                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2213         } else if (src_bits < 32) {
2214                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem, src_mode);
2215                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2216                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2217         }
2218
2219         /* do a store */
2220         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2221
2222         set_ia32_use_frame(store);
2223         set_ia32_op_type(store, ia32_AddrModeD);
2224         set_ia32_am_flavour(store, ia32_am_OB);
2225         set_ia32_ls_mode(store, mode_Iu);
2226
2227         /* do a fild */
2228         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2229
2230         set_ia32_use_frame(fild);
2231         set_ia32_op_type(fild, ia32_AddrModeS);
2232         set_ia32_am_flavour(fild, ia32_am_OB);
2233         set_ia32_ls_mode(fild, mode_Iu);
2234
2235         res = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2236
2237         return res;
2238 }
2239
2240 /**
2241  * Crete a conversion from one integer mode into another one
2242  */
2243 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2244                                 dbg_info *dbgi, ir_node *new_block,
2245                                 ir_node *new_op)
2246 {
2247         ir_graph *irg      = current_ir_graph;
2248         int       src_bits = get_mode_size_bits(src_mode);
2249         int       tgt_bits = get_mode_size_bits(tgt_mode);
2250         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2251         ir_node  *nomem    = new_rd_NoMem(irg);
2252         ir_node  *res;
2253         ir_mode  *smaller_mode;
2254         int       smaller_bits;
2255
2256         if (src_bits < tgt_bits) {
2257                 smaller_mode = src_mode;
2258                 smaller_bits = src_bits;
2259         } else {
2260                 smaller_mode = tgt_mode;
2261                 smaller_bits = tgt_bits;
2262         }
2263
2264         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2265         if (smaller_bits == 8) {
2266                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2267                                                new_op, nomem, smaller_mode);
2268         } else {
2269                 res = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, noreg, noreg, new_op,
2270                                            nomem, smaller_mode);
2271         }
2272         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2273
2274         return res;
2275 }
2276
2277 /**
2278  * Transforms a Conv node.
2279  *
2280  * @return The created ia32 Conv node
2281  */
2282 static ir_node *gen_Conv(ir_node *node) {
2283         ir_node  *block    = be_transform_node(get_nodes_block(node));
2284         ir_node  *op       = get_Conv_op(node);
2285         ir_node  *new_op   = be_transform_node(op);
2286         ir_graph *irg      = current_ir_graph;
2287         dbg_info *dbgi     = get_irn_dbg_info(node);
2288         ir_mode  *src_mode = get_irn_mode(op);
2289         ir_mode  *tgt_mode = get_irn_mode(node);
2290         int       src_bits = get_mode_size_bits(src_mode);
2291         int       tgt_bits = get_mode_size_bits(tgt_mode);
2292         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2293         ir_node  *nomem    = new_rd_NoMem(irg);
2294         ir_node  *res;
2295
2296         if (src_mode == mode_b) {
2297                 assert(mode_is_int(tgt_mode));
2298                 /* nothing to do, we already model bools as 0/1 ints */
2299                 return new_op;
2300         }
2301
2302         if (src_mode == tgt_mode) {
2303                 if (get_Conv_strict(node)) {
2304                         if (USE_SSE2(env_cg)) {
2305                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2306                                 return new_op;
2307                         }
2308                 } else {
2309                         /* this should be optimized already, but who knows... */
2310                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2311                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2312                         return new_op;
2313                 }
2314         }
2315
2316         if (mode_is_float(src_mode)) {
2317                 /* we convert from float ... */
2318                 if (mode_is_float(tgt_mode)) {
2319                         if(src_mode == mode_E && tgt_mode == mode_D
2320                                         && !get_Conv_strict(node)) {
2321                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2322                                 return new_op;
2323                         }
2324
2325                         /* ... to float */
2326                         if (USE_SSE2(env_cg)) {
2327                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2328                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2329                                 set_ia32_ls_mode(res, tgt_mode);
2330                         } else {
2331                                 if(get_Conv_strict(node)) {
2332                                         res = create_strict_conv(tgt_mode, new_op);
2333                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2334                                         return res;
2335                                 }
2336                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2337                                 return new_op;
2338                         }
2339                 } else {
2340                         /* ... to int */
2341                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2342                         if (USE_SSE2(env_cg)) {
2343                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2344                                 set_ia32_ls_mode(res, src_mode);
2345                         } else {
2346                                 return gen_x87_fp_to_gp(node);
2347                         }
2348                 }
2349         } else {
2350                 /* we convert from int ... */
2351                 if (mode_is_float(tgt_mode)) {
2352                         /* ... to float */
2353                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2354                         if (USE_SSE2(env_cg)) {
2355                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2356                                 set_ia32_ls_mode(res, tgt_mode);
2357                                 if(src_bits == 32) {
2358                                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2359                                 }
2360                         } else {
2361                                 res = gen_x87_gp_to_fp(node, src_mode);
2362                                 if(get_Conv_strict(node)) {
2363                                         res = create_strict_conv(tgt_mode, res);
2364                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
2365                                                            ia32_get_old_node_name(env_cg, node));
2366                                 }
2367                                 return res;
2368                         }
2369                 } else if(tgt_mode == mode_b) {
2370                         /* mode_b lowering already took care that we only have 0/1 values */
2371                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2372                             src_mode, tgt_mode));
2373                         return new_op;
2374                 } else {
2375                         /* to int */
2376                         if (src_bits == tgt_bits) {
2377                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2378                                     src_mode, tgt_mode));
2379                                 return new_op;
2380                         }
2381
2382                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, new_op);
2383                 }
2384         }
2385
2386         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2387
2388         return res;
2389 }
2390
2391 static
2392 int check_immediate_constraint(long val, char immediate_constraint_type)
2393 {
2394         switch (immediate_constraint_type) {
2395         case 0:
2396                 return 1;
2397         case 'I':
2398                 return val >= 0 && val <= 32;
2399         case 'J':
2400                 return val >= 0 && val <= 63;
2401         case 'K':
2402                 return val >= -128 && val <= 127;
2403         case 'L':
2404                 return val == 0xff || val == 0xffff;
2405         case 'M':
2406                 return val >= 0 && val <= 3;
2407         case 'N':
2408                 return val >= 0 && val <= 255;
2409         case 'O':
2410                 return val >= 0 && val <= 127;
2411         default:
2412                 break;
2413         }
2414         panic("Invalid immediate constraint found");
2415         return 0;
2416 }
2417
2418 static
2419 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2420 {
2421         int          minus         = 0;
2422         tarval      *offset        = NULL;
2423         int          offset_sign   = 0;
2424         long         val = 0;
2425         ir_entity   *symconst_ent  = NULL;
2426         int          symconst_sign = 0;
2427         ir_mode     *mode;
2428         ir_node     *cnst          = NULL;
2429         ir_node     *symconst      = NULL;
2430         ir_node     *res;
2431         ir_graph    *irg;
2432         dbg_info    *dbgi;
2433         ir_node     *block;
2434
2435         mode = get_irn_mode(node);
2436         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2437                 return NULL;
2438         }
2439
2440         if(is_Minus(node)) {
2441                 minus = 1;
2442                 node  = get_Minus_op(node);
2443         }
2444
2445         if(is_Const(node)) {
2446                 cnst        = node;
2447                 symconst    = NULL;
2448                 offset_sign = minus;
2449         } else if(is_SymConst(node)) {
2450                 cnst          = NULL;
2451                 symconst      = node;
2452                 symconst_sign = minus;
2453         } else if(is_Add(node)) {
2454                 ir_node *left  = get_Add_left(node);
2455                 ir_node *right = get_Add_right(node);
2456                 if(is_Const(left) && is_SymConst(right)) {
2457                         cnst          = left;
2458                         symconst      = right;
2459                         symconst_sign = minus;
2460                         offset_sign   = minus;
2461                 } else if(is_SymConst(left) && is_Const(right)) {
2462                         cnst          = right;
2463                         symconst      = left;
2464                         symconst_sign = minus;
2465                         offset_sign   = minus;
2466                 }
2467         } else if(is_Sub(node)) {
2468                 ir_node *left  = get_Sub_left(node);
2469                 ir_node *right = get_Sub_right(node);
2470                 if(is_Const(left) && is_SymConst(right)) {
2471                         cnst          = left;
2472                         symconst      = right;
2473                         symconst_sign = !minus;
2474                         offset_sign   = minus;
2475                 } else if(is_SymConst(left) && is_Const(right)) {
2476                         cnst          = right;
2477                         symconst      = left;
2478                         symconst_sign = minus;
2479                         offset_sign   = !minus;
2480                 }
2481         } else {
2482                 return NULL;
2483         }
2484
2485         if(cnst != NULL) {
2486                 offset = get_Const_tarval(cnst);
2487                 if(tarval_is_long(offset)) {
2488                         val = get_tarval_long(offset);
2489                 } else if(tarval_is_null(offset)) {
2490                         val = 0;
2491                 } else {
2492                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2493                                    "long?\n", cnst);
2494                         return NULL;
2495                 }
2496
2497                 if(!check_immediate_constraint(val, immediate_constraint_type))
2498                         return NULL;
2499         }
2500         if(symconst != NULL) {
2501                 if(immediate_constraint_type != 0) {
2502                         /* we need full 32bits for symconsts */
2503                         return NULL;
2504                 }
2505
2506                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2507                         return NULL;
2508                 symconst_ent = get_SymConst_entity(symconst);
2509         }
2510         if(cnst == NULL && symconst == NULL)
2511                 return NULL;
2512
2513         if(offset_sign && offset != NULL) {
2514                 offset = tarval_neg(offset);
2515         }
2516
2517         irg   = current_ir_graph;
2518         dbgi  = get_irn_dbg_info(node);
2519         block = get_irg_start_block(irg);
2520         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent,
2521                                       symconst_sign, val);
2522         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2523
2524         return res;
2525 }
2526
2527 static
2528 ir_node *create_immediate_or_transform(ir_node *node, char immediate_constraint_type)
2529 {
2530         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2531         if (new_node == NULL) {
2532                 new_node = be_transform_node(node);
2533         }
2534         return new_node;
2535 }
2536
2537 typedef struct constraint_t constraint_t;
2538 struct constraint_t {
2539         int                         is_in;
2540         int                         n_outs;
2541         const arch_register_req_t **out_reqs;
2542
2543         const arch_register_req_t  *req;
2544         unsigned                    immediate_possible;
2545         char                        immediate_type;
2546 };
2547
2548 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2549 {
2550         int                          immediate_possible = 0;
2551         char                         immediate_type     = 0;
2552         unsigned                     limited            = 0;
2553         const arch_register_class_t *cls                = NULL;
2554         ir_graph                    *irg;
2555         struct obstack              *obst;
2556         arch_register_req_t         *req;
2557         unsigned                    *limited_ptr;
2558         int                          p;
2559         int                          same_as = -1;
2560
2561         /* TODO: replace all the asserts with nice error messages */
2562
2563         printf("Constraint: %s\n", c);
2564
2565         while(*c != 0) {
2566                 switch(*c) {
2567                 case ' ':
2568                 case '\t':
2569                 case '\n':
2570                         break;
2571
2572                 case 'a':
2573                         assert(cls == NULL ||
2574                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2575                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2576                         limited |= 1 << REG_EAX;
2577                         break;
2578                 case 'b':
2579                         assert(cls == NULL ||
2580                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2581                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2582                         limited |= 1 << REG_EBX;
2583                         break;
2584                 case 'c':
2585                         assert(cls == NULL ||
2586                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2587                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2588                         limited |= 1 << REG_ECX;
2589                         break;
2590                 case 'd':
2591                         assert(cls == NULL ||
2592                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2593                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2594                         limited |= 1 << REG_EDX;
2595                         break;
2596                 case 'D':
2597                         assert(cls == NULL ||
2598                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2599                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2600                         limited |= 1 << REG_EDI;
2601                         break;
2602                 case 'S':
2603                         assert(cls == NULL ||
2604                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2605                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2606                         limited |= 1 << REG_ESI;
2607                         break;
2608                 case 'Q':
2609                 case 'q': /* q means lower part of the regs only, this makes no
2610                                    * difference to Q for us (we only assigne whole registers) */
2611                         assert(cls == NULL ||
2612                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2613                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2614                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2615                                    1 << REG_EDX;
2616                         break;
2617                 case 'A':
2618                         assert(cls == NULL ||
2619                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2620                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2621                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2622                         break;
2623                 case 'l':
2624                         assert(cls == NULL ||
2625                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2626                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2627                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2628                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2629                                    1 << REG_EBP;
2630                         break;
2631
2632                 case 'R':
2633                 case 'r':
2634                 case 'p':
2635                         assert(cls == NULL);
2636                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2637                         break;
2638
2639                 case 'f':
2640                 case 't':
2641                 case 'u':
2642                         /* TODO: mark values so the x87 simulator knows about t and u */
2643                         assert(cls == NULL);
2644                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2645                         break;
2646
2647                 case 'Y':
2648                 case 'x':
2649                         assert(cls == NULL);
2650                         /* TODO: check that sse2 is supported */
2651                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2652                         break;
2653
2654                 case 'I':
2655                 case 'J':
2656                 case 'K':
2657                 case 'L':
2658                 case 'M':
2659                 case 'N':
2660                 case 'O':
2661                         assert(!immediate_possible);
2662                         immediate_possible = 1;
2663                         immediate_type     = *c;
2664                         break;
2665                 case 'n':
2666                 case 'i':
2667                         assert(!immediate_possible);
2668                         immediate_possible = 1;
2669                         break;
2670
2671                 case 'g':
2672                         assert(!immediate_possible && cls == NULL);
2673                         immediate_possible = 1;
2674                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2675                         break;
2676
2677                 case '0':
2678                 case '1':
2679                 case '2':
2680                 case '3':
2681                 case '4':
2682                 case '5':
2683                 case '6':
2684                 case '7':
2685                 case '8':
2686                 case '9':
2687                         assert(constraint->is_in && "can only specify same constraint "
2688                                "on input");
2689
2690                         sscanf(c, "%d%n", &same_as, &p);
2691                         if(same_as >= 0) {
2692                                 c += p;
2693                                 continue;
2694                         }
2695                         break;
2696
2697                 case 'E': /* no float consts yet */
2698                 case 'F': /* no float consts yet */
2699                 case 's': /* makes no sense on x86 */
2700                 case 'X': /* we can't support that in firm */
2701                 case 'm':
2702                 case 'o':
2703                 case 'V':
2704                 case '<': /* no autodecrement on x86 */
2705                 case '>': /* no autoincrement on x86 */
2706                 case 'C': /* sse constant not supported yet */
2707                 case 'G': /* 80387 constant not supported yet */
2708                 case 'y': /* we don't support mmx registers yet */
2709                 case 'Z': /* not available in 32 bit mode */
2710                 case 'e': /* not available in 32 bit mode */
2711                         assert(0 && "asm constraint not supported");
2712                         break;
2713                 default:
2714                         assert(0 && "unknown asm constraint found");
2715                         break;
2716                 }
2717                 ++c;
2718         }
2719
2720         if(same_as >= 0) {
2721                 const arch_register_req_t *other_constr;
2722
2723                 assert(cls == NULL && "same as and register constraint not supported");
2724                 assert(!immediate_possible && "same as and immediate constraint not "
2725                        "supported");
2726                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2727                        "same_as constraint");
2728
2729                 other_constr         = constraint->out_reqs[same_as];
2730
2731                 req                  = obstack_alloc(obst, sizeof(req[0]));
2732                 req->cls             = other_constr->cls;
2733                 req->type            = arch_register_req_type_should_be_same;
2734                 req->limited         = NULL;
2735                 req->other_same      = pos;
2736                 req->other_different = -1;
2737
2738                 /* switch constraints. This is because in firm we have same_as
2739                  * constraints on the output constraints while in the gcc asm syntax
2740                  * they are specified on the input constraints */
2741                 constraint->req               = other_constr;
2742                 constraint->out_reqs[same_as] = req;
2743                 constraint->immediate_possible = 0;
2744                 return;
2745         }
2746
2747         if(immediate_possible && cls == NULL) {
2748                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2749         }
2750         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2751         assert(cls != NULL);
2752
2753         if(immediate_possible) {
2754                 assert(constraint->is_in
2755                        && "imeediates make no sense for output constraints");
2756         }
2757         /* todo: check types (no float input on 'r' constrainted in and such... */
2758
2759         irg  = current_ir_graph;
2760         obst = get_irg_obstack(irg);
2761
2762         if(limited != 0) {
2763                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2764                 limited_ptr  = (unsigned*) (req+1);
2765         } else {
2766                 req = obstack_alloc(obst, sizeof(req[0]));
2767         }
2768         memset(req, 0, sizeof(req[0]));
2769
2770         if(limited != 0) {
2771                 req->type    = arch_register_req_type_limited;
2772                 *limited_ptr = limited;
2773                 req->limited = limited_ptr;
2774         } else {
2775                 req->type    = arch_register_req_type_normal;
2776         }
2777         req->cls = cls;
2778
2779         constraint->req                = req;
2780         constraint->immediate_possible = immediate_possible;
2781         constraint->immediate_type     = immediate_type;
2782 }
2783
2784 static
2785 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2786                    const char *c)
2787 {
2788         (void) node;
2789         (void) pos;
2790         (void) constraint;
2791         (void) c;
2792         panic("Clobbers not supported yet");
2793 }
2794
2795 ir_node *gen_ASM(ir_node *node)
2796 {
2797         int                   i, arity;
2798         ir_graph             *irg   = current_ir_graph;
2799         ir_node              *block = be_transform_node(get_nodes_block(node));
2800         dbg_info             *dbgi  = get_irn_dbg_info(node);
2801         ir_node             **in;
2802         ir_node              *res;
2803         int                   out_arity;
2804         int                   n_outs;
2805         int                   n_clobbers;
2806         void                 *generic_attr;
2807         ia32_asm_attr_t      *attr;
2808         const arch_register_req_t **out_reqs;
2809         const arch_register_req_t **in_reqs;
2810         struct obstack       *obst;
2811         constraint_t          parsed_constraint;
2812
2813         /* transform inputs */
2814         arity = get_irn_arity(node);
2815         in    = alloca(arity * sizeof(in[0]));
2816         memset(in, 0, arity * sizeof(in[0]));
2817
2818         n_outs     = get_ASM_n_output_constraints(node);
2819         n_clobbers = get_ASM_n_clobbers(node);
2820         out_arity  = n_outs + n_clobbers;
2821
2822         /* construct register constraints */
2823         obst     = get_irg_obstack(irg);
2824         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2825         parsed_constraint.out_reqs = out_reqs;
2826         parsed_constraint.n_outs   = n_outs;
2827         parsed_constraint.is_in    = 0;
2828         for(i = 0; i < out_arity; ++i) {
2829                 const char   *c;
2830
2831                 if(i < n_outs) {
2832                         const ir_asm_constraint *constraint;
2833                         constraint = & get_ASM_output_constraints(node) [i];
2834                         c = get_id_str(constraint->constraint);
2835                         parse_asm_constraint(i, &parsed_constraint, c);
2836                 } else {
2837                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2838                         c = get_id_str(glob_id);
2839                         parse_clobber(node, i, &parsed_constraint, c);
2840                 }
2841                 out_reqs[i] = parsed_constraint.req;
2842         }
2843
2844         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2845         parsed_constraint.is_in = 1;
2846         for(i = 0; i < arity; ++i) {
2847                 const ir_asm_constraint   *constraint;
2848                 ident                     *constr_id;
2849                 const char                *c;
2850
2851                 constraint = & get_ASM_input_constraints(node) [i];
2852                 constr_id  = constraint->constraint;
2853                 c          = get_id_str(constr_id);
2854                 parse_asm_constraint(i, &parsed_constraint, c);
2855                 in_reqs[i] = parsed_constraint.req;
2856
2857                 if(parsed_constraint.immediate_possible) {
2858                         ir_node *pred      = get_irn_n(node, i);
2859                         char     imm_type  = parsed_constraint.immediate_type;
2860                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2861
2862                         if(immediate != NULL) {
2863                                 in[i] = immediate;
2864                         }
2865                 }
2866         }
2867
2868         /* transform inputs */
2869         for(i = 0; i < arity; ++i) {
2870                 ir_node *pred;
2871                 ir_node *transformed;
2872
2873                 if(in[i] != NULL)
2874                         continue;
2875
2876                 pred        = get_irn_n(node, i);
2877                 transformed = be_transform_node(pred);
2878                 in[i]       = transformed;
2879         }
2880
2881         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2882
2883         generic_attr   = get_irn_generic_attr(res);
2884         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
2885         attr->asm_text = get_ASM_text(node);
2886         set_ia32_out_req_all(res, out_reqs);
2887         set_ia32_in_req_all(res, in_reqs);
2888
2889         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2890
2891         return res;
2892 }
2893
2894 /********************************************
2895  *  _                          _
2896  * | |                        | |
2897  * | |__   ___ _ __   ___   __| | ___  ___
2898  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2899  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2900  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2901  *
2902  ********************************************/
2903
2904 static ir_node *gen_be_StackParam(ir_node *node) {
2905         ir_node  *block      = be_transform_node(get_nodes_block(node));
2906         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2907         ir_node   *new_ptr   = be_transform_node(ptr);
2908         ir_node   *new_op    = NULL;
2909         ir_graph  *irg       = current_ir_graph;
2910         dbg_info  *dbgi      = get_irn_dbg_info(node);
2911         ir_node   *nomem     = new_rd_NoMem(current_ir_graph);
2912         ir_entity *ent       = arch_get_frame_entity(env_cg->arch_env, node);
2913         ir_mode   *load_mode = get_irn_mode(node);
2914         ir_node   *noreg     = ia32_new_NoReg_gp(env_cg);
2915         ir_mode   *proj_mode;
2916         long      pn_res;
2917
2918         if (mode_is_float(load_mode)) {
2919                 if (USE_SSE2(env_cg)) {
2920                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2921                         pn_res    = pn_ia32_xLoad_res;
2922                         proj_mode = mode_xmm;
2923                 } else {
2924                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem, load_mode);
2925                         pn_res    = pn_ia32_vfld_res;
2926                         proj_mode = mode_vfp;
2927                 }
2928         } else {
2929                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
2930                 proj_mode = mode_Iu;
2931                 pn_res = pn_ia32_Load_res;
2932         }
2933
2934         set_irn_pinned(new_op, op_pin_state_floats);
2935         set_ia32_frame_ent(new_op, ent);
2936         set_ia32_use_frame(new_op);
2937
2938         set_ia32_op_type(new_op, ia32_AddrModeS);
2939         set_ia32_am_flavour(new_op, ia32_am_B);
2940         set_ia32_ls_mode(new_op, load_mode);
2941         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2942
2943         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2944
2945         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
2946 }
2947
2948 /**
2949  * Transforms a FrameAddr into an ia32 Add.
2950  */
2951 static ir_node *gen_be_FrameAddr(ir_node *node) {
2952         ir_node  *block  = be_transform_node(get_nodes_block(node));
2953         ir_node  *op     = be_get_FrameAddr_frame(node);
2954         ir_node  *new_op = be_transform_node(op);
2955         ir_graph *irg    = current_ir_graph;
2956         dbg_info *dbgi   = get_irn_dbg_info(node);
2957         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
2958         ir_node  *res;
2959
2960         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
2961         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
2962         set_ia32_use_frame(res);
2963         set_ia32_am_flavour(res, ia32_am_OB);
2964
2965         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2966
2967         return res;
2968 }
2969
2970 /**
2971  * Transforms a FrameLoad into an ia32 Load.
2972  */
2973 static ir_node *gen_be_FrameLoad(ir_node *node) {
2974         ir_node   *block   = be_transform_node(get_nodes_block(node));
2975         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
2976         ir_node   *new_mem = be_transform_node(mem);
2977         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
2978         ir_node   *new_ptr = be_transform_node(ptr);
2979         ir_node   *new_op  = NULL;
2980         ir_graph  *irg     = current_ir_graph;
2981         dbg_info  *dbgi    = get_irn_dbg_info(node);
2982         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2983         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2984         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
2985         ir_node   *projs[pn_Load_max];
2986
2987         ia32_collect_Projs(node, projs, pn_Load_max);
2988
2989         if (mode_is_float(mode)) {
2990                 if (USE_SSE2(env_cg)) {
2991                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
2992                 }
2993                 else {
2994                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, mode);
2995                 }
2996         }
2997         else {
2998                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
2999         }
3000
3001         set_irn_pinned(new_op, op_pin_state_floats);
3002         set_ia32_frame_ent(new_op, ent);
3003         set_ia32_use_frame(new_op);
3004
3005         set_ia32_op_type(new_op, ia32_AddrModeS);
3006         set_ia32_am_flavour(new_op, ia32_am_B);
3007         set_ia32_ls_mode(new_op, mode);
3008         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
3009
3010         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3011
3012         return new_op;
3013 }
3014
3015
3016 /**
3017  * Transforms a FrameStore into an ia32 Store.
3018  */
3019 static ir_node *gen_be_FrameStore(ir_node *node) {
3020         ir_node   *block   = be_transform_node(get_nodes_block(node));
3021         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
3022         ir_node   *new_mem = be_transform_node(mem);
3023         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
3024         ir_node   *new_ptr = be_transform_node(ptr);
3025         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
3026         ir_node   *new_val = be_transform_node(val);
3027         ir_node   *new_op  = NULL;
3028         ir_graph  *irg     = current_ir_graph;
3029         dbg_info  *dbgi    = get_irn_dbg_info(node);
3030         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
3031         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
3032         ir_mode   *mode    = get_irn_mode(val);
3033
3034         if (mode_is_float(mode)) {
3035                 if (USE_SSE2(env_cg)) {
3036                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3037                 } else {
3038                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, mode);
3039                 }
3040         } else if (get_mode_size_bits(mode) == 8) {
3041                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3042         } else {
3043                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3044         }
3045
3046         set_ia32_frame_ent(new_op, ent);
3047         set_ia32_use_frame(new_op);
3048
3049         set_ia32_op_type(new_op, ia32_AddrModeD);
3050         set_ia32_am_flavour(new_op, ia32_am_B);
3051         set_ia32_ls_mode(new_op, mode);
3052
3053         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3054
3055         return new_op;
3056 }
3057
3058 /**
3059  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3060  */
3061 static ir_node *gen_be_Return(ir_node *node) {
3062         ir_graph  *irg     = current_ir_graph;
3063         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3064         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3065         ir_entity *ent     = get_irg_entity(irg);
3066         ir_type   *tp      = get_entity_type(ent);
3067         dbg_info  *dbgi;
3068         ir_node   *block;
3069         ir_type   *res_type;
3070         ir_mode   *mode;
3071         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3072         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3073         ir_node   *noreg;
3074         ir_node   **in;
3075         int       pn_ret_val, pn_ret_mem, arity, i;
3076
3077         assert(ret_val != NULL);
3078         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3079                 return be_duplicate_node(node);
3080         }
3081
3082         res_type = get_method_res_type(tp, 0);
3083
3084         if (! is_Primitive_type(res_type)) {
3085                 return be_duplicate_node(node);
3086         }
3087
3088         mode = get_type_mode(res_type);
3089         if (! mode_is_float(mode)) {
3090                 return be_duplicate_node(node);
3091         }
3092
3093         assert(get_method_n_ress(tp) == 1);
3094
3095         pn_ret_val = get_Proj_proj(ret_val);
3096         pn_ret_mem = get_Proj_proj(ret_mem);
3097
3098         /* get the Barrier */
3099         barrier = get_Proj_pred(ret_val);
3100
3101         /* get result input of the Barrier */
3102         ret_val     = get_irn_n(barrier, pn_ret_val);
3103         new_ret_val = be_transform_node(ret_val);
3104
3105         /* get memory input of the Barrier */
3106         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3107         new_ret_mem = be_transform_node(ret_mem);
3108
3109         frame = get_irg_frame(irg);
3110
3111         dbgi  = get_irn_dbg_info(barrier);
3112         block = be_transform_node(get_nodes_block(barrier));
3113
3114         noreg = ia32_new_NoReg_gp(env_cg);
3115
3116         /* store xmm0 onto stack */
3117         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3118                                              new_ret_val, new_ret_mem);
3119         set_ia32_ls_mode(sse_store, mode);
3120         set_ia32_op_type(sse_store, ia32_AddrModeD);
3121         set_ia32_use_frame(sse_store);
3122         set_ia32_am_flavour(sse_store, ia32_am_B);
3123
3124         /* load into x87 register */
3125         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3126         set_ia32_op_type(fld, ia32_AddrModeS);
3127         set_ia32_use_frame(fld);
3128         set_ia32_am_flavour(fld, ia32_am_B);
3129
3130         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3131         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3132
3133         /* create a new barrier */
3134         arity = get_irn_arity(barrier);
3135         in = alloca(arity * sizeof(in[0]));
3136         for (i = 0; i < arity; ++i) {
3137                 ir_node *new_in;
3138
3139                 if (i == pn_ret_val) {
3140                         new_in = fld;
3141                 } else if (i == pn_ret_mem) {
3142                         new_in = mproj;
3143                 } else {
3144                         ir_node *in = get_irn_n(barrier, i);
3145                         new_in = be_transform_node(in);
3146                 }
3147                 in[i] = new_in;
3148         }
3149
3150         new_barrier = new_ir_node(dbgi, irg, block,
3151                                   get_irn_op(barrier), get_irn_mode(barrier),
3152                                   arity, in);
3153         copy_node_attr(barrier, new_barrier);
3154         be_duplicate_deps(barrier, new_barrier);
3155         be_set_transformed_node(barrier, new_barrier);
3156         mark_irn_visited(barrier);
3157
3158         /* transform normally */
3159         return be_duplicate_node(node);
3160 }
3161
3162 /**
3163  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3164  */
3165 static ir_node *gen_be_AddSP(ir_node *node) {
3166         ir_node  *block  = be_transform_node(get_nodes_block(node));
3167         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3168         ir_node  *new_sz;
3169         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3170         ir_node  *new_sp = be_transform_node(sp);
3171         ir_graph *irg    = current_ir_graph;
3172         dbg_info *dbgi   = get_irn_dbg_info(node);
3173         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3174         ir_node  *nomem  = new_NoMem();
3175         ir_node  *new_op;
3176
3177         new_sz = create_immediate_or_transform(sz, 0);
3178
3179         /* ia32 stack grows in reverse direction, make a SubSP */
3180         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz,
3181                                    nomem);
3182         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3183         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3184
3185         return new_op;
3186 }
3187
3188 /**
3189  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3190  */
3191 static ir_node *gen_be_SubSP(ir_node *node) {
3192         ir_node  *block  = be_transform_node(get_nodes_block(node));
3193         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3194         ir_node  *new_sz;
3195         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3196         ir_node  *new_sp = be_transform_node(sp);
3197         ir_graph *irg    = current_ir_graph;
3198         dbg_info *dbgi   = get_irn_dbg_info(node);
3199         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3200         ir_node  *nomem  = new_NoMem();
3201         ir_node  *new_op;
3202
3203         new_sz = create_immediate_or_transform(sz, 0);
3204
3205         /* ia32 stack grows in reverse direction, make an AddSP */
3206         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3207         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3208         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3209
3210         return new_op;
3211 }
3212
3213 /**
3214  * This function just sets the register for the Unknown node
3215  * as this is not done during register allocation because Unknown
3216  * is an "ignore" node.
3217  */
3218 static ir_node *gen_Unknown(ir_node *node) {
3219         ir_mode *mode = get_irn_mode(node);
3220
3221         if (mode_is_float(mode)) {
3222 #if 0
3223                 /* Unknown nodes are buggy in x87 sim, use zero for now... */
3224                 if (USE_SSE2(env_cg))
3225                         return ia32_new_Unknown_xmm(env_cg);
3226                 else
3227                         return ia32_new_Unknown_vfp(env_cg);
3228 #else
3229                 ir_graph *irg   = current_ir_graph;
3230                 dbg_info *dbgi  = get_irn_dbg_info(node);
3231                 ir_node  *block = get_irg_start_block(irg);
3232                 return new_rd_ia32_vfldz(dbgi, irg, block);
3233 #endif
3234         } else if (mode_needs_gp_reg(mode)) {
3235                 return ia32_new_Unknown_gp(env_cg);
3236         } else {
3237                 assert(0 && "unsupported Unknown-Mode");
3238         }
3239
3240         return NULL;
3241 }
3242
3243 /**
3244  * Change some phi modes
3245  */
3246 static ir_node *gen_Phi(ir_node *node) {
3247         ir_node  *block = be_transform_node(get_nodes_block(node));
3248         ir_graph *irg   = current_ir_graph;
3249         dbg_info *dbgi  = get_irn_dbg_info(node);
3250         ir_mode  *mode  = get_irn_mode(node);
3251         ir_node  *phi;
3252
3253         if(mode_needs_gp_reg(mode)) {
3254                 /* we shouldn't have any 64bit stuff around anymore */
3255                 assert(get_mode_size_bits(mode) <= 32);
3256                 /* all integer operations are on 32bit registers now */
3257                 mode = mode_Iu;
3258         } else if(mode_is_float(mode)) {
3259                 if (USE_SSE2(env_cg)) {
3260                         mode = mode_xmm;
3261                 } else {
3262                         mode = mode_vfp;
3263                 }
3264         }
3265
3266         /* phi nodes allow loops, so we use the old arguments for now
3267          * and fix this later */
3268         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3269         copy_node_attr(node, phi);
3270         be_duplicate_deps(node, phi);
3271
3272         be_set_transformed_node(node, phi);
3273         be_enqueue_preds(node);
3274
3275         return phi;
3276 }
3277
3278 /**
3279  * Transform IJmp
3280  */
3281 static ir_node *gen_IJmp(ir_node *node) {
3282         ir_node  *block    = be_transform_node(get_nodes_block(node));
3283         ir_graph *irg      = current_ir_graph;
3284         dbg_info *dbgi     = get_irn_dbg_info(node);
3285         ir_node  *new_op   = be_transform_node(get_IJmp_target(node));
3286         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3287         ir_node  *nomem    = new_NoMem();
3288         ir_node  *new_node;
3289
3290         new_node = new_rd_ia32_IJmp(dbgi, irg, block, noreg, noreg, new_op, nomem);
3291         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_unary);
3292
3293         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3294
3295         return new_node;
3296 }
3297
3298
3299 /**********************************************************************
3300  *  _                                _                   _
3301  * | |                              | |                 | |
3302  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3303  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3304  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3305  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3306  *
3307  **********************************************************************/
3308
3309 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3310
3311 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3312                                      ir_node *mem);
3313
3314 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3315                                       ir_node *val, ir_node *mem);
3316
3317 /**
3318  * Transforms a lowered Load into a "real" one.
3319  */
3320 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3321 {
3322         ir_node  *block   = be_transform_node(get_nodes_block(node));
3323         ir_node  *ptr     = get_irn_n(node, 0);
3324         ir_node  *new_ptr = be_transform_node(ptr);
3325         ir_node  *mem     = get_irn_n(node, 1);
3326         ir_node  *new_mem = be_transform_node(mem);
3327         ir_graph *irg     = current_ir_graph;
3328         dbg_info *dbgi    = get_irn_dbg_info(node);
3329         ir_mode  *mode    = get_ia32_ls_mode(node);
3330         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3331         ir_node  *new_op;
3332
3333         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3334
3335         set_ia32_op_type(new_op, ia32_AddrModeS);
3336         set_ia32_am_flavour(new_op, ia32_am_OB);
3337         set_ia32_am_offs_int(new_op, 0);
3338         set_ia32_am_scale(new_op, 1);
3339         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3340         if (is_ia32_am_sc_sign(node))
3341                 set_ia32_am_sc_sign(new_op);
3342         set_ia32_ls_mode(new_op, mode);
3343         if (is_ia32_use_frame(node)) {
3344                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3345                 set_ia32_use_frame(new_op);
3346         }
3347
3348         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3349
3350         return new_op;
3351 }
3352
3353 /**
3354 * Transforms a lowered Store into a "real" one.
3355 */
3356 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3357 {
3358         ir_node  *block   = be_transform_node(get_nodes_block(node));
3359         ir_node  *ptr     = get_irn_n(node, 0);
3360         ir_node  *new_ptr = be_transform_node(ptr);
3361         ir_node  *val     = get_irn_n(node, 1);
3362         ir_node  *new_val = be_transform_node(val);
3363         ir_node  *mem     = get_irn_n(node, 2);
3364         ir_node  *new_mem = be_transform_node(mem);
3365         ir_graph *irg     = current_ir_graph;
3366         dbg_info *dbgi    = get_irn_dbg_info(node);
3367         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3368         ir_mode  *mode    = get_ia32_ls_mode(node);
3369         ir_node  *new_op;
3370         long     am_offs;
3371         ia32_am_flavour_t am_flav = ia32_B;
3372
3373         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3374
3375         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3376                 am_flav |= ia32_O;
3377                 add_ia32_am_offs_int(new_op, am_offs);
3378         }
3379
3380         set_ia32_op_type(new_op, ia32_AddrModeD);
3381         set_ia32_am_flavour(new_op, am_flav);
3382         set_ia32_ls_mode(new_op, mode);
3383         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3384         set_ia32_use_frame(new_op);
3385
3386         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3387
3388         return new_op;
3389 }
3390
3391
3392 /**
3393  * Transforms an ia32_l_XXX into a "real" XXX node
3394  *
3395  * @param env   The transformation environment
3396  * @return the created ia32 XXX node
3397  */
3398 #define GEN_LOWERED_OP(op)                                                \
3399         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3400                 return gen_binop(node, get_binop_left(node),                      \
3401                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3402         }
3403
3404 #define GEN_LOWERED_x87_OP(op)                                                 \
3405         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3406                 ir_node *new_op;                                                       \
3407                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3408                                              get_binop_right(node), new_rd_ia32_##op); \
3409                 return new_op;                                                         \
3410         }
3411
3412 #define GEN_LOWERED_UNOP(op)                                                   \
3413         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3414                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3415         }
3416
3417 #define GEN_LOWERED_SHIFT_OP(op)                                               \
3418         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3419                 return gen_shift_binop(node, get_binop_left(node),                \
3420                                        get_binop_right(node), new_rd_ia32_##op);       \
3421         }
3422
3423 #define GEN_LOWERED_LOAD(op)                                   \
3424         static ir_node *gen_ia32_l_##op(ir_node *node) {           \
3425                 return gen_lowered_Load(node, new_rd_ia32_##op);       \
3426         }
3427
3428 #define GEN_LOWERED_STORE(op)                                \
3429         static ir_node *gen_ia32_l_##op(ir_node *node) {         \
3430                 return gen_lowered_Store(node, new_rd_ia32_##op);    \
3431         }
3432
3433 GEN_LOWERED_OP(Adc)
3434 GEN_LOWERED_OP(Add)
3435 GEN_LOWERED_OP(Sbb)
3436 GEN_LOWERED_OP(Sub)
3437 GEN_LOWERED_OP(IMul)
3438 GEN_LOWERED_OP(Xor)
3439 GEN_LOWERED_x87_OP(vfprem)
3440 GEN_LOWERED_x87_OP(vfmul)
3441 GEN_LOWERED_x87_OP(vfsub)
3442
3443 GEN_LOWERED_UNOP(Neg)
3444
3445 GEN_LOWERED_LOAD(vfild)
3446 GEN_LOWERED_LOAD(Load)
3447 // GEN_LOWERED_STORE(vfist) TODO
3448 GEN_LOWERED_STORE(Store)
3449
3450 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3451         ir_node  *block     = be_transform_node(get_nodes_block(node));
3452         ir_node  *left      = get_binop_left(node);
3453         ir_node  *new_left  = be_transform_node(left);
3454         ir_node  *right     = get_binop_right(node);
3455         ir_node  *new_right = be_transform_node(right);
3456         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3457         ir_graph *irg       = current_ir_graph;
3458         dbg_info *dbgi      = get_irn_dbg_info(node);
3459         ir_node  *fpcw      = get_fpcw();
3460         ir_node  *vfdiv;
3461
3462         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left,
3463                                   new_right, new_NoMem(), fpcw);
3464         clear_ia32_commutative(vfdiv);
3465         set_ia32_am_support(vfdiv, ia32_am_Source, ia32_am_binary);
3466
3467         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3468
3469         return vfdiv;
3470 }
3471
3472 /**
3473  * Transforms a l_MulS into a "real" MulS node.
3474  *
3475  * @param env   The transformation environment
3476  * @return the created ia32 Mul node
3477  */
3478 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3479         ir_node  *block     = be_transform_node(get_nodes_block(node));
3480         ir_node  *left      = get_binop_left(node);
3481         ir_node  *new_left  = be_transform_node(left);
3482         ir_node  *right     = get_binop_right(node);
3483         ir_node  *new_right = be_transform_node(right);
3484         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3485         ir_graph *irg       = current_ir_graph;
3486         dbg_info *dbgi      = get_irn_dbg_info(node);
3487
3488         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3489         /* and then skip the result Proj, because all needed Projs are already there. */
3490         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left,
3491                                         new_right, new_NoMem());
3492         clear_ia32_commutative(muls);
3493         set_ia32_am_support(muls, ia32_am_Source, ia32_am_binary);
3494
3495         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3496
3497         return muls;
3498 }
3499
3500 GEN_LOWERED_SHIFT_OP(Shl)
3501 GEN_LOWERED_SHIFT_OP(Shr)
3502 GEN_LOWERED_SHIFT_OP(Sar)
3503
3504 /**
3505  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3506  * op1 - target to be shifted
3507  * op2 - contains bits to be shifted into target
3508  * op3 - shift count
3509  * Only op3 can be an immediate.
3510  */
3511 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3512                                          ir_node *op2, ir_node *count)
3513 {
3514         ir_node  *block     = be_transform_node(get_nodes_block(node));
3515         ir_node  *new_op1   = be_transform_node(op1);
3516         ir_node  *new_op2   = be_transform_node(op2);
3517         ir_node  *new_count = be_transform_node(count);
3518         ir_node  *new_op    = NULL;
3519         ir_graph *irg       = current_ir_graph;
3520         dbg_info *dbgi      = get_irn_dbg_info(node);
3521         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3522         ir_node  *nomem     = new_NoMem();
3523         ir_node  *imm_op;
3524         tarval   *tv;
3525
3526         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3527
3528         /* Check if immediate optimization is on and */
3529         /* if it's an operation with immediate.      */
3530         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3531
3532         /* Limit imm_op within range imm8 */
3533         if (imm_op) {
3534                 tv = get_ia32_Immop_tarval(imm_op);
3535
3536                 if (tv) {
3537                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3538                         set_ia32_Immop_tarval(imm_op, tv);
3539                 }
3540                 else {
3541                         imm_op = NULL;
3542                 }
3543         }
3544
3545         /* integer operations */
3546         if (imm_op) {
3547                 /* This is ShiftD with const */
3548                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3549
3550                 if (is_ia32_l_ShlD(node))
3551                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3552                                                   new_op1, new_op2, noreg, nomem);
3553                 else
3554                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3555                                                   new_op1, new_op2, noreg, nomem);
3556                 copy_ia32_Immop_attr(new_op, imm_op);
3557         }
3558         else {
3559                 /* This is a normal ShiftD */
3560                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3561                 if (is_ia32_l_ShlD(node))
3562                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3563                                                   new_op1, new_op2, new_count, nomem);
3564                 else
3565                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3566                                                   new_op1, new_op2, new_count, nomem);
3567         }
3568
3569         /* set AM support */
3570         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
3571
3572         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3573
3574         set_ia32_emit_cl(new_op);
3575
3576         return new_op;
3577 }
3578
3579 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3580         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3581                                         get_irn_n(node, 1), get_irn_n(node, 2));
3582 }
3583
3584 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3585         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3586                                         get_irn_n(node, 1), get_irn_n(node, 2));
3587 }
3588
3589 /**
3590  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3591  */
3592 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3593         ir_node         *block   = be_transform_node(get_nodes_block(node));
3594         ir_node         *val     = get_irn_n(node, 1);
3595         ir_node         *new_val = be_transform_node(val);
3596         ia32_code_gen_t *cg      = env_cg;
3597         ir_node         *res     = NULL;
3598         ir_graph        *irg     = current_ir_graph;
3599         dbg_info        *dbgi;
3600         ir_node         *noreg, *new_ptr, *new_mem;
3601         ir_node         *ptr, *mem;
3602
3603         if (USE_SSE2(cg)) {
3604                 return new_val;
3605         }
3606
3607         mem     = get_irn_n(node, 2);
3608         new_mem = be_transform_node(mem);
3609         ptr     = get_irn_n(node, 0);
3610         new_ptr = be_transform_node(ptr);
3611         noreg   = ia32_new_NoReg_gp(cg);
3612         dbgi    = get_irn_dbg_info(node);
3613
3614         /* Store x87 -> MEM */
3615         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, get_ia32_ls_mode(node));
3616         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3617         set_ia32_use_frame(res);
3618         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3619         set_ia32_am_flavour(res, ia32_B);
3620         set_ia32_op_type(res, ia32_AddrModeD);
3621
3622         /* Load MEM -> SSE */
3623         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3624         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3625         set_ia32_use_frame(res);
3626         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3627         set_ia32_am_flavour(res, ia32_B);
3628         set_ia32_op_type(res, ia32_AddrModeS);
3629         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3630
3631         return res;
3632 }
3633
3634 /**
3635  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3636  */
3637 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3638         ir_node         *block   = be_transform_node(get_nodes_block(node));
3639         ir_node         *val     = get_irn_n(node, 1);
3640         ir_node         *new_val = be_transform_node(val);
3641         ia32_code_gen_t *cg      = env_cg;
3642         ir_graph        *irg     = current_ir_graph;
3643         ir_node         *res     = NULL;
3644         ir_entity       *fent    = get_ia32_frame_ent(node);
3645         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3646         int             offs     = 0;
3647         ir_node         *noreg, *new_ptr, *new_mem;
3648         ir_node         *ptr, *mem;
3649         dbg_info        *dbgi;
3650
3651         if (! USE_SSE2(cg)) {
3652                 /* SSE unit is not used -> skip this node. */
3653                 return new_val;
3654         }
3655
3656         ptr     = get_irn_n(node, 0);
3657         new_ptr = be_transform_node(ptr);
3658         mem     = get_irn_n(node, 2);
3659         new_mem = be_transform_node(mem);
3660         noreg   = ia32_new_NoReg_gp(cg);
3661         dbgi    = get_irn_dbg_info(node);
3662
3663         /* Store SSE -> MEM */
3664         if (is_ia32_xLoad(skip_Proj(new_val))) {
3665                 ir_node *ld = skip_Proj(new_val);
3666
3667                 /* we can vfld the value directly into the fpu */
3668                 fent = get_ia32_frame_ent(ld);
3669                 ptr  = get_irn_n(ld, 0);
3670                 offs = get_ia32_am_offs_int(ld);
3671         } else {
3672                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3673                 set_ia32_frame_ent(res, fent);
3674                 set_ia32_use_frame(res);
3675                 set_ia32_ls_mode(res, lsmode);
3676                 set_ia32_am_flavour(res, ia32_B);
3677                 set_ia32_op_type(res, ia32_AddrModeD);
3678                 mem = res;
3679         }
3680
3681         /* Load MEM -> x87 */
3682         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
3683         set_ia32_frame_ent(res, fent);
3684         set_ia32_use_frame(res);
3685         add_ia32_am_offs_int(res, offs);
3686         set_ia32_am_flavour(res, ia32_B);
3687         set_ia32_op_type(res, ia32_AddrModeS);
3688         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3689
3690         return res;
3691 }
3692
3693 /*********************************************************
3694  *                  _             _      _
3695  *                 (_)           | |    (_)
3696  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3697  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3698  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3699  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3700  *
3701  *********************************************************/
3702
3703 /**
3704  * the BAD transformer.
3705  */
3706 static ir_node *bad_transform(ir_node *node) {
3707         panic("No transform function for %+F available.\n", node);
3708         return NULL;
3709 }
3710
3711 /**
3712  * Transform the Projs of an AddSP.
3713  */
3714 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3715         ir_node  *block    = be_transform_node(get_nodes_block(node));
3716         ir_node  *pred     = get_Proj_pred(node);
3717         ir_node  *new_pred = be_transform_node(pred);
3718         ir_graph *irg      = current_ir_graph;
3719         dbg_info *dbgi     = get_irn_dbg_info(node);
3720         long     proj      = get_Proj_proj(node);
3721
3722         if (proj == pn_be_AddSP_sp) {
3723                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3724                                            pn_ia32_SubSP_stack);
3725                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3726                 return res;
3727         } else if(proj == pn_be_AddSP_res) {
3728                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3729                                    pn_ia32_SubSP_addr);
3730         } else if (proj == pn_be_AddSP_M) {
3731                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3732         }
3733
3734         assert(0);
3735         return new_rd_Unknown(irg, get_irn_mode(node));
3736 }
3737
3738 /**
3739  * Transform the Projs of a SubSP.
3740  */
3741 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3742         ir_node  *block    = be_transform_node(get_nodes_block(node));
3743         ir_node  *pred     = get_Proj_pred(node);
3744         ir_node  *new_pred = be_transform_node(pred);
3745         ir_graph *irg      = current_ir_graph;
3746         dbg_info *dbgi     = get_irn_dbg_info(node);
3747         long     proj      = get_Proj_proj(node);
3748
3749         if (proj == pn_be_SubSP_sp) {
3750                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3751                                            pn_ia32_AddSP_stack);
3752                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3753                 return res;
3754         } else if (proj == pn_be_SubSP_M) {
3755                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3756         }
3757
3758         assert(0);
3759         return new_rd_Unknown(irg, get_irn_mode(node));
3760 }
3761
3762 /**
3763  * Transform and renumber the Projs from a Load.
3764  */
3765 static ir_node *gen_Proj_Load(ir_node *node) {
3766         ir_node  *block    = be_transform_node(get_nodes_block(node));
3767         ir_node  *pred     = get_Proj_pred(node);
3768         ir_node  *new_pred = be_transform_node(pred);
3769         ir_graph *irg      = current_ir_graph;
3770         dbg_info *dbgi     = get_irn_dbg_info(node);
3771         long     proj      = get_Proj_proj(node);
3772
3773         /* renumber the proj */
3774         if (is_ia32_Load(new_pred)) {
3775                 if (proj == pn_Load_res) {
3776                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3777                 } else if (proj == pn_Load_M) {
3778                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3779                 }
3780         } else if (is_ia32_xLoad(new_pred)) {
3781                 if (proj == pn_Load_res) {
3782                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3783                 } else if (proj == pn_Load_M) {
3784                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3785                 }
3786         } else if (is_ia32_vfld(new_pred)) {
3787                 if (proj == pn_Load_res) {
3788                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3789                 } else if (proj == pn_Load_M) {
3790                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3791                 }
3792         }
3793
3794         assert(0);
3795         return new_rd_Unknown(irg, get_irn_mode(node));
3796 }
3797
3798 /**
3799  * Transform and renumber the Projs from a DivMod like instruction.
3800  */
3801 static ir_node *gen_Proj_DivMod(ir_node *node) {
3802         ir_node  *block    = be_transform_node(get_nodes_block(node));
3803         ir_node  *pred     = get_Proj_pred(node);
3804         ir_node  *new_pred = be_transform_node(pred);
3805         ir_graph *irg      = current_ir_graph;
3806         dbg_info *dbgi     = get_irn_dbg_info(node);
3807         ir_mode  *mode     = get_irn_mode(node);
3808         long     proj      = get_Proj_proj(node);
3809
3810         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3811
3812         switch (get_irn_opcode(pred)) {
3813         case iro_Div:
3814                 switch (proj) {
3815                 case pn_Div_M:
3816                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3817                 case pn_Div_res:
3818                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3819                 default:
3820                         break;
3821                 }
3822                 break;
3823         case iro_Mod:
3824                 switch (proj) {
3825                 case pn_Mod_M:
3826                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3827                 case pn_Mod_res:
3828                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3829                 default:
3830                         break;
3831                 }
3832                 break;
3833         case iro_DivMod:
3834                 switch (proj) {
3835                 case pn_DivMod_M:
3836                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3837                 case pn_DivMod_res_div:
3838                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3839                 case pn_DivMod_res_mod:
3840                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3841                 default:
3842                         break;
3843                 }
3844                 break;
3845         default:
3846                 break;
3847         }
3848
3849         assert(0);
3850         return new_rd_Unknown(irg, mode);
3851 }
3852
3853 /**
3854  * Transform and renumber the Projs from a CopyB.
3855  */
3856 static ir_node *gen_Proj_CopyB(ir_node *node) {
3857         ir_node  *block    = be_transform_node(get_nodes_block(node));
3858         ir_node  *pred     = get_Proj_pred(node);
3859         ir_node  *new_pred = be_transform_node(pred);
3860         ir_graph *irg      = current_ir_graph;
3861         dbg_info *dbgi     = get_irn_dbg_info(node);
3862         ir_mode  *mode     = get_irn_mode(node);
3863         long     proj      = get_Proj_proj(node);
3864
3865         switch(proj) {
3866         case pn_CopyB_M_regular:
3867                 if (is_ia32_CopyB_i(new_pred)) {
3868                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3869                 } else if (is_ia32_CopyB(new_pred)) {
3870                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3871                 }
3872                 break;
3873         default:
3874                 break;
3875         }
3876
3877         assert(0);
3878         return new_rd_Unknown(irg, mode);
3879 }
3880
3881 /**
3882  * Transform and renumber the Projs from a vfdiv.
3883  */
3884 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
3885         ir_node  *block    = be_transform_node(get_nodes_block(node));
3886         ir_node  *pred     = get_Proj_pred(node);
3887         ir_node  *new_pred = be_transform_node(pred);
3888         ir_graph *irg      = current_ir_graph;
3889         dbg_info *dbgi     = get_irn_dbg_info(node);
3890         ir_mode  *mode     = get_irn_mode(node);
3891         long     proj      = get_Proj_proj(node);
3892
3893         switch (proj) {
3894         case pn_ia32_l_vfdiv_M:
3895                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3896         case pn_ia32_l_vfdiv_res:
3897                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3898         default:
3899                 assert(0);
3900         }
3901
3902         return new_rd_Unknown(irg, mode);
3903 }
3904
3905 /**
3906  * Transform and renumber the Projs from a Quot.
3907  */
3908 static ir_node *gen_Proj_Quot(ir_node *node) {
3909         ir_node  *block    = be_transform_node(get_nodes_block(node));
3910         ir_node  *pred     = get_Proj_pred(node);
3911         ir_node  *new_pred = be_transform_node(pred);
3912         ir_graph *irg      = current_ir_graph;
3913         dbg_info *dbgi     = get_irn_dbg_info(node);
3914         ir_mode  *mode     = get_irn_mode(node);
3915         long     proj      = get_Proj_proj(node);
3916
3917         switch(proj) {
3918         case pn_Quot_M:
3919                 if (is_ia32_xDiv(new_pred)) {
3920                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
3921                 } else if (is_ia32_vfdiv(new_pred)) {
3922                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3923                 }
3924                 break;
3925         case pn_Quot_res:
3926                 if (is_ia32_xDiv(new_pred)) {
3927                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
3928                 } else if (is_ia32_vfdiv(new_pred)) {
3929                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3930                 }
3931                 break;
3932         default:
3933                 break;
3934         }
3935
3936         assert(0);
3937         return new_rd_Unknown(irg, mode);
3938 }
3939
3940 /**
3941  * Transform the Thread Local Storage Proj.
3942  */
3943 static ir_node *gen_Proj_tls(ir_node *node) {
3944         ir_node  *block = be_transform_node(get_nodes_block(node));
3945         ir_graph *irg   = current_ir_graph;
3946         dbg_info *dbgi  = NULL;
3947         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
3948
3949         return res;
3950 }
3951
3952 /**
3953  * Transform the Projs from a be_Call.
3954  */
3955 static ir_node *gen_Proj_be_Call(ir_node *node) {
3956         ir_node  *block    = be_transform_node(get_nodes_block(node));
3957         ir_node  *call     = get_Proj_pred(node);
3958         ir_node  *new_call = be_transform_node(call);
3959         ir_graph *irg      = current_ir_graph;
3960         dbg_info *dbgi     = get_irn_dbg_info(node);
3961         long     proj      = get_Proj_proj(node);
3962         ir_mode  *mode     = get_irn_mode(node);
3963         ir_node  *sse_load;
3964         const arch_register_class_t *cls;
3965
3966         /* The following is kinda tricky: If we're using SSE, then we have to
3967          * move the result value of the call in floating point registers to an
3968          * xmm register, we therefore construct a GetST0 -> xLoad sequence
3969          * after the call, we have to make sure to correctly make the
3970          * MemProj and the result Proj use these 2 nodes
3971          */
3972         if (proj == pn_be_Call_M_regular) {
3973                 // get new node for result, are we doing the sse load/store hack?
3974                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
3975                 ir_node *call_res_new;
3976                 ir_node *call_res_pred = NULL;
3977
3978                 if (call_res != NULL) {
3979                         call_res_new  = be_transform_node(call_res);
3980                         call_res_pred = get_Proj_pred(call_res_new);
3981                 }
3982
3983                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
3984                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
3985                                            pn_be_Call_M_regular);
3986                 } else {
3987                         assert(is_ia32_xLoad(call_res_pred));
3988                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
3989                                            pn_ia32_xLoad_M);
3990                 }
3991         }
3992         if (proj == pn_be_Call_first_res && mode_is_float(mode) && USE_SSE2(env_cg)) {
3993                 ir_node *fstp;
3994                 ir_node *frame = get_irg_frame(irg);
3995                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
3996                 //ir_node *p;
3997                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
3998                 ir_node *call_res;
3999
4000                 /* in case there is no memory output: create one to serialize the copy
4001                    FPU -> SSE */
4002                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4003                                        pn_be_Call_M_regular);
4004                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4005                                        pn_be_Call_first_res);
4006
4007                 /* store st(0) onto stack */
4008                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4009                                         call_res, mode);
4010                 set_ia32_op_type(fstp, ia32_AddrModeD);
4011                 set_ia32_use_frame(fstp);
4012                 set_ia32_am_flavour(fstp, ia32_am_B);
4013
4014                 /* load into SSE register */
4015                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
4016                 set_ia32_ls_mode(sse_load, mode);
4017                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4018                 set_ia32_use_frame(sse_load);
4019                 set_ia32_am_flavour(sse_load, ia32_am_B);
4020
4021                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4022                                        pn_ia32_xLoad_res);
4023
4024 #if 0
4025                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
4026
4027                 /* get a Proj representing a caller save register */
4028                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
4029                 assert(is_Proj(p) && "Proj expected.");
4030
4031                 /* user of the the proj is the Keep */
4032                 p = get_edge_src_irn(get_irn_out_edge_first(p));
4033                 assert(be_is_Keep(p) && "Keep expected.");
4034 #endif
4035
4036                 return sse_load;
4037         }
4038
4039         /* transform call modes */
4040         if (mode_is_data(mode)) {
4041                 cls = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4042                 mode = cls->mode;
4043         }
4044
4045         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4046 }
4047
4048 /**
4049  * Transform the Projs from a Cmp.
4050  */
4051 static ir_node *gen_Proj_Cmp(ir_node *node)
4052 {
4053         /* normally Cmps are processed when looking at Cond nodes, but this case
4054          * can happen in complicated Psi conditions */
4055
4056         ir_node  *cmp       = get_Proj_pred(node);
4057         long      pnc       = get_Proj_proj(node);
4058         ir_node  *cmp_left  = get_Cmp_left(cmp);
4059         ir_node  *cmp_right = get_Cmp_right(cmp);
4060         ir_mode  *cmp_mode  = get_irn_mode(cmp_left);
4061         dbg_info *dbgi      = get_irn_dbg_info(cmp);
4062         ir_node  *block     = be_transform_node(get_nodes_block(node));
4063         ir_node  *res;
4064
4065         assert(!mode_is_float(cmp_mode));
4066
4067         if(!mode_is_signed(cmp_mode)) {
4068                 pnc |= ia32_pn_Cmp_Unsigned;
4069         }
4070
4071         res = create_set(pnc, cmp_left, cmp_right, dbgi, block);
4072         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, cmp));
4073
4074         return res;
4075 }
4076
4077 /**
4078  * Transform and potentially renumber Proj nodes.
4079  */
4080 static ir_node *gen_Proj(ir_node *node) {
4081         ir_graph *irg  = current_ir_graph;
4082         dbg_info *dbgi = get_irn_dbg_info(node);
4083         ir_node  *pred = get_Proj_pred(node);
4084         long     proj  = get_Proj_proj(node);
4085
4086         if (is_Store(pred) || be_is_FrameStore(pred)) {
4087                 if (proj == pn_Store_M) {
4088                         return be_transform_node(pred);
4089                 } else {
4090                         assert(0);
4091                         return new_r_Bad(irg);
4092                 }
4093         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
4094                 return gen_Proj_Load(node);
4095         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4096                 return gen_Proj_DivMod(node);
4097         } else if (is_CopyB(pred)) {
4098                 return gen_Proj_CopyB(node);
4099         } else if (is_Quot(pred)) {
4100                 return gen_Proj_Quot(node);
4101         } else if (is_ia32_l_vfdiv(pred)) {
4102                 return gen_Proj_l_vfdiv(node);
4103         } else if (be_is_SubSP(pred)) {
4104                 return gen_Proj_be_SubSP(node);
4105         } else if (be_is_AddSP(pred)) {
4106                 return gen_Proj_be_AddSP(node);
4107         } else if (be_is_Call(pred)) {
4108                 return gen_Proj_be_Call(node);
4109         } else if (is_Cmp(pred)) {
4110                 return gen_Proj_Cmp(node);
4111         } else if (get_irn_op(pred) == op_Start) {
4112                 if (proj == pn_Start_X_initial_exec) {
4113                         ir_node *block = get_nodes_block(pred);
4114                         ir_node *jump;
4115
4116                         /* we exchange the ProjX with a jump */
4117                         block = be_transform_node(block);
4118                         jump  = new_rd_Jmp(dbgi, irg, block);
4119                         return jump;
4120                 }
4121                 if (node == be_get_old_anchor(anchor_tls)) {
4122                         return gen_Proj_tls(node);
4123                 }
4124 #ifdef FIRM_EXT_GRS
4125         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4126 #else
4127         } else {
4128 #endif
4129                 ir_node *new_pred = be_transform_node(pred);
4130                 ir_node *block    = be_transform_node(get_nodes_block(node));
4131                 ir_mode *mode     = get_irn_mode(node);
4132                 if (mode_needs_gp_reg(mode)) {
4133                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4134                                                        get_Proj_proj(node));
4135 #ifdef DEBUG_libfirm
4136                         new_proj->node_nr = node->node_nr;
4137 #endif
4138                         return new_proj;
4139                 }
4140         }
4141
4142         return be_duplicate_node(node);
4143 }
4144
4145 /**
4146  * Enters all transform functions into the generic pointer
4147  */
4148 static void register_transformers(void)
4149 {
4150         ir_op *op_Mulh;
4151
4152         /* first clear the generic function pointer for all ops */
4153         clear_irp_opcodes_generic_func();
4154
4155 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4156 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4157
4158         GEN(Add);
4159         GEN(Sub);
4160         GEN(Mul);
4161         GEN(And);
4162         GEN(Or);
4163         GEN(Eor);
4164
4165         GEN(Shl);
4166         GEN(Shr);
4167         GEN(Shrs);
4168         GEN(Rot);
4169
4170         GEN(Quot);
4171
4172         GEN(Div);
4173         GEN(Mod);
4174         GEN(DivMod);
4175
4176         GEN(Minus);
4177         GEN(Conv);
4178         GEN(Abs);
4179         GEN(Not);
4180
4181         GEN(Load);
4182         GEN(Store);
4183         GEN(Cond);
4184
4185         GEN(ASM);
4186         GEN(CopyB);
4187         BAD(Mux);
4188         GEN(Psi);
4189         GEN(Proj);
4190         GEN(Phi);
4191         GEN(IJmp);
4192
4193         /* transform ops from intrinsic lowering */
4194         GEN(ia32_l_Add);
4195         GEN(ia32_l_Adc);
4196         GEN(ia32_l_Sub);
4197         GEN(ia32_l_Sbb);
4198         GEN(ia32_l_Neg);
4199         GEN(ia32_l_Mul);
4200         GEN(ia32_l_Xor);
4201         GEN(ia32_l_IMul);
4202         GEN(ia32_l_Shl);
4203         GEN(ia32_l_Shr);
4204         GEN(ia32_l_Sar);
4205         GEN(ia32_l_ShlD);
4206         GEN(ia32_l_ShrD);
4207         GEN(ia32_l_vfdiv);
4208         GEN(ia32_l_vfprem);
4209         GEN(ia32_l_vfmul);
4210         GEN(ia32_l_vfsub);
4211         GEN(ia32_l_vfild);
4212         GEN(ia32_l_Load);
4213         /* GEN(ia32_l_vfist); TODO */
4214         GEN(ia32_l_Store);
4215         GEN(ia32_l_X87toSSE);
4216         GEN(ia32_l_SSEtoX87);
4217
4218         GEN(Const);
4219         GEN(SymConst);
4220
4221         /* we should never see these nodes */
4222         BAD(Raise);
4223         BAD(Sel);
4224         BAD(InstOf);
4225         BAD(Cast);
4226         BAD(Free);
4227         BAD(Tuple);
4228         BAD(Id);
4229         //BAD(Bad);
4230         BAD(Confirm);
4231         BAD(Filter);
4232         BAD(CallBegin);
4233         BAD(EndReg);
4234         BAD(EndExcept);
4235
4236         /* handle generic backend nodes */
4237         GEN(be_FrameAddr);
4238         //GEN(be_Call);
4239         GEN(be_Return);
4240         GEN(be_FrameLoad);
4241         GEN(be_FrameStore);
4242         GEN(be_StackParam);
4243         GEN(be_AddSP);
4244         GEN(be_SubSP);
4245         GEN(be_Copy);
4246
4247         /* set the register for all Unknown nodes */
4248         GEN(Unknown);
4249
4250         op_Mulh = get_op_Mulh();
4251         if (op_Mulh)
4252                 GEN(Mulh);
4253
4254 #undef GEN
4255 #undef BAD
4256 }
4257
4258 /**
4259  * Pre-transform all unknown and noreg nodes.
4260  */
4261 static void ia32_pretransform_node(void *arch_cg) {
4262         ia32_code_gen_t *cg = arch_cg;
4263
4264         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4265         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4266         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4267         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4268         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4269         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4270         get_fpcw();
4271 }
4272
4273 static
4274 void add_missing_keep_walker(ir_node *node, void *data)
4275 {
4276         int              n_outs, i;
4277         unsigned         found_projs = 0;
4278         const ir_edge_t *edge;
4279         ir_mode         *mode = get_irn_mode(node);
4280         ir_node         *last_keep;
4281         (void) data;
4282         if(mode != mode_T)
4283                 return;
4284         if(!is_ia32_irn(node))
4285                 return;
4286
4287         n_outs = get_ia32_n_res(node);
4288         if(n_outs <= 0)
4289                 return;
4290         if(is_ia32_SwitchJmp(node))
4291                 return;
4292
4293         assert(n_outs < (int) sizeof(unsigned) * 8);
4294         foreach_out_edge(node, edge) {
4295                 ir_node *proj = get_edge_src_irn(edge);
4296                 int      pn   = get_Proj_proj(proj);
4297
4298                 assert(pn < n_outs);
4299                 found_projs |= 1 << pn;
4300         }
4301
4302
4303         /* are keeps missing? */
4304         last_keep = NULL;
4305         for(i = 0; i < n_outs; ++i) {
4306                 ir_node                     *block;
4307                 ir_node                     *in[1];
4308                 const arch_register_req_t   *req;
4309                 const arch_register_class_t *class;
4310
4311                 if(found_projs & (1 << i)) {
4312                         continue;
4313                 }
4314
4315                 req   = get_ia32_out_req(node, i);
4316                 class = req->cls;
4317                 if(class == NULL) {
4318                         continue;
4319                 }
4320
4321                 block = get_nodes_block(node);
4322                 in[0] = new_r_Proj(current_ir_graph, block, node,
4323                                    arch_register_class_mode(class), i);
4324                 if(last_keep != NULL) {
4325                         be_Keep_add_node(last_keep, class, in[0]);
4326                 } else {
4327                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4328                 }
4329         }
4330 }
4331
4332 /**
4333  * Adds missing keeps to nodes
4334  */
4335 static
4336 void add_missing_keeps(ia32_code_gen_t *cg)
4337 {
4338         ir_graph *irg = be_get_birg_irg(cg->birg);
4339         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4340 }
4341
4342 /* do the transformation */
4343 void ia32_transform_graph(ia32_code_gen_t *cg) {
4344         register_transformers();
4345         env_cg = cg;
4346         initial_fpcw = NULL;
4347         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4348         edges_verify(cg->irg);
4349         add_missing_keeps(cg);
4350         edges_verify(cg->irg);
4351 }
4352
4353 void ia32_init_transform(void)
4354 {
4355         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4356 }