nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58 #include "../be_t.h"
  59
  60 #include "bearch_ia32_t.h"
  61 #include "ia32_nodes_attr.h"
  62 #include "ia32_transform.h"
  63 #include "ia32_new_nodes.h"
  64 #include "ia32_map_regs.h"
  65 #include "ia32_dbg_stat.h"
  66 #include "ia32_optimize.h"
  67 #include "ia32_util.h"
  68 #include "ia32_address_mode.h"
  69 #include "ia32_architecture.h"
  70
  71 #include "gen_ia32_regalloc_if.h"
  72
  73 #define SFP_SIGN   "0x80000000"
  74 #define DFP_SIGN   "0x8000000000000000"
  75 #define SFP_ABS    "0x7FFFFFFF"
  76 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  77 #define DFP_INTMAX "9223372036854775807"
  78
  79 #define TP_SFP_SIGN "ia32_sfp_sign"
  80 #define TP_DFP_SIGN "ia32_dfp_sign"
  81 #define TP_SFP_ABS  "ia32_sfp_abs"
  82 #define TP_DFP_ABS  "ia32_dfp_abs"
  83 #define TP_INT_MAX  "ia32_int_max"
  84
  85 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  86 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  87 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  88 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  89 #define ENT_INT_MAX  "IA32_INT_MAX"
  90
  91 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  92 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  93
  94 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  95
  96 /** hold the current code generator during transformation */
  97 static ia32_code_gen_t *env_cg       = NULL;
  98 static ir_node         *initial_fpcw = NULL;
  99 static heights_t       *heights      = NULL;
 100
 101 extern ir_op *get_op_Mulh(void);
 102
 103 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 104         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 105         ir_node *op1, ir_node *op2);
 106
 107 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 108         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 109         ir_node *op1, ir_node *op2, ir_node *flags);
 110
 111 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 112         ir_node *block, ir_node *op1, ir_node *op2);
 113
 114 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 115         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 116         ir_node *op);
 117
 118 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 119         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 120
 121 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 122         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 123         ir_node *op1, ir_node *op2, ir_node *fpcw);
 124
 125 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 126         ir_node *block, ir_node *op);
 127
 128 static ir_node *try_create_Immediate(ir_node *node,
 129                                      char immediate_constraint_type);
 130
 131 static ir_node *create_immediate_or_transform(ir_node *node,
 132                                               char immediate_constraint_type);
 133
 134 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 135                                 dbg_info *dbgi, ir_node *block,
 136                                 ir_node *op, ir_node *orig_node);
 137
 138 /**
 139  * Return true if a mode can be stored in the GP register set
 140  */
 141 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 142         if(mode == mode_fpcw)
 143                 return 0;
 144         if(get_mode_size_bits(mode) > 32)
 145                 return 0;
 146         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 147 }
 148
 149 /**
 150  * creates a unique ident by adding a number to a tag
 151  *
 152  * @param tag   the tag string, must contain a %d if a number
 153  *              should be added
 154  */
 155 static ident *unique_id(const char *tag)
 156 {
 157         static unsigned id = 0;
 158         char str[256];
 159
 160         snprintf(str, sizeof(str), tag, ++id);
 161         return new_id_from_str(str);
 162 }
 163
 164 /**
 165  * Get a primitive type for a mode.
 166  */
 167 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 168 {
 169         pmap_entry *e = pmap_find(types, mode);
 170         ir_type *res;
 171
 172         if (! e) {
 173                 char buf[64];
 174                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 175                 res = new_type_primitive(new_id_from_str(buf), mode);
 176                 set_type_alignment_bytes(res, 16);
 177                 pmap_insert(types, mode, res);
 178         }
 179         else
 180                 res = e->value;
 181         return res;
 182 }
 183
 184 /**
 185  * Get an atomic entity that is initialized with a tarval
 186  */
 187 static ir_entity *create_float_const_entity(ir_node *cnst)
 188 {
 189         ia32_isa_t *isa = env_cg->isa;
 190         tarval *tv      = get_Const_tarval(cnst);
 191         pmap_entry *e   = pmap_find(isa->tv_ent, tv);
 192         ir_entity *res;
 193         ir_graph *rem;
 194
 195         if (! e) {
 196                 ir_mode *mode = get_irn_mode(cnst);
 197                 ir_type *tp = get_Const_type(cnst);
 198                 if (tp == firm_unknown_type)
 199                         tp = get_prim_type(isa->types, mode);
 200
 201                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 202
 203                 set_entity_ld_ident(res, get_entity_ident(res));
 204                 set_entity_visibility(res, visibility_local);
 205                 set_entity_variability(res, variability_constant);
 206                 set_entity_allocation(res, allocation_static);
 207
 208                  /* we create a new entity here: It's initialization must resist on the
 209                     const code irg */
 210                 rem = current_ir_graph;
 211                 current_ir_graph = get_const_code_irg();
 212                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 213                 current_ir_graph = rem;
 214
 215                 pmap_insert(isa->tv_ent, tv, res);
 216         } else {
 217                 res = e->value;
 218         }
 219
 220         return res;
 221 }
 222
 223 static int is_Const_0(ir_node *node) {
 224         return is_Const(node) && is_Const_null(node);
 225 }
 226
 227 static int is_Const_1(ir_node *node) {
 228         return is_Const(node) && is_Const_one(node);
 229 }
 230
 231 static int is_Const_Minus_1(ir_node *node) {
 232         return is_Const(node) && is_Const_all_one(node);
 233 }
 234
 235 /**
 236  * returns true if constant can be created with a simple float command
 237  */
 238 static int is_simple_x87_Const(ir_node *node)
 239 {
 240         tarval *tv = get_Const_tarval(node);
 241
 242         if(tarval_is_null(tv) || tarval_is_one(tv))
 243                 return 1;
 244
 245         /* TODO: match all the other float constants */
 246         return 0;
 247 }
 248
 249 /**
 250  * Transforms a Const.
 251  */
 252 static ir_node *gen_Const(ir_node *node) {
 253         ir_graph        *irg   = current_ir_graph;
 254         ir_node         *old_block = get_nodes_block(node);
 255         ir_node         *block = be_transform_node(old_block);
 256         dbg_info        *dbgi  = get_irn_dbg_info(node);
 257         ir_mode         *mode  = get_irn_mode(node);
 258
 259         assert(is_Const(node));
 260
 261         if (mode_is_float(mode)) {
 262                 ir_node   *res   = NULL;
 263                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 264                 ir_node   *nomem = new_NoMem();
 265                 ir_node   *load;
 266                 ir_entity *floatent;
 267
 268                 if (ia32_cg_config.use_sse2) {
 269                         if (is_Const_null(node)) {
 270                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 271                                 set_ia32_ls_mode(load, mode);
 272                                 res  = load;
 273                         } else {
 274                                 floatent = create_float_const_entity(node);
 275
 276                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 277                                                                                          mode);
 278                                 set_ia32_op_type(load, ia32_AddrModeS);
 279                                 set_ia32_am_sc(load, floatent);
 280                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 281                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 282                         }
 283                 } else {
 284                         if (is_Const_null(node)) {
 285                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 286                                 res  = load;
 287                         } else if (is_Const_one(node)) {
 288                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 289                                 res  = load;
 290                         } else {
 291                                 floatent = create_float_const_entity(node);
 292
 293                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 294                                 set_ia32_op_type(load, ia32_AddrModeS);
 295                                 set_ia32_am_sc(load, floatent);
 296                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 297                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 298                         }
 299                         set_ia32_ls_mode(load, mode);
 300                 }
 301
 302                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 303
 304                 /* Const Nodes before the initial IncSP are a bad idea, because
 305                  * they could be spilled and we have no SP ready at that point yet.
 306                  * So add a dependency to the initial frame pointer calculation to
 307                  * avoid that situation.
 308                  */
 309                 if (get_irg_start_block(irg) == block) {
 310                         add_irn_dep(load, get_irg_frame(irg));
 311                 }
 312
 313                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 314                 return res;
 315         } else {
 316                 ir_node *cnst;
 317                 tarval  *tv = get_Const_tarval(node);
 318                 long     val;
 319
 320                 tv = tarval_convert_to(tv, mode_Iu);
 321
 322                 if(tv == get_tarval_bad() || tv == get_tarval_undefined()
 323                                 || tv == NULL) {
 324                         panic("couldn't convert constant tarval (%+F)", node);
 325                 }
 326                 val = get_tarval_long(tv);
 327
 328                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 329                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 330
 331                 /* see above */
 332                 if (get_irg_start_block(irg) == block) {
 333                         add_irn_dep(cnst, get_irg_frame(irg));
 334                 }
 335
 336                 return cnst;
 337         }
 338 }
 339
 340 /**
 341  * Transforms a SymConst.
 342  */
 343 static ir_node *gen_SymConst(ir_node *node) {
 344         ir_graph *irg   = current_ir_graph;
 345         ir_node  *old_block = get_nodes_block(node);
 346         ir_node  *block = be_transform_node(old_block);
 347         dbg_info *dbgi  = get_irn_dbg_info(node);
 348         ir_mode  *mode  = get_irn_mode(node);
 349         ir_node  *cnst;
 350
 351         if (mode_is_float(mode)) {
 352                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 353                 ir_node *nomem = new_NoMem();
 354
 355                 if (ia32_cg_config.use_sse2)
 356                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 357                 else
 358                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 359                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 360                 set_ia32_use_frame(cnst);
 361         } else {
 362                 ir_entity *entity;
 363
 364                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 365                         panic("backend only support symconst_addr_ent (at %+F)", node);
 366                 }
 367                 entity = get_SymConst_entity(node);
 368                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 369         }
 370
 371         /* Const Nodes before the initial IncSP are a bad idea, because
 372          * they could be spilled and we have no SP ready at that point yet
 373          */
 374         if (get_irg_start_block(irg) == block) {
 375                 add_irn_dep(cnst, get_irg_frame(irg));
 376         }
 377
 378         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 379
 380         return cnst;
 381 }
 382
 383 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 384 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 385         static const struct {
 386                 const char *tp_name;
 387                 const char *ent_name;
 388                 const char *cnst_str;
 389                 char mode;
 390                 char align;
 391         } names [ia32_known_const_max] = {
 392                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 393                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 394                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 395                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 396                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 397         };
 398         static ir_entity *ent_cache[ia32_known_const_max];
 399
 400         const char    *tp_name, *ent_name, *cnst_str;
 401         ir_type       *tp;
 402         ir_node       *cnst;
 403         ir_graph      *rem;
 404         ir_entity     *ent;
 405         tarval        *tv;
 406         ir_mode       *mode;
 407
 408         ent_name = names[kct].ent_name;
 409         if (! ent_cache[kct]) {
 410                 tp_name  = names[kct].tp_name;
 411                 cnst_str = names[kct].cnst_str;
 412
 413                 switch (names[kct].mode) {
 414                 case 0:  mode = mode_Iu; break;
 415                 case 1:  mode = mode_Lu; break;
 416                 default: mode = mode_F; break;
 417                 }
 418                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 419                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 420                 /* set the specified alignment */
 421                 set_type_alignment_bytes(tp, names[kct].align);
 422
 423                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 424
 425                 set_entity_ld_ident(ent, get_entity_ident(ent));
 426                 set_entity_visibility(ent, visibility_local);
 427                 set_entity_variability(ent, variability_constant);
 428                 set_entity_allocation(ent, allocation_static);
 429
 430                 /* we create a new entity here: It's initialization must resist on the
 431                     const code irg */
 432                 rem = current_ir_graph;
 433                 current_ir_graph = get_const_code_irg();
 434                 cnst = new_Const(mode, tv);
 435                 current_ir_graph = rem;
 436
 437                 set_atomic_ent_value(ent, cnst);
 438
 439                 /* cache the entry */
 440                 ent_cache[kct] = ent;
 441         }
 442
 443         return ent_cache[kct];
 444 }
 445
 446 #ifndef NDEBUG
 447 /**
 448  * Prints the old node name on cg obst and returns a pointer to it.
 449  */
 450 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 451         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 452
 453         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 454         obstack_1grow(isa->name_obst, 0);
 455         return obstack_finish(isa->name_obst);
 456 }
 457 #endif /* NDEBUG */
 458
 459 /**
 460  * return true if the node is a Proj(Load) and could be used in source address
 461  * mode for another node. Will return only true if the @p other node is not
 462  * dependent on the memory of the Load (for binary operations use the other
 463  * input here, for unary operations use NULL).
 464  */
 465 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 466                                         ir_node *other, ir_node *other2)
 467 {
 468         ir_mode *mode = get_irn_mode(node);
 469         ir_node *load;
 470         long     pn;
 471
 472         /* float constants are always available */
 473         if(is_Const(node) && mode_is_float(mode)) {
 474                 if(!is_simple_x87_Const(node))
 475                         return 0;
 476                 if(get_irn_n_edges(node) > 1)
 477                         return 0;
 478                 return 1;
 479         }
 480
 481         if(!is_Proj(node))
 482                 return 0;
 483         load = get_Proj_pred(node);
 484         pn   = get_Proj_proj(node);
 485         if(!is_Load(load) || pn != pn_Load_res)
 486                 return 0;
 487         if(get_nodes_block(load) != block)
 488                 return 0;
 489         /* we only use address mode if we're the only user of the load */
 490         if(get_irn_n_edges(node) > 1)
 491                 return 0;
 492         /* in some edge cases with address mode we might reach the load normally
 493          * and through some AM sequence, if it is already materialized then we
 494          * can't create an AM node from it */
 495         if(be_is_transformed(node))
 496                 return 0;
 497
 498         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 499         if(other != NULL && get_nodes_block(other) == block
 500                         && heights_reachable_in_block(heights, other, load))
 501                 return 0;
 502         if(other2 != NULL && get_nodes_block(other2) == block
 503                         && heights_reachable_in_block(heights, other2, load))
 504                 return 0;
 505
 506         return 1;
 507 }
 508
 509 typedef struct ia32_address_mode_t ia32_address_mode_t;
 510 struct ia32_address_mode_t {
 511         ia32_address_t  addr;
 512         ir_mode        *ls_mode;
 513         ir_node        *mem_proj;
 514         ia32_op_type_t  op_type;
 515         ir_node        *new_op1;
 516         ir_node        *new_op2;
 517         op_pin_state    pinned;
 518         unsigned        commutative  : 1;
 519         unsigned        ins_permuted : 1;
 520 };
 521
 522 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 523 {
 524         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
 525
 526         /* construct load address */
 527         memset(addr, 0, sizeof(addr[0]));
 528         ia32_create_address_mode(addr, ptr, /*force=*/0);
 529
 530         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 531         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 532         addr->mem   = be_transform_node(mem);
 533 }
 534
 535 static void build_address(ia32_address_mode_t *am, ir_node *node)
 536 {
 537         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 538         ia32_address_t *addr     = &am->addr;
 539         ir_node        *load;
 540         ir_node        *ptr;
 541         ir_node        *mem;
 542         ir_node        *new_mem;
 543
 544         if(is_Const(node)) {
 545                 ir_entity *entity  = create_float_const_entity(node);
 546                 addr->base         = noreg_gp;
 547                 addr->index        = noreg_gp;
 548                 addr->mem          = new_NoMem();
 549                 addr->symconst_ent = entity;
 550                 addr->use_frame    = 1;
 551                 am->ls_mode        = get_irn_mode(node);
 552                 am->pinned         = op_pin_state_floats;
 553                 return;
 554         }
 555
 556         load         = get_Proj_pred(node);
 557         ptr          = get_Load_ptr(load);
 558         mem          = get_Load_mem(load);
 559         new_mem      = be_transform_node(mem);
 560         am->pinned   = get_irn_pinned(load);
 561         am->ls_mode  = get_Load_mode(load);
 562         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 563
 564         /* construct load address */
 565         ia32_create_address_mode(addr, ptr, /*force=*/0);
 566
 567         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 568         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 569         addr->mem   = new_mem;
 570 }
 571
 572 static void set_address(ir_node *node, const ia32_address_t *addr)
 573 {
 574         set_ia32_am_scale(node, addr->scale);
 575         set_ia32_am_sc(node, addr->symconst_ent);
 576         set_ia32_am_offs_int(node, addr->offset);
 577         if(addr->symconst_sign)
 578                 set_ia32_am_sc_sign(node);
 579         if(addr->use_frame)
 580                 set_ia32_use_frame(node);
 581         set_ia32_frame_ent(node, addr->frame_entity);
 582 }
 583
 584 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 585 {
 586         set_address(node, &am->addr);
 587
 588         set_ia32_op_type(node, am->op_type);
 589         set_ia32_ls_mode(node, am->ls_mode);
 590         if(am->pinned == op_pin_state_pinned && get_irn_pinned(node) != op_pin_state_pinned) {
 591                 set_irn_pinned(node, am->pinned);
 592         }
 593         if(am->commutative)
 594                 set_ia32_commutative(node);
 595 }
 596
 597 /**
 598  * Check, if a given node is a Down-Conv, ie. a integer Conv
 599  * from a mode with a mode with more bits to a mode with lesser bits.
 600  * Moreover, we return only true if the node has not more than 1 user.
 601  *
 602  * @param node   the node
 603  * @return non-zero if node is a Down-Conv
 604  */
 605 static int is_downconv(const ir_node *node)
 606 {
 607         ir_mode *src_mode;
 608         ir_mode *dest_mode;
 609
 610         if(!is_Conv(node))
 611                 return 0;
 612
 613         /* we only want to skip the conv when we're the only user
 614          * (not optimal but for now...)
 615          */
 616         if(get_irn_n_edges(node) > 1)
 617                 return 0;
 618
 619         src_mode  = get_irn_mode(get_Conv_op(node));
 620         dest_mode = get_irn_mode(node);
 621         return mode_needs_gp_reg(src_mode)
 622                 && mode_needs_gp_reg(dest_mode)
 623                 && get_mode_size_bits(dest_mode) < get_mode_size_bits(src_mode);
 624 }
 625
 626 /* Skip all Down-Conv's on a given node and return the resulting node. */
 627 ir_node *ia32_skip_downconv(ir_node *node) {
 628         while (is_downconv(node))
 629                 node = get_Conv_op(node);
 630
 631         return node;
 632 }
 633
 634 #if 0
 635 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 636 {
 637         ir_mode  *mode = get_irn_mode(node);
 638         ir_node  *block;
 639         ir_mode  *tgt_mode;
 640         dbg_info *dbgi;
 641
 642         if(mode_is_signed(mode)) {
 643                 tgt_mode = mode_Is;
 644         } else {
 645                 tgt_mode = mode_Iu;
 646         }
 647         block = get_nodes_block(node);
 648         dbgi  = get_irn_dbg_info(node);
 649
 650         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 651 }
 652 #endif
 653
 654 /**
 655  * matches operands of a node into ia32 addressing/operand modes. This covers
 656  * usage of source address mode, immediates, operations with non 32-bit modes,
 657  * ...
 658  * The resulting data is filled into the @p am struct. block is the block
 659  * of the node whose arguments are matched. op1, op2 are the first and second
 660  * input that are matched (op1 may be NULL). other_op is another unrelated
 661  * input that is not matched! but which is needed sometimes to check if AM
 662  * for op1/op2 is legal.
 663  * @p flags describes the supported modes of the operation in detail.
 664  */
 665 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 666                             ir_node *op1, ir_node *op2, ir_node *other_op,
 667                             match_flags_t flags)
 668 {
 669         ia32_address_t *addr     = &am->addr;
 670         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 671         ir_node        *new_op1;
 672         ir_node        *new_op2;
 673         ir_mode        *mode = get_irn_mode(op2);
 674         int             use_am;
 675         unsigned        commutative;
 676         int             use_am_and_immediates;
 677         int             use_immediate;
 678         int             mode_bits = get_mode_size_bits(mode);
 679
 680         memset(am, 0, sizeof(am[0]));
 681
 682         commutative           = (flags & match_commutative) != 0;
 683         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 684         use_am                = (flags & match_am) != 0;
 685         use_immediate         = (flags & match_immediate) != 0;
 686         assert(!use_am_and_immediates || use_immediate);
 687
 688         assert(op2 != NULL);
 689         assert(!commutative || op1 != NULL);
 690         assert(use_am || !(flags & match_8bit_am));
 691         assert(use_am || !(flags & match_16bit_am));
 692
 693         if(mode_bits == 8) {
 694                 if (! (flags & match_8bit_am))
 695                         use_am = 0;
 696                 /* we don't automatically add upconvs yet */
 697                 assert((flags & match_mode_neutral) || (flags & match_8bit));
 698         } else if(mode_bits == 16) {
 699                 if(! (flags & match_16bit_am))
 700                         use_am = 0;
 701                 /* we don't automatically add upconvs yet */
 702                 assert((flags & match_mode_neutral) || (flags & match_16bit));
 703         }
 704
 705         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 706          * can be random for these operations */
 707         if(flags & match_mode_neutral) {
 708                 op2 = ia32_skip_downconv(op2);
 709                 if(op1 != NULL) {
 710                         op1 = ia32_skip_downconv(op1);
 711                 }
 712         }
 713
 714         /* match immediates. firm nodes are normalized: constants are always on the
 715          * op2 input */
 716         new_op2 = NULL;
 717         if(! (flags & match_try_am) && use_immediate) {
 718                 new_op2 = try_create_Immediate(op2, 0);
 719         }
 720
 721         if(new_op2 == NULL
 722            && use_am && ia32_use_source_address_mode(block, op2, op1, other_op)) {
 723                 build_address(am, op2);
 724                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 725                 if(mode_is_float(mode)) {
 726                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 727                 } else {
 728                         new_op2 = noreg_gp;
 729                 }
 730                 am->op_type = ia32_AddrModeS;
 731         } else if(commutative && (new_op2 == NULL || use_am_and_immediates) &&
 732                       use_am
 733                       && ia32_use_source_address_mode(block, op1, op2, other_op)) {
 734                 ir_node *noreg;
 735                 build_address(am, op1);
 736
 737                 if(mode_is_float(mode)) {
 738                         noreg = ia32_new_NoReg_vfp(env_cg);
 739                 } else {
 740                         noreg = noreg_gp;
 741                 }
 742
 743                 if(new_op2 != NULL) {
 744                         new_op1 = noreg;
 745                 } else {
 746                         new_op1 = be_transform_node(op2);
 747                         new_op2 = noreg;
 748                         am->ins_permuted = 1;
 749                 }
 750                 am->op_type = ia32_AddrModeS;
 751         } else {
 752                 if(flags & match_try_am) {
 753                         am->new_op1 = NULL;
 754                         am->new_op2 = NULL;
 755                         am->op_type = ia32_Normal;
 756                         return;
 757                 }
 758
 759                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 760                 if(new_op2 == NULL)
 761                         new_op2 = be_transform_node(op2);
 762                 am->op_type = ia32_Normal;
 763                 am->ls_mode = get_irn_mode(op2);
 764                 if(flags & match_mode_neutral)
 765                         am->ls_mode = mode_Iu;
 766         }
 767         if(addr->base == NULL)
 768                 addr->base = noreg_gp;
 769         if(addr->index == NULL)
 770                 addr->index = noreg_gp;
 771         if(addr->mem == NULL)
 772                 addr->mem = new_NoMem();
 773
 774         am->new_op1     = new_op1;
 775         am->new_op2     = new_op2;
 776         am->commutative = commutative;
 777 }
 778
 779 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 780 {
 781         ir_graph *irg = current_ir_graph;
 782         ir_mode  *mode;
 783         ir_node  *load;
 784
 785         if(am->mem_proj == NULL)
 786                 return node;
 787
 788         /* we have to create a mode_T so the old MemProj can attach to us */
 789         mode = get_irn_mode(node);
 790         load = get_Proj_pred(am->mem_proj);
 791
 792         mark_irn_visited(load);
 793         be_set_transformed_node(load, node);
 794
 795         if(mode != mode_T) {
 796                 set_irn_mode(node, mode_T);
 797                 return new_rd_Proj(NULL, irg, get_nodes_block(node), node, mode, pn_ia32_res);
 798         } else {
 799                 return node;
 800         }
 801 }
 802
 803 /**
 804  * Construct a standard binary operation, set AM and immediate if required.
 805  *
 806  * @param op1   The first operand
 807  * @param op2   The second operand
 808  * @param func  The node constructor function
 809  * @return The constructed ia32 node.
 810  */
 811 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 812                           construct_binop_func *func, match_flags_t flags)
 813 {
 814         ir_node  *block     = get_nodes_block(node);
 815         ir_node  *new_block = be_transform_node(block);
 816         ir_graph *irg       = current_ir_graph;
 817         dbg_info *dbgi      = get_irn_dbg_info(node);
 818         ir_node  *new_node;
 819         ia32_address_mode_t  am;
 820         ia32_address_t      *addr = &am.addr;
 821
 822         match_arguments(&am, block, op1, op2, NULL, flags);
 823
 824         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 825                         am.new_op1, am.new_op2);
 826         set_am_attributes(new_node, &am);
 827         /* we can't use source address mode anymore when using immediates */
 828         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 829                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 830         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 831
 832         new_node = fix_mem_proj(new_node, &am);
 833
 834         return new_node;
 835 }
 836
 837 enum {
 838         n_ia32_l_binop_left,
 839         n_ia32_l_binop_right,
 840         n_ia32_l_binop_eflags
 841 };
 842 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,   n_Adc_left)
 843 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,  n_Adc_right)
 844 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags, n_Adc_eflags)
 845 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_left,   n_Sbb_left)
 846 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_right,  n_Sbb_right)
 847 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags, n_Sbb_eflags)
 848
 849 /**
 850  * Construct a binary operation which also consumes the eflags.
 851  *
 852  * @param node  The node to transform
 853  * @param func  The node constructor function
 854  * @param flags The match flags
 855  * @return      The constructor ia32 node
 856  */
 857 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 858                                 match_flags_t flags)
 859 {
 860         ir_node             *src_block  = get_nodes_block(node);
 861         ir_node             *block      = be_transform_node(src_block);
 862         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 863         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 864         ir_node             *eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 865         ir_node             *new_eflags = be_transform_node(eflags);
 866         ir_graph            *irg        = current_ir_graph;
 867         dbg_info            *dbgi       = get_irn_dbg_info(node);
 868         ir_node             *new_node;
 869         ia32_address_mode_t  am;
 870         ia32_address_t      *addr       = &am.addr;
 871
 872         match_arguments(&am, src_block, op1, op2, NULL, flags);
 873
 874         new_node = func(dbgi, irg, block, addr->base, addr->index,
 875                                    addr->mem, am.new_op1, am.new_op2, new_eflags);
 876         set_am_attributes(new_node, &am);
 877         /* we can't use source address mode anymore when using immediates */
 878         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 879                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 880         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 881
 882         new_node = fix_mem_proj(new_node, &am);
 883
 884         return new_node;
 885 }
 886
 887 static ir_node *get_fpcw(void)
 888 {
 889         ir_node *fpcw;
 890         if(initial_fpcw != NULL)
 891                 return initial_fpcw;
 892
 893         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 894                                              &ia32_fp_cw_regs[REG_FPCW]);
 895         initial_fpcw = be_transform_node(fpcw);
 896
 897         return initial_fpcw;
 898 }
 899
 900 /**
 901  * Construct a standard binary operation, set AM and immediate if required.
 902  *
 903  * @param op1   The first operand
 904  * @param op2   The second operand
 905  * @param func  The node constructor function
 906  * @return The constructed ia32 node.
 907  */
 908 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 909                                     construct_binop_float_func *func,
 910                                     match_flags_t flags)
 911 {
 912         ir_graph *irg       = current_ir_graph;
 913         dbg_info *dbgi      = get_irn_dbg_info(node);
 914         ir_node  *block     = get_nodes_block(node);
 915         ir_node  *new_block = be_transform_node(block);
 916         ir_mode  *mode      = get_irn_mode(node);
 917         ir_node  *new_node;
 918         ia32_address_mode_t  am;
 919         ia32_address_t      *addr = &am.addr;
 920
 921         /* cannot use addresmode with long double on x87 */
 922         if (get_mode_size_bits(mode) > 64)
 923                 flags &= ~match_am;
 924
 925         match_arguments(&am, block, op1, op2, NULL, flags);
 926
 927         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 928                         am.new_op1, am.new_op2, get_fpcw());
 929         set_am_attributes(new_node, &am);
 930
 931         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 932
 933         new_node = fix_mem_proj(new_node, &am);
 934
 935         return new_node;
 936 }
 937
 938 /**
 939  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 940  *
 941  * @param op1   The first operand
 942  * @param op2   The second operand
 943  * @param func  The node constructor function
 944  * @return The constructed ia32 node.
 945  */
 946 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 947                                 construct_shift_func *func,
 948                                 match_flags_t flags)
 949 {
 950         dbg_info *dbgi      = get_irn_dbg_info(node);
 951         ir_graph *irg       = current_ir_graph;
 952         ir_node  *block     = get_nodes_block(node);
 953         ir_node  *new_block = be_transform_node(block);
 954         ir_node  *new_op1;
 955         ir_node  *new_op2;
 956         ir_node  *new_node;
 957
 958         assert(! mode_is_float(get_irn_mode(node)));
 959         assert(flags & match_immediate);
 960         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
 961
 962         if(flags & match_mode_neutral) {
 963                 op1 = ia32_skip_downconv(op1);
 964         }
 965         new_op1 = be_transform_node(op1);
 966
 967         /* the shift amount can be any mode that is bigger than 5 bits, since all
 968          * other bits are ignored anyway */
 969         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
 970                 op2 = get_Conv_op(op2);
 971                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
 972         }
 973         new_op2 = create_immediate_or_transform(op2, 0);
 974
 975         new_node = func(dbgi, irg, new_block, new_op1, new_op2);
 976         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 977
 978         /* lowered shift instruction may have a dependency operand, handle it here */
 979         if (get_irn_arity(node) == 3) {
 980                 /* we have a dependency */
 981                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 982                 add_irn_dep(new_node, new_dep);
 983         }
 984
 985         return new_node;
 986 }
 987
 988
 989 /**
 990  * Construct a standard unary operation, set AM and immediate if required.
 991  *
 992  * @param op    The operand
 993  * @param func  The node constructor function
 994  * @return The constructed ia32 node.
 995  */
 996 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
 997                          match_flags_t flags)
 998 {
 999         ir_graph *irg       = current_ir_graph;
1000         dbg_info *dbgi      = get_irn_dbg_info(node);
1001         ir_node  *block     = get_nodes_block(node);
1002         ir_node  *new_block = be_transform_node(block);
1003         ir_node  *new_op;
1004         ir_node  *new_node;
1005
1006         assert(flags == 0 || flags == match_mode_neutral);
1007         if(flags & match_mode_neutral) {
1008                 op = ia32_skip_downconv(op);
1009         }
1010
1011         new_op   = be_transform_node(op);
1012         new_node = func(dbgi, irg, new_block, new_op);
1013
1014         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1015
1016         return new_node;
1017 }
1018
1019 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1020                                         ia32_address_t *addr)
1021 {
1022         ir_graph *irg   = current_ir_graph;
1023         ir_node  *base  = addr->base;
1024         ir_node  *index = addr->index;
1025         ir_node  *res;
1026
1027         if(base == NULL) {
1028                 base = ia32_new_NoReg_gp(env_cg);
1029         } else {
1030                 base = be_transform_node(base);
1031         }
1032
1033         if(index == NULL) {
1034                 index = ia32_new_NoReg_gp(env_cg);
1035         } else {
1036                 index = be_transform_node(index);
1037         }
1038
1039         res = new_rd_ia32_Lea(dbgi, irg, block, base, index);
1040         set_address(res, addr);
1041
1042         return res;
1043 }
1044
1045 static int am_has_immediates(const ia32_address_t *addr)
1046 {
1047         return addr->offset != 0 || addr->symconst_ent != NULL
1048                 || addr->frame_entity || addr->use_frame;
1049 }
1050
1051 /**
1052  * Creates an ia32 Add.
1053  *
1054  * @return the created ia32 Add node
1055  */
1056 static ir_node *gen_Add(ir_node *node) {
1057         ir_graph *irg       = current_ir_graph;
1058         dbg_info *dbgi      = get_irn_dbg_info(node);
1059         ir_node  *block     = get_nodes_block(node);
1060         ir_node  *new_block = be_transform_node(block);
1061         ir_node  *op1       = get_Add_left(node);
1062         ir_node  *op2       = get_Add_right(node);
1063         ir_mode  *mode      = get_irn_mode(node);
1064         ir_node  *new_node;
1065         ir_node  *add_immediate_op;
1066         ia32_address_t       addr;
1067         ia32_address_mode_t  am;
1068
1069         if (mode_is_float(mode)) {
1070                 if (ia32_cg_config.use_sse2)
1071                         return gen_binop(node, op1, op2, new_rd_ia32_xAdd,
1072                                          match_commutative | match_am);
1073                 else
1074                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd,
1075                                                    match_commutative | match_am);
1076         }
1077
1078         ia32_mark_non_am(node);
1079
1080         op2 = ia32_skip_downconv(op2);
1081         op1 = ia32_skip_downconv(op1);
1082
1083         /**
1084          * Rules for an Add:
1085          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1086          *   1. Add with immediate -> Lea
1087          *   2. Add with possible source address mode -> Add
1088          *   3. Otherwise -> Lea
1089          */
1090         memset(&addr, 0, sizeof(addr));
1091         ia32_create_address_mode(&addr, node, /*force=*/1);
1092         add_immediate_op = NULL;
1093         /* a constant? */
1094         if(addr.base == NULL && addr.index == NULL) {
1095                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1096                                              addr.symconst_sign, addr.offset);
1097                 add_irn_dep(new_node, get_irg_frame(irg));
1098                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1099                 return new_node;
1100         }
1101         /* add with immediate? */
1102         if(addr.index == NULL) {
1103                 add_immediate_op = addr.base;
1104         } else if(addr.base == NULL && addr.scale == 0) {
1105                 add_immediate_op = addr.index;
1106         }
1107
1108         if(add_immediate_op != NULL) {
1109                 if(!am_has_immediates(&addr)) {
1110 #ifdef DEBUG_libfirm
1111                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1112                                            node);
1113 #endif
1114                         return be_transform_node(add_immediate_op);
1115                 }
1116
1117                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1118                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1119                 return new_node;
1120         }
1121
1122         /* test if we can use source address mode */
1123         match_arguments(&am, block, op1, op2, NULL, match_commutative
1124                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1125
1126         /* construct an Add with source address mode */
1127         if (am.op_type == ia32_AddrModeS) {
1128                 ia32_address_t *am_addr = &am.addr;
1129                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1130                                          am_addr->index, am_addr->mem, am.new_op1,
1131                                          am.new_op2);
1132                 set_am_attributes(new_node, &am);
1133                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1134
1135                 new_node = fix_mem_proj(new_node, &am);
1136
1137                 return new_node;
1138         }
1139
1140         /* otherwise construct a lea */
1141         new_node = create_lea_from_address(dbgi, new_block, &addr);
1142         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1143         return new_node;
1144 }
1145
1146 /**
1147  * Creates an ia32 Mul.
1148  *
1149  * @return the created ia32 Mul node
1150  */
1151 static ir_node *gen_Mul(ir_node *node) {
1152         ir_node *op1  = get_Mul_left(node);
1153         ir_node *op2  = get_Mul_right(node);
1154         ir_mode *mode = get_irn_mode(node);
1155
1156         if (mode_is_float(mode)) {
1157                 if (ia32_cg_config.use_sse2)
1158                         return gen_binop(node, op1, op2, new_rd_ia32_xMul,
1159                                          match_commutative | match_am);
1160                 else
1161                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul,
1162                                                    match_commutative | match_am);
1163         }
1164
1165         /* for the lower 32bit of the result it doesn't matter whether we use
1166          * signed or unsigned multiplication so we use IMul as it has fewer
1167          * constraints */
1168         return gen_binop(node, op1, op2, new_rd_ia32_IMul,
1169                          match_commutative | match_am | match_mode_neutral |
1170                          match_immediate | match_am_and_immediates);
1171 }
1172
1173 /**
1174  * Creates an ia32 Mulh.
1175  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1176  * this result while Mul returns the lower 32 bit.
1177  *
1178  * @return the created ia32 Mulh node
1179  */
1180 static ir_node *gen_Mulh(ir_node *node)
1181 {
1182         ir_node  *block     = get_nodes_block(node);
1183         ir_node  *new_block = be_transform_node(block);
1184         ir_graph *irg       = current_ir_graph;
1185         dbg_info *dbgi      = get_irn_dbg_info(node);
1186         ir_mode  *mode      = get_irn_mode(node);
1187         ir_node  *op1       = get_Mulh_left(node);
1188         ir_node  *op2       = get_Mulh_right(node);
1189         ir_node  *proj_res_high;
1190         ir_node  *new_node;
1191         ia32_address_mode_t  am;
1192         ia32_address_t      *addr = &am.addr;
1193
1194         assert(!mode_is_float(mode) && "Mulh with float not supported");
1195         assert(get_mode_size_bits(mode) == 32);
1196
1197         match_arguments(&am, block, op1, op2, NULL, match_commutative | match_am);
1198
1199         if (mode_is_signed(mode)) {
1200                 new_node = new_rd_ia32_IMul1OP(dbgi, irg, new_block, addr->base,
1201                                                addr->index, addr->mem, am.new_op1,
1202                                                am.new_op2);
1203         } else {
1204                 new_node = new_rd_ia32_Mul(dbgi, irg, new_block, addr->base,
1205                                            addr->index, addr->mem, am.new_op1,
1206                                            am.new_op2);
1207         }
1208
1209         set_am_attributes(new_node, &am);
1210         /* we can't use source address mode anymore when using immediates */
1211         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1212                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1213         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1214
1215         assert(get_irn_mode(new_node) == mode_T);
1216
1217         fix_mem_proj(new_node, &am);
1218
1219         assert(pn_ia32_IMul1OP_res_high == pn_ia32_Mul_res_high);
1220         proj_res_high = new_rd_Proj(dbgi, irg, block, new_node,
1221                                mode_Iu, pn_ia32_IMul1OP_res_high);
1222
1223         return proj_res_high;
1224 }
1225
1226
1227
1228 /**
1229  * Creates an ia32 And.
1230  *
1231  * @return The created ia32 And node
1232  */
1233 static ir_node *gen_And(ir_node *node) {
1234         ir_node *op1 = get_And_left(node);
1235         ir_node *op2 = get_And_right(node);
1236         assert(! mode_is_float(get_irn_mode(node)));
1237
1238         /* is it a zero extension? */
1239         if (is_Const(op2)) {
1240                 tarval   *tv    = get_Const_tarval(op2);
1241                 long      v     = get_tarval_long(tv);
1242
1243                 if (v == 0xFF || v == 0xFFFF) {
1244                         dbg_info *dbgi   = get_irn_dbg_info(node);
1245                         ir_node  *block  = get_nodes_block(node);
1246                         ir_mode  *src_mode;
1247                         ir_node  *res;
1248
1249                         if(v == 0xFF) {
1250                                 src_mode = mode_Bu;
1251                         } else {
1252                                 assert(v == 0xFFFF);
1253                                 src_mode = mode_Hu;
1254                         }
1255                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1256
1257                         return res;
1258                 }
1259         }
1260
1261         return gen_binop(node, op1, op2, new_rd_ia32_And,
1262                          match_commutative | match_mode_neutral | match_am
1263                                          | match_immediate);
1264 }
1265
1266
1267
1268 /**
1269  * Creates an ia32 Or.
1270  *
1271  * @return The created ia32 Or node
1272  */
1273 static ir_node *gen_Or(ir_node *node) {
1274         ir_node *op1 = get_Or_left(node);
1275         ir_node *op2 = get_Or_right(node);
1276
1277         assert (! mode_is_float(get_irn_mode(node)));
1278         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative
1279                         | match_mode_neutral | match_am | match_immediate);
1280 }
1281
1282
1283
1284 /**
1285  * Creates an ia32 Eor.
1286  *
1287  * @return The created ia32 Eor node
1288  */
1289 static ir_node *gen_Eor(ir_node *node) {
1290         ir_node *op1 = get_Eor_left(node);
1291         ir_node *op2 = get_Eor_right(node);
1292
1293         assert(! mode_is_float(get_irn_mode(node)));
1294         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative
1295                         | match_mode_neutral | match_am | match_immediate);
1296 }
1297
1298
1299 /**
1300  * Creates an ia32 Sub.
1301  *
1302  * @return The created ia32 Sub node
1303  */
1304 static ir_node *gen_Sub(ir_node *node) {
1305         ir_node  *op1  = get_Sub_left(node);
1306         ir_node  *op2  = get_Sub_right(node);
1307         ir_mode  *mode = get_irn_mode(node);
1308
1309         if (mode_is_float(mode)) {
1310                 if (ia32_cg_config.use_sse2)
1311                         return gen_binop(node, op1, op2, new_rd_ia32_xSub, match_am);
1312                 else
1313                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub,
1314                                                    match_am);
1315         }
1316
1317         if(is_Const(op2)) {
1318                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1319                            node);
1320         }
1321
1322         return gen_binop(node, op1, op2, new_rd_ia32_Sub, match_mode_neutral
1323                         | match_am | match_immediate);
1324 }
1325
1326 /**
1327  * Generates an ia32 DivMod with additional infrastructure for the
1328  * register allocator if needed.
1329  */
1330 static ir_node *create_Div(ir_node *node)
1331 {
1332         ir_graph *irg       = current_ir_graph;
1333         dbg_info *dbgi      = get_irn_dbg_info(node);
1334         ir_node  *block     = get_nodes_block(node);
1335         ir_node  *new_block = be_transform_node(block);
1336         ir_node  *mem;
1337         ir_node  *new_mem;
1338         ir_node  *op1;
1339         ir_node  *op2;
1340         ir_node  *new_node;
1341         ir_mode  *mode;
1342         ir_node  *sign_extension;
1343         ia32_address_mode_t  am;
1344         ia32_address_t      *addr = &am.addr;
1345
1346         /* the upper bits have random contents for smaller modes */
1347         switch (get_irn_opcode(node)) {
1348         case iro_Div:
1349                 op1     = get_Div_left(node);
1350                 op2     = get_Div_right(node);
1351                 mem     = get_Div_mem(node);
1352                 mode    = get_Div_resmode(node);
1353                 break;
1354         case iro_Mod:
1355                 op1     = get_Mod_left(node);
1356                 op2     = get_Mod_right(node);
1357                 mem     = get_Mod_mem(node);
1358                 mode    = get_Mod_resmode(node);
1359                 break;
1360         case iro_DivMod:
1361                 op1     = get_DivMod_left(node);
1362                 op2     = get_DivMod_right(node);
1363                 mem     = get_DivMod_mem(node);
1364                 mode    = get_DivMod_resmode(node);
1365                 break;
1366         default:
1367                 panic("invalid divmod node %+F", node);
1368         }
1369
1370         match_arguments(&am, block, op1, op2, NULL, match_am);
1371
1372         if(!is_NoMem(mem)) {
1373                 new_mem = be_transform_node(mem);
1374                 if(!is_NoMem(addr->mem)) {
1375                         ir_node *in[2];
1376                         in[0] = new_mem;
1377                         in[1] = addr->mem;
1378                         new_mem = new_rd_Sync(dbgi, irg, new_block, 2, in);
1379                 }
1380         } else {
1381                 new_mem = addr->mem;
1382         }
1383
1384         if (mode_is_signed(mode)) {
1385                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1386                 add_irn_dep(produceval, get_irg_frame(irg));
1387                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block, am.new_op1,
1388                                                   produceval);
1389
1390                 new_node = new_rd_ia32_IDiv(dbgi, irg, new_block, addr->base,
1391                                             addr->index, new_mem, am.new_op1,
1392                                             sign_extension, am.new_op2);
1393         } else {
1394                 sign_extension = new_rd_ia32_Const(dbgi, irg, new_block, NULL, 0, 0);
1395                 add_irn_dep(sign_extension, get_irg_frame(irg));
1396
1397                 new_node = new_rd_ia32_Div(dbgi, irg, new_block, addr->base,
1398                                            addr->index, new_mem, am.new_op1,
1399                                            sign_extension, am.new_op2);
1400         }
1401
1402         set_irn_pinned(new_node, get_irn_pinned(node));
1403
1404         set_am_attributes(new_node, &am);
1405         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1406
1407         new_node = fix_mem_proj(new_node, &am);
1408
1409         return new_node;
1410 }
1411
1412
1413 static ir_node *gen_Mod(ir_node *node) {
1414         return create_Div(node);
1415 }
1416
1417 static ir_node *gen_Div(ir_node *node) {
1418         return create_Div(node);
1419 }
1420
1421 static ir_node *gen_DivMod(ir_node *node) {
1422         return create_Div(node);
1423 }
1424
1425
1426
1427 /**
1428  * Creates an ia32 floating Div.
1429  *
1430  * @return The created ia32 xDiv node
1431  */
1432 static ir_node *gen_Quot(ir_node *node)
1433 {
1434         ir_node  *op1     = get_Quot_left(node);
1435         ir_node  *op2     = get_Quot_right(node);
1436
1437         if (ia32_cg_config.use_sse2) {
1438                 return gen_binop(node, op1, op2, new_rd_ia32_xDiv, match_am);
1439         } else {
1440                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, match_am);
1441         }
1442 }
1443
1444
1445 /**
1446  * Creates an ia32 Shl.
1447  *
1448  * @return The created ia32 Shl node
1449  */
1450 static ir_node *gen_Shl(ir_node *node) {
1451         ir_node *left  = get_Shl_left(node);
1452         ir_node *right = get_Shl_right(node);
1453
1454         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
1455                                match_mode_neutral | match_immediate);
1456 }
1457
1458 /**
1459  * Creates an ia32 Shr.
1460  *
1461  * @return The created ia32 Shr node
1462  */
1463 static ir_node *gen_Shr(ir_node *node) {
1464         ir_node *left  = get_Shr_left(node);
1465         ir_node *right = get_Shr_right(node);
1466
1467         return gen_shift_binop(node, left, right, new_rd_ia32_Shr, match_immediate);
1468 }
1469
1470
1471
1472 /**
1473  * Creates an ia32 Sar.
1474  *
1475  * @return The created ia32 Shrs node
1476  */
1477 static ir_node *gen_Shrs(ir_node *node) {
1478         ir_node *left  = get_Shrs_left(node);
1479         ir_node *right = get_Shrs_right(node);
1480         ir_mode *mode  = get_irn_mode(node);
1481
1482         if(is_Const(right) && mode == mode_Is) {
1483                 tarval *tv = get_Const_tarval(right);
1484                 long val = get_tarval_long(tv);
1485                 if(val == 31) {
1486                         /* this is a sign extension */
1487                         ir_graph *irg    = current_ir_graph;
1488                         dbg_info *dbgi   = get_irn_dbg_info(node);
1489                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1490                         ir_node  *op     = left;
1491                         ir_node  *new_op = be_transform_node(op);
1492                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1493                         add_irn_dep(pval, get_irg_frame(irg));
1494
1495                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1496                 }
1497         }
1498
1499         /* 8 or 16 bit sign extension? */
1500         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1501                 ir_node *shl_left  = get_Shl_left(left);
1502                 ir_node *shl_right = get_Shl_right(left);
1503                 if(is_Const(shl_right)) {
1504                         tarval *tv1 = get_Const_tarval(right);
1505                         tarval *tv2 = get_Const_tarval(shl_right);
1506                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1507                                 long val = get_tarval_long(tv1);
1508                                 if(val == 16 || val == 24) {
1509                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1510                                         ir_node  *block  = get_nodes_block(node);
1511                                         ir_mode  *src_mode;
1512                                         ir_node  *res;
1513
1514                                         if(val == 24) {
1515                                                 src_mode = mode_Bs;
1516                                         } else {
1517                                                 assert(val == 16);
1518                                                 src_mode = mode_Hs;
1519                                         }
1520                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1521                                                               shl_left, node);
1522
1523                                         return res;
1524                                 }
1525                         }
1526                 }
1527         }
1528
1529         return gen_shift_binop(node, left, right, new_rd_ia32_Sar, match_immediate);
1530 }
1531
1532
1533
1534 /**
1535  * Creates an ia32 RotL.
1536  *
1537  * @param op1   The first operator
1538  * @param op2   The second operator
1539  * @return The created ia32 RotL node
1540  */
1541 static ir_node *gen_RotL(ir_node *node, ir_node *op1, ir_node *op2) {
1542         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol, match_immediate);
1543 }
1544
1545
1546
1547 /**
1548  * Creates an ia32 RotR.
1549  * NOTE: There is no RotR with immediate because this would always be a RotL
1550  *       "imm-mode_size_bits" which can be pre-calculated.
1551  *
1552  * @param op1   The first operator
1553  * @param op2   The second operator
1554  * @return The created ia32 RotR node
1555  */
1556 static ir_node *gen_RotR(ir_node *node, ir_node *op1, ir_node *op2) {
1557         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror, match_immediate);
1558 }
1559
1560
1561
1562 /**
1563  * Creates an ia32 RotR or RotL (depending on the found pattern).
1564  *
1565  * @return The created ia32 RotL or RotR node
1566  */
1567 static ir_node *gen_Rot(ir_node *node) {
1568         ir_node *rotate = NULL;
1569         ir_node *op1    = get_Rot_left(node);
1570         ir_node *op2    = get_Rot_right(node);
1571
1572         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1573                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1574                  that means we can create a RotR instead of an Add and a RotL */
1575
1576         if (get_irn_op(op2) == op_Add) {
1577                 ir_node *add = op2;
1578                 ir_node *left = get_Add_left(add);
1579                 ir_node *right = get_Add_right(add);
1580                 if (is_Const(right)) {
1581                         tarval  *tv   = get_Const_tarval(right);
1582                         ir_mode *mode = get_irn_mode(node);
1583                         long     bits = get_mode_size_bits(mode);
1584
1585                         if (get_irn_op(left) == op_Minus &&
1586                                         tarval_is_long(tv)       &&
1587                                         get_tarval_long(tv) == bits &&
1588                                         bits                == 32)
1589                         {
1590                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1591                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1592                         }
1593                 }
1594         }
1595
1596         if (rotate == NULL) {
1597                 rotate = gen_RotL(node, op1, op2);
1598         }
1599
1600         return rotate;
1601 }
1602
1603
1604
1605 /**
1606  * Transforms a Minus node.
1607  *
1608  * @return The created ia32 Minus node
1609  */
1610 static ir_node *gen_Minus(ir_node *node)
1611 {
1612         ir_node   *op    = get_Minus_op(node);
1613         ir_node   *block = be_transform_node(get_nodes_block(node));
1614         ir_graph  *irg   = current_ir_graph;
1615         dbg_info  *dbgi  = get_irn_dbg_info(node);
1616         ir_mode   *mode  = get_irn_mode(node);
1617         ir_entity *ent;
1618         ir_node   *new_node;
1619         int        size;
1620
1621         if (mode_is_float(mode)) {
1622                 ir_node *new_op = be_transform_node(op);
1623                 if (ia32_cg_config.use_sse2) {
1624                         /* TODO: non-optimal... if we have many xXors, then we should
1625                          * rather create a load for the const and use that instead of
1626                          * several AM nodes... */
1627                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1628                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1629                         ir_node *nomem     = new_rd_NoMem(irg);
1630
1631                         new_node = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp,
1632                                                     nomem, new_op, noreg_xmm);
1633
1634                         size = get_mode_size_bits(mode);
1635                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1636
1637                         set_ia32_am_sc(new_node, ent);
1638                         set_ia32_op_type(new_node, ia32_AddrModeS);
1639                         set_ia32_ls_mode(new_node, mode);
1640                 } else {
1641                         new_node = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1642                 }
1643         } else {
1644                 new_node = gen_unop(node, op, new_rd_ia32_Neg, match_mode_neutral);
1645         }
1646
1647         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1648
1649         return new_node;
1650 }
1651
1652 /**
1653  * Transforms a Not node.
1654  *
1655  * @return The created ia32 Not node
1656  */
1657 static ir_node *gen_Not(ir_node *node) {
1658         ir_node *op   = get_Not_op(node);
1659
1660         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1661         assert (! mode_is_float(get_irn_mode(node)));
1662
1663         return gen_unop(node, op, new_rd_ia32_Not, match_mode_neutral);
1664 }
1665
1666
1667
1668 /**
1669  * Transforms an Abs node.
1670  *
1671  * @return The created ia32 Abs node
1672  */
1673 static ir_node *gen_Abs(ir_node *node)
1674 {
1675         ir_node   *block     = get_nodes_block(node);
1676         ir_node   *new_block = be_transform_node(block);
1677         ir_node   *op        = get_Abs_op(node);
1678         ir_graph  *irg       = current_ir_graph;
1679         dbg_info  *dbgi      = get_irn_dbg_info(node);
1680         ir_mode   *mode      = get_irn_mode(node);
1681         ir_node   *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1682         ir_node   *nomem     = new_NoMem();
1683         ir_node   *new_op;
1684         ir_node   *new_node;
1685         int        size;
1686         ir_entity *ent;
1687
1688         if (mode_is_float(mode)) {
1689                 new_op = be_transform_node(op);
1690
1691                 if (ia32_cg_config.use_sse2) {
1692                         ir_node *noreg_fp = ia32_new_NoReg_xmm(env_cg);
1693                         new_node = new_rd_ia32_xAnd(dbgi,irg, new_block, noreg_gp, noreg_gp,
1694                                                     nomem, new_op, noreg_fp);
1695
1696                         size = get_mode_size_bits(mode);
1697                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1698
1699                         set_ia32_am_sc(new_node, ent);
1700
1701                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1702
1703                         set_ia32_op_type(new_node, ia32_AddrModeS);
1704                         set_ia32_ls_mode(new_node, mode);
1705                 } else {
1706                         new_node = new_rd_ia32_vfabs(dbgi, irg, new_block, new_op);
1707                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1708                 }
1709         } else {
1710                 ir_node *xor, *pval, *sign_extension;
1711
1712                 if (get_mode_size_bits(mode) == 32) {
1713                         new_op = be_transform_node(op);
1714                 } else {
1715                         new_op = create_I2I_Conv(mode, mode_Is, dbgi, block, op, node);
1716                 }
1717
1718                 pval           = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1719                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block,
1720                                                            new_op, pval);
1721
1722                 add_irn_dep(pval, get_irg_frame(irg));
1723                 SET_IA32_ORIG_NODE(sign_extension,ia32_get_old_node_name(env_cg, node));
1724
1725                 xor = new_rd_ia32_Xor(dbgi, irg, new_block, noreg_gp, noreg_gp,
1726                                       nomem, new_op, sign_extension);
1727                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1728
1729                 new_node = new_rd_ia32_Sub(dbgi, irg, new_block, noreg_gp, noreg_gp,
1730                                            nomem, xor, sign_extension);
1731                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1732         }
1733
1734         return new_node;
1735 }
1736
1737 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1738 {
1739         ir_graph *irg = current_ir_graph;
1740         ir_node  *flags;
1741         ir_node  *new_op;
1742         ir_node  *noreg;
1743         ir_node  *nomem;
1744         ir_node  *new_block;
1745         dbg_info *dbgi;
1746
1747         /* we have a Cmp as input */
1748         if(is_Proj(node)) {
1749                 ir_node *pred = get_Proj_pred(node);
1750                 if(is_Cmp(pred)) {
1751                         flags    = be_transform_node(pred);
1752                         *pnc_out = get_Proj_proj(node);
1753                         return flags;
1754                 }
1755         }
1756
1757         /* a mode_b value, we have to compare it against 0 */
1758         dbgi      = get_irn_dbg_info(node);
1759         new_block = be_transform_node(get_nodes_block(node));
1760         new_op    = be_transform_node(node);
1761         noreg     = ia32_new_NoReg_gp(env_cg);
1762         nomem     = new_NoMem();
1763         flags     = new_rd_ia32_Test(dbgi, irg, new_block, noreg, noreg, nomem,
1764                                      new_op, new_op, 0, 0);
1765         *pnc_out  = pn_Cmp_Lg;
1766         return flags;
1767 }
1768
1769 /**
1770  * Transforms a Load.
1771  *
1772  * @return the created ia32 Load node
1773  */
1774 static ir_node *gen_Load(ir_node *node) {
1775         ir_node  *old_block = get_nodes_block(node);
1776         ir_node  *block   = be_transform_node(old_block);
1777         ir_node  *ptr     = get_Load_ptr(node);
1778         ir_node  *mem     = get_Load_mem(node);
1779         ir_node  *new_mem = be_transform_node(mem);
1780         ir_node  *base;
1781         ir_node  *index;
1782         ir_graph *irg     = current_ir_graph;
1783         dbg_info *dbgi    = get_irn_dbg_info(node);
1784         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1785         ir_mode  *mode    = get_Load_mode(node);
1786         ir_mode  *res_mode;
1787         ir_node  *new_node;
1788         ia32_address_t addr;
1789
1790         /* construct load address */
1791         memset(&addr, 0, sizeof(addr));
1792         ia32_create_address_mode(&addr, ptr, /*force=*/0);
1793         base  = addr.base;
1794         index = addr.index;
1795
1796         if(base == NULL) {
1797                 base = noreg;
1798         } else {
1799                 base = be_transform_node(base);
1800         }
1801
1802         if(index == NULL) {
1803                 index = noreg;
1804         } else {
1805                 index = be_transform_node(index);
1806         }
1807
1808         if (mode_is_float(mode)) {
1809                 if (ia32_cg_config.use_sse2) {
1810                         new_node = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1811                                                      mode);
1812                         res_mode = mode_xmm;
1813                 } else {
1814                         new_node = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1815                                                     mode);
1816                         res_mode = mode_vfp;
1817                 }
1818         } else {
1819                 assert(mode != mode_b);
1820
1821                 /* create a conv node with address mode for smaller modes */
1822                 if(get_mode_size_bits(mode) < 32) {
1823                         new_node = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1824                                                         new_mem, noreg, mode);
1825                 } else {
1826                         new_node = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1827                 }
1828                 res_mode = mode_Iu;
1829         }
1830
1831         set_irn_pinned(new_node, get_irn_pinned(node));
1832         set_ia32_op_type(new_node, ia32_AddrModeS);
1833         set_ia32_ls_mode(new_node, mode);
1834         set_address(new_node, &addr);
1835
1836         if(get_irn_pinned(node) == op_pin_state_floats) {
1837                 add_ia32_flags(new_node, arch_irn_flags_rematerializable);
1838         }
1839
1840         /* make sure we are scheduled behind the initial IncSP/Barrier
1841          * to avoid spills being placed before it
1842          */
1843         if (block == get_irg_start_block(irg)) {
1844                 add_irn_dep(new_node, get_irg_frame(irg));
1845         }
1846
1847         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1848
1849         return new_node;
1850 }
1851
1852 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1853                        ir_node *ptr, ir_node *other)
1854 {
1855         ir_node *load;
1856
1857         if(!is_Proj(node))
1858                 return 0;
1859
1860         /* we only use address mode if we're the only user of the load */
1861         if(get_irn_n_edges(node) > 1)
1862                 return 0;
1863
1864         load = get_Proj_pred(node);
1865         if(!is_Load(load))
1866                 return 0;
1867         if(get_nodes_block(load) != block)
1868                 return 0;
1869
1870         /* Store should be attached to the load */
1871         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1872                 return 0;
1873         /* store should have the same pointer as the load */
1874         if(get_Load_ptr(load) != ptr)
1875                 return 0;
1876
1877         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1878         if(other != NULL && get_nodes_block(other) == block
1879                         && heights_reachable_in_block(heights, other, load))
1880                 return 0;
1881
1882         return 1;
1883 }
1884
1885 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
1886                               ir_node *mem, ir_node *ptr, ir_mode *mode,
1887                               construct_binop_dest_func *func,
1888                               construct_binop_dest_func *func8bit,
1889                                                           match_flags_t flags)
1890 {
1891         ir_node  *src_block = get_nodes_block(node);
1892         ir_node  *block;
1893         ir_node  *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1894         ir_graph *irg      = current_ir_graph;
1895         dbg_info *dbgi;
1896         ir_node  *new_node;
1897         ir_node  *new_op;
1898         int       commutative;
1899         ia32_address_mode_t  am;
1900         ia32_address_t      *addr = &am.addr;
1901         memset(&am, 0, sizeof(am));
1902
1903         assert(flags & match_dest_am);
1904         assert(flags & match_immediate); /* there is no destam node without... */
1905         commutative = (flags & match_commutative) != 0;
1906
1907         if(use_dest_am(src_block, op1, mem, ptr, op2)) {
1908                 build_address(&am, op1);
1909                 new_op = create_immediate_or_transform(op2, 0);
1910         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
1911                 build_address(&am, op2);
1912                 new_op = create_immediate_or_transform(op1, 0);
1913         } else {
1914                 return NULL;
1915         }
1916
1917         if(addr->base == NULL)
1918                 addr->base = noreg_gp;
1919         if(addr->index == NULL)
1920                 addr->index = noreg_gp;
1921         if(addr->mem == NULL)
1922                 addr->mem = new_NoMem();
1923
1924         dbgi  = get_irn_dbg_info(node);
1925         block = be_transform_node(src_block);
1926         if(get_mode_size_bits(mode) == 8) {
1927                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
1928                                     addr->mem, new_op);
1929         } else {
1930                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
1931                                 new_op);
1932         }
1933         set_address(new_node, addr);
1934         set_ia32_op_type(new_node, ia32_AddrModeD);
1935         set_ia32_ls_mode(new_node, mode);
1936         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1937
1938         return new_node;
1939 }
1940
1941 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
1942                              ir_node *ptr, ir_mode *mode,
1943                              construct_unop_dest_func *func)
1944 {
1945         ir_graph *irg      = current_ir_graph;
1946         ir_node *src_block = get_nodes_block(node);
1947         ir_node *block;
1948         dbg_info *dbgi;
1949         ir_node *new_node;
1950         ia32_address_mode_t  am;
1951         ia32_address_t *addr = &am.addr;
1952         memset(&am, 0, sizeof(am));
1953
1954         if(!use_dest_am(src_block, op, mem, ptr, NULL))
1955                 return NULL;
1956
1957         build_address(&am, op);
1958
1959         dbgi     = get_irn_dbg_info(node);
1960         block    = be_transform_node(src_block);
1961         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
1962         set_address(new_node, addr);
1963         set_ia32_op_type(new_node, ia32_AddrModeD);
1964         set_ia32_ls_mode(new_node, mode);
1965         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1966
1967         return new_node;
1968 }
1969
1970 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem) {
1971         ir_mode  *mode        = get_irn_mode(node);
1972         ir_node  *psi_true    = get_Psi_val(node, 0);
1973         ir_node  *psi_default = get_Psi_default(node);
1974         ir_graph *irg;
1975         ir_node  *cond;
1976         ir_node  *new_mem;
1977         dbg_info *dbgi;
1978         ir_node  *block;
1979         ir_node  *new_block;
1980         ir_node  *flags;
1981         ir_node  *new_node;
1982         int       negated;
1983         pn_Cmp    pnc;
1984         ia32_address_t addr;
1985
1986         if(get_mode_size_bits(mode) != 8)
1987                 return NULL;
1988
1989         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
1990                 negated = 0;
1991         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
1992                 negated = 1;
1993         } else {
1994                 return NULL;
1995         }
1996
1997         build_address_ptr(&addr, ptr, mem);
1998
1999         irg       = current_ir_graph;
2000         dbgi      = get_irn_dbg_info(node);
2001         block     = get_nodes_block(node);
2002         new_block = be_transform_node(block);
2003         cond      = get_Psi_cond(node, 0);
2004         flags     = get_flags_node(cond, &pnc);
2005         new_mem   = be_transform_node(mem);
2006         new_node  = new_rd_ia32_SetMem(dbgi, irg, new_block, addr.base,
2007                                        addr.index, addr.mem, flags, pnc, negated);
2008         set_address(new_node, &addr);
2009         set_ia32_op_type(new_node, ia32_AddrModeD);
2010         set_ia32_ls_mode(new_node, mode);
2011         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2012
2013         return new_node;
2014 }
2015
2016 static ir_node *try_create_dest_am(ir_node *node) {
2017         ir_node  *val  = get_Store_value(node);
2018         ir_node  *mem  = get_Store_mem(node);
2019         ir_node  *ptr  = get_Store_ptr(node);
2020         ir_mode  *mode = get_irn_mode(val);
2021         unsigned  bits = get_mode_size_bits(mode);
2022         ir_node  *op1;
2023         ir_node  *op2;
2024         ir_node  *new_node;
2025
2026         /* handle only GP modes for now... */
2027         if(!mode_needs_gp_reg(mode))
2028                 return NULL;
2029
2030         while(1) {
2031                 /* store must be the only user of the val node */
2032                 if(get_irn_n_edges(val) > 1)
2033                         return NULL;
2034                 /* skip pointless convs */
2035                 if(is_Conv(val)) {
2036                         ir_node *conv_op   = get_Conv_op(val);
2037                         ir_mode *pred_mode = get_irn_mode(conv_op);
2038                         if(pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2039                                 val = conv_op;
2040                                 continue;
2041                         }
2042                 }
2043                 break;
2044         }
2045
2046         /* value must be in the same block */
2047         if(get_nodes_block(node) != get_nodes_block(val))
2048                 return NULL;
2049
2050         switch(get_irn_opcode(val)) {
2051         case iro_Add:
2052                 op1      = get_Add_left(val);
2053                 op2      = get_Add_right(val);
2054                 if(is_Const_1(op2)) {
2055                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2056                                                 new_rd_ia32_IncMem);
2057                         break;
2058                 } else if(is_Const_Minus_1(op2)) {
2059                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2060                                                 new_rd_ia32_DecMem);
2061                         break;
2062                 }
2063                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2064                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit,
2065                                          match_dest_am | match_commutative |
2066                                          match_immediate);
2067                 break;
2068         case iro_Sub:
2069                 op1      = get_Sub_left(val);
2070                 op2      = get_Sub_right(val);
2071                 if(is_Const(op2)) {
2072                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
2073                                    "found\n");
2074                 }
2075                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2076                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit,
2077                                          match_dest_am | match_immediate |
2078                                          match_immediate);
2079                 break;
2080         case iro_And:
2081                 op1      = get_And_left(val);
2082                 op2      = get_And_right(val);
2083                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2084                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit,
2085                                          match_dest_am | match_commutative |
2086                                          match_immediate);
2087                 break;
2088         case iro_Or:
2089                 op1      = get_Or_left(val);
2090                 op2      = get_Or_right(val);
2091                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2092                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit,
2093                                          match_dest_am | match_commutative |
2094                                          match_immediate);
2095                 break;
2096         case iro_Eor:
2097                 op1      = get_Eor_left(val);
2098                 op2      = get_Eor_right(val);
2099                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2100                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit,
2101                                          match_dest_am | match_commutative |
2102                                          match_immediate);
2103                 break;
2104         case iro_Shl:
2105                 op1      = get_Shl_left(val);
2106                 op2      = get_Shl_right(val);
2107                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2108                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem,
2109                                          match_dest_am | match_immediate);
2110                 break;
2111         case iro_Shr:
2112                 op1      = get_Shr_left(val);
2113                 op2      = get_Shr_right(val);
2114                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2115                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem,
2116                                          match_dest_am | match_immediate);
2117                 break;
2118         case iro_Shrs:
2119                 op1      = get_Shrs_left(val);
2120                 op2      = get_Shrs_right(val);
2121                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2122                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem,
2123                                          match_dest_am | match_immediate);
2124                 break;
2125         case iro_Rot:
2126                 op1      = get_Rot_left(val);
2127                 op2      = get_Rot_right(val);
2128                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2129                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem,
2130                                          match_dest_am | match_immediate);
2131                 break;
2132         /* TODO: match ROR patterns... */
2133         case iro_Psi:
2134                 new_node = try_create_SetMem(val, ptr, mem);
2135                 break;
2136         case iro_Minus:
2137                 op1      = get_Minus_op(val);
2138                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
2139                 break;
2140         case iro_Not:
2141                 /* should be lowered already */
2142                 assert(mode != mode_b);
2143                 op1      = get_Not_op(val);
2144                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
2145                 break;
2146         default:
2147                 return NULL;
2148         }
2149
2150         if(new_node != NULL) {
2151                 if(get_irn_pinned(new_node) != op_pin_state_pinned &&
2152                                 get_irn_pinned(node) == op_pin_state_pinned) {
2153                         set_irn_pinned(new_node, op_pin_state_pinned);
2154                 }
2155         }
2156
2157         return new_node;
2158 }
2159
2160 static int is_float_to_int32_conv(const ir_node *node)
2161 {
2162         ir_mode  *mode = get_irn_mode(node);
2163         ir_node  *conv_op;
2164         ir_mode  *conv_mode;
2165
2166         if(get_mode_size_bits(mode) != 32 || !mode_needs_gp_reg(mode))
2167                 return 0;
2168
2169         if(!is_Conv(node))
2170                 return 0;
2171         conv_op   = get_Conv_op(node);
2172         conv_mode = get_irn_mode(conv_op);
2173
2174         if(!mode_is_float(conv_mode))
2175                 return 0;
2176
2177         return 1;
2178 }
2179
2180 /**
2181  * Transforms a Store.
2182  *
2183  * @return the created ia32 Store node
2184  */
2185 static ir_node *gen_Store(ir_node *node)
2186 {
2187         ir_node  *block     = get_nodes_block(node);
2188         ir_node  *new_block = be_transform_node(block);
2189         ir_node  *ptr       = get_Store_ptr(node);
2190         ir_node  *val       = get_Store_value(node);
2191         ir_node  *mem       = get_Store_mem(node);
2192         ir_graph *irg       = current_ir_graph;
2193         dbg_info *dbgi      = get_irn_dbg_info(node);
2194         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2195         ir_mode  *mode      = get_irn_mode(val);
2196         ir_node  *new_val;
2197         ir_node  *new_node;
2198         ia32_address_t addr;
2199
2200         /* check for destination address mode */
2201         new_node = try_create_dest_am(node);
2202         if(new_node != NULL)
2203                 return new_node;
2204
2205         /* construct store address */
2206         memset(&addr, 0, sizeof(addr));
2207         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2208
2209         if(addr.base == NULL) {
2210                 addr.base = noreg;
2211         } else {
2212                 addr.base = be_transform_node(addr.base);
2213         }
2214
2215         if(addr.index == NULL) {
2216                 addr.index = noreg;
2217         } else {
2218                 addr.index = be_transform_node(addr.index);
2219         }
2220         addr.mem = be_transform_node(mem);
2221
2222         if (mode_is_float(mode)) {
2223                 /* convs (and strict-convs) before stores are unnecessary if the mode
2224                    is the same */
2225                 while(is_Conv(val) && mode == get_irn_mode(get_Conv_op(val))) {
2226                         val = get_Conv_op(val);
2227                 }
2228                 new_val = be_transform_node(val);
2229                 if (ia32_cg_config.use_sse2) {
2230                         new_node = new_rd_ia32_xStore(dbgi, irg, new_block, addr.base,
2231                                                       addr.index, addr.mem, new_val);
2232                 } else {
2233                         new_node = new_rd_ia32_vfst(dbgi, irg, new_block, addr.base,
2234                                                     addr.index, addr.mem, new_val, mode);
2235                 }
2236         } else if(is_float_to_int32_conv(val)) {
2237                 ir_node *trunc_mode = ia32_new_Fpu_truncate(env_cg);
2238                 val = get_Conv_op(val);
2239
2240                 /* convs (and strict-convs) before stores are unnecessary if the mode
2241                    is the same */
2242                 while(is_Conv(val) && mode == get_irn_mode(get_Conv_op(val))) {
2243                         val = get_Conv_op(val);
2244                 }
2245                 new_val = be_transform_node(val);
2246
2247                 new_node = new_rd_ia32_vfist(dbgi, irg, new_block, addr.base,
2248                                              addr.index, addr.mem, new_val, trunc_mode);
2249         } else {
2250                 new_val = create_immediate_or_transform(val, 0);
2251                 assert(mode != mode_b);
2252
2253                 if (get_mode_size_bits(mode) == 8) {
2254                         new_node = new_rd_ia32_Store8Bit(dbgi, irg, new_block, addr.base,
2255                                                          addr.index, addr.mem, new_val);
2256                 } else {
2257                         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2258                                                      addr.index, addr.mem, new_val);
2259                 }
2260         }
2261
2262         set_irn_pinned(new_node, get_irn_pinned(node));
2263         set_ia32_op_type(new_node, ia32_AddrModeD);
2264         set_ia32_ls_mode(new_node, mode);
2265
2266         set_address(new_node, &addr);
2267         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2268
2269         return new_node;
2270 }
2271
2272 static ir_node *create_Switch(ir_node *node)
2273 {
2274         ir_graph *irg        = current_ir_graph;
2275         dbg_info *dbgi       = get_irn_dbg_info(node);
2276         ir_node  *block      = be_transform_node(get_nodes_block(node));
2277         ir_node  *sel        = get_Cond_selector(node);
2278         ir_node  *new_sel    = be_transform_node(sel);
2279         int       switch_min = INT_MAX;
2280         int       switch_max = INT_MIN;
2281         long      default_pn = get_Cond_defaultProj(node);
2282         ir_node  *new_node;
2283         const ir_edge_t *edge;
2284
2285         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2286
2287         /* determine the smallest switch case value */
2288         foreach_out_edge(node, edge) {
2289                 ir_node *proj = get_edge_src_irn(edge);
2290                 long     pn   = get_Proj_proj(proj);
2291                 if(pn == default_pn)
2292                         continue;
2293
2294                 if(pn < switch_min)
2295                         switch_min = pn;
2296                 if(pn > switch_max)
2297                         switch_max = pn;
2298         }
2299
2300         if((unsigned) (switch_max - switch_min) > 256000) {
2301                 panic("Size of switch %+F bigger than 256000", node);
2302         }
2303
2304         if (switch_min != 0) {
2305                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2306
2307                 /* if smallest switch case is not 0 we need an additional sub */
2308                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2309                 add_ia32_am_offs_int(new_sel, -switch_min);
2310                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2311
2312                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2313         }
2314
2315         new_node = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel, default_pn);
2316         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2317
2318         return new_node;
2319 }
2320
2321 static ir_node *gen_Cond(ir_node *node) {
2322         ir_node  *block     = get_nodes_block(node);
2323         ir_node  *new_block = be_transform_node(block);
2324         ir_graph *irg       = current_ir_graph;
2325         dbg_info *dbgi      = get_irn_dbg_info(node);
2326         ir_node  *sel       = get_Cond_selector(node);
2327         ir_mode  *sel_mode  = get_irn_mode(sel);
2328         ir_node  *flags     = NULL;
2329         ir_node  *new_node;
2330         pn_Cmp    pnc;
2331
2332         if (sel_mode != mode_b) {
2333                 return create_Switch(node);
2334         }
2335
2336         /* we get flags from a cmp */
2337         flags = get_flags_node(sel, &pnc);
2338
2339         new_node = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2340         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2341
2342         return new_node;
2343 }
2344
2345
2346
2347 /**
2348  * Transforms a CopyB node.
2349  *
2350  * @return The transformed node.
2351  */
2352 static ir_node *gen_CopyB(ir_node *node) {
2353         ir_node  *block    = be_transform_node(get_nodes_block(node));
2354         ir_node  *src      = get_CopyB_src(node);
2355         ir_node  *new_src  = be_transform_node(src);
2356         ir_node  *dst      = get_CopyB_dst(node);
2357         ir_node  *new_dst  = be_transform_node(dst);
2358         ir_node  *mem      = get_CopyB_mem(node);
2359         ir_node  *new_mem  = be_transform_node(mem);
2360         ir_node  *res      = NULL;
2361         ir_graph *irg      = current_ir_graph;
2362         dbg_info *dbgi     = get_irn_dbg_info(node);
2363         int      size      = get_type_size_bytes(get_CopyB_type(node));
2364         int      rem;
2365
2366         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2367         /* then we need the size explicitly in ECX.                    */
2368         if (size >= 32 * 4) {
2369                 rem = size & 0x3; /* size % 4 */
2370                 size >>= 2;
2371
2372                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2373                 add_irn_dep(res, get_irg_frame(irg));
2374
2375                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem, rem);
2376         } else {
2377                 if(size == 0) {
2378                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2379                                    node);
2380                 }
2381                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem, size);
2382         }
2383
2384         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2385
2386         return res;
2387 }
2388
2389 static ir_node *gen_be_Copy(ir_node *node)
2390 {
2391         ir_node *new_node = be_duplicate_node(node);
2392         ir_mode *mode     = get_irn_mode(new_node);
2393
2394         if (mode_needs_gp_reg(mode)) {
2395                 set_irn_mode(new_node, mode_Iu);
2396         }
2397
2398         return new_node;
2399 }
2400
2401 static ir_node *create_Fucom(ir_node *node)
2402 {
2403         ir_graph *irg       = current_ir_graph;
2404         dbg_info *dbgi      = get_irn_dbg_info(node);
2405         ir_node  *block     = get_nodes_block(node);
2406         ir_node  *new_block = be_transform_node(block);
2407         ir_node  *left      = get_Cmp_left(node);
2408         ir_node  *new_left  = be_transform_node(left);
2409         ir_node  *right     = get_Cmp_right(node);
2410         ir_node  *new_right;
2411         ir_node  *new_node;
2412
2413         if(ia32_cg_config.use_fucomi) {
2414                 new_right = be_transform_node(right);
2415                 new_node  = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left,
2416                                                 new_right, 0);
2417                 set_ia32_commutative(new_node);
2418                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2419         } else {
2420                 if(ia32_cg_config.use_ftst && is_Const_0(right)) {
2421                         new_node = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left,
2422                                                            0);
2423                 } else {
2424                         new_right = be_transform_node(right);
2425                         new_node  = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2426                                                                                                  new_right, 0);
2427                 }
2428
2429                 set_ia32_commutative(new_node);
2430
2431                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2432
2433                 new_node = new_rd_ia32_Sahf(dbgi, irg, new_block, new_node);
2434                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2435         }
2436
2437         return new_node;
2438 }
2439
2440 static ir_node *create_Ucomi(ir_node *node)
2441 {
2442         ir_graph *irg       = current_ir_graph;
2443         dbg_info *dbgi      = get_irn_dbg_info(node);
2444         ir_node  *src_block = get_nodes_block(node);
2445         ir_node  *new_block = be_transform_node(src_block);
2446         ir_node  *left      = get_Cmp_left(node);
2447         ir_node  *right     = get_Cmp_right(node);
2448         ir_node  *new_node;
2449         ia32_address_mode_t  am;
2450         ia32_address_t      *addr = &am.addr;
2451
2452         match_arguments(&am, src_block, left, right, NULL,
2453                         match_commutative | match_am);
2454
2455         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2456                                      addr->mem, am.new_op1, am.new_op2,
2457                                      am.ins_permuted);
2458         set_am_attributes(new_node, &am);
2459
2460         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2461
2462         new_node = fix_mem_proj(new_node, &am);
2463
2464         return new_node;
2465 }
2466
2467 /**
2468  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2469  * to fold an and into a test node
2470  */
2471 static int can_fold_test_and(ir_node *node)
2472 {
2473         const ir_edge_t *edge;
2474
2475         /** we can only have eq and lg projs */
2476         foreach_out_edge(node, edge) {
2477                 ir_node *proj = get_edge_src_irn(edge);
2478                 pn_Cmp   pnc  = get_Proj_proj(proj);
2479                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2480                         return 0;
2481         }
2482
2483         return 1;
2484 }
2485
2486 static ir_node *gen_Cmp(ir_node *node)
2487 {
2488         ir_graph *irg       = current_ir_graph;
2489         dbg_info *dbgi      = get_irn_dbg_info(node);
2490         ir_node  *block     = get_nodes_block(node);
2491         ir_node  *new_block = be_transform_node(block);
2492         ir_node  *left      = get_Cmp_left(node);
2493         ir_node  *right     = get_Cmp_right(node);
2494         ir_mode  *cmp_mode  = get_irn_mode(left);
2495         ir_node  *new_node;
2496         ia32_address_mode_t  am;
2497         ia32_address_t      *addr = &am.addr;
2498         int                  cmp_unsigned;
2499
2500         if(mode_is_float(cmp_mode)) {
2501                 if (ia32_cg_config.use_sse2) {
2502                         return create_Ucomi(node);
2503                 } else {
2504                         return create_Fucom(node);
2505                 }
2506         }
2507
2508         assert(mode_needs_gp_reg(cmp_mode));
2509
2510         /* we prefer the Test instruction where possible except cases where
2511          * we can use SourceAM */
2512         cmp_unsigned = !mode_is_signed(cmp_mode);
2513         if (is_Const_0(right)) {
2514                 if (is_And(left) &&
2515                                 get_irn_n_edges(left) == 1 &&
2516                                 can_fold_test_and(node)) {
2517                         /* Test(and_left, and_right) */
2518                         ir_node *and_left  = get_And_left(left);
2519                         ir_node *and_right = get_And_right(left);
2520                         ir_mode *mode      = get_irn_mode(and_left);
2521
2522                         match_arguments(&am, block, and_left, and_right, NULL,
2523                                         match_commutative |
2524                                         match_am | match_8bit_am | match_16bit_am |
2525                                         match_am_and_immediates | match_immediate |
2526                                         match_8bit | match_16bit);
2527                         if (get_mode_size_bits(mode) == 8) {
2528                                 new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2529                                                                 addr->index, addr->mem, am.new_op1,
2530                                                                 am.new_op2, am.ins_permuted,
2531                                                                 cmp_unsigned);
2532                         } else {
2533                                 new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2534                                                             addr->index, addr->mem, am.new_op1,
2535                                                             am.new_op2, am.ins_permuted, cmp_unsigned);
2536                         }
2537                 } else {
2538                         match_arguments(&am, block, NULL, left, NULL,
2539                                         match_am | match_8bit_am | match_16bit_am |
2540                                         match_8bit | match_16bit);
2541                         if (am.op_type == ia32_AddrModeS) {
2542                                 /* Cmp(AM, 0) */
2543                                 ir_node *imm_zero = try_create_Immediate(right, 0);
2544                                 if (get_mode_size_bits(cmp_mode) == 8) {
2545                                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2546                                                                        addr->index, addr->mem, am.new_op2,
2547                                                                        imm_zero, am.ins_permuted,
2548                                                                        cmp_unsigned);
2549                                 } else {
2550                                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2551                                                                    addr->index, addr->mem, am.new_op2,
2552                                                                    imm_zero, am.ins_permuted, cmp_unsigned);
2553                                 }
2554                         } else {
2555                                 /* Test(left, left) */
2556                                 if (get_mode_size_bits(cmp_mode) == 8) {
2557                                         new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2558                                                                         addr->index, addr->mem, am.new_op2,
2559                                                                         am.new_op2, am.ins_permuted,
2560                                                                         cmp_unsigned);
2561                                 } else {
2562                                         new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2563                                                                     addr->index, addr->mem, am.new_op2,
2564                                                                     am.new_op2, am.ins_permuted,
2565                                                                     cmp_unsigned);
2566                                 }
2567                         }
2568                 }
2569         } else {
2570                 /* Cmp(left, right) */
2571                 match_arguments(&am, block, left, right, NULL,
2572                                 match_commutative | match_am | match_8bit_am |
2573                                 match_16bit_am | match_am_and_immediates |
2574                                 match_immediate | match_8bit | match_16bit);
2575                 if (get_mode_size_bits(cmp_mode) == 8) {
2576                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2577                                                        addr->index, addr->mem, am.new_op1,
2578                                                        am.new_op2, am.ins_permuted,
2579                                                        cmp_unsigned);
2580                 } else {
2581                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2582                                                    addr->index, addr->mem, am.new_op1,
2583                                                    am.new_op2, am.ins_permuted, cmp_unsigned);
2584                 }
2585         }
2586         set_am_attributes(new_node, &am);
2587         assert(cmp_mode != NULL);
2588         set_ia32_ls_mode(new_node, cmp_mode);
2589
2590         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2591
2592         new_node = fix_mem_proj(new_node, &am);
2593
2594         return new_node;
2595 }
2596
2597 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
2598                             pn_Cmp pnc)
2599 {
2600         ir_graph            *irg           = current_ir_graph;
2601         dbg_info            *dbgi          = get_irn_dbg_info(node);
2602         ir_node             *block         = get_nodes_block(node);
2603         ir_node             *new_block     = be_transform_node(block);
2604         ir_node             *val_true      = get_Psi_val(node, 0);
2605         ir_node             *val_false     = get_Psi_default(node);
2606         ir_node             *new_node;
2607         match_flags_t        match_flags;
2608         ia32_address_mode_t  am;
2609         ia32_address_t      *addr;
2610
2611         assert(ia32_cg_config.use_cmov);
2612         assert(mode_needs_gp_reg(get_irn_mode(val_true)));
2613
2614         addr = &am.addr;
2615
2616         match_flags = match_commutative | match_am | match_16bit_am |
2617                       match_mode_neutral;
2618
2619         match_arguments(&am, block, val_false, val_true, flags, match_flags);
2620
2621         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2622                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2623                                     am.ins_permuted, pnc);
2624         set_am_attributes(new_node, &am);
2625
2626         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2627
2628         new_node = fix_mem_proj(new_node, &am);
2629
2630         return new_node;
2631 }
2632
2633
2634
2635 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2636                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2637                                  int ins_permuted)
2638 {
2639         ir_graph *irg   = current_ir_graph;
2640         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2641         ir_node  *nomem = new_NoMem();
2642         ir_mode  *mode  = get_irn_mode(orig_node);
2643         ir_node  *new_node;
2644
2645         new_node = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2646         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2647
2648         /* we might need to conv the result up */
2649         if(get_mode_size_bits(mode) > 8) {
2650                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2651                                                     nomem, new_node, mode_Bu);
2652                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2653         }
2654
2655         return new_node;
2656 }
2657
2658 /**
2659  * Transforms a Psi node into CMov.
2660  *
2661  * @return The transformed node.
2662  */
2663 static ir_node *gen_Psi(ir_node *node)
2664 {
2665         dbg_info *dbgi        = get_irn_dbg_info(node);
2666         ir_node  *block       = get_nodes_block(node);
2667         ir_node  *new_block   = be_transform_node(block);
2668         ir_node  *psi_true    = get_Psi_val(node, 0);
2669         ir_node  *psi_default = get_Psi_default(node);
2670         ir_node  *cond        = get_Psi_cond(node, 0);
2671         ir_node  *flags       = NULL;
2672         ir_node  *new_node;
2673         pn_Cmp    pnc;
2674
2675         assert(get_Psi_n_conds(node) == 1);
2676         assert(get_irn_mode(cond) == mode_b);
2677         assert(mode_needs_gp_reg(get_irn_mode(node)));
2678
2679         flags = get_flags_node(cond, &pnc);
2680
2681         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2682                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, 0);
2683         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2684                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, 1);
2685         } else {
2686                 new_node = create_CMov(node, cond, flags, pnc);
2687         }
2688         return new_node;
2689 }
2690
2691
2692 /**
2693  * Create a conversion from x87 state register to general purpose.
2694  */
2695 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2696         ir_node         *block      = be_transform_node(get_nodes_block(node));
2697         ir_node         *op         = get_Conv_op(node);
2698         ir_node         *new_op     = be_transform_node(op);
2699         ia32_code_gen_t *cg         = env_cg;
2700         ir_graph        *irg        = current_ir_graph;
2701         dbg_info        *dbgi       = get_irn_dbg_info(node);
2702         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2703         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2704         ir_mode         *mode       = get_irn_mode(node);
2705         ir_node         *fist, *load;
2706
2707         /* do a fist */
2708         fist = new_rd_ia32_vfist(dbgi, irg, block, get_irg_frame(irg), noreg,
2709                                  new_NoMem(), new_op, trunc_mode);
2710
2711         set_irn_pinned(fist, op_pin_state_floats);
2712         set_ia32_use_frame(fist);
2713         set_ia32_op_type(fist, ia32_AddrModeD);
2714
2715         assert(get_mode_size_bits(mode) <= 32);
2716         /* exception we can only store signed 32 bit integers, so for unsigned
2717            we store a 64bit (signed) integer and load the lower bits */
2718         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2719                 set_ia32_ls_mode(fist, mode_Ls);
2720         } else {
2721                 set_ia32_ls_mode(fist, mode_Is);
2722         }
2723         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2724
2725         /* do a Load */
2726         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2727
2728         set_irn_pinned(load, op_pin_state_floats);
2729         set_ia32_use_frame(load);
2730         set_ia32_op_type(load, ia32_AddrModeS);
2731         set_ia32_ls_mode(load, mode_Is);
2732         if(get_ia32_ls_mode(fist) == mode_Ls) {
2733                 ia32_attr_t *attr = get_ia32_attr(load);
2734                 attr->data.need_64bit_stackent = 1;
2735         } else {
2736                 ia32_attr_t *attr = get_ia32_attr(load);
2737                 attr->data.need_32bit_stackent = 1;
2738         }
2739         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2740
2741         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2742 }
2743
2744 /**
2745  * Creates a x87 strict Conv by placing a Sore and a Load
2746  */
2747 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
2748 {
2749         ir_node  *block    = get_nodes_block(node);
2750         ir_graph *irg      = current_ir_graph;
2751         dbg_info *dbgi     = get_irn_dbg_info(node);
2752         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2753         ir_node  *nomem    = new_NoMem();
2754         ir_node  *frame    = get_irg_frame(irg);
2755         ir_node  *store, *load;
2756         ir_node  *new_node;
2757
2758         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
2759                                  tgt_mode);
2760         set_ia32_use_frame(store);
2761         set_ia32_op_type(store, ia32_AddrModeD);
2762         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2763
2764         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2765                                 tgt_mode);
2766         set_ia32_use_frame(load);
2767         set_ia32_op_type(load, ia32_AddrModeS);
2768         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2769
2770         new_node = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2771         return new_node;
2772 }
2773
2774 static ir_node *create_Immediate(ir_entity *symconst, int symconst_sign, long val)
2775 {
2776         ir_graph *irg         = current_ir_graph;
2777         ir_node  *start_block = get_irg_start_block(irg);
2778         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block,
2779                                                       symconst, symconst_sign, val);
2780         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
2781
2782         return immediate;
2783 }
2784
2785 /**
2786  * Create a conversion from general purpose to x87 register
2787  */
2788 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2789         ir_node  *src_block = get_nodes_block(node);
2790         ir_node  *block     = be_transform_node(src_block);
2791         ir_graph *irg       = current_ir_graph;
2792         dbg_info *dbgi      = get_irn_dbg_info(node);
2793         ir_node  *op        = get_Conv_op(node);
2794         ir_node  *new_op    = NULL;
2795         ir_node  *noreg;
2796         ir_node  *nomem;
2797         ir_mode  *mode;
2798         ir_mode  *store_mode;
2799         ir_node  *fild;
2800         ir_node  *store;
2801         ir_node  *new_node;
2802         int       src_bits;
2803
2804         /* fild can use source AM if the operand is a signed 32bit integer */
2805         if (src_mode == mode_Is) {
2806                 ia32_address_mode_t am;
2807
2808                 match_arguments(&am, src_block, NULL, op, NULL,
2809                                 match_am | match_try_am);
2810                 if (am.op_type == ia32_AddrModeS) {
2811                         ia32_address_t *addr = &am.addr;
2812
2813                         fild     = new_rd_ia32_vfild(dbgi, irg, block, addr->base,
2814                                                      addr->index, addr->mem);
2815                         new_node = new_r_Proj(irg, block, fild, mode_vfp,
2816                                               pn_ia32_vfild_res);
2817
2818                         set_am_attributes(fild, &am);
2819                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
2820
2821                         fix_mem_proj(fild, &am);
2822
2823                         return new_node;
2824                 }
2825         }
2826         if(new_op == NULL) {
2827                 new_op = be_transform_node(op);
2828         }
2829
2830         noreg  = ia32_new_NoReg_gp(env_cg);
2831         nomem  = new_NoMem();
2832         mode   = get_irn_mode(op);
2833
2834         /* first convert to 32 bit signed if necessary */
2835         src_bits = get_mode_size_bits(src_mode);
2836         if (src_bits == 8) {
2837                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
2838                                                   new_op, src_mode);
2839                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2840                 mode = mode_Is;
2841         } else if (src_bits < 32) {
2842                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
2843                                               new_op, src_mode);
2844                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2845                 mode = mode_Is;
2846         }
2847
2848         assert(get_mode_size_bits(mode) == 32);
2849
2850         /* do a store */
2851         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
2852                                   new_op);
2853
2854         set_ia32_use_frame(store);
2855         set_ia32_op_type(store, ia32_AddrModeD);
2856         set_ia32_ls_mode(store, mode_Iu);
2857
2858         /* exception for 32bit unsigned, do a 64bit spill+load */
2859         if(!mode_is_signed(mode)) {
2860                 ir_node *in[2];
2861                 /* store a zero */
2862                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
2863
2864                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
2865                                                         get_irg_frame(irg), noreg, nomem,
2866                                                         zero_const);
2867
2868                 set_ia32_use_frame(zero_store);
2869                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2870                 add_ia32_am_offs_int(zero_store, 4);
2871                 set_ia32_ls_mode(zero_store, mode_Iu);
2872
2873                 in[0] = zero_store;
2874                 in[1] = store;
2875
2876                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2877                 store_mode = mode_Ls;
2878         } else {
2879                 store_mode = mode_Is;
2880         }
2881
2882         /* do a fild */
2883         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2884
2885         set_ia32_use_frame(fild);
2886         set_ia32_op_type(fild, ia32_AddrModeS);
2887         set_ia32_ls_mode(fild, store_mode);
2888
2889         new_node = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2890
2891         return new_node;
2892 }
2893
2894 /**
2895  * Create a conversion from one integer mode into another one
2896  */
2897 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2898                                 dbg_info *dbgi, ir_node *block, ir_node *op,
2899                                 ir_node *node)
2900 {
2901         ir_graph *irg       = current_ir_graph;
2902         int       src_bits  = get_mode_size_bits(src_mode);
2903         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2904         ir_node  *new_block = be_transform_node(block);
2905         ir_node  *new_node;
2906         ir_mode  *smaller_mode;
2907         int       smaller_bits;
2908         ia32_address_mode_t  am;
2909         ia32_address_t      *addr = &am.addr;
2910
2911         (void) node;
2912         if (src_bits < tgt_bits) {
2913                 smaller_mode = src_mode;
2914                 smaller_bits = src_bits;
2915         } else {
2916                 smaller_mode = tgt_mode;
2917                 smaller_bits = tgt_bits;
2918         }
2919
2920 #ifdef DEBUG_libfirm
2921         if(is_Const(op)) {
2922                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
2923                            op);
2924         }
2925 #endif
2926
2927         match_arguments(&am, block, NULL, op, NULL,
2928                         match_8bit | match_16bit |
2929                         match_am | match_8bit_am | match_16bit_am);
2930         if (smaller_bits == 8) {
2931                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
2932                                                     addr->index, addr->mem, am.new_op2,
2933                                                     smaller_mode);
2934         } else {
2935                 new_node = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
2936                                                 addr->index, addr->mem, am.new_op2,
2937                                                 smaller_mode);
2938         }
2939         set_am_attributes(new_node, &am);
2940         /* match_arguments assume that out-mode = in-mode, this isn't true here
2941          * so fix it */
2942         set_ia32_ls_mode(new_node, smaller_mode);
2943         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2944         new_node = fix_mem_proj(new_node, &am);
2945         return new_node;
2946 }
2947
2948 /**
2949  * Transforms a Conv node.
2950  *
2951  * @return The created ia32 Conv node
2952  */
2953 static ir_node *gen_Conv(ir_node *node) {
2954         ir_node  *block     = get_nodes_block(node);
2955         ir_node  *new_block = be_transform_node(block);
2956         ir_node  *op        = get_Conv_op(node);
2957         ir_node  *new_op    = NULL;
2958         ir_graph *irg       = current_ir_graph;
2959         dbg_info *dbgi      = get_irn_dbg_info(node);
2960         ir_mode  *src_mode  = get_irn_mode(op);
2961         ir_mode  *tgt_mode  = get_irn_mode(node);
2962         int       src_bits  = get_mode_size_bits(src_mode);
2963         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2964         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2965         ir_node  *nomem     = new_rd_NoMem(irg);
2966         ir_node  *res       = NULL;
2967
2968         if (src_mode == mode_b) {
2969                 assert(mode_is_int(tgt_mode));
2970                 /* nothing to do, we already model bools as 0/1 ints */
2971                 return be_transform_node(op);
2972         }
2973
2974         if (src_mode == tgt_mode) {
2975                 if (get_Conv_strict(node)) {
2976                         if (ia32_cg_config.use_sse2) {
2977                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2978                                 return be_transform_node(op);
2979                         }
2980                 } else {
2981                         /* this should be optimized already, but who knows... */
2982                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2983                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2984                         return be_transform_node(op);
2985                 }
2986         }
2987
2988         if (mode_is_float(src_mode)) {
2989                 new_op = be_transform_node(op);
2990                 /* we convert from float ... */
2991                 if (mode_is_float(tgt_mode)) {
2992                         if(src_mode == mode_E && tgt_mode == mode_D
2993                                         && !get_Conv_strict(node)) {
2994                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2995                                 return new_op;
2996                         }
2997
2998                         /* ... to float */
2999                         if (ia32_cg_config.use_sse2) {
3000                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3001                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
3002                                                              nomem, new_op);
3003                                 set_ia32_ls_mode(res, tgt_mode);
3004                         } else {
3005                                 if(get_Conv_strict(node)) {
3006                                         res = gen_x87_strict_conv(tgt_mode, new_op);
3007                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
3008                                         return res;
3009                                 }
3010                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3011                                 return new_op;
3012                         }
3013                 } else {
3014                         /* ... to int */
3015                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3016                         if (ia32_cg_config.use_sse2) {
3017                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
3018                                                             nomem, new_op);
3019                                 set_ia32_ls_mode(res, src_mode);
3020                         } else {
3021                                 return gen_x87_fp_to_gp(node);
3022                         }
3023                 }
3024         } else {
3025                 /* we convert from int ... */
3026                 if (mode_is_float(tgt_mode)) {
3027                         /* ... to float */
3028                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3029                         if (ia32_cg_config.use_sse2) {
3030                                 new_op = be_transform_node(op);
3031                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
3032                                                             nomem, new_op);
3033                                 set_ia32_ls_mode(res, tgt_mode);
3034                         } else {
3035                                 res = gen_x87_gp_to_fp(node, src_mode);
3036                                 if(get_Conv_strict(node)) {
3037                                         res = gen_x87_strict_conv(tgt_mode, res);
3038                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
3039                                                            ia32_get_old_node_name(env_cg, node));
3040                                 }
3041                                 return res;
3042                         }
3043                 } else if(tgt_mode == mode_b) {
3044                         /* mode_b lowering already took care that we only have 0/1 values */
3045                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3046                             src_mode, tgt_mode));
3047                         return be_transform_node(op);
3048                 } else {
3049                         /* to int */
3050                         if (src_bits == tgt_bits) {
3051                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3052                                     src_mode, tgt_mode));
3053                                 return be_transform_node(op);
3054                         }
3055
3056                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3057                         return res;
3058                 }
3059         }
3060
3061         return res;
3062 }
3063
3064 static int check_immediate_constraint(long val, char immediate_constraint_type)
3065 {
3066         switch (immediate_constraint_type) {
3067         case 0:
3068                 return 1;
3069         case 'I':
3070                 return val >= 0 && val <= 32;
3071         case 'J':
3072                 return val >= 0 && val <= 63;
3073         case 'K':
3074                 return val >= -128 && val <= 127;
3075         case 'L':
3076                 return val == 0xff || val == 0xffff;
3077         case 'M':
3078                 return val >= 0 && val <= 3;
3079         case 'N':
3080                 return val >= 0 && val <= 255;
3081         case 'O':
3082                 return val >= 0 && val <= 127;
3083         default:
3084                 break;
3085         }
3086         panic("Invalid immediate constraint found");
3087         return 0;
3088 }
3089
3090 static ir_node *try_create_Immediate(ir_node *node,
3091                                      char immediate_constraint_type)
3092 {
3093         int          minus         = 0;
3094         tarval      *offset        = NULL;
3095         int          offset_sign   = 0;
3096         long         val = 0;
3097         ir_entity   *symconst_ent  = NULL;
3098         int          symconst_sign = 0;
3099         ir_mode     *mode;
3100         ir_node     *cnst          = NULL;
3101         ir_node     *symconst      = NULL;
3102         ir_node     *new_node;
3103
3104         mode = get_irn_mode(node);
3105         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
3106                 return NULL;
3107         }
3108
3109         if(is_Minus(node)) {
3110                 minus = 1;
3111                 node  = get_Minus_op(node);
3112         }
3113
3114         if(is_Const(node)) {
3115                 cnst        = node;
3116                 symconst    = NULL;
3117                 offset_sign = minus;
3118         } else if(is_SymConst(node)) {
3119                 cnst          = NULL;
3120                 symconst      = node;
3121                 symconst_sign = minus;
3122         } else if(is_Add(node)) {
3123                 ir_node *left  = get_Add_left(node);
3124                 ir_node *right = get_Add_right(node);
3125                 if(is_Const(left) && is_SymConst(right)) {
3126                         cnst          = left;
3127                         symconst      = right;
3128                         symconst_sign = minus;
3129                         offset_sign   = minus;
3130                 } else if(is_SymConst(left) && is_Const(right)) {
3131                         cnst          = right;
3132                         symconst      = left;
3133                         symconst_sign = minus;
3134                         offset_sign   = minus;
3135                 }
3136         } else if(is_Sub(node)) {
3137                 ir_node *left  = get_Sub_left(node);
3138                 ir_node *right = get_Sub_right(node);
3139                 if(is_Const(left) && is_SymConst(right)) {
3140                         cnst          = left;
3141                         symconst      = right;
3142                         symconst_sign = !minus;
3143                         offset_sign   = minus;
3144                 } else if(is_SymConst(left) && is_Const(right)) {
3145                         cnst          = right;
3146                         symconst      = left;
3147                         symconst_sign = minus;
3148                         offset_sign   = !minus;
3149                 }
3150         } else {
3151                 return NULL;
3152         }
3153
3154         if(cnst != NULL) {
3155                 offset = get_Const_tarval(cnst);
3156                 if(tarval_is_long(offset)) {
3157                         val = get_tarval_long(offset);
3158                 } else {
3159                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
3160                                    "long?\n", cnst);
3161                         return NULL;
3162                 }
3163
3164                 if(!check_immediate_constraint(val, immediate_constraint_type))
3165                         return NULL;
3166         }
3167         if(symconst != NULL) {
3168                 if(immediate_constraint_type != 0) {
3169                         /* we need full 32bits for symconsts */
3170                         return NULL;
3171                 }
3172
3173                 /* unfortunately the assembler/linker doesn't support -symconst */
3174                 if(symconst_sign)
3175                         return NULL;
3176
3177                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
3178                         return NULL;
3179                 symconst_ent = get_SymConst_entity(symconst);
3180         }
3181         if(cnst == NULL && symconst == NULL)
3182                 return NULL;
3183
3184         if(offset_sign && offset != NULL) {
3185                 offset = tarval_neg(offset);
3186         }
3187
3188         new_node = create_Immediate(symconst_ent, symconst_sign, val);
3189
3190         return new_node;
3191 }
3192
3193 static ir_node *create_immediate_or_transform(ir_node *node,
3194                                               char immediate_constraint_type)
3195 {
3196         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
3197         if (new_node == NULL) {
3198                 new_node = be_transform_node(node);
3199         }
3200         return new_node;
3201 }
3202
3203 static const arch_register_req_t no_register_req = {
3204         arch_register_req_type_none,
3205         NULL,                         /* regclass */
3206         NULL,                         /* limit bitset */
3207         0,                            /* same pos */
3208         0                             /* different pos */
3209 };
3210
3211 /**
3212  * An assembler constraint.
3213  */
3214 typedef struct constraint_t constraint_t;
3215 struct constraint_t {
3216         int                         is_in;
3217         int                         n_outs;
3218         const arch_register_req_t **out_reqs;
3219
3220         const arch_register_req_t  *req;
3221         unsigned                    immediate_possible;
3222         char                        immediate_type;
3223 };
3224
3225 static void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
3226 {
3227         int                          immediate_possible = 0;
3228         char                         immediate_type     = 0;
3229         unsigned                     limited            = 0;
3230         const arch_register_class_t *cls                = NULL;
3231         ir_graph                    *irg = current_ir_graph;
3232         struct obstack              *obst = get_irg_obstack(irg);
3233         arch_register_req_t         *req;
3234         unsigned                    *limited_ptr = NULL;
3235         int                          p;
3236         int                          same_as = -1;
3237
3238         /* TODO: replace all the asserts with nice error messages */
3239
3240         if(*c == 0) {
3241                 /* a memory constraint: no need to do anything in backend about it
3242                  * (the dependencies are already respected by the memory edge of
3243                  * the node) */
3244                 constraint->req    = &no_register_req;
3245                 return;
3246         }
3247
3248         while(*c != 0) {
3249                 switch(*c) {
3250                 case ' ':
3251                 case '\t':
3252                 case '\n':
3253                         break;
3254
3255                 case 'a':
3256                         assert(cls == NULL ||
3257                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3258                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3259                         limited |= 1 << REG_EAX;
3260                         break;
3261                 case 'b':
3262                         assert(cls == NULL ||
3263                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3264                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3265                         limited |= 1 << REG_EBX;
3266                         break;
3267                 case 'c':
3268                         assert(cls == NULL ||
3269                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3270                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3271                         limited |= 1 << REG_ECX;
3272                         break;
3273                 case 'd':
3274                         assert(cls == NULL ||
3275                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3276                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3277                         limited |= 1 << REG_EDX;
3278                         break;
3279                 case 'D':
3280                         assert(cls == NULL ||
3281                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3282                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3283                         limited |= 1 << REG_EDI;
3284                         break;
3285                 case 'S':
3286                         assert(cls == NULL ||
3287                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3288                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3289                         limited |= 1 << REG_ESI;
3290                         break;
3291                 case 'Q':
3292                 case 'q': /* q means lower part of the regs only, this makes no
3293                                    * difference to Q for us (we only assigne whole registers) */
3294                         assert(cls == NULL ||
3295                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3296                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3297                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3298                                    1 << REG_EDX;
3299                         break;
3300                 case 'A':
3301                         assert(cls == NULL ||
3302                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3303                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3304                         limited |= 1 << REG_EAX | 1 << REG_EDX;
3305                         break;
3306                 case 'l':
3307                         assert(cls == NULL ||
3308                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3309                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3310                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3311                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
3312                                    1 << REG_EBP;
3313                         break;
3314
3315                 case 'R':
3316                 case 'r':
3317                 case 'p':
3318                         assert(cls == NULL);
3319                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3320                         break;
3321
3322                 case 'f':
3323                 case 't':
3324                 case 'u':
3325                         /* TODO: mark values so the x87 simulator knows about t and u */
3326                         assert(cls == NULL);
3327                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3328                         break;
3329
3330                 case 'Y':
3331                 case 'x':
3332                         assert(cls == NULL);
3333                         /* TODO: check that sse2 is supported */
3334                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3335                         break;
3336
3337                 case 'I':
3338                 case 'J':
3339                 case 'K':
3340                 case 'L':
3341                 case 'M':
3342                 case 'N':
3343                 case 'O':
3344                         assert(!immediate_possible);
3345                         immediate_possible = 1;
3346                         immediate_type     = *c;
3347                         break;
3348                 case 'n':
3349                 case 'i':
3350                         assert(!immediate_possible);
3351                         immediate_possible = 1;
3352                         break;
3353
3354                 case 'g':
3355                         assert(!immediate_possible && cls == NULL);
3356                         immediate_possible = 1;
3357                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3358                         break;
3359
3360                 case '0':
3361                 case '1':
3362                 case '2':
3363                 case '3':
3364                 case '4':
3365                 case '5':
3366                 case '6':
3367                 case '7':
3368                 case '8':
3369                 case '9':
3370                         assert(constraint->is_in && "can only specify same constraint "
3371                                "on input");
3372
3373                         sscanf(c, "%d%n", &same_as, &p);
3374                         if(same_as >= 0) {
3375                                 c += p;
3376                                 continue;
3377                         }
3378                         break;
3379
3380                 case 'm':
3381                         /* memory constraint no need to do anything in backend about it
3382                          * (the dependencies are already respected by the memory edge of
3383                          * the node) */
3384                         constraint->req    = &no_register_req;
3385                         return;
3386
3387                 case 'E': /* no float consts yet */
3388                 case 'F': /* no float consts yet */
3389                 case 's': /* makes no sense on x86 */
3390                 case 'X': /* we can't support that in firm */
3391                 case 'o':
3392                 case 'V':
3393                 case '<': /* no autodecrement on x86 */
3394                 case '>': /* no autoincrement on x86 */
3395                 case 'C': /* sse constant not supported yet */
3396                 case 'G': /* 80387 constant not supported yet */
3397                 case 'y': /* we don't support mmx registers yet */
3398                 case 'Z': /* not available in 32 bit mode */
3399                 case 'e': /* not available in 32 bit mode */
3400                         panic("unsupported asm constraint '%c' found in (%+F)",
3401                               *c, current_ir_graph);
3402                         break;
3403                 default:
3404                         panic("unknown asm constraint '%c' found in (%+F)", *c,
3405                               current_ir_graph);
3406                         break;
3407                 }
3408                 ++c;
3409         }
3410
3411         if(same_as >= 0) {
3412                 const arch_register_req_t *other_constr;
3413
3414                 assert(cls == NULL && "same as and register constraint not supported");
3415                 assert(!immediate_possible && "same as and immediate constraint not "
3416                        "supported");
3417                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3418                        "same_as constraint");
3419
3420                 other_constr         = constraint->out_reqs[same_as];
3421
3422                 req                  = obstack_alloc(obst, sizeof(req[0]));
3423                 req->cls             = other_constr->cls;
3424                 req->type            = arch_register_req_type_should_be_same;
3425                 req->limited         = NULL;
3426                 req->other_same      = 1U << pos;
3427                 req->other_different = 0;
3428
3429                 /* switch constraints. This is because in firm we have same_as
3430                  * constraints on the output constraints while in the gcc asm syntax
3431                  * they are specified on the input constraints */
3432                 constraint->req               = other_constr;
3433                 constraint->out_reqs[same_as] = req;
3434                 constraint->immediate_possible = 0;
3435                 return;
3436         }
3437
3438         if(immediate_possible && cls == NULL) {
3439                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3440         }
3441         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3442         assert(cls != NULL);
3443
3444         if(immediate_possible) {
3445                 assert(constraint->is_in
3446                        && "immediate make no sense for output constraints");
3447         }
3448         /* todo: check types (no float input on 'r' constrained in and such... */
3449
3450         if(limited != 0) {
3451                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3452                 limited_ptr  = (unsigned*) (req+1);
3453         } else {
3454                 req = obstack_alloc(obst, sizeof(req[0]));
3455         }
3456         memset(req, 0, sizeof(req[0]));
3457
3458         if(limited != 0) {
3459                 req->type    = arch_register_req_type_limited;
3460                 *limited_ptr = limited;
3461                 req->limited = limited_ptr;
3462         } else {
3463                 req->type    = arch_register_req_type_normal;
3464         }
3465         req->cls = cls;
3466
3467         constraint->req                = req;
3468         constraint->immediate_possible = immediate_possible;
3469         constraint->immediate_type     = immediate_type;
3470 }
3471
3472 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3473                           const char *c)
3474 {
3475         (void) node;
3476         (void) pos;
3477         (void) constraint;
3478         (void) c;
3479         panic("Clobbers not supported yet");
3480 }
3481
3482 static int is_memory_op(const ir_asm_constraint *constraint)
3483 {
3484         ident      *id  = constraint->constraint;
3485         const char *str = get_id_str(id);
3486         const char *c;
3487
3488         for(c = str; *c != '\0'; ++c) {
3489                 if(*c == 'm')
3490                         return 1;
3491         }
3492
3493         return 0;
3494 }
3495
3496 /**
3497  * generates code for a ASM node
3498  */
3499 static ir_node *gen_ASM(ir_node *node)
3500 {
3501         int                         i, arity;
3502         ir_graph                   *irg       = current_ir_graph;
3503         ir_node                    *block     = get_nodes_block(node);
3504         ir_node                    *new_block = be_transform_node(block);
3505         dbg_info                   *dbgi      = get_irn_dbg_info(node);
3506         ir_node                   **in;
3507         ir_node                    *new_node;
3508         int                         out_arity;
3509         int                         n_out_constraints;
3510         int                         n_clobbers;
3511         const arch_register_req_t **out_reg_reqs;
3512         const arch_register_req_t **in_reg_reqs;
3513         ia32_asm_reg_t             *register_map;
3514         unsigned                    reg_map_size = 0;
3515         struct obstack             *obst;
3516         const ir_asm_constraint    *in_constraints;
3517         const ir_asm_constraint    *out_constraints;
3518         ident                     **clobbers;
3519         constraint_t                parsed_constraint;
3520
3521         arity = get_irn_arity(node);
3522         in    = alloca(arity * sizeof(in[0]));
3523         memset(in, 0, arity * sizeof(in[0]));
3524
3525         n_out_constraints = get_ASM_n_output_constraints(node);
3526         n_clobbers        = get_ASM_n_clobbers(node);
3527         out_arity         = n_out_constraints + n_clobbers;
3528
3529         in_constraints  = get_ASM_input_constraints(node);
3530         out_constraints = get_ASM_output_constraints(node);
3531         clobbers        = get_ASM_clobbers(node);
3532
3533         /* construct output constraints */
3534         obst         = get_irg_obstack(irg);
3535         out_reg_reqs = obstack_alloc(obst, out_arity * sizeof(out_reg_reqs[0]));
3536         parsed_constraint.out_reqs = out_reg_reqs;
3537         parsed_constraint.n_outs   = n_out_constraints;
3538         parsed_constraint.is_in    = 0;
3539
3540         for(i = 0; i < out_arity; ++i) {
3541                 const char   *c;
3542
3543                 if(i < n_out_constraints) {
3544                         const ir_asm_constraint *constraint = &out_constraints[i];
3545                         c = get_id_str(constraint->constraint);
3546                         parse_asm_constraint(i, &parsed_constraint, c);
3547
3548                         if(constraint->pos > reg_map_size)
3549                                 reg_map_size = constraint->pos;
3550                 } else {
3551                         ident *glob_id = clobbers [i - n_out_constraints];
3552                         c = get_id_str(glob_id);
3553                         parse_clobber(node, i, &parsed_constraint, c);
3554                 }
3555
3556                 out_reg_reqs[i] = parsed_constraint.req;
3557         }
3558
3559         /* construct input constraints */
3560         in_reg_reqs = obstack_alloc(obst, arity * sizeof(in_reg_reqs[0]));
3561         parsed_constraint.is_in = 1;
3562         for(i = 0; i < arity; ++i) {
3563                 const ir_asm_constraint   *constraint = &in_constraints[i];
3564                 ident                     *constr_id  = constraint->constraint;
3565                 const char                *c          = get_id_str(constr_id);
3566
3567                 parse_asm_constraint(i, &parsed_constraint, c);
3568                 in_reg_reqs[i] = parsed_constraint.req;
3569
3570                 if(constraint->pos > reg_map_size)
3571                         reg_map_size = constraint->pos;
3572
3573                 if(parsed_constraint.immediate_possible) {
3574                         ir_node *pred      = get_irn_n(node, i);
3575                         char     imm_type  = parsed_constraint.immediate_type;
3576                         ir_node *immediate = try_create_Immediate(pred, imm_type);
3577
3578                         if(immediate != NULL) {
3579                                 in[i] = immediate;
3580                         }
3581                 }
3582         }
3583         reg_map_size++;
3584
3585         register_map = NEW_ARR_D(ia32_asm_reg_t, obst, reg_map_size);
3586         memset(register_map, 0, reg_map_size * sizeof(register_map[0]));
3587
3588         for(i = 0; i < n_out_constraints; ++i) {
3589                 const ir_asm_constraint *constraint = &out_constraints[i];
3590                 unsigned                 pos        = constraint->pos;
3591
3592                 assert(pos < reg_map_size);
3593                 register_map[pos].use_input = 0;
3594                 register_map[pos].valid     = 1;
3595                 register_map[pos].memory    = is_memory_op(constraint);
3596                 register_map[pos].inout_pos = i;
3597                 register_map[pos].mode      = constraint->mode;
3598         }
3599
3600         /* transform inputs */
3601         for(i = 0; i < arity; ++i) {
3602                 const ir_asm_constraint *constraint = &in_constraints[i];
3603                 unsigned                 pos        = constraint->pos;
3604                 ir_node                 *pred       = get_irn_n(node, i);
3605                 ir_node                 *transformed;
3606
3607                 assert(pos < reg_map_size);
3608                 register_map[pos].use_input = 1;
3609                 register_map[pos].valid     = 1;
3610                 register_map[pos].memory    = is_memory_op(constraint);
3611                 register_map[pos].inout_pos = i;
3612                 register_map[pos].mode      = constraint->mode;
3613
3614                 if(in[i] != NULL)
3615                         continue;
3616
3617                 transformed = be_transform_node(pred);
3618                 in[i]       = transformed;
3619         }
3620
3621         new_node = new_rd_ia32_Asm(dbgi, irg, new_block, arity, in, out_arity,
3622                                    get_ASM_text(node), register_map);
3623
3624         set_ia32_out_req_all(new_node, out_reg_reqs);
3625         set_ia32_in_req_all(new_node, in_reg_reqs);
3626
3627         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3628
3629         return new_node;
3630 }
3631
3632 /**
3633  * Transforms a FrameAddr into an ia32 Add.
3634  */
3635 static ir_node *gen_be_FrameAddr(ir_node *node) {
3636         ir_node  *block  = be_transform_node(get_nodes_block(node));
3637         ir_node  *op     = be_get_FrameAddr_frame(node);
3638         ir_node  *new_op = be_transform_node(op);
3639         ir_graph *irg    = current_ir_graph;
3640         dbg_info *dbgi   = get_irn_dbg_info(node);
3641         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3642         ir_node  *new_node;
3643
3644         new_node = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3645         set_ia32_frame_ent(new_node, arch_get_frame_entity(env_cg->arch_env, node));
3646         set_ia32_use_frame(new_node);
3647
3648         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3649
3650         return new_node;
3651 }
3652
3653 /**
3654  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3655  */
3656 static ir_node *gen_be_Return(ir_node *node) {
3657         ir_graph  *irg     = current_ir_graph;
3658         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3659         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3660         ir_entity *ent     = get_irg_entity(irg);
3661         ir_type   *tp      = get_entity_type(ent);
3662         dbg_info  *dbgi;
3663         ir_node   *block;
3664         ir_type   *res_type;
3665         ir_mode   *mode;
3666         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3667         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3668         ir_node   *noreg;
3669         ir_node   **in;
3670         int       pn_ret_val, pn_ret_mem, arity, i;
3671
3672         assert(ret_val != NULL);
3673         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
3674                 return be_duplicate_node(node);
3675         }
3676
3677         res_type = get_method_res_type(tp, 0);
3678
3679         if (! is_Primitive_type(res_type)) {
3680                 return be_duplicate_node(node);
3681         }
3682
3683         mode = get_type_mode(res_type);
3684         if (! mode_is_float(mode)) {
3685                 return be_duplicate_node(node);
3686         }
3687
3688         assert(get_method_n_ress(tp) == 1);
3689
3690         pn_ret_val = get_Proj_proj(ret_val);
3691         pn_ret_mem = get_Proj_proj(ret_mem);
3692
3693         /* get the Barrier */
3694         barrier = get_Proj_pred(ret_val);
3695
3696         /* get result input of the Barrier */
3697         ret_val     = get_irn_n(barrier, pn_ret_val);
3698         new_ret_val = be_transform_node(ret_val);
3699
3700         /* get memory input of the Barrier */
3701         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3702         new_ret_mem = be_transform_node(ret_mem);
3703
3704         frame = get_irg_frame(irg);
3705
3706         dbgi  = get_irn_dbg_info(barrier);
3707         block = be_transform_node(get_nodes_block(barrier));
3708
3709         noreg = ia32_new_NoReg_gp(env_cg);
3710
3711         /* store xmm0 onto stack */
3712         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3713                                              new_ret_mem, new_ret_val);
3714         set_ia32_ls_mode(sse_store, mode);
3715         set_ia32_op_type(sse_store, ia32_AddrModeD);
3716         set_ia32_use_frame(sse_store);
3717
3718         /* load into x87 register */
3719         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3720         set_ia32_op_type(fld, ia32_AddrModeS);
3721         set_ia32_use_frame(fld);
3722
3723         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3724         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3725
3726         /* create a new barrier */
3727         arity = get_irn_arity(barrier);
3728         in = alloca(arity * sizeof(in[0]));
3729         for (i = 0; i < arity; ++i) {
3730                 ir_node *new_in;
3731
3732                 if (i == pn_ret_val) {
3733                         new_in = fld;
3734                 } else if (i == pn_ret_mem) {
3735                         new_in = mproj;
3736                 } else {
3737                         ir_node *in = get_irn_n(barrier, i);
3738                         new_in = be_transform_node(in);
3739                 }
3740                 in[i] = new_in;
3741         }
3742
3743         new_barrier = new_ir_node(dbgi, irg, block,
3744                                   get_irn_op(barrier), get_irn_mode(barrier),
3745                                   arity, in);
3746         copy_node_attr(barrier, new_barrier);
3747         be_duplicate_deps(barrier, new_barrier);
3748         be_set_transformed_node(barrier, new_barrier);
3749         mark_irn_visited(barrier);
3750
3751         /* transform normally */
3752         return be_duplicate_node(node);
3753 }
3754
3755 /**
3756  * Transform a be_AddSP into an ia32_SubSP.
3757  */
3758 static ir_node *gen_be_AddSP(ir_node *node)
3759 {
3760         ir_node  *sz = get_irn_n(node, be_pos_AddSP_size);
3761         ir_node  *sp = get_irn_n(node, be_pos_AddSP_old_sp);
3762
3763         return gen_binop(node, sp, sz, new_rd_ia32_SubSP, match_am);
3764 }
3765
3766 /**
3767  * Transform a be_SubSP into an ia32_AddSP
3768  */
3769 static ir_node *gen_be_SubSP(ir_node *node)
3770 {
3771         ir_node  *sz = get_irn_n(node, be_pos_SubSP_size);
3772         ir_node  *sp = get_irn_n(node, be_pos_SubSP_old_sp);
3773
3774         return gen_binop(node, sp, sz, new_rd_ia32_AddSP, match_am);
3775 }
3776
3777 /**
3778  * This function just sets the register for the Unknown node
3779  * as this is not done during register allocation because Unknown
3780  * is an "ignore" node.
3781  */
3782 static ir_node *gen_Unknown(ir_node *node) {
3783         ir_mode *mode = get_irn_mode(node);
3784
3785         if (mode_is_float(mode)) {
3786                 if (ia32_cg_config.use_sse2) {
3787                         return ia32_new_Unknown_xmm(env_cg);
3788                 } else {
3789                         /* Unknown nodes are buggy in x87 sim, use zero for now... */
3790                         ir_graph *irg   = current_ir_graph;
3791                         dbg_info *dbgi  = get_irn_dbg_info(node);
3792                         ir_node  *block = get_irg_start_block(irg);
3793                         return new_rd_ia32_vfldz(dbgi, irg, block);
3794                 }
3795         } else if (mode_needs_gp_reg(mode)) {
3796                 return ia32_new_Unknown_gp(env_cg);
3797         } else {
3798                 panic("unsupported Unknown-Mode");
3799         }
3800         return NULL;
3801 }
3802
3803 /**
3804  * Change some phi modes
3805  */
3806 static ir_node *gen_Phi(ir_node *node) {
3807         ir_node  *block = be_transform_node(get_nodes_block(node));
3808         ir_graph *irg   = current_ir_graph;
3809         dbg_info *dbgi  = get_irn_dbg_info(node);
3810         ir_mode  *mode  = get_irn_mode(node);
3811         ir_node  *phi;
3812
3813         if(mode_needs_gp_reg(mode)) {
3814                 /* we shouldn't have any 64bit stuff around anymore */
3815                 assert(get_mode_size_bits(mode) <= 32);
3816                 /* all integer operations are on 32bit registers now */
3817                 mode = mode_Iu;
3818         } else if(mode_is_float(mode)) {
3819                 if (ia32_cg_config.use_sse2) {
3820                         mode = mode_xmm;
3821                 } else {
3822                         mode = mode_vfp;
3823                 }
3824         }
3825
3826         /* phi nodes allow loops, so we use the old arguments for now
3827          * and fix this later */
3828         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3829                           get_irn_in(node) + 1);
3830         copy_node_attr(node, phi);
3831         be_duplicate_deps(node, phi);
3832
3833         be_set_transformed_node(node, phi);
3834         be_enqueue_preds(node);
3835
3836         return phi;
3837 }
3838
3839 /**
3840  * Transform IJmp
3841  */
3842 static ir_node *gen_IJmp(ir_node *node)
3843 {
3844         ir_node  *block     = get_nodes_block(node);
3845         ir_node  *new_block = be_transform_node(block);
3846         ir_graph *irg       = current_ir_graph;
3847         dbg_info *dbgi      = get_irn_dbg_info(node);
3848         ir_node  *op        = get_IJmp_target(node);
3849         ir_node  *new_node;
3850         ia32_address_mode_t  am;
3851         ia32_address_t      *addr = &am.addr;
3852
3853         assert(get_irn_mode(op) == mode_P);
3854
3855         match_arguments(&am, block, NULL, op, NULL,
3856                         match_am | match_8bit_am | match_16bit_am |
3857                         match_immediate | match_8bit | match_16bit);
3858
3859         new_node = new_rd_ia32_IJmp(dbgi, irg, new_block, addr->base, addr->index,
3860                                     addr->mem, am.new_op2);
3861         set_am_attributes(new_node, &am);
3862         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3863
3864         new_node = fix_mem_proj(new_node, &am);
3865
3866         return new_node;
3867 }
3868
3869 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3870                                      ir_node *mem);
3871
3872 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3873                                       ir_node *val, ir_node *mem);
3874
3875 /**
3876  * Transforms a lowered Load into a "real" one.
3877  */
3878 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3879 {
3880         ir_node  *block   = be_transform_node(get_nodes_block(node));
3881         ir_node  *ptr     = get_irn_n(node, 0);
3882         ir_node  *new_ptr = be_transform_node(ptr);
3883         ir_node  *mem     = get_irn_n(node, 1);
3884         ir_node  *new_mem = be_transform_node(mem);
3885         ir_graph *irg     = current_ir_graph;
3886         dbg_info *dbgi    = get_irn_dbg_info(node);
3887         ir_mode  *mode    = get_ia32_ls_mode(node);
3888         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3889         ir_node  *new_op;
3890
3891         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3892
3893         set_ia32_op_type(new_op, ia32_AddrModeS);
3894         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
3895         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
3896         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3897         if (is_ia32_am_sc_sign(node))
3898                 set_ia32_am_sc_sign(new_op);
3899         set_ia32_ls_mode(new_op, mode);
3900         if (is_ia32_use_frame(node)) {
3901                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3902                 set_ia32_use_frame(new_op);
3903         }
3904
3905         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3906
3907         return new_op;
3908 }
3909
3910 /**
3911  * Transforms a lowered Store into a "real" one.
3912  */
3913 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3914 {
3915         ir_node  *block   = be_transform_node(get_nodes_block(node));
3916         ir_node  *ptr     = get_irn_n(node, 0);
3917         ir_node  *new_ptr = be_transform_node(ptr);
3918         ir_node  *val     = get_irn_n(node, 1);
3919         ir_node  *new_val = be_transform_node(val);
3920         ir_node  *mem     = get_irn_n(node, 2);
3921         ir_node  *new_mem = be_transform_node(mem);
3922         ir_graph *irg     = current_ir_graph;
3923         dbg_info *dbgi    = get_irn_dbg_info(node);
3924         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3925         ir_mode  *mode    = get_ia32_ls_mode(node);
3926         ir_node  *new_op;
3927         long     am_offs;
3928
3929         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3930
3931         am_offs = get_ia32_am_offs_int(node);
3932         add_ia32_am_offs_int(new_op, am_offs);
3933
3934         set_ia32_op_type(new_op, ia32_AddrModeD);
3935         set_ia32_ls_mode(new_op, mode);
3936         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3937         set_ia32_use_frame(new_op);
3938
3939         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3940
3941         return new_op;
3942 }
3943
3944 static ir_node *gen_ia32_l_ShlDep(ir_node *node)
3945 {
3946         ir_node *left  = get_irn_n(node, n_ia32_l_ShlDep_val);
3947         ir_node *right = get_irn_n(node, n_ia32_l_ShlDep_count);
3948
3949         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
3950                                match_immediate | match_mode_neutral);
3951 }
3952
3953 static ir_node *gen_ia32_l_ShrDep(ir_node *node)
3954 {
3955         ir_node *left  = get_irn_n(node, n_ia32_l_ShrDep_val);
3956         ir_node *right = get_irn_n(node, n_ia32_l_ShrDep_count);
3957         return gen_shift_binop(node, left, right, new_rd_ia32_Shr,
3958                                match_immediate);
3959 }
3960
3961 static ir_node *gen_ia32_l_SarDep(ir_node *node)
3962 {
3963         ir_node *left  = get_irn_n(node, n_ia32_l_SarDep_val);
3964         ir_node *right = get_irn_n(node, n_ia32_l_SarDep_count);
3965         return gen_shift_binop(node, left, right, new_rd_ia32_Sar,
3966                                match_immediate);
3967 }
3968
3969 static ir_node *gen_ia32_l_Add(ir_node *node) {
3970         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3971         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3972         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add,
3973                         match_commutative | match_am | match_immediate |
3974                         match_mode_neutral);
3975
3976         if(is_Proj(lowered)) {
3977                 lowered = get_Proj_pred(lowered);
3978         } else {
3979                 assert(is_ia32_Add(lowered));
3980                 set_irn_mode(lowered, mode_T);
3981         }
3982
3983         return lowered;
3984 }
3985
3986 static ir_node *gen_ia32_l_Adc(ir_node *node)
3987 {
3988         return gen_binop_flags(node, new_rd_ia32_Adc,
3989                         match_commutative | match_am | match_immediate |
3990                         match_mode_neutral);
3991 }
3992
3993 /**
3994  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
3995  *
3996  * @param node   The node to transform
3997  * @return the created ia32 vfild node
3998  */
3999 static ir_node *gen_ia32_l_vfild(ir_node *node) {
4000         return gen_lowered_Load(node, new_rd_ia32_vfild);
4001 }
4002
4003 /**
4004  * Transforms an ia32_l_Load into a "real" ia32_Load node
4005  *
4006  * @param node   The node to transform
4007  * @return the created ia32 Load node
4008  */
4009 static ir_node *gen_ia32_l_Load(ir_node *node) {
4010         return gen_lowered_Load(node, new_rd_ia32_Load);
4011 }
4012
4013 /**
4014  * Transforms an ia32_l_Store into a "real" ia32_Store node
4015  *
4016  * @param node   The node to transform
4017  * @return the created ia32 Store node
4018  */
4019 static ir_node *gen_ia32_l_Store(ir_node *node) {
4020         return gen_lowered_Store(node, new_rd_ia32_Store);
4021 }
4022
4023 /**
4024  * Transforms a l_vfist into a "real" vfist node.
4025  *
4026  * @param node   The node to transform
4027  * @return the created ia32 vfist node
4028  */
4029 static ir_node *gen_ia32_l_vfist(ir_node *node) {
4030         ir_node  *block      = be_transform_node(get_nodes_block(node));
4031         ir_node  *ptr        = get_irn_n(node, 0);
4032         ir_node  *new_ptr    = be_transform_node(ptr);
4033         ir_node  *val        = get_irn_n(node, 1);
4034         ir_node  *new_val    = be_transform_node(val);
4035         ir_node  *mem        = get_irn_n(node, 2);
4036         ir_node  *new_mem    = be_transform_node(mem);
4037         ir_graph *irg        = current_ir_graph;
4038         dbg_info *dbgi       = get_irn_dbg_info(node);
4039         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
4040         ir_mode  *mode       = get_ia32_ls_mode(node);
4041         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
4042         ir_node  *new_op;
4043         long     am_offs;
4044
4045         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_mem,
4046                                    new_val, trunc_mode);
4047
4048         am_offs = get_ia32_am_offs_int(node);
4049         add_ia32_am_offs_int(new_op, am_offs);
4050
4051         set_ia32_op_type(new_op, ia32_AddrModeD);
4052         set_ia32_ls_mode(new_op, mode);
4053         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
4054         set_ia32_use_frame(new_op);
4055
4056         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
4057
4058         return new_op;
4059 }
4060
4061 /**
4062  * Transforms a l_MulS into a "real" MulS node.
4063  *
4064  * @return the created ia32 Mul node
4065  */
4066 static ir_node *gen_ia32_l_Mul(ir_node *node) {
4067         ir_node *left  = get_binop_left(node);
4068         ir_node *right = get_binop_right(node);
4069
4070         return gen_binop(node, left, right, new_rd_ia32_Mul,
4071                          match_commutative | match_am | match_mode_neutral);
4072 }
4073
4074 /**
4075  * Transforms a l_IMulS into a "real" IMul1OPS node.
4076  *
4077  * @return the created ia32 IMul1OP node
4078  */
4079 static ir_node *gen_ia32_l_IMul(ir_node *node) {
4080         ir_node  *left      = get_binop_left(node);
4081         ir_node  *right     = get_binop_right(node);
4082
4083         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
4084                          match_commutative | match_am | match_mode_neutral);
4085 }
4086
4087 static ir_node *gen_ia32_l_Sub(ir_node *node) {
4088         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_left);
4089         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_right);
4090         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub,
4091                         match_am | match_immediate | match_mode_neutral);
4092
4093         if(is_Proj(lowered)) {
4094                 lowered = get_Proj_pred(lowered);
4095         } else {
4096                 assert(is_ia32_Sub(lowered));
4097                 set_irn_mode(lowered, mode_T);
4098         }
4099
4100         return lowered;
4101 }
4102
4103 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
4104         return gen_binop_flags(node, new_rd_ia32_Sbb,
4105                         match_am | match_immediate | match_mode_neutral);
4106 }
4107
4108 /**
4109  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
4110  * op1 - target to be shifted
4111  * op2 - contains bits to be shifted into target
4112  * op3 - shift count
4113  * Only op3 can be an immediate.
4114  */
4115 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *high,
4116                                          ir_node *low, ir_node *count)
4117 {
4118         ir_node  *block     = get_nodes_block(node);
4119         ir_node  *new_block = be_transform_node(block);
4120         ir_graph *irg       = current_ir_graph;
4121         dbg_info *dbgi      = get_irn_dbg_info(node);
4122         ir_node  *new_high  = be_transform_node(high);
4123         ir_node  *new_low   = be_transform_node(low);
4124         ir_node  *new_count;
4125         ir_node  *new_node;
4126
4127         /* the shift amount can be any mode that is bigger than 5 bits, since all
4128          * other bits are ignored anyway */
4129         while (is_Conv(count) && get_irn_n_edges(count) == 1) {
4130                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
4131                 count = get_Conv_op(count);
4132         }
4133         new_count = create_immediate_or_transform(count, 0);
4134
4135         if (is_ia32_l_ShlD(node)) {
4136                 new_node = new_rd_ia32_ShlD(dbgi, irg, new_block, new_high, new_low,
4137                                             new_count);
4138         } else {
4139                 new_node = new_rd_ia32_ShrD(dbgi, irg, new_block, new_high, new_low,
4140                                             new_count);
4141         }
4142         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4143
4144         return new_node;
4145 }
4146
4147 static ir_node *gen_ia32_l_ShlD(ir_node *node)
4148 {
4149         ir_node *high  = get_irn_n(node, n_ia32_l_ShlD_val_high);
4150         ir_node *low   = get_irn_n(node, n_ia32_l_ShlD_val_low);
4151         ir_node *count = get_irn_n(node, n_ia32_l_ShlD_count);
4152         return gen_lowered_64bit_shifts(node, high, low, count);
4153 }
4154
4155 static ir_node *gen_ia32_l_ShrD(ir_node *node)
4156 {
4157         ir_node *high  = get_irn_n(node, n_ia32_l_ShrD_val_high);
4158         ir_node *low   = get_irn_n(node, n_ia32_l_ShrD_val_low);
4159         ir_node *count = get_irn_n(node, n_ia32_l_ShrD_count);
4160         return gen_lowered_64bit_shifts(node, high, low, count);
4161 }
4162
4163 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node) {
4164         ir_node  *src_block    = get_nodes_block(node);
4165         ir_node  *block        = be_transform_node(src_block);
4166         ir_graph *irg          = current_ir_graph;
4167         dbg_info *dbgi         = get_irn_dbg_info(node);
4168         ir_node  *frame        = get_irg_frame(irg);
4169         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
4170         ir_node  *nomem        = new_NoMem();
4171         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
4172         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
4173         ir_node  *new_val_low  = be_transform_node(val_low);
4174         ir_node  *new_val_high = be_transform_node(val_high);
4175         ir_node  *in[2];
4176         ir_node  *sync;
4177         ir_node  *fild;
4178         ir_node  *store_low;
4179         ir_node  *store_high;
4180
4181         if(!mode_is_signed(get_irn_mode(val_high))) {
4182                 panic("unsigned long long -> float not supported yet (%+F)", node);
4183         }
4184
4185         /* do a store */
4186         store_low = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
4187                                       new_val_low);
4188         store_high = new_rd_ia32_Store(dbgi, irg, block, frame, noreg, nomem,
4189                                        new_val_high);
4190         SET_IA32_ORIG_NODE(store_low, ia32_get_old_node_name(env_cg, node));
4191         SET_IA32_ORIG_NODE(store_high, ia32_get_old_node_name(env_cg, node));
4192
4193         set_ia32_use_frame(store_low);
4194         set_ia32_use_frame(store_high);
4195         set_ia32_op_type(store_low, ia32_AddrModeD);
4196         set_ia32_op_type(store_high, ia32_AddrModeD);
4197         set_ia32_ls_mode(store_low, mode_Iu);
4198         set_ia32_ls_mode(store_high, mode_Is);
4199         add_ia32_am_offs_int(store_high, 4);
4200
4201         in[0] = store_low;
4202         in[1] = store_high;
4203         sync  = new_rd_Sync(dbgi, irg, block, 2, in);
4204
4205         /* do a fild */
4206         fild = new_rd_ia32_vfild(dbgi, irg, block, frame, noreg, sync);
4207
4208         set_ia32_use_frame(fild);
4209         set_ia32_op_type(fild, ia32_AddrModeS);
4210         set_ia32_ls_mode(fild, mode_Ls);
4211
4212         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
4213
4214         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
4215 }
4216
4217 static ir_node *gen_ia32_l_FloattoLL(ir_node *node) {
4218         (void) node;
4219         panic("LLtoFloat NIY");
4220 }
4221
4222 /**
4223  * the BAD transformer.
4224  */
4225 static ir_node *bad_transform(ir_node *node) {
4226         panic("No transform function for %+F available.\n", node);
4227         return NULL;
4228 }
4229
4230 /**
4231  * Transform the Projs of an AddSP.
4232  */
4233 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4234         ir_node  *block    = be_transform_node(get_nodes_block(node));
4235         ir_node  *pred     = get_Proj_pred(node);
4236         ir_node  *new_pred = be_transform_node(pred);
4237         ir_graph *irg      = current_ir_graph;
4238         dbg_info *dbgi     = get_irn_dbg_info(node);
4239         long     proj      = get_Proj_proj(node);
4240
4241         if (proj == pn_be_AddSP_sp) {
4242                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4243                                            pn_ia32_SubSP_stack);
4244                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4245                 return res;
4246         } else if(proj == pn_be_AddSP_res) {
4247                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4248                                    pn_ia32_SubSP_addr);
4249         } else if (proj == pn_be_AddSP_M) {
4250                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4251         }
4252
4253         assert(0);
4254         return new_rd_Unknown(irg, get_irn_mode(node));
4255 }
4256
4257 /**
4258  * Transform the Projs of a SubSP.
4259  */
4260 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4261         ir_node  *block    = be_transform_node(get_nodes_block(node));
4262         ir_node  *pred     = get_Proj_pred(node);
4263         ir_node  *new_pred = be_transform_node(pred);
4264         ir_graph *irg      = current_ir_graph;
4265         dbg_info *dbgi     = get_irn_dbg_info(node);
4266         long     proj      = get_Proj_proj(node);
4267
4268         if (proj == pn_be_SubSP_sp) {
4269                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4270                                            pn_ia32_AddSP_stack);
4271                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4272                 return res;
4273         } else if (proj == pn_be_SubSP_M) {
4274                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4275         }
4276
4277         assert(0);
4278         return new_rd_Unknown(irg, get_irn_mode(node));
4279 }
4280
4281 /**
4282  * Transform and renumber the Projs from a Load.
4283  */
4284 static ir_node *gen_Proj_Load(ir_node *node) {
4285         ir_node  *new_pred;
4286         ir_node  *block    = be_transform_node(get_nodes_block(node));
4287         ir_node  *pred     = get_Proj_pred(node);
4288         ir_graph *irg      = current_ir_graph;
4289         dbg_info *dbgi     = get_irn_dbg_info(node);
4290         long     proj      = get_Proj_proj(node);
4291
4292
4293         /* loads might be part of source address mode matches, so we don't
4294            transform the ProjMs yet (with the exception of loads whose result is
4295            not used)
4296          */
4297         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4298                 ir_node *res;
4299
4300                 assert(pn_ia32_Load_M == 1); /* convention: mem-result of Source-AM
4301                                                                                 nodes is 1 */
4302                 /* this is needed, because sometimes we have loops that are only
4303                    reachable through the ProjM */
4304                 be_enqueue_preds(node);
4305                 /* do it in 2 steps, to silence firm verifier */
4306                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4307                 set_Proj_proj(res, pn_ia32_Load_M);
4308                 return res;
4309         }
4310
4311         /* renumber the proj */
4312         new_pred = be_transform_node(pred);
4313         if (is_ia32_Load(new_pred)) {
4314                 switch (proj) {
4315                 case pn_Load_res:
4316                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
4317                 case pn_Load_M:
4318                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
4319                 case pn_Load_X_regular:
4320                         return new_rd_Jmp(dbgi, irg, block);
4321                 case pn_Load_X_except:
4322                         /* This Load might raise an exception. Mark it. */
4323                         set_ia32_exc_label(new_pred, 1);
4324                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Load_X_exc);
4325                 default:
4326                         break;
4327                 }
4328         } else if (is_ia32_Conv_I2I(new_pred) ||
4329                    is_ia32_Conv_I2I8Bit(new_pred)) {
4330                 set_irn_mode(new_pred, mode_T);
4331                 if (proj == pn_Load_res) {
4332                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4333                 } else if (proj == pn_Load_M) {
4334                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4335                 }
4336         } else if (is_ia32_xLoad(new_pred)) {
4337                 switch (proj) {
4338                 case pn_Load_res:
4339                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
4340                 case pn_Load_M:
4341                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
4342                 case pn_Load_X_regular:
4343                         return new_rd_Jmp(dbgi, irg, block);
4344                 case pn_Load_X_except:
4345                         /* This Load might raise an exception. Mark it. */
4346                         set_ia32_exc_label(new_pred, 1);
4347                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4348                 default:
4349                         break;
4350                 }
4351         } else if (is_ia32_vfld(new_pred)) {
4352                 switch (proj) {
4353                 case pn_Load_res:
4354                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
4355                 case pn_Load_M:
4356                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
4357                 case pn_Load_X_regular:
4358                         return new_rd_Jmp(dbgi, irg, block);
4359                 case pn_Load_X_except:
4360                         /* This Load might raise an exception. Mark it. */
4361                         set_ia32_exc_label(new_pred, 1);
4362                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4363                 default:
4364                         break;
4365                 }
4366         } else {
4367                 /* can happen for ProJMs when source address mode happened for the
4368                    node */
4369
4370                 /* however it should not be the result proj, as that would mean the
4371                    load had multiple users and should not have been used for
4372                    SourceAM */
4373                 if (proj != pn_Load_M) {
4374                         panic("internal error: transformed node not a Load");
4375                 }
4376                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4377         }
4378
4379         assert(0);
4380         return new_rd_Unknown(irg, get_irn_mode(node));
4381 }
4382
4383 /**
4384  * Transform and renumber the Projs from a DivMod like instruction.
4385  */
4386 static ir_node *gen_Proj_DivMod(ir_node *node) {
4387         ir_node  *block    = be_transform_node(get_nodes_block(node));
4388         ir_node  *pred     = get_Proj_pred(node);
4389         ir_node  *new_pred = be_transform_node(pred);
4390         ir_graph *irg      = current_ir_graph;
4391         dbg_info *dbgi     = get_irn_dbg_info(node);
4392         ir_mode  *mode     = get_irn_mode(node);
4393         long     proj      = get_Proj_proj(node);
4394
4395         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4396
4397         switch (get_irn_opcode(pred)) {
4398         case iro_Div:
4399                 switch (proj) {
4400                 case pn_Div_M:
4401                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4402                 case pn_Div_res:
4403                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4404                 case pn_Div_X_regular:
4405                         return new_rd_Jmp(dbgi, irg, block);
4406                 case pn_Div_X_except:
4407                         set_ia32_exc_label(new_pred, 1);
4408                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4409                 default:
4410                         break;
4411                 }
4412                 break;
4413         case iro_Mod:
4414                 switch (proj) {
4415                 case pn_Mod_M:
4416                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4417                 case pn_Mod_res:
4418                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4419                 case pn_Mod_X_except:
4420                         set_ia32_exc_label(new_pred, 1);
4421                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4422                 default:
4423                         break;
4424                 }
4425                 break;
4426         case iro_DivMod:
4427                 switch (proj) {
4428                 case pn_DivMod_M:
4429                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4430                 case pn_DivMod_res_div:
4431                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4432                 case pn_DivMod_res_mod:
4433                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4434                 case pn_DivMod_X_regular:
4435                         return new_rd_Jmp(dbgi, irg, block);
4436                 case pn_DivMod_X_except:
4437                         set_ia32_exc_label(new_pred, 1);
4438                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4439                 default:
4440                         break;
4441                 }
4442                 break;
4443         default:
4444                 break;
4445         }
4446
4447         assert(0);
4448         return new_rd_Unknown(irg, mode);
4449 }
4450
4451 /**
4452  * Transform and renumber the Projs from a CopyB.
4453  */
4454 static ir_node *gen_Proj_CopyB(ir_node *node) {
4455         ir_node  *block    = be_transform_node(get_nodes_block(node));
4456         ir_node  *pred     = get_Proj_pred(node);
4457         ir_node  *new_pred = be_transform_node(pred);
4458         ir_graph *irg      = current_ir_graph;
4459         dbg_info *dbgi     = get_irn_dbg_info(node);
4460         ir_mode  *mode     = get_irn_mode(node);
4461         long     proj      = get_Proj_proj(node);
4462
4463         switch(proj) {
4464         case pn_CopyB_M_regular:
4465                 if (is_ia32_CopyB_i(new_pred)) {
4466                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4467                 } else if (is_ia32_CopyB(new_pred)) {
4468                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4469                 }
4470                 break;
4471         default:
4472                 break;
4473         }
4474
4475         assert(0);
4476         return new_rd_Unknown(irg, mode);
4477 }
4478
4479 /**
4480  * Transform and renumber the Projs from a Quot.
4481  */
4482 static ir_node *gen_Proj_Quot(ir_node *node) {
4483         ir_node  *block    = be_transform_node(get_nodes_block(node));
4484         ir_node  *pred     = get_Proj_pred(node);
4485         ir_node  *new_pred = be_transform_node(pred);
4486         ir_graph *irg      = current_ir_graph;
4487         dbg_info *dbgi     = get_irn_dbg_info(node);
4488         ir_mode  *mode     = get_irn_mode(node);
4489         long     proj      = get_Proj_proj(node);
4490
4491         switch(proj) {
4492         case pn_Quot_M:
4493                 if (is_ia32_xDiv(new_pred)) {
4494                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4495                 } else if (is_ia32_vfdiv(new_pred)) {
4496                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4497                 }
4498                 break;
4499         case pn_Quot_res:
4500                 if (is_ia32_xDiv(new_pred)) {
4501                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4502                 } else if (is_ia32_vfdiv(new_pred)) {
4503                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4504                 }
4505                 break;
4506         default:
4507                 break;
4508         }
4509
4510         assert(0);
4511         return new_rd_Unknown(irg, mode);
4512 }
4513
4514 /**
4515  * Transform the Thread Local Storage Proj.
4516  */
4517 static ir_node *gen_Proj_tls(ir_node *node) {
4518         ir_node  *block = be_transform_node(get_nodes_block(node));
4519         ir_graph *irg   = current_ir_graph;
4520         dbg_info *dbgi  = NULL;
4521         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4522
4523         return res;
4524 }
4525
4526 static ir_node *gen_be_Call(ir_node *node) {
4527         ir_node *res = be_duplicate_node(node);
4528         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4529
4530         return res;
4531 }
4532
4533 static ir_node *gen_be_IncSP(ir_node *node) {
4534         ir_node *res = be_duplicate_node(node);
4535         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4536
4537         return res;
4538 }
4539
4540 /**
4541  * Transform the Projs from a be_Call.
4542  */
4543 static ir_node *gen_Proj_be_Call(ir_node *node) {
4544         ir_node  *block       = be_transform_node(get_nodes_block(node));
4545         ir_node  *call        = get_Proj_pred(node);
4546         ir_node  *new_call    = be_transform_node(call);
4547         ir_graph *irg         = current_ir_graph;
4548         dbg_info *dbgi        = get_irn_dbg_info(node);
4549         ir_type  *method_type = be_Call_get_type(call);
4550         int       n_res       = get_method_n_ress(method_type);
4551         long      proj        = get_Proj_proj(node);
4552         ir_mode  *mode        = get_irn_mode(node);
4553         ir_node  *sse_load;
4554         const arch_register_class_t *cls;
4555
4556         /* The following is kinda tricky: If we're using SSE, then we have to
4557          * move the result value of the call in floating point registers to an
4558          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4559          * after the call, we have to make sure to correctly make the
4560          * MemProj and the result Proj use these 2 nodes
4561          */
4562         if (proj == pn_be_Call_M_regular) {
4563                 // get new node for result, are we doing the sse load/store hack?
4564                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4565                 ir_node *call_res_new;
4566                 ir_node *call_res_pred = NULL;
4567
4568                 if (call_res != NULL) {
4569                         call_res_new  = be_transform_node(call_res);
4570                         call_res_pred = get_Proj_pred(call_res_new);
4571                 }
4572
4573                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4574                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4575                                            pn_be_Call_M_regular);
4576                 } else {
4577                         assert(is_ia32_xLoad(call_res_pred));
4578                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4579                                            pn_ia32_xLoad_M);
4580                 }
4581         }
4582         if (ia32_cg_config.use_sse2 && proj >= pn_be_Call_first_res
4583                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)) {
4584                 ir_node *fstp;
4585                 ir_node *frame = get_irg_frame(irg);
4586                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4587                 //ir_node *p;
4588                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4589                 ir_node *call_res;
4590
4591                 /* in case there is no memory output: create one to serialize the copy
4592                    FPU -> SSE */
4593                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4594                                        pn_be_Call_M_regular);
4595                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4596                                        pn_be_Call_first_res);
4597
4598                 /* store st(0) onto stack */
4599                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4600                                         call_res, mode);
4601                 set_ia32_op_type(fstp, ia32_AddrModeD);
4602                 set_ia32_use_frame(fstp);
4603
4604                 /* load into SSE register */
4605                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4606                                              mode);
4607                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4608                 set_ia32_use_frame(sse_load);
4609
4610                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4611                                        pn_ia32_xLoad_res);
4612
4613                 return sse_load;
4614         }
4615
4616         /* transform call modes */
4617         if (mode_is_data(mode)) {
4618                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4619                 mode = cls->mode;
4620         }
4621
4622         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4623 }
4624
4625 /**
4626  * Transform the Projs from a Cmp.
4627  */
4628 static ir_node *gen_Proj_Cmp(ir_node *node)
4629 {
4630         /* this probably means not all mode_b nodes were lowered... */
4631         panic("trying to directly transform Proj_Cmp %+F (mode_b not lowered?)",
4632               node);
4633 }
4634
4635 /**
4636  * Transform and potentially renumber Proj nodes.
4637  */
4638 static ir_node *gen_Proj(ir_node *node) {
4639         ir_graph *irg  = current_ir_graph;
4640         dbg_info *dbgi = get_irn_dbg_info(node);
4641         ir_node  *pred = get_Proj_pred(node);
4642         long     proj  = get_Proj_proj(node);
4643
4644         if (is_Store(pred)) {
4645                 if (proj == pn_Store_M) {
4646                         return be_transform_node(pred);
4647                 } else {
4648                         assert(0);
4649                         return new_r_Bad(irg);
4650                 }
4651         } else if (is_Load(pred)) {
4652                 return gen_Proj_Load(node);
4653         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4654                 return gen_Proj_DivMod(node);
4655         } else if (is_CopyB(pred)) {
4656                 return gen_Proj_CopyB(node);
4657         } else if (is_Quot(pred)) {
4658                 return gen_Proj_Quot(node);
4659         } else if (be_is_SubSP(pred)) {
4660                 return gen_Proj_be_SubSP(node);
4661         } else if (be_is_AddSP(pred)) {
4662                 return gen_Proj_be_AddSP(node);
4663         } else if (be_is_Call(pred)) {
4664                 return gen_Proj_be_Call(node);
4665         } else if (is_Cmp(pred)) {
4666                 return gen_Proj_Cmp(node);
4667         } else if (get_irn_op(pred) == op_Start) {
4668                 if (proj == pn_Start_X_initial_exec) {
4669                         ir_node *block = get_nodes_block(pred);
4670                         ir_node *jump;
4671
4672                         /* we exchange the ProjX with a jump */
4673                         block = be_transform_node(block);
4674                         jump  = new_rd_Jmp(dbgi, irg, block);
4675                         return jump;
4676                 }
4677                 if (node == be_get_old_anchor(anchor_tls)) {
4678                         return gen_Proj_tls(node);
4679                 }
4680 #ifdef FIRM_EXT_GRS
4681         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4682 #else
4683         } else {
4684 #endif
4685                 ir_node *new_pred = be_transform_node(pred);
4686                 ir_node *block    = be_transform_node(get_nodes_block(node));
4687                 ir_mode *mode     = get_irn_mode(node);
4688                 if (mode_needs_gp_reg(mode)) {
4689                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4690                                                        get_Proj_proj(node));
4691 #ifdef DEBUG_libfirm
4692                         new_proj->node_nr = node->node_nr;
4693 #endif
4694                         return new_proj;
4695                 }
4696         }
4697
4698         return be_duplicate_node(node);
4699 }
4700
4701 /**
4702  * Enters all transform functions into the generic pointer
4703  */
4704 static void register_transformers(void)
4705 {
4706         ir_op *op_Mulh;
4707
4708         /* first clear the generic function pointer for all ops */
4709         clear_irp_opcodes_generic_func();
4710
4711 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4712 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4713
4714         GEN(Add);
4715         GEN(Sub);
4716         GEN(Mul);
4717         GEN(And);
4718         GEN(Or);
4719         GEN(Eor);
4720
4721         GEN(Shl);
4722         GEN(Shr);
4723         GEN(Shrs);
4724         GEN(Rot);
4725
4726         GEN(Quot);
4727
4728         GEN(Div);
4729         GEN(Mod);
4730         GEN(DivMod);
4731
4732         GEN(Minus);
4733         GEN(Conv);
4734         GEN(Abs);
4735         GEN(Not);
4736
4737         GEN(Load);
4738         GEN(Store);
4739         GEN(Cond);
4740
4741         GEN(Cmp);
4742         GEN(ASM);
4743         GEN(CopyB);
4744         BAD(Mux);
4745         GEN(Psi);
4746         GEN(Proj);
4747         GEN(Phi);
4748         GEN(IJmp);
4749
4750         /* transform ops from intrinsic lowering */
4751         GEN(ia32_l_Add);
4752         GEN(ia32_l_Adc);
4753         GEN(ia32_l_Mul);
4754         GEN(ia32_l_IMul);
4755         GEN(ia32_l_ShlDep);
4756         GEN(ia32_l_ShrDep);
4757         GEN(ia32_l_SarDep);
4758         GEN(ia32_l_ShlD);
4759         GEN(ia32_l_ShrD);
4760         GEN(ia32_l_Sub);
4761         GEN(ia32_l_Sbb);
4762         GEN(ia32_l_vfild);
4763         GEN(ia32_l_Load);
4764         GEN(ia32_l_vfist);
4765         GEN(ia32_l_Store);
4766         GEN(ia32_l_LLtoFloat);
4767         GEN(ia32_l_FloattoLL);
4768
4769         GEN(Const);
4770         GEN(SymConst);
4771         GEN(Unknown);
4772
4773         /* we should never see these nodes */
4774         BAD(Raise);
4775         BAD(Sel);
4776         BAD(InstOf);
4777         BAD(Cast);
4778         BAD(Free);
4779         BAD(Tuple);
4780         BAD(Id);
4781         //BAD(Bad);
4782         BAD(Confirm);
4783         BAD(Filter);
4784         BAD(CallBegin);
4785         BAD(EndReg);
4786         BAD(EndExcept);
4787
4788         /* handle generic backend nodes */
4789         GEN(be_FrameAddr);
4790         GEN(be_Call);
4791         GEN(be_IncSP);
4792         GEN(be_Return);
4793         GEN(be_AddSP);
4794         GEN(be_SubSP);
4795         GEN(be_Copy);
4796
4797         op_Mulh = get_op_Mulh();
4798         if (op_Mulh)
4799                 GEN(Mulh);
4800
4801 #undef GEN
4802 #undef BAD
4803 }
4804
4805 /**
4806  * Pre-transform all unknown and noreg nodes.
4807  */
4808 static void ia32_pretransform_node(void *arch_cg) {
4809         ia32_code_gen_t *cg = arch_cg;
4810
4811         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4812         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4813         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4814         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4815         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4816         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4817         get_fpcw();
4818 }
4819
4820 /**
4821  * Walker, checks if all ia32 nodes producing more than one result have
4822  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4823  */
4824 static void add_missing_keep_walker(ir_node *node, void *data)
4825 {
4826         int              n_outs, i;
4827         unsigned         found_projs = 0;
4828         const ir_edge_t *edge;
4829         ir_mode         *mode = get_irn_mode(node);
4830         ir_node         *last_keep;
4831         (void) data;
4832         if(mode != mode_T)
4833                 return;
4834         if(!is_ia32_irn(node))
4835                 return;
4836
4837         n_outs = get_ia32_n_res(node);
4838         if(n_outs <= 0)
4839                 return;
4840         if(is_ia32_SwitchJmp(node))
4841                 return;
4842
4843         assert(n_outs < (int) sizeof(unsigned) * 8);
4844         foreach_out_edge(node, edge) {
4845                 ir_node *proj = get_edge_src_irn(edge);
4846                 int      pn   = get_Proj_proj(proj);
4847
4848                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
4849                 found_projs |= 1 << pn;
4850         }
4851
4852
4853         /* are keeps missing? */
4854         last_keep = NULL;
4855         for(i = 0; i < n_outs; ++i) {
4856                 ir_node                     *block;
4857                 ir_node                     *in[1];
4858                 const arch_register_req_t   *req;
4859                 const arch_register_class_t *class;
4860
4861                 if(found_projs & (1 << i)) {
4862                         continue;
4863                 }
4864
4865                 req   = get_ia32_out_req(node, i);
4866                 class = req->cls;
4867                 if(class == NULL) {
4868                         continue;
4869                 }
4870                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
4871                         continue;
4872                 }
4873
4874                 block = get_nodes_block(node);
4875                 in[0] = new_r_Proj(current_ir_graph, block, node,
4876                                    arch_register_class_mode(class), i);
4877                 if(last_keep != NULL) {
4878                         be_Keep_add_node(last_keep, class, in[0]);
4879                 } else {
4880                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4881                         if(sched_is_scheduled(node)) {
4882                                 sched_add_after(node, last_keep);
4883                         }
4884                 }
4885         }
4886 }
4887
4888 /**
4889  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4890  * and keeps them.
4891  */
4892 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4893 {
4894         ir_graph *irg = be_get_birg_irg(cg->birg);
4895         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4896 }
4897
4898 /* do the transformation */
4899 void ia32_transform_graph(ia32_code_gen_t *cg) {
4900         int cse_last;
4901         ir_graph *irg = cg->irg;
4902
4903         register_transformers();
4904         env_cg       = cg;
4905         initial_fpcw = NULL;
4906
4907 BE_TIMER_PUSH(t_heights);
4908         heights      = heights_new(irg);
4909 BE_TIMER_POP(t_heights);
4910         ia32_calculate_non_address_mode_nodes(cg->birg);
4911
4912         /* the transform phase is not safe for CSE (yet) because several nodes get
4913          * attributes set after their creation */
4914         cse_last = get_opt_cse();
4915         set_opt_cse(0);
4916
4917         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4918
4919         set_opt_cse(cse_last);
4920
4921         ia32_free_non_address_mode_nodes();
4922         heights_free(heights);
4923         heights = NULL;
4924 }
4925
4926 void ia32_init_transform(void)
4927 {
4928         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4929 }