nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58
  59 #include "bearch_ia32_t.h"
  60 #include "ia32_nodes_attr.h"
  61 #include "ia32_transform.h"
  62 #include "ia32_new_nodes.h"
  63 #include "ia32_map_regs.h"
  64 #include "ia32_dbg_stat.h"
  65 #include "ia32_optimize.h"
  66 #include "ia32_util.h"
  67 #include "ia32_address_mode.h"
  68
  69 #include "gen_ia32_regalloc_if.h"
  70
  71 #define SFP_SIGN   "0x80000000"
  72 #define DFP_SIGN   "0x8000000000000000"
  73 #define SFP_ABS    "0x7FFFFFFF"
  74 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  75 #define DFP_INTMAX "9223372036854775807"
  76
  77 #define TP_SFP_SIGN "ia32_sfp_sign"
  78 #define TP_DFP_SIGN "ia32_dfp_sign"
  79 #define TP_SFP_ABS  "ia32_sfp_abs"
  80 #define TP_DFP_ABS  "ia32_dfp_abs"
  81 #define TP_INT_MAX  "ia32_int_max"
  82
  83 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  84 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  85 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  86 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  87 #define ENT_INT_MAX  "IA32_INT_MAX"
  88
  89 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  90 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  91
  92 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  93
  94 /** hold the current code generator during transformation */
  95 static ia32_code_gen_t *env_cg       = NULL;
  96 static ir_node         *initial_fpcw = NULL;
  97 static heights_t       *heights      = NULL;
  98 static transform_config_t transform_config;
  99
 100 extern ir_op *get_op_Mulh(void);
 101
 102 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 104         ir_node *op1, ir_node *op2);
 105
 106 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 107         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 108         ir_node *op1, ir_node *op2, ir_node *flags);
 109
 110 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 111         ir_node *block, ir_node *op1, ir_node *op2);
 112
 113 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 114         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 115         ir_node *op);
 116
 117 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 118         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 119
 120 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 121         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 122         ir_node *op1, ir_node *op2, ir_node *fpcw);
 123
 124 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 125         ir_node *block, ir_node *op);
 126
 127 /****************************************************************************************************
 128  *                  _        _                        __                           _   _
 129  *                 | |      | |                      / _|                         | | (_)
 130  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 131  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 132  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 133  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 134  *
 135  ****************************************************************************************************/
 136
 137 static ir_node *try_create_Immediate(ir_node *node,
 138                                      char immediate_constraint_type);
 139
 140 static ir_node *create_immediate_or_transform(ir_node *node,
 141                                               char immediate_constraint_type);
 142
 143 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 144                                 dbg_info *dbgi, ir_node *block,
 145                                 ir_node *op, ir_node *orig_node);
 146
 147 /**
 148  * Return true if a mode can be stored in the GP register set
 149  */
 150 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 151         if(mode == mode_fpcw)
 152                 return 0;
 153         if(get_mode_size_bits(mode) > 32)
 154                 return 0;
 155         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 156 }
 157
 158 /**
 159  * creates a unique ident by adding a number to a tag
 160  *
 161  * @param tag   the tag string, must contain a %d if a number
 162  *              should be added
 163  */
 164 static ident *unique_id(const char *tag)
 165 {
 166         static unsigned id = 0;
 167         char str[256];
 168
 169         snprintf(str, sizeof(str), tag, ++id);
 170         return new_id_from_str(str);
 171 }
 172
 173 /**
 174  * Get a primitive type for a mode.
 175  */
 176 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 177 {
 178         pmap_entry *e = pmap_find(types, mode);
 179         ir_type *res;
 180
 181         if (! e) {
 182                 char buf[64];
 183                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 184                 res = new_type_primitive(new_id_from_str(buf), mode);
 185                 set_type_alignment_bytes(res, 16);
 186                 pmap_insert(types, mode, res);
 187         }
 188         else
 189                 res = e->value;
 190         return res;
 191 }
 192
 193 /**
 194  * Get an atomic entity that is initialized with a tarval
 195  */
 196 static ir_entity *create_float_const_entity(ir_node *cnst)
 197 {
 198         ia32_isa_t *isa = env_cg->isa;
 199         tarval *tv      = get_Const_tarval(cnst);
 200         pmap_entry *e   = pmap_find(isa->tv_ent, tv);
 201         ir_entity *res;
 202         ir_graph *rem;
 203
 204         if (! e) {
 205                 ir_mode *mode = get_irn_mode(cnst);
 206                 ir_type *tp = get_Const_type(cnst);
 207                 if (tp == firm_unknown_type)
 208                         tp = get_prim_type(isa->types, mode);
 209
 210                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 211
 212                 set_entity_ld_ident(res, get_entity_ident(res));
 213                 set_entity_visibility(res, visibility_local);
 214                 set_entity_variability(res, variability_constant);
 215                 set_entity_allocation(res, allocation_static);
 216
 217                  /* we create a new entity here: It's initialization must resist on the
 218                     const code irg */
 219                 rem = current_ir_graph;
 220                 current_ir_graph = get_const_code_irg();
 221                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 222                 current_ir_graph = rem;
 223
 224                 pmap_insert(isa->tv_ent, tv, res);
 225         } else {
 226                 res = e->value;
 227         }
 228
 229         return res;
 230 }
 231
 232 static int is_Const_0(ir_node *node) {
 233         return is_Const(node) && is_Const_null(node);
 234 }
 235
 236 static int is_Const_1(ir_node *node) {
 237         return is_Const(node) && is_Const_one(node);
 238 }
 239
 240 static int is_Const_Minus_1(ir_node *node) {
 241         return is_Const(node) && is_Const_all_one(node);
 242 }
 243
 244 /**
 245  * returns true if constant can be created with a simple float command
 246  */
 247 static int is_simple_x87_Const(ir_node *node)
 248 {
 249         tarval *tv = get_Const_tarval(node);
 250
 251         if(tarval_is_null(tv) || tarval_is_one(tv))
 252                 return 1;
 253
 254         /* TODO: match all the other float constants */
 255         return 0;
 256 }
 257
 258 /**
 259  * Transforms a Const.
 260  */
 261 static ir_node *gen_Const(ir_node *node) {
 262         ir_graph        *irg   = current_ir_graph;
 263         ir_node         *old_block = get_nodes_block(node);
 264         ir_node         *block = be_transform_node(old_block);
 265         dbg_info        *dbgi  = get_irn_dbg_info(node);
 266         ir_mode         *mode  = get_irn_mode(node);
 267
 268         if (mode_is_float(mode)) {
 269                 ir_node   *res   = NULL;
 270                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 271                 ir_node   *nomem = new_NoMem();
 272                 ir_node   *load;
 273                 ir_entity *floatent;
 274
 275                 if (USE_SSE2(env_cg)) {
 276                         if (is_Const_null(node)) {
 277                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 278                                 set_ia32_ls_mode(load, mode);
 279                                 res  = load;
 280                         } else {
 281                                 floatent = create_float_const_entity(node);
 282
 283                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 284                                                                                          mode);
 285                                 set_ia32_op_type(load, ia32_AddrModeS);
 286                                 set_ia32_am_sc(load, floatent);
 287                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 288                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 289                         }
 290                 } else {
 291                         if (is_Const_null(node)) {
 292                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 293                                 res  = load;
 294                         } else if (is_Const_one(node)) {
 295                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 296                                 res  = load;
 297                         } else {
 298                                 floatent = create_float_const_entity(node);
 299
 300                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 301                                 set_ia32_op_type(load, ia32_AddrModeS);
 302                                 set_ia32_am_sc(load, floatent);
 303                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 304                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 305                         }
 306                         set_ia32_ls_mode(load, mode);
 307                 }
 308
 309                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 310
 311                 /* Const Nodes before the initial IncSP are a bad idea, because
 312                  * they could be spilled and we have no SP ready at that point yet.
 313                  * So add a dependency to the initial frame pointer calculation to
 314                  * avoid that situation.
 315                  */
 316                 if (get_irg_start_block(irg) == block) {
 317                         add_irn_dep(load, get_irg_frame(irg));
 318                 }
 319
 320                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 321                 return res;
 322         } else {
 323                 ir_node *cnst;
 324                 tarval  *tv = get_Const_tarval(node);
 325                 long     val;
 326
 327                 tv = tarval_convert_to(tv, mode_Iu);
 328
 329                 if(tv == get_tarval_bad() || tv == get_tarval_undefined()
 330                                 || tv == NULL) {
 331                         panic("couldn't convert constant tarval (%+F)", node);
 332                 }
 333                 val = get_tarval_long(tv);
 334
 335                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 336                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 337
 338                 /* see above */
 339                 if (get_irg_start_block(irg) == block) {
 340                         add_irn_dep(cnst, get_irg_frame(irg));
 341                 }
 342
 343                 return cnst;
 344         }
 345 }
 346
 347 /**
 348  * Transforms a SymConst.
 349  */
 350 static ir_node *gen_SymConst(ir_node *node) {
 351         ir_graph *irg   = current_ir_graph;
 352         ir_node  *old_block = get_nodes_block(node);
 353         ir_node  *block = be_transform_node(old_block);
 354         dbg_info *dbgi  = get_irn_dbg_info(node);
 355         ir_mode  *mode  = get_irn_mode(node);
 356         ir_node  *cnst;
 357
 358         if (mode_is_float(mode)) {
 359                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 360                 ir_node *nomem = new_NoMem();
 361
 362                 if (USE_SSE2(env_cg))
 363                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 364                 else
 365                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 366                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 367                 set_ia32_use_frame(cnst);
 368         } else {
 369                 ir_entity *entity;
 370
 371                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 372                         panic("backend only support symconst_addr_ent (at %+F)", node);
 373                 }
 374                 entity = get_SymConst_entity(node);
 375                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 376         }
 377
 378         /* Const Nodes before the initial IncSP are a bad idea, because
 379          * they could be spilled and we have no SP ready at that point yet
 380          */
 381         if (get_irg_start_block(irg) == block) {
 382                 add_irn_dep(cnst, get_irg_frame(irg));
 383         }
 384
 385         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 386
 387         return cnst;
 388 }
 389
 390 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 391 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 392         static const struct {
 393                 const char *tp_name;
 394                 const char *ent_name;
 395                 const char *cnst_str;
 396                 char mode;
 397                 char align;
 398         } names [ia32_known_const_max] = {
 399                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 400                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 401                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 402                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 403                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 404         };
 405         static ir_entity *ent_cache[ia32_known_const_max];
 406
 407         const char    *tp_name, *ent_name, *cnst_str;
 408         ir_type       *tp;
 409         ir_node       *cnst;
 410         ir_graph      *rem;
 411         ir_entity     *ent;
 412         tarval        *tv;
 413         ir_mode       *mode;
 414
 415         ent_name = names[kct].ent_name;
 416         if (! ent_cache[kct]) {
 417                 tp_name  = names[kct].tp_name;
 418                 cnst_str = names[kct].cnst_str;
 419
 420                 switch (names[kct].mode) {
 421                 case 0:  mode = mode_Iu; break;
 422                 case 1:  mode = mode_Lu; break;
 423                 default: mode = mode_F; break;
 424                 }
 425                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 426                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 427                 /* set the specified alignment */
 428                 set_type_alignment_bytes(tp, names[kct].align);
 429
 430                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 431
 432                 set_entity_ld_ident(ent, get_entity_ident(ent));
 433                 set_entity_visibility(ent, visibility_local);
 434                 set_entity_variability(ent, variability_constant);
 435                 set_entity_allocation(ent, allocation_static);
 436
 437                 /* we create a new entity here: It's initialization must resist on the
 438                     const code irg */
 439                 rem = current_ir_graph;
 440                 current_ir_graph = get_const_code_irg();
 441                 cnst = new_Const(mode, tv);
 442                 current_ir_graph = rem;
 443
 444                 set_atomic_ent_value(ent, cnst);
 445
 446                 /* cache the entry */
 447                 ent_cache[kct] = ent;
 448         }
 449
 450         return ent_cache[kct];
 451 }
 452
 453 #ifndef NDEBUG
 454 /**
 455  * Prints the old node name on cg obst and returns a pointer to it.
 456  */
 457 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 458         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 459
 460         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 461         obstack_1grow(isa->name_obst, 0);
 462         return obstack_finish(isa->name_obst);
 463 }
 464 #endif /* NDEBUG */
 465
 466 int use_source_address_mode(ir_node *block, ir_node *node, ir_node *other)
 467 {
 468         ir_mode *mode = get_irn_mode(node);
 469         ir_node *load;
 470         long     pn;
 471
 472         /* float constants are always available */
 473         if(is_Const(node) && mode_is_float(mode)
 474                         && !is_simple_x87_Const(node) && get_irn_n_edges(node) == 1) {
 475                 return 1;
 476         }
 477
 478         if(!is_Proj(node))
 479                 return 0;
 480         load = get_Proj_pred(node);
 481         pn   = get_Proj_proj(node);
 482         if(!is_Load(load) || pn != pn_Load_res)
 483                 return 0;
 484         if(get_nodes_block(load) != block)
 485                 return 0;
 486         /* we only use address mode if we're the only user of the load */
 487         if(get_irn_n_edges(node) > 1)
 488                 return 0;
 489
 490         if(other != NULL && get_Load_mode(load) != get_irn_mode(other))
 491                 return 0;
 492
 493         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 494         if(other != NULL && get_nodes_block(other) == block
 495                         && heights_reachable_in_block(heights, other, load))
 496                 return 0;
 497
 498         return 1;
 499 }
 500
 501 typedef struct ia32_address_mode_t ia32_address_mode_t;
 502 struct ia32_address_mode_t {
 503         ia32_address_t  addr;
 504         ir_mode        *ls_mode;
 505         ir_node        *mem_proj;
 506         ia32_op_type_t  op_type;
 507         ir_node        *new_op1;
 508         ir_node        *new_op2;
 509         int             commutative;
 510         int             ins_permuted;
 511 };
 512
 513 static void build_address(ia32_address_mode_t *am, ir_node *node)
 514 {
 515         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 516         ia32_address_t *addr     = &am->addr;
 517         ir_node        *load;
 518         ir_node        *ptr;
 519         ir_node        *mem;
 520         ir_node        *new_mem;
 521         ir_node        *base;
 522         ir_node        *index;
 523
 524         if(is_Const(node)) {
 525                 ir_entity *entity  = create_float_const_entity(node);
 526                 addr->base         = noreg_gp;
 527                 addr->index        = noreg_gp;
 528                 addr->mem          = new_NoMem();
 529                 addr->symconst_ent = entity;
 530                 addr->use_frame    = 1;
 531                 am->ls_mode        = get_irn_mode(node);
 532                 return;
 533         }
 534
 535         load         = get_Proj_pred(node);
 536         ptr          = get_Load_ptr(load);
 537         mem          = get_Load_mem(load);
 538         new_mem      = be_transform_node(mem);
 539         am->ls_mode  = get_Load_mode(load);
 540         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 541
 542         /* construct load address */
 543         ia32_create_address_mode(addr, ptr, 0);
 544         base  = addr->base;
 545         index = addr->index;
 546
 547         if(base == NULL) {
 548                 base = noreg_gp;
 549         } else {
 550                 base = be_transform_node(base);
 551         }
 552
 553         if(index == NULL) {
 554                 index = noreg_gp;
 555         } else {
 556                 index = be_transform_node(index);
 557         }
 558
 559         addr->base  = base;
 560         addr->index = index;
 561         addr->mem   = new_mem;
 562 }
 563
 564 static void set_address(ir_node *node, ia32_address_t *addr)
 565 {
 566         set_ia32_am_scale(node, addr->scale);
 567         set_ia32_am_sc(node, addr->symconst_ent);
 568         set_ia32_am_offs_int(node, addr->offset);
 569         if(addr->symconst_sign)
 570                 set_ia32_am_sc_sign(node);
 571         if(addr->use_frame)
 572                 set_ia32_use_frame(node);
 573         set_ia32_frame_ent(node, addr->frame_entity);
 574 }
 575
 576 static void set_am_attributes(ir_node *node, ia32_address_mode_t *am)
 577 {
 578         set_address(node, &am->addr);
 579
 580         set_ia32_op_type(node, am->op_type);
 581         set_ia32_ls_mode(node, am->ls_mode);
 582         if(am->commutative)
 583                 set_ia32_commutative(node);
 584 }
 585
 586 typedef enum {
 587         match_commutative       = 1 << 0,
 588         match_am_and_immediates = 1 << 1,
 589         match_no_am             = 1 << 2,
 590         match_8_bit_am          = 1 << 3,
 591         match_16_bit_am         = 1 << 4,
 592         match_no_immediate      = 1 << 5,
 593         match_force_32bit_op    = 1 << 6
 594 } match_flags_t;
 595
 596 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 597                             ir_node *op1, ir_node *op2, match_flags_t flags)
 598 {
 599         ia32_address_t *addr     = &am->addr;
 600         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 601         ir_node        *new_op1;
 602         ir_node        *new_op2;
 603         ir_mode        *mode = get_irn_mode(op2);
 604         int             use_am;
 605         int             commutative;
 606         int             use_am_and_immediates;
 607         int             use_immediate;
 608         int             mode_bits = get_mode_size_bits(mode);
 609
 610         memset(am, 0, sizeof(am[0]));
 611
 612         commutative           = (flags & match_commutative) != 0;
 613         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 614         use_am                = ! (flags & match_no_am);
 615         use_immediate         = !(flags & match_no_immediate);
 616
 617         assert(op2 != NULL);
 618         assert(!commutative || op1 != NULL);
 619
 620         if(mode_bits == 8 && !(flags & match_8_bit_am)) {
 621                 use_am = 0;
 622         } else if(mode_bits == 16 && !(flags & match_16_bit_am)) {
 623                 use_am = 0;
 624         }
 625
 626         new_op2 = (use_immediate ? try_create_Immediate(op2, 0) : NULL);
 627         if(new_op2 == NULL && use_am && use_source_address_mode(block, op2, op1)) {
 628                 build_address(am, op2);
 629                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 630                 if(mode_is_float(mode)) {
 631                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 632                 } else {
 633                         new_op2 = noreg_gp;
 634                 }
 635                 am->op_type = ia32_AddrModeS;
 636         } else if(commutative && (new_op2 == NULL || use_am_and_immediates) &&
 637                       use_am && use_source_address_mode(block, op1, op2)) {
 638                 ir_node *noreg;
 639                 build_address(am, op1);
 640
 641                 if(mode_is_float(mode)) {
 642                         noreg = ia32_new_NoReg_vfp(env_cg);
 643                 } else {
 644                         noreg = noreg_gp;
 645                 }
 646
 647                 if(new_op2 != NULL) {
 648                         new_op1 = noreg;
 649                 } else {
 650                         new_op1 = be_transform_node(op2);
 651                         new_op2 = noreg;
 652                         am->ins_permuted = 1;
 653                 }
 654                 am->op_type = ia32_AddrModeS;
 655         } else {
 656                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 657                 if(new_op2 == NULL)
 658                         new_op2 = be_transform_node(op2);
 659                 am->op_type = ia32_Normal;
 660                 if(flags & match_force_32bit_op) {
 661                         am->ls_mode = mode_Iu;
 662                 } else {
 663                         am->ls_mode = get_irn_mode(op2);
 664                 }
 665         }
 666         if(addr->base == NULL)
 667                 addr->base = noreg_gp;
 668         if(addr->index == NULL)
 669                 addr->index = noreg_gp;
 670         if(addr->mem == NULL)
 671                 addr->mem = new_NoMem();
 672
 673         am->new_op1     = new_op1;
 674         am->new_op2     = new_op2;
 675         am->commutative = commutative;
 676 }
 677
 678 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 679 {
 680         ir_graph *irg = current_ir_graph;
 681         ir_mode  *mode;
 682         ir_node  *load;
 683
 684         if(am->mem_proj == NULL)
 685                 return node;
 686
 687         /* we have to create a mode_T so the old MemProj can attach to us */
 688         mode = get_irn_mode(node);
 689         load = get_Proj_pred(am->mem_proj);
 690
 691         mark_irn_visited(load);
 692         be_set_transformed_node(load, node);
 693
 694         if(mode != mode_T) {
 695                 set_irn_mode(node, mode_T);
 696                 return new_rd_Proj(NULL, irg, get_nodes_block(node), node, mode, pn_ia32_res);
 697         } else {
 698                 return node;
 699         }
 700 }
 701
 702 /**
 703  * Construct a standard binary operation, set AM and immediate if required.
 704  *
 705  * @param op1   The first operand
 706  * @param op2   The second operand
 707  * @param func  The node constructor function
 708  * @return The constructed ia32 node.
 709  */
 710 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 711                           construct_binop_func *func, match_flags_t flags)
 712 {
 713         ir_node  *block     = get_nodes_block(node);
 714         ir_node  *new_block = be_transform_node(block);
 715         ir_graph *irg       = current_ir_graph;
 716         dbg_info *dbgi      = get_irn_dbg_info(node);
 717         ir_node  *new_node;
 718         ia32_address_mode_t  am;
 719         ia32_address_t      *addr = &am.addr;
 720
 721         flags |= match_force_32bit_op;
 722
 723         match_arguments(&am, block, op1, op2, flags);
 724
 725         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 726                         am.new_op1, am.new_op2);
 727         set_am_attributes(new_node, &am);
 728         /* we can't use source address mode anymore when using immediates */
 729         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 730                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 731         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 732
 733         new_node = fix_mem_proj(new_node, &am);
 734
 735         return new_node;
 736 }
 737
 738 enum {
 739         n_ia32_l_binop_left,
 740         n_ia32_l_binop_right,
 741         n_ia32_l_binop_eflags
 742 };
 743 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,   n_Adc_left)
 744 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,  n_Adc_right)
 745 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags, n_Adc_eflags)
 746 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_left,   n_Sbb_left)
 747 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_right,  n_Sbb_right)
 748 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags, n_Sbb_eflags)
 749
 750 /**
 751  * Construct a binary operation which also consumes the eflags.
 752  *
 753  * @param node  The node to transform
 754  * @param func  The node constructor function
 755  * @param flags The match flags
 756  * @return      The constructor ia32 node
 757  */
 758 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 759                                 match_flags_t flags)
 760 {
 761         ir_node             *src_block  = get_nodes_block(node);
 762         ir_node             *block      = be_transform_node(src_block);
 763         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 764         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 765         ir_node             *eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 766         ir_node             *new_eflags = be_transform_node(eflags);
 767         ir_graph            *irg        = current_ir_graph;
 768         dbg_info            *dbgi       = get_irn_dbg_info(node);
 769         ir_node             *new_node;
 770         ia32_address_mode_t  am;
 771         ia32_address_t      *addr       = &am.addr;
 772
 773         match_arguments(&am, src_block, op1, op2, flags);
 774
 775         new_node = func(dbgi, irg, block, addr->base, addr->index,
 776                                    addr->mem, am.new_op1, am.new_op2, new_eflags);
 777         set_am_attributes(new_node, &am);
 778         /* we can't use source address mode anymore when using immediates */
 779         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 780                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 781         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 782
 783         new_node = fix_mem_proj(new_node, &am);
 784
 785         return new_node;
 786 }
 787
 788 /**
 789  * Construct a standard binary operation, set AM and immediate if required.
 790  *
 791  * @param op1   The first operand
 792  * @param op2   The second operand
 793  * @param func  The node constructor function
 794  * @return The constructed ia32 node.
 795  */
 796 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 797                                     construct_binop_func *func,
 798                                     match_flags_t flags)
 799 {
 800         ir_node  *block     = get_nodes_block(node);
 801         ir_node  *new_block = be_transform_node(block);
 802         dbg_info *dbgi      = get_irn_dbg_info(node);
 803         ir_graph *irg       = current_ir_graph;
 804         ir_node  *new_node;
 805         ia32_address_mode_t  am;
 806         ia32_address_t      *addr = &am.addr;
 807
 808         match_arguments(&am, block, op1, op2, flags);
 809
 810         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 811                         am.new_op1, am.new_op2);
 812         set_am_attributes(new_node, &am);
 813
 814         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 815
 816         new_node = fix_mem_proj(new_node, &am);
 817
 818         return new_node;
 819 }
 820
 821 static ir_node *get_fpcw(void)
 822 {
 823         ir_node *fpcw;
 824         if(initial_fpcw != NULL)
 825                 return initial_fpcw;
 826
 827         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 828                                              &ia32_fp_cw_regs[REG_FPCW]);
 829         initial_fpcw = be_transform_node(fpcw);
 830
 831         return initial_fpcw;
 832 }
 833
 834 /**
 835  * Construct a standard binary operation, set AM and immediate if required.
 836  *
 837  * @param op1   The first operand
 838  * @param op2   The second operand
 839  * @param func  The node constructor function
 840  * @return The constructed ia32 node.
 841  */
 842 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 843                                     construct_binop_float_func *func,
 844                                     match_flags_t flags)
 845 {
 846         ir_graph *irg       = current_ir_graph;
 847         dbg_info *dbgi      = get_irn_dbg_info(node);
 848         ir_node  *block     = get_nodes_block(node);
 849         ir_node  *new_block = be_transform_node(block);
 850         ir_node  *new_node;
 851         ia32_address_mode_t  am;
 852         ia32_address_t      *addr = &am.addr;
 853
 854         match_arguments(&am, block, op1, op2, flags);
 855
 856         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 857                         am.new_op1, am.new_op2, get_fpcw());
 858         set_am_attributes(new_node, &am);
 859
 860         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 861
 862         new_node = fix_mem_proj(new_node, &am);
 863
 864         return new_node;
 865 }
 866
 867 /**
 868  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 869  *
 870  * @param op1   The first operand
 871  * @param op2   The second operand
 872  * @param func  The node constructor function
 873  * @return The constructed ia32 node.
 874  */
 875 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 876                                 construct_shift_func *func)
 877 {
 878         dbg_info *dbgi      = get_irn_dbg_info(node);
 879         ir_graph *irg       = current_ir_graph;
 880         ir_node  *block     = get_nodes_block(node);
 881         ir_node  *new_block = be_transform_node(block);
 882         ir_node  *new_op1   = be_transform_node(op1);
 883         ir_node  *new_op2   = create_immediate_or_transform(op2, 0);
 884         ir_node  *res;
 885
 886         assert(! mode_is_float(get_irn_mode(node))
 887                  && "Shift/Rotate with float not supported");
 888
 889         res = func(dbgi, irg, new_block, new_op1, new_op2);
 890         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
 891
 892         /* lowered shift instruction may have a dependency operand, handle it here */
 893         if (get_irn_arity(node) == 3) {
 894                 /* we have a dependency */
 895                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 896                 add_irn_dep(res, new_dep);
 897         }
 898
 899         return res;
 900 }
 901
 902
 903 /**
 904  * Construct a standard unary operation, set AM and immediate if required.
 905  *
 906  * @param op    The operand
 907  * @param func  The node constructor function
 908  * @return The constructed ia32 node.
 909  */
 910 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 911 {
 912         ir_node  *block    = be_transform_node(get_nodes_block(node));
 913         ir_node  *new_op   = be_transform_node(op);
 914         ir_node  *new_node = NULL;
 915         ir_graph *irg      = current_ir_graph;
 916         dbg_info *dbgi     = get_irn_dbg_info(node);
 917
 918         new_node = func(dbgi, irg, block, new_op);
 919
 920         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 921
 922         return new_node;
 923 }
 924
 925 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
 926                                         ia32_address_t *addr)
 927 {
 928         ir_graph *irg   = current_ir_graph;
 929         ir_node  *base  = addr->base;
 930         ir_node  *index = addr->index;
 931         ir_node  *res;
 932
 933         if(base == NULL) {
 934                 base = ia32_new_NoReg_gp(env_cg);
 935         } else {
 936                 base = be_transform_node(base);
 937         }
 938
 939         if(index == NULL) {
 940                 index = ia32_new_NoReg_gp(env_cg);
 941         } else {
 942                 index = be_transform_node(index);
 943         }
 944
 945         res = new_rd_ia32_Lea(dbgi, irg, block, base, index);
 946         set_address(res, addr);
 947
 948         return res;
 949 }
 950
 951 static int am_has_immediates(const ia32_address_t *addr)
 952 {
 953         return addr->offset != 0 || addr->symconst_ent != NULL
 954                 || addr->frame_entity || addr->use_frame;
 955 }
 956
 957 /**
 958  * Creates an ia32 Add.
 959  *
 960  * @return the created ia32 Add node
 961  */
 962 static ir_node *gen_Add(ir_node *node) {
 963         ir_graph *irg       = current_ir_graph;
 964         dbg_info *dbgi      = get_irn_dbg_info(node);
 965         ir_node  *block     = get_nodes_block(node);
 966         ir_node  *new_block = be_transform_node(block);
 967         ir_node  *op1       = get_Add_left(node);
 968         ir_node  *op2       = get_Add_right(node);
 969         ir_mode  *mode      = get_irn_mode(node);
 970         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
 971         ir_node  *new_node;
 972         ir_node  *new_op1;
 973         ir_node  *add_immediate_op;
 974         ia32_address_t       addr;
 975         ia32_address_mode_t  am;
 976
 977         if (mode_is_float(mode)) {
 978                 if (USE_SSE2(env_cg))
 979                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd, match_commutative);
 980                 else
 981                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd, match_commutative);
 982         }
 983
 984         /**
 985          * Rules for an Add:
 986          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
 987          *   1. Add with immediate -> Lea
 988          *   2. Add with possible source address mode -> Add
 989          *   3. Otherwise -> Lea
 990          */
 991         memset(&addr, 0, sizeof(addr));
 992         ia32_create_address_mode(&addr, node, 1);
 993         add_immediate_op = NULL;
 994         /* a constant? */
 995         if(addr.base == NULL && addr.index == NULL) {
 996                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
 997                                              addr.symconst_sign, addr.offset);
 998                 add_irn_dep(new_node, get_irg_frame(irg));
 999                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1000                 return new_node;
1001         }
1002         /* add with immediate? */
1003         if(addr.index == NULL) {
1004                 add_immediate_op = addr.base;
1005         } else if(addr.base == NULL && addr.scale == 0) {
1006                 add_immediate_op = addr.index;
1007         }
1008
1009         if(add_immediate_op != NULL) {
1010                 if(!am_has_immediates(&addr)) {
1011 #ifdef DEBUG_libfirm
1012                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1013                                            node);
1014 #endif
1015                         return be_transform_node(add_immediate_op);
1016                 }
1017
1018                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1019                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1020                 return new_node;
1021         }
1022
1023         /* test if we can use source address mode */
1024         memset(&am, 0, sizeof(am));
1025         new_op1 = NULL;
1026         if(use_source_address_mode(block, op2, op1)) {
1027                 build_address(&am, op2);
1028                 new_op1 = be_transform_node(op1);
1029         } else if(use_source_address_mode(block, op1, op2)) {
1030                 build_address(&am, op1);
1031                 new_op1 = be_transform_node(op2);
1032         }
1033         /* construct an Add with source address mode */
1034         if(new_op1 != NULL) {
1035                 ia32_address_t *am_addr = &am.addr;
1036                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1037                                          am_addr->index, am_addr->mem, new_op1, noreg);
1038                 set_address(new_node, am_addr);
1039                 set_ia32_op_type(new_node, ia32_AddrModeS);
1040                 set_ia32_ls_mode(new_node, am.ls_mode);
1041                 set_ia32_commutative(new_node);
1042                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1043
1044                 new_node = fix_mem_proj(new_node, &am);
1045
1046                 return new_node;
1047         }
1048
1049         /* otherwise construct a lea */
1050         new_node = create_lea_from_address(dbgi, new_block, &addr);
1051         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1052         return new_node;
1053 }
1054
1055 /**
1056  * Creates an ia32 Mul.
1057  *
1058  * @return the created ia32 Mul node
1059  */
1060 static ir_node *gen_Mul(ir_node *node) {
1061         ir_node *op1  = get_Mul_left(node);
1062         ir_node *op2  = get_Mul_right(node);
1063         ir_mode *mode = get_irn_mode(node);
1064
1065         if (mode_is_float(mode)) {
1066                 if (USE_SSE2(env_cg))
1067                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul, match_commutative);
1068                 else
1069                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul, match_commutative);
1070         }
1071
1072         /*
1073                 for the lower 32bit of the result it doesn't matter whether we use
1074                 signed or unsigned multiplication so we use IMul as it has fewer
1075                 constraints
1076         */
1077         return gen_binop(node, op1, op2, new_rd_ia32_IMul, match_commutative);
1078 }
1079
1080 /**
1081  * Creates an ia32 Mulh.
1082  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1083  * this result while Mul returns the lower 32 bit.
1084  *
1085  * @return the created ia32 Mulh node
1086  */
1087 static ir_node *gen_Mulh(ir_node *node) {
1088         ir_node  *block   = be_transform_node(get_nodes_block(node));
1089         ir_node  *op1     = get_irn_n(node, 0);
1090         ir_node  *new_op1 = be_transform_node(op1);
1091         ir_node  *op2     = get_irn_n(node, 1);
1092         ir_node  *new_op2 = be_transform_node(op2);
1093         ir_graph *irg     = current_ir_graph;
1094         dbg_info *dbgi    = get_irn_dbg_info(node);
1095         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1096         ir_mode  *mode    = get_irn_mode(node);
1097         ir_node  *proj_EDX, *res;
1098
1099         assert(!mode_is_float(mode) && "Mulh with float not supported");
1100         if (mode_is_signed(mode)) {
1101                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_NoMem(),
1102                                           new_op1, new_op2);
1103         } else {
1104                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_NoMem(), new_op1,
1105                                       new_op2);
1106         }
1107
1108         set_ia32_commutative(res);
1109
1110         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_IMul1OP_EDX);
1111
1112         return proj_EDX;
1113 }
1114
1115
1116
1117 /**
1118  * Creates an ia32 And.
1119  *
1120  * @return The created ia32 And node
1121  */
1122 static ir_node *gen_And(ir_node *node) {
1123         ir_node *op1 = get_And_left(node);
1124         ir_node *op2 = get_And_right(node);
1125         assert(! mode_is_float(get_irn_mode(node)));
1126
1127         /* is it a zero extension? */
1128         if (is_Const(op2)) {
1129                 tarval   *tv    = get_Const_tarval(op2);
1130                 long      v     = get_tarval_long(tv);
1131
1132                 if (v == 0xFF || v == 0xFFFF) {
1133                         dbg_info *dbgi   = get_irn_dbg_info(node);
1134                         ir_node  *block  = get_nodes_block(node);
1135                         ir_mode  *src_mode;
1136                         ir_node  *res;
1137
1138                         if(v == 0xFF) {
1139                                 src_mode = mode_Bu;
1140                         } else {
1141                                 assert(v == 0xFFFF);
1142                                 src_mode = mode_Hu;
1143                         }
1144                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1145
1146                         return res;
1147                 }
1148         }
1149
1150         return gen_binop(node, op1, op2, new_rd_ia32_And, match_commutative);
1151 }
1152
1153
1154
1155 /**
1156  * Creates an ia32 Or.
1157  *
1158  * @return The created ia32 Or node
1159  */
1160 static ir_node *gen_Or(ir_node *node) {
1161         ir_node *op1 = get_Or_left(node);
1162         ir_node *op2 = get_Or_right(node);
1163
1164         assert (! mode_is_float(get_irn_mode(node)));
1165         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative);
1166 }
1167
1168
1169
1170 /**
1171  * Creates an ia32 Eor.
1172  *
1173  * @return The created ia32 Eor node
1174  */
1175 static ir_node *gen_Eor(ir_node *node) {
1176         ir_node *op1 = get_Eor_left(node);
1177         ir_node *op2 = get_Eor_right(node);
1178
1179         assert(! mode_is_float(get_irn_mode(node)));
1180         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative);
1181 }
1182
1183
1184 /**
1185  * Creates an ia32 Sub.
1186  *
1187  * @return The created ia32 Sub node
1188  */
1189 static ir_node *gen_Sub(ir_node *node) {
1190         ir_node  *op1  = get_Sub_left(node);
1191         ir_node  *op2  = get_Sub_right(node);
1192         ir_mode  *mode = get_irn_mode(node);
1193
1194         if (mode_is_float(mode)) {
1195                 if (USE_SSE2(env_cg))
1196                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub, 0);
1197                 else
1198                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub, 0);
1199         }
1200
1201         if(is_Const(op2)) {
1202                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1203                            node);
1204         }
1205
1206         return gen_binop(node, op1, op2, new_rd_ia32_Sub, 0);
1207 }
1208
1209 typedef enum { flavour_Div = 1, flavour_Mod, flavour_DivMod } ia32_op_flavour_t;
1210
1211 /**
1212  * Generates an ia32 DivMod with additional infrastructure for the
1213  * register allocator if needed.
1214  *
1215  * @param dividend -no comment- :)
1216  * @param divisor  -no comment- :)
1217  * @param dm_flav  flavour_Div/Mod/DivMod
1218  * @return The created ia32 DivMod node
1219  */
1220 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1221                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1222 {
1223         ir_node  *block        = be_transform_node(get_nodes_block(node));
1224         ir_node  *new_dividend = be_transform_node(dividend);
1225         ir_node  *new_divisor  = be_transform_node(divisor);
1226         ir_graph *irg          = current_ir_graph;
1227         dbg_info *dbgi         = get_irn_dbg_info(node);
1228         ir_mode  *mode         = get_irn_mode(node);
1229         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1230         ir_node  *res, *proj_div, *proj_mod;
1231         ir_node  *sign_extension;
1232         ir_node  *mem, *new_mem;
1233         int       has_exc;
1234
1235         proj_div = proj_mod = NULL;
1236         has_exc  = 0;
1237         switch (dm_flav) {
1238                 case flavour_Div:
1239                         mem  = get_Div_mem(node);
1240                         mode = get_Div_resmode(node);
1241                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1242                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1243                         break;
1244                 case flavour_Mod:
1245                         mem  = get_Mod_mem(node);
1246                         mode = get_Mod_resmode(node);
1247                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1248                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1249                         break;
1250                 case flavour_DivMod:
1251                         mem  = get_DivMod_mem(node);
1252                         mode = get_DivMod_resmode(node);
1253                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1254                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1255                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1256                         break;
1257                 default:
1258                         panic("invalid divmod flavour!");
1259         }
1260         new_mem = be_transform_node(mem);
1261
1262         if (mode_is_signed(mode)) {
1263                 /* in signed mode, we need to sign extend the dividend */
1264                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
1265                 add_irn_dep(produceval, get_irg_frame(irg));
1266                 sign_extension      = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend,
1267                                                        produceval);
1268         } else {
1269                 sign_extension = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, 0);
1270                 set_ia32_flags(sign_extension, get_ia32_flags(sign_extension) | arch_irn_flags_modify_flags);
1271                 add_irn_dep(sign_extension, get_irg_frame(irg));
1272         }
1273
1274         if (mode_is_signed(mode)) {
1275                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_mem,
1276                                        new_dividend, sign_extension, new_divisor);
1277         } else {
1278                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_mem,
1279                                       new_dividend, sign_extension, new_divisor);
1280         }
1281
1282         set_ia32_exc_label(res, has_exc);
1283         set_irn_pinned(res, get_irn_pinned(node));
1284
1285         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1286
1287         return res;
1288 }
1289
1290
1291 /**
1292  * Wrapper for generate_DivMod. Sets flavour_Mod.
1293  *
1294  */
1295 static ir_node *gen_Mod(ir_node *node) {
1296         return generate_DivMod(node, get_Mod_left(node),
1297                                get_Mod_right(node), flavour_Mod);
1298 }
1299
1300 /**
1301  * Wrapper for generate_DivMod. Sets flavour_Div.
1302  *
1303  */
1304 static ir_node *gen_Div(ir_node *node) {
1305         return generate_DivMod(node, get_Div_left(node),
1306                                get_Div_right(node), flavour_Div);
1307 }
1308
1309 /**
1310  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1311  */
1312 static ir_node *gen_DivMod(ir_node *node) {
1313         return generate_DivMod(node, get_DivMod_left(node),
1314                                get_DivMod_right(node), flavour_DivMod);
1315 }
1316
1317
1318
1319 /**
1320  * Creates an ia32 floating Div.
1321  *
1322  * @return The created ia32 xDiv node
1323  */
1324 static ir_node *gen_Quot(ir_node *node)
1325 {
1326         ir_node  *op1     = get_Quot_left(node);
1327         ir_node  *op2     = get_Quot_right(node);
1328
1329         if (USE_SSE2(env_cg)) {
1330                 return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xDiv, 0);
1331         } else {
1332                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, 0);
1333         }
1334 }
1335
1336
1337 /**
1338  * Creates an ia32 Shl.
1339  *
1340  * @return The created ia32 Shl node
1341  */
1342 static ir_node *gen_Shl(ir_node *node) {
1343         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1344                                new_rd_ia32_Shl);
1345 }
1346
1347
1348
1349 /**
1350  * Creates an ia32 Shr.
1351  *
1352  * @return The created ia32 Shr node
1353  */
1354 static ir_node *gen_Shr(ir_node *node) {
1355         return gen_shift_binop(node, get_Shr_left(node),
1356                                get_Shr_right(node), new_rd_ia32_Shr);
1357 }
1358
1359
1360
1361 /**
1362  * Creates an ia32 Sar.
1363  *
1364  * @return The created ia32 Shrs node
1365  */
1366 static ir_node *gen_Shrs(ir_node *node) {
1367         ir_node *left  = get_Shrs_left(node);
1368         ir_node *right = get_Shrs_right(node);
1369         ir_mode *mode  = get_irn_mode(node);
1370         if(is_Const(right) && mode == mode_Is) {
1371                 tarval *tv = get_Const_tarval(right);
1372                 long val = get_tarval_long(tv);
1373                 if(val == 31) {
1374                         /* this is a sign extension */
1375                         ir_graph *irg    = current_ir_graph;
1376                         dbg_info *dbgi   = get_irn_dbg_info(node);
1377                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1378                         ir_node  *op     = left;
1379                         ir_node  *new_op = be_transform_node(op);
1380                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1381                         add_irn_dep(pval, get_irg_frame(irg));
1382
1383                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1384                 }
1385         }
1386
1387         /* 8 or 16 bit sign extension? */
1388         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1389                 ir_node *shl_left  = get_Shl_left(left);
1390                 ir_node *shl_right = get_Shl_right(left);
1391                 if(is_Const(shl_right)) {
1392                         tarval *tv1 = get_Const_tarval(right);
1393                         tarval *tv2 = get_Const_tarval(shl_right);
1394                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1395                                 long val = get_tarval_long(tv1);
1396                                 if(val == 16 || val == 24) {
1397                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1398                                         ir_node  *block  = get_nodes_block(node);
1399                                         ir_mode  *src_mode;
1400                                         ir_node  *res;
1401
1402                                         if(val == 24) {
1403                                                 src_mode = mode_Bs;
1404                                         } else {
1405                                                 assert(val == 16);
1406                                                 src_mode = mode_Hs;
1407                                         }
1408                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1409                                                               shl_left, node);
1410
1411                                         return res;
1412                                 }
1413                         }
1414                 }
1415         }
1416
1417         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1418 }
1419
1420
1421
1422 /**
1423  * Creates an ia32 RotL.
1424  *
1425  * @param op1   The first operator
1426  * @param op2   The second operator
1427  * @return The created ia32 RotL node
1428  */
1429 static ir_node *gen_RotL(ir_node *node,
1430                          ir_node *op1, ir_node *op2) {
1431         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1432 }
1433
1434
1435
1436 /**
1437  * Creates an ia32 RotR.
1438  * NOTE: There is no RotR with immediate because this would always be a RotL
1439  *       "imm-mode_size_bits" which can be pre-calculated.
1440  *
1441  * @param op1   The first operator
1442  * @param op2   The second operator
1443  * @return The created ia32 RotR node
1444  */
1445 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1446                          ir_node *op2) {
1447         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1448 }
1449
1450
1451
1452 /**
1453  * Creates an ia32 RotR or RotL (depending on the found pattern).
1454  *
1455  * @return The created ia32 RotL or RotR node
1456  */
1457 static ir_node *gen_Rot(ir_node *node) {
1458         ir_node *rotate = NULL;
1459         ir_node *op1    = get_Rot_left(node);
1460         ir_node *op2    = get_Rot_right(node);
1461
1462         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1463                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1464                  that means we can create a RotR instead of an Add and a RotL */
1465
1466         if (get_irn_op(op2) == op_Add) {
1467                 ir_node *add = op2;
1468                 ir_node *left = get_Add_left(add);
1469                 ir_node *right = get_Add_right(add);
1470                 if (is_Const(right)) {
1471                         tarval  *tv   = get_Const_tarval(right);
1472                         ir_mode *mode = get_irn_mode(node);
1473                         long     bits = get_mode_size_bits(mode);
1474
1475                         if (get_irn_op(left) == op_Minus &&
1476                                         tarval_is_long(tv)       &&
1477                                         get_tarval_long(tv) == bits)
1478                         {
1479                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1480                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1481                         }
1482                 }
1483         }
1484
1485         if (rotate == NULL) {
1486                 rotate = gen_RotL(node, op1, op2);
1487         }
1488
1489         return rotate;
1490 }
1491
1492
1493
1494 /**
1495  * Transforms a Minus node.
1496  *
1497  * @return The created ia32 Minus node
1498  */
1499 static ir_node *gen_Minus(ir_node *node)
1500 {
1501         ir_node   *op    = get_Minus_op(node);
1502         ir_node   *block = be_transform_node(get_nodes_block(node));
1503         ir_graph  *irg   = current_ir_graph;
1504         dbg_info  *dbgi  = get_irn_dbg_info(node);
1505         ir_mode   *mode  = get_irn_mode(node);
1506         ir_entity *ent;
1507         ir_node   *res;
1508         int       size;
1509
1510         if (mode_is_float(mode)) {
1511                 ir_node *new_op = be_transform_node(op);
1512                 if (USE_SSE2(env_cg)) {
1513                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1514                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1515                         ir_node *nomem     = new_rd_NoMem(irg);
1516
1517                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, nomem,
1518                                                new_op, noreg_xmm);
1519
1520                         size = get_mode_size_bits(mode);
1521                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1522
1523                         set_ia32_am_sc(res, ent);
1524                         set_ia32_op_type(res, ia32_AddrModeS);
1525                         set_ia32_ls_mode(res, mode);
1526                 } else {
1527                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1528                 }
1529         } else {
1530                 res = gen_unop(node, op, new_rd_ia32_Neg);
1531         }
1532
1533         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1534
1535         return res;
1536 }
1537
1538 /**
1539  * Transforms a Not node.
1540  *
1541  * @return The created ia32 Not node
1542  */
1543 static ir_node *gen_Not(ir_node *node) {
1544         ir_node *op   = get_Not_op(node);
1545         ir_mode *mode = get_irn_mode(node);
1546
1547         assert(mode != mode_b); /* should be lowered already */
1548
1549         assert (! mode_is_float(get_irn_mode(node)));
1550         return gen_unop(node, op, new_rd_ia32_Not);
1551 }
1552
1553
1554
1555 /**
1556  * Transforms an Abs node.
1557  *
1558  * @return The created ia32 Abs node
1559  */
1560 static ir_node *gen_Abs(ir_node *node)
1561 {
1562         ir_node   *block    = be_transform_node(get_nodes_block(node));
1563         ir_node   *op       = get_Abs_op(node);
1564         ir_node   *new_op   = be_transform_node(op);
1565         ir_graph  *irg      = current_ir_graph;
1566         dbg_info  *dbgi     = get_irn_dbg_info(node);
1567         ir_mode   *mode     = get_irn_mode(node);
1568         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1569         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1570         ir_node   *nomem    = new_NoMem();
1571         ir_node   *res;
1572         int       size;
1573         ir_entity *ent;
1574
1575         if (mode_is_float(mode)) {
1576                 if (USE_SSE2(env_cg)) {
1577                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, nomem, new_op, noreg_fp);
1578
1579                         size = get_mode_size_bits(mode);
1580                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1581
1582                         set_ia32_am_sc(res, ent);
1583
1584                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1585
1586                         set_ia32_op_type(res, ia32_AddrModeS);
1587                         set_ia32_ls_mode(res, mode);
1588                 } else {
1589                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1590                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1591                 }
1592         } else {
1593                 ir_node *xor;
1594                 ir_node *pval           = new_rd_ia32_ProduceVal(dbgi, irg, block);
1595                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op,
1596                                                            pval);
1597
1598                 add_irn_dep(pval, get_irg_frame(irg));
1599                 SET_IA32_ORIG_NODE(sign_extension,
1600                                    ia32_get_old_node_name(env_cg, node));
1601
1602                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, nomem, new_op,
1603                                       sign_extension);
1604                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1605
1606                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, nomem, xor,
1607                                       sign_extension);
1608                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1609         }
1610
1611         return res;
1612 }
1613
1614 /**
1615  * Transforms a Load.
1616  *
1617  * @return the created ia32 Load node
1618  */
1619 static ir_node *gen_Load(ir_node *node) {
1620         ir_node  *old_block = get_nodes_block(node);
1621         ir_node  *block   = be_transform_node(old_block);
1622         ir_node  *ptr     = get_Load_ptr(node);
1623         ir_node  *mem     = get_Load_mem(node);
1624         ir_node  *new_mem = be_transform_node(mem);
1625         ir_node  *base;
1626         ir_node  *index;
1627         ir_graph *irg     = current_ir_graph;
1628         dbg_info *dbgi    = get_irn_dbg_info(node);
1629         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1630         ir_mode  *mode    = get_Load_mode(node);
1631         ir_mode  *res_mode;
1632         ir_node  *new_op;
1633         ia32_address_t addr;
1634
1635         /* construct load address */
1636         memset(&addr, 0, sizeof(addr));
1637         ia32_create_address_mode(&addr, ptr, 0);
1638         base  = addr.base;
1639         index = addr.index;
1640
1641         if(base == NULL) {
1642                 base = noreg;
1643         } else {
1644                 base = be_transform_node(base);
1645         }
1646
1647         if(index == NULL) {
1648                 index = noreg;
1649         } else {
1650                 index = be_transform_node(index);
1651         }
1652
1653         if (mode_is_float(mode)) {
1654                 if (USE_SSE2(env_cg)) {
1655                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1656                                                     mode);
1657                         res_mode = mode_xmm;
1658                 } else {
1659                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1660                                                     mode);
1661                         res_mode = mode_vfp;
1662                 }
1663         } else {
1664                 if(mode == mode_b)
1665                         mode = mode_Iu;
1666
1667                 /* create a conv node with address mode for smaller modes */
1668                 if(get_mode_size_bits(mode) < 32) {
1669                         new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1670                                                       new_mem, noreg, mode);
1671                 } else {
1672                         new_op = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1673                 }
1674                 res_mode = mode_Iu;
1675         }
1676
1677         set_irn_pinned(new_op, get_irn_pinned(node));
1678         set_ia32_op_type(new_op, ia32_AddrModeS);
1679         set_ia32_ls_mode(new_op, mode);
1680         set_address(new_op, &addr);
1681
1682         /* make sure we are scheduled behind the initial IncSP/Barrier
1683          * to avoid spills being placed before it
1684          */
1685         if (block == get_irg_start_block(irg)) {
1686                 add_irn_dep(new_op, get_irg_frame(irg));
1687         }
1688
1689         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1690         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1691
1692         return new_op;
1693 }
1694
1695 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1696                        ir_node *ptr, ir_mode *mode, ir_node *other)
1697 {
1698         ir_node *load;
1699
1700         if(!is_Proj(node))
1701                 return 0;
1702
1703         /* we only use address mode if we're the only user of the load */
1704         if(get_irn_n_edges(node) > 1)
1705                 return 0;
1706
1707         load = get_Proj_pred(node);
1708         if(!is_Load(load))
1709                 return 0;
1710         if(get_nodes_block(load) != block)
1711                 return 0;
1712
1713         /* Store should be attached to the load */
1714         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1715                 return 0;
1716         /* store should have the same pointer as the load */
1717         if(get_Load_ptr(load) != ptr)
1718                 return 0;
1719
1720         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1721         if(other != NULL && get_nodes_block(other) == block
1722                         && heights_reachable_in_block(heights, other, load))
1723                 return 0;
1724
1725         assert(get_Load_mode(load) == mode);
1726
1727         return 1;
1728 }
1729
1730 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
1731                               ir_node *mem, ir_node *ptr, ir_mode *mode,
1732                               construct_binop_dest_func *func,
1733                               construct_binop_dest_func *func8bit,
1734                               int commutative)
1735 {
1736         ir_node *src_block = get_nodes_block(node);
1737         ir_node *block;
1738         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1739         ir_graph *irg      = current_ir_graph;
1740         dbg_info *dbgi;
1741         ir_node *new_node;
1742         ir_node *new_op;
1743         ia32_address_mode_t  am;
1744         ia32_address_t *addr = &am.addr;
1745         memset(&am, 0, sizeof(am));
1746
1747         if(use_dest_am(src_block, op1, mem, ptr, mode, op2)) {
1748                 build_address(&am, op1);
1749                 new_op = create_immediate_or_transform(op2, 0);
1750         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, mode, op1)) {
1751                 build_address(&am, op2);
1752                 new_op = create_immediate_or_transform(op1, 0);
1753         } else {
1754                 return NULL;
1755         }
1756
1757         if(addr->base == NULL)
1758                 addr->base = noreg_gp;
1759         if(addr->index == NULL)
1760                 addr->index = noreg_gp;
1761         if(addr->mem == NULL)
1762                 addr->mem = new_NoMem();
1763
1764         dbgi     = get_irn_dbg_info(node);
1765         block    = be_transform_node(src_block);
1766         if(get_mode_size_bits(mode) == 8) {
1767                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
1768                                     addr->mem, new_op);
1769         } else {
1770                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
1771                                 new_op);
1772         }
1773         set_address(new_node, addr);
1774         set_ia32_op_type(new_node, ia32_AddrModeD);
1775         set_ia32_ls_mode(new_node, mode);
1776         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1777
1778         return new_node;
1779 }
1780
1781 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
1782                              ir_node *ptr, ir_mode *mode,
1783                              construct_unop_dest_func *func)
1784 {
1785         ir_node *src_block = get_nodes_block(node);
1786         ir_node *block;
1787         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1788         ir_graph *irg      = current_ir_graph;
1789         dbg_info *dbgi;
1790         ir_node *new_node;
1791         ia32_address_mode_t  am;
1792         ia32_address_t *addr = &am.addr;
1793         memset(&am, 0, sizeof(am));
1794
1795         if(!use_dest_am(src_block, op, mem, ptr, mode, NULL))
1796                 return NULL;
1797
1798         build_address(&am, op);
1799
1800         if(addr->base == NULL)
1801                 addr->base = noreg_gp;
1802         if(addr->index == NULL)
1803                 addr->index = noreg_gp;
1804         if(addr->mem == NULL)
1805                 addr->mem = new_NoMem();
1806
1807         dbgi     = get_irn_dbg_info(node);
1808         block    = be_transform_node(src_block);
1809         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
1810         set_address(new_node, addr);
1811         set_ia32_op_type(new_node, ia32_AddrModeD);
1812         set_ia32_ls_mode(new_node, mode);
1813         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1814
1815         return new_node;
1816 }
1817
1818 static ir_node *try_create_dest_am(ir_node *node) {
1819         ir_node  *val    = get_Store_value(node);
1820         ir_node  *mem    = get_Store_mem(node);
1821         ir_node  *ptr    = get_Store_ptr(node);
1822         ir_mode  *mode   = get_irn_mode(val);
1823         ir_node  *op1;
1824         ir_node  *op2;
1825         ir_node  *new_node;
1826
1827         /* handle only GP modes for now... */
1828         if(!mode_needs_gp_reg(mode))
1829                 return NULL;
1830
1831         /* store must be the only user of the val node */
1832         if(get_irn_n_edges(val) > 1)
1833                 return NULL;
1834
1835         switch(get_irn_opcode(val)) {
1836         case iro_Add:
1837                 op1      = get_Add_left(val);
1838                 op2      = get_Add_right(val);
1839                 if(is_Const_1(op2)) {
1840                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1841                                                 new_rd_ia32_IncMem);
1842                         break;
1843                 } else if(is_Const_Minus_1(op2)) {
1844                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1845                                                 new_rd_ia32_DecMem);
1846                         break;
1847                 }
1848                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1849                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit, 1);
1850                 break;
1851         case iro_Sub:
1852                 op1      = get_Sub_left(val);
1853                 op2      = get_Sub_right(val);
1854                 if(is_Const(op2)) {
1855                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
1856                                    "found\n");
1857                 }
1858                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1859                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit, 0);
1860                 break;
1861         case iro_And:
1862                 op1      = get_And_left(val);
1863                 op2      = get_And_right(val);
1864                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1865                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit, 1);
1866                 break;
1867         case iro_Or:
1868                 op1      = get_Or_left(val);
1869                 op2      = get_Or_right(val);
1870                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1871                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit, 1);
1872                 break;
1873         case iro_Eor:
1874                 op1      = get_Eor_left(val);
1875                 op2      = get_Eor_right(val);
1876                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1877                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit, 1);
1878                 break;
1879         case iro_Shl:
1880                 op1      = get_Shl_left(val);
1881                 op2      = get_Shl_right(val);
1882                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1883                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem, 0);
1884                 break;
1885         case iro_Shr:
1886                 op1      = get_Shr_left(val);
1887                 op2      = get_Shr_right(val);
1888                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1889                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem, 0);
1890                 break;
1891         case iro_Shrs:
1892                 op1      = get_Shrs_left(val);
1893                 op2      = get_Shrs_right(val);
1894                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1895                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem, 0);
1896                 break;
1897         case iro_Rot:
1898                 op1      = get_Rot_left(val);
1899                 op2      = get_Rot_right(val);
1900                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1901                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem, 0);
1902                 break;
1903         /* TODO: match ROR patterns... */
1904         case iro_Minus:
1905                 op1      = get_Minus_op(val);
1906                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
1907                 break;
1908         case iro_Not:
1909                 /* should be lowered already */
1910                 assert(mode != mode_b);
1911                 op1      = get_Not_op(val);
1912                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
1913                 break;
1914         default:
1915                 return NULL;
1916         }
1917
1918         return new_node;
1919 }
1920
1921 /**
1922  * Transforms a Store.
1923  *
1924  * @return the created ia32 Store node
1925  */
1926 static ir_node *gen_Store(ir_node *node) {
1927         ir_node  *block   = be_transform_node(get_nodes_block(node));
1928         ir_node  *ptr     = get_Store_ptr(node);
1929         ir_node  *base;
1930         ir_node  *index;
1931         ir_node  *val     = get_Store_value(node);
1932         ir_node  *new_val;
1933         ir_node  *mem     = get_Store_mem(node);
1934         ir_node  *new_mem = be_transform_node(mem);
1935         ir_graph *irg     = current_ir_graph;
1936         dbg_info *dbgi    = get_irn_dbg_info(node);
1937         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1938         ir_mode  *mode    = get_irn_mode(val);
1939         ir_node  *new_op;
1940         ia32_address_t addr;
1941
1942         /* check for destination address mode */
1943         new_op = try_create_dest_am(node);
1944         if(new_op != NULL)
1945                 return new_op;
1946
1947         /* construct store address */
1948         memset(&addr, 0, sizeof(addr));
1949         ia32_create_address_mode(&addr, ptr, 0);
1950         base  = addr.base;
1951         index = addr.index;
1952
1953         if(base == NULL) {
1954                 base = noreg;
1955         } else {
1956                 base = be_transform_node(base);
1957         }
1958
1959         if(index == NULL) {
1960                 index = noreg;
1961         } else {
1962                 index = be_transform_node(index);
1963         }
1964
1965         if (mode_is_float(mode)) {
1966                 new_val = be_transform_node(val);
1967                 if (USE_SSE2(env_cg)) {
1968                         new_op = new_rd_ia32_xStore(dbgi, irg, block, base, index, new_mem,
1969                                                     new_val);
1970                 } else {
1971                         new_op = new_rd_ia32_vfst(dbgi, irg, block, base, index, new_mem, new_val,
1972                                                   mode);
1973                 }
1974         } else {
1975                 new_val = create_immediate_or_transform(val, 0);
1976                 if(mode == mode_b)
1977                         mode = mode_Iu;
1978
1979                 if (get_mode_size_bits(mode) == 8) {
1980                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, base, index, new_mem,
1981                                                        new_val);
1982                 } else {
1983                         new_op = new_rd_ia32_Store(dbgi, irg, block, base, index, new_mem,
1984                                                    new_val);
1985                 }
1986         }
1987
1988         set_irn_pinned(new_op, get_irn_pinned(node));
1989         set_ia32_op_type(new_op, ia32_AddrModeD);
1990         set_ia32_ls_mode(new_op, mode);
1991
1992         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1993         set_address(new_op, &addr);
1994         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1995
1996         return new_op;
1997 }
1998
1999 static ir_node *create_Switch(ir_node *node)
2000 {
2001         ir_graph *irg     = current_ir_graph;
2002         dbg_info *dbgi    = get_irn_dbg_info(node);
2003         ir_node  *block   = be_transform_node(get_nodes_block(node));
2004         ir_node  *sel     = get_Cond_selector(node);
2005         ir_node  *new_sel = be_transform_node(sel);
2006         ir_node  *res;
2007         int switch_min    = INT_MAX;
2008         const ir_edge_t *edge;
2009
2010         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2011
2012         /* determine the smallest switch case value */
2013         foreach_out_edge(node, edge) {
2014                 ir_node *proj = get_edge_src_irn(edge);
2015                 int      pn   = get_Proj_proj(proj);
2016                 if(pn < switch_min)
2017                         switch_min = pn;
2018         }
2019
2020         if (switch_min != 0) {
2021                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2022
2023                 /* if smallest switch case is not 0 we need an additional sub */
2024                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2025                 add_ia32_am_offs_int(new_sel, -switch_min);
2026                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2027
2028                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2029         }
2030
2031         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
2032         set_ia32_pncode(res, get_Cond_defaultProj(node));
2033
2034         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2035
2036         return res;
2037 }
2038
2039 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
2040 {
2041         ir_graph *irg = current_ir_graph;
2042         ir_node  *flags;
2043         ir_node  *new_op;
2044         ir_node  *noreg;
2045         ir_node  *nomem;
2046         ir_node  *new_block;
2047         dbg_info *dbgi;
2048
2049         /* we have a Cmp as input */
2050         if(is_Proj(node)) {
2051                 ir_node *pred = get_Proj_pred(node);
2052                 if(is_Cmp(pred)) {
2053                         flags    = be_transform_node(pred);
2054                         *pnc_out = get_Proj_proj(node);
2055                         return flags;
2056                 }
2057         }
2058
2059         /* a mode_b value, we have to compare it against 0 */
2060         dbgi      = get_irn_dbg_info(node);
2061         new_block = be_transform_node(get_nodes_block(node));
2062         new_op    = be_transform_node(node);
2063         noreg     = ia32_new_NoReg_gp(env_cg);
2064         nomem     = new_NoMem();
2065         flags     = new_rd_ia32_Test(dbgi, irg, new_block, noreg, noreg, nomem,
2066                                      new_op, new_op, 0, 0);
2067         *pnc_out  = pn_Cmp_Lg;
2068         return flags;
2069 }
2070
2071 static ir_node *gen_Cond(ir_node *node) {
2072         ir_node  *block     = get_nodes_block(node);
2073         ir_node  *new_block = be_transform_node(block);
2074         ir_graph *irg       = current_ir_graph;
2075         dbg_info *dbgi      = get_irn_dbg_info(node);
2076         ir_node  *sel       = get_Cond_selector(node);
2077         ir_mode  *sel_mode  = get_irn_mode(sel);
2078         ir_node  *res;
2079         ir_node  *flags     = NULL;
2080         pn_Cmp    pnc;
2081
2082         if (sel_mode != mode_b) {
2083                 return create_Switch(node);
2084         }
2085
2086         /* we get flags from a cmp */
2087         flags = get_flags_node(sel, &pnc);
2088
2089         res = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2090         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2091
2092         return res;
2093 }
2094
2095
2096
2097 /**
2098  * Transforms a CopyB node.
2099  *
2100  * @return The transformed node.
2101  */
2102 static ir_node *gen_CopyB(ir_node *node) {
2103         ir_node  *block    = be_transform_node(get_nodes_block(node));
2104         ir_node  *src      = get_CopyB_src(node);
2105         ir_node  *new_src  = be_transform_node(src);
2106         ir_node  *dst      = get_CopyB_dst(node);
2107         ir_node  *new_dst  = be_transform_node(dst);
2108         ir_node  *mem      = get_CopyB_mem(node);
2109         ir_node  *new_mem  = be_transform_node(mem);
2110         ir_node  *res      = NULL;
2111         ir_graph *irg      = current_ir_graph;
2112         dbg_info *dbgi     = get_irn_dbg_info(node);
2113         int      size      = get_type_size_bytes(get_CopyB_type(node));
2114         int      rem;
2115
2116         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2117         /* then we need the size explicitly in ECX.                    */
2118         if (size >= 32 * 4) {
2119                 rem = size & 0x3; /* size % 4 */
2120                 size >>= 2;
2121
2122                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2123                 if(size == 0) {
2124                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2125                                    node);
2126                         set_ia32_flags(res, get_ia32_flags(res) | arch_irn_flags_modify_flags);
2127                 }
2128                 add_irn_dep(res, get_irg_frame(irg));
2129
2130                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
2131                 /* we misuse the pncode field for the copyb size */
2132                 set_ia32_pncode(res, rem);
2133         } else {
2134                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
2135                 set_ia32_pncode(res, size);
2136         }
2137
2138         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2139
2140         return res;
2141 }
2142
2143 static ir_node *gen_be_Copy(ir_node *node)
2144 {
2145         ir_node *result = be_duplicate_node(node);
2146         ir_mode *mode   = get_irn_mode(result);
2147
2148         if (mode_needs_gp_reg(mode)) {
2149                 set_irn_mode(result, mode_Iu);
2150         }
2151
2152         return result;
2153 }
2154
2155 /**
2156  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2157  * to fold an and into a test node
2158  */
2159 static int can_fold_test_and(ir_node *node)
2160 {
2161         const ir_edge_t *edge;
2162
2163         /** we can only have eq and lg projs */
2164         foreach_out_edge(node, edge) {
2165                 ir_node *proj = get_edge_src_irn(edge);
2166                 pn_Cmp   pnc  = get_Proj_proj(proj);
2167                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2168                         return 0;
2169         }
2170
2171         return 1;
2172 }
2173
2174 static ir_node *try_create_Test(ir_node *node)
2175 {
2176         ir_graph *irg       = current_ir_graph;
2177         dbg_info *dbgi      = get_irn_dbg_info(node);
2178         ir_node  *block     = get_nodes_block(node);
2179         ir_node  *new_block = be_transform_node(block);
2180         ir_node  *cmp_left  = get_Cmp_left(node);
2181         ir_node  *cmp_right = get_Cmp_right(node);
2182         ir_mode  *mode;
2183         ir_node  *left;
2184         ir_node  *right;
2185         ir_node  *res;
2186         ia32_address_mode_t  am;
2187         ia32_address_t      *addr = &am.addr;
2188         int                  cmp_unsigned;
2189
2190         /* can we use a test instruction? */
2191         if(!is_Const_0(cmp_right))
2192                 return NULL;
2193
2194         if(is_And(cmp_left) && get_irn_n_edges(cmp_left) == 1 &&
2195                         can_fold_test_and(node)) {
2196                 ir_node *and_left  = get_And_left(cmp_left);
2197                 ir_node *and_right = get_And_right(cmp_left);
2198
2199                 mode  = get_irn_mode(and_left);
2200                 left  = and_left;
2201                 right = and_right;
2202         } else {
2203                 mode  = get_irn_mode(cmp_left);
2204                 left  = cmp_left;
2205                 right = cmp_left;
2206         }
2207
2208         assert(get_mode_size_bits(mode) <= 32);
2209
2210         match_arguments(&am, block, left, right, match_commutative |
2211                         match_8_bit_am | match_16_bit_am | match_am_and_immediates);
2212
2213         cmp_unsigned = !mode_is_signed(mode);
2214         if(get_mode_size_bits(mode) == 8) {
2215                 res = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2216                                            addr->index, addr->mem, am.new_op1,
2217                                            am.new_op2, am.ins_permuted, cmp_unsigned);
2218         } else {
2219                 res = new_rd_ia32_Test(dbgi, irg, new_block, addr->base, addr->index,
2220                                        addr->mem, am.new_op1, am.new_op2,
2221                                        am.ins_permuted, cmp_unsigned);
2222         }
2223         set_am_attributes(res, &am);
2224         assert(mode != NULL);
2225         set_ia32_ls_mode(res, mode);
2226
2227         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2228
2229         res = fix_mem_proj(res, &am);
2230         return res;
2231 }
2232
2233 static ir_node *create_Fucom(ir_node *node)
2234 {
2235         ir_graph *irg       = current_ir_graph;
2236         dbg_info *dbgi      = get_irn_dbg_info(node);
2237         ir_node  *block     = get_nodes_block(node);
2238         ir_node  *new_block = be_transform_node(block);
2239         ir_node  *left      = get_Cmp_left(node);
2240         ir_node  *new_left  = be_transform_node(left);
2241         ir_node  *right     = get_Cmp_right(node);
2242         ir_node  *new_right;
2243         ir_node  *res;
2244
2245         if(transform_config.use_fucomi) {
2246                 new_right = be_transform_node(right);
2247                 res = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left, new_right, 0);
2248                 set_ia32_commutative(res);
2249                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2250         } else {
2251                 if(transform_config.use_ftst && is_Const_null(right)) {
2252                         res = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left, 0);
2253                 } else {
2254                         new_right = be_transform_node(right);
2255                         res       = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2256                                                                                                  new_right, 0);
2257                 }
2258
2259                 set_ia32_commutative(res);
2260
2261                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2262
2263                 res = new_rd_ia32_Sahf(dbgi, irg, new_block, res);
2264                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2265         }
2266
2267         return res;
2268 }
2269
2270 static ir_node *create_Ucomi(ir_node *node)
2271 {
2272         ir_graph *irg       = current_ir_graph;
2273         dbg_info *dbgi      = get_irn_dbg_info(node);
2274         ir_node  *src_block = get_nodes_block(node);
2275         ir_node  *new_block = be_transform_node(src_block);
2276         ir_node  *left      = get_Cmp_left(node);
2277         ir_node  *right     = get_Cmp_right(node);
2278         ir_node  *new_node;
2279         ia32_address_mode_t  am;
2280         ia32_address_t      *addr = &am.addr;
2281
2282         match_arguments(&am, src_block, left, right, match_commutative);
2283
2284         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2285                                      addr->mem, am.new_op1, am.new_op2,
2286                                      am.ins_permuted);
2287         set_am_attributes(new_node, &am);
2288
2289         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2290
2291         new_node = fix_mem_proj(new_node, &am);
2292
2293         return new_node;
2294 }
2295
2296 static ir_node *gen_Cmp(ir_node *node)
2297 {
2298         ir_graph *irg       = current_ir_graph;
2299         dbg_info *dbgi      = get_irn_dbg_info(node);
2300         ir_node  *block     = get_nodes_block(node);
2301         ir_node  *new_block = be_transform_node(block);
2302         ir_node  *left      = get_Cmp_left(node);
2303         ir_node  *right     = get_Cmp_right(node);
2304         ir_mode  *cmp_mode  = get_irn_mode(left);
2305         ir_node  *res;
2306         ia32_address_mode_t  am;
2307         ia32_address_t      *addr = &am.addr;
2308         int                  cmp_unsigned;
2309
2310         if(mode_is_float(cmp_mode)) {
2311                 if (USE_SSE2(env_cg)) {
2312                         return create_Ucomi(node);
2313                 } else {
2314                         return create_Fucom(node);
2315                 }
2316         }
2317
2318         assert(mode_needs_gp_reg(cmp_mode));
2319
2320         /* we prefer the Test instruction where possible except cases where
2321          * we can use SourceAM */
2322         if(!use_source_address_mode(block, left, right) &&
2323                         !use_source_address_mode(block, right, left)) {
2324                 res = try_create_Test(node);
2325                 if(res != NULL)
2326                         return res;
2327         }
2328
2329         match_arguments(&am, block, left, right,
2330                         match_commutative | match_8_bit_am | match_16_bit_am |
2331                         match_am_and_immediates);
2332
2333         cmp_unsigned = !mode_is_signed(get_irn_mode(left));
2334         if(get_mode_size_bits(cmp_mode) == 8) {
2335                 res = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base, addr->index,
2336                                           addr->mem, am.new_op1, am.new_op2,
2337                                           am.ins_permuted, cmp_unsigned);
2338         } else {
2339                 res = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base, addr->index,
2340                                       addr->mem, am.new_op1, am.new_op2,
2341                                       am.ins_permuted, cmp_unsigned);
2342         }
2343         set_am_attributes(res, &am);
2344         assert(cmp_mode != NULL);
2345         set_ia32_ls_mode(res, cmp_mode);
2346
2347         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2348
2349         res = fix_mem_proj(res, &am);
2350
2351         return res;
2352 }
2353
2354 static ir_node *create_CMov(ir_node *node, ir_node *new_flags, pn_Cmp pnc)
2355 {
2356         ir_graph            *irg           = current_ir_graph;
2357         dbg_info            *dbgi          = get_irn_dbg_info(node);
2358         ir_node             *block         = get_nodes_block(node);
2359         ir_node             *new_block     = be_transform_node(block);
2360         ir_node             *val_true      = get_Psi_val(node, 0);
2361         ir_node             *val_false     = get_Psi_default(node);
2362         ir_node             *new_node;
2363         match_flags_t        match_flags;
2364         ia32_address_mode_t  am;
2365         ia32_address_t      *addr;
2366
2367         assert(transform_config.use_cmov);
2368         assert(mode_needs_gp_reg(get_irn_mode(val_true)));
2369
2370         addr = &am.addr;
2371
2372         match_flags = match_commutative | match_no_immediate | match_16_bit_am
2373                 | match_force_32bit_op;
2374
2375         match_arguments(&am, block, val_false, val_true, match_flags);
2376
2377         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2378                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2379                                     am.ins_permuted, pnc);
2380         set_am_attributes(new_node, &am);
2381
2382         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2383
2384         new_node = fix_mem_proj(new_node, &am);
2385
2386         return new_node;
2387 }
2388
2389
2390
2391 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2392                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node)
2393 {
2394         ir_graph *irg   = current_ir_graph;
2395         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2396         ir_node  *nomem = new_NoMem();
2397         ir_node  *res;
2398
2399         res = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc);
2400         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2401         res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2402                                        nomem, res, mode_Bu);
2403         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2404
2405         return res;
2406 }
2407
2408 /**
2409  * Transforms a Psi node into CMov.
2410  *
2411  * @return The transformed node.
2412  */
2413 static ir_node *gen_Psi(ir_node *node)
2414 {
2415         dbg_info *dbgi        = get_irn_dbg_info(node);
2416         ir_node  *block       = get_nodes_block(node);
2417         ir_node  *new_block   = be_transform_node(block);
2418         ir_node  *psi_true    = get_Psi_val(node, 0);
2419         ir_node  *psi_default = get_Psi_default(node);
2420         ir_node  *cond        = get_Psi_cond(node, 0);
2421         ir_node  *flags       = NULL;
2422         ir_node  *res;
2423         ir_mode  *cmp_mode;
2424         pn_Cmp    pnc;
2425
2426         assert(get_Psi_n_conds(node) == 1);
2427         assert(get_irn_mode(cond) == mode_b);
2428         assert(mode_needs_gp_reg(get_irn_mode(node)));
2429
2430         flags = get_flags_node(cond, &pnc);
2431
2432         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2433                 res = create_set_32bit(dbgi, new_block, flags, pnc, node);
2434         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2435                 pnc = get_negated_pnc(pnc, cmp_mode);
2436                 res = create_set_32bit(dbgi, new_block, flags, pnc, node);
2437         } else {
2438                 res = create_CMov(node, flags, pnc);
2439         }
2440         return res;
2441 }
2442
2443
2444 /**
2445  * Create a conversion from x87 state register to general purpose.
2446  */
2447 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2448         ir_node         *block      = be_transform_node(get_nodes_block(node));
2449         ir_node         *op         = get_Conv_op(node);
2450         ir_node         *new_op     = be_transform_node(op);
2451         ia32_code_gen_t *cg         = env_cg;
2452         ir_graph        *irg        = current_ir_graph;
2453         dbg_info        *dbgi       = get_irn_dbg_info(node);
2454         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2455         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2456         ir_mode         *mode       = get_irn_mode(node);
2457         ir_node         *fist, *load;
2458
2459         /* do a fist */
2460         fist = new_rd_ia32_vfist(dbgi, irg, block, get_irg_frame(irg), noreg,
2461                                  new_NoMem(), new_op, trunc_mode);
2462
2463         set_irn_pinned(fist, op_pin_state_floats);
2464         set_ia32_use_frame(fist);
2465         set_ia32_op_type(fist, ia32_AddrModeD);
2466
2467         assert(get_mode_size_bits(mode) <= 32);
2468         /* exception we can only store signed 32 bit integers, so for unsigned
2469            we store a 64bit (signed) integer and load the lower bits */
2470         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2471                 set_ia32_ls_mode(fist, mode_Ls);
2472         } else {
2473                 set_ia32_ls_mode(fist, mode_Is);
2474         }
2475         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2476
2477         /* do a Load */
2478         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2479
2480         set_irn_pinned(load, op_pin_state_floats);
2481         set_ia32_use_frame(load);
2482         set_ia32_op_type(load, ia32_AddrModeS);
2483         set_ia32_ls_mode(load, mode_Is);
2484         if(get_ia32_ls_mode(fist) == mode_Ls) {
2485                 ia32_attr_t *attr = get_ia32_attr(load);
2486                 attr->data.need_64bit_stackent = 1;
2487         } else {
2488                 ia32_attr_t *attr = get_ia32_attr(load);
2489                 attr->data.need_32bit_stackent = 1;
2490         }
2491         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2492
2493         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2494 }
2495
2496 /**
2497  * Creates a x87 strict Conv by placing a Sore and a Load
2498  */
2499 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
2500 {
2501         ir_node  *block    = get_nodes_block(node);
2502         ir_graph *irg      = current_ir_graph;
2503         dbg_info *dbgi     = get_irn_dbg_info(node);
2504         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2505         ir_node  *nomem    = new_NoMem();
2506         ir_node  *frame    = get_irg_frame(irg);
2507         ir_node  *store, *load;
2508         ir_node  *res;
2509
2510         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
2511                                  tgt_mode);
2512         set_ia32_use_frame(store);
2513         set_ia32_op_type(store, ia32_AddrModeD);
2514         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2515
2516         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2517                                 tgt_mode);
2518         set_ia32_use_frame(load);
2519         set_ia32_op_type(load, ia32_AddrModeS);
2520         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2521
2522         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2523         return res;
2524 }
2525
2526 static ir_node *create_Immediate(ir_entity *symconst, int symconst_sign, long val)
2527 {
2528         ir_graph *irg         = current_ir_graph;
2529         ir_node  *start_block = get_irg_start_block(irg);
2530         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block,
2531                                                       symconst, symconst_sign, val);
2532         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
2533
2534         return immediate;
2535 }
2536
2537 /**
2538  * Create a conversion from general purpose to x87 register
2539  */
2540 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2541         ir_node  *src_block  = get_nodes_block(node);
2542         ir_node  *block      = be_transform_node(src_block);
2543         ir_graph *irg        = current_ir_graph;
2544         dbg_info *dbgi       = get_irn_dbg_info(node);
2545         ir_node  *op         = get_Conv_op(node);
2546         ir_node  *new_op;
2547         ir_node  *noreg;
2548         ir_node  *nomem;
2549         ir_mode  *mode;
2550         ir_mode  *store_mode;
2551         ir_node  *fild;
2552         ir_node  *store;
2553         ir_node  *res;
2554         int       src_bits;
2555
2556         /* fild can use source AM if the operand is a signed 32bit integer */
2557         if (src_mode == mode_Is) {
2558                 ia32_address_mode_t am;
2559
2560                 match_arguments(&am, src_block, NULL, op, match_no_immediate);
2561                 if (am.op_type == ia32_AddrModeS) {
2562                         ia32_address_t *addr = &am.addr;
2563
2564                         fild = new_rd_ia32_vfild(dbgi, irg, block, addr->base, addr->index, addr->mem);
2565                         res  = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2566
2567                         set_am_attributes(fild, &am);
2568                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
2569
2570                         fix_mem_proj(fild, &am);
2571
2572                         return res;
2573                 }
2574                 new_op = am.new_op2;
2575         } else {
2576                 new_op = be_transform_node(op);
2577         }
2578
2579         noreg  = ia32_new_NoReg_gp(env_cg);
2580         nomem  = new_NoMem();
2581         mode   = get_irn_mode(op);
2582
2583         /* first convert to 32 bit signed if necessary */
2584         src_bits = get_mode_size_bits(src_mode);
2585         if (src_bits == 8) {
2586                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
2587                                                   new_op, src_mode);
2588                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2589                 mode = mode_Is;
2590         } else if (src_bits < 32) {
2591                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
2592                                               new_op, src_mode);
2593                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2594                 mode = mode_Is;
2595         }
2596
2597         assert(get_mode_size_bits(mode) == 32);
2598
2599         /* do a store */
2600         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
2601                                   new_op);
2602
2603         set_ia32_use_frame(store);
2604         set_ia32_op_type(store, ia32_AddrModeD);
2605         set_ia32_ls_mode(store, mode_Iu);
2606
2607         /* exception for 32bit unsigned, do a 64bit spill+load */
2608         if(!mode_is_signed(mode)) {
2609                 ir_node *in[2];
2610                 /* store a zero */
2611                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
2612
2613                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
2614                                                         get_irg_frame(irg), noreg, nomem,
2615                                                         zero_const);
2616
2617                 set_ia32_use_frame(zero_store);
2618                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2619                 add_ia32_am_offs_int(zero_store, 4);
2620                 set_ia32_ls_mode(zero_store, mode_Iu);
2621
2622                 in[0] = zero_store;
2623                 in[1] = store;
2624
2625                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2626                 store_mode = mode_Ls;
2627         } else {
2628                 store_mode = mode_Is;
2629         }
2630
2631         /* do a fild */
2632         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2633
2634         set_ia32_use_frame(fild);
2635         set_ia32_op_type(fild, ia32_AddrModeS);
2636         set_ia32_ls_mode(fild, store_mode);
2637
2638         res = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2639
2640         return res;
2641 }
2642
2643 /**
2644  * Crete a conversion from one integer mode into another one
2645  */
2646 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2647                                 dbg_info *dbgi, ir_node *block, ir_node *op,
2648                                 ir_node *node)
2649 {
2650         ir_graph *irg       = current_ir_graph;
2651         int       src_bits  = get_mode_size_bits(src_mode);
2652         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2653         ir_node  *new_block = be_transform_node(block);
2654         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2655         ir_node  *new_op;
2656         ir_node  *res;
2657         ir_mode  *smaller_mode;
2658         int       smaller_bits;
2659         ia32_address_mode_t  am;
2660         ia32_address_t      *addr = &am.addr;
2661
2662         if (src_bits < tgt_bits) {
2663                 smaller_mode = src_mode;
2664                 smaller_bits = src_bits;
2665         } else {
2666                 smaller_mode = tgt_mode;
2667                 smaller_bits = tgt_bits;
2668         }
2669
2670         memset(&am, 0, sizeof(am));
2671         if(use_source_address_mode(block, op, NULL)) {
2672                 build_address(&am, op);
2673                 new_op     = noreg;
2674                 am.op_type = ia32_AddrModeS;
2675         } else {
2676                 new_op     = be_transform_node(op);
2677                 am.op_type = ia32_Normal;
2678         }
2679         if(addr->base == NULL)
2680                 addr->base = noreg;
2681         if(addr->index == NULL)
2682                 addr->index = noreg;
2683         if(addr->mem == NULL)
2684                 addr->mem = new_NoMem();
2685
2686         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2687         if (smaller_bits == 8) {
2688                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
2689                                                addr->index, addr->mem, new_op,
2690                                                smaller_mode);
2691         } else {
2692                 res = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
2693                                            addr->index, addr->mem, new_op,
2694                                            smaller_mode);
2695         }
2696
2697         set_am_attributes(res, &am);
2698         set_ia32_ls_mode(res, smaller_mode);
2699         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2700         res = fix_mem_proj(res, &am);
2701
2702         return res;
2703 }
2704
2705 /**
2706  * Transforms a Conv node.
2707  *
2708  * @return The created ia32 Conv node
2709  */
2710 static ir_node *gen_Conv(ir_node *node) {
2711         ir_node  *block     = get_nodes_block(node);
2712         ir_node  *new_block = be_transform_node(block);
2713         ir_node  *op        = get_Conv_op(node);
2714         ir_node  *new_op    = NULL;
2715         ir_graph *irg       = current_ir_graph;
2716         dbg_info *dbgi      = get_irn_dbg_info(node);
2717         ir_mode  *src_mode  = get_irn_mode(op);
2718         ir_mode  *tgt_mode  = get_irn_mode(node);
2719         int       src_bits  = get_mode_size_bits(src_mode);
2720         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2721         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2722         ir_node  *nomem     = new_rd_NoMem(irg);
2723         ir_node  *res       = NULL;
2724
2725         if (src_mode == mode_b) {
2726                 assert(mode_is_int(tgt_mode));
2727                 /* nothing to do, we already model bools as 0/1 ints */
2728                 return be_transform_node(op);
2729         }
2730
2731         if (src_mode == tgt_mode) {
2732                 if (get_Conv_strict(node)) {
2733                         if (USE_SSE2(env_cg)) {
2734                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2735                                 return be_transform_node(op);
2736                         }
2737                 } else {
2738                         /* this should be optimized already, but who knows... */
2739                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2740                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2741                         return be_transform_node(op);
2742                 }
2743         }
2744
2745         if (mode_is_float(src_mode)) {
2746                 new_op = be_transform_node(op);
2747                 /* we convert from float ... */
2748                 if (mode_is_float(tgt_mode)) {
2749                         if(src_mode == mode_E && tgt_mode == mode_D
2750                                         && !get_Conv_strict(node)) {
2751                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2752                                 return new_op;
2753                         }
2754
2755                         /* ... to float */
2756                         if (USE_SSE2(env_cg)) {
2757                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2758                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
2759                                                              nomem, new_op);
2760                                 set_ia32_ls_mode(res, tgt_mode);
2761                         } else {
2762                                 if(get_Conv_strict(node)) {
2763                                         res = gen_x87_strict_conv(tgt_mode, new_op);
2764                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2765                                         return res;
2766                                 }
2767                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2768                                 return new_op;
2769                         }
2770                 } else {
2771                         /* ... to int */
2772                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2773                         if (USE_SSE2(env_cg)) {
2774                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
2775                                                             nomem, new_op);
2776                                 set_ia32_ls_mode(res, src_mode);
2777                         } else {
2778                                 return gen_x87_fp_to_gp(node);
2779                         }
2780                 }
2781         } else {
2782                 /* we convert from int ... */
2783                 if (mode_is_float(tgt_mode)) {
2784                         /* ... to float */
2785                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2786                         if (USE_SSE2(env_cg)) {
2787                                 new_op = be_transform_node(op);
2788                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
2789                                                             nomem, new_op);
2790                                 set_ia32_ls_mode(res, tgt_mode);
2791                         } else {
2792                                 res = gen_x87_gp_to_fp(node, src_mode);
2793                                 if(get_Conv_strict(node)) {
2794                                         res = gen_x87_strict_conv(tgt_mode, res);
2795                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
2796                                                            ia32_get_old_node_name(env_cg, node));
2797                                 }
2798                                 return res;
2799                         }
2800                 } else if(tgt_mode == mode_b) {
2801                         /* mode_b lowering already took care that we only have 0/1 values */
2802                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2803                             src_mode, tgt_mode));
2804                         return be_transform_node(op);
2805                 } else {
2806                         /* to int */
2807                         if (src_bits == tgt_bits) {
2808                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2809                                     src_mode, tgt_mode));
2810                                 return be_transform_node(op);
2811                         }
2812
2813                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
2814                         return res;
2815                 }
2816         }
2817
2818         return res;
2819 }
2820
2821 static int check_immediate_constraint(long val, char immediate_constraint_type)
2822 {
2823         switch (immediate_constraint_type) {
2824         case 0:
2825                 return 1;
2826         case 'I':
2827                 return val >= 0 && val <= 32;
2828         case 'J':
2829                 return val >= 0 && val <= 63;
2830         case 'K':
2831                 return val >= -128 && val <= 127;
2832         case 'L':
2833                 return val == 0xff || val == 0xffff;
2834         case 'M':
2835                 return val >= 0 && val <= 3;
2836         case 'N':
2837                 return val >= 0 && val <= 255;
2838         case 'O':
2839                 return val >= 0 && val <= 127;
2840         default:
2841                 break;
2842         }
2843         panic("Invalid immediate constraint found");
2844         return 0;
2845 }
2846
2847 static ir_node *try_create_Immediate(ir_node *node,
2848                                      char immediate_constraint_type)
2849 {
2850         int          minus         = 0;
2851         tarval      *offset        = NULL;
2852         int          offset_sign   = 0;
2853         long         val = 0;
2854         ir_entity   *symconst_ent  = NULL;
2855         int          symconst_sign = 0;
2856         ir_mode     *mode;
2857         ir_node     *cnst          = NULL;
2858         ir_node     *symconst      = NULL;
2859         ir_node     *res;
2860
2861         mode = get_irn_mode(node);
2862         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2863                 return NULL;
2864         }
2865
2866         if(is_Minus(node)) {
2867                 minus = 1;
2868                 node  = get_Minus_op(node);
2869         }
2870
2871         if(is_Const(node)) {
2872                 cnst        = node;
2873                 symconst    = NULL;
2874                 offset_sign = minus;
2875         } else if(is_SymConst(node)) {
2876                 cnst          = NULL;
2877                 symconst      = node;
2878                 symconst_sign = minus;
2879         } else if(is_Add(node)) {
2880                 ir_node *left  = get_Add_left(node);
2881                 ir_node *right = get_Add_right(node);
2882                 if(is_Const(left) && is_SymConst(right)) {
2883                         cnst          = left;
2884                         symconst      = right;
2885                         symconst_sign = minus;
2886                         offset_sign   = minus;
2887                 } else if(is_SymConst(left) && is_Const(right)) {
2888                         cnst          = right;
2889                         symconst      = left;
2890                         symconst_sign = minus;
2891                         offset_sign   = minus;
2892                 }
2893         } else if(is_Sub(node)) {
2894                 ir_node *left  = get_Sub_left(node);
2895                 ir_node *right = get_Sub_right(node);
2896                 if(is_Const(left) && is_SymConst(right)) {
2897                         cnst          = left;
2898                         symconst      = right;
2899                         symconst_sign = !minus;
2900                         offset_sign   = minus;
2901                 } else if(is_SymConst(left) && is_Const(right)) {
2902                         cnst          = right;
2903                         symconst      = left;
2904                         symconst_sign = minus;
2905                         offset_sign   = !minus;
2906                 }
2907         } else {
2908                 return NULL;
2909         }
2910
2911         if(cnst != NULL) {
2912                 offset = get_Const_tarval(cnst);
2913                 if(tarval_is_long(offset)) {
2914                         val = get_tarval_long(offset);
2915                 } else {
2916                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2917                                    "long?\n", cnst);
2918                         return NULL;
2919                 }
2920
2921                 if(!check_immediate_constraint(val, immediate_constraint_type))
2922                         return NULL;
2923         }
2924         if(symconst != NULL) {
2925                 if(immediate_constraint_type != 0) {
2926                         /* we need full 32bits for symconsts */
2927                         return NULL;
2928                 }
2929
2930                 /* unfortunately the assembler/linker doesn't support -symconst */
2931                 if(symconst_sign)
2932                         return NULL;
2933
2934                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2935                         return NULL;
2936                 symconst_ent = get_SymConst_entity(symconst);
2937         }
2938         if(cnst == NULL && symconst == NULL)
2939                 return NULL;
2940
2941         if(offset_sign && offset != NULL) {
2942                 offset = tarval_neg(offset);
2943         }
2944
2945         res = create_Immediate(symconst_ent, symconst_sign, val);
2946
2947         return res;
2948 }
2949
2950 static ir_node *create_immediate_or_transform(ir_node *node,
2951                                               char immediate_constraint_type)
2952 {
2953         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2954         if (new_node == NULL) {
2955                 new_node = be_transform_node(node);
2956         }
2957         return new_node;
2958 }
2959
2960 static const arch_register_req_t no_register_req = {
2961         arch_register_req_type_none,
2962         NULL,                         /* regclass */
2963         NULL,                         /* limit bitset */
2964         { -1, -1 },                   /* same pos */
2965         -1                            /* different pos */
2966 };
2967
2968 typedef struct constraint_t constraint_t;
2969 struct constraint_t {
2970         int                         is_in;
2971         int                         n_outs;
2972         const arch_register_req_t **out_reqs;
2973
2974         const arch_register_req_t  *req;
2975         unsigned                    immediate_possible;
2976         char                        immediate_type;
2977 };
2978
2979 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2980 {
2981         int                          immediate_possible = 0;
2982         char                         immediate_type     = 0;
2983         unsigned                     limited            = 0;
2984         const arch_register_class_t *cls                = NULL;
2985         ir_graph                    *irg = current_ir_graph;
2986         struct obstack              *obst = get_irg_obstack(irg);
2987         arch_register_req_t         *req;
2988         unsigned                    *limited_ptr;
2989         int                          p;
2990         int                          same_as = -1;
2991
2992         /* TODO: replace all the asserts with nice error messages */
2993
2994         if(*c == 0) {
2995                 /* a memory constraint: no need to do anything in backend about it
2996                  * (the dependencies are already respected by the memory edge of
2997                  * the node) */
2998                 constraint->req    = &no_register_req;
2999                 return;
3000         }
3001
3002         while(*c != 0) {
3003                 switch(*c) {
3004                 case ' ':
3005                 case '\t':
3006                 case '\n':
3007                         break;
3008
3009                 case 'a':
3010                         assert(cls == NULL ||
3011                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3012                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3013                         limited |= 1 << REG_EAX;
3014                         break;
3015                 case 'b':
3016                         assert(cls == NULL ||
3017                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3018                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3019                         limited |= 1 << REG_EBX;
3020                         break;
3021                 case 'c':
3022                         assert(cls == NULL ||
3023                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3024                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3025                         limited |= 1 << REG_ECX;
3026                         break;
3027                 case 'd':
3028                         assert(cls == NULL ||
3029                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3030                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3031                         limited |= 1 << REG_EDX;
3032                         break;
3033                 case 'D':
3034                         assert(cls == NULL ||
3035                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3036                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3037                         limited |= 1 << REG_EDI;
3038                         break;
3039                 case 'S':
3040                         assert(cls == NULL ||
3041                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3042                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3043                         limited |= 1 << REG_ESI;
3044                         break;
3045                 case 'Q':
3046                 case 'q': /* q means lower part of the regs only, this makes no
3047                                    * difference to Q for us (we only assigne whole registers) */
3048                         assert(cls == NULL ||
3049                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3050                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3051                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3052                                    1 << REG_EDX;
3053                         break;
3054                 case 'A':
3055                         assert(cls == NULL ||
3056                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3057                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3058                         limited |= 1 << REG_EAX | 1 << REG_EDX;
3059                         break;
3060                 case 'l':
3061                         assert(cls == NULL ||
3062                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3063                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3064                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3065                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
3066                                    1 << REG_EBP;
3067                         break;
3068
3069                 case 'R':
3070                 case 'r':
3071                 case 'p':
3072                         assert(cls == NULL);
3073                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3074                         break;
3075
3076                 case 'f':
3077                 case 't':
3078                 case 'u':
3079                         /* TODO: mark values so the x87 simulator knows about t and u */
3080                         assert(cls == NULL);
3081                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3082                         break;
3083
3084                 case 'Y':
3085                 case 'x':
3086                         assert(cls == NULL);
3087                         /* TODO: check that sse2 is supported */
3088                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3089                         break;
3090
3091                 case 'I':
3092                 case 'J':
3093                 case 'K':
3094                 case 'L':
3095                 case 'M':
3096                 case 'N':
3097                 case 'O':
3098                         assert(!immediate_possible);
3099                         immediate_possible = 1;
3100                         immediate_type     = *c;
3101                         break;
3102                 case 'n':
3103                 case 'i':
3104                         assert(!immediate_possible);
3105                         immediate_possible = 1;
3106                         break;
3107
3108                 case 'g':
3109                         assert(!immediate_possible && cls == NULL);
3110                         immediate_possible = 1;
3111                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3112                         break;
3113
3114                 case '0':
3115                 case '1':
3116                 case '2':
3117                 case '3':
3118                 case '4':
3119                 case '5':
3120                 case '6':
3121                 case '7':
3122                 case '8':
3123                 case '9':
3124                         assert(constraint->is_in && "can only specify same constraint "
3125                                "on input");
3126
3127                         sscanf(c, "%d%n", &same_as, &p);
3128                         if(same_as >= 0) {
3129                                 c += p;
3130                                 continue;
3131                         }
3132                         break;
3133
3134                 case 'm':
3135                         /* memory constraint no need to do anything in backend about it
3136                          * (the dependencies are already respected by the memory edge of
3137                          * the node) */
3138                         constraint->req    = &no_register_req;
3139                         return;
3140
3141                 case 'E': /* no float consts yet */
3142                 case 'F': /* no float consts yet */
3143                 case 's': /* makes no sense on x86 */
3144                 case 'X': /* we can't support that in firm */
3145                 case 'o':
3146                 case 'V':
3147                 case '<': /* no autodecrement on x86 */
3148                 case '>': /* no autoincrement on x86 */
3149                 case 'C': /* sse constant not supported yet */
3150                 case 'G': /* 80387 constant not supported yet */
3151                 case 'y': /* we don't support mmx registers yet */
3152                 case 'Z': /* not available in 32 bit mode */
3153                 case 'e': /* not available in 32 bit mode */
3154                         panic("unsupported asm constraint '%c' found in (%+F)",
3155                               *c, current_ir_graph);
3156                         break;
3157                 default:
3158                         panic("unknown asm constraint '%c' found in (%+F)", *c,
3159                               current_ir_graph);
3160                         break;
3161                 }
3162                 ++c;
3163         }
3164
3165         if(same_as >= 0) {
3166                 const arch_register_req_t *other_constr;
3167
3168                 assert(cls == NULL && "same as and register constraint not supported");
3169                 assert(!immediate_possible && "same as and immediate constraint not "
3170                        "supported");
3171                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3172                        "same_as constraint");
3173
3174                 other_constr         = constraint->out_reqs[same_as];
3175
3176                 req                  = obstack_alloc(obst, sizeof(req[0]));
3177                 req->cls             = other_constr->cls;
3178                 req->type            = arch_register_req_type_should_be_same;
3179                 req->limited         = NULL;
3180                 req->other_same[0]   = pos;
3181                 req->other_same[1]   = -1;
3182                 req->other_different = -1;
3183
3184                 /* switch constraints. This is because in firm we have same_as
3185                  * constraints on the output constraints while in the gcc asm syntax
3186                  * they are specified on the input constraints */
3187                 constraint->req               = other_constr;
3188                 constraint->out_reqs[same_as] = req;
3189                 constraint->immediate_possible = 0;
3190                 return;
3191         }
3192
3193         if(immediate_possible && cls == NULL) {
3194                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3195         }
3196         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3197         assert(cls != NULL);
3198
3199         if(immediate_possible) {
3200                 assert(constraint->is_in
3201                        && "imeediates make no sense for output constraints");
3202         }
3203         /* todo: check types (no float input on 'r' constrained in and such... */
3204
3205         if(limited != 0) {
3206                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3207                 limited_ptr  = (unsigned*) (req+1);
3208         } else {
3209                 req = obstack_alloc(obst, sizeof(req[0]));
3210         }
3211         memset(req, 0, sizeof(req[0]));
3212
3213         if(limited != 0) {
3214                 req->type    = arch_register_req_type_limited;
3215                 *limited_ptr = limited;
3216                 req->limited = limited_ptr;
3217         } else {
3218                 req->type    = arch_register_req_type_normal;
3219         }
3220         req->cls = cls;
3221
3222         constraint->req                = req;
3223         constraint->immediate_possible = immediate_possible;
3224         constraint->immediate_type     = immediate_type;
3225 }
3226
3227 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3228                           const char *c)
3229 {
3230         (void) node;
3231         (void) pos;
3232         (void) constraint;
3233         (void) c;
3234         panic("Clobbers not supported yet");
3235 }
3236
3237 static int is_memory_op(const ir_asm_constraint *constraint)
3238 {
3239         ident      *id  = constraint->constraint;
3240         const char *str = get_id_str(id);
3241         const char *c;
3242
3243         for(c = str; *c != '\0'; ++c) {
3244                 if(*c == 'm')
3245                         return 1;
3246         }
3247
3248         return 0;
3249 }
3250
3251 /**
3252  * generates code for a ASM node
3253  */
3254 static ir_node *gen_ASM(ir_node *node)
3255 {
3256         int                         i, arity;
3257         ir_graph                   *irg       = current_ir_graph;
3258         ir_node                    *block     = get_nodes_block(node);
3259         ir_node                    *new_block = be_transform_node(block);
3260         dbg_info                   *dbgi      = get_irn_dbg_info(node);
3261         ir_node                   **in;
3262         ir_node                    *res;
3263         int                         out_arity;
3264         int                         n_out_constraints;
3265         int                         n_clobbers;
3266         const arch_register_req_t **out_reg_reqs;
3267         const arch_register_req_t **in_reg_reqs;
3268         ia32_asm_reg_t             *register_map;
3269         unsigned                    reg_map_size = 0;
3270         struct obstack             *obst;
3271         const ir_asm_constraint    *in_constraints;
3272         const ir_asm_constraint    *out_constraints;
3273         ident                     **clobbers;
3274         constraint_t                parsed_constraint;
3275
3276         arity = get_irn_arity(node);
3277         in    = alloca(arity * sizeof(in[0]));
3278         memset(in, 0, arity * sizeof(in[0]));
3279
3280         n_out_constraints = get_ASM_n_output_constraints(node);
3281         n_clobbers        = get_ASM_n_clobbers(node);
3282         out_arity         = n_out_constraints + n_clobbers;
3283
3284         in_constraints  = get_ASM_input_constraints(node);
3285         out_constraints = get_ASM_output_constraints(node);
3286         clobbers        = get_ASM_clobbers(node);
3287
3288         /* construct output constraints */
3289         obst         = get_irg_obstack(irg);
3290         out_reg_reqs = obstack_alloc(obst, out_arity * sizeof(out_reg_reqs[0]));
3291         parsed_constraint.out_reqs = out_reg_reqs;
3292         parsed_constraint.n_outs   = n_out_constraints;
3293         parsed_constraint.is_in    = 0;
3294
3295         for(i = 0; i < out_arity; ++i) {
3296                 const char   *c;
3297
3298                 if(i < n_out_constraints) {
3299                         const ir_asm_constraint *constraint = &out_constraints[i];
3300                         c = get_id_str(constraint->constraint);
3301                         parse_asm_constraint(i, &parsed_constraint, c);
3302
3303                         if(constraint->pos > reg_map_size)
3304                                 reg_map_size = constraint->pos;
3305                 } else {
3306                         ident *glob_id = clobbers [i - n_out_constraints];
3307                         c = get_id_str(glob_id);
3308                         parse_clobber(node, i, &parsed_constraint, c);
3309                 }
3310
3311                 out_reg_reqs[i] = parsed_constraint.req;
3312         }
3313
3314         /* construct input constraints */
3315         in_reg_reqs = obstack_alloc(obst, arity * sizeof(in_reg_reqs[0]));
3316         parsed_constraint.is_in = 1;
3317         for(i = 0; i < arity; ++i) {
3318                 const ir_asm_constraint   *constraint = &in_constraints[i];
3319                 ident                     *constr_id  = constraint->constraint;
3320                 const char                *c          = get_id_str(constr_id);
3321
3322                 parse_asm_constraint(i, &parsed_constraint, c);
3323                 in_reg_reqs[i] = parsed_constraint.req;
3324
3325                 if(constraint->pos > reg_map_size)
3326                         reg_map_size = constraint->pos;
3327
3328                 if(parsed_constraint.immediate_possible) {
3329                         ir_node *pred      = get_irn_n(node, i);
3330                         char     imm_type  = parsed_constraint.immediate_type;
3331                         ir_node *immediate = try_create_Immediate(pred, imm_type);
3332
3333                         if(immediate != NULL) {
3334                                 in[i] = immediate;
3335                         }
3336                 }
3337         }
3338         reg_map_size++;
3339
3340         register_map = NEW_ARR_D(ia32_asm_reg_t, obst, reg_map_size);
3341         memset(register_map, 0, reg_map_size * sizeof(register_map[0]));
3342
3343         for(i = 0; i < n_out_constraints; ++i) {
3344                 const ir_asm_constraint *constraint = &out_constraints[i];
3345                 unsigned                 pos        = constraint->pos;
3346
3347                 assert(pos < reg_map_size);
3348                 register_map[pos].use_input = 0;
3349                 register_map[pos].valid     = 1;
3350                 register_map[pos].memory    = is_memory_op(constraint);
3351                 register_map[pos].inout_pos = i;
3352                 register_map[pos].mode      = constraint->mode;
3353         }
3354
3355         /* transform inputs */
3356         for(i = 0; i < arity; ++i) {
3357                 const ir_asm_constraint *constraint = &in_constraints[i];
3358                 unsigned                 pos        = constraint->pos;
3359                 ir_node                 *pred       = get_irn_n(node, i);
3360                 ir_node                 *transformed;
3361
3362                 assert(pos < reg_map_size);
3363                 register_map[pos].use_input = 1;
3364                 register_map[pos].valid     = 1;
3365                 register_map[pos].memory    = is_memory_op(constraint);
3366                 register_map[pos].inout_pos = i;
3367                 register_map[pos].mode      = constraint->mode;
3368
3369                 if(in[i] != NULL)
3370                         continue;
3371
3372                 transformed = be_transform_node(pred);
3373                 in[i]       = transformed;
3374         }
3375
3376         res = new_rd_ia32_Asm(dbgi, irg, new_block, arity, in, out_arity,
3377                               get_ASM_text(node), register_map);
3378
3379         set_ia32_out_req_all(res, out_reg_reqs);
3380         set_ia32_in_req_all(res, in_reg_reqs);
3381
3382         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3383
3384         return res;
3385 }
3386
3387 /********************************************
3388  *  _                          _
3389  * | |                        | |
3390  * | |__   ___ _ __   ___   __| | ___  ___
3391  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
3392  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
3393  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
3394  *
3395  ********************************************/
3396
3397 /**
3398  * Transforms a FrameAddr into an ia32 Add.
3399  */
3400 static ir_node *gen_be_FrameAddr(ir_node *node) {
3401         ir_node  *block  = be_transform_node(get_nodes_block(node));
3402         ir_node  *op     = be_get_FrameAddr_frame(node);
3403         ir_node  *new_op = be_transform_node(op);
3404         ir_graph *irg    = current_ir_graph;
3405         dbg_info *dbgi   = get_irn_dbg_info(node);
3406         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3407         ir_node  *res;
3408
3409         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3410         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
3411         set_ia32_use_frame(res);
3412
3413         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3414
3415         return res;
3416 }
3417
3418 /**
3419  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3420  */
3421 static ir_node *gen_be_Return(ir_node *node) {
3422         ir_graph  *irg     = current_ir_graph;
3423         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3424         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3425         ir_entity *ent     = get_irg_entity(irg);
3426         ir_type   *tp      = get_entity_type(ent);
3427         dbg_info  *dbgi;
3428         ir_node   *block;
3429         ir_type   *res_type;
3430         ir_mode   *mode;
3431         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3432         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3433         ir_node   *noreg;
3434         ir_node   **in;
3435         int       pn_ret_val, pn_ret_mem, arity, i;
3436
3437         assert(ret_val != NULL);
3438         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3439                 return be_duplicate_node(node);
3440         }
3441
3442         res_type = get_method_res_type(tp, 0);
3443
3444         if (! is_Primitive_type(res_type)) {
3445                 return be_duplicate_node(node);
3446         }
3447
3448         mode = get_type_mode(res_type);
3449         if (! mode_is_float(mode)) {
3450                 return be_duplicate_node(node);
3451         }
3452
3453         assert(get_method_n_ress(tp) == 1);
3454
3455         pn_ret_val = get_Proj_proj(ret_val);
3456         pn_ret_mem = get_Proj_proj(ret_mem);
3457
3458         /* get the Barrier */
3459         barrier = get_Proj_pred(ret_val);
3460
3461         /* get result input of the Barrier */
3462         ret_val     = get_irn_n(barrier, pn_ret_val);
3463         new_ret_val = be_transform_node(ret_val);
3464
3465         /* get memory input of the Barrier */
3466         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3467         new_ret_mem = be_transform_node(ret_mem);
3468
3469         frame = get_irg_frame(irg);
3470
3471         dbgi  = get_irn_dbg_info(barrier);
3472         block = be_transform_node(get_nodes_block(barrier));
3473
3474         noreg = ia32_new_NoReg_gp(env_cg);
3475
3476         /* store xmm0 onto stack */
3477         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3478                                              new_ret_mem, new_ret_val);
3479         set_ia32_ls_mode(sse_store, mode);
3480         set_ia32_op_type(sse_store, ia32_AddrModeD);
3481         set_ia32_use_frame(sse_store);
3482
3483         /* load into x87 register */
3484         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3485         set_ia32_op_type(fld, ia32_AddrModeS);
3486         set_ia32_use_frame(fld);
3487
3488         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3489         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3490
3491         /* create a new barrier */
3492         arity = get_irn_arity(barrier);
3493         in = alloca(arity * sizeof(in[0]));
3494         for (i = 0; i < arity; ++i) {
3495                 ir_node *new_in;
3496
3497                 if (i == pn_ret_val) {
3498                         new_in = fld;
3499                 } else if (i == pn_ret_mem) {
3500                         new_in = mproj;
3501                 } else {
3502                         ir_node *in = get_irn_n(barrier, i);
3503                         new_in = be_transform_node(in);
3504                 }
3505                 in[i] = new_in;
3506         }
3507
3508         new_barrier = new_ir_node(dbgi, irg, block,
3509                                   get_irn_op(barrier), get_irn_mode(barrier),
3510                                   arity, in);
3511         copy_node_attr(barrier, new_barrier);
3512         be_duplicate_deps(barrier, new_barrier);
3513         be_set_transformed_node(barrier, new_barrier);
3514         mark_irn_visited(barrier);
3515
3516         /* transform normally */
3517         return be_duplicate_node(node);
3518 }
3519
3520 /**
3521  * Transform a be_AddSP into an ia32_SubSP.
3522  */
3523 static ir_node *gen_be_AddSP(ir_node *node)
3524 {
3525         ir_node  *src_block = get_nodes_block(node);
3526         ir_node  *new_block = be_transform_node(src_block);
3527         ir_node  *sz        = get_irn_n(node, be_pos_AddSP_size);
3528         ir_node  *sp        = get_irn_n(node, be_pos_AddSP_old_sp);
3529         ir_graph *irg       = current_ir_graph;
3530         dbg_info *dbgi      = get_irn_dbg_info(node);
3531         ir_node  *new_node;
3532         ia32_address_mode_t  am;
3533         ia32_address_t      *addr = &am.addr;
3534         match_flags_t        flags = 0;
3535
3536         match_arguments(&am, src_block, sp, sz, flags);
3537
3538         new_node = new_rd_ia32_SubSP(dbgi, irg, new_block, addr->base, addr->index,
3539                                      addr->mem, am.new_op1, am.new_op2);
3540         set_am_attributes(new_node, &am);
3541         /* we can't use source address mode anymore when using immediates */
3542         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3543                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3544         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3545
3546         new_node = fix_mem_proj(new_node, &am);
3547
3548         return new_node;
3549 }
3550
3551 /**
3552  * Transform a be_SubSP into an ia32_AddSP
3553  */
3554 static ir_node *gen_be_SubSP(ir_node *node)
3555 {
3556         ir_node  *src_block = get_nodes_block(node);
3557         ir_node  *new_block = be_transform_node(src_block);
3558         ir_node  *sz        = get_irn_n(node, be_pos_SubSP_size);
3559         ir_node  *sp        = get_irn_n(node, be_pos_SubSP_old_sp);
3560         ir_graph *irg       = current_ir_graph;
3561         dbg_info *dbgi      = get_irn_dbg_info(node);
3562         ir_node  *new_node;
3563         ia32_address_mode_t  am;
3564         ia32_address_t      *addr = &am.addr;
3565         match_flags_t        flags = 0;
3566
3567         match_arguments(&am, src_block, sp, sz, flags);
3568
3569         new_node = new_rd_ia32_AddSP(dbgi, irg, new_block, addr->base, addr->index,
3570                                      addr->mem, am.new_op1, am.new_op2);
3571         set_am_attributes(new_node, &am);
3572         /* we can't use source address mode anymore when using immediates */
3573         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3574                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3575         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3576
3577         new_node = fix_mem_proj(new_node, &am);
3578
3579         return new_node;
3580 }
3581
3582 /**
3583  * This function just sets the register for the Unknown node
3584  * as this is not done during register allocation because Unknown
3585  * is an "ignore" node.
3586  */
3587 static ir_node *gen_Unknown(ir_node *node) {
3588         ir_mode *mode = get_irn_mode(node);
3589
3590         if (mode_is_float(mode)) {
3591                 if (USE_SSE2(env_cg)) {
3592                         return ia32_new_Unknown_xmm(env_cg);
3593                 } else {
3594                         /* Unknown nodes are buggy in x87 sim, use zero for now... */
3595                         ir_graph *irg   = current_ir_graph;
3596                         dbg_info *dbgi  = get_irn_dbg_info(node);
3597                         ir_node  *block = get_irg_start_block(irg);
3598                         return new_rd_ia32_vfldz(dbgi, irg, block);
3599                 }
3600         } else if (mode_needs_gp_reg(mode)) {
3601                 return ia32_new_Unknown_gp(env_cg);
3602         } else {
3603                 assert(0 && "unsupported Unknown-Mode");
3604         }
3605
3606         return NULL;
3607 }
3608
3609 /**
3610  * Change some phi modes
3611  */
3612 static ir_node *gen_Phi(ir_node *node) {
3613         ir_node  *block = be_transform_node(get_nodes_block(node));
3614         ir_graph *irg   = current_ir_graph;
3615         dbg_info *dbgi  = get_irn_dbg_info(node);
3616         ir_mode  *mode  = get_irn_mode(node);
3617         ir_node  *phi;
3618
3619         if(mode_needs_gp_reg(mode)) {
3620                 /* we shouldn't have any 64bit stuff around anymore */
3621                 assert(get_mode_size_bits(mode) <= 32);
3622                 /* all integer operations are on 32bit registers now */
3623                 mode = mode_Iu;
3624         } else if(mode_is_float(mode)) {
3625                 if (USE_SSE2(env_cg)) {
3626                         mode = mode_xmm;
3627                 } else {
3628                         mode = mode_vfp;
3629                 }
3630         }
3631
3632         /* phi nodes allow loops, so we use the old arguments for now
3633          * and fix this later */
3634         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3635                           get_irn_in(node) + 1);
3636         copy_node_attr(node, phi);
3637         be_duplicate_deps(node, phi);
3638
3639         be_set_transformed_node(node, phi);
3640         be_enqueue_preds(node);
3641
3642         return phi;
3643 }
3644
3645 /**
3646  * Transform IJmp
3647  */
3648 static ir_node *gen_IJmp(ir_node *node) {
3649         /* TODO: support AM */
3650         return gen_unop(node, get_IJmp_target(node), new_rd_ia32_IJmp);
3651 }
3652
3653
3654 /**********************************************************************
3655  *  _                                _                   _
3656  * | |                              | |                 | |
3657  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3658  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3659  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3660  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3661  *
3662  **********************************************************************/
3663
3664 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3665
3666 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3667                                      ir_node *mem);
3668
3669 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3670                                       ir_node *val, ir_node *mem);
3671
3672 /**
3673  * Transforms a lowered Load into a "real" one.
3674  */
3675 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3676 {
3677         ir_node  *block   = be_transform_node(get_nodes_block(node));
3678         ir_node  *ptr     = get_irn_n(node, 0);
3679         ir_node  *new_ptr = be_transform_node(ptr);
3680         ir_node  *mem     = get_irn_n(node, 1);
3681         ir_node  *new_mem = be_transform_node(mem);
3682         ir_graph *irg     = current_ir_graph;
3683         dbg_info *dbgi    = get_irn_dbg_info(node);
3684         ir_mode  *mode    = get_ia32_ls_mode(node);
3685         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3686         ir_node  *new_op;
3687
3688         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3689
3690         set_ia32_op_type(new_op, ia32_AddrModeS);
3691         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
3692         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
3693         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3694         if (is_ia32_am_sc_sign(node))
3695                 set_ia32_am_sc_sign(new_op);
3696         set_ia32_ls_mode(new_op, mode);
3697         if (is_ia32_use_frame(node)) {
3698                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3699                 set_ia32_use_frame(new_op);
3700         }
3701
3702         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3703
3704         return new_op;
3705 }
3706
3707 /**
3708  * Transforms a lowered Store into a "real" one.
3709  */
3710 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3711 {
3712         ir_node  *block   = be_transform_node(get_nodes_block(node));
3713         ir_node  *ptr     = get_irn_n(node, 0);
3714         ir_node  *new_ptr = be_transform_node(ptr);
3715         ir_node  *val     = get_irn_n(node, 1);
3716         ir_node  *new_val = be_transform_node(val);
3717         ir_node  *mem     = get_irn_n(node, 2);
3718         ir_node  *new_mem = be_transform_node(mem);
3719         ir_graph *irg     = current_ir_graph;
3720         dbg_info *dbgi    = get_irn_dbg_info(node);
3721         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3722         ir_mode  *mode    = get_ia32_ls_mode(node);
3723         ir_node  *new_op;
3724         long     am_offs;
3725
3726         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3727
3728         am_offs = get_ia32_am_offs_int(node);
3729         add_ia32_am_offs_int(new_op, am_offs);
3730
3731         set_ia32_op_type(new_op, ia32_AddrModeD);
3732         set_ia32_ls_mode(new_op, mode);
3733         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3734         set_ia32_use_frame(new_op);
3735
3736         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3737
3738         return new_op;
3739 }
3740
3741
3742 /**
3743  * Transforms an ia32_l_XXX into a "real" XXX node
3744  *
3745  * @param node   The node to transform
3746  * @return the created ia32 XXX node
3747  */
3748 #define GEN_LOWERED_SHIFT_OP(l_op, op)                                         \
3749         static ir_node *gen_ia32_##l_op(ir_node *node) {                           \
3750                 return gen_shift_binop(node, get_irn_n(node, 0),                       \
3751                                        get_irn_n(node, 1), new_rd_ia32_##op);          \
3752         }
3753
3754 GEN_LOWERED_SHIFT_OP(l_ShlDep, Shl)
3755 GEN_LOWERED_SHIFT_OP(l_ShrDep, Shr)
3756 GEN_LOWERED_SHIFT_OP(l_SarDep, Sar)
3757
3758 static ir_node *gen_ia32_l_Add(ir_node *node) {
3759         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3760         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3761         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add, match_commutative);
3762
3763         if(is_Proj(lowered)) {
3764                 lowered = get_Proj_pred(lowered);
3765         } else {
3766                 assert(is_ia32_Add(lowered));
3767                 set_irn_mode(lowered, mode_T);
3768         }
3769
3770         return lowered;
3771 }
3772
3773 static ir_node *gen_ia32_l_Adc(ir_node *node)
3774 {
3775         return gen_binop_flags(node, new_rd_ia32_Adc, match_commutative);
3776 }
3777
3778 /**
3779  * Transforms an ia32_l_Neg into a "real" ia32_Neg node
3780  *
3781  * @param node   The node to transform
3782  * @return the created ia32 Neg node
3783  */
3784 static ir_node *gen_ia32_l_Neg(ir_node *node) {
3785         return gen_unop(node, get_unop_op(node), new_rd_ia32_Neg);
3786 }
3787
3788 /**
3789  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
3790  *
3791  * @param node   The node to transform
3792  * @return the created ia32 vfild node
3793  */
3794 static ir_node *gen_ia32_l_vfild(ir_node *node) {
3795         return gen_lowered_Load(node, new_rd_ia32_vfild);
3796 }
3797
3798 /**
3799  * Transforms an ia32_l_Load into a "real" ia32_Load node
3800  *
3801  * @param node   The node to transform
3802  * @return the created ia32 Load node
3803  */
3804 static ir_node *gen_ia32_l_Load(ir_node *node) {
3805         return gen_lowered_Load(node, new_rd_ia32_Load);
3806 }
3807
3808 /**
3809  * Transforms an ia32_l_Store into a "real" ia32_Store node
3810  *
3811  * @param node   The node to transform
3812  * @return the created ia32 Store node
3813  */
3814 static ir_node *gen_ia32_l_Store(ir_node *node) {
3815         return gen_lowered_Store(node, new_rd_ia32_Store);
3816 }
3817
3818 /**
3819  * Transforms a l_vfist into a "real" vfist node.
3820  *
3821  * @param node   The node to transform
3822  * @return the created ia32 vfist node
3823  */
3824 static ir_node *gen_ia32_l_vfist(ir_node *node) {
3825         ir_node  *block      = be_transform_node(get_nodes_block(node));
3826         ir_node  *ptr        = get_irn_n(node, 0);
3827         ir_node  *new_ptr    = be_transform_node(ptr);
3828         ir_node  *val        = get_irn_n(node, 1);
3829         ir_node  *new_val    = be_transform_node(val);
3830         ir_node  *mem        = get_irn_n(node, 2);
3831         ir_node  *new_mem    = be_transform_node(mem);
3832         ir_graph *irg        = current_ir_graph;
3833         dbg_info *dbgi       = get_irn_dbg_info(node);
3834         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3835         ir_mode  *mode       = get_ia32_ls_mode(node);
3836         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
3837         ir_node  *new_op;
3838         long     am_offs;
3839
3840         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_mem,
3841                                    new_val, trunc_mode);
3842
3843         am_offs = get_ia32_am_offs_int(node);
3844         add_ia32_am_offs_int(new_op, am_offs);
3845
3846         set_ia32_op_type(new_op, ia32_AddrModeD);
3847         set_ia32_ls_mode(new_op, mode);
3848         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3849         set_ia32_use_frame(new_op);
3850
3851         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3852
3853         return new_op;
3854 }
3855
3856 /**
3857  * Transforms a l_MulS into a "real" MulS node.
3858  *
3859  * @return the created ia32 Mul node
3860  */
3861 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3862         ir_node *left  = get_binop_left(node);
3863         ir_node *right = get_binop_right(node);
3864
3865         return gen_binop(node, left, right, new_rd_ia32_Mul,
3866                          match_commutative | match_no_immediate);
3867 }
3868
3869 /**
3870  * Transforms a l_IMulS into a "real" IMul1OPS node.
3871  *
3872  * @return the created ia32 IMul1OP node
3873  */
3874 static ir_node *gen_ia32_l_IMul(ir_node *node) {
3875         ir_node  *left      = get_binop_left(node);
3876         ir_node  *right     = get_binop_right(node);
3877
3878         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
3879                          match_commutative | match_no_immediate);
3880 }
3881
3882 static ir_node *gen_ia32_l_Sub(ir_node *node) {
3883         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_left);
3884         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_right);
3885         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub, 0);
3886
3887         if(is_Proj(lowered)) {
3888                 lowered = get_Proj_pred(lowered);
3889         } else {
3890                 assert(is_ia32_Sub(lowered));
3891                 set_irn_mode(lowered, mode_T);
3892         }
3893
3894         return lowered;
3895 }
3896
3897 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
3898         return gen_binop_flags(node, new_rd_ia32_Sbb, 0);
3899 }
3900
3901 /**
3902  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3903  * op1 - target to be shifted
3904  * op2 - contains bits to be shifted into target
3905  * op3 - shift count
3906  * Only op3 can be an immediate.
3907  */
3908 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3909                                          ir_node *op2, ir_node *count)
3910 {
3911         ir_node  *block     = be_transform_node(get_nodes_block(node));
3912         ir_node  *new_op    = NULL;
3913         ir_graph *irg       = current_ir_graph;
3914         dbg_info *dbgi      = get_irn_dbg_info(node);
3915         ir_node  *new_op1   = be_transform_node(op1);
3916         ir_node  *new_op2   = be_transform_node(op2);
3917         ir_node  *new_count = create_immediate_or_transform(count, 'I');
3918
3919         /* TODO proper AM support */
3920
3921         if (is_ia32_l_ShlD(node))
3922                 new_op = new_rd_ia32_ShlD(dbgi, irg, block, new_op1, new_op2, new_count);
3923         else
3924                 new_op = new_rd_ia32_ShrD(dbgi, irg, block, new_op1, new_op2, new_count);
3925
3926         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3927
3928         return new_op;
3929 }
3930
3931 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3932         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3933                                         get_irn_n(node, 1), get_irn_n(node, 2));
3934 }
3935
3936 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3937         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3938                                         get_irn_n(node, 1), get_irn_n(node, 2));
3939 }
3940
3941 /**
3942  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3943  */
3944 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3945         ir_node         *block   = be_transform_node(get_nodes_block(node));
3946         ir_node         *val     = get_irn_n(node, 1);
3947         ir_node         *new_val = be_transform_node(val);
3948         ia32_code_gen_t *cg      = env_cg;
3949         ir_node         *res     = NULL;
3950         ir_graph        *irg     = current_ir_graph;
3951         dbg_info        *dbgi;
3952         ir_node         *noreg, *new_ptr, *new_mem;
3953         ir_node         *ptr, *mem;
3954
3955         if (USE_SSE2(cg)) {
3956                 return new_val;
3957         }
3958
3959         mem     = get_irn_n(node, 2);
3960         new_mem = be_transform_node(mem);
3961         ptr     = get_irn_n(node, 0);
3962         new_ptr = be_transform_node(ptr);
3963         noreg   = ia32_new_NoReg_gp(cg);
3964         dbgi    = get_irn_dbg_info(node);
3965
3966         /* Store x87 -> MEM */
3967         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_mem, new_val,
3968                                get_ia32_ls_mode(node));
3969         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3970         set_ia32_use_frame(res);
3971         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3972         set_ia32_op_type(res, ia32_AddrModeD);
3973
3974         /* Load MEM -> SSE */
3975         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res,
3976                                 get_ia32_ls_mode(node));
3977         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3978         set_ia32_use_frame(res);
3979         set_ia32_op_type(res, ia32_AddrModeS);
3980         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3981
3982         return res;
3983 }
3984
3985 /**
3986  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3987  */
3988 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3989         ir_node         *block   = be_transform_node(get_nodes_block(node));
3990         ir_node         *val     = get_irn_n(node, 1);
3991         ir_node         *new_val = be_transform_node(val);
3992         ia32_code_gen_t *cg      = env_cg;
3993         ir_graph        *irg     = current_ir_graph;
3994         ir_node         *res     = NULL;
3995         ir_entity       *fent    = get_ia32_frame_ent(node);
3996         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3997         int             offs     = 0;
3998         ir_node         *noreg, *new_ptr, *new_mem;
3999         ir_node         *ptr, *mem;
4000         dbg_info        *dbgi;
4001
4002         if (! USE_SSE2(cg)) {
4003                 /* SSE unit is not used -> skip this node. */
4004                 return new_val;
4005         }
4006
4007         ptr     = get_irn_n(node, 0);
4008         new_ptr = be_transform_node(ptr);
4009         mem     = get_irn_n(node, 2);
4010         new_mem = be_transform_node(mem);
4011         noreg   = ia32_new_NoReg_gp(cg);
4012         dbgi    = get_irn_dbg_info(node);
4013
4014         /* Store SSE -> MEM */
4015         if (is_ia32_xLoad(skip_Proj(new_val))) {
4016                 ir_node *ld = skip_Proj(new_val);
4017
4018                 /* we can vfld the value directly into the fpu */
4019                 fent = get_ia32_frame_ent(ld);
4020                 ptr  = get_irn_n(ld, 0);
4021                 offs = get_ia32_am_offs_int(ld);
4022         } else {
4023                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_mem,
4024                                          new_val);
4025                 set_ia32_frame_ent(res, fent);
4026                 set_ia32_use_frame(res);
4027                 set_ia32_ls_mode(res, lsmode);
4028                 set_ia32_op_type(res, ia32_AddrModeD);
4029                 mem = res;
4030         }
4031
4032         /* Load MEM -> x87 */
4033         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
4034         set_ia32_frame_ent(res, fent);
4035         set_ia32_use_frame(res);
4036         add_ia32_am_offs_int(res, offs);
4037         set_ia32_op_type(res, ia32_AddrModeS);
4038         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
4039
4040         return res;
4041 }
4042
4043 /*********************************************************
4044  *                  _             _      _
4045  *                 (_)           | |    (_)
4046  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
4047  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
4048  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
4049  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
4050  *
4051  *********************************************************/
4052
4053 /**
4054  * the BAD transformer.
4055  */
4056 static ir_node *bad_transform(ir_node *node) {
4057         panic("No transform function for %+F available.\n", node);
4058         return NULL;
4059 }
4060
4061 /**
4062  * Transform the Projs of an AddSP.
4063  */
4064 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4065         ir_node  *block    = be_transform_node(get_nodes_block(node));
4066         ir_node  *pred     = get_Proj_pred(node);
4067         ir_node  *new_pred = be_transform_node(pred);
4068         ir_graph *irg      = current_ir_graph;
4069         dbg_info *dbgi     = get_irn_dbg_info(node);
4070         long     proj      = get_Proj_proj(node);
4071
4072         if (proj == pn_be_AddSP_sp) {
4073                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4074                                            pn_ia32_SubSP_stack);
4075                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4076                 return res;
4077         } else if(proj == pn_be_AddSP_res) {
4078                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4079                                    pn_ia32_SubSP_addr);
4080         } else if (proj == pn_be_AddSP_M) {
4081                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4082         }
4083
4084         assert(0);
4085         return new_rd_Unknown(irg, get_irn_mode(node));
4086 }
4087
4088 /**
4089  * Transform the Projs of a SubSP.
4090  */
4091 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4092         ir_node  *block    = be_transform_node(get_nodes_block(node));
4093         ir_node  *pred     = get_Proj_pred(node);
4094         ir_node  *new_pred = be_transform_node(pred);
4095         ir_graph *irg      = current_ir_graph;
4096         dbg_info *dbgi     = get_irn_dbg_info(node);
4097         long     proj      = get_Proj_proj(node);
4098
4099         if (proj == pn_be_SubSP_sp) {
4100                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4101                                            pn_ia32_AddSP_stack);
4102                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4103                 return res;
4104         } else if (proj == pn_be_SubSP_M) {
4105                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4106         }
4107
4108         assert(0);
4109         return new_rd_Unknown(irg, get_irn_mode(node));
4110 }
4111
4112 /**
4113  * Transform and renumber the Projs from a Load.
4114  */
4115 static ir_node *gen_Proj_Load(ir_node *node) {
4116         ir_node  *new_pred;
4117         ir_node  *block    = be_transform_node(get_nodes_block(node));
4118         ir_node  *pred     = get_Proj_pred(node);
4119         ir_graph *irg      = current_ir_graph;
4120         dbg_info *dbgi     = get_irn_dbg_info(node);
4121         long     proj      = get_Proj_proj(node);
4122
4123
4124         /* loads might be part of source address mode matches, so we don't
4125            transform the ProjMs yet (with the exception of loads whose result is
4126            not used)
4127          */
4128         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4129                 ir_node *res;
4130
4131                 assert(pn_ia32_Load_M == 1); /* convention: mem-result of Source-AM
4132                                                                                 nodes is 1 */
4133                 /* this is needed, because sometimes we have loops that are only
4134                    reachable through the ProjM */
4135                 be_enqueue_preds(node);
4136                 /* do it in 2 steps, to silence firm verifier */
4137                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4138                 set_Proj_proj(res, pn_ia32_Load_M);
4139                 return res;
4140         }
4141
4142         /* renumber the proj */
4143         new_pred = be_transform_node(pred);
4144         if (is_ia32_Load(new_pred)) {
4145                 if (proj == pn_Load_res) {
4146                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4147                                            pn_ia32_Load_res);
4148                 } else if (proj == pn_Load_M) {
4149                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4150                                            pn_ia32_Load_M);
4151                 }
4152         } else if(is_ia32_Conv_I2I(new_pred)) {
4153                 set_irn_mode(new_pred, mode_T);
4154                 if (proj == pn_Load_res) {
4155                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4156                 } else if (proj == pn_Load_M) {
4157                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4158                 }
4159         } else if (is_ia32_xLoad(new_pred)) {
4160                 if (proj == pn_Load_res) {
4161                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm,
4162                                            pn_ia32_xLoad_res);
4163                 } else if (proj == pn_Load_M) {
4164                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4165                                            pn_ia32_xLoad_M);
4166                 }
4167         } else if (is_ia32_vfld(new_pred)) {
4168                 if (proj == pn_Load_res) {
4169                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp,
4170                                            pn_ia32_vfld_res);
4171                 } else if (proj == pn_Load_M) {
4172                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4173                                            pn_ia32_vfld_M);
4174                 }
4175         } else {
4176                 /* can happen for ProJMs when source address mode happened for the
4177                    node */
4178
4179                 /* however it should not be the result proj, as that would mean the
4180                    load had multiple users and should not have been used for
4181                    SourceAM */
4182                 if(proj != pn_Load_M) {
4183                         panic("internal error: transformed node not a Load");
4184                 }
4185                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4186         }
4187
4188         assert(0);
4189         return new_rd_Unknown(irg, get_irn_mode(node));
4190 }
4191
4192 /**
4193  * Transform and renumber the Projs from a DivMod like instruction.
4194  */
4195 static ir_node *gen_Proj_DivMod(ir_node *node) {
4196         ir_node  *block    = be_transform_node(get_nodes_block(node));
4197         ir_node  *pred     = get_Proj_pred(node);
4198         ir_node  *new_pred = be_transform_node(pred);
4199         ir_graph *irg      = current_ir_graph;
4200         dbg_info *dbgi     = get_irn_dbg_info(node);
4201         ir_mode  *mode     = get_irn_mode(node);
4202         long     proj      = get_Proj_proj(node);
4203
4204         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4205
4206         switch (get_irn_opcode(pred)) {
4207         case iro_Div:
4208                 switch (proj) {
4209                 case pn_Div_M:
4210                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4211                 case pn_Div_res:
4212                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4213                 default:
4214                         break;
4215                 }
4216                 break;
4217         case iro_Mod:
4218                 switch (proj) {
4219                 case pn_Mod_M:
4220                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4221                 case pn_Mod_res:
4222                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4223                 default:
4224                         break;
4225                 }
4226                 break;
4227         case iro_DivMod:
4228                 switch (proj) {
4229                 case pn_DivMod_M:
4230                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4231                 case pn_DivMod_res_div:
4232                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4233                 case pn_DivMod_res_mod:
4234                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4235                 default:
4236                         break;
4237                 }
4238                 break;
4239         default:
4240                 break;
4241         }
4242
4243         assert(0);
4244         return new_rd_Unknown(irg, mode);
4245 }
4246
4247 /**
4248  * Transform and renumber the Projs from a CopyB.
4249  */
4250 static ir_node *gen_Proj_CopyB(ir_node *node) {
4251         ir_node  *block    = be_transform_node(get_nodes_block(node));
4252         ir_node  *pred     = get_Proj_pred(node);
4253         ir_node  *new_pred = be_transform_node(pred);
4254         ir_graph *irg      = current_ir_graph;
4255         dbg_info *dbgi     = get_irn_dbg_info(node);
4256         ir_mode  *mode     = get_irn_mode(node);
4257         long     proj      = get_Proj_proj(node);
4258
4259         switch(proj) {
4260         case pn_CopyB_M_regular:
4261                 if (is_ia32_CopyB_i(new_pred)) {
4262                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4263                 } else if (is_ia32_CopyB(new_pred)) {
4264                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4265                 }
4266                 break;
4267         default:
4268                 break;
4269         }
4270
4271         assert(0);
4272         return new_rd_Unknown(irg, mode);
4273 }
4274
4275 /**
4276  * Transform and renumber the Projs from a Quot.
4277  */
4278 static ir_node *gen_Proj_Quot(ir_node *node) {
4279         ir_node  *block    = be_transform_node(get_nodes_block(node));
4280         ir_node  *pred     = get_Proj_pred(node);
4281         ir_node  *new_pred = be_transform_node(pred);
4282         ir_graph *irg      = current_ir_graph;
4283         dbg_info *dbgi     = get_irn_dbg_info(node);
4284         ir_mode  *mode     = get_irn_mode(node);
4285         long     proj      = get_Proj_proj(node);
4286
4287         switch(proj) {
4288         case pn_Quot_M:
4289                 if (is_ia32_xDiv(new_pred)) {
4290                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4291                 } else if (is_ia32_vfdiv(new_pred)) {
4292                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4293                 }
4294                 break;
4295         case pn_Quot_res:
4296                 if (is_ia32_xDiv(new_pred)) {
4297                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4298                 } else if (is_ia32_vfdiv(new_pred)) {
4299                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4300                 }
4301                 break;
4302         default:
4303                 break;
4304         }
4305
4306         assert(0);
4307         return new_rd_Unknown(irg, mode);
4308 }
4309
4310 /**
4311  * Transform the Thread Local Storage Proj.
4312  */
4313 static ir_node *gen_Proj_tls(ir_node *node) {
4314         ir_node  *block = be_transform_node(get_nodes_block(node));
4315         ir_graph *irg   = current_ir_graph;
4316         dbg_info *dbgi  = NULL;
4317         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4318
4319         return res;
4320 }
4321
4322 static ir_node *gen_be_Call(ir_node *node) {
4323         ir_node *res = be_duplicate_node(node);
4324         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4325
4326         return res;
4327 }
4328
4329 static ir_node *gen_be_IncSP(ir_node *node) {
4330         ir_node *res = be_duplicate_node(node);
4331         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4332
4333         return res;
4334 }
4335
4336 /**
4337  * Transform the Projs from a be_Call.
4338  */
4339 static ir_node *gen_Proj_be_Call(ir_node *node) {
4340         ir_node  *block       = be_transform_node(get_nodes_block(node));
4341         ir_node  *call        = get_Proj_pred(node);
4342         ir_node  *new_call    = be_transform_node(call);
4343         ir_graph *irg         = current_ir_graph;
4344         dbg_info *dbgi        = get_irn_dbg_info(node);
4345         ir_type  *method_type = be_Call_get_type(call);
4346         int       n_res       = get_method_n_ress(method_type);
4347         long      proj        = get_Proj_proj(node);
4348         ir_mode  *mode        = get_irn_mode(node);
4349         ir_node  *sse_load;
4350         const arch_register_class_t *cls;
4351
4352         /* The following is kinda tricky: If we're using SSE, then we have to
4353          * move the result value of the call in floating point registers to an
4354          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4355          * after the call, we have to make sure to correctly make the
4356          * MemProj and the result Proj use these 2 nodes
4357          */
4358         if (proj == pn_be_Call_M_regular) {
4359                 // get new node for result, are we doing the sse load/store hack?
4360                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4361                 ir_node *call_res_new;
4362                 ir_node *call_res_pred = NULL;
4363
4364                 if (call_res != NULL) {
4365                         call_res_new  = be_transform_node(call_res);
4366                         call_res_pred = get_Proj_pred(call_res_new);
4367                 }
4368
4369                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4370                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4371                                            pn_be_Call_M_regular);
4372                 } else {
4373                         assert(is_ia32_xLoad(call_res_pred));
4374                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4375                                            pn_ia32_xLoad_M);
4376                 }
4377         }
4378         if (USE_SSE2(env_cg) && proj >= pn_be_Call_first_res
4379                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)
4380                         && USE_SSE2(env_cg)) {
4381                 ir_node *fstp;
4382                 ir_node *frame = get_irg_frame(irg);
4383                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4384                 //ir_node *p;
4385                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4386                 ir_node *call_res;
4387
4388                 /* in case there is no memory output: create one to serialize the copy
4389                    FPU -> SSE */
4390                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4391                                        pn_be_Call_M_regular);
4392                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4393                                        pn_be_Call_first_res);
4394
4395                 /* store st(0) onto stack */
4396                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4397                                         call_res, mode);
4398                 set_ia32_op_type(fstp, ia32_AddrModeD);
4399                 set_ia32_use_frame(fstp);
4400
4401                 /* load into SSE register */
4402                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4403                                              mode);
4404                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4405                 set_ia32_use_frame(sse_load);
4406
4407                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4408                                        pn_ia32_xLoad_res);
4409
4410                 return sse_load;
4411         }
4412
4413         /* transform call modes */
4414         if (mode_is_data(mode)) {
4415                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4416                 mode = cls->mode;
4417         }
4418
4419         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4420 }
4421
4422 /**
4423  * Transform the Projs from a Cmp.
4424  */
4425 static ir_node *gen_Proj_Cmp(ir_node *node)
4426 {
4427         /* normally Cmps are processed when looking at Cond nodes, but this case
4428          * can happen in complicated Psi conditions */
4429         dbg_info *dbgi      = get_irn_dbg_info(node);
4430         ir_node  *block     = get_nodes_block(node);
4431         ir_node  *new_block = be_transform_node(block);
4432         ir_node  *cmp       = get_Proj_pred(node);
4433         ir_node  *new_cmp   = be_transform_node(cmp);
4434         long      pnc       = get_Proj_proj(node);
4435         ir_node  *res;
4436
4437         res = create_set_32bit(dbgi, new_block, new_cmp, pnc, node);
4438
4439         return res;
4440 }
4441
4442 /**
4443  * Transform and potentially renumber Proj nodes.
4444  */
4445 static ir_node *gen_Proj(ir_node *node) {
4446         ir_graph *irg  = current_ir_graph;
4447         dbg_info *dbgi = get_irn_dbg_info(node);
4448         ir_node  *pred = get_Proj_pred(node);
4449         long     proj  = get_Proj_proj(node);
4450
4451         if (is_Store(pred)) {
4452                 if (proj == pn_Store_M) {
4453                         return be_transform_node(pred);
4454                 } else {
4455                         assert(0);
4456                         return new_r_Bad(irg);
4457                 }
4458         } else if (is_Load(pred)) {
4459                 return gen_Proj_Load(node);
4460         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4461                 return gen_Proj_DivMod(node);
4462         } else if (is_CopyB(pred)) {
4463                 return gen_Proj_CopyB(node);
4464         } else if (is_Quot(pred)) {
4465                 return gen_Proj_Quot(node);
4466         } else if (be_is_SubSP(pred)) {
4467                 return gen_Proj_be_SubSP(node);
4468         } else if (be_is_AddSP(pred)) {
4469                 return gen_Proj_be_AddSP(node);
4470         } else if (be_is_Call(pred)) {
4471                 return gen_Proj_be_Call(node);
4472         } else if (is_Cmp(pred)) {
4473                 return gen_Proj_Cmp(node);
4474         } else if (get_irn_op(pred) == op_Start) {
4475                 if (proj == pn_Start_X_initial_exec) {
4476                         ir_node *block = get_nodes_block(pred);
4477                         ir_node *jump;
4478
4479                         /* we exchange the ProjX with a jump */
4480                         block = be_transform_node(block);
4481                         jump  = new_rd_Jmp(dbgi, irg, block);
4482                         return jump;
4483                 }
4484                 if (node == be_get_old_anchor(anchor_tls)) {
4485                         return gen_Proj_tls(node);
4486                 }
4487 #ifdef FIRM_EXT_GRS
4488         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4489 #else
4490         } else {
4491 #endif
4492                 ir_node *new_pred = be_transform_node(pred);
4493                 ir_node *block    = be_transform_node(get_nodes_block(node));
4494                 ir_mode *mode     = get_irn_mode(node);
4495                 if (mode_needs_gp_reg(mode)) {
4496                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4497                                                        get_Proj_proj(node));
4498 #ifdef DEBUG_libfirm
4499                         new_proj->node_nr = node->node_nr;
4500 #endif
4501                         return new_proj;
4502                 }
4503         }
4504
4505         return be_duplicate_node(node);
4506 }
4507
4508 /**
4509  * Enters all transform functions into the generic pointer
4510  */
4511 static void register_transformers(void)
4512 {
4513         ir_op *op_Mulh;
4514
4515         /* first clear the generic function pointer for all ops */
4516         clear_irp_opcodes_generic_func();
4517
4518 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4519 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4520
4521         GEN(Add);
4522         GEN(Sub);
4523         GEN(Mul);
4524         GEN(And);
4525         GEN(Or);
4526         GEN(Eor);
4527
4528         GEN(Shl);
4529         GEN(Shr);
4530         GEN(Shrs);
4531         GEN(Rot);
4532
4533         GEN(Quot);
4534
4535         GEN(Div);
4536         GEN(Mod);
4537         GEN(DivMod);
4538
4539         GEN(Minus);
4540         GEN(Conv);
4541         GEN(Abs);
4542         GEN(Not);
4543
4544         GEN(Load);
4545         GEN(Store);
4546         GEN(Cond);
4547
4548         GEN(Cmp);
4549         GEN(ASM);
4550         GEN(CopyB);
4551         BAD(Mux);
4552         GEN(Psi);
4553         GEN(Proj);
4554         GEN(Phi);
4555         GEN(IJmp);
4556
4557         /* transform ops from intrinsic lowering */
4558         GEN(ia32_l_Add);
4559         GEN(ia32_l_Adc);
4560         GEN(ia32_l_Neg);
4561         GEN(ia32_l_Mul);
4562         GEN(ia32_l_IMul);
4563         GEN(ia32_l_ShlDep);
4564         GEN(ia32_l_ShrDep);
4565         GEN(ia32_l_SarDep);
4566         GEN(ia32_l_ShlD);
4567         GEN(ia32_l_ShrD);
4568         GEN(ia32_l_Sub);
4569         GEN(ia32_l_Sbb);
4570         GEN(ia32_l_vfild);
4571         GEN(ia32_l_Load);
4572         GEN(ia32_l_vfist);
4573         GEN(ia32_l_Store);
4574         GEN(ia32_l_X87toSSE);
4575         GEN(ia32_l_SSEtoX87);
4576
4577         GEN(Const);
4578         GEN(SymConst);
4579         GEN(Unknown);
4580
4581         /* we should never see these nodes */
4582         BAD(Raise);
4583         BAD(Sel);
4584         BAD(InstOf);
4585         BAD(Cast);
4586         BAD(Free);
4587         BAD(Tuple);
4588         BAD(Id);
4589         //BAD(Bad);
4590         BAD(Confirm);
4591         BAD(Filter);
4592         BAD(CallBegin);
4593         BAD(EndReg);
4594         BAD(EndExcept);
4595
4596         /* handle generic backend nodes */
4597         GEN(be_FrameAddr);
4598         GEN(be_Call);
4599         GEN(be_IncSP);
4600         GEN(be_Return);
4601         GEN(be_AddSP);
4602         GEN(be_SubSP);
4603         GEN(be_Copy);
4604
4605         op_Mulh = get_op_Mulh();
4606         if (op_Mulh)
4607                 GEN(Mulh);
4608
4609 #undef GEN
4610 #undef BAD
4611 }
4612
4613 /**
4614  * Pre-transform all unknown and noreg nodes.
4615  */
4616 static void ia32_pretransform_node(void *arch_cg) {
4617         ia32_code_gen_t *cg = arch_cg;
4618
4619         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4620         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4621         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4622         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4623         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4624         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4625         get_fpcw();
4626 }
4627
4628 /**
4629  * Walker, checks if all ia32 nodes producing more than one result have
4630  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4631  */
4632 static void add_missing_keep_walker(ir_node *node, void *data)
4633 {
4634         int              n_outs, i;
4635         unsigned         found_projs = 0;
4636         const ir_edge_t *edge;
4637         ir_mode         *mode = get_irn_mode(node);
4638         ir_node         *last_keep;
4639         (void) data;
4640         if(mode != mode_T)
4641                 return;
4642         if(!is_ia32_irn(node))
4643                 return;
4644
4645         n_outs = get_ia32_n_res(node);
4646         if(n_outs <= 0)
4647                 return;
4648         if(is_ia32_SwitchJmp(node))
4649                 return;
4650
4651         assert(n_outs < (int) sizeof(unsigned) * 8);
4652         foreach_out_edge(node, edge) {
4653                 ir_node *proj = get_edge_src_irn(edge);
4654                 int      pn   = get_Proj_proj(proj);
4655
4656                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
4657                 found_projs |= 1 << pn;
4658         }
4659
4660
4661         /* are keeps missing? */
4662         last_keep = NULL;
4663         for(i = 0; i < n_outs; ++i) {
4664                 ir_node                     *block;
4665                 ir_node                     *in[1];
4666                 const arch_register_req_t   *req;
4667                 const arch_register_class_t *class;
4668
4669                 if(found_projs & (1 << i)) {
4670                         continue;
4671                 }
4672
4673                 req   = get_ia32_out_req(node, i);
4674                 class = req->cls;
4675                 if(class == NULL) {
4676                         continue;
4677                 }
4678                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
4679                         continue;
4680                 }
4681
4682                 block = get_nodes_block(node);
4683                 in[0] = new_r_Proj(current_ir_graph, block, node,
4684                                    arch_register_class_mode(class), i);
4685                 if(last_keep != NULL) {
4686                         be_Keep_add_node(last_keep, class, in[0]);
4687                 } else {
4688                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4689                         if(sched_is_scheduled(node)) {
4690                                 sched_add_after(node, last_keep);
4691                         }
4692                 }
4693         }
4694 }
4695
4696 /**
4697  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4698  * and keeps them.
4699  */
4700 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4701 {
4702         ir_graph *irg = be_get_birg_irg(cg->birg);
4703         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4704 }
4705
4706 /* do the transformation */
4707 void ia32_transform_graph(ia32_code_gen_t *cg) {
4708         int cse_last;
4709         ir_graph *irg = cg->irg;
4710
4711         /* TODO: look at cpu and fill transform config in with that... */
4712         transform_config.use_incdec = 1;
4713         transform_config.use_sse2   = 0;
4714         transform_config.use_ffreep = 0;
4715         transform_config.use_ftst   = 0;
4716         transform_config.use_femms  = 0;
4717         transform_config.use_fucomi = 1;
4718         transform_config.use_cmov   = 1;
4719
4720         register_transformers();
4721         env_cg       = cg;
4722         initial_fpcw = NULL;
4723
4724         heights      = heights_new(irg);
4725         calculate_non_address_mode_nodes(irg);
4726
4727         /* the transform phase is not safe for CSE (yet) because several nodes get
4728          * attributes set after their creation */
4729         cse_last = get_opt_cse();
4730         set_opt_cse(0);
4731
4732         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4733
4734         set_opt_cse(cse_last);
4735
4736         free_non_address_mode_nodes();
4737         heights_free(heights);
4738         heights = NULL;
4739 }
4740
4741 void ia32_init_transform(void)
4742 {
4743         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4744 }