nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into ia32-Firm.
  23  * @author      Christian Wuerdig, Matthias Braun
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <limits.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "irvrfy.h"
  42 #include "ircons.h"
  43 #include "irgwalk.h"
  44 #include "dbginfo.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50
  51 #include "../benode_t.h"
  52 #include "../besched.h"
  53 #include "../beabi.h"
  54 #include "../beutil.h"
  55 #include "../beirg_t.h"
  56 #include "../betranshlp.h"
  57
  58 #include "bearch_ia32_t.h"
  59 #include "ia32_nodes_attr.h"
  60 #include "ia32_transform.h"
  61 #include "ia32_new_nodes.h"
  62 #include "ia32_map_regs.h"
  63 #include "ia32_dbg_stat.h"
  64 #include "ia32_optimize.h"
  65 #include "ia32_util.h"
  66
  67 #include "gen_ia32_regalloc_if.h"
  68
  69 #define SFP_SIGN "0x80000000"
  70 #define DFP_SIGN "0x8000000000000000"
  71 #define SFP_ABS  "0x7FFFFFFF"
  72 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  73
  74 #define TP_SFP_SIGN "ia32_sfp_sign"
  75 #define TP_DFP_SIGN "ia32_dfp_sign"
  76 #define TP_SFP_ABS  "ia32_sfp_abs"
  77 #define TP_DFP_ABS  "ia32_dfp_abs"
  78
  79 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  80 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  81 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  82 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  83
  84 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  85 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  86
  87 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  88
  89 /** hold the current code generator during transformation */
  90 static ia32_code_gen_t *env_cg = NULL;
  91
  92 extern ir_op *get_op_Mulh(void);
  93
  94 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
  95         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  96         ir_node *op2, ir_node *mem);
  97
  98 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
  99         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
 100         ir_node *op2, ir_node *mem, ir_node *fpcw);
 101
 102 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 104         ir_node *mem);
 105
 106 /****************************************************************************************************
 107  *                  _        _                        __                           _   _
 108  *                 | |      | |                      / _|                         | | (_)
 109  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 110  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 111  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 112  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 113  *
 114  ****************************************************************************************************/
 115
 116 static ir_node *try_create_Immediate(ir_node *node,
 117                                      char immediate_constraint_type);
 118
 119 static ir_node *create_immediate_or_transform(ir_node *node,
 120                                               char immediate_constraint_type);
 121
 122 /**
 123  * Return true if a mode can be stored in the GP register set
 124  */
 125 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 126         if(mode == mode_fpcw)
 127                 return 0;
 128         return mode_is_int(mode) || mode_is_character(mode) || mode_is_reference(mode);
 129 }
 130
 131 /**
 132  * Returns 1 if irn is a Const representing 0, 0 otherwise
 133  */
 134 static INLINE int is_ia32_Const_0(ir_node *irn) {
 135         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 136                && tarval_is_null(get_ia32_Immop_tarval(irn));
 137 }
 138
 139 /**
 140  * Returns 1 if irn is a Const representing 1, 0 otherwise
 141  */
 142 static INLINE int is_ia32_Const_1(ir_node *irn) {
 143         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 144                && tarval_is_one(get_ia32_Immop_tarval(irn));
 145 }
 146
 147 /**
 148  * Collects all Projs of a node into the node array. Index is the projnum.
 149  * BEWARE: The caller has to assure the appropriate array size!
 150  */
 151 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 152         const ir_edge_t *edge;
 153         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 154
 155         memset(projs, 0, size * sizeof(projs[0]));
 156
 157         foreach_out_edge(irn, edge) {
 158                 ir_node *proj = get_edge_src_irn(edge);
 159                 int proj_proj = get_Proj_proj(proj);
 160                 assert(proj_proj < size);
 161                 projs[proj_proj] = proj;
 162         }
 163 }
 164
 165 /**
 166  * Renumbers the proj having pn_old in the array tp pn_new
 167  * and removes the proj from the array.
 168  */
 169 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 170         fprintf(stderr, "Warning: renumber_Proj used!\n");
 171         if (projs[pn_old]) {
 172                 set_Proj_proj(projs[pn_old], pn_new);
 173                 projs[pn_old] = NULL;
 174         }
 175 }
 176
 177 /**
 178  * creates a unique ident by adding a number to a tag
 179  *
 180  * @param tag   the tag string, must contain a %d if a number
 181  *              should be added
 182  */
 183 static ident *unique_id(const char *tag)
 184 {
 185         static unsigned id = 0;
 186         char str[256];
 187
 188         snprintf(str, sizeof(str), tag, ++id);
 189         return new_id_from_str(str);
 190 }
 191
 192 /**
 193  * Get a primitive type for a mode.
 194  */
 195 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 196 {
 197         pmap_entry *e = pmap_find(types, mode);
 198         ir_type *res;
 199
 200         if (! e) {
 201                 char buf[64];
 202                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 203                 res = new_type_primitive(new_id_from_str(buf), mode);
 204                 set_type_alignment_bytes(res, 16);
 205                 pmap_insert(types, mode, res);
 206         }
 207         else
 208                 res = e->value;
 209         return res;
 210 }
 211
 212 /**
 213  * Get an entity that is initialized with a tarval
 214  */
 215 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 216 {
 217         tarval *tv    = get_Const_tarval(cnst);
 218         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 219         ir_entity *res;
 220         ir_graph *rem;
 221
 222         if (! e) {
 223                 ir_mode *mode = get_irn_mode(cnst);
 224                 ir_type *tp = get_Const_type(cnst);
 225                 if (tp == firm_unknown_type)
 226                         tp = get_prim_type(cg->isa->types, mode);
 227
 228                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 229
 230                 set_entity_ld_ident(res, get_entity_ident(res));
 231                 set_entity_visibility(res, visibility_local);
 232                 set_entity_variability(res, variability_constant);
 233                 set_entity_allocation(res, allocation_static);
 234
 235                  /* we create a new entity here: It's initialization must resist on the
 236                     const code irg */
 237                 rem = current_ir_graph;
 238                 current_ir_graph = get_const_code_irg();
 239                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 240                 current_ir_graph = rem;
 241
 242                 pmap_insert(cg->isa->tv_ent, tv, res);
 243         } else {
 244                 res = e->value;
 245         }
 246
 247         return res;
 248 }
 249
 250 static int is_Const_0(ir_node *node) {
 251         if(!is_Const(node))
 252                 return 0;
 253
 254         return classify_Const(node) == CNST_NULL;
 255 }
 256
 257 static int is_Const_1(ir_node *node) {
 258         if(!is_Const(node))
 259                 return 0;
 260
 261         return classify_Const(node) == CNST_ONE;
 262 }
 263
 264 /**
 265  * Transforms a Const.
 266  */
 267 static ir_node *gen_Const(ir_node *node) {
 268         ir_graph        *irg   = current_ir_graph;
 269         ir_node         *block = be_transform_node(get_nodes_block(node));
 270         dbg_info        *dbgi  = get_irn_dbg_info(node);
 271         ir_mode         *mode  = get_irn_mode(node);
 272
 273         if (mode_is_float(mode)) {
 274                 ir_node   *res   = NULL;
 275                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 276                 ir_node   *nomem = new_NoMem();
 277                 ir_node   *load;
 278                 ir_entity *floatent;
 279
 280                 FP_USED(env_cg);
 281                 if (! USE_SSE2(env_cg)) {
 282                         cnst_classify_t clss = classify_Const(node);
 283
 284                         if (clss == CNST_NULL) {
 285                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 286                                 res  = load;
 287                         } else if (clss == CNST_ONE) {
 288                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 289                                 res  = load;
 290                         } else {
 291                                 floatent = get_entity_for_tv(env_cg, node);
 292
 293                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 294                                 set_ia32_op_type(load, ia32_AddrModeS);
 295                                 set_ia32_am_flavour(load, ia32_am_N);
 296                                 set_ia32_am_sc(load, floatent);
 297                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 298                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 299                         }
 300                         set_ia32_ls_mode(load, mode);
 301                 } else {
 302                         floatent = get_entity_for_tv(env_cg, node);
 303
 304                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 305                         set_ia32_op_type(load, ia32_AddrModeS);
 306                         set_ia32_am_flavour(load, ia32_am_N);
 307                         set_ia32_am_sc(load, floatent);
 308                         set_ia32_ls_mode(load, mode);
 309                         set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 310
 311                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 312                 }
 313
 314                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 315
 316                 /* Const Nodes before the initial IncSP are a bad idea, because
 317                  * they could be spilled and we have no SP ready at that point yet.
 318                  * So add a dependency to the initial frame pointer calculation to
 319                  * avoid that situation.
 320                  */
 321                 if (get_irg_start_block(irg) == block) {
 322                         add_irn_dep(load, get_irg_frame(irg));
 323                 }
 324
 325                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 326                 return res;
 327         } else {
 328                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 329
 330                 /* see above */
 331                 if (get_irg_start_block(irg) == block) {
 332                         add_irn_dep(cnst, get_irg_frame(irg));
 333                 }
 334
 335                 set_ia32_Const_attr(cnst, node);
 336                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 337                 return cnst;
 338         }
 339
 340         assert(0);
 341         return new_r_Bad(irg);
 342 }
 343
 344 /**
 345  * Transforms a SymConst.
 346  */
 347 static ir_node *gen_SymConst(ir_node *node) {
 348         ir_graph *irg   = current_ir_graph;
 349         ir_node  *block = be_transform_node(get_nodes_block(node));
 350         dbg_info *dbgi  = get_irn_dbg_info(node);
 351         ir_mode  *mode  = get_irn_mode(node);
 352         ir_node  *cnst;
 353
 354         if (mode_is_float(mode)) {
 355                 FP_USED(env_cg);
 356                 if (USE_SSE2(env_cg))
 357                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 358                 else
 359                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 360                 //set_ia32_ls_mode(cnst, mode);
 361                 set_ia32_ls_mode(cnst, mode_E);
 362         } else {
 363                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 364         }
 365
 366         /* Const Nodes before the initial IncSP are a bad idea, because
 367          * they could be spilled and we have no SP ready at that point yet
 368          */
 369         if (get_irg_start_block(irg) == block) {
 370                 add_irn_dep(cnst, get_irg_frame(irg));
 371         }
 372
 373         set_ia32_Const_attr(cnst, node);
 374         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 375
 376         return cnst;
 377 }
 378
 379 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 380 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 381         static const struct {
 382                 const char *tp_name;
 383                 const char *ent_name;
 384                 const char *cnst_str;
 385         } names [ia32_known_const_max] = {
 386                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 387                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 388                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 389                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 390         };
 391         static ir_entity *ent_cache[ia32_known_const_max];
 392
 393         const char    *tp_name, *ent_name, *cnst_str;
 394         ir_type       *tp;
 395         ir_node       *cnst;
 396         ir_graph      *rem;
 397         ir_entity     *ent;
 398         tarval        *tv;
 399         ir_mode       *mode;
 400
 401         ent_name = names[kct].ent_name;
 402         if (! ent_cache[kct]) {
 403                 tp_name  = names[kct].tp_name;
 404                 cnst_str = names[kct].cnst_str;
 405
 406                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 407                 //mode = mode_xmm;
 408                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 409                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 410                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 411
 412                 set_entity_ld_ident(ent, get_entity_ident(ent));
 413                 set_entity_visibility(ent, visibility_local);
 414                 set_entity_variability(ent, variability_constant);
 415                 set_entity_allocation(ent, allocation_static);
 416
 417                 /* we create a new entity here: It's initialization must resist on the
 418                     const code irg */
 419                 rem = current_ir_graph;
 420                 current_ir_graph = get_const_code_irg();
 421                 cnst = new_Const(mode, tv);
 422                 current_ir_graph = rem;
 423
 424                 set_atomic_ent_value(ent, cnst);
 425
 426                 /* cache the entry */
 427                 ent_cache[kct] = ent;
 428         }
 429
 430         return ent_cache[kct];
 431 }
 432
 433 #ifndef NDEBUG
 434 /**
 435  * Prints the old node name on cg obst and returns a pointer to it.
 436  */
 437 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 438         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 439
 440         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 441         obstack_1grow(isa->name_obst, 0);
 442         return obstack_finish(isa->name_obst);
 443 }
 444 #endif /* NDEBUG */
 445
 446 /* determine if one operator is an Imm */
 447 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 448         if (op1) {
 449                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 450         } else {
 451                 return is_ia32_Cnst(op2) ? op2 : NULL;
 452         }
 453 }
 454
 455 /* determine if one operator is not an Imm */
 456 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 457         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 458 }
 459
 460 static void fold_immediate(ir_node *node, int in1, int in2) {
 461         ir_node *left;
 462         ir_node *right;
 463
 464         if (!(env_cg->opt & IA32_OPT_IMMOPS))
 465                 return;
 466
 467         left = get_irn_n(node, in1);
 468         right = get_irn_n(node, in2);
 469         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 470                 /* we can only set right operand to immediate */
 471                 if(!is_ia32_commutative(node))
 472                         return;
 473                 /* exchange left/right */
 474                 set_irn_n(node, in1, right);
 475                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 476                 copy_ia32_Immop_attr(node, left);
 477         } else if(is_ia32_Cnst(right)) {
 478                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 479                 copy_ia32_Immop_attr(node, right);
 480         } else {
 481                 return;
 482         }
 483
 484         clear_ia32_commutative(node);
 485         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source,
 486                             get_ia32_am_arity(node));
 487 }
 488
 489 /**
 490  * Construct a standard binary operation, set AM and immediate if required.
 491  *
 492  * @param op1   The first operand
 493  * @param op2   The second operand
 494  * @param func  The node constructor function
 495  * @return The constructed ia32 node.
 496  */
 497 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 498                           construct_binop_func *func, int commutative)
 499 {
 500         ir_node  *block    = be_transform_node(get_nodes_block(node));
 501         ir_graph *irg      = current_ir_graph;
 502         dbg_info *dbgi     = get_irn_dbg_info(node);
 503         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 504         ir_node  *nomem    = new_NoMem();
 505         ir_node  *new_node;
 506
 507         ir_node *new_op1 = be_transform_node(op1);
 508         ir_node *new_op2 = create_immediate_or_transform(op2, 0);
 509         if (is_ia32_Immediate(new_op2)) {
 510                 commutative = 0;
 511         }
 512
 513         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 514         if (func == new_rd_ia32_IMul) {
 515                 set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 516         } else {
 517                 set_ia32_am_support(new_node, ia32_am_Full, ia32_am_binary);
 518         }
 519
 520         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 521         if (commutative) {
 522                 set_ia32_commutative(new_node);
 523         }
 524
 525         return new_node;
 526 }
 527
 528 /**
 529  * Construct a standard binary operation, set AM and immediate if required.
 530  *
 531  * @param op1   The first operand
 532  * @param op2   The second operand
 533  * @param func  The node constructor function
 534  * @return The constructed ia32 node.
 535  */
 536 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 537                                     construct_binop_func *func)
 538 {
 539         ir_node  *block    = be_transform_node(get_nodes_block(node));
 540         ir_node  *new_op1  = be_transform_node(op1);
 541         ir_node  *new_op2  = be_transform_node(op2);
 542         ir_node  *new_node = NULL;
 543         dbg_info *dbgi     = get_irn_dbg_info(node);
 544         ir_graph *irg      = current_ir_graph;
 545         ir_mode  *mode     = get_irn_mode(node);
 546         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 547         ir_node  *nomem    = new_NoMem();
 548
 549         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 550                         nomem);
 551         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 552         if (is_op_commutative(get_irn_op(node))) {
 553                 set_ia32_commutative(new_node);
 554         }
 555         if (USE_SSE2(env_cg)) {
 556                 set_ia32_ls_mode(new_node, mode);
 557         }
 558
 559         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 560
 561         return new_node;
 562 }
 563
 564 /**
 565  * Construct a standard binary operation, set AM and immediate if required.
 566  *
 567  * @param op1   The first operand
 568  * @param op2   The second operand
 569  * @param func  The node constructor function
 570  * @return The constructed ia32 node.
 571  */
 572 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 573                                     construct_binop_float_func *func)
 574 {
 575         ir_node  *block    = be_transform_node(get_nodes_block(node));
 576         ir_node  *new_op1  = be_transform_node(op1);
 577         ir_node  *new_op2  = be_transform_node(op2);
 578         ir_node  *new_node = NULL;
 579         dbg_info *dbgi     = get_irn_dbg_info(node);
 580         ir_graph *irg      = current_ir_graph;
 581         ir_mode  *mode     = get_irn_mode(node);
 582         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 583         ir_node  *nomem    = new_NoMem();
 584         ir_node  *fpcw     = be_abi_get_ignore_irn(env_cg->birg->abi,
 585                                                    &ia32_fp_cw_regs[REG_FPCW]);
 586
 587         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 588                         nomem, fpcw);
 589         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 590         if (is_op_commutative(get_irn_op(node))) {
 591                 set_ia32_commutative(new_node);
 592         }
 593         if (USE_SSE2(env_cg)) {
 594                 set_ia32_ls_mode(new_node, mode);
 595         }
 596
 597         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 598
 599         return new_node;
 600 }
 601
 602 /**
 603  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 604  *
 605  * @param op1   The first operand
 606  * @param op2   The second operand
 607  * @param func  The node constructor function
 608  * @return The constructed ia32 node.
 609  */
 610 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 611                                 construct_binop_func *func)
 612 {
 613         ir_node  *block   = be_transform_node(get_nodes_block(node));
 614         ir_node  *new_op1 = be_transform_node(op1);
 615         ir_node  *new_op2;
 616         ir_node  *new_op  = NULL;
 617         dbg_info *dbgi    = get_irn_dbg_info(node);
 618         ir_graph *irg     = current_ir_graph;
 619         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 620         ir_node  *nomem   = new_NoMem();
 621
 622         assert(! mode_is_float(get_irn_mode(node))
 623                  && "Shift/Rotate with float not supported");
 624
 625         new_op2 = create_immediate_or_transform(op2, 'N');
 626
 627         new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 628
 629         /* set AM support */
 630         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
 631
 632         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 633
 634         set_ia32_emit_cl(new_op);
 635
 636         return new_op;
 637 }
 638
 639
 640 /**
 641  * Construct a standard unary operation, set AM and immediate if required.
 642  *
 643  * @param op    The operand
 644  * @param func  The node constructor function
 645  * @return The constructed ia32 node.
 646  */
 647 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 648 {
 649         ir_node  *block    = be_transform_node(get_nodes_block(node));
 650         ir_node  *new_op   = be_transform_node(op);
 651         ir_node  *new_node = NULL;
 652         ir_graph *irg      = current_ir_graph;
 653         dbg_info *dbgi     = get_irn_dbg_info(node);
 654         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
 655         ir_node  *nomem    = new_NoMem();
 656
 657         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 658         DB((dbg, LEVEL_1, "INT unop ..."));
 659         set_ia32_am_support(new_node, ia32_am_Dest, ia32_am_unary);
 660
 661         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 662
 663         return new_node;
 664 }
 665
 666 /**
 667  * Creates an ia32 Add.
 668  *
 669  * @return the created ia32 Add node
 670  */
 671 static ir_node *gen_Add(ir_node *node) {
 672         ir_node  *block   = be_transform_node(get_nodes_block(node));
 673         ir_node  *op1     = get_Add_left(node);
 674         ir_node  *new_op1 = be_transform_node(op1);
 675         ir_node  *op2     = get_Add_right(node);
 676         ir_node  *new_op2 = be_transform_node(op2);
 677         ir_node  *new_op  = NULL;
 678         ir_graph *irg     = current_ir_graph;
 679         dbg_info *dbgi    = get_irn_dbg_info(node);
 680         ir_mode  *mode    = get_irn_mode(node);
 681         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 682         ir_node  *nomem   = new_NoMem();
 683         ir_node  *expr_op, *imm_op;
 684
 685         /* Check if immediate optimization is on and */
 686         /* if it's an operation with immediate.      */
 687         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 688         expr_op = get_expr_op(new_op1, new_op2);
 689
 690         assert((expr_op || imm_op) && "invalid operands");
 691
 692         if (mode_is_float(mode)) {
 693                 FP_USED(env_cg);
 694                 if (USE_SSE2(env_cg))
 695                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd);
 696                 else
 697                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd);
 698         }
 699
 700         /* integer ADD */
 701         if (! expr_op) {
 702                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 703                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 704
 705                 /* No expr_op means, that we have two const - one symconst and */
 706                 /* one tarval or another symconst - because this case is not   */
 707                 /* covered by constant folding                                 */
 708                 /* We need to check for:                                       */
 709                 /*  1) symconst + const    -> becomes a LEA                    */
 710                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 711                 /*        linker doesn't support two symconsts                 */
 712
 713                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 714                         /* this is the 2nd case */
 715                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 716                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 717                         set_ia32_am_flavour(new_op, ia32_am_B);
 718                         set_ia32_op_type(new_op, ia32_AddrModeS);
 719
 720                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 721                 } else if (tp1 == ia32_ImmSymConst) {
 722                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 723                         long offs = get_tarval_long(tv);
 724
 725                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 726                         add_irn_dep(new_op, get_irg_frame(irg));
 727                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 728
 729                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 730                         add_ia32_am_offs_int(new_op, offs);
 731                         set_ia32_am_flavour(new_op, ia32_am_OB);
 732                         set_ia32_op_type(new_op, ia32_AddrModeS);
 733                 } else if (tp2 == ia32_ImmSymConst) {
 734                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 735                         long offs = get_tarval_long(tv);
 736
 737                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 738                         add_irn_dep(new_op, get_irg_frame(irg));
 739                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 740
 741                         add_ia32_am_offs_int(new_op, offs);
 742                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 743                         set_ia32_am_flavour(new_op, ia32_am_OB);
 744                         set_ia32_op_type(new_op, ia32_AddrModeS);
 745                 } else {
 746                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 747                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 748                         tarval *restv = tarval_add(tv1, tv2);
 749
 750                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 751
 752                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 753                         set_ia32_Const_tarval(new_op, restv);
 754                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 755                 }
 756
 757                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 758                 return new_op;
 759         } else if (imm_op) {
 760                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 761                         tarval_classification_t class_tv, class_negtv;
 762                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 763
 764                         /* optimize tarvals */
 765                         class_tv    = classify_tarval(tv);
 766                         class_negtv = classify_tarval(tarval_neg(tv));
 767
 768                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 769                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 770                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 771                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 772                                 return new_op;
 773                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 774                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 775                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 776                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 777                                 return new_op;
 778                         }
 779                 }
 780         }
 781
 782         /* This is a normal add */
 783         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 784
 785         /* set AM support */
 786         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
 787         set_ia32_commutative(new_op);
 788
 789         fold_immediate(new_op, 2, 3);
 790
 791         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 792
 793         return new_op;
 794 }
 795
 796 /**
 797  * Creates an ia32 Mul.
 798  *
 799  * @return the created ia32 Mul node
 800  */
 801 static ir_node *gen_Mul(ir_node *node) {
 802         ir_node *op1  = get_Mul_left(node);
 803         ir_node *op2  = get_Mul_right(node);
 804         ir_mode *mode = get_irn_mode(node);
 805
 806         if (mode_is_float(mode)) {
 807                 FP_USED(env_cg);
 808                 if (USE_SSE2(env_cg))
 809                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul);
 810                 else
 811                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul);
 812         }
 813
 814         /*
 815                 for the lower 32bit of the result it doesn't matter whether we use
 816                 signed or unsigned multiplication so we use IMul as it has fewer
 817                 constraints
 818         */
 819         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 820 }
 821
 822 /**
 823  * Creates an ia32 Mulh.
 824  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 825  * this result while Mul returns the lower 32 bit.
 826  *
 827  * @return the created ia32 Mulh node
 828  */
 829 static ir_node *gen_Mulh(ir_node *node) {
 830         ir_node  *block   = be_transform_node(get_nodes_block(node));
 831         ir_node  *op1     = get_irn_n(node, 0);
 832         ir_node  *new_op1 = be_transform_node(op1);
 833         ir_node  *op2     = get_irn_n(node, 1);
 834         ir_node  *new_op2 = be_transform_node(op2);
 835         ir_graph *irg     = current_ir_graph;
 836         dbg_info *dbgi    = get_irn_dbg_info(node);
 837         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 838         ir_mode  *mode    = get_irn_mode(node);
 839         ir_node  *proj_EAX, *proj_EDX, *res;
 840         ir_node  *in[1];
 841
 842         assert(!mode_is_float(mode) && "Mulh with float not supported");
 843         if (mode_is_signed(mode)) {
 844                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 845         } else {
 846                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 847         }
 848
 849         set_ia32_commutative(res);
 850         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
 851
 852         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 853         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 854
 855         /* keep EAX */
 856         in[0] = proj_EAX;
 857         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 858
 859         return proj_EDX;
 860 }
 861
 862
 863
 864 /**
 865  * Creates an ia32 And.
 866  *
 867  * @return The created ia32 And node
 868  */
 869 static ir_node *gen_And(ir_node *node) {
 870         ir_node *op1 = get_And_left(node);
 871         ir_node *op2 = get_And_right(node);
 872
 873         assert (! mode_is_float(get_irn_mode(node)));
 874         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
 875 }
 876
 877
 878
 879 /**
 880  * Creates an ia32 Or.
 881  *
 882  * @return The created ia32 Or node
 883  */
 884 static ir_node *gen_Or(ir_node *node) {
 885         ir_node *op1 = get_Or_left(node);
 886         ir_node *op2 = get_Or_right(node);
 887
 888         assert (! mode_is_float(get_irn_mode(node)));
 889         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
 890 }
 891
 892
 893
 894 /**
 895  * Creates an ia32 Eor.
 896  *
 897  * @return The created ia32 Eor node
 898  */
 899 static ir_node *gen_Eor(ir_node *node) {
 900         ir_node *op1 = get_Eor_left(node);
 901         ir_node *op2 = get_Eor_right(node);
 902
 903         assert(! mode_is_float(get_irn_mode(node)));
 904         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
 905 }
 906
 907
 908
 909 /**
 910  * Creates an ia32 Max.
 911  *
 912  * @return the created ia32 Max node
 913  */
 914 static ir_node *gen_Max(ir_node *node) {
 915         ir_node  *block   = be_transform_node(get_nodes_block(node));
 916         ir_node  *op1     = get_irn_n(node, 0);
 917         ir_node  *new_op1 = be_transform_node(op1);
 918         ir_node  *op2     = get_irn_n(node, 1);
 919         ir_node  *new_op2 = be_transform_node(op2);
 920         ir_graph *irg     = current_ir_graph;
 921         ir_mode  *mode    = get_irn_mode(node);
 922         dbg_info *dbgi    = get_irn_dbg_info(node);
 923         ir_mode  *op_mode = get_irn_mode(op1);
 924         ir_node  *new_op;
 925
 926         assert(get_mode_size_bits(mode) == 32);
 927
 928         if (mode_is_float(mode)) {
 929                 FP_USED(env_cg);
 930                 if (USE_SSE2(env_cg)) {
 931                         new_op = gen_binop_sse_float(node, new_op1, new_op2, new_rd_ia32_xMax);
 932                 } else {
 933                         panic("Can't create Max node");
 934                 }
 935         } else {
 936                 long pnc = pn_Cmp_Gt;
 937                 if (! mode_is_signed(op_mode)) {
 938                         pnc |= ia32_pn_Cmp_Unsigned;
 939                 }
 940                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2,
 941                                              new_op1, new_op2, pnc);
 942         }
 943         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 944
 945         return new_op;
 946 }
 947
 948 /**
 949  * Creates an ia32 Min.
 950  *
 951  * @return the created ia32 Min node
 952  */
 953 static ir_node *gen_Min(ir_node *node) {
 954         ir_node  *block   = be_transform_node(get_nodes_block(node));
 955         ir_node  *op1     = get_irn_n(node, 0);
 956         ir_node  *new_op1 = be_transform_node(op1);
 957         ir_node  *op2     = get_irn_n(node, 1);
 958         ir_node  *new_op2 = be_transform_node(op2);
 959         ir_graph *irg     = current_ir_graph;
 960         ir_mode  *mode    = get_irn_mode(node);
 961         dbg_info *dbgi    = get_irn_dbg_info(node);
 962         ir_mode  *op_mode = get_irn_mode(op1);
 963         ir_node  *new_op;
 964
 965         assert(get_mode_size_bits(mode) == 32);
 966
 967         if (mode_is_float(mode)) {
 968                 FP_USED(env_cg);
 969                 if (USE_SSE2(env_cg)) {
 970                         new_op = gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMin);
 971                 } else {
 972                         panic("can't create Min node");
 973                 }
 974         } else {
 975                 long pnc = pn_Cmp_Lt;
 976                 if (! mode_is_signed(op_mode)) {
 977                         pnc |= ia32_pn_Cmp_Unsigned;
 978                 }
 979                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2,
 980                                              new_op1, new_op2, pnc);
 981         }
 982         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 983
 984         return new_op;
 985 }
 986
 987
 988 /**
 989  * Creates an ia32 Sub.
 990  *
 991  * @return The created ia32 Sub node
 992  */
 993 static ir_node *gen_Sub(ir_node *node) {
 994         ir_node  *block   = be_transform_node(get_nodes_block(node));
 995         ir_node  *op1     = get_Sub_left(node);
 996         ir_node  *new_op1 = be_transform_node(op1);
 997         ir_node  *op2     = get_Sub_right(node);
 998         ir_node  *new_op2 = be_transform_node(op2);
 999         ir_node  *new_op  = NULL;
1000         ir_graph *irg     = current_ir_graph;
1001         dbg_info *dbgi    = get_irn_dbg_info(node);
1002         ir_mode  *mode    = get_irn_mode(node);
1003         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1004         ir_node  *nomem   = new_NoMem();
1005         ir_node  *expr_op, *imm_op;
1006
1007         /* Check if immediate optimization is on and */
1008         /* if it's an operation with immediate.      */
1009         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
1010         expr_op = get_expr_op(new_op1, new_op2);
1011
1012         assert((expr_op || imm_op) && "invalid operands");
1013
1014         if (mode_is_float(mode)) {
1015                 FP_USED(env_cg);
1016                 if (USE_SSE2(env_cg))
1017                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub);
1018                 else
1019                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub);
1020         }
1021
1022         /* integer SUB */
1023         if (! expr_op) {
1024                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
1025                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
1026
1027                 /* No expr_op means, that we have two const - one symconst and */
1028                 /* one tarval or another symconst - because this case is not   */
1029                 /* covered by constant folding                                 */
1030                 /* We need to check for:                                       */
1031                 /*  1) symconst - const    -> becomes a LEA                    */
1032                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
1033                 /*        linker doesn't support two symconsts                 */
1034                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
1035                         /* this is the 2nd case */
1036                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
1037                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
1038                         set_ia32_am_sc_sign(new_op);
1039                         set_ia32_am_flavour(new_op, ia32_am_B);
1040
1041                         DBG_OPT_LEA3(op1, op2, node, new_op);
1042                 } else if (tp1 == ia32_ImmSymConst) {
1043                         tarval *tv = get_ia32_Immop_tarval(new_op2);
1044                         long offs = get_tarval_long(tv);
1045
1046                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1047                         add_irn_dep(new_op, get_irg_frame(irg));
1048                         DBG_OPT_LEA3(op1, op2, node, new_op);
1049
1050                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
1051                         add_ia32_am_offs_int(new_op, -offs);
1052                         set_ia32_am_flavour(new_op, ia32_am_OB);
1053                         set_ia32_op_type(new_op, ia32_AddrModeS);
1054                 } else if (tp2 == ia32_ImmSymConst) {
1055                         tarval *tv = get_ia32_Immop_tarval(new_op1);
1056                         long offs = get_tarval_long(tv);
1057
1058                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1059                         add_irn_dep(new_op, get_irg_frame(irg));
1060                         DBG_OPT_LEA3(op1, op2, node, new_op);
1061
1062                         add_ia32_am_offs_int(new_op, offs);
1063                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
1064                         set_ia32_am_sc_sign(new_op);
1065                         set_ia32_am_flavour(new_op, ia32_am_OB);
1066                         set_ia32_op_type(new_op, ia32_AddrModeS);
1067                 } else {
1068                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
1069                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
1070                         tarval *restv = tarval_sub(tv1, tv2);
1071
1072                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
1073
1074                         new_op = new_rd_ia32_Const(dbgi, irg, block);
1075                         set_ia32_Const_tarval(new_op, restv);
1076                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
1077                 }
1078
1079                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1080                 return new_op;
1081         } else if (imm_op) {
1082                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
1083                         tarval_classification_t class_tv, class_negtv;
1084                         tarval *tv = get_ia32_Immop_tarval(imm_op);
1085
1086                         /* optimize tarvals */
1087                         class_tv    = classify_tarval(tv);
1088                         class_negtv = classify_tarval(tarval_neg(tv));
1089
1090                         if (class_tv == TV_CLASSIFY_ONE) {
1091                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1092                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1093                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1094                                 return new_op;
1095                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1096                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1097                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1098                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1099                                 return new_op;
1100                         }
1101                 }
1102         }
1103
1104         /* This is a normal sub */
1105         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1106
1107         /* set AM support */
1108         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
1109
1110         fold_immediate(new_op, 2, 3);
1111
1112         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1113
1114         return new_op;
1115 }
1116
1117
1118
1119 /**
1120  * Generates an ia32 DivMod with additional infrastructure for the
1121  * register allocator if needed.
1122  *
1123  * @param dividend -no comment- :)
1124  * @param divisor  -no comment- :)
1125  * @param dm_flav  flavour_Div/Mod/DivMod
1126  * @return The created ia32 DivMod node
1127  */
1128 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1129                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1130 {
1131         ir_node  *block        = be_transform_node(get_nodes_block(node));
1132         ir_node  *new_dividend = be_transform_node(dividend);
1133         ir_node  *new_divisor  = be_transform_node(divisor);
1134         ir_graph *irg          = current_ir_graph;
1135         dbg_info *dbgi         = get_irn_dbg_info(node);
1136         ir_mode  *mode         = get_irn_mode(node);
1137         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1138         ir_node  *res, *proj_div, *proj_mod;
1139         ir_node  *sign_extension;
1140         ir_node  *in_keep[2];
1141         ir_node  *mem, *new_mem;
1142         ir_node  *projs[pn_DivMod_max];
1143         int      i, has_exc;
1144
1145         ia32_collect_Projs(node, projs, pn_DivMod_max);
1146
1147         proj_div = proj_mod = NULL;
1148         has_exc  = 0;
1149         switch (dm_flav) {
1150                 case flavour_Div:
1151                         mem  = get_Div_mem(node);
1152                         mode = get_Div_resmode(node);
1153                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1154                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1155                         break;
1156                 case flavour_Mod:
1157                         mem  = get_Mod_mem(node);
1158                         mode = get_Mod_resmode(node);
1159                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1160                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1161                         break;
1162                 case flavour_DivMod:
1163                         mem  = get_DivMod_mem(node);
1164                         mode = get_DivMod_resmode(node);
1165                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1166                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1167                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1168                         break;
1169                 default:
1170                         panic("invalid divmod flavour!");
1171         }
1172         new_mem = be_transform_node(mem);
1173
1174         if (mode_is_signed(mode)) {
1175                 /* in signed mode, we need to sign extend the dividend */
1176                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend);
1177         } else {
1178                 sign_extension = new_rd_ia32_Const(dbgi, irg, block);
1179                 set_ia32_Immop_tarval(sign_extension, get_tarval_null(mode_Iu));
1180
1181                 add_irn_dep(sign_extension, get_irg_frame(irg));
1182         }
1183
1184         if (mode_is_signed(mode)) {
1185                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend,
1186                                        sign_extension, new_divisor, new_mem, dm_flav);
1187         } else {
1188                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend,
1189                                       sign_extension, new_divisor, new_mem, dm_flav);
1190         }
1191
1192         set_ia32_exc_label(res, has_exc);
1193         set_irn_pinned(res, get_irn_pinned(node));
1194
1195         /* Matze: code can't handle this at the moment... */
1196 #if 0
1197         /* set AM support */
1198         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1199 #endif
1200
1201         /* check, which Proj-Keep, we need to add */
1202         i = 0;
1203         if (proj_div == NULL) {
1204                 /* We have only mod result: add div res Proj-Keep */
1205                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_div_res);
1206                 ++i;
1207         }
1208         if (proj_mod == NULL) {
1209                 /* We have only div result: add mod res Proj-Keep */
1210                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_mod_res);
1211                 ++i;
1212         }
1213         if(i > 0)
1214                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, i, in_keep);
1215
1216         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1217
1218         return res;
1219 }
1220
1221
1222 /**
1223  * Wrapper for generate_DivMod. Sets flavour_Mod.
1224  *
1225  */
1226 static ir_node *gen_Mod(ir_node *node) {
1227         return generate_DivMod(node, get_Mod_left(node),
1228                                get_Mod_right(node), flavour_Mod);
1229 }
1230
1231 /**
1232  * Wrapper for generate_DivMod. Sets flavour_Div.
1233  *
1234  */
1235 static ir_node *gen_Div(ir_node *node) {
1236         return generate_DivMod(node, get_Div_left(node),
1237                                get_Div_right(node), flavour_Div);
1238 }
1239
1240 /**
1241  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1242  */
1243 static ir_node *gen_DivMod(ir_node *node) {
1244         return generate_DivMod(node, get_DivMod_left(node),
1245                                get_DivMod_right(node), flavour_DivMod);
1246 }
1247
1248
1249
1250 /**
1251  * Creates an ia32 floating Div.
1252  *
1253  * @return The created ia32 xDiv node
1254  */
1255 static ir_node *gen_Quot(ir_node *node) {
1256         ir_node  *block   = be_transform_node(get_nodes_block(node));
1257         ir_node  *op1     = get_Quot_left(node);
1258         ir_node  *new_op1 = be_transform_node(op1);
1259         ir_node  *op2     = get_Quot_right(node);
1260         ir_node  *new_op2 = be_transform_node(op2);
1261         ir_graph *irg     = current_ir_graph;
1262         dbg_info *dbgi    = get_irn_dbg_info(node);
1263         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1264         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1265         ir_node  *new_op;
1266
1267         FP_USED(env_cg);
1268         if (USE_SSE2(env_cg)) {
1269                 ir_mode *mode = get_irn_mode(op1);
1270                 if (is_ia32_xConst(new_op2)) {
1271                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1272                         set_ia32_am_support(new_op, ia32_am_None, ia32_am_arity_none);
1273                         copy_ia32_Immop_attr(new_op, new_op2);
1274                 } else {
1275                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1276                         // Matze: disabled for now, spillslot coalescer fails
1277                         //set_ia32_am_support(new_op, ia32_am_Source | ia32_am_binary);
1278                 }
1279                 set_ia32_ls_mode(new_op, mode);
1280         } else {
1281                 ir_node  *fpcw = be_abi_get_ignore_irn(env_cg->birg->abi,
1282                                                        &ia32_fp_cw_regs[REG_FPCW]);
1283                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1,
1284                                            new_op2, nomem, fpcw);
1285                 // Matze: disabled for now (spillslot coalescer fails)
1286                 //set_ia32_am_support(new_op, ia32_am_Source | ia32_am_binary);
1287         }
1288         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1289         return new_op;
1290 }
1291
1292
1293 /**
1294  * Creates an ia32 Shl.
1295  *
1296  * @return The created ia32 Shl node
1297  */
1298 static ir_node *gen_Shl(ir_node *node) {
1299         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1300                                new_rd_ia32_Shl);
1301 }
1302
1303
1304
1305 /**
1306  * Creates an ia32 Shr.
1307  *
1308  * @return The created ia32 Shr node
1309  */
1310 static ir_node *gen_Shr(ir_node *node) {
1311         return gen_shift_binop(node, get_Shr_left(node),
1312                                get_Shr_right(node), new_rd_ia32_Shr);
1313 }
1314
1315
1316
1317 /**
1318  * Creates an ia32 Sar.
1319  *
1320  * @return The created ia32 Shrs node
1321  */
1322 static ir_node *gen_Shrs(ir_node *node) {
1323         ir_node *left  = get_Shrs_left(node);
1324         ir_node *right = get_Shrs_right(node);
1325         if(is_Const(right) && get_irn_mode(left) == mode_Is) {
1326                 tarval *tv = get_Const_tarval(right);
1327                 long val = get_tarval_long(tv);
1328                 if(val == 31) {
1329                         /* this is a sign extension */
1330                         ir_graph *irg    = current_ir_graph;
1331                         dbg_info *dbgi   = get_irn_dbg_info(node);
1332                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1333                         ir_node  *op     = left;
1334                         ir_node  *new_op = be_transform_node(op);
1335
1336                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1337                 }
1338         }
1339
1340         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1341 }
1342
1343
1344
1345 /**
1346  * Creates an ia32 RotL.
1347  *
1348  * @param op1   The first operator
1349  * @param op2   The second operator
1350  * @return The created ia32 RotL node
1351  */
1352 static ir_node *gen_RotL(ir_node *node,
1353                          ir_node *op1, ir_node *op2) {
1354         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1355 }
1356
1357
1358
1359 /**
1360  * Creates an ia32 RotR.
1361  * NOTE: There is no RotR with immediate because this would always be a RotL
1362  *       "imm-mode_size_bits" which can be pre-calculated.
1363  *
1364  * @param op1   The first operator
1365  * @param op2   The second operator
1366  * @return The created ia32 RotR node
1367  */
1368 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1369                          ir_node *op2) {
1370         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1371 }
1372
1373
1374
1375 /**
1376  * Creates an ia32 RotR or RotL (depending on the found pattern).
1377  *
1378  * @return The created ia32 RotL or RotR node
1379  */
1380 static ir_node *gen_Rot(ir_node *node) {
1381         ir_node *rotate = NULL;
1382         ir_node *op1    = get_Rot_left(node);
1383         ir_node *op2    = get_Rot_right(node);
1384
1385         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1386                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1387                  that means we can create a RotR instead of an Add and a RotL */
1388
1389         if (get_irn_op(op2) == op_Add) {
1390                 ir_node *add = op2;
1391                 ir_node *left = get_Add_left(add);
1392                 ir_node *right = get_Add_right(add);
1393                 if (is_Const(right)) {
1394                         tarval  *tv   = get_Const_tarval(right);
1395                         ir_mode *mode = get_irn_mode(node);
1396                         long     bits = get_mode_size_bits(mode);
1397
1398                         if (get_irn_op(left) == op_Minus &&
1399                                         tarval_is_long(tv)       &&
1400                                         get_tarval_long(tv) == bits)
1401                         {
1402                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1403                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1404                         }
1405                 }
1406         }
1407
1408         if (rotate == NULL) {
1409                 rotate = gen_RotL(node, op1, op2);
1410         }
1411
1412         return rotate;
1413 }
1414
1415
1416
1417 /**
1418  * Transforms a Minus node.
1419  *
1420  * @param op    The Minus operand
1421  * @return The created ia32 Minus node
1422  */
1423 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1424         ir_node   *block = be_transform_node(get_nodes_block(node));
1425         ir_graph  *irg   = current_ir_graph;
1426         dbg_info  *dbgi  = get_irn_dbg_info(node);
1427         ir_mode   *mode  = get_irn_mode(node);
1428         ir_entity *ent;
1429         ir_node   *res;
1430         int       size;
1431
1432         if (mode_is_float(mode)) {
1433                 ir_node *new_op = be_transform_node(op);
1434                 FP_USED(env_cg);
1435                 if (USE_SSE2(env_cg)) {
1436                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1437                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1438                         ir_node *nomem    = new_rd_NoMem(irg);
1439
1440                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1441
1442                         size = get_mode_size_bits(mode);
1443                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1444
1445                         set_ia32_am_sc(res, ent);
1446                         set_ia32_op_type(res, ia32_AddrModeS);
1447                         set_ia32_ls_mode(res, mode);
1448                 } else {
1449                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1450                 }
1451         } else {
1452                 res = gen_unop(node, op, new_rd_ia32_Neg);
1453         }
1454
1455         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1456
1457         return res;
1458 }
1459
1460 /**
1461  * Transforms a Minus node.
1462  *
1463  * @return The created ia32 Minus node
1464  */
1465 static ir_node *gen_Minus(ir_node *node) {
1466         return gen_Minus_ex(node, get_Minus_op(node));
1467 }
1468
1469
1470 /**
1471  * Transforms a Not node.
1472  *
1473  * @return The created ia32 Not node
1474  */
1475 static ir_node *gen_Not(ir_node *node) {
1476         ir_node *op = get_Not_op(node);
1477
1478         assert (! mode_is_float(get_irn_mode(node)));
1479         return gen_unop(node, op, new_rd_ia32_Not);
1480 }
1481
1482
1483
1484 /**
1485  * Transforms an Abs node.
1486  *
1487  * @return The created ia32 Abs node
1488  */
1489 static ir_node *gen_Abs(ir_node *node) {
1490         ir_node   *block    = be_transform_node(get_nodes_block(node));
1491         ir_node   *op       = get_Abs_op(node);
1492         ir_node   *new_op   = be_transform_node(op);
1493         ir_graph  *irg      = current_ir_graph;
1494         dbg_info  *dbgi     = get_irn_dbg_info(node);
1495         ir_mode   *mode     = get_irn_mode(node);
1496         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1497         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1498         ir_node   *nomem    = new_NoMem();
1499         ir_node   *res;
1500         int       size;
1501         ir_entity *ent;
1502
1503         if (mode_is_float(mode)) {
1504                 FP_USED(env_cg);
1505                 if (USE_SSE2(env_cg)) {
1506                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1507
1508                         size = get_mode_size_bits(mode);
1509                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1510
1511                         set_ia32_am_sc(res, ent);
1512
1513                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1514
1515                         set_ia32_op_type(res, ia32_AddrModeS);
1516                         set_ia32_ls_mode(res, mode);
1517                 }
1518                 else {
1519                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1520                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1521                 }
1522         } else {
1523                 ir_node *xor;
1524                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1525                 SET_IA32_ORIG_NODE(sign_extension,
1526                                    ia32_get_old_node_name(env_cg, node));
1527
1528                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, new_op,
1529                                       sign_extension, nomem);
1530                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1531
1532                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, xor,
1533                                       sign_extension, nomem);
1534                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1535         }
1536
1537         return res;
1538 }
1539
1540
1541
1542 /**
1543  * Transforms a Load.
1544  *
1545  * @return the created ia32 Load node
1546  */
1547 static ir_node *gen_Load(ir_node *node) {
1548         ir_node  *block   = be_transform_node(get_nodes_block(node));
1549         ir_node  *ptr     = get_Load_ptr(node);
1550         ir_node  *new_ptr = be_transform_node(ptr);
1551         ir_node  *mem     = get_Load_mem(node);
1552         ir_node  *new_mem = be_transform_node(mem);
1553         ir_graph *irg     = current_ir_graph;
1554         dbg_info *dbgi    = get_irn_dbg_info(node);
1555         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1556         ir_mode  *mode    = get_Load_mode(node);
1557         ir_mode  *res_mode;
1558         ir_node  *lptr    = new_ptr;
1559         int      is_imm   = 0;
1560         ir_node  *new_op;
1561         ir_node  *projs[pn_Load_max];
1562         ia32_am_flavour_t am_flav = ia32_am_B;
1563
1564         ia32_collect_Projs(node, projs, pn_Load_max);
1565
1566         /* address might be a constant (symconst or absolute address) */
1567         if (is_ia32_Const(new_ptr)) {
1568                 lptr   = noreg;
1569                 is_imm = 1;
1570         }
1571
1572         if (mode_is_float(mode)) {
1573                 FP_USED(env_cg);
1574                 if (USE_SSE2(env_cg)) {
1575                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1576                         res_mode = mode_xmm;
1577                 } else {
1578                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem, mode);
1579                         res_mode = mode_vfp;
1580                 }
1581         } else {
1582                 new_op   = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1583                 res_mode = mode_Iu;
1584         }
1585
1586         /*
1587                 check for special case: the loaded value might not be used
1588         */
1589         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
1590                 /* add a result proj and a Keep to produce a pseudo use */
1591                 ir_node *proj = new_r_Proj(irg, block, new_op, mode_Iu,
1592                                            pn_ia32_Load_res);
1593                 be_new_Keep(arch_get_irn_reg_class(env_cg->arch_env, proj, -1), irg, block, 1, &proj);
1594         }
1595
1596         /* base is a constant address */
1597         if (is_imm) {
1598                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1599                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1600                         am_flav = ia32_am_N;
1601                 } else {
1602                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1603                         long offs = get_tarval_long(tv);
1604
1605                         add_ia32_am_offs_int(new_op, offs);
1606                         am_flav = ia32_am_O;
1607                 }
1608         }
1609
1610         set_irn_pinned(new_op, get_irn_pinned(node));
1611         set_ia32_op_type(new_op, ia32_AddrModeS);
1612         set_ia32_am_flavour(new_op, am_flav);
1613         set_ia32_ls_mode(new_op, mode);
1614
1615         /* make sure we are scheduled behind the initial IncSP/Barrier
1616          * to avoid spills being placed before it
1617          */
1618         if (block == get_irg_start_block(irg)) {
1619                 add_irn_dep(new_op, get_irg_frame(irg));
1620         }
1621
1622         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1623         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1624
1625         return new_op;
1626 }
1627
1628
1629
1630 /**
1631  * Transforms a Store.
1632  *
1633  * @return the created ia32 Store node
1634  */
1635 static ir_node *gen_Store(ir_node *node) {
1636         ir_node  *block   = be_transform_node(get_nodes_block(node));
1637         ir_node  *ptr     = get_Store_ptr(node);
1638         ir_node  *new_ptr = be_transform_node(ptr);
1639         ir_node  *val     = get_Store_value(node);
1640         ir_node  *new_val;
1641         ir_node  *mem     = get_Store_mem(node);
1642         ir_node  *new_mem = be_transform_node(mem);
1643         ir_graph *irg     = current_ir_graph;
1644         dbg_info *dbgi    = get_irn_dbg_info(node);
1645         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1646         ir_node  *sptr    = new_ptr;
1647         ir_mode  *mode    = get_irn_mode(val);
1648         int      is_imm   = 0;
1649         ir_node  *new_op;
1650         ia32_am_flavour_t am_flav = ia32_am_B;
1651
1652         /* address might be a constant (symconst or absolute address) */
1653         if (is_ia32_Const(new_ptr)) {
1654                 sptr   = noreg;
1655                 is_imm = 1;
1656         }
1657
1658         if (mode_is_float(mode)) {
1659                 FP_USED(env_cg);
1660
1661                 new_val = be_transform_node(val);
1662                 if (USE_SSE2(env_cg)) {
1663                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, new_val,
1664                                                     new_mem);
1665                 } else {
1666                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, new_val,
1667                                                   new_mem, mode);
1668                 }
1669         } else {
1670                 new_val = create_immediate_or_transform(val, 0);
1671
1672                 if (get_mode_size_bits(mode) == 8) {
1673                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg,
1674                                                        new_val, new_mem);
1675                 } else {
1676                         new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, new_val,
1677                                                    new_mem);
1678                 }
1679         }
1680
1681         /* base is an constant address */
1682         if (is_imm) {
1683                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1684                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1685                         am_flav = ia32_am_N;
1686                 } else {
1687                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1688                         long offs = get_tarval_long(tv);
1689
1690                         add_ia32_am_offs_int(new_op, offs);
1691                         am_flav = ia32_am_O;
1692                 }
1693         }
1694
1695         set_irn_pinned(new_op, get_irn_pinned(node));
1696         set_ia32_op_type(new_op, ia32_AddrModeD);
1697         set_ia32_am_flavour(new_op, am_flav);
1698         set_ia32_ls_mode(new_op, mode);
1699
1700         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1701         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1702
1703         return new_op;
1704 }
1705
1706 static ir_node *try_create_TestJmp(ir_node *node, long pnc)
1707 {
1708         ir_node  *cmp_a     = get_Cmp_left(node);
1709         ir_node  *new_cmp_a;
1710         ir_node  *cmp_b     = get_Cmp_right(node);
1711         ir_node  *new_cmp_b;
1712         ir_node  *and_left;
1713         ir_node  *and_right;
1714         ir_node  *res;
1715         ir_node  *block;
1716         ir_node  *noreg;
1717         ir_node  *nomem;
1718         dbg_info *dbgi;
1719         tarval  *tv;
1720
1721         if (pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
1722                 return NULL;
1723
1724         if(!is_Const(cmp_b))
1725                 return NULL;
1726
1727         tv = get_Const_tarval(cmp_b);
1728         if(!tarval_is_null(tv))
1729                 return NULL;
1730         if(!is_And(cmp_a))
1731                 return NULL;
1732         /* only fold if we're the only user of the And (it's not 100% clear that
1733          * this is better, as we could have a series of Conds as users...)
1734          */
1735         if(get_irn_n_edges(cmp_a) > 1)
1736                 return NULL;
1737
1738         and_left  = get_And_left(cmp_a);
1739         and_right = get_And_right(cmp_a);
1740
1741         dbgi      = get_irn_dbg_info(node);
1742         block     = be_transform_node(get_nodes_block(node));
1743         noreg     = ia32_new_NoReg_gp(env_cg);
1744         nomem     = new_NoMem();
1745         new_cmp_a = be_transform_node(and_left);
1746         new_cmp_b = create_immediate_or_transform(and_right, 0);
1747
1748         res = new_rd_ia32_TestJmp(dbgi, current_ir_graph, block, noreg, noreg,
1749                                   new_cmp_a, new_cmp_b, nomem, pnc);
1750         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1751
1752         return res;
1753 }
1754
1755 static ir_node *create_Switch(ir_node *node)
1756 {
1757         ir_graph *irg     = current_ir_graph;
1758         dbg_info *dbgi    = get_irn_dbg_info(node);
1759         ir_node  *block   = be_transform_node(get_nodes_block(node));
1760         ir_node  *sel     = get_Cond_selector(node);
1761         ir_node  *new_sel = be_transform_node(sel);
1762         ir_node  *res;
1763         int switch_min    = INT_MAX;
1764         const ir_edge_t *edge;
1765
1766         /* determine the smallest switch case value */
1767         foreach_out_edge(node, edge) {
1768                 ir_node *proj = get_edge_src_irn(edge);
1769                 int      pn   = get_Proj_proj(proj);
1770                 if(pn < switch_min)
1771                         switch_min = pn;
1772         }
1773
1774         if (switch_min != 0) {
1775                 ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1776
1777                 /* if smallest switch case is not 0 we need an additional sub */
1778                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1779                 add_ia32_am_offs_int(new_sel, -switch_min);
1780                 set_ia32_am_flavour(new_sel, ia32_am_OB);
1781                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1782
1783                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
1784         }
1785
1786         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
1787         set_ia32_pncode(res, get_Cond_defaultProj(node));
1788
1789         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1790
1791         return res;
1792 }
1793
1794 /**
1795  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1796  *
1797  * @return The transformed node.
1798  */
1799 static ir_node *gen_Cond(ir_node *node) {
1800         ir_node  *block    = be_transform_node(get_nodes_block(node));
1801         ir_graph *irg      = current_ir_graph;
1802         dbg_info *dbgi     = get_irn_dbg_info(node);
1803         ir_node  *sel      = get_Cond_selector(node);
1804         ir_mode  *sel_mode = get_irn_mode(sel);
1805         ir_node  *res      = NULL;
1806         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1807         ir_node  *cmp;
1808         ir_node  *cmp_a;
1809         ir_node  *cmp_b;
1810         ir_node  *new_cmp_a;
1811         ir_node  *new_cmp_b;
1812         ir_mode  *cmp_mode;
1813         ir_node  *nomem = new_NoMem();
1814         long      pnc;
1815
1816         if (sel_mode != mode_b) {
1817                 return create_Switch(node);
1818         }
1819
1820         cmp      = get_Proj_pred(sel);
1821         cmp_a    = get_Cmp_left(cmp);
1822         cmp_b    = get_Cmp_right(cmp);
1823         cmp_mode = get_irn_mode(cmp_a);
1824         pnc = get_Proj_proj(sel);
1825         if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1826                 pnc |= ia32_pn_Cmp_Unsigned;
1827         }
1828
1829         if(mode_needs_gp_reg(cmp_mode)) {
1830                 res = try_create_TestJmp(cmp, pnc);
1831                 if(res != NULL)
1832                         return res;
1833         }
1834
1835         new_cmp_a = be_transform_node(cmp_a);
1836         new_cmp_b = create_immediate_or_transform(cmp_b, 0);
1837
1838         if (mode_is_float(cmp_mode)) {
1839                 FP_USED(env_cg);
1840                 if (USE_SSE2(env_cg)) {
1841                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1842                         set_ia32_pncode(res, pnc);
1843                         set_ia32_ls_mode(res, cmp_mode);
1844                 } else {
1845                         ir_node *proj_eax;
1846                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1847                         set_ia32_pncode(res, pnc);
1848                         proj_eax = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_vfCondJmp_temp_reg_eax);
1849                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1850                 }
1851         } else {
1852                 assert(get_mode_size_bits(cmp_mode) == 32);
1853                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg,
1854                                           new_cmp_a, new_cmp_b, nomem, pnc);
1855                 set_ia32_commutative(res);
1856         }
1857
1858         // Matze: disabled for now, because the default collect_spills_walker
1859         // is not able to detect the mode of the spilled value
1860         // moreover, the lea optimize phase freely exchanges left/right
1861         // without updating the pnc
1862         //set_ia32_am_support(res, ia32_am_Source | ia32_am_binary);
1863
1864         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1865
1866         return res;
1867 }
1868
1869
1870
1871 /**
1872  * Transforms a CopyB node.
1873  *
1874  * @return The transformed node.
1875  */
1876 static ir_node *gen_CopyB(ir_node *node) {
1877         ir_node  *block    = be_transform_node(get_nodes_block(node));
1878         ir_node  *src      = get_CopyB_src(node);
1879         ir_node  *new_src  = be_transform_node(src);
1880         ir_node  *dst      = get_CopyB_dst(node);
1881         ir_node  *new_dst  = be_transform_node(dst);
1882         ir_node  *mem      = get_CopyB_mem(node);
1883         ir_node  *new_mem  = be_transform_node(mem);
1884         ir_node  *res      = NULL;
1885         ir_graph *irg      = current_ir_graph;
1886         dbg_info *dbgi     = get_irn_dbg_info(node);
1887         int      size      = get_type_size_bytes(get_CopyB_type(node));
1888         ir_mode  *dst_mode = get_irn_mode(dst);
1889         ir_mode  *src_mode = get_irn_mode(src);
1890         int      rem;
1891         ir_node  *in[3];
1892
1893         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1894         /* then we need the size explicitly in ECX.                    */
1895         if (size >= 32 * 4) {
1896                 rem = size & 0x3; /* size % 4 */
1897                 size >>= 2;
1898
1899                 res = new_rd_ia32_Const(dbgi, irg, block);
1900                 add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
1901                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1902
1903                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1904                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1905
1906                 /* ok: now attach Proj's because rep movsd will destroy esi, edi and ecx */
1907                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_DST);
1908                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_SRC);
1909                 in[2] = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_CopyB_CNT);
1910                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 3, in);
1911         }
1912         else {
1913                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1914                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1915
1916                 /* ok: now attach Proj's because movsd will destroy esi and edi */
1917                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_i_DST);
1918                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_i_SRC);
1919                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
1920         }
1921
1922         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1923
1924         return res;
1925 }
1926
1927 static
1928 ir_node *gen_be_Copy(ir_node *node)
1929 {
1930         ir_node *result = be_duplicate_node(node);
1931         ir_mode *mode   = get_irn_mode(result);
1932
1933         if (mode_needs_gp_reg(mode)) {
1934                 set_irn_mode(result, mode_Iu);
1935         }
1936
1937         return result;
1938 }
1939
1940
1941 #if 0
1942 /**
1943  * Transforms a Mux node into CMov.
1944  *
1945  * @return The transformed node.
1946  */
1947 static ir_node *gen_Mux(ir_node *node) {
1948         ir_node *new_op = new_rd_ia32_CMov(env.dbgi, current_ir_graph, env.block, \
1949                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env.mode);
1950
1951         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1952
1953         return new_op;
1954 }
1955 #endif
1956
1957 typedef ir_node *cmov_func_t(dbg_info *db, ir_graph *irg, ir_node *block,
1958                              ir_node *cmp_a, ir_node *cmp_b, ir_node *psi_true,
1959                              ir_node *psi_default);
1960
1961 /**
1962  * Transforms a Psi node into CMov.
1963  *
1964  * @return The transformed node.
1965  */
1966 static ir_node *gen_Psi(ir_node *node) {
1967         ir_node  *block           = be_transform_node(get_nodes_block(node));
1968         ir_node  *psi_true        = get_Psi_val(node, 0);
1969         ir_node  *psi_default     = get_Psi_default(node);
1970         ia32_code_gen_t *cg       = env_cg;
1971         ir_graph *irg             = current_ir_graph;
1972         dbg_info *dbgi            = get_irn_dbg_info(node);
1973         ir_node  *cond            = get_Psi_cond(node, 0);
1974         ir_node  *noreg           = ia32_new_NoReg_gp(env_cg);
1975         ir_node  *nomem           = new_NoMem();
1976         ir_node  *new_op;
1977         ir_node  *cmp, *cmp_a, *cmp_b;
1978         ir_node  *new_cmp_a, *new_cmp_b;
1979         ir_mode  *cmp_mode;
1980         int       pnc;
1981
1982         assert(get_Psi_n_conds(node) == 1);
1983         assert(get_irn_mode(cond) == mode_b);
1984
1985         if(is_And(cond) || is_Or(cond)) {
1986                 ir_node *new_cond = be_transform_node(cond);
1987                 ir_node *zero     = new_rd_ia32_Immediate(NULL, irg, block, NULL, 0, 0);
1988                 arch_set_irn_register(env_cg->arch_env, zero,
1989                                       &ia32_gp_regs[REG_GP_NOREG]);
1990
1991                 /* we have to compare the result against zero */
1992                 new_cmp_a = new_cond;
1993                 new_cmp_b = zero;
1994                 cmp_mode  = mode_Iu;
1995                 pnc       = pn_Cmp_Lg;
1996         } else {
1997                 cmp       = get_Proj_pred(cond);
1998                 cmp_a     = get_Cmp_left(cmp);
1999                 cmp_b     = get_Cmp_right(cmp);
2000                 cmp_mode  = get_irn_mode(cmp_a);
2001                 pnc       = get_Proj_proj(cond);
2002
2003                 new_cmp_a = be_transform_node(cmp_a);
2004                 new_cmp_b = create_immediate_or_transform(cmp_b, 0);
2005
2006                 if (!mode_is_signed(cmp_mode)) {
2007                         pnc |= ia32_pn_Cmp_Unsigned;
2008                 }
2009         }
2010
2011         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2012                 new_op = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
2013                                             new_cmp_a, new_cmp_b, nomem, pnc);
2014         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2015                 pnc = get_negated_pnc(pnc, cmp_mode);
2016                 new_op = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
2017                                             new_cmp_a, new_cmp_b, nomem, pnc);
2018         } else {
2019                 ir_node *new_psi_true    = be_transform_node(psi_true);
2020                 ir_node *new_psi_default = be_transform_node(psi_default);
2021                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_cmp_a, new_cmp_b,
2022                                          new_psi_true, new_psi_default, pnc);
2023         }
2024         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2025         return new_op;
2026 }
2027
2028
2029 /**
2030  * Following conversion rules apply:
2031  *
2032  *  INT -> INT
2033  * ============
2034  *  1) n bit -> m bit   n > m (downscale)
2035  *     always ignored
2036  *  2) n bit -> m bit   n == m   (sign change)
2037  *     always ignored
2038  *  3) n bit -> m bit   n < m (upscale)
2039  *     a) source is signed:    movsx
2040  *     b) source is unsigned:  and with lower bits sets
2041  *
2042  *  INT -> FLOAT
2043  * ==============
2044  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2045  *
2046  *  FLOAT -> INT
2047  * ==============
2048  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2049  *
2050  *  FLOAT -> FLOAT
2051  * ================
2052  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2053  *  x87 is mode_E internally, conversions happen only at load and store
2054  *  in non-strict semantic
2055  */
2056
2057 /**
2058  * Create a conversion from x87 state register to general purpose.
2059  */
2060 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2061         ir_node         *block      = be_transform_node(get_nodes_block(node));
2062         ir_node         *op         = get_Conv_op(node);
2063         ir_node         *new_op     = be_transform_node(op);
2064         ia32_code_gen_t *cg         = env_cg;
2065         ir_graph        *irg        = current_ir_graph;
2066         dbg_info        *dbgi       = get_irn_dbg_info(node);
2067         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2068         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2069         ir_node         *fist, *load;
2070
2071         /* do a fist */
2072         fist = new_rd_ia32_vfist(dbgi, irg, block,
2073                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2074
2075         set_irn_pinned(fist, op_pin_state_floats);
2076         set_ia32_use_frame(fist);
2077         set_ia32_op_type(fist, ia32_AddrModeD);
2078         set_ia32_am_flavour(fist, ia32_am_B);
2079         set_ia32_ls_mode(fist, mode_Iu);
2080         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2081
2082         /* do a Load */
2083         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2084
2085         set_irn_pinned(load, op_pin_state_floats);
2086         set_ia32_use_frame(load);
2087         set_ia32_op_type(load, ia32_AddrModeS);
2088         set_ia32_am_flavour(load, ia32_am_B);
2089         set_ia32_ls_mode(load, mode_Iu);
2090         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2091
2092         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2093 }
2094
2095 /**
2096  * Create a conversion from general purpose to x87 register
2097  */
2098 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2099         ir_node   *block  = be_transform_node(get_nodes_block(node));
2100         ir_node   *op     = get_Conv_op(node);
2101         ir_node   *new_op = be_transform_node(op);
2102         ir_graph  *irg    = current_ir_graph;
2103         dbg_info  *dbgi   = get_irn_dbg_info(node);
2104         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2105         ir_node   *nomem  = new_NoMem();
2106         ir_node   *fild, *store;
2107         int       src_bits;
2108
2109         /* first convert to 32 bit if necessary */
2110         src_bits = get_mode_size_bits(src_mode);
2111         if (src_bits == 8) {
2112                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2113                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2114                 set_ia32_ls_mode(new_op, src_mode);
2115                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2116         } else if (src_bits < 32) {
2117                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2118                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2119                 set_ia32_ls_mode(new_op, src_mode);
2120                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2121         }
2122
2123         /* do a store */
2124         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2125
2126         set_ia32_use_frame(store);
2127         set_ia32_op_type(store, ia32_AddrModeD);
2128         set_ia32_am_flavour(store, ia32_am_OB);
2129         set_ia32_ls_mode(store, mode_Iu);
2130
2131         /* do a fild */
2132         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2133
2134         set_ia32_use_frame(fild);
2135         set_ia32_op_type(fild, ia32_AddrModeS);
2136         set_ia32_am_flavour(fild, ia32_am_OB);
2137         set_ia32_ls_mode(fild, mode_Iu);
2138
2139         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2140 }
2141
2142 static ir_node *create_Strict_conv(ir_mode *src_mode, ir_mode *tgt_mode,
2143                                    ir_node *node)
2144 {
2145         ir_node  *block    = get_nodes_block(node);
2146         ir_graph *irg      = current_ir_graph;
2147         dbg_info *dbgi     = get_irn_dbg_info(node);
2148         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2149         ir_node  *nomem    = new_NoMem();
2150         int       src_bits = get_mode_size_bits(src_mode);
2151         int       tgt_bits = get_mode_size_bits(tgt_mode);
2152         ir_node  *frame    = get_irg_frame(irg);
2153         ir_mode  *smaller_mode;
2154         ir_node  *store, *load;
2155         ir_node  *res;
2156
2157         if(src_bits <= tgt_bits)
2158                 smaller_mode = src_mode;
2159         else
2160                 smaller_mode = tgt_mode;
2161
2162         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, node, nomem,
2163                                  smaller_mode);
2164         set_ia32_use_frame(store);
2165         set_ia32_op_type(store, ia32_AddrModeD);
2166         set_ia32_am_flavour(store, ia32_am_OB);
2167
2168         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2169                                 smaller_mode);
2170         set_ia32_use_frame(load);
2171         set_ia32_op_type(load, ia32_AddrModeS);
2172         set_ia32_am_flavour(load, ia32_am_OB);
2173
2174         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2175         return res;
2176 }
2177
2178 /**
2179  * Transforms a Conv node.
2180  *
2181  * @return The created ia32 Conv node
2182  */
2183 static ir_node *gen_Conv(ir_node *node) {
2184         ir_node  *block    = be_transform_node(get_nodes_block(node));
2185         ir_node  *op       = get_Conv_op(node);
2186         ir_node  *new_op   = be_transform_node(op);
2187         ir_graph *irg      = current_ir_graph;
2188         dbg_info *dbgi     = get_irn_dbg_info(node);
2189         ir_mode  *src_mode = get_irn_mode(op);
2190         ir_mode  *tgt_mode = get_irn_mode(node);
2191         int      src_bits  = get_mode_size_bits(src_mode);
2192         int      tgt_bits  = get_mode_size_bits(tgt_mode);
2193         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2194         ir_node  *nomem    = new_rd_NoMem(irg);
2195         ir_node  *res;
2196
2197         if (src_mode == tgt_mode) {
2198                 if (get_Conv_strict(node)) {
2199                         if (USE_SSE2(env_cg)) {
2200                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2201                                 return new_op;
2202                         }
2203                 } else {
2204                         /* this should be optimized already, but who knows... */
2205                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2206                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2207                         return new_op;
2208                 }
2209         }
2210
2211         if (mode_is_float(src_mode)) {
2212                 /* we convert from float ... */
2213                 if (mode_is_float(tgt_mode)) {
2214                         if(src_mode == mode_E && tgt_mode == mode_D
2215                                         && !get_Conv_strict(node)) {
2216                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2217                                 return new_op;
2218                         }
2219
2220                         /* ... to float */
2221                         if (USE_SSE2(env_cg)) {
2222                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2223                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2224                                 set_ia32_ls_mode(res, tgt_mode);
2225                         } else {
2226                                 // Matze: TODO what about strict convs?
2227                                 if(get_Conv_strict(node)) {
2228                                         res = create_Strict_conv(src_mode, tgt_mode, new_op);
2229                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2230                                         return res;
2231                                 }
2232                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2233                                 return new_op;
2234                         }
2235                 } else {
2236                         /* ... to int */
2237                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2238                         if (USE_SSE2(env_cg)) {
2239                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2240                                 set_ia32_ls_mode(res, src_mode);
2241                         } else {
2242                                 return gen_x87_fp_to_gp(node);
2243                         }
2244                 }
2245         } else {
2246                 /* we convert from int ... */
2247                 if (mode_is_float(tgt_mode)) {
2248                         FP_USED(env_cg);
2249                         /* ... to float */
2250                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2251                         if (USE_SSE2(env_cg)) {
2252                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2253                                 set_ia32_ls_mode(res, tgt_mode);
2254                                 if(src_bits == 32) {
2255                                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2256                                 }
2257                         } else {
2258                                 return gen_x87_gp_to_fp(node, src_mode);
2259                         }
2260                 } else {
2261                         /* to int */
2262                         ir_mode *smaller_mode;
2263                         int     smaller_bits;
2264
2265                         if (src_bits == tgt_bits) {
2266                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...", src_mode, tgt_mode));
2267                                 return new_op;
2268                         }
2269
2270                         if (src_bits < tgt_bits) {
2271                                 smaller_mode = src_mode;
2272                                 smaller_bits = src_bits;
2273                         } else {
2274                                 smaller_mode = tgt_mode;
2275                                 smaller_bits = tgt_bits;
2276                         }
2277
2278                         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2279                         if (smaller_bits == 8) {
2280                                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2281                                 set_ia32_ls_mode(res, smaller_mode);
2282                         } else {
2283                                 res = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2284                                 set_ia32_ls_mode(res, smaller_mode);
2285                         }
2286                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2287                 }
2288         }
2289
2290         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2291
2292         return res;
2293 }
2294
2295 static
2296 int check_immediate_constraint(long val, char immediate_constraint_type)
2297 {
2298         switch (immediate_constraint_type) {
2299         case 0:
2300                 return 1;
2301         case 'I':
2302                 return val >= 0 && val <= 32;
2303         case 'J':
2304                 return val >= 0 && val <= 63;
2305         case 'K':
2306                 return val >= -128 && val <= 127;
2307         case 'L':
2308                 return val == 0xff || val == 0xffff;
2309         case 'M':
2310                 return val >= 0 && val <= 3;
2311         case 'N':
2312                 return val >= 0 && val <= 255;
2313         case 'O':
2314                 return val >= 0 && val <= 127;
2315         default:
2316                 break;
2317         }
2318         panic("Invalid immediate constraint found");
2319         return 0;
2320 }
2321
2322 static
2323 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2324 {
2325         int          minus         = 0;
2326         tarval      *offset        = NULL;
2327         int          offset_sign   = 0;
2328         long         val = 0;
2329         ir_entity   *symconst_ent  = NULL;
2330         int          symconst_sign = 0;
2331         ir_mode     *mode;
2332         ir_node     *cnst          = NULL;
2333         ir_node     *symconst      = NULL;
2334         ir_node     *res;
2335         ir_graph    *irg;
2336         dbg_info    *dbgi;
2337         ir_node     *block;
2338
2339         mode = get_irn_mode(node);
2340         if(!mode_is_int(mode) && !mode_is_character(mode) &&
2341                         !mode_is_reference(mode)) {
2342                 return NULL;
2343         }
2344
2345         if(is_Minus(node)) {
2346                 minus = 1;
2347                 node  = get_Minus_op(node);
2348         }
2349
2350         if(is_Const(node)) {
2351                 cnst        = node;
2352                 symconst    = NULL;
2353                 offset_sign = minus;
2354         } else if(is_SymConst(node)) {
2355                 cnst          = NULL;
2356                 symconst      = node;
2357                 symconst_sign = minus;
2358         } else if(is_Add(node)) {
2359                 ir_node *left  = get_Add_left(node);
2360                 ir_node *right = get_Add_right(node);
2361                 if(is_Const(left) && is_SymConst(right)) {
2362                         cnst          = left;
2363                         symconst      = right;
2364                         symconst_sign = minus;
2365                         offset_sign   = minus;
2366                 } else if(is_SymConst(left) && is_Const(right)) {
2367                         cnst          = right;
2368                         symconst      = left;
2369                         symconst_sign = minus;
2370                         offset_sign   = minus;
2371                 }
2372         } else if(is_Sub(node)) {
2373                 ir_node *left  = get_Sub_left(node);
2374                 ir_node *right = get_Sub_right(node);
2375                 if(is_Const(left) && is_SymConst(right)) {
2376                         cnst          = left;
2377                         symconst      = right;
2378                         symconst_sign = !minus;
2379                         offset_sign   = minus;
2380                 } else if(is_SymConst(left) && is_Const(right)) {
2381                         cnst          = right;
2382                         symconst      = left;
2383                         symconst_sign = minus;
2384                         offset_sign   = !minus;
2385                 }
2386         } else {
2387                 return NULL;
2388         }
2389
2390         if(cnst != NULL) {
2391                 offset = get_Const_tarval(cnst);
2392                 if(tarval_is_long(offset)) {
2393                         val = get_tarval_long(offset);
2394                 } else if(tarval_is_null(offset)) {
2395                         val = 0;
2396                 } else {
2397                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2398                                    "long?\n", cnst);
2399                         return NULL;
2400                 }
2401
2402                 if(!check_immediate_constraint(val, immediate_constraint_type))
2403                         return NULL;
2404         }
2405         if(symconst != NULL) {
2406                 if(immediate_constraint_type != 0) {
2407                         /* we need full 32bits for symconsts */
2408                         return NULL;
2409                 }
2410
2411                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2412                         return NULL;
2413                 symconst_ent = get_SymConst_entity(symconst);
2414         }
2415         if(cnst == NULL && symconst == NULL)
2416                 return NULL;
2417
2418         if(offset_sign && offset != NULL) {
2419                 offset = tarval_neg(offset);
2420         }
2421
2422         irg   = current_ir_graph;
2423         dbgi  = get_irn_dbg_info(node);
2424         block = get_irg_start_block(irg);
2425         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent, symconst_sign,
2426                                       val);
2427         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2428
2429         /* make sure we don't schedule stuff before the barrier */
2430         add_irn_dep(res, get_irg_frame(irg));
2431
2432         return res;
2433 }
2434
2435 static
2436 ir_node *create_immediate_or_transform(ir_node *node, char immediate_constraint_type)
2437 {
2438         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2439         if (new_node == NULL) {
2440                 new_node = be_transform_node(node);
2441         }
2442         return new_node;
2443 }
2444
2445 typedef struct constraint_t constraint_t;
2446 struct constraint_t {
2447         int                         is_in;
2448         int                         n_outs;
2449         const arch_register_req_t **out_reqs;
2450
2451         const arch_register_req_t  *req;
2452         unsigned                    immediate_possible;
2453         char                        immediate_type;
2454 };
2455
2456 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2457 {
2458         int                          immediate_possible = 0;
2459         char                         immediate_type     = 0;
2460         unsigned                     limited            = 0;
2461         const arch_register_class_t *cls                = NULL;
2462         ir_graph                    *irg;
2463         struct obstack              *obst;
2464         arch_register_req_t         *req;
2465         unsigned                    *limited_ptr;
2466         int                          p;
2467         int                          same_as = -1;
2468
2469         /* TODO: replace all the asserts with nice error messages */
2470
2471         printf("Constraint: %s\n", c);
2472
2473         while(*c != 0) {
2474                 switch(*c) {
2475                 case ' ':
2476                 case '\t':
2477                 case '\n':
2478                         break;
2479
2480                 case 'a':
2481                         assert(cls == NULL ||
2482                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2483                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2484                         limited |= 1 << REG_EAX;
2485                         break;
2486                 case 'b':
2487                         assert(cls == NULL ||
2488                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2489                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2490                         limited |= 1 << REG_EBX;
2491                         break;
2492                 case 'c':
2493                         assert(cls == NULL ||
2494                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2495                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2496                         limited |= 1 << REG_ECX;
2497                         break;
2498                 case 'd':
2499                         assert(cls == NULL ||
2500                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2501                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2502                         limited |= 1 << REG_EDX;
2503                         break;
2504                 case 'D':
2505                         assert(cls == NULL ||
2506                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2507                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2508                         limited |= 1 << REG_EDI;
2509                         break;
2510                 case 'S':
2511                         assert(cls == NULL ||
2512                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2513                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2514                         limited |= 1 << REG_ESI;
2515                         break;
2516                 case 'Q':
2517                 case 'q': /* q means lower part of the regs only, this makes no
2518                                    * difference to Q for us (we only assigne whole registers) */
2519                         assert(cls == NULL ||
2520                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2521                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2522                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2523                                    1 << REG_EDX;
2524                         break;
2525                 case 'A':
2526                         assert(cls == NULL ||
2527                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2528                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2529                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2530                         break;
2531                 case 'l':
2532                         assert(cls == NULL ||
2533                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2534                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2535                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2536                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2537                                    1 << REG_EBP;
2538                         break;
2539
2540                 case 'R':
2541                 case 'r':
2542                 case 'p':
2543                         assert(cls == NULL);
2544                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2545                         break;
2546
2547                 case 'f':
2548                 case 't':
2549                 case 'u':
2550                         /* TODO: mark values so the x87 simulator knows about t and u */
2551                         assert(cls == NULL);
2552                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2553                         break;
2554
2555                 case 'Y':
2556                 case 'x':
2557                         assert(cls == NULL);
2558                         /* TODO: check that sse2 is supported */
2559                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2560                         break;
2561
2562                 case 'I':
2563                 case 'J':
2564                 case 'K':
2565                 case 'L':
2566                 case 'M':
2567                 case 'N':
2568                 case 'O':
2569                         assert(!immediate_possible);
2570                         immediate_possible = 1;
2571                         immediate_type     = *c;
2572                         break;
2573                 case 'n':
2574                 case 'i':
2575                         assert(!immediate_possible);
2576                         immediate_possible = 1;
2577                         break;
2578
2579                 case 'g':
2580                         assert(!immediate_possible && cls == NULL);
2581                         immediate_possible = 1;
2582                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2583                         break;
2584
2585                 case '0':
2586                 case '1':
2587                 case '2':
2588                 case '3':
2589                 case '4':
2590                 case '5':
2591                 case '6':
2592                 case '7':
2593                 case '8':
2594                 case '9':
2595                         assert(constraint->is_in && "can only specify same constraint "
2596                                "on input");
2597
2598                         sscanf(c, "%d%n", &same_as, &p);
2599                         if(same_as >= 0) {
2600                                 c += p;
2601                                 continue;
2602                         }
2603                         break;
2604
2605                 case 'E': /* no float consts yet */
2606                 case 'F': /* no float consts yet */
2607                 case 's': /* makes no sense on x86 */
2608                 case 'X': /* we can't support that in firm */
2609                 case 'm':
2610                 case 'o':
2611                 case 'V':
2612                 case '<': /* no autodecrement on x86 */
2613                 case '>': /* no autoincrement on x86 */
2614                 case 'C': /* sse constant not supported yet */
2615                 case 'G': /* 80387 constant not supported yet */
2616                 case 'y': /* we don't support mmx registers yet */
2617                 case 'Z': /* not available in 32 bit mode */
2618                 case 'e': /* not available in 32 bit mode */
2619                         assert(0 && "asm constraint not supported");
2620                         break;
2621                 default:
2622                         assert(0 && "unknown asm constraint found");
2623                         break;
2624                 }
2625                 ++c;
2626         }
2627
2628         if(same_as >= 0) {
2629                 const arch_register_req_t *other_constr;
2630
2631                 assert(cls == NULL && "same as and register constraint not supported");
2632                 assert(!immediate_possible && "same as and immediate constraint not "
2633                        "supported");
2634                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2635                        "same_as constraint");
2636
2637                 other_constr         = constraint->out_reqs[same_as];
2638
2639                 req                  = obstack_alloc(obst, sizeof(req[0]));
2640                 req->cls             = other_constr->cls;
2641                 req->type            = arch_register_req_type_should_be_same;
2642                 req->limited         = NULL;
2643                 req->other_same      = pos;
2644                 req->other_different = -1;
2645
2646                 /* switch constraints. This is because in firm we have same_as
2647                  * constraints on the output constraints while in the gcc asm syntax
2648                  * they are specified on the input constraints */
2649                 constraint->req               = other_constr;
2650                 constraint->out_reqs[same_as] = req;
2651                 constraint->immediate_possible = 0;
2652                 return;
2653         }
2654
2655         if(immediate_possible && cls == NULL) {
2656                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2657         }
2658         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2659         assert(cls != NULL);
2660
2661         if(immediate_possible) {
2662                 assert(constraint->is_in
2663                        && "imeediates make no sense for output constraints");
2664         }
2665         /* todo: check types (no float input on 'r' constrainted in and such... */
2666
2667         irg  = current_ir_graph;
2668         obst = get_irg_obstack(irg);
2669
2670         if(limited != 0) {
2671                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2672                 limited_ptr  = (unsigned*) (req+1);
2673         } else {
2674                 req = obstack_alloc(obst, sizeof(req[0]));
2675         }
2676         memset(req, 0, sizeof(req[0]));
2677
2678         if(limited != 0) {
2679                 req->type    = arch_register_req_type_limited;
2680                 *limited_ptr = limited;
2681                 req->limited = limited_ptr;
2682         } else {
2683                 req->type    = arch_register_req_type_normal;
2684         }
2685         req->cls = cls;
2686
2687         constraint->req                = req;
2688         constraint->immediate_possible = immediate_possible;
2689         constraint->immediate_type     = immediate_type;
2690 }
2691
2692 static
2693 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2694                    const char *c)
2695 {
2696         (void) node;
2697         (void) pos;
2698         (void) constraint;
2699         (void) c;
2700         panic("Clobbers not supported yet");
2701 }
2702
2703 ir_node *gen_ASM(ir_node *node)
2704 {
2705         int                   i, arity;
2706         ir_graph             *irg   = current_ir_graph;
2707         ir_node              *block = be_transform_node(get_nodes_block(node));
2708         dbg_info             *dbgi  = get_irn_dbg_info(node);
2709         ir_node             **in;
2710         ir_node              *res;
2711         int                   out_arity;
2712         int                   n_outs;
2713         int                   n_clobbers;
2714         void                 *generic_attr;
2715         ia32_asm_attr_t      *attr;
2716         const arch_register_req_t **out_reqs;
2717         const arch_register_req_t **in_reqs;
2718         struct obstack       *obst;
2719         constraint_t          parsed_constraint;
2720
2721         /* assembler could contain float statements */
2722         FP_USED(env_cg);
2723
2724         /* transform inputs */
2725         arity = get_irn_arity(node);
2726         in    = alloca(arity * sizeof(in[0]));
2727         memset(in, 0, arity * sizeof(in[0]));
2728
2729         n_outs     = get_ASM_n_output_constraints(node);
2730         n_clobbers = get_ASM_n_clobbers(node);
2731         out_arity  = n_outs + n_clobbers;
2732
2733         /* construct register constraints */
2734         obst     = get_irg_obstack(irg);
2735         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2736         parsed_constraint.out_reqs = out_reqs;
2737         parsed_constraint.n_outs   = n_outs;
2738         parsed_constraint.is_in    = 0;
2739         for(i = 0; i < out_arity; ++i) {
2740                 const char   *c;
2741
2742                 if(i < n_outs) {
2743                         const ir_asm_constraint *constraint;
2744                         constraint = & get_ASM_output_constraints(node) [i];
2745                         c = get_id_str(constraint->constraint);
2746                         parse_asm_constraint(i, &parsed_constraint, c);
2747                 } else {
2748                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2749                         c = get_id_str(glob_id);
2750                         parse_clobber(node, i, &parsed_constraint, c);
2751                 }
2752                 out_reqs[i] = parsed_constraint.req;
2753         }
2754
2755         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2756         parsed_constraint.is_in = 1;
2757         for(i = 0; i < arity; ++i) {
2758                 const ir_asm_constraint   *constraint;
2759                 ident                     *constr_id;
2760                 const char                *c;
2761
2762                 constraint = & get_ASM_input_constraints(node) [i];
2763                 constr_id  = constraint->constraint;
2764                 c          = get_id_str(constr_id);
2765                 parse_asm_constraint(i, &parsed_constraint, c);
2766                 in_reqs[i] = parsed_constraint.req;
2767
2768                 if(parsed_constraint.immediate_possible) {
2769                         ir_node *pred      = get_irn_n(node, i);
2770                         char     imm_type  = parsed_constraint.immediate_type;
2771                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2772
2773                         if(immediate != NULL) {
2774                                 in[i] = immediate;
2775                         }
2776                 }
2777         }
2778
2779         /* transform inputs */
2780         for(i = 0; i < arity; ++i) {
2781                 ir_node *pred;
2782                 ir_node *transformed;
2783
2784                 if(in[i] != NULL)
2785                         continue;
2786
2787                 pred        = get_irn_n(node, i);
2788                 transformed = be_transform_node(pred);
2789                 in[i]       = transformed;
2790         }
2791
2792         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2793
2794         generic_attr   = get_irn_generic_attr(res);
2795         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
2796         attr->asm_text = get_ASM_text(node);
2797         set_ia32_out_req_all(res, out_reqs);
2798         set_ia32_in_req_all(res, in_reqs);
2799
2800         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2801
2802         return res;
2803 }
2804
2805 /********************************************
2806  *  _                          _
2807  * | |                        | |
2808  * | |__   ___ _ __   ___   __| | ___  ___
2809  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2810  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2811  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2812  *
2813  ********************************************/
2814
2815 static ir_node *gen_be_StackParam(ir_node *node) {
2816         ir_node  *block      = be_transform_node(get_nodes_block(node));
2817         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2818         ir_node   *new_ptr   = be_transform_node(ptr);
2819         ir_node   *new_op    = NULL;
2820         ir_graph  *irg       = current_ir_graph;
2821         dbg_info  *dbgi      = get_irn_dbg_info(node);
2822         ir_node   *nomem     = new_rd_NoMem(current_ir_graph);
2823         ir_entity *ent       = arch_get_frame_entity(env_cg->arch_env, node);
2824         ir_mode   *load_mode = get_irn_mode(node);
2825         ir_node   *noreg     = ia32_new_NoReg_gp(env_cg);
2826         ir_mode   *proj_mode;
2827         long      pn_res;
2828
2829         if (mode_is_float(load_mode)) {
2830                 FP_USED(env_cg);
2831                 if (USE_SSE2(env_cg)) {
2832                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2833                         pn_res    = pn_ia32_xLoad_res;
2834                         proj_mode = mode_xmm;
2835                 } else {
2836                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem, load_mode);
2837                         pn_res    = pn_ia32_vfld_res;
2838                         proj_mode = mode_vfp;
2839                 }
2840         } else {
2841                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
2842                 proj_mode = mode_Iu;
2843                 pn_res = pn_ia32_Load_res;
2844         }
2845
2846         set_irn_pinned(new_op, op_pin_state_floats);
2847         set_ia32_frame_ent(new_op, ent);
2848         set_ia32_use_frame(new_op);
2849
2850         set_ia32_op_type(new_op, ia32_AddrModeS);
2851         set_ia32_am_flavour(new_op, ia32_am_B);
2852         set_ia32_ls_mode(new_op, load_mode);
2853         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2854
2855         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2856
2857         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
2858 }
2859
2860 /**
2861  * Transforms a FrameAddr into an ia32 Add.
2862  */
2863 static ir_node *gen_be_FrameAddr(ir_node *node) {
2864         ir_node  *block  = be_transform_node(get_nodes_block(node));
2865         ir_node  *op     = be_get_FrameAddr_frame(node);
2866         ir_node  *new_op = be_transform_node(op);
2867         ir_graph *irg    = current_ir_graph;
2868         dbg_info *dbgi   = get_irn_dbg_info(node);
2869         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
2870         ir_node  *res;
2871
2872         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
2873         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
2874         set_ia32_use_frame(res);
2875         set_ia32_am_flavour(res, ia32_am_OB);
2876
2877         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2878
2879         return res;
2880 }
2881
2882 /**
2883  * Transforms a FrameLoad into an ia32 Load.
2884  */
2885 static ir_node *gen_be_FrameLoad(ir_node *node) {
2886         ir_node   *block   = be_transform_node(get_nodes_block(node));
2887         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
2888         ir_node   *new_mem = be_transform_node(mem);
2889         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
2890         ir_node   *new_ptr = be_transform_node(ptr);
2891         ir_node   *new_op  = NULL;
2892         ir_graph  *irg     = current_ir_graph;
2893         dbg_info  *dbgi    = get_irn_dbg_info(node);
2894         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2895         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2896         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
2897         ir_node   *projs[pn_Load_max];
2898
2899         ia32_collect_Projs(node, projs, pn_Load_max);
2900
2901         if (mode_is_float(mode)) {
2902                 FP_USED(env_cg);
2903                 if (USE_SSE2(env_cg)) {
2904                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
2905                 }
2906                 else {
2907                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, mode);
2908                 }
2909         }
2910         else {
2911                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
2912         }
2913
2914         set_irn_pinned(new_op, op_pin_state_floats);
2915         set_ia32_frame_ent(new_op, ent);
2916         set_ia32_use_frame(new_op);
2917
2918         set_ia32_op_type(new_op, ia32_AddrModeS);
2919         set_ia32_am_flavour(new_op, ia32_am_B);
2920         set_ia32_ls_mode(new_op, mode);
2921         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2922
2923         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2924
2925         return new_op;
2926 }
2927
2928
2929 /**
2930  * Transforms a FrameStore into an ia32 Store.
2931  */
2932 static ir_node *gen_be_FrameStore(ir_node *node) {
2933         ir_node   *block   = be_transform_node(get_nodes_block(node));
2934         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
2935         ir_node   *new_mem = be_transform_node(mem);
2936         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
2937         ir_node   *new_ptr = be_transform_node(ptr);
2938         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
2939         ir_node   *new_val = be_transform_node(val);
2940         ir_node   *new_op  = NULL;
2941         ir_graph  *irg     = current_ir_graph;
2942         dbg_info  *dbgi    = get_irn_dbg_info(node);
2943         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2944         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2945         ir_mode   *mode    = get_irn_mode(val);
2946
2947         if (mode_is_float(mode)) {
2948                 FP_USED(env_cg);
2949                 if (USE_SSE2(env_cg)) {
2950                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2951                 } else {
2952                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, mode);
2953                 }
2954         } else if (get_mode_size_bits(mode) == 8) {
2955                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2956         } else {
2957                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2958         }
2959
2960         set_ia32_frame_ent(new_op, ent);
2961         set_ia32_use_frame(new_op);
2962
2963         set_ia32_op_type(new_op, ia32_AddrModeD);
2964         set_ia32_am_flavour(new_op, ia32_am_B);
2965         set_ia32_ls_mode(new_op, mode);
2966
2967         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2968
2969         return new_op;
2970 }
2971
2972 /**
2973  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
2974  */
2975 static ir_node *gen_be_Return(ir_node *node) {
2976         ir_graph  *irg     = current_ir_graph;
2977         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
2978         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
2979         ir_entity *ent     = get_irg_entity(irg);
2980         ir_type   *tp      = get_entity_type(ent);
2981         dbg_info  *dbgi;
2982         ir_node   *block;
2983         ir_type   *res_type;
2984         ir_mode   *mode;
2985         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
2986         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
2987         ir_node   *noreg;
2988         ir_node   **in;
2989         int       pn_ret_val, pn_ret_mem, arity, i;
2990
2991         assert(ret_val != NULL);
2992         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
2993                 return be_duplicate_node(node);
2994         }
2995
2996         res_type = get_method_res_type(tp, 0);
2997
2998         if (! is_Primitive_type(res_type)) {
2999                 return be_duplicate_node(node);
3000         }
3001
3002         mode = get_type_mode(res_type);
3003         if (! mode_is_float(mode)) {
3004                 return be_duplicate_node(node);
3005         }
3006
3007         assert(get_method_n_ress(tp) == 1);
3008
3009         pn_ret_val = get_Proj_proj(ret_val);
3010         pn_ret_mem = get_Proj_proj(ret_mem);
3011
3012         /* get the Barrier */
3013         barrier = get_Proj_pred(ret_val);
3014
3015         /* get result input of the Barrier */
3016         ret_val     = get_irn_n(barrier, pn_ret_val);
3017         new_ret_val = be_transform_node(ret_val);
3018
3019         /* get memory input of the Barrier */
3020         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3021         new_ret_mem = be_transform_node(ret_mem);
3022
3023         frame = get_irg_frame(irg);
3024
3025         dbgi  = get_irn_dbg_info(barrier);
3026         block = be_transform_node(get_nodes_block(barrier));
3027
3028         noreg = ia32_new_NoReg_gp(env_cg);
3029
3030         /* store xmm0 onto stack */
3031         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg, new_ret_val, new_ret_mem);
3032         set_ia32_ls_mode(sse_store, mode);
3033         set_ia32_op_type(sse_store, ia32_AddrModeD);
3034         set_ia32_use_frame(sse_store);
3035         set_ia32_am_flavour(sse_store, ia32_am_B);
3036
3037         /* load into st0 */
3038         fld = new_rd_ia32_SetST0(dbgi, irg, block, frame, noreg, sse_store);
3039         set_ia32_ls_mode(fld, mode);
3040         set_ia32_op_type(fld, ia32_AddrModeS);
3041         set_ia32_use_frame(fld);
3042         set_ia32_am_flavour(fld, ia32_am_B);
3043
3044         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_SetST0_M);
3045         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_SetST0_res);
3046         arch_set_irn_register(env_cg->arch_env, fld, &ia32_vfp_regs[REG_VF0]);
3047
3048         /* create a new barrier */
3049         arity = get_irn_arity(barrier);
3050         in = alloca(arity * sizeof(in[0]));
3051         for (i = 0; i < arity; ++i) {
3052                 ir_node *new_in;
3053
3054                 if (i == pn_ret_val) {
3055                         new_in = fld;
3056                 } else if (i == pn_ret_mem) {
3057                         new_in = mproj;
3058                 } else {
3059                         ir_node *in = get_irn_n(barrier, i);
3060                         new_in = be_transform_node(in);
3061                 }
3062                 in[i] = new_in;
3063         }
3064
3065         new_barrier = new_ir_node(dbgi, irg, block,
3066                                   get_irn_op(barrier), get_irn_mode(barrier),
3067                                   arity, in);
3068         copy_node_attr(barrier, new_barrier);
3069         be_duplicate_deps(barrier, new_barrier);
3070         be_set_transformed_node(barrier, new_barrier);
3071         mark_irn_visited(barrier);
3072
3073         /* transform normally */
3074         return be_duplicate_node(node);
3075 }
3076
3077 /**
3078  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3079  */
3080 static ir_node *gen_be_AddSP(ir_node *node) {
3081         ir_node  *block  = be_transform_node(get_nodes_block(node));
3082         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3083         ir_node  *new_sz;
3084         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3085         ir_node  *new_sp = be_transform_node(sp);
3086         ir_graph *irg    = current_ir_graph;
3087         dbg_info *dbgi   = get_irn_dbg_info(node);
3088         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3089         ir_node  *nomem  = new_NoMem();
3090         ir_node  *new_op;
3091
3092         new_sz = create_immediate_or_transform(sz, 0);
3093
3094         /* ia32 stack grows in reverse direction, make a SubSP */
3095         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz,
3096                                    nomem);
3097         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3098         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3099
3100         return new_op;
3101 }
3102
3103 /**
3104  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3105  */
3106 static ir_node *gen_be_SubSP(ir_node *node) {
3107         ir_node  *block  = be_transform_node(get_nodes_block(node));
3108         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3109         ir_node  *new_sz;
3110         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3111         ir_node  *new_sp = be_transform_node(sp);
3112         ir_graph *irg    = current_ir_graph;
3113         dbg_info *dbgi   = get_irn_dbg_info(node);
3114         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3115         ir_node  *nomem  = new_NoMem();
3116         ir_node  *new_op;
3117
3118         new_sz = create_immediate_or_transform(sz, 0);
3119
3120         /* ia32 stack grows in reverse direction, make an AddSP */
3121         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3122         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3123         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3124
3125         return new_op;
3126 }
3127
3128 /**
3129  * This function just sets the register for the Unknown node
3130  * as this is not done during register allocation because Unknown
3131  * is an "ignore" node.
3132  */
3133 static ir_node *gen_Unknown(ir_node *node) {
3134         ir_mode *mode = get_irn_mode(node);
3135
3136         if (mode_is_float(mode)) {
3137                 if (USE_SSE2(env_cg))
3138                         return ia32_new_Unknown_xmm(env_cg);
3139                 else
3140                         return ia32_new_Unknown_vfp(env_cg);
3141         } else if (mode_needs_gp_reg(mode)) {
3142                 return ia32_new_Unknown_gp(env_cg);
3143         } else {
3144                 assert(0 && "unsupported Unknown-Mode");
3145         }
3146
3147         return NULL;
3148 }
3149
3150 /**
3151  * Change some phi modes
3152  */
3153 static ir_node *gen_Phi(ir_node *node) {
3154         ir_node  *block = be_transform_node(get_nodes_block(node));
3155         ir_graph *irg   = current_ir_graph;
3156         dbg_info *dbgi  = get_irn_dbg_info(node);
3157         ir_mode  *mode  = get_irn_mode(node);
3158         ir_node  *phi;
3159
3160         if(mode_needs_gp_reg(mode)) {
3161                 /* we shouldn't have any 64bit stuff around anymore */
3162                 assert(get_mode_size_bits(mode) <= 32);
3163                 /* all integer operations are on 32bit registers now */
3164                 mode = mode_Iu;
3165         } else if(mode_is_float(mode)) {
3166                 if (USE_SSE2(env_cg)) {
3167                         mode = mode_xmm;
3168                 } else {
3169                         mode = mode_vfp;
3170                 }
3171         }
3172
3173         /* phi nodes allow loops, so we use the old arguments for now
3174          * and fix this later */
3175         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3176         copy_node_attr(node, phi);
3177         be_duplicate_deps(node, phi);
3178
3179         be_set_transformed_node(node, phi);
3180         be_enqueue_preds(node);
3181
3182         return phi;
3183 }
3184
3185 /**********************************************************************
3186  *  _                                _                   _
3187  * | |                              | |                 | |
3188  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3189  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3190  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3191  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3192  *
3193  **********************************************************************/
3194
3195 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3196
3197 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3198                                      ir_node *mem);
3199
3200 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3201                                       ir_node *val, ir_node *mem);
3202
3203 /**
3204  * Transforms a lowered Load into a "real" one.
3205  */
3206 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func, char fp_unit) {
3207         ir_node  *block   = be_transform_node(get_nodes_block(node));
3208         ir_node  *ptr     = get_irn_n(node, 0);
3209         ir_node  *new_ptr = be_transform_node(ptr);
3210         ir_node  *mem     = get_irn_n(node, 1);
3211         ir_node  *new_mem = be_transform_node(mem);
3212         ir_graph *irg     = current_ir_graph;
3213         dbg_info *dbgi    = get_irn_dbg_info(node);
3214         ir_mode  *mode    = get_ia32_ls_mode(node);
3215         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3216         ir_node  *new_op;
3217
3218         /*
3219                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3220                 lowering we have x87 nodes, so we need to enforce simulation.
3221         */
3222         if (mode_is_float(mode)) {
3223                 FP_USED(env_cg);
3224                 if (fp_unit == fp_x87)
3225                         FORCE_x87(env_cg);
3226         }
3227
3228         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3229
3230         set_ia32_op_type(new_op, ia32_AddrModeS);
3231         set_ia32_am_flavour(new_op, ia32_am_OB);
3232         set_ia32_am_offs_int(new_op, 0);
3233         set_ia32_am_scale(new_op, 1);
3234         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3235         if (is_ia32_am_sc_sign(node))
3236                 set_ia32_am_sc_sign(new_op);
3237         set_ia32_ls_mode(new_op, get_ia32_ls_mode(node));
3238         if (is_ia32_use_frame(node)) {
3239                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3240                 set_ia32_use_frame(new_op);
3241         }
3242
3243         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3244
3245         return new_op;
3246 }
3247
3248 /**
3249 * Transforms a lowered Store into a "real" one.
3250 */
3251 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func, char fp_unit) {
3252         ir_node  *block   = be_transform_node(get_nodes_block(node));
3253         ir_node  *ptr     = get_irn_n(node, 0);
3254         ir_node  *new_ptr = be_transform_node(ptr);
3255         ir_node  *val     = get_irn_n(node, 1);
3256         ir_node  *new_val = be_transform_node(val);
3257         ir_node  *mem     = get_irn_n(node, 2);
3258         ir_node  *new_mem = be_transform_node(mem);
3259         ir_graph *irg     = current_ir_graph;
3260         dbg_info *dbgi    = get_irn_dbg_info(node);
3261         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3262         ir_mode  *mode    = get_ia32_ls_mode(node);
3263         ir_node  *new_op;
3264         long     am_offs;
3265         ia32_am_flavour_t am_flav = ia32_B;
3266
3267         /*
3268                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3269                 lowering we have x87 nodes, so we need to enforce simulation.
3270         */
3271         if (mode_is_float(mode)) {
3272                 FP_USED(env_cg);
3273                 if (fp_unit == fp_x87)
3274                         FORCE_x87(env_cg);
3275         }
3276
3277         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3278
3279         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3280                 am_flav |= ia32_O;
3281                 add_ia32_am_offs_int(new_op, am_offs);
3282         }
3283
3284         set_ia32_op_type(new_op, ia32_AddrModeD);
3285         set_ia32_am_flavour(new_op, am_flav);
3286         set_ia32_ls_mode(new_op, mode);
3287         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3288         set_ia32_use_frame(new_op);
3289
3290         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3291
3292         return new_op;
3293 }
3294
3295
3296 /**
3297  * Transforms an ia32_l_XXX into a "real" XXX node
3298  *
3299  * @param env   The transformation environment
3300  * @return the created ia32 XXX node
3301  */
3302 #define GEN_LOWERED_OP(op)                                                \
3303         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3304                 ir_mode *mode = get_irn_mode(node);                               \
3305                 if (mode_is_float(mode))                                          \
3306                         FP_USED(env_cg);                                              \
3307                 return gen_binop(node, get_binop_left(node),                      \
3308                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3309         }
3310
3311 #define GEN_LOWERED_x87_OP(op)                                                 \
3312         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3313                 ir_node *new_op;                                                       \
3314                 FORCE_x87(env_cg);                                                     \
3315                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3316                                              get_binop_right(node), new_rd_ia32_##op); \
3317                 return new_op;                                                         \
3318         }
3319
3320 #define GEN_LOWERED_UNOP(op)                                                   \
3321         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3322                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3323         }
3324
3325 #define GEN_LOWERED_SHIFT_OP(op)                                               \
3326         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3327                 return gen_shift_binop(node, get_binop_left(node),                \
3328                                        get_binop_right(node), new_rd_ia32_##op);       \
3329         }
3330
3331 #define GEN_LOWERED_LOAD(op, fp_unit)                                          \
3332         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3333                 return gen_lowered_Load(node, new_rd_ia32_##op, fp_unit);         \
3334         }
3335
3336 #define GEN_LOWERED_STORE(op, fp_unit)                                         \
3337         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3338                 return gen_lowered_Store(node, new_rd_ia32_##op, fp_unit);        \
3339         }
3340
3341 GEN_LOWERED_OP(Adc)
3342 GEN_LOWERED_OP(Add)
3343 GEN_LOWERED_OP(Sbb)
3344 GEN_LOWERED_OP(Sub)
3345 GEN_LOWERED_OP(IMul)
3346 GEN_LOWERED_OP(Xor)
3347 GEN_LOWERED_x87_OP(vfprem)
3348 GEN_LOWERED_x87_OP(vfmul)
3349 GEN_LOWERED_x87_OP(vfsub)
3350
3351 GEN_LOWERED_UNOP(Neg)
3352
3353 GEN_LOWERED_LOAD(vfild, fp_x87)
3354 GEN_LOWERED_LOAD(Load, fp_none)
3355 /*GEN_LOWERED_STORE(vfist, fp_x87)
3356  *TODO
3357  */
3358 GEN_LOWERED_STORE(Store, fp_none)
3359
3360 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3361         ir_node  *block     = be_transform_node(get_nodes_block(node));
3362         ir_node  *left      = get_binop_left(node);
3363         ir_node  *new_left  = be_transform_node(left);
3364         ir_node  *right     = get_binop_right(node);
3365         ir_node  *new_right = be_transform_node(right);
3366         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3367         ir_graph *irg       = current_ir_graph;
3368         dbg_info *dbgi      = get_irn_dbg_info(node);
3369         ir_node  *fpcw      = be_abi_get_ignore_irn(env_cg->birg->abi,
3370                                                     &ia32_fp_cw_regs[REG_FPCW]);
3371         ir_node  *vfdiv;
3372
3373         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left,
3374                                   new_right, new_NoMem(), fpcw);
3375         clear_ia32_commutative(vfdiv);
3376         set_ia32_am_support(vfdiv, ia32_am_Source, ia32_am_binary);
3377
3378         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3379
3380         FORCE_x87(env_cg);
3381
3382         return vfdiv;
3383 }
3384
3385 /**
3386  * Transforms a l_MulS into a "real" MulS node.
3387  *
3388  * @param env   The transformation environment
3389  * @return the created ia32 Mul node
3390  */
3391 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3392         ir_node  *block     = be_transform_node(get_nodes_block(node));
3393         ir_node  *left      = get_binop_left(node);
3394         ir_node  *new_left  = be_transform_node(left);
3395         ir_node  *right     = get_binop_right(node);
3396         ir_node  *new_right = be_transform_node(right);
3397         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3398         ir_graph *irg       = current_ir_graph;
3399         dbg_info *dbgi      = get_irn_dbg_info(node);
3400         ir_node  *in[2];
3401
3402         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3403         /* and then skip the result Proj, because all needed Projs are already there. */
3404         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left,
3405                                         new_right, new_NoMem());
3406         clear_ia32_commutative(muls);
3407         set_ia32_am_support(muls, ia32_am_Source, ia32_am_binary);
3408
3409         /* check if EAX and EDX proj exist, add missing one */
3410         in[0] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EAX);
3411         in[1] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EDX);
3412         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
3413
3414         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3415
3416         return muls;
3417 }
3418
3419 GEN_LOWERED_SHIFT_OP(Shl)
3420 GEN_LOWERED_SHIFT_OP(Shr)
3421 GEN_LOWERED_SHIFT_OP(Sar)
3422
3423 /**
3424  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3425  * op1 - target to be shifted
3426  * op2 - contains bits to be shifted into target
3427  * op3 - shift count
3428  * Only op3 can be an immediate.
3429  */
3430 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3431                                          ir_node *op2, ir_node *count)
3432 {
3433         ir_node  *block     = be_transform_node(get_nodes_block(node));
3434         ir_node  *new_op1   = be_transform_node(op1);
3435         ir_node  *new_op2   = be_transform_node(op2);
3436         ir_node  *new_count = be_transform_node(count);
3437         ir_node  *new_op    = NULL;
3438         ir_graph *irg       = current_ir_graph;
3439         dbg_info *dbgi      = get_irn_dbg_info(node);
3440         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3441         ir_node  *nomem     = new_NoMem();
3442         ir_node  *imm_op;
3443         tarval   *tv;
3444
3445         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3446
3447         /* Check if immediate optimization is on and */
3448         /* if it's an operation with immediate.      */
3449         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3450
3451         /* Limit imm_op within range imm8 */
3452         if (imm_op) {
3453                 tv = get_ia32_Immop_tarval(imm_op);
3454
3455                 if (tv) {
3456                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3457                         set_ia32_Immop_tarval(imm_op, tv);
3458                 }
3459                 else {
3460                         imm_op = NULL;
3461                 }
3462         }
3463
3464         /* integer operations */
3465         if (imm_op) {
3466                 /* This is ShiftD with const */
3467                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3468
3469                 if (is_ia32_l_ShlD(node))
3470                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3471                                                   new_op1, new_op2, noreg, nomem);
3472                 else
3473                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3474                                                   new_op1, new_op2, noreg, nomem);
3475                 copy_ia32_Immop_attr(new_op, imm_op);
3476         }
3477         else {
3478                 /* This is a normal ShiftD */
3479                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3480                 if (is_ia32_l_ShlD(node))
3481                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3482                                                   new_op1, new_op2, new_count, nomem);
3483                 else
3484                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3485                                                   new_op1, new_op2, new_count, nomem);
3486         }
3487
3488         /* set AM support */
3489         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
3490
3491         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3492
3493         set_ia32_emit_cl(new_op);
3494
3495         return new_op;
3496 }
3497
3498 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3499         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3500                                         get_irn_n(node, 1), get_irn_n(node, 2));
3501 }
3502
3503 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3504         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3505                                         get_irn_n(node, 1), get_irn_n(node, 2));
3506 }
3507
3508 /**
3509  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3510  */
3511 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3512         ir_node         *block   = be_transform_node(get_nodes_block(node));
3513         ir_node         *val     = get_irn_n(node, 1);
3514         ir_node         *new_val = be_transform_node(val);
3515         ia32_code_gen_t *cg      = env_cg;
3516         ir_node         *res     = NULL;
3517         ir_graph        *irg     = current_ir_graph;
3518         dbg_info        *dbgi;
3519         ir_node         *noreg, *new_ptr, *new_mem;
3520         ir_node         *ptr, *mem;
3521
3522         if (USE_SSE2(cg)) {
3523                 return new_val;
3524         }
3525
3526         mem     = get_irn_n(node, 2);
3527         new_mem = be_transform_node(mem);
3528         ptr     = get_irn_n(node, 0);
3529         new_ptr = be_transform_node(ptr);
3530         noreg   = ia32_new_NoReg_gp(cg);
3531         dbgi    = get_irn_dbg_info(node);
3532
3533         /* Store x87 -> MEM */
3534         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, get_ia32_ls_mode(node));
3535         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3536         set_ia32_use_frame(res);
3537         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3538         set_ia32_am_flavour(res, ia32_B);
3539         set_ia32_op_type(res, ia32_AddrModeD);
3540
3541         /* Load MEM -> SSE */
3542         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3543         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3544         set_ia32_use_frame(res);
3545         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3546         set_ia32_am_flavour(res, ia32_B);
3547         set_ia32_op_type(res, ia32_AddrModeS);
3548         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3549
3550         return res;
3551 }
3552
3553 /**
3554  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3555  */
3556 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3557         ir_node         *block   = be_transform_node(get_nodes_block(node));
3558         ir_node         *val     = get_irn_n(node, 1);
3559         ir_node         *new_val = be_transform_node(val);
3560         ia32_code_gen_t *cg      = env_cg;
3561         ir_graph        *irg     = current_ir_graph;
3562         ir_node         *res     = NULL;
3563         ir_entity       *fent    = get_ia32_frame_ent(node);
3564         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3565         int             offs     = 0;
3566         ir_node         *noreg, *new_ptr, *new_mem;
3567         ir_node         *ptr, *mem;
3568         dbg_info        *dbgi;
3569
3570         if (! USE_SSE2(cg)) {
3571                 /* SSE unit is not used -> skip this node. */
3572                 return new_val;
3573         }
3574
3575         ptr     = get_irn_n(node, 0);
3576         new_ptr = be_transform_node(ptr);
3577         mem     = get_irn_n(node, 2);
3578         new_mem = be_transform_node(mem);
3579         noreg   = ia32_new_NoReg_gp(cg);
3580         dbgi    = get_irn_dbg_info(node);
3581
3582         /* Store SSE -> MEM */
3583         if (is_ia32_xLoad(skip_Proj(new_val))) {
3584                 ir_node *ld = skip_Proj(new_val);
3585
3586                 /* we can vfld the value directly into the fpu */
3587                 fent = get_ia32_frame_ent(ld);
3588                 ptr  = get_irn_n(ld, 0);
3589                 offs = get_ia32_am_offs_int(ld);
3590         } else {
3591                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3592                 set_ia32_frame_ent(res, fent);
3593                 set_ia32_use_frame(res);
3594                 set_ia32_ls_mode(res, lsmode);
3595                 set_ia32_am_flavour(res, ia32_B);
3596                 set_ia32_op_type(res, ia32_AddrModeD);
3597                 mem = res;
3598         }
3599
3600         /* Load MEM -> x87 */
3601         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
3602         set_ia32_frame_ent(res, fent);
3603         set_ia32_use_frame(res);
3604         add_ia32_am_offs_int(res, offs);
3605         set_ia32_am_flavour(res, ia32_B);
3606         set_ia32_op_type(res, ia32_AddrModeS);
3607         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3608
3609         return res;
3610 }
3611
3612 /*********************************************************
3613  *                  _             _      _
3614  *                 (_)           | |    (_)
3615  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3616  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3617  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3618  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3619  *
3620  *********************************************************/
3621
3622 /**
3623  * the BAD transformer.
3624  */
3625 static ir_node *bad_transform(ir_node *node) {
3626         panic("No transform function for %+F available.\n", node);
3627         return NULL;
3628 }
3629
3630 /**
3631  * Transform the Projs of an AddSP.
3632  */
3633 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3634         ir_node  *block    = be_transform_node(get_nodes_block(node));
3635         ir_node  *pred     = get_Proj_pred(node);
3636         ir_node  *new_pred = be_transform_node(pred);
3637         ir_graph *irg      = current_ir_graph;
3638         dbg_info *dbgi     = get_irn_dbg_info(node);
3639         long     proj      = get_Proj_proj(node);
3640
3641         if (proj == pn_be_AddSP_res) {
3642                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3643                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3644                 return res;
3645         } else if (proj == pn_be_AddSP_M) {
3646                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3647         }
3648
3649         assert(0);
3650         return new_rd_Unknown(irg, get_irn_mode(node));
3651 }
3652
3653 /**
3654  * Transform the Projs of a SubSP.
3655  */
3656 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3657         ir_node  *block    = be_transform_node(get_nodes_block(node));
3658         ir_node  *pred     = get_Proj_pred(node);
3659         ir_node  *new_pred = be_transform_node(pred);
3660         ir_graph *irg      = current_ir_graph;
3661         dbg_info *dbgi     = get_irn_dbg_info(node);
3662         long     proj      = get_Proj_proj(node);
3663
3664         if (proj == pn_be_SubSP_res) {
3665                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_SubSP_stack);
3666                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3667                 return res;
3668         } else if (proj == pn_be_SubSP_M) {
3669                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3670         }
3671
3672         assert(0);
3673         return new_rd_Unknown(irg, get_irn_mode(node));
3674 }
3675
3676 /**
3677  * Transform and renumber the Projs from a Load.
3678  */
3679 static ir_node *gen_Proj_Load(ir_node *node) {
3680         ir_node  *block    = be_transform_node(get_nodes_block(node));
3681         ir_node  *pred     = get_Proj_pred(node);
3682         ir_node  *new_pred = be_transform_node(pred);
3683         ir_graph *irg      = current_ir_graph;
3684         dbg_info *dbgi     = get_irn_dbg_info(node);
3685         long     proj      = get_Proj_proj(node);
3686
3687         /* renumber the proj */
3688         if (is_ia32_Load(new_pred)) {
3689                 if (proj == pn_Load_res) {
3690                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3691                 } else if (proj == pn_Load_M) {
3692                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3693                 }
3694         } else if (is_ia32_xLoad(new_pred)) {
3695                 if (proj == pn_Load_res) {
3696                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3697                 } else if (proj == pn_Load_M) {
3698                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3699                 }
3700         } else if (is_ia32_vfld(new_pred)) {
3701                 if (proj == pn_Load_res) {
3702                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3703                 } else if (proj == pn_Load_M) {
3704                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3705                 }
3706         }
3707
3708         assert(0);
3709         return new_rd_Unknown(irg, get_irn_mode(node));
3710 }
3711
3712 /**
3713  * Transform and renumber the Projs from a DivMod like instruction.
3714  */
3715 static ir_node *gen_Proj_DivMod(ir_node *node) {
3716         ir_node  *block    = be_transform_node(get_nodes_block(node));
3717         ir_node  *pred     = get_Proj_pred(node);
3718         ir_node  *new_pred = be_transform_node(pred);
3719         ir_graph *irg      = current_ir_graph;
3720         dbg_info *dbgi     = get_irn_dbg_info(node);
3721         ir_mode  *mode     = get_irn_mode(node);
3722         long     proj      = get_Proj_proj(node);
3723
3724         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3725
3726         switch (get_irn_opcode(pred)) {
3727         case iro_Div:
3728                 switch (proj) {
3729                 case pn_Div_M:
3730                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3731                 case pn_Div_res:
3732                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3733                 default:
3734                         break;
3735                 }
3736                 break;
3737         case iro_Mod:
3738                 switch (proj) {
3739                 case pn_Mod_M:
3740                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3741                 case pn_Mod_res:
3742                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3743                 default:
3744                         break;
3745                 }
3746                 break;
3747         case iro_DivMod:
3748                 switch (proj) {
3749                 case pn_DivMod_M:
3750                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3751                 case pn_DivMod_res_div:
3752                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3753                 case pn_DivMod_res_mod:
3754                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3755                 default:
3756                         break;
3757                 }
3758                 break;
3759         default:
3760                 break;
3761         }
3762
3763         assert(0);
3764         return new_rd_Unknown(irg, mode);
3765 }
3766
3767 /**
3768  * Transform and renumber the Projs from a CopyB.
3769  */
3770 static ir_node *gen_Proj_CopyB(ir_node *node) {
3771         ir_node  *block    = be_transform_node(get_nodes_block(node));
3772         ir_node  *pred     = get_Proj_pred(node);
3773         ir_node  *new_pred = be_transform_node(pred);
3774         ir_graph *irg      = current_ir_graph;
3775         dbg_info *dbgi     = get_irn_dbg_info(node);
3776         ir_mode  *mode     = get_irn_mode(node);
3777         long     proj      = get_Proj_proj(node);
3778
3779         switch(proj) {
3780         case pn_CopyB_M_regular:
3781                 if (is_ia32_CopyB_i(new_pred)) {
3782                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3783                 } else if (is_ia32_CopyB(new_pred)) {
3784                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3785                 }
3786                 break;
3787         default:
3788                 break;
3789         }
3790
3791         assert(0);
3792         return new_rd_Unknown(irg, mode);
3793 }
3794
3795 /**
3796  * Transform and renumber the Projs from a vfdiv.
3797  */
3798 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
3799         ir_node  *block    = be_transform_node(get_nodes_block(node));
3800         ir_node  *pred     = get_Proj_pred(node);
3801         ir_node  *new_pred = be_transform_node(pred);
3802         ir_graph *irg      = current_ir_graph;
3803         dbg_info *dbgi     = get_irn_dbg_info(node);
3804         ir_mode  *mode     = get_irn_mode(node);
3805         long     proj      = get_Proj_proj(node);
3806
3807         switch (proj) {
3808         case pn_ia32_l_vfdiv_M:
3809                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3810         case pn_ia32_l_vfdiv_res:
3811                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3812         default:
3813                 assert(0);
3814         }
3815
3816         return new_rd_Unknown(irg, mode);
3817 }
3818
3819 /**
3820  * Transform and renumber the Projs from a Quot.
3821  */
3822 static ir_node *gen_Proj_Quot(ir_node *node) {
3823         ir_node  *block    = be_transform_node(get_nodes_block(node));
3824         ir_node  *pred     = get_Proj_pred(node);
3825         ir_node  *new_pred = be_transform_node(pred);
3826         ir_graph *irg      = current_ir_graph;
3827         dbg_info *dbgi     = get_irn_dbg_info(node);
3828         ir_mode  *mode     = get_irn_mode(node);
3829         long     proj      = get_Proj_proj(node);
3830
3831         switch(proj) {
3832         case pn_Quot_M:
3833                 if (is_ia32_xDiv(new_pred)) {
3834                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
3835                 } else if (is_ia32_vfdiv(new_pred)) {
3836                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3837                 }
3838                 break;
3839         case pn_Quot_res:
3840                 if (is_ia32_xDiv(new_pred)) {
3841                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
3842                 } else if (is_ia32_vfdiv(new_pred)) {
3843                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3844                 }
3845                 break;
3846         default:
3847                 break;
3848         }
3849
3850         assert(0);
3851         return new_rd_Unknown(irg, mode);
3852 }
3853
3854 /**
3855  * Transform the Thread Local Storage Proj.
3856  */
3857 static ir_node *gen_Proj_tls(ir_node *node) {
3858         ir_node  *block = be_transform_node(get_nodes_block(node));
3859         ir_graph *irg   = current_ir_graph;
3860         dbg_info *dbgi  = NULL;
3861         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
3862
3863         return res;
3864 }
3865
3866 /**
3867  * Transform the Projs from a be_Call.
3868  */
3869 static ir_node *gen_Proj_be_Call(ir_node *node) {
3870         ir_node  *block    = be_transform_node(get_nodes_block(node));
3871         ir_node  *call     = get_Proj_pred(node);
3872         ir_node  *new_call = be_transform_node(call);
3873         ir_graph *irg      = current_ir_graph;
3874         dbg_info *dbgi     = get_irn_dbg_info(node);
3875         long     proj      = get_Proj_proj(node);
3876         ir_mode  *mode     = get_irn_mode(node);
3877         ir_node  *sse_load;
3878         const arch_register_class_t *cls;
3879
3880         /* The following is kinda tricky: If we're using SSE, then we have to
3881          * move the result value of the call in floating point registers to an
3882          * xmm register, we therefore construct a GetST0 -> xLoad sequence
3883          * after the call, we have to make sure to correctly make the
3884          * MemProj and the result Proj use these 2 nodes
3885          */
3886         if (proj == pn_be_Call_M_regular) {
3887                 // get new node for result, are we doing the sse load/store hack?
3888                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
3889                 ir_node *call_res_new;
3890                 ir_node *call_res_pred = NULL;
3891
3892                 if (call_res != NULL) {
3893                         call_res_new  = be_transform_node(call_res);
3894                         call_res_pred = get_Proj_pred(call_res_new);
3895                 }
3896
3897                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
3898                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
3899                 } else {
3900                         assert(is_ia32_xLoad(call_res_pred));
3901                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M, pn_ia32_xLoad_M);
3902                 }
3903         }
3904         if (proj == pn_be_Call_first_res && mode_is_float(mode) && USE_SSE2(env_cg)) {
3905                 ir_node *fstp;
3906                 ir_node *frame = get_irg_frame(irg);
3907                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
3908                 ir_node *p;
3909                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
3910                 ir_node *keepin[1];
3911                 const arch_register_class_t *cls;
3912
3913                 /* in case there is no memory output: create one to serialize the copy FPU -> SSE */
3914                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
3915
3916                 /* store st(0) onto stack */
3917                 fstp = new_rd_ia32_GetST0(dbgi, irg, block, frame, noreg, call_mem);
3918
3919                 set_ia32_ls_mode(fstp, mode);
3920                 set_ia32_op_type(fstp, ia32_AddrModeD);
3921                 set_ia32_use_frame(fstp);
3922                 set_ia32_am_flavour(fstp, ia32_am_B);
3923
3924                 /* load into SSE register */
3925                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
3926                 set_ia32_ls_mode(sse_load, mode);
3927                 set_ia32_op_type(sse_load, ia32_AddrModeS);
3928                 set_ia32_use_frame(sse_load);
3929                 set_ia32_am_flavour(sse_load, ia32_am_B);
3930
3931                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm, pn_ia32_xLoad_res);
3932
3933                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
3934
3935                 /* get a Proj representing a caller save register */
3936                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
3937                 assert(is_Proj(p) && "Proj expected.");
3938
3939                 /* user of the the proj is the Keep */
3940                 p = get_edge_src_irn(get_irn_out_edge_first(p));
3941                 assert(be_is_Keep(p) && "Keep expected.");
3942
3943                 /* keep the result */
3944                 cls = arch_get_irn_reg_class(env_cg->arch_env, sse_load, -1);
3945                 keepin[0] = sse_load;
3946                 be_new_Keep(cls, irg, block, 1, keepin);
3947
3948                 return sse_load;
3949         }
3950
3951         /* transform call modes */
3952         if (mode_is_data(mode)) {
3953                 cls = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
3954                 mode = cls->mode;
3955         }
3956
3957         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
3958 }
3959
3960 /**
3961  * Transform the Projs from a Cmp.
3962  */
3963 static ir_node *gen_Proj_Cmp(ir_node *node)
3964 {
3965         /* normally Cmps are processed when looking at Cond nodes, but this case
3966          * can happen in complicated Psi conditions */
3967
3968         ir_graph *irg           = current_ir_graph;
3969         dbg_info *dbgi          = get_irn_dbg_info(node);
3970         ir_node  *block         = be_transform_node(get_nodes_block(node));
3971         ir_node  *cmp           = get_Proj_pred(node);
3972         long      pnc           = get_Proj_proj(node);
3973         ir_node  *cmp_left      = get_Cmp_left(cmp);
3974         ir_node  *cmp_right     = get_Cmp_right(cmp);
3975         ir_node  *new_cmp_left;
3976         ir_node  *new_cmp_right;
3977         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
3978         ir_node  *nomem         = new_rd_NoMem(irg);
3979         ir_mode  *cmp_mode      = get_irn_mode(cmp_left);
3980         ir_node  *new_op;
3981
3982         assert(!mode_is_float(cmp_mode));
3983
3984         /* (a != b) -> (a ^ b) */
3985         if(pnc == pn_Cmp_Lg) {
3986                 if(is_Const_0(cmp_left)) {
3987                         new_op = be_transform_node(cmp_right);
3988                 } else if(is_Const_0(cmp_right)) {
3989                         new_op = be_transform_node(cmp_left);
3990                 } else {
3991                         new_op = gen_binop(cmp, cmp_left, cmp_right, new_rd_ia32_Xor, 1);
3992                 }
3993
3994                 return new_op;
3995         }
3996         /* TODO:
3997          * (a == b) -> !(a ^ b)
3998          * (a < 0)  -> (a & 0x80000000) oder a >> 31
3999          * (a >= 0) -> (a >> 31) ^ 1
4000          */
4001
4002         if(!mode_is_signed(cmp_mode)) {
4003                 pnc |= ia32_pn_Cmp_Unsigned;
4004         }
4005
4006         new_cmp_left = be_transform_node(cmp_left);
4007         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
4008
4009         new_op = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg, new_cmp_left,
4010                                     new_cmp_right, nomem, pnc);
4011         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, cmp));
4012
4013         return new_op;
4014 }
4015
4016 /**
4017  * Transform and potentially renumber Proj nodes.
4018  */
4019 static ir_node *gen_Proj(ir_node *node) {
4020         ir_graph *irg  = current_ir_graph;
4021         dbg_info *dbgi = get_irn_dbg_info(node);
4022         ir_node  *pred = get_Proj_pred(node);
4023         long     proj  = get_Proj_proj(node);
4024
4025         if (is_Store(pred) || be_is_FrameStore(pred)) {
4026                 if (proj == pn_Store_M) {
4027                         return be_transform_node(pred);
4028                 } else {
4029                         assert(0);
4030                         return new_r_Bad(irg);
4031                 }
4032         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
4033                 return gen_Proj_Load(node);
4034         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4035                 return gen_Proj_DivMod(node);
4036         } else if (is_CopyB(pred)) {
4037                 return gen_Proj_CopyB(node);
4038         } else if (is_Quot(pred)) {
4039                 return gen_Proj_Quot(node);
4040         } else if (is_ia32_l_vfdiv(pred)) {
4041                 return gen_Proj_l_vfdiv(node);
4042         } else if (be_is_SubSP(pred)) {
4043                 return gen_Proj_be_SubSP(node);
4044         } else if (be_is_AddSP(pred)) {
4045                 return gen_Proj_be_AddSP(node);
4046         } else if (be_is_Call(pred)) {
4047                 return gen_Proj_be_Call(node);
4048         } else if (is_Cmp(pred)) {
4049                 return gen_Proj_Cmp(node);
4050         } else if (get_irn_op(pred) == op_Start) {
4051                 if (proj == pn_Start_X_initial_exec) {
4052                         ir_node *block = get_nodes_block(pred);
4053                         ir_node *jump;
4054
4055                         /* we exchange the ProjX with a jump */
4056                         block = be_transform_node(block);
4057                         jump  = new_rd_Jmp(dbgi, irg, block);
4058                         return jump;
4059                 }
4060                 if (node == be_get_old_anchor(anchor_tls)) {
4061                         return gen_Proj_tls(node);
4062                 }
4063         } else {
4064                 ir_node *new_pred = be_transform_node(pred);
4065                 ir_node *block    = be_transform_node(get_nodes_block(node));
4066                 ir_mode *mode     = get_irn_mode(node);
4067                 if (mode_needs_gp_reg(mode)) {
4068                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4069                                                        get_Proj_proj(node));
4070 #ifdef DEBUG_libfirm
4071                         new_proj->node_nr = node->node_nr;
4072 #endif
4073                         return new_proj;
4074                 }
4075         }
4076
4077         return be_duplicate_node(node);
4078 }
4079
4080 /**
4081  * Enters all transform functions into the generic pointer
4082  */
4083 static void register_transformers(void) {
4084         ir_op *op_Max, *op_Min, *op_Mulh;
4085
4086         /* first clear the generic function pointer for all ops */
4087         clear_irp_opcodes_generic_func();
4088
4089 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4090 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4091
4092         GEN(Add);
4093         GEN(Sub);
4094         GEN(Mul);
4095         GEN(And);
4096         GEN(Or);
4097         GEN(Eor);
4098
4099         GEN(Shl);
4100         GEN(Shr);
4101         GEN(Shrs);
4102         GEN(Rot);
4103
4104         GEN(Quot);
4105
4106         GEN(Div);
4107         GEN(Mod);
4108         GEN(DivMod);
4109
4110         GEN(Minus);
4111         GEN(Conv);
4112         GEN(Abs);
4113         GEN(Not);
4114
4115         GEN(Load);
4116         GEN(Store);
4117         GEN(Cond);
4118
4119         GEN(ASM);
4120         GEN(CopyB);
4121         //GEN(Mux);
4122         BAD(Mux);
4123         GEN(Psi);
4124         GEN(Proj);
4125         GEN(Phi);
4126
4127         /* transform ops from intrinsic lowering */
4128         GEN(ia32_l_Add);
4129         GEN(ia32_l_Adc);
4130         GEN(ia32_l_Sub);
4131         GEN(ia32_l_Sbb);
4132         GEN(ia32_l_Neg);
4133         GEN(ia32_l_Mul);
4134         GEN(ia32_l_Xor);
4135         GEN(ia32_l_IMul);
4136         GEN(ia32_l_Shl);
4137         GEN(ia32_l_Shr);
4138         GEN(ia32_l_Sar);
4139         GEN(ia32_l_ShlD);
4140         GEN(ia32_l_ShrD);
4141         GEN(ia32_l_vfdiv);
4142         GEN(ia32_l_vfprem);
4143         GEN(ia32_l_vfmul);
4144         GEN(ia32_l_vfsub);
4145         GEN(ia32_l_vfild);
4146         GEN(ia32_l_Load);
4147         /* GEN(ia32_l_vfist); TODO */
4148         GEN(ia32_l_Store);
4149         GEN(ia32_l_X87toSSE);
4150         GEN(ia32_l_SSEtoX87);
4151
4152         GEN(Const);
4153         GEN(SymConst);
4154
4155         /* we should never see these nodes */
4156         BAD(Raise);
4157         BAD(Sel);
4158         BAD(InstOf);
4159         BAD(Cast);
4160         BAD(Free);
4161         BAD(Tuple);
4162         BAD(Id);
4163         //BAD(Bad);
4164         BAD(Confirm);
4165         BAD(Filter);
4166         BAD(CallBegin);
4167         BAD(EndReg);
4168         BAD(EndExcept);
4169
4170         /* handle generic backend nodes */
4171         GEN(be_FrameAddr);
4172         //GEN(be_Call);
4173         GEN(be_Return);
4174         GEN(be_FrameLoad);
4175         GEN(be_FrameStore);
4176         GEN(be_StackParam);
4177         GEN(be_AddSP);
4178         GEN(be_SubSP);
4179         GEN(be_Copy);
4180
4181         /* set the register for all Unknown nodes */
4182         GEN(Unknown);
4183
4184         op_Max = get_op_Max();
4185         if (op_Max)
4186                 GEN(Max);
4187         op_Min = get_op_Min();
4188         if (op_Min)
4189                 GEN(Min);
4190         op_Mulh = get_op_Mulh();
4191         if (op_Mulh)
4192                 GEN(Mulh);
4193
4194 #undef GEN
4195 #undef BAD
4196 }
4197
4198 /**
4199  * Pre-transform all unknown and noreg nodes.
4200  */
4201 static void ia32_pretransform_node(void *arch_cg) {
4202         ia32_code_gen_t *cg = arch_cg;
4203
4204         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4205         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4206         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4207         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4208         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4209         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4210 }
4211
4212 /* do the transformation */
4213 void ia32_transform_graph(ia32_code_gen_t *cg) {
4214         register_transformers();
4215         env_cg = cg;
4216         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4217 }
4218
4219 void ia32_init_transform(void)
4220 {
4221         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4222 }