nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into ia32-Firm.
  23  * @author      Christian Wuerdig, Matthias Braun
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <limits.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "irvrfy.h"
  42 #include "ircons.h"
  43 #include "irgwalk.h"
  44 #include "dbginfo.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50
  51 #include "../benode_t.h"
  52 #include "../besched.h"
  53 #include "../beabi.h"
  54 #include "../beutil.h"
  55 #include "../beirg_t.h"
  56 #include "../betranshlp.h"
  57
  58 #include "bearch_ia32_t.h"
  59 #include "ia32_nodes_attr.h"
  60 #include "ia32_transform.h"
  61 #include "ia32_new_nodes.h"
  62 #include "ia32_map_regs.h"
  63 #include "ia32_dbg_stat.h"
  64 #include "ia32_optimize.h"
  65 #include "ia32_util.h"
  66
  67 #include "gen_ia32_regalloc_if.h"
  68
  69 #define SFP_SIGN "0x80000000"
  70 #define DFP_SIGN "0x8000000000000000"
  71 #define SFP_ABS  "0x7FFFFFFF"
  72 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  73
  74 #define TP_SFP_SIGN "ia32_sfp_sign"
  75 #define TP_DFP_SIGN "ia32_dfp_sign"
  76 #define TP_SFP_ABS  "ia32_sfp_abs"
  77 #define TP_DFP_ABS  "ia32_dfp_abs"
  78
  79 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  80 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  81 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  82 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  83
  84 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  85 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  86
  87 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  88
  89 /** hold the current code generator during transformation */
  90 static ia32_code_gen_t *env_cg = NULL;
  91
  92 extern ir_op *get_op_Mulh(void);
  93
  94 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
  95         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  96         ir_node *op2, ir_node *mem);
  97
  98 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
  99         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
 100         ir_node *op2, ir_node *mem, ir_node *fpcw);
 101
 102 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 104         ir_node *mem);
 105
 106 /****************************************************************************************************
 107  *                  _        _                        __                           _   _
 108  *                 | |      | |                      / _|                         | | (_)
 109  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 110  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 111  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 112  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 113  *
 114  ****************************************************************************************************/
 115
 116 static ir_node *try_create_Immediate(ir_node *node,
 117                                      char immediate_constraint_type);
 118
 119 static ir_node *create_immediate_or_transform(ir_node *node,
 120                                               char immediate_constraint_type);
 121
 122 /**
 123  * Return true if a mode can be stored in the GP register set
 124  */
 125 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 126         if(mode == mode_fpcw)
 127                 return 0;
 128         return mode_is_int(mode) || mode_is_character(mode) || mode_is_reference(mode);
 129 }
 130
 131 /**
 132  * Returns 1 if irn is a Const representing 0, 0 otherwise
 133  */
 134 static INLINE int is_ia32_Const_0(ir_node *irn) {
 135         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 136                && tarval_is_null(get_ia32_Immop_tarval(irn));
 137 }
 138
 139 /**
 140  * Returns 1 if irn is a Const representing 1, 0 otherwise
 141  */
 142 static INLINE int is_ia32_Const_1(ir_node *irn) {
 143         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 144                && tarval_is_one(get_ia32_Immop_tarval(irn));
 145 }
 146
 147 /**
 148  * Collects all Projs of a node into the node array. Index is the projnum.
 149  * BEWARE: The caller has to assure the appropriate array size!
 150  */
 151 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 152         const ir_edge_t *edge;
 153         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 154
 155         memset(projs, 0, size * sizeof(projs[0]));
 156
 157         foreach_out_edge(irn, edge) {
 158                 ir_node *proj = get_edge_src_irn(edge);
 159                 int proj_proj = get_Proj_proj(proj);
 160                 assert(proj_proj < size);
 161                 projs[proj_proj] = proj;
 162         }
 163 }
 164
 165 /**
 166  * Renumbers the proj having pn_old in the array tp pn_new
 167  * and removes the proj from the array.
 168  */
 169 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 170         fprintf(stderr, "Warning: renumber_Proj used!\n");
 171         if (projs[pn_old]) {
 172                 set_Proj_proj(projs[pn_old], pn_new);
 173                 projs[pn_old] = NULL;
 174         }
 175 }
 176
 177 /**
 178  * creates a unique ident by adding a number to a tag
 179  *
 180  * @param tag   the tag string, must contain a %d if a number
 181  *              should be added
 182  */
 183 static ident *unique_id(const char *tag)
 184 {
 185         static unsigned id = 0;
 186         char str[256];
 187
 188         snprintf(str, sizeof(str), tag, ++id);
 189         return new_id_from_str(str);
 190 }
 191
 192 /**
 193  * Get a primitive type for a mode.
 194  */
 195 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 196 {
 197         pmap_entry *e = pmap_find(types, mode);
 198         ir_type *res;
 199
 200         if (! e) {
 201                 char buf[64];
 202                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 203                 res = new_type_primitive(new_id_from_str(buf), mode);
 204                 set_type_alignment_bytes(res, 16);
 205                 pmap_insert(types, mode, res);
 206         }
 207         else
 208                 res = e->value;
 209         return res;
 210 }
 211
 212 /**
 213  * Get an entity that is initialized with a tarval
 214  */
 215 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 216 {
 217         tarval *tv    = get_Const_tarval(cnst);
 218         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 219         ir_entity *res;
 220         ir_graph *rem;
 221
 222         if (! e) {
 223                 ir_mode *mode = get_irn_mode(cnst);
 224                 ir_type *tp = get_Const_type(cnst);
 225                 if (tp == firm_unknown_type)
 226                         tp = get_prim_type(cg->isa->types, mode);
 227
 228                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 229
 230                 set_entity_ld_ident(res, get_entity_ident(res));
 231                 set_entity_visibility(res, visibility_local);
 232                 set_entity_variability(res, variability_constant);
 233                 set_entity_allocation(res, allocation_static);
 234
 235                  /* we create a new entity here: It's initialization must resist on the
 236                     const code irg */
 237                 rem = current_ir_graph;
 238                 current_ir_graph = get_const_code_irg();
 239                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 240                 current_ir_graph = rem;
 241
 242                 pmap_insert(cg->isa->tv_ent, tv, res);
 243         } else {
 244                 res = e->value;
 245         }
 246
 247         return res;
 248 }
 249
 250 static int is_Const_0(ir_node *node) {
 251         if(!is_Const(node))
 252                 return 0;
 253
 254         return classify_Const(node) == CNST_NULL;
 255 }
 256
 257 static int is_Const_1(ir_node *node) {
 258         if(!is_Const(node))
 259                 return 0;
 260
 261         return classify_Const(node) == CNST_ONE;
 262 }
 263
 264 /**
 265  * Transforms a Const.
 266  */
 267 static ir_node *gen_Const(ir_node *node) {
 268         ir_graph        *irg   = current_ir_graph;
 269         ir_node         *block = be_transform_node(get_nodes_block(node));
 270         dbg_info        *dbgi  = get_irn_dbg_info(node);
 271         ir_mode         *mode  = get_irn_mode(node);
 272
 273         if (mode_is_float(mode)) {
 274                 ir_node   *res   = NULL;
 275                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 276                 ir_node   *nomem = new_NoMem();
 277                 ir_node   *load;
 278                 ir_entity *floatent;
 279
 280                 FP_USED(env_cg);
 281                 if (! USE_SSE2(env_cg)) {
 282                         cnst_classify_t clss = classify_Const(node);
 283
 284                         if (clss == CNST_NULL) {
 285                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 286                                 res  = load;
 287                         } else if (clss == CNST_ONE) {
 288                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 289                                 res  = load;
 290                         } else {
 291                                 floatent = get_entity_for_tv(env_cg, node);
 292
 293                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 294                                 set_ia32_op_type(load, ia32_AddrModeS);
 295                                 set_ia32_am_flavour(load, ia32_am_N);
 296                                 set_ia32_am_sc(load, floatent);
 297                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 298                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 299                         }
 300                         set_ia32_ls_mode(load, mode);
 301                 } else {
 302                         floatent = get_entity_for_tv(env_cg, node);
 303
 304                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 305                         set_ia32_op_type(load, ia32_AddrModeS);
 306                         set_ia32_am_flavour(load, ia32_am_N);
 307                         set_ia32_am_sc(load, floatent);
 308                         set_ia32_ls_mode(load, mode);
 309                         set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 310
 311                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 312                 }
 313
 314                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 315
 316                 /* Const Nodes before the initial IncSP are a bad idea, because
 317                  * they could be spilled and we have no SP ready at that point yet.
 318                  * So add a dependency to the initial frame pointer calculation to
 319                  * avoid that situation.
 320                  */
 321                 if (get_irg_start_block(irg) == block) {
 322                         add_irn_dep(load, get_irg_frame(irg));
 323                 }
 324
 325                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 326                 return res;
 327         } else {
 328                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 329
 330                 /* see above */
 331                 if (get_irg_start_block(irg) == block) {
 332                         add_irn_dep(cnst, get_irg_frame(irg));
 333                 }
 334
 335                 set_ia32_Const_attr(cnst, node);
 336                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 337                 return cnst;
 338         }
 339
 340         assert(0);
 341         return new_r_Bad(irg);
 342 }
 343
 344 /**
 345  * Transforms a SymConst.
 346  */
 347 static ir_node *gen_SymConst(ir_node *node) {
 348         ir_graph *irg   = current_ir_graph;
 349         ir_node  *block = be_transform_node(get_nodes_block(node));
 350         dbg_info *dbgi  = get_irn_dbg_info(node);
 351         ir_mode  *mode  = get_irn_mode(node);
 352         ir_node  *cnst;
 353
 354         if (mode_is_float(mode)) {
 355                 FP_USED(env_cg);
 356                 if (USE_SSE2(env_cg))
 357                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 358                 else
 359                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 360                 //set_ia32_ls_mode(cnst, mode);
 361                 set_ia32_ls_mode(cnst, mode_E);
 362         } else {
 363                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 364         }
 365
 366         /* Const Nodes before the initial IncSP are a bad idea, because
 367          * they could be spilled and we have no SP ready at that point yet
 368          */
 369         if (get_irg_start_block(irg) == block) {
 370                 add_irn_dep(cnst, get_irg_frame(irg));
 371         }
 372
 373         set_ia32_Const_attr(cnst, node);
 374         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 375
 376         return cnst;
 377 }
 378
 379 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 380 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 381         static const struct {
 382                 const char *tp_name;
 383                 const char *ent_name;
 384                 const char *cnst_str;
 385         } names [ia32_known_const_max] = {
 386                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 387                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 388                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 389                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 390         };
 391         static ir_entity *ent_cache[ia32_known_const_max];
 392
 393         const char    *tp_name, *ent_name, *cnst_str;
 394         ir_type       *tp;
 395         ir_node       *cnst;
 396         ir_graph      *rem;
 397         ir_entity     *ent;
 398         tarval        *tv;
 399         ir_mode       *mode;
 400
 401         ent_name = names[kct].ent_name;
 402         if (! ent_cache[kct]) {
 403                 tp_name  = names[kct].tp_name;
 404                 cnst_str = names[kct].cnst_str;
 405
 406                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 407                 //mode = mode_xmm;
 408                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 409                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 410                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 411
 412                 set_entity_ld_ident(ent, get_entity_ident(ent));
 413                 set_entity_visibility(ent, visibility_local);
 414                 set_entity_variability(ent, variability_constant);
 415                 set_entity_allocation(ent, allocation_static);
 416
 417                 /* we create a new entity here: It's initialization must resist on the
 418                     const code irg */
 419                 rem = current_ir_graph;
 420                 current_ir_graph = get_const_code_irg();
 421                 cnst = new_Const(mode, tv);
 422                 current_ir_graph = rem;
 423
 424                 set_atomic_ent_value(ent, cnst);
 425
 426                 /* cache the entry */
 427                 ent_cache[kct] = ent;
 428         }
 429
 430         return ent_cache[kct];
 431 }
 432
 433 #ifndef NDEBUG
 434 /**
 435  * Prints the old node name on cg obst and returns a pointer to it.
 436  */
 437 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 438         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 439
 440         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 441         obstack_1grow(isa->name_obst, 0);
 442         return obstack_finish(isa->name_obst);
 443 }
 444 #endif /* NDEBUG */
 445
 446 /* determine if one operator is an Imm */
 447 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 448         if (op1) {
 449                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 450         } else {
 451                 return is_ia32_Cnst(op2) ? op2 : NULL;
 452         }
 453 }
 454
 455 /* determine if one operator is not an Imm */
 456 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 457         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 458 }
 459
 460 static void fold_immediate(ir_node *node, int in1, int in2) {
 461         ir_node *left;
 462         ir_node *right;
 463
 464         if (!(env_cg->opt & IA32_OPT_IMMOPS))
 465                 return;
 466
 467         left = get_irn_n(node, in1);
 468         right = get_irn_n(node, in2);
 469         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 470                 /* we can only set right operand to immediate */
 471                 if(!is_ia32_commutative(node))
 472                         return;
 473                 /* exchange left/right */
 474                 set_irn_n(node, in1, right);
 475                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 476                 copy_ia32_Immop_attr(node, left);
 477         } else if(is_ia32_Cnst(right)) {
 478                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 479                 copy_ia32_Immop_attr(node, right);
 480         } else {
 481                 return;
 482         }
 483
 484         clear_ia32_commutative(node);
 485         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source,
 486                             get_ia32_am_arity(node));
 487 }
 488
 489 /**
 490  * Construct a standard binary operation, set AM and immediate if required.
 491  *
 492  * @param op1   The first operand
 493  * @param op2   The second operand
 494  * @param func  The node constructor function
 495  * @return The constructed ia32 node.
 496  */
 497 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 498                           construct_binop_func *func, int commutative)
 499 {
 500         ir_node  *block    = be_transform_node(get_nodes_block(node));
 501         ir_graph *irg      = current_ir_graph;
 502         dbg_info *dbgi     = get_irn_dbg_info(node);
 503         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 504         ir_node  *nomem    = new_NoMem();
 505         ir_node  *new_node;
 506
 507         ir_node *new_op1 = be_transform_node(op1);
 508         ir_node *new_op2 = create_immediate_or_transform(op2, 0);
 509         if (is_ia32_Immediate(new_op2)) {
 510                 commutative = 0;
 511         }
 512
 513         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 514         if (func == new_rd_ia32_IMul) {
 515                 set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 516         } else {
 517                 set_ia32_am_support(new_node, ia32_am_Full, ia32_am_binary);
 518         }
 519
 520         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 521         if (commutative) {
 522                 set_ia32_commutative(new_node);
 523         }
 524
 525         return new_node;
 526 }
 527
 528 /**
 529  * Construct a standard binary operation, set AM and immediate if required.
 530  *
 531  * @param op1   The first operand
 532  * @param op2   The second operand
 533  * @param func  The node constructor function
 534  * @return The constructed ia32 node.
 535  */
 536 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 537                                     construct_binop_func *func)
 538 {
 539         ir_node  *block    = be_transform_node(get_nodes_block(node));
 540         ir_node  *new_op1  = be_transform_node(op1);
 541         ir_node  *new_op2  = be_transform_node(op2);
 542         ir_node  *new_node = NULL;
 543         dbg_info *dbgi     = get_irn_dbg_info(node);
 544         ir_graph *irg      = current_ir_graph;
 545         ir_mode  *mode     = get_irn_mode(node);
 546         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 547         ir_node  *nomem    = new_NoMem();
 548
 549         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 550                         nomem);
 551         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 552         if (is_op_commutative(get_irn_op(node))) {
 553                 set_ia32_commutative(new_node);
 554         }
 555         set_ia32_ls_mode(new_node, mode);
 556
 557         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 558
 559         return new_node;
 560 }
 561
 562 /**
 563  * Construct a standard binary operation, set AM and immediate if required.
 564  *
 565  * @param op1   The first operand
 566  * @param op2   The second operand
 567  * @param func  The node constructor function
 568  * @return The constructed ia32 node.
 569  */
 570 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 571                                     construct_binop_float_func *func)
 572 {
 573         ir_node  *block    = be_transform_node(get_nodes_block(node));
 574         ir_node  *new_op1  = be_transform_node(op1);
 575         ir_node  *new_op2  = be_transform_node(op2);
 576         ir_node  *new_node = NULL;
 577         dbg_info *dbgi     = get_irn_dbg_info(node);
 578         ir_graph *irg      = current_ir_graph;
 579         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 580         ir_node  *nomem    = new_NoMem();
 581         ir_node  *fpcw     = be_abi_get_ignore_irn(env_cg->birg->abi,
 582                                                    &ia32_fp_cw_regs[REG_FPCW]);
 583
 584         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 585                         nomem, fpcw);
 586         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 587         if (is_op_commutative(get_irn_op(node))) {
 588                 set_ia32_commutative(new_node);
 589         }
 590
 591         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 592
 593         return new_node;
 594 }
 595
 596 /**
 597  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 598  *
 599  * @param op1   The first operand
 600  * @param op2   The second operand
 601  * @param func  The node constructor function
 602  * @return The constructed ia32 node.
 603  */
 604 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 605                                 construct_binop_func *func)
 606 {
 607         ir_node  *block   = be_transform_node(get_nodes_block(node));
 608         ir_node  *new_op1 = be_transform_node(op1);
 609         ir_node  *new_op2;
 610         ir_node  *new_op  = NULL;
 611         dbg_info *dbgi    = get_irn_dbg_info(node);
 612         ir_graph *irg     = current_ir_graph;
 613         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 614         ir_node  *nomem   = new_NoMem();
 615
 616         assert(! mode_is_float(get_irn_mode(node))
 617                  && "Shift/Rotate with float not supported");
 618
 619         new_op2 = create_immediate_or_transform(op2, 'N');
 620
 621         new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 622
 623         /* set AM support */
 624         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
 625
 626         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 627
 628         set_ia32_emit_cl(new_op);
 629
 630         return new_op;
 631 }
 632
 633
 634 /**
 635  * Construct a standard unary operation, set AM and immediate if required.
 636  *
 637  * @param op    The operand
 638  * @param func  The node constructor function
 639  * @return The constructed ia32 node.
 640  */
 641 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 642 {
 643         ir_node  *block    = be_transform_node(get_nodes_block(node));
 644         ir_node  *new_op   = be_transform_node(op);
 645         ir_node  *new_node = NULL;
 646         ir_graph *irg      = current_ir_graph;
 647         dbg_info *dbgi     = get_irn_dbg_info(node);
 648         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
 649         ir_node  *nomem    = new_NoMem();
 650
 651         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 652         DB((dbg, LEVEL_1, "INT unop ..."));
 653         set_ia32_am_support(new_node, ia32_am_Dest, ia32_am_unary);
 654
 655         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 656
 657         return new_node;
 658 }
 659
 660 /**
 661  * Creates an ia32 Add.
 662  *
 663  * @return the created ia32 Add node
 664  */
 665 static ir_node *gen_Add(ir_node *node) {
 666         ir_node  *block   = be_transform_node(get_nodes_block(node));
 667         ir_node  *op1     = get_Add_left(node);
 668         ir_node  *new_op1 = be_transform_node(op1);
 669         ir_node  *op2     = get_Add_right(node);
 670         ir_node  *new_op2 = be_transform_node(op2);
 671         ir_node  *new_op  = NULL;
 672         ir_graph *irg     = current_ir_graph;
 673         dbg_info *dbgi    = get_irn_dbg_info(node);
 674         ir_mode  *mode    = get_irn_mode(node);
 675         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 676         ir_node  *nomem   = new_NoMem();
 677         ir_node  *expr_op, *imm_op;
 678
 679         /* Check if immediate optimization is on and */
 680         /* if it's an operation with immediate.      */
 681         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 682         expr_op = get_expr_op(new_op1, new_op2);
 683
 684         assert((expr_op || imm_op) && "invalid operands");
 685
 686         if (mode_is_float(mode)) {
 687                 FP_USED(env_cg);
 688                 if (USE_SSE2(env_cg))
 689                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd);
 690                 else
 691                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd);
 692         }
 693
 694         /* integer ADD */
 695         if (! expr_op) {
 696                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 697                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 698
 699                 /* No expr_op means, that we have two const - one symconst and */
 700                 /* one tarval or another symconst - because this case is not   */
 701                 /* covered by constant folding                                 */
 702                 /* We need to check for:                                       */
 703                 /*  1) symconst + const    -> becomes a LEA                    */
 704                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 705                 /*        linker doesn't support two symconsts                 */
 706
 707                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 708                         /* this is the 2nd case */
 709                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 710                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 711                         set_ia32_am_flavour(new_op, ia32_am_B);
 712                         set_ia32_op_type(new_op, ia32_AddrModeS);
 713
 714                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 715                 } else if (tp1 == ia32_ImmSymConst) {
 716                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 717                         long offs = get_tarval_long(tv);
 718
 719                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 720                         add_irn_dep(new_op, get_irg_frame(irg));
 721                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 722
 723                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 724                         add_ia32_am_offs_int(new_op, offs);
 725                         set_ia32_am_flavour(new_op, ia32_am_OB);
 726                         set_ia32_op_type(new_op, ia32_AddrModeS);
 727                 } else if (tp2 == ia32_ImmSymConst) {
 728                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 729                         long offs = get_tarval_long(tv);
 730
 731                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 732                         add_irn_dep(new_op, get_irg_frame(irg));
 733                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 734
 735                         add_ia32_am_offs_int(new_op, offs);
 736                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 737                         set_ia32_am_flavour(new_op, ia32_am_OB);
 738                         set_ia32_op_type(new_op, ia32_AddrModeS);
 739                 } else {
 740                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 741                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 742                         tarval *restv = tarval_add(tv1, tv2);
 743
 744                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 745
 746                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 747                         set_ia32_Const_tarval(new_op, restv);
 748                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 749                 }
 750
 751                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 752                 return new_op;
 753         } else if (imm_op) {
 754                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 755                         tarval_classification_t class_tv, class_negtv;
 756                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 757
 758                         /* optimize tarvals */
 759                         class_tv    = classify_tarval(tv);
 760                         class_negtv = classify_tarval(tarval_neg(tv));
 761
 762                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 763                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 764                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 765                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 766                                 return new_op;
 767                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 768                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 769                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 770                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 771                                 return new_op;
 772                         }
 773                 }
 774         }
 775
 776         /* This is a normal add */
 777         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 778
 779         /* set AM support */
 780         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
 781         set_ia32_commutative(new_op);
 782
 783         fold_immediate(new_op, 2, 3);
 784
 785         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 786
 787         return new_op;
 788 }
 789
 790 /**
 791  * Creates an ia32 Mul.
 792  *
 793  * @return the created ia32 Mul node
 794  */
 795 static ir_node *gen_Mul(ir_node *node) {
 796         ir_node *op1  = get_Mul_left(node);
 797         ir_node *op2  = get_Mul_right(node);
 798         ir_mode *mode = get_irn_mode(node);
 799
 800         if (mode_is_float(mode)) {
 801                 FP_USED(env_cg);
 802                 if (USE_SSE2(env_cg))
 803                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul);
 804                 else
 805                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul);
 806         }
 807
 808         /*
 809                 for the lower 32bit of the result it doesn't matter whether we use
 810                 signed or unsigned multiplication so we use IMul as it has fewer
 811                 constraints
 812         */
 813         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 814 }
 815
 816 /**
 817  * Creates an ia32 Mulh.
 818  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 819  * this result while Mul returns the lower 32 bit.
 820  *
 821  * @return the created ia32 Mulh node
 822  */
 823 static ir_node *gen_Mulh(ir_node *node) {
 824         ir_node  *block   = be_transform_node(get_nodes_block(node));
 825         ir_node  *op1     = get_irn_n(node, 0);
 826         ir_node  *new_op1 = be_transform_node(op1);
 827         ir_node  *op2     = get_irn_n(node, 1);
 828         ir_node  *new_op2 = be_transform_node(op2);
 829         ir_graph *irg     = current_ir_graph;
 830         dbg_info *dbgi    = get_irn_dbg_info(node);
 831         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 832         ir_mode  *mode    = get_irn_mode(node);
 833         ir_node  *proj_EAX, *proj_EDX, *res;
 834         ir_node  *in[1];
 835
 836         assert(!mode_is_float(mode) && "Mulh with float not supported");
 837         if (mode_is_signed(mode)) {
 838                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 839         } else {
 840                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 841         }
 842
 843         set_ia32_commutative(res);
 844         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
 845
 846         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 847         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 848
 849         /* keep EAX */
 850         in[0] = proj_EAX;
 851         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 852
 853         return proj_EDX;
 854 }
 855
 856
 857
 858 /**
 859  * Creates an ia32 And.
 860  *
 861  * @return The created ia32 And node
 862  */
 863 static ir_node *gen_And(ir_node *node) {
 864         ir_node *op1 = get_And_left(node);
 865         ir_node *op2 = get_And_right(node);
 866
 867         assert (! mode_is_float(get_irn_mode(node)));
 868         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
 869 }
 870
 871
 872
 873 /**
 874  * Creates an ia32 Or.
 875  *
 876  * @return The created ia32 Or node
 877  */
 878 static ir_node *gen_Or(ir_node *node) {
 879         ir_node *op1 = get_Or_left(node);
 880         ir_node *op2 = get_Or_right(node);
 881
 882         assert (! mode_is_float(get_irn_mode(node)));
 883         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
 884 }
 885
 886
 887
 888 /**
 889  * Creates an ia32 Eor.
 890  *
 891  * @return The created ia32 Eor node
 892  */
 893 static ir_node *gen_Eor(ir_node *node) {
 894         ir_node *op1 = get_Eor_left(node);
 895         ir_node *op2 = get_Eor_right(node);
 896
 897         assert(! mode_is_float(get_irn_mode(node)));
 898         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
 899 }
 900
 901
 902
 903 /**
 904  * Creates an ia32 Max.
 905  *
 906  * @return the created ia32 Max node
 907  */
 908 static ir_node *gen_Max(ir_node *node) {
 909         ir_node  *block   = be_transform_node(get_nodes_block(node));
 910         ir_node  *op1     = get_irn_n(node, 0);
 911         ir_node  *new_op1 = be_transform_node(op1);
 912         ir_node  *op2     = get_irn_n(node, 1);
 913         ir_node  *new_op2 = be_transform_node(op2);
 914         ir_graph *irg     = current_ir_graph;
 915         ir_mode  *mode    = get_irn_mode(node);
 916         dbg_info *dbgi    = get_irn_dbg_info(node);
 917         ir_mode  *op_mode = get_irn_mode(op1);
 918         ir_node  *new_op;
 919
 920         assert(get_mode_size_bits(mode) == 32);
 921
 922         if (mode_is_float(mode)) {
 923                 FP_USED(env_cg);
 924                 if (USE_SSE2(env_cg)) {
 925                         new_op = gen_binop_sse_float(node, new_op1, new_op2, new_rd_ia32_xMax);
 926                 } else {
 927                         panic("Can't create Max node");
 928                 }
 929         } else {
 930                 long pnc = pn_Cmp_Gt;
 931                 if (! mode_is_signed(op_mode)) {
 932                         pnc |= ia32_pn_Cmp_Unsigned;
 933                 }
 934                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2,
 935                                              new_op1, new_op2, pnc);
 936         }
 937         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 938
 939         return new_op;
 940 }
 941
 942 /**
 943  * Creates an ia32 Min.
 944  *
 945  * @return the created ia32 Min node
 946  */
 947 static ir_node *gen_Min(ir_node *node) {
 948         ir_node  *block   = be_transform_node(get_nodes_block(node));
 949         ir_node  *op1     = get_irn_n(node, 0);
 950         ir_node  *new_op1 = be_transform_node(op1);
 951         ir_node  *op2     = get_irn_n(node, 1);
 952         ir_node  *new_op2 = be_transform_node(op2);
 953         ir_graph *irg     = current_ir_graph;
 954         ir_mode  *mode    = get_irn_mode(node);
 955         dbg_info *dbgi    = get_irn_dbg_info(node);
 956         ir_mode  *op_mode = get_irn_mode(op1);
 957         ir_node  *new_op;
 958
 959         assert(get_mode_size_bits(mode) == 32);
 960
 961         if (mode_is_float(mode)) {
 962                 FP_USED(env_cg);
 963                 if (USE_SSE2(env_cg)) {
 964                         new_op = gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMin);
 965                 } else {
 966                         panic("can't create Min node");
 967                 }
 968         } else {
 969                 long pnc = pn_Cmp_Lt;
 970                 if (! mode_is_signed(op_mode)) {
 971                         pnc |= ia32_pn_Cmp_Unsigned;
 972                 }
 973                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2,
 974                                              new_op1, new_op2, pnc);
 975         }
 976         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 977
 978         return new_op;
 979 }
 980
 981
 982 /**
 983  * Creates an ia32 Sub.
 984  *
 985  * @return The created ia32 Sub node
 986  */
 987 static ir_node *gen_Sub(ir_node *node) {
 988         ir_node  *block   = be_transform_node(get_nodes_block(node));
 989         ir_node  *op1     = get_Sub_left(node);
 990         ir_node  *new_op1 = be_transform_node(op1);
 991         ir_node  *op2     = get_Sub_right(node);
 992         ir_node  *new_op2 = be_transform_node(op2);
 993         ir_node  *new_op  = NULL;
 994         ir_graph *irg     = current_ir_graph;
 995         dbg_info *dbgi    = get_irn_dbg_info(node);
 996         ir_mode  *mode    = get_irn_mode(node);
 997         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 998         ir_node  *nomem   = new_NoMem();
 999         ir_node  *expr_op, *imm_op;
1000
1001         /* Check if immediate optimization is on and */
1002         /* if it's an operation with immediate.      */
1003         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
1004         expr_op = get_expr_op(new_op1, new_op2);
1005
1006         assert((expr_op || imm_op) && "invalid operands");
1007
1008         if (mode_is_float(mode)) {
1009                 FP_USED(env_cg);
1010                 if (USE_SSE2(env_cg))
1011                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub);
1012                 else
1013                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub);
1014         }
1015
1016         /* integer SUB */
1017         if (! expr_op) {
1018                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
1019                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
1020
1021                 /* No expr_op means, that we have two const - one symconst and */
1022                 /* one tarval or another symconst - because this case is not   */
1023                 /* covered by constant folding                                 */
1024                 /* We need to check for:                                       */
1025                 /*  1) symconst - const    -> becomes a LEA                    */
1026                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
1027                 /*        linker doesn't support two symconsts                 */
1028                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
1029                         /* this is the 2nd case */
1030                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
1031                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
1032                         set_ia32_am_sc_sign(new_op);
1033                         set_ia32_am_flavour(new_op, ia32_am_B);
1034
1035                         DBG_OPT_LEA3(op1, op2, node, new_op);
1036                 } else if (tp1 == ia32_ImmSymConst) {
1037                         tarval *tv = get_ia32_Immop_tarval(new_op2);
1038                         long offs = get_tarval_long(tv);
1039
1040                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1041                         add_irn_dep(new_op, get_irg_frame(irg));
1042                         DBG_OPT_LEA3(op1, op2, node, new_op);
1043
1044                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
1045                         add_ia32_am_offs_int(new_op, -offs);
1046                         set_ia32_am_flavour(new_op, ia32_am_OB);
1047                         set_ia32_op_type(new_op, ia32_AddrModeS);
1048                 } else if (tp2 == ia32_ImmSymConst) {
1049                         tarval *tv = get_ia32_Immop_tarval(new_op1);
1050                         long offs = get_tarval_long(tv);
1051
1052                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1053                         add_irn_dep(new_op, get_irg_frame(irg));
1054                         DBG_OPT_LEA3(op1, op2, node, new_op);
1055
1056                         add_ia32_am_offs_int(new_op, offs);
1057                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
1058                         set_ia32_am_sc_sign(new_op);
1059                         set_ia32_am_flavour(new_op, ia32_am_OB);
1060                         set_ia32_op_type(new_op, ia32_AddrModeS);
1061                 } else {
1062                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
1063                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
1064                         tarval *restv = tarval_sub(tv1, tv2);
1065
1066                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
1067
1068                         new_op = new_rd_ia32_Const(dbgi, irg, block);
1069                         set_ia32_Const_tarval(new_op, restv);
1070                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
1071                 }
1072
1073                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1074                 return new_op;
1075         } else if (imm_op) {
1076                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
1077                         tarval_classification_t class_tv, class_negtv;
1078                         tarval *tv = get_ia32_Immop_tarval(imm_op);
1079
1080                         /* optimize tarvals */
1081                         class_tv    = classify_tarval(tv);
1082                         class_negtv = classify_tarval(tarval_neg(tv));
1083
1084                         if (class_tv == TV_CLASSIFY_ONE) {
1085                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1086                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1087                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1088                                 return new_op;
1089                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1090                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1091                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1092                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1093                                 return new_op;
1094                         }
1095                 }
1096         }
1097
1098         /* This is a normal sub */
1099         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1100
1101         /* set AM support */
1102         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
1103
1104         fold_immediate(new_op, 2, 3);
1105
1106         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1107
1108         return new_op;
1109 }
1110
1111
1112
1113 /**
1114  * Generates an ia32 DivMod with additional infrastructure for the
1115  * register allocator if needed.
1116  *
1117  * @param dividend -no comment- :)
1118  * @param divisor  -no comment- :)
1119  * @param dm_flav  flavour_Div/Mod/DivMod
1120  * @return The created ia32 DivMod node
1121  */
1122 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1123                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1124 {
1125         ir_node  *block        = be_transform_node(get_nodes_block(node));
1126         ir_node  *new_dividend = be_transform_node(dividend);
1127         ir_node  *new_divisor  = be_transform_node(divisor);
1128         ir_graph *irg          = current_ir_graph;
1129         dbg_info *dbgi         = get_irn_dbg_info(node);
1130         ir_mode  *mode         = get_irn_mode(node);
1131         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1132         ir_node  *res, *proj_div, *proj_mod;
1133         ir_node  *sign_extension;
1134         ir_node  *in_keep[2];
1135         ir_node  *mem, *new_mem;
1136         ir_node  *projs[pn_DivMod_max];
1137         int      i, has_exc;
1138
1139         ia32_collect_Projs(node, projs, pn_DivMod_max);
1140
1141         proj_div = proj_mod = NULL;
1142         has_exc  = 0;
1143         switch (dm_flav) {
1144                 case flavour_Div:
1145                         mem  = get_Div_mem(node);
1146                         mode = get_Div_resmode(node);
1147                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1148                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1149                         break;
1150                 case flavour_Mod:
1151                         mem  = get_Mod_mem(node);
1152                         mode = get_Mod_resmode(node);
1153                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1154                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1155                         break;
1156                 case flavour_DivMod:
1157                         mem  = get_DivMod_mem(node);
1158                         mode = get_DivMod_resmode(node);
1159                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1160                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1161                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1162                         break;
1163                 default:
1164                         panic("invalid divmod flavour!");
1165         }
1166         new_mem = be_transform_node(mem);
1167
1168         if (mode_is_signed(mode)) {
1169                 /* in signed mode, we need to sign extend the dividend */
1170                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend);
1171         } else {
1172                 sign_extension = new_rd_ia32_Const(dbgi, irg, block);
1173                 set_ia32_Immop_tarval(sign_extension, get_tarval_null(mode_Iu));
1174
1175                 add_irn_dep(sign_extension, get_irg_frame(irg));
1176         }
1177
1178         if (mode_is_signed(mode)) {
1179                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend,
1180                                        sign_extension, new_divisor, new_mem, dm_flav);
1181         } else {
1182                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend,
1183                                       sign_extension, new_divisor, new_mem, dm_flav);
1184         }
1185
1186         set_ia32_exc_label(res, has_exc);
1187         set_irn_pinned(res, get_irn_pinned(node));
1188
1189         /* Matze: code can't handle this at the moment... */
1190 #if 0
1191         /* set AM support */
1192         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1193 #endif
1194
1195         /* check, which Proj-Keep, we need to add */
1196         i = 0;
1197         if (proj_div == NULL) {
1198                 /* We have only mod result: add div res Proj-Keep */
1199                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_div_res);
1200                 ++i;
1201         }
1202         if (proj_mod == NULL) {
1203                 /* We have only div result: add mod res Proj-Keep */
1204                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_mod_res);
1205                 ++i;
1206         }
1207         if(i > 0)
1208                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, i, in_keep);
1209
1210         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1211
1212         return res;
1213 }
1214
1215
1216 /**
1217  * Wrapper for generate_DivMod. Sets flavour_Mod.
1218  *
1219  */
1220 static ir_node *gen_Mod(ir_node *node) {
1221         return generate_DivMod(node, get_Mod_left(node),
1222                                get_Mod_right(node), flavour_Mod);
1223 }
1224
1225 /**
1226  * Wrapper for generate_DivMod. Sets flavour_Div.
1227  *
1228  */
1229 static ir_node *gen_Div(ir_node *node) {
1230         return generate_DivMod(node, get_Div_left(node),
1231                                get_Div_right(node), flavour_Div);
1232 }
1233
1234 /**
1235  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1236  */
1237 static ir_node *gen_DivMod(ir_node *node) {
1238         return generate_DivMod(node, get_DivMod_left(node),
1239                                get_DivMod_right(node), flavour_DivMod);
1240 }
1241
1242
1243
1244 /**
1245  * Creates an ia32 floating Div.
1246  *
1247  * @return The created ia32 xDiv node
1248  */
1249 static ir_node *gen_Quot(ir_node *node) {
1250         ir_node  *block   = be_transform_node(get_nodes_block(node));
1251         ir_node  *op1     = get_Quot_left(node);
1252         ir_node  *new_op1 = be_transform_node(op1);
1253         ir_node  *op2     = get_Quot_right(node);
1254         ir_node  *new_op2 = be_transform_node(op2);
1255         ir_graph *irg     = current_ir_graph;
1256         dbg_info *dbgi    = get_irn_dbg_info(node);
1257         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1258         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1259         ir_node  *new_op;
1260
1261         FP_USED(env_cg);
1262         if (USE_SSE2(env_cg)) {
1263                 ir_mode *mode = get_irn_mode(op1);
1264                 if (is_ia32_xConst(new_op2)) {
1265                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1266                         set_ia32_am_support(new_op, ia32_am_None, ia32_am_arity_none);
1267                         copy_ia32_Immop_attr(new_op, new_op2);
1268                 } else {
1269                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1270                         // Matze: disabled for now, spillslot coalescer fails
1271                         //set_ia32_am_support(new_op, ia32_am_Source | ia32_am_binary);
1272                 }
1273                 set_ia32_ls_mode(new_op, mode);
1274         } else {
1275                 ir_node  *fpcw = be_abi_get_ignore_irn(env_cg->birg->abi,
1276                                                        &ia32_fp_cw_regs[REG_FPCW]);
1277                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1,
1278                                            new_op2, nomem, fpcw);
1279                 // Matze: disabled for now (spillslot coalescer fails)
1280                 //set_ia32_am_support(new_op, ia32_am_Source | ia32_am_binary);
1281         }
1282         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1283         return new_op;
1284 }
1285
1286
1287 /**
1288  * Creates an ia32 Shl.
1289  *
1290  * @return The created ia32 Shl node
1291  */
1292 static ir_node *gen_Shl(ir_node *node) {
1293         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1294                                new_rd_ia32_Shl);
1295 }
1296
1297
1298
1299 /**
1300  * Creates an ia32 Shr.
1301  *
1302  * @return The created ia32 Shr node
1303  */
1304 static ir_node *gen_Shr(ir_node *node) {
1305         return gen_shift_binop(node, get_Shr_left(node),
1306                                get_Shr_right(node), new_rd_ia32_Shr);
1307 }
1308
1309
1310
1311 /**
1312  * Creates an ia32 Sar.
1313  *
1314  * @return The created ia32 Shrs node
1315  */
1316 static ir_node *gen_Shrs(ir_node *node) {
1317         ir_node *left  = get_Shrs_left(node);
1318         ir_node *right = get_Shrs_right(node);
1319         if(is_Const(right) && get_irn_mode(left) == mode_Is) {
1320                 tarval *tv = get_Const_tarval(right);
1321                 long val = get_tarval_long(tv);
1322                 if(val == 31) {
1323                         /* this is a sign extension */
1324                         ir_graph *irg    = current_ir_graph;
1325                         dbg_info *dbgi   = get_irn_dbg_info(node);
1326                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1327                         ir_node  *op     = left;
1328                         ir_node  *new_op = be_transform_node(op);
1329
1330                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1331                 }
1332         }
1333
1334         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1335 }
1336
1337
1338
1339 /**
1340  * Creates an ia32 RotL.
1341  *
1342  * @param op1   The first operator
1343  * @param op2   The second operator
1344  * @return The created ia32 RotL node
1345  */
1346 static ir_node *gen_RotL(ir_node *node,
1347                          ir_node *op1, ir_node *op2) {
1348         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1349 }
1350
1351
1352
1353 /**
1354  * Creates an ia32 RotR.
1355  * NOTE: There is no RotR with immediate because this would always be a RotL
1356  *       "imm-mode_size_bits" which can be pre-calculated.
1357  *
1358  * @param op1   The first operator
1359  * @param op2   The second operator
1360  * @return The created ia32 RotR node
1361  */
1362 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1363                          ir_node *op2) {
1364         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1365 }
1366
1367
1368
1369 /**
1370  * Creates an ia32 RotR or RotL (depending on the found pattern).
1371  *
1372  * @return The created ia32 RotL or RotR node
1373  */
1374 static ir_node *gen_Rot(ir_node *node) {
1375         ir_node *rotate = NULL;
1376         ir_node *op1    = get_Rot_left(node);
1377         ir_node *op2    = get_Rot_right(node);
1378
1379         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1380                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1381                  that means we can create a RotR instead of an Add and a RotL */
1382
1383         if (get_irn_op(op2) == op_Add) {
1384                 ir_node *add = op2;
1385                 ir_node *left = get_Add_left(add);
1386                 ir_node *right = get_Add_right(add);
1387                 if (is_Const(right)) {
1388                         tarval  *tv   = get_Const_tarval(right);
1389                         ir_mode *mode = get_irn_mode(node);
1390                         long     bits = get_mode_size_bits(mode);
1391
1392                         if (get_irn_op(left) == op_Minus &&
1393                                         tarval_is_long(tv)       &&
1394                                         get_tarval_long(tv) == bits)
1395                         {
1396                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1397                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1398                         }
1399                 }
1400         }
1401
1402         if (rotate == NULL) {
1403                 rotate = gen_RotL(node, op1, op2);
1404         }
1405
1406         return rotate;
1407 }
1408
1409
1410
1411 /**
1412  * Transforms a Minus node.
1413  *
1414  * @param op    The Minus operand
1415  * @return The created ia32 Minus node
1416  */
1417 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1418         ir_node   *block = be_transform_node(get_nodes_block(node));
1419         ir_graph  *irg   = current_ir_graph;
1420         dbg_info  *dbgi  = get_irn_dbg_info(node);
1421         ir_mode   *mode  = get_irn_mode(node);
1422         ir_entity *ent;
1423         ir_node   *res;
1424         int       size;
1425
1426         if (mode_is_float(mode)) {
1427                 ir_node *new_op = be_transform_node(op);
1428                 FP_USED(env_cg);
1429                 if (USE_SSE2(env_cg)) {
1430                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1431                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1432                         ir_node *nomem    = new_rd_NoMem(irg);
1433
1434                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1435
1436                         size = get_mode_size_bits(mode);
1437                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1438
1439                         set_ia32_am_sc(res, ent);
1440                         set_ia32_op_type(res, ia32_AddrModeS);
1441                         set_ia32_ls_mode(res, mode);
1442                 } else {
1443                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1444                 }
1445         } else {
1446                 res = gen_unop(node, op, new_rd_ia32_Neg);
1447         }
1448
1449         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1450
1451         return res;
1452 }
1453
1454 /**
1455  * Transforms a Minus node.
1456  *
1457  * @return The created ia32 Minus node
1458  */
1459 static ir_node *gen_Minus(ir_node *node) {
1460         return gen_Minus_ex(node, get_Minus_op(node));
1461 }
1462
1463
1464 /**
1465  * Transforms a Not node.
1466  *
1467  * @return The created ia32 Not node
1468  */
1469 static ir_node *gen_Not(ir_node *node) {
1470         ir_node *op = get_Not_op(node);
1471
1472         assert (! mode_is_float(get_irn_mode(node)));
1473         return gen_unop(node, op, new_rd_ia32_Not);
1474 }
1475
1476
1477
1478 /**
1479  * Transforms an Abs node.
1480  *
1481  * @return The created ia32 Abs node
1482  */
1483 static ir_node *gen_Abs(ir_node *node) {
1484         ir_node   *block    = be_transform_node(get_nodes_block(node));
1485         ir_node   *op       = get_Abs_op(node);
1486         ir_node   *new_op   = be_transform_node(op);
1487         ir_graph  *irg      = current_ir_graph;
1488         dbg_info  *dbgi     = get_irn_dbg_info(node);
1489         ir_mode   *mode     = get_irn_mode(node);
1490         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1491         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1492         ir_node   *nomem    = new_NoMem();
1493         ir_node   *res;
1494         int       size;
1495         ir_entity *ent;
1496
1497         if (mode_is_float(mode)) {
1498                 FP_USED(env_cg);
1499                 if (USE_SSE2(env_cg)) {
1500                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1501
1502                         size = get_mode_size_bits(mode);
1503                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1504
1505                         set_ia32_am_sc(res, ent);
1506
1507                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1508
1509                         set_ia32_op_type(res, ia32_AddrModeS);
1510                         set_ia32_ls_mode(res, mode);
1511                 }
1512                 else {
1513                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1514                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1515                 }
1516         } else {
1517                 ir_node *xor;
1518                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1519                 SET_IA32_ORIG_NODE(sign_extension,
1520                                    ia32_get_old_node_name(env_cg, node));
1521
1522                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, new_op,
1523                                       sign_extension, nomem);
1524                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1525
1526                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, xor,
1527                                       sign_extension, nomem);
1528                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1529         }
1530
1531         return res;
1532 }
1533
1534
1535
1536 /**
1537  * Transforms a Load.
1538  *
1539  * @return the created ia32 Load node
1540  */
1541 static ir_node *gen_Load(ir_node *node) {
1542         ir_node  *block   = be_transform_node(get_nodes_block(node));
1543         ir_node  *ptr     = get_Load_ptr(node);
1544         ir_node  *new_ptr = be_transform_node(ptr);
1545         ir_node  *mem     = get_Load_mem(node);
1546         ir_node  *new_mem = be_transform_node(mem);
1547         ir_graph *irg     = current_ir_graph;
1548         dbg_info *dbgi    = get_irn_dbg_info(node);
1549         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1550         ir_mode  *mode    = get_Load_mode(node);
1551         ir_mode  *res_mode;
1552         ir_node  *lptr    = new_ptr;
1553         int      is_imm   = 0;
1554         ir_node  *new_op;
1555         ir_node  *projs[pn_Load_max];
1556         ia32_am_flavour_t am_flav = ia32_am_B;
1557
1558         ia32_collect_Projs(node, projs, pn_Load_max);
1559
1560         /* address might be a constant (symconst or absolute address) */
1561         if (is_ia32_Const(new_ptr)) {
1562                 lptr   = noreg;
1563                 is_imm = 1;
1564         }
1565
1566         if (mode_is_float(mode)) {
1567                 FP_USED(env_cg);
1568                 if (USE_SSE2(env_cg)) {
1569                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1570                         res_mode = mode_xmm;
1571                 } else {
1572                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem, mode);
1573                         res_mode = mode_vfp;
1574                 }
1575         } else {
1576                 new_op   = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1577                 res_mode = mode_Iu;
1578         }
1579
1580         /*
1581                 check for special case: the loaded value might not be used
1582         */
1583         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
1584                 /* add a result proj and a Keep to produce a pseudo use */
1585                 ir_node *proj = new_r_Proj(irg, block, new_op, mode_Iu,
1586                                            pn_ia32_Load_res);
1587                 be_new_Keep(arch_get_irn_reg_class(env_cg->arch_env, proj, -1), irg, block, 1, &proj);
1588         }
1589
1590         /* base is a constant address */
1591         if (is_imm) {
1592                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1593                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1594                         am_flav = ia32_am_N;
1595                 } else {
1596                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1597                         long offs = get_tarval_long(tv);
1598
1599                         add_ia32_am_offs_int(new_op, offs);
1600                         am_flav = ia32_am_O;
1601                 }
1602         }
1603
1604         set_irn_pinned(new_op, get_irn_pinned(node));
1605         set_ia32_op_type(new_op, ia32_AddrModeS);
1606         set_ia32_am_flavour(new_op, am_flav);
1607         set_ia32_ls_mode(new_op, mode);
1608
1609         /* make sure we are scheduled behind the initial IncSP/Barrier
1610          * to avoid spills being placed before it
1611          */
1612         if (block == get_irg_start_block(irg)) {
1613                 add_irn_dep(new_op, get_irg_frame(irg));
1614         }
1615
1616         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1617         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1618
1619         return new_op;
1620 }
1621
1622
1623
1624 /**
1625  * Transforms a Store.
1626  *
1627  * @return the created ia32 Store node
1628  */
1629 static ir_node *gen_Store(ir_node *node) {
1630         ir_node  *block   = be_transform_node(get_nodes_block(node));
1631         ir_node  *ptr     = get_Store_ptr(node);
1632         ir_node  *new_ptr = be_transform_node(ptr);
1633         ir_node  *val     = get_Store_value(node);
1634         ir_node  *new_val;
1635         ir_node  *mem     = get_Store_mem(node);
1636         ir_node  *new_mem = be_transform_node(mem);
1637         ir_graph *irg     = current_ir_graph;
1638         dbg_info *dbgi    = get_irn_dbg_info(node);
1639         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1640         ir_node  *sptr    = new_ptr;
1641         ir_mode  *mode    = get_irn_mode(val);
1642         int      is_imm   = 0;
1643         ir_node  *new_op;
1644         ia32_am_flavour_t am_flav = ia32_am_B;
1645
1646         /* address might be a constant (symconst or absolute address) */
1647         if (is_ia32_Const(new_ptr)) {
1648                 sptr   = noreg;
1649                 is_imm = 1;
1650         }
1651
1652         if (mode_is_float(mode)) {
1653                 FP_USED(env_cg);
1654
1655                 new_val = be_transform_node(val);
1656                 if (USE_SSE2(env_cg)) {
1657                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, new_val,
1658                                                     new_mem);
1659                 } else {
1660                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, new_val,
1661                                                   new_mem, mode);
1662                 }
1663         } else {
1664                 new_val = create_immediate_or_transform(val, 0);
1665
1666                 if (get_mode_size_bits(mode) == 8) {
1667                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg,
1668                                                        new_val, new_mem);
1669                 } else {
1670                         new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, new_val,
1671                                                    new_mem);
1672                 }
1673         }
1674
1675         /* base is an constant address */
1676         if (is_imm) {
1677                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1678                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1679                         am_flav = ia32_am_N;
1680                 } else {
1681                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1682                         long offs = get_tarval_long(tv);
1683
1684                         add_ia32_am_offs_int(new_op, offs);
1685                         am_flav = ia32_am_O;
1686                 }
1687         }
1688
1689         set_irn_pinned(new_op, get_irn_pinned(node));
1690         set_ia32_op_type(new_op, ia32_AddrModeD);
1691         set_ia32_am_flavour(new_op, am_flav);
1692         set_ia32_ls_mode(new_op, mode);
1693
1694         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1695         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1696
1697         return new_op;
1698 }
1699
1700 static ir_node *try_create_TestJmp(ir_node *block, ir_node *node, long pnc)
1701 {
1702         ir_node  *cmp_a     = get_Cmp_left(node);
1703         ir_node  *new_cmp_a;
1704         ir_node  *cmp_b     = get_Cmp_right(node);
1705         ir_node  *new_cmp_b;
1706         ir_node  *and_left;
1707         ir_node  *and_right;
1708         ir_node  *res;
1709         ir_node  *noreg;
1710         ir_node  *nomem;
1711         dbg_info *dbgi;
1712         tarval  *tv;
1713
1714         if(!is_Const(cmp_b))
1715                 return NULL;
1716
1717         tv = get_Const_tarval(cmp_b);
1718         if(!tarval_is_null(tv))
1719                 return NULL;
1720
1721         if(is_And(cmp_a) && (pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg)) {
1722                 and_left  = get_And_left(cmp_a);
1723                 and_right = get_And_right(cmp_a);
1724
1725                 new_cmp_a = be_transform_node(and_left);
1726                 new_cmp_b = create_immediate_or_transform(and_right, 0);
1727         } else {
1728                 new_cmp_a = be_transform_node(cmp_a);
1729                 new_cmp_b = be_transform_node(cmp_a);
1730         }
1731
1732         dbgi      = get_irn_dbg_info(node);
1733         noreg     = ia32_new_NoReg_gp(env_cg);
1734         nomem     = new_NoMem();
1735
1736         res = new_rd_ia32_TestJmp(dbgi, current_ir_graph, block, noreg, noreg,
1737                                   new_cmp_a, new_cmp_b, nomem, pnc);
1738         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1739         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1740
1741         return res;
1742 }
1743
1744 static ir_node *create_Switch(ir_node *node)
1745 {
1746         ir_graph *irg     = current_ir_graph;
1747         dbg_info *dbgi    = get_irn_dbg_info(node);
1748         ir_node  *block   = be_transform_node(get_nodes_block(node));
1749         ir_node  *sel     = get_Cond_selector(node);
1750         ir_node  *new_sel = be_transform_node(sel);
1751         ir_node  *res;
1752         int switch_min    = INT_MAX;
1753         const ir_edge_t *edge;
1754
1755         /* determine the smallest switch case value */
1756         foreach_out_edge(node, edge) {
1757                 ir_node *proj = get_edge_src_irn(edge);
1758                 int      pn   = get_Proj_proj(proj);
1759                 if(pn < switch_min)
1760                         switch_min = pn;
1761         }
1762
1763         if (switch_min != 0) {
1764                 ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1765
1766                 /* if smallest switch case is not 0 we need an additional sub */
1767                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1768                 add_ia32_am_offs_int(new_sel, -switch_min);
1769                 set_ia32_am_flavour(new_sel, ia32_am_OB);
1770                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1771
1772                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
1773         }
1774
1775         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
1776         set_ia32_pncode(res, get_Cond_defaultProj(node));
1777
1778         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1779
1780         return res;
1781 }
1782
1783 /**
1784  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1785  *
1786  * @return The transformed node.
1787  */
1788 static ir_node *gen_Cond(ir_node *node) {
1789         ir_node  *block    = be_transform_node(get_nodes_block(node));
1790         ir_graph *irg      = current_ir_graph;
1791         dbg_info *dbgi     = get_irn_dbg_info(node);
1792         ir_node  *sel      = get_Cond_selector(node);
1793         ir_mode  *sel_mode = get_irn_mode(sel);
1794         ir_node  *res      = NULL;
1795         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1796         ir_node  *cmp;
1797         ir_node  *cmp_a;
1798         ir_node  *cmp_b;
1799         ir_node  *new_cmp_a;
1800         ir_node  *new_cmp_b;
1801         ir_mode  *cmp_mode;
1802         ir_node  *nomem = new_NoMem();
1803         long      pnc;
1804
1805         if (sel_mode != mode_b) {
1806                 return create_Switch(node);
1807         }
1808
1809         cmp      = get_Proj_pred(sel);
1810         cmp_a    = get_Cmp_left(cmp);
1811         cmp_b    = get_Cmp_right(cmp);
1812         cmp_mode = get_irn_mode(cmp_a);
1813         pnc = get_Proj_proj(sel);
1814         if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1815                 pnc |= ia32_pn_Cmp_Unsigned;
1816         }
1817
1818         if(mode_needs_gp_reg(cmp_mode)) {
1819                 res = try_create_TestJmp(block, cmp, pnc);
1820                 if(res != NULL)
1821                         return res;
1822         }
1823
1824         new_cmp_a = be_transform_node(cmp_a);
1825         new_cmp_b = create_immediate_or_transform(cmp_b, 0);
1826
1827         if (mode_is_float(cmp_mode)) {
1828                 FP_USED(env_cg);
1829                 if (USE_SSE2(env_cg)) {
1830                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a,
1831                                                    cmp_b, nomem, pnc);
1832                         set_ia32_commutative(res);
1833                         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1834                         set_ia32_ls_mode(res, cmp_mode);
1835                 } else {
1836                         ir_node *proj_eax;
1837                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, cmp_a, cmp_b, pnc);
1838                         set_ia32_commutative(res);
1839                         proj_eax = new_r_Proj(irg, block, res, mode_Iu,
1840                                               pn_ia32_vfCondJmp_temp_reg_eax);
1841                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1,
1842                                     &proj_eax);
1843                 }
1844         } else {
1845                 assert(get_mode_size_bits(cmp_mode) == 32);
1846                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg,
1847                                           new_cmp_a, new_cmp_b, nomem, pnc);
1848                 set_ia32_commutative(res);
1849                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1850         }
1851
1852         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1853
1854         return res;
1855 }
1856
1857
1858
1859 /**
1860  * Transforms a CopyB node.
1861  *
1862  * @return The transformed node.
1863  */
1864 static ir_node *gen_CopyB(ir_node *node) {
1865         ir_node  *block    = be_transform_node(get_nodes_block(node));
1866         ir_node  *src      = get_CopyB_src(node);
1867         ir_node  *new_src  = be_transform_node(src);
1868         ir_node  *dst      = get_CopyB_dst(node);
1869         ir_node  *new_dst  = be_transform_node(dst);
1870         ir_node  *mem      = get_CopyB_mem(node);
1871         ir_node  *new_mem  = be_transform_node(mem);
1872         ir_node  *res      = NULL;
1873         ir_graph *irg      = current_ir_graph;
1874         dbg_info *dbgi     = get_irn_dbg_info(node);
1875         int      size      = get_type_size_bytes(get_CopyB_type(node));
1876         ir_mode  *dst_mode = get_irn_mode(dst);
1877         ir_mode  *src_mode = get_irn_mode(src);
1878         int      rem;
1879         ir_node  *in[3];
1880
1881         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1882         /* then we need the size explicitly in ECX.                    */
1883         if (size >= 32 * 4) {
1884                 rem = size & 0x3; /* size % 4 */
1885                 size >>= 2;
1886
1887                 res = new_rd_ia32_Const(dbgi, irg, block);
1888                 add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
1889                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1890
1891                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1892                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1893
1894                 /* ok: now attach Proj's because rep movsd will destroy esi, edi and ecx */
1895                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_DST);
1896                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_SRC);
1897                 in[2] = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_CopyB_CNT);
1898                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 3, in);
1899         }
1900         else {
1901                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1902                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1903
1904                 /* ok: now attach Proj's because movsd will destroy esi and edi */
1905                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_i_DST);
1906                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_i_SRC);
1907                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
1908         }
1909
1910         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1911
1912         return res;
1913 }
1914
1915 static
1916 ir_node *gen_be_Copy(ir_node *node)
1917 {
1918         ir_node *result = be_duplicate_node(node);
1919         ir_mode *mode   = get_irn_mode(result);
1920
1921         if (mode_needs_gp_reg(mode)) {
1922                 set_irn_mode(result, mode_Iu);
1923         }
1924
1925         return result;
1926 }
1927
1928
1929 #if 0
1930 /**
1931  * Transforms a Mux node into CMov.
1932  *
1933  * @return The transformed node.
1934  */
1935 static ir_node *gen_Mux(ir_node *node) {
1936         ir_node *new_op = new_rd_ia32_CMov(env.dbgi, current_ir_graph, env.block, \
1937                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env.mode);
1938
1939         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1940
1941         return new_op;
1942 }
1943 #endif
1944
1945 typedef ir_node *cmov_func_t(dbg_info *db, ir_graph *irg, ir_node *block,
1946                              ir_node *cmp_a, ir_node *cmp_b, ir_node *psi_true,
1947                              ir_node *psi_default);
1948
1949 /**
1950  * Transforms a Psi node into CMov.
1951  *
1952  * @return The transformed node.
1953  */
1954 static ir_node *gen_Psi(ir_node *node) {
1955         ir_node  *block           = be_transform_node(get_nodes_block(node));
1956         ir_node  *psi_true        = get_Psi_val(node, 0);
1957         ir_node  *psi_default     = get_Psi_default(node);
1958         ia32_code_gen_t *cg       = env_cg;
1959         ir_graph *irg             = current_ir_graph;
1960         dbg_info *dbgi            = get_irn_dbg_info(node);
1961         ir_node  *cond            = get_Psi_cond(node, 0);
1962         ir_node  *noreg           = ia32_new_NoReg_gp(env_cg);
1963         ir_node  *nomem           = new_NoMem();
1964         ir_node  *new_op;
1965         ir_node  *cmp, *cmp_a, *cmp_b;
1966         ir_node  *new_cmp_a, *new_cmp_b;
1967         ir_mode  *cmp_mode;
1968         int       pnc;
1969
1970         assert(get_Psi_n_conds(node) == 1);
1971         assert(get_irn_mode(cond) == mode_b);
1972
1973         if(is_And(cond) || is_Or(cond)) {
1974                 ir_node *new_cond = be_transform_node(cond);
1975                 ir_node *zero     = new_rd_ia32_Immediate(NULL, irg, block, NULL, 0, 0);
1976                 arch_set_irn_register(env_cg->arch_env, zero,
1977                                       &ia32_gp_regs[REG_GP_NOREG]);
1978
1979                 /* we have to compare the result against zero */
1980                 new_cmp_a = new_cond;
1981                 new_cmp_b = zero;
1982                 cmp_mode  = mode_Iu;
1983                 pnc       = pn_Cmp_Lg;
1984         } else {
1985                 cmp       = get_Proj_pred(cond);
1986                 cmp_a     = get_Cmp_left(cmp);
1987                 cmp_b     = get_Cmp_right(cmp);
1988                 cmp_mode  = get_irn_mode(cmp_a);
1989                 pnc       = get_Proj_proj(cond);
1990
1991                 new_cmp_a = be_transform_node(cmp_a);
1992                 new_cmp_b = create_immediate_or_transform(cmp_b, 0);
1993
1994                 if (!mode_is_signed(cmp_mode)) {
1995                         pnc |= ia32_pn_Cmp_Unsigned;
1996                 }
1997         }
1998
1999         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2000                 new_op = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
2001                                             new_cmp_a, new_cmp_b, nomem, pnc);
2002         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2003                 pnc = get_negated_pnc(pnc, cmp_mode);
2004                 new_op = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
2005                                             new_cmp_a, new_cmp_b, nomem, pnc);
2006         } else {
2007                 ir_node *new_psi_true    = be_transform_node(psi_true);
2008                 ir_node *new_psi_default = be_transform_node(psi_default);
2009                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_cmp_a, new_cmp_b,
2010                                          new_psi_true, new_psi_default, pnc);
2011         }
2012         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2013         return new_op;
2014 }
2015
2016
2017 /**
2018  * Following conversion rules apply:
2019  *
2020  *  INT -> INT
2021  * ============
2022  *  1) n bit -> m bit   n > m (downscale)
2023  *     always ignored
2024  *  2) n bit -> m bit   n == m   (sign change)
2025  *     always ignored
2026  *  3) n bit -> m bit   n < m (upscale)
2027  *     a) source is signed:    movsx
2028  *     b) source is unsigned:  and with lower bits sets
2029  *
2030  *  INT -> FLOAT
2031  * ==============
2032  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2033  *
2034  *  FLOAT -> INT
2035  * ==============
2036  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2037  *
2038  *  FLOAT -> FLOAT
2039  * ================
2040  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2041  *  x87 is mode_E internally, conversions happen only at load and store
2042  *  in non-strict semantic
2043  */
2044
2045 /**
2046  * Create a conversion from x87 state register to general purpose.
2047  */
2048 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2049         ir_node         *block      = be_transform_node(get_nodes_block(node));
2050         ir_node         *op         = get_Conv_op(node);
2051         ir_node         *new_op     = be_transform_node(op);
2052         ia32_code_gen_t *cg         = env_cg;
2053         ir_graph        *irg        = current_ir_graph;
2054         dbg_info        *dbgi       = get_irn_dbg_info(node);
2055         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2056         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2057         ir_node         *fist, *load;
2058
2059         /* do a fist */
2060         fist = new_rd_ia32_vfist(dbgi, irg, block,
2061                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2062
2063         set_irn_pinned(fist, op_pin_state_floats);
2064         set_ia32_use_frame(fist);
2065         set_ia32_op_type(fist, ia32_AddrModeD);
2066         set_ia32_am_flavour(fist, ia32_am_B);
2067         set_ia32_ls_mode(fist, mode_Iu);
2068         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2069
2070         /* do a Load */
2071         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2072
2073         set_irn_pinned(load, op_pin_state_floats);
2074         set_ia32_use_frame(load);
2075         set_ia32_op_type(load, ia32_AddrModeS);
2076         set_ia32_am_flavour(load, ia32_am_B);
2077         set_ia32_ls_mode(load, mode_Iu);
2078         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2079
2080         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2081 }
2082
2083 /**
2084  * Create a conversion from general purpose to x87 register
2085  */
2086 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2087         ir_node   *block  = be_transform_node(get_nodes_block(node));
2088         ir_node   *op     = get_Conv_op(node);
2089         ir_node   *new_op = be_transform_node(op);
2090         ir_graph  *irg    = current_ir_graph;
2091         dbg_info  *dbgi   = get_irn_dbg_info(node);
2092         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2093         ir_node   *nomem  = new_NoMem();
2094         ir_node   *fild, *store;
2095         int       src_bits;
2096
2097         /* first convert to 32 bit if necessary */
2098         src_bits = get_mode_size_bits(src_mode);
2099         if (src_bits == 8) {
2100                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2101                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2102                 set_ia32_ls_mode(new_op, src_mode);
2103                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2104         } else if (src_bits < 32) {
2105                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2106                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2107                 set_ia32_ls_mode(new_op, src_mode);
2108                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2109         }
2110
2111         /* do a store */
2112         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2113
2114         set_ia32_use_frame(store);
2115         set_ia32_op_type(store, ia32_AddrModeD);
2116         set_ia32_am_flavour(store, ia32_am_OB);
2117         set_ia32_ls_mode(store, mode_Iu);
2118
2119         /* do a fild */
2120         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2121
2122         set_ia32_use_frame(fild);
2123         set_ia32_op_type(fild, ia32_AddrModeS);
2124         set_ia32_am_flavour(fild, ia32_am_OB);
2125         set_ia32_ls_mode(fild, mode_Iu);
2126
2127         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2128 }
2129
2130 static ir_node *create_Strict_conv(ir_mode *src_mode, ir_mode *tgt_mode,
2131                                    ir_node *node)
2132 {
2133         ir_node  *block    = get_nodes_block(node);
2134         ir_graph *irg      = current_ir_graph;
2135         dbg_info *dbgi     = get_irn_dbg_info(node);
2136         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2137         ir_node  *nomem    = new_NoMem();
2138         int       src_bits = get_mode_size_bits(src_mode);
2139         int       tgt_bits = get_mode_size_bits(tgt_mode);
2140         ir_node  *frame    = get_irg_frame(irg);
2141         ir_mode  *smaller_mode;
2142         ir_node  *store, *load;
2143         ir_node  *res;
2144
2145         if(src_bits <= tgt_bits)
2146                 smaller_mode = src_mode;
2147         else
2148                 smaller_mode = tgt_mode;
2149
2150         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, node, nomem,
2151                                  smaller_mode);
2152         set_ia32_use_frame(store);
2153         set_ia32_op_type(store, ia32_AddrModeD);
2154         set_ia32_am_flavour(store, ia32_am_OB);
2155
2156         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2157                                 smaller_mode);
2158         set_ia32_use_frame(load);
2159         set_ia32_op_type(load, ia32_AddrModeS);
2160         set_ia32_am_flavour(load, ia32_am_OB);
2161
2162         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2163         return res;
2164 }
2165
2166 /**
2167  * Transforms a Conv node.
2168  *
2169  * @return The created ia32 Conv node
2170  */
2171 static ir_node *gen_Conv(ir_node *node) {
2172         ir_node  *block    = be_transform_node(get_nodes_block(node));
2173         ir_node  *op       = get_Conv_op(node);
2174         ir_node  *new_op   = be_transform_node(op);
2175         ir_graph *irg      = current_ir_graph;
2176         dbg_info *dbgi     = get_irn_dbg_info(node);
2177         ir_mode  *src_mode = get_irn_mode(op);
2178         ir_mode  *tgt_mode = get_irn_mode(node);
2179         int      src_bits  = get_mode_size_bits(src_mode);
2180         int      tgt_bits  = get_mode_size_bits(tgt_mode);
2181         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2182         ir_node  *nomem    = new_rd_NoMem(irg);
2183         ir_node  *res;
2184
2185         if (src_mode == tgt_mode) {
2186                 if (get_Conv_strict(node)) {
2187                         if (USE_SSE2(env_cg)) {
2188                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2189                                 return new_op;
2190                         }
2191                 } else {
2192                         /* this should be optimized already, but who knows... */
2193                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2194                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2195                         return new_op;
2196                 }
2197         }
2198
2199         if (mode_is_float(src_mode)) {
2200                 /* we convert from float ... */
2201                 if (mode_is_float(tgt_mode)) {
2202                         if(src_mode == mode_E && tgt_mode == mode_D
2203                                         && !get_Conv_strict(node)) {
2204                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2205                                 return new_op;
2206                         }
2207
2208                         /* ... to float */
2209                         if (USE_SSE2(env_cg)) {
2210                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2211                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2212                                 set_ia32_ls_mode(res, tgt_mode);
2213                         } else {
2214                                 // Matze: TODO what about strict convs?
2215                                 if(get_Conv_strict(node)) {
2216                                         res = create_Strict_conv(src_mode, tgt_mode, new_op);
2217                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2218                                         return res;
2219                                 }
2220                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2221                                 return new_op;
2222                         }
2223                 } else {
2224                         /* ... to int */
2225                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2226                         if (USE_SSE2(env_cg)) {
2227                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2228                                 set_ia32_ls_mode(res, src_mode);
2229                         } else {
2230                                 return gen_x87_fp_to_gp(node);
2231                         }
2232                 }
2233         } else {
2234                 /* we convert from int ... */
2235                 if (mode_is_float(tgt_mode)) {
2236                         FP_USED(env_cg);
2237                         /* ... to float */
2238                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2239                         if (USE_SSE2(env_cg)) {
2240                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2241                                 set_ia32_ls_mode(res, tgt_mode);
2242                                 if(src_bits == 32) {
2243                                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2244                                 }
2245                         } else {
2246                                 return gen_x87_gp_to_fp(node, src_mode);
2247                         }
2248                 } else {
2249                         /* to int */
2250                         ir_mode *smaller_mode;
2251                         int     smaller_bits;
2252
2253                         if (src_bits == tgt_bits) {
2254                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...", src_mode, tgt_mode));
2255                                 return new_op;
2256                         }
2257
2258                         if (src_bits < tgt_bits) {
2259                                 smaller_mode = src_mode;
2260                                 smaller_bits = src_bits;
2261                         } else {
2262                                 smaller_mode = tgt_mode;
2263                                 smaller_bits = tgt_bits;
2264                         }
2265
2266                         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2267                         if (smaller_bits == 8) {
2268                                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2269                                 set_ia32_ls_mode(res, smaller_mode);
2270                         } else {
2271                                 res = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2272                                 set_ia32_ls_mode(res, smaller_mode);
2273                         }
2274                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2275                 }
2276         }
2277
2278         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2279
2280         return res;
2281 }
2282
2283 static
2284 int check_immediate_constraint(long val, char immediate_constraint_type)
2285 {
2286         switch (immediate_constraint_type) {
2287         case 0:
2288                 return 1;
2289         case 'I':
2290                 return val >= 0 && val <= 32;
2291         case 'J':
2292                 return val >= 0 && val <= 63;
2293         case 'K':
2294                 return val >= -128 && val <= 127;
2295         case 'L':
2296                 return val == 0xff || val == 0xffff;
2297         case 'M':
2298                 return val >= 0 && val <= 3;
2299         case 'N':
2300                 return val >= 0 && val <= 255;
2301         case 'O':
2302                 return val >= 0 && val <= 127;
2303         default:
2304                 break;
2305         }
2306         panic("Invalid immediate constraint found");
2307         return 0;
2308 }
2309
2310 static
2311 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2312 {
2313         int          minus         = 0;
2314         tarval      *offset        = NULL;
2315         int          offset_sign   = 0;
2316         long         val = 0;
2317         ir_entity   *symconst_ent  = NULL;
2318         int          symconst_sign = 0;
2319         ir_mode     *mode;
2320         ir_node     *cnst          = NULL;
2321         ir_node     *symconst      = NULL;
2322         ir_node     *res;
2323         ir_graph    *irg;
2324         dbg_info    *dbgi;
2325         ir_node     *block;
2326
2327         mode = get_irn_mode(node);
2328         if(!mode_is_int(mode) && !mode_is_character(mode) &&
2329                         !mode_is_reference(mode)) {
2330                 return NULL;
2331         }
2332
2333         if(is_Minus(node)) {
2334                 minus = 1;
2335                 node  = get_Minus_op(node);
2336         }
2337
2338         if(is_Const(node)) {
2339                 cnst        = node;
2340                 symconst    = NULL;
2341                 offset_sign = minus;
2342         } else if(is_SymConst(node)) {
2343                 cnst          = NULL;
2344                 symconst      = node;
2345                 symconst_sign = minus;
2346         } else if(is_Add(node)) {
2347                 ir_node *left  = get_Add_left(node);
2348                 ir_node *right = get_Add_right(node);
2349                 if(is_Const(left) && is_SymConst(right)) {
2350                         cnst          = left;
2351                         symconst      = right;
2352                         symconst_sign = minus;
2353                         offset_sign   = minus;
2354                 } else if(is_SymConst(left) && is_Const(right)) {
2355                         cnst          = right;
2356                         symconst      = left;
2357                         symconst_sign = minus;
2358                         offset_sign   = minus;
2359                 }
2360         } else if(is_Sub(node)) {
2361                 ir_node *left  = get_Sub_left(node);
2362                 ir_node *right = get_Sub_right(node);
2363                 if(is_Const(left) && is_SymConst(right)) {
2364                         cnst          = left;
2365                         symconst      = right;
2366                         symconst_sign = !minus;
2367                         offset_sign   = minus;
2368                 } else if(is_SymConst(left) && is_Const(right)) {
2369                         cnst          = right;
2370                         symconst      = left;
2371                         symconst_sign = minus;
2372                         offset_sign   = !minus;
2373                 }
2374         } else {
2375                 return NULL;
2376         }
2377
2378         if(cnst != NULL) {
2379                 offset = get_Const_tarval(cnst);
2380                 if(tarval_is_long(offset)) {
2381                         val = get_tarval_long(offset);
2382                 } else if(tarval_is_null(offset)) {
2383                         val = 0;
2384                 } else {
2385                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2386                                    "long?\n", cnst);
2387                         return NULL;
2388                 }
2389
2390                 if(!check_immediate_constraint(val, immediate_constraint_type))
2391                         return NULL;
2392         }
2393         if(symconst != NULL) {
2394                 if(immediate_constraint_type != 0) {
2395                         /* we need full 32bits for symconsts */
2396                         return NULL;
2397                 }
2398
2399                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2400                         return NULL;
2401                 symconst_ent = get_SymConst_entity(symconst);
2402         }
2403         if(cnst == NULL && symconst == NULL)
2404                 return NULL;
2405
2406         if(offset_sign && offset != NULL) {
2407                 offset = tarval_neg(offset);
2408         }
2409
2410         irg   = current_ir_graph;
2411         dbgi  = get_irn_dbg_info(node);
2412         block = get_irg_start_block(irg);
2413         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent, symconst_sign,
2414                                       val);
2415         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2416
2417         /* make sure we don't schedule stuff before the barrier */
2418         add_irn_dep(res, get_irg_frame(irg));
2419
2420         return res;
2421 }
2422
2423 static
2424 ir_node *create_immediate_or_transform(ir_node *node, char immediate_constraint_type)
2425 {
2426         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2427         if (new_node == NULL) {
2428                 new_node = be_transform_node(node);
2429         }
2430         return new_node;
2431 }
2432
2433 typedef struct constraint_t constraint_t;
2434 struct constraint_t {
2435         int                         is_in;
2436         int                         n_outs;
2437         const arch_register_req_t **out_reqs;
2438
2439         const arch_register_req_t  *req;
2440         unsigned                    immediate_possible;
2441         char                        immediate_type;
2442 };
2443
2444 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2445 {
2446         int                          immediate_possible = 0;
2447         char                         immediate_type     = 0;
2448         unsigned                     limited            = 0;
2449         const arch_register_class_t *cls                = NULL;
2450         ir_graph                    *irg;
2451         struct obstack              *obst;
2452         arch_register_req_t         *req;
2453         unsigned                    *limited_ptr;
2454         int                          p;
2455         int                          same_as = -1;
2456
2457         /* TODO: replace all the asserts with nice error messages */
2458
2459         printf("Constraint: %s\n", c);
2460
2461         while(*c != 0) {
2462                 switch(*c) {
2463                 case ' ':
2464                 case '\t':
2465                 case '\n':
2466                         break;
2467
2468                 case 'a':
2469                         assert(cls == NULL ||
2470                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2471                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2472                         limited |= 1 << REG_EAX;
2473                         break;
2474                 case 'b':
2475                         assert(cls == NULL ||
2476                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2477                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2478                         limited |= 1 << REG_EBX;
2479                         break;
2480                 case 'c':
2481                         assert(cls == NULL ||
2482                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2483                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2484                         limited |= 1 << REG_ECX;
2485                         break;
2486                 case 'd':
2487                         assert(cls == NULL ||
2488                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2489                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2490                         limited |= 1 << REG_EDX;
2491                         break;
2492                 case 'D':
2493                         assert(cls == NULL ||
2494                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2495                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2496                         limited |= 1 << REG_EDI;
2497                         break;
2498                 case 'S':
2499                         assert(cls == NULL ||
2500                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2501                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2502                         limited |= 1 << REG_ESI;
2503                         break;
2504                 case 'Q':
2505                 case 'q': /* q means lower part of the regs only, this makes no
2506                                    * difference to Q for us (we only assigne whole registers) */
2507                         assert(cls == NULL ||
2508                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2509                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2510                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2511                                    1 << REG_EDX;
2512                         break;
2513                 case 'A':
2514                         assert(cls == NULL ||
2515                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2516                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2517                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2518                         break;
2519                 case 'l':
2520                         assert(cls == NULL ||
2521                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2522                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2523                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2524                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2525                                    1 << REG_EBP;
2526                         break;
2527
2528                 case 'R':
2529                 case 'r':
2530                 case 'p':
2531                         assert(cls == NULL);
2532                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2533                         break;
2534
2535                 case 'f':
2536                 case 't':
2537                 case 'u':
2538                         /* TODO: mark values so the x87 simulator knows about t and u */
2539                         assert(cls == NULL);
2540                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2541                         break;
2542
2543                 case 'Y':
2544                 case 'x':
2545                         assert(cls == NULL);
2546                         /* TODO: check that sse2 is supported */
2547                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2548                         break;
2549
2550                 case 'I':
2551                 case 'J':
2552                 case 'K':
2553                 case 'L':
2554                 case 'M':
2555                 case 'N':
2556                 case 'O':
2557                         assert(!immediate_possible);
2558                         immediate_possible = 1;
2559                         immediate_type     = *c;
2560                         break;
2561                 case 'n':
2562                 case 'i':
2563                         assert(!immediate_possible);
2564                         immediate_possible = 1;
2565                         break;
2566
2567                 case 'g':
2568                         assert(!immediate_possible && cls == NULL);
2569                         immediate_possible = 1;
2570                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2571                         break;
2572
2573                 case '0':
2574                 case '1':
2575                 case '2':
2576                 case '3':
2577                 case '4':
2578                 case '5':
2579                 case '6':
2580                 case '7':
2581                 case '8':
2582                 case '9':
2583                         assert(constraint->is_in && "can only specify same constraint "
2584                                "on input");
2585
2586                         sscanf(c, "%d%n", &same_as, &p);
2587                         if(same_as >= 0) {
2588                                 c += p;
2589                                 continue;
2590                         }
2591                         break;
2592
2593                 case 'E': /* no float consts yet */
2594                 case 'F': /* no float consts yet */
2595                 case 's': /* makes no sense on x86 */
2596                 case 'X': /* we can't support that in firm */
2597                 case 'm':
2598                 case 'o':
2599                 case 'V':
2600                 case '<': /* no autodecrement on x86 */
2601                 case '>': /* no autoincrement on x86 */
2602                 case 'C': /* sse constant not supported yet */
2603                 case 'G': /* 80387 constant not supported yet */
2604                 case 'y': /* we don't support mmx registers yet */
2605                 case 'Z': /* not available in 32 bit mode */
2606                 case 'e': /* not available in 32 bit mode */
2607                         assert(0 && "asm constraint not supported");
2608                         break;
2609                 default:
2610                         assert(0 && "unknown asm constraint found");
2611                         break;
2612                 }
2613                 ++c;
2614         }
2615
2616         if(same_as >= 0) {
2617                 const arch_register_req_t *other_constr;
2618
2619                 assert(cls == NULL && "same as and register constraint not supported");
2620                 assert(!immediate_possible && "same as and immediate constraint not "
2621                        "supported");
2622                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2623                        "same_as constraint");
2624
2625                 other_constr         = constraint->out_reqs[same_as];
2626
2627                 req                  = obstack_alloc(obst, sizeof(req[0]));
2628                 req->cls             = other_constr->cls;
2629                 req->type            = arch_register_req_type_should_be_same;
2630                 req->limited         = NULL;
2631                 req->other_same      = pos;
2632                 req->other_different = -1;
2633
2634                 /* switch constraints. This is because in firm we have same_as
2635                  * constraints on the output constraints while in the gcc asm syntax
2636                  * they are specified on the input constraints */
2637                 constraint->req               = other_constr;
2638                 constraint->out_reqs[same_as] = req;
2639                 constraint->immediate_possible = 0;
2640                 return;
2641         }
2642
2643         if(immediate_possible && cls == NULL) {
2644                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2645         }
2646         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2647         assert(cls != NULL);
2648
2649         if(immediate_possible) {
2650                 assert(constraint->is_in
2651                        && "imeediates make no sense for output constraints");
2652         }
2653         /* todo: check types (no float input on 'r' constrainted in and such... */
2654
2655         irg  = current_ir_graph;
2656         obst = get_irg_obstack(irg);
2657
2658         if(limited != 0) {
2659                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2660                 limited_ptr  = (unsigned*) (req+1);
2661         } else {
2662                 req = obstack_alloc(obst, sizeof(req[0]));
2663         }
2664         memset(req, 0, sizeof(req[0]));
2665
2666         if(limited != 0) {
2667                 req->type    = arch_register_req_type_limited;
2668                 *limited_ptr = limited;
2669                 req->limited = limited_ptr;
2670         } else {
2671                 req->type    = arch_register_req_type_normal;
2672         }
2673         req->cls = cls;
2674
2675         constraint->req                = req;
2676         constraint->immediate_possible = immediate_possible;
2677         constraint->immediate_type     = immediate_type;
2678 }
2679
2680 static
2681 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2682                    const char *c)
2683 {
2684         (void) node;
2685         (void) pos;
2686         (void) constraint;
2687         (void) c;
2688         panic("Clobbers not supported yet");
2689 }
2690
2691 ir_node *gen_ASM(ir_node *node)
2692 {
2693         int                   i, arity;
2694         ir_graph             *irg   = current_ir_graph;
2695         ir_node              *block = be_transform_node(get_nodes_block(node));
2696         dbg_info             *dbgi  = get_irn_dbg_info(node);
2697         ir_node             **in;
2698         ir_node              *res;
2699         int                   out_arity;
2700         int                   n_outs;
2701         int                   n_clobbers;
2702         void                 *generic_attr;
2703         ia32_asm_attr_t      *attr;
2704         const arch_register_req_t **out_reqs;
2705         const arch_register_req_t **in_reqs;
2706         struct obstack       *obst;
2707         constraint_t          parsed_constraint;
2708
2709         /* assembler could contain float statements */
2710         FP_USED(env_cg);
2711
2712         /* transform inputs */
2713         arity = get_irn_arity(node);
2714         in    = alloca(arity * sizeof(in[0]));
2715         memset(in, 0, arity * sizeof(in[0]));
2716
2717         n_outs     = get_ASM_n_output_constraints(node);
2718         n_clobbers = get_ASM_n_clobbers(node);
2719         out_arity  = n_outs + n_clobbers;
2720
2721         /* construct register constraints */
2722         obst     = get_irg_obstack(irg);
2723         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2724         parsed_constraint.out_reqs = out_reqs;
2725         parsed_constraint.n_outs   = n_outs;
2726         parsed_constraint.is_in    = 0;
2727         for(i = 0; i < out_arity; ++i) {
2728                 const char   *c;
2729
2730                 if(i < n_outs) {
2731                         const ir_asm_constraint *constraint;
2732                         constraint = & get_ASM_output_constraints(node) [i];
2733                         c = get_id_str(constraint->constraint);
2734                         parse_asm_constraint(i, &parsed_constraint, c);
2735                 } else {
2736                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2737                         c = get_id_str(glob_id);
2738                         parse_clobber(node, i, &parsed_constraint, c);
2739                 }
2740                 out_reqs[i] = parsed_constraint.req;
2741         }
2742
2743         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2744         parsed_constraint.is_in = 1;
2745         for(i = 0; i < arity; ++i) {
2746                 const ir_asm_constraint   *constraint;
2747                 ident                     *constr_id;
2748                 const char                *c;
2749
2750                 constraint = & get_ASM_input_constraints(node) [i];
2751                 constr_id  = constraint->constraint;
2752                 c          = get_id_str(constr_id);
2753                 parse_asm_constraint(i, &parsed_constraint, c);
2754                 in_reqs[i] = parsed_constraint.req;
2755
2756                 if(parsed_constraint.immediate_possible) {
2757                         ir_node *pred      = get_irn_n(node, i);
2758                         char     imm_type  = parsed_constraint.immediate_type;
2759                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2760
2761                         if(immediate != NULL) {
2762                                 in[i] = immediate;
2763                         }
2764                 }
2765         }
2766
2767         /* transform inputs */
2768         for(i = 0; i < arity; ++i) {
2769                 ir_node *pred;
2770                 ir_node *transformed;
2771
2772                 if(in[i] != NULL)
2773                         continue;
2774
2775                 pred        = get_irn_n(node, i);
2776                 transformed = be_transform_node(pred);
2777                 in[i]       = transformed;
2778         }
2779
2780         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2781
2782         generic_attr   = get_irn_generic_attr(res);
2783         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
2784         attr->asm_text = get_ASM_text(node);
2785         set_ia32_out_req_all(res, out_reqs);
2786         set_ia32_in_req_all(res, in_reqs);
2787
2788         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2789
2790         return res;
2791 }
2792
2793 /********************************************
2794  *  _                          _
2795  * | |                        | |
2796  * | |__   ___ _ __   ___   __| | ___  ___
2797  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2798  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2799  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2800  *
2801  ********************************************/
2802
2803 static ir_node *gen_be_StackParam(ir_node *node) {
2804         ir_node  *block      = be_transform_node(get_nodes_block(node));
2805         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2806         ir_node   *new_ptr   = be_transform_node(ptr);
2807         ir_node   *new_op    = NULL;
2808         ir_graph  *irg       = current_ir_graph;
2809         dbg_info  *dbgi      = get_irn_dbg_info(node);
2810         ir_node   *nomem     = new_rd_NoMem(current_ir_graph);
2811         ir_entity *ent       = arch_get_frame_entity(env_cg->arch_env, node);
2812         ir_mode   *load_mode = get_irn_mode(node);
2813         ir_node   *noreg     = ia32_new_NoReg_gp(env_cg);
2814         ir_mode   *proj_mode;
2815         long      pn_res;
2816
2817         if (mode_is_float(load_mode)) {
2818                 FP_USED(env_cg);
2819                 if (USE_SSE2(env_cg)) {
2820                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2821                         pn_res    = pn_ia32_xLoad_res;
2822                         proj_mode = mode_xmm;
2823                 } else {
2824                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem, load_mode);
2825                         pn_res    = pn_ia32_vfld_res;
2826                         proj_mode = mode_vfp;
2827                 }
2828         } else {
2829                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
2830                 proj_mode = mode_Iu;
2831                 pn_res = pn_ia32_Load_res;
2832         }
2833
2834         set_irn_pinned(new_op, op_pin_state_floats);
2835         set_ia32_frame_ent(new_op, ent);
2836         set_ia32_use_frame(new_op);
2837
2838         set_ia32_op_type(new_op, ia32_AddrModeS);
2839         set_ia32_am_flavour(new_op, ia32_am_B);
2840         set_ia32_ls_mode(new_op, load_mode);
2841         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2842
2843         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2844
2845         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
2846 }
2847
2848 /**
2849  * Transforms a FrameAddr into an ia32 Add.
2850  */
2851 static ir_node *gen_be_FrameAddr(ir_node *node) {
2852         ir_node  *block  = be_transform_node(get_nodes_block(node));
2853         ir_node  *op     = be_get_FrameAddr_frame(node);
2854         ir_node  *new_op = be_transform_node(op);
2855         ir_graph *irg    = current_ir_graph;
2856         dbg_info *dbgi   = get_irn_dbg_info(node);
2857         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
2858         ir_node  *res;
2859
2860         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
2861         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
2862         set_ia32_use_frame(res);
2863         set_ia32_am_flavour(res, ia32_am_OB);
2864
2865         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2866
2867         return res;
2868 }
2869
2870 /**
2871  * Transforms a FrameLoad into an ia32 Load.
2872  */
2873 static ir_node *gen_be_FrameLoad(ir_node *node) {
2874         ir_node   *block   = be_transform_node(get_nodes_block(node));
2875         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
2876         ir_node   *new_mem = be_transform_node(mem);
2877         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
2878         ir_node   *new_ptr = be_transform_node(ptr);
2879         ir_node   *new_op  = NULL;
2880         ir_graph  *irg     = current_ir_graph;
2881         dbg_info  *dbgi    = get_irn_dbg_info(node);
2882         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2883         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2884         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
2885         ir_node   *projs[pn_Load_max];
2886
2887         ia32_collect_Projs(node, projs, pn_Load_max);
2888
2889         if (mode_is_float(mode)) {
2890                 FP_USED(env_cg);
2891                 if (USE_SSE2(env_cg)) {
2892                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
2893                 }
2894                 else {
2895                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, mode);
2896                 }
2897         }
2898         else {
2899                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
2900         }
2901
2902         set_irn_pinned(new_op, op_pin_state_floats);
2903         set_ia32_frame_ent(new_op, ent);
2904         set_ia32_use_frame(new_op);
2905
2906         set_ia32_op_type(new_op, ia32_AddrModeS);
2907         set_ia32_am_flavour(new_op, ia32_am_B);
2908         set_ia32_ls_mode(new_op, mode);
2909         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2910
2911         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2912
2913         return new_op;
2914 }
2915
2916
2917 /**
2918  * Transforms a FrameStore into an ia32 Store.
2919  */
2920 static ir_node *gen_be_FrameStore(ir_node *node) {
2921         ir_node   *block   = be_transform_node(get_nodes_block(node));
2922         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
2923         ir_node   *new_mem = be_transform_node(mem);
2924         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
2925         ir_node   *new_ptr = be_transform_node(ptr);
2926         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
2927         ir_node   *new_val = be_transform_node(val);
2928         ir_node   *new_op  = NULL;
2929         ir_graph  *irg     = current_ir_graph;
2930         dbg_info  *dbgi    = get_irn_dbg_info(node);
2931         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2932         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2933         ir_mode   *mode    = get_irn_mode(val);
2934
2935         if (mode_is_float(mode)) {
2936                 FP_USED(env_cg);
2937                 if (USE_SSE2(env_cg)) {
2938                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2939                 } else {
2940                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, mode);
2941                 }
2942         } else if (get_mode_size_bits(mode) == 8) {
2943                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2944         } else {
2945                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2946         }
2947
2948         set_ia32_frame_ent(new_op, ent);
2949         set_ia32_use_frame(new_op);
2950
2951         set_ia32_op_type(new_op, ia32_AddrModeD);
2952         set_ia32_am_flavour(new_op, ia32_am_B);
2953         set_ia32_ls_mode(new_op, mode);
2954
2955         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2956
2957         return new_op;
2958 }
2959
2960 /**
2961  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
2962  */
2963 static ir_node *gen_be_Return(ir_node *node) {
2964         ir_graph  *irg     = current_ir_graph;
2965         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
2966         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
2967         ir_entity *ent     = get_irg_entity(irg);
2968         ir_type   *tp      = get_entity_type(ent);
2969         dbg_info  *dbgi;
2970         ir_node   *block;
2971         ir_type   *res_type;
2972         ir_mode   *mode;
2973         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
2974         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
2975         ir_node   *noreg;
2976         ir_node   **in;
2977         int       pn_ret_val, pn_ret_mem, arity, i;
2978
2979         assert(ret_val != NULL);
2980         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
2981                 return be_duplicate_node(node);
2982         }
2983
2984         res_type = get_method_res_type(tp, 0);
2985
2986         if (! is_Primitive_type(res_type)) {
2987                 return be_duplicate_node(node);
2988         }
2989
2990         mode = get_type_mode(res_type);
2991         if (! mode_is_float(mode)) {
2992                 return be_duplicate_node(node);
2993         }
2994
2995         assert(get_method_n_ress(tp) == 1);
2996
2997         pn_ret_val = get_Proj_proj(ret_val);
2998         pn_ret_mem = get_Proj_proj(ret_mem);
2999
3000         /* get the Barrier */
3001         barrier = get_Proj_pred(ret_val);
3002
3003         /* get result input of the Barrier */
3004         ret_val     = get_irn_n(barrier, pn_ret_val);
3005         new_ret_val = be_transform_node(ret_val);
3006
3007         /* get memory input of the Barrier */
3008         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3009         new_ret_mem = be_transform_node(ret_mem);
3010
3011         frame = get_irg_frame(irg);
3012
3013         dbgi  = get_irn_dbg_info(barrier);
3014         block = be_transform_node(get_nodes_block(barrier));
3015
3016         noreg = ia32_new_NoReg_gp(env_cg);
3017
3018         /* store xmm0 onto stack */
3019         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg, new_ret_val, new_ret_mem);
3020         set_ia32_ls_mode(sse_store, mode);
3021         set_ia32_op_type(sse_store, ia32_AddrModeD);
3022         set_ia32_use_frame(sse_store);
3023         set_ia32_am_flavour(sse_store, ia32_am_B);
3024
3025         /* load into st0 */
3026         fld = new_rd_ia32_SetST0(dbgi, irg, block, frame, noreg, sse_store);
3027         set_ia32_ls_mode(fld, mode);
3028         set_ia32_op_type(fld, ia32_AddrModeS);
3029         set_ia32_use_frame(fld);
3030         set_ia32_am_flavour(fld, ia32_am_B);
3031
3032         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_SetST0_M);
3033         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_SetST0_res);
3034         arch_set_irn_register(env_cg->arch_env, fld, &ia32_vfp_regs[REG_VF0]);
3035
3036         /* create a new barrier */
3037         arity = get_irn_arity(barrier);
3038         in = alloca(arity * sizeof(in[0]));
3039         for (i = 0; i < arity; ++i) {
3040                 ir_node *new_in;
3041
3042                 if (i == pn_ret_val) {
3043                         new_in = fld;
3044                 } else if (i == pn_ret_mem) {
3045                         new_in = mproj;
3046                 } else {
3047                         ir_node *in = get_irn_n(barrier, i);
3048                         new_in = be_transform_node(in);
3049                 }
3050                 in[i] = new_in;
3051         }
3052
3053         new_barrier = new_ir_node(dbgi, irg, block,
3054                                   get_irn_op(barrier), get_irn_mode(barrier),
3055                                   arity, in);
3056         copy_node_attr(barrier, new_barrier);
3057         be_duplicate_deps(barrier, new_barrier);
3058         be_set_transformed_node(barrier, new_barrier);
3059         mark_irn_visited(barrier);
3060
3061         /* transform normally */
3062         return be_duplicate_node(node);
3063 }
3064
3065 /**
3066  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3067  */
3068 static ir_node *gen_be_AddSP(ir_node *node) {
3069         ir_node  *block  = be_transform_node(get_nodes_block(node));
3070         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3071         ir_node  *new_sz;
3072         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3073         ir_node  *new_sp = be_transform_node(sp);
3074         ir_graph *irg    = current_ir_graph;
3075         dbg_info *dbgi   = get_irn_dbg_info(node);
3076         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3077         ir_node  *nomem  = new_NoMem();
3078         ir_node  *new_op;
3079
3080         new_sz = create_immediate_or_transform(sz, 0);
3081
3082         /* ia32 stack grows in reverse direction, make a SubSP */
3083         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz,
3084                                    nomem);
3085         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3086         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3087
3088         return new_op;
3089 }
3090
3091 /**
3092  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3093  */
3094 static ir_node *gen_be_SubSP(ir_node *node) {
3095         ir_node  *block  = be_transform_node(get_nodes_block(node));
3096         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3097         ir_node  *new_sz;
3098         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3099         ir_node  *new_sp = be_transform_node(sp);
3100         ir_graph *irg    = current_ir_graph;
3101         dbg_info *dbgi   = get_irn_dbg_info(node);
3102         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3103         ir_node  *nomem  = new_NoMem();
3104         ir_node  *new_op;
3105
3106         new_sz = create_immediate_or_transform(sz, 0);
3107
3108         /* ia32 stack grows in reverse direction, make an AddSP */
3109         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3110         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3111         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3112
3113         return new_op;
3114 }
3115
3116 /**
3117  * This function just sets the register for the Unknown node
3118  * as this is not done during register allocation because Unknown
3119  * is an "ignore" node.
3120  */
3121 static ir_node *gen_Unknown(ir_node *node) {
3122         ir_mode *mode = get_irn_mode(node);
3123
3124         if (mode_is_float(mode)) {
3125                 if (USE_SSE2(env_cg))
3126                         return ia32_new_Unknown_xmm(env_cg);
3127                 else
3128                         return ia32_new_Unknown_vfp(env_cg);
3129         } else if (mode_needs_gp_reg(mode)) {
3130                 return ia32_new_Unknown_gp(env_cg);
3131         } else {
3132                 assert(0 && "unsupported Unknown-Mode");
3133         }
3134
3135         return NULL;
3136 }
3137
3138 /**
3139  * Change some phi modes
3140  */
3141 static ir_node *gen_Phi(ir_node *node) {
3142         ir_node  *block = be_transform_node(get_nodes_block(node));
3143         ir_graph *irg   = current_ir_graph;
3144         dbg_info *dbgi  = get_irn_dbg_info(node);
3145         ir_mode  *mode  = get_irn_mode(node);
3146         ir_node  *phi;
3147
3148         if(mode_needs_gp_reg(mode)) {
3149                 /* we shouldn't have any 64bit stuff around anymore */
3150                 assert(get_mode_size_bits(mode) <= 32);
3151                 /* all integer operations are on 32bit registers now */
3152                 mode = mode_Iu;
3153         } else if(mode_is_float(mode)) {
3154                 if (USE_SSE2(env_cg)) {
3155                         mode = mode_xmm;
3156                 } else {
3157                         mode = mode_vfp;
3158                 }
3159         }
3160
3161         /* phi nodes allow loops, so we use the old arguments for now
3162          * and fix this later */
3163         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3164         copy_node_attr(node, phi);
3165         be_duplicate_deps(node, phi);
3166
3167         be_set_transformed_node(node, phi);
3168         be_enqueue_preds(node);
3169
3170         return phi;
3171 }
3172
3173 /**********************************************************************
3174  *  _                                _                   _
3175  * | |                              | |                 | |
3176  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3177  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3178  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3179  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3180  *
3181  **********************************************************************/
3182
3183 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3184
3185 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3186                                      ir_node *mem);
3187
3188 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3189                                       ir_node *val, ir_node *mem);
3190
3191 /**
3192  * Transforms a lowered Load into a "real" one.
3193  */
3194 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func, char fp_unit) {
3195         ir_node  *block   = be_transform_node(get_nodes_block(node));
3196         ir_node  *ptr     = get_irn_n(node, 0);
3197         ir_node  *new_ptr = be_transform_node(ptr);
3198         ir_node  *mem     = get_irn_n(node, 1);
3199         ir_node  *new_mem = be_transform_node(mem);
3200         ir_graph *irg     = current_ir_graph;
3201         dbg_info *dbgi    = get_irn_dbg_info(node);
3202         ir_mode  *mode    = get_ia32_ls_mode(node);
3203         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3204         ir_node  *new_op;
3205
3206         /*
3207                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3208                 lowering we have x87 nodes, so we need to enforce simulation.
3209         */
3210         if (mode_is_float(mode)) {
3211                 FP_USED(env_cg);
3212                 if (fp_unit == fp_x87)
3213                         FORCE_x87(env_cg);
3214         }
3215
3216         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3217
3218         set_ia32_op_type(new_op, ia32_AddrModeS);
3219         set_ia32_am_flavour(new_op, ia32_am_OB);
3220         set_ia32_am_offs_int(new_op, 0);
3221         set_ia32_am_scale(new_op, 1);
3222         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3223         if (is_ia32_am_sc_sign(node))
3224                 set_ia32_am_sc_sign(new_op);
3225         set_ia32_ls_mode(new_op, get_ia32_ls_mode(node));
3226         if (is_ia32_use_frame(node)) {
3227                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3228                 set_ia32_use_frame(new_op);
3229         }
3230
3231         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3232
3233         return new_op;
3234 }
3235
3236 /**
3237 * Transforms a lowered Store into a "real" one.
3238 */
3239 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func, char fp_unit) {
3240         ir_node  *block   = be_transform_node(get_nodes_block(node));
3241         ir_node  *ptr     = get_irn_n(node, 0);
3242         ir_node  *new_ptr = be_transform_node(ptr);
3243         ir_node  *val     = get_irn_n(node, 1);
3244         ir_node  *new_val = be_transform_node(val);
3245         ir_node  *mem     = get_irn_n(node, 2);
3246         ir_node  *new_mem = be_transform_node(mem);
3247         ir_graph *irg     = current_ir_graph;
3248         dbg_info *dbgi    = get_irn_dbg_info(node);
3249         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3250         ir_mode  *mode    = get_ia32_ls_mode(node);
3251         ir_node  *new_op;
3252         long     am_offs;
3253         ia32_am_flavour_t am_flav = ia32_B;
3254
3255         /*
3256                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3257                 lowering we have x87 nodes, so we need to enforce simulation.
3258         */
3259         if (mode_is_float(mode)) {
3260                 FP_USED(env_cg);
3261                 if (fp_unit == fp_x87)
3262                         FORCE_x87(env_cg);
3263         }
3264
3265         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3266
3267         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3268                 am_flav |= ia32_O;
3269                 add_ia32_am_offs_int(new_op, am_offs);
3270         }
3271
3272         set_ia32_op_type(new_op, ia32_AddrModeD);
3273         set_ia32_am_flavour(new_op, am_flav);
3274         set_ia32_ls_mode(new_op, mode);
3275         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3276         set_ia32_use_frame(new_op);
3277
3278         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3279
3280         return new_op;
3281 }
3282
3283
3284 /**
3285  * Transforms an ia32_l_XXX into a "real" XXX node
3286  *
3287  * @param env   The transformation environment
3288  * @return the created ia32 XXX node
3289  */
3290 #define GEN_LOWERED_OP(op)                                                \
3291         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3292                 ir_mode *mode = get_irn_mode(node);                               \
3293                 if (mode_is_float(mode))                                          \
3294                         FP_USED(env_cg);                                              \
3295                 return gen_binop(node, get_binop_left(node),                      \
3296                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3297         }
3298
3299 #define GEN_LOWERED_x87_OP(op)                                                 \
3300         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3301                 ir_node *new_op;                                                       \
3302                 FORCE_x87(env_cg);                                                     \
3303                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3304                                              get_binop_right(node), new_rd_ia32_##op); \
3305                 return new_op;                                                         \
3306         }
3307
3308 #define GEN_LOWERED_UNOP(op)                                                   \
3309         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3310                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3311         }
3312
3313 #define GEN_LOWERED_SHIFT_OP(op)                                               \
3314         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3315                 return gen_shift_binop(node, get_binop_left(node),                \
3316                                        get_binop_right(node), new_rd_ia32_##op);       \
3317         }
3318
3319 #define GEN_LOWERED_LOAD(op, fp_unit)                                          \
3320         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3321                 return gen_lowered_Load(node, new_rd_ia32_##op, fp_unit);         \
3322         }
3323
3324 #define GEN_LOWERED_STORE(op, fp_unit)                                         \
3325         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3326                 return gen_lowered_Store(node, new_rd_ia32_##op, fp_unit);        \
3327         }
3328
3329 GEN_LOWERED_OP(Adc)
3330 GEN_LOWERED_OP(Add)
3331 GEN_LOWERED_OP(Sbb)
3332 GEN_LOWERED_OP(Sub)
3333 GEN_LOWERED_OP(IMul)
3334 GEN_LOWERED_OP(Xor)
3335 GEN_LOWERED_x87_OP(vfprem)
3336 GEN_LOWERED_x87_OP(vfmul)
3337 GEN_LOWERED_x87_OP(vfsub)
3338
3339 GEN_LOWERED_UNOP(Neg)
3340
3341 GEN_LOWERED_LOAD(vfild, fp_x87)
3342 GEN_LOWERED_LOAD(Load, fp_none)
3343 /*GEN_LOWERED_STORE(vfist, fp_x87)
3344  *TODO
3345  */
3346 GEN_LOWERED_STORE(Store, fp_none)
3347
3348 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3349         ir_node  *block     = be_transform_node(get_nodes_block(node));
3350         ir_node  *left      = get_binop_left(node);
3351         ir_node  *new_left  = be_transform_node(left);
3352         ir_node  *right     = get_binop_right(node);
3353         ir_node  *new_right = be_transform_node(right);
3354         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3355         ir_graph *irg       = current_ir_graph;
3356         dbg_info *dbgi      = get_irn_dbg_info(node);
3357         ir_node  *fpcw      = be_abi_get_ignore_irn(env_cg->birg->abi,
3358                                                     &ia32_fp_cw_regs[REG_FPCW]);
3359         ir_node  *vfdiv;
3360
3361         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left,
3362                                   new_right, new_NoMem(), fpcw);
3363         clear_ia32_commutative(vfdiv);
3364         set_ia32_am_support(vfdiv, ia32_am_Source, ia32_am_binary);
3365
3366         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3367
3368         FORCE_x87(env_cg);
3369
3370         return vfdiv;
3371 }
3372
3373 /**
3374  * Transforms a l_MulS into a "real" MulS node.
3375  *
3376  * @param env   The transformation environment
3377  * @return the created ia32 Mul node
3378  */
3379 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3380         ir_node  *block     = be_transform_node(get_nodes_block(node));
3381         ir_node  *left      = get_binop_left(node);
3382         ir_node  *new_left  = be_transform_node(left);
3383         ir_node  *right     = get_binop_right(node);
3384         ir_node  *new_right = be_transform_node(right);
3385         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3386         ir_graph *irg       = current_ir_graph;
3387         dbg_info *dbgi      = get_irn_dbg_info(node);
3388         ir_node  *in[2];
3389
3390         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3391         /* and then skip the result Proj, because all needed Projs are already there. */
3392         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left,
3393                                         new_right, new_NoMem());
3394         clear_ia32_commutative(muls);
3395         set_ia32_am_support(muls, ia32_am_Source, ia32_am_binary);
3396
3397         /* check if EAX and EDX proj exist, add missing one */
3398         in[0] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EAX);
3399         in[1] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EDX);
3400         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
3401
3402         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3403
3404         return muls;
3405 }
3406
3407 GEN_LOWERED_SHIFT_OP(Shl)
3408 GEN_LOWERED_SHIFT_OP(Shr)
3409 GEN_LOWERED_SHIFT_OP(Sar)
3410
3411 /**
3412  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3413  * op1 - target to be shifted
3414  * op2 - contains bits to be shifted into target
3415  * op3 - shift count
3416  * Only op3 can be an immediate.
3417  */
3418 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3419                                          ir_node *op2, ir_node *count)
3420 {
3421         ir_node  *block     = be_transform_node(get_nodes_block(node));
3422         ir_node  *new_op1   = be_transform_node(op1);
3423         ir_node  *new_op2   = be_transform_node(op2);
3424         ir_node  *new_count = be_transform_node(count);
3425         ir_node  *new_op    = NULL;
3426         ir_graph *irg       = current_ir_graph;
3427         dbg_info *dbgi      = get_irn_dbg_info(node);
3428         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3429         ir_node  *nomem     = new_NoMem();
3430         ir_node  *imm_op;
3431         tarval   *tv;
3432
3433         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3434
3435         /* Check if immediate optimization is on and */
3436         /* if it's an operation with immediate.      */
3437         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3438
3439         /* Limit imm_op within range imm8 */
3440         if (imm_op) {
3441                 tv = get_ia32_Immop_tarval(imm_op);
3442
3443                 if (tv) {
3444                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3445                         set_ia32_Immop_tarval(imm_op, tv);
3446                 }
3447                 else {
3448                         imm_op = NULL;
3449                 }
3450         }
3451
3452         /* integer operations */
3453         if (imm_op) {
3454                 /* This is ShiftD with const */
3455                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3456
3457                 if (is_ia32_l_ShlD(node))
3458                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3459                                                   new_op1, new_op2, noreg, nomem);
3460                 else
3461                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3462                                                   new_op1, new_op2, noreg, nomem);
3463                 copy_ia32_Immop_attr(new_op, imm_op);
3464         }
3465         else {
3466                 /* This is a normal ShiftD */
3467                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3468                 if (is_ia32_l_ShlD(node))
3469                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3470                                                   new_op1, new_op2, new_count, nomem);
3471                 else
3472                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3473                                                   new_op1, new_op2, new_count, nomem);
3474         }
3475
3476         /* set AM support */
3477         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
3478
3479         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3480
3481         set_ia32_emit_cl(new_op);
3482
3483         return new_op;
3484 }
3485
3486 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3487         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3488                                         get_irn_n(node, 1), get_irn_n(node, 2));
3489 }
3490
3491 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3492         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3493                                         get_irn_n(node, 1), get_irn_n(node, 2));
3494 }
3495
3496 /**
3497  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3498  */
3499 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3500         ir_node         *block   = be_transform_node(get_nodes_block(node));
3501         ir_node         *val     = get_irn_n(node, 1);
3502         ir_node         *new_val = be_transform_node(val);
3503         ia32_code_gen_t *cg      = env_cg;
3504         ir_node         *res     = NULL;
3505         ir_graph        *irg     = current_ir_graph;
3506         dbg_info        *dbgi;
3507         ir_node         *noreg, *new_ptr, *new_mem;
3508         ir_node         *ptr, *mem;
3509
3510         if (USE_SSE2(cg)) {
3511                 return new_val;
3512         }
3513
3514         mem     = get_irn_n(node, 2);
3515         new_mem = be_transform_node(mem);
3516         ptr     = get_irn_n(node, 0);
3517         new_ptr = be_transform_node(ptr);
3518         noreg   = ia32_new_NoReg_gp(cg);
3519         dbgi    = get_irn_dbg_info(node);
3520
3521         /* Store x87 -> MEM */
3522         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, get_ia32_ls_mode(node));
3523         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3524         set_ia32_use_frame(res);
3525         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3526         set_ia32_am_flavour(res, ia32_B);
3527         set_ia32_op_type(res, ia32_AddrModeD);
3528
3529         /* Load MEM -> SSE */
3530         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3531         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3532         set_ia32_use_frame(res);
3533         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3534         set_ia32_am_flavour(res, ia32_B);
3535         set_ia32_op_type(res, ia32_AddrModeS);
3536         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3537
3538         return res;
3539 }
3540
3541 /**
3542  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3543  */
3544 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3545         ir_node         *block   = be_transform_node(get_nodes_block(node));
3546         ir_node         *val     = get_irn_n(node, 1);
3547         ir_node         *new_val = be_transform_node(val);
3548         ia32_code_gen_t *cg      = env_cg;
3549         ir_graph        *irg     = current_ir_graph;
3550         ir_node         *res     = NULL;
3551         ir_entity       *fent    = get_ia32_frame_ent(node);
3552         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3553         int             offs     = 0;
3554         ir_node         *noreg, *new_ptr, *new_mem;
3555         ir_node         *ptr, *mem;
3556         dbg_info        *dbgi;
3557
3558         if (! USE_SSE2(cg)) {
3559                 /* SSE unit is not used -> skip this node. */
3560                 return new_val;
3561         }
3562
3563         ptr     = get_irn_n(node, 0);
3564         new_ptr = be_transform_node(ptr);
3565         mem     = get_irn_n(node, 2);
3566         new_mem = be_transform_node(mem);
3567         noreg   = ia32_new_NoReg_gp(cg);
3568         dbgi    = get_irn_dbg_info(node);
3569
3570         /* Store SSE -> MEM */
3571         if (is_ia32_xLoad(skip_Proj(new_val))) {
3572                 ir_node *ld = skip_Proj(new_val);
3573
3574                 /* we can vfld the value directly into the fpu */
3575                 fent = get_ia32_frame_ent(ld);
3576                 ptr  = get_irn_n(ld, 0);
3577                 offs = get_ia32_am_offs_int(ld);
3578         } else {
3579                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3580                 set_ia32_frame_ent(res, fent);
3581                 set_ia32_use_frame(res);
3582                 set_ia32_ls_mode(res, lsmode);
3583                 set_ia32_am_flavour(res, ia32_B);
3584                 set_ia32_op_type(res, ia32_AddrModeD);
3585                 mem = res;
3586         }
3587
3588         /* Load MEM -> x87 */
3589         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
3590         set_ia32_frame_ent(res, fent);
3591         set_ia32_use_frame(res);
3592         add_ia32_am_offs_int(res, offs);
3593         set_ia32_am_flavour(res, ia32_B);
3594         set_ia32_op_type(res, ia32_AddrModeS);
3595         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3596
3597         return res;
3598 }
3599
3600 /*********************************************************
3601  *                  _             _      _
3602  *                 (_)           | |    (_)
3603  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3604  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3605  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3606  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3607  *
3608  *********************************************************/
3609
3610 /**
3611  * the BAD transformer.
3612  */
3613 static ir_node *bad_transform(ir_node *node) {
3614         panic("No transform function for %+F available.\n", node);
3615         return NULL;
3616 }
3617
3618 /**
3619  * Transform the Projs of an AddSP.
3620  */
3621 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3622         ir_node  *block    = be_transform_node(get_nodes_block(node));
3623         ir_node  *pred     = get_Proj_pred(node);
3624         ir_node  *new_pred = be_transform_node(pred);
3625         ir_graph *irg      = current_ir_graph;
3626         dbg_info *dbgi     = get_irn_dbg_info(node);
3627         long     proj      = get_Proj_proj(node);
3628
3629         if (proj == pn_be_AddSP_res) {
3630                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3631                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3632                 return res;
3633         } else if (proj == pn_be_AddSP_M) {
3634                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3635         }
3636
3637         assert(0);
3638         return new_rd_Unknown(irg, get_irn_mode(node));
3639 }
3640
3641 /**
3642  * Transform the Projs of a SubSP.
3643  */
3644 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3645         ir_node  *block    = be_transform_node(get_nodes_block(node));
3646         ir_node  *pred     = get_Proj_pred(node);
3647         ir_node  *new_pred = be_transform_node(pred);
3648         ir_graph *irg      = current_ir_graph;
3649         dbg_info *dbgi     = get_irn_dbg_info(node);
3650         long     proj      = get_Proj_proj(node);
3651
3652         if (proj == pn_be_SubSP_res) {
3653                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_SubSP_stack);
3654                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3655                 return res;
3656         } else if (proj == pn_be_SubSP_M) {
3657                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3658         }
3659
3660         assert(0);
3661         return new_rd_Unknown(irg, get_irn_mode(node));
3662 }
3663
3664 /**
3665  * Transform and renumber the Projs from a Load.
3666  */
3667 static ir_node *gen_Proj_Load(ir_node *node) {
3668         ir_node  *block    = be_transform_node(get_nodes_block(node));
3669         ir_node  *pred     = get_Proj_pred(node);
3670         ir_node  *new_pred = be_transform_node(pred);
3671         ir_graph *irg      = current_ir_graph;
3672         dbg_info *dbgi     = get_irn_dbg_info(node);
3673         long     proj      = get_Proj_proj(node);
3674
3675         /* renumber the proj */
3676         if (is_ia32_Load(new_pred)) {
3677                 if (proj == pn_Load_res) {
3678                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3679                 } else if (proj == pn_Load_M) {
3680                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3681                 }
3682         } else if (is_ia32_xLoad(new_pred)) {
3683                 if (proj == pn_Load_res) {
3684                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3685                 } else if (proj == pn_Load_M) {
3686                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3687                 }
3688         } else if (is_ia32_vfld(new_pred)) {
3689                 if (proj == pn_Load_res) {
3690                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3691                 } else if (proj == pn_Load_M) {
3692                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3693                 }
3694         }
3695
3696         assert(0);
3697         return new_rd_Unknown(irg, get_irn_mode(node));
3698 }
3699
3700 /**
3701  * Transform and renumber the Projs from a DivMod like instruction.
3702  */
3703 static ir_node *gen_Proj_DivMod(ir_node *node) {
3704         ir_node  *block    = be_transform_node(get_nodes_block(node));
3705         ir_node  *pred     = get_Proj_pred(node);
3706         ir_node  *new_pred = be_transform_node(pred);
3707         ir_graph *irg      = current_ir_graph;
3708         dbg_info *dbgi     = get_irn_dbg_info(node);
3709         ir_mode  *mode     = get_irn_mode(node);
3710         long     proj      = get_Proj_proj(node);
3711
3712         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3713
3714         switch (get_irn_opcode(pred)) {
3715         case iro_Div:
3716                 switch (proj) {
3717                 case pn_Div_M:
3718                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3719                 case pn_Div_res:
3720                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3721                 default:
3722                         break;
3723                 }
3724                 break;
3725         case iro_Mod:
3726                 switch (proj) {
3727                 case pn_Mod_M:
3728                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3729                 case pn_Mod_res:
3730                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3731                 default:
3732                         break;
3733                 }
3734                 break;
3735         case iro_DivMod:
3736                 switch (proj) {
3737                 case pn_DivMod_M:
3738                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3739                 case pn_DivMod_res_div:
3740                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3741                 case pn_DivMod_res_mod:
3742                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3743                 default:
3744                         break;
3745                 }
3746                 break;
3747         default:
3748                 break;
3749         }
3750
3751         assert(0);
3752         return new_rd_Unknown(irg, mode);
3753 }
3754
3755 /**
3756  * Transform and renumber the Projs from a CopyB.
3757  */
3758 static ir_node *gen_Proj_CopyB(ir_node *node) {
3759         ir_node  *block    = be_transform_node(get_nodes_block(node));
3760         ir_node  *pred     = get_Proj_pred(node);
3761         ir_node  *new_pred = be_transform_node(pred);
3762         ir_graph *irg      = current_ir_graph;
3763         dbg_info *dbgi     = get_irn_dbg_info(node);
3764         ir_mode  *mode     = get_irn_mode(node);
3765         long     proj      = get_Proj_proj(node);
3766
3767         switch(proj) {
3768         case pn_CopyB_M_regular:
3769                 if (is_ia32_CopyB_i(new_pred)) {
3770                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3771                 } else if (is_ia32_CopyB(new_pred)) {
3772                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3773                 }
3774                 break;
3775         default:
3776                 break;
3777         }
3778
3779         assert(0);
3780         return new_rd_Unknown(irg, mode);
3781 }
3782
3783 /**
3784  * Transform and renumber the Projs from a vfdiv.
3785  */
3786 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
3787         ir_node  *block    = be_transform_node(get_nodes_block(node));
3788         ir_node  *pred     = get_Proj_pred(node);
3789         ir_node  *new_pred = be_transform_node(pred);
3790         ir_graph *irg      = current_ir_graph;
3791         dbg_info *dbgi     = get_irn_dbg_info(node);
3792         ir_mode  *mode     = get_irn_mode(node);
3793         long     proj      = get_Proj_proj(node);
3794
3795         switch (proj) {
3796         case pn_ia32_l_vfdiv_M:
3797                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3798         case pn_ia32_l_vfdiv_res:
3799                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3800         default:
3801                 assert(0);
3802         }
3803
3804         return new_rd_Unknown(irg, mode);
3805 }
3806
3807 /**
3808  * Transform and renumber the Projs from a Quot.
3809  */
3810 static ir_node *gen_Proj_Quot(ir_node *node) {
3811         ir_node  *block    = be_transform_node(get_nodes_block(node));
3812         ir_node  *pred     = get_Proj_pred(node);
3813         ir_node  *new_pred = be_transform_node(pred);
3814         ir_graph *irg      = current_ir_graph;
3815         dbg_info *dbgi     = get_irn_dbg_info(node);
3816         ir_mode  *mode     = get_irn_mode(node);
3817         long     proj      = get_Proj_proj(node);
3818
3819         switch(proj) {
3820         case pn_Quot_M:
3821                 if (is_ia32_xDiv(new_pred)) {
3822                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
3823                 } else if (is_ia32_vfdiv(new_pred)) {
3824                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3825                 }
3826                 break;
3827         case pn_Quot_res:
3828                 if (is_ia32_xDiv(new_pred)) {
3829                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
3830                 } else if (is_ia32_vfdiv(new_pred)) {
3831                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3832                 }
3833                 break;
3834         default:
3835                 break;
3836         }
3837
3838         assert(0);
3839         return new_rd_Unknown(irg, mode);
3840 }
3841
3842 /**
3843  * Transform the Thread Local Storage Proj.
3844  */
3845 static ir_node *gen_Proj_tls(ir_node *node) {
3846         ir_node  *block = be_transform_node(get_nodes_block(node));
3847         ir_graph *irg   = current_ir_graph;
3848         dbg_info *dbgi  = NULL;
3849         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
3850
3851         return res;
3852 }
3853
3854 /**
3855  * Transform the Projs from a be_Call.
3856  */
3857 static ir_node *gen_Proj_be_Call(ir_node *node) {
3858         ir_node  *block    = be_transform_node(get_nodes_block(node));
3859         ir_node  *call     = get_Proj_pred(node);
3860         ir_node  *new_call = be_transform_node(call);
3861         ir_graph *irg      = current_ir_graph;
3862         dbg_info *dbgi     = get_irn_dbg_info(node);
3863         long     proj      = get_Proj_proj(node);
3864         ir_mode  *mode     = get_irn_mode(node);
3865         ir_node  *sse_load;
3866         const arch_register_class_t *cls;
3867
3868         /* The following is kinda tricky: If we're using SSE, then we have to
3869          * move the result value of the call in floating point registers to an
3870          * xmm register, we therefore construct a GetST0 -> xLoad sequence
3871          * after the call, we have to make sure to correctly make the
3872          * MemProj and the result Proj use these 2 nodes
3873          */
3874         if (proj == pn_be_Call_M_regular) {
3875                 // get new node for result, are we doing the sse load/store hack?
3876                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
3877                 ir_node *call_res_new;
3878                 ir_node *call_res_pred = NULL;
3879
3880                 if (call_res != NULL) {
3881                         call_res_new  = be_transform_node(call_res);
3882                         call_res_pred = get_Proj_pred(call_res_new);
3883                 }
3884
3885                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
3886                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
3887                 } else {
3888                         assert(is_ia32_xLoad(call_res_pred));
3889                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M, pn_ia32_xLoad_M);
3890                 }
3891         }
3892         if (proj == pn_be_Call_first_res && mode_is_float(mode) && USE_SSE2(env_cg)) {
3893                 ir_node *fstp;
3894                 ir_node *frame = get_irg_frame(irg);
3895                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
3896                 ir_node *p;
3897                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
3898                 ir_node *keepin[1];
3899                 const arch_register_class_t *cls;
3900
3901                 /* in case there is no memory output: create one to serialize the copy FPU -> SSE */
3902                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
3903
3904                 /* store st(0) onto stack */
3905                 fstp = new_rd_ia32_GetST0(dbgi, irg, block, frame, noreg, call_mem);
3906
3907                 set_ia32_ls_mode(fstp, mode);
3908                 set_ia32_op_type(fstp, ia32_AddrModeD);
3909                 set_ia32_use_frame(fstp);
3910                 set_ia32_am_flavour(fstp, ia32_am_B);
3911
3912                 /* load into SSE register */
3913                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
3914                 set_ia32_ls_mode(sse_load, mode);
3915                 set_ia32_op_type(sse_load, ia32_AddrModeS);
3916                 set_ia32_use_frame(sse_load);
3917                 set_ia32_am_flavour(sse_load, ia32_am_B);
3918
3919                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm, pn_ia32_xLoad_res);
3920
3921                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
3922
3923                 /* get a Proj representing a caller save register */
3924                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
3925                 assert(is_Proj(p) && "Proj expected.");
3926
3927                 /* user of the the proj is the Keep */
3928                 p = get_edge_src_irn(get_irn_out_edge_first(p));
3929                 assert(be_is_Keep(p) && "Keep expected.");
3930
3931                 /* keep the result */
3932                 cls = arch_get_irn_reg_class(env_cg->arch_env, sse_load, -1);
3933                 keepin[0] = sse_load;
3934                 be_new_Keep(cls, irg, block, 1, keepin);
3935
3936                 return sse_load;
3937         }
3938
3939         /* transform call modes */
3940         if (mode_is_data(mode)) {
3941                 cls = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
3942                 mode = cls->mode;
3943         }
3944
3945         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
3946 }
3947
3948 /**
3949  * Transform the Projs from a Cmp.
3950  */
3951 static ir_node *gen_Proj_Cmp(ir_node *node)
3952 {
3953         /* normally Cmps are processed when looking at Cond nodes, but this case
3954          * can happen in complicated Psi conditions */
3955
3956         ir_graph *irg           = current_ir_graph;
3957         dbg_info *dbgi          = get_irn_dbg_info(node);
3958         ir_node  *block         = be_transform_node(get_nodes_block(node));
3959         ir_node  *cmp           = get_Proj_pred(node);
3960         long      pnc           = get_Proj_proj(node);
3961         ir_node  *cmp_left      = get_Cmp_left(cmp);
3962         ir_node  *cmp_right     = get_Cmp_right(cmp);
3963         ir_node  *new_cmp_left;
3964         ir_node  *new_cmp_right;
3965         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
3966         ir_node  *nomem         = new_rd_NoMem(irg);
3967         ir_mode  *cmp_mode      = get_irn_mode(cmp_left);
3968         ir_node  *new_op;
3969
3970         assert(!mode_is_float(cmp_mode));
3971
3972         /* (a != b) -> (a ^ b) */
3973         if(pnc == pn_Cmp_Lg) {
3974                 if(is_Const_0(cmp_left)) {
3975                         new_op = be_transform_node(cmp_right);
3976                 } else if(is_Const_0(cmp_right)) {
3977                         new_op = be_transform_node(cmp_left);
3978                 } else {
3979                         new_op = gen_binop(cmp, cmp_left, cmp_right, new_rd_ia32_Xor, 1);
3980                 }
3981
3982                 return new_op;
3983         }
3984         /* TODO:
3985          * (a == b) -> !(a ^ b)
3986          * (a < 0)  -> (a & 0x80000000) oder a >> 31
3987          * (a >= 0) -> (a >> 31) ^ 1
3988          */
3989
3990         if(!mode_is_signed(cmp_mode)) {
3991                 pnc |= ia32_pn_Cmp_Unsigned;
3992         }
3993
3994         new_cmp_left = be_transform_node(cmp_left);
3995         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
3996
3997         new_op = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg, new_cmp_left,
3998                                     new_cmp_right, nomem, pnc);
3999         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, cmp));
4000
4001         return new_op;
4002 }
4003
4004 /**
4005  * Transform and potentially renumber Proj nodes.
4006  */
4007 static ir_node *gen_Proj(ir_node *node) {
4008         ir_graph *irg  = current_ir_graph;
4009         dbg_info *dbgi = get_irn_dbg_info(node);
4010         ir_node  *pred = get_Proj_pred(node);
4011         long     proj  = get_Proj_proj(node);
4012
4013         if (is_Store(pred) || be_is_FrameStore(pred)) {
4014                 if (proj == pn_Store_M) {
4015                         return be_transform_node(pred);
4016                 } else {
4017                         assert(0);
4018                         return new_r_Bad(irg);
4019                 }
4020         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
4021                 return gen_Proj_Load(node);
4022         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4023                 return gen_Proj_DivMod(node);
4024         } else if (is_CopyB(pred)) {
4025                 return gen_Proj_CopyB(node);
4026         } else if (is_Quot(pred)) {
4027                 return gen_Proj_Quot(node);
4028         } else if (is_ia32_l_vfdiv(pred)) {
4029                 return gen_Proj_l_vfdiv(node);
4030         } else if (be_is_SubSP(pred)) {
4031                 return gen_Proj_be_SubSP(node);
4032         } else if (be_is_AddSP(pred)) {
4033                 return gen_Proj_be_AddSP(node);
4034         } else if (be_is_Call(pred)) {
4035                 return gen_Proj_be_Call(node);
4036         } else if (is_Cmp(pred)) {
4037                 return gen_Proj_Cmp(node);
4038         } else if (get_irn_op(pred) == op_Start) {
4039                 if (proj == pn_Start_X_initial_exec) {
4040                         ir_node *block = get_nodes_block(pred);
4041                         ir_node *jump;
4042
4043                         /* we exchange the ProjX with a jump */
4044                         block = be_transform_node(block);
4045                         jump  = new_rd_Jmp(dbgi, irg, block);
4046                         return jump;
4047                 }
4048                 if (node == be_get_old_anchor(anchor_tls)) {
4049                         return gen_Proj_tls(node);
4050                 }
4051         } else {
4052                 ir_node *new_pred = be_transform_node(pred);
4053                 ir_node *block    = be_transform_node(get_nodes_block(node));
4054                 ir_mode *mode     = get_irn_mode(node);
4055                 if (mode_needs_gp_reg(mode)) {
4056                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4057                                                        get_Proj_proj(node));
4058 #ifdef DEBUG_libfirm
4059                         new_proj->node_nr = node->node_nr;
4060 #endif
4061                         return new_proj;
4062                 }
4063         }
4064
4065         return be_duplicate_node(node);
4066 }
4067
4068 /**
4069  * Enters all transform functions into the generic pointer
4070  */
4071 static void register_transformers(void) {
4072         ir_op *op_Max, *op_Min, *op_Mulh;
4073
4074         /* first clear the generic function pointer for all ops */
4075         clear_irp_opcodes_generic_func();
4076
4077 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4078 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4079
4080         GEN(Add);
4081         GEN(Sub);
4082         GEN(Mul);
4083         GEN(And);
4084         GEN(Or);
4085         GEN(Eor);
4086
4087         GEN(Shl);
4088         GEN(Shr);
4089         GEN(Shrs);
4090         GEN(Rot);
4091
4092         GEN(Quot);
4093
4094         GEN(Div);
4095         GEN(Mod);
4096         GEN(DivMod);
4097
4098         GEN(Minus);
4099         GEN(Conv);
4100         GEN(Abs);
4101         GEN(Not);
4102
4103         GEN(Load);
4104         GEN(Store);
4105         GEN(Cond);
4106
4107         GEN(ASM);
4108         GEN(CopyB);
4109         //GEN(Mux);
4110         BAD(Mux);
4111         GEN(Psi);
4112         GEN(Proj);
4113         GEN(Phi);
4114
4115         /* transform ops from intrinsic lowering */
4116         GEN(ia32_l_Add);
4117         GEN(ia32_l_Adc);
4118         GEN(ia32_l_Sub);
4119         GEN(ia32_l_Sbb);
4120         GEN(ia32_l_Neg);
4121         GEN(ia32_l_Mul);
4122         GEN(ia32_l_Xor);
4123         GEN(ia32_l_IMul);
4124         GEN(ia32_l_Shl);
4125         GEN(ia32_l_Shr);
4126         GEN(ia32_l_Sar);
4127         GEN(ia32_l_ShlD);
4128         GEN(ia32_l_ShrD);
4129         GEN(ia32_l_vfdiv);
4130         GEN(ia32_l_vfprem);
4131         GEN(ia32_l_vfmul);
4132         GEN(ia32_l_vfsub);
4133         GEN(ia32_l_vfild);
4134         GEN(ia32_l_Load);
4135         /* GEN(ia32_l_vfist); TODO */
4136         GEN(ia32_l_Store);
4137         GEN(ia32_l_X87toSSE);
4138         GEN(ia32_l_SSEtoX87);
4139
4140         GEN(Const);
4141         GEN(SymConst);
4142
4143         /* we should never see these nodes */
4144         BAD(Raise);
4145         BAD(Sel);
4146         BAD(InstOf);
4147         BAD(Cast);
4148         BAD(Free);
4149         BAD(Tuple);
4150         BAD(Id);
4151         //BAD(Bad);
4152         BAD(Confirm);
4153         BAD(Filter);
4154         BAD(CallBegin);
4155         BAD(EndReg);
4156         BAD(EndExcept);
4157
4158         /* handle generic backend nodes */
4159         GEN(be_FrameAddr);
4160         //GEN(be_Call);
4161         GEN(be_Return);
4162         GEN(be_FrameLoad);
4163         GEN(be_FrameStore);
4164         GEN(be_StackParam);
4165         GEN(be_AddSP);
4166         GEN(be_SubSP);
4167         GEN(be_Copy);
4168
4169         /* set the register for all Unknown nodes */
4170         GEN(Unknown);
4171
4172         op_Max = get_op_Max();
4173         if (op_Max)
4174                 GEN(Max);
4175         op_Min = get_op_Min();
4176         if (op_Min)
4177                 GEN(Min);
4178         op_Mulh = get_op_Mulh();
4179         if (op_Mulh)
4180                 GEN(Mulh);
4181
4182 #undef GEN
4183 #undef BAD
4184 }
4185
4186 /**
4187  * Pre-transform all unknown and noreg nodes.
4188  */
4189 static void ia32_pretransform_node(void *arch_cg) {
4190         ia32_code_gen_t *cg = arch_cg;
4191
4192         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4193         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4194         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4195         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4196         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4197         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4198 }
4199
4200 /* do the transformation */
4201 void ia32_transform_graph(ia32_code_gen_t *cg) {
4202         register_transformers();
4203         env_cg = cg;
4204         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4205 }
4206
4207 void ia32_init_transform(void)
4208 {
4209         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4210 }