nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include "irargs_t.h"
  13 #include "irnode_t.h"
  14 #include "irgraph_t.h"
  15 #include "irmode_t.h"
  16 #include "iropt_t.h"
  17 #include "irop_t.h"
  18 #include "irprog_t.h"
  19 #include "iredges_t.h"
  20 #include "irgmod.h"
  21 #include "irvrfy.h"
  22 #include "ircons.h"
  23 #include "dbginfo.h"
  24 #include "debug.h"
  25
  26 #include "../benode_t.h"
  27 #include "../besched.h"
  28
  29 #include "bearch_ia32_t.h"
  30
  31 #include "ia32_nodes_attr.h"
  32 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  33 #include "ia32_transform.h"
  34 #include "ia32_new_nodes.h"
  35 #include "ia32_map_regs.h"
  36
  37 #include "gen_ia32_regalloc_if.h"
  38
  39 #ifdef NDEBUG
  40 #define SET_IA32_ORIG_NODE(n, o)
  41 #else
  42 #define SET_IA32_ORIG_NODE(n, o) set_ia32_orig_node(n, o);
  43 #endif /* NDEBUG */
  44
  45
  46 #define SFP_SIGN "0x80000000"
  47 #define DFP_SIGN "0x8000000000000000"
  48 #define SFP_ABS  "0x7FFFFFFF"
  49 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  50
  51 #define TP_SFP_SIGN "ia32_sfp_sign"
  52 #define TP_DFP_SIGN "ia32_dfp_sign"
  53 #define TP_SFP_ABS  "ia32_sfp_abs"
  54 #define TP_DFP_ABS  "ia32_dfp_abs"
  55
  56 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  57 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  58 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  59 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  60
  61 extern ir_op *get_op_Mulh(void);
  62
  63 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  64                                                                           ir_node *op1, ir_node *op2, ir_node *mem, ir_mode *mode);
  65
  66 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  67                                                                          ir_node *op, ir_node *mem, ir_mode *mode);
  68
  69 typedef enum {
  70         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  71 } ia32_known_const_t;
  72
  73 /****************************************************************************************************
  74  *                  _        _                        __                           _   _
  75  *                 | |      | |                      / _|                         | | (_)
  76  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  77  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  78  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  79  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  80  *
  81  ****************************************************************************************************/
  82
  83 /**
  84  * Gets the Proj with number pn from irn.
  85  */
  86 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
  87         const ir_edge_t *edge;
  88         ir_node   *proj;
  89         assert(get_irn_mode(irn) == mode_T && "need mode_T");
  90
  91         foreach_out_edge(irn, edge) {
  92                 proj = get_edge_src_irn(edge);
  93
  94                 if (get_Proj_proj(proj) == pn)
  95                         return proj;
  96         }
  97
  98         return NULL;
  99 }
 100
 101 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 102 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
 103         static const struct {
 104                 const char *tp_name;
 105                 const char *ent_name;
 106                 const char *cnst_str;
 107         } names [ia32_known_const_max] = {
 108                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 109                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 110                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 111                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 112         };
 113         static struct entity *ent_cache[ia32_known_const_max];
 114
 115         const char    *tp_name, *ent_name, *cnst_str;
 116         ir_type       *tp;
 117         ir_node       *cnst;
 118         ir_graph      *rem;
 119         entity        *ent;
 120         tarval        *tv;
 121
 122         ent_name = names[kct].ent_name;
 123         if (! ent_cache[kct]) {
 124                 tp_name  = names[kct].tp_name;
 125                 cnst_str = names[kct].cnst_str;
 126
 127                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 128                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 129                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 130
 131                 set_entity_ld_ident(ent, get_entity_ident(ent));
 132                 set_entity_visibility(ent, visibility_local);
 133                 set_entity_variability(ent, variability_constant);
 134                 set_entity_allocation(ent, allocation_static);
 135
 136                 /* we create a new entity here: It's initialization must resist on the
 137                     const code irg */
 138                 rem = current_ir_graph;
 139                 current_ir_graph = get_const_code_irg();
 140                 cnst = new_Const(mode, tv);
 141                 current_ir_graph = rem;
 142
 143                 set_atomic_ent_value(ent, cnst);
 144
 145                 /* cache the entry */
 146                 ent_cache[kct] = ent;
 147         }
 148
 149         return get_entity_ident(ent_cache[kct]);
 150 }
 151
 152 #ifndef NDEBUG
 153 /**
 154  * Prints the old node name on cg obst and returns a pointer to it.
 155  */
 156 const char *get_old_node_name(ia32_transform_env_t *env) {
 157         ia32_isa_t *isa = (ia32_isa_t *)env->cg->arch_env->isa;
 158
 159         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", env->irn);
 160         obstack_1grow(isa->name_obst, 0);
 161         isa->name_obst_size += obstack_object_size(isa->name_obst);
 162         return obstack_finish(isa->name_obst);
 163 }
 164 #endif /* NDEBUG */
 165
 166 /* determine if one operator is an Imm */
 167 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 168         if (op1)
 169                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 170         else return is_ia32_Cnst(op2) ? op2 : NULL;
 171 }
 172
 173 /* determine if one operator is not an Imm */
 174 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 175         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 176 }
 177
 178
 179 /**
 180  * Construct a standard binary operation, set AM and immediate if required.
 181  *
 182  * @param env   The transformation environment
 183  * @param op1   The first operand
 184  * @param op2   The second operand
 185  * @param func  The node constructor function
 186  * @return The constructed ia32 node.
 187  */
 188 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 189         ir_node           *new_op   = NULL;
 190         ir_mode           *mode     = env->mode;
 191         dbg_info          *dbg      = env->dbg;
 192         ir_graph          *irg      = env->irg;
 193         ir_node           *block    = env->block;
 194         firm_dbg_module_t *mod      = env->mod;
 195         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 196         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 197         ir_node           *nomem    = new_NoMem();
 198         ir_node           *expr_op, *imm_op;
 199
 200         /* Check if immediate optimization is on and */
 201         /* if it's an operation with immediate.      */
 202         if (! env->cg->opt.immops) {
 203                 expr_op = op1;
 204                 imm_op  = NULL;
 205         }
 206         else if (is_op_commutative(get_irn_op(env->irn))) {
 207                 imm_op  = get_immediate_op(op1, op2);
 208                 expr_op = get_expr_op(op1, op2);
 209         }
 210         else {
 211                 imm_op  = get_immediate_op(NULL, op2);
 212                 expr_op = get_expr_op(op1, op2);
 213         }
 214
 215         assert((expr_op || imm_op) && "invalid operands");
 216
 217         if (!expr_op) {
 218                 /* We have two consts here: not yet supported */
 219                 imm_op = NULL;
 220         }
 221
 222         if (mode_is_float(mode)) {
 223                 /* floating point operations */
 224                 if (imm_op) {
 225                         DB((mod, LEVEL_1, "FP with immediate ..."));
 226                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem, mode_T);
 227                         set_ia32_Immop_attr(new_op, imm_op);
 228                         set_ia32_am_support(new_op, ia32_am_None);
 229                 }
 230                 else {
 231                         DB((mod, LEVEL_1, "FP binop ..."));
 232                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 233                         set_ia32_am_support(new_op, ia32_am_Source);
 234                 }
 235         }
 236         else {
 237                 /* integer operations */
 238                 if (imm_op) {
 239                         /* This is expr + const */
 240                         DB((mod, LEVEL_1, "INT with immediate ..."));
 241                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem, mode_T);
 242                         set_ia32_Immop_attr(new_op, imm_op);
 243
 244                         /* set AM support */
 245                         set_ia32_am_support(new_op, ia32_am_Dest);
 246                 }
 247                 else {
 248                         DB((mod, LEVEL_1, "INT binop ..."));
 249                         /* This is a normal operation */
 250                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 251
 252                         /* set AM support */
 253                         set_ia32_am_support(new_op, ia32_am_Full);
 254                 }
 255         }
 256
 257         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 258
 259         set_ia32_res_mode(new_op, mode);
 260
 261         if (is_op_commutative(get_irn_op(env->irn))) {
 262                 set_ia32_commutative(new_op);
 263         }
 264
 265         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 266 }
 267
 268
 269
 270 /**
 271  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 272  *
 273  * @param env   The transformation environment
 274  * @param op1   The first operand
 275  * @param op2   The second operand
 276  * @param func  The node constructor function
 277  * @return The constructed ia32 node.
 278  */
 279 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 280         ir_node           *new_op = NULL;
 281         ir_mode           *mode   = env->mode;
 282         dbg_info          *dbg    = env->dbg;
 283         ir_graph          *irg    = env->irg;
 284         ir_node           *block  = env->block;
 285         firm_dbg_module_t *mod    = env->mod;
 286         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 287         ir_node           *nomem  = new_NoMem();
 288         ir_node           *expr_op, *imm_op;
 289         tarval            *tv;
 290
 291         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 292
 293         /* Check if immediate optimization is on and */
 294         /* if it's an operation with immediate.      */
 295         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 296         expr_op = get_expr_op(op1, op2);
 297
 298         assert((expr_op || imm_op) && "invalid operands");
 299
 300         if (!expr_op) {
 301                 /* We have two consts here: not yet supported */
 302                 imm_op = NULL;
 303         }
 304
 305         /* Limit imm_op within range imm8 */
 306         if (imm_op) {
 307                 tv = get_ia32_Immop_tarval(imm_op);
 308
 309                 if (tv) {
 310                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 311                 }
 312                 else {
 313                         imm_op = NULL;
 314                 }
 315         }
 316
 317         /* integer operations */
 318         if (imm_op) {
 319                 /* This is shift/rot with const */
 320                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 321
 322                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 323                 set_ia32_Immop_attr(new_op, imm_op);
 324         }
 325         else {
 326                 /* This is a normal shift/rot */
 327                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 328                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 329         }
 330
 331         /* set AM support */
 332         set_ia32_am_support(new_op, ia32_am_Dest);
 333
 334         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 335
 336         set_ia32_res_mode(new_op, mode);
 337
 338         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 339 }
 340
 341
 342 /**
 343  * Construct a standard unary operation, set AM and immediate if required.
 344  *
 345  * @param env   The transformation environment
 346  * @param op    The operand
 347  * @param func  The node constructor function
 348  * @return The constructed ia32 node.
 349  */
 350 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 351         ir_node           *new_op = NULL;
 352         ir_mode           *mode   = env->mode;
 353         dbg_info          *dbg    = env->dbg;
 354         firm_dbg_module_t *mod    = env->mod;
 355         ir_graph          *irg    = env->irg;
 356         ir_node           *block  = env->block;
 357         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 358         ir_node           *nomem  = new_NoMem();
 359
 360         new_op = func(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
 361
 362         if (mode_is_float(mode)) {
 363                 DB((mod, LEVEL_1, "FP unop ..."));
 364                 /* floating point operations don't support implicit store */
 365                 set_ia32_am_support(new_op, ia32_am_None);
 366         }
 367         else {
 368                 DB((mod, LEVEL_1, "INT unop ..."));
 369                 set_ia32_am_support(new_op, ia32_am_Dest);
 370         }
 371
 372         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 373
 374         set_ia32_res_mode(new_op, mode);
 375
 376         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 377 }
 378
 379
 380
 381 /**
 382  * Creates an ia32 Add with immediate.
 383  *
 384  * @param env       The transformation environment
 385  * @param expr_op   The expression operator
 386  * @param const_op  The constant
 387  * @return the created ia32 Add node
 388  */
 389 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 390         ir_node                *new_op     = NULL;
 391         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 392         firm_dbg_module_t      *mod        = env->mod;
 393         dbg_info               *dbg        = env->dbg;
 394         ir_graph               *irg        = env->irg;
 395         ir_node                *block      = env->block;
 396         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 397         ir_node                *nomem      = new_NoMem();
 398         int                     normal_add = 1;
 399         tarval_classification_t class_tv, class_negtv;
 400
 401         /* try to optimize to inc/dec  */
 402         if (env->cg->opt.incdec && tv) {
 403                 /* optimize tarvals */
 404                 class_tv    = classify_tarval(tv);
 405                 class_negtv = classify_tarval(tarval_neg(tv));
 406
 407                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 408                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 409                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 410                         normal_add = 0;
 411                 }
 412                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 413                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 414                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 415                         normal_add = 0;
 416                 }
 417         }
 418
 419         if (normal_add) {
 420                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 421                 set_ia32_Immop_attr(new_op, const_op);
 422         }
 423
 424         return new_op;
 425 }
 426
 427 /**
 428  * Creates an ia32 Add.
 429  *
 430  * @param dbg       firm node dbg
 431  * @param block     the block the new node should belong to
 432  * @param op1       first operator
 433  * @param op2       second operator
 434  * @param mode      node mode
 435  * @return the created ia32 Add node
 436  */
 437 static ir_node *gen_Add(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 438         ir_node  *new_op = NULL;
 439         dbg_info *dbg    = env->dbg;
 440         ir_mode  *mode   = env->mode;
 441         ir_graph *irg    = env->irg;
 442         ir_node  *block  = env->block;
 443         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 444         ir_node  *nomem  = new_NoMem();
 445         ir_node  *expr_op, *imm_op;
 446
 447         /* Check if immediate optimization is on and */
 448         /* if it's an operation with immediate.      */
 449         imm_op  = env->cg->opt.immops ? get_immediate_op(op1, op2) : NULL;
 450         expr_op = get_expr_op(op1, op2);
 451
 452         assert((expr_op || imm_op) && "invalid operands");
 453
 454         if (mode_is_float(mode)) {
 455                 if (USE_SSE2(env->cg))
 456                         return gen_binop(env, op1, op2, new_rd_ia32_fAdd);
 457                 else {
 458                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 459                 }
 460         }
 461         else {
 462                 /* integer ADD */
 463                 if (!expr_op) {
 464                         /* No expr_op means, that we have two const - one symconst and */
 465                         /* one tarval or another symconst - because this case is not   */
 466                         /* covered by constant folding                                 */
 467
 468                         new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 469                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 470                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 471
 472                         /* set AM support */
 473                         set_ia32_am_support(new_op, ia32_am_Source);
 474                         set_ia32_op_type(new_op, ia32_AddrModeS);
 475                         set_ia32_am_flavour(new_op, ia32_am_O);
 476
 477                         /* Lea doesn't need a Proj */
 478                         return new_op;
 479                 }
 480                 else if (imm_op) {
 481                         /* This is expr + const */
 482                         new_op = gen_imm_Add(env, expr_op, imm_op);
 483
 484                         /* set AM support */
 485                         set_ia32_am_support(new_op, ia32_am_Dest);
 486                 }
 487                 else {
 488                         /* This is a normal add */
 489                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 490
 491                         /* set AM support */
 492                         set_ia32_am_support(new_op, ia32_am_Full);
 493                 }
 494         }
 495
 496         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 497
 498         set_ia32_res_mode(new_op, mode);
 499
 500         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 501 }
 502
 503
 504
 505 /**
 506  * Creates an ia32 Mul.
 507  *
 508  * @param dbg       firm node dbg
 509  * @param block     the block the new node should belong to
 510  * @param op1       first operator
 511  * @param op2       second operator
 512  * @param mode      node mode
 513  * @return the created ia32 Mul node
 514  */
 515 static ir_node *gen_Mul(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 516         ir_node *new_op;
 517
 518         if (mode_is_float(env->mode)) {
 519                 if (USE_SSE2(env->cg))
 520                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMul);
 521                 else
 522                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 523         }
 524         else {
 525                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 526         }
 527
 528         return new_op;
 529 }
 530
 531
 532
 533 /**
 534  * Creates an ia32 Mulh.
 535  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 536  * this result while Mul returns the lower 32 bit.
 537  *
 538  * @param env   The transformation environment
 539  * @param op1   The first operator
 540  * @param op2   The second operator
 541  * @return the created ia32 Mulh node
 542  */
 543 static ir_node *gen_Mulh(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 544         ir_node *proj_EAX, *proj_EDX, *mulh;
 545         ir_node *in[1];
 546
 547         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 548         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 549         mulh     = get_Proj_pred(proj_EAX);
 550         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 551
 552         /* to be on the save side */
 553         set_Proj_proj(proj_EAX, pn_EAX);
 554
 555         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 556                 /* Mulh with const cannot have AM */
 557                 set_ia32_am_support(mulh, ia32_am_None);
 558         }
 559         else {
 560                 /* Mulh cannot have AM for destination */
 561                 set_ia32_am_support(mulh, ia32_am_Source);
 562         }
 563
 564         in[0] = proj_EAX;
 565
 566         /* keep EAX */
 567         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 568
 569         return proj_EDX;
 570 }
 571
 572
 573
 574 /**
 575  * Creates an ia32 And.
 576  *
 577  * @param env   The transformation environment
 578  * @param op1   The first operator
 579  * @param op2   The second operator
 580  * @return The created ia32 And node
 581  */
 582 static ir_node *gen_And(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 583         assert (! mode_is_float(env->mode));
 584         return gen_binop(env, op1, op2, new_rd_ia32_And);
 585 }
 586
 587
 588
 589 /**
 590  * Creates an ia32 Or.
 591  *
 592  * @param env   The transformation environment
 593  * @param op1   The first operator
 594  * @param op2   The second operator
 595  * @return The created ia32 Or node
 596  */
 597 static ir_node *gen_Or(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 598         assert (! mode_is_float(env->mode));
 599         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 600 }
 601
 602
 603
 604 /**
 605  * Creates an ia32 Eor.
 606  *
 607  * @param env   The transformation environment
 608  * @param op1   The first operator
 609  * @param op2   The second operator
 610  * @return The created ia32 Eor node
 611  */
 612 static ir_node *gen_Eor(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 613         assert(! mode_is_float(env->mode));
 614         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 615 }
 616
 617
 618
 619 /**
 620  * Creates an ia32 Max.
 621  *
 622  * @param env      The transformation environment
 623  * @param op1      The first operator
 624  * @param op2      The second operator
 625  * @return the created ia32 Max node
 626  */
 627 static ir_node *gen_Max(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 628         ir_node *new_op;
 629
 630         if (mode_is_float(env->mode)) {
 631                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMax);
 632         }
 633         else {
 634                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 635                 set_ia32_am_support(new_op, ia32_am_None);
 636                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 637         }
 638
 639         return new_op;
 640 }
 641
 642
 643
 644 /**
 645  * Creates an ia32 Min.
 646  *
 647  * @param env      The transformation environment
 648  * @param op1      The first operator
 649  * @param op2      The second operator
 650  * @return the created ia32 Min node
 651  */
 652 static ir_node *gen_Min(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 653         ir_node *new_op;
 654
 655         if (mode_is_float(env->mode)) {
 656                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMin);
 657         }
 658         else {
 659                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 660                 set_ia32_am_support(new_op, ia32_am_None);
 661                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 662         }
 663
 664         return new_op;
 665 }
 666
 667
 668
 669 /**
 670  * Creates an ia32 Sub with immediate.
 671  *
 672  * @param env   The transformation environment
 673  * @param op1   The first operator
 674  * @param op2   The second operator
 675  * @return The created ia32 Sub node
 676  */
 677 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 678         ir_node                *new_op     = NULL;
 679         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 680         firm_dbg_module_t      *mod        = env->mod;
 681         dbg_info               *dbg        = env->dbg;
 682         ir_graph               *irg        = env->irg;
 683         ir_node                *block      = env->block;
 684         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 685         ir_node                *nomem      = new_NoMem();
 686         int                     normal_sub = 1;
 687         tarval_classification_t class_tv, class_negtv;
 688
 689         /* try to optimize to inc/dec  */
 690         if (env->cg->opt.incdec && tv) {
 691                 /* optimize tarvals */
 692                 class_tv    = classify_tarval(tv);
 693                 class_negtv = classify_tarval(tarval_neg(tv));
 694
 695                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 696                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 697                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 698                         normal_sub = 0;
 699                 }
 700                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 701                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 702                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 703                         normal_sub = 0;
 704                 }
 705         }
 706
 707         if (normal_sub) {
 708                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 709                 set_ia32_Immop_attr(new_op, const_op);
 710         }
 711
 712         return new_op;
 713 }
 714
 715 /**
 716  * Creates an ia32 Sub.
 717  *
 718  * @param env   The transformation environment
 719  * @param op1   The first operator
 720  * @param op2   The second operator
 721  * @return The created ia32 Sub node
 722  */
 723 static ir_node *gen_Sub(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 724         ir_node  *new_op = NULL;
 725         dbg_info *dbg    = env->dbg;
 726         ir_mode  *mode   = env->mode;
 727         ir_graph *irg    = env->irg;
 728         ir_node  *block  = env->block;
 729         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 730         ir_node  *nomem  = new_NoMem();
 731         ir_node  *expr_op, *imm_op;
 732
 733         /* Check if immediate optimization is on and */
 734         /* if it's an operation with immediate.      */
 735         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 736         expr_op = get_expr_op(op1, op2);
 737
 738         assert((expr_op || imm_op) && "invalid operands");
 739
 740         if (mode_is_float(mode)) {
 741                 if (USE_SSE2(env->cg))
 742                         return gen_binop(env, op1, op2, new_rd_ia32_fSub);
 743                 else
 744                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 745         }
 746         else {
 747                 /* integer SUB */
 748                 if (!expr_op) {
 749                         /* No expr_op means, that we have two const - one symconst and */
 750                         /* one tarval or another symconst - because this case is not   */
 751                         /* covered by constant folding                                 */
 752
 753                         new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 754                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 755                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 756
 757                         /* set AM support */
 758                         set_ia32_am_support(new_op, ia32_am_Source);
 759                         set_ia32_op_type(new_op, ia32_AddrModeS);
 760                         set_ia32_am_flavour(new_op, ia32_am_O);
 761
 762                         /* Lea doesn't need a Proj */
 763                         return new_op;
 764                 }
 765                 else if (imm_op) {
 766                         /* This is expr - const */
 767                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 768
 769                         /* set AM support */
 770                         set_ia32_am_support(new_op, ia32_am_Dest);
 771                 }
 772                 else {
 773                         /* This is a normal sub */
 774                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 775
 776                         /* set AM support */
 777                         set_ia32_am_support(new_op, ia32_am_Full);
 778                 }
 779         }
 780
 781         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 782
 783         set_ia32_res_mode(new_op, mode);
 784
 785         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 786 }
 787
 788
 789
 790 /**
 791  * Generates an ia32 DivMod with additional infrastructure for the
 792  * register allocator if needed.
 793  *
 794  * @param env      The transformation environment
 795  * @param dividend -no comment- :)
 796  * @param divisor  -no comment- :)
 797  * @param dm_flav  flavour_Div/Mod/DivMod
 798  * @return The created ia32 DivMod node
 799  */
 800 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 801         ir_node  *res, *proj;
 802         ir_node  *edx_node, *cltd;
 803         ir_node  *in_keep[1];
 804         dbg_info *dbg   = env->dbg;
 805         ir_graph *irg   = env->irg;
 806         ir_node  *block = env->block;
 807         ir_mode  *mode  = env->mode;
 808         ir_node  *irn   = env->irn;
 809         ir_node  *mem;
 810
 811         switch (dm_flav) {
 812                 case flavour_Div:
 813                         mem  = get_Div_mem(irn);
 814                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 815                         break;
 816                 case flavour_Mod:
 817                         mem  = get_Mod_mem(irn);
 818                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 819                         break;
 820                 case flavour_DivMod:
 821                         mem  = get_DivMod_mem(irn);
 822                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 823                         break;
 824                 default:
 825                         assert(0);
 826         }
 827
 828         if (mode_is_signed(mode)) {
 829                 /* in signed mode, we need to sign extend the dividend */
 830                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend, mode_T);
 831                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EAX);
 832                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EDX);
 833         }
 834         else {
 835                 edx_node = new_rd_ia32_Const(dbg, irg, block, mode_Iu);
 836                 set_ia32_Const_type(edx_node, ia32_Const);
 837                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 838         }
 839
 840         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, mode_T);
 841
 842         set_ia32_flavour(res, dm_flav);
 843         set_ia32_n_res(res, 2);
 844
 845         /* Only one proj is used -> We must add a second proj and */
 846         /* connect this one to a Keep node to eat up the second   */
 847         /* destroyed register.                                    */
 848         if (get_irn_n_edges(irn) == 1) {
 849                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 850                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 851
 852                 if (get_Proj_proj(proj) == pn_DivMod_res_div) {
 853                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 854                 }
 855                 else {
 856                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 857                 }
 858
 859                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 860         }
 861
 862         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
 863
 864         set_ia32_res_mode(res, mode_Is);
 865
 866         return res;
 867 }
 868
 869
 870 /**
 871  * Wrapper for generate_DivMod. Sets flavour_Mod.
 872  */
 873 static ir_node *gen_Mod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 874         return generate_DivMod(env, op1, op2, flavour_Mod);
 875 }
 876
 877
 878
 879 /**
 880  * Wrapper for generate_DivMod. Sets flavour_Div.
 881  */
 882 static ir_node *gen_Div(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 883         return generate_DivMod(env, op1, op2, flavour_Div);
 884 }
 885
 886
 887
 888 /**
 889  * Wrapper for generate_DivMod. Sets flavour_DivMod.
 890  */
 891 static ir_node *gen_DivMod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 892         return generate_DivMod(env, op1, op2, flavour_DivMod);
 893 }
 894
 895
 896
 897 /**
 898  * Creates an ia32 floating Div.
 899  *
 900  * @param env   The transformation environment
 901  * @param op1   The first operator
 902  * @param op2   The second operator
 903  * @return The created ia32 fDiv node
 904  */
 905 static ir_node *gen_Quot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 906         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 907         ir_node *new_op;
 908         ir_node *nomem = new_rd_NoMem(env->irg);
 909
 910         if (USE_SSE2(env->cg)) {
 911
 912                 if (is_ia32_fConst(op2)) {
 913                         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem, mode_T);
 914                         set_ia32_am_support(new_op, ia32_am_None);
 915                         set_ia32_Immop_attr(new_op, op2);
 916                 }
 917                 else {
 918                         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, mode_T);
 919                         set_ia32_am_support(new_op, ia32_am_Source);
 920                 }
 921         }
 922         else {
 923                         new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, mode_T);
 924                         set_ia32_am_support(new_op, ia32_am_Source);
 925         }
 926         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
 927         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
 928
 929         return new_op;
 930 }
 931
 932
 933
 934 /**
 935  * Creates an ia32 Shl.
 936  *
 937  * @param env   The transformation environment
 938  * @param op1   The first operator
 939  * @param op2   The second operator
 940  * @return The created ia32 Shl node
 941  */
 942 static ir_node *gen_Shl(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 943         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shl);
 944 }
 945
 946
 947
 948 /**
 949  * Creates an ia32 Shr.
 950  *
 951  * @param env   The transformation environment
 952  * @param op1   The first operator
 953  * @param op2   The second operator
 954  * @return The created ia32 Shr node
 955  */
 956 static ir_node *gen_Shr(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 957         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shr);
 958 }
 959
 960
 961
 962 /**
 963  * Creates an ia32 Shrs.
 964  *
 965  * @param env   The transformation environment
 966  * @param op1   The first operator
 967  * @param op2   The second operator
 968  * @return The created ia32 Shrs node
 969  */
 970 static ir_node *gen_Shrs(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 971         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shrs);
 972 }
 973
 974
 975
 976 /**
 977  * Creates an ia32 RotL.
 978  *
 979  * @param env   The transformation environment
 980  * @param op1   The first operator
 981  * @param op2   The second operator
 982  * @return The created ia32 RotL node
 983  */
 984 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 985         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
 986 }
 987
 988
 989
 990 /**
 991  * Creates an ia32 RotR.
 992  * NOTE: There is no RotR with immediate because this would always be a RotL
 993  *       "imm-mode_size_bits" which can be pre-calculated.
 994  *
 995  * @param env   The transformation environment
 996  * @param op1   The first operator
 997  * @param op2   The second operator
 998  * @return The created ia32 RotR node
 999  */
1000 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1001         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1002 }
1003
1004
1005
1006 /**
1007  * Creates an ia32 RotR or RotL (depending on the found pattern).
1008  *
1009  * @param env   The transformation environment
1010  * @param op1   The first operator
1011  * @param op2   The second operator
1012  * @return The created ia32 RotL or RotR node
1013  */
1014 static ir_node *gen_Rot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1015         ir_node *rotate = NULL;
1016
1017         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1018                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1019                  that means we can create a RotR instead of an Add and a RotL */
1020
1021         if (is_Proj(op2)) {
1022                 ir_node *pred = get_Proj_pred(op2);
1023
1024                 if (is_ia32_Add(pred)) {
1025                         ir_node *pred_pred = get_irn_n(pred, 2);
1026                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1027                         long     bits      = get_mode_size_bits(env->mode);
1028
1029                         if (is_Proj(pred_pred)) {
1030                                 pred_pred = get_Proj_pred(pred_pred);
1031                         }
1032
1033                         if (is_ia32_Minus(pred_pred) &&
1034                                 tarval_is_long(tv)       &&
1035                                 get_tarval_long(tv) == bits)
1036                         {
1037                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1038                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1039                         }
1040
1041                 }
1042         }
1043
1044         if (!rotate) {
1045                 rotate = gen_RotL(env, op1, op2);
1046         }
1047
1048         return rotate;
1049 }
1050
1051
1052
1053 /**
1054  * Transforms a Minus node.
1055  *
1056  * @param env   The transformation environment
1057  * @param op    The operator
1058  * @return The created ia32 Minus node
1059  */
1060 static ir_node *gen_Minus(ia32_transform_env_t *env, ir_node *op) {
1061         ident   *name;
1062         ir_node *new_op;
1063         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1064         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1065         ir_node *nomem    = new_rd_NoMem(env->irg);
1066         int      size;
1067
1068         if (mode_is_float(env->mode)) {
1069                 if (USE_SSE2(env->cg)) {
1070                         new_op = new_rd_ia32_fEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1071
1072                         size   = get_mode_size_bits(env->mode);
1073                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1074
1075                         set_ia32_sc(new_op, name);
1076
1077                         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1078
1079                         set_ia32_res_mode(new_op, env->mode);
1080                         set_ia32_immop_type(new_op, ia32_ImmSymConst);
1081
1082                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1083                 }
1084                 else {
1085                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1086                         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1087                 }
1088         }
1089         else {
1090                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1091         }
1092
1093         return new_op;
1094 }
1095
1096
1097
1098 /**
1099  * Transforms a Not node.
1100  *
1101  * @param env   The transformation environment
1102  * @param op    The operator
1103  * @return The created ia32 Not node
1104  */
1105 static ir_node *gen_Not(ia32_transform_env_t *env, ir_node *op) {
1106         assert (! mode_is_float(env->mode));
1107         return gen_unop(env, op, new_rd_ia32_Not);
1108 }
1109
1110
1111
1112 /**
1113  * Transforms an Abs node.
1114  *
1115  * @param env   The transformation environment
1116  * @param op    The operator
1117  * @return The created ia32 Abs node
1118  */
1119 static ir_node *gen_Abs(ia32_transform_env_t *env, ir_node *op) {
1120         ir_node  *res, *p_eax, *p_edx;
1121         dbg_info *dbg      = env->dbg;
1122         ir_mode  *mode     = env->mode;
1123         ir_graph *irg      = env->irg;
1124         ir_node  *block    = env->block;
1125         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1126         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1127         ir_node  *nomem    = new_NoMem();
1128         int       size;
1129         ident    *name;
1130
1131         if (mode_is_float(mode)) {
1132                 if (USE_SSE2(env->cg)) {
1133                         res = new_rd_ia32_fAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1134
1135                         size   = get_mode_size_bits(mode);
1136                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1137
1138                         set_ia32_sc(res, name);
1139
1140                         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1141
1142                         set_ia32_res_mode(res, mode);
1143                         set_ia32_immop_type(res, ia32_ImmSymConst);
1144
1145                         res = new_rd_Proj(dbg, irg, block, res, mode, 0);
1146                 }
1147                 else {
1148                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1149                         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1150                 }
1151         }
1152         else {
1153                 res   = new_rd_ia32_Cdq(dbg, irg, block, op, mode_T);
1154                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1155                 set_ia32_res_mode(res, mode);
1156
1157                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_EAX);
1158                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_EDX);
1159
1160                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem, mode_T);
1161                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1162                 set_ia32_res_mode(res, mode);
1163
1164                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1165
1166                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem, mode_T);
1167                 SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1168                 set_ia32_res_mode(res, mode);
1169
1170                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1171         }
1172
1173         return res;
1174 }
1175
1176
1177
1178 /**
1179  * Transforms a Load.
1180  *
1181  * @param mod     the debug module
1182  * @param block   the block the new node should belong to
1183  * @param node    the ir Load node
1184  * @param mode    node mode
1185  * @return the created ia32 Load node
1186  */
1187 static ir_node *gen_Load(ia32_transform_env_t *env) {
1188         ir_node    *node  = env->irn;
1189         ir_node    *noreg = ia32_new_NoReg_gp(env->cg);
1190         ir_node    *ptr   = get_Load_ptr(node);
1191         ir_mode    *mode  = get_Load_mode(node);
1192         const char *offs  = NULL;
1193         ir_node *new_op;
1194         ia32_am_flavour_t am_flav = ia32_B;
1195
1196         /* address might be a constant (symconst or absolute address) */
1197         if (is_ia32_Const(ptr)) {
1198                 offs = get_ia32_cnst(ptr);
1199                 ptr  = noreg;
1200         }
1201
1202         if (mode_is_float(mode)) {
1203                 if (USE_SSE2(env->cg))
1204                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, get_Load_mem(node), env->mode);
1205                 else
1206                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, get_Load_mem(node), env->mode);
1207         }
1208         else {
1209                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, get_Load_mem(node), env->mode);
1210         }
1211
1212         /* base is an constant address */
1213         if (offs) {
1214                 add_ia32_am_offs(new_op, offs);
1215                 am_flav = ia32_O;
1216         }
1217
1218         set_ia32_am_support(new_op, ia32_am_Source);
1219         set_ia32_op_type(new_op, ia32_AddrModeS);
1220         set_ia32_am_flavour(new_op, am_flav);
1221         set_ia32_ls_mode(new_op, mode);
1222
1223         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1224
1225         return new_op;
1226 }
1227
1228
1229
1230 /**
1231  * Transforms a Store.
1232  *
1233  * @param mod     the debug module
1234  * @param block   the block the new node should belong to
1235  * @param node    the ir Store node
1236  * @param mode    node mode
1237  * @return the created ia32 Store node
1238  */
1239 static ir_node *gen_Store(ia32_transform_env_t *env) {
1240         ir_node *node    = env->irn;
1241         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1242         ir_node *val     = get_Store_value(node);
1243         ir_node *ptr     = get_Store_ptr(node);
1244         ir_node *mem     = get_Store_mem(node);
1245         ir_mode *mode    = get_irn_mode(val);
1246         ir_node *sval    = val;
1247         const char *offs = NULL;
1248         ir_node *new_op;
1249         ia32_am_flavour_t am_flav = ia32_B;
1250   ia32_immop_type_t immop   = ia32_ImmNone;
1251
1252         /* in case of storing a const (but not a symconst) -> make it an attribute */
1253         if (is_ia32_Cnst(val)) {
1254                 switch (get_ia32_op_type(val)) {
1255                 case ia32_Const:
1256                         immop = ia32_ImmConst;
1257                         break;
1258                 case ia32_SymConst:
1259                         immop = ia32_ImmSymConst;
1260                         break;
1261                 default:
1262                         assert(0 && "unsupported Const type");
1263                 }
1264                 sval = noreg;
1265         }
1266
1267         /* address might be a constant (symconst or absolute address) */
1268         if (is_ia32_Const(ptr)) {
1269                 offs = get_ia32_cnst(ptr);
1270                 ptr  = noreg;
1271         }
1272
1273         if (mode_is_float(mode)) {
1274                 if (USE_SSE2(env->cg))
1275                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1276                 else
1277                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1278         }
1279         else if (get_mode_size_bits(mode) == 8) {
1280                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1281         }
1282         else {
1283                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1284         }
1285
1286         /* stored const is an attribute (saves a register) */
1287         if (is_ia32_Cnst(val)) {
1288                 set_ia32_Immop_attr(new_op, val);
1289         }
1290
1291         /* base is an constant address */
1292         if (offs) {
1293                 add_ia32_am_offs(new_op, offs);
1294                 am_flav = ia32_O;
1295         }
1296
1297         set_ia32_am_support(new_op, ia32_am_Dest);
1298         set_ia32_op_type(new_op, ia32_AddrModeD);
1299         set_ia32_am_flavour(new_op, am_flav);
1300         set_ia32_ls_mode(new_op, get_irn_mode(val));
1301         set_ia32_immop_type(new_op, immop);
1302
1303         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1304
1305         return new_op;
1306 }
1307
1308
1309
1310 /**
1311  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1312  *
1313  * @param env   The transformation environment
1314  * @return The transformed node.
1315  */
1316 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1317         dbg_info *dbg      = env->dbg;
1318         ir_graph *irg      = env->irg;
1319         ir_node  *block    = env->block;
1320         ir_node  *node     = env->irn;
1321         ir_node  *sel      = get_Cond_selector(node);
1322         ir_mode  *sel_mode = get_irn_mode(sel);
1323         ir_node  *res      = NULL;
1324         ir_node  *pred     = NULL;
1325         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1326         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1327
1328         if (is_Proj(sel) && sel_mode == mode_b) {
1329                 ir_node  *nomem = new_NoMem();
1330
1331                 pred  = get_Proj_pred(sel);
1332
1333                 /* get both compare operators */
1334                 cmp_a = get_Cmp_left(pred);
1335                 cmp_b = get_Cmp_right(pred);
1336
1337                 /* check if we can use a CondJmp with immediate */
1338                 cnst = env->cg->opt.immops ? get_immediate_op(cmp_a, cmp_b) : NULL;
1339                 expr = get_expr_op(cmp_a, cmp_b);
1340
1341                 if (cnst && expr) {
1342                         pn_Cmp pnc = get_Proj_proj(sel);
1343
1344                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1345                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1346                                         /* a Cmp A =/!= 0 */
1347                                         ir_node    *op1  = expr;
1348                                         ir_node    *op2  = expr;
1349                                         ir_node    *and  = skip_Proj(expr);
1350                                         const char *cnst = NULL;
1351
1352                                         /* check, if expr is an only once used And operation */
1353                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1354                                                 op1 = get_irn_n(and, 2);
1355                                                 op2 = get_irn_n(and, 3);
1356
1357                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1358                                         }
1359                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2, mode_T);
1360                                         set_ia32_pncode(res, get_Proj_proj(sel));
1361
1362                                         if (cnst) {
1363                                                 copy_ia32_Immop_attr(res, and);
1364                                         }
1365
1366                                         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1367                                         return res;
1368                                 }
1369                         }
1370
1371                         if (mode_is_float(get_irn_mode(expr))) {
1372                                 res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1373                         }
1374                         else {
1375                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1376                         }
1377                         set_ia32_Immop_attr(res, cnst);
1378                 }
1379                 else {
1380                         if (mode_is_float(get_irn_mode(cmp_a))) {
1381                                 res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1382                         }
1383                         else {
1384                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1385                         }
1386                 }
1387
1388                 set_ia32_pncode(res, get_Proj_proj(sel));
1389                 set_ia32_am_support(res, ia32_am_Source);
1390         }
1391         else {
1392                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, sel, mode_T);
1393                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1394         }
1395
1396         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1397         return res;
1398 }
1399
1400
1401
1402 /**
1403  * Transforms a CopyB node.
1404  *
1405  * @param env   The transformation environment
1406  * @return The transformed node.
1407  */
1408 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1409         ir_node  *res   = NULL;
1410         dbg_info *dbg   = env->dbg;
1411         ir_graph *irg   = env->irg;
1412         ir_mode  *mode  = env->mode;
1413         ir_node  *block = env->block;
1414         ir_node  *node  = env->irn;
1415         ir_node  *src   = get_CopyB_src(node);
1416         ir_node  *dst   = get_CopyB_dst(node);
1417         ir_node  *mem   = get_CopyB_mem(node);
1418         int       size  = get_type_size_bytes(get_CopyB_type(node));
1419         int       rem;
1420
1421         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1422         /* then we need the size explicitly in ECX.                    */
1423         if (size >= 16 * 4) {
1424                 rem = size & 0x3; /* size % 4 */
1425                 size >>= 2;
1426
1427                 res = new_rd_ia32_Const(dbg, irg, block, mode_Is);
1428                 set_ia32_op_type(res, ia32_Const);
1429                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1430
1431                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1432                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1433         }
1434         else {
1435                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1436                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1437                 set_ia32_immop_type(res, ia32_ImmConst);
1438         }
1439
1440         SET_IA32_ORIG_NODE(res, get_old_node_name(env));
1441
1442         return res;
1443 }
1444
1445
1446
1447 /**
1448  * Transforms a Mux node into CMov.
1449  *
1450  * @param env   The transformation environment
1451  * @return The transformed node.
1452  */
1453 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1454         ir_node *node   = env->irn;
1455         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1456                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1457
1458         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1459
1460         return new_op;
1461 }
1462
1463
1464 /**
1465  * Following conversion rules apply:
1466  *
1467  *  INT -> INT
1468  * ============
1469  *  1) n bit -> m bit   n > m (downscale)
1470  *     a) target is signed:    movsx
1471  *     b) target is unsigned:  and with lower bits sets
1472  *  2) n bit -> m bit   n == m   (sign change)
1473  *     always ignored
1474  *  3) n bit -> m bit   n < m (upscale)
1475  *     a) source is signed:    movsx
1476  *     b) source is unsigned:  and with lower bits sets
1477  *
1478  *  INT -> FLOAT
1479  * ==============
1480  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1481  *
1482  *  FLOAT -> INT
1483  * ==============
1484  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1485  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1486  *
1487  *  FLOAT -> FLOAT
1488  * ================
1489  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1490  *  x87 is mode_E internally, conversions happen only at load and store
1491  *  in non-strict semantic
1492  */
1493
1494 //static ir_node *gen_int_downscale_conv(ia32_transform_env_t *env, ir_node *op,
1495 //                                                                         ir_mode *src_mode, ir_mode *tgt_mode)
1496 //{
1497 //      int       n     = get_mode_size_bits(src_mode);
1498 //      int       m     = get_mode_size_bits(tgt_mode);
1499 //      dbg_info *dbg   = env->dbg;
1500 //      ir_graph *irg   = env->irg;
1501 //      ir_node  *block = env->block;
1502 //      ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1503 //      ir_node  *nomem = new_rd_NoMem(irg);
1504 //      ir_node  *new_op, *proj;
1505 //      assert(n > m && "downscale expected");
1506 //      if (mode_is_signed(src_mode) && mode_is_signed(tgt_mode)) {
1507 //              /* ASHL Sn, n - m */
1508 //              new_op = new_rd_ia32_Shl(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1509 //              proj   = new_rd_Proj(dbg, irg, block, new_op, src_mode, 0);
1510 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1511 //              set_ia32_am_support(new_op, ia32_am_Source);
1512 //              SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1513 //              /* ASHR Sn, n - m */
1514 //              new_op = new_rd_ia32_Shrs(dbg, irg, block, noreg, noreg, proj, noreg, nomem, mode_T);
1515 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1516 //      }
1517 //      else {
1518 //              new_op = new_rd_ia32_And(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1519 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long((1 << m) - 1, mode_Is));
1520 //      }
1521 //      return new_op;
1522 //}
1523
1524 /**
1525  * Transforms a Conv node.
1526  *
1527  * @param env   The transformation environment
1528  * @param op    The operator
1529  * @return The created ia32 Conv node
1530  */
1531 static ir_node *gen_Conv(ia32_transform_env_t *env, ir_node *op) {
1532         dbg_info          *dbg      = env->dbg;
1533         ir_graph          *irg      = env->irg;
1534         ir_mode           *src_mode = get_irn_mode(op);
1535         ir_mode           *tgt_mode = env->mode;
1536         int                src_bits = get_mode_size_bits(src_mode);
1537         int                tgt_bits = get_mode_size_bits(tgt_mode);
1538         ir_node           *block    = env->block;
1539         ir_node           *new_op   = NULL;
1540         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1541         ir_node           *nomem    = new_rd_NoMem(irg);
1542         firm_dbg_module_t *mod      = env->mod;
1543         ir_node           *proj;
1544
1545         if (src_mode == tgt_mode) {
1546                 /* this can happen when changing mode_P to mode_Is */
1547                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1548                 edges_reroute(env->irn, op, irg);
1549         }
1550         else if (mode_is_float(src_mode)) {
1551                 /* we convert from float ... */
1552                 if (mode_is_float(tgt_mode)) {
1553                         /* ... to float */
1554                         if (USE_SSE2(env->cg)) {
1555                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1556                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1557                         }
1558                         else {
1559                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
1560                                 edges_reroute(env->irn, op, irg);
1561                         }
1562                 }
1563                 else {
1564                         /* ... to int */
1565                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1566                         new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1567                         /* if target mode is not int: add an additional downscale convert */
1568                         if (tgt_bits < 32) {
1569                                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1570                                 set_ia32_res_mode(new_op, tgt_mode);
1571                                 set_ia32_am_support(new_op, ia32_am_Source);
1572
1573                                 proj   = new_rd_Proj(dbg, irg, block, new_op, mode_Is, 0);
1574
1575                                 if (tgt_bits == 8 || src_bits == 8) {
1576                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1577                                 }
1578                                 else {
1579                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1580                                 }
1581                         }
1582                 }
1583         }
1584         else {
1585                 /* we convert from int ... */
1586                 if (mode_is_float(tgt_mode)) {
1587                         /* ... to float */
1588                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1589                         new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1590                 }
1591                 else {
1592                         /* ... to int */
1593                         if (get_mode_size_bits(src_mode) == tgt_bits) {
1594                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
1595                                 edges_reroute(env->irn, op, irg);
1596                         }
1597                         else {
1598                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
1599                                 if (tgt_bits == 8 || src_bits == 8) {
1600                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1601                                 }
1602                                 else {
1603                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1604                                 }
1605                         }
1606                 }
1607         }
1608
1609         if (new_op) {
1610                 SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1611                 set_ia32_res_mode(new_op, tgt_mode);
1612
1613                 set_ia32_am_support(new_op, ia32_am_Source);
1614
1615                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1616         }
1617
1618         return new_op;
1619 }
1620
1621
1622
1623 /********************************************
1624  *  _                          _
1625  * | |                        | |
1626  * | |__   ___ _ __   ___   __| | ___  ___
1627  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1628  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1629  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1630  *
1631  ********************************************/
1632
1633 static ir_node *gen_StackParam(ia32_transform_env_t *env) {
1634         ir_node *new_op = NULL;
1635         ir_node *node   = env->irn;
1636         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1637         ir_node *mem    = new_rd_NoMem(env->irg);
1638         ir_node *ptr    = get_irn_n(node, 0);
1639         entity  *ent    = be_get_frame_entity(node);
1640         ir_mode *mode   = env->mode;
1641
1642 //      /* If the StackParam has only one user ->     */
1643 //      /* put it in the Block where the user resides */
1644 //      if (get_irn_n_edges(node) == 1) {
1645 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
1646 //      }
1647
1648         if (mode_is_float(mode)) {
1649                 if (USE_SSE2(env->cg))
1650                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1651                 else
1652                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1653         }
1654         else {
1655                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1656         }
1657
1658         set_ia32_frame_ent(new_op, ent);
1659         set_ia32_use_frame(new_op);
1660
1661         set_ia32_am_support(new_op, ia32_am_Source);
1662         set_ia32_op_type(new_op, ia32_AddrModeS);
1663         set_ia32_am_flavour(new_op, ia32_B);
1664         set_ia32_ls_mode(new_op, mode);
1665
1666         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1667
1668         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, 0);
1669 }
1670
1671 /**
1672  * Transforms a FrameAddr into an ia32 Add.
1673  */
1674 static ir_node *gen_FrameAddr(ia32_transform_env_t *env) {
1675         ir_node *new_op = NULL;
1676         ir_node *node   = env->irn;
1677         ir_node *op     = get_irn_n(node, 0);
1678         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1679         ir_node *nomem  = new_rd_NoMem(env->irg);
1680
1681         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem, mode_T);
1682         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1683         set_ia32_am_support(new_op, ia32_am_Full);
1684         set_ia32_use_frame(new_op);
1685         set_ia32_immop_type(new_op, ia32_ImmConst);
1686
1687         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1688
1689         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1690 }
1691
1692 /**
1693  * Transforms a FrameLoad into an ia32 Load.
1694  */
1695 static ir_node *gen_FrameLoad(ia32_transform_env_t *env) {
1696         ir_node *new_op = NULL;
1697         ir_node *node   = env->irn;
1698         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1699         ir_node *mem    = get_irn_n(node, 0);
1700         ir_node *ptr    = get_irn_n(node, 1);
1701         entity  *ent    = be_get_frame_entity(node);
1702         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1703
1704         if (mode_is_float(mode)) {
1705                 if (USE_SSE2(env->cg))
1706                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1707                 else
1708                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1709         }
1710         else {
1711                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1712         }
1713
1714         set_ia32_frame_ent(new_op, ent);
1715         set_ia32_use_frame(new_op);
1716
1717         set_ia32_am_support(new_op, ia32_am_Source);
1718         set_ia32_op_type(new_op, ia32_AddrModeS);
1719         set_ia32_am_flavour(new_op, ia32_B);
1720         set_ia32_ls_mode(new_op, mode);
1721
1722         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1723
1724         return new_op;
1725 }
1726
1727
1728 /**
1729  * Transforms a FrameStore into an ia32 Store.
1730  */
1731 static ir_node *gen_FrameStore(ia32_transform_env_t *env) {
1732         ir_node *new_op = NULL;
1733         ir_node *node   = env->irn;
1734         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1735         ir_node *mem    = get_irn_n(node, 0);
1736         ir_node *ptr    = get_irn_n(node, 1);
1737         ir_node *val    = get_irn_n(node, 2);
1738         entity  *ent    = be_get_frame_entity(node);
1739         ir_mode *mode   = get_irn_mode(val);
1740
1741         if (mode_is_float(mode)) {
1742                 if (USE_SSE2(env->cg))
1743                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1744                 else
1745                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1746         }
1747         else if (get_mode_size_bits(mode) == 8) {
1748                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1749         }
1750         else {
1751                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1752         }
1753
1754         set_ia32_frame_ent(new_op, ent);
1755         set_ia32_use_frame(new_op);
1756
1757         set_ia32_am_support(new_op, ia32_am_Dest);
1758         set_ia32_op_type(new_op, ia32_AddrModeD);
1759         set_ia32_am_flavour(new_op, ia32_B);
1760         set_ia32_ls_mode(new_op, mode);
1761
1762         SET_IA32_ORIG_NODE(new_op, get_old_node_name(env));
1763
1764         return new_op;
1765 }
1766
1767
1768
1769 /*********************************************************
1770  *                  _             _      _
1771  *                 (_)           | |    (_)
1772  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1773  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1774  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1775  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1776  *
1777  *********************************************************/
1778
1779 /**
1780  * Transforms a Sub or fSub into Neg--Add iff OUT_REG == SRC2_REG.
1781  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1782  */
1783 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
1784         ia32_transform_env_t tenv;
1785         ir_node *in1, *in2, *noreg, *nomem, *res;
1786         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
1787
1788         /* Return if AM node or not a Sub or fSub */
1789         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_fSub(irn)))
1790                 return;
1791
1792         noreg   = ia32_new_NoReg_gp(cg);
1793         nomem   = new_rd_NoMem(cg->irg);
1794         in1     = get_irn_n(irn, 2);
1795         in2     = get_irn_n(irn, 3);
1796         in1_reg = arch_get_irn_register(cg->arch_env, in1);
1797         in2_reg = arch_get_irn_register(cg->arch_env, in2);
1798         out_reg = get_ia32_out_reg(irn, 0);
1799
1800         tenv.block    = get_nodes_block(irn);
1801         tenv.dbg      = get_irn_dbg_info(irn);
1802         tenv.irg      = cg->irg;
1803         tenv.irn      = irn;
1804         tenv.mod      = cg->mod;
1805         tenv.mode     = get_ia32_res_mode(irn);
1806         tenv.cg       = cg;
1807
1808         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
1809         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
1810                 /* generate the neg src2 */
1811                 res = gen_Minus(&tenv, in2);
1812                 arch_set_irn_register(cg->arch_env, res, in2_reg);
1813
1814                 /* add to schedule */
1815                 sched_add_before(irn, res);
1816
1817                 /* generate the add */
1818                 if (mode_is_float(tenv.mode)) {
1819                         res = new_rd_ia32_fAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1820                         set_ia32_am_support(res, ia32_am_Source);
1821                 }
1822                 else {
1823                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1824                         set_ia32_am_support(res, ia32_am_Full);
1825                 }
1826
1827                 SET_IA32_ORIG_NODE(res, get_old_node_name(&tenv));
1828                 /* copy register */
1829                 slots    = get_ia32_slots(res);
1830                 slots[0] = in2_reg;
1831
1832                 /* add to schedule */
1833                 sched_add_before(irn, res);
1834
1835                 /* remove the old sub */
1836                 sched_remove(irn);
1837
1838                 /* exchange the add and the sub */
1839                 exchange(irn, res);
1840         }
1841 }
1842
1843 /**
1844  * Transforms a LEA into an Add if possible
1845  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1846  */
1847 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
1848         ia32_am_flavour_t am_flav;
1849         int               imm = 0;
1850         ir_node          *res = NULL;
1851         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
1852         char             *offs;
1853         ia32_transform_env_t tenv;
1854         const arch_register_t *out_reg, *base_reg, *index_reg;
1855
1856         /* must be a LEA */
1857         if (! is_ia32_Lea(irn))
1858                 return;
1859
1860         am_flav = get_ia32_am_flavour(irn);
1861
1862         /* only some LEAs can be transformed to an Add */
1863         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
1864                 return;
1865
1866         noreg = ia32_new_NoReg_gp(cg);
1867         nomem = new_rd_NoMem(cg->irg);
1868         op1   = noreg;
1869         op2   = noreg;
1870         base  = get_irn_n(irn, 0);
1871         index = get_irn_n(irn,1);
1872
1873         offs  = get_ia32_am_offs(irn);
1874
1875         /* offset has a explicit sign -> we need to skip + */
1876         if (offs && offs[0] == '+')
1877                 offs++;
1878
1879         out_reg   = arch_get_irn_register(cg->arch_env, irn);
1880         base_reg  = arch_get_irn_register(cg->arch_env, base);
1881         index_reg = arch_get_irn_register(cg->arch_env, index);
1882
1883         tenv.block = get_nodes_block(irn);
1884         tenv.dbg   = get_irn_dbg_info(irn);
1885         tenv.irg   = cg->irg;
1886         tenv.irn   = irn;
1887         tenv.mod   = cg->mod;
1888         tenv.mode  = get_irn_mode(irn);
1889         tenv.cg    = cg;
1890
1891         switch(get_ia32_am_flavour(irn)) {
1892                 case ia32_am_B:
1893                         /* out register must be same as base register */
1894                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
1895                                 return;
1896
1897                         op1 = base;
1898                         break;
1899                 case ia32_am_OB:
1900                         /* out register must be same as base register */
1901                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
1902                                 return;
1903
1904                         op1 = base;
1905                         imm = 1;
1906                         break;
1907                 case ia32_am_OI:
1908                         /* out register must be same as index register */
1909                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
1910                                 return;
1911
1912                         op1 = index;
1913                         imm = 1;
1914                         break;
1915                 case ia32_am_BI:
1916                         /* out register must be same as one in register */
1917                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
1918                                 op1 = base;
1919                                 op2 = index;
1920                         }
1921                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
1922                                 op1 = index;
1923                                 op2 = base;
1924                         }
1925                         else {
1926                                 /* in registers a different from out -> no Add possible */
1927                                 return;
1928                         }
1929                 default:
1930                         break;
1931         }
1932
1933         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem, mode_T);
1934         arch_set_irn_register(cg->arch_env, res, out_reg);
1935         set_ia32_op_type(res, ia32_Normal);
1936
1937         if (imm) {
1938                 set_ia32_cnst(res, offs);
1939                 set_ia32_immop_type(res, ia32_ImmConst);
1940         }
1941
1942         SET_IA32_ORIG_NODE(res, get_old_node_name(&tenv));
1943
1944         /* add Add to schedule */
1945         sched_add_before(irn, res);
1946
1947         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, 0);
1948
1949         /* add result Proj to schedule */
1950         sched_add_before(irn, res);
1951
1952         /* remove the old LEA */
1953         sched_remove(irn);
1954
1955         /* exchange the Add and the LEA */
1956         exchange(irn, res);
1957 }
1958
1959 /**
1960  * Transforms the given firm node (and maybe some other related nodes)
1961  * into one or more assembler nodes.
1962  *
1963  * @param node    the firm node
1964  * @param env     the debug module
1965  */
1966 void ia32_transform_node(ir_node *node, void *env) {
1967         ia32_code_gen_t *cgenv = (ia32_code_gen_t *)env;
1968         opcode  code;
1969         ir_node *asm_node      = NULL;
1970         ia32_transform_env_t  tenv;
1971
1972         if (is_Block(node))
1973                 return;
1974
1975         tenv.block    = get_nodes_block(node);
1976         tenv.dbg      = get_irn_dbg_info(node);
1977         tenv.irg      = current_ir_graph;
1978         tenv.irn      = node;
1979         tenv.mod      = cgenv->mod;
1980         tenv.mode     = get_irn_mode(node);
1981         tenv.cg       = cgenv;
1982
1983 #define UNOP(a)  case iro_##a: asm_node = gen_##a(&tenv, get_##a##_op(node)); break
1984 #define BINOP(a) case iro_##a: asm_node = gen_##a(&tenv, get_##a##_left(node), get_##a##_right(node)); break
1985 #define GEN(a)   case iro_##a: asm_node = gen_##a(&tenv); break
1986 #define IGN(a)   case iro_##a: break
1987 #define BAD(a)   case iro_##a: goto bad
1988 #define OTHER_BIN(a)                                                       \
1989         if (get_irn_op(node) == get_op_##a()) {                                \
1990                 asm_node = gen_##a(&tenv, get_irn_n(node, 0), get_irn_n(node, 1)); \
1991                 break;                                                             \
1992         }
1993 #define BE_GEN(a)                  \
1994         if (be_is_##a(node)) {         \
1995                 asm_node = gen_##a(&tenv); \
1996                 break;                     \
1997         }
1998
1999         DBG((tenv.mod, LEVEL_1, "check %+F ... ", node));
2000
2001         code = get_irn_opcode(node);
2002         switch (code) {
2003                 BINOP(Add);
2004                 BINOP(Sub);
2005                 BINOP(Mul);
2006                 BINOP(And);
2007                 BINOP(Or);
2008                 BINOP(Eor);
2009
2010                 BINOP(Shl);
2011                 BINOP(Shr);
2012                 BINOP(Shrs);
2013                 BINOP(Rot);
2014
2015                 BINOP(Quot);
2016
2017                 BINOP(Div);
2018                 BINOP(Mod);
2019                 BINOP(DivMod);
2020
2021                 UNOP(Minus);
2022                 UNOP(Conv);
2023                 UNOP(Abs);
2024                 UNOP(Not);
2025
2026                 GEN(Load);
2027                 GEN(Store);
2028                 GEN(Cond);
2029
2030                 GEN(CopyB);
2031                 GEN(Mux);
2032
2033                 IGN(Call);
2034                 IGN(Alloc);
2035
2036                 IGN(Proj);
2037                 IGN(Block);
2038                 IGN(Start);
2039                 IGN(End);
2040                 IGN(NoMem);
2041                 IGN(Phi);
2042                 IGN(IJmp);
2043                 IGN(Break);
2044                 IGN(Cmp);
2045                 IGN(Unknown);
2046
2047                 /* constant transformation happens earlier */
2048                 IGN(Const);
2049                 IGN(SymConst);
2050                 IGN(Sync);
2051
2052                 BAD(Raise);
2053                 BAD(Sel);
2054                 BAD(InstOf);
2055                 BAD(Cast);
2056                 BAD(Free);
2057                 BAD(Tuple);
2058                 BAD(Id);
2059                 BAD(Bad);
2060                 BAD(Confirm);
2061                 BAD(Filter);
2062                 BAD(CallBegin);
2063                 BAD(EndReg);
2064                 BAD(EndExcept);
2065
2066                 default:
2067                         OTHER_BIN(Max);
2068                         OTHER_BIN(Min);
2069                         OTHER_BIN(Mulh);
2070
2071                         BE_GEN(FrameAddr);
2072                         BE_GEN(FrameLoad);
2073                         BE_GEN(FrameStore);
2074                         BE_GEN(StackParam);
2075                         break;
2076 bad:
2077                 fprintf(stderr, "Not implemented: %s\n", get_irn_opname(node));
2078                 assert(0);
2079         }
2080
2081         /* exchange nodes if a new one was generated */
2082         if (asm_node) {
2083                 exchange(node, asm_node);
2084                 DB((tenv.mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
2085         }
2086         else {
2087                 DB((tenv.mod, LEVEL_1, "ignored\n"));
2088         }
2089
2090 #undef UNOP
2091 #undef BINOP
2092 #undef GEN
2093 #undef IGN
2094 #undef BAD
2095 #undef OTHER_BIN
2096 #undef BE_GEN
2097 }