nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2008 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #include "config.h"
  28
  29 #include <limits.h>
  30 #include <stdbool.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "irvrfy.h"
  42 #include "ircons.h"
  43 #include "irgwalk.h"
  44 #include "irprintf.h"
  45 #include "debug.h"
  46 #include "irdom.h"
  47 #include "error.h"
  48 #include "array_t.h"
  49 #include "height.h"
  50
  51 #include "../benode.h"
  52 #include "../besched.h"
  53 #include "../beabi.h"
  54 #include "../beutil.h"
  55 #include "../beirg.h"
  56 #include "../betranshlp.h"
  57 #include "../be_t.h"
  58
  59 #include "bearch_ia32_t.h"
  60 #include "ia32_common_transform.h"
  61 #include "ia32_nodes_attr.h"
  62 #include "ia32_transform.h"
  63 #include "ia32_new_nodes.h"
  64 #include "ia32_map_regs.h"
  65 #include "ia32_dbg_stat.h"
  66 #include "ia32_optimize.h"
  67 #include "ia32_util.h"
  68 #include "ia32_address_mode.h"
  69 #include "ia32_architecture.h"
  70
  71 #include "gen_ia32_regalloc_if.h"
  72
  73 /* define this to construct SSE constants instead of load them */
  74 #undef CONSTRUCT_SSE_CONST
  75
  76
  77 #define SFP_SIGN   "0x80000000"
  78 #define DFP_SIGN   "0x8000000000000000"
  79 #define SFP_ABS    "0x7FFFFFFF"
  80 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  81 #define DFP_INTMAX "9223372036854775807"
  82 #define ULL_BIAS   "18446744073709551616"
  83
  84 #define ENT_SFP_SIGN ".LC_ia32_sfp_sign"
  85 #define ENT_DFP_SIGN ".LC_ia32_dfp_sign"
  86 #define ENT_SFP_ABS  ".LC_ia32_sfp_abs"
  87 #define ENT_DFP_ABS  ".LC_ia32_dfp_abs"
  88 #define ENT_ULL_BIAS ".LC_ia32_ull_bias"
  89
  90 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  91 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  92
  93 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  94
  95 static ir_node         *initial_fpcw = NULL;
  96 int                     no_pic_adjust;
  97
  98 typedef ir_node *construct_binop_func(dbg_info *db, ir_node *block,
  99         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1,
 100         ir_node *op2);
 101
 102 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_node *block,
 103         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1, ir_node *op2,
 104         ir_node *flags);
 105
 106 typedef ir_node *construct_shift_func(dbg_info *db, ir_node *block,
 107         ir_node *op1, ir_node *op2);
 108
 109 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_node *block,
 110         ir_node *base, ir_node *index, ir_node *mem, ir_node *op);
 111
 112 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_node *block,
 113         ir_node *base, ir_node *index, ir_node *mem);
 114
 115 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_node *block,
 116         ir_node *base, ir_node *index, ir_node *mem, ir_node *op1, ir_node *op2,
 117         ir_node *fpcw);
 118
 119 typedef ir_node *construct_unop_func(dbg_info *db, ir_node *block, ir_node *op);
 120
 121 static ir_node *create_immediate_or_transform(ir_node *node,
 122                                               char immediate_constraint_type);
 123
 124 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 125                                 dbg_info *dbgi, ir_node *block,
 126                                 ir_node *op, ir_node *orig_node);
 127
 128 /* its enough to have those once */
 129 static ir_node *nomem, *noreg_GP;
 130
 131 /** a list to postprocess all calls */
 132 static ir_node **call_list;
 133 static ir_type **call_types;
 134
 135 /** Return non-zero is a node represents the 0 constant. */
 136 static bool is_Const_0(ir_node *node)
 137 {
 138         return is_Const(node) && is_Const_null(node);
 139 }
 140
 141 /** Return non-zero is a node represents the 1 constant. */
 142 static bool is_Const_1(ir_node *node)
 143 {
 144         return is_Const(node) && is_Const_one(node);
 145 }
 146
 147 /** Return non-zero is a node represents the -1 constant. */
 148 static bool is_Const_Minus_1(ir_node *node)
 149 {
 150         return is_Const(node) && is_Const_all_one(node);
 151 }
 152
 153 /**
 154  * returns true if constant can be created with a simple float command
 155  */
 156 static bool is_simple_x87_Const(ir_node *node)
 157 {
 158         tarval *tv = get_Const_tarval(node);
 159         if (tarval_is_null(tv) || tarval_is_one(tv))
 160                 return true;
 161
 162         /* TODO: match all the other float constants */
 163         return false;
 164 }
 165
 166 /**
 167  * returns true if constant can be created with a simple float command
 168  */
 169 static bool is_simple_sse_Const(ir_node *node)
 170 {
 171         tarval  *tv   = get_Const_tarval(node);
 172         ir_mode *mode = get_tarval_mode(tv);
 173
 174         if (mode == mode_F)
 175                 return true;
 176
 177         if (tarval_is_null(tv)
 178 #ifdef CONSTRUCT_SSE_CONST
 179             || tarval_is_one(tv)
 180 #endif
 181            )
 182                 return true;
 183 #ifdef CONSTRUCT_SSE_CONST
 184         if (mode == mode_D) {
 185                 unsigned val = get_tarval_sub_bits(tv, 0) |
 186                         (get_tarval_sub_bits(tv, 1) << 8) |
 187                         (get_tarval_sub_bits(tv, 2) << 16) |
 188                         (get_tarval_sub_bits(tv, 3) << 24);
 189                 if (val == 0)
 190                         /* lower 32bit are zero, really a 32bit constant */
 191                         return true;
 192         }
 193 #endif /* CONSTRUCT_SSE_CONST */
 194         /* TODO: match all the other float constants */
 195         return false;
 196 }
 197
 198 /**
 199  * Transforms a Const.
 200  */
 201 static ir_node *gen_Const(ir_node *node)
 202 {
 203         ir_node  *old_block = get_nodes_block(node);
 204         ir_node  *block     = be_transform_node(old_block);
 205         dbg_info *dbgi      = get_irn_dbg_info(node);
 206         ir_mode  *mode      = get_irn_mode(node);
 207
 208         assert(is_Const(node));
 209
 210         if (mode_is_float(mode)) {
 211                 ir_node   *res   = NULL;
 212                 ir_node   *load;
 213                 ir_entity *floatent;
 214
 215                 if (ia32_cg_config.use_sse2) {
 216                         tarval *tv = get_Const_tarval(node);
 217                         if (tarval_is_null(tv)) {
 218                                 load = new_bd_ia32_xZero(dbgi, block);
 219                                 set_ia32_ls_mode(load, mode);
 220                                 res  = load;
 221 #ifdef CONSTRUCT_SSE_CONST
 222                         } else if (tarval_is_one(tv)) {
 223                                 int     cnst  = mode == mode_F ? 26 : 55;
 224                                 ir_node *imm1 = ia32_create_Immediate(NULL, 0, cnst);
 225                                 ir_node *imm2 = ia32_create_Immediate(NULL, 0, 2);
 226                                 ir_node *pslld, *psrld;
 227
 228                                 load = new_bd_ia32_xAllOnes(dbgi, block);
 229                                 set_ia32_ls_mode(load, mode);
 230                                 pslld = new_bd_ia32_xPslld(dbgi, block, load, imm1);
 231                                 set_ia32_ls_mode(pslld, mode);
 232                                 psrld = new_bd_ia32_xPsrld(dbgi, block, pslld, imm2);
 233                                 set_ia32_ls_mode(psrld, mode);
 234                                 res = psrld;
 235 #endif /* CONSTRUCT_SSE_CONST */
 236                         } else if (mode == mode_F) {
 237                                 /* we can place any 32bit constant by using a movd gp, sse */
 238                                 unsigned val = get_tarval_sub_bits(tv, 0) |
 239                                                (get_tarval_sub_bits(tv, 1) << 8) |
 240                                                (get_tarval_sub_bits(tv, 2) << 16) |
 241                                                (get_tarval_sub_bits(tv, 3) << 24);
 242                                 ir_node *cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 243                                 load = new_bd_ia32_xMovd(dbgi, block, cnst);
 244                                 set_ia32_ls_mode(load, mode);
 245                                 res = load;
 246                         } else {
 247 #ifdef CONSTRUCT_SSE_CONST
 248                                 if (mode == mode_D) {
 249                                         unsigned val = get_tarval_sub_bits(tv, 0) |
 250                                                 (get_tarval_sub_bits(tv, 1) << 8) |
 251                                                 (get_tarval_sub_bits(tv, 2) << 16) |
 252                                                 (get_tarval_sub_bits(tv, 3) << 24);
 253                                         if (val == 0) {
 254                                                 ir_node *imm32 = ia32_create_Immediate(NULL, 0, 32);
 255                                                 ir_node *cnst, *psllq;
 256
 257                                                 /* fine, lower 32bit are zero, produce 32bit value */
 258                                                 val = get_tarval_sub_bits(tv, 4) |
 259                                                         (get_tarval_sub_bits(tv, 5) << 8) |
 260                                                         (get_tarval_sub_bits(tv, 6) << 16) |
 261                                                         (get_tarval_sub_bits(tv, 7) << 24);
 262                                                 cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 263                                                 load = new_bd_ia32_xMovd(dbgi, block, cnst);
 264                                                 set_ia32_ls_mode(load, mode);
 265                                                 psllq = new_bd_ia32_xPsllq(dbgi, block, load, imm32);
 266                                                 set_ia32_ls_mode(psllq, mode);
 267                                                 res = psllq;
 268                                                 goto end;
 269                                         }
 270                                 }
 271 #endif /* CONSTRUCT_SSE_CONST */
 272                                 floatent = create_float_const_entity(node);
 273
 274                                 load     = new_bd_ia32_xLoad(dbgi, block, noreg_GP, noreg_GP, nomem, mode);
 275                                 set_ia32_op_type(load, ia32_AddrModeS);
 276                                 set_ia32_am_sc(load, floatent);
 277                                 arch_irn_add_flags(load, arch_irn_flags_rematerializable);
 278                                 res = new_r_Proj(block, load, mode_xmm, pn_ia32_xLoad_res);
 279                         }
 280                 } else {
 281                         if (is_Const_null(node)) {
 282                                 load = new_bd_ia32_vfldz(dbgi, block);
 283                                 res  = load;
 284                                 set_ia32_ls_mode(load, mode);
 285                         } else if (is_Const_one(node)) {
 286                                 load = new_bd_ia32_vfld1(dbgi, block);
 287                                 res  = load;
 288                                 set_ia32_ls_mode(load, mode);
 289                         } else {
 290                                 ir_mode *ls_mode;
 291
 292                                 floatent = create_float_const_entity(node);
 293                                 /* create_float_const_ent is smart and sometimes creates
 294                                    smaller entities */
 295                                 ls_mode  = get_type_mode(get_entity_type(floatent));
 296
 297                                 load     = new_bd_ia32_vfld(dbgi, block, noreg_GP, noreg_GP, nomem,
 298                                                             ls_mode);
 299                                 set_ia32_op_type(load, ia32_AddrModeS);
 300                                 set_ia32_am_sc(load, floatent);
 301                                 arch_irn_add_flags(load, arch_irn_flags_rematerializable);
 302                                 res = new_r_Proj(block, load, mode_vfp, pn_ia32_vfld_res);
 303                         }
 304                 }
 305 #ifdef CONSTRUCT_SSE_CONST
 306 end:
 307 #endif /* CONSTRUCT_SSE_CONST */
 308                 SET_IA32_ORIG_NODE(load, node);
 309
 310                 be_dep_on_frame(load);
 311                 return res;
 312         } else { /* non-float mode */
 313                 ir_node *cnst;
 314                 tarval  *tv = get_Const_tarval(node);
 315                 long     val;
 316
 317                 tv = tarval_convert_to(tv, mode_Iu);
 318
 319                 if (tv == get_tarval_bad() || tv == get_tarval_undefined() ||
 320                     tv == NULL) {
 321                         panic("couldn't convert constant tarval (%+F)", node);
 322                 }
 323                 val = get_tarval_long(tv);
 324
 325                 cnst = new_bd_ia32_Const(dbgi, block, NULL, 0, 0, val);
 326                 SET_IA32_ORIG_NODE(cnst, node);
 327
 328                 be_dep_on_frame(cnst);
 329                 return cnst;
 330         }
 331 }
 332
 333 /**
 334  * Transforms a SymConst.
 335  */
 336 static ir_node *gen_SymConst(ir_node *node)
 337 {
 338         ir_node  *old_block = get_nodes_block(node);
 339         ir_node  *block = be_transform_node(old_block);
 340         dbg_info *dbgi  = get_irn_dbg_info(node);
 341         ir_mode  *mode  = get_irn_mode(node);
 342         ir_node  *cnst;
 343
 344         if (mode_is_float(mode)) {
 345                 if (ia32_cg_config.use_sse2)
 346                         cnst = new_bd_ia32_xLoad(dbgi, block, noreg_GP, noreg_GP, nomem, mode_E);
 347                 else
 348                         cnst = new_bd_ia32_vfld(dbgi, block, noreg_GP, noreg_GP, nomem, mode_E);
 349                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 350                 set_ia32_use_frame(cnst);
 351         } else {
 352                 ir_entity *entity;
 353
 354                 if (get_SymConst_kind(node) != symconst_addr_ent) {
 355                         panic("backend only support symconst_addr_ent (at %+F)", node);
 356                 }
 357                 entity = get_SymConst_entity(node);
 358                 cnst = new_bd_ia32_Const(dbgi, block, entity, 0, 0, 0);
 359         }
 360
 361         SET_IA32_ORIG_NODE(cnst, node);
 362
 363         be_dep_on_frame(cnst);
 364         return cnst;
 365 }
 366
 367 /**
 368  * Create a float type for the given mode and cache it.
 369  *
 370  * @param mode   the mode for the float type (might be integer mode for SSE2 types)
 371  * @param align  alignment
 372  */
 373 static ir_type *ia32_create_float_type(ir_mode *mode, unsigned align)
 374 {
 375         ir_type *tp;
 376
 377         assert(align <= 16);
 378
 379         if (mode == mode_Iu) {
 380                 static ir_type *int_Iu[16] = {NULL, };
 381
 382                 if (int_Iu[align] == NULL) {
 383                         int_Iu[align] = tp = new_type_primitive(mode);
 384                         /* set the specified alignment */
 385                         set_type_alignment_bytes(tp, align);
 386                 }
 387                 return int_Iu[align];
 388         } else if (mode == mode_Lu) {
 389                 static ir_type *int_Lu[16] = {NULL, };
 390
 391                 if (int_Lu[align] == NULL) {
 392                         int_Lu[align] = tp = new_type_primitive(mode);
 393                         /* set the specified alignment */
 394                         set_type_alignment_bytes(tp, align);
 395                 }
 396                 return int_Lu[align];
 397         } else if (mode == mode_F) {
 398                 static ir_type *float_F[16] = {NULL, };
 399
 400                 if (float_F[align] == NULL) {
 401                         float_F[align] = tp = new_type_primitive(mode);
 402                         /* set the specified alignment */
 403                         set_type_alignment_bytes(tp, align);
 404                 }
 405                 return float_F[align];
 406         } else if (mode == mode_D) {
 407                 static ir_type *float_D[16] = {NULL, };
 408
 409                 if (float_D[align] == NULL) {
 410                         float_D[align] = tp = new_type_primitive(mode);
 411                         /* set the specified alignment */
 412                         set_type_alignment_bytes(tp, align);
 413                 }
 414                 return float_D[align];
 415         } else {
 416                 static ir_type *float_E[16] = {NULL, };
 417
 418                 if (float_E[align] == NULL) {
 419                         float_E[align] = tp = new_type_primitive(mode);
 420                         /* set the specified alignment */
 421                         set_type_alignment_bytes(tp, align);
 422                 }
 423                 return float_E[align];
 424         }
 425 }
 426
 427 /**
 428  * Create a float[2] array type for the given atomic type.
 429  *
 430  * @param tp  the atomic type
 431  */
 432 static ir_type *ia32_create_float_array(ir_type *tp)
 433 {
 434         ir_mode  *mode = get_type_mode(tp);
 435         unsigned align = get_type_alignment_bytes(tp);
 436         ir_type  *arr;
 437
 438         assert(align <= 16);
 439
 440         if (mode == mode_F) {
 441                 static ir_type *float_F[16] = {NULL, };
 442
 443                 if (float_F[align] != NULL)
 444                         return float_F[align];
 445                 arr = float_F[align] = new_type_array(1, tp);
 446         } else if (mode == mode_D) {
 447                 static ir_type *float_D[16] = {NULL, };
 448
 449                 if (float_D[align] != NULL)
 450                         return float_D[align];
 451                 arr = float_D[align] = new_type_array(1, tp);
 452         } else {
 453                 static ir_type *float_E[16] = {NULL, };
 454
 455                 if (float_E[align] != NULL)
 456                         return float_E[align];
 457                 arr = float_E[align] = new_type_array(1, tp);
 458         }
 459         set_type_alignment_bytes(arr, align);
 460         set_type_size_bytes(arr, 2 * get_type_size_bytes(tp));
 461         set_type_state(arr, layout_fixed);
 462         return arr;
 463 }
 464
 465 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 466 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct)
 467 {
 468         static const struct {
 469                 const char *ent_name;
 470                 const char *cnst_str;
 471                 char mode;
 472                 unsigned char align;
 473         } names [ia32_known_const_max] = {
 474                 { ENT_SFP_SIGN, SFP_SIGN,   0, 16 }, /* ia32_SSIGN */
 475                 { ENT_DFP_SIGN, DFP_SIGN,   1, 16 }, /* ia32_DSIGN */
 476                 { ENT_SFP_ABS,  SFP_ABS,    0, 16 }, /* ia32_SABS */
 477                 { ENT_DFP_ABS,  DFP_ABS,    1, 16 }, /* ia32_DABS */
 478                 { ENT_ULL_BIAS, ULL_BIAS,   2, 4 }   /* ia32_ULLBIAS */
 479         };
 480         static ir_entity *ent_cache[ia32_known_const_max];
 481
 482         const char    *ent_name, *cnst_str;
 483         ir_type       *tp;
 484         ir_entity     *ent;
 485         tarval        *tv;
 486         ir_mode       *mode;
 487
 488         ent_name = names[kct].ent_name;
 489         if (! ent_cache[kct]) {
 490                 cnst_str = names[kct].cnst_str;
 491
 492                 switch (names[kct].mode) {
 493                 case 0:  mode = mode_Iu; break;
 494                 case 1:  mode = mode_Lu; break;
 495                 default: mode = mode_F;  break;
 496                 }
 497                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 498                 tp  = ia32_create_float_type(mode, names[kct].align);
 499
 500                 if (kct == ia32_ULLBIAS)
 501                         tp = ia32_create_float_array(tp);
 502                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 503
 504                 set_entity_ld_ident(ent, get_entity_ident(ent));
 505                 set_entity_visibility(ent, visibility_local);
 506                 set_entity_variability(ent, variability_constant);
 507                 set_entity_allocation(ent, allocation_static);
 508
 509                 if (kct == ia32_ULLBIAS) {
 510                         ir_initializer_t *initializer = create_initializer_compound(2);
 511
 512                         set_initializer_compound_value(initializer, 0,
 513                                 create_initializer_tarval(get_tarval_null(mode)));
 514                         set_initializer_compound_value(initializer, 1,
 515                                 create_initializer_tarval(tv));
 516
 517                         set_entity_initializer(ent, initializer);
 518                 } else {
 519                         set_entity_initializer(ent, create_initializer_tarval(tv));
 520                 }
 521
 522                 /* cache the entry */
 523                 ent_cache[kct] = ent;
 524         }
 525
 526         return ent_cache[kct];
 527 }
 528
 529 /**
 530  * return true if the node is a Proj(Load) and could be used in source address
 531  * mode for another node. Will return only true if the @p other node is not
 532  * dependent on the memory of the Load (for binary operations use the other
 533  * input here, for unary operations use NULL).
 534  */
 535 static int ia32_use_source_address_mode(ir_node *block, ir_node *node,
 536                                         ir_node *other, ir_node *other2, match_flags_t flags)
 537 {
 538         ir_node *load;
 539         long     pn;
 540
 541         /* float constants are always available */
 542         if (is_Const(node)) {
 543                 ir_mode *mode = get_irn_mode(node);
 544                 if (mode_is_float(mode)) {
 545                         if (ia32_cg_config.use_sse2) {
 546                                 if (is_simple_sse_Const(node))
 547                                         return 0;
 548                         } else {
 549                                 if (is_simple_x87_Const(node))
 550                                         return 0;
 551                         }
 552                         if (get_irn_n_edges(node) > 1)
 553                                 return 0;
 554                         return 1;
 555                 }
 556         }
 557
 558         if (!is_Proj(node))
 559                 return 0;
 560         load = get_Proj_pred(node);
 561         pn   = get_Proj_proj(node);
 562         if (!is_Load(load) || pn != pn_Load_res)
 563                 return 0;
 564         if (get_nodes_block(load) != block)
 565                 return 0;
 566         /* we only use address mode if we're the only user of the load */
 567         if (get_irn_n_edges(node) != (flags & match_two_users ? 2 : 1))
 568                 return 0;
 569         /* in some edge cases with address mode we might reach the load normally
 570          * and through some AM sequence, if it is already materialized then we
 571          * can't create an AM node from it */
 572         if (be_is_transformed(node))
 573                 return 0;
 574
 575         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 576         if (other != NULL && prevents_AM(block, load, other))
 577                 return 0;
 578
 579         if (other2 != NULL && prevents_AM(block, load, other2))
 580                 return 0;
 581
 582         return 1;
 583 }
 584
 585 typedef struct ia32_address_mode_t ia32_address_mode_t;
 586 struct ia32_address_mode_t {
 587         ia32_address_t  addr;
 588         ir_mode        *ls_mode;
 589         ir_node        *mem_proj;
 590         ir_node        *am_node;
 591         ia32_op_type_t  op_type;
 592         ir_node        *new_op1;
 593         ir_node        *new_op2;
 594         op_pin_state    pinned;
 595         unsigned        commutative  : 1;
 596         unsigned        ins_permuted : 1;
 597 };
 598
 599 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 600 {
 601         /* construct load address */
 602         memset(addr, 0, sizeof(addr[0]));
 603         ia32_create_address_mode(addr, ptr, 0);
 604
 605         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_GP;
 606         addr->index = addr->index ? be_transform_node(addr->index) : noreg_GP;
 607         addr->mem   = be_transform_node(mem);
 608 }
 609
 610 static void build_address(ia32_address_mode_t *am, ir_node *node,
 611                           ia32_create_am_flags_t flags)
 612 {
 613         ia32_address_t *addr = &am->addr;
 614         ir_node        *load;
 615         ir_node        *ptr;
 616         ir_node        *mem;
 617         ir_node        *new_mem;
 618
 619         if (is_Const(node)) {
 620                 ir_entity *entity  = create_float_const_entity(node);
 621                 addr->base         = noreg_GP;
 622                 addr->index        = noreg_GP;
 623                 addr->mem          = nomem;
 624                 addr->symconst_ent = entity;
 625                 addr->use_frame    = 1;
 626                 am->ls_mode        = get_type_mode(get_entity_type(entity));
 627                 am->pinned         = op_pin_state_floats;
 628                 return;
 629         }
 630
 631         load         = get_Proj_pred(node);
 632         ptr          = get_Load_ptr(load);
 633         mem          = get_Load_mem(load);
 634         new_mem      = be_transform_node(mem);
 635         am->pinned   = get_irn_pinned(load);
 636         am->ls_mode  = get_Load_mode(load);
 637         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 638         am->am_node  = node;
 639
 640         /* construct load address */
 641         ia32_create_address_mode(addr, ptr, flags);
 642
 643         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_GP;
 644         addr->index = addr->index ? be_transform_node(addr->index) : noreg_GP;
 645         addr->mem   = new_mem;
 646 }
 647
 648 static void set_address(ir_node *node, const ia32_address_t *addr)
 649 {
 650         set_ia32_am_scale(node, addr->scale);
 651         set_ia32_am_sc(node, addr->symconst_ent);
 652         set_ia32_am_offs_int(node, addr->offset);
 653         if (addr->symconst_sign)
 654                 set_ia32_am_sc_sign(node);
 655         if (addr->use_frame)
 656                 set_ia32_use_frame(node);
 657         set_ia32_frame_ent(node, addr->frame_entity);
 658 }
 659
 660 /**
 661  * Apply attributes of a given address mode to a node.
 662  */
 663 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 664 {
 665         set_address(node, &am->addr);
 666
 667         set_ia32_op_type(node, am->op_type);
 668         set_ia32_ls_mode(node, am->ls_mode);
 669         if (am->pinned == op_pin_state_pinned) {
 670                 /* beware: some nodes are already pinned and did not allow to change the state */
 671                 if (get_irn_pinned(node) != op_pin_state_pinned)
 672                         set_irn_pinned(node, op_pin_state_pinned);
 673         }
 674         if (am->commutative)
 675                 set_ia32_commutative(node);
 676 }
 677
 678 /**
 679  * Check, if a given node is a Down-Conv, ie. a integer Conv
 680  * from a mode with a mode with more bits to a mode with lesser bits.
 681  * Moreover, we return only true if the node has not more than 1 user.
 682  *
 683  * @param node   the node
 684  * @return non-zero if node is a Down-Conv
 685  */
 686 static int is_downconv(const ir_node *node)
 687 {
 688         ir_mode *src_mode;
 689         ir_mode *dest_mode;
 690
 691         if (!is_Conv(node))
 692                 return 0;
 693
 694         /* we only want to skip the conv when we're the only user
 695          * (not optimal but for now...)
 696          */
 697         if (get_irn_n_edges(node) > 1)
 698                 return 0;
 699
 700         src_mode  = get_irn_mode(get_Conv_op(node));
 701         dest_mode = get_irn_mode(node);
 702         return
 703                 ia32_mode_needs_gp_reg(src_mode)  &&
 704                 ia32_mode_needs_gp_reg(dest_mode) &&
 705                 get_mode_size_bits(dest_mode) <= get_mode_size_bits(src_mode);
 706 }
 707
 708 /* Skip all Down-Conv's on a given node and return the resulting node. */
 709 ir_node *ia32_skip_downconv(ir_node *node)
 710 {
 711         while (is_downconv(node))
 712                 node = get_Conv_op(node);
 713
 714         return node;
 715 }
 716
 717 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 718 {
 719         ir_mode  *mode = get_irn_mode(node);
 720         ir_node  *block;
 721         ir_mode  *tgt_mode;
 722         dbg_info *dbgi;
 723
 724         if (mode_is_signed(mode)) {
 725                 tgt_mode = mode_Is;
 726         } else {
 727                 tgt_mode = mode_Iu;
 728         }
 729         block = get_nodes_block(node);
 730         dbgi  = get_irn_dbg_info(node);
 731
 732         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 733 }
 734
 735 /**
 736  * matches operands of a node into ia32 addressing/operand modes. This covers
 737  * usage of source address mode, immediates, operations with non 32-bit modes,
 738  * ...
 739  * The resulting data is filled into the @p am struct. block is the block
 740  * of the node whose arguments are matched. op1, op2 are the first and second
 741  * input that are matched (op1 may be NULL). other_op is another unrelated
 742  * input that is not matched! but which is needed sometimes to check if AM
 743  * for op1/op2 is legal.
 744  * @p flags describes the supported modes of the operation in detail.
 745  */
 746 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 747                             ir_node *op1, ir_node *op2, ir_node *other_op,
 748                             match_flags_t flags)
 749 {
 750         ia32_address_t *addr      = &am->addr;
 751         ir_mode        *mode      = get_irn_mode(op2);
 752         int             mode_bits = get_mode_size_bits(mode);
 753         ir_node        *new_op1, *new_op2;
 754         int             use_am;
 755         unsigned        commutative;
 756         int             use_am_and_immediates;
 757         int             use_immediate;
 758
 759         memset(am, 0, sizeof(am[0]));
 760
 761         commutative           = (flags & match_commutative) != 0;
 762         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 763         use_am                = (flags & match_am) != 0;
 764         use_immediate         = (flags & match_immediate) != 0;
 765         assert(!use_am_and_immediates || use_immediate);
 766
 767         assert(op2 != NULL);
 768         assert(!commutative || op1 != NULL);
 769         assert(use_am || !(flags & match_8bit_am));
 770         assert(use_am || !(flags & match_16bit_am));
 771
 772         if ((mode_bits ==  8 && !(flags & match_8bit_am)) ||
 773             (mode_bits == 16 && !(flags & match_16bit_am))) {
 774                 use_am = 0;
 775         }
 776
 777         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 778          * can be random for these operations */
 779         if (flags & match_mode_neutral) {
 780                 op2 = ia32_skip_downconv(op2);
 781                 if (op1 != NULL) {
 782                         op1 = ia32_skip_downconv(op1);
 783                 }
 784         }
 785
 786         /* match immediates. firm nodes are normalized: constants are always on the
 787          * op2 input */
 788         new_op2 = NULL;
 789         if (!(flags & match_try_am) && use_immediate) {
 790                 new_op2 = try_create_Immediate(op2, 0);
 791         }
 792
 793         if (new_op2 == NULL &&
 794             use_am && ia32_use_source_address_mode(block, op2, op1, other_op, flags)) {
 795                 build_address(am, op2, 0);
 796                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 797                 if (mode_is_float(mode)) {
 798                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 799                 } else {
 800                         new_op2 = noreg_GP;
 801                 }
 802                 am->op_type = ia32_AddrModeS;
 803         } else if (commutative && (new_op2 == NULL || use_am_and_immediates) &&
 804                        use_am &&
 805                        ia32_use_source_address_mode(block, op1, op2, other_op, flags)) {
 806                 ir_node *noreg;
 807                 build_address(am, op1, 0);
 808
 809                 if (mode_is_float(mode)) {
 810                         noreg = ia32_new_NoReg_vfp(env_cg);
 811                 } else {
 812                         noreg = noreg_GP;
 813                 }
 814
 815                 if (new_op2 != NULL) {
 816                         new_op1 = noreg;
 817                 } else {
 818                         new_op1 = be_transform_node(op2);
 819                         new_op2 = noreg;
 820                         am->ins_permuted = 1;
 821                 }
 822                 am->op_type = ia32_AddrModeS;
 823         } else {
 824                 ir_mode *mode;
 825                 am->op_type = ia32_Normal;
 826
 827                 if (flags & match_try_am) {
 828                         am->new_op1 = NULL;
 829                         am->new_op2 = NULL;
 830                         return;
 831                 }
 832
 833                 mode = get_irn_mode(op2);
 834                 if (flags & match_upconv_32 && get_mode_size_bits(mode) != 32) {
 835                         new_op1 = (op1 == NULL ? NULL : create_upconv(op1, NULL));
 836                         if (new_op2 == NULL)
 837                                 new_op2 = create_upconv(op2, NULL);
 838                         am->ls_mode = mode_Iu;
 839                 } else {
 840                         new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 841                         if (new_op2 == NULL)
 842                                 new_op2 = be_transform_node(op2);
 843                         am->ls_mode = (flags & match_mode_neutral) ? mode_Iu : mode;
 844                 }
 845         }
 846         if (addr->base == NULL)
 847                 addr->base = noreg_GP;
 848         if (addr->index == NULL)
 849                 addr->index = noreg_GP;
 850         if (addr->mem == NULL)
 851                 addr->mem = nomem;
 852
 853         am->new_op1     = new_op1;
 854         am->new_op2     = new_op2;
 855         am->commutative = commutative;
 856 }
 857
 858 /**
 859  * "Fixes" a node that uses address mode by turning it into mode_T
 860  * and returning a pn_ia32_res Proj.
 861  *
 862  * @param node  the node
 863  * @param am    its address mode
 864  *
 865  * @return a Proj(pn_ia32_res) if a memory address mode is used,
 866  *         node else
 867  */
 868 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 869 {
 870         ir_mode  *mode;
 871         ir_node  *load;
 872
 873         if (am->mem_proj == NULL)
 874                 return node;
 875
 876         /* we have to create a mode_T so the old MemProj can attach to us */
 877         mode = get_irn_mode(node);
 878         load = get_Proj_pred(am->mem_proj);
 879
 880         be_set_transformed_node(load, node);
 881
 882         if (mode != mode_T) {
 883                 set_irn_mode(node, mode_T);
 884                 return new_rd_Proj(NULL, get_nodes_block(node), node, mode, pn_ia32_res);
 885         } else {
 886                 return node;
 887         }
 888 }
 889
 890 /**
 891  * Construct a standard binary operation, set AM and immediate if required.
 892  *
 893  * @param node  The original node for which the binop is created
 894  * @param op1   The first operand
 895  * @param op2   The second operand
 896  * @param func  The node constructor function
 897  * @return The constructed ia32 node.
 898  */
 899 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 900                           construct_binop_func *func, match_flags_t flags)
 901 {
 902         dbg_info            *dbgi;
 903         ir_node             *block, *new_block, *new_node;
 904         ia32_address_mode_t  am;
 905         ia32_address_t      *addr = &am.addr;
 906
 907         block = get_nodes_block(node);
 908         match_arguments(&am, block, op1, op2, NULL, flags);
 909
 910         dbgi      = get_irn_dbg_info(node);
 911         new_block = be_transform_node(block);
 912         new_node  = func(dbgi, new_block, addr->base, addr->index, addr->mem,
 913                         am.new_op1, am.new_op2);
 914         set_am_attributes(new_node, &am);
 915         /* we can't use source address mode anymore when using immediates */
 916         if (!(flags & match_am_and_immediates) &&
 917             (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2)))
 918                 set_ia32_am_support(new_node, ia32_am_none);
 919         SET_IA32_ORIG_NODE(new_node, node);
 920
 921         new_node = fix_mem_proj(new_node, &am);
 922
 923         return new_node;
 924 }
 925
 926 /**
 927  * Generic names for the inputs of an ia32 binary op.
 928  */
 929 enum {
 930         n_ia32_l_binop_left,  /**< ia32 left input */
 931         n_ia32_l_binop_right, /**< ia32 right input */
 932         n_ia32_l_binop_eflags /**< ia32 eflags input */
 933 };
 934 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,       n_Adc_left)
 935 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,      n_Adc_right)
 936 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags,     n_Adc_eflags)
 937 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_minuend,    n_Sbb_minuend)
 938 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_subtrahend, n_Sbb_subtrahend)
 939 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags,     n_Sbb_eflags)
 940
 941 /**
 942  * Construct a binary operation which also consumes the eflags.
 943  *
 944  * @param node  The node to transform
 945  * @param func  The node constructor function
 946  * @param flags The match flags
 947  * @return      The constructor ia32 node
 948  */
 949 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 950                                 match_flags_t flags)
 951 {
 952         ir_node             *src_block  = get_nodes_block(node);
 953         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 954         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 955         ir_node             *eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 956         dbg_info            *dbgi;
 957         ir_node             *block, *new_node, *new_eflags;
 958         ia32_address_mode_t  am;
 959         ia32_address_t      *addr       = &am.addr;
 960
 961         match_arguments(&am, src_block, op1, op2, eflags, flags);
 962
 963         dbgi       = get_irn_dbg_info(node);
 964         block      = be_transform_node(src_block);
 965         new_eflags = be_transform_node(eflags);
 966         new_node   = func(dbgi, block, addr->base, addr->index, addr->mem,
 967                           am.new_op1, am.new_op2, new_eflags);
 968         set_am_attributes(new_node, &am);
 969         /* we can't use source address mode anymore when using immediates */
 970         if (!(flags & match_am_and_immediates) &&
 971             (is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2)))
 972                 set_ia32_am_support(new_node, ia32_am_none);
 973         SET_IA32_ORIG_NODE(new_node, node);
 974
 975         new_node = fix_mem_proj(new_node, &am);
 976
 977         return new_node;
 978 }
 979
 980 static ir_node *get_fpcw(void)
 981 {
 982         ir_node *fpcw;
 983         if (initial_fpcw != NULL)
 984                 return initial_fpcw;
 985
 986         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 987                                              &ia32_fp_cw_regs[REG_FPCW]);
 988         initial_fpcw = be_transform_node(fpcw);
 989
 990         return initial_fpcw;
 991 }
 992
 993 /**
 994  * Construct a standard binary operation, set AM and immediate if required.
 995  *
 996  * @param op1   The first operand
 997  * @param op2   The second operand
 998  * @param func  The node constructor function
 999  * @return The constructed ia32 node.
1000  */
1001 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
1002                                     construct_binop_float_func *func)
1003 {
1004         ir_mode             *mode = get_irn_mode(node);
1005         dbg_info            *dbgi;
1006         ir_node             *block, *new_block, *new_node;
1007         ia32_address_mode_t  am;
1008         ia32_address_t      *addr = &am.addr;
1009         ia32_x87_attr_t     *attr;
1010         /* All operations are considered commutative, because there are reverse
1011          * variants */
1012         match_flags_t        flags = match_commutative;
1013
1014         /* happens for div nodes... */
1015         if (mode == mode_T)
1016                 mode = get_divop_resmod(node);
1017
1018         /* cannot use address mode with long double on x87 */
1019         if (get_mode_size_bits(mode) <= 64)
1020                 flags |= match_am;
1021
1022         block = get_nodes_block(node);
1023         match_arguments(&am, block, op1, op2, NULL, flags);
1024
1025         dbgi      = get_irn_dbg_info(node);
1026         new_block = be_transform_node(block);
1027         new_node  = func(dbgi, new_block, addr->base, addr->index, addr->mem,
1028                          am.new_op1, am.new_op2, get_fpcw());
1029         set_am_attributes(new_node, &am);
1030
1031         attr = get_ia32_x87_attr(new_node);
1032         attr->attr.data.ins_permuted = am.ins_permuted;
1033
1034         SET_IA32_ORIG_NODE(new_node, node);
1035
1036         new_node = fix_mem_proj(new_node, &am);
1037
1038         return new_node;
1039 }
1040
1041 /**
1042  * Construct a shift/rotate binary operation, sets AM and immediate if required.
1043  *
1044  * @param op1   The first operand
1045  * @param op2   The second operand
1046  * @param func  The node constructor function
1047  * @return The constructed ia32 node.
1048  */
1049 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
1050                                 construct_shift_func *func,
1051                                 match_flags_t flags)
1052 {
1053         dbg_info *dbgi;
1054         ir_node  *block, *new_block, *new_op1, *new_op2, *new_node;
1055
1056         assert(! mode_is_float(get_irn_mode(node)));
1057         assert(flags & match_immediate);
1058         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
1059
1060         if (flags & match_mode_neutral) {
1061                 op1     = ia32_skip_downconv(op1);
1062                 new_op1 = be_transform_node(op1);
1063         } else if (get_mode_size_bits(get_irn_mode(node)) != 32) {
1064                 new_op1 = create_upconv(op1, node);
1065         } else {
1066                 new_op1 = be_transform_node(op1);
1067         }
1068
1069         /* the shift amount can be any mode that is bigger than 5 bits, since all
1070          * other bits are ignored anyway */
1071         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
1072                 ir_node *const op = get_Conv_op(op2);
1073                 if (mode_is_float(get_irn_mode(op)))
1074                         break;
1075                 op2 = op;
1076                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
1077         }
1078         new_op2 = create_immediate_or_transform(op2, 0);
1079
1080         dbgi      = get_irn_dbg_info(node);
1081         block     = get_nodes_block(node);
1082         new_block = be_transform_node(block);
1083         new_node  = func(dbgi, new_block, new_op1, new_op2);
1084         SET_IA32_ORIG_NODE(new_node, node);
1085
1086         /* lowered shift instruction may have a dependency operand, handle it here */
1087         if (get_irn_arity(node) == 3) {
1088                 /* we have a dependency */
1089                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
1090                 add_irn_dep(new_node, new_dep);
1091         }
1092
1093         return new_node;
1094 }
1095
1096
1097 /**
1098  * Construct a standard unary operation, set AM and immediate if required.
1099  *
1100  * @param op    The operand
1101  * @param func  The node constructor function
1102  * @return The constructed ia32 node.
1103  */
1104 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
1105                          match_flags_t flags)
1106 {
1107         dbg_info *dbgi;
1108         ir_node  *block, *new_block, *new_op, *new_node;
1109
1110         assert(flags == 0 || flags == match_mode_neutral);
1111         if (flags & match_mode_neutral) {
1112                 op = ia32_skip_downconv(op);
1113         }
1114
1115         new_op    = be_transform_node(op);
1116         dbgi      = get_irn_dbg_info(node);
1117         block     = get_nodes_block(node);
1118         new_block = be_transform_node(block);
1119         new_node  = func(dbgi, new_block, new_op);
1120
1121         SET_IA32_ORIG_NODE(new_node, node);
1122
1123         return new_node;
1124 }
1125
1126 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
1127                                         ia32_address_t *addr)
1128 {
1129         ir_node *base, *index, *res;
1130
1131         base = addr->base;
1132         if (base == NULL) {
1133                 base = noreg_GP;
1134         } else {
1135                 base = be_transform_node(base);
1136         }
1137
1138         index = addr->index;
1139         if (index == NULL) {
1140                 index = noreg_GP;
1141         } else {
1142                 index = be_transform_node(index);
1143         }
1144
1145         res = new_bd_ia32_Lea(dbgi, block, base, index);
1146         set_address(res, addr);
1147
1148         return res;
1149 }
1150
1151 /**
1152  * Returns non-zero if a given address mode has a symbolic or
1153  * numerical offset != 0.
1154  */
1155 static int am_has_immediates(const ia32_address_t *addr)
1156 {
1157         return addr->offset != 0 || addr->symconst_ent != NULL
1158                 || addr->frame_entity || addr->use_frame;
1159 }
1160
1161 /**
1162  * Creates an ia32 Add.
1163  *
1164  * @return the created ia32 Add node
1165  */
1166 static ir_node *gen_Add(ir_node *node)
1167 {
1168         ir_mode  *mode = get_irn_mode(node);
1169         ir_node  *op1  = get_Add_left(node);
1170         ir_node  *op2  = get_Add_right(node);
1171         dbg_info *dbgi;
1172         ir_node  *block, *new_block, *new_node, *add_immediate_op;
1173         ia32_address_t       addr;
1174         ia32_address_mode_t  am;
1175
1176         if (mode_is_float(mode)) {
1177                 if (ia32_cg_config.use_sse2)
1178                         return gen_binop(node, op1, op2, new_bd_ia32_xAdd,
1179                                          match_commutative | match_am);
1180                 else
1181                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_vfadd);
1182         }
1183
1184         ia32_mark_non_am(node);
1185
1186         op2 = ia32_skip_downconv(op2);
1187         op1 = ia32_skip_downconv(op1);
1188
1189         /**
1190          * Rules for an Add:
1191          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1192          *   1. Add with immediate -> Lea
1193          *   2. Add with possible source address mode -> Add
1194          *   3. Otherwise -> Lea
1195          */
1196         memset(&addr, 0, sizeof(addr));
1197         ia32_create_address_mode(&addr, node, ia32_create_am_force);
1198         add_immediate_op = NULL;
1199
1200         dbgi      = get_irn_dbg_info(node);
1201         block     = get_nodes_block(node);
1202         new_block = be_transform_node(block);
1203
1204         /* a constant? */
1205         if (addr.base == NULL && addr.index == NULL) {
1206                 new_node = new_bd_ia32_Const(dbgi, new_block, addr.symconst_ent,
1207                                              addr.symconst_sign, 0, addr.offset);
1208                 be_dep_on_frame(new_node);
1209                 SET_IA32_ORIG_NODE(new_node, node);
1210                 return new_node;
1211         }
1212         /* add with immediate? */
1213         if (addr.index == NULL) {
1214                 add_immediate_op = addr.base;
1215         } else if (addr.base == NULL && addr.scale == 0) {
1216                 add_immediate_op = addr.index;
1217         }
1218
1219         if (add_immediate_op != NULL) {
1220                 if (!am_has_immediates(&addr)) {
1221 #ifdef DEBUG_libfirm
1222                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1223                                            node);
1224 #endif
1225                         return be_transform_node(add_immediate_op);
1226                 }
1227
1228                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1229                 SET_IA32_ORIG_NODE(new_node, node);
1230                 return new_node;
1231         }
1232
1233         /* test if we can use source address mode */
1234         match_arguments(&am, block, op1, op2, NULL, match_commutative
1235                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1236
1237         /* construct an Add with source address mode */
1238         if (am.op_type == ia32_AddrModeS) {
1239                 ia32_address_t *am_addr = &am.addr;
1240                 new_node = new_bd_ia32_Add(dbgi, new_block, am_addr->base,
1241                                          am_addr->index, am_addr->mem, am.new_op1,
1242                                          am.new_op2);
1243                 set_am_attributes(new_node, &am);
1244                 SET_IA32_ORIG_NODE(new_node, node);
1245
1246                 new_node = fix_mem_proj(new_node, &am);
1247
1248                 return new_node;
1249         }
1250
1251         /* otherwise construct a lea */
1252         new_node = create_lea_from_address(dbgi, new_block, &addr);
1253         SET_IA32_ORIG_NODE(new_node, node);
1254         return new_node;
1255 }
1256
1257 /**
1258  * Creates an ia32 Mul.
1259  *
1260  * @return the created ia32 Mul node
1261  */
1262 static ir_node *gen_Mul(ir_node *node)
1263 {
1264         ir_node *op1  = get_Mul_left(node);
1265         ir_node *op2  = get_Mul_right(node);
1266         ir_mode *mode = get_irn_mode(node);
1267
1268         if (mode_is_float(mode)) {
1269                 if (ia32_cg_config.use_sse2)
1270                         return gen_binop(node, op1, op2, new_bd_ia32_xMul,
1271                                          match_commutative | match_am);
1272                 else
1273                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_vfmul);
1274         }
1275         return gen_binop(node, op1, op2, new_bd_ia32_IMul,
1276                          match_commutative | match_am | match_mode_neutral |
1277                          match_immediate | match_am_and_immediates);
1278 }
1279
1280 /**
1281  * Creates an ia32 Mulh.
1282  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1283  * this result while Mul returns the lower 32 bit.
1284  *
1285  * @return the created ia32 Mulh node
1286  */
1287 static ir_node *gen_Mulh(ir_node *node)
1288 {
1289         ir_node              *block     = get_nodes_block(node);
1290         ir_node              *new_block = be_transform_node(block);
1291         dbg_info             *dbgi      = get_irn_dbg_info(node);
1292         ir_node              *op1       = get_Mulh_left(node);
1293         ir_node              *op2       = get_Mulh_right(node);
1294         ir_mode              *mode      = get_irn_mode(node);
1295         ir_node              *new_node;
1296         ir_node              *proj_res_high;
1297
1298         if (get_mode_size_bits(mode) != 32) {
1299                 panic("Mulh without 32bit size not supported in ia32 backend (%+F)", node);
1300         }
1301
1302         if (mode_is_signed(mode)) {
1303                 new_node = gen_binop(node, op1, op2, new_bd_ia32_IMul1OP, match_commutative | match_am);
1304                 proj_res_high = new_rd_Proj(dbgi, new_block, new_node, mode_Iu, pn_ia32_IMul1OP_res_high);
1305         } else {
1306                 new_node = gen_binop(node, op1, op2, new_bd_ia32_Mul, match_commutative | match_am);
1307                 proj_res_high = new_rd_Proj(dbgi, new_block, new_node, mode_Iu, pn_ia32_Mul_res_high);
1308         }
1309         return proj_res_high;
1310 }
1311
1312 /**
1313  * Creates an ia32 And.
1314  *
1315  * @return The created ia32 And node
1316  */
1317 static ir_node *gen_And(ir_node *node)
1318 {
1319         ir_node *op1 = get_And_left(node);
1320         ir_node *op2 = get_And_right(node);
1321         assert(! mode_is_float(get_irn_mode(node)));
1322
1323         /* is it a zero extension? */
1324         if (is_Const(op2)) {
1325                 tarval   *tv    = get_Const_tarval(op2);
1326                 long      v     = get_tarval_long(tv);
1327
1328                 if (v == 0xFF || v == 0xFFFF) {
1329                         dbg_info *dbgi   = get_irn_dbg_info(node);
1330                         ir_node  *block  = get_nodes_block(node);
1331                         ir_mode  *src_mode;
1332                         ir_node  *res;
1333
1334                         if (v == 0xFF) {
1335                                 src_mode = mode_Bu;
1336                         } else {
1337                                 assert(v == 0xFFFF);
1338                                 src_mode = mode_Hu;
1339                         }
1340                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1341
1342                         return res;
1343                 }
1344         }
1345         return gen_binop(node, op1, op2, new_bd_ia32_And,
1346                         match_commutative | match_mode_neutral | match_am | match_immediate);
1347 }
1348
1349
1350
1351 /**
1352  * Creates an ia32 Or.
1353  *
1354  * @return The created ia32 Or node
1355  */
1356 static ir_node *gen_Or(ir_node *node)
1357 {
1358         ir_node *op1 = get_Or_left(node);
1359         ir_node *op2 = get_Or_right(node);
1360
1361         assert (! mode_is_float(get_irn_mode(node)));
1362         return gen_binop(node, op1, op2, new_bd_ia32_Or, match_commutative
1363                         | match_mode_neutral | match_am | match_immediate);
1364 }
1365
1366
1367
1368 /**
1369  * Creates an ia32 Eor.
1370  *
1371  * @return The created ia32 Eor node
1372  */
1373 static ir_node *gen_Eor(ir_node *node)
1374 {
1375         ir_node *op1 = get_Eor_left(node);
1376         ir_node *op2 = get_Eor_right(node);
1377
1378         assert(! mode_is_float(get_irn_mode(node)));
1379         return gen_binop(node, op1, op2, new_bd_ia32_Xor, match_commutative
1380                         | match_mode_neutral | match_am | match_immediate);
1381 }
1382
1383
1384 /**
1385  * Creates an ia32 Sub.
1386  *
1387  * @return The created ia32 Sub node
1388  */
1389 static ir_node *gen_Sub(ir_node *node)
1390 {
1391         ir_node  *op1  = get_Sub_left(node);
1392         ir_node  *op2  = get_Sub_right(node);
1393         ir_mode  *mode = get_irn_mode(node);
1394
1395         if (mode_is_float(mode)) {
1396                 if (ia32_cg_config.use_sse2)
1397                         return gen_binop(node, op1, op2, new_bd_ia32_xSub, match_am);
1398                 else
1399                         return gen_binop_x87_float(node, op1, op2, new_bd_ia32_vfsub);
1400         }
1401
1402         if (is_Const(op2)) {
1403                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1404                            node);
1405         }
1406
1407         return gen_binop(node, op1, op2, new_bd_ia32_Sub, match_mode_neutral
1408                         | match_am | match_immediate);
1409 }
1410
1411 static ir_node *transform_AM_mem(ir_node *const block,
1412                                  ir_node  *const src_val,
1413                                  ir_node  *const src_mem,
1414                                  ir_node  *const am_mem)
1415 {
1416         if (is_NoMem(am_mem)) {
1417                 return be_transform_node(src_mem);
1418         } else if (is_Proj(src_val) &&
1419                    is_Proj(src_mem) &&
1420                    get_Proj_pred(src_val) == get_Proj_pred(src_mem)) {
1421                 /* avoid memory loop */
1422                 return am_mem;
1423         } else if (is_Proj(src_val) && is_Sync(src_mem)) {
1424                 ir_node  *const ptr_pred = get_Proj_pred(src_val);
1425                 int       const arity    = get_Sync_n_preds(src_mem);
1426                 int             n        = 0;
1427                 ir_node **      ins;
1428                 int             i;
1429
1430                 NEW_ARR_A(ir_node*, ins, arity + 1);
1431
1432                 /* NOTE: This sometimes produces dead-code because the old sync in
1433                  * src_mem might not be used anymore, we should detect this case
1434                  * and kill the sync... */
1435                 for (i = arity - 1; i >= 0; --i) {
1436                         ir_node *const pred = get_Sync_pred(src_mem, i);
1437
1438                         /* avoid memory loop */
1439                         if (is_Proj(pred) && get_Proj_pred(pred) == ptr_pred)
1440                                 continue;
1441
1442                         ins[n++] = be_transform_node(pred);
1443                 }
1444
1445                 ins[n++] = am_mem;
1446
1447                 return new_r_Sync(block, n, ins);
1448         } else {
1449                 ir_node *ins[2];
1450
1451                 ins[0] = be_transform_node(src_mem);
1452                 ins[1] = am_mem;
1453                 return new_r_Sync(block, 2, ins);
1454         }
1455 }
1456
1457 /**
1458  * Create a 32bit to 64bit signed extension.
1459  *
1460  * @param dbgi   debug info
1461  * @param block  the block where node nodes should be placed
1462  * @param val    the value to extend
1463  * @param orig   the original node
1464  */
1465 static ir_node *create_sex_32_64(dbg_info *dbgi, ir_node *block,
1466                                  ir_node *val, const ir_node *orig)
1467 {
1468         ir_node *res;
1469
1470         (void)orig;
1471         if (ia32_cg_config.use_short_sex_eax) {
1472                 ir_node *pval = new_bd_ia32_ProduceVal(dbgi, block);
1473                 be_dep_on_frame(pval);
1474                 res = new_bd_ia32_Cltd(dbgi, block, val, pval);
1475         } else {
1476                 ir_node *imm31 = ia32_create_Immediate(NULL, 0, 31);
1477                 res = new_bd_ia32_Sar(dbgi, block, val, imm31);
1478         }
1479         SET_IA32_ORIG_NODE(res, orig);
1480         return res;
1481 }
1482
1483 /**
1484  * Generates an ia32 DivMod with additional infrastructure for the
1485  * register allocator if needed.
1486  */
1487 static ir_node *create_Div(ir_node *node)
1488 {
1489         dbg_info *dbgi      = get_irn_dbg_info(node);
1490         ir_node  *block     = get_nodes_block(node);
1491         ir_node  *new_block = be_transform_node(block);
1492         ir_node  *mem;
1493         ir_node  *new_mem;
1494         ir_node  *op1;
1495         ir_node  *op2;
1496         ir_node  *new_node;
1497         ir_mode  *mode;
1498         ir_node  *sign_extension;
1499         ia32_address_mode_t  am;
1500         ia32_address_t      *addr = &am.addr;
1501
1502         /* the upper bits have random contents for smaller modes */
1503         switch (get_irn_opcode(node)) {
1504         case iro_Div:
1505                 op1     = get_Div_left(node);
1506                 op2     = get_Div_right(node);
1507                 mem     = get_Div_mem(node);
1508                 mode    = get_Div_resmode(node);
1509                 break;
1510         case iro_Mod:
1511                 op1     = get_Mod_left(node);
1512                 op2     = get_Mod_right(node);
1513                 mem     = get_Mod_mem(node);
1514                 mode    = get_Mod_resmode(node);
1515                 break;
1516         case iro_DivMod:
1517                 op1     = get_DivMod_left(node);
1518                 op2     = get_DivMod_right(node);
1519                 mem     = get_DivMod_mem(node);
1520                 mode    = get_DivMod_resmode(node);
1521                 break;
1522         default:
1523                 panic("invalid divmod node %+F", node);
1524         }
1525
1526         match_arguments(&am, block, op1, op2, NULL, match_am | match_upconv_32);
1527
1528         /* Beware: We don't need a Sync, if the memory predecessor of the Div node
1529            is the memory of the consumed address. We can have only the second op as address
1530            in Div nodes, so check only op2. */
1531         new_mem = transform_AM_mem(block, op2, mem, addr->mem);
1532
1533         if (mode_is_signed(mode)) {
1534                 sign_extension = create_sex_32_64(dbgi, new_block, am.new_op1, node);
1535                 new_node       = new_bd_ia32_IDiv(dbgi, new_block, addr->base,
1536                                 addr->index, new_mem, am.new_op2, am.new_op1, sign_extension);
1537         } else {
1538                 sign_extension = new_bd_ia32_Const(dbgi, new_block, NULL, 0, 0, 0);
1539                 be_dep_on_frame(sign_extension);
1540
1541                 new_node = new_bd_ia32_Div(dbgi, new_block, addr->base,
1542                                            addr->index, new_mem, am.new_op2,
1543                                            am.new_op1, sign_extension);
1544         }
1545
1546         set_irn_pinned(new_node, get_irn_pinned(node));
1547
1548         set_am_attributes(new_node, &am);
1549         SET_IA32_ORIG_NODE(new_node, node);
1550
1551         new_node = fix_mem_proj(new_node, &am);
1552
1553         return new_node;
1554 }
1555
1556 /**
1557  * Generates an ia32 Mod.
1558  */
1559 static ir_node *gen_Mod(ir_node *node)
1560 {
1561         return create_Div(node);
1562 }
1563
1564 /**
1565  * Generates an ia32 Div.
1566  */
1567 static ir_node *gen_Div(ir_node *node)
1568 {
1569         return create_Div(node);
1570 }
1571
1572 /**
1573  * Generates an ia32 DivMod.
1574  */
1575 static ir_node *gen_DivMod(ir_node *node)
1576 {
1577         return create_Div(node);
1578 }
1579
1580
1581
1582 /**
1583  * Creates an ia32 floating Div.
1584  *
1585  * @return The created ia32 xDiv node
1586  */
1587 static ir_node *gen_Quot(ir_node *node)
1588 {
1589         ir_node *op1 = get_Quot_left(node);
1590         ir_node *op2 = get_Quot_right(node);
1591
1592         if (ia32_cg_config.use_sse2) {
1593                 return gen_binop(node, op1, op2, new_bd_ia32_xDiv, match_am);
1594         } else {
1595                 return gen_binop_x87_float(node, op1, op2, new_bd_ia32_vfdiv);
1596         }
1597 }
1598
1599
1600 /**
1601  * Creates an ia32 Shl.
1602  *
1603  * @return The created ia32 Shl node
1604  */
1605 static ir_node *gen_Shl(ir_node *node)
1606 {
1607         ir_node *left  = get_Shl_left(node);
1608         ir_node *right = get_Shl_right(node);
1609
1610         return gen_shift_binop(node, left, right, new_bd_ia32_Shl,
1611                                match_mode_neutral | match_immediate);
1612 }
1613
1614 /**
1615  * Creates an ia32 Shr.
1616  *
1617  * @return The created ia32 Shr node
1618  */
1619 static ir_node *gen_Shr(ir_node *node)
1620 {
1621         ir_node *left  = get_Shr_left(node);
1622         ir_node *right = get_Shr_right(node);
1623
1624         return gen_shift_binop(node, left, right, new_bd_ia32_Shr, match_immediate);
1625 }
1626
1627
1628
1629 /**
1630  * Creates an ia32 Sar.
1631  *
1632  * @return The created ia32 Shrs node
1633  */
1634 static ir_node *gen_Shrs(ir_node *node)
1635 {
1636         ir_node *left  = get_Shrs_left(node);
1637         ir_node *right = get_Shrs_right(node);
1638
1639         if (is_Const(right)) {
1640                 tarval *tv = get_Const_tarval(right);
1641                 long val = get_tarval_long(tv);
1642                 if (val == 31) {
1643                         /* this is a sign extension */
1644                         dbg_info *dbgi   = get_irn_dbg_info(node);
1645                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1646                         ir_node  *new_op = be_transform_node(left);
1647
1648                         return create_sex_32_64(dbgi, block, new_op, node);
1649                 }
1650         }
1651
1652         /* 8 or 16 bit sign extension? */
1653         if (is_Const(right) && is_Shl(left)) {
1654                 ir_node *shl_left  = get_Shl_left(left);
1655                 ir_node *shl_right = get_Shl_right(left);
1656                 if (is_Const(shl_right)) {
1657                         tarval *tv1 = get_Const_tarval(right);
1658                         tarval *tv2 = get_Const_tarval(shl_right);
1659                         if (tv1 == tv2 && tarval_is_long(tv1)) {
1660                                 long val = get_tarval_long(tv1);
1661                                 if (val == 16 || val == 24) {
1662                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1663                                         ir_node  *block  = get_nodes_block(node);
1664                                         ir_mode  *src_mode;
1665                                         ir_node  *res;
1666
1667                                         if (val == 24) {
1668                                                 src_mode = mode_Bs;
1669                                         } else {
1670                                                 assert(val == 16);
1671                                                 src_mode = mode_Hs;
1672                                         }
1673                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1674                                                               shl_left, node);
1675
1676                                         return res;
1677                                 }
1678                         }
1679                 }
1680         }
1681
1682         return gen_shift_binop(node, left, right, new_bd_ia32_Sar, match_immediate);
1683 }
1684
1685
1686
1687 /**
1688  * Creates an ia32 Rol.
1689  *
1690  * @param op1   The first operator
1691  * @param op2   The second operator
1692  * @return The created ia32 RotL node
1693  */
1694 static ir_node *gen_Rol(ir_node *node, ir_node *op1, ir_node *op2)
1695 {
1696         return gen_shift_binop(node, op1, op2, new_bd_ia32_Rol, match_immediate);
1697 }
1698
1699
1700
1701 /**
1702  * Creates an ia32 Ror.
1703  * NOTE: There is no RotR with immediate because this would always be a RotL
1704  *       "imm-mode_size_bits" which can be pre-calculated.
1705  *
1706  * @param op1   The first operator
1707  * @param op2   The second operator
1708  * @return The created ia32 RotR node
1709  */
1710 static ir_node *gen_Ror(ir_node *node, ir_node *op1, ir_node *op2)
1711 {
1712         return gen_shift_binop(node, op1, op2, new_bd_ia32_Ror, match_immediate);
1713 }
1714
1715
1716
1717 /**
1718  * Creates an ia32 RotR or RotL (depending on the found pattern).
1719  *
1720  * @return The created ia32 RotL or RotR node
1721  */
1722 static ir_node *gen_Rotl(ir_node *node)
1723 {
1724         ir_node *rotate = NULL;
1725         ir_node *op1    = get_Rotl_left(node);
1726         ir_node *op2    = get_Rotl_right(node);
1727
1728         /* Firm has only RotL, so we are looking for a right (op2)
1729                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1730                  that means we can create a RotR instead of an Add and a RotL */
1731
1732         if (is_Add(op2)) {
1733                 ir_node *add = op2;
1734                 ir_node *left = get_Add_left(add);
1735                 ir_node *right = get_Add_right(add);
1736                 if (is_Const(right)) {
1737                         tarval  *tv   = get_Const_tarval(right);
1738                         ir_mode *mode = get_irn_mode(node);
1739                         long     bits = get_mode_size_bits(mode);
1740
1741                         if (is_Minus(left) &&
1742                             tarval_is_long(tv)       &&
1743                             get_tarval_long(tv) == bits &&
1744                             bits                == 32)
1745                         {
1746                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1747                                 rotate = gen_Ror(node, op1, get_Minus_op(left));
1748                         }
1749                 }
1750         }
1751
1752         if (rotate == NULL) {
1753                 rotate = gen_Rol(node, op1, op2);
1754         }
1755
1756         return rotate;
1757 }
1758
1759
1760
1761 /**
1762  * Transforms a Minus node.
1763  *
1764  * @return The created ia32 Minus node
1765  */
1766 static ir_node *gen_Minus(ir_node *node)
1767 {
1768         ir_node   *op    = get_Minus_op(node);
1769         ir_node   *block = be_transform_node(get_nodes_block(node));
1770         dbg_info  *dbgi  = get_irn_dbg_info(node);
1771         ir_mode   *mode  = get_irn_mode(node);
1772         ir_entity *ent;
1773         ir_node   *new_node;
1774         int        size;
1775
1776         if (mode_is_float(mode)) {
1777                 ir_node *new_op = be_transform_node(op);
1778                 if (ia32_cg_config.use_sse2) {
1779                         /* TODO: non-optimal... if we have many xXors, then we should
1780                          * rather create a load for the const and use that instead of
1781                          * several AM nodes... */
1782                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1783
1784                         new_node = new_bd_ia32_xXor(dbgi, block, noreg_GP, noreg_GP,
1785                                                     nomem, new_op, noreg_xmm);
1786
1787                         size = get_mode_size_bits(mode);
1788                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1789
1790                         set_ia32_am_sc(new_node, ent);
1791                         set_ia32_op_type(new_node, ia32_AddrModeS);
1792                         set_ia32_ls_mode(new_node, mode);
1793                 } else {
1794                         new_node = new_bd_ia32_vfchs(dbgi, block, new_op);
1795                 }
1796         } else {
1797                 new_node = gen_unop(node, op, new_bd_ia32_Neg, match_mode_neutral);
1798         }
1799
1800         SET_IA32_ORIG_NODE(new_node, node);
1801
1802         return new_node;
1803 }
1804
1805 /**
1806  * Transforms a Not node.
1807  *
1808  * @return The created ia32 Not node
1809  */
1810 static ir_node *gen_Not(ir_node *node)
1811 {
1812         ir_node *op   = get_Not_op(node);
1813
1814         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1815         assert (! mode_is_float(get_irn_mode(node)));
1816
1817         return gen_unop(node, op, new_bd_ia32_Not, match_mode_neutral);
1818 }
1819
1820
1821
1822 /**
1823  * Transforms an Abs node.
1824  *
1825  * @return The created ia32 Abs node
1826  */
1827 static ir_node *gen_Abs(ir_node *node)
1828 {
1829         ir_node   *block     = get_nodes_block(node);
1830         ir_node   *new_block = be_transform_node(block);
1831         ir_node   *op        = get_Abs_op(node);
1832         dbg_info  *dbgi      = get_irn_dbg_info(node);
1833         ir_mode   *mode      = get_irn_mode(node);
1834         ir_node   *new_op;
1835         ir_node   *new_node;
1836         int        size;
1837         ir_entity *ent;
1838
1839         if (mode_is_float(mode)) {
1840                 new_op = be_transform_node(op);
1841
1842                 if (ia32_cg_config.use_sse2) {
1843                         ir_node *noreg_fp = ia32_new_NoReg_xmm(env_cg);
1844                         new_node = new_bd_ia32_xAnd(dbgi, new_block, noreg_GP, noreg_GP,
1845                                                     nomem, new_op, noreg_fp);
1846
1847                         size = get_mode_size_bits(mode);
1848                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1849
1850                         set_ia32_am_sc(new_node, ent);
1851
1852                         SET_IA32_ORIG_NODE(new_node, node);
1853
1854                         set_ia32_op_type(new_node, ia32_AddrModeS);
1855                         set_ia32_ls_mode(new_node, mode);
1856                 } else {
1857                         new_node = new_bd_ia32_vfabs(dbgi, new_block, new_op);
1858                         SET_IA32_ORIG_NODE(new_node, node);
1859                 }
1860         } else {
1861                 ir_node *xor, *sign_extension;
1862
1863                 if (get_mode_size_bits(mode) == 32) {
1864                         new_op = be_transform_node(op);
1865                 } else {
1866                         new_op = create_I2I_Conv(mode, mode_Is, dbgi, block, op, node);
1867                 }
1868
1869                 sign_extension = create_sex_32_64(dbgi, new_block, new_op, node);
1870
1871                 xor = new_bd_ia32_Xor(dbgi, new_block, noreg_GP, noreg_GP,
1872                                       nomem, new_op, sign_extension);
1873                 SET_IA32_ORIG_NODE(xor, node);
1874
1875                 new_node = new_bd_ia32_Sub(dbgi, new_block, noreg_GP, noreg_GP,
1876                                            nomem, xor, sign_extension);
1877                 SET_IA32_ORIG_NODE(new_node, node);
1878         }
1879
1880         return new_node;
1881 }
1882
1883 /**
1884  * Create a bt instruction for x & (1 << n) and place it into the block of cmp.
1885  */
1886 static ir_node *gen_bt(ir_node *cmp, ir_node *x, ir_node *n)
1887 {
1888         dbg_info *dbgi      = get_irn_dbg_info(cmp);
1889         ir_node  *block     = get_nodes_block(cmp);
1890         ir_node  *new_block = be_transform_node(block);
1891         ir_node  *op1       = be_transform_node(x);
1892         ir_node  *op2       = be_transform_node(n);
1893
1894         return new_bd_ia32_Bt(dbgi, new_block, op1, op2);
1895 }
1896
1897 /**
1898  * Transform a node returning a "flag" result.
1899  *
1900  * @param node     the node to transform
1901  * @param pnc_out  the compare mode to use
1902  */
1903 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1904 {
1905         ir_node  *flags;
1906         ir_node  *new_op;
1907         ir_node  *new_block;
1908         dbg_info *dbgi;
1909
1910         /* we have a Cmp as input */
1911         if (is_Proj(node)) {
1912                 ir_node *pred = get_Proj_pred(node);
1913                 if (is_Cmp(pred)) {
1914                         pn_Cmp pnc = get_Proj_proj(node);
1915                         if (ia32_cg_config.use_bt && (pnc == pn_Cmp_Lg || pnc == pn_Cmp_Eq)) {
1916                                 ir_node *l = get_Cmp_left(pred);
1917                                 ir_node *r = get_Cmp_right(pred);
1918                                 if (is_And(l)) {
1919                                         ir_node *la = get_And_left(l);
1920                                         ir_node *ra = get_And_right(l);
1921                                         if (is_Shl(la)) {
1922                                                 ir_node *c = get_Shl_left(la);
1923                                                 if (is_Const_1(c) && (is_Const_0(r) || r == la)) {
1924                                                         /* (1 << n) & ra) */
1925                                                         ir_node *n = get_Shl_right(la);
1926                                                         flags    = gen_bt(pred, ra, n);
1927                                                         /* we must generate a Jc/Jnc jump */
1928                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1929                                                         if (r == la)
1930                                                                 pnc ^= pn_Cmp_Leg;
1931                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1932                                                         return flags;
1933                                                 }
1934                                         }
1935                                         if (is_Shl(ra)) {
1936                                                 ir_node *c = get_Shl_left(ra);
1937                                                 if (is_Const_1(c) && (is_Const_0(r) || r == ra)) {
1938                                                         /* la & (1 << n)) */
1939                                                         ir_node *n = get_Shl_right(ra);
1940                                                         flags    = gen_bt(pred, la, n);
1941                                                         /* we must generate a Jc/Jnc jump */
1942                                                         pnc = pnc == pn_Cmp_Lg ? pn_Cmp_Lt : pn_Cmp_Ge;
1943                                                         if (r == ra)
1944                                                                 pnc ^= pn_Cmp_Leg;
1945                                                         *pnc_out = ia32_pn_Cmp_unsigned | pnc;
1946                                                         return flags;
1947                                                 }
1948                                         }
1949                                 }
1950                         }
1951                         flags    = be_transform_node(pred);
1952                         *pnc_out = pnc;
1953                         return flags;
1954                 }
1955         }
1956
1957         /* a mode_b value, we have to compare it against 0 */
1958         dbgi      = get_irn_dbg_info(node);
1959         new_block = be_transform_node(get_nodes_block(node));
1960         new_op    = be_transform_node(node);
1961         flags     = new_bd_ia32_Test(dbgi, new_block, noreg_GP, noreg_GP, nomem, new_op,
1962                                      new_op, /*is_permuted=*/0, /*cmp_unsigned=*/0);
1963         *pnc_out  = pn_Cmp_Lg;
1964         return flags;
1965 }
1966
1967 /**
1968  * Transforms a Load.
1969  *
1970  * @return the created ia32 Load node
1971  */
1972 static ir_node *gen_Load(ir_node *node)
1973 {
1974         ir_node  *old_block = get_nodes_block(node);
1975         ir_node  *block   = be_transform_node(old_block);
1976         ir_node  *ptr     = get_Load_ptr(node);
1977         ir_node  *mem     = get_Load_mem(node);
1978         ir_node  *new_mem = be_transform_node(mem);
1979         ir_node  *base;
1980         ir_node  *index;
1981         dbg_info *dbgi    = get_irn_dbg_info(node);
1982         ir_mode  *mode    = get_Load_mode(node);
1983         ir_mode  *res_mode;
1984         ir_node  *new_node;
1985         ia32_address_t addr;
1986
1987         /* construct load address */
1988         memset(&addr, 0, sizeof(addr));
1989         ia32_create_address_mode(&addr, ptr, 0);
1990         base  = addr.base;
1991         index = addr.index;
1992
1993         if (base == NULL) {
1994                 base = noreg_GP;
1995         } else {
1996                 base = be_transform_node(base);
1997         }
1998
1999         if (index == NULL) {
2000                 index = noreg_GP;
2001         } else {
2002                 index = be_transform_node(index);
2003         }
2004
2005         if (mode_is_float(mode)) {
2006                 if (ia32_cg_config.use_sse2) {
2007                         new_node = new_bd_ia32_xLoad(dbgi, block, base, index, new_mem,
2008                                                      mode);
2009                         res_mode = mode_xmm;
2010                 } else {
2011                         new_node = new_bd_ia32_vfld(dbgi, block, base, index, new_mem,
2012                                                     mode);
2013                         res_mode = mode_vfp;
2014                 }
2015         } else {
2016                 assert(mode != mode_b);
2017
2018                 /* create a conv node with address mode for smaller modes */
2019                 if (get_mode_size_bits(mode) < 32) {
2020                         new_node = new_bd_ia32_Conv_I2I(dbgi, block, base, index,
2021                                                         new_mem, noreg_GP, mode);
2022                 } else {
2023                         new_node = new_bd_ia32_Load(dbgi, block, base, index, new_mem);
2024                 }
2025                 res_mode = mode_Iu;
2026         }
2027
2028         set_irn_pinned(new_node, get_irn_pinned(node));
2029         set_ia32_op_type(new_node, ia32_AddrModeS);
2030         set_ia32_ls_mode(new_node, mode);
2031         set_address(new_node, &addr);
2032
2033         if (get_irn_pinned(node) == op_pin_state_floats) {
2034                 assert(pn_ia32_xLoad_res == pn_ia32_vfld_res
2035                                 && pn_ia32_vfld_res == pn_ia32_Load_res
2036                                 && pn_ia32_Load_res == pn_ia32_res);
2037                 arch_irn_add_flags(new_node, arch_irn_flags_rematerializable);
2038         }
2039
2040         SET_IA32_ORIG_NODE(new_node, node);
2041
2042         be_dep_on_frame(new_node);
2043         return new_node;
2044 }
2045
2046 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
2047                        ir_node *ptr, ir_node *other)
2048 {
2049         ir_node *load;
2050
2051         if (!is_Proj(node))
2052                 return 0;
2053
2054         /* we only use address mode if we're the only user of the load */
2055         if (get_irn_n_edges(node) > 1)
2056                 return 0;
2057
2058         load = get_Proj_pred(node);
2059         if (!is_Load(load))
2060                 return 0;
2061         if (get_nodes_block(load) != block)
2062                 return 0;
2063
2064         /* store should have the same pointer as the load */
2065         if (get_Load_ptr(load) != ptr)
2066                 return 0;
2067
2068         /* don't do AM if other node inputs depend on the load (via mem-proj) */
2069         if (other != NULL                   &&
2070             get_nodes_block(other) == block &&
2071             heights_reachable_in_block(heights, other, load)) {
2072                 return 0;
2073         }
2074
2075         if (prevents_AM(block, load, mem))
2076                 return 0;
2077         /* Store should be attached to the load via mem */
2078         assert(heights_reachable_in_block(heights, mem, load));
2079
2080         return 1;
2081 }
2082
2083 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
2084                               ir_node *mem, ir_node *ptr, ir_mode *mode,
2085                               construct_binop_dest_func *func,
2086                               construct_binop_dest_func *func8bit,
2087                                                           match_flags_t flags)
2088 {
2089         ir_node  *src_block = get_nodes_block(node);
2090         ir_node  *block;
2091         dbg_info *dbgi;
2092         ir_node  *new_mem;
2093         ir_node  *new_node;
2094         ir_node  *new_op;
2095         ir_node  *mem_proj;
2096         int       commutative;
2097         ia32_address_mode_t  am;
2098         ia32_address_t      *addr = &am.addr;
2099         memset(&am, 0, sizeof(am));
2100
2101         assert(flags & match_immediate); /* there is no destam node without... */
2102         commutative = (flags & match_commutative) != 0;
2103
2104         if (use_dest_am(src_block, op1, mem, ptr, op2)) {
2105                 build_address(&am, op1, ia32_create_am_double_use);
2106                 new_op = create_immediate_or_transform(op2, 0);
2107         } else if (commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
2108                 build_address(&am, op2, ia32_create_am_double_use);
2109                 new_op = create_immediate_or_transform(op1, 0);
2110         } else {
2111                 return NULL;
2112         }
2113
2114         if (addr->base == NULL)
2115                 addr->base = noreg_GP;
2116         if (addr->index == NULL)
2117                 addr->index = noreg_GP;
2118         if (addr->mem == NULL)
2119                 addr->mem = nomem;
2120
2121         dbgi    = get_irn_dbg_info(node);
2122         block   = be_transform_node(src_block);
2123         new_mem = transform_AM_mem(block, am.am_node, mem, addr->mem);
2124
2125         if (get_mode_size_bits(mode) == 8) {
2126                 new_node = func8bit(dbgi, block, addr->base, addr->index, new_mem, new_op);
2127         } else {
2128                 new_node = func(dbgi, block, addr->base, addr->index, new_mem, new_op);
2129         }
2130         set_address(new_node, addr);
2131         set_ia32_op_type(new_node, ia32_AddrModeD);
2132         set_ia32_ls_mode(new_node, mode);
2133         SET_IA32_ORIG_NODE(new_node, node);
2134
2135         be_set_transformed_node(get_Proj_pred(am.mem_proj), new_node);
2136         mem_proj = be_transform_node(am.mem_proj);
2137         be_set_transformed_node(mem_proj ? mem_proj : am.mem_proj, new_node);
2138
2139         return new_node;
2140 }
2141
2142 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
2143                              ir_node *ptr, ir_mode *mode,
2144                              construct_unop_dest_func *func)
2145 {
2146         ir_node  *src_block = get_nodes_block(node);
2147         ir_node  *block;
2148         dbg_info *dbgi;
2149         ir_node  *new_mem;
2150         ir_node  *new_node;
2151         ir_node  *mem_proj;
2152         ia32_address_mode_t  am;
2153         ia32_address_t *addr = &am.addr;
2154
2155         if (!use_dest_am(src_block, op, mem, ptr, NULL))
2156                 return NULL;
2157
2158         memset(&am, 0, sizeof(am));
2159         build_address(&am, op, ia32_create_am_double_use);
2160
2161         dbgi     = get_irn_dbg_info(node);
2162         block    = be_transform_node(src_block);
2163         new_mem  = transform_AM_mem(block, am.am_node, mem, addr->mem);
2164         new_node = func(dbgi, block, addr->base, addr->index, new_mem);
2165         set_address(new_node, addr);
2166         set_ia32_op_type(new_node, ia32_AddrModeD);
2167         set_ia32_ls_mode(new_node, mode);
2168         SET_IA32_ORIG_NODE(new_node, node);
2169
2170         be_set_transformed_node(get_Proj_pred(am.mem_proj), new_node);
2171         mem_proj = be_transform_node(am.mem_proj);
2172         be_set_transformed_node(mem_proj ? mem_proj : am.mem_proj, new_node);
2173
2174         return new_node;
2175 }
2176
2177 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem)
2178 {
2179         ir_mode  *mode        = get_irn_mode(node);
2180         ir_node  *mux_true    = get_Mux_true(node);
2181         ir_node  *mux_false   = get_Mux_false(node);
2182         ir_node  *cond;
2183         ir_node  *new_mem;
2184         dbg_info *dbgi;
2185         ir_node  *block;
2186         ir_node  *new_block;
2187         ir_node  *flags;
2188         ir_node  *new_node;
2189         int       negated;
2190         pn_Cmp    pnc;
2191         ia32_address_t addr;
2192
2193         if (get_mode_size_bits(mode) != 8)
2194                 return NULL;
2195
2196         if (is_Const_1(mux_true) && is_Const_0(mux_false)) {
2197                 negated = 0;
2198         } else if (is_Const_0(mux_true) && is_Const_1(mux_false)) {
2199                 negated = 1;
2200         } else {
2201                 return NULL;
2202         }
2203
2204         build_address_ptr(&addr, ptr, mem);
2205
2206         dbgi      = get_irn_dbg_info(node);
2207         block     = get_nodes_block(node);
2208         new_block = be_transform_node(block);
2209         cond      = get_Mux_sel(node);
2210         flags     = get_flags_node(cond, &pnc);
2211         new_mem   = be_transform_node(mem);
2212         new_node  = new_bd_ia32_SetMem(dbgi, new_block, addr.base,
2213                                        addr.index, addr.mem, flags, pnc, negated);
2214         set_address(new_node, &addr);
2215         set_ia32_op_type(new_node, ia32_AddrModeD);
2216         set_ia32_ls_mode(new_node, mode);
2217         SET_IA32_ORIG_NODE(new_node, node);
2218
2219         return new_node;
2220 }
2221
2222 static ir_node *try_create_dest_am(ir_node *node)
2223 {
2224         ir_node  *val  = get_Store_value(node);
2225         ir_node  *mem  = get_Store_mem(node);
2226         ir_node  *ptr  = get_Store_ptr(node);
2227         ir_mode  *mode = get_irn_mode(val);
2228         unsigned  bits = get_mode_size_bits(mode);
2229         ir_node  *op1;
2230         ir_node  *op2;
2231         ir_node  *new_node;
2232
2233         /* handle only GP modes for now... */
2234         if (!ia32_mode_needs_gp_reg(mode))
2235                 return NULL;
2236
2237         for (;;) {
2238                 /* store must be the only user of the val node */
2239                 if (get_irn_n_edges(val) > 1)
2240                         return NULL;
2241                 /* skip pointless convs */
2242                 if (is_Conv(val)) {
2243                         ir_node *conv_op   = get_Conv_op(val);
2244                         ir_mode *pred_mode = get_irn_mode(conv_op);
2245                         if (!ia32_mode_needs_gp_reg(pred_mode))
2246                                 break;
2247                         if (pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2248                                 val = conv_op;
2249                                 continue;
2250                         }
2251                 }
2252                 break;
2253         }
2254
2255         /* value must be in the same block */
2256         if (get_nodes_block(node) != get_nodes_block(val))
2257                 return NULL;
2258
2259         switch (get_irn_opcode(val)) {
2260         case iro_Add:
2261                 op1      = get_Add_left(val);
2262                 op2      = get_Add_right(val);
2263                 if (ia32_cg_config.use_incdec) {
2264                         if (is_Const_1(op2)) {
2265                                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_IncMem);
2266                                 break;
2267                         } else if (is_Const_Minus_1(op2)) {
2268                                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_DecMem);
2269                                 break;
2270                         }
2271                 }
2272                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2273                                          new_bd_ia32_AddMem, new_bd_ia32_AddMem8Bit,
2274                                          match_commutative | match_immediate);
2275                 break;
2276         case iro_Sub:
2277                 op1      = get_Sub_left(val);
2278                 op2      = get_Sub_right(val);
2279                 if (is_Const(op2)) {
2280                         ir_fprintf(stderr, "Optimisation warning: not-normalized sub ,C found\n");
2281                 }
2282                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2283                                          new_bd_ia32_SubMem, new_bd_ia32_SubMem8Bit,
2284                                          match_immediate);
2285                 break;
2286         case iro_And:
2287                 op1      = get_And_left(val);
2288                 op2      = get_And_right(val);
2289                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2290                                          new_bd_ia32_AndMem, new_bd_ia32_AndMem8Bit,
2291                                          match_commutative | match_immediate);
2292                 break;
2293         case iro_Or:
2294                 op1      = get_Or_left(val);
2295                 op2      = get_Or_right(val);
2296                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2297                                          new_bd_ia32_OrMem, new_bd_ia32_OrMem8Bit,
2298                                          match_commutative | match_immediate);
2299                 break;
2300         case iro_Eor:
2301                 op1      = get_Eor_left(val);
2302                 op2      = get_Eor_right(val);
2303                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2304                                          new_bd_ia32_XorMem, new_bd_ia32_XorMem8Bit,
2305                                          match_commutative | match_immediate);
2306                 break;
2307         case iro_Shl:
2308                 op1      = get_Shl_left(val);
2309                 op2      = get_Shl_right(val);
2310                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2311                                          new_bd_ia32_ShlMem, new_bd_ia32_ShlMem,
2312                                          match_immediate);
2313                 break;
2314         case iro_Shr:
2315                 op1      = get_Shr_left(val);
2316                 op2      = get_Shr_right(val);
2317                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2318                                          new_bd_ia32_ShrMem, new_bd_ia32_ShrMem,
2319                                          match_immediate);
2320                 break;
2321         case iro_Shrs:
2322                 op1      = get_Shrs_left(val);
2323                 op2      = get_Shrs_right(val);
2324                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2325                                          new_bd_ia32_SarMem, new_bd_ia32_SarMem,
2326                                          match_immediate);
2327                 break;
2328         case iro_Rotl:
2329                 op1      = get_Rotl_left(val);
2330                 op2      = get_Rotl_right(val);
2331                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2332                                          new_bd_ia32_RolMem, new_bd_ia32_RolMem,
2333                                          match_immediate);
2334                 break;
2335         /* TODO: match ROR patterns... */
2336         case iro_Mux:
2337                 new_node = try_create_SetMem(val, ptr, mem);
2338                 break;
2339         case iro_Minus:
2340                 op1      = get_Minus_op(val);
2341                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_NegMem);
2342                 break;
2343         case iro_Not:
2344                 /* should be lowered already */
2345                 assert(mode != mode_b);
2346                 op1      = get_Not_op(val);
2347                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_bd_ia32_NotMem);
2348                 break;
2349         default:
2350                 return NULL;
2351         }
2352
2353         if (new_node != NULL) {
2354                 if (get_irn_pinned(new_node) != op_pin_state_pinned &&
2355                                 get_irn_pinned(node) == op_pin_state_pinned) {
2356                         set_irn_pinned(new_node, op_pin_state_pinned);
2357                 }
2358         }
2359
2360         return new_node;
2361 }
2362
2363 static bool possible_int_mode_for_fp(ir_mode *mode)
2364 {
2365         unsigned size;
2366
2367         if (!mode_is_signed(mode))
2368                 return false;
2369         size = get_mode_size_bits(mode);
2370         if (size != 16 && size != 32)
2371                 return false;
2372         return true;
2373 }
2374
2375 static int is_float_to_int_conv(const ir_node *node)
2376 {
2377         ir_mode  *mode = get_irn_mode(node);
2378         ir_node  *conv_op;
2379         ir_mode  *conv_mode;
2380
2381         if (!possible_int_mode_for_fp(mode))
2382                 return 0;
2383
2384         if (!is_Conv(node))
2385                 return 0;
2386         conv_op   = get_Conv_op(node);
2387         conv_mode = get_irn_mode(conv_op);
2388
2389         if (!mode_is_float(conv_mode))
2390                 return 0;
2391
2392         return 1;
2393 }
2394
2395 /**
2396  * Transform a Store(floatConst) into a sequence of
2397  * integer stores.
2398  *
2399  * @return the created ia32 Store node
2400  */
2401 static ir_node *gen_float_const_Store(ir_node *node, ir_node *cns)
2402 {
2403         ir_mode        *mode      = get_irn_mode(cns);
2404         unsigned        size      = get_mode_size_bytes(mode);
2405         tarval         *tv        = get_Const_tarval(cns);
2406         ir_node        *block     = get_nodes_block(node);
2407         ir_node        *new_block = be_transform_node(block);
2408         ir_node        *ptr       = get_Store_ptr(node);
2409         ir_node        *mem       = get_Store_mem(node);
2410         dbg_info       *dbgi      = get_irn_dbg_info(node);
2411         int             ofs       = 0;
2412         size_t          i         = 0;
2413         ir_node        *ins[4];
2414         ia32_address_t  addr;
2415
2416         assert(size % 4 ==  0);
2417         assert(size     <= 16);
2418
2419         build_address_ptr(&addr, ptr, mem);
2420
2421         do {
2422                 unsigned val =
2423                          get_tarval_sub_bits(tv, ofs)            |
2424                         (get_tarval_sub_bits(tv, ofs + 1) <<  8) |
2425                         (get_tarval_sub_bits(tv, ofs + 2) << 16) |
2426                         (get_tarval_sub_bits(tv, ofs + 3) << 24);
2427                 ir_node *imm = ia32_create_Immediate(NULL, 0, val);
2428
2429                 ir_node *new_node = new_bd_ia32_Store(dbgi, new_block, addr.base,
2430                         addr.index, addr.mem, imm);
2431
2432                 set_irn_pinned(new_node, get_irn_pinned(node));
2433                 set_ia32_op_type(new_node, ia32_AddrModeD);
2434                 set_ia32_ls_mode(new_node, mode_Iu);
2435                 set_address(new_node, &addr);
2436                 SET_IA32_ORIG_NODE(new_node, node);
2437
2438                 assert(i < 4);
2439                 ins[i++] = new_node;
2440
2441                 size        -= 4;
2442                 ofs         += 4;
2443                 addr.offset += 4;
2444         } while (size != 0);
2445
2446         if (i > 1) {
2447                 return new_rd_Sync(dbgi, new_block, i, ins);
2448         } else {
2449                 return ins[0];
2450         }
2451 }
2452
2453 /**
2454  * Generate a vfist or vfisttp instruction.
2455  */
2456 static ir_node *gen_vfist(dbg_info *dbgi, ir_node *block, ir_node *base, ir_node *index,
2457                           ir_node *mem,  ir_node *val, ir_node **fist)
2458 {
2459         ir_node *new_node;
2460
2461         if (ia32_cg_config.use_fisttp) {
2462                 /* Note: fisttp ALWAYS pop the tos. We have to ensure here that the value is copied
2463                 if other users exists */
2464                 ir_node *vfisttp = new_bd_ia32_vfisttp(dbgi, block, base, index, mem, val);
2465                 ir_node *value   = new_r_Proj(block, vfisttp, mode_E, pn_ia32_vfisttp_res);
2466                 be_new_Keep(block, 1, &value);
2467
2468                 new_node = new_r_Proj(block, vfisttp, mode_M, pn_ia32_vfisttp_M);
2469                 *fist    = vfisttp;
2470         } else {
2471                 ir_node *trunc_mode = ia32_new_Fpu_truncate(env_cg);
2472
2473                 /* do a fist */
2474                 new_node = new_bd_ia32_vfist(dbgi, block, base, index, mem, val, trunc_mode);
2475                 *fist    = new_node;
2476         }
2477         return new_node;
2478 }
2479 /**
2480  * Transforms a general (no special case) Store.
2481  *
2482  * @return the created ia32 Store node
2483  */
2484 static ir_node *gen_general_Store(ir_node *node)
2485 {
2486         ir_node  *val       = get_Store_value(node);
2487         ir_mode  *mode      = get_irn_mode(val);
2488         ir_node  *block     = get_nodes_block(node);
2489         ir_node  *new_block = be_transform_node(block);
2490         ir_node  *ptr       = get_Store_ptr(node);
2491         ir_node  *mem       = get_Store_mem(node);
2492         dbg_info *dbgi      = get_irn_dbg_info(node);
2493         ir_node  *new_val, *new_node, *store;
2494         ia32_address_t addr;
2495
2496         /* check for destination address mode */
2497         new_node = try_create_dest_am(node);
2498         if (new_node != NULL)
2499                 return new_node;
2500
2501         /* construct store address */
2502         memset(&addr, 0, sizeof(addr));
2503         ia32_create_address_mode(&addr, ptr, 0);
2504
2505         if (addr.base == NULL) {
2506                 addr.base = noreg_GP;
2507         } else {
2508                 addr.base = be_transform_node(addr.base);
2509         }
2510
2511         if (addr.index == NULL) {
2512                 addr.index = noreg_GP;
2513         } else {
2514                 addr.index = be_transform_node(addr.index);
2515         }
2516         addr.mem = be_transform_node(mem);
2517
2518         if (mode_is_float(mode)) {
2519                 /* Convs (and strict-Convs) before stores are unnecessary if the mode
2520                    is the same. */
2521                 while (is_Conv(val) && mode == get_irn_mode(val)) {
2522                         ir_node *op = get_Conv_op(val);
2523                         if (!mode_is_float(get_irn_mode(op)))
2524                                 break;
2525                         val = op;
2526                 }
2527                 new_val = be_transform_node(val);
2528                 if (ia32_cg_config.use_sse2) {
2529                         new_node = new_bd_ia32_xStore(dbgi, new_block, addr.base,
2530                                                       addr.index, addr.mem, new_val);
2531                 } else {
2532                         new_node = new_bd_ia32_vfst(dbgi, new_block, addr.base,
2533                                                     addr.index, addr.mem, new_val, mode);
2534                 }
2535                 store = new_node;
2536         } else if (!ia32_cg_config.use_sse2 && is_float_to_int_conv(val)) {
2537                 val = get_Conv_op(val);
2538
2539                 /* TODO: is this optimisation still necessary at all (middleend)? */
2540                 /* We can skip ALL float->float up-Convs (and strict-up-Convs) before stores. */
2541                 while (is_Conv(val)) {
2542                         ir_node *op = get_Conv_op(val);
2543                         if (!mode_is_float(get_irn_mode(op)))
2544                                 break;
2545                         if (get_mode_size_bits(get_irn_mode(op)) > get_mode_size_bits(get_irn_mode(val)))
2546                                 break;
2547                         val = op;
2548                 }
2549                 new_val  = be_transform_node(val);
2550                 new_node = gen_vfist(dbgi, new_block, addr.base, addr.index, addr.mem, new_val, &store);
2551         } else {
2552                 new_val = create_immediate_or_transform(val, 0);
2553                 assert(mode != mode_b);
2554
2555                 if (get_mode_size_bits(mode) == 8) {
2556                         new_node = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
2557                                                          addr.index, addr.mem, new_val);
2558                 } else {
2559                         new_node = new_bd_ia32_Store(dbgi, new_block, addr.base,
2560                                                      addr.index, addr.mem, new_val);
2561                 }
2562                 store = new_node;
2563         }
2564
2565         set_irn_pinned(store, get_irn_pinned(node));
2566         set_ia32_op_type(store, ia32_AddrModeD);
2567         set_ia32_ls_mode(store, mode);
2568
2569         set_address(store, &addr);
2570         SET_IA32_ORIG_NODE(store, node);
2571
2572         return new_node;
2573 }
2574
2575 /**
2576  * Transforms a Store.
2577  *
2578  * @return the created ia32 Store node
2579  */
2580 static ir_node *gen_Store(ir_node *node)
2581 {
2582         ir_node  *val  = get_Store_value(node);
2583         ir_mode  *mode = get_irn_mode(val);
2584
2585         if (mode_is_float(mode) && is_Const(val)) {
2586                 /* We can transform every floating const store
2587                    into a sequence of integer stores.
2588                    If the constant is already in a register,
2589                    it would be better to use it, but we don't
2590                    have this information here. */
2591                 return gen_float_const_Store(node, val);
2592         }
2593         return gen_general_Store(node);
2594 }
2595
2596 /**
2597  * Transforms a Switch.
2598  *
2599  * @return the created ia32 SwitchJmp node
2600  */
2601 static ir_node *create_Switch(ir_node *node)
2602 {
2603         dbg_info *dbgi       = get_irn_dbg_info(node);
2604         ir_node  *block      = be_transform_node(get_nodes_block(node));
2605         ir_node  *sel        = get_Cond_selector(node);
2606         ir_node  *new_sel    = be_transform_node(sel);
2607         long      switch_min = LONG_MAX;
2608         long      switch_max = LONG_MIN;
2609         long      default_pn = get_Cond_default_proj(node);
2610         ir_node  *new_node;
2611         const ir_edge_t *edge;
2612
2613         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2614
2615         /* determine the smallest switch case value */
2616         foreach_out_edge(node, edge) {
2617                 ir_node *proj = get_edge_src_irn(edge);
2618                 long     pn   = get_Proj_proj(proj);
2619                 if (pn == default_pn)
2620                         continue;
2621
2622                 if (pn < switch_min)
2623                         switch_min = pn;
2624                 if (pn > switch_max)
2625                         switch_max = pn;
2626         }
2627
2628         if ((unsigned long) (switch_max - switch_min) > 128000) {
2629                 panic("Size of switch %+F bigger than 128000", node);
2630         }
2631
2632         if (switch_min != 0) {
2633                 /* if smallest switch case is not 0 we need an additional sub */
2634                 new_sel = new_bd_ia32_Lea(dbgi, block, new_sel, noreg_GP);
2635                 add_ia32_am_offs_int(new_sel, -switch_min);
2636                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2637
2638                 SET_IA32_ORIG_NODE(new_sel, node);
2639         }
2640
2641         new_node = new_bd_ia32_SwitchJmp(dbgi, block, new_sel, default_pn);
2642         SET_IA32_ORIG_NODE(new_node, node);
2643
2644         return new_node;
2645 }
2646
2647 /**
2648  * Transform a Cond node.
2649  */
2650 static ir_node *gen_Cond(ir_node *node)
2651 {
2652         ir_node  *block     = get_nodes_block(node);
2653         ir_node  *new_block = be_transform_node(block);
2654         dbg_info *dbgi      = get_irn_dbg_info(node);
2655         ir_node  *sel       = get_Cond_selector(node);
2656         ir_mode  *sel_mode  = get_irn_mode(sel);
2657         ir_node  *flags     = NULL;
2658         ir_node  *new_node;
2659         pn_Cmp    pnc;
2660
2661         if (sel_mode != mode_b) {
2662                 return create_Switch(node);
2663         }
2664
2665         /* we get flags from a Cmp */
2666         flags = get_flags_node(sel, &pnc);
2667
2668         new_node = new_bd_ia32_Jcc(dbgi, new_block, flags, pnc);
2669         SET_IA32_ORIG_NODE(new_node, node);
2670
2671         return new_node;
2672 }
2673
2674 /**
2675  * Transform a be_Copy.
2676  */
2677 static ir_node *gen_be_Copy(ir_node *node)
2678 {
2679         ir_node *new_node = be_duplicate_node(node);
2680         ir_mode *mode     = get_irn_mode(new_node);
2681
2682         if (ia32_mode_needs_gp_reg(mode)) {
2683                 set_irn_mode(new_node, mode_Iu);
2684         }
2685
2686         return new_node;
2687 }
2688
2689 static ir_node *create_Fucom(ir_node *node)
2690 {
2691         dbg_info *dbgi      = get_irn_dbg_info(node);
2692         ir_node  *block     = get_nodes_block(node);
2693         ir_node  *new_block = be_transform_node(block);
2694         ir_node  *left      = get_Cmp_left(node);
2695         ir_node  *new_left  = be_transform_node(left);
2696         ir_node  *right     = get_Cmp_right(node);
2697         ir_node  *new_right;
2698         ir_node  *new_node;
2699
2700         if (ia32_cg_config.use_fucomi) {
2701                 new_right = be_transform_node(right);
2702                 new_node  = new_bd_ia32_vFucomi(dbgi, new_block, new_left,
2703                                                 new_right, 0);
2704                 set_ia32_commutative(new_node);
2705                 SET_IA32_ORIG_NODE(new_node, node);
2706         } else {
2707                 if (ia32_cg_config.use_ftst && is_Const_0(right)) {
2708                         new_node = new_bd_ia32_vFtstFnstsw(dbgi, new_block, new_left, 0);
2709                 } else {
2710                         new_right = be_transform_node(right);
2711                         new_node  = new_bd_ia32_vFucomFnstsw(dbgi, new_block, new_left, new_right, 0);
2712                 }
2713
2714                 set_ia32_commutative(new_node);
2715
2716                 SET_IA32_ORIG_NODE(new_node, node);
2717
2718                 new_node = new_bd_ia32_Sahf(dbgi, new_block, new_node);
2719                 SET_IA32_ORIG_NODE(new_node, node);
2720         }
2721
2722         return new_node;
2723 }
2724
2725 static ir_node *create_Ucomi(ir_node *node)
2726 {
2727         dbg_info *dbgi      = get_irn_dbg_info(node);
2728         ir_node  *src_block = get_nodes_block(node);
2729         ir_node  *new_block = be_transform_node(src_block);
2730         ir_node  *left      = get_Cmp_left(node);
2731         ir_node  *right     = get_Cmp_right(node);
2732         ir_node  *new_node;
2733         ia32_address_mode_t  am;
2734         ia32_address_t      *addr = &am.addr;
2735
2736         match_arguments(&am, src_block, left, right, NULL,
2737                         match_commutative | match_am);
2738
2739         new_node = new_bd_ia32_Ucomi(dbgi, new_block, addr->base, addr->index,
2740                                      addr->mem, am.new_op1, am.new_op2,
2741                                      am.ins_permuted);
2742         set_am_attributes(new_node, &am);
2743
2744         SET_IA32_ORIG_NODE(new_node, node);
2745
2746         new_node = fix_mem_proj(new_node, &am);
2747
2748         return new_node;
2749 }
2750
2751 /**
2752  * helper function: checks whether all Cmp projs are Lg or Eq which is needed
2753  * to fold an and into a test node
2754  */
2755 static bool can_fold_test_and(ir_node *node)
2756 {
2757         const ir_edge_t *edge;
2758
2759         /** we can only have eq and lg projs */
2760         foreach_out_edge(node, edge) {
2761                 ir_node *proj = get_edge_src_irn(edge);
2762                 pn_Cmp   pnc  = get_Proj_proj(proj);
2763                 if (pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2764                         return false;
2765         }
2766
2767         return true;
2768 }
2769
2770 /**
2771  * returns true if it is assured, that the upper bits of a node are "clean"
2772  * which means for a 16 or 8 bit value, that the upper bits in the register
2773  * are 0 for unsigned and a copy of the last significant bit for signed
2774  * numbers.
2775  */
2776 static bool upper_bits_clean(ir_node *transformed_node, ir_mode *mode)
2777 {
2778         assert(ia32_mode_needs_gp_reg(mode));
2779         if (get_mode_size_bits(mode) >= 32)
2780                 return true;
2781
2782         if (is_Proj(transformed_node))
2783                 return upper_bits_clean(get_Proj_pred(transformed_node), mode);
2784
2785         switch (get_ia32_irn_opcode(transformed_node)) {
2786                 case iro_ia32_Conv_I2I:
2787                 case iro_ia32_Conv_I2I8Bit: {
2788                         ir_mode *smaller_mode = get_ia32_ls_mode(transformed_node);
2789                         if (mode_is_signed(smaller_mode) != mode_is_signed(mode))
2790                                 return false;
2791                         if (get_mode_size_bits(smaller_mode) > get_mode_size_bits(mode))
2792                                 return false;
2793
2794                         return true;
2795                 }
2796
2797                 case iro_ia32_Shr:
2798                         if (mode_is_signed(mode)) {
2799                                 return false; /* TODO handle signed modes */
2800                         } else {
2801                                 ir_node *right = get_irn_n(transformed_node, n_ia32_Shr_count);
2802                                 if (is_ia32_Immediate(right) || is_ia32_Const(right)) {
2803                                         const ia32_immediate_attr_t *attr
2804                                                 = get_ia32_immediate_attr_const(right);
2805                                         if (attr->symconst == 0 &&
2806                                                         (unsigned)attr->offset >= 32 - get_mode_size_bits(mode)) {
2807                                                 return true;
2808                                         }
2809                                 }
2810                                 return upper_bits_clean(get_irn_n(transformed_node, n_ia32_Shr_val), mode);
2811                         }
2812
2813                 case iro_ia32_Sar:
2814                         /* TODO too conservative if shift amount is constant */
2815                         return upper_bits_clean(get_irn_n(transformed_node, n_ia32_Sar_val), mode);
2816
2817                 case iro_ia32_And:
2818                         if (!mode_is_signed(mode)) {
2819                                 return
2820                                         upper_bits_clean(get_irn_n(transformed_node, n_ia32_And_right), mode) ||
2821                                         upper_bits_clean(get_irn_n(transformed_node, n_ia32_And_left),  mode);
2822                         }
2823                         /* TODO if one is known to be zero extended, then || is sufficient */
2824                         /* FALLTHROUGH */
2825                 case iro_ia32_Or:
2826                 case iro_ia32_Xor:
2827                         return
2828                                 upper_bits_clean(get_irn_n(transformed_node, n_ia32_binary_right), mode) &&
2829                                 upper_bits_clean(get_irn_n(transformed_node, n_ia32_binary_left),  mode);
2830
2831                 case iro_ia32_Const:
2832                 case iro_ia32_Immediate: {
2833                         const ia32_immediate_attr_t *attr =
2834                                 get_ia32_immediate_attr_const(transformed_node);
2835                         if (mode_is_signed(mode)) {
2836                                 long shifted = attr->offset >> (get_mode_size_bits(mode) - 1);
2837                                 return shifted == 0 || shifted == -1;
2838                         } else {
2839                                 unsigned long shifted = (unsigned long)attr->offset;
2840                                 shifted >>= get_mode_size_bits(mode);
2841                                 return shifted == 0;
2842                         }
2843                 }
2844
2845                 default:
2846                         return false;
2847         }
2848 }
2849
2850 /**
2851  * Generate code for a Cmp.
2852  */
2853 static ir_node *gen_Cmp(ir_node *node)
2854 {
2855         dbg_info *dbgi      = get_irn_dbg_info(node);
2856         ir_node  *block     = get_nodes_block(node);
2857         ir_node  *new_block = be_transform_node(block);
2858         ir_node  *left      = get_Cmp_left(node);
2859         ir_node  *right     = get_Cmp_right(node);
2860         ir_mode  *cmp_mode  = get_irn_mode(left);
2861         ir_node  *new_node;
2862         ia32_address_mode_t  am;
2863         ia32_address_t      *addr = &am.addr;
2864         int                  cmp_unsigned;
2865
2866         if (mode_is_float(cmp_mode)) {
2867                 if (ia32_cg_config.use_sse2) {
2868                         return create_Ucomi(node);
2869                 } else {
2870                         return create_Fucom(node);
2871                 }
2872         }
2873
2874         assert(ia32_mode_needs_gp_reg(cmp_mode));
2875
2876         /* Prefer the Test instruction, when encountering (x & y) ==/!= 0 */
2877         cmp_unsigned = !mode_is_signed(cmp_mode);
2878         if (is_Const_0(right)          &&
2879             is_And(left)               &&
2880             get_irn_n_edges(left) == 1 &&
2881             can_fold_test_and(node)) {
2882                 /* Test(and_left, and_right) */
2883                 ir_node *and_left  = get_And_left(left);
2884                 ir_node *and_right = get_And_right(left);
2885
2886                 /* matze: code here used mode instead of cmd_mode, I think it is always
2887                  * the same as cmp_mode, but I leave this here to see if this is really
2888                  * true...
2889                  */
2890                 assert(get_irn_mode(and_left) == cmp_mode);
2891
2892                 match_arguments(&am, block, and_left, and_right, NULL,
2893                                                                                 match_commutative |
2894                                                                                 match_am | match_8bit_am | match_16bit_am |
2895                                                                                 match_am_and_immediates | match_immediate);
2896
2897                 /* use 32bit compare mode if possible since the opcode is smaller */
2898                 if (upper_bits_clean(am.new_op1, cmp_mode) &&
2899                     upper_bits_clean(am.new_op2, cmp_mode)) {
2900                         cmp_mode = mode_is_signed(cmp_mode) ? mode_Is : mode_Iu;
2901                 }
2902
2903                 if (get_mode_size_bits(cmp_mode) == 8) {
2904                         new_node = new_bd_ia32_Test8Bit(dbgi, new_block, addr->base,
2905                                         addr->index, addr->mem, am.new_op1, am.new_op2, am.ins_permuted,
2906                                         cmp_unsigned);
2907                 } else {
2908                         new_node = new_bd_ia32_Test(dbgi, new_block, addr->base, addr->index,
2909                                         addr->mem, am.new_op1, am.new_op2, am.ins_permuted, cmp_unsigned);
2910                 }
2911         } else {
2912                 /* Cmp(left, right) */
2913                 match_arguments(&am, block, left, right, NULL,
2914                                 match_commutative | match_am | match_8bit_am |
2915                                 match_16bit_am | match_am_and_immediates |
2916                                 match_immediate);
2917                 /* use 32bit compare mode if possible since the opcode is smaller */
2918                 if (upper_bits_clean(am.new_op1, cmp_mode) &&
2919                     upper_bits_clean(am.new_op2, cmp_mode)) {
2920                         cmp_mode = mode_is_signed(cmp_mode) ? mode_Is : mode_Iu;
2921                 }
2922
2923                 if (get_mode_size_bits(cmp_mode) == 8) {
2924                         new_node = new_bd_ia32_Cmp8Bit(dbgi, new_block, addr->base,
2925                                                        addr->index, addr->mem, am.new_op1,
2926                                                        am.new_op2, am.ins_permuted,
2927                                                        cmp_unsigned);
2928                 } else {
2929                         new_node = new_bd_ia32_Cmp(dbgi, new_block, addr->base, addr->index,
2930                                         addr->mem, am.new_op1, am.new_op2, am.ins_permuted, cmp_unsigned);
2931                 }
2932         }
2933         set_am_attributes(new_node, &am);
2934         set_ia32_ls_mode(new_node, cmp_mode);
2935
2936         SET_IA32_ORIG_NODE(new_node, node);
2937
2938         new_node = fix_mem_proj(new_node, &am);
2939
2940         return new_node;
2941 }
2942
2943 static ir_node *create_CMov(ir_node *node, ir_node *flags, ir_node *new_flags,
2944                             pn_Cmp pnc)
2945 {
2946         dbg_info            *dbgi          = get_irn_dbg_info(node);
2947         ir_node             *block         = get_nodes_block(node);
2948         ir_node             *new_block     = be_transform_node(block);
2949         ir_node             *val_true      = get_Mux_true(node);
2950         ir_node             *val_false     = get_Mux_false(node);
2951         ir_node             *new_node;
2952         ia32_address_mode_t  am;
2953         ia32_address_t      *addr;
2954
2955         assert(ia32_cg_config.use_cmov);
2956         assert(ia32_mode_needs_gp_reg(get_irn_mode(val_true)));
2957
2958         addr = &am.addr;
2959
2960         match_arguments(&am, block, val_false, val_true, flags,
2961                         match_commutative | match_am | match_16bit_am | match_mode_neutral);
2962
2963         new_node = new_bd_ia32_CMov(dbgi, new_block, addr->base, addr->index,
2964                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2965                                     am.ins_permuted, pnc);
2966         set_am_attributes(new_node, &am);
2967
2968         SET_IA32_ORIG_NODE(new_node, node);
2969
2970         new_node = fix_mem_proj(new_node, &am);
2971
2972         return new_node;
2973 }
2974
2975 /**
2976  * Creates a ia32 Setcc instruction.
2977  */
2978 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2979                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2980                                  int ins_permuted)
2981 {
2982         ir_mode *mode  = get_irn_mode(orig_node);
2983         ir_node *new_node;
2984
2985         new_node = new_bd_ia32_Set(dbgi, new_block, flags, pnc, ins_permuted);
2986         SET_IA32_ORIG_NODE(new_node, orig_node);
2987
2988         /* we might need to conv the result up */
2989         if (get_mode_size_bits(mode) > 8) {
2990                 new_node = new_bd_ia32_Conv_I2I8Bit(dbgi, new_block, noreg_GP, noreg_GP,
2991                                                     nomem, new_node, mode_Bu);
2992                 SET_IA32_ORIG_NODE(new_node, orig_node);
2993         }
2994
2995         return new_node;
2996 }
2997
2998 /**
2999  * Create instruction for an unsigned Difference or Zero.
3000  */
3001 static ir_node *create_Doz(ir_node *psi, ir_node *a, ir_node *b)
3002 {
3003         ir_mode  *mode  = get_irn_mode(psi);
3004         ir_node  *new_node, *sub, *sbb, *eflags, *block;
3005
3006         dbg_info *dbgi;
3007
3008         new_node = gen_binop(psi, a, b, new_bd_ia32_Sub,
3009                 match_mode_neutral | match_am | match_immediate | match_two_users);
3010
3011         block = get_nodes_block(new_node);
3012
3013         if (is_Proj(new_node)) {
3014                 sub = get_Proj_pred(new_node);
3015                 assert(is_ia32_Sub(sub));
3016         } else {
3017                 sub = new_node;
3018                 set_irn_mode(sub, mode_T);
3019                 new_node = new_rd_Proj(NULL, block, sub, mode, pn_ia32_res);
3020         }
3021         eflags = new_rd_Proj(NULL, block, sub, mode_Iu, pn_ia32_Sub_flags);
3022
3023         dbgi   = get_irn_dbg_info(psi);
3024         sbb    = new_bd_ia32_Sbb0(dbgi, block, eflags);
3025
3026         new_node = new_bd_ia32_And(dbgi, block, noreg_GP, noreg_GP, nomem, new_node, sbb);
3027         set_ia32_commutative(new_node);
3028         return new_node;
3029 }
3030
3031 /**
3032  * Create an const array of two float consts.
3033  *
3034  * @param c0        the first constant
3035  * @param c1        the second constant
3036  * @param new_mode  IN/OUT for the mode of the constants, if NULL
3037  *                  smallest possible mode will be used
3038  */
3039 static ir_entity *ia32_create_const_array(ir_node *c0, ir_node *c1, ir_mode **new_mode) {
3040         ir_entity        *ent;
3041         ir_mode          *mode = *new_mode;
3042         ir_type          *tp;
3043         ir_initializer_t *initializer;
3044         tarval           *tv0 = get_Const_tarval(c0);
3045         tarval           *tv1 = get_Const_tarval(c1);
3046
3047         if (mode == NULL) {
3048                 /* detect the best mode for the constants */
3049                 mode = get_tarval_mode(tv0);
3050
3051                 if (mode != mode_F) {
3052                         if (tarval_ieee754_can_conv_lossless(tv0, mode_F) &&
3053                             tarval_ieee754_can_conv_lossless(tv1, mode_F)) {
3054                                 mode = mode_F;
3055                                 tv0 = tarval_convert_to(tv0, mode);
3056                                 tv1 = tarval_convert_to(tv1, mode);
3057                         } else if (mode != mode_D) {
3058                                 if (tarval_ieee754_can_conv_lossless(tv0, mode_D) &&
3059                                     tarval_ieee754_can_conv_lossless(tv1, mode_D)) {
3060                                         mode = mode_D;
3061                                         tv0 = tarval_convert_to(tv0, mode);
3062                                         tv1 = tarval_convert_to(tv1, mode);
3063                                 }
3064                         }
3065                 }
3066
3067         }
3068
3069         tp = ia32_create_float_type(mode, 4);
3070         tp = ia32_create_float_array(tp);
3071
3072         ent = new_entity(get_glob_type(), ia32_unique_id(".LC%u"), tp);
3073
3074         set_entity_ld_ident(ent, get_entity_ident(ent));
3075         set_entity_visibility(ent, visibility_local);
3076         set_entity_variability(ent, variability_constant);
3077         set_entity_allocation(ent, allocation_static);
3078
3079         initializer = create_initializer_compound(2);
3080
3081         set_initializer_compound_value(initializer, 0, create_initializer_tarval(tv0));
3082         set_initializer_compound_value(initializer, 1, create_initializer_tarval(tv1));
3083
3084         set_entity_initializer(ent, initializer);
3085
3086         *new_mode = mode;
3087         return ent;
3088 }
3089
3090 /**
3091  * Transforms a Mux node into some code sequence.
3092  *
3093  * @return The transformed node.
3094  */
3095 static ir_node *gen_Mux(ir_node *node)
3096 {
3097         dbg_info *dbgi        = get_irn_dbg_info(node);
3098         ir_node  *block       = get_nodes_block(node);
3099         ir_node  *new_block   = be_transform_node(block);
3100         ir_node  *mux_true    = get_Mux_true(node);
3101         ir_node  *mux_false   = get_Mux_false(node);
3102         ir_node  *cond        = get_Mux_sel(node);
3103         ir_mode  *mode        = get_irn_mode(node);
3104         ir_node  *flags;
3105         ir_node  *new_node;
3106         pn_Cmp   pnc;
3107
3108         assert(get_irn_mode(cond) == mode_b);
3109
3110         /* Note: a Mux node uses a Load two times IFF it's used in the compare AND in the result */
3111         if (mode_is_float(mode)) {
3112                 ir_node  *cmp         = get_Proj_pred(cond);
3113                 ir_node  *cmp_left    = get_Cmp_left(cmp);
3114                 ir_node  *cmp_right   = get_Cmp_right(cmp);
3115                 pn_Cmp   pnc          = get_Proj_proj(cond);
3116
3117                 if (ia32_cg_config.use_sse2) {
3118                         if (pnc == pn_Cmp_Lt || pnc == pn_Cmp_Le) {
3119                                 if (cmp_left == mux_true && cmp_right == mux_false) {
3120                                         /* Mux(a <= b, a, b) => MIN */
3121                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMin,
3122                                          match_commutative | match_am | match_two_users);
3123                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
3124                                         /* Mux(a <= b, b, a) => MAX */
3125                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMax,
3126                                          match_commutative | match_am | match_two_users);
3127                                 }
3128                         } else if (pnc == pn_Cmp_Gt || pnc == pn_Cmp_Ge) {
3129                                 if (cmp_left == mux_true && cmp_right == mux_false) {
3130                                         /* Mux(a >= b, a, b) => MAX */
3131                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMax,
3132                                          match_commutative | match_am | match_two_users);
3133                                 } else if (cmp_left == mux_false && cmp_right == mux_true) {
3134                                         /* Mux(a >= b, b, a) => MIN */
3135                                         return gen_binop(node, cmp_left, cmp_right, new_bd_ia32_xMin,
3136                                          match_commutative | match_am | match_two_users);
3137                                 }
3138                         }
3139                 }
3140                 if (is_Const(mux_true) && is_Const(mux_false)) {
3141                         ia32_address_mode_t am;
3142                         ir_node             *load;
3143                         ir_mode             *new_mode;
3144                         unsigned            scale;
3145
3146                         flags    = get_flags_node(cond, &pnc);
3147                         new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_permuted=*/0);
3148
3149                         if (ia32_cg_config.use_sse2) {
3150                                 /* cannot load from different mode on SSE */
3151                                 new_mode = mode;
3152                         } else {
3153                                 /* x87 can load any mode */
3154                                 new_mode = NULL;
3155                         }
3156
3157                         am.addr.symconst_ent = ia32_create_const_array(mux_false, mux_true, &new_mode);
3158
3159                         switch (get_mode_size_bytes(new_mode)) {
3160                         case 4:
3161                                 scale = 2;
3162                                 break;
3163                         case 8:
3164                                 scale = 3;
3165                                 break;
3166                         case 10:
3167                                 /* use 2 * 5 */
3168                                 scale = 1;
3169                                 new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3170                                 set_ia32_am_scale(new_node, 2);
3171                                 break;
3172                         case 12:
3173                                 /* use 4 * 3 */
3174                                 scale = 2;
3175                                 new_node = new_bd_ia32_Lea(dbgi, new_block, new_node, new_node);
3176                                 set_ia32_am_scale(new_node, 1);
3177                                 break;
3178                         case 16:
3179                                 /* arg, shift 16 NOT supported */
3180                                 scale = 3;
3181                                 new_node = new_bd_ia32_Add(dbgi, new_block, noreg_GP, noreg_GP, nomem, new_node, new_node);
3182                                 break;
3183                         default:
3184                                 panic("Unsupported constant size");
3185                         }
3186
3187                         am.ls_mode            = new_mode;
3188                         am.addr.base          = noreg_GP;
3189                         am.addr.index         = new_node;
3190                         am.addr.mem           = nomem;
3191                         am.addr.offset        = 0;
3192                         am.addr.scale         = scale;
3193                         am.addr.use_frame     = 0;
3194                         am.addr.frame_entity  = NULL;
3195                         am.addr.symconst_sign = 0;
3196                         am.mem_proj           = am.addr.mem;
3197                         am.op_type            = ia32_AddrModeS;
3198                         am.new_op1            = NULL;
3199                         am.new_op2            = NULL;
3200                         am.pinned             = op_pin_state_floats;
3201                         am.commutative        = 1;
3202                         am.ins_permuted       = 0;
3203
3204                         if (ia32_cg_config.use_sse2)
3205                                 load = new_bd_ia32_xLoad(dbgi, block, am.addr.base, am.addr.index, am.addr.mem, new_mode);
3206                         else
3207                                 load = new_bd_ia32_vfld(dbgi, block, am.addr.base, am.addr.index, am.addr.mem, new_mode);
3208                         set_am_attributes(load, &am);
3209
3210                         return new_rd_Proj(NULL, block, load, mode_vfp, pn_ia32_res);
3211                 }
3212                 panic("cannot transform floating point Mux");
3213
3214         } else {
3215                 assert(ia32_mode_needs_gp_reg(mode));
3216
3217                 if (is_Proj(cond)) {
3218                         ir_node *cmp = get_Proj_pred(cond);
3219                         if (is_Cmp(cmp)) {
3220                                 ir_node  *cmp_left    = get_Cmp_left(cmp);
3221                                 ir_node  *cmp_right   = get_Cmp_right(cmp);
3222                                 pn_Cmp   pnc          = get_Proj_proj(cond);
3223
3224                                 /* check for unsigned Doz first */
3225                                 if ((pnc & pn_Cmp_Gt) && !mode_is_signed(mode) &&
3226                                         is_Const_0(mux_false) && is_Sub(mux_true) &&
3227                                         get_Sub_left(mux_true) == cmp_left && get_Sub_right(mux_true) == cmp_right) {
3228                                         /* Mux(a >=u b, a - b, 0) unsigned Doz */
3229                                         return create_Doz(node, cmp_left, cmp_right);
3230                                 } else if ((pnc & pn_Cmp_Lt) && !mode_is_signed(mode) &&
3231                                         is_Const_0(mux_true) && is_Sub(mux_false) &&
3232                                         get_Sub_left(mux_false) == cmp_left && get_Sub_right(mux_false) == cmp_right) {
3233                                         /* Mux(a <=u b, 0, a - b) unsigned Doz */
3234                                         return create_Doz(node, cmp_left, cmp_right);
3235                                 }
3236                         }
3237                 }
3238
3239                 flags = get_flags_node(cond, &pnc);
3240
3241                 if (is_Const(mux_true) && is_Const(mux_false)) {
3242                         /* both are const, good */
3243                         if (is_Const_1(mux_true) && is_Const_0(mux_false)) {
3244                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/0);
3245                         } else if (is_Const_0(mux_true) && is_Const_1(mux_false)) {
3246                                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, /*is_premuted=*/1);
3247                         } else {
3248                                 /* Not that simple. */
3249                                 goto need_cmov;
3250                         }
3251                 } else {
3252 need_cmov:
3253                         new_node = create_CMov(node, cond, flags, pnc);
3254                 }
3255                 return new_node;
3256         }
3257 }
3258
3259
3260 /**
3261  * Create a conversion from x87 state register to general purpose.
3262  */
3263 static ir_node *gen_x87_fp_to_gp(ir_node *node)
3264 {
3265         ir_node         *block      = be_transform_node(get_nodes_block(node));
3266         ir_node         *op         = get_Conv_op(node);
3267         ir_node         *new_op     = be_transform_node(op);
3268         ir_graph        *irg        = current_ir_graph;
3269         dbg_info        *dbgi       = get_irn_dbg_info(node);
3270         ir_mode         *mode       = get_irn_mode(node);
3271         ir_node         *fist, *load, *mem;
3272
3273         mem = gen_vfist(dbgi, block, get_irg_frame(irg), noreg_GP, nomem, new_op, &fist);
3274         set_irn_pinned(fist, op_pin_state_floats);
3275         set_ia32_use_frame(fist);
3276         set_ia32_op_type(fist, ia32_AddrModeD);
3277
3278         assert(get_mode_size_bits(mode) <= 32);
3279         /* exception we can only store signed 32 bit integers, so for unsigned
3280            we store a 64bit (signed) integer and load the lower bits */
3281         if (get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
3282                 set_ia32_ls_mode(fist, mode_Ls);
3283         } else {
3284                 set_ia32_ls_mode(fist, mode_Is);
3285         }
3286         SET_IA32_ORIG_NODE(fist, node);
3287
3288         /* do a Load */
3289         load = new_bd_ia32_Load(dbgi, block, get_irg_frame(irg), noreg_GP, mem);
3290
3291         set_irn_pinned(load, op_pin_state_floats);
3292         set_ia32_use_frame(load);
3293         set_ia32_op_type(load, ia32_AddrModeS);
3294         set_ia32_ls_mode(load, mode_Is);
3295         if (get_ia32_ls_mode(fist) == mode_Ls) {
3296                 ia32_attr_t *attr = get_ia32_attr(load);
3297                 attr->data.need_64bit_stackent = 1;
3298         } else {
3299                 ia32_attr_t *attr = get_ia32_attr(load);
3300                 attr->data.need_32bit_stackent = 1;
3301         }
3302         SET_IA32_ORIG_NODE(load, node);
3303
3304         return new_r_Proj(block, load, mode_Iu, pn_ia32_Load_res);
3305 }
3306
3307 /**
3308  * Creates a x87 strict Conv by placing a Store and a Load
3309  */
3310 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
3311 {
3312         ir_node  *block    = get_nodes_block(node);
3313         ir_graph *irg      = get_Block_irg(block);
3314         dbg_info *dbgi     = get_irn_dbg_info(node);
3315         ir_node  *frame    = get_irg_frame(irg);
3316         ir_node  *store, *load;
3317         ir_node  *new_node;
3318
3319         store = new_bd_ia32_vfst(dbgi, block, frame, noreg_GP, nomem, node, tgt_mode);
3320         set_ia32_use_frame(store);
3321         set_ia32_op_type(store, ia32_AddrModeD);
3322         SET_IA32_ORIG_NODE(store, node);
3323
3324         load = new_bd_ia32_vfld(dbgi, block, frame, noreg_GP, store, tgt_mode);
3325         set_ia32_use_frame(load);
3326         set_ia32_op_type(load, ia32_AddrModeS);
3327         SET_IA32_ORIG_NODE(load, node);
3328
3329         new_node = new_r_Proj(block, load, mode_E, pn_ia32_vfld_res);
3330         return new_node;
3331 }
3332
3333 static ir_node *create_Conv_I2I(dbg_info *dbgi, ir_node *block, ir_node *base,
3334                 ir_node *index, ir_node *mem, ir_node *val, ir_mode *mode)
3335 {
3336         ir_node *(*func)(dbg_info*, ir_node*, ir_node*, ir_node*, ir_node*, ir_node*, ir_mode*);
3337
3338         func = get_mode_size_bits(mode) == 8 ?
3339                 new_bd_ia32_Conv_I2I8Bit : new_bd_ia32_Conv_I2I;
3340         return func(dbgi, block, base, index, mem, val, mode);
3341 }
3342
3343 /**
3344  * Create a conversion from general purpose to x87 register
3345  */
3346 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode)
3347 {
3348         ir_node  *src_block = get_nodes_block(node);
3349         ir_node  *block     = be_transform_node(src_block);
3350         ir_graph *irg       = get_Block_irg(block);
3351         dbg_info *dbgi      = get_irn_dbg_info(node);
3352         ir_node  *op        = get_Conv_op(node);
3353         ir_node  *new_op    = NULL;
3354         ir_mode  *mode;
3355         ir_mode  *store_mode;
3356         ir_node  *fild;
3357         ir_node  *store;
3358         ir_node  *new_node;
3359
3360         /* fild can use source AM if the operand is a signed 16bit or 32bit integer */
3361         if (possible_int_mode_for_fp(src_mode)) {
3362                 ia32_address_mode_t am;
3363
3364                 match_arguments(&am, src_block, NULL, op, NULL, match_am | match_try_am | match_16bit_am);
3365                 if (am.op_type == ia32_AddrModeS) {
3366                         ia32_address_t *addr = &am.addr;
3367
3368                         fild     = new_bd_ia32_vfild(dbgi, block, addr->base, addr->index, addr->mem);
3369                         new_node = new_r_Proj(block, fild, mode_vfp, pn_ia32_vfild_res);
3370
3371                         set_am_attributes(fild, &am);
3372                         SET_IA32_ORIG_NODE(fild, node);
3373
3374                         fix_mem_proj(fild, &am);
3375
3376                         return new_node;
3377                 }
3378         }
3379         if (new_op == NULL) {
3380                 new_op = be_transform_node(op);
3381         }
3382
3383         mode = get_irn_mode(op);
3384
3385         /* first convert to 32 bit signed if necessary */
3386         if (get_mode_size_bits(src_mode) < 32) {
3387                 if (!upper_bits_clean(new_op, src_mode)) {
3388                         new_op = create_Conv_I2I(dbgi, block, noreg_GP, noreg_GP, nomem, new_op, src_mode);
3389                         SET_IA32_ORIG_NODE(new_op, node);
3390                 }
3391                 mode = mode_Is;
3392         }
3393
3394         assert(get_mode_size_bits(mode) == 32);
3395
3396         /* do a store */
3397         store = new_bd_ia32_Store(dbgi, block, get_irg_frame(irg), noreg_GP, nomem, new_op);
3398
3399         set_ia32_use_frame(store);
3400         set_ia32_op_type(store, ia32_AddrModeD);
3401         set_ia32_ls_mode(store, mode_Iu);
3402
3403         /* exception for 32bit unsigned, do a 64bit spill+load */
3404         if (!mode_is_signed(mode)) {
3405                 ir_node *in[2];
3406                 /* store a zero */
3407                 ir_node *zero_const = ia32_create_Immediate(NULL, 0, 0);
3408
3409                 ir_node *zero_store = new_bd_ia32_Store(dbgi, block, get_irg_frame(irg),
3410                                                         noreg_GP, nomem, zero_const);
3411
3412                 set_ia32_use_frame(zero_store);
3413                 set_ia32_op_type(zero_store, ia32_AddrModeD);
3414                 add_ia32_am_offs_int(zero_store, 4);
3415                 set_ia32_ls_mode(zero_store, mode_Iu);
3416
3417                 in[0] = zero_store;
3418                 in[1] = store;
3419
3420                 store      = new_rd_Sync(dbgi, block, 2, in);
3421                 store_mode = mode_Ls;
3422         } else {
3423                 store_mode = mode_Is;
3424         }
3425
3426         /* do a fild */
3427         fild = new_bd_ia32_vfild(dbgi, block, get_irg_frame(irg), noreg_GP, store);
3428
3429         set_ia32_use_frame(fild);
3430         set_ia32_op_type(fild, ia32_AddrModeS);
3431         set_ia32_ls_mode(fild, store_mode);
3432
3433         new_node = new_r_Proj(block, fild, mode_vfp, pn_ia32_vfild_res);
3434
3435         return new_node;
3436 }
3437
3438 /**
3439  * Create a conversion from one integer mode into another one
3440  */
3441 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
3442                                 dbg_info *dbgi, ir_node *block, ir_node *op,
3443                                 ir_node *node)
3444 {
3445         ir_node             *new_block = be_transform_node(block);
3446         ir_node             *new_node;
3447         ir_mode             *smaller_mode;
3448         ia32_address_mode_t  am;
3449         ia32_address_t      *addr = &am.addr;
3450
3451         (void) node;
3452         if (get_mode_size_bits(src_mode) < get_mode_size_bits(tgt_mode)) {
3453                 smaller_mode = src_mode;
3454         } else {
3455                 smaller_mode = tgt_mode;
3456         }
3457
3458 #ifdef DEBUG_libfirm
3459         if (is_Const(op)) {
3460                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
3461                            op);
3462         }
3463 #endif
3464
3465         match_arguments(&am, block, NULL, op, NULL,
3466                         match_am | match_8bit_am | match_16bit_am);
3467
3468         if (upper_bits_clean(am.new_op2, smaller_mode)) {
3469                 /* unnecessary conv. in theory it shouldn't have been AM */
3470                 assert(is_ia32_NoReg_GP(addr->base));
3471                 assert(is_ia32_NoReg_GP(addr->index));
3472                 assert(is_NoMem(addr->mem));
3473                 assert(am.addr.offset == 0);
3474                 assert(am.addr.symconst_ent == NULL);
3475                 return am.new_op2;
3476         }
3477
3478         new_node = create_Conv_I2I(dbgi, new_block, addr->base, addr->index,
3479                         addr->mem, am.new_op2, smaller_mode);
3480         set_am_attributes(new_node, &am);
3481         /* match_arguments assume that out-mode = in-mode, this isn't true here
3482          * so fix it */
3483         set_ia32_ls_mode(new_node, smaller_mode);
3484         SET_IA32_ORIG_NODE(new_node, node);
3485         new_node = fix_mem_proj(new_node, &am);
3486         return new_node;
3487 }
3488
3489 /**
3490  * Transforms a Conv node.
3491  *
3492  * @return The created ia32 Conv node
3493  */
3494 static ir_node *gen_Conv(ir_node *node)
3495 {
3496         ir_node  *block     = get_nodes_block(node);
3497         ir_node  *new_block = be_transform_node(block);
3498         ir_node  *op        = get_Conv_op(node);
3499         ir_node  *new_op    = NULL;
3500         dbg_info *dbgi      = get_irn_dbg_info(node);
3501         ir_mode  *src_mode  = get_irn_mode(op);
3502         ir_mode  *tgt_mode  = get_irn_mode(node);
3503         int       src_bits  = get_mode_size_bits(src_mode);
3504         int       tgt_bits  = get_mode_size_bits(tgt_mode);
3505         ir_node  *res       = NULL;
3506
3507         assert(!mode_is_int(src_mode) || src_bits <= 32);
3508         assert(!mode_is_int(tgt_mode) || tgt_bits <= 32);
3509
3510         /* modeB -> X should already be lowered by the lower_mode_b pass */
3511         if (src_mode == mode_b) {
3512                 panic("ConvB not lowered %+F", node);
3513         }
3514
3515         if (src_mode == tgt_mode) {
3516                 if (get_Conv_strict(node)) {
3517                         if (ia32_cg_config.use_sse2) {
3518                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
3519                                 return be_transform_node(op);
3520                         }
3521                 } else {
3522                         /* this should be optimized already, but who knows... */
3523                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
3524                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
3525                         return be_transform_node(op);
3526                 }
3527         }
3528
3529         if (mode_is_float(src_mode)) {
3530                 new_op = be_transform_node(op);
3531                 /* we convert from float ... */
3532                 if (mode_is_float(tgt_mode)) {
3533                         /* ... to float */
3534                         if (ia32_cg_config.use_sse2) {
3535                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
3536                                 res = new_bd_ia32_Conv_FP2FP(dbgi, new_block, noreg_GP, noreg_GP,
3537                                                              nomem, new_op);
3538                                 set_ia32_ls_mode(res, tgt_mode);
3539                         } else {
3540                                 if (get_Conv_strict(node)) {
3541                                         /* if fp_no_float_fold is not set then we assume that we
3542                                          * don't have any float operations in a non
3543                                          * mode_float_arithmetic mode and can skip strict upconvs */
3544                                         if (src_bits < tgt_bits
3545                                                         && !(get_irg_fp_model(current_ir_graph) & fp_no_float_fold)) {
3546                                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3547                                                 return new_op;
3548                                         } else {
3549                                                 res = gen_x87_strict_conv(tgt_mode, new_op);
3550                                                 SET_IA32_ORIG_NODE(get_Proj_pred(res), node);
3551                                                 return res;
3552                                         }
3553                                 }
3554                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
3555                                 return new_op;
3556                         }
3557                 } else {
3558                         /* ... to int */
3559                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
3560                         if (ia32_cg_config.use_sse2) {
3561                                 res = new_bd_ia32_Conv_FP2I(dbgi, new_block, noreg_GP, noreg_GP,
3562                                                             nomem, new_op);
3563                                 set_ia32_ls_mode(res, src_mode);
3564                         } else {
3565                                 return gen_x87_fp_to_gp(node);
3566                         }
3567                 }
3568         } else {
3569                 /* we convert from int ... */
3570                 if (mode_is_float(tgt_mode)) {
3571                         /* ... to float */
3572                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3573                         if (ia32_cg_config.use_sse2) {
3574                                 new_op = be_transform_node(op);
3575                                 res = new_bd_ia32_Conv_I2FP(dbgi, new_block, noreg_GP, noreg_GP,
3576                                                             nomem, new_op);
3577                                 set_ia32_ls_mode(res, tgt_mode);
3578                         } else {
3579                                 unsigned int_mantissa   = get_mode_size_bits(src_mode) - (mode_is_signed(src_mode) ? 1 : 0);
3580                                 unsigned float_mantissa = tarval_ieee754_get_mantissa_size(tgt_mode);
3581                                 res = gen_x87_gp_to_fp(node, src_mode);
3582
3583                                 /* we need a strict-Conv, if the int mode has more bits than the
3584                                  * float mantissa */
3585                                 if (float_mantissa < int_mantissa) {
3586                                         res = gen_x87_strict_conv(tgt_mode, res);
3587                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), node);
3588                                 }
3589                                 return res;
3590                         }
3591                 } else if (tgt_mode == mode_b) {
3592                         /* mode_b lowering already took care that we only have 0/1 values */
3593                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3594                             src_mode, tgt_mode));
3595                         return be_transform_node(op);
3596                 } else {
3597                         /* to int */
3598                         if (src_bits == tgt_bits) {
3599                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3600                                     src_mode, tgt_mode));
3601                                 return be_transform_node(op);
3602                         }
3603
3604                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3605                         return res;
3606                 }
3607         }
3608
3609         return res;
3610 }
3611
3612 static ir_node *create_immediate_or_transform(ir_node *node,
3613                                               char immediate_constraint_type)
3614 {
3615         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
3616         if (new_node == NULL) {
3617                 new_node = be_transform_node(node);
3618         }
3619         return new_node;
3620 }
3621
3622 /**
3623  * Transforms a FrameAddr into an ia32 Add.
3624  */
3625 static ir_node *gen_be_FrameAddr(ir_node *node)
3626 {
3627         ir_node  *block  = be_transform_node(get_nodes_block(node));
3628         ir_node  *op     = be_get_FrameAddr_frame(node);
3629         ir_node  *new_op = be_transform_node(op);
3630         dbg_info *dbgi   = get_irn_dbg_info(node);
3631         ir_node  *new_node;
3632
3633         new_node = new_bd_ia32_Lea(dbgi, block, new_op, noreg_GP);
3634         set_ia32_frame_ent(new_node, arch_get_frame_entity(node));
3635         set_ia32_use_frame(new_node);
3636
3637         SET_IA32_ORIG_NODE(new_node, node);
3638
3639         return new_node;
3640 }
3641
3642 /**
3643  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3644  */
3645 static ir_node *gen_be_Return(ir_node *node)
3646 {
3647         ir_graph  *irg     = current_ir_graph;
3648         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3649         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3650         ir_entity *ent     = get_irg_entity(irg);
3651         ir_type   *tp      = get_entity_type(ent);
3652         dbg_info  *dbgi;
3653         ir_node   *block;
3654         ir_type   *res_type;
3655         ir_mode   *mode;
3656         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3657         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3658         ir_node   **in;
3659         int       pn_ret_val, pn_ret_mem, arity, i;
3660
3661         assert(ret_val != NULL);
3662         if (be_Return_get_n_rets(node) < 1 || ! ia32_cg_config.use_sse2) {
3663                 return be_duplicate_node(node);
3664         }
3665
3666         res_type = get_method_res_type(tp, 0);
3667
3668         if (! is_Primitive_type(res_type)) {
3669                 return be_duplicate_node(node);
3670         }
3671
3672         mode = get_type_mode(res_type);
3673         if (! mode_is_float(mode)) {
3674                 return be_duplicate_node(node);
3675         }
3676
3677         assert(get_method_n_ress(tp) == 1);
3678
3679         pn_ret_val = get_Proj_proj(ret_val);
3680         pn_ret_mem = get_Proj_proj(ret_mem);
3681
3682         /* get the Barrier */
3683         barrier = get_Proj_pred(ret_val);
3684
3685         /* get result input of the Barrier */
3686         ret_val     = get_irn_n(barrier, pn_ret_val);
3687         new_ret_val = be_transform_node(ret_val);
3688
3689         /* get memory input of the Barrier */
3690         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3691         new_ret_mem = be_transform_node(ret_mem);
3692
3693         frame = get_irg_frame(irg);
3694
3695         dbgi  = get_irn_dbg_info(barrier);
3696         block = be_transform_node(get_nodes_block(barrier));
3697
3698         /* store xmm0 onto stack */
3699         sse_store = new_bd_ia32_xStoreSimple(dbgi, block, frame, noreg_GP,
3700                                              new_ret_mem, new_ret_val);
3701         set_ia32_ls_mode(sse_store, mode);
3702         set_ia32_op_type(sse_store, ia32_AddrModeD);
3703         set_ia32_use_frame(sse_store);
3704
3705         /* load into x87 register */
3706         fld = new_bd_ia32_vfld(dbgi, block, frame, noreg_GP, sse_store, mode);
3707         set_ia32_op_type(fld, ia32_AddrModeS);
3708         set_ia32_use_frame(fld);
3709
3710         mproj = new_r_Proj(block, fld, mode_M, pn_ia32_vfld_M);
3711         fld   = new_r_Proj(block, fld, mode_vfp, pn_ia32_vfld_res);
3712
3713         /* create a new barrier */
3714         arity = get_irn_arity(barrier);
3715         in    = ALLOCAN(ir_node*, arity);
3716         for (i = 0; i < arity; ++i) {
3717                 ir_node *new_in;
3718
3719                 if (i == pn_ret_val) {
3720                         new_in = fld;
3721                 } else if (i == pn_ret_mem) {
3722                         new_in = mproj;
3723                 } else {
3724                         ir_node *in = get_irn_n(barrier, i);
3725                         new_in = be_transform_node(in);
3726                 }
3727                 in[i] = new_in;
3728         }
3729
3730         new_barrier = new_ir_node(dbgi, irg, block,
3731                                   get_irn_op(barrier), get_irn_mode(barrier),
3732                                   arity, in);
3733         copy_node_attr(barrier, new_barrier);
3734         be_duplicate_deps(barrier, new_barrier);
3735         be_set_transformed_node(barrier, new_barrier);
3736
3737         /* transform normally */
3738         return be_duplicate_node(node);
3739 }
3740
3741 /**
3742  * Transform a be_AddSP into an ia32_SubSP.
3743  */
3744 static ir_node *gen_be_AddSP(ir_node *node)
3745 {
3746         ir_node  *sz = get_irn_n(node, be_pos_AddSP_size);
3747         ir_node  *sp = get_irn_n(node, be_pos_AddSP_old_sp);
3748
3749         return gen_binop(node, sp, sz, new_bd_ia32_SubSP,
3750                          match_am | match_immediate);
3751 }
3752
3753 /**
3754  * Transform a be_SubSP into an ia32_AddSP
3755  */
3756 static ir_node *gen_be_SubSP(ir_node *node)
3757 {
3758         ir_node  *sz = get_irn_n(node, be_pos_SubSP_size);
3759         ir_node  *sp = get_irn_n(node, be_pos_SubSP_old_sp);
3760
3761         return gen_binop(node, sp, sz, new_bd_ia32_AddSP,
3762                          match_am | match_immediate);
3763 }
3764
3765 /**
3766  * Change some phi modes
3767  */
3768 static ir_node *gen_Phi(ir_node *node)
3769 {
3770         const arch_register_req_t *req;
3771         ir_node  *block = be_transform_node(get_nodes_block(node));
3772         ir_graph *irg   = current_ir_graph;
3773         dbg_info *dbgi  = get_irn_dbg_info(node);
3774         ir_mode  *mode  = get_irn_mode(node);
3775         ir_node  *phi;
3776
3777         if (ia32_mode_needs_gp_reg(mode)) {
3778                 /* we shouldn't have any 64bit stuff around anymore */
3779                 assert(get_mode_size_bits(mode) <= 32);
3780                 /* all integer operations are on 32bit registers now */
3781                 mode = mode_Iu;
3782                 req  = ia32_reg_classes[CLASS_ia32_gp].class_req;
3783         } else if (mode_is_float(mode)) {
3784                 if (ia32_cg_config.use_sse2) {
3785                         mode = mode_xmm;
3786                         req  = ia32_reg_classes[CLASS_ia32_xmm].class_req;
3787                 } else {
3788                         mode = mode_vfp;
3789                         req  = ia32_reg_classes[CLASS_ia32_vfp].class_req;
3790                 }
3791         } else {
3792                 req = arch_no_register_req;
3793         }
3794
3795         /* phi nodes allow loops, so we use the old arguments for now
3796          * and fix this later */
3797         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3798                           get_irn_in(node) + 1);
3799         copy_node_attr(node, phi);
3800         be_duplicate_deps(node, phi);
3801
3802         arch_set_out_register_req(phi, 0, req);
3803
3804         be_enqueue_preds(node);
3805
3806         return phi;
3807 }
3808
3809 static ir_node *gen_Jmp(ir_node *node)
3810 {
3811         ir_node  *block     = get_nodes_block(node);
3812         ir_node  *new_block = be_transform_node(block);
3813         dbg_info *dbgi      = get_irn_dbg_info(node);
3814         ir_node  *new_node;
3815
3816         new_node = new_bd_ia32_Jmp(dbgi, new_block);
3817         SET_IA32_ORIG_NODE(new_node, node);
3818
3819         return new_node;
3820 }
3821
3822 /**
3823  * Transform IJmp
3824  */
3825 static ir_node *gen_IJmp(ir_node *node)
3826 {
3827         ir_node  *block     = get_nodes_block(node);
3828         ir_node  *new_block = be_transform_node(block);
3829         dbg_info *dbgi      = get_irn_dbg_info(node);
3830         ir_node  *op        = get_IJmp_target(node);
3831         ir_node  *new_node;
3832         ia32_address_mode_t  am;
3833         ia32_address_t      *addr = &am.addr;
3834
3835         assert(get_irn_mode(op) == mode_P);
3836
3837         match_arguments(&am, block, NULL, op, NULL, match_am | match_immediate);
3838
3839         new_node = new_bd_ia32_IJmp(dbgi, new_block, addr->base, addr->index,
3840                         addr->mem, am.new_op2);
3841         set_am_attributes(new_node, &am);
3842         SET_IA32_ORIG_NODE(new_node, node);
3843
3844         new_node = fix_mem_proj(new_node, &am);
3845
3846         return new_node;
3847 }
3848
3849 /**
3850  * Transform a Bound node.
3851  */
3852 static ir_node *gen_Bound(ir_node *node)
3853 {
3854         ir_node  *new_node;
3855         ir_node  *lower = get_Bound_lower(node);
3856         dbg_info *dbgi  = get_irn_dbg_info(node);
3857
3858         if (is_Const_0(lower)) {
3859                 /* typical case for Java */
3860                 ir_node  *sub, *res, *flags, *block;
3861
3862                 res = gen_binop(node, get_Bound_index(node), get_Bound_upper(node),
3863                         new_bd_ia32_Sub, match_mode_neutral     | match_am | match_immediate);
3864
3865                 block = get_nodes_block(res);
3866                 if (! is_Proj(res)) {
3867                         sub = res;
3868                         set_irn_mode(sub, mode_T);
3869                         res = new_rd_Proj(NULL, block, sub, mode_Iu, pn_ia32_res);
3870                 } else {
3871                         sub = get_Proj_pred(res);
3872                 }
3873                 flags = new_rd_Proj(NULL, block, sub, mode_Iu, pn_ia32_Sub_flags);
3874                 new_node = new_bd_ia32_Jcc(dbgi, block, flags, pn_Cmp_Lt | ia32_pn_Cmp_unsigned);
3875                 SET_IA32_ORIG_NODE(new_node, node);
3876         } else {
3877                 panic("generic Bound not supported in ia32 Backend");
3878         }
3879         return new_node;
3880 }
3881
3882
3883 static ir_node *gen_ia32_l_ShlDep(ir_node *node)
3884 {
3885         ir_node *left  = get_irn_n(node, n_ia32_l_ShlDep_val);
3886         ir_node *right = get_irn_n(node, n_ia32_l_ShlDep_count);
3887
3888         return gen_shift_binop(node, left, right, new_bd_ia32_Shl,
3889                                match_immediate | match_mode_neutral);
3890 }
3891
3892 static ir_node *gen_ia32_l_ShrDep(ir_node *node)
3893 {
3894         ir_node *left  = get_irn_n(node, n_ia32_l_ShrDep_val);
3895         ir_node *right = get_irn_n(node, n_ia32_l_ShrDep_count);
3896         return gen_shift_binop(node, left, right, new_bd_ia32_Shr,
3897                                match_immediate);
3898 }
3899
3900 static ir_node *gen_ia32_l_SarDep(ir_node *node)
3901 {
3902         ir_node *left  = get_irn_n(node, n_ia32_l_SarDep_val);
3903         ir_node *right = get_irn_n(node, n_ia32_l_SarDep_count);
3904         return gen_shift_binop(node, left, right, new_bd_ia32_Sar,
3905                                match_immediate);
3906 }
3907
3908 static ir_node *gen_ia32_l_Add(ir_node *node)
3909 {
3910         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3911         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3912         ir_node *lowered = gen_binop(node, left, right, new_bd_ia32_Add,
3913                         match_commutative | match_am | match_immediate |
3914                         match_mode_neutral);
3915
3916         if (is_Proj(lowered)) {
3917                 lowered = get_Proj_pred(lowered);
3918         } else {
3919                 assert(is_ia32_Add(lowered));
3920                 set_irn_mode(lowered, mode_T);
3921         }
3922
3923         return lowered;
3924 }
3925
3926 static ir_node *gen_ia32_l_Adc(ir_node *node)
3927 {
3928         return gen_binop_flags(node, new_bd_ia32_Adc,
3929                         match_commutative | match_am | match_immediate |
3930                         match_mode_neutral);
3931 }
3932
3933 /**
3934  * Transforms a l_MulS into a "real" MulS node.
3935  *
3936  * @return the created ia32 Mul node
3937  */
3938 static ir_node *gen_ia32_l_Mul(ir_node *node)
3939 {
3940         ir_node *left  = get_binop_left(node);
3941         ir_node *right = get_binop_right(node);
3942
3943         return gen_binop(node, left, right, new_bd_ia32_Mul,
3944                          match_commutative | match_am | match_mode_neutral);
3945 }
3946
3947 /**
3948  * Transforms a l_IMulS into a "real" IMul1OPS node.
3949  *
3950  * @return the created ia32 IMul1OP node
3951  */
3952 static ir_node *gen_ia32_l_IMul(ir_node *node)
3953 {
3954         ir_node  *left  = get_binop_left(node);
3955         ir_node  *right = get_binop_right(node);
3956
3957         return gen_binop(node, left, right, new_bd_ia32_IMul1OP,
3958                          match_commutative | match_am | match_mode_neutral);
3959 }
3960
3961 static ir_node *gen_ia32_l_Sub(ir_node *node)
3962 {
3963         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_minuend);
3964         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_subtrahend);
3965         ir_node *lowered = gen_binop(node, left, right, new_bd_ia32_Sub,
3966                         match_am | match_immediate | match_mode_neutral);
3967
3968         if (is_Proj(lowered)) {
3969                 lowered = get_Proj_pred(lowered);
3970         } else {
3971                 assert(is_ia32_Sub(lowered));
3972                 set_irn_mode(lowered, mode_T);
3973         }
3974
3975         return lowered;
3976 }
3977
3978 static ir_node *gen_ia32_l_Sbb(ir_node *node)
3979 {
3980         return gen_binop_flags(node, new_bd_ia32_Sbb,
3981                         match_am | match_immediate | match_mode_neutral);
3982 }
3983
3984 /**
3985  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3986  * op1 - target to be shifted
3987  * op2 - contains bits to be shifted into target
3988  * op3 - shift count
3989  * Only op3 can be an immediate.
3990  */
3991 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *high,
3992                                          ir_node *low, ir_node *count)
3993 {
3994         ir_node  *block     = get_nodes_block(node);
3995         ir_node  *new_block = be_transform_node(block);
3996         dbg_info *dbgi      = get_irn_dbg_info(node);
3997         ir_node  *new_high  = be_transform_node(high);
3998         ir_node  *new_low   = be_transform_node(low);
3999         ir_node  *new_count;
4000         ir_node  *new_node;
4001
4002         /* the shift amount can be any mode that is bigger than 5 bits, since all
4003          * other bits are ignored anyway */
4004         while (is_Conv(count)              &&
4005                get_irn_n_edges(count) == 1 &&
4006                mode_is_int(get_irn_mode(count))) {
4007                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
4008                 count = get_Conv_op(count);
4009         }
4010         new_count = create_immediate_or_transform(count, 0);
4011
4012         if (is_ia32_l_ShlD(node)) {
4013                 new_node = new_bd_ia32_ShlD(dbgi, new_block, new_high, new_low,
4014                                             new_count);
4015         } else {
4016                 new_node = new_bd_ia32_ShrD(dbgi, new_block, new_high, new_low,
4017                                             new_count);
4018         }
4019         SET_IA32_ORIG_NODE(new_node, node);
4020
4021         return new_node;
4022 }
4023
4024 static ir_node *gen_ia32_l_ShlD(ir_node *node)
4025 {
4026         ir_node *high  = get_irn_n(node, n_ia32_l_ShlD_val_high);
4027         ir_node *low   = get_irn_n(node, n_ia32_l_ShlD_val_low);
4028         ir_node *count = get_irn_n(node, n_ia32_l_ShlD_count);
4029         return gen_lowered_64bit_shifts(node, high, low, count);
4030 }
4031
4032 static ir_node *gen_ia32_l_ShrD(ir_node *node)
4033 {
4034         ir_node *high  = get_irn_n(node, n_ia32_l_ShrD_val_high);
4035         ir_node *low   = get_irn_n(node, n_ia32_l_ShrD_val_low);
4036         ir_node *count = get_irn_n(node, n_ia32_l_ShrD_count);
4037         return gen_lowered_64bit_shifts(node, high, low, count);
4038 }
4039
4040 static ir_node *gen_ia32_l_LLtoFloat(ir_node *node)
4041 {
4042         ir_node  *src_block    = get_nodes_block(node);
4043         ir_node  *block        = be_transform_node(src_block);
4044         ir_graph *irg          = current_ir_graph;
4045         dbg_info *dbgi         = get_irn_dbg_info(node);
4046         ir_node  *frame        = get_irg_frame(irg);
4047         ir_node  *val_low      = get_irn_n(node, n_ia32_l_LLtoFloat_val_low);
4048         ir_node  *val_high     = get_irn_n(node, n_ia32_l_LLtoFloat_val_high);
4049         ir_node  *new_val_low  = be_transform_node(val_low);
4050         ir_node  *new_val_high = be_transform_node(val_high);
4051         ir_node  *in[2];
4052         ir_node  *sync, *fild, *res;
4053         ir_node  *store_low, *store_high;
4054
4055         if (ia32_cg_config.use_sse2) {
4056                 panic("ia32_l_LLtoFloat not implemented for SSE2");
4057         }
4058
4059         /* do a store */
4060         store_low = new_bd_ia32_Store(dbgi, block, frame, noreg_GP, nomem,
4061                                       new_val_low);
4062         store_high = new_bd_ia32_Store(dbgi, block, frame, noreg_GP, nomem,
4063                                        new_val_high);
4064         SET_IA32_ORIG_NODE(store_low,  node);
4065         SET_IA32_ORIG_NODE(store_high, node);
4066
4067         set_ia32_use_frame(store_low);
4068         set_ia32_use_frame(store_high);
4069         set_ia32_op_type(store_low, ia32_AddrModeD);
4070         set_ia32_op_type(store_high, ia32_AddrModeD);
4071         set_ia32_ls_mode(store_low, mode_Iu);
4072         set_ia32_ls_mode(store_high, mode_Is);
4073         add_ia32_am_offs_int(store_high, 4);
4074
4075         in[0] = store_low;
4076         in[1] = store_high;
4077         sync  = new_rd_Sync(dbgi, block, 2, in);
4078
4079         /* do a fild */
4080         fild = new_bd_ia32_vfild(dbgi, block, frame, noreg_GP, sync);
4081
4082         set_ia32_use_frame(fild);
4083         set_ia32_op_type(fild, ia32_AddrModeS);
4084         set_ia32_ls_mode(fild, mode_Ls);
4085
4086         SET_IA32_ORIG_NODE(fild, node);
4087
4088         res = new_r_Proj(block, fild, mode_vfp, pn_ia32_vfild_res);
4089
4090         if (! mode_is_signed(get_irn_mode(val_high))) {
4091                 ia32_address_mode_t  am;
4092
4093                 ir_node *count = ia32_create_Immediate(NULL, 0, 31);
4094                 ir_node *fadd;
4095
4096                 am.addr.base          = noreg_GP;
4097                 am.addr.index         = new_bd_ia32_Shr(dbgi, block, new_val_high, count);
4098                 am.addr.mem           = nomem;
4099                 am.addr.offset        = 0;
4100                 am.addr.scale         = 2;
4101                 am.addr.symconst_ent  = ia32_gen_fp_known_const(ia32_ULLBIAS);
4102                 am.addr.use_frame     = 0;
4103                 am.addr.frame_entity  = NULL;
4104                 am.addr.symconst_sign = 0;
4105                 am.ls_mode            = mode_F;
4106                 am.mem_proj           = nomem;
4107                 am.op_type            = ia32_AddrModeS;
4108                 am.new_op1            = res;
4109                 am.new_op2            = ia32_new_NoReg_vfp(env_cg);
4110                 am.pinned             = op_pin_state_floats;
4111                 am.commutative        = 1;
4112                 am.ins_permuted       = 0;
4113
4114                 fadd  = new_bd_ia32_vfadd(dbgi, block, am.addr.base, am.addr.index, am.addr.mem,
4115                         am.new_op1, am.new_op2, get_fpcw());
4116                 set_am_attributes(fadd, &am);
4117
4118                 set_irn_mode(fadd, mode_T);
4119                 res = new_rd_Proj(NULL, block, fadd, mode_vfp, pn_ia32_res);
4120         }
4121         return res;
4122 }
4123
4124 static ir_node *gen_ia32_l_FloattoLL(ir_node *node)
4125 {
4126         ir_node  *src_block  = get_nodes_block(node);
4127         ir_node  *block      = be_transform_node(src_block);
4128         ir_graph *irg        = get_Block_irg(block);
4129         dbg_info *dbgi       = get_irn_dbg_info(node);
4130         ir_node  *frame      = get_irg_frame(irg);
4131         ir_node  *val        = get_irn_n(node, n_ia32_l_FloattoLL_val);
4132         ir_node  *new_val    = be_transform_node(val);
4133         ir_node  *fist, *mem;
4134
4135         mem = gen_vfist(dbgi, block, frame, noreg_GP, nomem, new_val, &fist);
4136         SET_IA32_ORIG_NODE(fist, node);
4137         set_ia32_use_frame(fist);
4138         set_ia32_op_type(fist, ia32_AddrModeD);
4139         set_ia32_ls_mode(fist, mode_Ls);
4140
4141         return mem;
4142 }
4143
4144 /**
4145  * the BAD transformer.
4146  */
4147 static ir_node *bad_transform(ir_node *node)
4148 {
4149         panic("No transform function for %+F available.", node);
4150         return NULL;
4151 }
4152
4153 static ir_node *gen_Proj_l_FloattoLL(ir_node *node)
4154 {
4155         ir_node  *block    = be_transform_node(get_nodes_block(node));
4156         ir_graph *irg      = get_Block_irg(block);
4157         ir_node  *pred     = get_Proj_pred(node);
4158         ir_node  *new_pred = be_transform_node(pred);
4159         ir_node  *frame    = get_irg_frame(irg);
4160         dbg_info *dbgi     = get_irn_dbg_info(node);
4161         long      pn       = get_Proj_proj(node);
4162         ir_node  *load;
4163         ir_node  *proj;
4164         ia32_attr_t *attr;
4165
4166         load = new_bd_ia32_Load(dbgi, block, frame, noreg_GP, new_pred);
4167         SET_IA32_ORIG_NODE(load, node);
4168         set_ia32_use_frame(load);
4169         set_ia32_op_type(load, ia32_AddrModeS);
4170         set_ia32_ls_mode(load, mode_Iu);
4171         /* we need a 64bit stackslot (fist stores 64bit) even though we only load
4172          * 32 bit from it with this particular load */
4173         attr = get_ia32_attr(load);
4174         attr->data.need_64bit_stackent = 1;
4175
4176         if (pn == pn_ia32_l_FloattoLL_res_high) {
4177                 add_ia32_am_offs_int(load, 4);
4178         } else {
4179                 assert(pn == pn_ia32_l_FloattoLL_res_low);
4180         }
4181
4182         proj = new_r_Proj(block, load, mode_Iu, pn_ia32_Load_res);
4183
4184         return proj;
4185 }
4186
4187 /**
4188  * Transform the Projs of an AddSP.
4189  */
4190 static ir_node *gen_Proj_be_AddSP(ir_node *node)
4191 {
4192         ir_node  *block    = be_transform_node(get_nodes_block(node));
4193         ir_node  *pred     = get_Proj_pred(node);
4194         ir_node  *new_pred = be_transform_node(pred);
4195         dbg_info *dbgi     = get_irn_dbg_info(node);
4196         long     proj      = get_Proj_proj(node);
4197
4198         if (proj == pn_be_AddSP_sp) {
4199                 ir_node *res = new_rd_Proj(dbgi, block, new_pred, mode_Iu,
4200                                            pn_ia32_SubSP_stack);
4201                 arch_set_irn_register(res, &ia32_gp_regs[REG_ESP]);
4202                 return res;
4203         } else if (proj == pn_be_AddSP_res) {
4204                 return new_rd_Proj(dbgi, block, new_pred, mode_Iu,
4205                                    pn_ia32_SubSP_addr);
4206         } else if (proj == pn_be_AddSP_M) {
4207                 return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_SubSP_M);
4208         }
4209
4210         panic("No idea how to transform proj->AddSP");
4211 }
4212
4213 /**
4214  * Transform the Projs of a SubSP.
4215  */
4216 static ir_node *gen_Proj_be_SubSP(ir_node *node)
4217 {
4218         ir_node  *block    = be_transform_node(get_nodes_block(node));
4219         ir_node  *pred     = get_Proj_pred(node);
4220         ir_node  *new_pred = be_transform_node(pred);
4221         dbg_info *dbgi     = get_irn_dbg_info(node);
4222         long     proj      = get_Proj_proj(node);
4223
4224         if (proj == pn_be_SubSP_sp) {
4225                 ir_node *res = new_rd_Proj(dbgi, block, new_pred, mode_Iu,
4226                                            pn_ia32_AddSP_stack);
4227                 arch_set_irn_register(res, &ia32_gp_regs[REG_ESP]);
4228                 return res;
4229         } else if (proj == pn_be_SubSP_M) {
4230                 return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_AddSP_M);
4231         }
4232
4233         panic("No idea how to transform proj->SubSP");
4234 }
4235
4236 /**
4237  * Transform and renumber the Projs from a Load.
4238  */
4239 static ir_node *gen_Proj_Load(ir_node *node)
4240 {
4241         ir_node  *new_pred;
4242         ir_node  *block    = be_transform_node(get_nodes_block(node));
4243         ir_node  *pred     = get_Proj_pred(node);
4244         dbg_info *dbgi     = get_irn_dbg_info(node);
4245         long     proj      = get_Proj_proj(node);
4246
4247         /* loads might be part of source address mode matches, so we don't
4248          * transform the ProjMs yet (with the exception of loads whose result is
4249          * not used)
4250          */
4251         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4252                 ir_node *res;
4253                 ir_node *old_block = get_nodes_block(node);
4254
4255                 /* this is needed, because sometimes we have loops that are only
4256                    reachable through the ProjM */
4257                 be_enqueue_preds(node);
4258                 /* do it in 2 steps, to silence firm verifier */
4259                 res = new_rd_Proj(dbgi, old_block, pred, mode_M, pn_Load_M);
4260                 set_Proj_proj(res, pn_ia32_mem);
4261                 return res;
4262         }
4263
4264         /* renumber the proj */
4265         new_pred = be_transform_node(pred);
4266         if (is_ia32_Load(new_pred)) {
4267                 switch (proj) {
4268                 case pn_Load_res:
4269                         return new_rd_Proj(dbgi, block, new_pred, mode_Iu, pn_ia32_Load_res);
4270                 case pn_Load_M:
4271                         return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_Load_M);
4272                 case pn_Load_X_regular:
4273                         return new_rd_Jmp(dbgi, block);
4274                 case pn_Load_X_except:
4275                         /* This Load might raise an exception. Mark it. */
4276                         set_ia32_exc_label(new_pred, 1);
4277                         return new_rd_Proj(dbgi, block, new_pred, mode_X, pn_ia32_Load_X_exc);
4278                 default:
4279                         break;
4280                 }
4281         } else if (is_ia32_Conv_I2I(new_pred) ||
4282                    is_ia32_Conv_I2I8Bit(new_pred)) {
4283                 set_irn_mode(new_pred, mode_T);
4284                 if (proj == pn_Load_res) {
4285                         return new_rd_Proj(dbgi, block, new_pred, mode_Iu, pn_ia32_res);
4286                 } else if (proj == pn_Load_M) {
4287                         return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_mem);
4288                 }
4289         } else if (is_ia32_xLoad(new_pred)) {
4290                 switch (proj) {
4291                 case pn_Load_res:
4292                         return new_rd_Proj(dbgi, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
4293                 case pn_Load_M:
4294                         return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_xLoad_M);
4295                 case pn_Load_X_regular:
4296                         return new_rd_Jmp(dbgi, block);
4297                 case pn_Load_X_except:
4298                         /* This Load might raise an exception. Mark it. */
4299                         set_ia32_exc_label(new_pred, 1);
4300                         return new_rd_Proj(dbgi, block, new_pred, mode_X, pn_ia32_xLoad_X_exc);
4301                 default:
4302                         break;
4303                 }
4304         } else if (is_ia32_vfld(new_pred)) {
4305                 switch (proj) {
4306                 case pn_Load_res:
4307                         return new_rd_Proj(dbgi, block, new_pred, mode_vfp, pn_ia32_vfld_res);
4308                 case pn_Load_M:
4309                         return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_vfld_M);
4310                 case pn_Load_X_regular:
4311                         return new_rd_Jmp(dbgi, block);
4312                 case pn_Load_X_except:
4313                         /* This Load might raise an exception. Mark it. */
4314                         set_ia32_exc_label(new_pred, 1);
4315                         return new_rd_Proj(dbgi, block, new_pred, mode_X, pn_ia32_vfld_X_exc);
4316                 default:
4317                         break;
4318                 }
4319         } else {
4320                 /* can happen for ProJMs when source address mode happened for the
4321                    node */
4322
4323                 /* however it should not be the result proj, as that would mean the
4324                    load had multiple users and should not have been used for
4325                    SourceAM */
4326                 if (proj != pn_Load_M) {
4327                         panic("internal error: transformed node not a Load");
4328                 }
4329                 return new_rd_Proj(dbgi, block, new_pred, mode_M, 1);
4330         }
4331
4332         panic("No idea how to transform proj");
4333 }
4334
4335 /**
4336  * Transform and renumber the Projs from a DivMod like instruction.
4337  */
4338 static ir_node *gen_Proj_DivMod(ir_node *node)
4339 {
4340         ir_node  *block    = be_transform_node(get_nodes_block(node));
4341         ir_node  *pred     = get_Proj_pred(node);
4342         ir_node  *new_pred = be_transform_node(pred);
4343         dbg_info *dbgi     = get_irn_dbg_info(node);
4344         long     proj      = get_Proj_proj(node);
4345
4346         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4347
4348         switch (get_irn_opcode(pred)) {
4349         case iro_Div:
4350                 switch (proj) {
4351                 case pn_Div_M:
4352                         return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_Div_M);
4353                 case pn_Div_res:
4354                         return new_rd_Proj(dbgi, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4355                 case pn_Div_X_regular:
4356                         return new_rd_Jmp(dbgi, block);
4357                 case pn_Div_X_except:
4358                         set_ia32_exc_label(new_pred, 1);
4359                         return new_rd_Proj(dbgi, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4360                 default:
4361                         break;
4362                 }
4363                 break;
4364         case iro_Mod:
4365                 switch (proj) {
4366                 case pn_Mod_M:
4367                         return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_Div_M);
4368                 case pn_Mod_res:
4369                         return new_rd_Proj(dbgi, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4370                 case pn_Mod_X_except:
4371                         set_ia32_exc_label(new_pred, 1);
4372                         return new_rd_Proj(dbgi, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4373                 default:
4374                         break;
4375                 }
4376                 break;
4377         case iro_DivMod:
4378                 switch (proj) {
4379                 case pn_DivMod_M:
4380                         return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_Div_M);
4381                 case pn_DivMod_res_div:
4382                         return new_rd_Proj(dbgi, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4383                 case pn_DivMod_res_mod:
4384                         return new_rd_Proj(dbgi, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4385                 case pn_DivMod_X_regular:
4386                         return new_rd_Jmp(dbgi, block);
4387                 case pn_DivMod_X_except:
4388                         set_ia32_exc_label(new_pred, 1);
4389                         return new_rd_Proj(dbgi, block, new_pred, mode_X, pn_ia32_Div_X_exc);
4390                 default:
4391                         break;
4392                 }
4393                 break;
4394         default:
4395                 break;
4396         }
4397
4398         panic("No idea how to transform proj->DivMod");
4399 }
4400
4401 /**
4402  * Transform and renumber the Projs from a CopyB.
4403  */
4404 static ir_node *gen_Proj_CopyB(ir_node *node)
4405 {
4406         ir_node  *block    = be_transform_node(get_nodes_block(node));
4407         ir_node  *pred     = get_Proj_pred(node);
4408         ir_node  *new_pred = be_transform_node(pred);
4409         dbg_info *dbgi     = get_irn_dbg_info(node);
4410         long     proj      = get_Proj_proj(node);
4411
4412         switch (proj) {
4413         case pn_CopyB_M_regular:
4414                 if (is_ia32_CopyB_i(new_pred)) {
4415                         return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4416                 } else if (is_ia32_CopyB(new_pred)) {
4417                         return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_CopyB_M);
4418                 }
4419                 break;
4420         default:
4421                 break;
4422         }
4423
4424         panic("No idea how to transform proj->CopyB");
4425 }
4426
4427 /**
4428  * Transform and renumber the Projs from a Quot.
4429  */
4430 static ir_node *gen_Proj_Quot(ir_node *node)
4431 {
4432         ir_node  *block    = be_transform_node(get_nodes_block(node));
4433         ir_node  *pred     = get_Proj_pred(node);
4434         ir_node  *new_pred = be_transform_node(pred);
4435         dbg_info *dbgi     = get_irn_dbg_info(node);
4436         long     proj      = get_Proj_proj(node);
4437
4438         switch (proj) {
4439         case pn_Quot_M:
4440                 if (is_ia32_xDiv(new_pred)) {
4441                         return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_xDiv_M);
4442                 } else if (is_ia32_vfdiv(new_pred)) {
4443                         return new_rd_Proj(dbgi, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4444                 }
4445                 break;
4446         case pn_Quot_res:
4447                 if (is_ia32_xDiv(new_pred)) {
4448                         return new_rd_Proj(dbgi, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4449                 } else if (is_ia32_vfdiv(new_pred)) {
4450                         return new_rd_Proj(dbgi, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4451                 }
4452                 break;
4453         case pn_Quot_X_regular:
4454         case pn_Quot_X_except:
4455         default:
4456                 break;
4457         }
4458
4459         panic("No idea how to transform proj->Quot");
4460 }
4461
4462 static ir_node *gen_be_Call(ir_node *node)
4463 {
4464         dbg_info       *const dbgi      = get_irn_dbg_info(node);
4465         ir_node        *const src_block = get_nodes_block(node);
4466         ir_node        *const block     = be_transform_node(src_block);
4467         ir_node        *const src_mem   = get_irn_n(node, be_pos_Call_mem);
4468         ir_node        *const src_sp    = get_irn_n(node, be_pos_Call_sp);
4469         ir_node        *const sp        = be_transform_node(src_sp);
4470         ir_node        *const src_ptr   = get_irn_n(node, be_pos_Call_ptr);
4471         ia32_address_mode_t   am;
4472         ia32_address_t *const addr      = &am.addr;
4473         ir_node        *      mem;
4474         ir_node        *      call;
4475         int                   i;
4476         ir_node        *      fpcw;
4477         ir_node        *      eax       = noreg_GP;
4478         ir_node        *      ecx       = noreg_GP;
4479         ir_node        *      edx       = noreg_GP;
4480         unsigned        const pop       = be_Call_get_pop(node);
4481         ir_type        *const call_tp   = be_Call_get_type(node);
4482         int                   old_no_pic_adjust;
4483
4484         /* Run the x87 simulator if the call returns a float value */
4485         if (get_method_n_ress(call_tp) > 0) {
4486                 ir_type *const res_type = get_method_res_type(call_tp, 0);
4487                 ir_mode *const res_mode = get_type_mode(res_type);
4488
4489                 if (res_mode != NULL && mode_is_float(res_mode)) {
4490                         env_cg->do_x87_sim = 1;
4491                 }
4492         }
4493
4494         /* We do not want be_Call direct calls */
4495         assert(be_Call_get_entity(node) == NULL);
4496
4497         /* special case for PIC trampoline calls */
4498         old_no_pic_adjust = no_pic_adjust;
4499         no_pic_adjust     = env_cg->birg->main_env->options->pic;
4500
4501         match_arguments(&am, src_block, NULL, src_ptr, src_mem,
4502                         match_am | match_immediate);
4503
4504         no_pic_adjust = old_no_pic_adjust;
4505
4506         i    = get_irn_arity(node) - 1;
4507         fpcw = be_transform_node(get_irn_n(node, i--));
4508         for (; i >= be_pos_Call_first_arg; --i) {
4509                 arch_register_req_t const *const req = arch_get_register_req(node, i);
4510                 ir_node *const reg_parm = be_transform_node(get_irn_n(node, i));
4511
4512                 assert(req->type == arch_register_req_type_limited);
4513                 assert(req->cls == &ia32_reg_classes[CLASS_ia32_gp]);
4514
4515                 switch (*req->limited) {
4516                         case 1 << REG_EAX: assert(eax == noreg_GP); eax = reg_parm; break;
4517                         case 1 << REG_ECX: assert(ecx == noreg_GP); ecx = reg_parm; break;
4518                         case 1 << REG_EDX: assert(edx == noreg_GP); edx = reg_parm; break;
4519                         default: panic("Invalid GP register for register parameter");
4520                 }
4521         }
4522
4523         mem  = transform_AM_mem(block, src_ptr, src_mem, addr->mem);
4524         call = new_bd_ia32_Call(dbgi, block, addr->base, addr->index, mem,
4525                                 am.new_op2, sp, fpcw, eax, ecx, edx, pop, call_tp);
4526         set_am_attributes(call, &am);
4527         call = fix_mem_proj(call, &am);
4528
4529         if (get_irn_pinned(node) == op_pin_state_pinned)
4530                 set_irn_pinned(call, op_pin_state_pinned);
4531
4532         SET_IA32_ORIG_NODE(call, node);
4533
4534         if (ia32_cg_config.use_sse2) {
4535                 /* remember this call for post-processing */
4536                 ARR_APP1(ir_node *, call_list, call);
4537                 ARR_APP1(ir_type *, call_types, be_Call_get_type(node));
4538         }
4539
4540         return call;
4541 }
4542
4543 /**
4544  * Transform Builtin trap
4545  */
4546 static ir_node *gen_trap(ir_node *node) {
4547         dbg_info *dbgi  = get_irn_dbg_info(node);
4548         ir_node *block  = be_transform_node(get_nodes_block(node));
4549         ir_node *mem    = be_transform_node(get_Builtin_mem(node));
4550
4551         return new_bd_ia32_UD2(dbgi, block, mem);
4552 }
4553
4554 /**
4555  * Transform Builtin debugbreak
4556  */
4557 static ir_node *gen_debugbreak(ir_node *node) {
4558         dbg_info *dbgi  = get_irn_dbg_info(node);
4559         ir_node *block  = be_transform_node(get_nodes_block(node));
4560         ir_node *mem    = be_transform_node(get_Builtin_mem(node));
4561
4562         return new_bd_ia32_Breakpoint(dbgi, block, mem);
4563 }
4564
4565 /**
4566  * Transform Builtin return_address
4567  */
4568 static ir_node *gen_return_address(ir_node *node) {
4569         ir_node *param      = get_Builtin_param(node, 0);
4570         ir_node *frame      = get_Builtin_param(node, 1);
4571         dbg_info *dbgi      = get_irn_dbg_info(node);
4572         tarval  *tv         = get_Const_tarval(param);
4573         unsigned long value = get_tarval_long(tv);
4574
4575         ir_node *block  = be_transform_node(get_nodes_block(node));
4576         ir_node *ptr    = be_transform_node(frame);
4577         ir_node *load;
4578
4579         if (value > 0) {
4580                 ir_node *cnt = new_bd_ia32_ProduceVal(dbgi, block);
4581                 ir_node *res = new_bd_ia32_ProduceVal(dbgi, block);
4582                 ptr = new_bd_ia32_ClimbFrame(dbgi, block, ptr, cnt, res, value);
4583         }
4584
4585         /* load the return address from this frame */
4586         load = new_bd_ia32_Load(dbgi, block, ptr, noreg_GP, nomem);
4587
4588         set_irn_pinned(load, get_irn_pinned(node));
4589         set_ia32_op_type(load, ia32_AddrModeS);
4590         set_ia32_ls_mode(load, mode_Iu);
4591
4592         set_ia32_am_offs_int(load, 0);
4593         set_ia32_use_frame(load);
4594         set_ia32_frame_ent(load, ia32_get_return_address_entity());
4595
4596         if (get_irn_pinned(node) == op_pin_state_floats) {
4597                 assert(pn_ia32_xLoad_res == pn_ia32_vfld_res
4598                                 && pn_ia32_vfld_res == pn_ia32_Load_res
4599                                 && pn_ia32_Load_res == pn_ia32_res);
4600                 arch_irn_add_flags(load, arch_irn_flags_rematerializable);
4601         }
4602
4603         SET_IA32_ORIG_NODE(load, node);
4604         return new_r_Proj(block, load, mode_Iu, pn_ia32_Load_res);
4605 }
4606
4607 /**
4608  * Transform Builtin frame_address
4609  */
4610 static ir_node *gen_frame_address(ir_node *node) {
4611         ir_node *param      = get_Builtin_param(node, 0);
4612         ir_node *frame      = get_Builtin_param(node, 1);
4613         dbg_info *dbgi      = get_irn_dbg_info(node);
4614         tarval  *tv         = get_Const_tarval(param);
4615         unsigned long value = get_tarval_long(tv);
4616
4617         ir_node *block  = be_transform_node(get_nodes_block(node));
4618         ir_node *ptr    = be_transform_node(frame);
4619         ir_node *load;
4620         ir_entity *ent;
4621
4622         if (value > 0) {
4623                 ir_node *cnt = new_bd_ia32_ProduceVal(dbgi, block);
4624                 ir_node *res = new_bd_ia32_ProduceVal(dbgi, block);
4625                 ptr = new_bd_ia32_ClimbFrame(dbgi, block, ptr, cnt, res, value);
4626         }
4627
4628         /* load the frame address from this frame */
4629         load = new_bd_ia32_Load(dbgi, block, ptr, noreg_GP, nomem);
4630
4631         set_irn_pinned(load, get_irn_pinned(node));
4632         set_ia32_op_type(load, ia32_AddrModeS);
4633         set_ia32_ls_mode(load, mode_Iu);
4634
4635         ent = ia32_get_frame_address_entity();
4636         if (ent != NULL) {
4637                 set_ia32_am_offs_int(load, 0);
4638                 set_ia32_use_frame(load);
4639                 set_ia32_frame_ent(load, ent);
4640         } else {
4641                 /* will fail anyway, but gcc does this: */
4642                 set_ia32_am_offs_int(load, 0);
4643         }
4644
4645         if (get_irn_pinned(node) == op_pin_state_floats) {
4646                 assert(pn_ia32_xLoad_res == pn_ia32_vfld_res
4647                                 && pn_ia32_vfld_res == pn_ia32_Load_res
4648                                 && pn_ia32_Load_res == pn_ia32_res);
4649                 arch_irn_add_flags(load, arch_irn_flags_rematerializable);
4650         }
4651
4652         SET_IA32_ORIG_NODE(load, node);
4653         return new_r_Proj(block, load, mode_Iu, pn_ia32_Load_res);
4654 }
4655
4656 /**
4657  * Transform Builtin frame_address
4658  */
4659 static ir_node *gen_prefetch(ir_node *node) {
4660         dbg_info       *dbgi;
4661         ir_node        *ptr, *block, *mem, *base, *index;
4662         ir_node        *param,  *new_node;
4663         long           rw, locality;
4664         tarval         *tv;
4665         ia32_address_t addr;
4666
4667         if (!ia32_cg_config.use_sse_prefetch && !ia32_cg_config.use_3dnow_prefetch) {
4668                 /* no prefetch at all, route memory */
4669                 return be_transform_node(get_Builtin_mem(node));
4670         }
4671
4672         param = get_Builtin_param(node, 1);
4673         tv    = get_Const_tarval(param);
4674         rw    = get_tarval_long(tv);
4675
4676         /* construct load address */
4677         memset(&addr, 0, sizeof(addr));
4678         ptr = get_Builtin_param(node, 0);
4679         ia32_create_address_mode(&addr, ptr, 0);
4680         base  = addr.base;
4681         index = addr.index;
4682
4683         if (base == NULL) {
4684                 base = noreg_GP;
4685         } else {
4686                 base = be_transform_node(base);
4687         }
4688
4689         if (index == NULL) {
4690                 index = noreg_GP;
4691         } else {
4692                 index = be_transform_node(index);
4693         }
4694
4695         dbgi     = get_irn_dbg_info(node);
4696         block    = be_transform_node(get_nodes_block(node));
4697         mem      = be_transform_node(get_Builtin_mem(node));
4698
4699         if (rw == 1 && ia32_cg_config.use_3dnow_prefetch) {
4700                 /* we have 3DNow!, this was already checked above */
4701                 new_node = new_bd_ia32_PrefetchW(dbgi, block, base, index, mem);
4702         } else if (ia32_cg_config.use_sse_prefetch) {
4703                 /* note: rw == 1 is IGNORED in that case */
4704                 param    = get_Builtin_param(node, 2);
4705                 tv       = get_Const_tarval(param);
4706                 locality = get_tarval_long(tv);
4707
4708                 /* SSE style prefetch */
4709                 switch (locality) {
4710                 case 0:
4711                         new_node = new_bd_ia32_PrefetchNTA(dbgi, block, base, index, mem);
4712                         break;
4713                 case 1:
4714                         new_node = new_bd_ia32_Prefetch2(dbgi, block, base, index, mem);
4715                         break;
4716                 case 2:
4717                         new_node = new_bd_ia32_Prefetch1(dbgi, block, base, index, mem);
4718                         break;
4719                 default:
4720                         new_node = new_bd_ia32_Prefetch0(dbgi, block, base, index, mem);
4721                         break;
4722                 }
4723         } else {
4724                 assert(ia32_cg_config.use_3dnow_prefetch);
4725                 /* 3DNow! style prefetch */
4726                 new_node = new_bd_ia32_Prefetch(dbgi, block, base, index, mem);
4727         }
4728
4729         set_irn_pinned(new_node, get_irn_pinned(node));
4730         set_ia32_op_type(new_node, ia32_AddrModeS);
4731         set_ia32_ls_mode(new_node, mode_Bu);
4732         set_address(new_node, &addr);
4733
4734         SET_IA32_ORIG_NODE(new_node, node);
4735
4736         be_dep_on_frame(new_node);
4737         return new_r_Proj(block, new_node, mode_M, pn_ia32_Prefetch_M);
4738 }
4739
4740 /**
4741  * Transform bsf like node
4742  */
4743 static ir_node *gen_unop_AM(ir_node *node, construct_binop_dest_func *func)
4744 {
4745         ir_node *param     = get_Builtin_param(node, 0);
4746         dbg_info *dbgi     = get_irn_dbg_info(node);
4747
4748         ir_node *block     = get_nodes_block(node);
4749         ir_node *new_block = be_transform_node(block);
4750
4751         ia32_address_mode_t  am;
4752         ia32_address_t      *addr = &am.addr;
4753         ir_node             *cnt;
4754
4755         match_arguments(&am, block, NULL, param, NULL, match_am);
4756
4757         cnt = func(dbgi, new_block, addr->base, addr->index, addr->mem, am.new_op2);
4758         set_am_attributes(cnt, &am);
4759         set_ia32_ls_mode(cnt, get_irn_mode(param));
4760
4761         SET_IA32_ORIG_NODE(cnt, node);
4762         return fix_mem_proj(cnt, &am);
4763 }
4764
4765 /**
4766  * Transform builtin ffs.
4767  */
4768 static ir_node *gen_ffs(ir_node *node)
4769 {
4770         ir_node  *bsf   = gen_unop_AM(node, new_bd_ia32_Bsf);
4771         ir_node  *real  = skip_Proj(bsf);
4772         dbg_info *dbgi  = get_irn_dbg_info(real);
4773         ir_node  *block = get_nodes_block(real);
4774         ir_node  *flag, *set, *conv, *neg, *or;
4775
4776         /* bsf x */
4777         if (get_irn_mode(real) != mode_T) {
4778                 set_irn_mode(real, mode_T);
4779                 bsf = new_r_Proj(block, real, mode_Iu, pn_ia32_res);
4780         }
4781
4782         flag = new_r_Proj(block, real, mode_b, pn_ia32_flags);
4783
4784         /* sete */
4785         set = new_bd_ia32_Set(dbgi, block, flag, pn_Cmp_Eq, 0);
4786         SET_IA32_ORIG_NODE(set, node);
4787
4788         /* conv to 32bit */
4789         conv = new_bd_ia32_Conv_I2I8Bit(dbgi, block, noreg_GP, noreg_GP, nomem, set, mode_Bu);
4790         SET_IA32_ORIG_NODE(conv, node);
4791
4792         /* neg */
4793         neg = new_bd_ia32_Neg(dbgi, block, conv);
4794
4795         /* or */
4796         or = new_bd_ia32_Or(dbgi, block, noreg_GP, noreg_GP, nomem, bsf, neg);
4797         set_ia32_commutative(or);
4798
4799         /* add 1 */
4800         return new_bd_ia32_Add(dbgi, block, noreg_GP, noreg_GP, nomem, or, ia32_create_Immediate(NULL, 0, 1));
4801 }
4802
4803 /**
4804  * Transform builtin clz.
4805  */
4806 static ir_node *gen_clz(ir_node *node)
4807 {
4808         ir_node  *bsr   = gen_unop_AM(node, new_bd_ia32_Bsr);
4809         ir_node  *real  = skip_Proj(bsr);
4810         dbg_info *dbgi  = get_irn_dbg_info(real);
4811         ir_node  *block = get_nodes_block(real);
4812         ir_node  *imm   = ia32_create_Immediate(NULL, 0, 31);
4813
4814         return new_bd_ia32_Xor(dbgi, block, noreg_GP, noreg_GP, nomem, bsr, imm);
4815 }
4816
4817 /**
4818  * Transform builtin ctz.
4819  */
4820 static ir_node *gen_ctz(ir_node *node)
4821 {
4822         return gen_unop_AM(node, new_bd_ia32_Bsf);
4823 }
4824
4825 /**
4826  * Transform builtin parity.
4827  */
4828 static ir_node *gen_parity(ir_node *node)
4829 {
4830         ir_node *param      = get_Builtin_param(node, 0);
4831         dbg_info *dbgi      = get_irn_dbg_info(node);
4832
4833         ir_node *block      = get_nodes_block(node);
4834
4835         ir_node *new_block  = be_transform_node(block);
4836         ir_node *imm, *cmp, *new_node;
4837
4838         ia32_address_mode_t am;
4839         ia32_address_t      *addr = &am.addr;
4840
4841
4842         /* cmp param, 0 */
4843         match_arguments(&am, block, NULL, param, NULL, match_am);
4844         imm = ia32_create_Immediate(NULL, 0, 0);
4845         cmp = new_bd_ia32_Cmp(dbgi, new_block, addr->base, addr->index,
4846                               addr->mem, imm, am.new_op2, am.ins_permuted, 0);
4847         set_am_attributes(cmp, &am);
4848         set_ia32_ls_mode(cmp, mode_Iu);
4849
4850         SET_IA32_ORIG_NODE(cmp, node);
4851
4852         cmp = fix_mem_proj(cmp, &am);
4853
4854         /* setp */
4855         new_node = new_bd_ia32_Set(dbgi, new_block, cmp, ia32_pn_Cmp_parity, 0);
4856         SET_IA32_ORIG_NODE(new_node, node);
4857
4858         /* conv to 32bit */
4859         new_node = new_bd_ia32_Conv_I2I8Bit(dbgi, new_block, noreg_GP, noreg_GP,
4860                                             nomem, new_node, mode_Bu);
4861         SET_IA32_ORIG_NODE(new_node, node);
4862         return new_node;
4863 }
4864
4865 /**
4866  * Transform builtin popcount
4867  */
4868 static ir_node *gen_popcount(ir_node *node) {
4869         ir_node *param     = get_Builtin_param(node, 0);
4870         dbg_info *dbgi     = get_irn_dbg_info(node);
4871
4872         ir_node *block     = get_nodes_block(node);
4873         ir_node *new_block = be_transform_node(block);
4874
4875         ir_node *new_param;
4876         ir_node *imm, *simm, *m1, *s1, *s2, *s3, *s4, *s5, *m2, *m3, *m4, *m5, *m6, *m7, *m8, *m9, *m10, *m11, *m12, *m13;
4877
4878         /* check for SSE4.2 or SSE4a and use the popcnt instruction */
4879         if (ia32_cg_config.use_popcnt) {
4880                 ia32_address_mode_t am;
4881                 ia32_address_t      *addr = &am.addr;
4882                 ir_node             *cnt;
4883
4884                 match_arguments(&am, block, NULL, param, NULL, match_am | match_16bit_am);
4885
4886                 cnt = new_bd_ia32_Popcnt(dbgi, new_block, addr->base, addr->index, addr->mem, am.new_op2);
4887                 set_am_attributes(cnt, &am);
4888                 set_ia32_ls_mode(cnt, get_irn_mode(param));
4889
4890                 SET_IA32_ORIG_NODE(cnt, node);
4891                 return fix_mem_proj(cnt, &am);
4892         }
4893
4894         new_param = be_transform_node(param);
4895
4896         /* do the standard popcount algo */
4897
4898         /* m1 = x & 0x55555555 */
4899         imm = ia32_create_Immediate(NULL, 0, 0x55555555);
4900         m1 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, new_param, imm);
4901
4902         /* s1 = x >> 1 */
4903         simm = ia32_create_Immediate(NULL, 0, 1);
4904         s1 = new_bd_ia32_Shl(dbgi, new_block, new_param, simm);
4905
4906         /* m2 = s1 & 0x55555555 */
4907         m2 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s1, imm);
4908
4909         /* m3 = m1 + m2 */
4910         m3 = new_bd_ia32_Lea(dbgi, new_block, m2, m1);
4911
4912         /* m4 = m3 & 0x33333333 */
4913         imm = ia32_create_Immediate(NULL, 0, 0x33333333);
4914         m4 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m3, imm);
4915
4916         /* s2 = m3 >> 2 */
4917         simm = ia32_create_Immediate(NULL, 0, 2);
4918         s2 = new_bd_ia32_Shl(dbgi, new_block, m3, simm);
4919
4920         /* m5 = s2 & 0x33333333 */
4921         m5 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s2, imm);
4922
4923         /* m6 = m4 + m5 */
4924         m6 = new_bd_ia32_Lea(dbgi, new_block, m4, m5);
4925
4926         /* m7 = m6 & 0x0F0F0F0F */
4927         imm = ia32_create_Immediate(NULL, 0, 0x0F0F0F0F);
4928         m7 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m6, imm);
4929
4930         /* s3 = m6 >> 4 */
4931         simm = ia32_create_Immediate(NULL, 0, 4);
4932         s3 = new_bd_ia32_Shl(dbgi, new_block, m6, simm);
4933
4934         /* m8 = s3 & 0x0F0F0F0F */
4935         m8 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s3, imm);
4936
4937         /* m9 = m7 + m8 */
4938         m9 = new_bd_ia32_Lea(dbgi, new_block, m7, m8);
4939
4940         /* m10 = m9 & 0x00FF00FF */
4941         imm = ia32_create_Immediate(NULL, 0, 0x00FF00FF);
4942         m10 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m9, imm);
4943
4944         /* s4 = m9 >> 8 */
4945         simm = ia32_create_Immediate(NULL, 0, 8);
4946         s4 = new_bd_ia32_Shl(dbgi, new_block, m9, simm);
4947
4948         /* m11 = s4 & 0x00FF00FF */
4949         m11 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s4, imm);
4950
4951         /* m12 = m10 + m11 */
4952         m12 = new_bd_ia32_Lea(dbgi, new_block, m10, m11);
4953
4954         /* m13 = m12 & 0x0000FFFF */
4955         imm = ia32_create_Immediate(NULL, 0, 0x0000FFFF);
4956         m13 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, m12, imm);
4957
4958         /* s5 = m12 >> 16 */
4959         simm = ia32_create_Immediate(NULL, 0, 16);
4960         s5 = new_bd_ia32_Shl(dbgi, new_block, m12, simm);
4961
4962         /* res = m13 + s5 */
4963         return new_bd_ia32_Lea(dbgi, new_block, m13, s5);
4964 }
4965
4966 /**
4967  * Transform builtin byte swap.
4968  */
4969 static ir_node *gen_bswap(ir_node *node) {
4970         ir_node *param     = be_transform_node(get_Builtin_param(node, 0));
4971         dbg_info *dbgi     = get_irn_dbg_info(node);
4972
4973         ir_node *block     = get_nodes_block(node);
4974         ir_node *new_block = be_transform_node(block);
4975         ir_mode *mode      = get_irn_mode(param);
4976         unsigned size      = get_mode_size_bits(mode);
4977         ir_node  *m1, *m2, *m3, *m4, *s1, *s2, *s3, *s4;
4978
4979         switch (size) {
4980         case 32:
4981                 if (ia32_cg_config.use_i486) {
4982                         /* swap available */
4983                         return new_bd_ia32_Bswap(dbgi, new_block, param);
4984                 }
4985                 s1 = new_bd_ia32_Shl(dbgi, new_block, param, ia32_create_Immediate(NULL, 0, 24));
4986                 s2 = new_bd_ia32_Shl(dbgi, new_block, param, ia32_create_Immediate(NULL, 0, 8));
4987
4988                 m1 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s2, ia32_create_Immediate(NULL, 0, 0xFF00));
4989                 m2 = new_bd_ia32_Lea(dbgi, new_block, s1, m1);
4990
4991                 s3 = new_bd_ia32_Shr(dbgi, new_block, param, ia32_create_Immediate(NULL, 0, 8));
4992
4993                 m3 = new_bd_ia32_And(dbgi, new_block, noreg_GP, noreg_GP, nomem, s3, ia32_create_Immediate(NULL, 0, 0xFF0000));
4994                 m4 = new_bd_ia32_Lea(dbgi, new_block, m2, m3);
4995
4996                 s4 = new_bd_ia32_Shr(dbgi, new_block, param, ia32_create_Immediate(NULL, 0, 24));
4997                 return new_bd_ia32_Lea(dbgi, new_block, m4, s4);
4998
4999         case 16:
5000                 /* swap16 always available */
5001                 return new_bd_ia32_Bswap16(dbgi, new_block, param);
5002
5003         default:
5004                 panic("Invalid bswap size (%d)", size);
5005         }
5006 }
5007
5008 /**
5009  * Transform builtin outport.
5010  */
5011 static ir_node *gen_outport(ir_node *node) {
5012         ir_node *port  = create_immediate_or_transform(get_Builtin_param(node, 0), 0);
5013         ir_node *oldv  = get_Builtin_param(node, 1);
5014         ir_mode *mode  = get_irn_mode(oldv);
5015         ir_node *value = be_transform_node(oldv);
5016         ir_node *block = be_transform_node(get_nodes_block(node));
5017         ir_node *mem   = be_transform_node(get_Builtin_mem(node));
5018         dbg_info *dbgi = get_irn_dbg_info(node);
5019
5020         ir_node *res = new_bd_ia32_Outport(dbgi, block, port, value, mem);
5021         set_ia32_ls_mode(res, mode);
5022         return res;
5023 }
5024
5025 /**
5026  * Transform builtin inport.
5027  */
5028 static ir_node *gen_inport(ir_node *node) {
5029         ir_type *tp    = get_Builtin_type(node);
5030         ir_type *rstp  = get_method_res_type(tp, 0);
5031         ir_mode *mode  = get_type_mode(rstp);
5032         ir_node *port  = create_immediate_or_transform(get_Builtin_param(node, 0), 0);
5033         ir_node *block = be_transform_node(get_nodes_block(node));
5034         ir_node *mem   = be_transform_node(get_Builtin_mem(node));
5035         dbg_info *dbgi = get_irn_dbg_info(node);
5036
5037         ir_node *res = new_bd_ia32_Inport(dbgi, block, port, mem);
5038         set_ia32_ls_mode(res, mode);
5039
5040         /* check for missing Result Proj */
5041         return res;
5042 }
5043
5044 /**
5045  * Transform a builtin inner trampoline
5046  */
5047 static ir_node *gen_inner_trampoline(ir_node *node) {
5048         ir_node  *ptr       = get_Builtin_param(node, 0);
5049         ir_node  *callee    = get_Builtin_param(node, 1);
5050         ir_node  *env       = be_transform_node(get_Builtin_param(node, 2));
5051         ir_node  *mem       = get_Builtin_mem(node);
5052         ir_node  *block     = get_nodes_block(node);
5053         ir_node  *new_block = be_transform_node(block);
5054         ir_node  *val;
5055         ir_node  *store;
5056         ir_node  *rel;
5057         ir_node  *trampoline;
5058         ir_node  *in[2];
5059         dbg_info *dbgi      = get_irn_dbg_info(node);
5060         ia32_address_t addr;
5061
5062         /* construct store address */
5063         memset(&addr, 0, sizeof(addr));
5064         ia32_create_address_mode(&addr, ptr, 0);
5065
5066         if (addr.base == NULL) {
5067                 addr.base = noreg_GP;
5068         } else {
5069                 addr.base = be_transform_node(addr.base);
5070         }
5071
5072         if (addr.index == NULL) {
5073                 addr.index = noreg_GP;
5074         } else {
5075                 addr.index = be_transform_node(addr.index);
5076         }
5077         addr.mem = be_transform_node(mem);
5078
5079         /* mov  ecx, <env> */
5080         val   = ia32_create_Immediate(NULL, 0, 0xB9);
5081         store = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
5082                                       addr.index, addr.mem, val);
5083         set_irn_pinned(store, get_irn_pinned(node));
5084         set_ia32_op_type(store, ia32_AddrModeD);
5085         set_ia32_ls_mode(store, mode_Bu);
5086         set_address(store, &addr);
5087         addr.mem = store;
5088         addr.offset += 1;
5089
5090         store = new_bd_ia32_Store(dbgi, new_block, addr.base,
5091                                   addr.index, addr.mem, env);
5092         set_irn_pinned(store, get_irn_pinned(node));
5093         set_ia32_op_type(store, ia32_AddrModeD);
5094         set_ia32_ls_mode(store, mode_Iu);
5095         set_address(store, &addr);
5096         addr.mem = store;
5097         addr.offset += 4;
5098
5099         /* jmp rel <callee> */
5100         val   = ia32_create_Immediate(NULL, 0, 0xE9);
5101         store = new_bd_ia32_Store8Bit(dbgi, new_block, addr.base,
5102                                      addr.index, addr.mem, val);
5103         set_irn_pinned(store, get_irn_pinned(node));
5104         set_ia32_op_type(store, ia32_AddrModeD);
5105         set_ia32_ls_mode(store, mode_Bu);
5106         set_address(store, &addr);
5107         addr.mem = store;
5108         addr.offset += 1;
5109
5110         trampoline = be_transform_node(ptr);
5111
5112         /* the callee is typically an immediate */
5113         if (is_SymConst(callee)) {
5114                 rel = new_bd_ia32_Const(dbgi, new_block, get_SymConst_entity(callee), 0, 0, -10);
5115         } else {
5116                 rel = new_bd_ia32_Lea(dbgi, new_block, be_transform_node(callee), ia32_create_Immediate(NULL, 0, -10));
5117         }
5118         rel = new_bd_ia32_Sub(dbgi, new_block, noreg_GP, noreg_GP, nomem, rel, trampoline);
5119
5120         store = new_bd_ia32_Store(dbgi, new_block, addr.base,
5121                                   addr.index, addr.mem, rel);
5122         set_irn_pinned(store, get_irn_pinned(node));
5123         set_ia32_op_type(store, ia32_AddrModeD);
5124         set_ia32_ls_mode(store, mode_Iu);
5125         set_address(store, &addr);
5126
5127         in[0] = store;
5128         in[1] = trampoline;
5129
5130         return new_r_Tuple(new_block, 2, in);
5131 }
5132
5133 /**
5134  * Transform Builtin node.
5135  */
5136 static ir_node *gen_Builtin(ir_node *node) {
5137         ir_builtin_kind kind = get_Builtin_kind(node);
5138
5139         switch (kind) {
5140         case ir_bk_trap:
5141                 return gen_trap(node);
5142         case ir_bk_debugbreak:
5143                 return gen_debugbreak(node);
5144         case ir_bk_return_address:
5145                 return gen_return_address(node);
5146         case ir_bk_frame_address:
5147                 return gen_frame_address(node);
5148         case ir_bk_prefetch:
5149                 return gen_prefetch(node);
5150         case ir_bk_ffs:
5151                 return gen_ffs(node);
5152         case ir_bk_clz:
5153                 return gen_clz(node);
5154         case ir_bk_ctz:
5155                 return gen_ctz(node);
5156         case ir_bk_parity:
5157                 return gen_parity(node);
5158         case ir_bk_popcount:
5159                 return gen_popcount(node);
5160         case ir_bk_bswap:
5161                 return gen_bswap(node);
5162         case ir_bk_outport:
5163                 return gen_outport(node);
5164         case ir_bk_inport:
5165                 return gen_inport(node);
5166         case ir_bk_inner_trampoline:
5167                 return gen_inner_trampoline(node);
5168         }
5169         panic("Builtin %s not implemented in IA32", get_builtin_kind_name(kind));
5170 }
5171
5172 /**
5173  * Transform Proj(Builtin) node.
5174  */
5175 static ir_node *gen_Proj_Builtin(ir_node *proj) {
5176         ir_node         *node     = get_Proj_pred(proj);
5177         ir_node         *new_node = be_transform_node(node);
5178         ir_builtin_kind kind      = get_Builtin_kind(node);
5179
5180         switch (kind) {
5181         case ir_bk_return_address:
5182         case ir_bk_frame_address:
5183         case ir_bk_ffs:
5184         case ir_bk_clz:
5185         case ir_bk_ctz:
5186         case ir_bk_parity:
5187         case ir_bk_popcount:
5188         case ir_bk_bswap:
5189                 assert(get_Proj_proj(proj) == pn_Builtin_1_result);
5190                 return new_node;
5191         case ir_bk_trap:
5192         case ir_bk_debugbreak:
5193         case ir_bk_prefetch:
5194         case ir_bk_outport:
5195                 assert(get_Proj_proj(proj) == pn_Builtin_M);
5196                 return new_node;
5197         case ir_bk_inport:
5198                 if (get_Proj_proj(proj) == pn_Builtin_1_result) {
5199                         return new_r_Proj(get_nodes_block(new_node),
5200                                           new_node, get_irn_mode(proj), pn_ia32_Inport_res);
5201                 } else {
5202                         assert(get_Proj_proj(proj) == pn_Builtin_M);
5203                         return new_r_Proj(get_nodes_block(new_node),
5204                                 new_node, mode_M, pn_ia32_Inport_M);
5205                 }
5206         case ir_bk_inner_trampoline:
5207                 if (get_Proj_proj(proj) == pn_Builtin_1_result) {
5208                         return get_Tuple_pred(new_node, 1);
5209                 } else {
5210                         assert(get_Proj_proj(proj) == pn_Builtin_M);
5211                         return get_Tuple_pred(new_node, 0);
5212                 }
5213         }
5214         panic("Builtin %s not implemented in IA32", get_builtin_kind_name(kind));
5215 }
5216
5217 static ir_node *gen_be_IncSP(ir_node *node)
5218 {
5219         ir_node *res = be_duplicate_node(node);
5220         arch_irn_add_flags(res, arch_irn_flags_modify_flags);
5221
5222         return res;
5223 }
5224
5225 /**
5226  * Transform the Projs from a be_Call.
5227  */
5228 static ir_node *gen_Proj_be_Call(ir_node *node)
5229 {
5230         ir_node  *block       = be_transform_node(get_nodes_block(node));
5231         ir_node  *call        = get_Proj_pred(node);
5232         ir_node  *new_call    = be_transform_node(call);
5233         dbg_info *dbgi        = get_irn_dbg_info(node);
5234         long      proj        = get_Proj_proj(node);
5235         ir_mode  *mode        = get_irn_mode(node);
5236         ir_node  *res;
5237
5238         if (proj == pn_be_Call_M_regular) {
5239                 return new_rd_Proj(dbgi, block, new_call, mode_M, n_ia32_Call_mem);
5240         }
5241         /* transform call modes */
5242         if (mode_is_data(mode)) {
5243                 const arch_register_class_t *cls = arch_get_irn_reg_class_out(node);
5244                 mode = cls->mode;
5245         }
5246
5247         /* Map from be_Call to ia32_Call proj number */
5248         if (proj == pn_be_Call_sp) {
5249                 proj = pn_ia32_Call_stack;
5250         } else if (proj == pn_be_Call_M_regular) {
5251                 proj = pn_ia32_Call_M;
5252         } else {
5253                 arch_register_req_t const *const req    = arch_get_register_req_out(node);
5254                 int                        const n_outs = arch_irn_get_n_outs(new_call);
5255                 int                              i;
5256
5257                 assert(proj      >= pn_be_Call_first_res);
5258                 assert(req->type & arch_register_req_type_limited);
5259
5260                 for (i = 0; i < n_outs; ++i) {
5261                         arch_register_req_t const *const new_req
5262                                 = arch_get_out_register_req(new_call, i);
5263
5264                         if (!(new_req->type & arch_register_req_type_limited) ||
5265                             new_req->cls      != req->cls                     ||
5266                             *new_req->limited != *req->limited)
5267                                 continue;
5268
5269                         proj = i;
5270                         break;
5271                 }
5272                 assert(i < n_outs);
5273         }
5274
5275         res = new_rd_Proj(dbgi, block, new_call, mode, proj);
5276
5277         /* TODO arch_set_irn_register() only operates on Projs, need variant with index */
5278         switch (proj) {
5279                 case pn_ia32_Call_stack:
5280                         arch_set_irn_register(res, &ia32_gp_regs[REG_ESP]);
5281                         break;
5282
5283                 case pn_ia32_Call_fpcw:
5284                         arch_set_irn_register(res, &ia32_fp_cw_regs[REG_FPCW]);
5285                         break;
5286         }
5287
5288         return res;
5289 }
5290
5291 /**
5292  * Transform the Projs from a Cmp.
5293  */
5294 static ir_node *gen_Proj_Cmp(ir_node *node)
5295 {
5296         /* this probably means not all mode_b nodes were lowered... */
5297         panic("trying to directly transform Proj_Cmp %+F (mode_b not lowered?)",
5298               node);
5299 }
5300
5301 /**
5302  * Transform the Projs from a Bound.
5303  */
5304 static ir_node *gen_Proj_Bound(ir_node *node)
5305 {
5306         ir_node *new_node, *block;
5307         ir_node *pred = get_Proj_pred(node);
5308
5309         switch (get_Proj_proj(node)) {
5310         case pn_Bound_M:
5311                 return be_transform_node(get_Bound_mem(pred));
5312         case pn_Bound_X_regular:
5313                 new_node = be_transform_node(pred);
5314                 block    = get_nodes_block(new_node);
5315                 return new_r_Proj(block, new_node, mode_X, pn_ia32_Jcc_true);
5316         case pn_Bound_X_except:
5317                 new_node = be_transform_node(pred);
5318                 block    = get_nodes_block(new_node);
5319                 return new_r_Proj(block, new_node, mode_X, pn_ia32_Jcc_false);
5320         case pn_Bound_res:
5321                 return be_transform_node(get_Bound_index(pred));
5322         default:
5323                 panic("unsupported Proj from Bound");
5324         }
5325 }
5326
5327 static ir_node *gen_Proj_ASM(ir_node *node)
5328 {
5329         ir_mode *mode     = get_irn_mode(node);
5330         ir_node *pred     = get_Proj_pred(node);
5331         ir_node *new_pred = be_transform_node(pred);
5332         ir_node *block    = get_nodes_block(new_pred);
5333         long     pos      = get_Proj_proj(node);
5334
5335         if (mode == mode_M) {
5336                 pos = arch_irn_get_n_outs(new_pred)-1;
5337         } else if (mode_is_int(mode) || mode_is_reference(mode)) {
5338                 mode = mode_Iu;
5339         } else if (mode_is_float(mode)) {
5340                 mode = mode_E;
5341         } else {
5342                 panic("unexpected proj mode at ASM");
5343         }
5344
5345         return new_r_Proj(block, new_pred, mode, pos);
5346 }
5347
5348 /**
5349  * Transform and potentially renumber Proj nodes.
5350  */
5351 static ir_node *gen_Proj(ir_node *node)
5352 {
5353         ir_node *pred = get_Proj_pred(node);
5354         long    proj;
5355
5356         switch (get_irn_opcode(pred)) {
5357         case iro_Store:
5358                 proj = get_Proj_proj(node);
5359                 if (proj == pn_Store_M) {
5360                         return be_transform_node(pred);
5361                 } else {
5362                         panic("No idea how to transform proj->Store");
5363                 }
5364         case iro_Load:
5365                 return gen_Proj_Load(node);
5366         case iro_ASM:
5367                 return gen_Proj_ASM(node);
5368         case iro_Builtin:
5369                 return gen_Proj_Builtin(node);
5370         case iro_Div:
5371         case iro_Mod:
5372         case iro_DivMod:
5373                 return gen_Proj_DivMod(node);
5374         case iro_CopyB:
5375                 return gen_Proj_CopyB(node);
5376         case iro_Quot:
5377                 return gen_Proj_Quot(node);
5378         case beo_SubSP:
5379                 return gen_Proj_be_SubSP(node);
5380         case beo_AddSP:
5381                 return gen_Proj_be_AddSP(node);
5382         case beo_Call:
5383                 return gen_Proj_be_Call(node);
5384         case iro_Cmp:
5385                 return gen_Proj_Cmp(node);
5386         case iro_Bound:
5387                 return gen_Proj_Bound(node);
5388         case iro_Start:
5389                 proj = get_Proj_proj(node);
5390                 switch (proj) {
5391                         case pn_Start_X_initial_exec: {
5392                                 ir_node  *block     = get_nodes_block(pred);
5393                                 ir_node  *new_block = be_transform_node(block);
5394                                 dbg_info *dbgi      = get_irn_dbg_info(node);
5395                                 /* we exchange the ProjX with a jump */
5396                                 ir_node  *jump      = new_rd_Jmp(dbgi, new_block);
5397
5398                                 return jump;
5399                         }
5400
5401                         case pn_Start_P_tls:
5402                                 return gen_Proj_tls(node);
5403                 }
5404                 break;
5405
5406         default:
5407                 if (is_ia32_l_FloattoLL(pred)) {
5408                         return gen_Proj_l_FloattoLL(node);
5409 #ifdef FIRM_EXT_GRS
5410                 } else if (!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
5411 #else
5412                 } else {
5413 #endif
5414                         ir_mode *mode = get_irn_mode(node);
5415                         if (ia32_mode_needs_gp_reg(mode)) {
5416                                 ir_node *new_pred = be_transform_node(pred);
5417                                 ir_node *block    = be_transform_node(get_nodes_block(node));
5418                                 ir_node *new_proj = new_r_Proj(block, new_pred,
5419                                                                                            mode_Iu, get_Proj_proj(node));
5420                                 new_proj->node_nr = node->node_nr;
5421                                 return new_proj;
5422                         }
5423                 }
5424         }
5425         return be_duplicate_node(node);
5426 }
5427
5428 /**
5429  * Enters all transform functions into the generic pointer
5430  */
5431 static void register_transformers(void)
5432 {
5433         /* first clear the generic function pointer for all ops */
5434         clear_irp_opcodes_generic_func();
5435
5436 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
5437 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
5438
5439         GEN(Add);
5440         GEN(Sub);
5441         GEN(Mul);
5442         GEN(Mulh);
5443         GEN(And);
5444         GEN(Or);
5445         GEN(Eor);
5446
5447         GEN(Shl);
5448         GEN(Shr);
5449         GEN(Shrs);
5450         GEN(Rotl);
5451
5452         GEN(Quot);
5453
5454         GEN(Div);
5455         GEN(Mod);
5456         GEN(DivMod);
5457
5458         GEN(Minus);
5459         GEN(Conv);
5460         GEN(Abs);
5461         GEN(Not);
5462
5463         GEN(Load);
5464         GEN(Store);
5465         GEN(Cond);
5466
5467         GEN(Cmp);
5468         GEN(ASM);
5469         GEN(CopyB);
5470         GEN(Mux);
5471         GEN(Proj);
5472         GEN(Phi);
5473         GEN(Jmp);
5474         GEN(IJmp);
5475         GEN(Bound);
5476
5477         /* transform ops from intrinsic lowering */
5478         GEN(ia32_l_Add);
5479         GEN(ia32_l_Adc);
5480         GEN(ia32_l_Mul);
5481         GEN(ia32_l_IMul);
5482         GEN(ia32_l_ShlDep);
5483         GEN(ia32_l_ShrDep);
5484         GEN(ia32_l_SarDep);
5485         GEN(ia32_l_ShlD);
5486         GEN(ia32_l_ShrD);
5487         GEN(ia32_l_Sub);
5488         GEN(ia32_l_Sbb);
5489         GEN(ia32_l_LLtoFloat);
5490         GEN(ia32_l_FloattoLL);
5491
5492         GEN(Const);
5493         GEN(SymConst);
5494         GEN(Unknown);
5495
5496         /* we should never see these nodes */
5497         BAD(Raise);
5498         BAD(Sel);
5499         BAD(InstOf);
5500         BAD(Cast);
5501         BAD(Free);
5502         BAD(Tuple);
5503         BAD(Id);
5504         //BAD(Bad);
5505         BAD(Confirm);
5506         BAD(Filter);
5507         BAD(CallBegin);
5508         BAD(EndReg);
5509         BAD(EndExcept);
5510
5511         /* handle builtins */
5512         GEN(Builtin);
5513
5514         /* handle generic backend nodes */
5515         GEN(be_FrameAddr);
5516         GEN(be_Call);
5517         GEN(be_IncSP);
5518         GEN(be_Return);
5519         GEN(be_AddSP);
5520         GEN(be_SubSP);
5521         GEN(be_Copy);
5522
5523 #undef GEN
5524 #undef BAD
5525 }
5526
5527 /**
5528  * Pre-transform all unknown and noreg nodes.
5529  */
5530 static void ia32_pretransform_node(void)
5531 {
5532         ia32_code_gen_t *cg = env_cg;
5533
5534         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
5535         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
5536         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
5537         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
5538         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
5539         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
5540
5541         nomem    = get_irg_no_mem(current_ir_graph);
5542         noreg_GP = ia32_new_NoReg_gp(cg);
5543
5544         get_fpcw();
5545 }
5546
5547 /**
5548  * Walker, checks if all ia32 nodes producing more than one result have their
5549  * Projs, otherwise creates new Projs and keeps them using a be_Keep node.
5550  */
5551 static void add_missing_keep_walker(ir_node *node, void *data)
5552 {
5553         int              n_outs, i;
5554         unsigned         found_projs = 0;
5555         const ir_edge_t *edge;
5556         ir_mode         *mode = get_irn_mode(node);
5557         ir_node         *last_keep;
5558         (void) data;
5559         if (mode != mode_T)
5560                 return;
5561         if (!is_ia32_irn(node))
5562                 return;
5563
5564         n_outs = arch_irn_get_n_outs(node);
5565         if (n_outs <= 0)
5566                 return;
5567         if (is_ia32_SwitchJmp(node))
5568                 return;
5569
5570         assert(n_outs < (int) sizeof(unsigned) * 8);
5571         foreach_out_edge(node, edge) {
5572                 ir_node *proj = get_edge_src_irn(edge);
5573                 int      pn;
5574
5575                 /* The node could be kept */
5576                 if (is_End(proj))
5577                         continue;
5578
5579                 if (get_irn_mode(proj) == mode_M)
5580                         continue;
5581
5582                 pn = get_Proj_proj(proj);
5583                 assert(pn < n_outs);
5584                 found_projs |= 1 << pn;
5585         }
5586
5587
5588         /* are keeps missing? */
5589         last_keep = NULL;
5590         for (i = 0; i < n_outs; ++i) {
5591                 ir_node                     *block;
5592                 ir_node                     *in[1];
5593                 const arch_register_req_t   *req;
5594                 const arch_register_class_t *cls;
5595
5596                 if (found_projs & (1 << i)) {
5597                         continue;
5598                 }
5599
5600                 req = arch_get_out_register_req(node, i);
5601                 cls = req->cls;
5602                 if (cls == NULL) {
5603                         continue;
5604                 }
5605                 if (cls == &ia32_reg_classes[CLASS_ia32_flags]) {
5606                         continue;
5607                 }
5608
5609                 block = get_nodes_block(node);
5610                 in[0] = new_r_Proj(block, node, arch_register_class_mode(cls), i);
5611                 if (last_keep != NULL) {
5612                         be_Keep_add_node(last_keep, cls, in[0]);
5613                 } else {
5614                         last_keep = be_new_Keep(block, 1, in);
5615                         if (sched_is_scheduled(node)) {
5616                                 sched_add_after(node, last_keep);
5617                         }
5618                 }
5619         }
5620 }
5621
5622 /**
5623  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
5624  * and keeps them.
5625  */
5626 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
5627 {
5628         ir_graph *irg = be_get_birg_irg(cg->birg);
5629         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
5630 }
5631
5632 /**
5633  * Post-process all calls if we are in SSE mode.
5634  * The ABI requires that the results are in st0, copy them
5635  * to a xmm register.
5636  */
5637 static void postprocess_fp_call_results(void) {
5638         int i;
5639
5640         for (i = ARR_LEN(call_list) - 1; i >= 0; --i) {
5641                 ir_node *call = call_list[i];
5642                 ir_type *mtp  = call_types[i];
5643                 int     j;
5644
5645                 for (j = get_method_n_ress(mtp) - 1; j >= 0; --j) {
5646                         ir_type *res_tp = get_method_res_type(mtp, j);
5647                         ir_node *res, *new_res;
5648                         const ir_edge_t *edge, *next;
5649                         ir_mode *mode;
5650
5651                         if (! is_atomic_type(res_tp)) {
5652                                 /* no floating point return */
5653                                 continue;
5654                         }
5655                         mode = get_type_mode(res_tp);
5656                         if (! mode_is_float(mode)) {
5657                                 /* no floating point return */
5658                                 continue;
5659                         }
5660
5661                         res     = be_get_Proj_for_pn(call, pn_ia32_Call_vf0 + j);
5662                         new_res = NULL;
5663
5664                         /* now patch the users */
5665                         foreach_out_edge_safe(res, edge, next) {
5666                                 ir_node *succ = get_edge_src_irn(edge);
5667
5668                                 /* ignore Keeps */
5669                                 if (be_is_Keep(succ))
5670                                         continue;
5671
5672                                 if (is_ia32_xStore(succ)) {
5673                                         /* an xStore can be patched into an vfst */
5674                                         dbg_info *db    = get_irn_dbg_info(succ);
5675                                         ir_node  *block = get_nodes_block(succ);
5676                                         ir_node  *base  = get_irn_n(succ, n_ia32_xStore_base);
5677                                         ir_node  *index = get_irn_n(succ, n_ia32_xStore_index);
5678                                         ir_node  *mem   = get_irn_n(succ, n_ia32_xStore_mem);
5679                                         ir_node  *value = get_irn_n(succ, n_ia32_xStore_val);
5680                                         ir_mode  *mode  = get_ia32_ls_mode(succ);
5681
5682                                         ir_node  *st = new_bd_ia32_vfst(db, block, base, index, mem, value, mode);
5683                                         set_ia32_am_offs_int(st, get_ia32_am_offs_int(succ));
5684                                         if (is_ia32_use_frame(succ))
5685                                                 set_ia32_use_frame(st);
5686                                         set_ia32_frame_ent(st, get_ia32_frame_ent(succ));
5687                                         set_irn_pinned(st, get_irn_pinned(succ));
5688                                         set_ia32_op_type(st, ia32_AddrModeD);
5689
5690                                         exchange(succ, st);
5691                                 } else {
5692                                         if (new_res == NULL) {
5693                                                 dbg_info *db       = get_irn_dbg_info(call);
5694                                                 ir_node  *block    = get_nodes_block(call);
5695                                                 ir_node  *frame    = get_irg_frame(current_ir_graph);
5696                                                 ir_node  *old_mem  = be_get_Proj_for_pn(call, pn_ia32_Call_M);
5697                                                 ir_node  *call_mem = new_r_Proj(block, call, mode_M, pn_ia32_Call_M);
5698                                                 ir_node  *vfst, *xld, *new_mem;
5699
5700                                                 /* store st(0) on stack */
5701                                                 vfst = new_bd_ia32_vfst(db, block, frame, noreg_GP, call_mem, res, mode);
5702                                                 set_ia32_op_type(vfst, ia32_AddrModeD);
5703                                                 set_ia32_use_frame(vfst);
5704
5705                                                 /* load into SSE register */
5706                                                 xld = new_bd_ia32_xLoad(db, block, frame, noreg_GP, vfst, mode);
5707                                                 set_ia32_op_type(xld, ia32_AddrModeS);
5708                                                 set_ia32_use_frame(xld);
5709
5710                                                 new_res = new_r_Proj(block, xld, mode, pn_ia32_xLoad_res);
5711                                                 new_mem = new_r_Proj(block, xld, mode_M, pn_ia32_xLoad_M);
5712
5713                                                 if (old_mem != NULL) {
5714                                                         edges_reroute(old_mem, new_mem, current_ir_graph);
5715                                                         kill_node(old_mem);
5716                                                 }
5717                                         }
5718                                         set_irn_n(succ, get_edge_src_pos(edge), new_res);
5719                                 }
5720                         }
5721                 }
5722         }
5723 }
5724
5725 /* do the transformation */
5726 void ia32_transform_graph(ia32_code_gen_t *cg)
5727 {
5728         int cse_last;
5729
5730         register_transformers();
5731         env_cg        = cg;
5732         initial_fpcw  = NULL;
5733         no_pic_adjust = 0;
5734
5735         be_timer_push(T_HEIGHTS);
5736         heights      = heights_new(cg->irg);
5737         be_timer_pop(T_HEIGHTS);
5738         ia32_calculate_non_address_mode_nodes(cg->birg);
5739
5740         /* the transform phase is not safe for CSE (yet) because several nodes get
5741          * attributes set after their creation */
5742         cse_last = get_opt_cse();
5743         set_opt_cse(0);
5744
5745         call_list  = NEW_ARR_F(ir_node *, 0);
5746         call_types = NEW_ARR_F(ir_type *, 0);
5747         be_transform_graph(cg->birg, ia32_pretransform_node);
5748
5749         if (ia32_cg_config.use_sse2)
5750                 postprocess_fp_call_results();
5751         DEL_ARR_F(call_types);
5752         DEL_ARR_F(call_list);
5753
5754         set_opt_cse(cse_last);
5755
5756         ia32_free_non_address_mode_nodes();
5757         heights_free(heights);
5758         heights = NULL;
5759 }
5760
5761 void ia32_init_transform(void)
5762 {
5763         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
5764 }