nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58
  59 #include "bearch_ia32_t.h"
  60 #include "ia32_nodes_attr.h"
  61 #include "ia32_transform.h"
  62 #include "ia32_new_nodes.h"
  63 #include "ia32_map_regs.h"
  64 #include "ia32_dbg_stat.h"
  65 #include "ia32_optimize.h"
  66 #include "ia32_util.h"
  67 #include "ia32_address_mode.h"
  68
  69 #include "gen_ia32_regalloc_if.h"
  70
  71 #define SFP_SIGN   "0x80000000"
  72 #define DFP_SIGN   "0x8000000000000000"
  73 #define SFP_ABS    "0x7FFFFFFF"
  74 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  75 #define DFP_INTMAX "9223372036854775807"
  76
  77 #define TP_SFP_SIGN "ia32_sfp_sign"
  78 #define TP_DFP_SIGN "ia32_dfp_sign"
  79 #define TP_SFP_ABS  "ia32_sfp_abs"
  80 #define TP_DFP_ABS  "ia32_dfp_abs"
  81 #define TP_INT_MAX  "ia32_int_max"
  82
  83 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  84 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  85 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  86 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  87 #define ENT_INT_MAX  "IA32_INT_MAX"
  88
  89 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  90 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  91
  92 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  93
  94 /** hold the current code generator during transformation */
  95 static ia32_code_gen_t *env_cg       = NULL;
  96 static ir_node         *initial_fpcw = NULL;
  97 static heights_t       *heights      = NULL;
  98 static transform_config_t transform_config;
  99
 100 extern ir_op *get_op_Mulh(void);
 101
 102 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 104         ir_node *op1, ir_node *op2);
 105
 106 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 107         ir_node *block, ir_node *op1, ir_node *op2);
 108
 109 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 110         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 111         ir_node *op);
 112
 113 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 114         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 115
 116 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 117         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 118         ir_node *op1, ir_node *op2, ir_node *fpcw);
 119
 120 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 121         ir_node *block, ir_node *op);
 122
 123 /****************************************************************************************************
 124  *                  _        _                        __                           _   _
 125  *                 | |      | |                      / _|                         | | (_)
 126  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 127  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 128  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 129  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 130  *
 131  ****************************************************************************************************/
 132
 133 static ir_node *try_create_Immediate(ir_node *node,
 134                                      char immediate_constraint_type);
 135
 136 static ir_node *create_immediate_or_transform(ir_node *node,
 137                                               char immediate_constraint_type);
 138
 139 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 140                                 dbg_info *dbgi, ir_node *block,
 141                                 ir_node *op, ir_node *orig_node);
 142
 143 /**
 144  * Return true if a mode can be stored in the GP register set
 145  */
 146 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 147         if(mode == mode_fpcw)
 148                 return 0;
 149         if(get_mode_size_bits(mode) > 32)
 150                 return 0;
 151         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 152 }
 153
 154 /**
 155  * creates a unique ident by adding a number to a tag
 156  *
 157  * @param tag   the tag string, must contain a %d if a number
 158  *              should be added
 159  */
 160 static ident *unique_id(const char *tag)
 161 {
 162         static unsigned id = 0;
 163         char str[256];
 164
 165         snprintf(str, sizeof(str), tag, ++id);
 166         return new_id_from_str(str);
 167 }
 168
 169 /**
 170  * Get a primitive type for a mode.
 171  */
 172 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 173 {
 174         pmap_entry *e = pmap_find(types, mode);
 175         ir_type *res;
 176
 177         if (! e) {
 178                 char buf[64];
 179                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 180                 res = new_type_primitive(new_id_from_str(buf), mode);
 181                 set_type_alignment_bytes(res, 16);
 182                 pmap_insert(types, mode, res);
 183         }
 184         else
 185                 res = e->value;
 186         return res;
 187 }
 188
 189 /**
 190  * Get an atomic entity that is initialized with a tarval
 191  */
 192 static ir_entity *create_float_const_entity(ir_node *cnst)
 193 {
 194         ia32_isa_t *isa = env_cg->isa;
 195         tarval *tv      = get_Const_tarval(cnst);
 196         pmap_entry *e   = pmap_find(isa->tv_ent, tv);
 197         ir_entity *res;
 198         ir_graph *rem;
 199
 200         if (! e) {
 201                 ir_mode *mode = get_irn_mode(cnst);
 202                 ir_type *tp = get_Const_type(cnst);
 203                 if (tp == firm_unknown_type)
 204                         tp = get_prim_type(isa->types, mode);
 205
 206                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 207
 208                 set_entity_ld_ident(res, get_entity_ident(res));
 209                 set_entity_visibility(res, visibility_local);
 210                 set_entity_variability(res, variability_constant);
 211                 set_entity_allocation(res, allocation_static);
 212
 213                  /* we create a new entity here: It's initialization must resist on the
 214                     const code irg */
 215                 rem = current_ir_graph;
 216                 current_ir_graph = get_const_code_irg();
 217                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 218                 current_ir_graph = rem;
 219
 220                 pmap_insert(isa->tv_ent, tv, res);
 221         } else {
 222                 res = e->value;
 223         }
 224
 225         return res;
 226 }
 227
 228 static int is_Const_0(ir_node *node) {
 229         return is_Const(node) && is_Const_null(node);
 230 }
 231
 232 static int is_Const_1(ir_node *node) {
 233         return is_Const(node) && is_Const_one(node);
 234 }
 235
 236 static int is_Const_Minus_1(ir_node *node) {
 237         return is_Const(node) && is_Const_all_one(node);
 238 }
 239
 240 /**
 241  * returns true if constant can be created with a simple float command
 242  */
 243 static int is_simple_x87_Const(ir_node *node)
 244 {
 245         tarval *tv = get_Const_tarval(node);
 246
 247         if(tarval_is_null(tv) || tarval_is_one(tv))
 248                 return 1;
 249
 250         /* TODO: match all the other float constants */
 251         return 0;
 252 }
 253
 254 /**
 255  * Transforms a Const.
 256  */
 257 static ir_node *gen_Const(ir_node *node) {
 258         ir_graph        *irg   = current_ir_graph;
 259         ir_node         *old_block = get_nodes_block(node);
 260         ir_node         *block = be_transform_node(old_block);
 261         dbg_info        *dbgi  = get_irn_dbg_info(node);
 262         ir_mode         *mode  = get_irn_mode(node);
 263
 264         if (mode_is_float(mode)) {
 265                 ir_node   *res   = NULL;
 266                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 267                 ir_node   *nomem = new_NoMem();
 268                 ir_node   *load;
 269                 ir_entity *floatent;
 270
 271                 if (USE_SSE2(env_cg)) {
 272                         if (is_Const_null(node)) {
 273                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 274                                 set_ia32_ls_mode(load, mode);
 275                                 res  = load;
 276                         } else {
 277                                 floatent = create_float_const_entity(node);
 278
 279                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 280                                                                                          mode);
 281                                 set_ia32_op_type(load, ia32_AddrModeS);
 282                                 set_ia32_am_sc(load, floatent);
 283                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 284                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 285                         }
 286                 } else {
 287                         if (is_Const_null(node)) {
 288                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 289                                 res  = load;
 290                         } else if (is_Const_one(node)) {
 291                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 292                                 res  = load;
 293                         } else {
 294                                 floatent = create_float_const_entity(node);
 295
 296                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 297                                 set_ia32_op_type(load, ia32_AddrModeS);
 298                                 set_ia32_am_sc(load, floatent);
 299                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 300                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 301                         }
 302                         set_ia32_ls_mode(load, mode);
 303                 }
 304
 305                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 306
 307                 /* Const Nodes before the initial IncSP are a bad idea, because
 308                  * they could be spilled and we have no SP ready at that point yet.
 309                  * So add a dependency to the initial frame pointer calculation to
 310                  * avoid that situation.
 311                  */
 312                 if (get_irg_start_block(irg) == block) {
 313                         add_irn_dep(load, get_irg_frame(irg));
 314                 }
 315
 316                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 317                 return res;
 318         } else {
 319                 ir_node *cnst;
 320                 tarval  *tv = get_Const_tarval(node);
 321                 long     val;
 322
 323                 tv = tarval_convert_to(tv, mode_Iu);
 324
 325                 if(tv == get_tarval_bad() || tv == get_tarval_undefined()
 326                                 || tv == NULL) {
 327                         panic("couldn't convert constant tarval (%+F)", node);
 328                 }
 329                 val = get_tarval_long(tv);
 330
 331                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 332                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 333
 334                 /* see above */
 335                 if (get_irg_start_block(irg) == block) {
 336                         add_irn_dep(cnst, get_irg_frame(irg));
 337                 }
 338
 339                 return cnst;
 340         }
 341 }
 342
 343 /**
 344  * Transforms a SymConst.
 345  */
 346 static ir_node *gen_SymConst(ir_node *node) {
 347         ir_graph *irg   = current_ir_graph;
 348         ir_node  *old_block = get_nodes_block(node);
 349         ir_node  *block = be_transform_node(old_block);
 350         dbg_info *dbgi  = get_irn_dbg_info(node);
 351         ir_mode  *mode  = get_irn_mode(node);
 352         ir_node  *cnst;
 353
 354         if (mode_is_float(mode)) {
 355                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 356                 ir_node *nomem = new_NoMem();
 357
 358                 if (USE_SSE2(env_cg))
 359                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 360                 else
 361                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 362                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 363                 set_ia32_use_frame(cnst);
 364         } else {
 365                 ir_entity *entity;
 366
 367                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 368                         panic("backend only support symconst_addr_ent (at %+F)", node);
 369                 }
 370                 entity = get_SymConst_entity(node);
 371                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 372         }
 373
 374         /* Const Nodes before the initial IncSP are a bad idea, because
 375          * they could be spilled and we have no SP ready at that point yet
 376          */
 377         if (get_irg_start_block(irg) == block) {
 378                 add_irn_dep(cnst, get_irg_frame(irg));
 379         }
 380
 381         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 382
 383         return cnst;
 384 }
 385
 386 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 387 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 388         static const struct {
 389                 const char *tp_name;
 390                 const char *ent_name;
 391                 const char *cnst_str;
 392                 char mode;
 393                 char align;
 394         } names [ia32_known_const_max] = {
 395                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 396                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 397                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 398                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 399                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 400         };
 401         static ir_entity *ent_cache[ia32_known_const_max];
 402
 403         const char    *tp_name, *ent_name, *cnst_str;
 404         ir_type       *tp;
 405         ir_node       *cnst;
 406         ir_graph      *rem;
 407         ir_entity     *ent;
 408         tarval        *tv;
 409         ir_mode       *mode;
 410
 411         ent_name = names[kct].ent_name;
 412         if (! ent_cache[kct]) {
 413                 tp_name  = names[kct].tp_name;
 414                 cnst_str = names[kct].cnst_str;
 415
 416                 switch (names[kct].mode) {
 417                 case 0:  mode = mode_Iu; break;
 418                 case 1:  mode = mode_Lu; break;
 419                 default: mode = mode_F; break;
 420                 }
 421                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 422                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 423                 /* set the specified alignment */
 424                 set_type_alignment_bytes(tp, names[kct].align);
 425
 426                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 427
 428                 set_entity_ld_ident(ent, get_entity_ident(ent));
 429                 set_entity_visibility(ent, visibility_local);
 430                 set_entity_variability(ent, variability_constant);
 431                 set_entity_allocation(ent, allocation_static);
 432
 433                 /* we create a new entity here: It's initialization must resist on the
 434                     const code irg */
 435                 rem = current_ir_graph;
 436                 current_ir_graph = get_const_code_irg();
 437                 cnst = new_Const(mode, tv);
 438                 current_ir_graph = rem;
 439
 440                 set_atomic_ent_value(ent, cnst);
 441
 442                 /* cache the entry */
 443                 ent_cache[kct] = ent;
 444         }
 445
 446         return ent_cache[kct];
 447 }
 448
 449 #ifndef NDEBUG
 450 /**
 451  * Prints the old node name on cg obst and returns a pointer to it.
 452  */
 453 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 454         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 455
 456         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 457         obstack_1grow(isa->name_obst, 0);
 458         return obstack_finish(isa->name_obst);
 459 }
 460 #endif /* NDEBUG */
 461
 462 int use_source_address_mode(ir_node *block, ir_node *node, ir_node *other)
 463 {
 464         ir_mode *mode = get_irn_mode(node);
 465         ir_node *load;
 466         long     pn;
 467
 468         /* float constants are always available */
 469         if(is_Const(node) && mode_is_float(mode)
 470                         && !is_simple_x87_Const(node) && get_irn_n_edges(node) == 1) {
 471                 return 1;
 472         }
 473
 474         if(!is_Proj(node))
 475                 return 0;
 476         load = get_Proj_pred(node);
 477         pn   = get_Proj_proj(node);
 478         if(!is_Load(load) || pn != pn_Load_res)
 479                 return 0;
 480         if(get_nodes_block(load) != block)
 481                 return 0;
 482         /* we only use address mode if we're the only user of the load */
 483         if(get_irn_n_edges(node) > 1)
 484                 return 0;
 485
 486         if(other != NULL && get_Load_mode(load) != get_irn_mode(other))
 487                 return 0;
 488
 489         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 490         if(other != NULL && get_nodes_block(other) == block
 491                         && heights_reachable_in_block(heights, other, load))
 492                 return 0;
 493
 494         return 1;
 495 }
 496
 497 typedef struct ia32_address_mode_t ia32_address_mode_t;
 498 struct ia32_address_mode_t {
 499         ia32_address_t  addr;
 500         ir_mode        *ls_mode;
 501         ir_node        *mem_proj;
 502         ia32_op_type_t  op_type;
 503         ir_node        *new_op1;
 504         ir_node        *new_op2;
 505         int             commutative;
 506         int             flipped;
 507 };
 508
 509 static void build_address(ia32_address_mode_t *am, ir_node *node)
 510 {
 511         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 512         ia32_address_t *addr     = &am->addr;
 513         ir_node        *load;
 514         ir_node        *ptr;
 515         ir_node        *mem;
 516         ir_node        *new_mem;
 517         ir_node        *base;
 518         ir_node        *index;
 519
 520         if(is_Const(node)) {
 521                 ir_entity *entity  = create_float_const_entity(node);
 522                 addr->base         = noreg_gp;
 523                 addr->index        = noreg_gp;
 524                 addr->mem          = new_NoMem();
 525                 addr->symconst_ent = entity;
 526                 addr->use_frame    = 1;
 527                 am->ls_mode        = get_irn_mode(node);
 528                 return;
 529         }
 530
 531         load         = get_Proj_pred(node);
 532         ptr          = get_Load_ptr(load);
 533         mem          = get_Load_mem(load);
 534         new_mem      = be_transform_node(mem);
 535         am->ls_mode  = get_Load_mode(load);
 536         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 537
 538         /* construct load address */
 539         ia32_create_address_mode(addr, ptr, 0);
 540         base  = addr->base;
 541         index = addr->index;
 542
 543         if(base == NULL) {
 544                 base = noreg_gp;
 545         } else {
 546                 base = be_transform_node(base);
 547         }
 548
 549         if(index == NULL) {
 550                 index = noreg_gp;
 551         } else {
 552                 index = be_transform_node(index);
 553         }
 554
 555         addr->base  = base;
 556         addr->index = index;
 557         addr->mem   = new_mem;
 558 }
 559
 560 static void set_address(ir_node *node, ia32_address_t *addr)
 561 {
 562         set_ia32_am_scale(node, addr->scale);
 563         set_ia32_am_sc(node, addr->symconst_ent);
 564         set_ia32_am_offs_int(node, addr->offset);
 565         if(addr->symconst_sign)
 566                 set_ia32_am_sc_sign(node);
 567         if(addr->use_frame)
 568                 set_ia32_use_frame(node);
 569         set_ia32_frame_ent(node, addr->frame_entity);
 570 }
 571
 572 static void set_am_attributes(ir_node *node, ia32_address_mode_t *am)
 573 {
 574         set_address(node, &am->addr);
 575
 576         set_ia32_op_type(node, am->op_type);
 577         set_ia32_ls_mode(node, am->ls_mode);
 578         if(am->commutative)
 579                 set_ia32_commutative(node);
 580 }
 581
 582 typedef enum {
 583         match_commutative       = 1 << 0,
 584         match_am_and_immediates = 1 << 1,
 585         match_no_am             = 1 << 2,
 586         match_8_bit_am          = 1 << 3,
 587         match_16_bit_am         = 1 << 4,
 588         match_no_immediate      = 1 << 5
 589 } match_flags_t;
 590
 591 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 592                             ir_node *op1, ir_node *op2, match_flags_t flags)
 593 {
 594         ia32_address_t *addr     = &am->addr;
 595         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 596         ir_node        *new_op1;
 597         ir_node        *new_op2;
 598         ir_mode        *mode = get_irn_mode(op2);
 599         int             use_am;
 600         int             commutative;
 601         int             use_am_and_immediates;
 602         int             use_immediate;
 603         int             mode_bits = get_mode_size_bits(mode);
 604
 605         memset(am, 0, sizeof(am[0]));
 606
 607         commutative           = (flags & match_commutative) != 0;
 608         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 609         use_am                = ! (flags & match_no_am);
 610         use_immediate         = !(flags & match_no_immediate);
 611
 612         assert(op2 != NULL);
 613         assert(!commutative || op1 != NULL);
 614
 615         if(mode_bits == 8 && !(flags & match_8_bit_am)) {
 616                 use_am = 0;
 617         } else if(mode_bits == 16 && !(flags & match_16_bit_am)) {
 618                 use_am = 0;
 619         }
 620
 621         new_op2 = (use_immediate ? try_create_Immediate(op2, 0) : NULL);
 622         if(new_op2 == NULL && use_am && use_source_address_mode(block, op2, op1)) {
 623                 build_address(am, op2);
 624                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 625                 if(mode_is_float(mode)) {
 626                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 627                 } else {
 628                         new_op2 = noreg_gp;
 629                 }
 630                 am->op_type = ia32_AddrModeS;
 631         } else if(commutative && (new_op2 == NULL || use_am_and_immediates) &&
 632                       use_am && use_source_address_mode(block, op1, op2)) {
 633                 ir_node *noreg;
 634                 build_address(am, op1);
 635
 636                 if(mode_is_float(mode)) {
 637                         noreg = ia32_new_NoReg_vfp(env_cg);
 638                 } else {
 639                         noreg = noreg_gp;
 640                 }
 641
 642                 if(new_op2 != NULL) {
 643                         new_op1 = noreg;
 644                 } else {
 645                         new_op1 = be_transform_node(op2);
 646                         new_op2 = noreg;
 647                         am->flipped = 1;
 648                 }
 649                 am->op_type = ia32_AddrModeS;
 650         } else {
 651                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 652                 if(new_op2 == NULL)
 653                         new_op2 = be_transform_node(op2);
 654                 am->op_type = ia32_Normal;
 655                 am->ls_mode = get_irn_mode(op2);
 656         }
 657         if(addr->base == NULL)
 658                 addr->base = noreg_gp;
 659         if(addr->index == NULL)
 660                 addr->index = noreg_gp;
 661         if(addr->mem == NULL)
 662                 addr->mem = new_NoMem();
 663
 664         am->new_op1     = new_op1;
 665         am->new_op2     = new_op2;
 666         am->commutative = commutative;
 667 }
 668
 669 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 670 {
 671         ir_graph *irg = current_ir_graph;
 672         ir_mode  *mode;
 673         ir_node  *load;
 674
 675         if(am->mem_proj == NULL)
 676                 return node;
 677
 678         /* we have to create a mode_T so the old MemProj can attach to us */
 679         mode = get_irn_mode(node);
 680         load = get_Proj_pred(am->mem_proj);
 681
 682         mark_irn_visited(load);
 683         be_set_transformed_node(load, node);
 684
 685         if(mode != mode_T) {
 686                 set_irn_mode(node, mode_T);
 687                 return new_rd_Proj(NULL, irg, get_nodes_block(node), node, mode, pn_ia32_res);
 688         } else {
 689                 return node;
 690         }
 691 }
 692
 693 /**
 694  * Construct a standard binary operation, set AM and immediate if required.
 695  *
 696  * @param op1   The first operand
 697  * @param op2   The second operand
 698  * @param func  The node constructor function
 699  * @return The constructed ia32 node.
 700  */
 701 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 702                           construct_binop_func *func, int commutative)
 703 {
 704         ir_node  *block     = get_nodes_block(node);
 705         ir_node  *new_block = be_transform_node(block);
 706         ir_graph *irg       = current_ir_graph;
 707         dbg_info *dbgi      = get_irn_dbg_info(node);
 708         ir_node  *new_node;
 709         ia32_address_mode_t  am;
 710         ia32_address_t      *addr = &am.addr;
 711         match_flags_t        flags = 0;
 712
 713         if(commutative)
 714                 flags |= match_commutative;
 715
 716         match_arguments(&am, block, op1, op2, flags);
 717
 718         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 719                         am.new_op1, am.new_op2);
 720         set_am_attributes(new_node, &am);
 721         /* we can't use source address mode anymore when using immediates */
 722         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 723                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 724         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 725
 726         new_node = fix_mem_proj(new_node, &am);
 727
 728         return new_node;
 729 }
 730
 731 /**
 732  * Construct a standard binary operation, set AM and immediate if required.
 733  *
 734  * @param op1   The first operand
 735  * @param op2   The second operand
 736  * @param func  The node constructor function
 737  * @return The constructed ia32 node.
 738  */
 739 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 740                                     construct_binop_func *func,
 741                                     int commutative)
 742 {
 743         ir_node  *block     = get_nodes_block(node);
 744         ir_node  *new_block = be_transform_node(block);
 745         dbg_info *dbgi      = get_irn_dbg_info(node);
 746         ir_graph *irg       = current_ir_graph;
 747         ir_node  *new_node;
 748         ia32_address_mode_t  am;
 749         ia32_address_t      *addr = &am.addr;
 750         match_flags_t        flags = 0;
 751
 752         if(commutative)
 753                 flags |= match_commutative;
 754
 755         match_arguments(&am, block, op1, op2, flags);
 756
 757         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 758                         am.new_op1, am.new_op2);
 759         set_am_attributes(new_node, &am);
 760
 761         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 762
 763         new_node = fix_mem_proj(new_node, &am);
 764
 765         return new_node;
 766 }
 767
 768 static ir_node *get_fpcw(void)
 769 {
 770         ir_node *fpcw;
 771         if(initial_fpcw != NULL)
 772                 return initial_fpcw;
 773
 774         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 775                                              &ia32_fp_cw_regs[REG_FPCW]);
 776         initial_fpcw = be_transform_node(fpcw);
 777
 778         return initial_fpcw;
 779 }
 780
 781 /**
 782  * Construct a standard binary operation, set AM and immediate if required.
 783  *
 784  * @param op1   The first operand
 785  * @param op2   The second operand
 786  * @param func  The node constructor function
 787  * @return The constructed ia32 node.
 788  */
 789 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 790                                     construct_binop_float_func *func,
 791                                     int commutative)
 792 {
 793         ir_graph *irg       = current_ir_graph;
 794         dbg_info *dbgi      = get_irn_dbg_info(node);
 795         ir_node  *block     = get_nodes_block(node);
 796         ir_node  *new_block = be_transform_node(block);
 797         ir_node  *new_node;
 798         ia32_address_mode_t  am;
 799         ia32_address_t      *addr = &am.addr;
 800         match_flags_t        flags = 0;
 801
 802         if(commutative)
 803                 flags |= match_commutative;
 804
 805         match_arguments(&am, block, op1, op2, flags);
 806
 807         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 808                         am.new_op1, am.new_op2, get_fpcw());
 809         set_am_attributes(new_node, &am);
 810
 811         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 812
 813         new_node = fix_mem_proj(new_node, &am);
 814
 815         return new_node;
 816 }
 817
 818 /**
 819  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 820  *
 821  * @param op1   The first operand
 822  * @param op2   The second operand
 823  * @param func  The node constructor function
 824  * @return The constructed ia32 node.
 825  */
 826 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 827                                 construct_shift_func *func)
 828 {
 829         dbg_info *dbgi      = get_irn_dbg_info(node);
 830         ir_graph *irg       = current_ir_graph;
 831         ir_node  *block     = get_nodes_block(node);
 832         ir_node  *new_block = be_transform_node(block);
 833         ir_node  *new_op1   = be_transform_node(op1);
 834         ir_node  *new_op2   = create_immediate_or_transform(op2, 0);
 835         ir_node  *res;
 836
 837         assert(! mode_is_float(get_irn_mode(node))
 838                  && "Shift/Rotate with float not supported");
 839
 840         res = func(dbgi, irg, new_block, new_op1, new_op2);
 841         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
 842
 843         /* lowered shift instruction may have a dependency operand, handle it here */
 844         if (get_irn_arity(node) == 3) {
 845                 /* we have a dependency */
 846                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 847                 add_irn_dep(res, new_dep);
 848         }
 849
 850         return res;
 851 }
 852
 853
 854 /**
 855  * Construct a standard unary operation, set AM and immediate if required.
 856  *
 857  * @param op    The operand
 858  * @param func  The node constructor function
 859  * @return The constructed ia32 node.
 860  */
 861 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 862 {
 863         ir_node  *block    = be_transform_node(get_nodes_block(node));
 864         ir_node  *new_op   = be_transform_node(op);
 865         ir_node  *new_node = NULL;
 866         ir_graph *irg      = current_ir_graph;
 867         dbg_info *dbgi     = get_irn_dbg_info(node);
 868
 869         new_node = func(dbgi, irg, block, new_op);
 870
 871         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 872
 873         return new_node;
 874 }
 875
 876 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
 877                                         ia32_address_t *addr)
 878 {
 879         ir_graph *irg   = current_ir_graph;
 880         ir_node  *base  = addr->base;
 881         ir_node  *index = addr->index;
 882         ir_node  *res;
 883
 884         if(base == NULL) {
 885                 base = ia32_new_NoReg_gp(env_cg);
 886         } else {
 887                 base = be_transform_node(base);
 888         }
 889
 890         if(index == NULL) {
 891                 index = ia32_new_NoReg_gp(env_cg);
 892         } else {
 893                 index = be_transform_node(index);
 894         }
 895
 896         res = new_rd_ia32_Lea(dbgi, irg, block, base, index);
 897         set_address(res, addr);
 898
 899         return res;
 900 }
 901
 902 static int am_has_immediates(const ia32_address_t *addr)
 903 {
 904         return addr->offset != 0 || addr->symconst_ent != NULL
 905                 || addr->frame_entity || addr->use_frame;
 906 }
 907
 908 /**
 909  * Creates an ia32 Add.
 910  *
 911  * @return the created ia32 Add node
 912  */
 913 static ir_node *gen_Add(ir_node *node) {
 914         ir_graph *irg       = current_ir_graph;
 915         dbg_info *dbgi      = get_irn_dbg_info(node);
 916         ir_node  *block     = get_nodes_block(node);
 917         ir_node  *new_block = be_transform_node(block);
 918         ir_node  *op1       = get_Add_left(node);
 919         ir_node  *op2       = get_Add_right(node);
 920         ir_mode  *mode      = get_irn_mode(node);
 921         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
 922         ir_node  *new_node;
 923         ir_node  *new_op1;
 924         ir_node  *add_immediate_op;
 925         ia32_address_t       addr;
 926         ia32_address_mode_t  am;
 927
 928         if (mode_is_float(mode)) {
 929                 if (USE_SSE2(env_cg))
 930                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd, 1);
 931                 else
 932                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd, 1);
 933         }
 934
 935         /**
 936          * Rules for an Add:
 937          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
 938          *   1. Add with immediate -> Lea
 939          *   2. Add with possible source address mode -> Add
 940          *   3. Otherwise -> Lea
 941          */
 942         memset(&addr, 0, sizeof(addr));
 943         ia32_create_address_mode(&addr, node, 1);
 944         add_immediate_op = NULL;
 945         /* a constant? */
 946         if(addr.base == NULL && addr.index == NULL) {
 947                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
 948                                              addr.symconst_sign, addr.offset);
 949                 add_irn_dep(new_node, get_irg_frame(irg));
 950                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 951                 return new_node;
 952         }
 953         /* add with immediate? */
 954         if(addr.index == NULL) {
 955                 add_immediate_op = addr.base;
 956         } else if(addr.base == NULL && addr.scale == 0) {
 957                 add_immediate_op = addr.index;
 958         }
 959
 960         if(add_immediate_op != NULL) {
 961                 if(!am_has_immediates(&addr)) {
 962 #ifdef DEBUG_libfirm
 963                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
 964                                            node);
 965 #endif
 966                         return be_transform_node(add_immediate_op);
 967                 }
 968
 969                 new_node = create_lea_from_address(dbgi, new_block, &addr);
 970                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 971                 return new_node;
 972         }
 973
 974         /* test if we can use source address mode */
 975         memset(&am, 0, sizeof(am));
 976         new_op1 = NULL;
 977         if(use_source_address_mode(block, op2, op1)) {
 978                 build_address(&am, op2);
 979                 new_op1 = be_transform_node(op1);
 980         } else if(use_source_address_mode(block, op1, op2)) {
 981                 build_address(&am, op1);
 982                 new_op1 = be_transform_node(op2);
 983         }
 984         /* construct an Add with source address mode */
 985         if(new_op1 != NULL) {
 986                 ia32_address_t *am_addr = &am.addr;
 987                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
 988                                          am_addr->index, am_addr->mem, new_op1, noreg);
 989                 set_address(new_node, am_addr);
 990                 set_ia32_op_type(new_node, ia32_AddrModeS);
 991                 set_ia32_ls_mode(new_node, am.ls_mode);
 992                 set_ia32_commutative(new_node);
 993                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 994
 995                 new_node = fix_mem_proj(new_node, &am);
 996
 997                 return new_node;
 998         }
 999
1000         /* otherwise construct a lea */
1001         new_node = create_lea_from_address(dbgi, new_block, &addr);
1002         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1003         return new_node;
1004 }
1005
1006 /**
1007  * Creates an ia32 Mul.
1008  *
1009  * @return the created ia32 Mul node
1010  */
1011 static ir_node *gen_Mul(ir_node *node) {
1012         ir_node *op1  = get_Mul_left(node);
1013         ir_node *op2  = get_Mul_right(node);
1014         ir_mode *mode = get_irn_mode(node);
1015
1016         if (mode_is_float(mode)) {
1017                 if (USE_SSE2(env_cg))
1018                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul, 1);
1019                 else
1020                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul, 1);
1021         }
1022
1023         /*
1024                 for the lower 32bit of the result it doesn't matter whether we use
1025                 signed or unsigned multiplication so we use IMul as it has fewer
1026                 constraints
1027         */
1028         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
1029 }
1030
1031 /**
1032  * Creates an ia32 Mulh.
1033  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1034  * this result while Mul returns the lower 32 bit.
1035  *
1036  * @return the created ia32 Mulh node
1037  */
1038 static ir_node *gen_Mulh(ir_node *node) {
1039         ir_node  *block   = be_transform_node(get_nodes_block(node));
1040         ir_node  *op1     = get_irn_n(node, 0);
1041         ir_node  *new_op1 = be_transform_node(op1);
1042         ir_node  *op2     = get_irn_n(node, 1);
1043         ir_node  *new_op2 = be_transform_node(op2);
1044         ir_graph *irg     = current_ir_graph;
1045         dbg_info *dbgi    = get_irn_dbg_info(node);
1046         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1047         ir_mode  *mode    = get_irn_mode(node);
1048         ir_node  *proj_EDX, *res;
1049
1050         assert(!mode_is_float(mode) && "Mulh with float not supported");
1051         if (mode_is_signed(mode)) {
1052                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_NoMem(),
1053                                           new_op1, new_op2);
1054         } else {
1055                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_NoMem(), new_op1,
1056                                       new_op2);
1057         }
1058
1059         set_ia32_commutative(res);
1060
1061         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
1062
1063         return proj_EDX;
1064 }
1065
1066
1067
1068 /**
1069  * Creates an ia32 And.
1070  *
1071  * @return The created ia32 And node
1072  */
1073 static ir_node *gen_And(ir_node *node) {
1074         ir_node *op1 = get_And_left(node);
1075         ir_node *op2 = get_And_right(node);
1076         assert(! mode_is_float(get_irn_mode(node)));
1077
1078         /* is it a zero extension? */
1079         if (is_Const(op2)) {
1080                 tarval   *tv    = get_Const_tarval(op2);
1081                 long      v     = get_tarval_long(tv);
1082
1083                 if (v == 0xFF || v == 0xFFFF) {
1084                         dbg_info *dbgi   = get_irn_dbg_info(node);
1085                         ir_node  *block  = get_nodes_block(node);
1086                         ir_mode  *src_mode;
1087                         ir_node  *res;
1088
1089                         if(v == 0xFF) {
1090                                 src_mode = mode_Bu;
1091                         } else {
1092                                 assert(v == 0xFFFF);
1093                                 src_mode = mode_Hu;
1094                         }
1095                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1096
1097                         return res;
1098                 }
1099         }
1100
1101         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
1102 }
1103
1104
1105
1106 /**
1107  * Creates an ia32 Or.
1108  *
1109  * @return The created ia32 Or node
1110  */
1111 static ir_node *gen_Or(ir_node *node) {
1112         ir_node *op1 = get_Or_left(node);
1113         ir_node *op2 = get_Or_right(node);
1114
1115         assert (! mode_is_float(get_irn_mode(node)));
1116         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
1117 }
1118
1119
1120
1121 /**
1122  * Creates an ia32 Eor.
1123  *
1124  * @return The created ia32 Eor node
1125  */
1126 static ir_node *gen_Eor(ir_node *node) {
1127         ir_node *op1 = get_Eor_left(node);
1128         ir_node *op2 = get_Eor_right(node);
1129
1130         assert(! mode_is_float(get_irn_mode(node)));
1131         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
1132 }
1133
1134
1135 /**
1136  * Creates an ia32 Sub.
1137  *
1138  * @return The created ia32 Sub node
1139  */
1140 static ir_node *gen_Sub(ir_node *node) {
1141         ir_node  *op1  = get_Sub_left(node);
1142         ir_node  *op2  = get_Sub_right(node);
1143         ir_mode  *mode = get_irn_mode(node);
1144
1145         if (mode_is_float(mode)) {
1146                 if (USE_SSE2(env_cg))
1147                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub, 0);
1148                 else
1149                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub, 0);
1150         }
1151
1152         if(is_Const(op2)) {
1153                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1154                            node);
1155         }
1156
1157         return gen_binop(node, op1, op2, new_rd_ia32_Sub, 0);
1158 }
1159
1160
1161
1162 /**
1163  * Generates an ia32 DivMod with additional infrastructure for the
1164  * register allocator if needed.
1165  *
1166  * @param dividend -no comment- :)
1167  * @param divisor  -no comment- :)
1168  * @param dm_flav  flavour_Div/Mod/DivMod
1169  * @return The created ia32 DivMod node
1170  */
1171 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1172                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1173 {
1174         ir_node  *block        = be_transform_node(get_nodes_block(node));
1175         ir_node  *new_dividend = be_transform_node(dividend);
1176         ir_node  *new_divisor  = be_transform_node(divisor);
1177         ir_graph *irg          = current_ir_graph;
1178         dbg_info *dbgi         = get_irn_dbg_info(node);
1179         ir_mode  *mode         = get_irn_mode(node);
1180         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1181         ir_node  *res, *proj_div, *proj_mod;
1182         ir_node  *sign_extension;
1183         ir_node  *mem, *new_mem;
1184         int       has_exc;
1185
1186         proj_div = proj_mod = NULL;
1187         has_exc  = 0;
1188         switch (dm_flav) {
1189                 case flavour_Div:
1190                         mem  = get_Div_mem(node);
1191                         mode = get_Div_resmode(node);
1192                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1193                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1194                         break;
1195                 case flavour_Mod:
1196                         mem  = get_Mod_mem(node);
1197                         mode = get_Mod_resmode(node);
1198                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1199                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1200                         break;
1201                 case flavour_DivMod:
1202                         mem  = get_DivMod_mem(node);
1203                         mode = get_DivMod_resmode(node);
1204                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1205                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1206                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1207                         break;
1208                 default:
1209                         panic("invalid divmod flavour!");
1210         }
1211         new_mem = be_transform_node(mem);
1212
1213         if (mode_is_signed(mode)) {
1214                 /* in signed mode, we need to sign extend the dividend */
1215                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
1216                 add_irn_dep(produceval, get_irg_frame(irg));
1217                 sign_extension      = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend,
1218                                                        produceval);
1219         } else {
1220                 sign_extension = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, 0);
1221                 set_ia32_flags(sign_extension, get_ia32_flags(sign_extension) | arch_irn_flags_modify_flags);
1222                 add_irn_dep(sign_extension, get_irg_frame(irg));
1223         }
1224
1225         if (mode_is_signed(mode)) {
1226                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_mem,
1227                                        new_dividend, sign_extension, new_divisor, dm_flav);
1228         } else {
1229                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_mem, new_dividend,
1230                                       sign_extension, new_divisor, dm_flav);
1231         }
1232
1233         set_ia32_exc_label(res, has_exc);
1234         set_irn_pinned(res, get_irn_pinned(node));
1235
1236         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1237
1238         return res;
1239 }
1240
1241
1242 /**
1243  * Wrapper for generate_DivMod. Sets flavour_Mod.
1244  *
1245  */
1246 static ir_node *gen_Mod(ir_node *node) {
1247         return generate_DivMod(node, get_Mod_left(node),
1248                                get_Mod_right(node), flavour_Mod);
1249 }
1250
1251 /**
1252  * Wrapper for generate_DivMod. Sets flavour_Div.
1253  *
1254  */
1255 static ir_node *gen_Div(ir_node *node) {
1256         return generate_DivMod(node, get_Div_left(node),
1257                                get_Div_right(node), flavour_Div);
1258 }
1259
1260 /**
1261  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1262  */
1263 static ir_node *gen_DivMod(ir_node *node) {
1264         return generate_DivMod(node, get_DivMod_left(node),
1265                                get_DivMod_right(node), flavour_DivMod);
1266 }
1267
1268
1269
1270 /**
1271  * Creates an ia32 floating Div.
1272  *
1273  * @return The created ia32 xDiv node
1274  */
1275 static ir_node *gen_Quot(ir_node *node)
1276 {
1277         ir_node  *op1     = get_Quot_left(node);
1278         ir_node  *op2     = get_Quot_right(node);
1279
1280         if (USE_SSE2(env_cg)) {
1281                 return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xDiv, 0);
1282         } else {
1283                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, 0);
1284         }
1285 }
1286
1287
1288 /**
1289  * Creates an ia32 Shl.
1290  *
1291  * @return The created ia32 Shl node
1292  */
1293 static ir_node *gen_Shl(ir_node *node) {
1294         ir_node *right = get_Shl_right(node);
1295
1296         /* test whether we can build a lea */
1297         if(is_Const(right)) {
1298                 tarval *tv = get_Const_tarval(right);
1299                 if(tarval_is_long(tv)) {
1300                         long val = get_tarval_long(tv);
1301                         if(val >= 0 && val <= 3) {
1302                                 ir_graph *irg    = current_ir_graph;
1303                                 dbg_info *dbgi   = get_irn_dbg_info(node);
1304                                 ir_node  *block  = be_transform_node(get_nodes_block(node));
1305                                 ir_node  *base   = ia32_new_NoReg_gp(env_cg);
1306                                 ir_node  *index  = be_transform_node(get_Shl_left(node));
1307                                 ir_node  *res    = new_rd_ia32_Lea(dbgi, irg, block, base, index);
1308                                 set_ia32_am_scale(res, val);
1309                                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1310                                 return res;
1311                         }
1312                 }
1313         }
1314
1315         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1316                                new_rd_ia32_Shl);
1317 }
1318
1319
1320
1321 /**
1322  * Creates an ia32 Shr.
1323  *
1324  * @return The created ia32 Shr node
1325  */
1326 static ir_node *gen_Shr(ir_node *node) {
1327         return gen_shift_binop(node, get_Shr_left(node),
1328                                get_Shr_right(node), new_rd_ia32_Shr);
1329 }
1330
1331
1332
1333 /**
1334  * Creates an ia32 Sar.
1335  *
1336  * @return The created ia32 Shrs node
1337  */
1338 static ir_node *gen_Shrs(ir_node *node) {
1339         ir_node *left  = get_Shrs_left(node);
1340         ir_node *right = get_Shrs_right(node);
1341         ir_mode *mode  = get_irn_mode(node);
1342         if(is_Const(right) && mode == mode_Is) {
1343                 tarval *tv = get_Const_tarval(right);
1344                 long val = get_tarval_long(tv);
1345                 if(val == 31) {
1346                         /* this is a sign extension */
1347                         ir_graph *irg    = current_ir_graph;
1348                         dbg_info *dbgi   = get_irn_dbg_info(node);
1349                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1350                         ir_node  *op     = left;
1351                         ir_node  *new_op = be_transform_node(op);
1352                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1353                         add_irn_dep(pval, get_irg_frame(irg));
1354
1355                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1356                 }
1357         }
1358
1359         /* 8 or 16 bit sign extension? */
1360         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1361                 ir_node *shl_left  = get_Shl_left(left);
1362                 ir_node *shl_right = get_Shl_right(left);
1363                 if(is_Const(shl_right)) {
1364                         tarval *tv1 = get_Const_tarval(right);
1365                         tarval *tv2 = get_Const_tarval(shl_right);
1366                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1367                                 long val = get_tarval_long(tv1);
1368                                 if(val == 16 || val == 24) {
1369                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1370                                         ir_node  *block  = get_nodes_block(node);
1371                                         ir_mode  *src_mode;
1372                                         ir_node  *res;
1373
1374                                         if(val == 24) {
1375                                                 src_mode = mode_Bs;
1376                                         } else {
1377                                                 assert(val == 16);
1378                                                 src_mode = mode_Hs;
1379                                         }
1380                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1381                                                               shl_left, node);
1382
1383                                         return res;
1384                                 }
1385                         }
1386                 }
1387         }
1388
1389         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1390 }
1391
1392
1393
1394 /**
1395  * Creates an ia32 RotL.
1396  *
1397  * @param op1   The first operator
1398  * @param op2   The second operator
1399  * @return The created ia32 RotL node
1400  */
1401 static ir_node *gen_RotL(ir_node *node,
1402                          ir_node *op1, ir_node *op2) {
1403         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1404 }
1405
1406
1407
1408 /**
1409  * Creates an ia32 RotR.
1410  * NOTE: There is no RotR with immediate because this would always be a RotL
1411  *       "imm-mode_size_bits" which can be pre-calculated.
1412  *
1413  * @param op1   The first operator
1414  * @param op2   The second operator
1415  * @return The created ia32 RotR node
1416  */
1417 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1418                          ir_node *op2) {
1419         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1420 }
1421
1422
1423
1424 /**
1425  * Creates an ia32 RotR or RotL (depending on the found pattern).
1426  *
1427  * @return The created ia32 RotL or RotR node
1428  */
1429 static ir_node *gen_Rot(ir_node *node) {
1430         ir_node *rotate = NULL;
1431         ir_node *op1    = get_Rot_left(node);
1432         ir_node *op2    = get_Rot_right(node);
1433
1434         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1435                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1436                  that means we can create a RotR instead of an Add and a RotL */
1437
1438         if (get_irn_op(op2) == op_Add) {
1439                 ir_node *add = op2;
1440                 ir_node *left = get_Add_left(add);
1441                 ir_node *right = get_Add_right(add);
1442                 if (is_Const(right)) {
1443                         tarval  *tv   = get_Const_tarval(right);
1444                         ir_mode *mode = get_irn_mode(node);
1445                         long     bits = get_mode_size_bits(mode);
1446
1447                         if (get_irn_op(left) == op_Minus &&
1448                                         tarval_is_long(tv)       &&
1449                                         get_tarval_long(tv) == bits)
1450                         {
1451                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1452                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1453                         }
1454                 }
1455         }
1456
1457         if (rotate == NULL) {
1458                 rotate = gen_RotL(node, op1, op2);
1459         }
1460
1461         return rotate;
1462 }
1463
1464
1465
1466 /**
1467  * Transforms a Minus node.
1468  *
1469  * @return The created ia32 Minus node
1470  */
1471 static ir_node *gen_Minus(ir_node *node)
1472 {
1473         ir_node   *op    = get_Minus_op(node);
1474         ir_node   *block = be_transform_node(get_nodes_block(node));
1475         ir_graph  *irg   = current_ir_graph;
1476         dbg_info  *dbgi  = get_irn_dbg_info(node);
1477         ir_mode   *mode  = get_irn_mode(node);
1478         ir_entity *ent;
1479         ir_node   *res;
1480         int       size;
1481
1482         if (mode_is_float(mode)) {
1483                 ir_node *new_op = be_transform_node(op);
1484                 if (USE_SSE2(env_cg)) {
1485                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1486                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1487                         ir_node *nomem     = new_rd_NoMem(irg);
1488
1489                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, nomem,
1490                                                new_op, noreg_xmm);
1491
1492                         size = get_mode_size_bits(mode);
1493                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1494
1495                         set_ia32_am_sc(res, ent);
1496                         set_ia32_op_type(res, ia32_AddrModeS);
1497                         set_ia32_ls_mode(res, mode);
1498                 } else {
1499                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1500                 }
1501         } else {
1502                 res = gen_unop(node, op, new_rd_ia32_Neg);
1503         }
1504
1505         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1506
1507         return res;
1508 }
1509
1510 /**
1511  * Transforms a Not node.
1512  *
1513  * @return The created ia32 Not node
1514  */
1515 static ir_node *gen_Not(ir_node *node) {
1516         ir_node *op   = get_Not_op(node);
1517         ir_mode *mode = get_irn_mode(node);
1518
1519         assert(mode != mode_b); /* should be lowered already */
1520
1521         assert (! mode_is_float(get_irn_mode(node)));
1522         return gen_unop(node, op, new_rd_ia32_Not);
1523 }
1524
1525
1526
1527 /**
1528  * Transforms an Abs node.
1529  *
1530  * @return The created ia32 Abs node
1531  */
1532 static ir_node *gen_Abs(ir_node *node)
1533 {
1534         ir_node   *block    = be_transform_node(get_nodes_block(node));
1535         ir_node   *op       = get_Abs_op(node);
1536         ir_node   *new_op   = be_transform_node(op);
1537         ir_graph  *irg      = current_ir_graph;
1538         dbg_info  *dbgi     = get_irn_dbg_info(node);
1539         ir_mode   *mode     = get_irn_mode(node);
1540         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1541         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1542         ir_node   *nomem    = new_NoMem();
1543         ir_node   *res;
1544         int       size;
1545         ir_entity *ent;
1546
1547         if (mode_is_float(mode)) {
1548                 if (USE_SSE2(env_cg)) {
1549                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, nomem, new_op, noreg_fp);
1550
1551                         size = get_mode_size_bits(mode);
1552                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1553
1554                         set_ia32_am_sc(res, ent);
1555
1556                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1557
1558                         set_ia32_op_type(res, ia32_AddrModeS);
1559                         set_ia32_ls_mode(res, mode);
1560                 } else {
1561                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1562                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1563                 }
1564         } else {
1565                 ir_node *xor;
1566                 ir_node *pval           = new_rd_ia32_ProduceVal(dbgi, irg, block);
1567                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op,
1568                                                            pval);
1569
1570                 add_irn_dep(pval, get_irg_frame(irg));
1571                 SET_IA32_ORIG_NODE(sign_extension,
1572                                    ia32_get_old_node_name(env_cg, node));
1573
1574                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, nomem, new_op,
1575                                       sign_extension);
1576                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1577
1578                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, nomem, xor,
1579                                       sign_extension);
1580                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1581         }
1582
1583         return res;
1584 }
1585
1586 /**
1587  * Transforms a Load.
1588  *
1589  * @return the created ia32 Load node
1590  */
1591 static ir_node *gen_Load(ir_node *node) {
1592         ir_node  *old_block = get_nodes_block(node);
1593         ir_node  *block   = be_transform_node(old_block);
1594         ir_node  *ptr     = get_Load_ptr(node);
1595         ir_node  *mem     = get_Load_mem(node);
1596         ir_node  *new_mem = be_transform_node(mem);
1597         ir_node  *base;
1598         ir_node  *index;
1599         ir_graph *irg     = current_ir_graph;
1600         dbg_info *dbgi    = get_irn_dbg_info(node);
1601         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1602         ir_mode  *mode    = get_Load_mode(node);
1603         ir_mode  *res_mode;
1604         ir_node  *new_op;
1605         ia32_address_t addr;
1606
1607         /* construct load address */
1608         memset(&addr, 0, sizeof(addr));
1609         ia32_create_address_mode(&addr, ptr, 0);
1610         base  = addr.base;
1611         index = addr.index;
1612
1613         if(base == NULL) {
1614                 base = noreg;
1615         } else {
1616                 base = be_transform_node(base);
1617         }
1618
1619         if(index == NULL) {
1620                 index = noreg;
1621         } else {
1622                 index = be_transform_node(index);
1623         }
1624
1625         if (mode_is_float(mode)) {
1626                 if (USE_SSE2(env_cg)) {
1627                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1628                                                     mode);
1629                         res_mode = mode_xmm;
1630                 } else {
1631                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1632                                                     mode);
1633                         res_mode = mode_vfp;
1634                 }
1635         } else {
1636                 if(mode == mode_b)
1637                         mode = mode_Iu;
1638
1639                 /* create a conv node with address mode for smaller modes */
1640                 if(get_mode_size_bits(mode) < 32) {
1641                         new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1642                                                       new_mem, noreg, mode);
1643                 } else {
1644                         new_op = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1645                 }
1646                 res_mode = mode_Iu;
1647         }
1648
1649         set_irn_pinned(new_op, get_irn_pinned(node));
1650         set_ia32_op_type(new_op, ia32_AddrModeS);
1651         set_ia32_ls_mode(new_op, mode);
1652         set_address(new_op, &addr);
1653
1654         /* make sure we are scheduled behind the initial IncSP/Barrier
1655          * to avoid spills being placed before it
1656          */
1657         if (block == get_irg_start_block(irg)) {
1658                 add_irn_dep(new_op, get_irg_frame(irg));
1659         }
1660
1661         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1662         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1663
1664         return new_op;
1665 }
1666
1667 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1668                        ir_node *ptr, ir_mode *mode, ir_node *other)
1669 {
1670         ir_node *load;
1671
1672         if(!is_Proj(node))
1673                 return 0;
1674
1675         /* we only use address mode if we're the only user of the load */
1676         if(get_irn_n_edges(node) > 1)
1677                 return 0;
1678
1679         load = get_Proj_pred(node);
1680         if(!is_Load(load))
1681                 return 0;
1682         if(get_nodes_block(load) != block)
1683                 return 0;
1684
1685         /* Store should be attached to the load */
1686         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1687                 return 0;
1688         /* store should have the same pointer as the load */
1689         if(get_Load_ptr(load) != ptr)
1690                 return 0;
1691
1692         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1693         if(other != NULL && get_nodes_block(other) == block
1694                         && heights_reachable_in_block(heights, other, load))
1695                 return 0;
1696
1697         assert(get_Load_mode(load) == mode);
1698
1699         return 1;
1700 }
1701
1702 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
1703                               ir_node *mem, ir_node *ptr, ir_mode *mode,
1704                               construct_binop_dest_func *func,
1705                               construct_binop_dest_func *func8bit,
1706                               int commutative)
1707 {
1708         ir_node *src_block = get_nodes_block(node);
1709         ir_node *block;
1710         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1711         ir_graph *irg      = current_ir_graph;
1712         dbg_info *dbgi;
1713         ir_node *new_node;
1714         ir_node *new_op;
1715         ia32_address_mode_t  am;
1716         ia32_address_t *addr = &am.addr;
1717         memset(&am, 0, sizeof(am));
1718
1719         if(use_dest_am(src_block, op1, mem, ptr, mode, op2)) {
1720                 build_address(&am, op1);
1721                 new_op = create_immediate_or_transform(op2, 0);
1722         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, mode, op1)) {
1723                 build_address(&am, op2);
1724                 new_op = create_immediate_or_transform(op1, 0);
1725         } else {
1726                 return NULL;
1727         }
1728
1729         if(addr->base == NULL)
1730                 addr->base = noreg_gp;
1731         if(addr->index == NULL)
1732                 addr->index = noreg_gp;
1733         if(addr->mem == NULL)
1734                 addr->mem = new_NoMem();
1735
1736         dbgi     = get_irn_dbg_info(node);
1737         block    = be_transform_node(src_block);
1738         if(get_mode_size_bits(mode) == 8) {
1739                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
1740                                     addr->mem, new_op);
1741         } else {
1742                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
1743                                 new_op);
1744         }
1745         set_address(new_node, addr);
1746         set_ia32_op_type(new_node, ia32_AddrModeD);
1747         set_ia32_ls_mode(new_node, mode);
1748         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1749
1750         return new_node;
1751 }
1752
1753 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
1754                              ir_node *ptr, ir_mode *mode,
1755                              construct_unop_dest_func *func)
1756 {
1757         ir_node *src_block = get_nodes_block(node);
1758         ir_node *block;
1759         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1760         ir_graph *irg      = current_ir_graph;
1761         dbg_info *dbgi;
1762         ir_node *new_node;
1763         ia32_address_mode_t  am;
1764         ia32_address_t *addr = &am.addr;
1765         memset(&am, 0, sizeof(am));
1766
1767         if(!use_dest_am(src_block, op, mem, ptr, mode, NULL))
1768                 return NULL;
1769
1770         build_address(&am, op);
1771
1772         if(addr->base == NULL)
1773                 addr->base = noreg_gp;
1774         if(addr->index == NULL)
1775                 addr->index = noreg_gp;
1776         if(addr->mem == NULL)
1777                 addr->mem = new_NoMem();
1778
1779         dbgi     = get_irn_dbg_info(node);
1780         block    = be_transform_node(src_block);
1781         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
1782         set_address(new_node, addr);
1783         set_ia32_op_type(new_node, ia32_AddrModeD);
1784         set_ia32_ls_mode(new_node, mode);
1785         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1786
1787         return new_node;
1788 }
1789
1790 static ir_node *try_create_dest_am(ir_node *node) {
1791         ir_node  *val    = get_Store_value(node);
1792         ir_node  *mem    = get_Store_mem(node);
1793         ir_node  *ptr    = get_Store_ptr(node);
1794         ir_mode  *mode   = get_irn_mode(val);
1795         ir_node  *op1;
1796         ir_node  *op2;
1797         ir_node  *new_node;
1798
1799         /* handle only GP modes for now... */
1800         if(!mode_needs_gp_reg(mode))
1801                 return NULL;
1802
1803         /* store must be the only user of the val node */
1804         if(get_irn_n_edges(val) > 1)
1805                 return NULL;
1806
1807         switch(get_irn_opcode(val)) {
1808         case iro_Add:
1809                 op1      = get_Add_left(val);
1810                 op2      = get_Add_right(val);
1811                 if(is_Const_1(op2)) {
1812                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1813                                                 new_rd_ia32_IncMem);
1814                         break;
1815                 } else if(is_Const_Minus_1(op2)) {
1816                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1817                                                 new_rd_ia32_DecMem);
1818                         break;
1819                 }
1820                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1821                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit, 1);
1822                 break;
1823         case iro_Sub:
1824                 op1      = get_Sub_left(val);
1825                 op2      = get_Sub_right(val);
1826                 if(is_Const(op2)) {
1827                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
1828                                    "found\n");
1829                 }
1830                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1831                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit, 0);
1832                 break;
1833         case iro_And:
1834                 op1      = get_And_left(val);
1835                 op2      = get_And_right(val);
1836                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1837                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit, 1);
1838                 break;
1839         case iro_Or:
1840                 op1      = get_Or_left(val);
1841                 op2      = get_Or_right(val);
1842                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1843                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit, 1);
1844                 break;
1845         case iro_Eor:
1846                 op1      = get_Eor_left(val);
1847                 op2      = get_Eor_right(val);
1848                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1849                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit, 1);
1850                 break;
1851         case iro_Shl:
1852                 op1      = get_Shl_left(val);
1853                 op2      = get_Shl_right(val);
1854                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1855                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem, 0);
1856                 break;
1857         case iro_Shr:
1858                 op1      = get_Shr_left(val);
1859                 op2      = get_Shr_right(val);
1860                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1861                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem, 0);
1862                 break;
1863         case iro_Shrs:
1864                 op1      = get_Shrs_left(val);
1865                 op2      = get_Shrs_right(val);
1866                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1867                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem, 0);
1868                 break;
1869         case iro_Rot:
1870                 op1      = get_Rot_left(val);
1871                 op2      = get_Rot_right(val);
1872                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1873                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem, 0);
1874                 break;
1875         /* TODO: match ROR patterns... */
1876         case iro_Minus:
1877                 op1      = get_Minus_op(val);
1878                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
1879                 break;
1880         case iro_Not:
1881                 /* should be lowered already */
1882                 assert(mode != mode_b);
1883                 op1      = get_Not_op(val);
1884                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
1885                 break;
1886         default:
1887                 return NULL;
1888         }
1889
1890         return new_node;
1891 }
1892
1893 /**
1894  * Transforms a Store.
1895  *
1896  * @return the created ia32 Store node
1897  */
1898 static ir_node *gen_Store(ir_node *node) {
1899         ir_node  *block   = be_transform_node(get_nodes_block(node));
1900         ir_node  *ptr     = get_Store_ptr(node);
1901         ir_node  *base;
1902         ir_node  *index;
1903         ir_node  *val     = get_Store_value(node);
1904         ir_node  *new_val;
1905         ir_node  *mem     = get_Store_mem(node);
1906         ir_node  *new_mem = be_transform_node(mem);
1907         ir_graph *irg     = current_ir_graph;
1908         dbg_info *dbgi    = get_irn_dbg_info(node);
1909         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1910         ir_mode  *mode    = get_irn_mode(val);
1911         ir_node  *new_op;
1912         ia32_address_t addr;
1913
1914         /* check for destination address mode */
1915         new_op = try_create_dest_am(node);
1916         if(new_op != NULL)
1917                 return new_op;
1918
1919         /* construct store address */
1920         memset(&addr, 0, sizeof(addr));
1921         ia32_create_address_mode(&addr, ptr, 0);
1922         base  = addr.base;
1923         index = addr.index;
1924
1925         if(base == NULL) {
1926                 base = noreg;
1927         } else {
1928                 base = be_transform_node(base);
1929         }
1930
1931         if(index == NULL) {
1932                 index = noreg;
1933         } else {
1934                 index = be_transform_node(index);
1935         }
1936
1937         if (mode_is_float(mode)) {
1938                 new_val = be_transform_node(val);
1939                 if (USE_SSE2(env_cg)) {
1940                         new_op = new_rd_ia32_xStore(dbgi, irg, block, base, index, new_mem,
1941                                                     new_val);
1942                 } else {
1943                         new_op = new_rd_ia32_vfst(dbgi, irg, block, base, index, new_mem, new_val,
1944                                                   mode);
1945                 }
1946         } else {
1947                 new_val = create_immediate_or_transform(val, 0);
1948                 if(mode == mode_b)
1949                         mode = mode_Iu;
1950
1951                 if (get_mode_size_bits(mode) == 8) {
1952                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, base, index, new_mem,
1953                                                        new_val);
1954                 } else {
1955                         new_op = new_rd_ia32_Store(dbgi, irg, block, base, index, new_mem,
1956                                                    new_val);
1957                 }
1958         }
1959
1960         set_irn_pinned(new_op, get_irn_pinned(node));
1961         set_ia32_op_type(new_op, ia32_AddrModeD);
1962         set_ia32_ls_mode(new_op, mode);
1963
1964         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1965         set_address(new_op, &addr);
1966         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1967
1968         return new_op;
1969 }
1970
1971 static ir_node *create_Switch(ir_node *node)
1972 {
1973         ir_graph *irg     = current_ir_graph;
1974         dbg_info *dbgi    = get_irn_dbg_info(node);
1975         ir_node  *block   = be_transform_node(get_nodes_block(node));
1976         ir_node  *sel     = get_Cond_selector(node);
1977         ir_node  *new_sel = be_transform_node(sel);
1978         ir_node  *res;
1979         int switch_min    = INT_MAX;
1980         const ir_edge_t *edge;
1981
1982         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
1983
1984         /* determine the smallest switch case value */
1985         foreach_out_edge(node, edge) {
1986                 ir_node *proj = get_edge_src_irn(edge);
1987                 int      pn   = get_Proj_proj(proj);
1988                 if(pn < switch_min)
1989                         switch_min = pn;
1990         }
1991
1992         if (switch_min != 0) {
1993                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
1994
1995                 /* if smallest switch case is not 0 we need an additional sub */
1996                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1997                 add_ia32_am_offs_int(new_sel, -switch_min);
1998                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1999
2000                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2001         }
2002
2003         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
2004         set_ia32_pncode(res, get_Cond_defaultProj(node));
2005
2006         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2007
2008         return res;
2009 }
2010
2011 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
2012 {
2013         ir_graph *irg = current_ir_graph;
2014         ir_node  *flags;
2015         ir_node  *new_op;
2016         ir_node  *noreg;
2017         ir_node  *nomem;
2018         ir_node  *new_block;
2019         dbg_info *dbgi;
2020
2021         /* we have a Cmp as input */
2022         if(is_Proj(node)) {
2023                 ir_node *pred = get_Proj_pred(node);
2024                 if(is_Cmp(pred)) {
2025                         flags    = be_transform_node(pred);
2026                         *pnc_out = get_Proj_proj(node);
2027                         return flags;
2028                 }
2029         }
2030
2031         /* a mode_b value, we have to compare it against 0 */
2032         dbgi      = get_irn_dbg_info(node);
2033         new_block = be_transform_node(get_nodes_block(node));
2034         new_op    = be_transform_node(node);
2035         noreg     = ia32_new_NoReg_gp(env_cg);
2036         nomem     = new_NoMem();
2037         flags     = new_rd_ia32_Test(dbgi, irg, new_block, noreg, noreg, nomem,
2038                                      new_op, new_op, 0, 0);
2039         *pnc_out  = pn_Cmp_Lg;
2040         return flags;
2041 }
2042
2043 static ir_node *gen_Cond(ir_node *node) {
2044         ir_node  *block     = get_nodes_block(node);
2045         ir_node  *new_block = be_transform_node(block);
2046         ir_graph *irg       = current_ir_graph;
2047         dbg_info *dbgi      = get_irn_dbg_info(node);
2048         ir_node  *sel       = get_Cond_selector(node);
2049         ir_mode  *sel_mode  = get_irn_mode(sel);
2050         ir_node  *res;
2051         ir_node  *flags     = NULL;
2052         pn_Cmp    pnc;
2053
2054         if (sel_mode != mode_b) {
2055                 return create_Switch(node);
2056         }
2057
2058         /* we get flags from a cmp */
2059         flags = get_flags_node(sel, &pnc);
2060
2061         res = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2062         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2063
2064         return res;
2065 }
2066
2067
2068
2069 /**
2070  * Transforms a CopyB node.
2071  *
2072  * @return The transformed node.
2073  */
2074 static ir_node *gen_CopyB(ir_node *node) {
2075         ir_node  *block    = be_transform_node(get_nodes_block(node));
2076         ir_node  *src      = get_CopyB_src(node);
2077         ir_node  *new_src  = be_transform_node(src);
2078         ir_node  *dst      = get_CopyB_dst(node);
2079         ir_node  *new_dst  = be_transform_node(dst);
2080         ir_node  *mem      = get_CopyB_mem(node);
2081         ir_node  *new_mem  = be_transform_node(mem);
2082         ir_node  *res      = NULL;
2083         ir_graph *irg      = current_ir_graph;
2084         dbg_info *dbgi     = get_irn_dbg_info(node);
2085         int      size      = get_type_size_bytes(get_CopyB_type(node));
2086         int      rem;
2087
2088         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2089         /* then we need the size explicitly in ECX.                    */
2090         if (size >= 32 * 4) {
2091                 rem = size & 0x3; /* size % 4 */
2092                 size >>= 2;
2093
2094                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2095                 if(size == 0) {
2096                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2097                                    node);
2098                         set_ia32_flags(res, get_ia32_flags(res) | arch_irn_flags_modify_flags);
2099                 }
2100                 add_irn_dep(res, get_irg_frame(irg));
2101
2102                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
2103                 /* we misuse the pncode field for the copyb size */
2104                 set_ia32_pncode(res, rem);
2105         } else {
2106                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
2107                 set_ia32_pncode(res, size);
2108         }
2109
2110         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2111
2112         return res;
2113 }
2114
2115 static ir_node *gen_be_Copy(ir_node *node)
2116 {
2117         ir_node *result = be_duplicate_node(node);
2118         ir_mode *mode   = get_irn_mode(result);
2119
2120         if (mode_needs_gp_reg(mode)) {
2121                 set_irn_mode(result, mode_Iu);
2122         }
2123
2124         return result;
2125 }
2126
2127 /**
2128  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2129  * to fold an and into a test node
2130  */
2131 static int can_fold_test_and(ir_node *node)
2132 {
2133         const ir_edge_t *edge;
2134
2135         /** we can only have eq and lg projs */
2136         foreach_out_edge(node, edge) {
2137                 ir_node *proj = get_edge_src_irn(edge);
2138                 pn_Cmp   pnc  = get_Proj_proj(proj);
2139                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2140                         return 0;
2141         }
2142
2143         return 1;
2144 }
2145
2146 static ir_node *try_create_Test(ir_node *node)
2147 {
2148         ir_graph *irg       = current_ir_graph;
2149         dbg_info *dbgi      = get_irn_dbg_info(node);
2150         ir_node  *block     = get_nodes_block(node);
2151         ir_node  *new_block = be_transform_node(block);
2152         ir_node  *cmp_left  = get_Cmp_left(node);
2153         ir_node  *cmp_right = get_Cmp_right(node);
2154         ir_mode  *mode;
2155         ir_node  *left;
2156         ir_node  *right;
2157         ir_node  *res;
2158         ia32_address_mode_t  am;
2159         ia32_address_t      *addr = &am.addr;
2160         int                  cmp_unsigned;
2161
2162         /* can we use a test instruction? */
2163         if(!is_Const_0(cmp_right))
2164                 return NULL;
2165
2166         if(is_And(cmp_left) && get_irn_n_edges(cmp_left) == 1 &&
2167                         can_fold_test_and(node)) {
2168                 ir_node *and_left  = get_And_left(cmp_left);
2169                 ir_node *and_right = get_And_right(cmp_left);
2170
2171                 mode  = get_irn_mode(and_left);
2172                 left  = and_left;
2173                 right = and_right;
2174         } else {
2175                 mode  = get_irn_mode(cmp_left);
2176                 left  = cmp_left;
2177                 right = cmp_left;
2178         }
2179
2180         assert(get_mode_size_bits(mode) <= 32);
2181
2182         match_arguments(&am, block, left, right, match_commutative |
2183                         match_8_bit_am | match_16_bit_am | match_am_and_immediates);
2184
2185         cmp_unsigned = !mode_is_signed(mode);
2186         if(get_mode_size_bits(mode) == 8) {
2187                 res = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2188                                            addr->index, addr->mem, am.new_op1,
2189                                            am.new_op2, am.flipped, cmp_unsigned);
2190         } else {
2191                 res = new_rd_ia32_Test(dbgi, irg, new_block, addr->base, addr->index,
2192                                        addr->mem, am.new_op1, am.new_op2, am.flipped,
2193                                        cmp_unsigned);
2194         }
2195         set_am_attributes(res, &am);
2196         assert(mode != NULL);
2197         set_ia32_ls_mode(res, mode);
2198
2199         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2200
2201         res = fix_mem_proj(res, &am);
2202         return res;
2203 }
2204
2205 static ir_node *create_Fucom(ir_node *node)
2206 {
2207         ir_graph *irg       = current_ir_graph;
2208         dbg_info *dbgi      = get_irn_dbg_info(node);
2209         ir_node  *block     = get_nodes_block(node);
2210         ir_node  *new_block = be_transform_node(block);
2211         ir_node  *left      = get_Cmp_left(node);
2212         ir_node  *new_left  = be_transform_node(left);
2213         ir_node  *right     = get_Cmp_right(node);
2214         ir_node  *new_right;
2215         ir_node  *res;
2216
2217         if(transform_config.use_fucomi) {
2218                 new_right = be_transform_node(right);
2219                 res = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left, new_right, 0);
2220                 set_ia32_commutative(res);
2221                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2222         } else {
2223                 if(transform_config.use_ftst && is_Const_null(right)) {
2224                         res = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left, 0);
2225                 } else {
2226                         new_right = be_transform_node(right);
2227                         res       = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2228                                                                                                  new_right, 0);
2229                 }
2230
2231                 set_ia32_commutative(res);
2232
2233                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2234
2235                 res = new_rd_ia32_Sahf(dbgi, irg, new_block, res);
2236                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2237         }
2238
2239         return res;
2240 }
2241
2242 static ir_node *create_Ucomi(ir_node *node)
2243 {
2244         ir_graph *irg       = current_ir_graph;
2245         dbg_info *dbgi      = get_irn_dbg_info(node);
2246         ir_node  *src_block = get_nodes_block(node);
2247         ir_node  *new_block = be_transform_node(src_block);
2248         ir_node  *left      = get_Cmp_left(node);
2249         ir_node  *right     = get_Cmp_right(node);
2250         ir_node  *new_node;
2251         ia32_address_mode_t  am;
2252         ia32_address_t      *addr = &am.addr;
2253
2254         match_arguments(&am, src_block, left, right, match_commutative);
2255
2256         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2257                                      addr->mem, am.new_op1, am.new_op2, am.flipped);
2258         set_am_attributes(new_node, &am);
2259
2260         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2261
2262         new_node = fix_mem_proj(new_node, &am);
2263
2264         return new_node;
2265 }
2266
2267 static ir_node *gen_Cmp(ir_node *node)
2268 {
2269         ir_graph *irg       = current_ir_graph;
2270         dbg_info *dbgi      = get_irn_dbg_info(node);
2271         ir_node  *block     = get_nodes_block(node);
2272         ir_node  *new_block = be_transform_node(block);
2273         ir_node  *left      = get_Cmp_left(node);
2274         ir_node  *right     = get_Cmp_right(node);
2275         ir_mode  *cmp_mode  = get_irn_mode(left);
2276         ir_node  *res;
2277         ia32_address_mode_t  am;
2278         ia32_address_t      *addr = &am.addr;
2279         int                  cmp_unsigned;
2280
2281         if(mode_is_float(cmp_mode)) {
2282                 if (USE_SSE2(env_cg)) {
2283                         return create_Ucomi(node);
2284                 } else {
2285                         return create_Fucom(node);
2286                 }
2287         }
2288
2289         assert(mode_needs_gp_reg(cmp_mode));
2290
2291         /* we prefer the Test instruction where possible except cases where
2292          * we can use SourceAM */
2293         if(!use_source_address_mode(block, left, right) &&
2294                         !use_source_address_mode(block, right, left)) {
2295                 res = try_create_Test(node);
2296                 if(res != NULL)
2297                         return res;
2298         }
2299
2300         match_arguments(&am, block, left, right,
2301                         match_commutative | match_8_bit_am | match_16_bit_am |
2302                         match_am_and_immediates);
2303
2304         cmp_unsigned = !mode_is_signed(get_irn_mode(left));
2305         if(get_mode_size_bits(cmp_mode) == 8) {
2306                 res = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base, addr->index,
2307                                           addr->mem, am.new_op1, am.new_op2,
2308                                           am.flipped, cmp_unsigned);
2309         } else {
2310                 res = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base, addr->index,
2311                                       addr->mem, am.new_op1, am.new_op2, am.flipped,
2312                                       cmp_unsigned);
2313         }
2314         set_am_attributes(res, &am);
2315         assert(cmp_mode != NULL);
2316         set_ia32_ls_mode(res, cmp_mode);
2317
2318         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2319
2320         res = fix_mem_proj(res, &am);
2321
2322         return res;
2323 }
2324
2325 static ir_node *create_CMov(ir_node *node, ir_node *new_flags, pn_Cmp pnc)
2326 {
2327         ir_graph            *irg           = current_ir_graph;
2328         dbg_info            *dbgi          = get_irn_dbg_info(node);
2329         ir_node             *block         = get_nodes_block(node);
2330         ir_node             *new_block     = be_transform_node(block);
2331         ir_node             *val_true      = get_Psi_val(node, 0);
2332         ir_node             *val_false     = get_Psi_default(node);
2333         ir_node             *new_node;
2334         match_flags_t        match_flags;
2335
2336         assert(transform_config.use_cmov);
2337
2338         assert(mode_needs_gp_reg(get_irn_mode(val_true)));
2339
2340         ia32_address_mode_t  am;
2341         ia32_address_t      *addr = &am.addr;
2342
2343         match_flags = match_commutative | match_no_immediate | match_16_bit_am;
2344
2345         match_arguments(&am, block, val_false, val_true, match_flags);
2346
2347         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2348                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2349                                     am.flipped, pnc);
2350         set_am_attributes(new_node, &am);
2351
2352         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2353
2354         new_node = fix_mem_proj(new_node, &am);
2355
2356         return new_node;
2357 }
2358
2359
2360
2361 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2362                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node)
2363 {
2364         ir_graph *irg   = current_ir_graph;
2365         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2366         ir_node  *nomem = new_NoMem();
2367         ir_node  *res;
2368
2369         res = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc);
2370         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2371         res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2372                                        nomem, res, mode_Bu);
2373         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2374
2375         return res;
2376 }
2377
2378 /**
2379  * Transforms a Psi node into CMov.
2380  *
2381  * @return The transformed node.
2382  */
2383 static ir_node *gen_Psi(ir_node *node)
2384 {
2385         dbg_info *dbgi        = get_irn_dbg_info(node);
2386         ir_node  *block       = get_nodes_block(node);
2387         ir_node  *new_block   = be_transform_node(block);
2388         ir_node  *psi_true    = get_Psi_val(node, 0);
2389         ir_node  *psi_default = get_Psi_default(node);
2390         ir_node  *cond        = get_Psi_cond(node, 0);
2391         ir_node  *flags       = NULL;
2392         ir_node  *res;
2393         ir_mode  *cmp_mode;
2394         pn_Cmp    pnc;
2395
2396         assert(get_Psi_n_conds(node) == 1);
2397         assert(get_irn_mode(cond) == mode_b);
2398         assert(mode_needs_gp_reg(get_irn_mode(node)));
2399
2400         flags = get_flags_node(cond, &pnc);
2401
2402         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2403                 res = create_set_32bit(dbgi, new_block, flags, pnc, node);
2404         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2405                 pnc = get_negated_pnc(pnc, cmp_mode);
2406                 res = create_set_32bit(dbgi, new_block, flags, pnc, node);
2407         } else {
2408                 res = create_CMov(node, flags, pnc);
2409         }
2410         return res;
2411 }
2412
2413
2414 /**
2415  * Create a conversion from x87 state register to general purpose.
2416  */
2417 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2418         ir_node         *block      = be_transform_node(get_nodes_block(node));
2419         ir_node         *op         = get_Conv_op(node);
2420         ir_node         *new_op     = be_transform_node(op);
2421         ia32_code_gen_t *cg         = env_cg;
2422         ir_graph        *irg        = current_ir_graph;
2423         dbg_info        *dbgi       = get_irn_dbg_info(node);
2424         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2425         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2426         ir_mode         *mode       = get_irn_mode(node);
2427         ir_node         *fist, *load;
2428
2429         /* do a fist */
2430         fist = new_rd_ia32_vfist(dbgi, irg, block, get_irg_frame(irg), noreg,
2431                                  new_NoMem(), new_op, trunc_mode);
2432
2433         set_irn_pinned(fist, op_pin_state_floats);
2434         set_ia32_use_frame(fist);
2435         set_ia32_op_type(fist, ia32_AddrModeD);
2436
2437         assert(get_mode_size_bits(mode) <= 32);
2438         /* exception we can only store signed 32 bit integers, so for unsigned
2439            we store a 64bit (signed) integer and load the lower bits */
2440         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2441                 set_ia32_ls_mode(fist, mode_Ls);
2442         } else {
2443                 set_ia32_ls_mode(fist, mode_Is);
2444         }
2445         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2446
2447         /* do a Load */
2448         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2449
2450         set_irn_pinned(load, op_pin_state_floats);
2451         set_ia32_use_frame(load);
2452         set_ia32_op_type(load, ia32_AddrModeS);
2453         set_ia32_ls_mode(load, mode_Is);
2454         if(get_ia32_ls_mode(fist) == mode_Ls) {
2455                 ia32_attr_t *attr = get_ia32_attr(load);
2456                 attr->data.need_64bit_stackent = 1;
2457         } else {
2458                 ia32_attr_t *attr = get_ia32_attr(load);
2459                 attr->data.need_32bit_stackent = 1;
2460         }
2461         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2462
2463         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2464 }
2465
2466 /**
2467  * Creates a x87 strict Conv by placing a Sore and a Load
2468  */
2469 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
2470 {
2471         ir_node  *block    = get_nodes_block(node);
2472         ir_graph *irg      = current_ir_graph;
2473         dbg_info *dbgi     = get_irn_dbg_info(node);
2474         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2475         ir_node  *nomem    = new_NoMem();
2476         ir_node  *frame    = get_irg_frame(irg);
2477         ir_node  *store, *load;
2478         ir_node  *res;
2479
2480         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
2481                                  tgt_mode);
2482         set_ia32_use_frame(store);
2483         set_ia32_op_type(store, ia32_AddrModeD);
2484         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2485
2486         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2487                                 tgt_mode);
2488         set_ia32_use_frame(load);
2489         set_ia32_op_type(load, ia32_AddrModeS);
2490         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2491
2492         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2493         return res;
2494 }
2495
2496 static ir_node *create_Immediate(ir_entity *symconst, int symconst_sign, long val)
2497 {
2498         ir_graph *irg         = current_ir_graph;
2499         ir_node  *start_block = get_irg_start_block(irg);
2500         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block,
2501                                                       symconst, symconst_sign, val);
2502         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
2503
2504         return immediate;
2505 }
2506
2507 /**
2508  * Create a conversion from general purpose to x87 register
2509  */
2510 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2511         ir_node  *src_block  = get_nodes_block(node);
2512         ir_node  *block      = be_transform_node(src_block);
2513         ir_graph *irg        = current_ir_graph;
2514         dbg_info *dbgi       = get_irn_dbg_info(node);
2515         ir_node  *op         = get_Conv_op(node);
2516         ir_node  *new_op;
2517         ir_node  *noreg;
2518         ir_node  *nomem;
2519         ir_mode  *mode;
2520         ir_mode  *store_mode;
2521         ir_node  *fild;
2522         ir_node  *store;
2523         ir_node  *res;
2524         int       src_bits;
2525
2526         /* fild can use source AM if the operand is a signed 32bit integer */
2527         if (src_mode == mode_Is) {
2528                 ia32_address_mode_t am;
2529
2530                 match_arguments(&am, src_block, NULL, op, match_no_immediate);
2531                 if (am.op_type == ia32_AddrModeS) {
2532                         ia32_address_t *addr = &am.addr;
2533
2534                         fild = new_rd_ia32_vfild(dbgi, irg, block, addr->base, addr->index, addr->mem);
2535                         res  = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2536
2537                         set_am_attributes(fild, &am);
2538                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
2539
2540                         fix_mem_proj(fild, &am);
2541
2542                         return res;
2543                 }
2544                 new_op = am.new_op2;
2545         } else {
2546                 new_op = be_transform_node(op);
2547         }
2548
2549         noreg  = ia32_new_NoReg_gp(env_cg);
2550         nomem  = new_NoMem();
2551         mode   = get_irn_mode(op);
2552
2553         /* first convert to 32 bit signed if necessary */
2554         src_bits = get_mode_size_bits(src_mode);
2555         if (src_bits == 8) {
2556                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
2557                                                   new_op, src_mode);
2558                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2559                 mode = mode_Is;
2560         } else if (src_bits < 32) {
2561                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
2562                                               new_op, src_mode);
2563                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2564                 mode = mode_Is;
2565         }
2566
2567         assert(get_mode_size_bits(mode) == 32);
2568
2569         /* do a store */
2570         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
2571                                   new_op);
2572
2573         set_ia32_use_frame(store);
2574         set_ia32_op_type(store, ia32_AddrModeD);
2575         set_ia32_ls_mode(store, mode_Iu);
2576
2577         /* exception for 32bit unsigned, do a 64bit spill+load */
2578         if(!mode_is_signed(mode)) {
2579                 ir_node *in[2];
2580                 /* store a zero */
2581                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
2582
2583                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
2584                                                         get_irg_frame(irg), noreg, nomem,
2585                                                         zero_const);
2586
2587                 set_ia32_use_frame(zero_store);
2588                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2589                 add_ia32_am_offs_int(zero_store, 4);
2590                 set_ia32_ls_mode(zero_store, mode_Iu);
2591
2592                 in[0] = zero_store;
2593                 in[1] = store;
2594
2595                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2596                 store_mode = mode_Ls;
2597         } else {
2598                 store_mode = mode_Is;
2599         }
2600
2601         /* do a fild */
2602         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2603
2604         set_ia32_use_frame(fild);
2605         set_ia32_op_type(fild, ia32_AddrModeS);
2606         set_ia32_ls_mode(fild, store_mode);
2607
2608         res = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2609
2610         return res;
2611 }
2612
2613 /**
2614  * Crete a conversion from one integer mode into another one
2615  */
2616 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2617                                 dbg_info *dbgi, ir_node *block, ir_node *op,
2618                                 ir_node *node)
2619 {
2620         ir_graph *irg       = current_ir_graph;
2621         int       src_bits  = get_mode_size_bits(src_mode);
2622         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2623         ir_node  *new_block = be_transform_node(block);
2624         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2625         ir_node  *new_op;
2626         ir_node  *res;
2627         ir_mode  *smaller_mode;
2628         int       smaller_bits;
2629         ia32_address_mode_t  am;
2630         ia32_address_t      *addr = &am.addr;
2631
2632         if (src_bits < tgt_bits) {
2633                 smaller_mode = src_mode;
2634                 smaller_bits = src_bits;
2635         } else {
2636                 smaller_mode = tgt_mode;
2637                 smaller_bits = tgt_bits;
2638         }
2639
2640         memset(&am, 0, sizeof(am));
2641         if(use_source_address_mode(block, op, NULL)) {
2642                 build_address(&am, op);
2643                 new_op     = noreg;
2644                 am.op_type = ia32_AddrModeS;
2645         } else {
2646                 new_op     = be_transform_node(op);
2647                 am.op_type = ia32_Normal;
2648         }
2649         if(addr->base == NULL)
2650                 addr->base = noreg;
2651         if(addr->index == NULL)
2652                 addr->index = noreg;
2653         if(addr->mem == NULL)
2654                 addr->mem = new_NoMem();
2655
2656         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2657         if (smaller_bits == 8) {
2658                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
2659                                                addr->index, addr->mem, new_op,
2660                                                smaller_mode);
2661         } else {
2662                 res = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
2663                                            addr->index, addr->mem, new_op,
2664                                            smaller_mode);
2665         }
2666
2667         set_am_attributes(res, &am);
2668         set_ia32_ls_mode(res, smaller_mode);
2669         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2670         res = fix_mem_proj(res, &am);
2671
2672         return res;
2673 }
2674
2675 /**
2676  * Transforms a Conv node.
2677  *
2678  * @return The created ia32 Conv node
2679  */
2680 static ir_node *gen_Conv(ir_node *node) {
2681         ir_node  *block     = get_nodes_block(node);
2682         ir_node  *new_block = be_transform_node(block);
2683         ir_node  *op        = get_Conv_op(node);
2684         ir_node  *new_op    = NULL;
2685         ir_graph *irg       = current_ir_graph;
2686         dbg_info *dbgi      = get_irn_dbg_info(node);
2687         ir_mode  *src_mode  = get_irn_mode(op);
2688         ir_mode  *tgt_mode  = get_irn_mode(node);
2689         int       src_bits  = get_mode_size_bits(src_mode);
2690         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2691         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2692         ir_node  *nomem     = new_rd_NoMem(irg);
2693         ir_node  *res       = NULL;
2694
2695         if (src_mode == mode_b) {
2696                 assert(mode_is_int(tgt_mode));
2697                 /* nothing to do, we already model bools as 0/1 ints */
2698                 return be_transform_node(op);
2699         }
2700
2701         if (src_mode == tgt_mode) {
2702                 if (get_Conv_strict(node)) {
2703                         if (USE_SSE2(env_cg)) {
2704                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2705                                 return be_transform_node(op);
2706                         }
2707                 } else {
2708                         /* this should be optimized already, but who knows... */
2709                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2710                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2711                         return be_transform_node(op);
2712                 }
2713         }
2714
2715         if (mode_is_float(src_mode)) {
2716                 new_op = be_transform_node(op);
2717                 /* we convert from float ... */
2718                 if (mode_is_float(tgt_mode)) {
2719                         if(src_mode == mode_E && tgt_mode == mode_D
2720                                         && !get_Conv_strict(node)) {
2721                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2722                                 return new_op;
2723                         }
2724
2725                         /* ... to float */
2726                         if (USE_SSE2(env_cg)) {
2727                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2728                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
2729                                                              nomem, new_op);
2730                                 set_ia32_ls_mode(res, tgt_mode);
2731                         } else {
2732                                 if(get_Conv_strict(node)) {
2733                                         res = gen_x87_strict_conv(tgt_mode, new_op);
2734                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2735                                         return res;
2736                                 }
2737                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2738                                 return new_op;
2739                         }
2740                 } else {
2741                         /* ... to int */
2742                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2743                         if (USE_SSE2(env_cg)) {
2744                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
2745                                                             nomem, new_op);
2746                                 set_ia32_ls_mode(res, src_mode);
2747                         } else {
2748                                 return gen_x87_fp_to_gp(node);
2749                         }
2750                 }
2751         } else {
2752                 /* we convert from int ... */
2753                 if (mode_is_float(tgt_mode)) {
2754                         /* ... to float */
2755                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2756                         if (USE_SSE2(env_cg)) {
2757                                 new_op = be_transform_node(op);
2758                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
2759                                                             nomem, new_op);
2760                                 set_ia32_ls_mode(res, tgt_mode);
2761                         } else {
2762                                 res = gen_x87_gp_to_fp(node, src_mode);
2763                                 if(get_Conv_strict(node)) {
2764                                         res = gen_x87_strict_conv(tgt_mode, res);
2765                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
2766                                                            ia32_get_old_node_name(env_cg, node));
2767                                 }
2768                                 return res;
2769                         }
2770                 } else if(tgt_mode == mode_b) {
2771                         /* mode_b lowering already took care that we only have 0/1 values */
2772                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2773                             src_mode, tgt_mode));
2774                         return be_transform_node(op);
2775                 } else {
2776                         /* to int */
2777                         if (src_bits == tgt_bits) {
2778                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2779                                     src_mode, tgt_mode));
2780                                 return be_transform_node(op);
2781                         }
2782
2783                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
2784                         return res;
2785                 }
2786         }
2787
2788         return res;
2789 }
2790
2791 static int check_immediate_constraint(long val, char immediate_constraint_type)
2792 {
2793         switch (immediate_constraint_type) {
2794         case 0:
2795                 return 1;
2796         case 'I':
2797                 return val >= 0 && val <= 32;
2798         case 'J':
2799                 return val >= 0 && val <= 63;
2800         case 'K':
2801                 return val >= -128 && val <= 127;
2802         case 'L':
2803                 return val == 0xff || val == 0xffff;
2804         case 'M':
2805                 return val >= 0 && val <= 3;
2806         case 'N':
2807                 return val >= 0 && val <= 255;
2808         case 'O':
2809                 return val >= 0 && val <= 127;
2810         default:
2811                 break;
2812         }
2813         panic("Invalid immediate constraint found");
2814         return 0;
2815 }
2816
2817 static ir_node *try_create_Immediate(ir_node *node,
2818                                      char immediate_constraint_type)
2819 {
2820         int          minus         = 0;
2821         tarval      *offset        = NULL;
2822         int          offset_sign   = 0;
2823         long         val = 0;
2824         ir_entity   *symconst_ent  = NULL;
2825         int          symconst_sign = 0;
2826         ir_mode     *mode;
2827         ir_node     *cnst          = NULL;
2828         ir_node     *symconst      = NULL;
2829         ir_node     *res;
2830
2831         mode = get_irn_mode(node);
2832         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2833                 return NULL;
2834         }
2835
2836         if(is_Minus(node)) {
2837                 minus = 1;
2838                 node  = get_Minus_op(node);
2839         }
2840
2841         if(is_Const(node)) {
2842                 cnst        = node;
2843                 symconst    = NULL;
2844                 offset_sign = minus;
2845         } else if(is_SymConst(node)) {
2846                 cnst          = NULL;
2847                 symconst      = node;
2848                 symconst_sign = minus;
2849         } else if(is_Add(node)) {
2850                 ir_node *left  = get_Add_left(node);
2851                 ir_node *right = get_Add_right(node);
2852                 if(is_Const(left) && is_SymConst(right)) {
2853                         cnst          = left;
2854                         symconst      = right;
2855                         symconst_sign = minus;
2856                         offset_sign   = minus;
2857                 } else if(is_SymConst(left) && is_Const(right)) {
2858                         cnst          = right;
2859                         symconst      = left;
2860                         symconst_sign = minus;
2861                         offset_sign   = minus;
2862                 }
2863         } else if(is_Sub(node)) {
2864                 ir_node *left  = get_Sub_left(node);
2865                 ir_node *right = get_Sub_right(node);
2866                 if(is_Const(left) && is_SymConst(right)) {
2867                         cnst          = left;
2868                         symconst      = right;
2869                         symconst_sign = !minus;
2870                         offset_sign   = minus;
2871                 } else if(is_SymConst(left) && is_Const(right)) {
2872                         cnst          = right;
2873                         symconst      = left;
2874                         symconst_sign = minus;
2875                         offset_sign   = !minus;
2876                 }
2877         } else {
2878                 return NULL;
2879         }
2880
2881         if(cnst != NULL) {
2882                 offset = get_Const_tarval(cnst);
2883                 if(tarval_is_long(offset)) {
2884                         val = get_tarval_long(offset);
2885                 } else {
2886                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2887                                    "long?\n", cnst);
2888                         return NULL;
2889                 }
2890
2891                 if(!check_immediate_constraint(val, immediate_constraint_type))
2892                         return NULL;
2893         }
2894         if(symconst != NULL) {
2895                 if(immediate_constraint_type != 0) {
2896                         /* we need full 32bits for symconsts */
2897                         return NULL;
2898                 }
2899
2900                 /* unfortunately the assembler/linker doesn't support -symconst */
2901                 if(symconst_sign)
2902                         return NULL;
2903
2904                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2905                         return NULL;
2906                 symconst_ent = get_SymConst_entity(symconst);
2907         }
2908         if(cnst == NULL && symconst == NULL)
2909                 return NULL;
2910
2911         if(offset_sign && offset != NULL) {
2912                 offset = tarval_neg(offset);
2913         }
2914
2915         res = create_Immediate(symconst_ent, symconst_sign, val);
2916
2917         return res;
2918 }
2919
2920 static ir_node *create_immediate_or_transform(ir_node *node,
2921                                               char immediate_constraint_type)
2922 {
2923         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2924         if (new_node == NULL) {
2925                 new_node = be_transform_node(node);
2926         }
2927         return new_node;
2928 }
2929
2930 typedef struct constraint_t constraint_t;
2931 struct constraint_t {
2932         int                         is_in;
2933         int                         n_outs;
2934         const arch_register_req_t **out_reqs;
2935
2936         const arch_register_req_t  *req;
2937         unsigned                    immediate_possible;
2938         char                        immediate_type;
2939 };
2940
2941 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2942 {
2943         int                          immediate_possible = 0;
2944         char                         immediate_type     = 0;
2945         unsigned                     limited            = 0;
2946         const arch_register_class_t *cls                = NULL;
2947         ir_graph                    *irg = current_ir_graph;
2948         struct obstack              *obst = get_irg_obstack(irg);
2949         arch_register_req_t         *req;
2950         unsigned                    *limited_ptr;
2951         int                          p;
2952         int                          same_as = -1;
2953
2954         /* TODO: replace all the asserts with nice error messages */
2955
2956         printf("Constraint: %s\n", c);
2957
2958         while(*c != 0) {
2959                 switch(*c) {
2960                 case ' ':
2961                 case '\t':
2962                 case '\n':
2963                         break;
2964
2965                 case 'a':
2966                         assert(cls == NULL ||
2967                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2968                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2969                         limited |= 1 << REG_EAX;
2970                         break;
2971                 case 'b':
2972                         assert(cls == NULL ||
2973                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2974                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2975                         limited |= 1 << REG_EBX;
2976                         break;
2977                 case 'c':
2978                         assert(cls == NULL ||
2979                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2980                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2981                         limited |= 1 << REG_ECX;
2982                         break;
2983                 case 'd':
2984                         assert(cls == NULL ||
2985                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2986                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2987                         limited |= 1 << REG_EDX;
2988                         break;
2989                 case 'D':
2990                         assert(cls == NULL ||
2991                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2992                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2993                         limited |= 1 << REG_EDI;
2994                         break;
2995                 case 'S':
2996                         assert(cls == NULL ||
2997                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2998                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2999                         limited |= 1 << REG_ESI;
3000                         break;
3001                 case 'Q':
3002                 case 'q': /* q means lower part of the regs only, this makes no
3003                                    * difference to Q for us (we only assigne whole registers) */
3004                         assert(cls == NULL ||
3005                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3006                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3007                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3008                                    1 << REG_EDX;
3009                         break;
3010                 case 'A':
3011                         assert(cls == NULL ||
3012                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3013                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3014                         limited |= 1 << REG_EAX | 1 << REG_EDX;
3015                         break;
3016                 case 'l':
3017                         assert(cls == NULL ||
3018                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3019                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3020                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3021                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
3022                                    1 << REG_EBP;
3023                         break;
3024
3025                 case 'R':
3026                 case 'r':
3027                 case 'p':
3028                         assert(cls == NULL);
3029                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3030                         break;
3031
3032                 case 'f':
3033                 case 't':
3034                 case 'u':
3035                         /* TODO: mark values so the x87 simulator knows about t and u */
3036                         assert(cls == NULL);
3037                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3038                         break;
3039
3040                 case 'Y':
3041                 case 'x':
3042                         assert(cls == NULL);
3043                         /* TODO: check that sse2 is supported */
3044                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3045                         break;
3046
3047                 case 'I':
3048                 case 'J':
3049                 case 'K':
3050                 case 'L':
3051                 case 'M':
3052                 case 'N':
3053                 case 'O':
3054                         assert(!immediate_possible);
3055                         immediate_possible = 1;
3056                         immediate_type     = *c;
3057                         break;
3058                 case 'n':
3059                 case 'i':
3060                         assert(!immediate_possible);
3061                         immediate_possible = 1;
3062                         break;
3063
3064                 case 'g':
3065                         assert(!immediate_possible && cls == NULL);
3066                         immediate_possible = 1;
3067                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3068                         break;
3069
3070                 case '0':
3071                 case '1':
3072                 case '2':
3073                 case '3':
3074                 case '4':
3075                 case '5':
3076                 case '6':
3077                 case '7':
3078                 case '8':
3079                 case '9':
3080                         assert(constraint->is_in && "can only specify same constraint "
3081                                "on input");
3082
3083                         sscanf(c, "%d%n", &same_as, &p);
3084                         if(same_as >= 0) {
3085                                 c += p;
3086                                 continue;
3087                         }
3088                         break;
3089
3090                 case 'E': /* no float consts yet */
3091                 case 'F': /* no float consts yet */
3092                 case 's': /* makes no sense on x86 */
3093                 case 'X': /* we can't support that in firm */
3094                 case 'm':
3095                 case 'o':
3096                 case 'V':
3097                 case '<': /* no autodecrement on x86 */
3098                 case '>': /* no autoincrement on x86 */
3099                 case 'C': /* sse constant not supported yet */
3100                 case 'G': /* 80387 constant not supported yet */
3101                 case 'y': /* we don't support mmx registers yet */
3102                 case 'Z': /* not available in 32 bit mode */
3103                 case 'e': /* not available in 32 bit mode */
3104                         panic("unsupported asm constraint '%c' found in (%+F)",
3105                               *c, current_ir_graph);
3106                         break;
3107                 default:
3108                         panic("unknown asm constraint '%c' found in (%+F)", *c,
3109                               current_ir_graph);
3110                         break;
3111                 }
3112                 ++c;
3113         }
3114
3115         if(same_as >= 0) {
3116                 const arch_register_req_t *other_constr;
3117
3118                 assert(cls == NULL && "same as and register constraint not supported");
3119                 assert(!immediate_possible && "same as and immediate constraint not "
3120                        "supported");
3121                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3122                        "same_as constraint");
3123
3124                 other_constr         = constraint->out_reqs[same_as];
3125
3126                 req                  = obstack_alloc(obst, sizeof(req[0]));
3127                 req->cls             = other_constr->cls;
3128                 req->type            = arch_register_req_type_should_be_same;
3129                 req->limited         = NULL;
3130                 req->other_same[0]   = pos;
3131                 req->other_same[1]   = -1;
3132                 req->other_different = -1;
3133
3134                 /* switch constraints. This is because in firm we have same_as
3135                  * constraints on the output constraints while in the gcc asm syntax
3136                  * they are specified on the input constraints */
3137                 constraint->req               = other_constr;
3138                 constraint->out_reqs[same_as] = req;
3139                 constraint->immediate_possible = 0;
3140                 return;
3141         }
3142
3143         if(immediate_possible && cls == NULL) {
3144                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3145         }
3146         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3147         assert(cls != NULL);
3148
3149         if(immediate_possible) {
3150                 assert(constraint->is_in
3151                        && "imeediates make no sense for output constraints");
3152         }
3153         /* todo: check types (no float input on 'r' constrained in and such... */
3154
3155         if(limited != 0) {
3156                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3157                 limited_ptr  = (unsigned*) (req+1);
3158         } else {
3159                 req = obstack_alloc(obst, sizeof(req[0]));
3160         }
3161         memset(req, 0, sizeof(req[0]));
3162
3163         if(limited != 0) {
3164                 req->type    = arch_register_req_type_limited;
3165                 *limited_ptr = limited;
3166                 req->limited = limited_ptr;
3167         } else {
3168                 req->type    = arch_register_req_type_normal;
3169         }
3170         req->cls = cls;
3171
3172         constraint->req                = req;
3173         constraint->immediate_possible = immediate_possible;
3174         constraint->immediate_type     = immediate_type;
3175 }
3176
3177 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3178                           const char *c)
3179 {
3180         (void) node;
3181         (void) pos;
3182         (void) constraint;
3183         (void) c;
3184         panic("Clobbers not supported yet");
3185 }
3186
3187 /**
3188  * generates code for a ASM node
3189  */
3190 static ir_node *gen_ASM(ir_node *node)
3191 {
3192         int                   i, arity;
3193         ir_graph             *irg   = current_ir_graph;
3194         ir_node              *block = be_transform_node(get_nodes_block(node));
3195         dbg_info             *dbgi  = get_irn_dbg_info(node);
3196         ir_node             **in;
3197         ir_node              *res;
3198         int                   out_arity;
3199         int                   n_outs;
3200         int                   n_clobbers;
3201         void                 *generic_attr;
3202         ia32_asm_attr_t      *attr;
3203         const arch_register_req_t **out_reqs;
3204         const arch_register_req_t **in_reqs;
3205         struct obstack       *obst;
3206         constraint_t          parsed_constraint;
3207
3208         /* transform inputs */
3209         arity = get_irn_arity(node);
3210         in    = alloca(arity * sizeof(in[0]));
3211         memset(in, 0, arity * sizeof(in[0]));
3212
3213         n_outs     = get_ASM_n_output_constraints(node);
3214         n_clobbers = get_ASM_n_clobbers(node);
3215         out_arity  = n_outs + n_clobbers;
3216
3217         /* construct register constraints */
3218         obst     = get_irg_obstack(irg);
3219         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
3220         parsed_constraint.out_reqs = out_reqs;
3221         parsed_constraint.n_outs   = n_outs;
3222         parsed_constraint.is_in    = 0;
3223         for(i = 0; i < out_arity; ++i) {
3224                 const char   *c;
3225
3226                 if(i < n_outs) {
3227                         const ir_asm_constraint *constraint;
3228                         constraint = & get_ASM_output_constraints(node) [i];
3229                         c = get_id_str(constraint->constraint);
3230                         parse_asm_constraint(i, &parsed_constraint, c);
3231                 } else {
3232                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
3233                         c = get_id_str(glob_id);
3234                         parse_clobber(node, i, &parsed_constraint, c);
3235                 }
3236                 out_reqs[i] = parsed_constraint.req;
3237         }
3238
3239         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
3240         parsed_constraint.is_in = 1;
3241         for(i = 0; i < arity; ++i) {
3242                 const ir_asm_constraint   *constraint;
3243                 ident                     *constr_id;
3244                 const char                *c;
3245
3246                 constraint = & get_ASM_input_constraints(node) [i];
3247                 constr_id  = constraint->constraint;
3248                 c          = get_id_str(constr_id);
3249                 parse_asm_constraint(i, &parsed_constraint, c);
3250                 in_reqs[i] = parsed_constraint.req;
3251
3252                 if(parsed_constraint.immediate_possible) {
3253                         ir_node *pred      = get_irn_n(node, i);
3254                         char     imm_type  = parsed_constraint.immediate_type;
3255                         ir_node *immediate = try_create_Immediate(pred, imm_type);
3256
3257                         if(immediate != NULL) {
3258                                 in[i] = immediate;
3259                         }
3260                 }
3261         }
3262
3263         /* transform inputs */
3264         for(i = 0; i < arity; ++i) {
3265                 ir_node *pred;
3266                 ir_node *transformed;
3267
3268                 if(in[i] != NULL)
3269                         continue;
3270
3271                 pred        = get_irn_n(node, i);
3272                 transformed = be_transform_node(pred);
3273                 in[i]       = transformed;
3274         }
3275
3276         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
3277
3278         generic_attr   = get_irn_generic_attr(res);
3279         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
3280         attr->asm_text = get_ASM_text(node);
3281         set_ia32_out_req_all(res, out_reqs);
3282         set_ia32_in_req_all(res, in_reqs);
3283
3284         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3285
3286         return res;
3287 }
3288
3289 /********************************************
3290  *  _                          _
3291  * | |                        | |
3292  * | |__   ___ _ __   ___   __| | ___  ___
3293  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
3294  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
3295  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
3296  *
3297  ********************************************/
3298
3299 /**
3300  * Transforms a FrameAddr into an ia32 Add.
3301  */
3302 static ir_node *gen_be_FrameAddr(ir_node *node) {
3303         ir_node  *block  = be_transform_node(get_nodes_block(node));
3304         ir_node  *op     = be_get_FrameAddr_frame(node);
3305         ir_node  *new_op = be_transform_node(op);
3306         ir_graph *irg    = current_ir_graph;
3307         dbg_info *dbgi   = get_irn_dbg_info(node);
3308         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3309         ir_node  *res;
3310
3311         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3312         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
3313         set_ia32_use_frame(res);
3314
3315         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3316
3317         return res;
3318 }
3319
3320 /**
3321  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3322  */
3323 static ir_node *gen_be_Return(ir_node *node) {
3324         ir_graph  *irg     = current_ir_graph;
3325         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3326         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3327         ir_entity *ent     = get_irg_entity(irg);
3328         ir_type   *tp      = get_entity_type(ent);
3329         dbg_info  *dbgi;
3330         ir_node   *block;
3331         ir_type   *res_type;
3332         ir_mode   *mode;
3333         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3334         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3335         ir_node   *noreg;
3336         ir_node   **in;
3337         int       pn_ret_val, pn_ret_mem, arity, i;
3338
3339         assert(ret_val != NULL);
3340         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3341                 return be_duplicate_node(node);
3342         }
3343
3344         res_type = get_method_res_type(tp, 0);
3345
3346         if (! is_Primitive_type(res_type)) {
3347                 return be_duplicate_node(node);
3348         }
3349
3350         mode = get_type_mode(res_type);
3351         if (! mode_is_float(mode)) {
3352                 return be_duplicate_node(node);
3353         }
3354
3355         assert(get_method_n_ress(tp) == 1);
3356
3357         pn_ret_val = get_Proj_proj(ret_val);
3358         pn_ret_mem = get_Proj_proj(ret_mem);
3359
3360         /* get the Barrier */
3361         barrier = get_Proj_pred(ret_val);
3362
3363         /* get result input of the Barrier */
3364         ret_val     = get_irn_n(barrier, pn_ret_val);
3365         new_ret_val = be_transform_node(ret_val);
3366
3367         /* get memory input of the Barrier */
3368         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3369         new_ret_mem = be_transform_node(ret_mem);
3370
3371         frame = get_irg_frame(irg);
3372
3373         dbgi  = get_irn_dbg_info(barrier);
3374         block = be_transform_node(get_nodes_block(barrier));
3375
3376         noreg = ia32_new_NoReg_gp(env_cg);
3377
3378         /* store xmm0 onto stack */
3379         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3380                                              new_ret_mem, new_ret_val);
3381         set_ia32_ls_mode(sse_store, mode);
3382         set_ia32_op_type(sse_store, ia32_AddrModeD);
3383         set_ia32_use_frame(sse_store);
3384
3385         /* load into x87 register */
3386         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3387         set_ia32_op_type(fld, ia32_AddrModeS);
3388         set_ia32_use_frame(fld);
3389
3390         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3391         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3392
3393         /* create a new barrier */
3394         arity = get_irn_arity(barrier);
3395         in = alloca(arity * sizeof(in[0]));
3396         for (i = 0; i < arity; ++i) {
3397                 ir_node *new_in;
3398
3399                 if (i == pn_ret_val) {
3400                         new_in = fld;
3401                 } else if (i == pn_ret_mem) {
3402                         new_in = mproj;
3403                 } else {
3404                         ir_node *in = get_irn_n(barrier, i);
3405                         new_in = be_transform_node(in);
3406                 }
3407                 in[i] = new_in;
3408         }
3409
3410         new_barrier = new_ir_node(dbgi, irg, block,
3411                                   get_irn_op(barrier), get_irn_mode(barrier),
3412                                   arity, in);
3413         copy_node_attr(barrier, new_barrier);
3414         be_duplicate_deps(barrier, new_barrier);
3415         be_set_transformed_node(barrier, new_barrier);
3416         mark_irn_visited(barrier);
3417
3418         /* transform normally */
3419         return be_duplicate_node(node);
3420 }
3421
3422 /**
3423  * Transform a be_AddSP into an ia32_SubSP.
3424  */
3425 static ir_node *gen_be_AddSP(ir_node *node)
3426 {
3427         ir_node  *src_block = get_nodes_block(node);
3428         ir_node  *new_block = be_transform_node(src_block);
3429         ir_node  *sz        = get_irn_n(node, be_pos_AddSP_size);
3430         ir_node  *sp        = get_irn_n(node, be_pos_AddSP_old_sp);
3431         ir_graph *irg       = current_ir_graph;
3432         dbg_info *dbgi      = get_irn_dbg_info(node);
3433         ir_node  *new_node;
3434         ia32_address_mode_t  am;
3435         ia32_address_t      *addr = &am.addr;
3436         match_flags_t        flags = 0;
3437
3438         match_arguments(&am, src_block, sp, sz, flags);
3439
3440         new_node = new_rd_ia32_SubSP(dbgi, irg, new_block, addr->base, addr->index,
3441                                      addr->mem, am.new_op1, am.new_op2);
3442         set_am_attributes(new_node, &am);
3443         /* we can't use source address mode anymore when using immediates */
3444         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3445                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3446         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3447
3448         new_node = fix_mem_proj(new_node, &am);
3449
3450         return new_node;
3451 }
3452
3453 /**
3454  * Transform a be_SubSP into an ia32_AddSP
3455  */
3456 static ir_node *gen_be_SubSP(ir_node *node)
3457 {
3458         ir_node  *src_block = get_nodes_block(node);
3459         ir_node  *new_block = be_transform_node(src_block);
3460         ir_node  *sz        = get_irn_n(node, be_pos_SubSP_size);
3461         ir_node  *sp        = get_irn_n(node, be_pos_SubSP_old_sp);
3462         ir_graph *irg       = current_ir_graph;
3463         dbg_info *dbgi      = get_irn_dbg_info(node);
3464         ir_node  *new_node;
3465         ia32_address_mode_t  am;
3466         ia32_address_t      *addr = &am.addr;
3467         match_flags_t        flags = 0;
3468
3469         match_arguments(&am, src_block, sp, sz, flags);
3470
3471         new_node = new_rd_ia32_AddSP(dbgi, irg, new_block, addr->base, addr->index,
3472                                      addr->mem, am.new_op1, am.new_op2);
3473         set_am_attributes(new_node, &am);
3474         /* we can't use source address mode anymore when using immediates */
3475         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3476                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3477         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3478
3479         new_node = fix_mem_proj(new_node, &am);
3480
3481         return new_node;
3482 }
3483
3484 /**
3485  * This function just sets the register for the Unknown node
3486  * as this is not done during register allocation because Unknown
3487  * is an "ignore" node.
3488  */
3489 static ir_node *gen_Unknown(ir_node *node) {
3490         ir_mode *mode = get_irn_mode(node);
3491
3492         if (mode_is_float(mode)) {
3493                 if (USE_SSE2(env_cg)) {
3494                         return ia32_new_Unknown_xmm(env_cg);
3495                 } else {
3496                         /* Unknown nodes are buggy in x87 sim, use zero for now... */
3497                         ir_graph *irg   = current_ir_graph;
3498                         dbg_info *dbgi  = get_irn_dbg_info(node);
3499                         ir_node  *block = get_irg_start_block(irg);
3500                         return new_rd_ia32_vfldz(dbgi, irg, block);
3501                 }
3502         } else if (mode_needs_gp_reg(mode)) {
3503                 return ia32_new_Unknown_gp(env_cg);
3504         } else {
3505                 assert(0 && "unsupported Unknown-Mode");
3506         }
3507
3508         return NULL;
3509 }
3510
3511 /**
3512  * Change some phi modes
3513  */
3514 static ir_node *gen_Phi(ir_node *node) {
3515         ir_node  *block = be_transform_node(get_nodes_block(node));
3516         ir_graph *irg   = current_ir_graph;
3517         dbg_info *dbgi  = get_irn_dbg_info(node);
3518         ir_mode  *mode  = get_irn_mode(node);
3519         ir_node  *phi;
3520
3521         if(mode_needs_gp_reg(mode)) {
3522                 /* we shouldn't have any 64bit stuff around anymore */
3523                 assert(get_mode_size_bits(mode) <= 32);
3524                 /* all integer operations are on 32bit registers now */
3525                 mode = mode_Iu;
3526         } else if(mode_is_float(mode)) {
3527                 if (USE_SSE2(env_cg)) {
3528                         mode = mode_xmm;
3529                 } else {
3530                         mode = mode_vfp;
3531                 }
3532         }
3533
3534         /* phi nodes allow loops, so we use the old arguments for now
3535          * and fix this later */
3536         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3537                           get_irn_in(node) + 1);
3538         copy_node_attr(node, phi);
3539         be_duplicate_deps(node, phi);
3540
3541         be_set_transformed_node(node, phi);
3542         be_enqueue_preds(node);
3543
3544         return phi;
3545 }
3546
3547 /**
3548  * Transform IJmp
3549  */
3550 static ir_node *gen_IJmp(ir_node *node) {
3551         /* TODO: support AM */
3552         return gen_unop(node, get_IJmp_target(node), new_rd_ia32_IJmp);
3553 }
3554
3555
3556 /**********************************************************************
3557  *  _                                _                   _
3558  * | |                              | |                 | |
3559  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3560  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3561  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3562  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3563  *
3564  **********************************************************************/
3565
3566 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3567
3568 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3569                                      ir_node *mem);
3570
3571 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3572                                       ir_node *val, ir_node *mem);
3573
3574 /**
3575  * Transforms a lowered Load into a "real" one.
3576  */
3577 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3578 {
3579         ir_node  *block   = be_transform_node(get_nodes_block(node));
3580         ir_node  *ptr     = get_irn_n(node, 0);
3581         ir_node  *new_ptr = be_transform_node(ptr);
3582         ir_node  *mem     = get_irn_n(node, 1);
3583         ir_node  *new_mem = be_transform_node(mem);
3584         ir_graph *irg     = current_ir_graph;
3585         dbg_info *dbgi    = get_irn_dbg_info(node);
3586         ir_mode  *mode    = get_ia32_ls_mode(node);
3587         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3588         ir_node  *new_op;
3589
3590         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3591
3592         set_ia32_op_type(new_op, ia32_AddrModeS);
3593         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
3594         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
3595         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3596         if (is_ia32_am_sc_sign(node))
3597                 set_ia32_am_sc_sign(new_op);
3598         set_ia32_ls_mode(new_op, mode);
3599         if (is_ia32_use_frame(node)) {
3600                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3601                 set_ia32_use_frame(new_op);
3602         }
3603
3604         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3605
3606         return new_op;
3607 }
3608
3609 /**
3610  * Transforms a lowered Store into a "real" one.
3611  */
3612 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3613 {
3614         ir_node  *block   = be_transform_node(get_nodes_block(node));
3615         ir_node  *ptr     = get_irn_n(node, 0);
3616         ir_node  *new_ptr = be_transform_node(ptr);
3617         ir_node  *val     = get_irn_n(node, 1);
3618         ir_node  *new_val = be_transform_node(val);
3619         ir_node  *mem     = get_irn_n(node, 2);
3620         ir_node  *new_mem = be_transform_node(mem);
3621         ir_graph *irg     = current_ir_graph;
3622         dbg_info *dbgi    = get_irn_dbg_info(node);
3623         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3624         ir_mode  *mode    = get_ia32_ls_mode(node);
3625         ir_node  *new_op;
3626         long     am_offs;
3627
3628         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3629
3630         am_offs = get_ia32_am_offs_int(node);
3631         add_ia32_am_offs_int(new_op, am_offs);
3632
3633         set_ia32_op_type(new_op, ia32_AddrModeD);
3634         set_ia32_ls_mode(new_op, mode);
3635         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3636         set_ia32_use_frame(new_op);
3637
3638         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3639
3640         return new_op;
3641 }
3642
3643
3644 /**
3645  * Transforms an ia32_l_XXX into a "real" XXX node
3646  *
3647  * @param node   The node to transform
3648  * @return the created ia32 XXX node
3649  */
3650 #define GEN_LOWERED_OP(op)                                                \
3651         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3652                 return gen_binop(node, get_binop_left(node),                      \
3653                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3654         }
3655
3656 #define GEN_LOWERED_x87_OP(op)                                                 \
3657         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3658                 ir_node *new_op;                                                       \
3659                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3660                                              get_binop_right(node), new_rd_ia32_##op, 0); \
3661                 return new_op;                                                         \
3662         }
3663
3664 #define GEN_LOWERED_SHIFT_OP(l_op, op)                                         \
3665         static ir_node *gen_ia32_##l_op(ir_node *node) {                           \
3666                 return gen_shift_binop(node, get_irn_n(node, 0),                       \
3667                                        get_irn_n(node, 1), new_rd_ia32_##op);          \
3668         }
3669
3670 GEN_LOWERED_x87_OP(vfprem)
3671 GEN_LOWERED_x87_OP(vfmul)
3672 GEN_LOWERED_x87_OP(vfsub)
3673 GEN_LOWERED_SHIFT_OP(l_ShlDep, Shl)
3674 GEN_LOWERED_SHIFT_OP(l_ShrDep, Shr)
3675 GEN_LOWERED_SHIFT_OP(l_Sar,    Sar)
3676 GEN_LOWERED_SHIFT_OP(l_SarDep, Sar)
3677
3678 static ir_node *gen_ia32_l_Add(ir_node *node) {
3679         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3680         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3681         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add, 1);
3682
3683         if(is_Proj(lowered)) {
3684                 lowered = get_Proj_pred(lowered);
3685         } else {
3686                 assert(is_ia32_Add(lowered));
3687                 set_irn_mode(lowered, mode_T);
3688         }
3689
3690         return lowered;
3691 }
3692
3693 static ir_node *gen_ia32_l_Adc(ir_node *node) {
3694         ir_node  *src_block = get_nodes_block(node);
3695         ir_node  *block     = be_transform_node(src_block);
3696         ir_node  *op1       = get_irn_n(node, n_ia32_l_Adc_left);
3697         ir_node  *op2       = get_irn_n(node, n_ia32_l_Adc_right);
3698         ir_node  *flags     = get_irn_n(node, n_ia32_l_Adc_eflags);
3699         ir_node  *new_flags = be_transform_node(flags);
3700         ir_graph *irg       = current_ir_graph;
3701         dbg_info *dbgi      = get_irn_dbg_info(node);
3702         ir_node  *new_node;
3703         ia32_address_mode_t  am;
3704         ia32_address_t      *addr = &am.addr;
3705
3706         match_arguments(&am, src_block, op1, op2, match_commutative);
3707
3708         new_node = new_rd_ia32_Adc(dbgi, irg, block, addr->base, addr->index,
3709                                    addr->mem, am.new_op1, am.new_op2, new_flags);
3710         set_am_attributes(new_node, &am);
3711         /* we can't use source address mode anymore when using immediates */
3712         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3713                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3714         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3715
3716         new_node = fix_mem_proj(new_node, &am);
3717
3718         return new_node;
3719 }
3720
3721 /**
3722  * Transforms an ia32_l_Neg into a "real" ia32_Neg node
3723  *
3724  * @param node   The node to transform
3725  * @return the created ia32 Neg node
3726  */
3727 static ir_node *gen_ia32_l_Neg(ir_node *node) {
3728         return gen_unop(node, get_unop_op(node), new_rd_ia32_Neg);
3729 }
3730
3731 /**
3732  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
3733  *
3734  * @param node   The node to transform
3735  * @return the created ia32 vfild node
3736  */
3737 static ir_node *gen_ia32_l_vfild(ir_node *node) {
3738         return gen_lowered_Load(node, new_rd_ia32_vfild);
3739 }
3740
3741 /**
3742  * Transforms an ia32_l_Load into a "real" ia32_Load node
3743  *
3744  * @param node   The node to transform
3745  * @return the created ia32 Load node
3746  */
3747 static ir_node *gen_ia32_l_Load(ir_node *node) {
3748         return gen_lowered_Load(node, new_rd_ia32_Load);
3749 }
3750
3751 /**
3752  * Transforms an ia32_l_Store into a "real" ia32_Store node
3753  *
3754  * @param node   The node to transform
3755  * @return the created ia32 Store node
3756  */
3757 static ir_node *gen_ia32_l_Store(ir_node *node) {
3758         return gen_lowered_Store(node, new_rd_ia32_Store);
3759 }
3760
3761 /**
3762  * Transforms a l_vfist into a "real" vfist node.
3763  *
3764  * @param node   The node to transform
3765  * @return the created ia32 vfist node
3766  */
3767 static ir_node *gen_ia32_l_vfist(ir_node *node) {
3768         ir_node  *block      = be_transform_node(get_nodes_block(node));
3769         ir_node  *ptr        = get_irn_n(node, 0);
3770         ir_node  *new_ptr    = be_transform_node(ptr);
3771         ir_node  *val        = get_irn_n(node, 1);
3772         ir_node  *new_val    = be_transform_node(val);
3773         ir_node  *mem        = get_irn_n(node, 2);
3774         ir_node  *new_mem    = be_transform_node(mem);
3775         ir_graph *irg        = current_ir_graph;
3776         dbg_info *dbgi       = get_irn_dbg_info(node);
3777         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3778         ir_mode  *mode       = get_ia32_ls_mode(node);
3779         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
3780         ir_node  *new_op;
3781         long     am_offs;
3782
3783         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_mem,
3784                                    new_val, trunc_mode);
3785
3786         am_offs = get_ia32_am_offs_int(node);
3787         add_ia32_am_offs_int(new_op, am_offs);
3788
3789         set_ia32_op_type(new_op, ia32_AddrModeD);
3790         set_ia32_ls_mode(new_op, mode);
3791         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3792         set_ia32_use_frame(new_op);
3793
3794         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3795
3796         return new_op;
3797 }
3798
3799 /**
3800  * Transforms a l_vfdiv into a "real" vfdiv node.
3801  *
3802  * @param env   The transformation environment
3803  * @return the created ia32 vfdiv node
3804  */
3805 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3806         ir_node  *block     = be_transform_node(get_nodes_block(node));
3807         ir_node  *left      = get_binop_left(node);
3808         ir_node  *new_left  = be_transform_node(left);
3809         ir_node  *right     = get_binop_right(node);
3810         ir_node  *new_right = be_transform_node(right);
3811         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3812         ir_graph *irg       = current_ir_graph;
3813         dbg_info *dbgi      = get_irn_dbg_info(node);
3814         ir_node  *fpcw      = get_fpcw();
3815         ir_node  *vfdiv;
3816
3817         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_NoMem(),
3818                                   new_left, new_right, fpcw);
3819         clear_ia32_commutative(vfdiv);
3820
3821         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3822
3823         return vfdiv;
3824 }
3825
3826 /**
3827  * Transforms a l_MulS into a "real" MulS node.
3828  *
3829  * @param env   The transformation environment
3830  * @return the created ia32 Mul node
3831  */
3832 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3833         ir_node  *block     = be_transform_node(get_nodes_block(node));
3834         ir_node  *left      = get_binop_left(node);
3835         ir_node  *new_left  = be_transform_node(left);
3836         ir_node  *right     = get_binop_right(node);
3837         ir_node  *new_right = be_transform_node(right);
3838         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3839         ir_graph *irg       = current_ir_graph;
3840         dbg_info *dbgi      = get_irn_dbg_info(node);
3841
3842         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3843         /* and then skip the result Proj, because all needed Projs are already there. */
3844         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_NoMem(),
3845                                         new_left, new_right);
3846         clear_ia32_commutative(muls);
3847
3848         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3849
3850         return muls;
3851 }
3852
3853 /**
3854  * Transforms a l_IMulS into a "real" IMul1OPS node.
3855  *
3856  * @param env   The transformation environment
3857  * @return the created ia32 IMul1OP node
3858  */
3859 static ir_node *gen_ia32_l_IMul(ir_node *node) {
3860         ir_node  *block     = be_transform_node(get_nodes_block(node));
3861         ir_node  *left      = get_binop_left(node);
3862         ir_node  *new_left  = be_transform_node(left);
3863         ir_node  *right     = get_binop_right(node);
3864         ir_node  *new_right = be_transform_node(right);
3865         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3866         ir_graph *irg       = current_ir_graph;
3867         dbg_info *dbgi      = get_irn_dbg_info(node);
3868
3869         /* l_IMul is already a mode_T node, so we create the IMul1OP in the normal way   */
3870         /* and then skip the result Proj, because all needed Projs are already there. */
3871         ir_node *muls = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg,
3872                                             new_NoMem(), new_left, new_right);
3873         clear_ia32_commutative(muls);
3874
3875         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3876
3877         return muls;
3878 }
3879
3880 static ir_node *gen_ia32_l_Sub(ir_node *node) {
3881         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_left);
3882         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_right);
3883         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub, 0);
3884
3885         if(is_Proj(lowered)) {
3886                 lowered = get_Proj_pred(lowered);
3887         } else {
3888                 assert(is_ia32_Sub(lowered));
3889                 set_irn_mode(lowered, mode_T);
3890         }
3891
3892         return lowered;
3893 }
3894
3895 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
3896         ir_node  *src_block = get_nodes_block(node);
3897         ir_node  *block     = be_transform_node(src_block);
3898         ir_node  *op1       = get_irn_n(node, n_ia32_l_Sbb_left);
3899         ir_node  *op2       = get_irn_n(node, n_ia32_l_Sbb_right);
3900         ir_node  *flags     = get_irn_n(node, n_ia32_l_Sbb_eflags);
3901         ir_node  *new_flags = be_transform_node(flags);
3902         ir_graph *irg       = current_ir_graph;
3903         dbg_info *dbgi      = get_irn_dbg_info(node);
3904         ir_node  *new_node;
3905         ia32_address_mode_t  am;
3906         ia32_address_t      *addr = &am.addr;
3907
3908         match_arguments(&am, src_block, op1, op2, match_commutative);
3909
3910         new_node = new_rd_ia32_Sbb(dbgi, irg, block, addr->base, addr->index,
3911                                    addr->mem, am.new_op1, am.new_op2, new_flags);
3912         set_am_attributes(new_node, &am);
3913         /* we can't use source address mode anymore when using immediates */
3914         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3915                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3916         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3917
3918         new_node = fix_mem_proj(new_node, &am);
3919
3920         return new_node;
3921 }
3922
3923 /**
3924  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3925  * op1 - target to be shifted
3926  * op2 - contains bits to be shifted into target
3927  * op3 - shift count
3928  * Only op3 can be an immediate.
3929  */
3930 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3931                                          ir_node *op2, ir_node *count)
3932 {
3933         ir_node  *block     = be_transform_node(get_nodes_block(node));
3934         ir_node  *new_op    = NULL;
3935         ir_graph *irg       = current_ir_graph;
3936         dbg_info *dbgi      = get_irn_dbg_info(node);
3937         ir_node  *new_op1   = be_transform_node(op1);
3938         ir_node  *new_op2   = be_transform_node(op2);
3939         ir_node  *new_count = create_immediate_or_transform(count, 'I');
3940
3941         /* TODO proper AM support */
3942
3943         if (is_ia32_l_ShlD(node))
3944                 new_op = new_rd_ia32_ShlD(dbgi, irg, block, new_op1, new_op2, new_count);
3945         else
3946                 new_op = new_rd_ia32_ShrD(dbgi, irg, block, new_op1, new_op2, new_count);
3947
3948         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3949
3950         return new_op;
3951 }
3952
3953 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3954         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3955                                         get_irn_n(node, 1), get_irn_n(node, 2));
3956 }
3957
3958 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3959         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3960                                         get_irn_n(node, 1), get_irn_n(node, 2));
3961 }
3962
3963 /**
3964  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3965  */
3966 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3967         ir_node         *block   = be_transform_node(get_nodes_block(node));
3968         ir_node         *val     = get_irn_n(node, 1);
3969         ir_node         *new_val = be_transform_node(val);
3970         ia32_code_gen_t *cg      = env_cg;
3971         ir_node         *res     = NULL;
3972         ir_graph        *irg     = current_ir_graph;
3973         dbg_info        *dbgi;
3974         ir_node         *noreg, *new_ptr, *new_mem;
3975         ir_node         *ptr, *mem;
3976
3977         if (USE_SSE2(cg)) {
3978                 return new_val;
3979         }
3980
3981         mem     = get_irn_n(node, 2);
3982         new_mem = be_transform_node(mem);
3983         ptr     = get_irn_n(node, 0);
3984         new_ptr = be_transform_node(ptr);
3985         noreg   = ia32_new_NoReg_gp(cg);
3986         dbgi    = get_irn_dbg_info(node);
3987
3988         /* Store x87 -> MEM */
3989         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_mem, new_val,
3990                                get_ia32_ls_mode(node));
3991         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3992         set_ia32_use_frame(res);
3993         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3994         set_ia32_op_type(res, ia32_AddrModeD);
3995
3996         /* Load MEM -> SSE */
3997         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res,
3998                                 get_ia32_ls_mode(node));
3999         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
4000         set_ia32_use_frame(res);
4001         set_ia32_op_type(res, ia32_AddrModeS);
4002         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
4003
4004         return res;
4005 }
4006
4007 /**
4008  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
4009  */
4010 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
4011         ir_node         *block   = be_transform_node(get_nodes_block(node));
4012         ir_node         *val     = get_irn_n(node, 1);
4013         ir_node         *new_val = be_transform_node(val);
4014         ia32_code_gen_t *cg      = env_cg;
4015         ir_graph        *irg     = current_ir_graph;
4016         ir_node         *res     = NULL;
4017         ir_entity       *fent    = get_ia32_frame_ent(node);
4018         ir_mode         *lsmode  = get_ia32_ls_mode(node);
4019         int             offs     = 0;
4020         ir_node         *noreg, *new_ptr, *new_mem;
4021         ir_node         *ptr, *mem;
4022         dbg_info        *dbgi;
4023
4024         if (! USE_SSE2(cg)) {
4025                 /* SSE unit is not used -> skip this node. */
4026                 return new_val;
4027         }
4028
4029         ptr     = get_irn_n(node, 0);
4030         new_ptr = be_transform_node(ptr);
4031         mem     = get_irn_n(node, 2);
4032         new_mem = be_transform_node(mem);
4033         noreg   = ia32_new_NoReg_gp(cg);
4034         dbgi    = get_irn_dbg_info(node);
4035
4036         /* Store SSE -> MEM */
4037         if (is_ia32_xLoad(skip_Proj(new_val))) {
4038                 ir_node *ld = skip_Proj(new_val);
4039
4040                 /* we can vfld the value directly into the fpu */
4041                 fent = get_ia32_frame_ent(ld);
4042                 ptr  = get_irn_n(ld, 0);
4043                 offs = get_ia32_am_offs_int(ld);
4044         } else {
4045                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_mem,
4046                                          new_val);
4047                 set_ia32_frame_ent(res, fent);
4048                 set_ia32_use_frame(res);
4049                 set_ia32_ls_mode(res, lsmode);
4050                 set_ia32_op_type(res, ia32_AddrModeD);
4051                 mem = res;
4052         }
4053
4054         /* Load MEM -> x87 */
4055         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
4056         set_ia32_frame_ent(res, fent);
4057         set_ia32_use_frame(res);
4058         add_ia32_am_offs_int(res, offs);
4059         set_ia32_op_type(res, ia32_AddrModeS);
4060         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
4061
4062         return res;
4063 }
4064
4065 /*********************************************************
4066  *                  _             _      _
4067  *                 (_)           | |    (_)
4068  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
4069  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
4070  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
4071  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
4072  *
4073  *********************************************************/
4074
4075 /**
4076  * the BAD transformer.
4077  */
4078 static ir_node *bad_transform(ir_node *node) {
4079         panic("No transform function for %+F available.\n", node);
4080         return NULL;
4081 }
4082
4083 /**
4084  * Transform the Projs of an AddSP.
4085  */
4086 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4087         ir_node  *block    = be_transform_node(get_nodes_block(node));
4088         ir_node  *pred     = get_Proj_pred(node);
4089         ir_node  *new_pred = be_transform_node(pred);
4090         ir_graph *irg      = current_ir_graph;
4091         dbg_info *dbgi     = get_irn_dbg_info(node);
4092         long     proj      = get_Proj_proj(node);
4093
4094         if (proj == pn_be_AddSP_sp) {
4095                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4096                                            pn_ia32_SubSP_stack);
4097                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4098                 return res;
4099         } else if(proj == pn_be_AddSP_res) {
4100                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4101                                    pn_ia32_SubSP_addr);
4102         } else if (proj == pn_be_AddSP_M) {
4103                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4104         }
4105
4106         assert(0);
4107         return new_rd_Unknown(irg, get_irn_mode(node));
4108 }
4109
4110 /**
4111  * Transform the Projs of a SubSP.
4112  */
4113 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4114         ir_node  *block    = be_transform_node(get_nodes_block(node));
4115         ir_node  *pred     = get_Proj_pred(node);
4116         ir_node  *new_pred = be_transform_node(pred);
4117         ir_graph *irg      = current_ir_graph;
4118         dbg_info *dbgi     = get_irn_dbg_info(node);
4119         long     proj      = get_Proj_proj(node);
4120
4121         if (proj == pn_be_SubSP_sp) {
4122                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4123                                            pn_ia32_AddSP_stack);
4124                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4125                 return res;
4126         } else if (proj == pn_be_SubSP_M) {
4127                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4128         }
4129
4130         assert(0);
4131         return new_rd_Unknown(irg, get_irn_mode(node));
4132 }
4133
4134 /**
4135  * Transform and renumber the Projs from a Load.
4136  */
4137 static ir_node *gen_Proj_Load(ir_node *node) {
4138         ir_node  *new_pred;
4139         ir_node  *block    = be_transform_node(get_nodes_block(node));
4140         ir_node  *pred     = get_Proj_pred(node);
4141         ir_graph *irg      = current_ir_graph;
4142         dbg_info *dbgi     = get_irn_dbg_info(node);
4143         long     proj      = get_Proj_proj(node);
4144
4145
4146         /* loads might be part of source address mode matches, so we don't
4147            transform the ProjMs yet (with the exception of loads whose result is
4148            not used)
4149          */
4150         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4151                 ir_node *res;
4152
4153                 assert(pn_ia32_Load_M == 1); /* convention: mem-result of Source-AM
4154                                                                                 nodes is 1 */
4155                 /* this is needed, because sometimes we have loops that are only
4156                    reachable through the ProjM */
4157                 be_enqueue_preds(node);
4158                 /* do it in 2 steps, to silence firm verifier */
4159                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4160                 set_Proj_proj(res, pn_ia32_Load_M);
4161                 return res;
4162         }
4163
4164         /* renumber the proj */
4165         new_pred = be_transform_node(pred);
4166         if (is_ia32_Load(new_pred)) {
4167                 if (proj == pn_Load_res) {
4168                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4169                                            pn_ia32_Load_res);
4170                 } else if (proj == pn_Load_M) {
4171                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4172                                            pn_ia32_Load_M);
4173                 }
4174         } else if(is_ia32_Conv_I2I(new_pred)) {
4175                 set_irn_mode(new_pred, mode_T);
4176                 if (proj == pn_Load_res) {
4177                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4178                 } else if (proj == pn_Load_M) {
4179                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4180                 }
4181         } else if (is_ia32_xLoad(new_pred)) {
4182                 if (proj == pn_Load_res) {
4183                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm,
4184                                            pn_ia32_xLoad_res);
4185                 } else if (proj == pn_Load_M) {
4186                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4187                                            pn_ia32_xLoad_M);
4188                 }
4189         } else if (is_ia32_vfld(new_pred)) {
4190                 if (proj == pn_Load_res) {
4191                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp,
4192                                            pn_ia32_vfld_res);
4193                 } else if (proj == pn_Load_M) {
4194                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4195                                            pn_ia32_vfld_M);
4196                 }
4197         } else {
4198                 /* can happen for ProJMs when source address mode happened for the
4199                    node */
4200
4201                 /* however it should not be the result proj, as that would mean the
4202                    load had multiple users and should not have been used for
4203                    SourceAM */
4204                 if(proj != pn_Load_M) {
4205                         panic("internal error: transformed node not a Load");
4206                 }
4207                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4208         }
4209
4210         assert(0);
4211         return new_rd_Unknown(irg, get_irn_mode(node));
4212 }
4213
4214 /**
4215  * Transform and renumber the Projs from a DivMod like instruction.
4216  */
4217 static ir_node *gen_Proj_DivMod(ir_node *node) {
4218         ir_node  *block    = be_transform_node(get_nodes_block(node));
4219         ir_node  *pred     = get_Proj_pred(node);
4220         ir_node  *new_pred = be_transform_node(pred);
4221         ir_graph *irg      = current_ir_graph;
4222         dbg_info *dbgi     = get_irn_dbg_info(node);
4223         ir_mode  *mode     = get_irn_mode(node);
4224         long     proj      = get_Proj_proj(node);
4225
4226         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4227
4228         switch (get_irn_opcode(pred)) {
4229         case iro_Div:
4230                 switch (proj) {
4231                 case pn_Div_M:
4232                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4233                 case pn_Div_res:
4234                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4235                 default:
4236                         break;
4237                 }
4238                 break;
4239         case iro_Mod:
4240                 switch (proj) {
4241                 case pn_Mod_M:
4242                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4243                 case pn_Mod_res:
4244                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4245                 default:
4246                         break;
4247                 }
4248                 break;
4249         case iro_DivMod:
4250                 switch (proj) {
4251                 case pn_DivMod_M:
4252                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4253                 case pn_DivMod_res_div:
4254                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4255                 case pn_DivMod_res_mod:
4256                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4257                 default:
4258                         break;
4259                 }
4260                 break;
4261         default:
4262                 break;
4263         }
4264
4265         assert(0);
4266         return new_rd_Unknown(irg, mode);
4267 }
4268
4269 /**
4270  * Transform and renumber the Projs from a CopyB.
4271  */
4272 static ir_node *gen_Proj_CopyB(ir_node *node) {
4273         ir_node  *block    = be_transform_node(get_nodes_block(node));
4274         ir_node  *pred     = get_Proj_pred(node);
4275         ir_node  *new_pred = be_transform_node(pred);
4276         ir_graph *irg      = current_ir_graph;
4277         dbg_info *dbgi     = get_irn_dbg_info(node);
4278         ir_mode  *mode     = get_irn_mode(node);
4279         long     proj      = get_Proj_proj(node);
4280
4281         switch(proj) {
4282         case pn_CopyB_M_regular:
4283                 if (is_ia32_CopyB_i(new_pred)) {
4284                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4285                 } else if (is_ia32_CopyB(new_pred)) {
4286                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4287                 }
4288                 break;
4289         default:
4290                 break;
4291         }
4292
4293         assert(0);
4294         return new_rd_Unknown(irg, mode);
4295 }
4296
4297 /**
4298  * Transform and renumber the Projs from a vfdiv.
4299  */
4300 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
4301         ir_node  *block    = be_transform_node(get_nodes_block(node));
4302         ir_node  *pred     = get_Proj_pred(node);
4303         ir_node  *new_pred = be_transform_node(pred);
4304         ir_graph *irg      = current_ir_graph;
4305         dbg_info *dbgi     = get_irn_dbg_info(node);
4306         ir_mode  *mode     = get_irn_mode(node);
4307         long     proj      = get_Proj_proj(node);
4308
4309         switch (proj) {
4310         case pn_ia32_l_vfdiv_M:
4311                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4312         case pn_ia32_l_vfdiv_res:
4313                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4314         default:
4315                 assert(0);
4316         }
4317
4318         return new_rd_Unknown(irg, mode);
4319 }
4320
4321 /**
4322  * Transform and renumber the Projs from a Quot.
4323  */
4324 static ir_node *gen_Proj_Quot(ir_node *node) {
4325         ir_node  *block    = be_transform_node(get_nodes_block(node));
4326         ir_node  *pred     = get_Proj_pred(node);
4327         ir_node  *new_pred = be_transform_node(pred);
4328         ir_graph *irg      = current_ir_graph;
4329         dbg_info *dbgi     = get_irn_dbg_info(node);
4330         ir_mode  *mode     = get_irn_mode(node);
4331         long     proj      = get_Proj_proj(node);
4332
4333         switch(proj) {
4334         case pn_Quot_M:
4335                 if (is_ia32_xDiv(new_pred)) {
4336                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4337                 } else if (is_ia32_vfdiv(new_pred)) {
4338                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4339                 }
4340                 break;
4341         case pn_Quot_res:
4342                 if (is_ia32_xDiv(new_pred)) {
4343                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4344                 } else if (is_ia32_vfdiv(new_pred)) {
4345                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4346                 }
4347                 break;
4348         default:
4349                 break;
4350         }
4351
4352         assert(0);
4353         return new_rd_Unknown(irg, mode);
4354 }
4355
4356 /**
4357  * Transform the Thread Local Storage Proj.
4358  */
4359 static ir_node *gen_Proj_tls(ir_node *node) {
4360         ir_node  *block = be_transform_node(get_nodes_block(node));
4361         ir_graph *irg   = current_ir_graph;
4362         dbg_info *dbgi  = NULL;
4363         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4364
4365         return res;
4366 }
4367
4368 static ir_node *gen_be_Call(ir_node *node) {
4369         ir_node *res = be_duplicate_node(node);
4370         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4371
4372         return res;
4373 }
4374
4375 static ir_node *gen_be_IncSP(ir_node *node) {
4376         ir_node *res = be_duplicate_node(node);
4377         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4378
4379         return res;
4380 }
4381
4382 /**
4383  * Transform the Projs from a be_Call.
4384  */
4385 static ir_node *gen_Proj_be_Call(ir_node *node) {
4386         ir_node  *block       = be_transform_node(get_nodes_block(node));
4387         ir_node  *call        = get_Proj_pred(node);
4388         ir_node  *new_call    = be_transform_node(call);
4389         ir_graph *irg         = current_ir_graph;
4390         dbg_info *dbgi        = get_irn_dbg_info(node);
4391         ir_type  *method_type = be_Call_get_type(call);
4392         int       n_res       = get_method_n_ress(method_type);
4393         long      proj        = get_Proj_proj(node);
4394         ir_mode  *mode        = get_irn_mode(node);
4395         ir_node  *sse_load;
4396         const arch_register_class_t *cls;
4397
4398         /* The following is kinda tricky: If we're using SSE, then we have to
4399          * move the result value of the call in floating point registers to an
4400          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4401          * after the call, we have to make sure to correctly make the
4402          * MemProj and the result Proj use these 2 nodes
4403          */
4404         if (proj == pn_be_Call_M_regular) {
4405                 // get new node for result, are we doing the sse load/store hack?
4406                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4407                 ir_node *call_res_new;
4408                 ir_node *call_res_pred = NULL;
4409
4410                 if (call_res != NULL) {
4411                         call_res_new  = be_transform_node(call_res);
4412                         call_res_pred = get_Proj_pred(call_res_new);
4413                 }
4414
4415                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4416                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4417                                            pn_be_Call_M_regular);
4418                 } else {
4419                         assert(is_ia32_xLoad(call_res_pred));
4420                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4421                                            pn_ia32_xLoad_M);
4422                 }
4423         }
4424         if (USE_SSE2(env_cg) && proj >= pn_be_Call_first_res
4425                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)
4426                         && USE_SSE2(env_cg)) {
4427                 ir_node *fstp;
4428                 ir_node *frame = get_irg_frame(irg);
4429                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4430                 //ir_node *p;
4431                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4432                 ir_node *call_res;
4433
4434                 /* in case there is no memory output: create one to serialize the copy
4435                    FPU -> SSE */
4436                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4437                                        pn_be_Call_M_regular);
4438                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4439                                        pn_be_Call_first_res);
4440
4441                 /* store st(0) onto stack */
4442                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4443                                         call_res, mode);
4444                 set_ia32_op_type(fstp, ia32_AddrModeD);
4445                 set_ia32_use_frame(fstp);
4446
4447                 /* load into SSE register */
4448                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4449                                              mode);
4450                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4451                 set_ia32_use_frame(sse_load);
4452
4453                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4454                                        pn_ia32_xLoad_res);
4455
4456                 return sse_load;
4457         }
4458
4459         /* transform call modes */
4460         if (mode_is_data(mode)) {
4461                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4462                 mode = cls->mode;
4463         }
4464
4465         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4466 }
4467
4468 /**
4469  * Transform the Projs from a Cmp.
4470  */
4471 static ir_node *gen_Proj_Cmp(ir_node *node)
4472 {
4473         /* normally Cmps are processed when looking at Cond nodes, but this case
4474          * can happen in complicated Psi conditions */
4475         dbg_info *dbgi      = get_irn_dbg_info(node);
4476         ir_node  *block     = get_nodes_block(node);
4477         ir_node  *new_block = be_transform_node(block);
4478         ir_node  *cmp       = get_Proj_pred(node);
4479         ir_node  *new_cmp   = be_transform_node(cmp);
4480         long      pnc       = get_Proj_proj(node);
4481         ir_node  *res;
4482
4483         res = create_set_32bit(dbgi, new_block, new_cmp, pnc, node);
4484
4485         return res;
4486 }
4487
4488 /**
4489  * Transform and potentially renumber Proj nodes.
4490  */
4491 static ir_node *gen_Proj(ir_node *node) {
4492         ir_graph *irg  = current_ir_graph;
4493         dbg_info *dbgi = get_irn_dbg_info(node);
4494         ir_node  *pred = get_Proj_pred(node);
4495         long     proj  = get_Proj_proj(node);
4496
4497         if (is_Store(pred)) {
4498                 if (proj == pn_Store_M) {
4499                         return be_transform_node(pred);
4500                 } else {
4501                         assert(0);
4502                         return new_r_Bad(irg);
4503                 }
4504         } else if (is_Load(pred)) {
4505                 return gen_Proj_Load(node);
4506         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4507                 return gen_Proj_DivMod(node);
4508         } else if (is_CopyB(pred)) {
4509                 return gen_Proj_CopyB(node);
4510         } else if (is_Quot(pred)) {
4511                 return gen_Proj_Quot(node);
4512         } else if (is_ia32_l_vfdiv(pred)) {
4513                 return gen_Proj_l_vfdiv(node);
4514         } else if (be_is_SubSP(pred)) {
4515                 return gen_Proj_be_SubSP(node);
4516         } else if (be_is_AddSP(pred)) {
4517                 return gen_Proj_be_AddSP(node);
4518         } else if (be_is_Call(pred)) {
4519                 return gen_Proj_be_Call(node);
4520         } else if (is_Cmp(pred)) {
4521                 return gen_Proj_Cmp(node);
4522         } else if (get_irn_op(pred) == op_Start) {
4523                 if (proj == pn_Start_X_initial_exec) {
4524                         ir_node *block = get_nodes_block(pred);
4525                         ir_node *jump;
4526
4527                         /* we exchange the ProjX with a jump */
4528                         block = be_transform_node(block);
4529                         jump  = new_rd_Jmp(dbgi, irg, block);
4530                         return jump;
4531                 }
4532                 if (node == be_get_old_anchor(anchor_tls)) {
4533                         return gen_Proj_tls(node);
4534                 }
4535 #ifdef FIRM_EXT_GRS
4536         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4537 #else
4538         } else {
4539 #endif
4540                 ir_node *new_pred = be_transform_node(pred);
4541                 ir_node *block    = be_transform_node(get_nodes_block(node));
4542                 ir_mode *mode     = get_irn_mode(node);
4543                 if (mode_needs_gp_reg(mode)) {
4544                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4545                                                        get_Proj_proj(node));
4546 #ifdef DEBUG_libfirm
4547                         new_proj->node_nr = node->node_nr;
4548 #endif
4549                         return new_proj;
4550                 }
4551         }
4552
4553         return be_duplicate_node(node);
4554 }
4555
4556 /**
4557  * Enters all transform functions into the generic pointer
4558  */
4559 static void register_transformers(void)
4560 {
4561         ir_op *op_Mulh;
4562
4563         /* first clear the generic function pointer for all ops */
4564         clear_irp_opcodes_generic_func();
4565
4566 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4567 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4568
4569         GEN(Add);
4570         GEN(Sub);
4571         GEN(Mul);
4572         GEN(And);
4573         GEN(Or);
4574         GEN(Eor);
4575
4576         GEN(Shl);
4577         GEN(Shr);
4578         GEN(Shrs);
4579         GEN(Rot);
4580
4581         GEN(Quot);
4582
4583         GEN(Div);
4584         GEN(Mod);
4585         GEN(DivMod);
4586
4587         GEN(Minus);
4588         GEN(Conv);
4589         GEN(Abs);
4590         GEN(Not);
4591
4592         GEN(Load);
4593         GEN(Store);
4594         GEN(Cond);
4595
4596         GEN(Cmp);
4597         GEN(ASM);
4598         GEN(CopyB);
4599         BAD(Mux);
4600         GEN(Psi);
4601         GEN(Proj);
4602         GEN(Phi);
4603         GEN(IJmp);
4604
4605         /* transform ops from intrinsic lowering */
4606         GEN(ia32_l_Add);
4607         GEN(ia32_l_Adc);
4608         GEN(ia32_l_Neg);
4609         GEN(ia32_l_Mul);
4610         GEN(ia32_l_IMul);
4611         GEN(ia32_l_ShlDep);
4612         GEN(ia32_l_ShrDep);
4613         GEN(ia32_l_Sar);
4614         GEN(ia32_l_SarDep);
4615         GEN(ia32_l_ShlD);
4616         GEN(ia32_l_ShrD);
4617         GEN(ia32_l_Sub);
4618         GEN(ia32_l_Sbb);
4619         GEN(ia32_l_vfdiv);
4620         GEN(ia32_l_vfprem);
4621         GEN(ia32_l_vfmul);
4622         GEN(ia32_l_vfsub);
4623         GEN(ia32_l_vfild);
4624         GEN(ia32_l_Load);
4625         GEN(ia32_l_vfist);
4626         GEN(ia32_l_Store);
4627         GEN(ia32_l_X87toSSE);
4628         GEN(ia32_l_SSEtoX87);
4629
4630         GEN(Const);
4631         GEN(SymConst);
4632         GEN(Unknown);
4633
4634         /* we should never see these nodes */
4635         BAD(Raise);
4636         BAD(Sel);
4637         BAD(InstOf);
4638         BAD(Cast);
4639         BAD(Free);
4640         BAD(Tuple);
4641         BAD(Id);
4642         //BAD(Bad);
4643         BAD(Confirm);
4644         BAD(Filter);
4645         BAD(CallBegin);
4646         BAD(EndReg);
4647         BAD(EndExcept);
4648
4649         /* handle generic backend nodes */
4650         GEN(be_FrameAddr);
4651         GEN(be_Call);
4652         GEN(be_IncSP);
4653         GEN(be_Return);
4654         GEN(be_AddSP);
4655         GEN(be_SubSP);
4656         GEN(be_Copy);
4657
4658         op_Mulh = get_op_Mulh();
4659         if (op_Mulh)
4660                 GEN(Mulh);
4661
4662 #undef GEN
4663 #undef BAD
4664 }
4665
4666 /**
4667  * Pre-transform all unknown and noreg nodes.
4668  */
4669 static void ia32_pretransform_node(void *arch_cg) {
4670         ia32_code_gen_t *cg = arch_cg;
4671
4672         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4673         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4674         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4675         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4676         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4677         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4678         get_fpcw();
4679 }
4680
4681 /**
4682  * Walker, checks if all ia32 nodes producing more than one result have
4683  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4684  */
4685 static void add_missing_keep_walker(ir_node *node, void *data)
4686 {
4687         int              n_outs, i;
4688         unsigned         found_projs = 0;
4689         const ir_edge_t *edge;
4690         ir_mode         *mode = get_irn_mode(node);
4691         ir_node         *last_keep;
4692         (void) data;
4693         if(mode != mode_T)
4694                 return;
4695         if(!is_ia32_irn(node))
4696                 return;
4697
4698         n_outs = get_ia32_n_res(node);
4699         if(n_outs <= 0)
4700                 return;
4701         if(is_ia32_SwitchJmp(node))
4702                 return;
4703
4704         assert(n_outs < (int) sizeof(unsigned) * 8);
4705         foreach_out_edge(node, edge) {
4706                 ir_node *proj = get_edge_src_irn(edge);
4707                 int      pn   = get_Proj_proj(proj);
4708
4709                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
4710                 found_projs |= 1 << pn;
4711         }
4712
4713
4714         /* are keeps missing? */
4715         last_keep = NULL;
4716         for(i = 0; i < n_outs; ++i) {
4717                 ir_node                     *block;
4718                 ir_node                     *in[1];
4719                 const arch_register_req_t   *req;
4720                 const arch_register_class_t *class;
4721
4722                 if(found_projs & (1 << i)) {
4723                         continue;
4724                 }
4725
4726                 req   = get_ia32_out_req(node, i);
4727                 class = req->cls;
4728                 if(class == NULL) {
4729                         continue;
4730                 }
4731                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
4732                         continue;
4733                 }
4734
4735                 block = get_nodes_block(node);
4736                 in[0] = new_r_Proj(current_ir_graph, block, node,
4737                                    arch_register_class_mode(class), i);
4738                 if(last_keep != NULL) {
4739                         be_Keep_add_node(last_keep, class, in[0]);
4740                 } else {
4741                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4742                         if(sched_is_scheduled(node)) {
4743                                 sched_add_after(node, last_keep);
4744                         }
4745                 }
4746         }
4747 }
4748
4749 /**
4750  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4751  * and keeps them.
4752  */
4753 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4754 {
4755         ir_graph *irg = be_get_birg_irg(cg->birg);
4756         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4757 }
4758
4759 /* do the transformation */
4760 void ia32_transform_graph(ia32_code_gen_t *cg) {
4761         ir_graph *irg = cg->irg;
4762
4763         /* TODO: look at cpu and fill transform config in with that... */
4764         transform_config.use_incdec = 1;
4765         transform_config.use_sse2   = 0;
4766         transform_config.use_ffreep = 0;
4767         transform_config.use_ftst   = 0;
4768         transform_config.use_femms  = 0;
4769         transform_config.use_fucomi = 1;
4770         transform_config.use_cmov   = 1;
4771
4772         register_transformers();
4773         env_cg       = cg;
4774         initial_fpcw = NULL;
4775
4776         heights      = heights_new(irg);
4777         calculate_non_address_mode_nodes(irg);
4778
4779         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4780
4781         free_non_address_mode_nodes();
4782         heights_free(heights);
4783         heights = NULL;
4784 }
4785
4786 void ia32_init_transform(void)
4787 {
4788         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4789 }