nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into ia32-Firm.
  23  * @author      Christian Wuerdig, Matthias Braun
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <limits.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "irvrfy.h"
  42 #include "ircons.h"
  43 #include "irgwalk.h"
  44 #include "dbginfo.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50
  51 #include "../benode_t.h"
  52 #include "../besched.h"
  53 #include "../beabi.h"
  54 #include "../beutil.h"
  55 #include "../beirg_t.h"
  56 #include "../betranshlp.h"
  57
  58 #include "bearch_ia32_t.h"
  59 #include "ia32_nodes_attr.h"
  60 #include "ia32_transform.h"
  61 #include "ia32_new_nodes.h"
  62 #include "ia32_map_regs.h"
  63 #include "ia32_dbg_stat.h"
  64 #include "ia32_optimize.h"
  65 #include "ia32_util.h"
  66
  67 #include "gen_ia32_regalloc_if.h"
  68
  69 #define SFP_SIGN "0x80000000"
  70 #define DFP_SIGN "0x8000000000000000"
  71 #define SFP_ABS  "0x7FFFFFFF"
  72 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  73
  74 #define TP_SFP_SIGN "ia32_sfp_sign"
  75 #define TP_DFP_SIGN "ia32_dfp_sign"
  76 #define TP_SFP_ABS  "ia32_sfp_abs"
  77 #define TP_DFP_ABS  "ia32_dfp_abs"
  78
  79 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  80 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  81 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  82 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  83
  84 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  85 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  86
  87 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  88
  89 /** hold the current code generator during transformation */
  90 static ia32_code_gen_t *env_cg = NULL;
  91
  92 extern ir_op *get_op_Mulh(void);
  93
  94 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
  95         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  96         ir_node *op2, ir_node *mem);
  97
  98 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
  99         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
 100         ir_node *op2, ir_node *mem, ir_node *fpcw);
 101
 102 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 104         ir_node *mem);
 105
 106 /****************************************************************************************************
 107  *                  _        _                        __                           _   _
 108  *                 | |      | |                      / _|                         | | (_)
 109  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 110  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 111  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 112  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 113  *
 114  ****************************************************************************************************/
 115
 116 static ir_node *try_create_Immediate(ir_node *node,
 117                                      char immediate_constraint_type);
 118
 119 static ir_node *create_immediate_or_transform(ir_node *node,
 120                                               char immediate_constraint_type);
 121
 122 /**
 123  * Return true if a mode can be stored in the GP register set
 124  */
 125 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 126         if(mode == mode_fpcw)
 127                 return 0;
 128         return mode_is_int(mode) || mode_is_character(mode) || mode_is_reference(mode);
 129 }
 130
 131 /**
 132  * Returns 1 if irn is a Const representing 0, 0 otherwise
 133  */
 134 static INLINE int is_ia32_Const_0(ir_node *irn) {
 135         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 136                && tarval_is_null(get_ia32_Immop_tarval(irn));
 137 }
 138
 139 /**
 140  * Returns 1 if irn is a Const representing 1, 0 otherwise
 141  */
 142 static INLINE int is_ia32_Const_1(ir_node *irn) {
 143         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 144                && tarval_is_one(get_ia32_Immop_tarval(irn));
 145 }
 146
 147 /**
 148  * Collects all Projs of a node into the node array. Index is the projnum.
 149  * BEWARE: The caller has to assure the appropriate array size!
 150  */
 151 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 152         const ir_edge_t *edge;
 153         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 154
 155         memset(projs, 0, size * sizeof(projs[0]));
 156
 157         foreach_out_edge(irn, edge) {
 158                 ir_node *proj = get_edge_src_irn(edge);
 159                 int proj_proj = get_Proj_proj(proj);
 160                 assert(proj_proj < size);
 161                 projs[proj_proj] = proj;
 162         }
 163 }
 164
 165 /**
 166  * Renumbers the proj having pn_old in the array tp pn_new
 167  * and removes the proj from the array.
 168  */
 169 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 170         fprintf(stderr, "Warning: renumber_Proj used!\n");
 171         if (projs[pn_old]) {
 172                 set_Proj_proj(projs[pn_old], pn_new);
 173                 projs[pn_old] = NULL;
 174         }
 175 }
 176
 177 /**
 178  * creates a unique ident by adding a number to a tag
 179  *
 180  * @param tag   the tag string, must contain a %d if a number
 181  *              should be added
 182  */
 183 static ident *unique_id(const char *tag)
 184 {
 185         static unsigned id = 0;
 186         char str[256];
 187
 188         snprintf(str, sizeof(str), tag, ++id);
 189         return new_id_from_str(str);
 190 }
 191
 192 /**
 193  * Get a primitive type for a mode.
 194  */
 195 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 196 {
 197         pmap_entry *e = pmap_find(types, mode);
 198         ir_type *res;
 199
 200         if (! e) {
 201                 char buf[64];
 202                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 203                 res = new_type_primitive(new_id_from_str(buf), mode);
 204                 set_type_alignment_bytes(res, 16);
 205                 pmap_insert(types, mode, res);
 206         }
 207         else
 208                 res = e->value;
 209         return res;
 210 }
 211
 212 /**
 213  * Get an entity that is initialized with a tarval
 214  */
 215 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 216 {
 217         tarval *tv    = get_Const_tarval(cnst);
 218         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 219         ir_entity *res;
 220         ir_graph *rem;
 221
 222         if (! e) {
 223                 ir_mode *mode = get_irn_mode(cnst);
 224                 ir_type *tp = get_Const_type(cnst);
 225                 if (tp == firm_unknown_type)
 226                         tp = get_prim_type(cg->isa->types, mode);
 227
 228                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 229
 230                 set_entity_ld_ident(res, get_entity_ident(res));
 231                 set_entity_visibility(res, visibility_local);
 232                 set_entity_variability(res, variability_constant);
 233                 set_entity_allocation(res, allocation_static);
 234
 235                  /* we create a new entity here: It's initialization must resist on the
 236                     const code irg */
 237                 rem = current_ir_graph;
 238                 current_ir_graph = get_const_code_irg();
 239                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 240                 current_ir_graph = rem;
 241
 242                 pmap_insert(cg->isa->tv_ent, tv, res);
 243         } else {
 244                 res = e->value;
 245         }
 246
 247         return res;
 248 }
 249
 250 static int is_Const_0(ir_node *node) {
 251         if(!is_Const(node))
 252                 return 0;
 253
 254         return classify_Const(node) == CNST_NULL;
 255 }
 256
 257 static int is_Const_1(ir_node *node) {
 258         if(!is_Const(node))
 259                 return 0;
 260
 261         return classify_Const(node) == CNST_ONE;
 262 }
 263
 264 /**
 265  * Transforms a Const.
 266  */
 267 static ir_node *gen_Const(ir_node *node) {
 268         ir_graph        *irg   = current_ir_graph;
 269         ir_node         *block = be_transform_node(get_nodes_block(node));
 270         dbg_info        *dbgi  = get_irn_dbg_info(node);
 271         ir_mode         *mode  = get_irn_mode(node);
 272
 273         if (mode_is_float(mode)) {
 274                 ir_node   *res   = NULL;
 275                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 276                 ir_node   *nomem = new_NoMem();
 277                 ir_node   *load;
 278                 ir_entity *floatent;
 279
 280                 FP_USED(env_cg);
 281                 if (! USE_SSE2(env_cg)) {
 282                         cnst_classify_t clss = classify_Const(node);
 283
 284                         if (clss == CNST_NULL) {
 285                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 286                                 res  = load;
 287                         } else if (clss == CNST_ONE) {
 288                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 289                                 res  = load;
 290                         } else {
 291                                 floatent = get_entity_for_tv(env_cg, node);
 292
 293                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 294                                 set_ia32_op_type(load, ia32_AddrModeS);
 295                                 set_ia32_am_flavour(load, ia32_am_N);
 296                                 set_ia32_am_sc(load, floatent);
 297                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 298                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 299                         }
 300                         set_ia32_ls_mode(load, mode);
 301                 } else {
 302                         floatent = get_entity_for_tv(env_cg, node);
 303
 304                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 305                         set_ia32_op_type(load, ia32_AddrModeS);
 306                         set_ia32_am_flavour(load, ia32_am_N);
 307                         set_ia32_am_sc(load, floatent);
 308                         set_ia32_ls_mode(load, mode);
 309                         set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 310
 311                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 312                 }
 313
 314                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 315
 316                 /* Const Nodes before the initial IncSP are a bad idea, because
 317                  * they could be spilled and we have no SP ready at that point yet.
 318                  * So add a dependency to the initial frame pointer calculation to
 319                  * avoid that situation.
 320                  */
 321                 if (get_irg_start_block(irg) == block) {
 322                         add_irn_dep(load, get_irg_frame(irg));
 323                 }
 324
 325                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 326                 return res;
 327         } else {
 328                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 329
 330                 /* see above */
 331                 if (get_irg_start_block(irg) == block) {
 332                         add_irn_dep(cnst, get_irg_frame(irg));
 333                 }
 334
 335                 set_ia32_Const_attr(cnst, node);
 336                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 337                 return cnst;
 338         }
 339
 340         assert(0);
 341         return new_r_Bad(irg);
 342 }
 343
 344 /**
 345  * Transforms a SymConst.
 346  */
 347 static ir_node *gen_SymConst(ir_node *node) {
 348         ir_graph *irg   = current_ir_graph;
 349         ir_node  *block = be_transform_node(get_nodes_block(node));
 350         dbg_info *dbgi  = get_irn_dbg_info(node);
 351         ir_mode  *mode  = get_irn_mode(node);
 352         ir_node  *cnst;
 353
 354         if (mode_is_float(mode)) {
 355                 FP_USED(env_cg);
 356                 if (USE_SSE2(env_cg))
 357                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 358                 else
 359                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 360                 //set_ia32_ls_mode(cnst, mode);
 361                 set_ia32_ls_mode(cnst, mode_E);
 362         } else {
 363                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 364         }
 365
 366         /* Const Nodes before the initial IncSP are a bad idea, because
 367          * they could be spilled and we have no SP ready at that point yet
 368          */
 369         if (get_irg_start_block(irg) == block) {
 370                 add_irn_dep(cnst, get_irg_frame(irg));
 371         }
 372
 373         set_ia32_Const_attr(cnst, node);
 374         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 375
 376         return cnst;
 377 }
 378
 379 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 380 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 381         static const struct {
 382                 const char *tp_name;
 383                 const char *ent_name;
 384                 const char *cnst_str;
 385         } names [ia32_known_const_max] = {
 386                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 387                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 388                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 389                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 390         };
 391         static ir_entity *ent_cache[ia32_known_const_max];
 392
 393         const char    *tp_name, *ent_name, *cnst_str;
 394         ir_type       *tp;
 395         ir_node       *cnst;
 396         ir_graph      *rem;
 397         ir_entity     *ent;
 398         tarval        *tv;
 399         ir_mode       *mode;
 400
 401         ent_name = names[kct].ent_name;
 402         if (! ent_cache[kct]) {
 403                 tp_name  = names[kct].tp_name;
 404                 cnst_str = names[kct].cnst_str;
 405
 406                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 407                 //mode = mode_xmm;
 408                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 409                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 410                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 411
 412                 set_entity_ld_ident(ent, get_entity_ident(ent));
 413                 set_entity_visibility(ent, visibility_local);
 414                 set_entity_variability(ent, variability_constant);
 415                 set_entity_allocation(ent, allocation_static);
 416
 417                 /* we create a new entity here: It's initialization must resist on the
 418                     const code irg */
 419                 rem = current_ir_graph;
 420                 current_ir_graph = get_const_code_irg();
 421                 cnst = new_Const(mode, tv);
 422                 current_ir_graph = rem;
 423
 424                 set_atomic_ent_value(ent, cnst);
 425
 426                 /* cache the entry */
 427                 ent_cache[kct] = ent;
 428         }
 429
 430         return ent_cache[kct];
 431 }
 432
 433 #ifndef NDEBUG
 434 /**
 435  * Prints the old node name on cg obst and returns a pointer to it.
 436  */
 437 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 438         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 439
 440         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 441         obstack_1grow(isa->name_obst, 0);
 442         return obstack_finish(isa->name_obst);
 443 }
 444 #endif /* NDEBUG */
 445
 446 /* determine if one operator is an Imm */
 447 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 448         if (op1) {
 449                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 450         } else {
 451                 return is_ia32_Cnst(op2) ? op2 : NULL;
 452         }
 453 }
 454
 455 /* determine if one operator is not an Imm */
 456 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 457         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 458 }
 459
 460 static void fold_immediate(ir_node *node, int in1, int in2) {
 461         ir_node *left;
 462         ir_node *right;
 463
 464         if (!(env_cg->opt & IA32_OPT_IMMOPS))
 465                 return;
 466
 467         left = get_irn_n(node, in1);
 468         right = get_irn_n(node, in2);
 469         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 470                 /* we can only set right operand to immediate */
 471                 if(!is_ia32_commutative(node))
 472                         return;
 473                 /* exchange left/right */
 474                 set_irn_n(node, in1, right);
 475                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 476                 copy_ia32_Immop_attr(node, left);
 477         } else if(is_ia32_Cnst(right)) {
 478                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 479                 copy_ia32_Immop_attr(node, right);
 480         } else {
 481                 return;
 482         }
 483
 484         clear_ia32_commutative(node);
 485         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source,
 486                             get_ia32_am_arity(node));
 487 }
 488
 489 /**
 490  * Construct a standard binary operation, set AM and immediate if required.
 491  *
 492  * @param op1   The first operand
 493  * @param op2   The second operand
 494  * @param func  The node constructor function
 495  * @return The constructed ia32 node.
 496  */
 497 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 498                           construct_binop_func *func, int commutative)
 499 {
 500         ir_node  *block    = be_transform_node(get_nodes_block(node));
 501         ir_graph *irg      = current_ir_graph;
 502         dbg_info *dbgi     = get_irn_dbg_info(node);
 503         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 504         ir_node  *nomem    = new_NoMem();
 505         ir_node  *new_node;
 506
 507         ir_node *new_op1 = be_transform_node(op1);
 508         ir_node *new_op2 = create_immediate_or_transform(op2, 0);
 509         if (is_ia32_Immediate(new_op2)) {
 510                 commutative = 0;
 511         }
 512
 513         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 514         if (func == new_rd_ia32_IMul) {
 515                 set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 516         } else {
 517                 set_ia32_am_support(new_node, ia32_am_Full, ia32_am_binary);
 518         }
 519
 520         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 521         if (commutative) {
 522                 set_ia32_commutative(new_node);
 523         }
 524
 525         return new_node;
 526 }
 527
 528 /**
 529  * Construct a standard binary operation, set AM and immediate if required.
 530  *
 531  * @param op1   The first operand
 532  * @param op2   The second operand
 533  * @param func  The node constructor function
 534  * @return The constructed ia32 node.
 535  */
 536 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 537                                     construct_binop_func *func)
 538 {
 539         ir_node  *block    = be_transform_node(get_nodes_block(node));
 540         ir_node  *new_op1  = be_transform_node(op1);
 541         ir_node  *new_op2  = be_transform_node(op2);
 542         ir_node  *new_node = NULL;
 543         dbg_info *dbgi     = get_irn_dbg_info(node);
 544         ir_graph *irg      = current_ir_graph;
 545         ir_mode  *mode     = get_irn_mode(node);
 546         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 547         ir_node  *nomem    = new_NoMem();
 548
 549         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 550                         nomem);
 551         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 552         if (is_op_commutative(get_irn_op(node))) {
 553                 set_ia32_commutative(new_node);
 554         }
 555         set_ia32_ls_mode(new_node, mode);
 556
 557         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 558
 559         return new_node;
 560 }
 561
 562 /**
 563  * Construct a standard binary operation, set AM and immediate if required.
 564  *
 565  * @param op1   The first operand
 566  * @param op2   The second operand
 567  * @param func  The node constructor function
 568  * @return The constructed ia32 node.
 569  */
 570 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 571                                     construct_binop_float_func *func)
 572 {
 573         ir_node  *block    = be_transform_node(get_nodes_block(node));
 574         ir_node  *new_op1  = be_transform_node(op1);
 575         ir_node  *new_op2  = be_transform_node(op2);
 576         ir_node  *new_node = NULL;
 577         dbg_info *dbgi     = get_irn_dbg_info(node);
 578         ir_graph *irg      = current_ir_graph;
 579         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 580         ir_node  *nomem    = new_NoMem();
 581         ir_node  *fpcw     = be_abi_get_ignore_irn(env_cg->birg->abi,
 582                                                    &ia32_fp_cw_regs[REG_FPCW]);
 583
 584         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 585                         nomem, fpcw);
 586         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 587         if (is_op_commutative(get_irn_op(node))) {
 588                 set_ia32_commutative(new_node);
 589         }
 590
 591         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 592
 593         return new_node;
 594 }
 595
 596 /**
 597  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 598  *
 599  * @param op1   The first operand
 600  * @param op2   The second operand
 601  * @param func  The node constructor function
 602  * @return The constructed ia32 node.
 603  */
 604 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 605                                 construct_binop_func *func)
 606 {
 607         ir_node  *block   = be_transform_node(get_nodes_block(node));
 608         ir_node  *new_op1 = be_transform_node(op1);
 609         ir_node  *new_op2;
 610         ir_node  *new_op  = NULL;
 611         dbg_info *dbgi    = get_irn_dbg_info(node);
 612         ir_graph *irg     = current_ir_graph;
 613         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 614         ir_node  *nomem   = new_NoMem();
 615
 616         assert(! mode_is_float(get_irn_mode(node))
 617                  && "Shift/Rotate with float not supported");
 618
 619         new_op2 = create_immediate_or_transform(op2, 'N');
 620
 621         new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 622
 623         /* set AM support */
 624         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
 625
 626         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 627
 628         set_ia32_emit_cl(new_op);
 629
 630         return new_op;
 631 }
 632
 633
 634 /**
 635  * Construct a standard unary operation, set AM and immediate if required.
 636  *
 637  * @param op    The operand
 638  * @param func  The node constructor function
 639  * @return The constructed ia32 node.
 640  */
 641 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 642 {
 643         ir_node  *block    = be_transform_node(get_nodes_block(node));
 644         ir_node  *new_op   = be_transform_node(op);
 645         ir_node  *new_node = NULL;
 646         ir_graph *irg      = current_ir_graph;
 647         dbg_info *dbgi     = get_irn_dbg_info(node);
 648         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
 649         ir_node  *nomem    = new_NoMem();
 650
 651         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 652         DB((dbg, LEVEL_1, "INT unop ..."));
 653         set_ia32_am_support(new_node, ia32_am_Dest, ia32_am_unary);
 654
 655         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 656
 657         return new_node;
 658 }
 659
 660 /**
 661  * Creates an ia32 Add.
 662  *
 663  * @return the created ia32 Add node
 664  */
 665 static ir_node *gen_Add(ir_node *node) {
 666         ir_node  *block   = be_transform_node(get_nodes_block(node));
 667         ir_node  *op1     = get_Add_left(node);
 668         ir_node  *new_op1 = be_transform_node(op1);
 669         ir_node  *op2     = get_Add_right(node);
 670         ir_node  *new_op2 = be_transform_node(op2);
 671         ir_node  *new_op  = NULL;
 672         ir_graph *irg     = current_ir_graph;
 673         dbg_info *dbgi    = get_irn_dbg_info(node);
 674         ir_mode  *mode    = get_irn_mode(node);
 675         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 676         ir_node  *nomem   = new_NoMem();
 677         ir_node  *expr_op, *imm_op;
 678
 679         /* Check if immediate optimization is on and */
 680         /* if it's an operation with immediate.      */
 681         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 682         expr_op = get_expr_op(new_op1, new_op2);
 683
 684         assert((expr_op || imm_op) && "invalid operands");
 685
 686         if (mode_is_float(mode)) {
 687                 FP_USED(env_cg);
 688                 if (USE_SSE2(env_cg))
 689                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd);
 690                 else
 691                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd);
 692         }
 693
 694         /* integer ADD */
 695         if (! expr_op) {
 696                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 697                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 698
 699                 /* No expr_op means, that we have two const - one symconst and */
 700                 /* one tarval or another symconst - because this case is not   */
 701                 /* covered by constant folding                                 */
 702                 /* We need to check for:                                       */
 703                 /*  1) symconst + const    -> becomes a LEA                    */
 704                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 705                 /*        linker doesn't support two symconsts                 */
 706
 707                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 708                         /* this is the 2nd case */
 709                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 710                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 711                         set_ia32_am_flavour(new_op, ia32_am_B);
 712                         set_ia32_op_type(new_op, ia32_AddrModeS);
 713
 714                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 715                 } else if (tp1 == ia32_ImmSymConst) {
 716                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 717                         long offs = get_tarval_long(tv);
 718
 719                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 720                         add_irn_dep(new_op, get_irg_frame(irg));
 721                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 722
 723                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 724                         add_ia32_am_offs_int(new_op, offs);
 725                         set_ia32_am_flavour(new_op, ia32_am_OB);
 726                         set_ia32_op_type(new_op, ia32_AddrModeS);
 727                 } else if (tp2 == ia32_ImmSymConst) {
 728                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 729                         long offs = get_tarval_long(tv);
 730
 731                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 732                         add_irn_dep(new_op, get_irg_frame(irg));
 733                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 734
 735                         add_ia32_am_offs_int(new_op, offs);
 736                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 737                         set_ia32_am_flavour(new_op, ia32_am_OB);
 738                         set_ia32_op_type(new_op, ia32_AddrModeS);
 739                 } else {
 740                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 741                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 742                         tarval *restv = tarval_add(tv1, tv2);
 743
 744                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 745
 746                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 747                         set_ia32_Const_tarval(new_op, restv);
 748                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 749                 }
 750
 751                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 752                 return new_op;
 753         } else if (imm_op) {
 754                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 755                         tarval_classification_t class_tv, class_negtv;
 756                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 757
 758                         /* optimize tarvals */
 759                         class_tv    = classify_tarval(tv);
 760                         class_negtv = classify_tarval(tarval_neg(tv));
 761
 762                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 763                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 764                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 765                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 766                                 return new_op;
 767                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 768                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 769                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 770                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 771                                 return new_op;
 772                         }
 773                 }
 774         }
 775
 776         /* This is a normal add */
 777         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 778
 779         /* set AM support */
 780         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
 781         set_ia32_commutative(new_op);
 782
 783         fold_immediate(new_op, 2, 3);
 784
 785         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 786
 787         return new_op;
 788 }
 789
 790 /**
 791  * Creates an ia32 Mul.
 792  *
 793  * @return the created ia32 Mul node
 794  */
 795 static ir_node *gen_Mul(ir_node *node) {
 796         ir_node *op1  = get_Mul_left(node);
 797         ir_node *op2  = get_Mul_right(node);
 798         ir_mode *mode = get_irn_mode(node);
 799
 800         if (mode_is_float(mode)) {
 801                 FP_USED(env_cg);
 802                 if (USE_SSE2(env_cg))
 803                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul);
 804                 else
 805                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul);
 806         }
 807
 808         /*
 809                 for the lower 32bit of the result it doesn't matter whether we use
 810                 signed or unsigned multiplication so we use IMul as it has fewer
 811                 constraints
 812         */
 813         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 814 }
 815
 816 /**
 817  * Creates an ia32 Mulh.
 818  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 819  * this result while Mul returns the lower 32 bit.
 820  *
 821  * @return the created ia32 Mulh node
 822  */
 823 static ir_node *gen_Mulh(ir_node *node) {
 824         ir_node  *block   = be_transform_node(get_nodes_block(node));
 825         ir_node  *op1     = get_irn_n(node, 0);
 826         ir_node  *new_op1 = be_transform_node(op1);
 827         ir_node  *op2     = get_irn_n(node, 1);
 828         ir_node  *new_op2 = be_transform_node(op2);
 829         ir_graph *irg     = current_ir_graph;
 830         dbg_info *dbgi    = get_irn_dbg_info(node);
 831         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 832         ir_mode  *mode    = get_irn_mode(node);
 833         ir_node  *proj_EAX, *proj_EDX, *res;
 834         ir_node  *in[1];
 835
 836         assert(!mode_is_float(mode) && "Mulh with float not supported");
 837         if (mode_is_signed(mode)) {
 838                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 839         } else {
 840                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 841         }
 842
 843         set_ia32_commutative(res);
 844         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
 845
 846         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 847         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 848
 849         /* keep EAX */
 850         in[0] = proj_EAX;
 851         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 852
 853         return proj_EDX;
 854 }
 855
 856
 857
 858 /**
 859  * Creates an ia32 And.
 860  *
 861  * @return The created ia32 And node
 862  */
 863 static ir_node *gen_And(ir_node *node) {
 864         ir_node *op1 = get_And_left(node);
 865         ir_node *op2 = get_And_right(node);
 866
 867         assert (! mode_is_float(get_irn_mode(node)));
 868         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
 869 }
 870
 871
 872
 873 /**
 874  * Creates an ia32 Or.
 875  *
 876  * @return The created ia32 Or node
 877  */
 878 static ir_node *gen_Or(ir_node *node) {
 879         ir_node *op1 = get_Or_left(node);
 880         ir_node *op2 = get_Or_right(node);
 881
 882         assert (! mode_is_float(get_irn_mode(node)));
 883         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
 884 }
 885
 886
 887
 888 /**
 889  * Creates an ia32 Eor.
 890  *
 891  * @return The created ia32 Eor node
 892  */
 893 static ir_node *gen_Eor(ir_node *node) {
 894         ir_node *op1 = get_Eor_left(node);
 895         ir_node *op2 = get_Eor_right(node);
 896
 897         assert(! mode_is_float(get_irn_mode(node)));
 898         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
 899 }
 900
 901
 902 /**
 903  * Creates an ia32 Sub.
 904  *
 905  * @return The created ia32 Sub node
 906  */
 907 static ir_node *gen_Sub(ir_node *node) {
 908         ir_node  *block   = be_transform_node(get_nodes_block(node));
 909         ir_node  *op1     = get_Sub_left(node);
 910         ir_node  *new_op1 = be_transform_node(op1);
 911         ir_node  *op2     = get_Sub_right(node);
 912         ir_node  *new_op2 = be_transform_node(op2);
 913         ir_node  *new_op  = NULL;
 914         ir_graph *irg     = current_ir_graph;
 915         dbg_info *dbgi    = get_irn_dbg_info(node);
 916         ir_mode  *mode    = get_irn_mode(node);
 917         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 918         ir_node  *nomem   = new_NoMem();
 919         ir_node  *expr_op, *imm_op;
 920
 921         /* Check if immediate optimization is on and */
 922         /* if it's an operation with immediate.      */
 923         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
 924         expr_op = get_expr_op(new_op1, new_op2);
 925
 926         assert((expr_op || imm_op) && "invalid operands");
 927
 928         if (mode_is_float(mode)) {
 929                 FP_USED(env_cg);
 930                 if (USE_SSE2(env_cg))
 931                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub);
 932                 else
 933                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub);
 934         }
 935
 936         /* integer SUB */
 937         if (! expr_op) {
 938                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 939                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 940
 941                 /* No expr_op means, that we have two const - one symconst and */
 942                 /* one tarval or another symconst - because this case is not   */
 943                 /* covered by constant folding                                 */
 944                 /* We need to check for:                                       */
 945                 /*  1) symconst - const    -> becomes a LEA                    */
 946                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
 947                 /*        linker doesn't support two symconsts                 */
 948                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 949                         /* this is the 2nd case */
 950                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 951                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
 952                         set_ia32_am_sc_sign(new_op);
 953                         set_ia32_am_flavour(new_op, ia32_am_B);
 954
 955                         DBG_OPT_LEA3(op1, op2, node, new_op);
 956                 } else if (tp1 == ia32_ImmSymConst) {
 957                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 958                         long offs = get_tarval_long(tv);
 959
 960                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 961                         add_irn_dep(new_op, get_irg_frame(irg));
 962                         DBG_OPT_LEA3(op1, op2, node, new_op);
 963
 964                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 965                         add_ia32_am_offs_int(new_op, -offs);
 966                         set_ia32_am_flavour(new_op, ia32_am_OB);
 967                         set_ia32_op_type(new_op, ia32_AddrModeS);
 968                 } else if (tp2 == ia32_ImmSymConst) {
 969                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 970                         long offs = get_tarval_long(tv);
 971
 972                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 973                         add_irn_dep(new_op, get_irg_frame(irg));
 974                         DBG_OPT_LEA3(op1, op2, node, new_op);
 975
 976                         add_ia32_am_offs_int(new_op, offs);
 977                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 978                         set_ia32_am_sc_sign(new_op);
 979                         set_ia32_am_flavour(new_op, ia32_am_OB);
 980                         set_ia32_op_type(new_op, ia32_AddrModeS);
 981                 } else {
 982                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 983                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 984                         tarval *restv = tarval_sub(tv1, tv2);
 985
 986                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
 987
 988                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 989                         set_ia32_Const_tarval(new_op, restv);
 990                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 991                 }
 992
 993                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 994                 return new_op;
 995         } else if (imm_op) {
 996                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 997                         tarval_classification_t class_tv, class_negtv;
 998                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 999
1000                         /* optimize tarvals */
1001                         class_tv    = classify_tarval(tv);
1002                         class_negtv = classify_tarval(tarval_neg(tv));
1003
1004                         if (class_tv == TV_CLASSIFY_ONE) {
1005                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1006                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1007                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1008                                 return new_op;
1009                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1010                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1011                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1012                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1013                                 return new_op;
1014                         }
1015                 }
1016         }
1017
1018         /* This is a normal sub */
1019         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1020
1021         /* set AM support */
1022         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
1023
1024         fold_immediate(new_op, 2, 3);
1025
1026         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1027
1028         return new_op;
1029 }
1030
1031
1032
1033 /**
1034  * Generates an ia32 DivMod with additional infrastructure for the
1035  * register allocator if needed.
1036  *
1037  * @param dividend -no comment- :)
1038  * @param divisor  -no comment- :)
1039  * @param dm_flav  flavour_Div/Mod/DivMod
1040  * @return The created ia32 DivMod node
1041  */
1042 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1043                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1044 {
1045         ir_node  *block        = be_transform_node(get_nodes_block(node));
1046         ir_node  *new_dividend = be_transform_node(dividend);
1047         ir_node  *new_divisor  = be_transform_node(divisor);
1048         ir_graph *irg          = current_ir_graph;
1049         dbg_info *dbgi         = get_irn_dbg_info(node);
1050         ir_mode  *mode         = get_irn_mode(node);
1051         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1052         ir_node  *res, *proj_div, *proj_mod;
1053         ir_node  *sign_extension;
1054         ir_node  *in_keep[2];
1055         ir_node  *mem, *new_mem;
1056         ir_node  *projs[pn_DivMod_max];
1057         int      i, has_exc;
1058
1059         ia32_collect_Projs(node, projs, pn_DivMod_max);
1060
1061         proj_div = proj_mod = NULL;
1062         has_exc  = 0;
1063         switch (dm_flav) {
1064                 case flavour_Div:
1065                         mem  = get_Div_mem(node);
1066                         mode = get_Div_resmode(node);
1067                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1068                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1069                         break;
1070                 case flavour_Mod:
1071                         mem  = get_Mod_mem(node);
1072                         mode = get_Mod_resmode(node);
1073                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1074                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1075                         break;
1076                 case flavour_DivMod:
1077                         mem  = get_DivMod_mem(node);
1078                         mode = get_DivMod_resmode(node);
1079                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1080                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1081                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1082                         break;
1083                 default:
1084                         panic("invalid divmod flavour!");
1085         }
1086         new_mem = be_transform_node(mem);
1087
1088         if (mode_is_signed(mode)) {
1089                 /* in signed mode, we need to sign extend the dividend */
1090                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend);
1091         } else {
1092                 sign_extension = new_rd_ia32_Const(dbgi, irg, block);
1093                 set_ia32_Immop_tarval(sign_extension, get_tarval_null(mode_Iu));
1094
1095                 add_irn_dep(sign_extension, get_irg_frame(irg));
1096         }
1097
1098         if (mode_is_signed(mode)) {
1099                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend,
1100                                        sign_extension, new_divisor, new_mem, dm_flav);
1101         } else {
1102                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend,
1103                                       sign_extension, new_divisor, new_mem, dm_flav);
1104         }
1105
1106         set_ia32_exc_label(res, has_exc);
1107         set_irn_pinned(res, get_irn_pinned(node));
1108
1109         /* set AM support */
1110         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1111
1112         /* check, which Proj-Keep, we need to add */
1113         i = 0;
1114         if (proj_div == NULL) {
1115                 /* We have only mod result: add div res Proj-Keep */
1116                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_div_res);
1117                 ++i;
1118         }
1119         if (proj_mod == NULL) {
1120                 /* We have only div result: add mod res Proj-Keep */
1121                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_mod_res);
1122                 ++i;
1123         }
1124         if(i > 0)
1125                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, i, in_keep);
1126
1127         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1128
1129         return res;
1130 }
1131
1132
1133 /**
1134  * Wrapper for generate_DivMod. Sets flavour_Mod.
1135  *
1136  */
1137 static ir_node *gen_Mod(ir_node *node) {
1138         return generate_DivMod(node, get_Mod_left(node),
1139                                get_Mod_right(node), flavour_Mod);
1140 }
1141
1142 /**
1143  * Wrapper for generate_DivMod. Sets flavour_Div.
1144  *
1145  */
1146 static ir_node *gen_Div(ir_node *node) {
1147         return generate_DivMod(node, get_Div_left(node),
1148                                get_Div_right(node), flavour_Div);
1149 }
1150
1151 /**
1152  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1153  */
1154 static ir_node *gen_DivMod(ir_node *node) {
1155         return generate_DivMod(node, get_DivMod_left(node),
1156                                get_DivMod_right(node), flavour_DivMod);
1157 }
1158
1159
1160
1161 /**
1162  * Creates an ia32 floating Div.
1163  *
1164  * @return The created ia32 xDiv node
1165  */
1166 static ir_node *gen_Quot(ir_node *node) {
1167         ir_node  *block   = be_transform_node(get_nodes_block(node));
1168         ir_node  *op1     = get_Quot_left(node);
1169         ir_node  *new_op1 = be_transform_node(op1);
1170         ir_node  *op2     = get_Quot_right(node);
1171         ir_node  *new_op2 = be_transform_node(op2);
1172         ir_graph *irg     = current_ir_graph;
1173         dbg_info *dbgi    = get_irn_dbg_info(node);
1174         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1175         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1176         ir_node  *new_op;
1177
1178         FP_USED(env_cg);
1179         if (USE_SSE2(env_cg)) {
1180                 ir_mode *mode = get_irn_mode(op1);
1181                 if (is_ia32_xConst(new_op2)) {
1182                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1183                         set_ia32_am_support(new_op, ia32_am_None, ia32_am_arity_none);
1184                         copy_ia32_Immop_attr(new_op, new_op2);
1185                 } else {
1186                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1187                         // Matze: disabled for now, spillslot coalescer fails
1188                         //set_ia32_am_support(new_op, ia32_am_Source | ia32_am_binary);
1189                 }
1190                 set_ia32_ls_mode(new_op, mode);
1191         } else {
1192                 ir_node  *fpcw = be_abi_get_ignore_irn(env_cg->birg->abi,
1193                                                        &ia32_fp_cw_regs[REG_FPCW]);
1194                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1,
1195                                            new_op2, nomem, fpcw);
1196                 // Matze: disabled for now (spillslot coalescer fails)
1197                 //set_ia32_am_support(new_op, ia32_am_Source | ia32_am_binary);
1198         }
1199         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1200         return new_op;
1201 }
1202
1203
1204 /**
1205  * Creates an ia32 Shl.
1206  *
1207  * @return The created ia32 Shl node
1208  */
1209 static ir_node *gen_Shl(ir_node *node) {
1210         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1211                                new_rd_ia32_Shl);
1212 }
1213
1214
1215
1216 /**
1217  * Creates an ia32 Shr.
1218  *
1219  * @return The created ia32 Shr node
1220  */
1221 static ir_node *gen_Shr(ir_node *node) {
1222         return gen_shift_binop(node, get_Shr_left(node),
1223                                get_Shr_right(node), new_rd_ia32_Shr);
1224 }
1225
1226
1227
1228 /**
1229  * Creates an ia32 Sar.
1230  *
1231  * @return The created ia32 Shrs node
1232  */
1233 static ir_node *gen_Shrs(ir_node *node) {
1234         ir_node *left  = get_Shrs_left(node);
1235         ir_node *right = get_Shrs_right(node);
1236         if(is_Const(right) && get_irn_mode(left) == mode_Is) {
1237                 tarval *tv = get_Const_tarval(right);
1238                 long val = get_tarval_long(tv);
1239                 if(val == 31) {
1240                         /* this is a sign extension */
1241                         ir_graph *irg    = current_ir_graph;
1242                         dbg_info *dbgi   = get_irn_dbg_info(node);
1243                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1244                         ir_node  *op     = left;
1245                         ir_node  *new_op = be_transform_node(op);
1246
1247                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1248                 }
1249         }
1250
1251         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1252 }
1253
1254
1255
1256 /**
1257  * Creates an ia32 RotL.
1258  *
1259  * @param op1   The first operator
1260  * @param op2   The second operator
1261  * @return The created ia32 RotL node
1262  */
1263 static ir_node *gen_RotL(ir_node *node,
1264                          ir_node *op1, ir_node *op2) {
1265         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1266 }
1267
1268
1269
1270 /**
1271  * Creates an ia32 RotR.
1272  * NOTE: There is no RotR with immediate because this would always be a RotL
1273  *       "imm-mode_size_bits" which can be pre-calculated.
1274  *
1275  * @param op1   The first operator
1276  * @param op2   The second operator
1277  * @return The created ia32 RotR node
1278  */
1279 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1280                          ir_node *op2) {
1281         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1282 }
1283
1284
1285
1286 /**
1287  * Creates an ia32 RotR or RotL (depending on the found pattern).
1288  *
1289  * @return The created ia32 RotL or RotR node
1290  */
1291 static ir_node *gen_Rot(ir_node *node) {
1292         ir_node *rotate = NULL;
1293         ir_node *op1    = get_Rot_left(node);
1294         ir_node *op2    = get_Rot_right(node);
1295
1296         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1297                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1298                  that means we can create a RotR instead of an Add and a RotL */
1299
1300         if (get_irn_op(op2) == op_Add) {
1301                 ir_node *add = op2;
1302                 ir_node *left = get_Add_left(add);
1303                 ir_node *right = get_Add_right(add);
1304                 if (is_Const(right)) {
1305                         tarval  *tv   = get_Const_tarval(right);
1306                         ir_mode *mode = get_irn_mode(node);
1307                         long     bits = get_mode_size_bits(mode);
1308
1309                         if (get_irn_op(left) == op_Minus &&
1310                                         tarval_is_long(tv)       &&
1311                                         get_tarval_long(tv) == bits)
1312                         {
1313                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1314                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1315                         }
1316                 }
1317         }
1318
1319         if (rotate == NULL) {
1320                 rotate = gen_RotL(node, op1, op2);
1321         }
1322
1323         return rotate;
1324 }
1325
1326
1327
1328 /**
1329  * Transforms a Minus node.
1330  *
1331  * @param op    The Minus operand
1332  * @return The created ia32 Minus node
1333  */
1334 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1335         ir_node   *block = be_transform_node(get_nodes_block(node));
1336         ir_graph  *irg   = current_ir_graph;
1337         dbg_info  *dbgi  = get_irn_dbg_info(node);
1338         ir_mode   *mode  = get_irn_mode(node);
1339         ir_entity *ent;
1340         ir_node   *res;
1341         int       size;
1342
1343         if (mode_is_float(mode)) {
1344                 ir_node *new_op = be_transform_node(op);
1345                 FP_USED(env_cg);
1346                 if (USE_SSE2(env_cg)) {
1347                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1348                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1349                         ir_node *nomem    = new_rd_NoMem(irg);
1350
1351                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1352
1353                         size = get_mode_size_bits(mode);
1354                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1355
1356                         set_ia32_am_sc(res, ent);
1357                         set_ia32_op_type(res, ia32_AddrModeS);
1358                         set_ia32_ls_mode(res, mode);
1359                 } else {
1360                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1361                 }
1362         } else {
1363                 res = gen_unop(node, op, new_rd_ia32_Neg);
1364         }
1365
1366         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1367
1368         return res;
1369 }
1370
1371 /**
1372  * Transforms a Minus node.
1373  *
1374  * @return The created ia32 Minus node
1375  */
1376 static ir_node *gen_Minus(ir_node *node) {
1377         return gen_Minus_ex(node, get_Minus_op(node));
1378 }
1379
1380
1381 /**
1382  * Transforms a Not node.
1383  *
1384  * @return The created ia32 Not node
1385  */
1386 static ir_node *gen_Not(ir_node *node) {
1387         ir_node *op = get_Not_op(node);
1388
1389         assert (! mode_is_float(get_irn_mode(node)));
1390         return gen_unop(node, op, new_rd_ia32_Not);
1391 }
1392
1393
1394
1395 /**
1396  * Transforms an Abs node.
1397  *
1398  * @return The created ia32 Abs node
1399  */
1400 static ir_node *gen_Abs(ir_node *node) {
1401         ir_node   *block    = be_transform_node(get_nodes_block(node));
1402         ir_node   *op       = get_Abs_op(node);
1403         ir_node   *new_op   = be_transform_node(op);
1404         ir_graph  *irg      = current_ir_graph;
1405         dbg_info  *dbgi     = get_irn_dbg_info(node);
1406         ir_mode   *mode     = get_irn_mode(node);
1407         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1408         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1409         ir_node   *nomem    = new_NoMem();
1410         ir_node   *res;
1411         int       size;
1412         ir_entity *ent;
1413
1414         if (mode_is_float(mode)) {
1415                 FP_USED(env_cg);
1416                 if (USE_SSE2(env_cg)) {
1417                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1418
1419                         size = get_mode_size_bits(mode);
1420                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1421
1422                         set_ia32_am_sc(res, ent);
1423
1424                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1425
1426                         set_ia32_op_type(res, ia32_AddrModeS);
1427                         set_ia32_ls_mode(res, mode);
1428                 }
1429                 else {
1430                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1431                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1432                 }
1433         } else {
1434                 ir_node *xor;
1435                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1436                 SET_IA32_ORIG_NODE(sign_extension,
1437                                    ia32_get_old_node_name(env_cg, node));
1438
1439                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, new_op,
1440                                       sign_extension, nomem);
1441                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1442
1443                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, xor,
1444                                       sign_extension, nomem);
1445                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1446         }
1447
1448         return res;
1449 }
1450
1451
1452
1453 /**
1454  * Transforms a Load.
1455  *
1456  * @return the created ia32 Load node
1457  */
1458 static ir_node *gen_Load(ir_node *node) {
1459         ir_node  *block   = be_transform_node(get_nodes_block(node));
1460         ir_node  *ptr     = get_Load_ptr(node);
1461         ir_node  *new_ptr = be_transform_node(ptr);
1462         ir_node  *mem     = get_Load_mem(node);
1463         ir_node  *new_mem = be_transform_node(mem);
1464         ir_graph *irg     = current_ir_graph;
1465         dbg_info *dbgi    = get_irn_dbg_info(node);
1466         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1467         ir_mode  *mode    = get_Load_mode(node);
1468         ir_mode  *res_mode;
1469         ir_node  *lptr    = new_ptr;
1470         int      is_imm   = 0;
1471         ir_node  *new_op;
1472         ir_node  *projs[pn_Load_max];
1473         ia32_am_flavour_t am_flav = ia32_am_B;
1474
1475         ia32_collect_Projs(node, projs, pn_Load_max);
1476
1477         /* address might be a constant (symconst or absolute address) */
1478         if (is_ia32_Const(new_ptr)) {
1479                 lptr   = noreg;
1480                 is_imm = 1;
1481         }
1482
1483         if (mode_is_float(mode)) {
1484                 FP_USED(env_cg);
1485                 if (USE_SSE2(env_cg)) {
1486                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1487                         res_mode = mode_xmm;
1488                 } else {
1489                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem, mode);
1490                         res_mode = mode_vfp;
1491                 }
1492         } else {
1493                 new_op   = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1494                 res_mode = mode_Iu;
1495         }
1496
1497         /*
1498                 check for special case: the loaded value might not be used
1499         */
1500         if (be_get_Proj_for_pn(node, pn_Load_res) == NULL) {
1501                 /* add a result proj and a Keep to produce a pseudo use */
1502                 ir_node *proj = new_r_Proj(irg, block, new_op, mode_Iu,
1503                                            pn_ia32_Load_res);
1504                 be_new_Keep(arch_get_irn_reg_class(env_cg->arch_env, proj, -1), irg, block, 1, &proj);
1505         }
1506
1507         /* base is a constant address */
1508         if (is_imm) {
1509                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1510                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1511                         am_flav = ia32_am_N;
1512                 } else {
1513                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1514                         long offs = get_tarval_long(tv);
1515
1516                         add_ia32_am_offs_int(new_op, offs);
1517                         am_flav = ia32_am_O;
1518                 }
1519         }
1520
1521         set_irn_pinned(new_op, get_irn_pinned(node));
1522         set_ia32_op_type(new_op, ia32_AddrModeS);
1523         set_ia32_am_flavour(new_op, am_flav);
1524         set_ia32_ls_mode(new_op, mode);
1525
1526         /* make sure we are scheduled behind the initial IncSP/Barrier
1527          * to avoid spills being placed before it
1528          */
1529         if (block == get_irg_start_block(irg)) {
1530                 add_irn_dep(new_op, get_irg_frame(irg));
1531         }
1532
1533         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1534         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1535
1536         return new_op;
1537 }
1538
1539
1540
1541 /**
1542  * Transforms a Store.
1543  *
1544  * @return the created ia32 Store node
1545  */
1546 static ir_node *gen_Store(ir_node *node) {
1547         ir_node  *block   = be_transform_node(get_nodes_block(node));
1548         ir_node  *ptr     = get_Store_ptr(node);
1549         ir_node  *new_ptr = be_transform_node(ptr);
1550         ir_node  *val     = get_Store_value(node);
1551         ir_node  *new_val;
1552         ir_node  *mem     = get_Store_mem(node);
1553         ir_node  *new_mem = be_transform_node(mem);
1554         ir_graph *irg     = current_ir_graph;
1555         dbg_info *dbgi    = get_irn_dbg_info(node);
1556         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1557         ir_node  *sptr    = new_ptr;
1558         ir_mode  *mode    = get_irn_mode(val);
1559         int      is_imm   = 0;
1560         ir_node  *new_op;
1561         ia32_am_flavour_t am_flav = ia32_am_B;
1562
1563         /* address might be a constant (symconst or absolute address) */
1564         if (is_ia32_Const(new_ptr)) {
1565                 sptr   = noreg;
1566                 is_imm = 1;
1567         }
1568
1569         if (mode_is_float(mode)) {
1570                 FP_USED(env_cg);
1571
1572                 new_val = be_transform_node(val);
1573                 if (USE_SSE2(env_cg)) {
1574                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, new_val,
1575                                                     new_mem);
1576                 } else {
1577                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, new_val,
1578                                                   new_mem, mode);
1579                 }
1580         } else {
1581                 new_val = create_immediate_or_transform(val, 0);
1582
1583                 if (get_mode_size_bits(mode) == 8) {
1584                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg,
1585                                                        new_val, new_mem);
1586                 } else {
1587                         new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, new_val,
1588                                                    new_mem);
1589                 }
1590         }
1591
1592         /* base is an constant address */
1593         if (is_imm) {
1594                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1595                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1596                         am_flav = ia32_am_N;
1597                 } else {
1598                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1599                         long offs = get_tarval_long(tv);
1600
1601                         add_ia32_am_offs_int(new_op, offs);
1602                         am_flav = ia32_am_O;
1603                 }
1604         }
1605
1606         set_irn_pinned(new_op, get_irn_pinned(node));
1607         set_ia32_op_type(new_op, ia32_AddrModeD);
1608         set_ia32_am_flavour(new_op, am_flav);
1609         set_ia32_ls_mode(new_op, mode);
1610
1611         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1612         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1613
1614         return new_op;
1615 }
1616
1617 static ir_node *try_create_TestJmp(ir_node *block, ir_node *node, long pnc)
1618 {
1619         ir_node  *cmp_left  = get_Cmp_left(node);
1620         ir_node  *new_cmp_left;
1621         ir_node  *cmp_right = get_Cmp_right(node);
1622         ir_node  *new_cmp_right;
1623         ir_node  *and_left;
1624         ir_node  *and_right;
1625         ir_node  *res;
1626         ir_node  *noreg;
1627         ir_node  *nomem;
1628         dbg_info *dbgi;
1629         long      pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1630
1631         if(!is_Const_0(cmp_right))
1632                 return NULL;
1633
1634         if(is_And(cmp_left) && (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1635                 and_left  = get_And_left(cmp_left);
1636                 and_right = get_And_right(cmp_left);
1637
1638                 new_cmp_left  = be_transform_node(and_left);
1639                 new_cmp_right = create_immediate_or_transform(and_right, 0);
1640         } else {
1641                 new_cmp_left  = be_transform_node(cmp_left);
1642                 new_cmp_right = be_transform_node(cmp_left);
1643         }
1644
1645         dbgi      = get_irn_dbg_info(node);
1646         noreg     = ia32_new_NoReg_gp(env_cg);
1647         nomem     = new_NoMem();
1648
1649         res = new_rd_ia32_TestJmp(dbgi, current_ir_graph, block, noreg, noreg,
1650                                   new_cmp_left, new_cmp_right, nomem, pnc);
1651         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1652         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1653
1654         return res;
1655 }
1656
1657 static ir_node *create_Switch(ir_node *node)
1658 {
1659         ir_graph *irg     = current_ir_graph;
1660         dbg_info *dbgi    = get_irn_dbg_info(node);
1661         ir_node  *block   = be_transform_node(get_nodes_block(node));
1662         ir_node  *sel     = get_Cond_selector(node);
1663         ir_node  *new_sel = be_transform_node(sel);
1664         ir_node  *res;
1665         int switch_min    = INT_MAX;
1666         const ir_edge_t *edge;
1667
1668         /* determine the smallest switch case value */
1669         foreach_out_edge(node, edge) {
1670                 ir_node *proj = get_edge_src_irn(edge);
1671                 int      pn   = get_Proj_proj(proj);
1672                 if(pn < switch_min)
1673                         switch_min = pn;
1674         }
1675
1676         if (switch_min != 0) {
1677                 ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1678
1679                 /* if smallest switch case is not 0 we need an additional sub */
1680                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1681                 add_ia32_am_offs_int(new_sel, -switch_min);
1682                 set_ia32_am_flavour(new_sel, ia32_am_OB);
1683                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1684
1685                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
1686         }
1687
1688         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
1689         set_ia32_pncode(res, get_Cond_defaultProj(node));
1690
1691         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1692
1693         return res;
1694 }
1695
1696 /**
1697  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1698  *
1699  * @return The transformed node.
1700  */
1701 static ir_node *gen_Cond(ir_node *node) {
1702         ir_node  *block    = be_transform_node(get_nodes_block(node));
1703         ir_graph *irg      = current_ir_graph;
1704         dbg_info *dbgi     = get_irn_dbg_info(node);
1705         ir_node  *sel      = get_Cond_selector(node);
1706         ir_mode  *sel_mode = get_irn_mode(sel);
1707         ir_node  *res      = NULL;
1708         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1709         ir_node  *cmp;
1710         ir_node  *cmp_a;
1711         ir_node  *cmp_b;
1712         ir_node  *new_cmp_a;
1713         ir_node  *new_cmp_b;
1714         ir_mode  *cmp_mode;
1715         ir_node  *nomem = new_NoMem();
1716         long      pnc;
1717
1718         if (sel_mode != mode_b) {
1719                 return create_Switch(node);
1720         }
1721
1722         cmp      = get_Proj_pred(sel);
1723         cmp_a    = get_Cmp_left(cmp);
1724         cmp_b    = get_Cmp_right(cmp);
1725         cmp_mode = get_irn_mode(cmp_a);
1726         pnc = get_Proj_proj(sel);
1727         if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1728                 pnc |= ia32_pn_Cmp_Unsigned;
1729         }
1730
1731         if(mode_needs_gp_reg(cmp_mode)) {
1732                 res = try_create_TestJmp(block, cmp, pnc);
1733                 if(res != NULL)
1734                         return res;
1735         }
1736
1737         new_cmp_a = be_transform_node(cmp_a);
1738         new_cmp_b = create_immediate_or_transform(cmp_b, 0);
1739
1740         if (mode_is_float(cmp_mode)) {
1741                 FP_USED(env_cg);
1742                 if (USE_SSE2(env_cg)) {
1743                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a,
1744                                                    cmp_b, nomem, pnc);
1745                         set_ia32_commutative(res);
1746                         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1747                         set_ia32_ls_mode(res, cmp_mode);
1748                 } else {
1749                         ir_node *proj_eax;
1750                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, cmp_a, cmp_b, pnc);
1751                         set_ia32_commutative(res);
1752                         proj_eax = new_r_Proj(irg, block, res, mode_Iu,
1753                                               pn_ia32_vfCondJmp_temp_reg_eax);
1754                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1,
1755                                     &proj_eax);
1756                 }
1757         } else {
1758                 assert(get_mode_size_bits(cmp_mode) == 32);
1759                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg,
1760                                           new_cmp_a, new_cmp_b, nomem, pnc);
1761                 set_ia32_commutative(res);
1762                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1763         }
1764
1765         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1766
1767         return res;
1768 }
1769
1770
1771
1772 /**
1773  * Transforms a CopyB node.
1774  *
1775  * @return The transformed node.
1776  */
1777 static ir_node *gen_CopyB(ir_node *node) {
1778         ir_node  *block    = be_transform_node(get_nodes_block(node));
1779         ir_node  *src      = get_CopyB_src(node);
1780         ir_node  *new_src  = be_transform_node(src);
1781         ir_node  *dst      = get_CopyB_dst(node);
1782         ir_node  *new_dst  = be_transform_node(dst);
1783         ir_node  *mem      = get_CopyB_mem(node);
1784         ir_node  *new_mem  = be_transform_node(mem);
1785         ir_node  *res      = NULL;
1786         ir_graph *irg      = current_ir_graph;
1787         dbg_info *dbgi     = get_irn_dbg_info(node);
1788         int      size      = get_type_size_bytes(get_CopyB_type(node));
1789         ir_mode  *dst_mode = get_irn_mode(dst);
1790         ir_mode  *src_mode = get_irn_mode(src);
1791         int      rem;
1792         ir_node  *in[3];
1793
1794         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1795         /* then we need the size explicitly in ECX.                    */
1796         if (size >= 32 * 4) {
1797                 rem = size & 0x3; /* size % 4 */
1798                 size >>= 2;
1799
1800                 res = new_rd_ia32_Const(dbgi, irg, block);
1801                 add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
1802                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1803
1804                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1805                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1806
1807                 /* ok: now attach Proj's because rep movsd will destroy esi, edi and ecx */
1808                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_DST);
1809                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_SRC);
1810                 in[2] = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_CopyB_CNT);
1811                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 3, in);
1812         }
1813         else {
1814                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1815                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1816
1817                 /* ok: now attach Proj's because movsd will destroy esi and edi */
1818                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_i_DST);
1819                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_i_SRC);
1820                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
1821         }
1822
1823         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1824
1825         return res;
1826 }
1827
1828 static
1829 ir_node *gen_be_Copy(ir_node *node)
1830 {
1831         ir_node *result = be_duplicate_node(node);
1832         ir_mode *mode   = get_irn_mode(result);
1833
1834         if (mode_needs_gp_reg(mode)) {
1835                 set_irn_mode(result, mode_Iu);
1836         }
1837
1838         return result;
1839 }
1840
1841
1842 static ir_node *create_set(long pnc, ir_node *cmp_left, ir_node *cmp_right,
1843                            dbg_info *dbgi, ir_node *block)
1844 {
1845         ir_graph *irg   = current_ir_graph;
1846         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
1847         ir_node  *nomem = new_rd_NoMem(irg);
1848         ir_node  *new_cmp_left;
1849         ir_node  *new_cmp_right;
1850         ir_node  *res;
1851
1852         /* can we use a test instruction? */
1853         if(is_Const_0(cmp_right)) {
1854                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1855                 if(is_And(cmp_left) &&
1856                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1857                         ir_node *and_left  = get_And_left(cmp_left);
1858                         ir_node *and_right = get_And_right(cmp_left);
1859
1860                         new_cmp_left  = be_transform_node(and_left);
1861                         new_cmp_right = create_immediate_or_transform(and_right, 0);
1862                 } else {
1863                         new_cmp_left  = be_transform_node(cmp_left);
1864                         new_cmp_right = be_transform_node(cmp_left);
1865                 }
1866
1867                 res = new_rd_ia32_TestSet(dbgi, current_ir_graph, block, noreg, noreg,
1868                                           new_cmp_left, new_cmp_right, nomem, pnc);
1869                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1870
1871                 return res;
1872         }
1873
1874         new_cmp_left  = be_transform_node(cmp_left);
1875         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
1876         res           = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg,
1877                                            new_cmp_left, new_cmp_right, nomem, pnc);
1878
1879         return res;
1880 }
1881
1882 static ir_node *create_cmov(long pnc, ir_node *cmp_left, ir_node *cmp_right,
1883                             ir_node *val_true, ir_node *val_false,
1884                                                         dbg_info *dbgi, ir_node *block)
1885 {
1886         ir_graph *irg           = current_ir_graph;
1887         ir_node  *new_val_true  = be_transform_node(val_true);
1888         ir_node  *new_val_false = be_transform_node(val_false);
1889         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
1890         ir_node  *nomem         = new_NoMem();
1891         ir_node  *new_cmp_left;
1892         ir_node  *new_cmp_right;
1893         ir_node  *res;
1894
1895         /* can we use a test instruction? */
1896         if(is_Const_0(cmp_right)) {
1897                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1898                 if(is_And(cmp_left) &&
1899                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1900                         ir_node *and_left  = get_And_left(cmp_left);
1901                         ir_node *and_right = get_And_right(cmp_left);
1902
1903                         new_cmp_left  = be_transform_node(and_left);
1904                         new_cmp_right = create_immediate_or_transform(and_right, 0);
1905                 } else {
1906                         new_cmp_left  = be_transform_node(cmp_left);
1907                         new_cmp_right = be_transform_node(cmp_left);
1908                 }
1909
1910                 res = new_rd_ia32_TestCMov(dbgi, current_ir_graph, block, noreg, noreg,
1911                                            new_cmp_left, new_cmp_right, nomem,
1912                                            new_val_true, new_val_false, pnc);
1913                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1914
1915                 return res;
1916         }
1917
1918         new_cmp_left  = be_transform_node(cmp_left);
1919         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
1920
1921         res = new_rd_ia32_CmpCMov(dbgi, irg, block, noreg, noreg, new_cmp_left,
1922                                   new_cmp_right, nomem, new_val_true, new_val_false,
1923                                   pnc);
1924         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1925
1926         return res;
1927 }
1928
1929
1930 /**
1931  * Transforms a Psi node into CMov.
1932  *
1933  * @return The transformed node.
1934  */
1935 static ir_node *gen_Psi(ir_node *node) {
1936         ir_node  *psi_true    = get_Psi_val(node, 0);
1937         ir_node  *psi_default = get_Psi_default(node);
1938         ia32_code_gen_t *cg   = env_cg;
1939         ir_node  *cond        = get_Psi_cond(node, 0);
1940         ir_node  *block       = be_transform_node(get_nodes_block(node));
1941         dbg_info *dbgi        = get_irn_dbg_info(node);
1942         ir_node  *new_op;
1943         ir_node  *cmp_left;
1944         ir_node  *cmp_right;
1945         ir_mode  *cmp_mode;
1946         long      pnc;
1947
1948         assert(get_Psi_n_conds(node) == 1);
1949         assert(get_irn_mode(cond) == mode_b);
1950
1951         if(is_And(cond) || is_Or(cond)) {
1952                 /* this is a psi with a complicated condition, we have to compare it
1953                  * against 0 */
1954                 cmp_left  = cond;
1955                 cmp_right = new_Const_long(mode_Iu, 0);
1956                 pnc       = pn_Cmp_Lg;
1957                 cmp_mode  = mode_Iu;
1958         } else {
1959                 ir_node *cmp = get_Proj_pred(cond);
1960
1961                 cmp_left  = get_Cmp_left(cmp);
1962                 cmp_right = get_Cmp_right(cmp);
1963                 cmp_mode  = get_irn_mode(cmp_left);
1964                 pnc       = get_Proj_proj(cond);
1965
1966                 assert(!mode_is_float(cmp_mode));
1967
1968                 if (!mode_is_signed(cmp_mode)) {
1969                         pnc |= ia32_pn_Cmp_Unsigned;
1970                 }
1971         }
1972
1973         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
1974                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
1975         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
1976                 pnc = get_negated_pnc(pnc, cmp_mode);
1977                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
1978         } else {
1979                 new_op = create_cmov(pnc, cmp_left, cmp_right, psi_true, psi_default,
1980                                      dbgi, block);
1981         }
1982         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1983         return new_op;
1984 }
1985
1986
1987 /**
1988  * Following conversion rules apply:
1989  *
1990  *  INT -> INT
1991  * ============
1992  *  1) n bit -> m bit   n > m (downscale)
1993  *     always ignored
1994  *  2) n bit -> m bit   n == m   (sign change)
1995  *     always ignored
1996  *  3) n bit -> m bit   n < m (upscale)
1997  *     a) source is signed:    movsx
1998  *     b) source is unsigned:  and with lower bits sets
1999  *
2000  *  INT -> FLOAT
2001  * ==============
2002  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2003  *
2004  *  FLOAT -> INT
2005  * ==============
2006  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2007  *
2008  *  FLOAT -> FLOAT
2009  * ================
2010  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2011  *  x87 is mode_E internally, conversions happen only at load and store
2012  *  in non-strict semantic
2013  */
2014
2015 /**
2016  * Create a conversion from x87 state register to general purpose.
2017  */
2018 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2019         ir_node         *block      = be_transform_node(get_nodes_block(node));
2020         ir_node         *op         = get_Conv_op(node);
2021         ir_node         *new_op     = be_transform_node(op);
2022         ia32_code_gen_t *cg         = env_cg;
2023         ir_graph        *irg        = current_ir_graph;
2024         dbg_info        *dbgi       = get_irn_dbg_info(node);
2025         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2026         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2027         ir_node         *fist, *load;
2028
2029         /* do a fist */
2030         fist = new_rd_ia32_vfist(dbgi, irg, block,
2031                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2032
2033         set_irn_pinned(fist, op_pin_state_floats);
2034         set_ia32_use_frame(fist);
2035         set_ia32_op_type(fist, ia32_AddrModeD);
2036         set_ia32_am_flavour(fist, ia32_am_B);
2037         set_ia32_ls_mode(fist, mode_Iu);
2038         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2039
2040         /* do a Load */
2041         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2042
2043         set_irn_pinned(load, op_pin_state_floats);
2044         set_ia32_use_frame(load);
2045         set_ia32_op_type(load, ia32_AddrModeS);
2046         set_ia32_am_flavour(load, ia32_am_B);
2047         set_ia32_ls_mode(load, mode_Iu);
2048         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2049
2050         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2051 }
2052
2053 /**
2054  * Create a conversion from general purpose to x87 register
2055  */
2056 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2057         ir_node   *block  = be_transform_node(get_nodes_block(node));
2058         ir_node   *op     = get_Conv_op(node);
2059         ir_node   *new_op = be_transform_node(op);
2060         ir_graph  *irg    = current_ir_graph;
2061         dbg_info  *dbgi   = get_irn_dbg_info(node);
2062         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2063         ir_node   *nomem  = new_NoMem();
2064         ir_node   *fild, *store;
2065         int       src_bits;
2066
2067         /* first convert to 32 bit if necessary */
2068         src_bits = get_mode_size_bits(src_mode);
2069         if (src_bits == 8) {
2070                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2071                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2072                 set_ia32_ls_mode(new_op, src_mode);
2073                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2074         } else if (src_bits < 32) {
2075                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2076                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2077                 set_ia32_ls_mode(new_op, src_mode);
2078                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2079         }
2080
2081         /* do a store */
2082         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2083
2084         set_ia32_use_frame(store);
2085         set_ia32_op_type(store, ia32_AddrModeD);
2086         set_ia32_am_flavour(store, ia32_am_OB);
2087         set_ia32_ls_mode(store, mode_Iu);
2088
2089         /* do a fild */
2090         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2091
2092         set_ia32_use_frame(fild);
2093         set_ia32_op_type(fild, ia32_AddrModeS);
2094         set_ia32_am_flavour(fild, ia32_am_OB);
2095         set_ia32_ls_mode(fild, mode_Iu);
2096
2097         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2098 }
2099
2100 static ir_node *create_Strict_conv(ir_mode *src_mode, ir_mode *tgt_mode,
2101                                    ir_node *node)
2102 {
2103         ir_node  *block    = get_nodes_block(node);
2104         ir_graph *irg      = current_ir_graph;
2105         dbg_info *dbgi     = get_irn_dbg_info(node);
2106         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2107         ir_node  *nomem    = new_NoMem();
2108         int       src_bits = get_mode_size_bits(src_mode);
2109         int       tgt_bits = get_mode_size_bits(tgt_mode);
2110         ir_node  *frame    = get_irg_frame(irg);
2111         ir_mode  *smaller_mode;
2112         ir_node  *store, *load;
2113         ir_node  *res;
2114
2115         if(src_bits <= tgt_bits)
2116                 smaller_mode = src_mode;
2117         else
2118                 smaller_mode = tgt_mode;
2119
2120         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, node, nomem,
2121                                  smaller_mode);
2122         set_ia32_use_frame(store);
2123         set_ia32_op_type(store, ia32_AddrModeD);
2124         set_ia32_am_flavour(store, ia32_am_OB);
2125
2126         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2127                                 smaller_mode);
2128         set_ia32_use_frame(load);
2129         set_ia32_op_type(load, ia32_AddrModeS);
2130         set_ia32_am_flavour(load, ia32_am_OB);
2131
2132         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2133         return res;
2134 }
2135
2136 /**
2137  * Transforms a Conv node.
2138  *
2139  * @return The created ia32 Conv node
2140  */
2141 static ir_node *gen_Conv(ir_node *node) {
2142         ir_node  *block    = be_transform_node(get_nodes_block(node));
2143         ir_node  *op       = get_Conv_op(node);
2144         ir_node  *new_op   = be_transform_node(op);
2145         ir_graph *irg      = current_ir_graph;
2146         dbg_info *dbgi     = get_irn_dbg_info(node);
2147         ir_mode  *src_mode = get_irn_mode(op);
2148         ir_mode  *tgt_mode = get_irn_mode(node);
2149         int      src_bits  = get_mode_size_bits(src_mode);
2150         int      tgt_bits  = get_mode_size_bits(tgt_mode);
2151         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2152         ir_node  *nomem    = new_rd_NoMem(irg);
2153         ir_node  *res;
2154
2155         if (src_mode == tgt_mode) {
2156                 if (get_Conv_strict(node)) {
2157                         if (USE_SSE2(env_cg)) {
2158                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2159                                 return new_op;
2160                         }
2161                 } else {
2162                         /* this should be optimized already, but who knows... */
2163                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2164                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2165                         return new_op;
2166                 }
2167         }
2168
2169         if (mode_is_float(src_mode)) {
2170                 /* we convert from float ... */
2171                 if (mode_is_float(tgt_mode)) {
2172                         if(src_mode == mode_E && tgt_mode == mode_D
2173                                         && !get_Conv_strict(node)) {
2174                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2175                                 return new_op;
2176                         }
2177
2178                         /* ... to float */
2179                         if (USE_SSE2(env_cg)) {
2180                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2181                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2182                                 set_ia32_ls_mode(res, tgt_mode);
2183                         } else {
2184                                 // Matze: TODO what about strict convs?
2185                                 if(get_Conv_strict(node)) {
2186                                         res = create_Strict_conv(src_mode, tgt_mode, new_op);
2187                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2188                                         return res;
2189                                 }
2190                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2191                                 return new_op;
2192                         }
2193                 } else {
2194                         /* ... to int */
2195                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2196                         if (USE_SSE2(env_cg)) {
2197                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2198                                 set_ia32_ls_mode(res, src_mode);
2199                         } else {
2200                                 return gen_x87_fp_to_gp(node);
2201                         }
2202                 }
2203         } else {
2204                 /* we convert from int ... */
2205                 if (mode_is_float(tgt_mode)) {
2206                         FP_USED(env_cg);
2207                         /* ... to float */
2208                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2209                         if (USE_SSE2(env_cg)) {
2210                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2211                                 set_ia32_ls_mode(res, tgt_mode);
2212                                 if(src_bits == 32) {
2213                                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2214                                 }
2215                         } else {
2216                                 return gen_x87_gp_to_fp(node, src_mode);
2217                         }
2218                 } else {
2219                         /* to int */
2220                         ir_mode *smaller_mode;
2221                         int     smaller_bits;
2222
2223                         if (src_bits == tgt_bits) {
2224                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...", src_mode, tgt_mode));
2225                                 return new_op;
2226                         }
2227
2228                         if (src_bits < tgt_bits) {
2229                                 smaller_mode = src_mode;
2230                                 smaller_bits = src_bits;
2231                         } else {
2232                                 smaller_mode = tgt_mode;
2233                                 smaller_bits = tgt_bits;
2234                         }
2235
2236                         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2237                         if (smaller_bits == 8) {
2238                                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2239                                 set_ia32_ls_mode(res, smaller_mode);
2240                         } else {
2241                                 res = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2242                                 set_ia32_ls_mode(res, smaller_mode);
2243                         }
2244                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2245                 }
2246         }
2247
2248         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2249
2250         return res;
2251 }
2252
2253 static
2254 int check_immediate_constraint(long val, char immediate_constraint_type)
2255 {
2256         switch (immediate_constraint_type) {
2257         case 0:
2258                 return 1;
2259         case 'I':
2260                 return val >= 0 && val <= 32;
2261         case 'J':
2262                 return val >= 0 && val <= 63;
2263         case 'K':
2264                 return val >= -128 && val <= 127;
2265         case 'L':
2266                 return val == 0xff || val == 0xffff;
2267         case 'M':
2268                 return val >= 0 && val <= 3;
2269         case 'N':
2270                 return val >= 0 && val <= 255;
2271         case 'O':
2272                 return val >= 0 && val <= 127;
2273         default:
2274                 break;
2275         }
2276         panic("Invalid immediate constraint found");
2277         return 0;
2278 }
2279
2280 static
2281 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2282 {
2283         int          minus         = 0;
2284         tarval      *offset        = NULL;
2285         int          offset_sign   = 0;
2286         long         val = 0;
2287         ir_entity   *symconst_ent  = NULL;
2288         int          symconst_sign = 0;
2289         ir_mode     *mode;
2290         ir_node     *cnst          = NULL;
2291         ir_node     *symconst      = NULL;
2292         ir_node     *res;
2293         ir_graph    *irg;
2294         dbg_info    *dbgi;
2295         ir_node     *block;
2296
2297         mode = get_irn_mode(node);
2298         if(!mode_is_int(mode) && !mode_is_character(mode) &&
2299                         !mode_is_reference(mode)) {
2300                 return NULL;
2301         }
2302
2303         if(is_Minus(node)) {
2304                 minus = 1;
2305                 node  = get_Minus_op(node);
2306         }
2307
2308         if(is_Const(node)) {
2309                 cnst        = node;
2310                 symconst    = NULL;
2311                 offset_sign = minus;
2312         } else if(is_SymConst(node)) {
2313                 cnst          = NULL;
2314                 symconst      = node;
2315                 symconst_sign = minus;
2316         } else if(is_Add(node)) {
2317                 ir_node *left  = get_Add_left(node);
2318                 ir_node *right = get_Add_right(node);
2319                 if(is_Const(left) && is_SymConst(right)) {
2320                         cnst          = left;
2321                         symconst      = right;
2322                         symconst_sign = minus;
2323                         offset_sign   = minus;
2324                 } else if(is_SymConst(left) && is_Const(right)) {
2325                         cnst          = right;
2326                         symconst      = left;
2327                         symconst_sign = minus;
2328                         offset_sign   = minus;
2329                 }
2330         } else if(is_Sub(node)) {
2331                 ir_node *left  = get_Sub_left(node);
2332                 ir_node *right = get_Sub_right(node);
2333                 if(is_Const(left) && is_SymConst(right)) {
2334                         cnst          = left;
2335                         symconst      = right;
2336                         symconst_sign = !minus;
2337                         offset_sign   = minus;
2338                 } else if(is_SymConst(left) && is_Const(right)) {
2339                         cnst          = right;
2340                         symconst      = left;
2341                         symconst_sign = minus;
2342                         offset_sign   = !minus;
2343                 }
2344         } else {
2345                 return NULL;
2346         }
2347
2348         if(cnst != NULL) {
2349                 offset = get_Const_tarval(cnst);
2350                 if(tarval_is_long(offset)) {
2351                         val = get_tarval_long(offset);
2352                 } else if(tarval_is_null(offset)) {
2353                         val = 0;
2354                 } else {
2355                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2356                                    "long?\n", cnst);
2357                         return NULL;
2358                 }
2359
2360                 if(!check_immediate_constraint(val, immediate_constraint_type))
2361                         return NULL;
2362         }
2363         if(symconst != NULL) {
2364                 if(immediate_constraint_type != 0) {
2365                         /* we need full 32bits for symconsts */
2366                         return NULL;
2367                 }
2368
2369                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2370                         return NULL;
2371                 symconst_ent = get_SymConst_entity(symconst);
2372         }
2373         if(cnst == NULL && symconst == NULL)
2374                 return NULL;
2375
2376         if(offset_sign && offset != NULL) {
2377                 offset = tarval_neg(offset);
2378         }
2379
2380         irg   = current_ir_graph;
2381         dbgi  = get_irn_dbg_info(node);
2382         block = get_irg_start_block(irg);
2383         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent, symconst_sign,
2384                                       val);
2385         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2386
2387         /* make sure we don't schedule stuff before the barrier */
2388         add_irn_dep(res, get_irg_frame(irg));
2389
2390         return res;
2391 }
2392
2393 static
2394 ir_node *create_immediate_or_transform(ir_node *node, char immediate_constraint_type)
2395 {
2396         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2397         if (new_node == NULL) {
2398                 new_node = be_transform_node(node);
2399         }
2400         return new_node;
2401 }
2402
2403 typedef struct constraint_t constraint_t;
2404 struct constraint_t {
2405         int                         is_in;
2406         int                         n_outs;
2407         const arch_register_req_t **out_reqs;
2408
2409         const arch_register_req_t  *req;
2410         unsigned                    immediate_possible;
2411         char                        immediate_type;
2412 };
2413
2414 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2415 {
2416         int                          immediate_possible = 0;
2417         char                         immediate_type     = 0;
2418         unsigned                     limited            = 0;
2419         const arch_register_class_t *cls                = NULL;
2420         ir_graph                    *irg;
2421         struct obstack              *obst;
2422         arch_register_req_t         *req;
2423         unsigned                    *limited_ptr;
2424         int                          p;
2425         int                          same_as = -1;
2426
2427         /* TODO: replace all the asserts with nice error messages */
2428
2429         printf("Constraint: %s\n", c);
2430
2431         while(*c != 0) {
2432                 switch(*c) {
2433                 case ' ':
2434                 case '\t':
2435                 case '\n':
2436                         break;
2437
2438                 case 'a':
2439                         assert(cls == NULL ||
2440                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2441                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2442                         limited |= 1 << REG_EAX;
2443                         break;
2444                 case 'b':
2445                         assert(cls == NULL ||
2446                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2447                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2448                         limited |= 1 << REG_EBX;
2449                         break;
2450                 case 'c':
2451                         assert(cls == NULL ||
2452                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2453                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2454                         limited |= 1 << REG_ECX;
2455                         break;
2456                 case 'd':
2457                         assert(cls == NULL ||
2458                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2459                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2460                         limited |= 1 << REG_EDX;
2461                         break;
2462                 case 'D':
2463                         assert(cls == NULL ||
2464                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2465                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2466                         limited |= 1 << REG_EDI;
2467                         break;
2468                 case 'S':
2469                         assert(cls == NULL ||
2470                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2471                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2472                         limited |= 1 << REG_ESI;
2473                         break;
2474                 case 'Q':
2475                 case 'q': /* q means lower part of the regs only, this makes no
2476                                    * difference to Q for us (we only assigne whole registers) */
2477                         assert(cls == NULL ||
2478                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2479                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2480                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2481                                    1 << REG_EDX;
2482                         break;
2483                 case 'A':
2484                         assert(cls == NULL ||
2485                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2486                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2487                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2488                         break;
2489                 case 'l':
2490                         assert(cls == NULL ||
2491                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2492                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2493                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2494                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2495                                    1 << REG_EBP;
2496                         break;
2497
2498                 case 'R':
2499                 case 'r':
2500                 case 'p':
2501                         assert(cls == NULL);
2502                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2503                         break;
2504
2505                 case 'f':
2506                 case 't':
2507                 case 'u':
2508                         /* TODO: mark values so the x87 simulator knows about t and u */
2509                         assert(cls == NULL);
2510                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2511                         break;
2512
2513                 case 'Y':
2514                 case 'x':
2515                         assert(cls == NULL);
2516                         /* TODO: check that sse2 is supported */
2517                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2518                         break;
2519
2520                 case 'I':
2521                 case 'J':
2522                 case 'K':
2523                 case 'L':
2524                 case 'M':
2525                 case 'N':
2526                 case 'O':
2527                         assert(!immediate_possible);
2528                         immediate_possible = 1;
2529                         immediate_type     = *c;
2530                         break;
2531                 case 'n':
2532                 case 'i':
2533                         assert(!immediate_possible);
2534                         immediate_possible = 1;
2535                         break;
2536
2537                 case 'g':
2538                         assert(!immediate_possible && cls == NULL);
2539                         immediate_possible = 1;
2540                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2541                         break;
2542
2543                 case '0':
2544                 case '1':
2545                 case '2':
2546                 case '3':
2547                 case '4':
2548                 case '5':
2549                 case '6':
2550                 case '7':
2551                 case '8':
2552                 case '9':
2553                         assert(constraint->is_in && "can only specify same constraint "
2554                                "on input");
2555
2556                         sscanf(c, "%d%n", &same_as, &p);
2557                         if(same_as >= 0) {
2558                                 c += p;
2559                                 continue;
2560                         }
2561                         break;
2562
2563                 case 'E': /* no float consts yet */
2564                 case 'F': /* no float consts yet */
2565                 case 's': /* makes no sense on x86 */
2566                 case 'X': /* we can't support that in firm */
2567                 case 'm':
2568                 case 'o':
2569                 case 'V':
2570                 case '<': /* no autodecrement on x86 */
2571                 case '>': /* no autoincrement on x86 */
2572                 case 'C': /* sse constant not supported yet */
2573                 case 'G': /* 80387 constant not supported yet */
2574                 case 'y': /* we don't support mmx registers yet */
2575                 case 'Z': /* not available in 32 bit mode */
2576                 case 'e': /* not available in 32 bit mode */
2577                         assert(0 && "asm constraint not supported");
2578                         break;
2579                 default:
2580                         assert(0 && "unknown asm constraint found");
2581                         break;
2582                 }
2583                 ++c;
2584         }
2585
2586         if(same_as >= 0) {
2587                 const arch_register_req_t *other_constr;
2588
2589                 assert(cls == NULL && "same as and register constraint not supported");
2590                 assert(!immediate_possible && "same as and immediate constraint not "
2591                        "supported");
2592                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2593                        "same_as constraint");
2594
2595                 other_constr         = constraint->out_reqs[same_as];
2596
2597                 req                  = obstack_alloc(obst, sizeof(req[0]));
2598                 req->cls             = other_constr->cls;
2599                 req->type            = arch_register_req_type_should_be_same;
2600                 req->limited         = NULL;
2601                 req->other_same      = pos;
2602                 req->other_different = -1;
2603
2604                 /* switch constraints. This is because in firm we have same_as
2605                  * constraints on the output constraints while in the gcc asm syntax
2606                  * they are specified on the input constraints */
2607                 constraint->req               = other_constr;
2608                 constraint->out_reqs[same_as] = req;
2609                 constraint->immediate_possible = 0;
2610                 return;
2611         }
2612
2613         if(immediate_possible && cls == NULL) {
2614                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2615         }
2616         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2617         assert(cls != NULL);
2618
2619         if(immediate_possible) {
2620                 assert(constraint->is_in
2621                        && "imeediates make no sense for output constraints");
2622         }
2623         /* todo: check types (no float input on 'r' constrainted in and such... */
2624
2625         irg  = current_ir_graph;
2626         obst = get_irg_obstack(irg);
2627
2628         if(limited != 0) {
2629                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2630                 limited_ptr  = (unsigned*) (req+1);
2631         } else {
2632                 req = obstack_alloc(obst, sizeof(req[0]));
2633         }
2634         memset(req, 0, sizeof(req[0]));
2635
2636         if(limited != 0) {
2637                 req->type    = arch_register_req_type_limited;
2638                 *limited_ptr = limited;
2639                 req->limited = limited_ptr;
2640         } else {
2641                 req->type    = arch_register_req_type_normal;
2642         }
2643         req->cls = cls;
2644
2645         constraint->req                = req;
2646         constraint->immediate_possible = immediate_possible;
2647         constraint->immediate_type     = immediate_type;
2648 }
2649
2650 static
2651 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2652                    const char *c)
2653 {
2654         (void) node;
2655         (void) pos;
2656         (void) constraint;
2657         (void) c;
2658         panic("Clobbers not supported yet");
2659 }
2660
2661 ir_node *gen_ASM(ir_node *node)
2662 {
2663         int                   i, arity;
2664         ir_graph             *irg   = current_ir_graph;
2665         ir_node              *block = be_transform_node(get_nodes_block(node));
2666         dbg_info             *dbgi  = get_irn_dbg_info(node);
2667         ir_node             **in;
2668         ir_node              *res;
2669         int                   out_arity;
2670         int                   n_outs;
2671         int                   n_clobbers;
2672         void                 *generic_attr;
2673         ia32_asm_attr_t      *attr;
2674         const arch_register_req_t **out_reqs;
2675         const arch_register_req_t **in_reqs;
2676         struct obstack       *obst;
2677         constraint_t          parsed_constraint;
2678
2679         /* assembler could contain float statements */
2680         FP_USED(env_cg);
2681
2682         /* transform inputs */
2683         arity = get_irn_arity(node);
2684         in    = alloca(arity * sizeof(in[0]));
2685         memset(in, 0, arity * sizeof(in[0]));
2686
2687         n_outs     = get_ASM_n_output_constraints(node);
2688         n_clobbers = get_ASM_n_clobbers(node);
2689         out_arity  = n_outs + n_clobbers;
2690
2691         /* construct register constraints */
2692         obst     = get_irg_obstack(irg);
2693         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2694         parsed_constraint.out_reqs = out_reqs;
2695         parsed_constraint.n_outs   = n_outs;
2696         parsed_constraint.is_in    = 0;
2697         for(i = 0; i < out_arity; ++i) {
2698                 const char   *c;
2699
2700                 if(i < n_outs) {
2701                         const ir_asm_constraint *constraint;
2702                         constraint = & get_ASM_output_constraints(node) [i];
2703                         c = get_id_str(constraint->constraint);
2704                         parse_asm_constraint(i, &parsed_constraint, c);
2705                 } else {
2706                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2707                         c = get_id_str(glob_id);
2708                         parse_clobber(node, i, &parsed_constraint, c);
2709                 }
2710                 out_reqs[i] = parsed_constraint.req;
2711         }
2712
2713         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2714         parsed_constraint.is_in = 1;
2715         for(i = 0; i < arity; ++i) {
2716                 const ir_asm_constraint   *constraint;
2717                 ident                     *constr_id;
2718                 const char                *c;
2719
2720                 constraint = & get_ASM_input_constraints(node) [i];
2721                 constr_id  = constraint->constraint;
2722                 c          = get_id_str(constr_id);
2723                 parse_asm_constraint(i, &parsed_constraint, c);
2724                 in_reqs[i] = parsed_constraint.req;
2725
2726                 if(parsed_constraint.immediate_possible) {
2727                         ir_node *pred      = get_irn_n(node, i);
2728                         char     imm_type  = parsed_constraint.immediate_type;
2729                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2730
2731                         if(immediate != NULL) {
2732                                 in[i] = immediate;
2733                         }
2734                 }
2735         }
2736
2737         /* transform inputs */
2738         for(i = 0; i < arity; ++i) {
2739                 ir_node *pred;
2740                 ir_node *transformed;
2741
2742                 if(in[i] != NULL)
2743                         continue;
2744
2745                 pred        = get_irn_n(node, i);
2746                 transformed = be_transform_node(pred);
2747                 in[i]       = transformed;
2748         }
2749
2750         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2751
2752         generic_attr   = get_irn_generic_attr(res);
2753         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
2754         attr->asm_text = get_ASM_text(node);
2755         set_ia32_out_req_all(res, out_reqs);
2756         set_ia32_in_req_all(res, in_reqs);
2757
2758         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2759
2760         return res;
2761 }
2762
2763 /********************************************
2764  *  _                          _
2765  * | |                        | |
2766  * | |__   ___ _ __   ___   __| | ___  ___
2767  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2768  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2769  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2770  *
2771  ********************************************/
2772
2773 static ir_node *gen_be_StackParam(ir_node *node) {
2774         ir_node  *block      = be_transform_node(get_nodes_block(node));
2775         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2776         ir_node   *new_ptr   = be_transform_node(ptr);
2777         ir_node   *new_op    = NULL;
2778         ir_graph  *irg       = current_ir_graph;
2779         dbg_info  *dbgi      = get_irn_dbg_info(node);
2780         ir_node   *nomem     = new_rd_NoMem(current_ir_graph);
2781         ir_entity *ent       = arch_get_frame_entity(env_cg->arch_env, node);
2782         ir_mode   *load_mode = get_irn_mode(node);
2783         ir_node   *noreg     = ia32_new_NoReg_gp(env_cg);
2784         ir_mode   *proj_mode;
2785         long      pn_res;
2786
2787         if (mode_is_float(load_mode)) {
2788                 FP_USED(env_cg);
2789                 if (USE_SSE2(env_cg)) {
2790                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2791                         pn_res    = pn_ia32_xLoad_res;
2792                         proj_mode = mode_xmm;
2793                 } else {
2794                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem, load_mode);
2795                         pn_res    = pn_ia32_vfld_res;
2796                         proj_mode = mode_vfp;
2797                 }
2798         } else {
2799                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
2800                 proj_mode = mode_Iu;
2801                 pn_res = pn_ia32_Load_res;
2802         }
2803
2804         set_irn_pinned(new_op, op_pin_state_floats);
2805         set_ia32_frame_ent(new_op, ent);
2806         set_ia32_use_frame(new_op);
2807
2808         set_ia32_op_type(new_op, ia32_AddrModeS);
2809         set_ia32_am_flavour(new_op, ia32_am_B);
2810         set_ia32_ls_mode(new_op, load_mode);
2811         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2812
2813         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2814
2815         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
2816 }
2817
2818 /**
2819  * Transforms a FrameAddr into an ia32 Add.
2820  */
2821 static ir_node *gen_be_FrameAddr(ir_node *node) {
2822         ir_node  *block  = be_transform_node(get_nodes_block(node));
2823         ir_node  *op     = be_get_FrameAddr_frame(node);
2824         ir_node  *new_op = be_transform_node(op);
2825         ir_graph *irg    = current_ir_graph;
2826         dbg_info *dbgi   = get_irn_dbg_info(node);
2827         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
2828         ir_node  *res;
2829
2830         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
2831         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
2832         set_ia32_use_frame(res);
2833         set_ia32_am_flavour(res, ia32_am_OB);
2834
2835         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2836
2837         return res;
2838 }
2839
2840 /**
2841  * Transforms a FrameLoad into an ia32 Load.
2842  */
2843 static ir_node *gen_be_FrameLoad(ir_node *node) {
2844         ir_node   *block   = be_transform_node(get_nodes_block(node));
2845         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
2846         ir_node   *new_mem = be_transform_node(mem);
2847         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
2848         ir_node   *new_ptr = be_transform_node(ptr);
2849         ir_node   *new_op  = NULL;
2850         ir_graph  *irg     = current_ir_graph;
2851         dbg_info  *dbgi    = get_irn_dbg_info(node);
2852         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2853         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2854         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
2855         ir_node   *projs[pn_Load_max];
2856
2857         ia32_collect_Projs(node, projs, pn_Load_max);
2858
2859         if (mode_is_float(mode)) {
2860                 FP_USED(env_cg);
2861                 if (USE_SSE2(env_cg)) {
2862                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
2863                 }
2864                 else {
2865                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, mode);
2866                 }
2867         }
2868         else {
2869                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
2870         }
2871
2872         set_irn_pinned(new_op, op_pin_state_floats);
2873         set_ia32_frame_ent(new_op, ent);
2874         set_ia32_use_frame(new_op);
2875
2876         set_ia32_op_type(new_op, ia32_AddrModeS);
2877         set_ia32_am_flavour(new_op, ia32_am_B);
2878         set_ia32_ls_mode(new_op, mode);
2879         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2880
2881         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2882
2883         return new_op;
2884 }
2885
2886
2887 /**
2888  * Transforms a FrameStore into an ia32 Store.
2889  */
2890 static ir_node *gen_be_FrameStore(ir_node *node) {
2891         ir_node   *block   = be_transform_node(get_nodes_block(node));
2892         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
2893         ir_node   *new_mem = be_transform_node(mem);
2894         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
2895         ir_node   *new_ptr = be_transform_node(ptr);
2896         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
2897         ir_node   *new_val = be_transform_node(val);
2898         ir_node   *new_op  = NULL;
2899         ir_graph  *irg     = current_ir_graph;
2900         dbg_info  *dbgi    = get_irn_dbg_info(node);
2901         ir_node   *noreg   = ia32_new_NoReg_gp(env_cg);
2902         ir_entity *ent     = arch_get_frame_entity(env_cg->arch_env, node);
2903         ir_mode   *mode    = get_irn_mode(val);
2904
2905         if (mode_is_float(mode)) {
2906                 FP_USED(env_cg);
2907                 if (USE_SSE2(env_cg)) {
2908                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2909                 } else {
2910                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, mode);
2911                 }
2912         } else if (get_mode_size_bits(mode) == 8) {
2913                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2914         } else {
2915                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
2916         }
2917
2918         set_ia32_frame_ent(new_op, ent);
2919         set_ia32_use_frame(new_op);
2920
2921         set_ia32_op_type(new_op, ia32_AddrModeD);
2922         set_ia32_am_flavour(new_op, ia32_am_B);
2923         set_ia32_ls_mode(new_op, mode);
2924
2925         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2926
2927         return new_op;
2928 }
2929
2930 /**
2931  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
2932  */
2933 static ir_node *gen_be_Return(ir_node *node) {
2934         ir_graph  *irg     = current_ir_graph;
2935         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
2936         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
2937         ir_entity *ent     = get_irg_entity(irg);
2938         ir_type   *tp      = get_entity_type(ent);
2939         dbg_info  *dbgi;
2940         ir_node   *block;
2941         ir_type   *res_type;
2942         ir_mode   *mode;
2943         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
2944         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
2945         ir_node   *noreg;
2946         ir_node   **in;
2947         int       pn_ret_val, pn_ret_mem, arity, i;
2948
2949         assert(ret_val != NULL);
2950         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
2951                 return be_duplicate_node(node);
2952         }
2953
2954         res_type = get_method_res_type(tp, 0);
2955
2956         if (! is_Primitive_type(res_type)) {
2957                 return be_duplicate_node(node);
2958         }
2959
2960         mode = get_type_mode(res_type);
2961         if (! mode_is_float(mode)) {
2962                 return be_duplicate_node(node);
2963         }
2964
2965         assert(get_method_n_ress(tp) == 1);
2966
2967         pn_ret_val = get_Proj_proj(ret_val);
2968         pn_ret_mem = get_Proj_proj(ret_mem);
2969
2970         /* get the Barrier */
2971         barrier = get_Proj_pred(ret_val);
2972
2973         /* get result input of the Barrier */
2974         ret_val     = get_irn_n(barrier, pn_ret_val);
2975         new_ret_val = be_transform_node(ret_val);
2976
2977         /* get memory input of the Barrier */
2978         ret_mem     = get_irn_n(barrier, pn_ret_mem);
2979         new_ret_mem = be_transform_node(ret_mem);
2980
2981         frame = get_irg_frame(irg);
2982
2983         dbgi  = get_irn_dbg_info(barrier);
2984         block = be_transform_node(get_nodes_block(barrier));
2985
2986         noreg = ia32_new_NoReg_gp(env_cg);
2987
2988         /* store xmm0 onto stack */
2989         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg, new_ret_val, new_ret_mem);
2990         set_ia32_ls_mode(sse_store, mode);
2991         set_ia32_op_type(sse_store, ia32_AddrModeD);
2992         set_ia32_use_frame(sse_store);
2993         set_ia32_am_flavour(sse_store, ia32_am_B);
2994
2995         /* load into st0 */
2996         fld = new_rd_ia32_SetST0(dbgi, irg, block, frame, noreg, sse_store);
2997         set_ia32_ls_mode(fld, mode);
2998         set_ia32_op_type(fld, ia32_AddrModeS);
2999         set_ia32_use_frame(fld);
3000         set_ia32_am_flavour(fld, ia32_am_B);
3001
3002         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_SetST0_M);
3003         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_SetST0_res);
3004         arch_set_irn_register(env_cg->arch_env, fld, &ia32_vfp_regs[REG_VF0]);
3005
3006         /* create a new barrier */
3007         arity = get_irn_arity(barrier);
3008         in = alloca(arity * sizeof(in[0]));
3009         for (i = 0; i < arity; ++i) {
3010                 ir_node *new_in;
3011
3012                 if (i == pn_ret_val) {
3013                         new_in = fld;
3014                 } else if (i == pn_ret_mem) {
3015                         new_in = mproj;
3016                 } else {
3017                         ir_node *in = get_irn_n(barrier, i);
3018                         new_in = be_transform_node(in);
3019                 }
3020                 in[i] = new_in;
3021         }
3022
3023         new_barrier = new_ir_node(dbgi, irg, block,
3024                                   get_irn_op(barrier), get_irn_mode(barrier),
3025                                   arity, in);
3026         copy_node_attr(barrier, new_barrier);
3027         be_duplicate_deps(barrier, new_barrier);
3028         be_set_transformed_node(barrier, new_barrier);
3029         mark_irn_visited(barrier);
3030
3031         /* transform normally */
3032         return be_duplicate_node(node);
3033 }
3034
3035 /**
3036  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3037  */
3038 static ir_node *gen_be_AddSP(ir_node *node) {
3039         ir_node  *block  = be_transform_node(get_nodes_block(node));
3040         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3041         ir_node  *new_sz;
3042         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3043         ir_node  *new_sp = be_transform_node(sp);
3044         ir_graph *irg    = current_ir_graph;
3045         dbg_info *dbgi   = get_irn_dbg_info(node);
3046         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3047         ir_node  *nomem  = new_NoMem();
3048         ir_node  *new_op;
3049
3050         new_sz = create_immediate_or_transform(sz, 0);
3051
3052         /* ia32 stack grows in reverse direction, make a SubSP */
3053         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz,
3054                                    nomem);
3055         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3056         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3057
3058         return new_op;
3059 }
3060
3061 /**
3062  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3063  */
3064 static ir_node *gen_be_SubSP(ir_node *node) {
3065         ir_node  *block  = be_transform_node(get_nodes_block(node));
3066         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3067         ir_node  *new_sz;
3068         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3069         ir_node  *new_sp = be_transform_node(sp);
3070         ir_graph *irg    = current_ir_graph;
3071         dbg_info *dbgi   = get_irn_dbg_info(node);
3072         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3073         ir_node  *nomem  = new_NoMem();
3074         ir_node  *new_op;
3075
3076         new_sz = create_immediate_or_transform(sz, 0);
3077
3078         /* ia32 stack grows in reverse direction, make an AddSP */
3079         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3080         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3081         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3082
3083         return new_op;
3084 }
3085
3086 /**
3087  * This function just sets the register for the Unknown node
3088  * as this is not done during register allocation because Unknown
3089  * is an "ignore" node.
3090  */
3091 static ir_node *gen_Unknown(ir_node *node) {
3092         ir_mode *mode = get_irn_mode(node);
3093
3094         if (mode_is_float(mode)) {
3095                 FP_USED(env_cg);
3096                 if (USE_SSE2(env_cg))
3097                         return ia32_new_Unknown_xmm(env_cg);
3098                 else
3099                         return ia32_new_Unknown_vfp(env_cg);
3100         } else if (mode_needs_gp_reg(mode)) {
3101                 return ia32_new_Unknown_gp(env_cg);
3102         } else {
3103                 assert(0 && "unsupported Unknown-Mode");
3104         }
3105
3106         return NULL;
3107 }
3108
3109 /**
3110  * Change some phi modes
3111  */
3112 static ir_node *gen_Phi(ir_node *node) {
3113         ir_node  *block = be_transform_node(get_nodes_block(node));
3114         ir_graph *irg   = current_ir_graph;
3115         dbg_info *dbgi  = get_irn_dbg_info(node);
3116         ir_mode  *mode  = get_irn_mode(node);
3117         ir_node  *phi;
3118
3119         if(mode_needs_gp_reg(mode)) {
3120                 /* we shouldn't have any 64bit stuff around anymore */
3121                 assert(get_mode_size_bits(mode) <= 32);
3122                 /* all integer operations are on 32bit registers now */
3123                 mode = mode_Iu;
3124         } else if(mode_is_float(mode)) {
3125                 if (USE_SSE2(env_cg)) {
3126                         mode = mode_xmm;
3127                 } else {
3128                         mode = mode_vfp;
3129                 }
3130         }
3131
3132         /* phi nodes allow loops, so we use the old arguments for now
3133          * and fix this later */
3134         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3135         copy_node_attr(node, phi);
3136         be_duplicate_deps(node, phi);
3137
3138         be_set_transformed_node(node, phi);
3139         be_enqueue_preds(node);
3140
3141         return phi;
3142 }
3143
3144 /**********************************************************************
3145  *  _                                _                   _
3146  * | |                              | |                 | |
3147  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3148  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3149  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3150  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3151  *
3152  **********************************************************************/
3153
3154 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3155
3156 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3157                                      ir_node *mem);
3158
3159 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3160                                       ir_node *val, ir_node *mem);
3161
3162 /**
3163  * Transforms a lowered Load into a "real" one.
3164  */
3165 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func, char fp_unit) {
3166         ir_node  *block   = be_transform_node(get_nodes_block(node));
3167         ir_node  *ptr     = get_irn_n(node, 0);
3168         ir_node  *new_ptr = be_transform_node(ptr);
3169         ir_node  *mem     = get_irn_n(node, 1);
3170         ir_node  *new_mem = be_transform_node(mem);
3171         ir_graph *irg     = current_ir_graph;
3172         dbg_info *dbgi    = get_irn_dbg_info(node);
3173         ir_mode  *mode    = get_ia32_ls_mode(node);
3174         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3175         ir_node  *new_op;
3176
3177         /*
3178                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3179                 lowering we have x87 nodes, so we need to enforce simulation.
3180         */
3181         if (mode_is_float(mode)) {
3182                 FP_USED(env_cg);
3183                 if (fp_unit == fp_x87)
3184                         FORCE_x87(env_cg);
3185         }
3186
3187         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3188
3189         set_ia32_op_type(new_op, ia32_AddrModeS);
3190         set_ia32_am_flavour(new_op, ia32_am_OB);
3191         set_ia32_am_offs_int(new_op, 0);
3192         set_ia32_am_scale(new_op, 1);
3193         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3194         if (is_ia32_am_sc_sign(node))
3195                 set_ia32_am_sc_sign(new_op);
3196         set_ia32_ls_mode(new_op, get_ia32_ls_mode(node));
3197         if (is_ia32_use_frame(node)) {
3198                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3199                 set_ia32_use_frame(new_op);
3200         }
3201
3202         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3203
3204         return new_op;
3205 }
3206
3207 /**
3208 * Transforms a lowered Store into a "real" one.
3209 */
3210 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func, char fp_unit) {
3211         ir_node  *block   = be_transform_node(get_nodes_block(node));
3212         ir_node  *ptr     = get_irn_n(node, 0);
3213         ir_node  *new_ptr = be_transform_node(ptr);
3214         ir_node  *val     = get_irn_n(node, 1);
3215         ir_node  *new_val = be_transform_node(val);
3216         ir_node  *mem     = get_irn_n(node, 2);
3217         ir_node  *new_mem = be_transform_node(mem);
3218         ir_graph *irg     = current_ir_graph;
3219         dbg_info *dbgi    = get_irn_dbg_info(node);
3220         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3221         ir_mode  *mode    = get_ia32_ls_mode(node);
3222         ir_node  *new_op;
3223         long     am_offs;
3224         ia32_am_flavour_t am_flav = ia32_B;
3225
3226         /*
3227                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3228                 lowering we have x87 nodes, so we need to enforce simulation.
3229         */
3230         if (mode_is_float(mode)) {
3231                 FP_USED(env_cg);
3232                 if (fp_unit == fp_x87)
3233                         FORCE_x87(env_cg);
3234         }
3235
3236         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3237
3238         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3239                 am_flav |= ia32_O;
3240                 add_ia32_am_offs_int(new_op, am_offs);
3241         }
3242
3243         set_ia32_op_type(new_op, ia32_AddrModeD);
3244         set_ia32_am_flavour(new_op, am_flav);
3245         set_ia32_ls_mode(new_op, mode);
3246         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3247         set_ia32_use_frame(new_op);
3248
3249         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3250
3251         return new_op;
3252 }
3253
3254
3255 /**
3256  * Transforms an ia32_l_XXX into a "real" XXX node
3257  *
3258  * @param env   The transformation environment
3259  * @return the created ia32 XXX node
3260  */
3261 #define GEN_LOWERED_OP(op)                                                \
3262         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3263                 ir_mode *mode = get_irn_mode(node);                               \
3264                 if (mode_is_float(mode))                                          \
3265                         FP_USED(env_cg);                                              \
3266                 return gen_binop(node, get_binop_left(node),                      \
3267                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3268         }
3269
3270 #define GEN_LOWERED_x87_OP(op)                                                 \
3271         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3272                 ir_node *new_op;                                                       \
3273                 FORCE_x87(env_cg);                                                     \
3274                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3275                                              get_binop_right(node), new_rd_ia32_##op); \
3276                 return new_op;                                                         \
3277         }
3278
3279 #define GEN_LOWERED_UNOP(op)                                                   \
3280         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3281                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3282         }
3283
3284 #define GEN_LOWERED_SHIFT_OP(op)                                               \
3285         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3286                 return gen_shift_binop(node, get_binop_left(node),                \
3287                                        get_binop_right(node), new_rd_ia32_##op);       \
3288         }
3289
3290 #define GEN_LOWERED_LOAD(op, fp_unit)                                          \
3291         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3292                 return gen_lowered_Load(node, new_rd_ia32_##op, fp_unit);         \
3293         }
3294
3295 #define GEN_LOWERED_STORE(op, fp_unit)                                         \
3296         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3297                 return gen_lowered_Store(node, new_rd_ia32_##op, fp_unit);        \
3298         }
3299
3300 GEN_LOWERED_OP(Adc)
3301 GEN_LOWERED_OP(Add)
3302 GEN_LOWERED_OP(Sbb)
3303 GEN_LOWERED_OP(Sub)
3304 GEN_LOWERED_OP(IMul)
3305 GEN_LOWERED_OP(Xor)
3306 GEN_LOWERED_x87_OP(vfprem)
3307 GEN_LOWERED_x87_OP(vfmul)
3308 GEN_LOWERED_x87_OP(vfsub)
3309
3310 GEN_LOWERED_UNOP(Neg)
3311
3312 GEN_LOWERED_LOAD(vfild, fp_x87)
3313 GEN_LOWERED_LOAD(Load, fp_none)
3314 /*GEN_LOWERED_STORE(vfist, fp_x87)
3315  *TODO
3316  */
3317 GEN_LOWERED_STORE(Store, fp_none)
3318
3319 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3320         ir_node  *block     = be_transform_node(get_nodes_block(node));
3321         ir_node  *left      = get_binop_left(node);
3322         ir_node  *new_left  = be_transform_node(left);
3323         ir_node  *right     = get_binop_right(node);
3324         ir_node  *new_right = be_transform_node(right);
3325         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3326         ir_graph *irg       = current_ir_graph;
3327         dbg_info *dbgi      = get_irn_dbg_info(node);
3328         ir_node  *fpcw      = be_abi_get_ignore_irn(env_cg->birg->abi,
3329                                                     &ia32_fp_cw_regs[REG_FPCW]);
3330         ir_node  *vfdiv;
3331
3332         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left,
3333                                   new_right, new_NoMem(), fpcw);
3334         clear_ia32_commutative(vfdiv);
3335         set_ia32_am_support(vfdiv, ia32_am_Source, ia32_am_binary);
3336
3337         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3338
3339         FORCE_x87(env_cg);
3340
3341         return vfdiv;
3342 }
3343
3344 /**
3345  * Transforms a l_MulS into a "real" MulS node.
3346  *
3347  * @param env   The transformation environment
3348  * @return the created ia32 Mul node
3349  */
3350 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3351         ir_node  *block     = be_transform_node(get_nodes_block(node));
3352         ir_node  *left      = get_binop_left(node);
3353         ir_node  *new_left  = be_transform_node(left);
3354         ir_node  *right     = get_binop_right(node);
3355         ir_node  *new_right = be_transform_node(right);
3356         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3357         ir_graph *irg       = current_ir_graph;
3358         dbg_info *dbgi      = get_irn_dbg_info(node);
3359         ir_node  *in[2];
3360
3361         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3362         /* and then skip the result Proj, because all needed Projs are already there. */
3363         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left,
3364                                         new_right, new_NoMem());
3365         clear_ia32_commutative(muls);
3366         set_ia32_am_support(muls, ia32_am_Source, ia32_am_binary);
3367
3368         /* check if EAX and EDX proj exist, add missing one */
3369         in[0] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EAX);
3370         in[1] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EDX);
3371         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
3372
3373         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3374
3375         return muls;
3376 }
3377
3378 GEN_LOWERED_SHIFT_OP(Shl)
3379 GEN_LOWERED_SHIFT_OP(Shr)
3380 GEN_LOWERED_SHIFT_OP(Sar)
3381
3382 /**
3383  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3384  * op1 - target to be shifted
3385  * op2 - contains bits to be shifted into target
3386  * op3 - shift count
3387  * Only op3 can be an immediate.
3388  */
3389 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3390                                          ir_node *op2, ir_node *count)
3391 {
3392         ir_node  *block     = be_transform_node(get_nodes_block(node));
3393         ir_node  *new_op1   = be_transform_node(op1);
3394         ir_node  *new_op2   = be_transform_node(op2);
3395         ir_node  *new_count = be_transform_node(count);
3396         ir_node  *new_op    = NULL;
3397         ir_graph *irg       = current_ir_graph;
3398         dbg_info *dbgi      = get_irn_dbg_info(node);
3399         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3400         ir_node  *nomem     = new_NoMem();
3401         ir_node  *imm_op;
3402         tarval   *tv;
3403
3404         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3405
3406         /* Check if immediate optimization is on and */
3407         /* if it's an operation with immediate.      */
3408         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3409
3410         /* Limit imm_op within range imm8 */
3411         if (imm_op) {
3412                 tv = get_ia32_Immop_tarval(imm_op);
3413
3414                 if (tv) {
3415                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3416                         set_ia32_Immop_tarval(imm_op, tv);
3417                 }
3418                 else {
3419                         imm_op = NULL;
3420                 }
3421         }
3422
3423         /* integer operations */
3424         if (imm_op) {
3425                 /* This is ShiftD with const */
3426                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3427
3428                 if (is_ia32_l_ShlD(node))
3429                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3430                                                   new_op1, new_op2, noreg, nomem);
3431                 else
3432                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3433                                                   new_op1, new_op2, noreg, nomem);
3434                 copy_ia32_Immop_attr(new_op, imm_op);
3435         }
3436         else {
3437                 /* This is a normal ShiftD */
3438                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3439                 if (is_ia32_l_ShlD(node))
3440                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3441                                                   new_op1, new_op2, new_count, nomem);
3442                 else
3443                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3444                                                   new_op1, new_op2, new_count, nomem);
3445         }
3446
3447         /* set AM support */
3448         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
3449
3450         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3451
3452         set_ia32_emit_cl(new_op);
3453
3454         return new_op;
3455 }
3456
3457 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3458         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3459                                         get_irn_n(node, 1), get_irn_n(node, 2));
3460 }
3461
3462 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3463         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3464                                         get_irn_n(node, 1), get_irn_n(node, 2));
3465 }
3466
3467 /**
3468  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3469  */
3470 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3471         ir_node         *block   = be_transform_node(get_nodes_block(node));
3472         ir_node         *val     = get_irn_n(node, 1);
3473         ir_node         *new_val = be_transform_node(val);
3474         ia32_code_gen_t *cg      = env_cg;
3475         ir_node         *res     = NULL;
3476         ir_graph        *irg     = current_ir_graph;
3477         dbg_info        *dbgi;
3478         ir_node         *noreg, *new_ptr, *new_mem;
3479         ir_node         *ptr, *mem;
3480
3481         if (USE_SSE2(cg)) {
3482                 return new_val;
3483         }
3484
3485         mem     = get_irn_n(node, 2);
3486         new_mem = be_transform_node(mem);
3487         ptr     = get_irn_n(node, 0);
3488         new_ptr = be_transform_node(ptr);
3489         noreg   = ia32_new_NoReg_gp(cg);
3490         dbgi    = get_irn_dbg_info(node);
3491
3492         /* Store x87 -> MEM */
3493         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, get_ia32_ls_mode(node));
3494         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3495         set_ia32_use_frame(res);
3496         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3497         set_ia32_am_flavour(res, ia32_B);
3498         set_ia32_op_type(res, ia32_AddrModeD);
3499
3500         /* Load MEM -> SSE */
3501         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3502         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3503         set_ia32_use_frame(res);
3504         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3505         set_ia32_am_flavour(res, ia32_B);
3506         set_ia32_op_type(res, ia32_AddrModeS);
3507         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3508
3509         return res;
3510 }
3511
3512 /**
3513  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3514  */
3515 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3516         ir_node         *block   = be_transform_node(get_nodes_block(node));
3517         ir_node         *val     = get_irn_n(node, 1);
3518         ir_node         *new_val = be_transform_node(val);
3519         ia32_code_gen_t *cg      = env_cg;
3520         ir_graph        *irg     = current_ir_graph;
3521         ir_node         *res     = NULL;
3522         ir_entity       *fent    = get_ia32_frame_ent(node);
3523         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3524         int             offs     = 0;
3525         ir_node         *noreg, *new_ptr, *new_mem;
3526         ir_node         *ptr, *mem;
3527         dbg_info        *dbgi;
3528
3529         if (! USE_SSE2(cg)) {
3530                 /* SSE unit is not used -> skip this node. */
3531                 return new_val;
3532         }
3533
3534         ptr     = get_irn_n(node, 0);
3535         new_ptr = be_transform_node(ptr);
3536         mem     = get_irn_n(node, 2);
3537         new_mem = be_transform_node(mem);
3538         noreg   = ia32_new_NoReg_gp(cg);
3539         dbgi    = get_irn_dbg_info(node);
3540
3541         /* Store SSE -> MEM */
3542         if (is_ia32_xLoad(skip_Proj(new_val))) {
3543                 ir_node *ld = skip_Proj(new_val);
3544
3545                 /* we can vfld the value directly into the fpu */
3546                 fent = get_ia32_frame_ent(ld);
3547                 ptr  = get_irn_n(ld, 0);
3548                 offs = get_ia32_am_offs_int(ld);
3549         } else {
3550                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3551                 set_ia32_frame_ent(res, fent);
3552                 set_ia32_use_frame(res);
3553                 set_ia32_ls_mode(res, lsmode);
3554                 set_ia32_am_flavour(res, ia32_B);
3555                 set_ia32_op_type(res, ia32_AddrModeD);
3556                 mem = res;
3557         }
3558
3559         /* Load MEM -> x87 */
3560         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
3561         set_ia32_frame_ent(res, fent);
3562         set_ia32_use_frame(res);
3563         add_ia32_am_offs_int(res, offs);
3564         set_ia32_am_flavour(res, ia32_B);
3565         set_ia32_op_type(res, ia32_AddrModeS);
3566         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3567
3568         return res;
3569 }
3570
3571 /*********************************************************
3572  *                  _             _      _
3573  *                 (_)           | |    (_)
3574  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3575  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3576  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3577  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3578  *
3579  *********************************************************/
3580
3581 /**
3582  * the BAD transformer.
3583  */
3584 static ir_node *bad_transform(ir_node *node) {
3585         panic("No transform function for %+F available.\n", node);
3586         return NULL;
3587 }
3588
3589 /**
3590  * Transform the Projs of an AddSP.
3591  */
3592 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3593         ir_node  *block    = be_transform_node(get_nodes_block(node));
3594         ir_node  *pred     = get_Proj_pred(node);
3595         ir_node  *new_pred = be_transform_node(pred);
3596         ir_graph *irg      = current_ir_graph;
3597         dbg_info *dbgi     = get_irn_dbg_info(node);
3598         long     proj      = get_Proj_proj(node);
3599
3600         if (proj == pn_be_AddSP_res) {
3601                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3602                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3603                 return res;
3604         } else if (proj == pn_be_AddSP_M) {
3605                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3606         }
3607
3608         assert(0);
3609         return new_rd_Unknown(irg, get_irn_mode(node));
3610 }
3611
3612 /**
3613  * Transform the Projs of a SubSP.
3614  */
3615 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3616         ir_node  *block    = be_transform_node(get_nodes_block(node));
3617         ir_node  *pred     = get_Proj_pred(node);
3618         ir_node  *new_pred = be_transform_node(pred);
3619         ir_graph *irg      = current_ir_graph;
3620         dbg_info *dbgi     = get_irn_dbg_info(node);
3621         long     proj      = get_Proj_proj(node);
3622
3623         if (proj == pn_be_SubSP_res) {
3624                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_SubSP_stack);
3625                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3626                 return res;
3627         } else if (proj == pn_be_SubSP_M) {
3628                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3629         }
3630
3631         assert(0);
3632         return new_rd_Unknown(irg, get_irn_mode(node));
3633 }
3634
3635 /**
3636  * Transform and renumber the Projs from a Load.
3637  */
3638 static ir_node *gen_Proj_Load(ir_node *node) {
3639         ir_node  *block    = be_transform_node(get_nodes_block(node));
3640         ir_node  *pred     = get_Proj_pred(node);
3641         ir_node  *new_pred = be_transform_node(pred);
3642         ir_graph *irg      = current_ir_graph;
3643         dbg_info *dbgi     = get_irn_dbg_info(node);
3644         long     proj      = get_Proj_proj(node);
3645
3646         /* renumber the proj */
3647         if (is_ia32_Load(new_pred)) {
3648                 if (proj == pn_Load_res) {
3649                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3650                 } else if (proj == pn_Load_M) {
3651                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3652                 }
3653         } else if (is_ia32_xLoad(new_pred)) {
3654                 if (proj == pn_Load_res) {
3655                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3656                 } else if (proj == pn_Load_M) {
3657                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3658                 }
3659         } else if (is_ia32_vfld(new_pred)) {
3660                 if (proj == pn_Load_res) {
3661                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3662                 } else if (proj == pn_Load_M) {
3663                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3664                 }
3665         }
3666
3667         assert(0);
3668         return new_rd_Unknown(irg, get_irn_mode(node));
3669 }
3670
3671 /**
3672  * Transform and renumber the Projs from a DivMod like instruction.
3673  */
3674 static ir_node *gen_Proj_DivMod(ir_node *node) {
3675         ir_node  *block    = be_transform_node(get_nodes_block(node));
3676         ir_node  *pred     = get_Proj_pred(node);
3677         ir_node  *new_pred = be_transform_node(pred);
3678         ir_graph *irg      = current_ir_graph;
3679         dbg_info *dbgi     = get_irn_dbg_info(node);
3680         ir_mode  *mode     = get_irn_mode(node);
3681         long     proj      = get_Proj_proj(node);
3682
3683         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3684
3685         switch (get_irn_opcode(pred)) {
3686         case iro_Div:
3687                 switch (proj) {
3688                 case pn_Div_M:
3689                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3690                 case pn_Div_res:
3691                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3692                 default:
3693                         break;
3694                 }
3695                 break;
3696         case iro_Mod:
3697                 switch (proj) {
3698                 case pn_Mod_M:
3699                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3700                 case pn_Mod_res:
3701                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3702                 default:
3703                         break;
3704                 }
3705                 break;
3706         case iro_DivMod:
3707                 switch (proj) {
3708                 case pn_DivMod_M:
3709                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3710                 case pn_DivMod_res_div:
3711                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3712                 case pn_DivMod_res_mod:
3713                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3714                 default:
3715                         break;
3716                 }
3717                 break;
3718         default:
3719                 break;
3720         }
3721
3722         assert(0);
3723         return new_rd_Unknown(irg, mode);
3724 }
3725
3726 /**
3727  * Transform and renumber the Projs from a CopyB.
3728  */
3729 static ir_node *gen_Proj_CopyB(ir_node *node) {
3730         ir_node  *block    = be_transform_node(get_nodes_block(node));
3731         ir_node  *pred     = get_Proj_pred(node);
3732         ir_node  *new_pred = be_transform_node(pred);
3733         ir_graph *irg      = current_ir_graph;
3734         dbg_info *dbgi     = get_irn_dbg_info(node);
3735         ir_mode  *mode     = get_irn_mode(node);
3736         long     proj      = get_Proj_proj(node);
3737
3738         switch(proj) {
3739         case pn_CopyB_M_regular:
3740                 if (is_ia32_CopyB_i(new_pred)) {
3741                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3742                 } else if (is_ia32_CopyB(new_pred)) {
3743                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3744                 }
3745                 break;
3746         default:
3747                 break;
3748         }
3749
3750         assert(0);
3751         return new_rd_Unknown(irg, mode);
3752 }
3753
3754 /**
3755  * Transform and renumber the Projs from a vfdiv.
3756  */
3757 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
3758         ir_node  *block    = be_transform_node(get_nodes_block(node));
3759         ir_node  *pred     = get_Proj_pred(node);
3760         ir_node  *new_pred = be_transform_node(pred);
3761         ir_graph *irg      = current_ir_graph;
3762         dbg_info *dbgi     = get_irn_dbg_info(node);
3763         ir_mode  *mode     = get_irn_mode(node);
3764         long     proj      = get_Proj_proj(node);
3765
3766         switch (proj) {
3767         case pn_ia32_l_vfdiv_M:
3768                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3769         case pn_ia32_l_vfdiv_res:
3770                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3771         default:
3772                 assert(0);
3773         }
3774
3775         return new_rd_Unknown(irg, mode);
3776 }
3777
3778 /**
3779  * Transform and renumber the Projs from a Quot.
3780  */
3781 static ir_node *gen_Proj_Quot(ir_node *node) {
3782         ir_node  *block    = be_transform_node(get_nodes_block(node));
3783         ir_node  *pred     = get_Proj_pred(node);
3784         ir_node  *new_pred = be_transform_node(pred);
3785         ir_graph *irg      = current_ir_graph;
3786         dbg_info *dbgi     = get_irn_dbg_info(node);
3787         ir_mode  *mode     = get_irn_mode(node);
3788         long     proj      = get_Proj_proj(node);
3789
3790         switch(proj) {
3791         case pn_Quot_M:
3792                 if (is_ia32_xDiv(new_pred)) {
3793                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
3794                 } else if (is_ia32_vfdiv(new_pred)) {
3795                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3796                 }
3797                 break;
3798         case pn_Quot_res:
3799                 if (is_ia32_xDiv(new_pred)) {
3800                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
3801                 } else if (is_ia32_vfdiv(new_pred)) {
3802                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3803                 }
3804                 break;
3805         default:
3806                 break;
3807         }
3808
3809         assert(0);
3810         return new_rd_Unknown(irg, mode);
3811 }
3812
3813 /**
3814  * Transform the Thread Local Storage Proj.
3815  */
3816 static ir_node *gen_Proj_tls(ir_node *node) {
3817         ir_node  *block = be_transform_node(get_nodes_block(node));
3818         ir_graph *irg   = current_ir_graph;
3819         dbg_info *dbgi  = NULL;
3820         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
3821
3822         return res;
3823 }
3824
3825 /**
3826  * Transform the Projs from a be_Call.
3827  */
3828 static ir_node *gen_Proj_be_Call(ir_node *node) {
3829         ir_node  *block    = be_transform_node(get_nodes_block(node));
3830         ir_node  *call     = get_Proj_pred(node);
3831         ir_node  *new_call = be_transform_node(call);
3832         ir_graph *irg      = current_ir_graph;
3833         dbg_info *dbgi     = get_irn_dbg_info(node);
3834         long     proj      = get_Proj_proj(node);
3835         ir_mode  *mode     = get_irn_mode(node);
3836         ir_node  *sse_load;
3837         const arch_register_class_t *cls;
3838
3839         /* The following is kinda tricky: If we're using SSE, then we have to
3840          * move the result value of the call in floating point registers to an
3841          * xmm register, we therefore construct a GetST0 -> xLoad sequence
3842          * after the call, we have to make sure to correctly make the
3843          * MemProj and the result Proj use these 2 nodes
3844          */
3845         if (proj == pn_be_Call_M_regular) {
3846                 // get new node for result, are we doing the sse load/store hack?
3847                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
3848                 ir_node *call_res_new;
3849                 ir_node *call_res_pred = NULL;
3850
3851                 if (call_res != NULL) {
3852                         call_res_new  = be_transform_node(call_res);
3853                         call_res_pred = get_Proj_pred(call_res_new);
3854                 }
3855
3856                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
3857                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
3858                 } else {
3859                         assert(is_ia32_xLoad(call_res_pred));
3860                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M, pn_ia32_xLoad_M);
3861                 }
3862         }
3863         if (proj == pn_be_Call_first_res && mode_is_float(mode) && USE_SSE2(env_cg)) {
3864                 ir_node *fstp;
3865                 ir_node *frame = get_irg_frame(irg);
3866                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
3867                 ir_node *p;
3868                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
3869                 ir_node *keepin[1];
3870                 const arch_register_class_t *cls;
3871
3872                 /* in case there is no memory output: create one to serialize the copy FPU -> SSE */
3873                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
3874
3875                 /* store st(0) onto stack */
3876                 fstp = new_rd_ia32_GetST0(dbgi, irg, block, frame, noreg, call_mem);
3877
3878                 set_ia32_ls_mode(fstp, mode);
3879                 set_ia32_op_type(fstp, ia32_AddrModeD);
3880                 set_ia32_use_frame(fstp);
3881                 set_ia32_am_flavour(fstp, ia32_am_B);
3882
3883                 /* load into SSE register */
3884                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
3885                 set_ia32_ls_mode(sse_load, mode);
3886                 set_ia32_op_type(sse_load, ia32_AddrModeS);
3887                 set_ia32_use_frame(sse_load);
3888                 set_ia32_am_flavour(sse_load, ia32_am_B);
3889
3890                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm, pn_ia32_xLoad_res);
3891
3892                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
3893
3894                 /* get a Proj representing a caller save register */
3895                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
3896                 assert(is_Proj(p) && "Proj expected.");
3897
3898                 /* user of the the proj is the Keep */
3899                 p = get_edge_src_irn(get_irn_out_edge_first(p));
3900                 assert(be_is_Keep(p) && "Keep expected.");
3901
3902                 /* keep the result */
3903                 cls = arch_get_irn_reg_class(env_cg->arch_env, sse_load, -1);
3904                 keepin[0] = sse_load;
3905                 be_new_Keep(cls, irg, block, 1, keepin);
3906
3907                 return sse_load;
3908         }
3909
3910         /* transform call modes */
3911         if (mode_is_data(mode)) {
3912                 cls = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
3913                 mode = cls->mode;
3914         }
3915
3916         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
3917 }
3918
3919 /**
3920  * Transform the Projs from a Cmp.
3921  */
3922 static ir_node *gen_Proj_Cmp(ir_node *node)
3923 {
3924         /* normally Cmps are processed when looking at Cond nodes, but this case
3925          * can happen in complicated Psi conditions */
3926
3927         ir_node  *cmp       = get_Proj_pred(node);
3928         long      pnc       = get_Proj_proj(node);
3929         ir_node  *cmp_left  = get_Cmp_left(cmp);
3930         ir_node  *cmp_right = get_Cmp_right(cmp);
3931         ir_mode  *cmp_mode  = get_irn_mode(cmp_left);
3932         dbg_info *dbgi      = get_irn_dbg_info(cmp);
3933         ir_node  *block     = be_transform_node(get_nodes_block(node));
3934         ir_node  *res;
3935
3936         assert(!mode_is_float(cmp_mode));
3937
3938         if(!mode_is_signed(cmp_mode)) {
3939                 pnc |= ia32_pn_Cmp_Unsigned;
3940         }
3941
3942         res = create_set(pnc, cmp_left, cmp_right, dbgi, block);
3943         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, cmp));
3944
3945         return res;
3946 }
3947
3948 /**
3949  * Transform and potentially renumber Proj nodes.
3950  */
3951 static ir_node *gen_Proj(ir_node *node) {
3952         ir_graph *irg  = current_ir_graph;
3953         dbg_info *dbgi = get_irn_dbg_info(node);
3954         ir_node  *pred = get_Proj_pred(node);
3955         long     proj  = get_Proj_proj(node);
3956
3957         if (is_Store(pred) || be_is_FrameStore(pred)) {
3958                 if (proj == pn_Store_M) {
3959                         return be_transform_node(pred);
3960                 } else {
3961                         assert(0);
3962                         return new_r_Bad(irg);
3963                 }
3964         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
3965                 return gen_Proj_Load(node);
3966         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
3967                 return gen_Proj_DivMod(node);
3968         } else if (is_CopyB(pred)) {
3969                 return gen_Proj_CopyB(node);
3970         } else if (is_Quot(pred)) {
3971                 return gen_Proj_Quot(node);
3972         } else if (is_ia32_l_vfdiv(pred)) {
3973                 return gen_Proj_l_vfdiv(node);
3974         } else if (be_is_SubSP(pred)) {
3975                 return gen_Proj_be_SubSP(node);
3976         } else if (be_is_AddSP(pred)) {
3977                 return gen_Proj_be_AddSP(node);
3978         } else if (be_is_Call(pred)) {
3979                 return gen_Proj_be_Call(node);
3980         } else if (is_Cmp(pred)) {
3981                 return gen_Proj_Cmp(node);
3982         } else if (get_irn_op(pred) == op_Start) {
3983                 if (proj == pn_Start_X_initial_exec) {
3984                         ir_node *block = get_nodes_block(pred);
3985                         ir_node *jump;
3986
3987                         /* we exchange the ProjX with a jump */
3988                         block = be_transform_node(block);
3989                         jump  = new_rd_Jmp(dbgi, irg, block);
3990                         return jump;
3991                 }
3992                 if (node == be_get_old_anchor(anchor_tls)) {
3993                         return gen_Proj_tls(node);
3994                 }
3995         } else {
3996                 ir_node *new_pred = be_transform_node(pred);
3997                 ir_node *block    = be_transform_node(get_nodes_block(node));
3998                 ir_mode *mode     = get_irn_mode(node);
3999                 if (mode_needs_gp_reg(mode)) {
4000                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4001                                                        get_Proj_proj(node));
4002 #ifdef DEBUG_libfirm
4003                         new_proj->node_nr = node->node_nr;
4004 #endif
4005                         return new_proj;
4006                 }
4007         }
4008
4009         return be_duplicate_node(node);
4010 }
4011
4012 /**
4013  * Enters all transform functions into the generic pointer
4014  */
4015 static void register_transformers(void)
4016 {
4017         ir_op *op_Mulh;
4018
4019         /* first clear the generic function pointer for all ops */
4020         clear_irp_opcodes_generic_func();
4021
4022 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4023 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4024
4025         GEN(Add);
4026         GEN(Sub);
4027         GEN(Mul);
4028         GEN(And);
4029         GEN(Or);
4030         GEN(Eor);
4031
4032         GEN(Shl);
4033         GEN(Shr);
4034         GEN(Shrs);
4035         GEN(Rot);
4036
4037         GEN(Quot);
4038
4039         GEN(Div);
4040         GEN(Mod);
4041         GEN(DivMod);
4042
4043         GEN(Minus);
4044         GEN(Conv);
4045         GEN(Abs);
4046         GEN(Not);
4047
4048         GEN(Load);
4049         GEN(Store);
4050         GEN(Cond);
4051
4052         GEN(ASM);
4053         GEN(CopyB);
4054         BAD(Mux);
4055         GEN(Psi);
4056         GEN(Proj);
4057         GEN(Phi);
4058
4059         /* transform ops from intrinsic lowering */
4060         GEN(ia32_l_Add);
4061         GEN(ia32_l_Adc);
4062         GEN(ia32_l_Sub);
4063         GEN(ia32_l_Sbb);
4064         GEN(ia32_l_Neg);
4065         GEN(ia32_l_Mul);
4066         GEN(ia32_l_Xor);
4067         GEN(ia32_l_IMul);
4068         GEN(ia32_l_Shl);
4069         GEN(ia32_l_Shr);
4070         GEN(ia32_l_Sar);
4071         GEN(ia32_l_ShlD);
4072         GEN(ia32_l_ShrD);
4073         GEN(ia32_l_vfdiv);
4074         GEN(ia32_l_vfprem);
4075         GEN(ia32_l_vfmul);
4076         GEN(ia32_l_vfsub);
4077         GEN(ia32_l_vfild);
4078         GEN(ia32_l_Load);
4079         /* GEN(ia32_l_vfist); TODO */
4080         GEN(ia32_l_Store);
4081         GEN(ia32_l_X87toSSE);
4082         GEN(ia32_l_SSEtoX87);
4083
4084         GEN(Const);
4085         GEN(SymConst);
4086
4087         /* we should never see these nodes */
4088         BAD(Raise);
4089         BAD(Sel);
4090         BAD(InstOf);
4091         BAD(Cast);
4092         BAD(Free);
4093         BAD(Tuple);
4094         BAD(Id);
4095         //BAD(Bad);
4096         BAD(Confirm);
4097         BAD(Filter);
4098         BAD(CallBegin);
4099         BAD(EndReg);
4100         BAD(EndExcept);
4101
4102         /* handle generic backend nodes */
4103         GEN(be_FrameAddr);
4104         //GEN(be_Call);
4105         GEN(be_Return);
4106         GEN(be_FrameLoad);
4107         GEN(be_FrameStore);
4108         GEN(be_StackParam);
4109         GEN(be_AddSP);
4110         GEN(be_SubSP);
4111         GEN(be_Copy);
4112
4113         /* set the register for all Unknown nodes */
4114         GEN(Unknown);
4115
4116         op_Mulh = get_op_Mulh();
4117         if (op_Mulh)
4118                 GEN(Mulh);
4119
4120 #undef GEN
4121 #undef BAD
4122 }
4123
4124 /**
4125  * Pre-transform all unknown and noreg nodes.
4126  */
4127 static void ia32_pretransform_node(void *arch_cg) {
4128         ia32_code_gen_t *cg = arch_cg;
4129
4130         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4131         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4132         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4133         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4134         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4135         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4136 }
4137
4138 /* do the transformation */
4139 void ia32_transform_graph(ia32_code_gen_t *cg) {
4140         register_transformers();
4141         env_cg = cg;
4142         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4143 }
4144
4145 void ia32_init_transform(void)
4146 {
4147         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4148 }