nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include <limits.h>
  13
  14 #include "irargs_t.h"
  15 #include "irnode_t.h"
  16 #include "irgraph_t.h"
  17 #include "irmode_t.h"
  18 #include "iropt_t.h"
  19 #include "irop_t.h"
  20 #include "irprog_t.h"
  21 #include "iredges_t.h"
  22 #include "irgmod.h"
  23 #include "irvrfy.h"
  24 #include "ircons.h"
  25 #include "dbginfo.h"
  26 #include "debug.h"
  27
  28 #include "../benode_t.h"
  29 #include "../besched.h"
  30
  31 #include "bearch_ia32_t.h"
  32
  33 #include "ia32_nodes_attr.h"
  34 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  35 #include "ia32_transform.h"
  36 #include "ia32_new_nodes.h"
  37 #include "ia32_map_regs.h"
  38
  39 #include "gen_ia32_regalloc_if.h"
  40
  41 #define SFP_SIGN "0x80000000"
  42 #define DFP_SIGN "0x8000000000000000"
  43 #define SFP_ABS  "0x7FFFFFFF"
  44 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  45
  46 #define TP_SFP_SIGN "ia32_sfp_sign"
  47 #define TP_DFP_SIGN "ia32_dfp_sign"
  48 #define TP_SFP_ABS  "ia32_sfp_abs"
  49 #define TP_DFP_ABS  "ia32_dfp_abs"
  50
  51 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  52 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  53 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  54 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  55
  56 extern ir_op *get_op_Mulh(void);
  57
  58 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  59                                                                           ir_node *op1, ir_node *op2, ir_node *mem, ir_mode *mode);
  60
  61 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  62                                                                          ir_node *op, ir_node *mem, ir_mode *mode);
  63
  64 typedef enum {
  65         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  66 } ia32_known_const_t;
  67
  68 /****************************************************************************************************
  69  *                  _        _                        __                           _   _
  70  *                 | |      | |                      / _|                         | | (_)
  71  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  72  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  73  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  74  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  75  *
  76  ****************************************************************************************************/
  77
  78 /**
  79  * Gets the Proj with number pn from irn.
  80  */
  81 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
  82         const ir_edge_t *edge;
  83         ir_node   *proj;
  84         assert(get_irn_mode(irn) == mode_T && "need mode_T");
  85
  86         foreach_out_edge(irn, edge) {
  87                 proj = get_edge_src_irn(edge);
  88
  89                 if (get_Proj_proj(proj) == pn)
  90                         return proj;
  91         }
  92
  93         return NULL;
  94 }
  95
  96 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
  97 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
  98         static const struct {
  99                 const char *tp_name;
 100                 const char *ent_name;
 101                 const char *cnst_str;
 102         } names [ia32_known_const_max] = {
 103                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 104                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 105                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 106                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 107         };
 108         static struct entity *ent_cache[ia32_known_const_max];
 109
 110         const char    *tp_name, *ent_name, *cnst_str;
 111         ir_type       *tp;
 112         ir_node       *cnst;
 113         ir_graph      *rem;
 114         entity        *ent;
 115         tarval        *tv;
 116
 117         ent_name = names[kct].ent_name;
 118         if (! ent_cache[kct]) {
 119                 tp_name  = names[kct].tp_name;
 120                 cnst_str = names[kct].cnst_str;
 121
 122                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 123                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 124                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 125
 126                 set_entity_ld_ident(ent, get_entity_ident(ent));
 127                 set_entity_visibility(ent, visibility_local);
 128                 set_entity_variability(ent, variability_constant);
 129                 set_entity_allocation(ent, allocation_static);
 130
 131                 /* we create a new entity here: It's initialization must resist on the
 132                     const code irg */
 133                 rem = current_ir_graph;
 134                 current_ir_graph = get_const_code_irg();
 135                 cnst = new_Const(mode, tv);
 136                 current_ir_graph = rem;
 137
 138                 set_atomic_ent_value(ent, cnst);
 139
 140                 /* cache the entry */
 141                 ent_cache[kct] = ent;
 142         }
 143
 144         return get_entity_ident(ent_cache[kct]);
 145 }
 146
 147 #ifndef NDEBUG
 148 /**
 149  * Prints the old node name on cg obst and returns a pointer to it.
 150  */
 151 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 152         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 153
 154         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 155         obstack_1grow(isa->name_obst, 0);
 156         isa->name_obst_size += obstack_object_size(isa->name_obst);
 157         return obstack_finish(isa->name_obst);
 158 }
 159 #endif /* NDEBUG */
 160
 161 /* determine if one operator is an Imm */
 162 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 163         if (op1)
 164                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 165         else return is_ia32_Cnst(op2) ? op2 : NULL;
 166 }
 167
 168 /* determine if one operator is not an Imm */
 169 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 170         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 171 }
 172
 173
 174 /**
 175  * Construct a standard binary operation, set AM and immediate if required.
 176  *
 177  * @param env   The transformation environment
 178  * @param op1   The first operand
 179  * @param op2   The second operand
 180  * @param func  The node constructor function
 181  * @return The constructed ia32 node.
 182  */
 183 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 184         ir_node           *new_op   = NULL;
 185         ir_mode           *mode     = env->mode;
 186         dbg_info          *dbg      = env->dbg;
 187         ir_graph          *irg      = env->irg;
 188         ir_node           *block    = env->block;
 189         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 190         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 191         ir_node           *nomem    = new_NoMem();
 192         ir_node           *expr_op, *imm_op;
 193         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 194
 195         /* Check if immediate optimization is on and */
 196         /* if it's an operation with immediate.      */
 197         if (! env->cg->opt.immops) {
 198                 expr_op = op1;
 199                 imm_op  = NULL;
 200         }
 201         else if (is_op_commutative(get_irn_op(env->irn))) {
 202                 imm_op  = get_immediate_op(op1, op2);
 203                 expr_op = get_expr_op(op1, op2);
 204         }
 205         else {
 206                 imm_op  = get_immediate_op(NULL, op2);
 207                 expr_op = get_expr_op(op1, op2);
 208         }
 209
 210         assert((expr_op || imm_op) && "invalid operands");
 211
 212         if (!expr_op) {
 213                 /* We have two consts here: not yet supported */
 214                 imm_op = NULL;
 215         }
 216
 217         if (mode_is_float(mode)) {
 218                 /* floating point operations */
 219                 if (imm_op) {
 220                         DB((mod, LEVEL_1, "FP with immediate ..."));
 221                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem, mode_T);
 222                         set_ia32_Immop_attr(new_op, imm_op);
 223                         set_ia32_am_support(new_op, ia32_am_None);
 224                 }
 225                 else {
 226                         DB((mod, LEVEL_1, "FP binop ..."));
 227                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 228                         set_ia32_am_support(new_op, ia32_am_Source);
 229                 }
 230         }
 231         else {
 232                 /* integer operations */
 233                 if (imm_op) {
 234                         /* This is expr + const */
 235                         DB((mod, LEVEL_1, "INT with immediate ..."));
 236                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem, mode_T);
 237                         set_ia32_Immop_attr(new_op, imm_op);
 238
 239                         /* set AM support */
 240                         set_ia32_am_support(new_op, ia32_am_Dest);
 241                 }
 242                 else {
 243                         DB((mod, LEVEL_1, "INT binop ..."));
 244                         /* This is a normal operation */
 245                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
 246
 247                         /* set AM support */
 248                         set_ia32_am_support(new_op, ia32_am_Full);
 249                 }
 250         }
 251
 252         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 253
 254         set_ia32_res_mode(new_op, mode);
 255
 256         if (is_op_commutative(get_irn_op(env->irn))) {
 257                 set_ia32_commutative(new_op);
 258         }
 259
 260         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 261 }
 262
 263
 264
 265 /**
 266  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 267  *
 268  * @param env   The transformation environment
 269  * @param op1   The first operand
 270  * @param op2   The second operand
 271  * @param func  The node constructor function
 272  * @return The constructed ia32 node.
 273  */
 274 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 275         ir_node           *new_op = NULL;
 276         ir_mode           *mode   = env->mode;
 277         dbg_info          *dbg    = env->dbg;
 278         ir_graph          *irg    = env->irg;
 279         ir_node           *block  = env->block;
 280         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 281         ir_node           *nomem  = new_NoMem();
 282         ir_node           *expr_op, *imm_op;
 283         tarval            *tv;
 284         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 285
 286         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 287
 288         /* Check if immediate optimization is on and */
 289         /* if it's an operation with immediate.      */
 290         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 291         expr_op = get_expr_op(op1, op2);
 292
 293         assert((expr_op || imm_op) && "invalid operands");
 294
 295         if (!expr_op) {
 296                 /* We have two consts here: not yet supported */
 297                 imm_op = NULL;
 298         }
 299
 300         /* Limit imm_op within range imm8 */
 301         if (imm_op) {
 302                 tv = get_ia32_Immop_tarval(imm_op);
 303
 304                 if (tv) {
 305                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 306                 }
 307                 else {
 308                         imm_op = NULL;
 309                 }
 310         }
 311
 312         /* integer operations */
 313         if (imm_op) {
 314                 /* This is shift/rot with const */
 315                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 316
 317                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 318                 set_ia32_Immop_attr(new_op, imm_op);
 319         }
 320         else {
 321                 /* This is a normal shift/rot */
 322                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 323                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 324         }
 325
 326         /* set AM support */
 327         set_ia32_am_support(new_op, ia32_am_Dest);
 328
 329         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 330
 331         set_ia32_res_mode(new_op, mode);
 332         set_ia32_emit_cl(new_op);
 333
 334         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 335 }
 336
 337
 338 /**
 339  * Construct a standard unary operation, set AM and immediate if required.
 340  *
 341  * @param env   The transformation environment
 342  * @param op    The operand
 343  * @param func  The node constructor function
 344  * @return The constructed ia32 node.
 345  */
 346 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 347         ir_node           *new_op = NULL;
 348         ir_mode           *mode   = env->mode;
 349         dbg_info          *dbg    = env->dbg;
 350         ir_graph          *irg    = env->irg;
 351         ir_node           *block  = env->block;
 352         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 353         ir_node           *nomem  = new_NoMem();
 354         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 355
 356         new_op = func(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
 357
 358         if (mode_is_float(mode)) {
 359                 DB((mod, LEVEL_1, "FP unop ..."));
 360                 /* floating point operations don't support implicit store */
 361                 set_ia32_am_support(new_op, ia32_am_None);
 362         }
 363         else {
 364                 DB((mod, LEVEL_1, "INT unop ..."));
 365                 set_ia32_am_support(new_op, ia32_am_Dest);
 366         }
 367
 368         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 369
 370         set_ia32_res_mode(new_op, mode);
 371
 372         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 373 }
 374
 375
 376
 377 /**
 378  * Creates an ia32 Add with immediate.
 379  *
 380  * @param env       The transformation environment
 381  * @param expr_op   The expression operator
 382  * @param const_op  The constant
 383  * @return the created ia32 Add node
 384  */
 385 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 386         ir_node                *new_op     = NULL;
 387         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 388         dbg_info               *dbg        = env->dbg;
 389         ir_graph               *irg        = env->irg;
 390         ir_node                *block      = env->block;
 391         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 392         ir_node                *nomem      = new_NoMem();
 393         int                     normal_add = 1;
 394         tarval_classification_t class_tv, class_negtv;
 395         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 396
 397         /* try to optimize to inc/dec  */
 398         if (env->cg->opt.incdec && tv) {
 399                 /* optimize tarvals */
 400                 class_tv    = classify_tarval(tv);
 401                 class_negtv = classify_tarval(tarval_neg(tv));
 402
 403                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 404                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 405                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 406                         normal_add = 0;
 407                 }
 408                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 409                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 410                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 411                         normal_add = 0;
 412                 }
 413         }
 414
 415         if (normal_add) {
 416                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 417                 set_ia32_Immop_attr(new_op, const_op);
 418         }
 419
 420         return new_op;
 421 }
 422
 423 /**
 424  * Creates an ia32 Add.
 425  *
 426  * @param dbg       firm node dbg
 427  * @param block     the block the new node should belong to
 428  * @param op1       first operator
 429  * @param op2       second operator
 430  * @param mode      node mode
 431  * @return the created ia32 Add node
 432  */
 433 static ir_node *gen_Add(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 434         ir_node  *new_op = NULL;
 435         dbg_info *dbg    = env->dbg;
 436         ir_mode  *mode   = env->mode;
 437         ir_graph *irg    = env->irg;
 438         ir_node  *block  = env->block;
 439         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 440         ir_node  *nomem  = new_NoMem();
 441         ir_node  *expr_op, *imm_op;
 442
 443         /* Check if immediate optimization is on and */
 444         /* if it's an operation with immediate.      */
 445         imm_op  = env->cg->opt.immops ? get_immediate_op(op1, op2) : NULL;
 446         expr_op = get_expr_op(op1, op2);
 447
 448         assert((expr_op || imm_op) && "invalid operands");
 449
 450         if (mode_is_float(mode)) {
 451                 if (USE_SSE2(env->cg))
 452                         return gen_binop(env, op1, op2, new_rd_ia32_fAdd);
 453                 else {
 454                         env->cg->used_x87 = 1;
 455                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 456                 }
 457         }
 458         else {
 459                 /* integer ADD */
 460                 if (!expr_op) {
 461                         /* No expr_op means, that we have two const - one symconst and */
 462                         /* one tarval or another symconst - because this case is not   */
 463                         /* covered by constant folding                                 */
 464                         /* We need to check for:                                       */
 465                         /*  1) symconst + const    -> becomes a LEA                    */
 466                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 467                         /*        linker doesn't support two symconsts                 */
 468
 469                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 470                                 /* this is the 2nd case */
 471                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 472                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 473                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 474                         }
 475                         else {
 476                                 /* this is the 1st case */
 477                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 478
 479                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 480                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 481                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 482                                 }
 483                                 else {
 484                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 485                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 486                                 }
 487                                 set_ia32_am_flavour(new_op, ia32_am_O);
 488                         }
 489
 490                         /* set AM support */
 491                         set_ia32_am_support(new_op, ia32_am_Source);
 492                         set_ia32_op_type(new_op, ia32_AddrModeS);
 493
 494                         /* Lea doesn't need a Proj */
 495                         return new_op;
 496                 }
 497                 else if (imm_op) {
 498                         /* This is expr + const */
 499                         new_op = gen_imm_Add(env, expr_op, imm_op);
 500
 501                         /* set AM support */
 502                         set_ia32_am_support(new_op, ia32_am_Dest);
 503                 }
 504                 else {
 505                         /* This is a normal add */
 506                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 507
 508                         /* set AM support */
 509                         set_ia32_am_support(new_op, ia32_am_Full);
 510                 }
 511         }
 512
 513         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 514
 515         set_ia32_res_mode(new_op, mode);
 516
 517         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 518 }
 519
 520
 521
 522 /**
 523  * Creates an ia32 Mul.
 524  *
 525  * @param dbg       firm node dbg
 526  * @param block     the block the new node should belong to
 527  * @param op1       first operator
 528  * @param op2       second operator
 529  * @param mode      node mode
 530  * @return the created ia32 Mul node
 531  */
 532 static ir_node *gen_Mul(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 533         ir_node *new_op;
 534
 535         if (mode_is_float(env->mode)) {
 536                 if (USE_SSE2(env->cg))
 537                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMul);
 538                 else {
 539                         env->cg->used_x87 = 1;
 540                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 541                 }
 542         }
 543         else {
 544                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 545         }
 546
 547         return new_op;
 548 }
 549
 550
 551
 552 /**
 553  * Creates an ia32 Mulh.
 554  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 555  * this result while Mul returns the lower 32 bit.
 556  *
 557  * @param env   The transformation environment
 558  * @param op1   The first operator
 559  * @param op2   The second operator
 560  * @return the created ia32 Mulh node
 561  */
 562 static ir_node *gen_Mulh(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 563         ir_node *proj_EAX, *proj_EDX, *mulh;
 564         ir_node *in[1];
 565
 566         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 567         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 568         mulh     = get_Proj_pred(proj_EAX);
 569         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 570
 571         /* to be on the save side */
 572         set_Proj_proj(proj_EAX, pn_EAX);
 573
 574         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 575                 /* Mulh with const cannot have AM */
 576                 set_ia32_am_support(mulh, ia32_am_None);
 577         }
 578         else {
 579                 /* Mulh cannot have AM for destination */
 580                 set_ia32_am_support(mulh, ia32_am_Source);
 581         }
 582
 583         in[0] = proj_EAX;
 584
 585         /* keep EAX */
 586         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 587
 588         return proj_EDX;
 589 }
 590
 591
 592
 593 /**
 594  * Creates an ia32 And.
 595  *
 596  * @param env   The transformation environment
 597  * @param op1   The first operator
 598  * @param op2   The second operator
 599  * @return The created ia32 And node
 600  */
 601 static ir_node *gen_And(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 602         assert (! mode_is_float(env->mode));
 603         return gen_binop(env, op1, op2, new_rd_ia32_And);
 604 }
 605
 606
 607
 608 /**
 609  * Creates an ia32 Or.
 610  *
 611  * @param env   The transformation environment
 612  * @param op1   The first operator
 613  * @param op2   The second operator
 614  * @return The created ia32 Or node
 615  */
 616 static ir_node *gen_Or(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 617         assert (! mode_is_float(env->mode));
 618         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 619 }
 620
 621
 622
 623 /**
 624  * Creates an ia32 Eor.
 625  *
 626  * @param env   The transformation environment
 627  * @param op1   The first operator
 628  * @param op2   The second operator
 629  * @return The created ia32 Eor node
 630  */
 631 static ir_node *gen_Eor(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 632         assert(! mode_is_float(env->mode));
 633         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 634 }
 635
 636
 637
 638 /**
 639  * Creates an ia32 Max.
 640  *
 641  * @param env      The transformation environment
 642  * @param op1      The first operator
 643  * @param op2      The second operator
 644  * @return the created ia32 Max node
 645  */
 646 static ir_node *gen_Max(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 647         ir_node *new_op;
 648
 649         if (mode_is_float(env->mode)) {
 650                 if (USE_SSE2(env->cg))
 651                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMax);
 652                 else {
 653                         env->cg->used_x87 = 1;
 654                         assert(0);
 655                 }
 656         }
 657         else {
 658                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 659                 set_ia32_am_support(new_op, ia32_am_None);
 660                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 661         }
 662
 663         return new_op;
 664 }
 665
 666
 667
 668 /**
 669  * Creates an ia32 Min.
 670  *
 671  * @param env      The transformation environment
 672  * @param op1      The first operator
 673  * @param op2      The second operator
 674  * @return the created ia32 Min node
 675  */
 676 static ir_node *gen_Min(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 677         ir_node *new_op;
 678
 679         if (mode_is_float(env->mode)) {
 680                 if (USE_SSE2(env->cg))
 681                         new_op = gen_binop(env, op1, op2, new_rd_ia32_fMin);
 682                 else {
 683                         env->cg->used_x87 = 1;
 684                         assert(0);
 685                 }
 686         }
 687         else {
 688                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 689                 set_ia32_am_support(new_op, ia32_am_None);
 690                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 691         }
 692
 693         return new_op;
 694 }
 695
 696
 697
 698 /**
 699  * Creates an ia32 Sub with immediate.
 700  *
 701  * @param env   The transformation environment
 702  * @param op1   The first operator
 703  * @param op2   The second operator
 704  * @return The created ia32 Sub node
 705  */
 706 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 707         ir_node                *new_op     = NULL;
 708         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 709         dbg_info               *dbg        = env->dbg;
 710         ir_graph               *irg        = env->irg;
 711         ir_node                *block      = env->block;
 712         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 713         ir_node                *nomem      = new_NoMem();
 714         int                     normal_sub = 1;
 715         tarval_classification_t class_tv, class_negtv;
 716         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 717
 718         /* try to optimize to inc/dec  */
 719         if (env->cg->opt.incdec && tv) {
 720                 /* optimize tarvals */
 721                 class_tv    = classify_tarval(tv);
 722                 class_negtv = classify_tarval(tarval_neg(tv));
 723
 724                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 725                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 726                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 727                         normal_sub = 0;
 728                 }
 729                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 730                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 731                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
 732                         normal_sub = 0;
 733                 }
 734         }
 735
 736         if (normal_sub) {
 737                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
 738                 set_ia32_Immop_attr(new_op, const_op);
 739         }
 740
 741         return new_op;
 742 }
 743
 744 /**
 745  * Creates an ia32 Sub.
 746  *
 747  * @param env   The transformation environment
 748  * @param op1   The first operator
 749  * @param op2   The second operator
 750  * @return The created ia32 Sub node
 751  */
 752 static ir_node *gen_Sub(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 753         ir_node  *new_op = NULL;
 754         dbg_info *dbg    = env->dbg;
 755         ir_mode  *mode   = env->mode;
 756         ir_graph *irg    = env->irg;
 757         ir_node  *block  = env->block;
 758         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 759         ir_node  *nomem  = new_NoMem();
 760         ir_node  *expr_op, *imm_op;
 761
 762         /* Check if immediate optimization is on and */
 763         /* if it's an operation with immediate.      */
 764         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
 765         expr_op = get_expr_op(op1, op2);
 766
 767         assert((expr_op || imm_op) && "invalid operands");
 768
 769         if (mode_is_float(mode)) {
 770                 if (USE_SSE2(env->cg))
 771                         return gen_binop(env, op1, op2, new_rd_ia32_fSub);
 772                 else {
 773                         env->cg->used_x87 = 1;
 774                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 775                 }
 776         }
 777         else {
 778                 /* integer SUB */
 779                 if (!expr_op) {
 780                         /* No expr_op means, that we have two const - one symconst and */
 781                         /* one tarval or another symconst - because this case is not   */
 782                         /* covered by constant folding                                 */
 783                         /* We need to check for:                                       */
 784                         /*  1) symconst + const    -> becomes a LEA                    */
 785                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 786                         /*        linker doesn't support two symconsts                 */
 787
 788                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 789                                 /* this is the 2nd case */
 790                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 791                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 792                                 set_ia32_am_sc_sign(new_op);
 793                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 794                         }
 795                         else {
 796                                 /* this is the 1st case */
 797                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 798
 799                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 800                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 801                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 802                                 }
 803                                 else {
 804                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 805                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 806                                         set_ia32_am_sc_sign(new_op);
 807                                 }
 808                                 set_ia32_am_flavour(new_op, ia32_am_O);
 809                         }
 810
 811                         /* set AM support */
 812                         set_ia32_am_support(new_op, ia32_am_Source);
 813                         set_ia32_op_type(new_op, ia32_AddrModeS);
 814
 815                         /* Lea doesn't need a Proj */
 816                         return new_op;
 817                 }
 818                 else if (imm_op) {
 819                         /* This is expr - const */
 820                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 821
 822                         /* set AM support */
 823                         set_ia32_am_support(new_op, ia32_am_Dest);
 824                 }
 825                 else {
 826                         /* This is a normal sub */
 827                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
 828
 829                         /* set AM support */
 830                         set_ia32_am_support(new_op, ia32_am_Full);
 831                 }
 832         }
 833
 834         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 835
 836         set_ia32_res_mode(new_op, mode);
 837
 838         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 839 }
 840
 841
 842
 843 /**
 844  * Generates an ia32 DivMod with additional infrastructure for the
 845  * register allocator if needed.
 846  *
 847  * @param env      The transformation environment
 848  * @param dividend -no comment- :)
 849  * @param divisor  -no comment- :)
 850  * @param dm_flav  flavour_Div/Mod/DivMod
 851  * @return The created ia32 DivMod node
 852  */
 853 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 854         ir_node  *res, *proj;
 855         ir_node  *edx_node, *cltd;
 856         ir_node  *in_keep[1];
 857         dbg_info *dbg   = env->dbg;
 858         ir_graph *irg   = env->irg;
 859         ir_node  *block = env->block;
 860         ir_mode  *mode  = env->mode;
 861         ir_node  *irn   = env->irn;
 862         ir_node  *mem;
 863
 864         switch (dm_flav) {
 865                 case flavour_Div:
 866                         mem  = get_Div_mem(irn);
 867                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 868                         break;
 869                 case flavour_Mod:
 870                         mem  = get_Mod_mem(irn);
 871                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 872                         break;
 873                 case flavour_DivMod:
 874                         mem  = get_DivMod_mem(irn);
 875                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 876                         break;
 877                 default:
 878                         assert(0);
 879         }
 880
 881         if (mode_is_signed(mode)) {
 882                 /* in signed mode, we need to sign extend the dividend */
 883                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend, mode_T);
 884                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EAX);
 885                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EDX);
 886         }
 887         else {
 888                 edx_node = new_rd_ia32_Const(dbg, irg, block, mode_Iu);
 889                 set_ia32_Const_type(edx_node, ia32_Const);
 890                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 891         }
 892
 893         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, mode_T);
 894
 895         set_ia32_flavour(res, dm_flav);
 896         set_ia32_n_res(res, 2);
 897
 898         /* Only one proj is used -> We must add a second proj and */
 899         /* connect this one to a Keep node to eat up the second   */
 900         /* destroyed register.                                    */
 901         if (get_irn_n_edges(irn) == 1) {
 902                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 903                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 904
 905                 if (get_Proj_proj(proj) == pn_DivMod_res_div) {
 906                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 907                 }
 908                 else {
 909                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 910                 }
 911
 912                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 913         }
 914
 915         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
 916
 917         set_ia32_res_mode(res, mode_Is);
 918
 919         return res;
 920 }
 921
 922
 923 /**
 924  * Wrapper for generate_DivMod. Sets flavour_Mod.
 925  */
 926 static ir_node *gen_Mod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 927         return generate_DivMod(env, op1, op2, flavour_Mod);
 928 }
 929
 930
 931
 932 /**
 933  * Wrapper for generate_DivMod. Sets flavour_Div.
 934  */
 935 static ir_node *gen_Div(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 936         return generate_DivMod(env, op1, op2, flavour_Div);
 937 }
 938
 939
 940
 941 /**
 942  * Wrapper for generate_DivMod. Sets flavour_DivMod.
 943  */
 944 static ir_node *gen_DivMod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 945         return generate_DivMod(env, op1, op2, flavour_DivMod);
 946 }
 947
 948
 949
 950 /**
 951  * Creates an ia32 floating Div.
 952  *
 953  * @param env   The transformation environment
 954  * @param op1   The first operator
 955  * @param op2   The second operator
 956  * @return The created ia32 fDiv node
 957  */
 958 static ir_node *gen_Quot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 959         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 960         ir_node *new_op;
 961         ir_node *nomem = new_rd_NoMem(env->irg);
 962
 963         if (USE_SSE2(env->cg)) {
 964
 965                 if (is_ia32_fConst(op2)) {
 966                         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem, mode_T);
 967                         set_ia32_am_support(new_op, ia32_am_None);
 968                         set_ia32_Immop_attr(new_op, op2);
 969                 }
 970                 else {
 971                         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, mode_T);
 972                         set_ia32_am_support(new_op, ia32_am_Source);
 973                 }
 974         }
 975         else {
 976                         new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, mode_T);
 977                         set_ia32_am_support(new_op, ia32_am_Source);
 978         }
 979         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
 980         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 981
 982         return new_op;
 983 }
 984
 985
 986
 987 /**
 988  * Creates an ia32 Shl.
 989  *
 990  * @param env   The transformation environment
 991  * @param op1   The first operator
 992  * @param op2   The second operator
 993  * @return The created ia32 Shl node
 994  */
 995 static ir_node *gen_Shl(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
 996         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shl);
 997 }
 998
 999
1000
1001 /**
1002  * Creates an ia32 Shr.
1003  *
1004  * @param env   The transformation environment
1005  * @param op1   The first operator
1006  * @param op2   The second operator
1007  * @return The created ia32 Shr node
1008  */
1009 static ir_node *gen_Shr(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1010         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shr);
1011 }
1012
1013
1014
1015 /**
1016  * Creates an ia32 Shrs.
1017  *
1018  * @param env   The transformation environment
1019  * @param op1   The first operator
1020  * @param op2   The second operator
1021  * @return The created ia32 Shrs node
1022  */
1023 static ir_node *gen_Shrs(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1024         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shrs);
1025 }
1026
1027
1028
1029 /**
1030  * Creates an ia32 RotL.
1031  *
1032  * @param env   The transformation environment
1033  * @param op1   The first operator
1034  * @param op2   The second operator
1035  * @return The created ia32 RotL node
1036  */
1037 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1038         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1039 }
1040
1041
1042
1043 /**
1044  * Creates an ia32 RotR.
1045  * NOTE: There is no RotR with immediate because this would always be a RotL
1046  *       "imm-mode_size_bits" which can be pre-calculated.
1047  *
1048  * @param env   The transformation environment
1049  * @param op1   The first operator
1050  * @param op2   The second operator
1051  * @return The created ia32 RotR node
1052  */
1053 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1054         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1055 }
1056
1057
1058
1059 /**
1060  * Creates an ia32 RotR or RotL (depending on the found pattern).
1061  *
1062  * @param env   The transformation environment
1063  * @param op1   The first operator
1064  * @param op2   The second operator
1065  * @return The created ia32 RotL or RotR node
1066  */
1067 static ir_node *gen_Rot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1068         ir_node *rotate = NULL;
1069
1070         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1071                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1072                  that means we can create a RotR instead of an Add and a RotL */
1073
1074         if (is_Proj(op2)) {
1075                 ir_node *pred = get_Proj_pred(op2);
1076
1077                 if (is_ia32_Add(pred)) {
1078                         ir_node *pred_pred = get_irn_n(pred, 2);
1079                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1080                         long     bits      = get_mode_size_bits(env->mode);
1081
1082                         if (is_Proj(pred_pred)) {
1083                                 pred_pred = get_Proj_pred(pred_pred);
1084                         }
1085
1086                         if (is_ia32_Minus(pred_pred) &&
1087                                 tarval_is_long(tv)       &&
1088                                 get_tarval_long(tv) == bits)
1089                         {
1090                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1091                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1092                         }
1093
1094                 }
1095         }
1096
1097         if (!rotate) {
1098                 rotate = gen_RotL(env, op1, op2);
1099         }
1100
1101         return rotate;
1102 }
1103
1104
1105
1106 /**
1107  * Transforms a Minus node.
1108  *
1109  * @param env   The transformation environment
1110  * @param op    The operator
1111  * @return The created ia32 Minus node
1112  */
1113 static ir_node *gen_Minus(ia32_transform_env_t *env, ir_node *op) {
1114         ident   *name;
1115         ir_node *new_op;
1116         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1117         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1118         ir_node *nomem    = new_rd_NoMem(env->irg);
1119         int      size;
1120
1121         if (mode_is_float(env->mode)) {
1122                 if (USE_SSE2(env->cg)) {
1123                         new_op = new_rd_ia32_fEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1124
1125                         size   = get_mode_size_bits(env->mode);
1126                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1127
1128                         set_ia32_sc(new_op, name);
1129
1130                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1131
1132                         set_ia32_res_mode(new_op, env->mode);
1133                         set_ia32_immop_type(new_op, ia32_ImmSymConst);
1134
1135                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1136                 }
1137                 else {
1138                         env->cg->used_x87 = 1;
1139                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1140                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1141                 }
1142         }
1143         else {
1144                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1145         }
1146
1147         return new_op;
1148 }
1149
1150
1151
1152 /**
1153  * Transforms a Not node.
1154  *
1155  * @param env   The transformation environment
1156  * @param op    The operator
1157  * @return The created ia32 Not node
1158  */
1159 static ir_node *gen_Not(ia32_transform_env_t *env, ir_node *op) {
1160         assert (! mode_is_float(env->mode));
1161         return gen_unop(env, op, new_rd_ia32_Not);
1162 }
1163
1164
1165
1166 /**
1167  * Transforms an Abs node.
1168  *
1169  * @param env   The transformation environment
1170  * @param op    The operator
1171  * @return The created ia32 Abs node
1172  */
1173 static ir_node *gen_Abs(ia32_transform_env_t *env, ir_node *op) {
1174         ir_node  *res, *p_eax, *p_edx;
1175         dbg_info *dbg      = env->dbg;
1176         ir_mode  *mode     = env->mode;
1177         ir_graph *irg      = env->irg;
1178         ir_node  *block    = env->block;
1179         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1180         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1181         ir_node  *nomem    = new_NoMem();
1182         int       size;
1183         ident    *name;
1184
1185         if (mode_is_float(mode)) {
1186                 if (USE_SSE2(env->cg)) {
1187                         res = new_rd_ia32_fAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1188
1189                         size   = get_mode_size_bits(mode);
1190                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1191
1192                         set_ia32_sc(res, name);
1193
1194                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1195
1196                         set_ia32_res_mode(res, mode);
1197                         set_ia32_immop_type(res, ia32_ImmSymConst);
1198
1199                         res = new_rd_Proj(dbg, irg, block, res, mode, 0);
1200                 }
1201                 else {
1202                         env->cg->used_x87 = 1;
1203                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1204                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1205                 }
1206         }
1207         else {
1208                 res   = new_rd_ia32_Cdq(dbg, irg, block, op, mode_T);
1209                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1210                 set_ia32_res_mode(res, mode);
1211
1212                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_EAX);
1213                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_EDX);
1214
1215                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem, mode_T);
1216                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1217                 set_ia32_res_mode(res, mode);
1218
1219                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1220
1221                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem, mode_T);
1222                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1223                 set_ia32_res_mode(res, mode);
1224
1225                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1226         }
1227
1228         return res;
1229 }
1230
1231
1232
1233 /**
1234  * Transforms a Load.
1235  *
1236  * @param mod     the debug module
1237  * @param block   the block the new node should belong to
1238  * @param node    the ir Load node
1239  * @param mode    node mode
1240  * @return the created ia32 Load node
1241  */
1242 static ir_node *gen_Load(ia32_transform_env_t *env) {
1243         ir_node    *node  = env->irn;
1244         ir_node    *noreg = ia32_new_NoReg_gp(env->cg);
1245         ir_node    *ptr   = get_Load_ptr(node);
1246         ir_node    *lptr  = ptr;
1247         ir_mode    *mode  = get_Load_mode(node);
1248         int        is_imm = 0;
1249         ir_node *new_op;
1250         ia32_am_flavour_t am_flav = ia32_B;
1251
1252         /* address might be a constant (symconst or absolute address) */
1253         if (is_ia32_Const(ptr)) {
1254                 lptr   = noreg;
1255                 is_imm = 1;
1256         }
1257
1258         if (mode_is_float(mode)) {
1259                 if (USE_SSE2(env->cg))
1260                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node), env->mode);
1261                 else {
1262                         env->cg->used_x87 = 1;
1263                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node), env->mode);
1264                 }
1265         }
1266         else {
1267                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node), env->mode);
1268         }
1269
1270         /* base is an constant address */
1271         if (is_imm) {
1272                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1273                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1274                 }
1275                 else {
1276                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1277                 }
1278
1279                 am_flav = ia32_O;
1280         }
1281
1282         set_ia32_am_support(new_op, ia32_am_Source);
1283         set_ia32_op_type(new_op, ia32_AddrModeS);
1284         set_ia32_am_flavour(new_op, am_flav);
1285         set_ia32_ls_mode(new_op, mode);
1286
1287         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1288
1289         return new_op;
1290 }
1291
1292
1293
1294 /**
1295  * Transforms a Store.
1296  *
1297  * @param mod     the debug module
1298  * @param block   the block the new node should belong to
1299  * @param node    the ir Store node
1300  * @param mode    node mode
1301  * @return the created ia32 Store node
1302  */
1303 static ir_node *gen_Store(ia32_transform_env_t *env) {
1304         ir_node *node    = env->irn;
1305         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1306         ir_node *val     = get_Store_value(node);
1307         ir_node *ptr     = get_Store_ptr(node);
1308         ir_node *sptr    = ptr;
1309         ir_node *mem     = get_Store_mem(node);
1310         ir_mode *mode    = get_irn_mode(val);
1311         ir_node *sval    = val;
1312         int      is_imm  = 0;
1313         ir_node *new_op;
1314         ia32_am_flavour_t am_flav = ia32_B;
1315         ia32_immop_type_t immop   = ia32_ImmNone;
1316
1317         if (! mode_is_float(mode)) {
1318                 /* in case of storing a const (but not a symconst) -> make it an attribute */
1319                 if (is_ia32_Cnst(val)) {
1320                         switch (get_ia32_op_type(val)) {
1321                         case ia32_Const:
1322                                 immop = ia32_ImmConst;
1323                                 break;
1324                         case ia32_SymConst:
1325                                 immop = ia32_ImmSymConst;
1326                                 break;
1327                         default:
1328                                 assert(0 && "unsupported Const type");
1329                         }
1330                         sval = noreg;
1331                 }
1332         }
1333
1334         /* address might be a constant (symconst or absolute address) */
1335         if (is_ia32_Const(ptr)) {
1336                 sptr   = noreg;
1337                 is_imm = 0;
1338         }
1339
1340         if (mode_is_float(mode)) {
1341                 if (USE_SSE2(env->cg))
1342                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, sptr, noreg, sval, mem, mode_T);
1343                 else {
1344                         env->cg->used_x87 = 1;
1345                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, sptr, noreg, sval, mem, mode_T);
1346                 }
1347         }
1348         else if (get_mode_size_bits(mode) == 8) {
1349                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, sptr, noreg, sval, mem, mode_T);
1350         }
1351         else {
1352                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, mode_T);
1353         }
1354
1355         /* stored const is an attribute (saves a register) */
1356         if (! mode_is_float(mode) && is_ia32_Cnst(val)) {
1357                 set_ia32_Immop_attr(new_op, val);
1358         }
1359
1360         /* base is an constant address */
1361         if (is_imm) {
1362                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1363                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1364                 }
1365                 else {
1366                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1367                 }
1368
1369                 am_flav = ia32_O;
1370         }
1371
1372         set_ia32_am_support(new_op, ia32_am_Dest);
1373         set_ia32_op_type(new_op, ia32_AddrModeD);
1374         set_ia32_am_flavour(new_op, am_flav);
1375         set_ia32_ls_mode(new_op, get_irn_mode(val));
1376         set_ia32_immop_type(new_op, immop);
1377
1378         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1379
1380         return new_op;
1381 }
1382
1383
1384
1385 /**
1386  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1387  *
1388  * @param env   The transformation environment
1389  * @return The transformed node.
1390  */
1391 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1392         dbg_info *dbg      = env->dbg;
1393         ir_graph *irg      = env->irg;
1394         ir_node  *block    = env->block;
1395         ir_node  *node     = env->irn;
1396         ir_node  *sel      = get_Cond_selector(node);
1397         ir_mode  *sel_mode = get_irn_mode(sel);
1398         ir_node  *res      = NULL;
1399         ir_node  *pred     = NULL;
1400         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1401         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1402
1403         if (is_Proj(sel) && sel_mode == mode_b) {
1404                 ir_node  *nomem = new_NoMem();
1405
1406                 pred  = get_Proj_pred(sel);
1407
1408                 /* get both compare operators */
1409                 cmp_a = get_Cmp_left(pred);
1410                 cmp_b = get_Cmp_right(pred);
1411
1412                 /* check if we can use a CondJmp with immediate */
1413                 cnst = env->cg->opt.immops ? get_immediate_op(cmp_a, cmp_b) : NULL;
1414                 expr = get_expr_op(cmp_a, cmp_b);
1415
1416                 if (cnst && expr) {
1417                         pn_Cmp pnc = get_Proj_proj(sel);
1418
1419                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1420                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1421                                         /* a Cmp A =/!= 0 */
1422                                         ir_node    *op1  = expr;
1423                                         ir_node    *op2  = expr;
1424                                         ir_node    *and  = skip_Proj(expr);
1425                                         const char *cnst = NULL;
1426
1427                                         /* check, if expr is an only once used And operation */
1428                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1429                                                 op1 = get_irn_n(and, 2);
1430                                                 op2 = get_irn_n(and, 3);
1431
1432                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1433                                         }
1434                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2, mode_T);
1435                                         set_ia32_pncode(res, get_Proj_proj(sel));
1436                                         set_ia32_res_mode(res, get_irn_mode(op1));
1437
1438                                         if (cnst) {
1439                                                 copy_ia32_Immop_attr(res, and);
1440                                         }
1441
1442                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1443                                         return res;
1444                                 }
1445                         }
1446
1447                         if (mode_is_float(get_irn_mode(expr))) {
1448                                 if (USE_SSE2(env->cg))
1449                                         res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1450                                 else {
1451                                         env->cg->used_x87 = 1;
1452                                         assert(0);
1453                                 }
1454                         }
1455                         else {
1456                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1457                         }
1458                         set_ia32_Immop_attr(res, cnst);
1459                         set_ia32_res_mode(res, get_irn_mode(expr));
1460                 }
1461                 else {
1462                         if (mode_is_float(get_irn_mode(cmp_a))) {
1463                                 if (USE_SSE2(env->cg))
1464                                         res = new_rd_ia32_fCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1465                                 else {
1466                                         env->cg->used_x87 = 1;
1467                                         assert(0);
1468                                 }
1469                         }
1470                         else {
1471                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1472                         }
1473                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1474                 }
1475
1476                 set_ia32_pncode(res, get_Proj_proj(sel));
1477                 set_ia32_am_support(res, ia32_am_Source);
1478         }
1479         else {
1480                 /* determine the smallest switch case value */
1481                 int switch_min = INT_MAX;
1482                 const ir_edge_t *edge;
1483                 char buf[64];
1484
1485                 foreach_out_edge(node, edge) {
1486                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1487                         switch_min = pn < switch_min ? pn : switch_min;
1488                 }
1489
1490                 if (switch_min) {
1491                         /* if smallest switch case is not 0 we need an additional sub */
1492                         snprintf(buf, sizeof(buf), "%d", switch_min);
1493                         res = new_rd_ia32_Lea(dbg, irg, block, sel, noreg, mode_Is);
1494                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1495                         sub_ia32_am_offs(res, buf);
1496                         set_ia32_am_flavour(res, ia32_am_OB);
1497                         set_ia32_am_support(res, ia32_am_Source);
1498                         set_ia32_op_type(res, ia32_AddrModeS);
1499                 }
1500
1501                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, switch_min ? res : sel, mode_T);
1502                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1503                 set_ia32_res_mode(res, get_irn_mode(sel));
1504         }
1505
1506         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1507         return res;
1508 }
1509
1510
1511
1512 /**
1513  * Transforms a CopyB node.
1514  *
1515  * @param env   The transformation environment
1516  * @return The transformed node.
1517  */
1518 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1519         ir_node  *res   = NULL;
1520         dbg_info *dbg   = env->dbg;
1521         ir_graph *irg   = env->irg;
1522         ir_mode  *mode  = env->mode;
1523         ir_node  *block = env->block;
1524         ir_node  *node  = env->irn;
1525         ir_node  *src   = get_CopyB_src(node);
1526         ir_node  *dst   = get_CopyB_dst(node);
1527         ir_node  *mem   = get_CopyB_mem(node);
1528         int       size  = get_type_size_bytes(get_CopyB_type(node));
1529         int       rem;
1530
1531         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1532         /* then we need the size explicitly in ECX.                    */
1533         if (size >= 16 * 4) {
1534                 rem = size & 0x3; /* size % 4 */
1535                 size >>= 2;
1536
1537                 res = new_rd_ia32_Const(dbg, irg, block, mode_Is);
1538                 set_ia32_op_type(res, ia32_Const);
1539                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1540
1541                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1542                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1543         }
1544         else {
1545                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1546                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1547                 set_ia32_immop_type(res, ia32_ImmConst);
1548         }
1549
1550         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1551
1552         return res;
1553 }
1554
1555
1556
1557 /**
1558  * Transforms a Mux node into CMov.
1559  *
1560  * @param env   The transformation environment
1561  * @return The transformed node.
1562  */
1563 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1564         ir_node *node   = env->irn;
1565         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1566                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1567
1568         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1569
1570         return new_op;
1571 }
1572
1573
1574 /**
1575  * Following conversion rules apply:
1576  *
1577  *  INT -> INT
1578  * ============
1579  *  1) n bit -> m bit   n > m (downscale)
1580  *     a) target is signed:    movsx
1581  *     b) target is unsigned:  and with lower bits sets
1582  *  2) n bit -> m bit   n == m   (sign change)
1583  *     always ignored
1584  *  3) n bit -> m bit   n < m (upscale)
1585  *     a) source is signed:    movsx
1586  *     b) source is unsigned:  and with lower bits sets
1587  *
1588  *  INT -> FLOAT
1589  * ==============
1590  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1591  *
1592  *  FLOAT -> INT
1593  * ==============
1594  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1595  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1596  *
1597  *  FLOAT -> FLOAT
1598  * ================
1599  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1600  *  x87 is mode_E internally, conversions happen only at load and store
1601  *  in non-strict semantic
1602  */
1603
1604 //static ir_node *gen_int_downscale_conv(ia32_transform_env_t *env, ir_node *op,
1605 //                                                                         ir_mode *src_mode, ir_mode *tgt_mode)
1606 //{
1607 //      int       n     = get_mode_size_bits(src_mode);
1608 //      int       m     = get_mode_size_bits(tgt_mode);
1609 //      dbg_info *dbg   = env->dbg;
1610 //      ir_graph *irg   = env->irg;
1611 //      ir_node  *block = env->block;
1612 //      ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1613 //      ir_node  *nomem = new_rd_NoMem(irg);
1614 //      ir_node  *new_op, *proj;
1615 //      assert(n > m && "downscale expected");
1616 //      if (mode_is_signed(src_mode) && mode_is_signed(tgt_mode)) {
1617 //              /* ASHL Sn, n - m */
1618 //              new_op = new_rd_ia32_Shl(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1619 //              proj   = new_rd_Proj(dbg, irg, block, new_op, src_mode, 0);
1620 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1621 //              set_ia32_am_support(new_op, ia32_am_Source);
1622 //              SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1623 //              /* ASHR Sn, n - m */
1624 //              new_op = new_rd_ia32_Shrs(dbg, irg, block, noreg, noreg, proj, noreg, nomem, mode_T);
1625 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long(n - m, mode_Is));
1626 //      }
1627 //      else {
1628 //              new_op = new_rd_ia32_And(dbg, irg, block, noreg, noreg, op, noreg, nomem, mode_T);
1629 //              set_ia32_Immop_tarval(new_op, new_tarval_from_long((1 << m) - 1, mode_Is));
1630 //      }
1631 //      return new_op;
1632 //}
1633
1634 /**
1635  * Transforms a Conv node.
1636  *
1637  * @param env   The transformation environment
1638  * @param op    The operator
1639  * @return The created ia32 Conv node
1640  */
1641 static ir_node *gen_Conv(ia32_transform_env_t *env, ir_node *op) {
1642         dbg_info          *dbg      = env->dbg;
1643         ir_graph          *irg      = env->irg;
1644         ir_mode           *src_mode = get_irn_mode(op);
1645         ir_mode           *tgt_mode = env->mode;
1646         int                src_bits = get_mode_size_bits(src_mode);
1647         int                tgt_bits = get_mode_size_bits(tgt_mode);
1648         ir_node           *block    = env->block;
1649         ir_node           *new_op   = NULL;
1650         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1651         ir_node           *nomem    = new_rd_NoMem(irg);
1652         ir_node           *proj;
1653         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
1654
1655         if (src_mode == tgt_mode) {
1656                 /* this can happen when changing mode_P to mode_Is */
1657                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1658                 edges_reroute(env->irn, op, irg);
1659         }
1660         else if (mode_is_float(src_mode)) {
1661                 /* we convert from float ... */
1662                 if (mode_is_float(tgt_mode)) {
1663                         /* ... to float */
1664                         if (USE_SSE2(env->cg)) {
1665                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1666                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1667                         }
1668                         else {
1669                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
1670                                 edges_reroute(env->irn, op, irg);
1671                         }
1672                 }
1673                 else {
1674                         /* ... to int */
1675                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1676                         new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1677                         /* if target mode is not int: add an additional downscale convert */
1678                         if (tgt_bits < 32) {
1679                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1680                                 set_ia32_am_support(new_op, ia32_am_Source);
1681                                 set_ia32_tgt_mode(new_op, tgt_mode);
1682                                 set_ia32_src_mode(new_op, src_mode);
1683
1684                                 proj = new_rd_Proj(dbg, irg, block, new_op, mode_Is, 0);
1685
1686                                 if (tgt_bits == 8 || src_bits == 8) {
1687                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1688                                 }
1689                                 else {
1690                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem, mode_T);
1691                                 }
1692                         }
1693                 }
1694         }
1695         else {
1696                 /* we convert from int ... */
1697                 if (mode_is_float(tgt_mode)) {
1698                         /* ... to float */
1699                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1700                         new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1701                 }
1702                 else {
1703                         /* ... to int */
1704                         if (get_mode_size_bits(src_mode) == tgt_bits) {
1705                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
1706                                 edges_reroute(env->irn, op, irg);
1707                         }
1708                         else {
1709                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
1710                                 if (tgt_bits == 8 || src_bits == 8) {
1711                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1712                                 }
1713                                 else {
1714                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1715                                 }
1716                         }
1717                 }
1718         }
1719
1720         if (new_op) {
1721                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1722                 set_ia32_tgt_mode(new_op, tgt_mode);
1723                 set_ia32_src_mode(new_op, src_mode);
1724
1725                 set_ia32_am_support(new_op, ia32_am_Source);
1726
1727                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1728         }
1729
1730         return new_op;
1731 }
1732
1733
1734
1735 /********************************************
1736  *  _                          _
1737  * | |                        | |
1738  * | |__   ___ _ __   ___   __| | ___  ___
1739  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1740  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1741  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1742  *
1743  ********************************************/
1744
1745 static ir_node *gen_StackParam(ia32_transform_env_t *env) {
1746         ir_node *new_op = NULL;
1747         ir_node *node   = env->irn;
1748         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1749         ir_node *mem    = new_rd_NoMem(env->irg);
1750         ir_node *ptr    = get_irn_n(node, 0);
1751         entity  *ent    = be_get_frame_entity(node);
1752         ir_mode *mode   = env->mode;
1753
1754 //      /* If the StackParam has only one user ->     */
1755 //      /* put it in the Block where the user resides */
1756 //      if (get_irn_n_edges(node) == 1) {
1757 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
1758 //      }
1759
1760         if (mode_is_float(mode)) {
1761                 if (USE_SSE2(env->cg))
1762                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1763                 else {
1764                         env->cg->used_x87 = 1;
1765                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1766                 }
1767         }
1768         else {
1769                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1770         }
1771
1772         set_ia32_frame_ent(new_op, ent);
1773         set_ia32_use_frame(new_op);
1774
1775         set_ia32_am_support(new_op, ia32_am_Source);
1776         set_ia32_op_type(new_op, ia32_AddrModeS);
1777         set_ia32_am_flavour(new_op, ia32_B);
1778         set_ia32_ls_mode(new_op, mode);
1779
1780         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1781
1782         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, 0);
1783 }
1784
1785 /**
1786  * Transforms a FrameAddr into an ia32 Add.
1787  */
1788 static ir_node *gen_FrameAddr(ia32_transform_env_t *env) {
1789         ir_node *new_op = NULL;
1790         ir_node *node   = env->irn;
1791         ir_node *op     = get_irn_n(node, 0);
1792         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1793         ir_node *nomem  = new_rd_NoMem(env->irg);
1794
1795         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem, mode_T);
1796         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1797         set_ia32_am_support(new_op, ia32_am_Full);
1798         set_ia32_use_frame(new_op);
1799         set_ia32_immop_type(new_op, ia32_ImmConst);
1800
1801         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1802
1803         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1804 }
1805
1806 /**
1807  * Transforms a FrameLoad into an ia32 Load.
1808  */
1809 static ir_node *gen_FrameLoad(ia32_transform_env_t *env) {
1810         ir_node *new_op = NULL;
1811         ir_node *node   = env->irn;
1812         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1813         ir_node *mem    = get_irn_n(node, 0);
1814         ir_node *ptr    = get_irn_n(node, 1);
1815         entity  *ent    = be_get_frame_entity(node);
1816         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1817
1818         if (mode_is_float(mode)) {
1819                 if (USE_SSE2(env->cg))
1820                         new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1821                 else {
1822                         env->cg->used_x87 = 1;
1823                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1824                 }
1825         }
1826         else {
1827                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1828         }
1829
1830         set_ia32_frame_ent(new_op, ent);
1831         set_ia32_use_frame(new_op);
1832
1833         set_ia32_am_support(new_op, ia32_am_Source);
1834         set_ia32_op_type(new_op, ia32_AddrModeS);
1835         set_ia32_am_flavour(new_op, ia32_B);
1836         set_ia32_ls_mode(new_op, mode);
1837
1838         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1839
1840         return new_op;
1841 }
1842
1843
1844 /**
1845  * Transforms a FrameStore into an ia32 Store.
1846  */
1847 static ir_node *gen_FrameStore(ia32_transform_env_t *env) {
1848         ir_node *new_op = NULL;
1849         ir_node *node   = env->irn;
1850         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1851         ir_node *mem    = get_irn_n(node, 0);
1852         ir_node *ptr    = get_irn_n(node, 1);
1853         ir_node *val    = get_irn_n(node, 2);
1854         entity  *ent    = be_get_frame_entity(node);
1855         ir_mode *mode   = get_irn_mode(val);
1856
1857         if (mode_is_float(mode)) {
1858                 if (USE_SSE2(env->cg))
1859                         new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1860                 else {
1861                         env->cg->used_x87 = 1;
1862                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1863                 }
1864         }
1865         else if (get_mode_size_bits(mode) == 8) {
1866                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1867         }
1868         else {
1869                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1870         }
1871
1872         set_ia32_frame_ent(new_op, ent);
1873         set_ia32_use_frame(new_op);
1874
1875         set_ia32_am_support(new_op, ia32_am_Dest);
1876         set_ia32_op_type(new_op, ia32_AddrModeD);
1877         set_ia32_am_flavour(new_op, ia32_B);
1878         set_ia32_ls_mode(new_op, mode);
1879
1880         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1881
1882         return new_op;
1883 }
1884
1885
1886
1887 /*********************************************************
1888  *                  _             _      _
1889  *                 (_)           | |    (_)
1890  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1891  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1892  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1893  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1894  *
1895  *********************************************************/
1896
1897 /**
1898  * Transforms a Sub or fSub into Neg--Add iff OUT_REG == SRC2_REG.
1899  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1900  */
1901 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
1902         ia32_transform_env_t tenv;
1903         ir_node *in1, *in2, *noreg, *nomem, *res;
1904         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
1905
1906         /* Return if AM node or not a Sub or fSub */
1907         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_fSub(irn)))
1908                 return;
1909
1910         noreg   = ia32_new_NoReg_gp(cg);
1911         nomem   = new_rd_NoMem(cg->irg);
1912         in1     = get_irn_n(irn, 2);
1913         in2     = get_irn_n(irn, 3);
1914         in1_reg = arch_get_irn_register(cg->arch_env, in1);
1915         in2_reg = arch_get_irn_register(cg->arch_env, in2);
1916         out_reg = get_ia32_out_reg(irn, 0);
1917
1918         tenv.block    = get_nodes_block(irn);
1919         tenv.dbg      = get_irn_dbg_info(irn);
1920         tenv.irg      = cg->irg;
1921         tenv.irn      = irn;
1922         DEBUG_ONLY(tenv.mod      = cg->mod;)
1923         tenv.mode     = get_ia32_res_mode(irn);
1924         tenv.cg       = cg;
1925
1926         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
1927         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
1928                 /* generate the neg src2 */
1929                 res = gen_Minus(&tenv, in2);
1930                 arch_set_irn_register(cg->arch_env, res, in2_reg);
1931
1932                 /* add to schedule */
1933                 sched_add_before(irn, res);
1934
1935                 /* generate the add */
1936                 if (mode_is_float(tenv.mode)) {
1937                         res = new_rd_ia32_fAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1938                         set_ia32_am_support(res, ia32_am_Source);
1939                 }
1940                 else {
1941                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1942                         set_ia32_am_support(res, ia32_am_Full);
1943                 }
1944
1945                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(tenv.cg, irn));
1946                 /* copy register */
1947                 slots    = get_ia32_slots(res);
1948                 slots[0] = in2_reg;
1949
1950                 /* add to schedule */
1951                 sched_add_before(irn, res);
1952
1953                 /* remove the old sub */
1954                 sched_remove(irn);
1955
1956                 /* exchange the add and the sub */
1957                 exchange(irn, res);
1958         }
1959 }
1960
1961 /**
1962  * Transforms a LEA into an Add if possible
1963  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1964  */
1965 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
1966         ia32_am_flavour_t am_flav;
1967         int               imm = 0;
1968         ir_node          *res = NULL;
1969         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
1970         char             *offs;
1971         ia32_transform_env_t tenv;
1972         const arch_register_t *out_reg, *base_reg, *index_reg;
1973
1974         /* must be a LEA */
1975         if (! is_ia32_Lea(irn))
1976                 return;
1977
1978         am_flav = get_ia32_am_flavour(irn);
1979
1980         /* only some LEAs can be transformed to an Add */
1981         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
1982                 return;
1983
1984         noreg = ia32_new_NoReg_gp(cg);
1985         nomem = new_rd_NoMem(cg->irg);
1986         op1   = noreg;
1987         op2   = noreg;
1988         base  = get_irn_n(irn, 0);
1989         index = get_irn_n(irn,1);
1990
1991         offs  = get_ia32_am_offs(irn);
1992
1993         /* offset has a explicit sign -> we need to skip + */
1994         if (offs && offs[0] == '+')
1995                 offs++;
1996
1997         out_reg   = arch_get_irn_register(cg->arch_env, irn);
1998         base_reg  = arch_get_irn_register(cg->arch_env, base);
1999         index_reg = arch_get_irn_register(cg->arch_env, index);
2000
2001         tenv.block = get_nodes_block(irn);
2002         tenv.dbg   = get_irn_dbg_info(irn);
2003         tenv.irg   = cg->irg;
2004         tenv.irn   = irn;
2005         DEBUG_ONLY(tenv.mod   = cg->mod;)
2006         tenv.mode  = get_irn_mode(irn);
2007         tenv.cg    = cg;
2008
2009         switch(get_ia32_am_flavour(irn)) {
2010                 case ia32_am_B:
2011                         /* out register must be same as base register */
2012                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2013                                 return;
2014
2015                         op1 = base;
2016                         break;
2017                 case ia32_am_OB:
2018                         /* out register must be same as base register */
2019                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2020                                 return;
2021
2022                         op1 = base;
2023                         imm = 1;
2024                         break;
2025                 case ia32_am_OI:
2026                         /* out register must be same as index register */
2027                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
2028                                 return;
2029
2030                         op1 = index;
2031                         imm = 1;
2032                         break;
2033                 case ia32_am_BI:
2034                         /* out register must be same as one in register */
2035                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
2036                                 op1 = base;
2037                                 op2 = index;
2038                         }
2039                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
2040                                 op1 = index;
2041                                 op2 = base;
2042                         }
2043                         else {
2044                                 /* in registers a different from out -> no Add possible */
2045                                 return;
2046                         }
2047                 default:
2048                         break;
2049         }
2050
2051         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem, mode_T);
2052         arch_set_irn_register(cg->arch_env, res, out_reg);
2053         set_ia32_op_type(res, ia32_Normal);
2054
2055         if (imm) {
2056                 set_ia32_cnst(res, offs);
2057                 set_ia32_immop_type(res, ia32_ImmConst);
2058         }
2059
2060         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
2061
2062         /* add Add to schedule */
2063         sched_add_before(irn, res);
2064
2065         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, 0);
2066
2067         /* add result Proj to schedule */
2068         sched_add_before(irn, res);
2069
2070         /* remove the old LEA */
2071         sched_remove(irn);
2072
2073         /* exchange the Add and the LEA */
2074         exchange(irn, res);
2075 }
2076
2077 /**
2078  * Transforms the given firm node (and maybe some other related nodes)
2079  * into one or more assembler nodes.
2080  *
2081  * @param node    the firm node
2082  * @param env     the debug module
2083  */
2084 void ia32_transform_node(ir_node *node, void *env) {
2085         ia32_code_gen_t *cgenv = (ia32_code_gen_t *)env;
2086         opcode  code;
2087         ir_node *asm_node      = NULL;
2088         ia32_transform_env_t  tenv;
2089
2090         if (is_Block(node))
2091                 return;
2092
2093         tenv.block    = get_nodes_block(node);
2094         tenv.dbg      = get_irn_dbg_info(node);
2095         tenv.irg      = current_ir_graph;
2096         tenv.irn      = node;
2097         DEBUG_ONLY(tenv.mod      = cgenv->mod;)
2098         tenv.mode     = get_irn_mode(node);
2099         tenv.cg       = cgenv;
2100
2101 #define UNOP(a)  case iro_##a: asm_node = gen_##a(&tenv, get_##a##_op(node)); break
2102 #define BINOP(a) case iro_##a: asm_node = gen_##a(&tenv, get_##a##_left(node), get_##a##_right(node)); break
2103 #define GEN(a)   case iro_##a: asm_node = gen_##a(&tenv); break
2104 #define IGN(a)   case iro_##a: break
2105 #define BAD(a)   case iro_##a: goto bad
2106 #define OTHER_BIN(a)                                                       \
2107         if (get_irn_op(node) == get_op_##a()) {                                \
2108                 asm_node = gen_##a(&tenv, get_irn_n(node, 0), get_irn_n(node, 1)); \
2109                 break;                                                             \
2110         }
2111 #define BE_GEN(a)                  \
2112         if (be_is_##a(node)) {         \
2113                 asm_node = gen_##a(&tenv); \
2114                 break;                     \
2115         }
2116
2117         DBG((tenv.mod, LEVEL_1, "check %+F ... ", node));
2118
2119         code = get_irn_opcode(node);
2120         switch (code) {
2121                 BINOP(Add);
2122                 BINOP(Sub);
2123                 BINOP(Mul);
2124                 BINOP(And);
2125                 BINOP(Or);
2126                 BINOP(Eor);
2127
2128                 BINOP(Shl);
2129                 BINOP(Shr);
2130                 BINOP(Shrs);
2131                 BINOP(Rot);
2132
2133                 BINOP(Quot);
2134
2135                 BINOP(Div);
2136                 BINOP(Mod);
2137                 BINOP(DivMod);
2138
2139                 UNOP(Minus);
2140                 UNOP(Conv);
2141                 UNOP(Abs);
2142                 UNOP(Not);
2143
2144                 GEN(Load);
2145                 GEN(Store);
2146                 GEN(Cond);
2147
2148                 GEN(CopyB);
2149                 GEN(Mux);
2150
2151                 IGN(Call);
2152                 IGN(Alloc);
2153
2154                 IGN(Proj);
2155                 IGN(Block);
2156                 IGN(Start);
2157                 IGN(End);
2158                 IGN(NoMem);
2159                 IGN(Phi);
2160                 IGN(IJmp);
2161                 IGN(Break);
2162                 IGN(Cmp);
2163                 IGN(Unknown);
2164
2165                 /* constant transformation happens earlier */
2166                 IGN(Const);
2167                 IGN(SymConst);
2168                 IGN(Sync);
2169
2170                 BAD(Raise);
2171                 BAD(Sel);
2172                 BAD(InstOf);
2173                 BAD(Cast);
2174                 BAD(Free);
2175                 BAD(Tuple);
2176                 BAD(Id);
2177                 BAD(Bad);
2178                 BAD(Confirm);
2179                 BAD(Filter);
2180                 BAD(CallBegin);
2181                 BAD(EndReg);
2182                 BAD(EndExcept);
2183
2184                 default:
2185                         OTHER_BIN(Max);
2186                         OTHER_BIN(Min);
2187                         OTHER_BIN(Mulh);
2188
2189                         BE_GEN(FrameAddr);
2190                         BE_GEN(FrameLoad);
2191                         BE_GEN(FrameStore);
2192                         BE_GEN(StackParam);
2193                         break;
2194 bad:
2195                 fprintf(stderr, "Not implemented: %s\n", get_irn_opname(node));
2196                 assert(0);
2197         }
2198
2199         /* exchange nodes if a new one was generated */
2200         if (asm_node) {
2201                 exchange(node, asm_node);
2202                 DB((tenv.mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
2203         }
2204         else {
2205                 DB((tenv.mod, LEVEL_1, "ignored\n"));
2206         }
2207
2208 #undef UNOP
2209 #undef BINOP
2210 #undef GEN
2211 #undef IGN
2212 #undef BAD
2213 #undef OTHER_BIN
2214 #undef BE_GEN
2215 }