projects / libfirm / blob
? search:


a80d6db5ff2d744267b556dc1d66f74105fdd4b6
[libfirm] / ir / be / ia32 / ia32_transform.c
1 /**
2  * This file implements the IR transformation from firm into
3  * ia32-Firm.
4  *
5  * $Id$
6  */
7
8 #ifdef HAVE_CONFIG_H
9 #include "config.h"
10 #endif
11
12 #include "irargs_t.h"
13 #include "irnode_t.h"
14 #include "irgraph_t.h"
15 #include "irmode_t.h"
16 #include "iropt_t.h"
17 #include "irop_t.h"
18 #include "irprog_t.h"
19 #include "iredges_t.h"
20 #include "irgmod.h"
21 #include "irvrfy.h"
22 #include "ircons.h"
23 #include "dbginfo.h"
24 #include "debug.h"
25
26 #include "../benode_t.h"
27 #include "../besched.h"
28
29 #include "bearch_ia32_t.h"
30
31 #include "ia32_nodes_attr.h"
32 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
33 #include "ia32_transform.h"
34 #include "ia32_new_nodes.h"
35 #include "ia32_map_regs.h"
36
37 #include "gen_ia32_regalloc_if.h"
38
39 #define SFP_SIGN "0x80000000"
40 #define DFP_SIGN "0x8000000000000000"
41 #define SFP_ABS  "0x7FFFFFFF"
42 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
43
44 #define TP_SFP_SIGN "ia32_sfp_sign"
45 #define TP_DFP_SIGN "ia32_dfp_sign"
46 #define TP_SFP_ABS  "ia32_sfp_abs"
47 #define TP_DFP_ABS  "ia32_dfp_abs"
48
49 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
50 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
51 #define ENT_SFP_ABS  "IA32_SFP_ABS"
52 #define ENT_DFP_ABS  "IA32_DFP_ABS"
53
54 extern ir_op *get_op_Mulh(void);
55
56 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
57                                                                           ir_node *op1, ir_node *op2, ir_node *mem, ir_mode *mode);
58
59 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
60                                                                          ir_node *op, ir_node *mem, ir_mode *mode);
61
62 typedef enum {
63         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS
64 } ia32_known_const_t;
65
66 /****************************************************************************************************
67  *                  _        _                        __                           _   _
68  *                 | |      | |                      / _|                         | | (_)
69  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
70  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
71  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
72  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
73  *
74  ****************************************************************************************************/
75
76 struct tv_ent {
77         entity *ent;
78         tarval *tv;
79 };
80
81 /* Compares two (entity, tarval) combinations */
82 static int cmp_tv_ent(const void *a, const void *b, size_t len) {
83         const struct tv_ent *e1 = a;
84         const struct tv_ent *e2 = b;
85
86         return !(e1->tv == e2->tv);
87 }
88
89 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
90 static char *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
91         static set    *const_set = NULL;
92         struct tv_ent  key;
93         struct tv_ent *entry;
94         char          *tp_name;
95         char          *ent_name;
96         char          *cnst_str;
97         ir_type       *tp;
98         ir_node       *cnst;
99         ir_graph      *rem;
100         entity        *ent;
101
102         if (! const_set) {
103                 const_set = new_set(cmp_tv_ent, 10);
104         }
105
106         switch (kct) {
107                 case ia32_SSIGN:
108                         tp_name  = TP_SFP_SIGN;
109                         ent_name = ENT_SFP_SIGN;
110                         cnst_str = SFP_SIGN;
111                         break;
112                 case ia32_DSIGN:
113                         tp_name  = TP_DFP_SIGN;
114                         ent_name = ENT_DFP_SIGN;
115                         cnst_str = DFP_SIGN;
116                         break;
117                 case ia32_SABS:
118                         tp_name  = TP_SFP_ABS;
119                         ent_name = ENT_SFP_ABS;
120                         cnst_str = SFP_ABS;
121                         break;
122                 case ia32_DABS:
123                         tp_name  = TP_DFP_ABS;
124                         ent_name = ENT_DFP_ABS;
125                         cnst_str = DFP_ABS;
126                         break;
127         }
128
129
130         key.tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
131         key.ent = NULL;
132
133         entry = set_insert(const_set, &key, sizeof(key), HASH_PTR(key.tv));
134
135         if (! entry->ent) {
136                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
137                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
138
139                 set_entity_ld_ident(ent, get_entity_ident(ent));
140                 set_entity_visibility(ent, visibility_local);
141                 set_entity_variability(ent, variability_constant);
142                 set_entity_allocation(ent, allocation_static);
143
144                 /* we create a new entity here: It's initialization must resist on the
145                     const code irg */
146                 rem = current_ir_graph;
147                 current_ir_graph = get_const_code_irg();
148                 cnst = new_Const(mode, key.tv);
149                 current_ir_graph = rem;
150
151                 set_atomic_ent_value(ent, cnst);
152
153                 /* set the entry for hashmap */
154                 entry->ent = ent;
155         }
156
157         return ent_name;
158 }
159
160 #ifndef NDEBUG
161 /**
162  * Prints the old node name on cg obst and returns a pointer to it.
163  */
164 const char *get_old_node_name(ia32_transform_env_t *env) {
165         static int name_cnt = 0;
166         ia32_isa_t *isa = (ia32_isa_t *)env->cg->arch_env->isa;
167
168         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", env->irn);
169         obstack_1grow(isa->name_obst, 0);
170         isa->name_obst_size += obstack_object_size(isa->name_obst);
171         name_cnt++;
172         if (name_cnt % 1024 == 0) {
173                 printf("name obst size reached %d bytes after %d nodes\n", isa->name_obst_size, name_cnt);
174         }
175         return obstack_finish(isa->name_obst);
176 }
177 #endif /* NDEBUG */
178
179 /* determine if one operator is an Imm */
180 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
181         if (op1)
182                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
183         else return is_ia32_Cnst(op2) ? op2 : NULL;
184 }
185
186 /* determine if one operator is not an Imm */
187 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
188         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
189 }
190
191
192 /**
193  * Construct a standard binary operation, set AM and immediate if required.
194  *
195  * @param env   The transformation environment
196  * @param op1   The first operand
197  * @param op2   The second operand
198  * @param func  The node constructor function
199  * @return The constructed ia32 node.
200  */
201 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
202         ir_node           *new_op   = NULL;
203         ir_mode           *mode     = env->mode;
204         dbg_info          *dbg      = env->dbg;
205         ir_graph          *irg      = env->irg;
206         ir_node           *block    = env->block;
207         firm_dbg_module_t *mod      = env->mod;
208         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
209         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
210         ir_node           *nomem    = new_NoMem();
211         ir_node           *expr_op, *imm_op;
212
213         /* Check if immediate optimization is on and */
214         /* if it's an operation with immediate.      */
215         if (! env->cg->opt.immops) {
216                 expr_op = op1;
217                 imm_op  = NULL;
218         }
219         else if (is_op_commutative(get_irn_op(env->irn))) {
220                 imm_op  = get_immediate_op(op1, op2);
221                 expr_op = get_expr_op(op1, op2);
222         }
223         else {
224                 imm_op  = get_immediate_op(NULL, op2);
225                 expr_op = get_expr_op(op1, op2);
226         }
227
228         assert((expr_op || imm_op) && "invalid operands");
229
230         if (!expr_op) {
231                 /* We have two consts here: not yet supported */
232                 imm_op = NULL;
233         }
234
235         if (mode_is_float(mode)) {
236                 /* floating point operations */
237                 if (imm_op) {
238                         DB((mod, LEVEL_1, "FP with immediate ..."));
239                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem, mode_T);
240                         set_ia32_Immop_attr(new_op, imm_op);
241                         set_ia32_am_support(new_op, ia32_am_None);
242                 }
243                 else {
244                         DB((mod, LEVEL_1, "FP binop ..."));
245                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
246                         set_ia32_am_support(new_op, ia32_am_Source);
247                 }
248         }
249         else {
250                 /* integer operations */
251                 if (imm_op) {
252                         /* This is expr + const */
253                         DB((mod, LEVEL_1, "INT with immediate ..."));
254                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem, mode_T);
255                         set_ia32_Immop_attr(new_op, imm_op);
256
257                         /* set AM support */
258                         set_ia32_am_support(new_op, ia32_am_Dest);
259                 }
260                 else {
261                         DB((mod, LEVEL_1, "INT binop ..."));
262                         /* This is a normal operation */
263                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem, mode_T);
264
265                         /* set AM support */
266                         set_ia32_am_support(new_op, ia32_am_Full);
267                 }
268         }
269
270 #ifndef NDEBUG
271         set_ia32_orig_node(new_op, get_old_node_name(env));
272 #endif /* NDEBUG */
273
274         set_ia32_res_mode(new_op, mode);
275
276         if (is_op_commutative(get_irn_op(env->irn))) {
277                 set_ia32_commutative(new_op);
278         }
279
280         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
281 }
282
283
284
285 /**
286  * Construct a shift/rotate binary operation, sets AM and immediate if required.
287  *
288  * @param env   The transformation environment
289  * @param op1   The first operand
290  * @param op2   The second operand
291  * @param func  The node constructor function
292  * @return The constructed ia32 node.
293  */
294 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
295         ir_node           *new_op = NULL;
296         ir_mode           *mode   = env->mode;
297         dbg_info          *dbg    = env->dbg;
298         ir_graph          *irg    = env->irg;
299         ir_node           *block  = env->block;
300         firm_dbg_module_t *mod    = env->mod;
301         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
302         ir_node           *nomem  = new_NoMem();
303         ir_node           *expr_op, *imm_op;
304         tarval            *tv;
305
306         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
307
308         /* Check if immediate optimization is on and */
309         /* if it's an operation with immediate.      */
310         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
311         expr_op = get_expr_op(op1, op2);
312
313         assert((expr_op || imm_op) && "invalid operands");
314
315         if (!expr_op) {
316                 /* We have two consts here: not yet supported */
317                 imm_op = NULL;
318         }
319
320         /* Limit imm_op within range imm8 */
321         if (imm_op) {
322                 tv = get_ia32_Immop_tarval(imm_op);
323
324                 if (tv) {
325                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
326                 }
327                 else {
328                         imm_op = NULL;
329                 }
330         }
331
332         /* integer operations */
333         if (imm_op) {
334                 /* This is shift/rot with const */
335                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
336
337                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
338                 set_ia32_Immop_attr(new_op, imm_op);
339         }
340         else {
341                 /* This is a normal shift/rot */
342                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
343                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
344         }
345
346         /* set AM support */
347         set_ia32_am_support(new_op, ia32_am_Dest);
348
349 #ifndef NDEBUG
350         set_ia32_orig_node(new_op, get_old_node_name(env));
351 #endif /* NDEBUG */
352
353         set_ia32_res_mode(new_op, mode);
354
355         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
356 }
357
358
359 /**
360  * Construct a standard unary operation, set AM and immediate if required.
361  *
362  * @param env   The transformation environment
363  * @param op    The operand
364  * @param func  The node constructor function
365  * @return The constructed ia32 node.
366  */
367 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
368         ir_node           *new_op = NULL;
369         ir_mode           *mode   = env->mode;
370         dbg_info          *dbg    = env->dbg;
371         firm_dbg_module_t *mod    = env->mod;
372         ir_graph          *irg    = env->irg;
373         ir_node           *block  = env->block;
374         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
375         ir_node           *nomem  = new_NoMem();
376
377         new_op = func(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
378
379         if (mode_is_float(mode)) {
380                 DB((mod, LEVEL_1, "FP unop ..."));
381                 /* floating point operations don't support implicit store */
382                 set_ia32_am_support(new_op, ia32_am_None);
383         }
384         else {
385                 DB((mod, LEVEL_1, "INT unop ..."));
386                 set_ia32_am_support(new_op, ia32_am_Dest);
387         }
388
389 #ifndef NDEBUG
390         set_ia32_orig_node(new_op, get_old_node_name(env));
391 #endif /* NDEBUG */
392
393         set_ia32_res_mode(new_op, mode);
394
395         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
396 }
397
398
399
400 /**
401  * Creates an ia32 Add with immediate.
402  *
403  * @param env       The transformation environment
404  * @param expr_op   The expression operator
405  * @param const_op  The constant
406  * @return the created ia32 Add node
407  */
408 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
409         ir_node                *new_op     = NULL;
410         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
411         firm_dbg_module_t      *mod        = env->mod;
412         dbg_info               *dbg        = env->dbg;
413         ir_graph               *irg        = env->irg;
414         ir_node                *block      = env->block;
415         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
416         ir_node                *nomem      = new_NoMem();
417         int                     normal_add = 1;
418         tarval_classification_t class_tv, class_negtv;
419
420         /* try to optimize to inc/dec  */
421         if (env->cg->opt.incdec && tv) {
422                 /* optimize tarvals */
423                 class_tv    = classify_tarval(tv);
424                 class_negtv = classify_tarval(tarval_neg(tv));
425
426                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
427                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
428                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
429                         normal_add = 0;
430                 }
431                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
432                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
433                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
434                         normal_add = 0;
435                 }
436         }
437
438         if (normal_add) {
439                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
440                 set_ia32_Immop_attr(new_op, const_op);
441         }
442
443         return new_op;
444 }
445
446 /**
447  * Creates an ia32 Add.
448  *
449  * @param dbg       firm node dbg
450  * @param block     the block the new node should belong to
451  * @param op1       first operator
452  * @param op2       second operator
453  * @param mode      node mode
454  * @return the created ia32 Add node
455  */
456 static ir_node *gen_Add(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
457         ir_node  *new_op = NULL;
458         dbg_info *dbg    = env->dbg;
459         ir_mode  *mode   = env->mode;
460         ir_graph *irg    = env->irg;
461         ir_node  *block  = env->block;
462         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
463         ir_node  *nomem  = new_NoMem();
464         ir_node  *expr_op, *imm_op;
465
466         /* Check if immediate optimization is on and */
467         /* if it's an operation with immediate.      */
468         imm_op  = env->cg->opt.immops ? get_immediate_op(op1, op2) : NULL;
469         expr_op = get_expr_op(op1, op2);
470
471         assert((expr_op || imm_op) && "invalid operands");
472
473         if (mode_is_float(mode)) {
474                 return gen_binop(env, op1, op2, new_rd_ia32_fAdd);
475         }
476         else {
477                 /* integer ADD */
478                 if (!expr_op) {
479                         /* No expr_op means, that we have two const - one symconst and */
480                         /* one tarval or another symconst - because this case is not   */
481                         /* covered by constant folding                                 */
482
483                         new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
484                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
485                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
486
487                         /* set AM support */
488                         set_ia32_am_support(new_op, ia32_am_Source);
489                         set_ia32_op_type(new_op, ia32_AddrModeS);
490                         set_ia32_am_flavour(new_op, ia32_am_O);
491
492                         /* Lea doesn't need a Proj */
493                         return new_op;
494                 }
495                 else if (imm_op) {
496                         /* This is expr + const */
497                         new_op = gen_imm_Add(env, expr_op, imm_op);
498
499                         /* set AM support */
500                         set_ia32_am_support(new_op, ia32_am_Dest);
501                 }
502                 else {
503                         /* This is a normal add */
504                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
505
506                         /* set AM support */
507                         set_ia32_am_support(new_op, ia32_am_Full);
508                 }
509         }
510
511 #ifndef NDEBUG
512         set_ia32_orig_node(new_op, get_old_node_name(env));
513 #endif /* NDEBUG */
514
515         set_ia32_res_mode(new_op, mode);
516
517         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
518 }
519
520
521
522 /**
523  * Creates an ia32 Mul.
524  *
525  * @param dbg       firm node dbg
526  * @param block     the block the new node should belong to
527  * @param op1       first operator
528  * @param op2       second operator
529  * @param mode      node mode
530  * @return the created ia32 Mul node
531  */
532 static ir_node *gen_Mul(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
533         ir_node *new_op;
534
535         if (mode_is_float(env->mode)) {
536                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMul);
537         }
538         else {
539                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
540         }
541
542         return new_op;
543 }
544
545
546
547 /**
548  * Creates an ia32 Mulh.
549  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
550  * this result while Mul returns the lower 32 bit.
551  *
552  * @param env   The transformation environment
553  * @param op1   The first operator
554  * @param op2   The second operator
555  * @return the created ia32 Mulh node
556  */
557 static ir_node *gen_Mulh(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
558         ir_node *proj_EAX, *proj_EDX, *mulh;
559         ir_node *in[1];
560
561         assert(mode_is_float(env->mode) && "Mulh with float not supported");
562         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
563         mulh     = get_Proj_pred(proj_EAX);
564         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
565
566         /* to be on the save side */
567         set_Proj_proj(proj_EAX, pn_EAX);
568
569         if (get_ia32_cnst(mulh)) {
570                 /* Mulh with const cannot have AM */
571                 set_ia32_am_support(mulh, ia32_am_None);
572         }
573         else {
574                 /* Mulh cannot have AM for destination */
575                 set_ia32_am_support(mulh, ia32_am_Source);
576         }
577
578         in[0] = proj_EAX;
579
580         /* keep EAX */
581         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
582
583         return proj_EDX;
584 }
585
586
587
588 /**
589  * Creates an ia32 And.
590  *
591  * @param env   The transformation environment
592  * @param op1   The first operator
593  * @param op2   The second operator
594  * @return The created ia32 And node
595  */
596 static ir_node *gen_And(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
597         if (mode_is_float(env->mode)) {
598                 return gen_binop(env, op1, op2, new_rd_ia32_fAnd);
599         }
600         else {
601                 return gen_binop(env, op1, op2, new_rd_ia32_And);
602         }
603 }
604
605
606
607 /**
608  * Creates an ia32 Or.
609  *
610  * @param env   The transformation environment
611  * @param op1   The first operator
612  * @param op2   The second operator
613  * @return The created ia32 Or node
614  */
615 static ir_node *gen_Or(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
616         if (mode_is_float(env->mode)) {
617                 return gen_binop(env, op1, op2, new_rd_ia32_fOr);
618         }
619         else {
620                 return gen_binop(env, op1, op2, new_rd_ia32_Or);
621         }
622 }
623
624
625
626 /**
627  * Creates an ia32 Eor.
628  *
629  * @param env   The transformation environment
630  * @param op1   The first operator
631  * @param op2   The second operator
632  * @return The created ia32 Eor node
633  */
634 static ir_node *gen_Eor(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
635         if (mode_is_float(env->mode)) {
636                 return gen_binop(env, op1, op2, new_rd_ia32_fEor);
637         }
638         else {
639                 return gen_binop(env, op1, op2, new_rd_ia32_Eor);
640         }
641 }
642
643
644
645 /**
646  * Creates an ia32 Max.
647  *
648  * @param env      The transformation environment
649  * @param op1      The first operator
650  * @param op2      The second operator
651  * @return the created ia32 Max node
652  */
653 static ir_node *gen_Max(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
654         ir_node *new_op;
655
656         if (mode_is_float(env->mode)) {
657                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMax);
658         }
659         else {
660                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
661                 set_ia32_am_support(new_op, ia32_am_None);
662 #ifndef NDEBUG
663                 set_ia32_orig_node(new_op, get_old_node_name(env));
664 #endif /* NDEBUG */
665         }
666
667         return new_op;
668 }
669
670
671
672 /**
673  * Creates an ia32 Min.
674  *
675  * @param env      The transformation environment
676  * @param op1      The first operator
677  * @param op2      The second operator
678  * @return the created ia32 Min node
679  */
680 static ir_node *gen_Min(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
681         ir_node *new_op;
682
683         if (mode_is_float(env->mode)) {
684                 new_op = gen_binop(env, op1, op2, new_rd_ia32_fMin);
685         }
686         else {
687                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
688                 set_ia32_am_support(new_op, ia32_am_None);
689 #ifndef NDEBUG
690                 set_ia32_orig_node(new_op, get_old_node_name(env));
691 #endif /* NDEBUG */
692         }
693
694         return new_op;
695 }
696
697
698
699 /**
700  * Creates an ia32 Sub with immediate.
701  *
702  * @param env   The transformation environment
703  * @param op1   The first operator
704  * @param op2   The second operator
705  * @return The created ia32 Sub node
706  */
707 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
708         ir_node                *new_op     = NULL;
709         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
710         firm_dbg_module_t      *mod        = env->mod;
711         dbg_info               *dbg        = env->dbg;
712         ir_graph               *irg        = env->irg;
713         ir_node                *block      = env->block;
714         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
715         ir_node                *nomem      = new_NoMem();
716         int                     normal_sub = 1;
717         tarval_classification_t class_tv, class_negtv;
718
719         /* try to optimize to inc/dec  */
720         if (env->cg->opt.incdec && tv) {
721                 /* optimize tarvals */
722                 class_tv    = classify_tarval(tv);
723                 class_negtv = classify_tarval(tarval_neg(tv));
724
725                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
726                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
727                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
728                         normal_sub = 0;
729                 }
730                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
731                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
732                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem, mode_T);
733                         normal_sub = 0;
734                 }
735         }
736
737         if (normal_sub) {
738                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem, mode_T);
739                 set_ia32_Immop_attr(new_op, const_op);
740         }
741
742         return new_op;
743 }
744
745 /**
746  * Creates an ia32 Sub.
747  *
748  * @param env   The transformation environment
749  * @param op1   The first operator
750  * @param op2   The second operator
751  * @return The created ia32 Sub node
752  */
753 static ir_node *gen_Sub(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
754         ir_node  *new_op = NULL;
755         dbg_info *dbg    = env->dbg;
756         ir_mode  *mode   = env->mode;
757         ir_graph *irg    = env->irg;
758         ir_node  *block  = env->block;
759         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
760         ir_node  *nomem  = new_NoMem();
761         ir_node  *expr_op, *imm_op;
762
763         /* Check if immediate optimization is on and */
764         /* if it's an operation with immediate.      */
765         imm_op  = env->cg->opt.immops ? get_immediate_op(NULL, op2) : NULL;
766         expr_op = get_expr_op(op1, op2);
767
768         assert((expr_op || imm_op) && "invalid operands");
769
770         if (mode_is_float(mode)) {
771                 return gen_binop(env, op1, op2, new_rd_ia32_fSub);
772         }
773         else {
774                 /* integer SUB */
775                 if (!expr_op) {
776                         /* No expr_op means, that we have two const - one symconst and */
777                         /* one tarval or another symconst - because this case is not   */
778                         /* covered by constant folding                                 */
779
780                         new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
781                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
782                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
783
784                         /* set AM support */
785                         set_ia32_am_support(new_op, ia32_am_Source);
786                         set_ia32_op_type(new_op, ia32_AddrModeS);
787                         set_ia32_am_flavour(new_op, ia32_am_O);
788
789                         /* Lea doesn't need a Proj */
790                         return new_op;
791                 }
792                 else if (imm_op) {
793                         /* This is expr - const */
794                         new_op = gen_imm_Sub(env, expr_op, imm_op);
795
796                         /* set AM support */
797                         set_ia32_am_support(new_op, ia32_am_Dest);
798                 }
799                 else {
800                         /* This is a normal sub */
801                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem, mode_T);
802
803                         /* set AM support */
804                         set_ia32_am_support(new_op, ia32_am_Full);
805                 }
806         }
807
808 #ifndef NDEBUG
809         set_ia32_orig_node(new_op, get_old_node_name(env));
810 #endif /* NDEBUG */
811
812         set_ia32_res_mode(new_op, mode);
813
814         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
815 }
816
817
818
819 /**
820  * Generates an ia32 DivMod with additional infrastructure for the
821  * register allocator if needed.
822  *
823  * @param env      The transformation environment
824  * @param dividend -no comment- :)
825  * @param divisor  -no comment- :)
826  * @param dm_flav  flavour_Div/Mod/DivMod
827  * @return The created ia32 DivMod node
828  */
829 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
830         ir_node  *res, *proj;
831         ir_node  *edx_node, *cltd;
832         ir_node  *in_keep[1];
833         dbg_info *dbg   = env->dbg;
834         ir_graph *irg   = env->irg;
835         ir_node  *block = env->block;
836         ir_mode  *mode  = env->mode;
837         ir_node  *irn   = env->irn;
838         ir_node  *mem;
839
840         switch (dm_flav) {
841                 case flavour_Div:
842                         mem = get_Div_mem(irn);
843                         break;
844                 case flavour_Mod:
845                         mem = get_Mod_mem(irn);
846                         break;
847                 case flavour_DivMod:
848                         mem = get_DivMod_mem(irn);
849                         break;
850                 default:
851                         assert(0);
852         }
853
854         if (mode_is_signed(mode)) {
855                 /* in signed mode, we need to sign extend the dividend */
856                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend, mode_T);
857                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EAX);
858                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_EDX);
859         }
860         else {
861                 edx_node = new_rd_ia32_Const(dbg, irg, block, mode_Iu);
862                 set_ia32_Const_type(edx_node, ia32_Const);
863                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
864         }
865
866         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, mode_T);
867
868         set_ia32_flavour(res, dm_flav);
869         set_ia32_n_res(res, 2);
870
871         /* Only one proj is used -> We must add a second proj and */
872         /* connect this one to a Keep node to eat up the second   */
873         /* destroyed register.                                    */
874         if (get_irn_n_edges(irn) == 1) {
875                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
876                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
877
878                 if (get_Proj_proj(proj) == pn_DivMod_res_div) {
879                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
880                 }
881                 else {
882                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
883                 }
884
885                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
886         }
887
888 #ifndef NDEBUG
889         set_ia32_orig_node(res, get_old_node_name(env));
890 #endif /* NDEBUG */
891
892         set_ia32_res_mode(res, mode_Is);
893
894         return res;
895 }
896
897
898 /**
899  * Wrapper for generate_DivMod. Sets flavour_Mod.
900  */
901 static ir_node *gen_Mod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
902         return generate_DivMod(env, op1, op2, flavour_Mod);
903 }
904
905
906
907 /**
908  * Wrapper for generate_DivMod. Sets flavour_Div.
909  */
910 static ir_node *gen_Div(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
911         return generate_DivMod(env, op1, op2, flavour_Div);
912 }
913
914
915
916 /**
917  * Wrapper for generate_DivMod. Sets flavour_DivMod.
918  */
919 static ir_node *gen_DivMod(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
920         return generate_DivMod(env, op1, op2, flavour_DivMod);
921 }
922
923
924
925 /**
926  * Creates an ia32 floating Div.
927  *
928  * @param env   The transformation environment
929  * @param op1   The first operator
930  * @param op2   The second operator
931  * @return The created ia32 fDiv node
932  */
933 static ir_node *gen_Quot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
934         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
935         ir_node *nomem = new_rd_NoMem(env->irg);
936         ir_node *new_op;
937
938         new_op = new_rd_ia32_fDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem, env->mode);
939         set_ia32_am_support(new_op, ia32_am_Source);
940
941 #ifndef NDEBUG
942         set_ia32_orig_node(new_op, get_old_node_name(env));
943 #endif /* NDEBUG */
944
945         return new_op;
946 }
947
948
949
950 /**
951  * Creates an ia32 Shl.
952  *
953  * @param env   The transformation environment
954  * @param op1   The first operator
955  * @param op2   The second operator
956  * @return The created ia32 Shl node
957  */
958 static ir_node *gen_Shl(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
959         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shl);
960 }
961
962
963
964 /**
965  * Creates an ia32 Shr.
966  *
967  * @param env   The transformation environment
968  * @param op1   The first operator
969  * @param op2   The second operator
970  * @return The created ia32 Shr node
971  */
972 static ir_node *gen_Shr(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
973         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shr);
974 }
975
976
977
978 /**
979  * Creates an ia32 Shrs.
980  *
981  * @param env   The transformation environment
982  * @param op1   The first operator
983  * @param op2   The second operator
984  * @return The created ia32 Shrs node
985  */
986 static ir_node *gen_Shrs(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
987         return gen_shift_binop(env, op1, op2, new_rd_ia32_Shrs);
988 }
989
990
991
992 /**
993  * Creates an ia32 RotL.
994  *
995  * @param env   The transformation environment
996  * @param op1   The first operator
997  * @param op2   The second operator
998  * @return The created ia32 RotL node
999  */
1000 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1001         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1002 }
1003
1004
1005
1006 /**
1007  * Creates an ia32 RotR.
1008  * NOTE: There is no RotR with immediate because this would always be a RotL
1009  *       "imm-mode_size_bits" which can be pre-calculated.
1010  *
1011  * @param env   The transformation environment
1012  * @param op1   The first operator
1013  * @param op2   The second operator
1014  * @return The created ia32 RotR node
1015  */
1016 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1017         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1018 }
1019
1020
1021
1022 /**
1023  * Creates an ia32 RotR or RotL (depending on the found pattern).
1024  *
1025  * @param env   The transformation environment
1026  * @param op1   The first operator
1027  * @param op2   The second operator
1028  * @return The created ia32 RotL or RotR node
1029  */
1030 static ir_node *gen_Rot(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1031         ir_node *rotate = NULL;
1032
1033         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1034                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1035                  that means we can create a RotR instead of an Add and a RotL */
1036
1037         if (is_Proj(op2)) {
1038                 ir_node *pred = get_Proj_pred(op2);
1039
1040                 if (is_ia32_Add(pred)) {
1041                         ir_node *pred_pred = get_irn_n(pred, 2);
1042                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1043                         long     bits      = get_mode_size_bits(env->mode);
1044
1045                         if (is_Proj(pred_pred)) {
1046                                 pred_pred = get_Proj_pred(pred_pred);
1047                         }
1048
1049                         if (is_ia32_Minus(pred_pred) &&
1050                                 tarval_is_long(tv)       &&
1051                                 get_tarval_long(tv) == bits)
1052                         {
1053                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1054                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1055                         }
1056
1057                 }
1058         }
1059
1060         if (!rotate) {
1061                 rotate = gen_RotL(env, op1, op2);
1062         }
1063
1064         return rotate;
1065 }
1066
1067
1068
1069 /**
1070  * Transforms a Minus node.
1071  *
1072  * @param env   The transformation environment
1073  * @param op    The operator
1074  * @return The created ia32 Minus node
1075  */
1076 static ir_node *gen_Minus(ia32_transform_env_t *env, ir_node *op) {
1077         char    *name;
1078         ir_node *new_op;
1079         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1080         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1081         ir_node *nomem    = new_rd_NoMem(env->irg);
1082         int      size;
1083
1084         if (mode_is_float(env->mode)) {
1085                 new_op = new_rd_ia32_fEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1086
1087                 size   = get_mode_size_bits(env->mode);
1088                 name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1089
1090                 set_ia32_sc(new_op, name);
1091
1092 #ifndef NDEBUG
1093                 set_ia32_orig_node(new_op, get_old_node_name(env));
1094 #endif /* NDEBUG */
1095
1096                 set_ia32_res_mode(new_op, env->mode);
1097
1098                 new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1099         }
1100         else {
1101                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1102         }
1103
1104         return new_op;
1105 }
1106
1107
1108
1109 /**
1110  * Transforms a Not node.
1111  *
1112  * @param env   The transformation environment
1113  * @param op    The operator
1114  * @return The created ia32 Not node
1115  */
1116 static ir_node *gen_Not(ia32_transform_env_t *env, ir_node *op) {
1117         ir_node *new_op;
1118
1119         if (mode_is_float(env->mode)) {
1120                 assert(0);
1121         }
1122         else {
1123                 new_op = gen_unop(env, op, new_rd_ia32_Not);
1124         }
1125
1126         return new_op;
1127 }
1128
1129
1130
1131 /**
1132  * Transforms an Abs node.
1133  *
1134  * @param env   The transformation environment
1135  * @param op    The operator
1136  * @return The created ia32 Abs node
1137  */
1138 static ir_node *gen_Abs(ia32_transform_env_t *env, ir_node *op) {
1139         ir_node  *res, *p_eax, *p_edx;
1140         dbg_info *dbg      = env->dbg;
1141         ir_mode  *mode     = env->mode;
1142         ir_graph *irg      = env->irg;
1143         ir_node  *block    = env->block;
1144         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1145         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1146         ir_node  *nomem    = new_NoMem();
1147         int       size;
1148         char     *name;
1149
1150         if (mode_is_float(mode)) {
1151                 res = new_rd_ia32_fAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem, mode_T);
1152
1153                 size   = get_mode_size_bits(mode);
1154                 name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1155
1156                 set_ia32_sc(res, name);
1157
1158 #ifndef NDEBUG
1159                 set_ia32_orig_node(res, get_old_node_name(env));
1160 #endif /* NDEBUG */
1161
1162                 set_ia32_res_mode(res, mode);
1163
1164                 res = new_rd_Proj(dbg, irg, block, res, mode, 0);
1165         }
1166         else {
1167                 res   = new_rd_ia32_Cdq(dbg, irg, block, op, mode_T);
1168 #ifndef NDEBUG
1169                 set_ia32_orig_node(res, get_old_node_name(env));
1170 #endif /* NDEBUG */
1171                 set_ia32_res_mode(res, mode);
1172
1173                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_EAX);
1174                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_EDX);
1175
1176                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem, mode_T);
1177 #ifndef NDEBUG
1178                 set_ia32_orig_node(res, get_old_node_name(env));
1179 #endif /* NDEBUG */
1180                 set_ia32_res_mode(res, mode);
1181
1182                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1183
1184                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem, mode_T);
1185 #ifndef NDEBUG
1186                 set_ia32_orig_node(res, get_old_node_name(env));
1187 #endif /* NDEBUG */
1188                 set_ia32_res_mode(res, mode);
1189
1190                 res   = new_rd_Proj(dbg, irg, block, res, mode, 0);
1191         }
1192
1193         return res;
1194 }
1195
1196
1197
1198 /**
1199  * Transforms a Load.
1200  *
1201  * @param mod     the debug module
1202  * @param block   the block the new node should belong to
1203  * @param node    the ir Load node
1204  * @param mode    node mode
1205  * @return the created ia32 Load node
1206  */
1207 static ir_node *gen_Load(ia32_transform_env_t *env) {
1208         ir_node *node  = env->irn;
1209         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1210         ir_node *new_op;
1211
1212         if (mode_is_float(env->mode)) {
1213                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, get_Load_ptr(node), noreg, get_Load_mem(node), env->mode);
1214         }
1215         else {
1216                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, get_Load_ptr(node), noreg, get_Load_mem(node), env->mode);
1217         }
1218
1219         set_ia32_am_support(new_op, ia32_am_Source);
1220         set_ia32_op_type(new_op, ia32_AddrModeS);
1221         set_ia32_am_flavour(new_op, ia32_B);
1222         set_ia32_ls_mode(new_op, get_Load_mode(node));
1223
1224 #ifndef NDEBUG
1225         set_ia32_orig_node(new_op, get_old_node_name(env));
1226 #endif /* NDEBUG */
1227
1228         return new_op;
1229 }
1230
1231
1232
1233 /**
1234  * Transforms a Store.
1235  *
1236  * @param mod     the debug module
1237  * @param block   the block the new node should belong to
1238  * @param node    the ir Store node
1239  * @param mode    node mode
1240  * @return the created ia32 Store node
1241  */
1242 static ir_node *gen_Store(ia32_transform_env_t *env) {
1243         ir_node *node  = env->irn;
1244         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1245         ir_node *val   = get_Store_value(node);
1246         ir_node *ptr   = get_Store_ptr(node);
1247         ir_node *mem   = get_Store_mem(node);
1248         ir_node *sval  = val;
1249         ir_node *new_op;
1250
1251         /* in case of storing a const -> make it an attribute */
1252         if (is_ia32_Cnst(val)) {
1253                 sval = noreg;
1254         }
1255
1256         if (mode_is_float(env->mode)) {
1257                 new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, env->mode);
1258         }
1259         else {
1260                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, sval, mem, env->mode);
1261         }
1262
1263         /* stored const is an attribute (saves a register) */
1264         if (is_ia32_Cnst(val)) {
1265                 set_ia32_Immop_attr(new_op, val);
1266         }
1267
1268         set_ia32_am_support(new_op, ia32_am_Dest);
1269         set_ia32_op_type(new_op, ia32_AddrModeD);
1270         set_ia32_am_flavour(new_op, ia32_B);
1271         set_ia32_ls_mode(new_op, get_irn_mode(val));
1272
1273 #ifndef NDEBUG
1274         set_ia32_orig_node(new_op, get_old_node_name(env));
1275 #endif /* NDEBUG */
1276
1277         return new_op;
1278 }
1279
1280
1281
1282 /**
1283  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp or CondJmp_i
1284  *
1285  * @param env   The transformation environment
1286  * @return The transformed node.
1287  */
1288 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1289         dbg_info *dbg      = env->dbg;
1290         ir_graph *irg      = env->irg;
1291         ir_node  *block    = env->block;
1292         ir_node  *node     = env->irn;
1293         ir_node  *sel      = get_Cond_selector(node);
1294         ir_mode  *sel_mode = get_irn_mode(sel);
1295         ir_node  *res      = NULL;
1296         ir_node  *pred     = NULL;
1297         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1298         ir_node  *nomem    = new_NoMem();
1299         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1300
1301         if (is_Proj(sel) && sel_mode == mode_b) {
1302                 pred  = get_Proj_pred(sel);
1303
1304                 /* get both compare operators */
1305                 cmp_a = get_Cmp_left(pred);
1306                 cmp_b = get_Cmp_right(pred);
1307
1308                 /* check if we can use a CondJmp with immediate */
1309                 cnst = env->cg->opt.immops ? get_immediate_op(cmp_a, cmp_b) : NULL;
1310                 expr = get_expr_op(cmp_a, cmp_b);
1311
1312                 if (cnst && expr) {
1313                         res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem, mode_T);
1314                         set_ia32_Immop_attr(res, cnst);
1315                 }
1316                 else {
1317                         res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem, mode_T);
1318                 }
1319
1320                 set_ia32_pncode(res, get_Proj_proj(sel));
1321                 set_ia32_am_support(res, ia32_am_Source);
1322         }
1323         else {
1324                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, sel, mode_T);
1325                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1326         }
1327
1328 #ifndef NDEBUG
1329         set_ia32_orig_node(res, get_old_node_name(env));
1330 #endif /* NDEBUG */
1331
1332         return res;
1333 }
1334
1335
1336
1337 /**
1338  * Transforms a CopyB node.
1339  *
1340  * @param env   The transformation environment
1341  * @return The transformed node.
1342  */
1343 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1344         ir_node  *res   = NULL;
1345         dbg_info *dbg   = env->dbg;
1346         ir_graph *irg   = env->irg;
1347         ir_mode  *mode  = env->mode;
1348         ir_node  *block = env->block;
1349         ir_node  *node  = env->irn;
1350         ir_node  *src   = get_CopyB_src(node);
1351         ir_node  *dst   = get_CopyB_dst(node);
1352         ir_node  *mem   = get_CopyB_mem(node);
1353         int       size  = get_type_size_bytes(get_CopyB_type(node));
1354         int       rem;
1355
1356         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1357         /* then we need the size explicitly in ECX.                    */
1358         if (size >= 16 * 4) {
1359                 rem = size & 0x3; /* size % 4 */
1360                 size >>= 2;
1361
1362                 res = new_rd_ia32_Const(dbg, irg, block, mode_Is);
1363                 set_ia32_op_type(res, ia32_Const);
1364                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1365
1366                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1367                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1368         }
1369         else {
1370                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1371                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1372         }
1373
1374 #ifndef NDEBUG
1375         set_ia32_orig_node(res, get_old_node_name(env));
1376 #endif /* NDEBUG */
1377
1378         return res;
1379 }
1380
1381
1382
1383 /**
1384  * Transforms a Mux node into CMov.
1385  *
1386  * @param env   The transformation environment
1387  * @return The transformed node.
1388  */
1389 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1390         ir_node *node   = env->irn;
1391         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1392                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1393
1394 #ifndef NDEBUG
1395         set_ia32_orig_node(new_op, get_old_node_name(env));
1396 #endif /* NDEBUG */
1397
1398         return new_op;
1399 }
1400
1401
1402
1403 /**
1404  * Transforms a Conv node.
1405  *
1406  * @param env   The transformation environment
1407  * @param op    The operator
1408  * @return The created ia32 Conv node
1409  */
1410 static ir_node *gen_Conv(ia32_transform_env_t *env, ir_node *op) {
1411         dbg_info          *dbg      = env->dbg;
1412         ir_graph          *irg      = env->irg;
1413         ir_mode           *src_mode = get_irn_mode(op);
1414         ir_mode           *tgt_mode = env->mode;
1415         ir_node           *block    = env->block;
1416         ir_node           *new_op   = NULL;
1417         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1418         ir_node           *nomem    = new_rd_NoMem(irg);
1419         firm_dbg_module_t *mod      = env->mod;
1420
1421         if (src_mode == tgt_mode) {
1422                 /* this can happen when changing mode_P to mode_Is */
1423                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1424                 edges_reroute(env->irn, op, irg);
1425         }
1426         else if (mode_is_float(src_mode)) {
1427                 /* we convert from float ... */
1428                 if (mode_is_float(tgt_mode)) {
1429                         /* ... to float */
1430                         DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1431                         new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1432                 }
1433                 else {
1434                         /* ... to int */
1435                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1436                         new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1437                 }
1438         }
1439         else {
1440                 /* we convert from int ... */
1441                 if (mode_is_float(tgt_mode)) {
1442                         /* ... to float */
1443                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1444                         new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem, mode_T);
1445                 }
1446                 else {
1447                         /* ... to int */
1448                         DB((mod, LEVEL_1, "omitting Conv(Int, Int) ..."));
1449                         edges_reroute(env->irn, op, irg);
1450                 }
1451         }
1452
1453         if (new_op) {
1454 #ifndef NDEBUG
1455                 set_ia32_orig_node(new_op, get_old_node_name(env));
1456 #endif /* NDEBUG */
1457                 set_ia32_res_mode(new_op, tgt_mode);
1458
1459                 set_ia32_am_support(new_op, ia32_am_Source);
1460
1461                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1462         }
1463
1464         return new_op;
1465 }
1466
1467
1468
1469 /********************************************
1470  *  _                          _
1471  * | |                        | |
1472  * | |__   ___ _ __   ___   __| | ___  ___
1473  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1474  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1475  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1476  *
1477  ********************************************/
1478
1479 /**
1480  * Transforms a FrameAddr into an ia32 Add.
1481  */
1482 static ir_node *gen_FrameAddr(ia32_transform_env_t *env) {
1483         ir_node *new_op = NULL;
1484         ir_node *node   = env->irn;
1485         ir_node *op     = get_irn_n(node, 0);
1486         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1487         ir_node *nomem  = new_rd_NoMem(env->irg);
1488
1489         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem, mode_T);
1490         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1491         set_ia32_am_support(new_op, ia32_am_Full);
1492         set_ia32_use_frame(new_op);
1493
1494 #ifndef NDEBUG
1495         set_ia32_orig_node(new_op, get_old_node_name(env));
1496 #endif /* NDEBUG */
1497
1498         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, 0);
1499 }
1500
1501 /**
1502  * Transforms a FrameLoad into an ia32 Load.
1503  */
1504 static ir_node *gen_FrameLoad(ia32_transform_env_t *env) {
1505         ir_node *new_op = NULL;
1506         ir_node *node   = env->irn;
1507         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1508         ir_node *mem    = get_irn_n(node, 0);
1509         ir_node *ptr    = get_irn_n(node, 1);
1510         entity  *ent    = be_get_frame_entity(node);
1511         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1512
1513         if (mode_is_float(mode)) {
1514                 new_op = new_rd_ia32_fLoad(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1515         }
1516         else {
1517                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem, mode_T);
1518         }
1519
1520         set_ia32_frame_ent(new_op, ent);
1521
1522         set_ia32_am_support(new_op, ia32_am_Source);
1523         set_ia32_op_type(new_op, ia32_AddrModeS);
1524         set_ia32_am_flavour(new_op, ia32_B);
1525         set_ia32_ls_mode(new_op, mode);
1526
1527 #ifndef NDEBUG
1528         set_ia32_orig_node(new_op, get_old_node_name(env));
1529 #endif /* NDEBUG */
1530
1531         return new_op;
1532 }
1533
1534
1535 /**
1536  * Transforms a FrameStore into an ia32 Store.
1537  */
1538 static ir_node *gen_FrameStore(ia32_transform_env_t *env) {
1539         ir_node *new_op = NULL;
1540         ir_node *node   = env->irn;
1541         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1542         ir_node *mem    = get_irn_n(node, 0);
1543         ir_node *ptr    = get_irn_n(node, 1);
1544         ir_node *val    = get_irn_n(node, 2);
1545         entity  *ent    = be_get_frame_entity(node);
1546         ir_mode *mode   = get_irn_mode(val);
1547
1548         if (mode_is_float(mode)) {
1549                 new_op = new_rd_ia32_fStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1550         }
1551         else {
1552                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem, mode_T);
1553         }
1554         set_ia32_frame_ent(new_op, ent);
1555
1556         set_ia32_am_support(new_op, ia32_am_Dest);
1557         set_ia32_op_type(new_op, ia32_AddrModeD);
1558         set_ia32_am_flavour(new_op, ia32_B);
1559         set_ia32_ls_mode(new_op, mode);
1560
1561 #ifndef NDEBUG
1562         set_ia32_orig_node(new_op, get_old_node_name(env));
1563 #endif /* NDEBUG */
1564
1565         return new_op;
1566 }
1567
1568
1569
1570 /*********************************************************
1571  *                  _             _      _
1572  *                 (_)           | |    (_)
1573  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1574  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1575  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1576  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1577  *
1578  *********************************************************/
1579
1580 /**
1581  * Transforms a Sub or fSub into Neg--Add iff OUT_REG == SRC2_REG.
1582  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1583  */
1584 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
1585         ia32_transform_env_t tenv;
1586         ir_node *in1, *in2, *noreg, *nomem, *res;
1587         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
1588
1589         /* Return if AM node or not a Sub or fSub */
1590         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_fSub(irn)))
1591                 return;
1592
1593         noreg   = ia32_new_NoReg_gp(cg);
1594         nomem   = new_rd_NoMem(cg->irg);
1595         in1     = get_irn_n(irn, 2);
1596         in2     = get_irn_n(irn, 3);
1597         in1_reg = arch_get_irn_register(cg->arch_env, in1);
1598         in2_reg = arch_get_irn_register(cg->arch_env, in2);
1599         out_reg = get_ia32_out_reg(irn, 0);
1600
1601         tenv.block    = get_nodes_block(irn);
1602         tenv.dbg      = get_irn_dbg_info(irn);
1603         tenv.irg      = cg->irg;
1604         tenv.irn      = irn;
1605         tenv.mod      = cg->mod;
1606         tenv.mode     = get_ia32_res_mode(irn);
1607         tenv.cg       = cg;
1608
1609         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
1610         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
1611                 /* generate the neg src2 */
1612                 res = gen_Minus(&tenv, in2);
1613                 arch_set_irn_register(cg->arch_env, res, in2_reg);
1614
1615                 /* add to schedule */
1616                 sched_add_before(irn, res);
1617
1618                 /* generate the add */
1619                 if (mode_is_float(tenv.mode)) {
1620                         res = new_rd_ia32_fAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1621                 }
1622                 else {
1623                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem, mode_T);
1624                 }
1625
1626 #ifndef NDEBUG
1627                 set_ia32_orig_node(res, get_old_node_name(&tenv));
1628 #endif /* NDEBUG */
1629                 /* copy register */
1630                 slots    = get_ia32_slots(res);
1631                 slots[0] = in2_reg;
1632
1633                 /* add to schedule */
1634                 sched_add_before(irn, res);
1635
1636                 /* remove the old sub */
1637                 sched_remove(irn);
1638
1639                 /* exchange the add and the sub */
1640                 exchange(irn, res);
1641         }
1642 }
1643
1644 /**
1645  * Transforms the given firm node (and maybe some other related nodes)
1646  * into one or more assembler nodes.
1647  *
1648  * @param node    the firm node
1649  * @param env     the debug module
1650  */
1651 void ia32_transform_node(ir_node *node, void *env) {
1652         ia32_code_gen_t *cgenv = (ia32_code_gen_t *)env;
1653         opcode  code           = get_irn_opcode(node);
1654         ir_node *asm_node      = NULL;
1655         ia32_transform_env_t  tenv;
1656
1657         if (is_Block(node))
1658                 return;
1659
1660         tenv.block    = get_nodes_block(node);
1661         tenv.dbg      = get_irn_dbg_info(node);
1662         tenv.irg      = current_ir_graph;
1663         tenv.irn      = node;
1664         tenv.mod      = cgenv->mod;
1665         tenv.mode     = get_irn_mode(node);
1666         tenv.cg       = cgenv;
1667
1668 #define UNOP(a)  case iro_##a: asm_node = gen_##a(&tenv, get_##a##_op(node)); break
1669 #define BINOP(a) case iro_##a: asm_node = gen_##a(&tenv, get_##a##_left(node), get_##a##_right(node)); break
1670 #define GEN(a)   case iro_##a: asm_node = gen_##a(&tenv); break
1671 #define IGN(a)   case iro_##a: break
1672 #define BAD(a)   case iro_##a: goto bad
1673 #define OTHER_BIN(a)                                                       \
1674         if (get_irn_op(node) == get_op_##a()) {                                \
1675                 asm_node = gen_##a(&tenv, get_irn_n(node, 0), get_irn_n(node, 1)); \
1676                 break;                                                             \
1677         }
1678 #define BE_GEN(a)                  \
1679         if (be_is_##a(node)) {         \
1680                 asm_node = gen_##a(&tenv); \
1681                 break;                     \
1682         }
1683
1684         DBG((tenv.mod, LEVEL_1, "check %+F ... ", node));
1685
1686         switch (code) {
1687                 BINOP(Add);
1688                 BINOP(Sub);
1689                 BINOP(Mul);
1690                 BINOP(And);
1691                 BINOP(Or);
1692                 BINOP(Eor);
1693
1694                 BINOP(Shl);
1695                 BINOP(Shr);
1696                 BINOP(Shrs);
1697                 BINOP(Rot);
1698
1699                 BINOP(Quot);
1700
1701                 BINOP(Div);
1702                 BINOP(Mod);
1703                 BINOP(DivMod);
1704
1705                 UNOP(Minus);
1706                 UNOP(Conv);
1707                 UNOP(Abs);
1708                 UNOP(Not);
1709
1710                 GEN(Load);
1711                 GEN(Store);
1712                 GEN(Cond);
1713
1714                 GEN(CopyB);
1715                 GEN(Mux);
1716
1717                 IGN(Call);
1718                 IGN(Alloc);
1719
1720                 IGN(Proj);
1721                 IGN(Block);
1722                 IGN(Start);
1723                 IGN(End);
1724                 IGN(NoMem);
1725                 IGN(Phi);
1726                 IGN(IJmp);
1727                 IGN(Break);
1728                 IGN(Cmp);
1729                 IGN(Unknown);
1730
1731                 /* constant transformation happens earlier */
1732                 IGN(Const);
1733                 IGN(SymConst);
1734                 IGN(Sync);
1735
1736                 BAD(Raise);
1737                 BAD(Sel);
1738                 BAD(InstOf);
1739                 BAD(Cast);
1740                 BAD(Free);
1741                 BAD(Tuple);
1742                 BAD(Id);
1743                 BAD(Bad);
1744                 BAD(Confirm);
1745                 BAD(Filter);
1746                 BAD(CallBegin);
1747                 BAD(EndReg);
1748                 BAD(EndExcept);
1749
1750                 default:
1751                         OTHER_BIN(Max);
1752                         OTHER_BIN(Min);
1753                         OTHER_BIN(Mulh);
1754
1755                         BE_GEN(FrameAddr);
1756                         BE_GEN(FrameLoad);
1757                         BE_GEN(FrameStore);
1758                         break;
1759 bad:
1760                 fprintf(stderr, "Not implemented: %s\n", get_irn_opname(node));
1761                 assert(0);
1762         }
1763
1764         /* exchange nodes if a new one was generated */
1765         if (asm_node) {
1766                 exchange(node, asm_node);
1767                 DB((tenv.mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
1768         }
1769         else {
1770                 DB((tenv.mod, LEVEL_1, "ignored\n"));
1771         }
1772
1773 #undef UNOP
1774 #undef BINOP
1775 #undef GEN
1776 #undef IGN
1777 #undef BAD
1778 #undef OTHER_BIN
1779 #undef BE_GEN
1780 }
libfirm