nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50
  51 #include "../benode_t.h"
  52 #include "../besched.h"
  53 #include "../beabi.h"
  54 #include "../beutil.h"
  55 #include "../beirg_t.h"
  56 #include "../betranshlp.h"
  57
  58 #include "bearch_ia32_t.h"
  59 #include "ia32_nodes_attr.h"
  60 #include "ia32_transform.h"
  61 #include "ia32_new_nodes.h"
  62 #include "ia32_map_regs.h"
  63 #include "ia32_dbg_stat.h"
  64 #include "ia32_optimize.h"
  65 #include "ia32_util.h"
  66
  67 #include "gen_ia32_regalloc_if.h"
  68
  69 #define SFP_SIGN "0x80000000"
  70 #define DFP_SIGN "0x8000000000000000"
  71 #define SFP_ABS  "0x7FFFFFFF"
  72 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  73
  74 #define TP_SFP_SIGN "ia32_sfp_sign"
  75 #define TP_DFP_SIGN "ia32_dfp_sign"
  76 #define TP_SFP_ABS  "ia32_sfp_abs"
  77 #define TP_DFP_ABS  "ia32_dfp_abs"
  78
  79 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  80 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  81 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  82 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  83
  84 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  85 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  86
  87 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  88
  89 /** hold the current code generator during transformation */
  90 static ia32_code_gen_t *env_cg       = NULL;
  91 static ir_node         *initial_fpcw = NULL;
  92
  93 extern ir_op *get_op_Mulh(void);
  94
  95 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
  96         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
  97         ir_node *op2, ir_node *mem);
  98
  99 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 100         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
 101         ir_node *op2, ir_node *mem, ir_node *fpcw);
 102
 103 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 104         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 105         ir_node *mem);
 106
 107 /****************************************************************************************************
 108  *                  _        _                        __                           _   _
 109  *                 | |      | |                      / _|                         | | (_)
 110  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 111  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 112  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 113  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 114  *
 115  ****************************************************************************************************/
 116
 117 static ir_node *try_create_Immediate(ir_node *node,
 118                                      char immediate_constraint_type);
 119
 120 static ir_node *create_immediate_or_transform(ir_node *node,
 121                                               char immediate_constraint_type);
 122
 123 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 124                                 dbg_info *dbgi, ir_node *new_block,
 125                                 ir_node *new_op);
 126
 127 /**
 128  * Return true if a mode can be stored in the GP register set
 129  */
 130 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 131         if(mode == mode_fpcw)
 132                 return 0;
 133         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 134 }
 135
 136 /**
 137  * Returns 1 if irn is a Const representing 0, 0 otherwise
 138  */
 139 static INLINE int is_ia32_Const_0(ir_node *irn) {
 140         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 141                && tarval_is_null(get_ia32_Immop_tarval(irn));
 142 }
 143
 144 /**
 145  * Returns 1 if irn is a Const representing 1, 0 otherwise
 146  */
 147 static INLINE int is_ia32_Const_1(ir_node *irn) {
 148         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 149                && tarval_is_one(get_ia32_Immop_tarval(irn));
 150 }
 151
 152 /**
 153  * Collects all Projs of a node into the node array. Index is the projnum.
 154  * BEWARE: The caller has to assure the appropriate array size!
 155  */
 156 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 157         const ir_edge_t *edge;
 158         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 159
 160         memset(projs, 0, size * sizeof(projs[0]));
 161
 162         foreach_out_edge(irn, edge) {
 163                 ir_node *proj = get_edge_src_irn(edge);
 164                 int proj_proj = get_Proj_proj(proj);
 165                 assert(proj_proj < size);
 166                 projs[proj_proj] = proj;
 167         }
 168 }
 169
 170 /**
 171  * Renumbers the proj having pn_old in the array tp pn_new
 172  * and removes the proj from the array.
 173  */
 174 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 175         fprintf(stderr, "Warning: renumber_Proj used!\n");
 176         if (projs[pn_old]) {
 177                 set_Proj_proj(projs[pn_old], pn_new);
 178                 projs[pn_old] = NULL;
 179         }
 180 }
 181
 182 /**
 183  * creates a unique ident by adding a number to a tag
 184  *
 185  * @param tag   the tag string, must contain a %d if a number
 186  *              should be added
 187  */
 188 static ident *unique_id(const char *tag)
 189 {
 190         static unsigned id = 0;
 191         char str[256];
 192
 193         snprintf(str, sizeof(str), tag, ++id);
 194         return new_id_from_str(str);
 195 }
 196
 197 /**
 198  * Get a primitive type for a mode.
 199  */
 200 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 201 {
 202         pmap_entry *e = pmap_find(types, mode);
 203         ir_type *res;
 204
 205         if (! e) {
 206                 char buf[64];
 207                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 208                 res = new_type_primitive(new_id_from_str(buf), mode);
 209                 set_type_alignment_bytes(res, 16);
 210                 pmap_insert(types, mode, res);
 211         }
 212         else
 213                 res = e->value;
 214         return res;
 215 }
 216
 217 /**
 218  * Get an entity that is initialized with a tarval
 219  */
 220 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 221 {
 222         tarval *tv    = get_Const_tarval(cnst);
 223         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 224         ir_entity *res;
 225         ir_graph *rem;
 226
 227         if (! e) {
 228                 ir_mode *mode = get_irn_mode(cnst);
 229                 ir_type *tp = get_Const_type(cnst);
 230                 if (tp == firm_unknown_type)
 231                         tp = get_prim_type(cg->isa->types, mode);
 232
 233                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 234
 235                 set_entity_ld_ident(res, get_entity_ident(res));
 236                 set_entity_visibility(res, visibility_local);
 237                 set_entity_variability(res, variability_constant);
 238                 set_entity_allocation(res, allocation_static);
 239
 240                  /* we create a new entity here: It's initialization must resist on the
 241                     const code irg */
 242                 rem = current_ir_graph;
 243                 current_ir_graph = get_const_code_irg();
 244                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 245                 current_ir_graph = rem;
 246
 247                 pmap_insert(cg->isa->tv_ent, tv, res);
 248         } else {
 249                 res = e->value;
 250         }
 251
 252         return res;
 253 }
 254
 255 static int is_Const_0(ir_node *node) {
 256         if(!is_Const(node))
 257                 return 0;
 258
 259         return classify_Const(node) == CNST_NULL;
 260 }
 261
 262 static int is_Const_1(ir_node *node) {
 263         if(!is_Const(node))
 264                 return 0;
 265
 266         return classify_Const(node) == CNST_ONE;
 267 }
 268
 269 /**
 270  * Transforms a Const.
 271  */
 272 static ir_node *gen_Const(ir_node *node) {
 273         ir_graph *irg       = current_ir_graph;
 274         ir_node  *old_block = get_nodes_block(node);
 275         ir_node  *block     = be_transform_node(old_block);
 276         dbg_info *dbgi      = get_irn_dbg_info(node);
 277         ir_mode  *mode      = get_irn_mode(node);
 278
 279         if (mode_is_float(mode)) {
 280                 ir_node   *res   = NULL;
 281                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 282                 ir_node   *nomem = new_NoMem();
 283                 ir_node   *load;
 284                 ir_entity *floatent;
 285
 286                 if (! USE_SSE2(env_cg)) {
 287                         cnst_classify_t clss = classify_Const(node);
 288
 289                         if (clss == CNST_NULL) {
 290                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 291                                 res  = load;
 292                         } else if (clss == CNST_ONE) {
 293                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 294                                 res  = load;
 295                         } else {
 296                                 floatent = get_entity_for_tv(env_cg, node);
 297
 298                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 299                                 set_ia32_op_type(load, ia32_AddrModeS);
 300                                 set_ia32_am_flavour(load, ia32_am_N);
 301                                 set_ia32_am_sc(load, floatent);
 302                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 303                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 304                         }
 305                         set_ia32_ls_mode(load, mode);
 306                 } else {
 307                         floatent = get_entity_for_tv(env_cg, node);
 308
 309                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 310                         set_ia32_op_type(load, ia32_AddrModeS);
 311                         set_ia32_am_flavour(load, ia32_am_N);
 312                         set_ia32_am_sc(load, floatent);
 313                         set_ia32_ls_mode(load, mode);
 314                         set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 315
 316                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 317                 }
 318
 319                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 320
 321                 /* Const Nodes before the initial IncSP are a bad idea, because
 322                  * they could be spilled and we have no SP ready at that point yet.
 323                  * So add a dependency to the initial frame pointer calculation to
 324                  * avoid that situation.
 325                  */
 326                 if (get_irg_start_block(irg) == block) {
 327                         add_irn_dep(load, get_irg_frame(irg));
 328                 }
 329
 330                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 331                 return res;
 332         } else {
 333                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 334
 335                 /* see above */
 336                 if (get_irg_start_block(irg) == block) {
 337                         add_irn_dep(cnst, get_irg_frame(irg));
 338                 }
 339
 340                 set_ia32_Const_attr(cnst, node);
 341                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 342                 return cnst;
 343         }
 344
 345         assert(0);
 346         return new_r_Bad(irg);
 347 }
 348
 349 /**
 350  * Transforms a SymConst.
 351  */
 352 static ir_node *gen_SymConst(ir_node *node) {
 353         ir_graph *irg   = current_ir_graph;
 354         ir_node  *old_block = get_nodes_block(node);
 355         ir_node  *block = be_transform_node(old_block);
 356         dbg_info *dbgi  = get_irn_dbg_info(node);
 357         ir_mode  *mode  = get_irn_mode(node);
 358         ir_node  *cnst;
 359
 360         if (mode_is_float(mode)) {
 361                 if (USE_SSE2(env_cg))
 362                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 363                 else
 364                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 365                 //set_ia32_ls_mode(cnst, mode);
 366                 set_ia32_ls_mode(cnst, mode_E);
 367         } else {
 368                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 369         }
 370
 371         /* Const Nodes before the initial IncSP are a bad idea, because
 372          * they could be spilled and we have no SP ready at that point yet
 373          */
 374         if (get_irg_start_block(irg) == block) {
 375                 add_irn_dep(cnst, get_irg_frame(irg));
 376         }
 377
 378         set_ia32_Const_attr(cnst, node);
 379         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 380
 381         return cnst;
 382 }
 383
 384 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 385 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 386         static const struct {
 387                 const char *tp_name;
 388                 const char *ent_name;
 389                 const char *cnst_str;
 390         } names [ia32_known_const_max] = {
 391                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 392                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 393                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 394                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 395         };
 396         static ir_entity *ent_cache[ia32_known_const_max];
 397
 398         const char    *tp_name, *ent_name, *cnst_str;
 399         ir_type       *tp;
 400         ir_node       *cnst;
 401         ir_graph      *rem;
 402         ir_entity     *ent;
 403         tarval        *tv;
 404         ir_mode       *mode;
 405
 406         ent_name = names[kct].ent_name;
 407         if (! ent_cache[kct]) {
 408                 tp_name  = names[kct].tp_name;
 409                 cnst_str = names[kct].cnst_str;
 410
 411                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 412                 //mode = mode_xmm;
 413                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 414                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 415                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 416
 417                 set_entity_ld_ident(ent, get_entity_ident(ent));
 418                 set_entity_visibility(ent, visibility_local);
 419                 set_entity_variability(ent, variability_constant);
 420                 set_entity_allocation(ent, allocation_static);
 421
 422                 /* we create a new entity here: It's initialization must resist on the
 423                     const code irg */
 424                 rem = current_ir_graph;
 425                 current_ir_graph = get_const_code_irg();
 426                 cnst = new_Const(mode, tv);
 427                 current_ir_graph = rem;
 428
 429                 set_atomic_ent_value(ent, cnst);
 430
 431                 /* cache the entry */
 432                 ent_cache[kct] = ent;
 433         }
 434
 435         return ent_cache[kct];
 436 }
 437
 438 #ifndef NDEBUG
 439 /**
 440  * Prints the old node name on cg obst and returns a pointer to it.
 441  */
 442 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 443         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 444
 445         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 446         obstack_1grow(isa->name_obst, 0);
 447         return obstack_finish(isa->name_obst);
 448 }
 449 #endif /* NDEBUG */
 450
 451 /* determine if one operator is an Imm */
 452 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 453         if (op1) {
 454                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 455         } else {
 456                 return is_ia32_Cnst(op2) ? op2 : NULL;
 457         }
 458 }
 459
 460 /* determine if one operator is not an Imm */
 461 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 462         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 463 }
 464
 465 static void fold_immediate(ir_node *node, int in1, int in2) {
 466         ir_node *left;
 467         ir_node *right;
 468
 469         if (!(env_cg->opt & IA32_OPT_IMMOPS))
 470                 return;
 471
 472         left = get_irn_n(node, in1);
 473         right = get_irn_n(node, in2);
 474         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 475                 /* we can only set right operand to immediate */
 476                 if(!is_ia32_commutative(node))
 477                         return;
 478                 /* exchange left/right */
 479                 set_irn_n(node, in1, right);
 480                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 481                 copy_ia32_Immop_attr(node, left);
 482         } else if(is_ia32_Cnst(right)) {
 483                 set_irn_n(node, in2, ia32_get_admissible_noreg(env_cg, node, in2));
 484                 copy_ia32_Immop_attr(node, right);
 485         } else {
 486                 return;
 487         }
 488
 489         clear_ia32_commutative(node);
 490         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source,
 491                             get_ia32_am_arity(node));
 492 }
 493
 494 /**
 495  * Construct a standard binary operation, set AM and immediate if required.
 496  *
 497  * @param op1   The first operand
 498  * @param op2   The second operand
 499  * @param func  The node constructor function
 500  * @return The constructed ia32 node.
 501  */
 502 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 503                           construct_binop_func *func, int commutative)
 504 {
 505         ir_node  *block    = be_transform_node(get_nodes_block(node));
 506         ir_graph *irg      = current_ir_graph;
 507         dbg_info *dbgi     = get_irn_dbg_info(node);
 508         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 509         ir_node  *nomem    = new_NoMem();
 510         ir_node  *new_node;
 511
 512         ir_node *new_op1 = be_transform_node(op1);
 513         ir_node *new_op2 = create_immediate_or_transform(op2, 0);
 514         if (is_ia32_Immediate(new_op2)) {
 515                 commutative = 0;
 516         }
 517
 518         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 519         if (func == new_rd_ia32_IMul) {
 520                 set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 521         } else {
 522                 set_ia32_am_support(new_node, ia32_am_Full, ia32_am_binary);
 523         }
 524
 525         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 526         if (commutative) {
 527                 set_ia32_commutative(new_node);
 528         }
 529
 530         return new_node;
 531 }
 532
 533 /**
 534  * Construct a standard binary operation, set AM and immediate if required.
 535  *
 536  * @param op1   The first operand
 537  * @param op2   The second operand
 538  * @param func  The node constructor function
 539  * @return The constructed ia32 node.
 540  */
 541 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 542                                     construct_binop_func *func)
 543 {
 544         ir_node  *block    = be_transform_node(get_nodes_block(node));
 545         ir_node  *new_op1  = be_transform_node(op1);
 546         ir_node  *new_op2  = be_transform_node(op2);
 547         ir_node  *new_node = NULL;
 548         dbg_info *dbgi     = get_irn_dbg_info(node);
 549         ir_graph *irg      = current_ir_graph;
 550         ir_mode  *mode     = get_irn_mode(node);
 551         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 552         ir_node  *nomem    = new_NoMem();
 553
 554         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 555                         nomem);
 556         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 557         if (is_op_commutative(get_irn_op(node))) {
 558                 set_ia32_commutative(new_node);
 559         }
 560         set_ia32_ls_mode(new_node, mode);
 561
 562         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 563
 564         return new_node;
 565 }
 566
 567 static ir_node *get_fpcw(void)
 568 {
 569         ir_node *fpcw;
 570         if(initial_fpcw != NULL)
 571                 return initial_fpcw;
 572
 573         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 574                                              &ia32_fp_cw_regs[REG_FPCW]);
 575         initial_fpcw = be_transform_node(fpcw);
 576
 577         return initial_fpcw;
 578 }
 579
 580 /**
 581  * Construct a standard binary operation, set AM and immediate if required.
 582  *
 583  * @param op1   The first operand
 584  * @param op2   The second operand
 585  * @param func  The node constructor function
 586  * @return The constructed ia32 node.
 587  */
 588 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 589                                     construct_binop_float_func *func)
 590 {
 591         ir_node  *block    = be_transform_node(get_nodes_block(node));
 592         ir_node  *new_op1  = be_transform_node(op1);
 593         ir_node  *new_op2  = be_transform_node(op2);
 594         ir_node  *new_node = NULL;
 595         dbg_info *dbgi     = get_irn_dbg_info(node);
 596         ir_graph *irg      = current_ir_graph;
 597         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 598         ir_node  *nomem    = new_NoMem();
 599
 600         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2,
 601                         nomem, get_fpcw());
 602         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_binary);
 603         if (is_op_commutative(get_irn_op(node))) {
 604                 set_ia32_commutative(new_node);
 605         }
 606
 607         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 608
 609         return new_node;
 610 }
 611
 612 /**
 613  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 614  *
 615  * @param op1   The first operand
 616  * @param op2   The second operand
 617  * @param func  The node constructor function
 618  * @return The constructed ia32 node.
 619  */
 620 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 621                                 construct_binop_func *func)
 622 {
 623         ir_node  *block   = be_transform_node(get_nodes_block(node));
 624         ir_node  *new_op1 = be_transform_node(op1);
 625         ir_node  *new_op2;
 626         ir_node  *new_op  = NULL;
 627         dbg_info *dbgi    = get_irn_dbg_info(node);
 628         ir_graph *irg     = current_ir_graph;
 629         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 630         ir_node  *nomem   = new_NoMem();
 631
 632         assert(! mode_is_float(get_irn_mode(node))
 633                  && "Shift/Rotate with float not supported");
 634
 635         new_op2 = create_immediate_or_transform(op2, 'N');
 636
 637         new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 638
 639         /* set AM support */
 640         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
 641
 642         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 643
 644         set_ia32_emit_cl(new_op);
 645
 646         /* lowered shift instruction may have a dependency operand, handle it here */
 647         if (get_irn_arity(node) == 3) {
 648                 /* we have a dependency */
 649                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 650                 add_irn_dep(new_op, new_dep);
 651         }
 652
 653         return new_op;
 654 }
 655
 656
 657 /**
 658  * Construct a standard unary operation, set AM and immediate if required.
 659  *
 660  * @param op    The operand
 661  * @param func  The node constructor function
 662  * @return The constructed ia32 node.
 663  */
 664 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 665 {
 666         ir_node  *block    = be_transform_node(get_nodes_block(node));
 667         ir_node  *new_op   = be_transform_node(op);
 668         ir_node  *new_node = NULL;
 669         ir_graph *irg      = current_ir_graph;
 670         dbg_info *dbgi     = get_irn_dbg_info(node);
 671         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
 672         ir_node  *nomem    = new_NoMem();
 673
 674         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 675         DB((dbg, LEVEL_1, "INT unop ..."));
 676         set_ia32_am_support(new_node, ia32_am_Dest, ia32_am_unary);
 677
 678         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 679
 680         return new_node;
 681 }
 682
 683 /**
 684  * Creates an ia32 Add.
 685  *
 686  * @return the created ia32 Add node
 687  */
 688 static ir_node *gen_Add(ir_node *node) {
 689         ir_node  *block   = be_transform_node(get_nodes_block(node));
 690         ir_node  *op1     = get_Add_left(node);
 691         ir_node  *new_op1 = be_transform_node(op1);
 692         ir_node  *op2     = get_Add_right(node);
 693         ir_node  *new_op2 = be_transform_node(op2);
 694         ir_node  *new_op  = NULL;
 695         ir_graph *irg     = current_ir_graph;
 696         dbg_info *dbgi    = get_irn_dbg_info(node);
 697         ir_mode  *mode    = get_irn_mode(node);
 698         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 699         ir_node  *nomem   = new_NoMem();
 700         ir_node  *expr_op, *imm_op;
 701
 702         /* Check if immediate optimization is on and */
 703         /* if it's an operation with immediate.      */
 704         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 705         expr_op = get_expr_op(new_op1, new_op2);
 706
 707         assert((expr_op || imm_op) && "invalid operands");
 708
 709         if (mode_is_float(mode)) {
 710                 if (USE_SSE2(env_cg))
 711                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd);
 712                 else
 713                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd);
 714         }
 715
 716         /* integer ADD */
 717         if (! expr_op) {
 718                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 719                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 720
 721                 /* No expr_op means, that we have two const - one symconst and */
 722                 /* one tarval or another symconst - because this case is not   */
 723                 /* covered by constant folding                                 */
 724                 /* We need to check for:                                       */
 725                 /*  1) symconst + const    -> becomes a LEA                    */
 726                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 727                 /*        linker doesn't support two symconsts                 */
 728
 729                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 730                         /* this is the 2nd case */
 731                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 732                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 733                         set_ia32_am_flavour(new_op, ia32_am_B);
 734                         set_ia32_op_type(new_op, ia32_AddrModeS);
 735
 736                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 737                 } else if (tp1 == ia32_ImmSymConst) {
 738                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 739                         long offs = get_tarval_long(tv);
 740
 741                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 742                         add_irn_dep(new_op, get_irg_frame(irg));
 743                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 744
 745                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 746                         add_ia32_am_offs_int(new_op, offs);
 747                         set_ia32_am_flavour(new_op, ia32_am_OB);
 748                         set_ia32_op_type(new_op, ia32_AddrModeS);
 749                 } else if (tp2 == ia32_ImmSymConst) {
 750                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 751                         long offs = get_tarval_long(tv);
 752
 753                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 754                         add_irn_dep(new_op, get_irg_frame(irg));
 755                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 756
 757                         add_ia32_am_offs_int(new_op, offs);
 758                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 759                         set_ia32_am_flavour(new_op, ia32_am_OB);
 760                         set_ia32_op_type(new_op, ia32_AddrModeS);
 761                 } else {
 762                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 763                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 764                         tarval *restv = tarval_add(tv1, tv2);
 765
 766                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 767
 768                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 769                         set_ia32_Const_tarval(new_op, restv);
 770                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 771                 }
 772
 773                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 774                 return new_op;
 775         } else if (imm_op) {
 776                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 777                         tarval_classification_t class_tv, class_negtv;
 778                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 779
 780                         /* optimize tarvals */
 781                         class_tv    = classify_tarval(tv);
 782                         class_negtv = classify_tarval(tarval_neg(tv));
 783
 784                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 785                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 786                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 787                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 788                                 return new_op;
 789                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 790                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 791                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 792                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 793                                 return new_op;
 794                         }
 795                 }
 796         }
 797
 798         /* This is a normal add */
 799         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 800
 801         /* set AM support */
 802         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
 803         set_ia32_commutative(new_op);
 804
 805         fold_immediate(new_op, 2, 3);
 806
 807         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 808
 809         return new_op;
 810 }
 811
 812 /**
 813  * Creates an ia32 Mul.
 814  *
 815  * @return the created ia32 Mul node
 816  */
 817 static ir_node *gen_Mul(ir_node *node) {
 818         ir_node *op1  = get_Mul_left(node);
 819         ir_node *op2  = get_Mul_right(node);
 820         ir_mode *mode = get_irn_mode(node);
 821
 822         if (mode_is_float(mode)) {
 823                 if (USE_SSE2(env_cg))
 824                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul);
 825                 else
 826                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul);
 827         }
 828
 829         /*
 830                 for the lower 32bit of the result it doesn't matter whether we use
 831                 signed or unsigned multiplication so we use IMul as it has fewer
 832                 constraints
 833         */
 834         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 835 }
 836
 837 /**
 838  * Creates an ia32 Mulh.
 839  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 840  * this result while Mul returns the lower 32 bit.
 841  *
 842  * @return the created ia32 Mulh node
 843  */
 844 static ir_node *gen_Mulh(ir_node *node) {
 845         ir_node  *block   = be_transform_node(get_nodes_block(node));
 846         ir_node  *op1     = get_irn_n(node, 0);
 847         ir_node  *new_op1 = be_transform_node(op1);
 848         ir_node  *op2     = get_irn_n(node, 1);
 849         ir_node  *new_op2 = be_transform_node(op2);
 850         ir_graph *irg     = current_ir_graph;
 851         dbg_info *dbgi    = get_irn_dbg_info(node);
 852         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 853         ir_mode  *mode    = get_irn_mode(node);
 854         ir_node  *proj_EDX, *res;
 855
 856         assert(!mode_is_float(mode) && "Mulh with float not supported");
 857         if (mode_is_signed(mode)) {
 858                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1,
 859                                           new_op2, new_NoMem());
 860         } else {
 861                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2,
 862                                       new_NoMem());
 863         }
 864
 865         set_ia32_commutative(res);
 866         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
 867
 868         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 869
 870         return proj_EDX;
 871 }
 872
 873
 874
 875 /**
 876  * Creates an ia32 And.
 877  *
 878  * @return The created ia32 And node
 879  */
 880 static ir_node *gen_And(ir_node *node) {
 881         ir_node *op1 = get_And_left(node);
 882         ir_node *op2 = get_And_right(node);
 883         assert(! mode_is_float(get_irn_mode(node)));
 884
 885         /* check for zero extension first */
 886         if (is_Const(op2)) {
 887                 tarval   *tv    = get_Const_tarval(op2);
 888                 long      v     = get_tarval_long(tv);
 889
 890                 if (v == 0xFF || v == 0xFFFF) {
 891                         dbg_info *dbgi   = get_irn_dbg_info(node);
 892                         ir_node  *block  = be_transform_node(get_nodes_block(node));
 893                         ir_node  *new_op = be_transform_node(op1);
 894                         ir_mode  *src_mode;
 895                         ir_node  *res;
 896
 897                         if(v == 0xFF) {
 898                                 src_mode = mode_Bu;
 899                         } else {
 900                                 assert(v == 0xFFFF);
 901                                 src_mode = mode_Hu;
 902                         }
 903                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, new_op);
 904                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
 905
 906                         return res;
 907                 }
 908         }
 909
 910         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
 911 }
 912
 913
 914
 915 /**
 916  * Creates an ia32 Or.
 917  *
 918  * @return The created ia32 Or node
 919  */
 920 static ir_node *gen_Or(ir_node *node) {
 921         ir_node *op1 = get_Or_left(node);
 922         ir_node *op2 = get_Or_right(node);
 923
 924         assert (! mode_is_float(get_irn_mode(node)));
 925         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
 926 }
 927
 928
 929
 930 /**
 931  * Creates an ia32 Eor.
 932  *
 933  * @return The created ia32 Eor node
 934  */
 935 static ir_node *gen_Eor(ir_node *node) {
 936         ir_node *op1 = get_Eor_left(node);
 937         ir_node *op2 = get_Eor_right(node);
 938
 939         assert(! mode_is_float(get_irn_mode(node)));
 940         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
 941 }
 942
 943
 944 /**
 945  * Creates an ia32 Sub.
 946  *
 947  * @return The created ia32 Sub node
 948  */
 949 static ir_node *gen_Sub(ir_node *node) {
 950         ir_node  *block   = be_transform_node(get_nodes_block(node));
 951         ir_node  *op1     = get_Sub_left(node);
 952         ir_node  *new_op1 = be_transform_node(op1);
 953         ir_node  *op2     = get_Sub_right(node);
 954         ir_node  *new_op2 = be_transform_node(op2);
 955         ir_node  *new_op  = NULL;
 956         ir_graph *irg     = current_ir_graph;
 957         dbg_info *dbgi    = get_irn_dbg_info(node);
 958         ir_mode  *mode    = get_irn_mode(node);
 959         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 960         ir_node  *nomem   = new_NoMem();
 961         ir_node  *expr_op, *imm_op;
 962
 963         /* Check if immediate optimization is on and */
 964         /* if it's an operation with immediate.      */
 965         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
 966         expr_op = get_expr_op(new_op1, new_op2);
 967
 968         assert((expr_op || imm_op) && "invalid operands");
 969
 970         if (mode_is_float(mode)) {
 971                 if (USE_SSE2(env_cg))
 972                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub);
 973                 else
 974                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub);
 975         }
 976
 977         /* integer SUB */
 978         if (! expr_op) {
 979                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 980                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 981
 982                 /* No expr_op means, that we have two const - one symconst and */
 983                 /* one tarval or another symconst - because this case is not   */
 984                 /* covered by constant folding                                 */
 985                 /* We need to check for:                                       */
 986                 /*  1) symconst - const    -> becomes a LEA                    */
 987                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
 988                 /*        linker doesn't support two symconsts                 */
 989                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 990                         /* this is the 2nd case */
 991                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 992                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
 993                         set_ia32_am_sc_sign(new_op);
 994                         set_ia32_am_flavour(new_op, ia32_am_B);
 995
 996                         DBG_OPT_LEA3(op1, op2, node, new_op);
 997                 } else if (tp1 == ia32_ImmSymConst) {
 998                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 999                         long offs = get_tarval_long(tv);
1000
1001                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1002                         add_irn_dep(new_op, get_irg_frame(irg));
1003                         DBG_OPT_LEA3(op1, op2, node, new_op);
1004
1005                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
1006                         add_ia32_am_offs_int(new_op, -offs);
1007                         set_ia32_am_flavour(new_op, ia32_am_OB);
1008                         set_ia32_op_type(new_op, ia32_AddrModeS);
1009                 } else if (tp2 == ia32_ImmSymConst) {
1010                         tarval *tv = get_ia32_Immop_tarval(new_op1);
1011                         long offs = get_tarval_long(tv);
1012
1013                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1014                         add_irn_dep(new_op, get_irg_frame(irg));
1015                         DBG_OPT_LEA3(op1, op2, node, new_op);
1016
1017                         add_ia32_am_offs_int(new_op, offs);
1018                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
1019                         set_ia32_am_sc_sign(new_op);
1020                         set_ia32_am_flavour(new_op, ia32_am_OB);
1021                         set_ia32_op_type(new_op, ia32_AddrModeS);
1022                 } else {
1023                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
1024                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
1025                         tarval *restv = tarval_sub(tv1, tv2);
1026
1027                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
1028
1029                         new_op = new_rd_ia32_Const(dbgi, irg, block);
1030                         set_ia32_Const_tarval(new_op, restv);
1031                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
1032                 }
1033
1034                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1035                 return new_op;
1036         } else if (imm_op) {
1037                 if ((env_cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
1038                         tarval_classification_t class_tv, class_negtv;
1039                         tarval *tv = get_ia32_Immop_tarval(imm_op);
1040
1041                         /* optimize tarvals */
1042                         class_tv    = classify_tarval(tv);
1043                         class_negtv = classify_tarval(tarval_neg(tv));
1044
1045                         if (class_tv == TV_CLASSIFY_ONE) {
1046                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1047                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1048                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1049                                 return new_op;
1050                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1051                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1052                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1053                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1054                                 return new_op;
1055                         }
1056                 }
1057         }
1058
1059         /* This is a normal sub */
1060         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1061
1062         /* set AM support */
1063         set_ia32_am_support(new_op, ia32_am_Full, ia32_am_binary);
1064
1065         fold_immediate(new_op, 2, 3);
1066
1067         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1068
1069         return new_op;
1070 }
1071
1072
1073
1074 /**
1075  * Generates an ia32 DivMod with additional infrastructure for the
1076  * register allocator if needed.
1077  *
1078  * @param dividend -no comment- :)
1079  * @param divisor  -no comment- :)
1080  * @param dm_flav  flavour_Div/Mod/DivMod
1081  * @return The created ia32 DivMod node
1082  */
1083 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1084                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1085 {
1086         ir_node  *block        = be_transform_node(get_nodes_block(node));
1087         ir_node  *new_dividend = be_transform_node(dividend);
1088         ir_node  *new_divisor  = be_transform_node(divisor);
1089         ir_graph *irg          = current_ir_graph;
1090         dbg_info *dbgi         = get_irn_dbg_info(node);
1091         ir_mode  *mode         = get_irn_mode(node);
1092         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1093         ir_node  *res, *proj_div, *proj_mod;
1094         ir_node  *sign_extension;
1095         ir_node  *mem, *new_mem;
1096         ir_node  *projs[pn_DivMod_max];
1097         int       has_exc;
1098
1099         ia32_collect_Projs(node, projs, pn_DivMod_max);
1100
1101         proj_div = proj_mod = NULL;
1102         has_exc  = 0;
1103         switch (dm_flav) {
1104                 case flavour_Div:
1105                         mem  = get_Div_mem(node);
1106                         mode = get_Div_resmode(node);
1107                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1108                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1109                         break;
1110                 case flavour_Mod:
1111                         mem  = get_Mod_mem(node);
1112                         mode = get_Mod_resmode(node);
1113                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1114                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1115                         break;
1116                 case flavour_DivMod:
1117                         mem  = get_DivMod_mem(node);
1118                         mode = get_DivMod_resmode(node);
1119                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1120                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1121                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1122                         break;
1123                 default:
1124                         panic("invalid divmod flavour!");
1125         }
1126         new_mem = be_transform_node(mem);
1127
1128         if (mode_is_signed(mode)) {
1129                 /* in signed mode, we need to sign extend the dividend */
1130                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
1131                 add_irn_dep(produceval, get_irg_frame(irg));
1132                 sign_extension      = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend,
1133                                                        produceval);
1134         } else {
1135                 sign_extension = new_rd_ia32_Const(dbgi, irg, block);
1136                 set_ia32_Immop_tarval(sign_extension, get_tarval_null(mode_Iu));
1137
1138                 add_irn_dep(sign_extension, get_irg_frame(irg));
1139         }
1140
1141         if (mode_is_signed(mode)) {
1142                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend,
1143                                        sign_extension, new_divisor, new_mem, dm_flav);
1144         } else {
1145                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend,
1146                                       sign_extension, new_divisor, new_mem, dm_flav);
1147         }
1148
1149         set_ia32_exc_label(res, has_exc);
1150         set_irn_pinned(res, get_irn_pinned(node));
1151         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1152
1153         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1154
1155         return res;
1156 }
1157
1158
1159 /**
1160  * Wrapper for generate_DivMod. Sets flavour_Mod.
1161  *
1162  */
1163 static ir_node *gen_Mod(ir_node *node) {
1164         return generate_DivMod(node, get_Mod_left(node),
1165                                get_Mod_right(node), flavour_Mod);
1166 }
1167
1168 /**
1169  * Wrapper for generate_DivMod. Sets flavour_Div.
1170  *
1171  */
1172 static ir_node *gen_Div(ir_node *node) {
1173         return generate_DivMod(node, get_Div_left(node),
1174                                get_Div_right(node), flavour_Div);
1175 }
1176
1177 /**
1178  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1179  */
1180 static ir_node *gen_DivMod(ir_node *node) {
1181         return generate_DivMod(node, get_DivMod_left(node),
1182                                get_DivMod_right(node), flavour_DivMod);
1183 }
1184
1185
1186
1187 /**
1188  * Creates an ia32 floating Div.
1189  *
1190  * @return The created ia32 xDiv node
1191  */
1192 static ir_node *gen_Quot(ir_node *node) {
1193         ir_node  *block   = be_transform_node(get_nodes_block(node));
1194         ir_node  *op1     = get_Quot_left(node);
1195         ir_node  *new_op1 = be_transform_node(op1);
1196         ir_node  *op2     = get_Quot_right(node);
1197         ir_node  *new_op2 = be_transform_node(op2);
1198         ir_graph *irg     = current_ir_graph;
1199         dbg_info *dbgi    = get_irn_dbg_info(node);
1200         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1201         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1202         ir_node  *new_op;
1203
1204         if (USE_SSE2(env_cg)) {
1205                 ir_mode *mode = get_irn_mode(op1);
1206                 if (is_ia32_xConst(new_op2)) {
1207                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1208                         set_ia32_am_support(new_op, ia32_am_None, ia32_am_arity_none);
1209                         copy_ia32_Immop_attr(new_op, new_op2);
1210                 } else {
1211                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1212                         // Matze: disabled for now, spillslot coalescer fails
1213                         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
1214                 }
1215                 set_ia32_ls_mode(new_op, mode);
1216         } else {
1217                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1,
1218                                            new_op2, nomem, get_fpcw());
1219                 // Matze: disabled for now (spillslot coalescer fails)
1220                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
1221         }
1222         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1223         return new_op;
1224 }
1225
1226
1227 /**
1228  * Creates an ia32 Shl.
1229  *
1230  * @return The created ia32 Shl node
1231  */
1232 static ir_node *gen_Shl(ir_node *node) {
1233         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1234                                new_rd_ia32_Shl);
1235 }
1236
1237
1238
1239 /**
1240  * Creates an ia32 Shr.
1241  *
1242  * @return The created ia32 Shr node
1243  */
1244 static ir_node *gen_Shr(ir_node *node) {
1245         return gen_shift_binop(node, get_Shr_left(node),
1246                                get_Shr_right(node), new_rd_ia32_Shr);
1247 }
1248
1249
1250
1251 /**
1252  * Creates an ia32 Sar.
1253  *
1254  * @return The created ia32 Shrs node
1255  */
1256 static ir_node *gen_Shrs(ir_node *node) {
1257         ir_node *left  = get_Shrs_left(node);
1258         ir_node *right = get_Shrs_right(node);
1259         ir_mode *mode  = get_irn_mode(node);
1260         if(is_Const(right) && mode == mode_Is) {
1261                 tarval *tv = get_Const_tarval(right);
1262                 long val = get_tarval_long(tv);
1263                 if(val == 31) {
1264                         /* this is a sign extension */
1265                         ir_graph *irg    = current_ir_graph;
1266                         dbg_info *dbgi   = get_irn_dbg_info(node);
1267                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1268                         ir_node  *op     = left;
1269                         ir_node  *new_op = be_transform_node(op);
1270                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1271                         add_irn_dep(pval, get_irg_frame(irg));
1272
1273                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1274                 }
1275         }
1276 #if 1
1277         /* 8 or 16 bit sign extension? */
1278         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1279                 ir_node *shl_left  = get_Shl_left(left);
1280                 ir_node *shl_right = get_Shl_right(left);
1281                 if(is_Const(shl_right)) {
1282                         tarval *tv1 = get_Const_tarval(right);
1283                         tarval *tv2 = get_Const_tarval(shl_right);
1284                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1285                                 long val = get_tarval_long(tv1);
1286                                 if(val == 16 || val == 24) {
1287                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1288                                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1289                                         ir_node  *new_op = be_transform_node(shl_left);
1290                                         ir_mode  *src_mode;
1291                                         ir_node  *res;
1292
1293                                         if(val == 24) {
1294                                                 src_mode = mode_Bs;
1295                                         } else {
1296                                                 assert(val == 16);
1297                                                 src_mode = mode_Hs;
1298                                         }
1299                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1300                                                               new_op);
1301                                         SET_IA32_ORIG_NODE(res,
1302                                                            ia32_get_old_node_name(env_cg, node));
1303
1304                                         return res;
1305                                 }
1306                         }
1307                 }
1308         }
1309 #endif
1310
1311         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1312 }
1313
1314
1315
1316 /**
1317  * Creates an ia32 RotL.
1318  *
1319  * @param op1   The first operator
1320  * @param op2   The second operator
1321  * @return The created ia32 RotL node
1322  */
1323 static ir_node *gen_RotL(ir_node *node,
1324                          ir_node *op1, ir_node *op2) {
1325         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1326 }
1327
1328
1329
1330 /**
1331  * Creates an ia32 RotR.
1332  * NOTE: There is no RotR with immediate because this would always be a RotL
1333  *       "imm-mode_size_bits" which can be pre-calculated.
1334  *
1335  * @param op1   The first operator
1336  * @param op2   The second operator
1337  * @return The created ia32 RotR node
1338  */
1339 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1340                          ir_node *op2) {
1341         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1342 }
1343
1344
1345
1346 /**
1347  * Creates an ia32 RotR or RotL (depending on the found pattern).
1348  *
1349  * @return The created ia32 RotL or RotR node
1350  */
1351 static ir_node *gen_Rot(ir_node *node) {
1352         ir_node *rotate = NULL;
1353         ir_node *op1    = get_Rot_left(node);
1354         ir_node *op2    = get_Rot_right(node);
1355
1356         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1357                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1358                  that means we can create a RotR instead of an Add and a RotL */
1359
1360         if (get_irn_op(op2) == op_Add) {
1361                 ir_node *add = op2;
1362                 ir_node *left = get_Add_left(add);
1363                 ir_node *right = get_Add_right(add);
1364                 if (is_Const(right)) {
1365                         tarval  *tv   = get_Const_tarval(right);
1366                         ir_mode *mode = get_irn_mode(node);
1367                         long     bits = get_mode_size_bits(mode);
1368
1369                         if (get_irn_op(left) == op_Minus &&
1370                                         tarval_is_long(tv)       &&
1371                                         get_tarval_long(tv) == bits)
1372                         {
1373                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1374                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1375                         }
1376                 }
1377         }
1378
1379         if (rotate == NULL) {
1380                 rotate = gen_RotL(node, op1, op2);
1381         }
1382
1383         return rotate;
1384 }
1385
1386
1387
1388 /**
1389  * Transforms a Minus node.
1390  *
1391  * @param op    The Minus operand
1392  * @return The created ia32 Minus node
1393  */
1394 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1395         ir_node   *block = be_transform_node(get_nodes_block(node));
1396         ir_graph  *irg   = current_ir_graph;
1397         dbg_info  *dbgi  = get_irn_dbg_info(node);
1398         ir_mode   *mode  = get_irn_mode(node);
1399         ir_entity *ent;
1400         ir_node   *res;
1401         int       size;
1402
1403         if (mode_is_float(mode)) {
1404                 ir_node *new_op = be_transform_node(op);
1405                 if (USE_SSE2(env_cg)) {
1406                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1407                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1408                         ir_node *nomem    = new_rd_NoMem(irg);
1409
1410                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1411
1412                         size = get_mode_size_bits(mode);
1413                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1414
1415                         set_ia32_am_sc(res, ent);
1416                         set_ia32_op_type(res, ia32_AddrModeS);
1417                         set_ia32_ls_mode(res, mode);
1418                 } else {
1419                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1420                 }
1421         } else {
1422                 res = gen_unop(node, op, new_rd_ia32_Neg);
1423         }
1424
1425         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1426
1427         return res;
1428 }
1429
1430 /**
1431  * Transforms a Minus node.
1432  *
1433  * @return The created ia32 Minus node
1434  */
1435 static ir_node *gen_Minus(ir_node *node) {
1436         return gen_Minus_ex(node, get_Minus_op(node));
1437 }
1438
1439 static ir_node *create_Immediate_from_int(int val)
1440 {
1441         ir_graph *irg         = current_ir_graph;
1442         ir_node  *start_block = get_irg_start_block(irg);
1443         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL, 0, val);
1444         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
1445
1446         return immediate;
1447 }
1448
1449 static ir_node *gen_bin_Not(ir_node *node)
1450 {
1451         ir_graph *irg    = current_ir_graph;
1452         dbg_info *dbgi   = get_irn_dbg_info(node);
1453         ir_node  *block  = be_transform_node(get_nodes_block(node));
1454         ir_node  *op     = get_Not_op(node);
1455         ir_node  *new_op = be_transform_node(op);
1456         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
1457         ir_node  *nomem  = new_NoMem();
1458         ir_node  *one    = create_Immediate_from_int(1);
1459
1460         return new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, new_op, one, nomem);
1461 }
1462
1463 /**
1464  * Transforms a Not node.
1465  *
1466  * @return The created ia32 Not node
1467  */
1468 static ir_node *gen_Not(ir_node *node) {
1469         ir_node *op   = get_Not_op(node);
1470         ir_mode *mode = get_irn_mode(node);
1471
1472         if(mode == mode_b) {
1473                 return gen_bin_Not(node);
1474         }
1475
1476         assert (! mode_is_float(get_irn_mode(node)));
1477         return gen_unop(node, op, new_rd_ia32_Not);
1478 }
1479
1480
1481
1482 /**
1483  * Transforms an Abs node.
1484  *
1485  * @return The created ia32 Abs node
1486  */
1487 static ir_node *gen_Abs(ir_node *node) {
1488         ir_node   *block    = be_transform_node(get_nodes_block(node));
1489         ir_node   *op       = get_Abs_op(node);
1490         ir_node   *new_op   = be_transform_node(op);
1491         ir_graph  *irg      = current_ir_graph;
1492         dbg_info  *dbgi     = get_irn_dbg_info(node);
1493         ir_mode   *mode     = get_irn_mode(node);
1494         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1495         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1496         ir_node   *nomem    = new_NoMem();
1497         ir_node   *res;
1498         int       size;
1499         ir_entity *ent;
1500
1501         if (mode_is_float(mode)) {
1502                 if (USE_SSE2(env_cg)) {
1503                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1504
1505                         size = get_mode_size_bits(mode);
1506                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1507
1508                         set_ia32_am_sc(res, ent);
1509
1510                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1511
1512                         set_ia32_op_type(res, ia32_AddrModeS);
1513                         set_ia32_ls_mode(res, mode);
1514                 }
1515                 else {
1516                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1517                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1518                 }
1519         } else {
1520                 ir_node *xor;
1521                 ir_node *pval           = new_rd_ia32_ProduceVal(dbgi, irg, block);
1522                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op,
1523                                                            pval);
1524
1525                 add_irn_dep(pval, get_irg_frame(irg));
1526                 SET_IA32_ORIG_NODE(sign_extension,
1527                                    ia32_get_old_node_name(env_cg, node));
1528
1529                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, new_op,
1530                                       sign_extension, nomem);
1531                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1532
1533                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, xor,
1534                                       sign_extension, nomem);
1535                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1536         }
1537
1538         return res;
1539 }
1540
1541
1542
1543 /**
1544  * Transforms a Load.
1545  *
1546  * @return the created ia32 Load node
1547  */
1548 static ir_node *gen_Load(ir_node *node) {
1549         ir_node *old_block = get_nodes_block(node);
1550         ir_node  *block   = be_transform_node(old_block);
1551         ir_node  *ptr     = get_Load_ptr(node);
1552         ir_node  *new_ptr = be_transform_node(ptr);
1553         ir_node  *mem     = get_Load_mem(node);
1554         ir_node  *new_mem = be_transform_node(mem);
1555         ir_graph *irg     = current_ir_graph;
1556         dbg_info *dbgi    = get_irn_dbg_info(node);
1557         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1558         ir_mode  *mode    = get_Load_mode(node);
1559         ir_mode  *res_mode;
1560         ir_node  *lptr    = new_ptr;
1561         int      is_imm   = 0;
1562         ir_node  *new_op;
1563         ia32_am_flavour_t am_flav = ia32_am_B;
1564
1565         /* address might be a constant (symconst or absolute address) */
1566         if (is_ia32_Const(new_ptr)) {
1567                 lptr   = noreg;
1568                 is_imm = 1;
1569         }
1570
1571         if (mode_is_float(mode)) {
1572                 if (USE_SSE2(env_cg)) {
1573                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1574                         res_mode = mode_xmm;
1575                 } else {
1576                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem, mode);
1577                         res_mode = mode_vfp;
1578                 }
1579         } else {
1580                 if(mode == mode_b)
1581                         mode = mode_Iu;
1582
1583                 /* create a conv node with address mode for smaller modes */
1584                 if(get_mode_size_bits(mode) < 32) {
1585                         new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, lptr, noreg, noreg,
1586                                                       new_mem, mode);
1587                 } else {
1588                         new_op = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1589                 }
1590                 res_mode = mode_Iu;
1591         }
1592
1593         /* base is a constant address */
1594         if (is_imm) {
1595                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1596                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1597                         am_flav = ia32_am_N;
1598                 } else {
1599                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1600                         long offs = get_tarval_long(tv);
1601
1602                         add_ia32_am_offs_int(new_op, offs);
1603                         am_flav = ia32_am_O;
1604                 }
1605         }
1606
1607         set_irn_pinned(new_op, get_irn_pinned(node));
1608         set_ia32_op_type(new_op, ia32_AddrModeS);
1609         set_ia32_am_flavour(new_op, am_flav);
1610         set_ia32_ls_mode(new_op, mode);
1611
1612         /* make sure we are scheduled behind the initial IncSP/Barrier
1613          * to avoid spills being placed before it
1614          */
1615         if (block == get_irg_start_block(irg)) {
1616                 add_irn_dep(new_op, get_irg_frame(irg));
1617         }
1618
1619         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1620         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1621
1622         return new_op;
1623 }
1624
1625
1626
1627 /**
1628  * Transforms a Store.
1629  *
1630  * @return the created ia32 Store node
1631  */
1632 static ir_node *gen_Store(ir_node *node) {
1633         ir_node  *block   = be_transform_node(get_nodes_block(node));
1634         ir_node  *ptr     = get_Store_ptr(node);
1635         ir_node  *new_ptr = be_transform_node(ptr);
1636         ir_node  *val     = get_Store_value(node);
1637         ir_node  *new_val;
1638         ir_node  *mem     = get_Store_mem(node);
1639         ir_node  *new_mem = be_transform_node(mem);
1640         ir_graph *irg     = current_ir_graph;
1641         dbg_info *dbgi    = get_irn_dbg_info(node);
1642         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1643         ir_node  *sptr    = new_ptr;
1644         ir_mode  *mode    = get_irn_mode(val);
1645         int      is_imm   = 0;
1646         ir_node  *new_op;
1647         ia32_am_flavour_t am_flav = ia32_am_B;
1648
1649         /* address might be a constant (symconst or absolute address) */
1650         if (is_ia32_Const(new_ptr)) {
1651                 sptr   = noreg;
1652                 is_imm = 1;
1653         }
1654
1655         if (mode_is_float(mode)) {
1656                 new_val = be_transform_node(val);
1657                 if (USE_SSE2(env_cg)) {
1658                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, new_val,
1659                                                     new_mem);
1660                 } else {
1661                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, new_val,
1662                                                   new_mem, mode);
1663                 }
1664         } else {
1665                 new_val = create_immediate_or_transform(val, 0);
1666                 if(mode == mode_b)
1667                         mode = mode_Iu;
1668
1669                 if (get_mode_size_bits(mode) == 8) {
1670                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg,
1671                                                        new_val, new_mem);
1672                 } else {
1673                         new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, new_val,
1674                                                    new_mem);
1675                 }
1676         }
1677
1678         /* base is an constant address */
1679         if (is_imm) {
1680                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1681                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1682                         am_flav = ia32_am_N;
1683                 } else {
1684                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1685                         long offs = get_tarval_long(tv);
1686
1687                         add_ia32_am_offs_int(new_op, offs);
1688                         am_flav = ia32_am_O;
1689                 }
1690         }
1691
1692         set_irn_pinned(new_op, get_irn_pinned(node));
1693         set_ia32_op_type(new_op, ia32_AddrModeD);
1694         set_ia32_am_flavour(new_op, am_flav);
1695         set_ia32_ls_mode(new_op, mode);
1696
1697         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1698         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1699
1700         return new_op;
1701 }
1702
1703 static ir_node *maybe_scale_up(ir_node *new_op, ir_mode *mode, dbg_info *dbgi)
1704 {
1705         ir_mode *tgt_mode;
1706         ir_node *block;
1707
1708         if(get_mode_size_bits(mode) == 32)
1709                 return new_op;
1710         if(mode == mode_b)
1711                 return new_op;
1712         if(is_ia32_Immediate(new_op))
1713                 return new_op;
1714
1715         if(mode_is_signed(mode))
1716                 tgt_mode = mode_Is;
1717         else
1718                 tgt_mode = mode_Iu;
1719
1720         block = get_nodes_block(new_op);
1721         return create_I2I_Conv(mode, tgt_mode, dbgi, block, new_op);
1722 }
1723
1724 static ir_node *try_create_TestJmp(ir_node *block, dbg_info *dbgi, long pnc,
1725                                    ir_node *cmp_left, ir_node *cmp_right)
1726 {
1727         ir_node  *new_cmp_left;
1728         ir_node  *new_cmp_right;
1729         ir_node  *and_left;
1730         ir_node  *and_right;
1731         ir_node  *res;
1732         ir_node  *noreg;
1733         ir_node  *nomem;
1734         ir_mode  *mode;
1735         long      pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1736
1737         if(cmp_right != NULL && !is_Const_0(cmp_right))
1738                 return NULL;
1739
1740         if(is_And(cmp_left) && (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1741                 and_left  = get_And_left(cmp_left);
1742                 and_right = get_And_right(cmp_left);
1743
1744                 mode          = get_irn_mode(and_left);
1745                 new_cmp_left  = be_transform_node(and_left);
1746                 new_cmp_right = create_immediate_or_transform(and_right, 0);
1747         } else {
1748                 mode          = get_irn_mode(cmp_left);
1749                 new_cmp_left  = be_transform_node(cmp_left);
1750                 new_cmp_right = be_transform_node(cmp_left);
1751         }
1752
1753         assert(get_mode_size_bits(mode) <= 32);
1754         new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1755         new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1756         noreg         = ia32_new_NoReg_gp(env_cg);
1757         nomem         = new_NoMem();
1758
1759         res = new_rd_ia32_TestJmp(dbgi, current_ir_graph, block, noreg, noreg,
1760                                   new_cmp_left, new_cmp_right, nomem, pnc);
1761         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1762
1763         return res;
1764 }
1765
1766 static ir_node *create_Switch(ir_node *node)
1767 {
1768         ir_graph *irg     = current_ir_graph;
1769         dbg_info *dbgi    = get_irn_dbg_info(node);
1770         ir_node  *block   = be_transform_node(get_nodes_block(node));
1771         ir_node  *sel     = get_Cond_selector(node);
1772         ir_node  *new_sel = be_transform_node(sel);
1773         ir_node  *res;
1774         int switch_min    = INT_MAX;
1775         const ir_edge_t *edge;
1776
1777         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
1778
1779         /* determine the smallest switch case value */
1780         foreach_out_edge(node, edge) {
1781                 ir_node *proj = get_edge_src_irn(edge);
1782                 int      pn   = get_Proj_proj(proj);
1783                 if(pn < switch_min)
1784                         switch_min = pn;
1785         }
1786
1787         if (switch_min != 0) {
1788                 ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1789
1790                 /* if smallest switch case is not 0 we need an additional sub */
1791                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1792                 add_ia32_am_offs_int(new_sel, -switch_min);
1793                 set_ia32_am_flavour(new_sel, ia32_am_OB);
1794                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1795
1796                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
1797         }
1798
1799         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
1800         set_ia32_pncode(res, get_Cond_defaultProj(node));
1801
1802         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1803
1804         return res;
1805 }
1806
1807 /**
1808  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1809  *
1810  * @return The transformed node.
1811  */
1812 static ir_node *gen_Cond(ir_node *node) {
1813         ir_node  *block    = be_transform_node(get_nodes_block(node));
1814         ir_graph *irg      = current_ir_graph;
1815         dbg_info *dbgi     = get_irn_dbg_info(node);
1816         ir_node  *sel      = get_Cond_selector(node);
1817         ir_mode  *sel_mode = get_irn_mode(sel);
1818         ir_node  *res      = NULL;
1819         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
1820         ir_node  *cmp;
1821         ir_node  *cmp_a;
1822         ir_node  *cmp_b;
1823         ir_node  *new_cmp_a;
1824         ir_node  *new_cmp_b;
1825         ir_mode  *cmp_mode;
1826         ir_node  *nomem = new_NoMem();
1827         long      pnc;
1828
1829         if (sel_mode != mode_b) {
1830                 return create_Switch(node);
1831         }
1832
1833         if(!is_Proj(sel) || !is_Cmp(get_Proj_pred(sel))) {
1834                 /* it's some mode_b value but not a direct comparison -> create a
1835                  * testjmp */
1836                 res = try_create_TestJmp(block, dbgi, pn_Cmp_Lg, sel, NULL);
1837                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1838                 return res;
1839         }
1840
1841         cmp      = get_Proj_pred(sel);
1842         cmp_a    = get_Cmp_left(cmp);
1843         cmp_b    = get_Cmp_right(cmp);
1844         cmp_mode = get_irn_mode(cmp_a);
1845         pnc      = get_Proj_proj(sel);
1846         if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1847                 pnc |= ia32_pn_Cmp_Unsigned;
1848         }
1849
1850         if(mode_needs_gp_reg(cmp_mode)) {
1851                 res = try_create_TestJmp(block, dbgi, pnc, cmp_a, cmp_b);
1852                 if(res != NULL) {
1853                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1854                         return res;
1855                 }
1856         }
1857
1858         new_cmp_a = be_transform_node(cmp_a);
1859         new_cmp_b = create_immediate_or_transform(cmp_b, 0);
1860
1861         if (mode_is_float(cmp_mode)) {
1862                 if (USE_SSE2(env_cg)) {
1863                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a,
1864                                                    cmp_b, nomem, pnc);
1865                         set_ia32_commutative(res);
1866                         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1867                         set_ia32_ls_mode(res, cmp_mode);
1868                 } else {
1869                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, cmp_a, cmp_b, pnc);
1870                         set_ia32_commutative(res);
1871                 }
1872         } else {
1873                 /** workaround smaller compare modes with converts...
1874                  * We could easily support 16bit compares, for 8 bit we have to set
1875                  * additional register constraints, which we don't do yet
1876                  */
1877                 new_cmp_a = maybe_scale_up(new_cmp_a, cmp_mode, dbgi);
1878                 new_cmp_b = maybe_scale_up(new_cmp_b, cmp_mode, dbgi);
1879
1880                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg,
1881                                           new_cmp_a, new_cmp_b, nomem, pnc);
1882                 set_ia32_commutative(res);
1883                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1884         }
1885
1886         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1887
1888         return res;
1889 }
1890
1891
1892
1893 /**
1894  * Transforms a CopyB node.
1895  *
1896  * @return The transformed node.
1897  */
1898 static ir_node *gen_CopyB(ir_node *node) {
1899         ir_node  *block    = be_transform_node(get_nodes_block(node));
1900         ir_node  *src      = get_CopyB_src(node);
1901         ir_node  *new_src  = be_transform_node(src);
1902         ir_node  *dst      = get_CopyB_dst(node);
1903         ir_node  *new_dst  = be_transform_node(dst);
1904         ir_node  *mem      = get_CopyB_mem(node);
1905         ir_node  *new_mem  = be_transform_node(mem);
1906         ir_node  *res      = NULL;
1907         ir_graph *irg      = current_ir_graph;
1908         dbg_info *dbgi     = get_irn_dbg_info(node);
1909         int      size      = get_type_size_bytes(get_CopyB_type(node));
1910         int      rem;
1911
1912         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1913         /* then we need the size explicitly in ECX.                    */
1914         if (size >= 32 * 4) {
1915                 rem = size & 0x3; /* size % 4 */
1916                 size >>= 2;
1917
1918                 res = new_rd_ia32_Const(dbgi, irg, block);
1919                 add_irn_dep(res, be_abi_get_start_barrier(env_cg->birg->abi));
1920                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1921
1922                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1923                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1924         } else {
1925                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1926                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1927         }
1928
1929         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1930
1931         return res;
1932 }
1933
1934 static
1935 ir_node *gen_be_Copy(ir_node *node)
1936 {
1937         ir_node *result = be_duplicate_node(node);
1938         ir_mode *mode   = get_irn_mode(result);
1939
1940         if (mode_needs_gp_reg(mode)) {
1941                 set_irn_mode(result, mode_Iu);
1942         }
1943
1944         return result;
1945 }
1946
1947
1948 static ir_node *create_set(long pnc, ir_node *cmp_left, ir_node *cmp_right,
1949                            dbg_info *dbgi, ir_node *block)
1950 {
1951         ir_graph *irg   = current_ir_graph;
1952         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
1953         ir_node  *nomem = new_rd_NoMem(irg);
1954         ir_mode  *mode;
1955         ir_node  *new_cmp_left;
1956         ir_node  *new_cmp_right;
1957         ir_node  *res;
1958
1959         /* can we use a test instruction? */
1960         if(cmp_right == NULL || is_Const_0(cmp_right)) {
1961                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
1962                 if(is_And(cmp_left) &&
1963                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
1964                         ir_node *and_left  = get_And_left(cmp_left);
1965                         ir_node *and_right = get_And_right(cmp_left);
1966
1967                         mode          = get_irn_mode(and_left);
1968                         new_cmp_left  = be_transform_node(and_left);
1969                         new_cmp_right = create_immediate_or_transform(and_right, 0);
1970                 } else {
1971                         mode          = get_irn_mode(cmp_left);
1972                         new_cmp_left  = be_transform_node(cmp_left);
1973                         new_cmp_right = be_transform_node(cmp_left);
1974                 }
1975
1976                 assert(get_mode_size_bits(mode) <= 32);
1977                 new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1978                 new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1979
1980                 res = new_rd_ia32_TestSet(dbgi, current_ir_graph, block, noreg, noreg,
1981                                           new_cmp_left, new_cmp_right, nomem, pnc);
1982                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
1983
1984                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, res,
1985                                                nomem, mode_Bu);
1986
1987                 return res;
1988         }
1989
1990         mode = get_irn_mode(cmp_left);
1991
1992         new_cmp_left  = be_transform_node(cmp_left);
1993         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
1994
1995         assert(get_mode_size_bits(mode) <= 32);
1996         new_cmp_left  = maybe_scale_up(new_cmp_left, mode, dbgi);
1997         new_cmp_right = maybe_scale_up(new_cmp_right, mode, dbgi);
1998
1999         res = new_rd_ia32_CmpSet(dbgi, irg, block, noreg, noreg, new_cmp_left,
2000                                  new_cmp_right, nomem, pnc);
2001         res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, res, nomem,
2002                                        mode_Bu);
2003
2004         return res;
2005 }
2006
2007 static ir_node *create_cmov(long pnc, ir_node *cmp_left, ir_node *cmp_right,
2008                             ir_node *val_true, ir_node *val_false,
2009                                                         dbg_info *dbgi, ir_node *block)
2010 {
2011         ir_graph *irg           = current_ir_graph;
2012         ir_node  *new_val_true  = be_transform_node(val_true);
2013         ir_node  *new_val_false = be_transform_node(val_false);
2014         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
2015         ir_node  *nomem         = new_NoMem();
2016         ir_node  *new_cmp_left;
2017         ir_node  *new_cmp_right;
2018         ir_node  *res;
2019
2020         /* cmovs with unknowns are pointless... */
2021         if(is_Unknown(val_true)) {
2022 #ifdef DEBUG_libfirm
2023                 ir_fprintf(stderr, "Optimisation warning: psi with unknown operand\n");
2024 #endif
2025                 return new_val_false;
2026         }
2027         if(is_Unknown(val_false)) {
2028 #ifdef DEBUG_libfirm
2029                 ir_fprintf(stderr, "Optimisation warning: psi with unknown operand\n");
2030 #endif
2031                 return new_val_true;
2032         }
2033
2034         /* can we use a test instruction? */
2035         if(is_Const_0(cmp_right)) {
2036                 long pure_pnc = pnc & ~ia32_pn_Cmp_Unsigned;
2037                 if(is_And(cmp_left) &&
2038                                 (pure_pnc == pn_Cmp_Eq || pure_pnc == pn_Cmp_Lg)) {
2039                         ir_node *and_left  = get_And_left(cmp_left);
2040                         ir_node *and_right = get_And_right(cmp_left);
2041
2042                         new_cmp_left  = be_transform_node(and_left);
2043                         new_cmp_right = create_immediate_or_transform(and_right, 0);
2044                 } else {
2045                         new_cmp_left  = be_transform_node(cmp_left);
2046                         new_cmp_right = be_transform_node(cmp_left);
2047                 }
2048
2049                 res = new_rd_ia32_TestCMov(dbgi, current_ir_graph, block, noreg, noreg,
2050                                            new_cmp_left, new_cmp_right, nomem,
2051                                            new_val_true, new_val_false, pnc);
2052                 set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
2053
2054                 return res;
2055         }
2056
2057         new_cmp_left  = be_transform_node(cmp_left);
2058         new_cmp_right = create_immediate_or_transform(cmp_right, 0);
2059
2060         res = new_rd_ia32_CmpCMov(dbgi, irg, block, noreg, noreg, new_cmp_left,
2061                                   new_cmp_right, nomem, new_val_true, new_val_false,
2062                                   pnc);
2063         set_ia32_am_support(res, ia32_am_Source, ia32_am_binary);
2064
2065         return res;
2066 }
2067
2068
2069 /**
2070  * Transforms a Psi node into CMov.
2071  *
2072  * @return The transformed node.
2073  */
2074 static ir_node *gen_Psi(ir_node *node) {
2075         ir_node  *psi_true    = get_Psi_val(node, 0);
2076         ir_node  *psi_default = get_Psi_default(node);
2077         ia32_code_gen_t *cg   = env_cg;
2078         ir_node  *cond        = get_Psi_cond(node, 0);
2079         ir_node  *block       = be_transform_node(get_nodes_block(node));
2080         dbg_info *dbgi        = get_irn_dbg_info(node);
2081         ir_node  *new_op;
2082         ir_node  *cmp_left;
2083         ir_node  *cmp_right;
2084         ir_mode  *cmp_mode;
2085         long      pnc;
2086
2087         assert(get_Psi_n_conds(node) == 1);
2088         assert(get_irn_mode(cond) == mode_b);
2089         assert(mode_needs_gp_reg(get_irn_mode(node)));
2090
2091         if(!is_Proj(cond) || !is_Cmp(get_Proj_pred(cond))) {
2092                 /* a mode_b value, we have to compare it against 0 */
2093                 cmp_left  = cond;
2094                 cmp_right = new_Const_long(mode_Iu, 0);
2095                 pnc       = pn_Cmp_Lg;
2096                 cmp_mode  = mode_Iu;
2097         } else {
2098                 ir_node *cmp = get_Proj_pred(cond);
2099
2100                 cmp_left  = get_Cmp_left(cmp);
2101                 cmp_right = get_Cmp_right(cmp);
2102                 cmp_mode  = get_irn_mode(cmp_left);
2103                 pnc       = get_Proj_proj(cond);
2104
2105                 assert(!mode_is_float(cmp_mode));
2106
2107                 if (!mode_is_signed(cmp_mode)) {
2108                         pnc |= ia32_pn_Cmp_Unsigned;
2109                 }
2110         }
2111
2112         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2113                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
2114         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2115                 pnc = get_negated_pnc(pnc, cmp_mode);
2116                 new_op = create_set(pnc, cmp_left, cmp_right, dbgi, block);
2117         } else {
2118                 new_op = create_cmov(pnc, cmp_left, cmp_right, psi_true, psi_default,
2119                                      dbgi, block);
2120         }
2121         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2122         return new_op;
2123 }
2124
2125
2126 /**
2127  * Following conversion rules apply:
2128  *
2129  *  INT -> INT
2130  * ============
2131  *  1) n bit -> m bit   n > m (downscale)
2132  *     always ignored
2133  *  2) n bit -> m bit   n == m   (sign change)
2134  *     always ignored
2135  *  3) n bit -> m bit   n < m (upscale)
2136  *     a) source is signed:    movsx
2137  *     b) source is unsigned:  and with lower bits sets
2138  *
2139  *  INT -> FLOAT
2140  * ==============
2141  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2142  *
2143  *  FLOAT -> INT
2144  * ==============
2145  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2146  *
2147  *  FLOAT -> FLOAT
2148  * ================
2149  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2150  *  x87 is mode_E internally, conversions happen only at load and store
2151  *  in non-strict semantic
2152  */
2153
2154 /**
2155  * Create a conversion from x87 state register to general purpose.
2156  */
2157 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2158         ir_node         *block      = be_transform_node(get_nodes_block(node));
2159         ir_node         *op         = get_Conv_op(node);
2160         ir_node         *new_op     = be_transform_node(op);
2161         ia32_code_gen_t *cg         = env_cg;
2162         ir_graph        *irg        = current_ir_graph;
2163         dbg_info        *dbgi       = get_irn_dbg_info(node);
2164         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2165         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2166         ir_mode         *mode       = get_irn_mode(node);
2167         ir_node         *fist, *load;
2168
2169         /* do a fist */
2170         fist = new_rd_ia32_vfist(dbgi, irg, block,
2171                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2172
2173         set_irn_pinned(fist, op_pin_state_floats);
2174         set_ia32_use_frame(fist);
2175         set_ia32_op_type(fist, ia32_AddrModeD);
2176         set_ia32_am_flavour(fist, ia32_am_B);
2177
2178         assert(get_mode_size_bits(mode) <= 32);
2179         /* exception we can only store signed 32 bit integers, so for unsigned
2180            we store a 64bit (signed) integer and load the lower bits */
2181         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2182                 set_ia32_ls_mode(fist, mode_Ls);
2183         } else {
2184                 set_ia32_ls_mode(fist, mode_Is);
2185         }
2186         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2187
2188         /* do a Load */
2189         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2190
2191         set_irn_pinned(load, op_pin_state_floats);
2192         set_ia32_use_frame(load);
2193         set_ia32_op_type(load, ia32_AddrModeS);
2194         set_ia32_am_flavour(load, ia32_am_B);
2195         set_ia32_ls_mode(load, mode_Is);
2196         if(get_ia32_ls_mode(fist) == mode_Ls) {
2197                 ia32_attr_t *attr = get_ia32_attr(load);
2198                 attr->data.need_64bit_stackent = 1;
2199         } else {
2200                 ia32_attr_t *attr = get_ia32_attr(load);
2201                 attr->data.need_32bit_stackent = 1;
2202         }
2203         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2204
2205         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2206 }
2207
2208 static ir_node *create_strict_conv(ir_mode *tgt_mode, ir_node *node)
2209 {
2210         ir_node  *block    = get_nodes_block(node);
2211         ir_graph *irg      = current_ir_graph;
2212         dbg_info *dbgi     = get_irn_dbg_info(node);
2213         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2214         ir_node  *nomem    = new_NoMem();
2215         ir_node  *frame    = get_irg_frame(irg);
2216         ir_node  *store, *load;
2217         ir_node  *res;
2218
2219         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, node, nomem,
2220                                  tgt_mode);
2221         set_ia32_use_frame(store);
2222         set_ia32_op_type(store, ia32_AddrModeD);
2223         set_ia32_am_flavour(store, ia32_am_OB);
2224         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2225
2226         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2227                                 tgt_mode);
2228         set_ia32_use_frame(load);
2229         set_ia32_op_type(load, ia32_AddrModeS);
2230         set_ia32_am_flavour(load, ia32_am_OB);
2231         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2232
2233         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2234         return res;
2235 }
2236
2237 /**
2238  * Create a conversion from general purpose to x87 register
2239  */
2240 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2241         ir_node   *block  = be_transform_node(get_nodes_block(node));
2242         ir_node   *op     = get_Conv_op(node);
2243         ir_node   *new_op = be_transform_node(op);
2244         ir_graph  *irg    = current_ir_graph;
2245         dbg_info  *dbgi   = get_irn_dbg_info(node);
2246         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2247         ir_node   *nomem  = new_NoMem();
2248         ir_mode   *mode   = get_irn_mode(op);
2249         ir_mode   *store_mode;
2250         ir_node   *fild, *store;
2251         ir_node   *res;
2252         int        src_bits;
2253
2254         /* first convert to 32 bit signed if necessary */
2255         src_bits = get_mode_size_bits(src_mode);
2256         if (src_bits == 8) {
2257                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem,
2258                                                   src_mode);
2259                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2260                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2261                 mode = mode_Is;
2262         } else if (src_bits < 32) {
2263                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem, src_mode);
2264                 set_ia32_am_support(new_op, ia32_am_Source, ia32_am_unary);
2265                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2266                 mode = mode_Is;
2267         }
2268
2269         assert(get_mode_size_bits(mode) == 32);
2270
2271         /* do a store */
2272         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2273
2274         set_ia32_use_frame(store);
2275         set_ia32_op_type(store, ia32_AddrModeD);
2276         set_ia32_am_flavour(store, ia32_am_OB);
2277         set_ia32_ls_mode(store, mode_Iu);
2278
2279         /* exception for 32bit unsigned, do a 64bit spill+load */
2280         if(!mode_is_signed(mode)) {
2281                 ir_node *in[2];
2282                 /* store a zero */
2283                 ir_node *zero_const = create_Immediate_from_int(0);
2284
2285                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg,
2286                                                         zero_const, nomem);
2287
2288                 set_ia32_use_frame(zero_store);
2289                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2290                 add_ia32_am_offs_int(zero_store, 4);
2291                 set_ia32_ls_mode(zero_store, mode_Iu);
2292
2293                 in[0] = zero_store;
2294                 in[1] = store;
2295
2296                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2297                 store_mode = mode_Ls;
2298         } else {
2299                 store_mode = mode_Is;
2300         }
2301
2302         /* do a fild */
2303         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2304
2305         set_ia32_use_frame(fild);
2306         set_ia32_op_type(fild, ia32_AddrModeS);
2307         set_ia32_am_flavour(fild, ia32_am_OB);
2308         set_ia32_ls_mode(fild, store_mode);
2309
2310         res = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2311
2312         return res;
2313 }
2314
2315 /**
2316  * Crete a conversion from one integer mode into another one
2317  */
2318 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2319                                 dbg_info *dbgi, ir_node *new_block,
2320                                 ir_node *new_op)
2321 {
2322         ir_graph *irg      = current_ir_graph;
2323         int       src_bits = get_mode_size_bits(src_mode);
2324         int       tgt_bits = get_mode_size_bits(tgt_mode);
2325         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2326         ir_node  *nomem    = new_rd_NoMem(irg);
2327         ir_node  *res;
2328         ir_mode  *smaller_mode;
2329         int       smaller_bits;
2330
2331         if (src_bits < tgt_bits) {
2332                 smaller_mode = src_mode;
2333                 smaller_bits = src_bits;
2334         } else {
2335                 smaller_mode = tgt_mode;
2336                 smaller_bits = tgt_bits;
2337         }
2338
2339         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2340         if (smaller_bits == 8) {
2341                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2342                                                new_op, nomem, smaller_mode);
2343         } else {
2344                 res = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, noreg, noreg, new_op,
2345                                            nomem, smaller_mode);
2346         }
2347         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2348
2349         return res;
2350 }
2351
2352 /**
2353  * Transforms a Conv node.
2354  *
2355  * @return The created ia32 Conv node
2356  */
2357 static ir_node *gen_Conv(ir_node *node) {
2358         ir_node  *block    = be_transform_node(get_nodes_block(node));
2359         ir_node  *op       = get_Conv_op(node);
2360         ir_node  *new_op   = be_transform_node(op);
2361         ir_graph *irg      = current_ir_graph;
2362         dbg_info *dbgi     = get_irn_dbg_info(node);
2363         ir_mode  *src_mode = get_irn_mode(op);
2364         ir_mode  *tgt_mode = get_irn_mode(node);
2365         int       src_bits = get_mode_size_bits(src_mode);
2366         int       tgt_bits = get_mode_size_bits(tgt_mode);
2367         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2368         ir_node  *nomem    = new_rd_NoMem(irg);
2369         ir_node  *res;
2370
2371         if (src_mode == mode_b) {
2372                 assert(mode_is_int(tgt_mode));
2373                 /* nothing to do, we already model bools as 0/1 ints */
2374                 return new_op;
2375         }
2376
2377         if (src_mode == tgt_mode) {
2378                 if (get_Conv_strict(node)) {
2379                         if (USE_SSE2(env_cg)) {
2380                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2381                                 return new_op;
2382                         }
2383                 } else {
2384                         /* this should be optimized already, but who knows... */
2385                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2386                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2387                         return new_op;
2388                 }
2389         }
2390
2391         if (mode_is_float(src_mode)) {
2392                 /* we convert from float ... */
2393                 if (mode_is_float(tgt_mode)) {
2394                         if(src_mode == mode_E && tgt_mode == mode_D
2395                                         && !get_Conv_strict(node)) {
2396                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2397                                 return new_op;
2398                         }
2399
2400                         /* ... to float */
2401                         if (USE_SSE2(env_cg)) {
2402                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2403                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2404                                 set_ia32_ls_mode(res, tgt_mode);
2405                         } else {
2406                                 if(get_Conv_strict(node)) {
2407                                         res = create_strict_conv(tgt_mode, new_op);
2408                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2409                                         return res;
2410                                 }
2411                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2412                                 return new_op;
2413                         }
2414                 } else {
2415                         /* ... to int */
2416                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2417                         if (USE_SSE2(env_cg)) {
2418                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2419                                 set_ia32_ls_mode(res, src_mode);
2420                         } else {
2421                                 return gen_x87_fp_to_gp(node);
2422                         }
2423                 }
2424         } else {
2425                 /* we convert from int ... */
2426                 if (mode_is_float(tgt_mode)) {
2427                         /* ... to float */
2428                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2429                         if (USE_SSE2(env_cg)) {
2430                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2431                                 set_ia32_ls_mode(res, tgt_mode);
2432                                 if(src_bits == 32) {
2433                                         set_ia32_am_support(res, ia32_am_Source, ia32_am_unary);
2434                                 }
2435                         } else {
2436                                 res = gen_x87_gp_to_fp(node, src_mode);
2437                                 if(get_Conv_strict(node)) {
2438                                         res = create_strict_conv(tgt_mode, res);
2439                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
2440                                                            ia32_get_old_node_name(env_cg, node));
2441                                 }
2442                                 return res;
2443                         }
2444                 } else if(tgt_mode == mode_b) {
2445                         /* mode_b lowering already took care that we only have 0/1 values */
2446                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2447                             src_mode, tgt_mode));
2448                         return new_op;
2449                 } else {
2450                         /* to int */
2451                         if (src_bits == tgt_bits) {
2452                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2453                                     src_mode, tgt_mode));
2454                                 return new_op;
2455                         }
2456
2457                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, new_op);
2458                 }
2459         }
2460
2461         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2462
2463         return res;
2464 }
2465
2466 static
2467 int check_immediate_constraint(long val, char immediate_constraint_type)
2468 {
2469         switch (immediate_constraint_type) {
2470         case 0:
2471                 return 1;
2472         case 'I':
2473                 return val >= 0 && val <= 32;
2474         case 'J':
2475                 return val >= 0 && val <= 63;
2476         case 'K':
2477                 return val >= -128 && val <= 127;
2478         case 'L':
2479                 return val == 0xff || val == 0xffff;
2480         case 'M':
2481                 return val >= 0 && val <= 3;
2482         case 'N':
2483                 return val >= 0 && val <= 255;
2484         case 'O':
2485                 return val >= 0 && val <= 127;
2486         default:
2487                 break;
2488         }
2489         panic("Invalid immediate constraint found");
2490         return 0;
2491 }
2492
2493 static
2494 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2495 {
2496         int          minus         = 0;
2497         tarval      *offset        = NULL;
2498         int          offset_sign   = 0;
2499         long         val = 0;
2500         ir_entity   *symconst_ent  = NULL;
2501         int          symconst_sign = 0;
2502         ir_mode     *mode;
2503         ir_node     *cnst          = NULL;
2504         ir_node     *symconst      = NULL;
2505         ir_node     *res;
2506         ir_graph    *irg;
2507         dbg_info    *dbgi;
2508         ir_node     *block;
2509
2510         mode = get_irn_mode(node);
2511         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2512                 return NULL;
2513         }
2514
2515         if(is_Minus(node)) {
2516                 minus = 1;
2517                 node  = get_Minus_op(node);
2518         }
2519
2520         if(is_Const(node)) {
2521                 cnst        = node;
2522                 symconst    = NULL;
2523                 offset_sign = minus;
2524         } else if(is_SymConst(node)) {
2525                 cnst          = NULL;
2526                 symconst      = node;
2527                 symconst_sign = minus;
2528         } else if(is_Add(node)) {
2529                 ir_node *left  = get_Add_left(node);
2530                 ir_node *right = get_Add_right(node);
2531                 if(is_Const(left) && is_SymConst(right)) {
2532                         cnst          = left;
2533                         symconst      = right;
2534                         symconst_sign = minus;
2535                         offset_sign   = minus;
2536                 } else if(is_SymConst(left) && is_Const(right)) {
2537                         cnst          = right;
2538                         symconst      = left;
2539                         symconst_sign = minus;
2540                         offset_sign   = minus;
2541                 }
2542         } else if(is_Sub(node)) {
2543                 ir_node *left  = get_Sub_left(node);
2544                 ir_node *right = get_Sub_right(node);
2545                 if(is_Const(left) && is_SymConst(right)) {
2546                         cnst          = left;
2547                         symconst      = right;
2548                         symconst_sign = !minus;
2549                         offset_sign   = minus;
2550                 } else if(is_SymConst(left) && is_Const(right)) {
2551                         cnst          = right;
2552                         symconst      = left;
2553                         symconst_sign = minus;
2554                         offset_sign   = !minus;
2555                 }
2556         } else {
2557                 return NULL;
2558         }
2559
2560         if(cnst != NULL) {
2561                 offset = get_Const_tarval(cnst);
2562                 if(tarval_is_long(offset)) {
2563                         val = get_tarval_long(offset);
2564                 } else if(tarval_is_null(offset)) {
2565                         val = 0;
2566                 } else {
2567                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2568                                    "long?\n", cnst);
2569                         return NULL;
2570                 }
2571
2572                 if(!check_immediate_constraint(val, immediate_constraint_type))
2573                         return NULL;
2574         }
2575         if(symconst != NULL) {
2576                 if(immediate_constraint_type != 0) {
2577                         /* we need full 32bits for symconsts */
2578                         return NULL;
2579                 }
2580
2581                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2582                         return NULL;
2583                 symconst_ent = get_SymConst_entity(symconst);
2584         }
2585         if(cnst == NULL && symconst == NULL)
2586                 return NULL;
2587
2588         if(offset_sign && offset != NULL) {
2589                 offset = tarval_neg(offset);
2590         }
2591
2592         irg   = current_ir_graph;
2593         dbgi  = get_irn_dbg_info(node);
2594         block = get_irg_start_block(irg);
2595         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent,
2596                                       symconst_sign, val);
2597         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2598
2599         return res;
2600 }
2601
2602 static
2603 ir_node *create_immediate_or_transform(ir_node *node, char immediate_constraint_type)
2604 {
2605         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2606         if (new_node == NULL) {
2607                 new_node = be_transform_node(node);
2608         }
2609         return new_node;
2610 }
2611
2612 typedef struct constraint_t constraint_t;
2613 struct constraint_t {
2614         int                         is_in;
2615         int                         n_outs;
2616         const arch_register_req_t **out_reqs;
2617
2618         const arch_register_req_t  *req;
2619         unsigned                    immediate_possible;
2620         char                        immediate_type;
2621 };
2622
2623 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2624 {
2625         int                          immediate_possible = 0;
2626         char                         immediate_type     = 0;
2627         unsigned                     limited            = 0;
2628         const arch_register_class_t *cls                = NULL;
2629         ir_graph                    *irg;
2630         struct obstack              *obst;
2631         arch_register_req_t         *req;
2632         unsigned                    *limited_ptr;
2633         int                          p;
2634         int                          same_as = -1;
2635
2636         /* TODO: replace all the asserts with nice error messages */
2637
2638         printf("Constraint: %s\n", c);
2639
2640         while(*c != 0) {
2641                 switch(*c) {
2642                 case ' ':
2643                 case '\t':
2644                 case '\n':
2645                         break;
2646
2647                 case 'a':
2648                         assert(cls == NULL ||
2649                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2650                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2651                         limited |= 1 << REG_EAX;
2652                         break;
2653                 case 'b':
2654                         assert(cls == NULL ||
2655                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2656                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2657                         limited |= 1 << REG_EBX;
2658                         break;
2659                 case 'c':
2660                         assert(cls == NULL ||
2661                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2662                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2663                         limited |= 1 << REG_ECX;
2664                         break;
2665                 case 'd':
2666                         assert(cls == NULL ||
2667                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2668                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2669                         limited |= 1 << REG_EDX;
2670                         break;
2671                 case 'D':
2672                         assert(cls == NULL ||
2673                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2674                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2675                         limited |= 1 << REG_EDI;
2676                         break;
2677                 case 'S':
2678                         assert(cls == NULL ||
2679                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2680                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2681                         limited |= 1 << REG_ESI;
2682                         break;
2683                 case 'Q':
2684                 case 'q': /* q means lower part of the regs only, this makes no
2685                                    * difference to Q for us (we only assigne whole registers) */
2686                         assert(cls == NULL ||
2687                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2688                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2689                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2690                                    1 << REG_EDX;
2691                         break;
2692                 case 'A':
2693                         assert(cls == NULL ||
2694                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2695                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2696                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2697                         break;
2698                 case 'l':
2699                         assert(cls == NULL ||
2700                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2701                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2702                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2703                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2704                                    1 << REG_EBP;
2705                         break;
2706
2707                 case 'R':
2708                 case 'r':
2709                 case 'p':
2710                         assert(cls == NULL);
2711                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2712                         break;
2713
2714                 case 'f':
2715                 case 't':
2716                 case 'u':
2717                         /* TODO: mark values so the x87 simulator knows about t and u */
2718                         assert(cls == NULL);
2719                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2720                         break;
2721
2722                 case 'Y':
2723                 case 'x':
2724                         assert(cls == NULL);
2725                         /* TODO: check that sse2 is supported */
2726                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2727                         break;
2728
2729                 case 'I':
2730                 case 'J':
2731                 case 'K':
2732                 case 'L':
2733                 case 'M':
2734                 case 'N':
2735                 case 'O':
2736                         assert(!immediate_possible);
2737                         immediate_possible = 1;
2738                         immediate_type     = *c;
2739                         break;
2740                 case 'n':
2741                 case 'i':
2742                         assert(!immediate_possible);
2743                         immediate_possible = 1;
2744                         break;
2745
2746                 case 'g':
2747                         assert(!immediate_possible && cls == NULL);
2748                         immediate_possible = 1;
2749                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2750                         break;
2751
2752                 case '0':
2753                 case '1':
2754                 case '2':
2755                 case '3':
2756                 case '4':
2757                 case '5':
2758                 case '6':
2759                 case '7':
2760                 case '8':
2761                 case '9':
2762                         assert(constraint->is_in && "can only specify same constraint "
2763                                "on input");
2764
2765                         sscanf(c, "%d%n", &same_as, &p);
2766                         if(same_as >= 0) {
2767                                 c += p;
2768                                 continue;
2769                         }
2770                         break;
2771
2772                 case 'E': /* no float consts yet */
2773                 case 'F': /* no float consts yet */
2774                 case 's': /* makes no sense on x86 */
2775                 case 'X': /* we can't support that in firm */
2776                 case 'm':
2777                 case 'o':
2778                 case 'V':
2779                 case '<': /* no autodecrement on x86 */
2780                 case '>': /* no autoincrement on x86 */
2781                 case 'C': /* sse constant not supported yet */
2782                 case 'G': /* 80387 constant not supported yet */
2783                 case 'y': /* we don't support mmx registers yet */
2784                 case 'Z': /* not available in 32 bit mode */
2785                 case 'e': /* not available in 32 bit mode */
2786                         assert(0 && "asm constraint not supported");
2787                         break;
2788                 default:
2789                         assert(0 && "unknown asm constraint found");
2790                         break;
2791                 }
2792                 ++c;
2793         }
2794
2795         if(same_as >= 0) {
2796                 const arch_register_req_t *other_constr;
2797
2798                 assert(cls == NULL && "same as and register constraint not supported");
2799                 assert(!immediate_possible && "same as and immediate constraint not "
2800                        "supported");
2801                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2802                        "same_as constraint");
2803
2804                 other_constr         = constraint->out_reqs[same_as];
2805
2806                 req                  = obstack_alloc(obst, sizeof(req[0]));
2807                 req->cls             = other_constr->cls;
2808                 req->type            = arch_register_req_type_should_be_same;
2809                 req->limited         = NULL;
2810                 req->other_same      = pos;
2811                 req->other_different = -1;
2812
2813                 /* switch constraints. This is because in firm we have same_as
2814                  * constraints on the output constraints while in the gcc asm syntax
2815                  * they are specified on the input constraints */
2816                 constraint->req               = other_constr;
2817                 constraint->out_reqs[same_as] = req;
2818                 constraint->immediate_possible = 0;
2819                 return;
2820         }
2821
2822         if(immediate_possible && cls == NULL) {
2823                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2824         }
2825         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2826         assert(cls != NULL);
2827
2828         if(immediate_possible) {
2829                 assert(constraint->is_in
2830                        && "imeediates make no sense for output constraints");
2831         }
2832         /* todo: check types (no float input on 'r' constrainted in and such... */
2833
2834         irg  = current_ir_graph;
2835         obst = get_irg_obstack(irg);
2836
2837         if(limited != 0) {
2838                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2839                 limited_ptr  = (unsigned*) (req+1);
2840         } else {
2841                 req = obstack_alloc(obst, sizeof(req[0]));
2842         }
2843         memset(req, 0, sizeof(req[0]));
2844
2845         if(limited != 0) {
2846                 req->type    = arch_register_req_type_limited;
2847                 *limited_ptr = limited;
2848                 req->limited = limited_ptr;
2849         } else {
2850                 req->type    = arch_register_req_type_normal;
2851         }
2852         req->cls = cls;
2853
2854         constraint->req                = req;
2855         constraint->immediate_possible = immediate_possible;
2856         constraint->immediate_type     = immediate_type;
2857 }
2858
2859 static
2860 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2861                    const char *c)
2862 {
2863         (void) node;
2864         (void) pos;
2865         (void) constraint;
2866         (void) c;
2867         panic("Clobbers not supported yet");
2868 }
2869
2870 ir_node *gen_ASM(ir_node *node)
2871 {
2872         int                   i, arity;
2873         ir_graph             *irg   = current_ir_graph;
2874         ir_node              *block = be_transform_node(get_nodes_block(node));
2875         dbg_info             *dbgi  = get_irn_dbg_info(node);
2876         ir_node             **in;
2877         ir_node              *res;
2878         int                   out_arity;
2879         int                   n_outs;
2880         int                   n_clobbers;
2881         void                 *generic_attr;
2882         ia32_asm_attr_t      *attr;
2883         const arch_register_req_t **out_reqs;
2884         const arch_register_req_t **in_reqs;
2885         struct obstack       *obst;
2886         constraint_t          parsed_constraint;
2887
2888         /* transform inputs */
2889         arity = get_irn_arity(node);
2890         in    = alloca(arity * sizeof(in[0]));
2891         memset(in, 0, arity * sizeof(in[0]));
2892
2893         n_outs     = get_ASM_n_output_constraints(node);
2894         n_clobbers = get_ASM_n_clobbers(node);
2895         out_arity  = n_outs + n_clobbers;
2896
2897         /* construct register constraints */
2898         obst     = get_irg_obstack(irg);
2899         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2900         parsed_constraint.out_reqs = out_reqs;
2901         parsed_constraint.n_outs   = n_outs;
2902         parsed_constraint.is_in    = 0;
2903         for(i = 0; i < out_arity; ++i) {
2904                 const char   *c;
2905
2906                 if(i < n_outs) {
2907                         const ir_asm_constraint *constraint;
2908                         constraint = & get_ASM_output_constraints(node) [i];
2909                         c = get_id_str(constraint->constraint);
2910                         parse_asm_constraint(i, &parsed_constraint, c);
2911                 } else {
2912                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2913                         c = get_id_str(glob_id);
2914                         parse_clobber(node, i, &parsed_constraint, c);
2915                 }
2916                 out_reqs[i] = parsed_constraint.req;
2917         }
2918
2919         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2920         parsed_constraint.is_in = 1;
2921         for(i = 0; i < arity; ++i) {
2922                 const ir_asm_constraint   *constraint;
2923                 ident                     *constr_id;
2924                 const char                *c;
2925
2926                 constraint = & get_ASM_input_constraints(node) [i];
2927                 constr_id  = constraint->constraint;
2928                 c          = get_id_str(constr_id);
2929                 parse_asm_constraint(i, &parsed_constraint, c);
2930                 in_reqs[i] = parsed_constraint.req;
2931
2932                 if(parsed_constraint.immediate_possible) {
2933                         ir_node *pred      = get_irn_n(node, i);
2934                         char     imm_type  = parsed_constraint.immediate_type;
2935                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2936
2937                         if(immediate != NULL) {
2938                                 in[i] = immediate;
2939                         }
2940                 }
2941         }
2942
2943         /* transform inputs */
2944         for(i = 0; i < arity; ++i) {
2945                 ir_node *pred;
2946                 ir_node *transformed;
2947
2948                 if(in[i] != NULL)
2949                         continue;
2950
2951                 pred        = get_irn_n(node, i);
2952                 transformed = be_transform_node(pred);
2953                 in[i]       = transformed;
2954         }
2955
2956         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2957
2958         generic_attr   = get_irn_generic_attr(res);
2959         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
2960         attr->asm_text = get_ASM_text(node);
2961         set_ia32_out_req_all(res, out_reqs);
2962         set_ia32_in_req_all(res, in_reqs);
2963
2964         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2965
2966         return res;
2967 }
2968
2969 /********************************************
2970  *  _                          _
2971  * | |                        | |
2972  * | |__   ___ _ __   ___   __| | ___  ___
2973  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2974  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2975  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2976  *
2977  ********************************************/
2978
2979 static ir_node *gen_be_StackParam(ir_node *node) {
2980         ir_node  *block      = be_transform_node(get_nodes_block(node));
2981         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2982         ir_node   *new_ptr   = be_transform_node(ptr);
2983         ir_node   *new_op    = NULL;
2984         ir_graph  *irg       = current_ir_graph;
2985         dbg_info  *dbgi      = get_irn_dbg_info(node);
2986         ir_node   *nomem     = new_rd_NoMem(current_ir_graph);
2987         ir_entity *ent       = arch_get_frame_entity(env_cg->arch_env, node);
2988         ir_mode   *load_mode = get_irn_mode(node);
2989         ir_node   *noreg     = ia32_new_NoReg_gp(env_cg);
2990         ir_mode   *proj_mode;
2991         long      pn_res;
2992
2993         if (mode_is_float(load_mode)) {
2994                 if (USE_SSE2(env_cg)) {
2995                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2996                         pn_res    = pn_ia32_xLoad_res;
2997                         proj_mode = mode_xmm;
2998                 } else {
2999                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem, load_mode);
3000                         pn_res    = pn_ia32_vfld_res;
3001                         proj_mode = mode_vfp;
3002                 }
3003         } else {
3004                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
3005                 proj_mode = mode_Iu;
3006                 pn_res = pn_ia32_Load_res;
3007         }
3008
3009         set_irn_pinned(new_op, op_pin_state_floats);
3010         set_ia32_frame_ent(new_op, ent);
3011         set_ia32_use_frame(new_op);
3012
3013         set_ia32_op_type(new_op, ia32_AddrModeS);
3014         set_ia32_am_flavour(new_op, ia32_am_B);
3015         set_ia32_ls_mode(new_op, load_mode);
3016         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
3017
3018         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3019
3020         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
3021 }
3022
3023 /**
3024  * Transforms a FrameAddr into an ia32 Add.
3025  */
3026 static ir_node *gen_be_FrameAddr(ir_node *node) {
3027         ir_node  *block  = be_transform_node(get_nodes_block(node));
3028         ir_node  *op     = be_get_FrameAddr_frame(node);
3029         ir_node  *new_op = be_transform_node(op);
3030         ir_graph *irg    = current_ir_graph;
3031         dbg_info *dbgi   = get_irn_dbg_info(node);
3032         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3033         ir_node  *res;
3034
3035         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3036         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
3037         set_ia32_use_frame(res);
3038         set_ia32_am_flavour(res, ia32_am_OB);
3039
3040         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3041
3042         return res;
3043 }
3044
3045 /**
3046  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3047  */
3048 static ir_node *gen_be_Return(ir_node *node) {
3049         ir_graph  *irg     = current_ir_graph;
3050         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3051         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3052         ir_entity *ent     = get_irg_entity(irg);
3053         ir_type   *tp      = get_entity_type(ent);
3054         dbg_info  *dbgi;
3055         ir_node   *block;
3056         ir_type   *res_type;
3057         ir_mode   *mode;
3058         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3059         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3060         ir_node   *noreg;
3061         ir_node   **in;
3062         int       pn_ret_val, pn_ret_mem, arity, i;
3063
3064         assert(ret_val != NULL);
3065         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3066                 return be_duplicate_node(node);
3067         }
3068
3069         res_type = get_method_res_type(tp, 0);
3070
3071         if (! is_Primitive_type(res_type)) {
3072                 return be_duplicate_node(node);
3073         }
3074
3075         mode = get_type_mode(res_type);
3076         if (! mode_is_float(mode)) {
3077                 return be_duplicate_node(node);
3078         }
3079
3080         assert(get_method_n_ress(tp) == 1);
3081
3082         pn_ret_val = get_Proj_proj(ret_val);
3083         pn_ret_mem = get_Proj_proj(ret_mem);
3084
3085         /* get the Barrier */
3086         barrier = get_Proj_pred(ret_val);
3087
3088         /* get result input of the Barrier */
3089         ret_val     = get_irn_n(barrier, pn_ret_val);
3090         new_ret_val = be_transform_node(ret_val);
3091
3092         /* get memory input of the Barrier */
3093         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3094         new_ret_mem = be_transform_node(ret_mem);
3095
3096         frame = get_irg_frame(irg);
3097
3098         dbgi  = get_irn_dbg_info(barrier);
3099         block = be_transform_node(get_nodes_block(barrier));
3100
3101         noreg = ia32_new_NoReg_gp(env_cg);
3102
3103         /* store xmm0 onto stack */
3104         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3105                                              new_ret_val, new_ret_mem);
3106         set_ia32_ls_mode(sse_store, mode);
3107         set_ia32_op_type(sse_store, ia32_AddrModeD);
3108         set_ia32_use_frame(sse_store);
3109         set_ia32_am_flavour(sse_store, ia32_am_B);
3110
3111         /* load into x87 register */
3112         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3113         set_ia32_op_type(fld, ia32_AddrModeS);
3114         set_ia32_use_frame(fld);
3115         set_ia32_am_flavour(fld, ia32_am_B);
3116
3117         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3118         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3119
3120         /* create a new barrier */
3121         arity = get_irn_arity(barrier);
3122         in = alloca(arity * sizeof(in[0]));
3123         for (i = 0; i < arity; ++i) {
3124                 ir_node *new_in;
3125
3126                 if (i == pn_ret_val) {
3127                         new_in = fld;
3128                 } else if (i == pn_ret_mem) {
3129                         new_in = mproj;
3130                 } else {
3131                         ir_node *in = get_irn_n(barrier, i);
3132                         new_in = be_transform_node(in);
3133                 }
3134                 in[i] = new_in;
3135         }
3136
3137         new_barrier = new_ir_node(dbgi, irg, block,
3138                                   get_irn_op(barrier), get_irn_mode(barrier),
3139                                   arity, in);
3140         copy_node_attr(barrier, new_barrier);
3141         be_duplicate_deps(barrier, new_barrier);
3142         be_set_transformed_node(barrier, new_barrier);
3143         mark_irn_visited(barrier);
3144
3145         /* transform normally */
3146         return be_duplicate_node(node);
3147 }
3148
3149 /**
3150  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3151  */
3152 static ir_node *gen_be_AddSP(ir_node *node) {
3153         ir_node  *block  = be_transform_node(get_nodes_block(node));
3154         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3155         ir_node  *new_sz;
3156         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3157         ir_node  *new_sp = be_transform_node(sp);
3158         ir_graph *irg    = current_ir_graph;
3159         dbg_info *dbgi   = get_irn_dbg_info(node);
3160         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3161         ir_node  *nomem  = new_NoMem();
3162         ir_node  *new_op;
3163
3164         new_sz = create_immediate_or_transform(sz, 0);
3165
3166         /* ia32 stack grows in reverse direction, make a SubSP */
3167         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz,
3168                                    nomem);
3169         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3170         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3171
3172         return new_op;
3173 }
3174
3175 /**
3176  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3177  */
3178 static ir_node *gen_be_SubSP(ir_node *node) {
3179         ir_node  *block  = be_transform_node(get_nodes_block(node));
3180         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3181         ir_node  *new_sz;
3182         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3183         ir_node  *new_sp = be_transform_node(sp);
3184         ir_graph *irg    = current_ir_graph;
3185         dbg_info *dbgi   = get_irn_dbg_info(node);
3186         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3187         ir_node  *nomem  = new_NoMem();
3188         ir_node  *new_op;
3189
3190         new_sz = create_immediate_or_transform(sz, 0);
3191
3192         /* ia32 stack grows in reverse direction, make an AddSP */
3193         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3194         set_ia32_am_support(new_op, ia32_am_Source, ia32_am_binary);
3195         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3196
3197         return new_op;
3198 }
3199
3200 /**
3201  * This function just sets the register for the Unknown node
3202  * as this is not done during register allocation because Unknown
3203  * is an "ignore" node.
3204  */
3205 static ir_node *gen_Unknown(ir_node *node) {
3206         ir_mode *mode = get_irn_mode(node);
3207
3208         if (mode_is_float(mode)) {
3209 #if 0
3210                 /* Unknown nodes are buggy in x87 sim, use zero for now... */
3211                 if (USE_SSE2(env_cg))
3212                 else
3213                         return ia32_new_Unknown_vfp(env_cg);
3214 #else
3215                 if (!USE_SSE2(env_cg)) {
3216                         ir_graph *irg   = current_ir_graph;
3217                         dbg_info *dbgi  = get_irn_dbg_info(node);
3218                         ir_node  *block = get_irg_start_block(irg);
3219                         return new_rd_ia32_vfldz(dbgi, irg, block);
3220                 } else {
3221                         return ia32_new_Unknown_xmm(env_cg);
3222                 }
3223 #endif
3224         } else if (mode_needs_gp_reg(mode)) {
3225                 return ia32_new_Unknown_gp(env_cg);
3226         } else {
3227                 assert(0 && "unsupported Unknown-Mode");
3228         }
3229
3230         return NULL;
3231 }
3232
3233 /**
3234  * Change some phi modes
3235  */
3236 static ir_node *gen_Phi(ir_node *node) {
3237         ir_node  *block = be_transform_node(get_nodes_block(node));
3238         ir_graph *irg   = current_ir_graph;
3239         dbg_info *dbgi  = get_irn_dbg_info(node);
3240         ir_mode  *mode  = get_irn_mode(node);
3241         ir_node  *phi;
3242
3243         if(mode_needs_gp_reg(mode)) {
3244                 /* we shouldn't have any 64bit stuff around anymore */
3245                 assert(get_mode_size_bits(mode) <= 32);
3246                 /* all integer operations are on 32bit registers now */
3247                 mode = mode_Iu;
3248         } else if(mode_is_float(mode)) {
3249                 if (USE_SSE2(env_cg)) {
3250                         mode = mode_xmm;
3251                 } else {
3252                         mode = mode_vfp;
3253                 }
3254         }
3255
3256         /* phi nodes allow loops, so we use the old arguments for now
3257          * and fix this later */
3258         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3259         copy_node_attr(node, phi);
3260         be_duplicate_deps(node, phi);
3261
3262         be_set_transformed_node(node, phi);
3263         be_enqueue_preds(node);
3264
3265         return phi;
3266 }
3267
3268 /**
3269  * Transform IJmp
3270  */
3271 static ir_node *gen_IJmp(ir_node *node) {
3272         ir_node  *block    = be_transform_node(get_nodes_block(node));
3273         ir_graph *irg      = current_ir_graph;
3274         dbg_info *dbgi     = get_irn_dbg_info(node);
3275         ir_node  *new_op   = be_transform_node(get_IJmp_target(node));
3276         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
3277         ir_node  *nomem    = new_NoMem();
3278         ir_node  *new_node;
3279
3280         new_node = new_rd_ia32_IJmp(dbgi, irg, block, noreg, noreg, new_op, nomem);
3281         set_ia32_am_support(new_node, ia32_am_Source, ia32_am_unary);
3282
3283         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3284
3285         return new_node;
3286 }
3287
3288
3289 /**********************************************************************
3290  *  _                                _                   _
3291  * | |                              | |                 | |
3292  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3293  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3294  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3295  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3296  *
3297  **********************************************************************/
3298
3299 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3300
3301 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3302                                      ir_node *mem);
3303
3304 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3305                                       ir_node *val, ir_node *mem);
3306
3307 /**
3308  * Transforms a lowered Load into a "real" one.
3309  */
3310 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3311 {
3312         ir_node  *block   = be_transform_node(get_nodes_block(node));
3313         ir_node  *ptr     = get_irn_n(node, 0);
3314         ir_node  *new_ptr = be_transform_node(ptr);
3315         ir_node  *mem     = get_irn_n(node, 1);
3316         ir_node  *new_mem = be_transform_node(mem);
3317         ir_graph *irg     = current_ir_graph;
3318         dbg_info *dbgi    = get_irn_dbg_info(node);
3319         ir_mode  *mode    = get_ia32_ls_mode(node);
3320         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3321         ir_node  *new_op;
3322
3323         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3324
3325         set_ia32_op_type(new_op, ia32_AddrModeS);
3326         set_ia32_am_flavour(new_op, ia32_am_OB);
3327         set_ia32_am_offs_int(new_op, 0);
3328         set_ia32_am_scale(new_op, 1);
3329         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3330         if (is_ia32_am_sc_sign(node))
3331                 set_ia32_am_sc_sign(new_op);
3332         set_ia32_ls_mode(new_op, mode);
3333         if (is_ia32_use_frame(node)) {
3334                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3335                 set_ia32_use_frame(new_op);
3336         }
3337
3338         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3339
3340         return new_op;
3341 }
3342
3343 /**
3344  * Transforms a lowered Store into a "real" one.
3345  */
3346 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3347 {
3348         ir_node  *block   = be_transform_node(get_nodes_block(node));
3349         ir_node  *ptr     = get_irn_n(node, 0);
3350         ir_node  *new_ptr = be_transform_node(ptr);
3351         ir_node  *val     = get_irn_n(node, 1);
3352         ir_node  *new_val = be_transform_node(val);
3353         ir_node  *mem     = get_irn_n(node, 2);
3354         ir_node  *new_mem = be_transform_node(mem);
3355         ir_graph *irg     = current_ir_graph;
3356         dbg_info *dbgi    = get_irn_dbg_info(node);
3357         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3358         ir_mode  *mode    = get_ia32_ls_mode(node);
3359         ir_node  *new_op;
3360         long     am_offs;
3361         ia32_am_flavour_t am_flav = ia32_B;
3362
3363         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3364
3365         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3366                 am_flav |= ia32_O;
3367                 add_ia32_am_offs_int(new_op, am_offs);
3368         }
3369
3370         set_ia32_op_type(new_op, ia32_AddrModeD);
3371         set_ia32_am_flavour(new_op, am_flav);
3372         set_ia32_ls_mode(new_op, mode);
3373         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3374         set_ia32_use_frame(new_op);
3375
3376         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3377
3378         return new_op;
3379 }
3380
3381
3382 /**
3383  * Transforms an ia32_l_XXX into a "real" XXX node
3384  *
3385  * @param env   The transformation environment
3386  * @return the created ia32 XXX node
3387  */
3388 #define GEN_LOWERED_OP(op)                                                \
3389         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3390                 return gen_binop(node, get_binop_left(node),                      \
3391                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3392         }
3393
3394 #define GEN_LOWERED_x87_OP(op)                                                 \
3395         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3396                 ir_node *new_op;                                                       \
3397                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3398                                              get_binop_right(node), new_rd_ia32_##op); \
3399                 return new_op;                                                         \
3400         }
3401
3402 #define GEN_LOWERED_UNOP(op)                                                   \
3403         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3404                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3405         }
3406
3407 #define GEN_LOWERED_SHIFT_OP(l_op, op)                                         \
3408         static ir_node *gen_ia32_##l_op(ir_node *node) {                           \
3409                 return gen_shift_binop(node, get_irn_n(node, 0),                       \
3410                                        get_irn_n(node, 1), new_rd_ia32_##op);          \
3411         }
3412
3413 #define GEN_LOWERED_LOAD(op)                                   \
3414         static ir_node *gen_ia32_l_##op(ir_node *node) {           \
3415                 return gen_lowered_Load(node, new_rd_ia32_##op);       \
3416         }
3417
3418 #define GEN_LOWERED_STORE(op)                                \
3419         static ir_node *gen_ia32_l_##op(ir_node *node) {         \
3420                 return gen_lowered_Store(node, new_rd_ia32_##op);    \
3421         }
3422
3423 GEN_LOWERED_OP(Adc)
3424 GEN_LOWERED_OP(Add)
3425 GEN_LOWERED_OP(Sbb)
3426 GEN_LOWERED_OP(Sub)
3427 GEN_LOWERED_OP(IMul)
3428 GEN_LOWERED_OP(Xor)
3429 GEN_LOWERED_x87_OP(vfprem)
3430 GEN_LOWERED_x87_OP(vfmul)
3431 GEN_LOWERED_x87_OP(vfsub)
3432
3433 GEN_LOWERED_UNOP(Neg)
3434
3435 GEN_LOWERED_LOAD(vfild)
3436 GEN_LOWERED_LOAD(Load)
3437 GEN_LOWERED_STORE(Store)
3438
3439 /**
3440  * Transforms a l_vfist into a "real" vfist node.
3441  *
3442  * @param env   The transformation environment
3443  * @return the created ia32 vfist node
3444  */
3445 static ir_node *gen_ia32_l_vfist(ir_node *node) {
3446         ir_node  *block      = be_transform_node(get_nodes_block(node));
3447         ir_node  *ptr        = get_irn_n(node, 0);
3448         ir_node  *new_ptr    = be_transform_node(ptr);
3449         ir_node  *val        = get_irn_n(node, 1);
3450         ir_node  *new_val    = be_transform_node(val);
3451         ir_node  *mem        = get_irn_n(node, 2);
3452         ir_node  *new_mem    = be_transform_node(mem);
3453         ir_graph *irg        = current_ir_graph;
3454         dbg_info *dbgi       = get_irn_dbg_info(node);
3455         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3456         ir_mode  *mode       = get_ia32_ls_mode(node);
3457         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
3458         ir_node  *new_op;
3459         long     am_offs;
3460         ia32_am_flavour_t am_flav = ia32_B;
3461
3462         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_val,
3463                                    trunc_mode, new_mem);
3464
3465         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3466                 am_flav |= ia32_O;
3467                 add_ia32_am_offs_int(new_op, am_offs);
3468         }
3469
3470         set_ia32_op_type(new_op, ia32_AddrModeD);
3471         set_ia32_am_flavour(new_op, am_flav);
3472         set_ia32_ls_mode(new_op, mode);
3473         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3474         set_ia32_use_frame(new_op);
3475
3476         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3477
3478         return new_op;
3479 }
3480
3481 /**
3482  * Transforms a l_vfdiv into a "real" vfdiv node.
3483  *
3484  * @param env   The transformation environment
3485  * @return the created ia32 vfdiv node
3486  */
3487 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3488         ir_node  *block     = be_transform_node(get_nodes_block(node));
3489         ir_node  *left      = get_binop_left(node);
3490         ir_node  *new_left  = be_transform_node(left);
3491         ir_node  *right     = get_binop_right(node);
3492         ir_node  *new_right = be_transform_node(right);
3493         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3494         ir_graph *irg       = current_ir_graph;
3495         dbg_info *dbgi      = get_irn_dbg_info(node);
3496         ir_node  *fpcw      = get_fpcw();
3497         ir_node  *vfdiv;
3498
3499         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left,
3500                                   new_right, new_NoMem(), fpcw);
3501         clear_ia32_commutative(vfdiv);
3502         set_ia32_am_support(vfdiv, ia32_am_Source, ia32_am_binary);
3503
3504         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3505
3506         return vfdiv;
3507 }
3508
3509 /**
3510  * Transforms a l_MulS into a "real" MulS node.
3511  *
3512  * @param env   The transformation environment
3513  * @return the created ia32 Mul node
3514  */
3515 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3516         ir_node  *block     = be_transform_node(get_nodes_block(node));
3517         ir_node  *left      = get_binop_left(node);
3518         ir_node  *new_left  = be_transform_node(left);
3519         ir_node  *right     = get_binop_right(node);
3520         ir_node  *new_right = be_transform_node(right);
3521         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3522         ir_graph *irg       = current_ir_graph;
3523         dbg_info *dbgi      = get_irn_dbg_info(node);
3524
3525         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3526         /* and then skip the result Proj, because all needed Projs are already there. */
3527         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left,
3528                                         new_right, new_NoMem());
3529         clear_ia32_commutative(muls);
3530         set_ia32_am_support(muls, ia32_am_Source, ia32_am_binary);
3531
3532         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3533
3534         return muls;
3535 }
3536
3537 GEN_LOWERED_SHIFT_OP(l_ShlDep, Shl)
3538 GEN_LOWERED_SHIFT_OP(l_ShrDep, Shr)
3539 GEN_LOWERED_SHIFT_OP(l_Sar,    Sar)
3540 GEN_LOWERED_SHIFT_OP(l_SarDep, Sar)
3541
3542 /**
3543  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3544  * op1 - target to be shifted
3545  * op2 - contains bits to be shifted into target
3546  * op3 - shift count
3547  * Only op3 can be an immediate.
3548  */
3549 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3550                                          ir_node *op2, ir_node *count)
3551 {
3552         ir_node  *block     = be_transform_node(get_nodes_block(node));
3553         ir_node  *new_op1   = be_transform_node(op1);
3554         ir_node  *new_op2   = be_transform_node(op2);
3555         ir_node  *new_op    = NULL;
3556         ir_node  *new_count = be_transform_node(count);
3557         ir_graph *irg       = current_ir_graph;
3558         dbg_info *dbgi      = get_irn_dbg_info(node);
3559         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3560         ir_node  *nomem     = new_NoMem();
3561         ir_node  *imm_op;
3562         tarval   *tv;
3563
3564         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3565
3566         /* Check if immediate optimization is on and */
3567         /* if it's an operation with immediate.      */
3568         imm_op  = (env_cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3569
3570         /* Limit imm_op within range imm8 */
3571         if (imm_op) {
3572                 tv = get_ia32_Immop_tarval(imm_op);
3573
3574                 if (tv) {
3575                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3576                         set_ia32_Immop_tarval(imm_op, tv);
3577                 }
3578                 else {
3579                         imm_op = NULL;
3580                 }
3581         }
3582
3583         /* integer operations */
3584         if (imm_op) {
3585                 /* This is ShiftD with const */
3586                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3587
3588                 if (is_ia32_l_ShlD(node))
3589                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3590                                                   new_op1, new_op2, noreg, nomem);
3591                 else
3592                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3593                                                   new_op1, new_op2, noreg, nomem);
3594                 copy_ia32_Immop_attr(new_op, imm_op);
3595         }
3596         else {
3597                 /* This is a normal ShiftD */
3598                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3599                 if (is_ia32_l_ShlD(node))
3600                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3601                                                   new_op1, new_op2, new_count, nomem);
3602                 else
3603                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3604                                                   new_op1, new_op2, new_count, nomem);
3605         }
3606
3607         /* set AM support */
3608         set_ia32_am_support(new_op, ia32_am_Dest, ia32_am_binary);
3609
3610         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3611
3612         set_ia32_emit_cl(new_op);
3613
3614         return new_op;
3615 }
3616
3617 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3618         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3619                                         get_irn_n(node, 1), get_irn_n(node, 2));
3620 }
3621
3622 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3623         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3624                                         get_irn_n(node, 1), get_irn_n(node, 2));
3625 }
3626
3627 /**
3628  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3629  */
3630 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3631         ir_node         *block   = be_transform_node(get_nodes_block(node));
3632         ir_node         *val     = get_irn_n(node, 1);
3633         ir_node         *new_val = be_transform_node(val);
3634         ia32_code_gen_t *cg      = env_cg;
3635         ir_node         *res     = NULL;
3636         ir_graph        *irg     = current_ir_graph;
3637         dbg_info        *dbgi;
3638         ir_node         *noreg, *new_ptr, *new_mem;
3639         ir_node         *ptr, *mem;
3640
3641         if (USE_SSE2(cg)) {
3642                 return new_val;
3643         }
3644
3645         mem     = get_irn_n(node, 2);
3646         new_mem = be_transform_node(mem);
3647         ptr     = get_irn_n(node, 0);
3648         new_ptr = be_transform_node(ptr);
3649         noreg   = ia32_new_NoReg_gp(cg);
3650         dbgi    = get_irn_dbg_info(node);
3651
3652         /* Store x87 -> MEM */
3653         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem, get_ia32_ls_mode(node));
3654         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3655         set_ia32_use_frame(res);
3656         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3657         set_ia32_am_flavour(res, ia32_B);
3658         set_ia32_op_type(res, ia32_AddrModeD);
3659
3660         /* Load MEM -> SSE */
3661         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3662         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3663         set_ia32_use_frame(res);
3664         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3665         set_ia32_am_flavour(res, ia32_B);
3666         set_ia32_op_type(res, ia32_AddrModeS);
3667         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3668
3669         return res;
3670 }
3671
3672 /**
3673  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3674  */
3675 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3676         ir_node         *block   = be_transform_node(get_nodes_block(node));
3677         ir_node         *val     = get_irn_n(node, 1);
3678         ir_node         *new_val = be_transform_node(val);
3679         ia32_code_gen_t *cg      = env_cg;
3680         ir_graph        *irg     = current_ir_graph;
3681         ir_node         *res     = NULL;
3682         ir_entity       *fent    = get_ia32_frame_ent(node);
3683         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3684         int             offs     = 0;
3685         ir_node         *noreg, *new_ptr, *new_mem;
3686         ir_node         *ptr, *mem;
3687         dbg_info        *dbgi;
3688
3689         if (! USE_SSE2(cg)) {
3690                 /* SSE unit is not used -> skip this node. */
3691                 return new_val;
3692         }
3693
3694         ptr     = get_irn_n(node, 0);
3695         new_ptr = be_transform_node(ptr);
3696         mem     = get_irn_n(node, 2);
3697         new_mem = be_transform_node(mem);
3698         noreg   = ia32_new_NoReg_gp(cg);
3699         dbgi    = get_irn_dbg_info(node);
3700
3701         /* Store SSE -> MEM */
3702         if (is_ia32_xLoad(skip_Proj(new_val))) {
3703                 ir_node *ld = skip_Proj(new_val);
3704
3705                 /* we can vfld the value directly into the fpu */
3706                 fent = get_ia32_frame_ent(ld);
3707                 ptr  = get_irn_n(ld, 0);
3708                 offs = get_ia32_am_offs_int(ld);
3709         } else {
3710                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3711                 set_ia32_frame_ent(res, fent);
3712                 set_ia32_use_frame(res);
3713                 set_ia32_ls_mode(res, lsmode);
3714                 set_ia32_am_flavour(res, ia32_B);
3715                 set_ia32_op_type(res, ia32_AddrModeD);
3716                 mem = res;
3717         }
3718
3719         /* Load MEM -> x87 */
3720         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
3721         set_ia32_frame_ent(res, fent);
3722         set_ia32_use_frame(res);
3723         add_ia32_am_offs_int(res, offs);
3724         set_ia32_am_flavour(res, ia32_B);
3725         set_ia32_op_type(res, ia32_AddrModeS);
3726         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3727
3728         return res;
3729 }
3730
3731 /*********************************************************
3732  *                  _             _      _
3733  *                 (_)           | |    (_)
3734  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3735  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3736  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3737  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3738  *
3739  *********************************************************/
3740
3741 /**
3742  * the BAD transformer.
3743  */
3744 static ir_node *bad_transform(ir_node *node) {
3745         panic("No transform function for %+F available.\n", node);
3746         return NULL;
3747 }
3748
3749 /**
3750  * Transform the Projs of an AddSP.
3751  */
3752 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3753         ir_node  *block    = be_transform_node(get_nodes_block(node));
3754         ir_node  *pred     = get_Proj_pred(node);
3755         ir_node  *new_pred = be_transform_node(pred);
3756         ir_graph *irg      = current_ir_graph;
3757         dbg_info *dbgi     = get_irn_dbg_info(node);
3758         long     proj      = get_Proj_proj(node);
3759
3760         if (proj == pn_be_AddSP_sp) {
3761                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3762                                            pn_ia32_SubSP_stack);
3763                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3764                 return res;
3765         } else if(proj == pn_be_AddSP_res) {
3766                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3767                                    pn_ia32_SubSP_addr);
3768         } else if (proj == pn_be_AddSP_M) {
3769                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3770         }
3771
3772         assert(0);
3773         return new_rd_Unknown(irg, get_irn_mode(node));
3774 }
3775
3776 /**
3777  * Transform the Projs of a SubSP.
3778  */
3779 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3780         ir_node  *block    = be_transform_node(get_nodes_block(node));
3781         ir_node  *pred     = get_Proj_pred(node);
3782         ir_node  *new_pred = be_transform_node(pred);
3783         ir_graph *irg      = current_ir_graph;
3784         dbg_info *dbgi     = get_irn_dbg_info(node);
3785         long     proj      = get_Proj_proj(node);
3786
3787         if (proj == pn_be_SubSP_sp) {
3788                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3789                                            pn_ia32_AddSP_stack);
3790                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3791                 return res;
3792         } else if (proj == pn_be_SubSP_M) {
3793                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3794         }
3795
3796         assert(0);
3797         return new_rd_Unknown(irg, get_irn_mode(node));
3798 }
3799
3800 /**
3801  * Transform and renumber the Projs from a Load.
3802  */
3803 static ir_node *gen_Proj_Load(ir_node *node) {
3804         ir_node  *block    = be_transform_node(get_nodes_block(node));
3805         ir_node  *pred     = get_Proj_pred(node);
3806         ir_node  *new_pred = be_transform_node(pred);
3807         ir_graph *irg      = current_ir_graph;
3808         dbg_info *dbgi     = get_irn_dbg_info(node);
3809         long     proj      = get_Proj_proj(node);
3810
3811         /* renumber the proj */
3812         if (is_ia32_Load(new_pred)) {
3813                 if (proj == pn_Load_res) {
3814                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3815                 } else if (proj == pn_Load_M) {
3816                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3817                 }
3818         } else if(is_ia32_Conv_I2I(new_pred)) {
3819                 set_irn_mode(new_pred, mode_T);
3820                 if (proj == pn_Load_res) {
3821                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, 0);
3822                 } else if (proj == pn_Load_M) {
3823                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
3824                 }
3825         } else if (is_ia32_xLoad(new_pred)) {
3826                 if (proj == pn_Load_res) {
3827                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3828                 } else if (proj == pn_Load_M) {
3829                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3830                 }
3831         } else if (is_ia32_vfld(new_pred)) {
3832                 if (proj == pn_Load_res) {
3833                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3834                 } else if (proj == pn_Load_M) {
3835                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3836                 }
3837         }
3838
3839         assert(0);
3840         return new_rd_Unknown(irg, get_irn_mode(node));
3841 }
3842
3843 /**
3844  * Transform and renumber the Projs from a DivMod like instruction.
3845  */
3846 static ir_node *gen_Proj_DivMod(ir_node *node) {
3847         ir_node  *block    = be_transform_node(get_nodes_block(node));
3848         ir_node  *pred     = get_Proj_pred(node);
3849         ir_node  *new_pred = be_transform_node(pred);
3850         ir_graph *irg      = current_ir_graph;
3851         dbg_info *dbgi     = get_irn_dbg_info(node);
3852         ir_mode  *mode     = get_irn_mode(node);
3853         long     proj      = get_Proj_proj(node);
3854
3855         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3856
3857         switch (get_irn_opcode(pred)) {
3858         case iro_Div:
3859                 switch (proj) {
3860                 case pn_Div_M:
3861                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3862                 case pn_Div_res:
3863                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3864                 default:
3865                         break;
3866                 }
3867                 break;
3868         case iro_Mod:
3869                 switch (proj) {
3870                 case pn_Mod_M:
3871                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3872                 case pn_Mod_res:
3873                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3874                 default:
3875                         break;
3876                 }
3877                 break;
3878         case iro_DivMod:
3879                 switch (proj) {
3880                 case pn_DivMod_M:
3881                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3882                 case pn_DivMod_res_div:
3883                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3884                 case pn_DivMod_res_mod:
3885                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3886                 default:
3887                         break;
3888                 }
3889                 break;
3890         default:
3891                 break;
3892         }
3893
3894         assert(0);
3895         return new_rd_Unknown(irg, mode);
3896 }
3897
3898 /**
3899  * Transform and renumber the Projs from a CopyB.
3900  */
3901 static ir_node *gen_Proj_CopyB(ir_node *node) {
3902         ir_node  *block    = be_transform_node(get_nodes_block(node));
3903         ir_node  *pred     = get_Proj_pred(node);
3904         ir_node  *new_pred = be_transform_node(pred);
3905         ir_graph *irg      = current_ir_graph;
3906         dbg_info *dbgi     = get_irn_dbg_info(node);
3907         ir_mode  *mode     = get_irn_mode(node);
3908         long     proj      = get_Proj_proj(node);
3909
3910         switch(proj) {
3911         case pn_CopyB_M_regular:
3912                 if (is_ia32_CopyB_i(new_pred)) {
3913                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3914                 } else if (is_ia32_CopyB(new_pred)) {
3915                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3916                 }
3917                 break;
3918         default:
3919                 break;
3920         }
3921
3922         assert(0);
3923         return new_rd_Unknown(irg, mode);
3924 }
3925
3926 /**
3927  * Transform and renumber the Projs from a vfdiv.
3928  */
3929 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
3930         ir_node  *block    = be_transform_node(get_nodes_block(node));
3931         ir_node  *pred     = get_Proj_pred(node);
3932         ir_node  *new_pred = be_transform_node(pred);
3933         ir_graph *irg      = current_ir_graph;
3934         dbg_info *dbgi     = get_irn_dbg_info(node);
3935         ir_mode  *mode     = get_irn_mode(node);
3936         long     proj      = get_Proj_proj(node);
3937
3938         switch (proj) {
3939         case pn_ia32_l_vfdiv_M:
3940                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3941         case pn_ia32_l_vfdiv_res:
3942                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3943         default:
3944                 assert(0);
3945         }
3946
3947         return new_rd_Unknown(irg, mode);
3948 }
3949
3950 /**
3951  * Transform and renumber the Projs from a Quot.
3952  */
3953 static ir_node *gen_Proj_Quot(ir_node *node) {
3954         ir_node  *block    = be_transform_node(get_nodes_block(node));
3955         ir_node  *pred     = get_Proj_pred(node);
3956         ir_node  *new_pred = be_transform_node(pred);
3957         ir_graph *irg      = current_ir_graph;
3958         dbg_info *dbgi     = get_irn_dbg_info(node);
3959         ir_mode  *mode     = get_irn_mode(node);
3960         long     proj      = get_Proj_proj(node);
3961
3962         switch(proj) {
3963         case pn_Quot_M:
3964                 if (is_ia32_xDiv(new_pred)) {
3965                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
3966                 } else if (is_ia32_vfdiv(new_pred)) {
3967                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3968                 }
3969                 break;
3970         case pn_Quot_res:
3971                 if (is_ia32_xDiv(new_pred)) {
3972                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
3973                 } else if (is_ia32_vfdiv(new_pred)) {
3974                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3975                 }
3976                 break;
3977         default:
3978                 break;
3979         }
3980
3981         assert(0);
3982         return new_rd_Unknown(irg, mode);
3983 }
3984
3985 /**
3986  * Transform the Thread Local Storage Proj.
3987  */
3988 static ir_node *gen_Proj_tls(ir_node *node) {
3989         ir_node  *block = be_transform_node(get_nodes_block(node));
3990         ir_graph *irg   = current_ir_graph;
3991         dbg_info *dbgi  = NULL;
3992         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
3993
3994         return res;
3995 }
3996
3997 /**
3998  * Transform the Projs from a be_Call.
3999  */
4000 static ir_node *gen_Proj_be_Call(ir_node *node) {
4001         ir_node  *block       = be_transform_node(get_nodes_block(node));
4002         ir_node  *call        = get_Proj_pred(node);
4003         ir_node  *new_call    = be_transform_node(call);
4004         ir_graph *irg         = current_ir_graph;
4005         dbg_info *dbgi        = get_irn_dbg_info(node);
4006         ir_type  *method_type = be_Call_get_type(call);
4007         int       n_res       = get_method_n_ress(method_type);
4008         long      proj        = get_Proj_proj(node);
4009         ir_mode  *mode        = get_irn_mode(node);
4010         ir_node  *sse_load;
4011         const arch_register_class_t *cls;
4012
4013         /* The following is kinda tricky: If we're using SSE, then we have to
4014          * move the result value of the call in floating point registers to an
4015          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4016          * after the call, we have to make sure to correctly make the
4017          * MemProj and the result Proj use these 2 nodes
4018          */
4019         if (proj == pn_be_Call_M_regular) {
4020                 // get new node for result, are we doing the sse load/store hack?
4021                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4022                 ir_node *call_res_new;
4023                 ir_node *call_res_pred = NULL;
4024
4025                 if (call_res != NULL) {
4026                         call_res_new  = be_transform_node(call_res);
4027                         call_res_pred = get_Proj_pred(call_res_new);
4028                 }
4029
4030                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4031                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4032                                            pn_be_Call_M_regular);
4033                 } else {
4034                         assert(is_ia32_xLoad(call_res_pred));
4035                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4036                                            pn_ia32_xLoad_M);
4037                 }
4038         }
4039         if (USE_SSE2(env_cg) && proj >= pn_be_Call_first_res
4040                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)
4041                         && USE_SSE2(env_cg)) {
4042                 ir_node *fstp;
4043                 ir_node *frame = get_irg_frame(irg);
4044                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4045                 //ir_node *p;
4046                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4047                 ir_node *call_res;
4048
4049                 /* in case there is no memory output: create one to serialize the copy
4050                    FPU -> SSE */
4051                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4052                                        pn_be_Call_M_regular);
4053                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4054                                        pn_be_Call_first_res);
4055
4056                 /* store st(0) onto stack */
4057                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_res,
4058                                         call_mem, mode);
4059                 set_ia32_op_type(fstp, ia32_AddrModeD);
4060                 set_ia32_use_frame(fstp);
4061                 set_ia32_am_flavour(fstp, ia32_am_B);
4062
4063                 /* load into SSE register */
4064                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
4065                 set_ia32_ls_mode(sse_load, mode);
4066                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4067                 set_ia32_use_frame(sse_load);
4068                 set_ia32_am_flavour(sse_load, ia32_am_B);
4069
4070                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4071                                        pn_ia32_xLoad_res);
4072
4073 #if 0
4074                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
4075
4076                 /* get a Proj representing a caller save register */
4077                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
4078                 assert(is_Proj(p) && "Proj expected.");
4079
4080                 /* user of the the proj is the Keep */
4081                 p = get_edge_src_irn(get_irn_out_edge_first(p));
4082                 assert(be_is_Keep(p) && "Keep expected.");
4083 #endif
4084
4085                 return sse_load;
4086         }
4087
4088         /* transform call modes */
4089         if (mode_is_data(mode)) {
4090                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4091                 mode = cls->mode;
4092         }
4093
4094         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4095 }
4096
4097 /**
4098  * Transform the Projs from a Cmp.
4099  */
4100 static ir_node *gen_Proj_Cmp(ir_node *node)
4101 {
4102         /* normally Cmps are processed when looking at Cond nodes, but this case
4103          * can happen in complicated Psi conditions */
4104
4105         ir_node  *cmp       = get_Proj_pred(node);
4106         long      pnc       = get_Proj_proj(node);
4107         ir_node  *cmp_left  = get_Cmp_left(cmp);
4108         ir_node  *cmp_right = get_Cmp_right(cmp);
4109         ir_mode  *cmp_mode  = get_irn_mode(cmp_left);
4110         dbg_info *dbgi      = get_irn_dbg_info(cmp);
4111         ir_node  *block     = be_transform_node(get_nodes_block(node));
4112         ir_node  *res;
4113
4114         assert(!mode_is_float(cmp_mode));
4115
4116         if(!mode_is_signed(cmp_mode)) {
4117                 pnc |= ia32_pn_Cmp_Unsigned;
4118         }
4119
4120         res = create_set(pnc, cmp_left, cmp_right, dbgi, block);
4121         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, cmp));
4122
4123         return res;
4124 }
4125
4126 /**
4127  * Transform and potentially renumber Proj nodes.
4128  */
4129 static ir_node *gen_Proj(ir_node *node) {
4130         ir_graph *irg  = current_ir_graph;
4131         dbg_info *dbgi = get_irn_dbg_info(node);
4132         ir_node  *pred = get_Proj_pred(node);
4133         long     proj  = get_Proj_proj(node);
4134
4135         if (is_Store(pred)) {
4136                 if (proj == pn_Store_M) {
4137                         return be_transform_node(pred);
4138                 } else {
4139                         assert(0);
4140                         return new_r_Bad(irg);
4141                 }
4142         } else if (is_Load(pred)) {
4143                 return gen_Proj_Load(node);
4144         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4145                 return gen_Proj_DivMod(node);
4146         } else if (is_CopyB(pred)) {
4147                 return gen_Proj_CopyB(node);
4148         } else if (is_Quot(pred)) {
4149                 return gen_Proj_Quot(node);
4150         } else if (is_ia32_l_vfdiv(pred)) {
4151                 return gen_Proj_l_vfdiv(node);
4152         } else if (be_is_SubSP(pred)) {
4153                 return gen_Proj_be_SubSP(node);
4154         } else if (be_is_AddSP(pred)) {
4155                 return gen_Proj_be_AddSP(node);
4156         } else if (be_is_Call(pred)) {
4157                 return gen_Proj_be_Call(node);
4158         } else if (is_Cmp(pred)) {
4159                 return gen_Proj_Cmp(node);
4160         } else if (get_irn_op(pred) == op_Start) {
4161                 if (proj == pn_Start_X_initial_exec) {
4162                         ir_node *block = get_nodes_block(pred);
4163                         ir_node *jump;
4164
4165                         /* we exchange the ProjX with a jump */
4166                         block = be_transform_node(block);
4167                         jump  = new_rd_Jmp(dbgi, irg, block);
4168                         return jump;
4169                 }
4170                 if (node == be_get_old_anchor(anchor_tls)) {
4171                         return gen_Proj_tls(node);
4172                 }
4173 #ifdef FIRM_EXT_GRS
4174         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4175 #else
4176         } else {
4177 #endif
4178                 ir_node *new_pred = be_transform_node(pred);
4179                 ir_node *block    = be_transform_node(get_nodes_block(node));
4180                 ir_mode *mode     = get_irn_mode(node);
4181                 if (mode_needs_gp_reg(mode)) {
4182                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4183                                                        get_Proj_proj(node));
4184 #ifdef DEBUG_libfirm
4185                         new_proj->node_nr = node->node_nr;
4186 #endif
4187                         return new_proj;
4188                 }
4189         }
4190
4191         return be_duplicate_node(node);
4192 }
4193
4194 /**
4195  * Enters all transform functions into the generic pointer
4196  */
4197 static void register_transformers(void)
4198 {
4199         ir_op *op_Mulh;
4200
4201         /* first clear the generic function pointer for all ops */
4202         clear_irp_opcodes_generic_func();
4203
4204 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4205 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4206
4207         GEN(Add);
4208         GEN(Sub);
4209         GEN(Mul);
4210         GEN(And);
4211         GEN(Or);
4212         GEN(Eor);
4213
4214         GEN(Shl);
4215         GEN(Shr);
4216         GEN(Shrs);
4217         GEN(Rot);
4218
4219         GEN(Quot);
4220
4221         GEN(Div);
4222         GEN(Mod);
4223         GEN(DivMod);
4224
4225         GEN(Minus);
4226         GEN(Conv);
4227         GEN(Abs);
4228         GEN(Not);
4229
4230         GEN(Load);
4231         GEN(Store);
4232         GEN(Cond);
4233
4234         GEN(ASM);
4235         GEN(CopyB);
4236         BAD(Mux);
4237         GEN(Psi);
4238         GEN(Proj);
4239         GEN(Phi);
4240         GEN(IJmp);
4241
4242         /* transform ops from intrinsic lowering */
4243         GEN(ia32_l_Add);
4244         GEN(ia32_l_Adc);
4245         GEN(ia32_l_Sub);
4246         GEN(ia32_l_Sbb);
4247         GEN(ia32_l_Neg);
4248         GEN(ia32_l_Mul);
4249         GEN(ia32_l_Xor);
4250         GEN(ia32_l_IMul);
4251         GEN(ia32_l_ShlDep);
4252         GEN(ia32_l_ShrDep);
4253         GEN(ia32_l_Sar);
4254         GEN(ia32_l_SarDep);
4255         GEN(ia32_l_ShlD);
4256         GEN(ia32_l_ShrD);
4257         GEN(ia32_l_vfdiv);
4258         GEN(ia32_l_vfprem);
4259         GEN(ia32_l_vfmul);
4260         GEN(ia32_l_vfsub);
4261         GEN(ia32_l_vfild);
4262         GEN(ia32_l_Load);
4263         GEN(ia32_l_vfist);
4264         GEN(ia32_l_Store);
4265         GEN(ia32_l_X87toSSE);
4266         GEN(ia32_l_SSEtoX87);
4267
4268         GEN(Const);
4269         GEN(SymConst);
4270
4271         /* we should never see these nodes */
4272         BAD(Raise);
4273         BAD(Sel);
4274         BAD(InstOf);
4275         BAD(Cast);
4276         BAD(Free);
4277         BAD(Tuple);
4278         BAD(Id);
4279         //BAD(Bad);
4280         BAD(Confirm);
4281         BAD(Filter);
4282         BAD(CallBegin);
4283         BAD(EndReg);
4284         BAD(EndExcept);
4285
4286         /* handle generic backend nodes */
4287         GEN(be_FrameAddr);
4288         //GEN(be_Call);
4289         GEN(be_Return);
4290         GEN(be_StackParam);
4291         GEN(be_AddSP);
4292         GEN(be_SubSP);
4293         GEN(be_Copy);
4294
4295         /* set the register for all Unknown nodes */
4296         GEN(Unknown);
4297
4298         op_Mulh = get_op_Mulh();
4299         if (op_Mulh)
4300                 GEN(Mulh);
4301
4302 #undef GEN
4303 #undef BAD
4304 }
4305
4306 /**
4307  * Pre-transform all unknown and noreg nodes.
4308  */
4309 static void ia32_pretransform_node(void *arch_cg) {
4310         ia32_code_gen_t *cg = arch_cg;
4311
4312         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4313         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4314         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4315         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4316         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4317         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4318         get_fpcw();
4319 }
4320
4321 /**
4322  * Walker, checks if all ia32 nodes producing more than one result have
4323  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4324  */
4325 static
4326 void add_missing_keep_walker(ir_node *node, void *data)
4327 {
4328         int              n_outs, i;
4329         unsigned         found_projs = 0;
4330         const ir_edge_t *edge;
4331         ir_mode         *mode = get_irn_mode(node);
4332         ir_node         *last_keep;
4333         (void) data;
4334         if(mode != mode_T)
4335                 return;
4336         if(!is_ia32_irn(node))
4337                 return;
4338
4339         n_outs = get_ia32_n_res(node);
4340         if(n_outs <= 0)
4341                 return;
4342         if(is_ia32_SwitchJmp(node))
4343                 return;
4344
4345         assert(n_outs < (int) sizeof(unsigned) * 8);
4346         foreach_out_edge(node, edge) {
4347                 ir_node *proj = get_edge_src_irn(edge);
4348                 int      pn   = get_Proj_proj(proj);
4349
4350                 assert(pn < n_outs);
4351                 found_projs |= 1 << pn;
4352         }
4353
4354
4355         /* are keeps missing? */
4356         last_keep = NULL;
4357         for(i = 0; i < n_outs; ++i) {
4358                 ir_node                     *block;
4359                 ir_node                     *in[1];
4360                 const arch_register_req_t   *req;
4361                 const arch_register_class_t *class;
4362
4363                 if(found_projs & (1 << i)) {
4364                         continue;
4365                 }
4366
4367                 req   = get_ia32_out_req(node, i);
4368                 class = req->cls;
4369                 if(class == NULL) {
4370                         continue;
4371                 }
4372
4373                 block = get_nodes_block(node);
4374                 in[0] = new_r_Proj(current_ir_graph, block, node,
4375                                    arch_register_class_mode(class), i);
4376                 if(last_keep != NULL) {
4377                         be_Keep_add_node(last_keep, class, in[0]);
4378                 } else {
4379                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4380                 }
4381         }
4382 }
4383
4384 /**
4385  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4386  * and keeps them.
4387  */
4388 static
4389 void add_missing_keeps(ia32_code_gen_t *cg)
4390 {
4391         ir_graph *irg = be_get_birg_irg(cg->birg);
4392         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4393 }
4394
4395 /* do the transformation */
4396 void ia32_transform_graph(ia32_code_gen_t *cg) {
4397         register_transformers();
4398         env_cg = cg;
4399         initial_fpcw = NULL;
4400         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4401         edges_verify(cg->irg);
4402         add_missing_keeps(cg);
4403         edges_verify(cg->irg);
4404 }
4405
4406 void ia32_init_transform(void)
4407 {
4408         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4409 }