nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58
  59 #include "bearch_ia32_t.h"
  60 #include "ia32_nodes_attr.h"
  61 #include "ia32_transform.h"
  62 #include "ia32_new_nodes.h"
  63 #include "ia32_map_regs.h"
  64 #include "ia32_dbg_stat.h"
  65 #include "ia32_optimize.h"
  66 #include "ia32_util.h"
  67 #include "ia32_address_mode.h"
  68
  69 #include "gen_ia32_regalloc_if.h"
  70
  71 #define SFP_SIGN   "0x80000000"
  72 #define DFP_SIGN   "0x8000000000000000"
  73 #define SFP_ABS    "0x7FFFFFFF"
  74 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  75 #define DFP_INTMAX "9223372036854775807"
  76
  77 #define TP_SFP_SIGN "ia32_sfp_sign"
  78 #define TP_DFP_SIGN "ia32_dfp_sign"
  79 #define TP_SFP_ABS  "ia32_sfp_abs"
  80 #define TP_DFP_ABS  "ia32_dfp_abs"
  81 #define TP_INT_MAX  "ia32_int_max"
  82
  83 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  84 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  85 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  86 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  87 #define ENT_INT_MAX  "IA32_INT_MAX"
  88
  89 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  90 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  91
  92 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  93
  94 /** hold the current code generator during transformation */
  95 static ia32_code_gen_t *env_cg       = NULL;
  96 static ir_node         *initial_fpcw = NULL;
  97 static heights_t       *heights      = NULL;
  98 static transform_config_t transform_config;
  99
 100 extern ir_op *get_op_Mulh(void);
 101
 102 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 104         ir_node *op1, ir_node *op2);
 105
 106 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 107         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 108         ir_node *op1, ir_node *op2, ir_node *flags);
 109
 110 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 111         ir_node *block, ir_node *op1, ir_node *op2);
 112
 113 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 114         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 115         ir_node *op);
 116
 117 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 118         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 119
 120 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 121         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 122         ir_node *op1, ir_node *op2, ir_node *fpcw);
 123
 124 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 125         ir_node *block, ir_node *op);
 126
 127 /****************************************************************************************************
 128  *                  _        _                        __                           _   _
 129  *                 | |      | |                      / _|                         | | (_)
 130  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 131  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 132  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 133  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 134  *
 135  ****************************************************************************************************/
 136
 137 static ir_node *try_create_Immediate(ir_node *node,
 138                                      char immediate_constraint_type);
 139
 140 static ir_node *create_immediate_or_transform(ir_node *node,
 141                                               char immediate_constraint_type);
 142
 143 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 144                                 dbg_info *dbgi, ir_node *block,
 145                                 ir_node *op, ir_node *orig_node);
 146
 147 /**
 148  * Return true if a mode can be stored in the GP register set
 149  */
 150 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 151         if(mode == mode_fpcw)
 152                 return 0;
 153         if(get_mode_size_bits(mode) > 32)
 154                 return 0;
 155         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 156 }
 157
 158 /**
 159  * creates a unique ident by adding a number to a tag
 160  *
 161  * @param tag   the tag string, must contain a %d if a number
 162  *              should be added
 163  */
 164 static ident *unique_id(const char *tag)
 165 {
 166         static unsigned id = 0;
 167         char str[256];
 168
 169         snprintf(str, sizeof(str), tag, ++id);
 170         return new_id_from_str(str);
 171 }
 172
 173 /**
 174  * Get a primitive type for a mode.
 175  */
 176 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 177 {
 178         pmap_entry *e = pmap_find(types, mode);
 179         ir_type *res;
 180
 181         if (! e) {
 182                 char buf[64];
 183                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 184                 res = new_type_primitive(new_id_from_str(buf), mode);
 185                 set_type_alignment_bytes(res, 16);
 186                 pmap_insert(types, mode, res);
 187         }
 188         else
 189                 res = e->value;
 190         return res;
 191 }
 192
 193 /**
 194  * Get an atomic entity that is initialized with a tarval
 195  */
 196 static ir_entity *create_float_const_entity(ir_node *cnst)
 197 {
 198         ia32_isa_t *isa = env_cg->isa;
 199         tarval *tv      = get_Const_tarval(cnst);
 200         pmap_entry *e   = pmap_find(isa->tv_ent, tv);
 201         ir_entity *res;
 202         ir_graph *rem;
 203
 204         if (! e) {
 205                 ir_mode *mode = get_irn_mode(cnst);
 206                 ir_type *tp = get_Const_type(cnst);
 207                 if (tp == firm_unknown_type)
 208                         tp = get_prim_type(isa->types, mode);
 209
 210                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 211
 212                 set_entity_ld_ident(res, get_entity_ident(res));
 213                 set_entity_visibility(res, visibility_local);
 214                 set_entity_variability(res, variability_constant);
 215                 set_entity_allocation(res, allocation_static);
 216
 217                  /* we create a new entity here: It's initialization must resist on the
 218                     const code irg */
 219                 rem = current_ir_graph;
 220                 current_ir_graph = get_const_code_irg();
 221                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 222                 current_ir_graph = rem;
 223
 224                 pmap_insert(isa->tv_ent, tv, res);
 225         } else {
 226                 res = e->value;
 227         }
 228
 229         return res;
 230 }
 231
 232 static int is_Const_0(ir_node *node) {
 233         return is_Const(node) && is_Const_null(node);
 234 }
 235
 236 static int is_Const_1(ir_node *node) {
 237         return is_Const(node) && is_Const_one(node);
 238 }
 239
 240 static int is_Const_Minus_1(ir_node *node) {
 241         return is_Const(node) && is_Const_all_one(node);
 242 }
 243
 244 /**
 245  * returns true if constant can be created with a simple float command
 246  */
 247 static int is_simple_x87_Const(ir_node *node)
 248 {
 249         tarval *tv = get_Const_tarval(node);
 250
 251         if(tarval_is_null(tv) || tarval_is_one(tv))
 252                 return 1;
 253
 254         /* TODO: match all the other float constants */
 255         return 0;
 256 }
 257
 258 /**
 259  * Transforms a Const.
 260  */
 261 static ir_node *gen_Const(ir_node *node) {
 262         ir_graph        *irg   = current_ir_graph;
 263         ir_node         *old_block = get_nodes_block(node);
 264         ir_node         *block = be_transform_node(old_block);
 265         dbg_info        *dbgi  = get_irn_dbg_info(node);
 266         ir_mode         *mode  = get_irn_mode(node);
 267
 268         if (mode_is_float(mode)) {
 269                 ir_node   *res   = NULL;
 270                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 271                 ir_node   *nomem = new_NoMem();
 272                 ir_node   *load;
 273                 ir_entity *floatent;
 274
 275                 if (USE_SSE2(env_cg)) {
 276                         if (is_Const_null(node)) {
 277                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 278                                 set_ia32_ls_mode(load, mode);
 279                                 res  = load;
 280                         } else {
 281                                 floatent = create_float_const_entity(node);
 282
 283                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 284                                                                                          mode);
 285                                 set_ia32_op_type(load, ia32_AddrModeS);
 286                                 set_ia32_am_sc(load, floatent);
 287                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 288                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 289                         }
 290                 } else {
 291                         if (is_Const_null(node)) {
 292                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 293                                 res  = load;
 294                         } else if (is_Const_one(node)) {
 295                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 296                                 res  = load;
 297                         } else {
 298                                 floatent = create_float_const_entity(node);
 299
 300                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 301                                 set_ia32_op_type(load, ia32_AddrModeS);
 302                                 set_ia32_am_sc(load, floatent);
 303                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 304                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 305                         }
 306                         set_ia32_ls_mode(load, mode);
 307                 }
 308
 309                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 310
 311                 /* Const Nodes before the initial IncSP are a bad idea, because
 312                  * they could be spilled and we have no SP ready at that point yet.
 313                  * So add a dependency to the initial frame pointer calculation to
 314                  * avoid that situation.
 315                  */
 316                 if (get_irg_start_block(irg) == block) {
 317                         add_irn_dep(load, get_irg_frame(irg));
 318                 }
 319
 320                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 321                 return res;
 322         } else {
 323                 ir_node *cnst;
 324                 tarval  *tv = get_Const_tarval(node);
 325                 long     val;
 326
 327                 tv = tarval_convert_to(tv, mode_Iu);
 328
 329                 if(tv == get_tarval_bad() || tv == get_tarval_undefined()
 330                                 || tv == NULL) {
 331                         panic("couldn't convert constant tarval (%+F)", node);
 332                 }
 333                 val = get_tarval_long(tv);
 334
 335                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 336                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 337
 338                 /* see above */
 339                 if (get_irg_start_block(irg) == block) {
 340                         add_irn_dep(cnst, get_irg_frame(irg));
 341                 }
 342
 343                 return cnst;
 344         }
 345 }
 346
 347 /**
 348  * Transforms a SymConst.
 349  */
 350 static ir_node *gen_SymConst(ir_node *node) {
 351         ir_graph *irg   = current_ir_graph;
 352         ir_node  *old_block = get_nodes_block(node);
 353         ir_node  *block = be_transform_node(old_block);
 354         dbg_info *dbgi  = get_irn_dbg_info(node);
 355         ir_mode  *mode  = get_irn_mode(node);
 356         ir_node  *cnst;
 357
 358         if (mode_is_float(mode)) {
 359                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 360                 ir_node *nomem = new_NoMem();
 361
 362                 if (USE_SSE2(env_cg))
 363                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 364                 else
 365                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 366                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 367                 set_ia32_use_frame(cnst);
 368         } else {
 369                 ir_entity *entity;
 370
 371                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 372                         panic("backend only support symconst_addr_ent (at %+F)", node);
 373                 }
 374                 entity = get_SymConst_entity(node);
 375                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 376         }
 377
 378         /* Const Nodes before the initial IncSP are a bad idea, because
 379          * they could be spilled and we have no SP ready at that point yet
 380          */
 381         if (get_irg_start_block(irg) == block) {
 382                 add_irn_dep(cnst, get_irg_frame(irg));
 383         }
 384
 385         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 386
 387         return cnst;
 388 }
 389
 390 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 391 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 392         static const struct {
 393                 const char *tp_name;
 394                 const char *ent_name;
 395                 const char *cnst_str;
 396                 char mode;
 397                 char align;
 398         } names [ia32_known_const_max] = {
 399                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 400                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 401                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 402                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 403                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 404         };
 405         static ir_entity *ent_cache[ia32_known_const_max];
 406
 407         const char    *tp_name, *ent_name, *cnst_str;
 408         ir_type       *tp;
 409         ir_node       *cnst;
 410         ir_graph      *rem;
 411         ir_entity     *ent;
 412         tarval        *tv;
 413         ir_mode       *mode;
 414
 415         ent_name = names[kct].ent_name;
 416         if (! ent_cache[kct]) {
 417                 tp_name  = names[kct].tp_name;
 418                 cnst_str = names[kct].cnst_str;
 419
 420                 switch (names[kct].mode) {
 421                 case 0:  mode = mode_Iu; break;
 422                 case 1:  mode = mode_Lu; break;
 423                 default: mode = mode_F; break;
 424                 }
 425                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 426                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 427                 /* set the specified alignment */
 428                 set_type_alignment_bytes(tp, names[kct].align);
 429
 430                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 431
 432                 set_entity_ld_ident(ent, get_entity_ident(ent));
 433                 set_entity_visibility(ent, visibility_local);
 434                 set_entity_variability(ent, variability_constant);
 435                 set_entity_allocation(ent, allocation_static);
 436
 437                 /* we create a new entity here: It's initialization must resist on the
 438                     const code irg */
 439                 rem = current_ir_graph;
 440                 current_ir_graph = get_const_code_irg();
 441                 cnst = new_Const(mode, tv);
 442                 current_ir_graph = rem;
 443
 444                 set_atomic_ent_value(ent, cnst);
 445
 446                 /* cache the entry */
 447                 ent_cache[kct] = ent;
 448         }
 449
 450         return ent_cache[kct];
 451 }
 452
 453 #ifndef NDEBUG
 454 /**
 455  * Prints the old node name on cg obst and returns a pointer to it.
 456  */
 457 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 458         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 459
 460         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 461         obstack_1grow(isa->name_obst, 0);
 462         return obstack_finish(isa->name_obst);
 463 }
 464 #endif /* NDEBUG */
 465
 466 int use_source_address_mode(ir_node *block, ir_node *node, ir_node *other)
 467 {
 468         ir_mode *mode = get_irn_mode(node);
 469         ir_node *load;
 470         long     pn;
 471
 472         /* float constants are always available */
 473         if(is_Const(node) && mode_is_float(mode)
 474                         && !is_simple_x87_Const(node) && get_irn_n_edges(node) == 1) {
 475                 return 1;
 476         }
 477
 478         if(!is_Proj(node))
 479                 return 0;
 480         load = get_Proj_pred(node);
 481         pn   = get_Proj_proj(node);
 482         if(!is_Load(load) || pn != pn_Load_res)
 483                 return 0;
 484         if(get_nodes_block(load) != block)
 485                 return 0;
 486         /* we only use address mode if we're the only user of the load */
 487         if(get_irn_n_edges(node) > 1)
 488                 return 0;
 489
 490         if(other != NULL && get_Load_mode(load) != get_irn_mode(other))
 491                 return 0;
 492
 493         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 494         if(other != NULL && get_nodes_block(other) == block
 495                         && heights_reachable_in_block(heights, other, load))
 496                 return 0;
 497
 498         return 1;
 499 }
 500
 501 typedef struct ia32_address_mode_t ia32_address_mode_t;
 502 struct ia32_address_mode_t {
 503         ia32_address_t  addr;
 504         ir_mode        *ls_mode;
 505         ir_node        *mem_proj;
 506         ia32_op_type_t  op_type;
 507         ir_node        *new_op1;
 508         ir_node        *new_op2;
 509         int             commutative;
 510         int             ins_permuted;
 511 };
 512
 513 static void build_address(ia32_address_mode_t *am, ir_node *node)
 514 {
 515         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 516         ia32_address_t *addr     = &am->addr;
 517         ir_node        *load;
 518         ir_node        *ptr;
 519         ir_node        *mem;
 520         ir_node        *new_mem;
 521         ir_node        *base;
 522         ir_node        *index;
 523
 524         if(is_Const(node)) {
 525                 ir_entity *entity  = create_float_const_entity(node);
 526                 addr->base         = noreg_gp;
 527                 addr->index        = noreg_gp;
 528                 addr->mem          = new_NoMem();
 529                 addr->symconst_ent = entity;
 530                 addr->use_frame    = 1;
 531                 am->ls_mode        = get_irn_mode(node);
 532                 return;
 533         }
 534
 535         load         = get_Proj_pred(node);
 536         ptr          = get_Load_ptr(load);
 537         mem          = get_Load_mem(load);
 538         new_mem      = be_transform_node(mem);
 539         am->ls_mode  = get_Load_mode(load);
 540         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 541
 542         /* construct load address */
 543         ia32_create_address_mode(addr, ptr, 0);
 544         base  = addr->base;
 545         index = addr->index;
 546
 547         if(base == NULL) {
 548                 base = noreg_gp;
 549         } else {
 550                 base = be_transform_node(base);
 551         }
 552
 553         if(index == NULL) {
 554                 index = noreg_gp;
 555         } else {
 556                 index = be_transform_node(index);
 557         }
 558
 559         addr->base  = base;
 560         addr->index = index;
 561         addr->mem   = new_mem;
 562 }
 563
 564 static void set_address(ir_node *node, ia32_address_t *addr)
 565 {
 566         set_ia32_am_scale(node, addr->scale);
 567         set_ia32_am_sc(node, addr->symconst_ent);
 568         set_ia32_am_offs_int(node, addr->offset);
 569         if(addr->symconst_sign)
 570                 set_ia32_am_sc_sign(node);
 571         if(addr->use_frame)
 572                 set_ia32_use_frame(node);
 573         set_ia32_frame_ent(node, addr->frame_entity);
 574 }
 575
 576 static void set_am_attributes(ir_node *node, ia32_address_mode_t *am)
 577 {
 578         set_address(node, &am->addr);
 579
 580         set_ia32_op_type(node, am->op_type);
 581         set_ia32_ls_mode(node, am->ls_mode);
 582         if(am->commutative)
 583                 set_ia32_commutative(node);
 584 }
 585
 586 typedef enum {
 587         match_commutative       = 1 << 0,
 588         match_am_and_immediates = 1 << 1,
 589         match_no_am             = 1 << 2,
 590         match_8_bit_am          = 1 << 3,
 591         match_16_bit_am         = 1 << 4,
 592         match_no_immediate      = 1 << 5,
 593         match_force_32bit_op    = 1 << 6
 594 } match_flags_t;
 595
 596 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 597                             ir_node *op1, ir_node *op2, match_flags_t flags)
 598 {
 599         ia32_address_t *addr     = &am->addr;
 600         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 601         ir_node        *new_op1;
 602         ir_node        *new_op2;
 603         ir_mode        *mode = get_irn_mode(op2);
 604         int             use_am;
 605         int             commutative;
 606         int             use_am_and_immediates;
 607         int             use_immediate;
 608         int             mode_bits = get_mode_size_bits(mode);
 609
 610         memset(am, 0, sizeof(am[0]));
 611
 612         commutative           = (flags & match_commutative) != 0;
 613         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 614         use_am                = ! (flags & match_no_am);
 615         use_immediate         = !(flags & match_no_immediate);
 616
 617         assert(op2 != NULL);
 618         assert(!commutative || op1 != NULL);
 619
 620         if(mode_bits == 8 && !(flags & match_8_bit_am)) {
 621                 use_am = 0;
 622         } else if(mode_bits == 16 && !(flags & match_16_bit_am)) {
 623                 use_am = 0;
 624         }
 625
 626         new_op2 = (use_immediate ? try_create_Immediate(op2, 0) : NULL);
 627         if(new_op2 == NULL && use_am && use_source_address_mode(block, op2, op1)) {
 628                 build_address(am, op2);
 629                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 630                 if(mode_is_float(mode)) {
 631                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 632                 } else {
 633                         new_op2 = noreg_gp;
 634                 }
 635                 am->op_type = ia32_AddrModeS;
 636         } else if(commutative && (new_op2 == NULL || use_am_and_immediates) &&
 637                       use_am && use_source_address_mode(block, op1, op2)) {
 638                 ir_node *noreg;
 639                 build_address(am, op1);
 640
 641                 if(mode_is_float(mode)) {
 642                         noreg = ia32_new_NoReg_vfp(env_cg);
 643                 } else {
 644                         noreg = noreg_gp;
 645                 }
 646
 647                 if(new_op2 != NULL) {
 648                         new_op1 = noreg;
 649                 } else {
 650                         new_op1 = be_transform_node(op2);
 651                         new_op2 = noreg;
 652                         am->ins_permuted = 1;
 653                 }
 654                 am->op_type = ia32_AddrModeS;
 655         } else {
 656                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 657                 if(new_op2 == NULL)
 658                         new_op2 = be_transform_node(op2);
 659                 am->op_type = ia32_Normal;
 660                 if(flags & match_force_32bit_op) {
 661                         am->ls_mode = mode_Iu;
 662                 } else {
 663                         am->ls_mode = get_irn_mode(op2);
 664                 }
 665         }
 666         if(addr->base == NULL)
 667                 addr->base = noreg_gp;
 668         if(addr->index == NULL)
 669                 addr->index = noreg_gp;
 670         if(addr->mem == NULL)
 671                 addr->mem = new_NoMem();
 672
 673         am->new_op1     = new_op1;
 674         am->new_op2     = new_op2;
 675         am->commutative = commutative;
 676 }
 677
 678 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 679 {
 680         ir_graph *irg = current_ir_graph;
 681         ir_mode  *mode;
 682         ir_node  *load;
 683
 684         if(am->mem_proj == NULL)
 685                 return node;
 686
 687         /* we have to create a mode_T so the old MemProj can attach to us */
 688         mode = get_irn_mode(node);
 689         load = get_Proj_pred(am->mem_proj);
 690
 691         mark_irn_visited(load);
 692         be_set_transformed_node(load, node);
 693
 694         if(mode != mode_T) {
 695                 set_irn_mode(node, mode_T);
 696                 return new_rd_Proj(NULL, irg, get_nodes_block(node), node, mode, pn_ia32_res);
 697         } else {
 698                 return node;
 699         }
 700 }
 701
 702 /**
 703  * Construct a standard binary operation, set AM and immediate if required.
 704  *
 705  * @param op1   The first operand
 706  * @param op2   The second operand
 707  * @param func  The node constructor function
 708  * @return The constructed ia32 node.
 709  */
 710 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 711                           construct_binop_func *func, match_flags_t flags)
 712 {
 713         ir_node  *block     = get_nodes_block(node);
 714         ir_node  *new_block = be_transform_node(block);
 715         ir_graph *irg       = current_ir_graph;
 716         dbg_info *dbgi      = get_irn_dbg_info(node);
 717         ir_node  *new_node;
 718         ia32_address_mode_t  am;
 719         ia32_address_t      *addr = &am.addr;
 720
 721         flags |= match_force_32bit_op;
 722
 723         match_arguments(&am, block, op1, op2, flags);
 724
 725         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 726                         am.new_op1, am.new_op2);
 727         set_am_attributes(new_node, &am);
 728         /* we can't use source address mode anymore when using immediates */
 729         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 730                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 731         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 732
 733         new_node = fix_mem_proj(new_node, &am);
 734
 735         return new_node;
 736 }
 737
 738 enum {
 739         n_ia32_l_binop_left,
 740         n_ia32_l_binop_right,
 741         n_ia32_l_binop_eflags
 742 };
 743 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,   n_Adc_left)
 744 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,  n_Adc_right)
 745 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags, n_Adc_eflags)
 746 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_left,   n_Sbb_left)
 747 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_right,  n_Sbb_right)
 748 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags, n_Sbb_eflags)
 749
 750 /**
 751  * Construct a binary operation which also consumes the eflags.
 752  *
 753  * @param node  The node to transform
 754  * @param func  The node constructor function
 755  * @param flags The match flags
 756  * @return      The constructor ia32 node
 757  */
 758 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 759                                 match_flags_t flags)
 760 {
 761         ir_node             *src_block  = get_nodes_block(node);
 762         ir_node             *block      = be_transform_node(src_block);
 763         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 764         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 765         ir_node             *eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 766         ir_node             *new_eflags = be_transform_node(eflags);
 767         ir_graph            *irg        = current_ir_graph;
 768         dbg_info            *dbgi       = get_irn_dbg_info(node);
 769         ir_node             *new_node;
 770         ia32_address_mode_t  am;
 771         ia32_address_t      *addr       = &am.addr;
 772
 773         match_arguments(&am, src_block, op1, op2, flags);
 774
 775         new_node = func(dbgi, irg, block, addr->base, addr->index,
 776                                    addr->mem, am.new_op1, am.new_op2, new_eflags);
 777         set_am_attributes(new_node, &am);
 778         /* we can't use source address mode anymore when using immediates */
 779         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 780                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 781         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 782
 783         new_node = fix_mem_proj(new_node, &am);
 784
 785         return new_node;
 786 }
 787
 788 /**
 789  * Construct a standard binary operation, set AM and immediate if required.
 790  *
 791  * @param op1   The first operand
 792  * @param op2   The second operand
 793  * @param func  The node constructor function
 794  * @return The constructed ia32 node.
 795  */
 796 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 797                                     construct_binop_func *func,
 798                                     match_flags_t flags)
 799 {
 800         ir_node  *block     = get_nodes_block(node);
 801         ir_node  *new_block = be_transform_node(block);
 802         dbg_info *dbgi      = get_irn_dbg_info(node);
 803         ir_graph *irg       = current_ir_graph;
 804         ir_node  *new_node;
 805         ia32_address_mode_t  am;
 806         ia32_address_t      *addr = &am.addr;
 807
 808         match_arguments(&am, block, op1, op2, flags);
 809
 810         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 811                         am.new_op1, am.new_op2);
 812         set_am_attributes(new_node, &am);
 813
 814         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 815
 816         new_node = fix_mem_proj(new_node, &am);
 817
 818         return new_node;
 819 }
 820
 821 static ir_node *get_fpcw(void)
 822 {
 823         ir_node *fpcw;
 824         if(initial_fpcw != NULL)
 825                 return initial_fpcw;
 826
 827         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 828                                              &ia32_fp_cw_regs[REG_FPCW]);
 829         initial_fpcw = be_transform_node(fpcw);
 830
 831         return initial_fpcw;
 832 }
 833
 834 /**
 835  * Construct a standard binary operation, set AM and immediate if required.
 836  *
 837  * @param op1   The first operand
 838  * @param op2   The second operand
 839  * @param func  The node constructor function
 840  * @return The constructed ia32 node.
 841  */
 842 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 843                                     construct_binop_float_func *func,
 844                                     match_flags_t flags)
 845 {
 846         ir_graph *irg       = current_ir_graph;
 847         dbg_info *dbgi      = get_irn_dbg_info(node);
 848         ir_node  *block     = get_nodes_block(node);
 849         ir_node  *new_block = be_transform_node(block);
 850         ir_node  *new_node;
 851         ia32_address_mode_t  am;
 852         ia32_address_t      *addr = &am.addr;
 853
 854         match_arguments(&am, block, op1, op2, flags);
 855
 856         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 857                         am.new_op1, am.new_op2, get_fpcw());
 858         set_am_attributes(new_node, &am);
 859
 860         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 861
 862         new_node = fix_mem_proj(new_node, &am);
 863
 864         return new_node;
 865 }
 866
 867 /**
 868  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 869  *
 870  * @param op1   The first operand
 871  * @param op2   The second operand
 872  * @param func  The node constructor function
 873  * @return The constructed ia32 node.
 874  */
 875 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 876                                 construct_shift_func *func)
 877 {
 878         dbg_info *dbgi      = get_irn_dbg_info(node);
 879         ir_graph *irg       = current_ir_graph;
 880         ir_node  *block     = get_nodes_block(node);
 881         ir_node  *new_block = be_transform_node(block);
 882         ir_node  *new_op1   = be_transform_node(op1);
 883         ir_node  *new_op2   = create_immediate_or_transform(op2, 0);
 884         ir_node  *res;
 885
 886         assert(! mode_is_float(get_irn_mode(node))
 887                  && "Shift/Rotate with float not supported");
 888
 889         res = func(dbgi, irg, new_block, new_op1, new_op2);
 890         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
 891
 892         /* lowered shift instruction may have a dependency operand, handle it here */
 893         if (get_irn_arity(node) == 3) {
 894                 /* we have a dependency */
 895                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 896                 add_irn_dep(res, new_dep);
 897         }
 898
 899         return res;
 900 }
 901
 902
 903 /**
 904  * Construct a standard unary operation, set AM and immediate if required.
 905  *
 906  * @param op    The operand
 907  * @param func  The node constructor function
 908  * @return The constructed ia32 node.
 909  */
 910 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 911 {
 912         ir_node  *block    = be_transform_node(get_nodes_block(node));
 913         ir_node  *new_op   = be_transform_node(op);
 914         ir_node  *new_node = NULL;
 915         ir_graph *irg      = current_ir_graph;
 916         dbg_info *dbgi     = get_irn_dbg_info(node);
 917
 918         new_node = func(dbgi, irg, block, new_op);
 919
 920         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 921
 922         return new_node;
 923 }
 924
 925 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
 926                                         ia32_address_t *addr)
 927 {
 928         ir_graph *irg   = current_ir_graph;
 929         ir_node  *base  = addr->base;
 930         ir_node  *index = addr->index;
 931         ir_node  *res;
 932
 933         if(base == NULL) {
 934                 base = ia32_new_NoReg_gp(env_cg);
 935         } else {
 936                 base = be_transform_node(base);
 937         }
 938
 939         if(index == NULL) {
 940                 index = ia32_new_NoReg_gp(env_cg);
 941         } else {
 942                 index = be_transform_node(index);
 943         }
 944
 945         res = new_rd_ia32_Lea(dbgi, irg, block, base, index);
 946         set_address(res, addr);
 947
 948         return res;
 949 }
 950
 951 static int am_has_immediates(const ia32_address_t *addr)
 952 {
 953         return addr->offset != 0 || addr->symconst_ent != NULL
 954                 || addr->frame_entity || addr->use_frame;
 955 }
 956
 957 /**
 958  * Creates an ia32 Add.
 959  *
 960  * @return the created ia32 Add node
 961  */
 962 static ir_node *gen_Add(ir_node *node) {
 963         ir_graph *irg       = current_ir_graph;
 964         dbg_info *dbgi      = get_irn_dbg_info(node);
 965         ir_node  *block     = get_nodes_block(node);
 966         ir_node  *new_block = be_transform_node(block);
 967         ir_node  *op1       = get_Add_left(node);
 968         ir_node  *op2       = get_Add_right(node);
 969         ir_mode  *mode      = get_irn_mode(node);
 970         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
 971         ir_node  *new_node;
 972         ir_node  *new_op1;
 973         ir_node  *add_immediate_op;
 974         ia32_address_t       addr;
 975         ia32_address_mode_t  am;
 976
 977         if (mode_is_float(mode)) {
 978                 if (USE_SSE2(env_cg))
 979                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd, match_commutative);
 980                 else
 981                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd, match_commutative);
 982         }
 983
 984         /**
 985          * Rules for an Add:
 986          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
 987          *   1. Add with immediate -> Lea
 988          *   2. Add with possible source address mode -> Add
 989          *   3. Otherwise -> Lea
 990          */
 991         memset(&addr, 0, sizeof(addr));
 992         ia32_create_address_mode(&addr, node, 1);
 993         add_immediate_op = NULL;
 994         /* a constant? */
 995         if(addr.base == NULL && addr.index == NULL) {
 996                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
 997                                              addr.symconst_sign, addr.offset);
 998                 add_irn_dep(new_node, get_irg_frame(irg));
 999                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1000                 return new_node;
1001         }
1002         /* add with immediate? */
1003         if(addr.index == NULL) {
1004                 add_immediate_op = addr.base;
1005         } else if(addr.base == NULL && addr.scale == 0) {
1006                 add_immediate_op = addr.index;
1007         }
1008
1009         if(add_immediate_op != NULL) {
1010                 if(!am_has_immediates(&addr)) {
1011 #ifdef DEBUG_libfirm
1012                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1013                                            node);
1014 #endif
1015                         return be_transform_node(add_immediate_op);
1016                 }
1017
1018                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1019                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1020                 return new_node;
1021         }
1022
1023         /* test if we can use source address mode */
1024         memset(&am, 0, sizeof(am));
1025         new_op1 = NULL;
1026         if(use_source_address_mode(block, op2, op1)) {
1027                 build_address(&am, op2);
1028                 new_op1 = be_transform_node(op1);
1029         } else if(use_source_address_mode(block, op1, op2)) {
1030                 build_address(&am, op1);
1031                 new_op1 = be_transform_node(op2);
1032         }
1033         /* construct an Add with source address mode */
1034         if(new_op1 != NULL) {
1035                 ia32_address_t *am_addr = &am.addr;
1036                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1037                                          am_addr->index, am_addr->mem, new_op1, noreg);
1038                 set_address(new_node, am_addr);
1039                 set_ia32_op_type(new_node, ia32_AddrModeS);
1040                 set_ia32_ls_mode(new_node, am.ls_mode);
1041                 set_ia32_commutative(new_node);
1042                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1043
1044                 new_node = fix_mem_proj(new_node, &am);
1045
1046                 return new_node;
1047         }
1048
1049         /* otherwise construct a lea */
1050         new_node = create_lea_from_address(dbgi, new_block, &addr);
1051         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1052         return new_node;
1053 }
1054
1055 /**
1056  * Creates an ia32 Mul.
1057  *
1058  * @return the created ia32 Mul node
1059  */
1060 static ir_node *gen_Mul(ir_node *node) {
1061         ir_node *op1  = get_Mul_left(node);
1062         ir_node *op2  = get_Mul_right(node);
1063         ir_mode *mode = get_irn_mode(node);
1064
1065         if (mode_is_float(mode)) {
1066                 if (USE_SSE2(env_cg))
1067                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul, match_commutative);
1068                 else
1069                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul, match_commutative);
1070         }
1071
1072         /*
1073                 for the lower 32bit of the result it doesn't matter whether we use
1074                 signed or unsigned multiplication so we use IMul as it has fewer
1075                 constraints
1076         */
1077         return gen_binop(node, op1, op2, new_rd_ia32_IMul, match_commutative);
1078 }
1079
1080 /**
1081  * Creates an ia32 Mulh.
1082  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1083  * this result while Mul returns the lower 32 bit.
1084  *
1085  * @return the created ia32 Mulh node
1086  */
1087 static ir_node *gen_Mulh(ir_node *node) {
1088         ir_node  *block   = be_transform_node(get_nodes_block(node));
1089         ir_node  *op1     = get_irn_n(node, 0);
1090         ir_node  *new_op1 = be_transform_node(op1);
1091         ir_node  *op2     = get_irn_n(node, 1);
1092         ir_node  *new_op2 = be_transform_node(op2);
1093         ir_graph *irg     = current_ir_graph;
1094         dbg_info *dbgi    = get_irn_dbg_info(node);
1095         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1096         ir_mode  *mode    = get_irn_mode(node);
1097         ir_node  *proj_EDX, *res;
1098
1099         assert(!mode_is_float(mode) && "Mulh with float not supported");
1100         if (mode_is_signed(mode)) {
1101                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_NoMem(),
1102                                           new_op1, new_op2);
1103         } else {
1104                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_NoMem(), new_op1,
1105                                       new_op2);
1106         }
1107
1108         set_ia32_commutative(res);
1109
1110         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_IMul1OP_EDX);
1111
1112         return proj_EDX;
1113 }
1114
1115
1116
1117 /**
1118  * Creates an ia32 And.
1119  *
1120  * @return The created ia32 And node
1121  */
1122 static ir_node *gen_And(ir_node *node) {
1123         ir_node *op1 = get_And_left(node);
1124         ir_node *op2 = get_And_right(node);
1125         assert(! mode_is_float(get_irn_mode(node)));
1126
1127         /* is it a zero extension? */
1128         if (is_Const(op2)) {
1129                 tarval   *tv    = get_Const_tarval(op2);
1130                 long      v     = get_tarval_long(tv);
1131
1132                 if (v == 0xFF || v == 0xFFFF) {
1133                         dbg_info *dbgi   = get_irn_dbg_info(node);
1134                         ir_node  *block  = get_nodes_block(node);
1135                         ir_mode  *src_mode;
1136                         ir_node  *res;
1137
1138                         if(v == 0xFF) {
1139                                 src_mode = mode_Bu;
1140                         } else {
1141                                 assert(v == 0xFFFF);
1142                                 src_mode = mode_Hu;
1143                         }
1144                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1145
1146                         return res;
1147                 }
1148         }
1149
1150         return gen_binop(node, op1, op2, new_rd_ia32_And, match_commutative);
1151 }
1152
1153
1154
1155 /**
1156  * Creates an ia32 Or.
1157  *
1158  * @return The created ia32 Or node
1159  */
1160 static ir_node *gen_Or(ir_node *node) {
1161         ir_node *op1 = get_Or_left(node);
1162         ir_node *op2 = get_Or_right(node);
1163
1164         assert (! mode_is_float(get_irn_mode(node)));
1165         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative);
1166 }
1167
1168
1169
1170 /**
1171  * Creates an ia32 Eor.
1172  *
1173  * @return The created ia32 Eor node
1174  */
1175 static ir_node *gen_Eor(ir_node *node) {
1176         ir_node *op1 = get_Eor_left(node);
1177         ir_node *op2 = get_Eor_right(node);
1178
1179         assert(! mode_is_float(get_irn_mode(node)));
1180         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative);
1181 }
1182
1183
1184 /**
1185  * Creates an ia32 Sub.
1186  *
1187  * @return The created ia32 Sub node
1188  */
1189 static ir_node *gen_Sub(ir_node *node) {
1190         ir_node  *op1  = get_Sub_left(node);
1191         ir_node  *op2  = get_Sub_right(node);
1192         ir_mode  *mode = get_irn_mode(node);
1193
1194         if (mode_is_float(mode)) {
1195                 if (USE_SSE2(env_cg))
1196                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub, 0);
1197                 else
1198                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub, 0);
1199         }
1200
1201         if(is_Const(op2)) {
1202                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1203                            node);
1204         }
1205
1206         return gen_binop(node, op1, op2, new_rd_ia32_Sub, 0);
1207 }
1208
1209 typedef enum { flavour_Div = 1, flavour_Mod, flavour_DivMod } ia32_op_flavour_t;
1210
1211 /**
1212  * Generates an ia32 DivMod with additional infrastructure for the
1213  * register allocator if needed.
1214  *
1215  * @param dividend -no comment- :)
1216  * @param divisor  -no comment- :)
1217  * @param dm_flav  flavour_Div/Mod/DivMod
1218  * @return The created ia32 DivMod node
1219  */
1220 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1221                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1222 {
1223         ir_node  *block        = be_transform_node(get_nodes_block(node));
1224         ir_node  *new_dividend = be_transform_node(dividend);
1225         ir_node  *new_divisor  = be_transform_node(divisor);
1226         ir_graph *irg          = current_ir_graph;
1227         dbg_info *dbgi         = get_irn_dbg_info(node);
1228         ir_mode  *mode         = get_irn_mode(node);
1229         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1230         ir_node  *res, *proj_div, *proj_mod;
1231         ir_node  *sign_extension;
1232         ir_node  *mem, *new_mem;
1233         int       has_exc;
1234
1235         proj_div = proj_mod = NULL;
1236         has_exc  = 0;
1237         switch (dm_flav) {
1238                 case flavour_Div:
1239                         mem  = get_Div_mem(node);
1240                         mode = get_Div_resmode(node);
1241                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1242                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1243                         break;
1244                 case flavour_Mod:
1245                         mem  = get_Mod_mem(node);
1246                         mode = get_Mod_resmode(node);
1247                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1248                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1249                         break;
1250                 case flavour_DivMod:
1251                         mem  = get_DivMod_mem(node);
1252                         mode = get_DivMod_resmode(node);
1253                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1254                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1255                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1256                         break;
1257                 default:
1258                         panic("invalid divmod flavour!");
1259         }
1260         new_mem = be_transform_node(mem);
1261
1262         if (mode_is_signed(mode)) {
1263                 /* in signed mode, we need to sign extend the dividend */
1264                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
1265                 add_irn_dep(produceval, get_irg_frame(irg));
1266                 sign_extension      = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend,
1267                                                        produceval);
1268         } else {
1269                 sign_extension = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, 0);
1270                 set_ia32_flags(sign_extension, get_ia32_flags(sign_extension) | arch_irn_flags_modify_flags);
1271                 add_irn_dep(sign_extension, get_irg_frame(irg));
1272         }
1273
1274         if (mode_is_signed(mode)) {
1275                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_mem,
1276                                        new_dividend, sign_extension, new_divisor);
1277         } else {
1278                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_mem,
1279                                       new_dividend, sign_extension, new_divisor);
1280         }
1281
1282         set_ia32_exc_label(res, has_exc);
1283         set_irn_pinned(res, get_irn_pinned(node));
1284
1285         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1286
1287         return res;
1288 }
1289
1290
1291 /**
1292  * Wrapper for generate_DivMod. Sets flavour_Mod.
1293  *
1294  */
1295 static ir_node *gen_Mod(ir_node *node) {
1296         return generate_DivMod(node, get_Mod_left(node),
1297                                get_Mod_right(node), flavour_Mod);
1298 }
1299
1300 /**
1301  * Wrapper for generate_DivMod. Sets flavour_Div.
1302  *
1303  */
1304 static ir_node *gen_Div(ir_node *node) {
1305         return generate_DivMod(node, get_Div_left(node),
1306                                get_Div_right(node), flavour_Div);
1307 }
1308
1309 /**
1310  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1311  */
1312 static ir_node *gen_DivMod(ir_node *node) {
1313         return generate_DivMod(node, get_DivMod_left(node),
1314                                get_DivMod_right(node), flavour_DivMod);
1315 }
1316
1317
1318
1319 /**
1320  * Creates an ia32 floating Div.
1321  *
1322  * @return The created ia32 xDiv node
1323  */
1324 static ir_node *gen_Quot(ir_node *node)
1325 {
1326         ir_node  *op1     = get_Quot_left(node);
1327         ir_node  *op2     = get_Quot_right(node);
1328
1329         if (USE_SSE2(env_cg)) {
1330                 return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xDiv, 0);
1331         } else {
1332                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, 0);
1333         }
1334 }
1335
1336
1337 /**
1338  * Creates an ia32 Shl.
1339  *
1340  * @return The created ia32 Shl node
1341  */
1342 static ir_node *gen_Shl(ir_node *node) {
1343         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1344                                new_rd_ia32_Shl);
1345 }
1346
1347
1348
1349 /**
1350  * Creates an ia32 Shr.
1351  *
1352  * @return The created ia32 Shr node
1353  */
1354 static ir_node *gen_Shr(ir_node *node) {
1355         return gen_shift_binop(node, get_Shr_left(node),
1356                                get_Shr_right(node), new_rd_ia32_Shr);
1357 }
1358
1359
1360
1361 /**
1362  * Creates an ia32 Sar.
1363  *
1364  * @return The created ia32 Shrs node
1365  */
1366 static ir_node *gen_Shrs(ir_node *node) {
1367         ir_node *left  = get_Shrs_left(node);
1368         ir_node *right = get_Shrs_right(node);
1369         ir_mode *mode  = get_irn_mode(node);
1370         if(is_Const(right) && mode == mode_Is) {
1371                 tarval *tv = get_Const_tarval(right);
1372                 long val = get_tarval_long(tv);
1373                 if(val == 31) {
1374                         /* this is a sign extension */
1375                         ir_graph *irg    = current_ir_graph;
1376                         dbg_info *dbgi   = get_irn_dbg_info(node);
1377                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1378                         ir_node  *op     = left;
1379                         ir_node  *new_op = be_transform_node(op);
1380                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1381                         add_irn_dep(pval, get_irg_frame(irg));
1382
1383                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1384                 }
1385         }
1386
1387         /* 8 or 16 bit sign extension? */
1388         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1389                 ir_node *shl_left  = get_Shl_left(left);
1390                 ir_node *shl_right = get_Shl_right(left);
1391                 if(is_Const(shl_right)) {
1392                         tarval *tv1 = get_Const_tarval(right);
1393                         tarval *tv2 = get_Const_tarval(shl_right);
1394                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1395                                 long val = get_tarval_long(tv1);
1396                                 if(val == 16 || val == 24) {
1397                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1398                                         ir_node  *block  = get_nodes_block(node);
1399                                         ir_mode  *src_mode;
1400                                         ir_node  *res;
1401
1402                                         if(val == 24) {
1403                                                 src_mode = mode_Bs;
1404                                         } else {
1405                                                 assert(val == 16);
1406                                                 src_mode = mode_Hs;
1407                                         }
1408                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1409                                                               shl_left, node);
1410
1411                                         return res;
1412                                 }
1413                         }
1414                 }
1415         }
1416
1417         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1418 }
1419
1420
1421
1422 /**
1423  * Creates an ia32 RotL.
1424  *
1425  * @param op1   The first operator
1426  * @param op2   The second operator
1427  * @return The created ia32 RotL node
1428  */
1429 static ir_node *gen_RotL(ir_node *node,
1430                          ir_node *op1, ir_node *op2) {
1431         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1432 }
1433
1434
1435
1436 /**
1437  * Creates an ia32 RotR.
1438  * NOTE: There is no RotR with immediate because this would always be a RotL
1439  *       "imm-mode_size_bits" which can be pre-calculated.
1440  *
1441  * @param op1   The first operator
1442  * @param op2   The second operator
1443  * @return The created ia32 RotR node
1444  */
1445 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1446                          ir_node *op2) {
1447         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1448 }
1449
1450
1451
1452 /**
1453  * Creates an ia32 RotR or RotL (depending on the found pattern).
1454  *
1455  * @return The created ia32 RotL or RotR node
1456  */
1457 static ir_node *gen_Rot(ir_node *node) {
1458         ir_node *rotate = NULL;
1459         ir_node *op1    = get_Rot_left(node);
1460         ir_node *op2    = get_Rot_right(node);
1461
1462         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1463                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1464                  that means we can create a RotR instead of an Add and a RotL */
1465
1466         if (get_irn_op(op2) == op_Add) {
1467                 ir_node *add = op2;
1468                 ir_node *left = get_Add_left(add);
1469                 ir_node *right = get_Add_right(add);
1470                 if (is_Const(right)) {
1471                         tarval  *tv   = get_Const_tarval(right);
1472                         ir_mode *mode = get_irn_mode(node);
1473                         long     bits = get_mode_size_bits(mode);
1474
1475                         if (get_irn_op(left) == op_Minus &&
1476                                         tarval_is_long(tv)       &&
1477                                         get_tarval_long(tv) == bits)
1478                         {
1479                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1480                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1481                         }
1482                 }
1483         }
1484
1485         if (rotate == NULL) {
1486                 rotate = gen_RotL(node, op1, op2);
1487         }
1488
1489         return rotate;
1490 }
1491
1492
1493
1494 /**
1495  * Transforms a Minus node.
1496  *
1497  * @return The created ia32 Minus node
1498  */
1499 static ir_node *gen_Minus(ir_node *node)
1500 {
1501         ir_node   *op    = get_Minus_op(node);
1502         ir_node   *block = be_transform_node(get_nodes_block(node));
1503         ir_graph  *irg   = current_ir_graph;
1504         dbg_info  *dbgi  = get_irn_dbg_info(node);
1505         ir_mode   *mode  = get_irn_mode(node);
1506         ir_entity *ent;
1507         ir_node   *res;
1508         int       size;
1509
1510         if (mode_is_float(mode)) {
1511                 ir_node *new_op = be_transform_node(op);
1512                 if (USE_SSE2(env_cg)) {
1513                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1514                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1515                         ir_node *nomem     = new_rd_NoMem(irg);
1516
1517                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, nomem,
1518                                                new_op, noreg_xmm);
1519
1520                         size = get_mode_size_bits(mode);
1521                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1522
1523                         set_ia32_am_sc(res, ent);
1524                         set_ia32_op_type(res, ia32_AddrModeS);
1525                         set_ia32_ls_mode(res, mode);
1526                 } else {
1527                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1528                 }
1529         } else {
1530                 res = gen_unop(node, op, new_rd_ia32_Neg);
1531         }
1532
1533         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1534
1535         return res;
1536 }
1537
1538 /**
1539  * Transforms a Not node.
1540  *
1541  * @return The created ia32 Not node
1542  */
1543 static ir_node *gen_Not(ir_node *node) {
1544         ir_node *op   = get_Not_op(node);
1545         ir_mode *mode = get_irn_mode(node);
1546
1547         assert(mode != mode_b); /* should be lowered already */
1548
1549         assert (! mode_is_float(get_irn_mode(node)));
1550         return gen_unop(node, op, new_rd_ia32_Not);
1551 }
1552
1553
1554
1555 /**
1556  * Transforms an Abs node.
1557  *
1558  * @return The created ia32 Abs node
1559  */
1560 static ir_node *gen_Abs(ir_node *node)
1561 {
1562         ir_node   *block    = be_transform_node(get_nodes_block(node));
1563         ir_node   *op       = get_Abs_op(node);
1564         ir_node   *new_op   = be_transform_node(op);
1565         ir_graph  *irg      = current_ir_graph;
1566         dbg_info  *dbgi     = get_irn_dbg_info(node);
1567         ir_mode   *mode     = get_irn_mode(node);
1568         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1569         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1570         ir_node   *nomem    = new_NoMem();
1571         ir_node   *res;
1572         int       size;
1573         ir_entity *ent;
1574
1575         if (mode_is_float(mode)) {
1576                 if (USE_SSE2(env_cg)) {
1577                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, nomem, new_op, noreg_fp);
1578
1579                         size = get_mode_size_bits(mode);
1580                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1581
1582                         set_ia32_am_sc(res, ent);
1583
1584                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1585
1586                         set_ia32_op_type(res, ia32_AddrModeS);
1587                         set_ia32_ls_mode(res, mode);
1588                 } else {
1589                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1590                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1591                 }
1592         } else {
1593                 ir_node *xor;
1594                 ir_node *pval           = new_rd_ia32_ProduceVal(dbgi, irg, block);
1595                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op,
1596                                                            pval);
1597
1598                 add_irn_dep(pval, get_irg_frame(irg));
1599                 SET_IA32_ORIG_NODE(sign_extension,
1600                                    ia32_get_old_node_name(env_cg, node));
1601
1602                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, nomem, new_op,
1603                                       sign_extension);
1604                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1605
1606                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, nomem, xor,
1607                                       sign_extension);
1608                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1609         }
1610
1611         return res;
1612 }
1613
1614 /**
1615  * Transforms a Load.
1616  *
1617  * @return the created ia32 Load node
1618  */
1619 static ir_node *gen_Load(ir_node *node) {
1620         ir_node  *old_block = get_nodes_block(node);
1621         ir_node  *block   = be_transform_node(old_block);
1622         ir_node  *ptr     = get_Load_ptr(node);
1623         ir_node  *mem     = get_Load_mem(node);
1624         ir_node  *new_mem = be_transform_node(mem);
1625         ir_node  *base;
1626         ir_node  *index;
1627         ir_graph *irg     = current_ir_graph;
1628         dbg_info *dbgi    = get_irn_dbg_info(node);
1629         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1630         ir_mode  *mode    = get_Load_mode(node);
1631         ir_mode  *res_mode;
1632         ir_node  *new_op;
1633         ia32_address_t addr;
1634
1635         /* construct load address */
1636         memset(&addr, 0, sizeof(addr));
1637         ia32_create_address_mode(&addr, ptr, 0);
1638         base  = addr.base;
1639         index = addr.index;
1640
1641         if(base == NULL) {
1642                 base = noreg;
1643         } else {
1644                 base = be_transform_node(base);
1645         }
1646
1647         if(index == NULL) {
1648                 index = noreg;
1649         } else {
1650                 index = be_transform_node(index);
1651         }
1652
1653         if (mode_is_float(mode)) {
1654                 if (USE_SSE2(env_cg)) {
1655                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1656                                                     mode);
1657                         res_mode = mode_xmm;
1658                 } else {
1659                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1660                                                     mode);
1661                         res_mode = mode_vfp;
1662                 }
1663         } else {
1664                 if(mode == mode_b)
1665                         mode = mode_Iu;
1666
1667                 /* create a conv node with address mode for smaller modes */
1668                 if(get_mode_size_bits(mode) < 32) {
1669                         new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1670                                                       new_mem, noreg, mode);
1671                 } else {
1672                         new_op = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1673                 }
1674                 res_mode = mode_Iu;
1675         }
1676
1677         set_irn_pinned(new_op, get_irn_pinned(node));
1678         set_ia32_op_type(new_op, ia32_AddrModeS);
1679         set_ia32_ls_mode(new_op, mode);
1680         set_address(new_op, &addr);
1681
1682         /* make sure we are scheduled behind the initial IncSP/Barrier
1683          * to avoid spills being placed before it
1684          */
1685         if (block == get_irg_start_block(irg)) {
1686                 add_irn_dep(new_op, get_irg_frame(irg));
1687         }
1688
1689         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1690         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1691
1692         return new_op;
1693 }
1694
1695 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1696                        ir_node *ptr, ir_mode *mode, ir_node *other)
1697 {
1698         ir_node *load;
1699
1700         if(!is_Proj(node))
1701                 return 0;
1702
1703         /* we only use address mode if we're the only user of the load */
1704         if(get_irn_n_edges(node) > 1)
1705                 return 0;
1706
1707         load = get_Proj_pred(node);
1708         if(!is_Load(load))
1709                 return 0;
1710         if(get_nodes_block(load) != block)
1711                 return 0;
1712
1713         /* Store should be attached to the load */
1714         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1715                 return 0;
1716         /* store should have the same pointer as the load */
1717         if(get_Load_ptr(load) != ptr)
1718                 return 0;
1719
1720         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1721         if(other != NULL && get_nodes_block(other) == block
1722                         && heights_reachable_in_block(heights, other, load))
1723                 return 0;
1724
1725         assert(get_Load_mode(load) == mode);
1726
1727         return 1;
1728 }
1729
1730 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
1731                               ir_node *mem, ir_node *ptr, ir_mode *mode,
1732                               construct_binop_dest_func *func,
1733                               construct_binop_dest_func *func8bit,
1734                               int commutative)
1735 {
1736         ir_node *src_block = get_nodes_block(node);
1737         ir_node *block;
1738         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1739         ir_graph *irg      = current_ir_graph;
1740         dbg_info *dbgi;
1741         ir_node *new_node;
1742         ir_node *new_op;
1743         ia32_address_mode_t  am;
1744         ia32_address_t *addr = &am.addr;
1745         memset(&am, 0, sizeof(am));
1746
1747         if(use_dest_am(src_block, op1, mem, ptr, mode, op2)) {
1748                 build_address(&am, op1);
1749                 new_op = create_immediate_or_transform(op2, 0);
1750         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, mode, op1)) {
1751                 build_address(&am, op2);
1752                 new_op = create_immediate_or_transform(op1, 0);
1753         } else {
1754                 return NULL;
1755         }
1756
1757         if(addr->base == NULL)
1758                 addr->base = noreg_gp;
1759         if(addr->index == NULL)
1760                 addr->index = noreg_gp;
1761         if(addr->mem == NULL)
1762                 addr->mem = new_NoMem();
1763
1764         dbgi     = get_irn_dbg_info(node);
1765         block    = be_transform_node(src_block);
1766         if(get_mode_size_bits(mode) == 8) {
1767                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
1768                                     addr->mem, new_op);
1769         } else {
1770                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
1771                                 new_op);
1772         }
1773         set_address(new_node, addr);
1774         set_ia32_op_type(new_node, ia32_AddrModeD);
1775         set_ia32_ls_mode(new_node, mode);
1776         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1777
1778         return new_node;
1779 }
1780
1781 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
1782                              ir_node *ptr, ir_mode *mode,
1783                              construct_unop_dest_func *func)
1784 {
1785         ir_node *src_block = get_nodes_block(node);
1786         ir_node *block;
1787         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1788         ir_graph *irg      = current_ir_graph;
1789         dbg_info *dbgi;
1790         ir_node *new_node;
1791         ia32_address_mode_t  am;
1792         ia32_address_t *addr = &am.addr;
1793         memset(&am, 0, sizeof(am));
1794
1795         if(!use_dest_am(src_block, op, mem, ptr, mode, NULL))
1796                 return NULL;
1797
1798         build_address(&am, op);
1799
1800         if(addr->base == NULL)
1801                 addr->base = noreg_gp;
1802         if(addr->index == NULL)
1803                 addr->index = noreg_gp;
1804         if(addr->mem == NULL)
1805                 addr->mem = new_NoMem();
1806
1807         dbgi     = get_irn_dbg_info(node);
1808         block    = be_transform_node(src_block);
1809         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
1810         set_address(new_node, addr);
1811         set_ia32_op_type(new_node, ia32_AddrModeD);
1812         set_ia32_ls_mode(new_node, mode);
1813         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1814
1815         return new_node;
1816 }
1817
1818 static ir_node *try_create_dest_am(ir_node *node) {
1819         ir_node  *val    = get_Store_value(node);
1820         ir_node  *mem    = get_Store_mem(node);
1821         ir_node  *ptr    = get_Store_ptr(node);
1822         ir_mode  *mode   = get_irn_mode(val);
1823         ir_node  *op1;
1824         ir_node  *op2;
1825         ir_node  *new_node;
1826
1827         /* handle only GP modes for now... */
1828         if(!mode_needs_gp_reg(mode))
1829                 return NULL;
1830
1831         /* store must be the only user of the val node */
1832         if(get_irn_n_edges(val) > 1)
1833                 return NULL;
1834
1835         switch(get_irn_opcode(val)) {
1836         case iro_Add:
1837                 op1      = get_Add_left(val);
1838                 op2      = get_Add_right(val);
1839                 if(is_Const_1(op2)) {
1840                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1841                                                 new_rd_ia32_IncMem);
1842                         break;
1843                 } else if(is_Const_Minus_1(op2)) {
1844                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1845                                                 new_rd_ia32_DecMem);
1846                         break;
1847                 }
1848                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1849                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit, 1);
1850                 break;
1851         case iro_Sub:
1852                 op1      = get_Sub_left(val);
1853                 op2      = get_Sub_right(val);
1854                 if(is_Const(op2)) {
1855                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
1856                                    "found\n");
1857                 }
1858                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1859                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit, 0);
1860                 break;
1861         case iro_And:
1862                 op1      = get_And_left(val);
1863                 op2      = get_And_right(val);
1864                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1865                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit, 1);
1866                 break;
1867         case iro_Or:
1868                 op1      = get_Or_left(val);
1869                 op2      = get_Or_right(val);
1870                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1871                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit, 1);
1872                 break;
1873         case iro_Eor:
1874                 op1      = get_Eor_left(val);
1875                 op2      = get_Eor_right(val);
1876                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1877                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit, 1);
1878                 break;
1879         case iro_Shl:
1880                 op1      = get_Shl_left(val);
1881                 op2      = get_Shl_right(val);
1882                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1883                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem, 0);
1884                 break;
1885         case iro_Shr:
1886                 op1      = get_Shr_left(val);
1887                 op2      = get_Shr_right(val);
1888                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1889                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem, 0);
1890                 break;
1891         case iro_Shrs:
1892                 op1      = get_Shrs_left(val);
1893                 op2      = get_Shrs_right(val);
1894                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1895                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem, 0);
1896                 break;
1897         case iro_Rot:
1898                 op1      = get_Rot_left(val);
1899                 op2      = get_Rot_right(val);
1900                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1901                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem, 0);
1902                 break;
1903         /* TODO: match ROR patterns... */
1904         case iro_Minus:
1905                 op1      = get_Minus_op(val);
1906                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
1907                 break;
1908         case iro_Not:
1909                 /* should be lowered already */
1910                 assert(mode != mode_b);
1911                 op1      = get_Not_op(val);
1912                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
1913                 break;
1914         default:
1915                 return NULL;
1916         }
1917
1918         return new_node;
1919 }
1920
1921 /**
1922  * Transforms a Store.
1923  *
1924  * @return the created ia32 Store node
1925  */
1926 static ir_node *gen_Store(ir_node *node) {
1927         ir_node  *block   = be_transform_node(get_nodes_block(node));
1928         ir_node  *ptr     = get_Store_ptr(node);
1929         ir_node  *base;
1930         ir_node  *index;
1931         ir_node  *val     = get_Store_value(node);
1932         ir_node  *new_val;
1933         ir_node  *mem     = get_Store_mem(node);
1934         ir_node  *new_mem = be_transform_node(mem);
1935         ir_graph *irg     = current_ir_graph;
1936         dbg_info *dbgi    = get_irn_dbg_info(node);
1937         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1938         ir_mode  *mode    = get_irn_mode(val);
1939         ir_node  *new_op;
1940         ia32_address_t addr;
1941
1942         /* check for destination address mode */
1943         new_op = try_create_dest_am(node);
1944         if(new_op != NULL)
1945                 return new_op;
1946
1947         /* construct store address */
1948         memset(&addr, 0, sizeof(addr));
1949         ia32_create_address_mode(&addr, ptr, 0);
1950         base  = addr.base;
1951         index = addr.index;
1952
1953         if(base == NULL) {
1954                 base = noreg;
1955         } else {
1956                 base = be_transform_node(base);
1957         }
1958
1959         if(index == NULL) {
1960                 index = noreg;
1961         } else {
1962                 index = be_transform_node(index);
1963         }
1964
1965         if (mode_is_float(mode)) {
1966                 new_val = be_transform_node(val);
1967                 if (USE_SSE2(env_cg)) {
1968                         new_op = new_rd_ia32_xStore(dbgi, irg, block, base, index, new_mem,
1969                                                     new_val);
1970                 } else {
1971                         new_op = new_rd_ia32_vfst(dbgi, irg, block, base, index, new_mem, new_val,
1972                                                   mode);
1973                 }
1974         } else {
1975                 new_val = create_immediate_or_transform(val, 0);
1976                 if(mode == mode_b)
1977                         mode = mode_Iu;
1978
1979                 if (get_mode_size_bits(mode) == 8) {
1980                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, base, index, new_mem,
1981                                                        new_val);
1982                 } else {
1983                         new_op = new_rd_ia32_Store(dbgi, irg, block, base, index, new_mem,
1984                                                    new_val);
1985                 }
1986         }
1987
1988         set_irn_pinned(new_op, get_irn_pinned(node));
1989         set_ia32_op_type(new_op, ia32_AddrModeD);
1990         set_ia32_ls_mode(new_op, mode);
1991
1992         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1993         set_address(new_op, &addr);
1994         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1995
1996         return new_op;
1997 }
1998
1999 static ir_node *create_Switch(ir_node *node)
2000 {
2001         ir_graph *irg     = current_ir_graph;
2002         dbg_info *dbgi    = get_irn_dbg_info(node);
2003         ir_node  *block   = be_transform_node(get_nodes_block(node));
2004         ir_node  *sel     = get_Cond_selector(node);
2005         ir_node  *new_sel = be_transform_node(sel);
2006         ir_node  *res;
2007         int switch_min    = INT_MAX;
2008         const ir_edge_t *edge;
2009
2010         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2011
2012         /* determine the smallest switch case value */
2013         foreach_out_edge(node, edge) {
2014                 ir_node *proj = get_edge_src_irn(edge);
2015                 int      pn   = get_Proj_proj(proj);
2016                 if(pn < switch_min)
2017                         switch_min = pn;
2018         }
2019
2020         if (switch_min != 0) {
2021                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2022
2023                 /* if smallest switch case is not 0 we need an additional sub */
2024                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2025                 add_ia32_am_offs_int(new_sel, -switch_min);
2026                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2027
2028                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2029         }
2030
2031         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
2032         set_ia32_pncode(res, get_Cond_defaultProj(node));
2033
2034         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2035
2036         return res;
2037 }
2038
2039 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
2040 {
2041         ir_graph *irg = current_ir_graph;
2042         ir_node  *flags;
2043         ir_node  *new_op;
2044         ir_node  *noreg;
2045         ir_node  *nomem;
2046         ir_node  *new_block;
2047         dbg_info *dbgi;
2048
2049         /* we have a Cmp as input */
2050         if(is_Proj(node)) {
2051                 ir_node *pred = get_Proj_pred(node);
2052                 if(is_Cmp(pred)) {
2053                         flags    = be_transform_node(pred);
2054                         *pnc_out = get_Proj_proj(node);
2055                         return flags;
2056                 }
2057         }
2058
2059         /* a mode_b value, we have to compare it against 0 */
2060         dbgi      = get_irn_dbg_info(node);
2061         new_block = be_transform_node(get_nodes_block(node));
2062         new_op    = be_transform_node(node);
2063         noreg     = ia32_new_NoReg_gp(env_cg);
2064         nomem     = new_NoMem();
2065         flags     = new_rd_ia32_Test(dbgi, irg, new_block, noreg, noreg, nomem,
2066                                      new_op, new_op, 0, 0);
2067         *pnc_out  = pn_Cmp_Lg;
2068         return flags;
2069 }
2070
2071 static ir_node *gen_Cond(ir_node *node) {
2072         ir_node  *block     = get_nodes_block(node);
2073         ir_node  *new_block = be_transform_node(block);
2074         ir_graph *irg       = current_ir_graph;
2075         dbg_info *dbgi      = get_irn_dbg_info(node);
2076         ir_node  *sel       = get_Cond_selector(node);
2077         ir_mode  *sel_mode  = get_irn_mode(sel);
2078         ir_node  *res;
2079         ir_node  *flags     = NULL;
2080         pn_Cmp    pnc;
2081
2082         if (sel_mode != mode_b) {
2083                 return create_Switch(node);
2084         }
2085
2086         /* we get flags from a cmp */
2087         flags = get_flags_node(sel, &pnc);
2088
2089         res = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2090         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2091
2092         return res;
2093 }
2094
2095
2096
2097 /**
2098  * Transforms a CopyB node.
2099  *
2100  * @return The transformed node.
2101  */
2102 static ir_node *gen_CopyB(ir_node *node) {
2103         ir_node  *block    = be_transform_node(get_nodes_block(node));
2104         ir_node  *src      = get_CopyB_src(node);
2105         ir_node  *new_src  = be_transform_node(src);
2106         ir_node  *dst      = get_CopyB_dst(node);
2107         ir_node  *new_dst  = be_transform_node(dst);
2108         ir_node  *mem      = get_CopyB_mem(node);
2109         ir_node  *new_mem  = be_transform_node(mem);
2110         ir_node  *res      = NULL;
2111         ir_graph *irg      = current_ir_graph;
2112         dbg_info *dbgi     = get_irn_dbg_info(node);
2113         int      size      = get_type_size_bytes(get_CopyB_type(node));
2114         int      rem;
2115
2116         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2117         /* then we need the size explicitly in ECX.                    */
2118         if (size >= 32 * 4) {
2119                 rem = size & 0x3; /* size % 4 */
2120                 size >>= 2;
2121
2122                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2123                 if(size == 0) {
2124                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2125                                    node);
2126                         set_ia32_flags(res, get_ia32_flags(res) | arch_irn_flags_modify_flags);
2127                 }
2128                 add_irn_dep(res, get_irg_frame(irg));
2129
2130                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
2131                 /* we misuse the pncode field for the copyb size */
2132                 set_ia32_pncode(res, rem);
2133         } else {
2134                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
2135                 set_ia32_pncode(res, size);
2136         }
2137
2138         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2139
2140         return res;
2141 }
2142
2143 static ir_node *gen_be_Copy(ir_node *node)
2144 {
2145         ir_node *result = be_duplicate_node(node);
2146         ir_mode *mode   = get_irn_mode(result);
2147
2148         if (mode_needs_gp_reg(mode)) {
2149                 set_irn_mode(result, mode_Iu);
2150         }
2151
2152         return result;
2153 }
2154
2155 /**
2156  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2157  * to fold an and into a test node
2158  */
2159 static int can_fold_test_and(ir_node *node)
2160 {
2161         const ir_edge_t *edge;
2162
2163         /** we can only have eq and lg projs */
2164         foreach_out_edge(node, edge) {
2165                 ir_node *proj = get_edge_src_irn(edge);
2166                 pn_Cmp   pnc  = get_Proj_proj(proj);
2167                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2168                         return 0;
2169         }
2170
2171         return 1;
2172 }
2173
2174 static ir_node *try_create_Test(ir_node *node)
2175 {
2176         ir_graph *irg       = current_ir_graph;
2177         dbg_info *dbgi      = get_irn_dbg_info(node);
2178         ir_node  *block     = get_nodes_block(node);
2179         ir_node  *new_block = be_transform_node(block);
2180         ir_node  *cmp_left  = get_Cmp_left(node);
2181         ir_node  *cmp_right = get_Cmp_right(node);
2182         ir_mode  *mode;
2183         ir_node  *left;
2184         ir_node  *right;
2185         ir_node  *res;
2186         ia32_address_mode_t  am;
2187         ia32_address_t      *addr = &am.addr;
2188         int                  cmp_unsigned;
2189
2190         /* can we use a test instruction? */
2191         if(!is_Const_0(cmp_right))
2192                 return NULL;
2193
2194         if(is_And(cmp_left) && get_irn_n_edges(cmp_left) == 1 &&
2195                         can_fold_test_and(node)) {
2196                 ir_node *and_left  = get_And_left(cmp_left);
2197                 ir_node *and_right = get_And_right(cmp_left);
2198
2199                 mode  = get_irn_mode(and_left);
2200                 left  = and_left;
2201                 right = and_right;
2202         } else {
2203                 mode  = get_irn_mode(cmp_left);
2204                 left  = cmp_left;
2205                 right = cmp_left;
2206         }
2207
2208         assert(get_mode_size_bits(mode) <= 32);
2209
2210         match_arguments(&am, block, left, right, match_commutative |
2211                         match_8_bit_am | match_16_bit_am | match_am_and_immediates);
2212
2213         cmp_unsigned = !mode_is_signed(mode);
2214         if(get_mode_size_bits(mode) == 8) {
2215                 res = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2216                                            addr->index, addr->mem, am.new_op1,
2217                                            am.new_op2, am.ins_permuted, cmp_unsigned);
2218         } else {
2219                 res = new_rd_ia32_Test(dbgi, irg, new_block, addr->base, addr->index,
2220                                        addr->mem, am.new_op1, am.new_op2,
2221                                        am.ins_permuted, cmp_unsigned);
2222         }
2223         set_am_attributes(res, &am);
2224         assert(mode != NULL);
2225         set_ia32_ls_mode(res, mode);
2226
2227         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2228
2229         res = fix_mem_proj(res, &am);
2230         return res;
2231 }
2232
2233 static ir_node *create_Fucom(ir_node *node)
2234 {
2235         ir_graph *irg       = current_ir_graph;
2236         dbg_info *dbgi      = get_irn_dbg_info(node);
2237         ir_node  *block     = get_nodes_block(node);
2238         ir_node  *new_block = be_transform_node(block);
2239         ir_node  *left      = get_Cmp_left(node);
2240         ir_node  *new_left  = be_transform_node(left);
2241         ir_node  *right     = get_Cmp_right(node);
2242         ir_node  *new_right;
2243         ir_node  *res;
2244
2245         if(transform_config.use_fucomi) {
2246                 new_right = be_transform_node(right);
2247                 res = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left, new_right, 0);
2248                 set_ia32_commutative(res);
2249                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2250         } else {
2251                 if(transform_config.use_ftst && is_Const_null(right)) {
2252                         res = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left, 0);
2253                 } else {
2254                         new_right = be_transform_node(right);
2255                         res       = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2256                                                                                                  new_right, 0);
2257                 }
2258
2259                 set_ia32_commutative(res);
2260
2261                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2262
2263                 res = new_rd_ia32_Sahf(dbgi, irg, new_block, res);
2264                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2265         }
2266
2267         return res;
2268 }
2269
2270 static ir_node *create_Ucomi(ir_node *node)
2271 {
2272         ir_graph *irg       = current_ir_graph;
2273         dbg_info *dbgi      = get_irn_dbg_info(node);
2274         ir_node  *src_block = get_nodes_block(node);
2275         ir_node  *new_block = be_transform_node(src_block);
2276         ir_node  *left      = get_Cmp_left(node);
2277         ir_node  *right     = get_Cmp_right(node);
2278         ir_node  *new_node;
2279         ia32_address_mode_t  am;
2280         ia32_address_t      *addr = &am.addr;
2281
2282         match_arguments(&am, src_block, left, right, match_commutative);
2283
2284         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2285                                      addr->mem, am.new_op1, am.new_op2,
2286                                      am.ins_permuted);
2287         set_am_attributes(new_node, &am);
2288
2289         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2290
2291         new_node = fix_mem_proj(new_node, &am);
2292
2293         return new_node;
2294 }
2295
2296 static ir_node *gen_Cmp(ir_node *node)
2297 {
2298         ir_graph *irg       = current_ir_graph;
2299         dbg_info *dbgi      = get_irn_dbg_info(node);
2300         ir_node  *block     = get_nodes_block(node);
2301         ir_node  *new_block = be_transform_node(block);
2302         ir_node  *left      = get_Cmp_left(node);
2303         ir_node  *right     = get_Cmp_right(node);
2304         ir_mode  *cmp_mode  = get_irn_mode(left);
2305         ir_node  *res;
2306         ia32_address_mode_t  am;
2307         ia32_address_t      *addr = &am.addr;
2308         int                  cmp_unsigned;
2309
2310         if(mode_is_float(cmp_mode)) {
2311                 if (USE_SSE2(env_cg)) {
2312                         return create_Ucomi(node);
2313                 } else {
2314                         return create_Fucom(node);
2315                 }
2316         }
2317
2318         assert(mode_needs_gp_reg(cmp_mode));
2319
2320         /* we prefer the Test instruction where possible except cases where
2321          * we can use SourceAM */
2322         if(!use_source_address_mode(block, left, right) &&
2323                         !use_source_address_mode(block, right, left)) {
2324                 res = try_create_Test(node);
2325                 if(res != NULL)
2326                         return res;
2327         }
2328
2329         match_arguments(&am, block, left, right,
2330                         match_commutative | match_8_bit_am | match_16_bit_am |
2331                         match_am_and_immediates);
2332
2333         cmp_unsigned = !mode_is_signed(get_irn_mode(left));
2334         if(get_mode_size_bits(cmp_mode) == 8) {
2335                 res = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base, addr->index,
2336                                           addr->mem, am.new_op1, am.new_op2,
2337                                           am.ins_permuted, cmp_unsigned);
2338         } else {
2339                 res = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base, addr->index,
2340                                       addr->mem, am.new_op1, am.new_op2,
2341                                       am.ins_permuted, cmp_unsigned);
2342         }
2343         set_am_attributes(res, &am);
2344         assert(cmp_mode != NULL);
2345         set_ia32_ls_mode(res, cmp_mode);
2346
2347         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2348
2349         res = fix_mem_proj(res, &am);
2350
2351         return res;
2352 }
2353
2354 static ir_node *create_CMov(ir_node *node, ir_node *new_flags, pn_Cmp pnc)
2355 {
2356         ir_graph            *irg           = current_ir_graph;
2357         dbg_info            *dbgi          = get_irn_dbg_info(node);
2358         ir_node             *block         = get_nodes_block(node);
2359         ir_node             *new_block     = be_transform_node(block);
2360         ir_node             *val_true      = get_Psi_val(node, 0);
2361         ir_node             *val_false     = get_Psi_default(node);
2362         ir_node             *new_node;
2363         match_flags_t        match_flags;
2364         ia32_address_mode_t  am;
2365         ia32_address_t      *addr;
2366
2367         assert(transform_config.use_cmov);
2368         assert(mode_needs_gp_reg(get_irn_mode(val_true)));
2369
2370         addr = &am.addr;
2371
2372         match_flags = match_commutative | match_no_immediate | match_16_bit_am
2373                 | match_force_32bit_op;
2374
2375         match_arguments(&am, block, val_false, val_true, match_flags);
2376
2377         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2378                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2379                                     am.ins_permuted, pnc);
2380         set_am_attributes(new_node, &am);
2381
2382         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2383
2384         new_node = fix_mem_proj(new_node, &am);
2385
2386         return new_node;
2387 }
2388
2389
2390
2391 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2392                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2393                                  int ins_permuted)
2394 {
2395         ir_graph *irg   = current_ir_graph;
2396         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2397         ir_node  *nomem = new_NoMem();
2398         ir_node  *res;
2399
2400         res = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2401         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2402         res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2403                                        nomem, res, mode_Bu);
2404         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2405
2406         return res;
2407 }
2408
2409 /**
2410  * Transforms a Psi node into CMov.
2411  *
2412  * @return The transformed node.
2413  */
2414 static ir_node *gen_Psi(ir_node *node)
2415 {
2416         dbg_info *dbgi        = get_irn_dbg_info(node);
2417         ir_node  *block       = get_nodes_block(node);
2418         ir_node  *new_block   = be_transform_node(block);
2419         ir_node  *psi_true    = get_Psi_val(node, 0);
2420         ir_node  *psi_default = get_Psi_default(node);
2421         ir_node  *cond        = get_Psi_cond(node, 0);
2422         ir_node  *flags       = NULL;
2423         ir_node  *res;
2424         pn_Cmp    pnc;
2425
2426         assert(get_Psi_n_conds(node) == 1);
2427         assert(get_irn_mode(cond) == mode_b);
2428         assert(mode_needs_gp_reg(get_irn_mode(node)));
2429
2430         flags = get_flags_node(cond, &pnc);
2431
2432         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2433                 res = create_set_32bit(dbgi, new_block, flags, pnc, node, 0);
2434         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2435                 res = create_set_32bit(dbgi, new_block, flags, pnc, node, 1);
2436         } else {
2437                 res = create_CMov(node, flags, pnc);
2438         }
2439         return res;
2440 }
2441
2442
2443 /**
2444  * Create a conversion from x87 state register to general purpose.
2445  */
2446 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2447         ir_node         *block      = be_transform_node(get_nodes_block(node));
2448         ir_node         *op         = get_Conv_op(node);
2449         ir_node         *new_op     = be_transform_node(op);
2450         ia32_code_gen_t *cg         = env_cg;
2451         ir_graph        *irg        = current_ir_graph;
2452         dbg_info        *dbgi       = get_irn_dbg_info(node);
2453         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2454         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2455         ir_mode         *mode       = get_irn_mode(node);
2456         ir_node         *fist, *load;
2457
2458         /* do a fist */
2459         fist = new_rd_ia32_vfist(dbgi, irg, block, get_irg_frame(irg), noreg,
2460                                  new_NoMem(), new_op, trunc_mode);
2461
2462         set_irn_pinned(fist, op_pin_state_floats);
2463         set_ia32_use_frame(fist);
2464         set_ia32_op_type(fist, ia32_AddrModeD);
2465
2466         assert(get_mode_size_bits(mode) <= 32);
2467         /* exception we can only store signed 32 bit integers, so for unsigned
2468            we store a 64bit (signed) integer and load the lower bits */
2469         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2470                 set_ia32_ls_mode(fist, mode_Ls);
2471         } else {
2472                 set_ia32_ls_mode(fist, mode_Is);
2473         }
2474         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2475
2476         /* do a Load */
2477         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2478
2479         set_irn_pinned(load, op_pin_state_floats);
2480         set_ia32_use_frame(load);
2481         set_ia32_op_type(load, ia32_AddrModeS);
2482         set_ia32_ls_mode(load, mode_Is);
2483         if(get_ia32_ls_mode(fist) == mode_Ls) {
2484                 ia32_attr_t *attr = get_ia32_attr(load);
2485                 attr->data.need_64bit_stackent = 1;
2486         } else {
2487                 ia32_attr_t *attr = get_ia32_attr(load);
2488                 attr->data.need_32bit_stackent = 1;
2489         }
2490         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2491
2492         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2493 }
2494
2495 /**
2496  * Creates a x87 strict Conv by placing a Sore and a Load
2497  */
2498 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
2499 {
2500         ir_node  *block    = get_nodes_block(node);
2501         ir_graph *irg      = current_ir_graph;
2502         dbg_info *dbgi     = get_irn_dbg_info(node);
2503         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2504         ir_node  *nomem    = new_NoMem();
2505         ir_node  *frame    = get_irg_frame(irg);
2506         ir_node  *store, *load;
2507         ir_node  *res;
2508
2509         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
2510                                  tgt_mode);
2511         set_ia32_use_frame(store);
2512         set_ia32_op_type(store, ia32_AddrModeD);
2513         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2514
2515         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2516                                 tgt_mode);
2517         set_ia32_use_frame(load);
2518         set_ia32_op_type(load, ia32_AddrModeS);
2519         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2520
2521         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2522         return res;
2523 }
2524
2525 static ir_node *create_Immediate(ir_entity *symconst, int symconst_sign, long val)
2526 {
2527         ir_graph *irg         = current_ir_graph;
2528         ir_node  *start_block = get_irg_start_block(irg);
2529         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block,
2530                                                       symconst, symconst_sign, val);
2531         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
2532
2533         return immediate;
2534 }
2535
2536 /**
2537  * Create a conversion from general purpose to x87 register
2538  */
2539 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2540         ir_node  *src_block  = get_nodes_block(node);
2541         ir_node  *block      = be_transform_node(src_block);
2542         ir_graph *irg        = current_ir_graph;
2543         dbg_info *dbgi       = get_irn_dbg_info(node);
2544         ir_node  *op         = get_Conv_op(node);
2545         ir_node  *new_op;
2546         ir_node  *noreg;
2547         ir_node  *nomem;
2548         ir_mode  *mode;
2549         ir_mode  *store_mode;
2550         ir_node  *fild;
2551         ir_node  *store;
2552         ir_node  *res;
2553         int       src_bits;
2554
2555         /* fild can use source AM if the operand is a signed 32bit integer */
2556         if (src_mode == mode_Is) {
2557                 ia32_address_mode_t am;
2558
2559                 match_arguments(&am, src_block, NULL, op, match_no_immediate);
2560                 if (am.op_type == ia32_AddrModeS) {
2561                         ia32_address_t *addr = &am.addr;
2562
2563                         fild = new_rd_ia32_vfild(dbgi, irg, block, addr->base, addr->index, addr->mem);
2564                         res  = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2565
2566                         set_am_attributes(fild, &am);
2567                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
2568
2569                         fix_mem_proj(fild, &am);
2570
2571                         return res;
2572                 }
2573                 new_op = am.new_op2;
2574         } else {
2575                 new_op = be_transform_node(op);
2576         }
2577
2578         noreg  = ia32_new_NoReg_gp(env_cg);
2579         nomem  = new_NoMem();
2580         mode   = get_irn_mode(op);
2581
2582         /* first convert to 32 bit signed if necessary */
2583         src_bits = get_mode_size_bits(src_mode);
2584         if (src_bits == 8) {
2585                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
2586                                                   new_op, src_mode);
2587                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2588                 mode = mode_Is;
2589         } else if (src_bits < 32) {
2590                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
2591                                               new_op, src_mode);
2592                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2593                 mode = mode_Is;
2594         }
2595
2596         assert(get_mode_size_bits(mode) == 32);
2597
2598         /* do a store */
2599         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
2600                                   new_op);
2601
2602         set_ia32_use_frame(store);
2603         set_ia32_op_type(store, ia32_AddrModeD);
2604         set_ia32_ls_mode(store, mode_Iu);
2605
2606         /* exception for 32bit unsigned, do a 64bit spill+load */
2607         if(!mode_is_signed(mode)) {
2608                 ir_node *in[2];
2609                 /* store a zero */
2610                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
2611
2612                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
2613                                                         get_irg_frame(irg), noreg, nomem,
2614                                                         zero_const);
2615
2616                 set_ia32_use_frame(zero_store);
2617                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2618                 add_ia32_am_offs_int(zero_store, 4);
2619                 set_ia32_ls_mode(zero_store, mode_Iu);
2620
2621                 in[0] = zero_store;
2622                 in[1] = store;
2623
2624                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2625                 store_mode = mode_Ls;
2626         } else {
2627                 store_mode = mode_Is;
2628         }
2629
2630         /* do a fild */
2631         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2632
2633         set_ia32_use_frame(fild);
2634         set_ia32_op_type(fild, ia32_AddrModeS);
2635         set_ia32_ls_mode(fild, store_mode);
2636
2637         res = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2638
2639         return res;
2640 }
2641
2642 /**
2643  * Crete a conversion from one integer mode into another one
2644  */
2645 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2646                                 dbg_info *dbgi, ir_node *block, ir_node *op,
2647                                 ir_node *node)
2648 {
2649         ir_graph *irg       = current_ir_graph;
2650         int       src_bits  = get_mode_size_bits(src_mode);
2651         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2652         ir_node  *new_block = be_transform_node(block);
2653         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2654         ir_node  *new_op;
2655         ir_node  *res;
2656         ir_mode  *smaller_mode;
2657         int       smaller_bits;
2658         ia32_address_mode_t  am;
2659         ia32_address_t      *addr = &am.addr;
2660
2661         if (src_bits < tgt_bits) {
2662                 smaller_mode = src_mode;
2663                 smaller_bits = src_bits;
2664         } else {
2665                 smaller_mode = tgt_mode;
2666                 smaller_bits = tgt_bits;
2667         }
2668
2669         memset(&am, 0, sizeof(am));
2670         if(use_source_address_mode(block, op, NULL)) {
2671                 build_address(&am, op);
2672                 new_op     = noreg;
2673                 am.op_type = ia32_AddrModeS;
2674         } else {
2675                 new_op     = be_transform_node(op);
2676                 am.op_type = ia32_Normal;
2677         }
2678         if(addr->base == NULL)
2679                 addr->base = noreg;
2680         if(addr->index == NULL)
2681                 addr->index = noreg;
2682         if(addr->mem == NULL)
2683                 addr->mem = new_NoMem();
2684
2685         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2686         if (smaller_bits == 8) {
2687                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
2688                                                addr->index, addr->mem, new_op,
2689                                                smaller_mode);
2690         } else {
2691                 res = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
2692                                            addr->index, addr->mem, new_op,
2693                                            smaller_mode);
2694         }
2695
2696         set_am_attributes(res, &am);
2697         set_ia32_ls_mode(res, smaller_mode);
2698         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2699         res = fix_mem_proj(res, &am);
2700
2701         return res;
2702 }
2703
2704 /**
2705  * Transforms a Conv node.
2706  *
2707  * @return The created ia32 Conv node
2708  */
2709 static ir_node *gen_Conv(ir_node *node) {
2710         ir_node  *block     = get_nodes_block(node);
2711         ir_node  *new_block = be_transform_node(block);
2712         ir_node  *op        = get_Conv_op(node);
2713         ir_node  *new_op    = NULL;
2714         ir_graph *irg       = current_ir_graph;
2715         dbg_info *dbgi      = get_irn_dbg_info(node);
2716         ir_mode  *src_mode  = get_irn_mode(op);
2717         ir_mode  *tgt_mode  = get_irn_mode(node);
2718         int       src_bits  = get_mode_size_bits(src_mode);
2719         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2720         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2721         ir_node  *nomem     = new_rd_NoMem(irg);
2722         ir_node  *res       = NULL;
2723
2724         if (src_mode == mode_b) {
2725                 assert(mode_is_int(tgt_mode));
2726                 /* nothing to do, we already model bools as 0/1 ints */
2727                 return be_transform_node(op);
2728         }
2729
2730         if (src_mode == tgt_mode) {
2731                 if (get_Conv_strict(node)) {
2732                         if (USE_SSE2(env_cg)) {
2733                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2734                                 return be_transform_node(op);
2735                         }
2736                 } else {
2737                         /* this should be optimized already, but who knows... */
2738                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2739                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2740                         return be_transform_node(op);
2741                 }
2742         }
2743
2744         if (mode_is_float(src_mode)) {
2745                 new_op = be_transform_node(op);
2746                 /* we convert from float ... */
2747                 if (mode_is_float(tgt_mode)) {
2748                         if(src_mode == mode_E && tgt_mode == mode_D
2749                                         && !get_Conv_strict(node)) {
2750                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2751                                 return new_op;
2752                         }
2753
2754                         /* ... to float */
2755                         if (USE_SSE2(env_cg)) {
2756                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2757                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
2758                                                              nomem, new_op);
2759                                 set_ia32_ls_mode(res, tgt_mode);
2760                         } else {
2761                                 if(get_Conv_strict(node)) {
2762                                         res = gen_x87_strict_conv(tgt_mode, new_op);
2763                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2764                                         return res;
2765                                 }
2766                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2767                                 return new_op;
2768                         }
2769                 } else {
2770                         /* ... to int */
2771                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2772                         if (USE_SSE2(env_cg)) {
2773                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
2774                                                             nomem, new_op);
2775                                 set_ia32_ls_mode(res, src_mode);
2776                         } else {
2777                                 return gen_x87_fp_to_gp(node);
2778                         }
2779                 }
2780         } else {
2781                 /* we convert from int ... */
2782                 if (mode_is_float(tgt_mode)) {
2783                         /* ... to float */
2784                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2785                         if (USE_SSE2(env_cg)) {
2786                                 new_op = be_transform_node(op);
2787                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
2788                                                             nomem, new_op);
2789                                 set_ia32_ls_mode(res, tgt_mode);
2790                         } else {
2791                                 res = gen_x87_gp_to_fp(node, src_mode);
2792                                 if(get_Conv_strict(node)) {
2793                                         res = gen_x87_strict_conv(tgt_mode, res);
2794                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
2795                                                            ia32_get_old_node_name(env_cg, node));
2796                                 }
2797                                 return res;
2798                         }
2799                 } else if(tgt_mode == mode_b) {
2800                         /* mode_b lowering already took care that we only have 0/1 values */
2801                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2802                             src_mode, tgt_mode));
2803                         return be_transform_node(op);
2804                 } else {
2805                         /* to int */
2806                         if (src_bits == tgt_bits) {
2807                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2808                                     src_mode, tgt_mode));
2809                                 return be_transform_node(op);
2810                         }
2811
2812                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
2813                         return res;
2814                 }
2815         }
2816
2817         return res;
2818 }
2819
2820 static int check_immediate_constraint(long val, char immediate_constraint_type)
2821 {
2822         switch (immediate_constraint_type) {
2823         case 0:
2824                 return 1;
2825         case 'I':
2826                 return val >= 0 && val <= 32;
2827         case 'J':
2828                 return val >= 0 && val <= 63;
2829         case 'K':
2830                 return val >= -128 && val <= 127;
2831         case 'L':
2832                 return val == 0xff || val == 0xffff;
2833         case 'M':
2834                 return val >= 0 && val <= 3;
2835         case 'N':
2836                 return val >= 0 && val <= 255;
2837         case 'O':
2838                 return val >= 0 && val <= 127;
2839         default:
2840                 break;
2841         }
2842         panic("Invalid immediate constraint found");
2843         return 0;
2844 }
2845
2846 static ir_node *try_create_Immediate(ir_node *node,
2847                                      char immediate_constraint_type)
2848 {
2849         int          minus         = 0;
2850         tarval      *offset        = NULL;
2851         int          offset_sign   = 0;
2852         long         val = 0;
2853         ir_entity   *symconst_ent  = NULL;
2854         int          symconst_sign = 0;
2855         ir_mode     *mode;
2856         ir_node     *cnst          = NULL;
2857         ir_node     *symconst      = NULL;
2858         ir_node     *res;
2859
2860         mode = get_irn_mode(node);
2861         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2862                 return NULL;
2863         }
2864
2865         if(is_Minus(node)) {
2866                 minus = 1;
2867                 node  = get_Minus_op(node);
2868         }
2869
2870         if(is_Const(node)) {
2871                 cnst        = node;
2872                 symconst    = NULL;
2873                 offset_sign = minus;
2874         } else if(is_SymConst(node)) {
2875                 cnst          = NULL;
2876                 symconst      = node;
2877                 symconst_sign = minus;
2878         } else if(is_Add(node)) {
2879                 ir_node *left  = get_Add_left(node);
2880                 ir_node *right = get_Add_right(node);
2881                 if(is_Const(left) && is_SymConst(right)) {
2882                         cnst          = left;
2883                         symconst      = right;
2884                         symconst_sign = minus;
2885                         offset_sign   = minus;
2886                 } else if(is_SymConst(left) && is_Const(right)) {
2887                         cnst          = right;
2888                         symconst      = left;
2889                         symconst_sign = minus;
2890                         offset_sign   = minus;
2891                 }
2892         } else if(is_Sub(node)) {
2893                 ir_node *left  = get_Sub_left(node);
2894                 ir_node *right = get_Sub_right(node);
2895                 if(is_Const(left) && is_SymConst(right)) {
2896                         cnst          = left;
2897                         symconst      = right;
2898                         symconst_sign = !minus;
2899                         offset_sign   = minus;
2900                 } else if(is_SymConst(left) && is_Const(right)) {
2901                         cnst          = right;
2902                         symconst      = left;
2903                         symconst_sign = minus;
2904                         offset_sign   = !minus;
2905                 }
2906         } else {
2907                 return NULL;
2908         }
2909
2910         if(cnst != NULL) {
2911                 offset = get_Const_tarval(cnst);
2912                 if(tarval_is_long(offset)) {
2913                         val = get_tarval_long(offset);
2914                 } else {
2915                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2916                                    "long?\n", cnst);
2917                         return NULL;
2918                 }
2919
2920                 if(!check_immediate_constraint(val, immediate_constraint_type))
2921                         return NULL;
2922         }
2923         if(symconst != NULL) {
2924                 if(immediate_constraint_type != 0) {
2925                         /* we need full 32bits for symconsts */
2926                         return NULL;
2927                 }
2928
2929                 /* unfortunately the assembler/linker doesn't support -symconst */
2930                 if(symconst_sign)
2931                         return NULL;
2932
2933                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2934                         return NULL;
2935                 symconst_ent = get_SymConst_entity(symconst);
2936         }
2937         if(cnst == NULL && symconst == NULL)
2938                 return NULL;
2939
2940         if(offset_sign && offset != NULL) {
2941                 offset = tarval_neg(offset);
2942         }
2943
2944         res = create_Immediate(symconst_ent, symconst_sign, val);
2945
2946         return res;
2947 }
2948
2949 static ir_node *create_immediate_or_transform(ir_node *node,
2950                                               char immediate_constraint_type)
2951 {
2952         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2953         if (new_node == NULL) {
2954                 new_node = be_transform_node(node);
2955         }
2956         return new_node;
2957 }
2958
2959 static const arch_register_req_t no_register_req = {
2960         arch_register_req_type_none,
2961         NULL,                         /* regclass */
2962         NULL,                         /* limit bitset */
2963         { -1, -1 },                   /* same pos */
2964         -1                            /* different pos */
2965 };
2966
2967 /**
2968  * An assembler constraint.
2969  */
2970 typedef struct constraint_t constraint_t;
2971 struct constraint_t {
2972         int                         is_in;
2973         int                         n_outs;
2974         const arch_register_req_t **out_reqs;
2975
2976         const arch_register_req_t  *req;
2977         unsigned                    immediate_possible;
2978         char                        immediate_type;
2979 };
2980
2981 static void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2982 {
2983         int                          immediate_possible = 0;
2984         char                         immediate_type     = 0;
2985         unsigned                     limited            = 0;
2986         const arch_register_class_t *cls                = NULL;
2987         ir_graph                    *irg = current_ir_graph;
2988         struct obstack              *obst = get_irg_obstack(irg);
2989         arch_register_req_t         *req;
2990         unsigned                    *limited_ptr;
2991         int                          p;
2992         int                          same_as = -1;
2993
2994         /* TODO: replace all the asserts with nice error messages */
2995
2996         if(*c == 0) {
2997                 /* a memory constraint: no need to do anything in backend about it
2998                  * (the dependencies are already respected by the memory edge of
2999                  * the node) */
3000                 constraint->req    = &no_register_req;
3001                 return;
3002         }
3003
3004         while(*c != 0) {
3005                 switch(*c) {
3006                 case ' ':
3007                 case '\t':
3008                 case '\n':
3009                         break;
3010
3011                 case 'a':
3012                         assert(cls == NULL ||
3013                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3014                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3015                         limited |= 1 << REG_EAX;
3016                         break;
3017                 case 'b':
3018                         assert(cls == NULL ||
3019                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3020                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3021                         limited |= 1 << REG_EBX;
3022                         break;
3023                 case 'c':
3024                         assert(cls == NULL ||
3025                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3026                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3027                         limited |= 1 << REG_ECX;
3028                         break;
3029                 case 'd':
3030                         assert(cls == NULL ||
3031                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3032                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3033                         limited |= 1 << REG_EDX;
3034                         break;
3035                 case 'D':
3036                         assert(cls == NULL ||
3037                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3038                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3039                         limited |= 1 << REG_EDI;
3040                         break;
3041                 case 'S':
3042                         assert(cls == NULL ||
3043                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3044                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3045                         limited |= 1 << REG_ESI;
3046                         break;
3047                 case 'Q':
3048                 case 'q': /* q means lower part of the regs only, this makes no
3049                                    * difference to Q for us (we only assigne whole registers) */
3050                         assert(cls == NULL ||
3051                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3052                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3053                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3054                                    1 << REG_EDX;
3055                         break;
3056                 case 'A':
3057                         assert(cls == NULL ||
3058                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3059                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3060                         limited |= 1 << REG_EAX | 1 << REG_EDX;
3061                         break;
3062                 case 'l':
3063                         assert(cls == NULL ||
3064                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3065                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3066                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3067                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
3068                                    1 << REG_EBP;
3069                         break;
3070
3071                 case 'R':
3072                 case 'r':
3073                 case 'p':
3074                         assert(cls == NULL);
3075                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3076                         break;
3077
3078                 case 'f':
3079                 case 't':
3080                 case 'u':
3081                         /* TODO: mark values so the x87 simulator knows about t and u */
3082                         assert(cls == NULL);
3083                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3084                         break;
3085
3086                 case 'Y':
3087                 case 'x':
3088                         assert(cls == NULL);
3089                         /* TODO: check that sse2 is supported */
3090                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3091                         break;
3092
3093                 case 'I':
3094                 case 'J':
3095                 case 'K':
3096                 case 'L':
3097                 case 'M':
3098                 case 'N':
3099                 case 'O':
3100                         assert(!immediate_possible);
3101                         immediate_possible = 1;
3102                         immediate_type     = *c;
3103                         break;
3104                 case 'n':
3105                 case 'i':
3106                         assert(!immediate_possible);
3107                         immediate_possible = 1;
3108                         break;
3109
3110                 case 'g':
3111                         assert(!immediate_possible && cls == NULL);
3112                         immediate_possible = 1;
3113                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3114                         break;
3115
3116                 case '0':
3117                 case '1':
3118                 case '2':
3119                 case '3':
3120                 case '4':
3121                 case '5':
3122                 case '6':
3123                 case '7':
3124                 case '8':
3125                 case '9':
3126                         assert(constraint->is_in && "can only specify same constraint "
3127                                "on input");
3128
3129                         sscanf(c, "%d%n", &same_as, &p);
3130                         if(same_as >= 0) {
3131                                 c += p;
3132                                 continue;
3133                         }
3134                         break;
3135
3136                 case 'm':
3137                         /* memory constraint no need to do anything in backend about it
3138                          * (the dependencies are already respected by the memory edge of
3139                          * the node) */
3140                         constraint->req    = &no_register_req;
3141                         return;
3142
3143                 case 'E': /* no float consts yet */
3144                 case 'F': /* no float consts yet */
3145                 case 's': /* makes no sense on x86 */
3146                 case 'X': /* we can't support that in firm */
3147                 case 'o':
3148                 case 'V':
3149                 case '<': /* no autodecrement on x86 */
3150                 case '>': /* no autoincrement on x86 */
3151                 case 'C': /* sse constant not supported yet */
3152                 case 'G': /* 80387 constant not supported yet */
3153                 case 'y': /* we don't support mmx registers yet */
3154                 case 'Z': /* not available in 32 bit mode */
3155                 case 'e': /* not available in 32 bit mode */
3156                         panic("unsupported asm constraint '%c' found in (%+F)",
3157                               *c, current_ir_graph);
3158                         break;
3159                 default:
3160                         panic("unknown asm constraint '%c' found in (%+F)", *c,
3161                               current_ir_graph);
3162                         break;
3163                 }
3164                 ++c;
3165         }
3166
3167         if(same_as >= 0) {
3168                 const arch_register_req_t *other_constr;
3169
3170                 assert(cls == NULL && "same as and register constraint not supported");
3171                 assert(!immediate_possible && "same as and immediate constraint not "
3172                        "supported");
3173                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3174                        "same_as constraint");
3175
3176                 other_constr         = constraint->out_reqs[same_as];
3177
3178                 req                  = obstack_alloc(obst, sizeof(req[0]));
3179                 req->cls             = other_constr->cls;
3180                 req->type            = arch_register_req_type_should_be_same;
3181                 req->limited         = NULL;
3182                 req->other_same[0]   = pos;
3183                 req->other_same[1]   = -1;
3184                 req->other_different = -1;
3185
3186                 /* switch constraints. This is because in firm we have same_as
3187                  * constraints on the output constraints while in the gcc asm syntax
3188                  * they are specified on the input constraints */
3189                 constraint->req               = other_constr;
3190                 constraint->out_reqs[same_as] = req;
3191                 constraint->immediate_possible = 0;
3192                 return;
3193         }
3194
3195         if(immediate_possible && cls == NULL) {
3196                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3197         }
3198         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3199         assert(cls != NULL);
3200
3201         if(immediate_possible) {
3202                 assert(constraint->is_in
3203                        && "immediate make no sense for output constraints");
3204         }
3205         /* todo: check types (no float input on 'r' constrained in and such... */
3206
3207         if(limited != 0) {
3208                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3209                 limited_ptr  = (unsigned*) (req+1);
3210         } else {
3211                 req = obstack_alloc(obst, sizeof(req[0]));
3212         }
3213         memset(req, 0, sizeof(req[0]));
3214
3215         if(limited != 0) {
3216                 req->type    = arch_register_req_type_limited;
3217                 *limited_ptr = limited;
3218                 req->limited = limited_ptr;
3219         } else {
3220                 req->type    = arch_register_req_type_normal;
3221         }
3222         req->cls = cls;
3223
3224         constraint->req                = req;
3225         constraint->immediate_possible = immediate_possible;
3226         constraint->immediate_type     = immediate_type;
3227 }
3228
3229 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3230                           const char *c)
3231 {
3232         (void) node;
3233         (void) pos;
3234         (void) constraint;
3235         (void) c;
3236         panic("Clobbers not supported yet");
3237 }
3238
3239 static int is_memory_op(const ir_asm_constraint *constraint)
3240 {
3241         ident      *id  = constraint->constraint;
3242         const char *str = get_id_str(id);
3243         const char *c;
3244
3245         for(c = str; *c != '\0'; ++c) {
3246                 if(*c == 'm')
3247                         return 1;
3248         }
3249
3250         return 0;
3251 }
3252
3253 /**
3254  * generates code for a ASM node
3255  */
3256 static ir_node *gen_ASM(ir_node *node)
3257 {
3258         int                         i, arity;
3259         ir_graph                   *irg       = current_ir_graph;
3260         ir_node                    *block     = get_nodes_block(node);
3261         ir_node                    *new_block = be_transform_node(block);
3262         dbg_info                   *dbgi      = get_irn_dbg_info(node);
3263         ir_node                   **in;
3264         ir_node                    *res;
3265         int                         out_arity;
3266         int                         n_out_constraints;
3267         int                         n_clobbers;
3268         const arch_register_req_t **out_reg_reqs;
3269         const arch_register_req_t **in_reg_reqs;
3270         ia32_asm_reg_t             *register_map;
3271         unsigned                    reg_map_size = 0;
3272         struct obstack             *obst;
3273         const ir_asm_constraint    *in_constraints;
3274         const ir_asm_constraint    *out_constraints;
3275         ident                     **clobbers;
3276         constraint_t                parsed_constraint;
3277
3278         arity = get_irn_arity(node);
3279         in    = alloca(arity * sizeof(in[0]));
3280         memset(in, 0, arity * sizeof(in[0]));
3281
3282         n_out_constraints = get_ASM_n_output_constraints(node);
3283         n_clobbers        = get_ASM_n_clobbers(node);
3284         out_arity         = n_out_constraints + n_clobbers;
3285
3286         in_constraints  = get_ASM_input_constraints(node);
3287         out_constraints = get_ASM_output_constraints(node);
3288         clobbers        = get_ASM_clobbers(node);
3289
3290         /* construct output constraints */
3291         obst         = get_irg_obstack(irg);
3292         out_reg_reqs = obstack_alloc(obst, out_arity * sizeof(out_reg_reqs[0]));
3293         parsed_constraint.out_reqs = out_reg_reqs;
3294         parsed_constraint.n_outs   = n_out_constraints;
3295         parsed_constraint.is_in    = 0;
3296
3297         for(i = 0; i < out_arity; ++i) {
3298                 const char   *c;
3299
3300                 if(i < n_out_constraints) {
3301                         const ir_asm_constraint *constraint = &out_constraints[i];
3302                         c = get_id_str(constraint->constraint);
3303                         parse_asm_constraint(i, &parsed_constraint, c);
3304
3305                         if(constraint->pos > reg_map_size)
3306                                 reg_map_size = constraint->pos;
3307                 } else {
3308                         ident *glob_id = clobbers [i - n_out_constraints];
3309                         c = get_id_str(glob_id);
3310                         parse_clobber(node, i, &parsed_constraint, c);
3311                 }
3312
3313                 out_reg_reqs[i] = parsed_constraint.req;
3314         }
3315
3316         /* construct input constraints */
3317         in_reg_reqs = obstack_alloc(obst, arity * sizeof(in_reg_reqs[0]));
3318         parsed_constraint.is_in = 1;
3319         for(i = 0; i < arity; ++i) {
3320                 const ir_asm_constraint   *constraint = &in_constraints[i];
3321                 ident                     *constr_id  = constraint->constraint;
3322                 const char                *c          = get_id_str(constr_id);
3323
3324                 parse_asm_constraint(i, &parsed_constraint, c);
3325                 in_reg_reqs[i] = parsed_constraint.req;
3326
3327                 if(constraint->pos > reg_map_size)
3328                         reg_map_size = constraint->pos;
3329
3330                 if(parsed_constraint.immediate_possible) {
3331                         ir_node *pred      = get_irn_n(node, i);
3332                         char     imm_type  = parsed_constraint.immediate_type;
3333                         ir_node *immediate = try_create_Immediate(pred, imm_type);
3334
3335                         if(immediate != NULL) {
3336                                 in[i] = immediate;
3337                         }
3338                 }
3339         }
3340         reg_map_size++;
3341
3342         register_map = NEW_ARR_D(ia32_asm_reg_t, obst, reg_map_size);
3343         memset(register_map, 0, reg_map_size * sizeof(register_map[0]));
3344
3345         for(i = 0; i < n_out_constraints; ++i) {
3346                 const ir_asm_constraint *constraint = &out_constraints[i];
3347                 unsigned                 pos        = constraint->pos;
3348
3349                 assert(pos < reg_map_size);
3350                 register_map[pos].use_input = 0;
3351                 register_map[pos].valid     = 1;
3352                 register_map[pos].memory    = is_memory_op(constraint);
3353                 register_map[pos].inout_pos = i;
3354                 register_map[pos].mode      = constraint->mode;
3355         }
3356
3357         /* transform inputs */
3358         for(i = 0; i < arity; ++i) {
3359                 const ir_asm_constraint *constraint = &in_constraints[i];
3360                 unsigned                 pos        = constraint->pos;
3361                 ir_node                 *pred       = get_irn_n(node, i);
3362                 ir_node                 *transformed;
3363
3364                 assert(pos < reg_map_size);
3365                 register_map[pos].use_input = 1;
3366                 register_map[pos].valid     = 1;
3367                 register_map[pos].memory    = is_memory_op(constraint);
3368                 register_map[pos].inout_pos = i;
3369                 register_map[pos].mode      = constraint->mode;
3370
3371                 if(in[i] != NULL)
3372                         continue;
3373
3374                 transformed = be_transform_node(pred);
3375                 in[i]       = transformed;
3376         }
3377
3378         res = new_rd_ia32_Asm(dbgi, irg, new_block, arity, in, out_arity,
3379                               get_ASM_text(node), register_map);
3380
3381         set_ia32_out_req_all(res, out_reg_reqs);
3382         set_ia32_in_req_all(res, in_reg_reqs);
3383
3384         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3385
3386         return res;
3387 }
3388
3389 /********************************************
3390  *  _                          _
3391  * | |                        | |
3392  * | |__   ___ _ __   ___   __| | ___  ___
3393  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
3394  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
3395  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
3396  *
3397  ********************************************/
3398
3399 /**
3400  * Transforms a FrameAddr into an ia32 Add.
3401  */
3402 static ir_node *gen_be_FrameAddr(ir_node *node) {
3403         ir_node  *block  = be_transform_node(get_nodes_block(node));
3404         ir_node  *op     = be_get_FrameAddr_frame(node);
3405         ir_node  *new_op = be_transform_node(op);
3406         ir_graph *irg    = current_ir_graph;
3407         dbg_info *dbgi   = get_irn_dbg_info(node);
3408         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3409         ir_node  *res;
3410
3411         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3412         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
3413         set_ia32_use_frame(res);
3414
3415         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3416
3417         return res;
3418 }
3419
3420 /**
3421  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3422  */
3423 static ir_node *gen_be_Return(ir_node *node) {
3424         ir_graph  *irg     = current_ir_graph;
3425         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3426         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3427         ir_entity *ent     = get_irg_entity(irg);
3428         ir_type   *tp      = get_entity_type(ent);
3429         dbg_info  *dbgi;
3430         ir_node   *block;
3431         ir_type   *res_type;
3432         ir_mode   *mode;
3433         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3434         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3435         ir_node   *noreg;
3436         ir_node   **in;
3437         int       pn_ret_val, pn_ret_mem, arity, i;
3438
3439         assert(ret_val != NULL);
3440         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3441                 return be_duplicate_node(node);
3442         }
3443
3444         res_type = get_method_res_type(tp, 0);
3445
3446         if (! is_Primitive_type(res_type)) {
3447                 return be_duplicate_node(node);
3448         }
3449
3450         mode = get_type_mode(res_type);
3451         if (! mode_is_float(mode)) {
3452                 return be_duplicate_node(node);
3453         }
3454
3455         assert(get_method_n_ress(tp) == 1);
3456
3457         pn_ret_val = get_Proj_proj(ret_val);
3458         pn_ret_mem = get_Proj_proj(ret_mem);
3459
3460         /* get the Barrier */
3461         barrier = get_Proj_pred(ret_val);
3462
3463         /* get result input of the Barrier */
3464         ret_val     = get_irn_n(barrier, pn_ret_val);
3465         new_ret_val = be_transform_node(ret_val);
3466
3467         /* get memory input of the Barrier */
3468         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3469         new_ret_mem = be_transform_node(ret_mem);
3470
3471         frame = get_irg_frame(irg);
3472
3473         dbgi  = get_irn_dbg_info(barrier);
3474         block = be_transform_node(get_nodes_block(barrier));
3475
3476         noreg = ia32_new_NoReg_gp(env_cg);
3477
3478         /* store xmm0 onto stack */
3479         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3480                                              new_ret_mem, new_ret_val);
3481         set_ia32_ls_mode(sse_store, mode);
3482         set_ia32_op_type(sse_store, ia32_AddrModeD);
3483         set_ia32_use_frame(sse_store);
3484
3485         /* load into x87 register */
3486         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3487         set_ia32_op_type(fld, ia32_AddrModeS);
3488         set_ia32_use_frame(fld);
3489
3490         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3491         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3492
3493         /* create a new barrier */
3494         arity = get_irn_arity(barrier);
3495         in = alloca(arity * sizeof(in[0]));
3496         for (i = 0; i < arity; ++i) {
3497                 ir_node *new_in;
3498
3499                 if (i == pn_ret_val) {
3500                         new_in = fld;
3501                 } else if (i == pn_ret_mem) {
3502                         new_in = mproj;
3503                 } else {
3504                         ir_node *in = get_irn_n(barrier, i);
3505                         new_in = be_transform_node(in);
3506                 }
3507                 in[i] = new_in;
3508         }
3509
3510         new_barrier = new_ir_node(dbgi, irg, block,
3511                                   get_irn_op(barrier), get_irn_mode(barrier),
3512                                   arity, in);
3513         copy_node_attr(barrier, new_barrier);
3514         be_duplicate_deps(barrier, new_barrier);
3515         be_set_transformed_node(barrier, new_barrier);
3516         mark_irn_visited(barrier);
3517
3518         /* transform normally */
3519         return be_duplicate_node(node);
3520 }
3521
3522 /**
3523  * Transform a be_AddSP into an ia32_SubSP.
3524  */
3525 static ir_node *gen_be_AddSP(ir_node *node)
3526 {
3527         ir_node  *src_block = get_nodes_block(node);
3528         ir_node  *new_block = be_transform_node(src_block);
3529         ir_node  *sz        = get_irn_n(node, be_pos_AddSP_size);
3530         ir_node  *sp        = get_irn_n(node, be_pos_AddSP_old_sp);
3531         ir_graph *irg       = current_ir_graph;
3532         dbg_info *dbgi      = get_irn_dbg_info(node);
3533         ir_node  *new_node;
3534         ia32_address_mode_t  am;
3535         ia32_address_t      *addr = &am.addr;
3536         match_flags_t        flags = 0;
3537
3538         match_arguments(&am, src_block, sp, sz, flags);
3539
3540         new_node = new_rd_ia32_SubSP(dbgi, irg, new_block, addr->base, addr->index,
3541                                      addr->mem, am.new_op1, am.new_op2);
3542         set_am_attributes(new_node, &am);
3543         /* we can't use source address mode anymore when using immediates */
3544         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3545                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3546         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3547
3548         new_node = fix_mem_proj(new_node, &am);
3549
3550         return new_node;
3551 }
3552
3553 /**
3554  * Transform a be_SubSP into an ia32_AddSP
3555  */
3556 static ir_node *gen_be_SubSP(ir_node *node)
3557 {
3558         ir_node  *src_block = get_nodes_block(node);
3559         ir_node  *new_block = be_transform_node(src_block);
3560         ir_node  *sz        = get_irn_n(node, be_pos_SubSP_size);
3561         ir_node  *sp        = get_irn_n(node, be_pos_SubSP_old_sp);
3562         ir_graph *irg       = current_ir_graph;
3563         dbg_info *dbgi      = get_irn_dbg_info(node);
3564         ir_node  *new_node;
3565         ia32_address_mode_t  am;
3566         ia32_address_t      *addr = &am.addr;
3567         match_flags_t        flags = 0;
3568
3569         match_arguments(&am, src_block, sp, sz, flags);
3570
3571         new_node = new_rd_ia32_AddSP(dbgi, irg, new_block, addr->base, addr->index,
3572                                      addr->mem, am.new_op1, am.new_op2);
3573         set_am_attributes(new_node, &am);
3574         /* we can't use source address mode anymore when using immediates */
3575         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3576                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3577         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3578
3579         new_node = fix_mem_proj(new_node, &am);
3580
3581         return new_node;
3582 }
3583
3584 /**
3585  * This function just sets the register for the Unknown node
3586  * as this is not done during register allocation because Unknown
3587  * is an "ignore" node.
3588  */
3589 static ir_node *gen_Unknown(ir_node *node) {
3590         ir_mode *mode = get_irn_mode(node);
3591
3592         if (mode_is_float(mode)) {
3593                 if (USE_SSE2(env_cg)) {
3594                         return ia32_new_Unknown_xmm(env_cg);
3595                 } else {
3596                         /* Unknown nodes are buggy in x87 sim, use zero for now... */
3597                         ir_graph *irg   = current_ir_graph;
3598                         dbg_info *dbgi  = get_irn_dbg_info(node);
3599                         ir_node  *block = get_irg_start_block(irg);
3600                         return new_rd_ia32_vfldz(dbgi, irg, block);
3601                 }
3602         } else if (mode_needs_gp_reg(mode)) {
3603                 return ia32_new_Unknown_gp(env_cg);
3604         } else {
3605                 assert(0 && "unsupported Unknown-Mode");
3606         }
3607
3608         return NULL;
3609 }
3610
3611 /**
3612  * Change some phi modes
3613  */
3614 static ir_node *gen_Phi(ir_node *node) {
3615         ir_node  *block = be_transform_node(get_nodes_block(node));
3616         ir_graph *irg   = current_ir_graph;
3617         dbg_info *dbgi  = get_irn_dbg_info(node);
3618         ir_mode  *mode  = get_irn_mode(node);
3619         ir_node  *phi;
3620
3621         if(mode_needs_gp_reg(mode)) {
3622                 /* we shouldn't have any 64bit stuff around anymore */
3623                 assert(get_mode_size_bits(mode) <= 32);
3624                 /* all integer operations are on 32bit registers now */
3625                 mode = mode_Iu;
3626         } else if(mode_is_float(mode)) {
3627                 if (USE_SSE2(env_cg)) {
3628                         mode = mode_xmm;
3629                 } else {
3630                         mode = mode_vfp;
3631                 }
3632         }
3633
3634         /* phi nodes allow loops, so we use the old arguments for now
3635          * and fix this later */
3636         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3637                           get_irn_in(node) + 1);
3638         copy_node_attr(node, phi);
3639         be_duplicate_deps(node, phi);
3640
3641         be_set_transformed_node(node, phi);
3642         be_enqueue_preds(node);
3643
3644         return phi;
3645 }
3646
3647 /**
3648  * Transform IJmp
3649  */
3650 static ir_node *gen_IJmp(ir_node *node) {
3651         /* TODO: support AM */
3652         return gen_unop(node, get_IJmp_target(node), new_rd_ia32_IJmp);
3653 }
3654
3655
3656 /**********************************************************************
3657  *  _                                _                   _
3658  * | |                              | |                 | |
3659  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3660  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3661  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3662  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3663  *
3664  **********************************************************************/
3665
3666 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3667
3668 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3669                                      ir_node *mem);
3670
3671 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3672                                       ir_node *val, ir_node *mem);
3673
3674 /**
3675  * Transforms a lowered Load into a "real" one.
3676  */
3677 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3678 {
3679         ir_node  *block   = be_transform_node(get_nodes_block(node));
3680         ir_node  *ptr     = get_irn_n(node, 0);
3681         ir_node  *new_ptr = be_transform_node(ptr);
3682         ir_node  *mem     = get_irn_n(node, 1);
3683         ir_node  *new_mem = be_transform_node(mem);
3684         ir_graph *irg     = current_ir_graph;
3685         dbg_info *dbgi    = get_irn_dbg_info(node);
3686         ir_mode  *mode    = get_ia32_ls_mode(node);
3687         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3688         ir_node  *new_op;
3689
3690         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3691
3692         set_ia32_op_type(new_op, ia32_AddrModeS);
3693         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
3694         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
3695         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3696         if (is_ia32_am_sc_sign(node))
3697                 set_ia32_am_sc_sign(new_op);
3698         set_ia32_ls_mode(new_op, mode);
3699         if (is_ia32_use_frame(node)) {
3700                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3701                 set_ia32_use_frame(new_op);
3702         }
3703
3704         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3705
3706         return new_op;
3707 }
3708
3709 /**
3710  * Transforms a lowered Store into a "real" one.
3711  */
3712 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3713 {
3714         ir_node  *block   = be_transform_node(get_nodes_block(node));
3715         ir_node  *ptr     = get_irn_n(node, 0);
3716         ir_node  *new_ptr = be_transform_node(ptr);
3717         ir_node  *val     = get_irn_n(node, 1);
3718         ir_node  *new_val = be_transform_node(val);
3719         ir_node  *mem     = get_irn_n(node, 2);
3720         ir_node  *new_mem = be_transform_node(mem);
3721         ir_graph *irg     = current_ir_graph;
3722         dbg_info *dbgi    = get_irn_dbg_info(node);
3723         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3724         ir_mode  *mode    = get_ia32_ls_mode(node);
3725         ir_node  *new_op;
3726         long     am_offs;
3727
3728         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3729
3730         am_offs = get_ia32_am_offs_int(node);
3731         add_ia32_am_offs_int(new_op, am_offs);
3732
3733         set_ia32_op_type(new_op, ia32_AddrModeD);
3734         set_ia32_ls_mode(new_op, mode);
3735         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3736         set_ia32_use_frame(new_op);
3737
3738         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3739
3740         return new_op;
3741 }
3742
3743
3744 /**
3745  * Transforms an ia32_l_XXX into a "real" XXX node
3746  *
3747  * @param node   The node to transform
3748  * @return the created ia32 XXX node
3749  */
3750 #define GEN_LOWERED_SHIFT_OP(l_op, op)                                         \
3751         static ir_node *gen_ia32_##l_op(ir_node *node) {                           \
3752                 return gen_shift_binop(node, get_irn_n(node, 0),                       \
3753                                        get_irn_n(node, 1), new_rd_ia32_##op);          \
3754         }
3755
3756 GEN_LOWERED_SHIFT_OP(l_ShlDep, Shl)
3757 GEN_LOWERED_SHIFT_OP(l_ShrDep, Shr)
3758 GEN_LOWERED_SHIFT_OP(l_SarDep, Sar)
3759
3760 static ir_node *gen_ia32_l_Add(ir_node *node) {
3761         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3762         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3763         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add, match_commutative);
3764
3765         if(is_Proj(lowered)) {
3766                 lowered = get_Proj_pred(lowered);
3767         } else {
3768                 assert(is_ia32_Add(lowered));
3769                 set_irn_mode(lowered, mode_T);
3770         }
3771
3772         return lowered;
3773 }
3774
3775 static ir_node *gen_ia32_l_Adc(ir_node *node)
3776 {
3777         return gen_binop_flags(node, new_rd_ia32_Adc, match_commutative);
3778 }
3779
3780 /**
3781  * Transforms an ia32_l_Neg into a "real" ia32_Neg node
3782  *
3783  * @param node   The node to transform
3784  * @return the created ia32 Neg node
3785  */
3786 static ir_node *gen_ia32_l_Neg(ir_node *node) {
3787         return gen_unop(node, get_unop_op(node), new_rd_ia32_Neg);
3788 }
3789
3790 /**
3791  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
3792  *
3793  * @param node   The node to transform
3794  * @return the created ia32 vfild node
3795  */
3796 static ir_node *gen_ia32_l_vfild(ir_node *node) {
3797         return gen_lowered_Load(node, new_rd_ia32_vfild);
3798 }
3799
3800 /**
3801  * Transforms an ia32_l_Load into a "real" ia32_Load node
3802  *
3803  * @param node   The node to transform
3804  * @return the created ia32 Load node
3805  */
3806 static ir_node *gen_ia32_l_Load(ir_node *node) {
3807         return gen_lowered_Load(node, new_rd_ia32_Load);
3808 }
3809
3810 /**
3811  * Transforms an ia32_l_Store into a "real" ia32_Store node
3812  *
3813  * @param node   The node to transform
3814  * @return the created ia32 Store node
3815  */
3816 static ir_node *gen_ia32_l_Store(ir_node *node) {
3817         return gen_lowered_Store(node, new_rd_ia32_Store);
3818 }
3819
3820 /**
3821  * Transforms a l_vfist into a "real" vfist node.
3822  *
3823  * @param node   The node to transform
3824  * @return the created ia32 vfist node
3825  */
3826 static ir_node *gen_ia32_l_vfist(ir_node *node) {
3827         ir_node  *block      = be_transform_node(get_nodes_block(node));
3828         ir_node  *ptr        = get_irn_n(node, 0);
3829         ir_node  *new_ptr    = be_transform_node(ptr);
3830         ir_node  *val        = get_irn_n(node, 1);
3831         ir_node  *new_val    = be_transform_node(val);
3832         ir_node  *mem        = get_irn_n(node, 2);
3833         ir_node  *new_mem    = be_transform_node(mem);
3834         ir_graph *irg        = current_ir_graph;
3835         dbg_info *dbgi       = get_irn_dbg_info(node);
3836         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3837         ir_mode  *mode       = get_ia32_ls_mode(node);
3838         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
3839         ir_node  *new_op;
3840         long     am_offs;
3841
3842         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_mem,
3843                                    new_val, trunc_mode);
3844
3845         am_offs = get_ia32_am_offs_int(node);
3846         add_ia32_am_offs_int(new_op, am_offs);
3847
3848         set_ia32_op_type(new_op, ia32_AddrModeD);
3849         set_ia32_ls_mode(new_op, mode);
3850         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3851         set_ia32_use_frame(new_op);
3852
3853         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3854
3855         return new_op;
3856 }
3857
3858 /**
3859  * Transforms a l_MulS into a "real" MulS node.
3860  *
3861  * @return the created ia32 Mul node
3862  */
3863 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3864         ir_node *left  = get_binop_left(node);
3865         ir_node *right = get_binop_right(node);
3866
3867         return gen_binop(node, left, right, new_rd_ia32_Mul,
3868                          match_commutative | match_no_immediate);
3869 }
3870
3871 /**
3872  * Transforms a l_IMulS into a "real" IMul1OPS node.
3873  *
3874  * @return the created ia32 IMul1OP node
3875  */
3876 static ir_node *gen_ia32_l_IMul(ir_node *node) {
3877         ir_node  *left      = get_binop_left(node);
3878         ir_node  *right     = get_binop_right(node);
3879
3880         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
3881                          match_commutative | match_no_immediate);
3882 }
3883
3884 static ir_node *gen_ia32_l_Sub(ir_node *node) {
3885         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_left);
3886         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_right);
3887         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub, 0);
3888
3889         if(is_Proj(lowered)) {
3890                 lowered = get_Proj_pred(lowered);
3891         } else {
3892                 assert(is_ia32_Sub(lowered));
3893                 set_irn_mode(lowered, mode_T);
3894         }
3895
3896         return lowered;
3897 }
3898
3899 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
3900         return gen_binop_flags(node, new_rd_ia32_Sbb, 0);
3901 }
3902
3903 /**
3904  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3905  * op1 - target to be shifted
3906  * op2 - contains bits to be shifted into target
3907  * op3 - shift count
3908  * Only op3 can be an immediate.
3909  */
3910 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3911                                          ir_node *op2, ir_node *count)
3912 {
3913         ir_node  *block     = be_transform_node(get_nodes_block(node));
3914         ir_node  *new_op    = NULL;
3915         ir_graph *irg       = current_ir_graph;
3916         dbg_info *dbgi      = get_irn_dbg_info(node);
3917         ir_node  *new_op1   = be_transform_node(op1);
3918         ir_node  *new_op2   = be_transform_node(op2);
3919         ir_node  *new_count = create_immediate_or_transform(count, 'I');
3920
3921         /* TODO proper AM support */
3922
3923         if (is_ia32_l_ShlD(node))
3924                 new_op = new_rd_ia32_ShlD(dbgi, irg, block, new_op1, new_op2, new_count);
3925         else
3926                 new_op = new_rd_ia32_ShrD(dbgi, irg, block, new_op1, new_op2, new_count);
3927
3928         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3929
3930         return new_op;
3931 }
3932
3933 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3934         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3935                                         get_irn_n(node, 1), get_irn_n(node, 2));
3936 }
3937
3938 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3939         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3940                                         get_irn_n(node, 1), get_irn_n(node, 2));
3941 }
3942
3943 /**
3944  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3945  */
3946 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3947         ir_node         *block   = be_transform_node(get_nodes_block(node));
3948         ir_node         *val     = get_irn_n(node, 1);
3949         ir_node         *new_val = be_transform_node(val);
3950         ia32_code_gen_t *cg      = env_cg;
3951         ir_node         *res     = NULL;
3952         ir_graph        *irg     = current_ir_graph;
3953         dbg_info        *dbgi;
3954         ir_node         *noreg, *new_ptr, *new_mem;
3955         ir_node         *ptr, *mem;
3956
3957         if (USE_SSE2(cg)) {
3958                 return new_val;
3959         }
3960
3961         mem     = get_irn_n(node, 2);
3962         new_mem = be_transform_node(mem);
3963         ptr     = get_irn_n(node, 0);
3964         new_ptr = be_transform_node(ptr);
3965         noreg   = ia32_new_NoReg_gp(cg);
3966         dbgi    = get_irn_dbg_info(node);
3967
3968         /* Store x87 -> MEM */
3969         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_mem, new_val,
3970                                get_ia32_ls_mode(node));
3971         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3972         set_ia32_use_frame(res);
3973         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3974         set_ia32_op_type(res, ia32_AddrModeD);
3975
3976         /* Load MEM -> SSE */
3977         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res,
3978                                 get_ia32_ls_mode(node));
3979         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3980         set_ia32_use_frame(res);
3981         set_ia32_op_type(res, ia32_AddrModeS);
3982         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3983
3984         return res;
3985 }
3986
3987 /**
3988  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3989  */
3990 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3991         ir_node         *block   = be_transform_node(get_nodes_block(node));
3992         ir_node         *val     = get_irn_n(node, 1);
3993         ir_node         *new_val = be_transform_node(val);
3994         ia32_code_gen_t *cg      = env_cg;
3995         ir_graph        *irg     = current_ir_graph;
3996         ir_node         *res     = NULL;
3997         ir_entity       *fent    = get_ia32_frame_ent(node);
3998         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3999         int             offs     = 0;
4000         ir_node         *noreg, *new_ptr, *new_mem;
4001         ir_node         *ptr, *mem;
4002         dbg_info        *dbgi;
4003
4004         if (! USE_SSE2(cg)) {
4005                 /* SSE unit is not used -> skip this node. */
4006                 return new_val;
4007         }
4008
4009         ptr     = get_irn_n(node, 0);
4010         new_ptr = be_transform_node(ptr);
4011         mem     = get_irn_n(node, 2);
4012         new_mem = be_transform_node(mem);
4013         noreg   = ia32_new_NoReg_gp(cg);
4014         dbgi    = get_irn_dbg_info(node);
4015
4016         /* Store SSE -> MEM */
4017         if (is_ia32_xLoad(skip_Proj(new_val))) {
4018                 ir_node *ld = skip_Proj(new_val);
4019
4020                 /* we can vfld the value directly into the fpu */
4021                 fent = get_ia32_frame_ent(ld);
4022                 ptr  = get_irn_n(ld, 0);
4023                 offs = get_ia32_am_offs_int(ld);
4024         } else {
4025                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_mem,
4026                                          new_val);
4027                 set_ia32_frame_ent(res, fent);
4028                 set_ia32_use_frame(res);
4029                 set_ia32_ls_mode(res, lsmode);
4030                 set_ia32_op_type(res, ia32_AddrModeD);
4031                 mem = res;
4032         }
4033
4034         /* Load MEM -> x87 */
4035         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
4036         set_ia32_frame_ent(res, fent);
4037         set_ia32_use_frame(res);
4038         add_ia32_am_offs_int(res, offs);
4039         set_ia32_op_type(res, ia32_AddrModeS);
4040         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
4041
4042         return res;
4043 }
4044
4045 /*********************************************************
4046  *                  _             _      _
4047  *                 (_)           | |    (_)
4048  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
4049  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
4050  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
4051  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
4052  *
4053  *********************************************************/
4054
4055 /**
4056  * the BAD transformer.
4057  */
4058 static ir_node *bad_transform(ir_node *node) {
4059         panic("No transform function for %+F available.\n", node);
4060         return NULL;
4061 }
4062
4063 /**
4064  * Transform the Projs of an AddSP.
4065  */
4066 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4067         ir_node  *block    = be_transform_node(get_nodes_block(node));
4068         ir_node  *pred     = get_Proj_pred(node);
4069         ir_node  *new_pred = be_transform_node(pred);
4070         ir_graph *irg      = current_ir_graph;
4071         dbg_info *dbgi     = get_irn_dbg_info(node);
4072         long     proj      = get_Proj_proj(node);
4073
4074         if (proj == pn_be_AddSP_sp) {
4075                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4076                                            pn_ia32_SubSP_stack);
4077                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4078                 return res;
4079         } else if(proj == pn_be_AddSP_res) {
4080                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4081                                    pn_ia32_SubSP_addr);
4082         } else if (proj == pn_be_AddSP_M) {
4083                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4084         }
4085
4086         assert(0);
4087         return new_rd_Unknown(irg, get_irn_mode(node));
4088 }
4089
4090 /**
4091  * Transform the Projs of a SubSP.
4092  */
4093 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4094         ir_node  *block    = be_transform_node(get_nodes_block(node));
4095         ir_node  *pred     = get_Proj_pred(node);
4096         ir_node  *new_pred = be_transform_node(pred);
4097         ir_graph *irg      = current_ir_graph;
4098         dbg_info *dbgi     = get_irn_dbg_info(node);
4099         long     proj      = get_Proj_proj(node);
4100
4101         if (proj == pn_be_SubSP_sp) {
4102                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4103                                            pn_ia32_AddSP_stack);
4104                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4105                 return res;
4106         } else if (proj == pn_be_SubSP_M) {
4107                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4108         }
4109
4110         assert(0);
4111         return new_rd_Unknown(irg, get_irn_mode(node));
4112 }
4113
4114 /**
4115  * Transform and renumber the Projs from a Load.
4116  */
4117 static ir_node *gen_Proj_Load(ir_node *node) {
4118         ir_node  *new_pred;
4119         ir_node  *block    = be_transform_node(get_nodes_block(node));
4120         ir_node  *pred     = get_Proj_pred(node);
4121         ir_graph *irg      = current_ir_graph;
4122         dbg_info *dbgi     = get_irn_dbg_info(node);
4123         long     proj      = get_Proj_proj(node);
4124
4125
4126         /* loads might be part of source address mode matches, so we don't
4127            transform the ProjMs yet (with the exception of loads whose result is
4128            not used)
4129          */
4130         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4131                 ir_node *res;
4132
4133                 assert(pn_ia32_Load_M == 1); /* convention: mem-result of Source-AM
4134                                                                                 nodes is 1 */
4135                 /* this is needed, because sometimes we have loops that are only
4136                    reachable through the ProjM */
4137                 be_enqueue_preds(node);
4138                 /* do it in 2 steps, to silence firm verifier */
4139                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4140                 set_Proj_proj(res, pn_ia32_Load_M);
4141                 return res;
4142         }
4143
4144         /* renumber the proj */
4145         new_pred = be_transform_node(pred);
4146         if (is_ia32_Load(new_pred)) {
4147                 if (proj == pn_Load_res) {
4148                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4149                                            pn_ia32_Load_res);
4150                 } else if (proj == pn_Load_M) {
4151                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4152                                            pn_ia32_Load_M);
4153                 }
4154         } else if(is_ia32_Conv_I2I(new_pred)) {
4155                 set_irn_mode(new_pred, mode_T);
4156                 if (proj == pn_Load_res) {
4157                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4158                 } else if (proj == pn_Load_M) {
4159                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4160                 }
4161         } else if (is_ia32_xLoad(new_pred)) {
4162                 if (proj == pn_Load_res) {
4163                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm,
4164                                            pn_ia32_xLoad_res);
4165                 } else if (proj == pn_Load_M) {
4166                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4167                                            pn_ia32_xLoad_M);
4168                 }
4169         } else if (is_ia32_vfld(new_pred)) {
4170                 if (proj == pn_Load_res) {
4171                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp,
4172                                            pn_ia32_vfld_res);
4173                 } else if (proj == pn_Load_M) {
4174                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4175                                            pn_ia32_vfld_M);
4176                 }
4177         } else {
4178                 /* can happen for ProJMs when source address mode happened for the
4179                    node */
4180
4181                 /* however it should not be the result proj, as that would mean the
4182                    load had multiple users and should not have been used for
4183                    SourceAM */
4184                 if(proj != pn_Load_M) {
4185                         panic("internal error: transformed node not a Load");
4186                 }
4187                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4188         }
4189
4190         assert(0);
4191         return new_rd_Unknown(irg, get_irn_mode(node));
4192 }
4193
4194 /**
4195  * Transform and renumber the Projs from a DivMod like instruction.
4196  */
4197 static ir_node *gen_Proj_DivMod(ir_node *node) {
4198         ir_node  *block    = be_transform_node(get_nodes_block(node));
4199         ir_node  *pred     = get_Proj_pred(node);
4200         ir_node  *new_pred = be_transform_node(pred);
4201         ir_graph *irg      = current_ir_graph;
4202         dbg_info *dbgi     = get_irn_dbg_info(node);
4203         ir_mode  *mode     = get_irn_mode(node);
4204         long     proj      = get_Proj_proj(node);
4205
4206         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4207
4208         switch (get_irn_opcode(pred)) {
4209         case iro_Div:
4210                 switch (proj) {
4211                 case pn_Div_M:
4212                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4213                 case pn_Div_res:
4214                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4215                 default:
4216                         break;
4217                 }
4218                 break;
4219         case iro_Mod:
4220                 switch (proj) {
4221                 case pn_Mod_M:
4222                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4223                 case pn_Mod_res:
4224                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4225                 default:
4226                         break;
4227                 }
4228                 break;
4229         case iro_DivMod:
4230                 switch (proj) {
4231                 case pn_DivMod_M:
4232                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4233                 case pn_DivMod_res_div:
4234                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4235                 case pn_DivMod_res_mod:
4236                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4237                 default:
4238                         break;
4239                 }
4240                 break;
4241         default:
4242                 break;
4243         }
4244
4245         assert(0);
4246         return new_rd_Unknown(irg, mode);
4247 }
4248
4249 /**
4250  * Transform and renumber the Projs from a CopyB.
4251  */
4252 static ir_node *gen_Proj_CopyB(ir_node *node) {
4253         ir_node  *block    = be_transform_node(get_nodes_block(node));
4254         ir_node  *pred     = get_Proj_pred(node);
4255         ir_node  *new_pred = be_transform_node(pred);
4256         ir_graph *irg      = current_ir_graph;
4257         dbg_info *dbgi     = get_irn_dbg_info(node);
4258         ir_mode  *mode     = get_irn_mode(node);
4259         long     proj      = get_Proj_proj(node);
4260
4261         switch(proj) {
4262         case pn_CopyB_M_regular:
4263                 if (is_ia32_CopyB_i(new_pred)) {
4264                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4265                 } else if (is_ia32_CopyB(new_pred)) {
4266                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4267                 }
4268                 break;
4269         default:
4270                 break;
4271         }
4272
4273         assert(0);
4274         return new_rd_Unknown(irg, mode);
4275 }
4276
4277 /**
4278  * Transform and renumber the Projs from a Quot.
4279  */
4280 static ir_node *gen_Proj_Quot(ir_node *node) {
4281         ir_node  *block    = be_transform_node(get_nodes_block(node));
4282         ir_node  *pred     = get_Proj_pred(node);
4283         ir_node  *new_pred = be_transform_node(pred);
4284         ir_graph *irg      = current_ir_graph;
4285         dbg_info *dbgi     = get_irn_dbg_info(node);
4286         ir_mode  *mode     = get_irn_mode(node);
4287         long     proj      = get_Proj_proj(node);
4288
4289         switch(proj) {
4290         case pn_Quot_M:
4291                 if (is_ia32_xDiv(new_pred)) {
4292                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4293                 } else if (is_ia32_vfdiv(new_pred)) {
4294                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4295                 }
4296                 break;
4297         case pn_Quot_res:
4298                 if (is_ia32_xDiv(new_pred)) {
4299                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4300                 } else if (is_ia32_vfdiv(new_pred)) {
4301                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4302                 }
4303                 break;
4304         default:
4305                 break;
4306         }
4307
4308         assert(0);
4309         return new_rd_Unknown(irg, mode);
4310 }
4311
4312 /**
4313  * Transform the Thread Local Storage Proj.
4314  */
4315 static ir_node *gen_Proj_tls(ir_node *node) {
4316         ir_node  *block = be_transform_node(get_nodes_block(node));
4317         ir_graph *irg   = current_ir_graph;
4318         dbg_info *dbgi  = NULL;
4319         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4320
4321         return res;
4322 }
4323
4324 static ir_node *gen_be_Call(ir_node *node) {
4325         ir_node *res = be_duplicate_node(node);
4326         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4327
4328         return res;
4329 }
4330
4331 static ir_node *gen_be_IncSP(ir_node *node) {
4332         ir_node *res = be_duplicate_node(node);
4333         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4334
4335         return res;
4336 }
4337
4338 /**
4339  * Transform the Projs from a be_Call.
4340  */
4341 static ir_node *gen_Proj_be_Call(ir_node *node) {
4342         ir_node  *block       = be_transform_node(get_nodes_block(node));
4343         ir_node  *call        = get_Proj_pred(node);
4344         ir_node  *new_call    = be_transform_node(call);
4345         ir_graph *irg         = current_ir_graph;
4346         dbg_info *dbgi        = get_irn_dbg_info(node);
4347         ir_type  *method_type = be_Call_get_type(call);
4348         int       n_res       = get_method_n_ress(method_type);
4349         long      proj        = get_Proj_proj(node);
4350         ir_mode  *mode        = get_irn_mode(node);
4351         ir_node  *sse_load;
4352         const arch_register_class_t *cls;
4353
4354         /* The following is kinda tricky: If we're using SSE, then we have to
4355          * move the result value of the call in floating point registers to an
4356          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4357          * after the call, we have to make sure to correctly make the
4358          * MemProj and the result Proj use these 2 nodes
4359          */
4360         if (proj == pn_be_Call_M_regular) {
4361                 // get new node for result, are we doing the sse load/store hack?
4362                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4363                 ir_node *call_res_new;
4364                 ir_node *call_res_pred = NULL;
4365
4366                 if (call_res != NULL) {
4367                         call_res_new  = be_transform_node(call_res);
4368                         call_res_pred = get_Proj_pred(call_res_new);
4369                 }
4370
4371                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4372                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4373                                            pn_be_Call_M_regular);
4374                 } else {
4375                         assert(is_ia32_xLoad(call_res_pred));
4376                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4377                                            pn_ia32_xLoad_M);
4378                 }
4379         }
4380         if (USE_SSE2(env_cg) && proj >= pn_be_Call_first_res
4381                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)
4382                         && USE_SSE2(env_cg)) {
4383                 ir_node *fstp;
4384                 ir_node *frame = get_irg_frame(irg);
4385                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4386                 //ir_node *p;
4387                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4388                 ir_node *call_res;
4389
4390                 /* in case there is no memory output: create one to serialize the copy
4391                    FPU -> SSE */
4392                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4393                                        pn_be_Call_M_regular);
4394                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4395                                        pn_be_Call_first_res);
4396
4397                 /* store st(0) onto stack */
4398                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4399                                         call_res, mode);
4400                 set_ia32_op_type(fstp, ia32_AddrModeD);
4401                 set_ia32_use_frame(fstp);
4402
4403                 /* load into SSE register */
4404                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4405                                              mode);
4406                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4407                 set_ia32_use_frame(sse_load);
4408
4409                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4410                                        pn_ia32_xLoad_res);
4411
4412                 return sse_load;
4413         }
4414
4415         /* transform call modes */
4416         if (mode_is_data(mode)) {
4417                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4418                 mode = cls->mode;
4419         }
4420
4421         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4422 }
4423
4424 /**
4425  * Transform the Projs from a Cmp.
4426  */
4427 static ir_node *gen_Proj_Cmp(ir_node *node)
4428 {
4429         /* normally Cmps are processed when looking at Cond nodes, but this case
4430          * can happen in complicated Psi conditions */
4431         dbg_info *dbgi      = get_irn_dbg_info(node);
4432         ir_node  *block     = get_nodes_block(node);
4433         ir_node  *new_block = be_transform_node(block);
4434         ir_node  *cmp       = get_Proj_pred(node);
4435         ir_node  *new_cmp   = be_transform_node(cmp);
4436         long      pnc       = get_Proj_proj(node);
4437         ir_node  *res;
4438
4439         res = create_set_32bit(dbgi, new_block, new_cmp, pnc, node, 0);
4440
4441         return res;
4442 }
4443
4444 /**
4445  * Transform and potentially renumber Proj nodes.
4446  */
4447 static ir_node *gen_Proj(ir_node *node) {
4448         ir_graph *irg  = current_ir_graph;
4449         dbg_info *dbgi = get_irn_dbg_info(node);
4450         ir_node  *pred = get_Proj_pred(node);
4451         long     proj  = get_Proj_proj(node);
4452
4453         if (is_Store(pred)) {
4454                 if (proj == pn_Store_M) {
4455                         return be_transform_node(pred);
4456                 } else {
4457                         assert(0);
4458                         return new_r_Bad(irg);
4459                 }
4460         } else if (is_Load(pred)) {
4461                 return gen_Proj_Load(node);
4462         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4463                 return gen_Proj_DivMod(node);
4464         } else if (is_CopyB(pred)) {
4465                 return gen_Proj_CopyB(node);
4466         } else if (is_Quot(pred)) {
4467                 return gen_Proj_Quot(node);
4468         } else if (be_is_SubSP(pred)) {
4469                 return gen_Proj_be_SubSP(node);
4470         } else if (be_is_AddSP(pred)) {
4471                 return gen_Proj_be_AddSP(node);
4472         } else if (be_is_Call(pred)) {
4473                 return gen_Proj_be_Call(node);
4474         } else if (is_Cmp(pred)) {
4475                 return gen_Proj_Cmp(node);
4476         } else if (get_irn_op(pred) == op_Start) {
4477                 if (proj == pn_Start_X_initial_exec) {
4478                         ir_node *block = get_nodes_block(pred);
4479                         ir_node *jump;
4480
4481                         /* we exchange the ProjX with a jump */
4482                         block = be_transform_node(block);
4483                         jump  = new_rd_Jmp(dbgi, irg, block);
4484                         return jump;
4485                 }
4486                 if (node == be_get_old_anchor(anchor_tls)) {
4487                         return gen_Proj_tls(node);
4488                 }
4489 #ifdef FIRM_EXT_GRS
4490         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4491 #else
4492         } else {
4493 #endif
4494                 ir_node *new_pred = be_transform_node(pred);
4495                 ir_node *block    = be_transform_node(get_nodes_block(node));
4496                 ir_mode *mode     = get_irn_mode(node);
4497                 if (mode_needs_gp_reg(mode)) {
4498                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4499                                                        get_Proj_proj(node));
4500 #ifdef DEBUG_libfirm
4501                         new_proj->node_nr = node->node_nr;
4502 #endif
4503                         return new_proj;
4504                 }
4505         }
4506
4507         return be_duplicate_node(node);
4508 }
4509
4510 /**
4511  * Enters all transform functions into the generic pointer
4512  */
4513 static void register_transformers(void)
4514 {
4515         ir_op *op_Mulh;
4516
4517         /* first clear the generic function pointer for all ops */
4518         clear_irp_opcodes_generic_func();
4519
4520 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4521 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4522
4523         GEN(Add);
4524         GEN(Sub);
4525         GEN(Mul);
4526         GEN(And);
4527         GEN(Or);
4528         GEN(Eor);
4529
4530         GEN(Shl);
4531         GEN(Shr);
4532         GEN(Shrs);
4533         GEN(Rot);
4534
4535         GEN(Quot);
4536
4537         GEN(Div);
4538         GEN(Mod);
4539         GEN(DivMod);
4540
4541         GEN(Minus);
4542         GEN(Conv);
4543         GEN(Abs);
4544         GEN(Not);
4545
4546         GEN(Load);
4547         GEN(Store);
4548         GEN(Cond);
4549
4550         GEN(Cmp);
4551         GEN(ASM);
4552         GEN(CopyB);
4553         BAD(Mux);
4554         GEN(Psi);
4555         GEN(Proj);
4556         GEN(Phi);
4557         GEN(IJmp);
4558
4559         /* transform ops from intrinsic lowering */
4560         GEN(ia32_l_Add);
4561         GEN(ia32_l_Adc);
4562         GEN(ia32_l_Neg);
4563         GEN(ia32_l_Mul);
4564         GEN(ia32_l_IMul);
4565         GEN(ia32_l_ShlDep);
4566         GEN(ia32_l_ShrDep);
4567         GEN(ia32_l_SarDep);
4568         GEN(ia32_l_ShlD);
4569         GEN(ia32_l_ShrD);
4570         GEN(ia32_l_Sub);
4571         GEN(ia32_l_Sbb);
4572         GEN(ia32_l_vfild);
4573         GEN(ia32_l_Load);
4574         GEN(ia32_l_vfist);
4575         GEN(ia32_l_Store);
4576         GEN(ia32_l_X87toSSE);
4577         GEN(ia32_l_SSEtoX87);
4578
4579         GEN(Const);
4580         GEN(SymConst);
4581         GEN(Unknown);
4582
4583         /* we should never see these nodes */
4584         BAD(Raise);
4585         BAD(Sel);
4586         BAD(InstOf);
4587         BAD(Cast);
4588         BAD(Free);
4589         BAD(Tuple);
4590         BAD(Id);
4591         //BAD(Bad);
4592         BAD(Confirm);
4593         BAD(Filter);
4594         BAD(CallBegin);
4595         BAD(EndReg);
4596         BAD(EndExcept);
4597
4598         /* handle generic backend nodes */
4599         GEN(be_FrameAddr);
4600         GEN(be_Call);
4601         GEN(be_IncSP);
4602         GEN(be_Return);
4603         GEN(be_AddSP);
4604         GEN(be_SubSP);
4605         GEN(be_Copy);
4606
4607         op_Mulh = get_op_Mulh();
4608         if (op_Mulh)
4609                 GEN(Mulh);
4610
4611 #undef GEN
4612 #undef BAD
4613 }
4614
4615 /**
4616  * Pre-transform all unknown and noreg nodes.
4617  */
4618 static void ia32_pretransform_node(void *arch_cg) {
4619         ia32_code_gen_t *cg = arch_cg;
4620
4621         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4622         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4623         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4624         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4625         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4626         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4627         get_fpcw();
4628 }
4629
4630 /**
4631  * Walker, checks if all ia32 nodes producing more than one result have
4632  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4633  */
4634 static void add_missing_keep_walker(ir_node *node, void *data)
4635 {
4636         int              n_outs, i;
4637         unsigned         found_projs = 0;
4638         const ir_edge_t *edge;
4639         ir_mode         *mode = get_irn_mode(node);
4640         ir_node         *last_keep;
4641         (void) data;
4642         if(mode != mode_T)
4643                 return;
4644         if(!is_ia32_irn(node))
4645                 return;
4646
4647         n_outs = get_ia32_n_res(node);
4648         if(n_outs <= 0)
4649                 return;
4650         if(is_ia32_SwitchJmp(node))
4651                 return;
4652
4653         assert(n_outs < (int) sizeof(unsigned) * 8);
4654         foreach_out_edge(node, edge) {
4655                 ir_node *proj = get_edge_src_irn(edge);
4656                 int      pn   = get_Proj_proj(proj);
4657
4658                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
4659                 found_projs |= 1 << pn;
4660         }
4661
4662
4663         /* are keeps missing? */
4664         last_keep = NULL;
4665         for(i = 0; i < n_outs; ++i) {
4666                 ir_node                     *block;
4667                 ir_node                     *in[1];
4668                 const arch_register_req_t   *req;
4669                 const arch_register_class_t *class;
4670
4671                 if(found_projs & (1 << i)) {
4672                         continue;
4673                 }
4674
4675                 req   = get_ia32_out_req(node, i);
4676                 class = req->cls;
4677                 if(class == NULL) {
4678                         continue;
4679                 }
4680                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
4681                         continue;
4682                 }
4683
4684                 block = get_nodes_block(node);
4685                 in[0] = new_r_Proj(current_ir_graph, block, node,
4686                                    arch_register_class_mode(class), i);
4687                 if(last_keep != NULL) {
4688                         be_Keep_add_node(last_keep, class, in[0]);
4689                 } else {
4690                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4691                         if(sched_is_scheduled(node)) {
4692                                 sched_add_after(node, last_keep);
4693                         }
4694                 }
4695         }
4696 }
4697
4698 /**
4699  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4700  * and keeps them.
4701  */
4702 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4703 {
4704         ir_graph *irg = be_get_birg_irg(cg->birg);
4705         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4706 }
4707
4708 /* do the transformation */
4709 void ia32_transform_graph(ia32_code_gen_t *cg) {
4710         int cse_last;
4711         ir_graph *irg = cg->irg;
4712
4713         /* TODO: look at cpu and fill transform config in with that... */
4714         transform_config.use_incdec = 1;
4715         transform_config.use_sse2   = 0;
4716         transform_config.use_ffreep = 0;
4717         transform_config.use_ftst   = 0;
4718         transform_config.use_femms  = 0;
4719         transform_config.use_fucomi = 1;
4720         transform_config.use_cmov   = 1;
4721
4722         register_transformers();
4723         env_cg       = cg;
4724         initial_fpcw = NULL;
4725
4726         heights      = heights_new(irg);
4727         calculate_non_address_mode_nodes(irg);
4728
4729         /* the transform phase is not safe for CSE (yet) because several nodes get
4730          * attributes set after their creation */
4731         cse_last = get_opt_cse();
4732         set_opt_cse(0);
4733
4734         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4735
4736         set_opt_cse(cse_last);
4737
4738         free_non_address_mode_nodes();
4739         heights_free(heights);
4740         heights = NULL;
4741 }
4742
4743 void ia32_init_transform(void)
4744 {
4745         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4746 }