nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into ia32-Firm.
  23  * @author      Christian Wuerdig, Matthias Braun
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <limits.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "irvrfy.h"
  42 #include "ircons.h"
  43 #include "irgwalk.h"
  44 #include "dbginfo.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "cgana.h"
  51 #include "irouts.h"
  52 #include "trouts.h"
  53 #include "irhooks.h"
  54
  55 #include "../benode_t.h"
  56 #include "../besched.h"
  57 #include "../beabi.h"
  58 #include "../beutil.h"
  59 #include "../beirg_t.h"
  60
  61 #include "bearch_ia32_t.h"
  62 #include "ia32_nodes_attr.h"
  63 #include "ia32_transform.h"
  64 #include "ia32_new_nodes.h"
  65 #include "ia32_map_regs.h"
  66 #include "ia32_dbg_stat.h"
  67 #include "ia32_optimize.h"
  68 #include "ia32_util.h"
  69
  70 #include "gen_ia32_regalloc_if.h"
  71
  72 #define SFP_SIGN "0x80000000"
  73 #define DFP_SIGN "0x8000000000000000"
  74 #define SFP_ABS  "0x7FFFFFFF"
  75 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  76
  77 #define TP_SFP_SIGN "ia32_sfp_sign"
  78 #define TP_DFP_SIGN "ia32_dfp_sign"
  79 #define TP_SFP_ABS  "ia32_sfp_abs"
  80 #define TP_DFP_ABS  "ia32_dfp_abs"
  81
  82 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  83 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  84 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  85 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  86
  87 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  88 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  89
  90 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  91
  92 typedef struct ia32_transform_env_t {
  93         ir_graph          *irg;        /**< The irg, the node should be created in */
  94         ia32_code_gen_t   *cg;         /**< The code generator */
  95         int               visited;     /**< visited count that indicates whether a
  96                                             node is already transformed */
  97         pdeq              *worklist;   /**< worklist of nodes that still need to be
  98                                                                         transformed */
  99         ir_node          **old_anchors;/**< the list of anchors nodes in the old irg*/
 100 } ia32_transform_env_t;
 101
 102 static ia32_transform_env_t env;
 103
 104 extern ir_op *get_op_Mulh(void);
 105
 106 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 107         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
 108         ir_node *op2, ir_node *mem);
 109
 110 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 111         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 112         ir_node *mem);
 113
 114 typedef ir_node *(transform_func)(ir_node *node);
 115
 116 /****************************************************************************************************
 117  *                  _        _                        __                           _   _
 118  *                 | |      | |                      / _|                         | | (_)
 119  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 120  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 121  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 122  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 123  *
 124  ****************************************************************************************************/
 125
 126 static ir_node *duplicate_node(ir_node *node);
 127 static ir_node *transform_node(ir_node *node);
 128 static void duplicate_deps(ir_node *old_node, ir_node *new_node);
 129
 130 static INLINE int mode_needs_gp_reg(ir_mode *mode)
 131 {
 132         if(mode == mode_fpcw)
 133                 return 0;
 134
 135         return mode_is_int(mode) || mode_is_character(mode) || mode_is_reference(mode);
 136 }
 137
 138 static INLINE void set_new_node(ir_node *old_node, ir_node *new_node)
 139 {
 140         set_irn_link(old_node, new_node);
 141 }
 142
 143 static INLINE ir_node *get_new_node(ir_node *old_node)
 144 {
 145         assert(irn_visited(old_node));
 146         return (ir_node*) get_irn_link(old_node);
 147 }
 148
 149 /**
 150  * Returns 1 if irn is a Const representing 0, 0 otherwise
 151  */
 152 static INLINE int is_ia32_Const_0(ir_node *irn) {
 153         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 154                && tarval_is_null(get_ia32_Immop_tarval(irn));
 155 }
 156
 157 /**
 158  * Returns 1 if irn is a Const representing 1, 0 otherwise
 159  */
 160 static INLINE int is_ia32_Const_1(ir_node *irn) {
 161         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 162                && tarval_is_one(get_ia32_Immop_tarval(irn));
 163 }
 164
 165 /**
 166  * Collects all Projs of a node into the node array. Index is the projnum.
 167  * BEWARE: The caller has to assure the appropriate array size!
 168  */
 169 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 170         const ir_edge_t *edge;
 171         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 172
 173         memset(projs, 0, size * sizeof(projs[0]));
 174
 175         foreach_out_edge(irn, edge) {
 176                 ir_node *proj = get_edge_src_irn(edge);
 177                 int proj_proj = get_Proj_proj(proj);
 178                 assert(proj_proj < size);
 179                 projs[proj_proj] = proj;
 180         }
 181 }
 182
 183 /**
 184  * Renumbers the proj having pn_old in the array tp pn_new
 185  * and removes the proj from the array.
 186  */
 187 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 188         fprintf(stderr, "Warning: renumber_Proj used!\n");
 189         if (projs[pn_old]) {
 190                 set_Proj_proj(projs[pn_old], pn_new);
 191                 projs[pn_old] = NULL;
 192         }
 193 }
 194
 195 /**
 196  * creates a unique ident by adding a number to a tag
 197  *
 198  * @param tag   the tag string, must contain a %d if a number
 199  *              should be added
 200  */
 201 static ident *unique_id(const char *tag)
 202 {
 203         static unsigned id = 0;
 204         char str[256];
 205
 206         snprintf(str, sizeof(str), tag, ++id);
 207         return new_id_from_str(str);
 208 }
 209
 210 /**
 211  * Get a primitive type for a mode.
 212  */
 213 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 214 {
 215         pmap_entry *e = pmap_find(types, mode);
 216         ir_type *res;
 217
 218         if (! e) {
 219                 char buf[64];
 220                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 221                 res = new_type_primitive(new_id_from_str(buf), mode);
 222                 pmap_insert(types, mode, res);
 223         }
 224         else
 225                 res = e->value;
 226         return res;
 227 }
 228
 229 /**
 230  * Get an entity that is initialized with a tarval
 231  */
 232 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 233 {
 234         tarval *tv    = get_Const_tarval(cnst);
 235         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 236         ir_entity *res;
 237         ir_graph *rem;
 238
 239         if (! e) {
 240                 ir_mode *mode = get_irn_mode(cnst);
 241                 ir_type *tp = get_Const_type(cnst);
 242                 if (tp == firm_unknown_type)
 243                         tp = get_prim_type(cg->isa->types, mode);
 244
 245                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 246
 247                 set_entity_ld_ident(res, get_entity_ident(res));
 248                 set_entity_visibility(res, visibility_local);
 249                 set_entity_variability(res, variability_constant);
 250                 set_entity_allocation(res, allocation_static);
 251
 252                  /* we create a new entity here: It's initialization must resist on the
 253                     const code irg */
 254                 rem = current_ir_graph;
 255                 current_ir_graph = get_const_code_irg();
 256                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 257                 current_ir_graph = rem;
 258
 259                 pmap_insert(cg->isa->tv_ent, tv, res);
 260         } else {
 261                 res = e->value;
 262         }
 263
 264         return res;
 265 }
 266
 267 /**
 268  * Transforms a Const.
 269  */
 270 static ir_node *gen_Const(ir_node *node) {
 271         ir_graph        *irg   = env.irg;
 272         ir_node         *block = transform_node(get_nodes_block(node));
 273         dbg_info        *dbgi  = get_irn_dbg_info(node);
 274         ir_mode         *mode  = get_irn_mode(node);
 275
 276         if (mode_is_float(mode)) {
 277                 ir_node   *res   = NULL;
 278                 ir_node   *noreg = ia32_new_NoReg_gp(env.cg);
 279                 ir_node   *nomem = new_NoMem();
 280                 ir_node   *load;
 281                 ir_entity *floatent;
 282
 283                 FP_USED(env.cg);
 284                 if (! USE_SSE2(env.cg)) {
 285                         cnst_classify_t clss = classify_Const(node);
 286
 287                         if (clss == CNST_NULL) {
 288                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 289                                 res  = load;
 290                         } else if (clss == CNST_ONE) {
 291                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 292                                 res  = load;
 293                         } else {
 294                                 floatent = get_entity_for_tv(env.cg, node);
 295
 296                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem);
 297                                 set_ia32_am_support(load, ia32_am_Source);
 298                                 set_ia32_op_type(load, ia32_AddrModeS);
 299                                 set_ia32_am_flavour(load, ia32_am_N);
 300                                 set_ia32_am_sc(load, floatent);
 301                                 res      = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 302                         }
 303                         set_ia32_ls_mode(load, mode);
 304                 } else {
 305                         floatent = get_entity_for_tv(env.cg, node);
 306
 307                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 308                         set_ia32_am_support(load, ia32_am_Source);
 309                         set_ia32_op_type(load, ia32_AddrModeS);
 310                         set_ia32_am_flavour(load, ia32_am_N);
 311                         set_ia32_am_sc(load, floatent);
 312                         set_ia32_ls_mode(load, mode);
 313
 314                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 315                 }
 316
 317                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env.cg, node));
 318
 319                 /* Const Nodes before the initial IncSP are a bad idea, because
 320                  * they could be spilled and we have no SP ready at that point yet.
 321                  * So add a dependency to the initial frame pointer calculation to
 322                  * avoid that situation.
 323                  */
 324                 if (get_irg_start_block(irg) == block) {
 325                         add_irn_dep(load, get_irg_frame(irg));
 326                 }
 327
 328                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env.cg, node));
 329                 return res;
 330         } else {
 331                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 332
 333                 /* see above */
 334                 if (get_irg_start_block(irg) == block) {
 335                         add_irn_dep(cnst, get_irg_frame(irg));
 336                 }
 337
 338                 set_ia32_Const_attr(cnst, node);
 339                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env.cg, node));
 340                 return cnst;
 341         }
 342
 343         assert(0);
 344         return new_r_Bad(irg);
 345 }
 346
 347 /**
 348  * Transforms a SymConst.
 349  */
 350 static ir_node *gen_SymConst(ir_node *node) {
 351         ir_graph *irg   = env.irg;
 352         ir_node  *block = transform_node(get_nodes_block(node));
 353         dbg_info *dbgi  = get_irn_dbg_info(node);
 354         ir_mode  *mode  = get_irn_mode(node);
 355         ir_node  *cnst;
 356
 357         if (mode_is_float(mode)) {
 358                 FP_USED(env.cg);
 359                 if (USE_SSE2(env.cg))
 360                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 361                 else
 362                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 363                 set_ia32_ls_mode(cnst, mode);
 364         } else {
 365                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 366         }
 367
 368         /* Const Nodes before the initial IncSP are a bad idea, because
 369          * they could be spilled and we have no SP ready at that point yet
 370          */
 371         if (get_irg_start_block(irg) == block) {
 372                 add_irn_dep(cnst, get_irg_frame(irg));
 373         }
 374
 375         set_ia32_Const_attr(cnst, node);
 376         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env.cg, node));
 377
 378         return cnst;
 379 }
 380
 381 /**
 382  * SSE convert of an integer node into a floating point node.
 383  */
 384 static ir_node *gen_sse_conv_int2float(ia32_code_gen_t *cg, dbg_info *dbgi,
 385                                        ir_graph *irg, ir_node *block,
 386                                        ir_node *in, ir_node *old_node, ir_mode *tgt_mode)
 387 {
 388         ir_node *noreg    = ia32_new_NoReg_gp(cg);
 389         ir_node *nomem    = new_rd_NoMem(irg);
 390         ir_node *old_pred = get_Cmp_left(old_node);
 391         ir_mode *in_mode  = get_irn_mode(old_pred);
 392         int     in_bits   = get_mode_size_bits(in_mode);
 393         ir_node *conv     = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, in, nomem);
 394
 395         set_ia32_ls_mode(conv, tgt_mode);
 396         if (in_bits == 32) {
 397                 set_ia32_am_support(conv, ia32_am_Source);
 398         }
 399         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 400
 401         return conv;
 402 }
 403
 404 /**
 405  * SSE convert of an float node into a double node.
 406  */
 407 static ir_node *gen_sse_conv_f2d(ia32_code_gen_t *cg, dbg_info *dbgi,
 408                                  ir_graph *irg, ir_node *block,
 409                                  ir_node *in, ir_node *old_node)
 410 {
 411         ir_node *noreg = ia32_new_NoReg_gp(cg);
 412         ir_node *nomem = new_rd_NoMem(irg);
 413         ir_node *conv  = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, in, nomem);
 414
 415         set_ia32_am_support(conv, ia32_am_Source);
 416         set_ia32_ls_mode(conv, mode_xmm);
 417         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 418
 419         return conv;
 420 }
 421
 422 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 423 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 424         static const struct {
 425                 const char *tp_name;
 426                 const char *ent_name;
 427                 const char *cnst_str;
 428         } names [ia32_known_const_max] = {
 429                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 430                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 431                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 432                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 433         };
 434         static ir_entity *ent_cache[ia32_known_const_max];
 435
 436         const char    *tp_name, *ent_name, *cnst_str;
 437         ir_type       *tp;
 438         ir_node       *cnst;
 439         ir_graph      *rem;
 440         ir_entity     *ent;
 441         tarval        *tv;
 442         ir_mode       *mode;
 443
 444         ent_name = names[kct].ent_name;
 445         if (! ent_cache[kct]) {
 446                 tp_name  = names[kct].tp_name;
 447                 cnst_str = names[kct].cnst_str;
 448
 449                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 450                 //mode = mode_xmm;
 451                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 452                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 453                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 454
 455                 set_entity_ld_ident(ent, get_entity_ident(ent));
 456                 set_entity_visibility(ent, visibility_local);
 457                 set_entity_variability(ent, variability_constant);
 458                 set_entity_allocation(ent, allocation_static);
 459
 460                 /* we create a new entity here: It's initialization must resist on the
 461                     const code irg */
 462                 rem = current_ir_graph;
 463                 current_ir_graph = get_const_code_irg();
 464                 cnst = new_Const(mode, tv);
 465                 current_ir_graph = rem;
 466
 467                 set_atomic_ent_value(ent, cnst);
 468
 469                 /* cache the entry */
 470                 ent_cache[kct] = ent;
 471         }
 472
 473         return ent_cache[kct];
 474 }
 475
 476 #ifndef NDEBUG
 477 /**
 478  * Prints the old node name on cg obst and returns a pointer to it.
 479  */
 480 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 481         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 482
 483         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 484         obstack_1grow(isa->name_obst, 0);
 485         return obstack_finish(isa->name_obst);
 486 }
 487 #endif /* NDEBUG */
 488
 489 /* determine if one operator is an Imm */
 490 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 491         if (op1) {
 492                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 493         } else {
 494                 return is_ia32_Cnst(op2) ? op2 : NULL;
 495         }
 496 }
 497
 498 /* determine if one operator is not an Imm */
 499 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 500         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 501 }
 502
 503 static void fold_immediate(ir_node *node, int in1, int in2) {
 504         ir_node *left;
 505         ir_node *right;
 506
 507         if (!(env.cg->opt & IA32_OPT_IMMOPS))
 508                 return;
 509
 510         left = get_irn_n(node, in1);
 511         right = get_irn_n(node, in2);
 512         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 513                 /* we can only set right operand to immediate */
 514                 if(!is_ia32_commutative(node))
 515                         return;
 516                 /* exchange left/right */
 517                 set_irn_n(node, in1, right);
 518                 set_irn_n(node, in2, ia32_get_admissible_noreg(env.cg, node, in2));
 519                 copy_ia32_Immop_attr(node, left);
 520         } else if(is_ia32_Cnst(right)) {
 521                 set_irn_n(node, in2, ia32_get_admissible_noreg(env.cg, node, in2));
 522                 copy_ia32_Immop_attr(node, right);
 523         } else {
 524                 return;
 525         }
 526
 527         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source);
 528 }
 529
 530 /**
 531  * Construct a standard binary operation, set AM and immediate if required.
 532  *
 533  * @param op1   The first operand
 534  * @param op2   The second operand
 535  * @param func  The node constructor function
 536  * @return The constructed ia32 node.
 537  */
 538 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 539                           construct_binop_func *func)
 540 {
 541         ir_node  *block    = transform_node(get_nodes_block(node));
 542         ir_node  *new_op1  = transform_node(op1);
 543         ir_node  *new_op2  = transform_node(op2);
 544         ir_node  *new_node = NULL;
 545         ir_graph *irg      = env.irg;
 546         dbg_info *dbgi     = get_irn_dbg_info(node);
 547         ir_node  *noreg_gp = ia32_new_NoReg_gp(env.cg);
 548         ir_node  *nomem    = new_NoMem();
 549
 550         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 551         if (func == new_rd_ia32_IMul) {
 552                 set_ia32_am_support(new_node, ia32_am_Source);
 553         } else {
 554                 set_ia32_am_support(new_node, ia32_am_Full);
 555         }
 556
 557         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env.cg, node));
 558         if (is_op_commutative(get_irn_op(node))) {
 559                 set_ia32_commutative(new_node);
 560         }
 561         fold_immediate(new_node, 2, 3);
 562
 563         return new_node;
 564 }
 565
 566 /**
 567  * Construct a standard binary operation, set AM and immediate if required.
 568  *
 569  * @param op1   The first operand
 570  * @param op2   The second operand
 571  * @param func  The node constructor function
 572  * @return The constructed ia32 node.
 573  */
 574 static ir_node *gen_binop_float(ir_node *node, ir_node *op1, ir_node *op2,
 575                                 construct_binop_func *func)
 576 {
 577         ir_node  *block    = transform_node(get_nodes_block(node));
 578         ir_node  *new_op1  = transform_node(op1);
 579         ir_node  *new_op2  = transform_node(op2);
 580         ir_node  *new_node = NULL;
 581         dbg_info *dbgi     = get_irn_dbg_info(node);
 582         ir_graph *irg      = env.irg;
 583         ir_mode  *mode     = get_irn_mode(node);
 584         ir_node  *noreg_gp = ia32_new_NoReg_gp(env.cg);
 585         ir_node  *nomem    = new_NoMem();
 586
 587         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 588         set_ia32_am_support(new_node, ia32_am_Source);
 589         if (is_op_commutative(get_irn_op(node))) {
 590                 set_ia32_commutative(new_node);
 591         }
 592         if (USE_SSE2(env.cg)) {
 593                 set_ia32_ls_mode(new_node, mode);
 594         }
 595
 596         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env.cg, node));
 597
 598         return new_node;
 599 }
 600
 601
 602 /**
 603  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 604  *
 605  * @param op1   The first operand
 606  * @param op2   The second operand
 607  * @param func  The node constructor function
 608  * @return The constructed ia32 node.
 609  */
 610 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 611                                 construct_binop_func *func)
 612 {
 613         ir_node  *block   = transform_node(get_nodes_block(node));
 614         ir_node  *new_op1 = transform_node(op1);
 615         ir_node  *new_op2 = transform_node(op2);
 616         ir_node  *new_op  = NULL;
 617         dbg_info *dbgi    = get_irn_dbg_info(node);
 618         ir_graph *irg     = env.irg;
 619         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
 620         ir_node  *nomem   = new_NoMem();
 621         ir_node  *expr_op;
 622         ir_node  *imm_op;
 623         tarval   *tv;
 624
 625         assert(! mode_is_float(get_irn_mode(node))
 626                  && "Shift/Rotate with float not supported");
 627
 628         /* Check if immediate optimization is on and */
 629         /* if it's an operation with immediate.      */
 630         imm_op  = (env.cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
 631         expr_op = get_expr_op(new_op1, new_op2);
 632
 633         assert((expr_op || imm_op) && "invalid operands");
 634
 635         if (!expr_op) {
 636                 /* We have two consts here: not yet supported */
 637                 imm_op = NULL;
 638         }
 639
 640         /* Limit imm_op within range imm8 */
 641         if (imm_op) {
 642                 tv = get_ia32_Immop_tarval(imm_op);
 643
 644                 if (tv) {
 645                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
 646                         set_ia32_Immop_tarval(imm_op, tv);
 647                 }
 648                 else {
 649                         imm_op = NULL;
 650                 }
 651         }
 652
 653         /* integer operations */
 654         if (imm_op) {
 655                 /* This is shift/rot with const */
 656                 DB((dbg, LEVEL_1, "Shift/Rot with immediate ..."));
 657
 658                 new_op = func(dbgi, irg, block, noreg, noreg, expr_op, noreg, nomem);
 659                 copy_ia32_Immop_attr(new_op, imm_op);
 660         } else {
 661                 /* This is a normal shift/rot */
 662                 DB((dbg, LEVEL_1, "Shift/Rot binop ..."));
 663                 new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 664         }
 665
 666         /* set AM support */
 667         set_ia32_am_support(new_op, ia32_am_Dest);
 668
 669         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
 670
 671         set_ia32_emit_cl(new_op);
 672
 673         return new_op;
 674 }
 675
 676
 677 /**
 678  * Construct a standard unary operation, set AM and immediate if required.
 679  *
 680  * @param op    The operand
 681  * @param func  The node constructor function
 682  * @return The constructed ia32 node.
 683  */
 684 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 685 {
 686         ir_node  *block    = transform_node(get_nodes_block(node));
 687         ir_node  *new_op   = transform_node(op);
 688         ir_node  *new_node = NULL;
 689         ir_graph *irg      = env.irg;
 690         dbg_info *dbgi     = get_irn_dbg_info(node);
 691         ir_node  *noreg    = ia32_new_NoReg_gp(env.cg);
 692         ir_node  *nomem    = new_NoMem();
 693
 694         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 695         DB((dbg, LEVEL_1, "INT unop ..."));
 696         set_ia32_am_support(new_node, ia32_am_Dest);
 697
 698         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env.cg, node));
 699
 700         return new_node;
 701 }
 702
 703
 704 /**
 705  * Creates an ia32 Add.
 706  *
 707  * @return the created ia32 Add node
 708  */
 709 static ir_node *gen_Add(ir_node *node) {
 710         ir_node  *block   = transform_node(get_nodes_block(node));
 711         ir_node  *op1     = get_Add_left(node);
 712         ir_node  *new_op1 = transform_node(op1);
 713         ir_node  *op2     = get_Add_right(node);
 714         ir_node  *new_op2 = transform_node(op2);
 715         ir_node  *new_op  = NULL;
 716         ir_graph *irg     = env.irg;
 717         dbg_info *dbgi    = get_irn_dbg_info(node);
 718         ir_mode  *mode    = get_irn_mode(node);
 719         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
 720         ir_node  *nomem   = new_NoMem();
 721         ir_node  *expr_op, *imm_op;
 722
 723         /* Check if immediate optimization is on and */
 724         /* if it's an operation with immediate.      */
 725         imm_op  = (env.cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 726         expr_op = get_expr_op(new_op1, new_op2);
 727
 728         assert((expr_op || imm_op) && "invalid operands");
 729
 730         if (mode_is_float(mode)) {
 731                 FP_USED(env.cg);
 732                 if (USE_SSE2(env.cg))
 733                         return gen_binop_float(node, op1, op2, new_rd_ia32_xAdd);
 734                 else
 735                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfadd);
 736         }
 737
 738         /* integer ADD */
 739         if (! expr_op) {
 740                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 741                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 742
 743                 /* No expr_op means, that we have two const - one symconst and */
 744                 /* one tarval or another symconst - because this case is not   */
 745                 /* covered by constant folding                                 */
 746                 /* We need to check for:                                       */
 747                 /*  1) symconst + const    -> becomes a LEA                    */
 748                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 749                 /*        linker doesn't support two symconsts                 */
 750
 751                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 752                         /* this is the 2nd case */
 753                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 754                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 755                         set_ia32_am_flavour(new_op, ia32_am_OB);
 756                         set_ia32_am_support(new_op, ia32_am_Source);
 757                         set_ia32_op_type(new_op, ia32_AddrModeS);
 758
 759                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 760                 } else if (tp1 == ia32_ImmSymConst) {
 761                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 762                         long offs = get_tarval_long(tv);
 763
 764                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 765                         add_irn_dep(new_op, get_irg_frame(irg));
 766                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 767
 768                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 769                         add_ia32_am_offs_int(new_op, offs);
 770                         set_ia32_am_flavour(new_op, ia32_am_O);
 771                         set_ia32_am_support(new_op, ia32_am_Source);
 772                         set_ia32_op_type(new_op, ia32_AddrModeS);
 773                 } else if (tp2 == ia32_ImmSymConst) {
 774                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 775                         long offs = get_tarval_long(tv);
 776
 777                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 778                         add_irn_dep(new_op, get_irg_frame(irg));
 779                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 780
 781                         add_ia32_am_offs_int(new_op, offs);
 782                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 783                         set_ia32_am_flavour(new_op, ia32_am_O);
 784                         set_ia32_am_support(new_op, ia32_am_Source);
 785                         set_ia32_op_type(new_op, ia32_AddrModeS);
 786                 } else {
 787                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 788                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 789                         tarval *restv = tarval_add(tv1, tv2);
 790
 791                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 792
 793                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 794                         set_ia32_Const_tarval(new_op, restv);
 795                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 796                 }
 797
 798                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
 799                 return new_op;
 800         } else if (imm_op) {
 801                 if ((env.cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 802                         tarval_classification_t class_tv, class_negtv;
 803                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 804
 805                         /* optimize tarvals */
 806                         class_tv    = classify_tarval(tv);
 807                         class_negtv = classify_tarval(tarval_neg(tv));
 808
 809                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 810                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 811                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 812                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
 813                                 return new_op;
 814                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 815                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 816                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 817                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
 818                                 return new_op;
 819                         }
 820                 }
 821         }
 822
 823         /* This is a normal add */
 824         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 825
 826         /* set AM support */
 827         set_ia32_am_support(new_op, ia32_am_Full);
 828         set_ia32_commutative(new_op);
 829
 830         fold_immediate(new_op, 2, 3);
 831
 832         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
 833
 834         return new_op;
 835 }
 836
 837 #if 0
 838 static ir_node *create_ia32_Mul(ir_node *node) {
 839         ir_graph *irg = env.irg;
 840         dbg_info *dbgi = get_irn_dbg_info(node);
 841         ir_node *block = transform_node(get_nodes_block(node));
 842         ir_node *op1 = get_Mul_left(node);
 843         ir_node *op2 = get_Mul_right(node);
 844         ir_node *new_op1 = transform_node(op1);
 845         ir_node *new_op2 = transform_node(op2);
 846         ir_node *noreg = ia32_new_NoReg_gp(env.cg);
 847         ir_node *proj_EAX, *proj_EDX, *res;
 848         ir_node *in[1];
 849
 850         res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 851         set_ia32_commutative(res);
 852         set_ia32_am_support(res, ia32_am_Source);
 853
 854         /* imediates are not supported, so no fold_immediate */
 855         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 856         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 857
 858         /* keep EAX */
 859         in[0] = proj_EDX;
 860         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 861
 862         return proj_EAX;
 863 }
 864 #endif /* if 0 */
 865
 866
 867 /**
 868  * Creates an ia32 Mul.
 869  *
 870  * @return the created ia32 Mul node
 871  */
 872 static ir_node *gen_Mul(ir_node *node) {
 873         ir_node *op1  = get_Mul_left(node);
 874         ir_node *op2  = get_Mul_right(node);
 875         ir_mode *mode = get_irn_mode(node);
 876
 877         if (mode_is_float(mode)) {
 878                 FP_USED(env.cg);
 879                 if (USE_SSE2(env.cg))
 880                         return gen_binop_float(node, op1, op2, new_rd_ia32_xMul);
 881                 else
 882                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfmul);
 883         }
 884
 885         /*
 886                 for the lower 32bit of the result it doesn't matter whether we use
 887                 signed or unsigned multiplication so we use IMul as it has fewer
 888                 constraints
 889         */
 890         return gen_binop(node, op1, op2, new_rd_ia32_IMul);
 891 }
 892
 893 /**
 894  * Creates an ia32 Mulh.
 895  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 896  * this result while Mul returns the lower 32 bit.
 897  *
 898  * @return the created ia32 Mulh node
 899  */
 900 static ir_node *gen_Mulh(ir_node *node) {
 901         ir_node  *block   = transform_node(get_nodes_block(node));
 902         ir_node  *op1     = get_irn_n(node, 0);
 903         ir_node  *new_op1 = transform_node(op1);
 904         ir_node  *op2     = get_irn_n(node, 1);
 905         ir_node  *new_op2 = transform_node(op2);
 906         ir_graph *irg     = env.irg;
 907         dbg_info *dbgi    = get_irn_dbg_info(node);
 908         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
 909         ir_mode  *mode    = get_irn_mode(node);
 910         ir_node  *proj_EAX, *proj_EDX, *res;
 911         ir_node  *in[1];
 912
 913         assert(!mode_is_float(mode) && "Mulh with float not supported");
 914         if (mode_is_signed(mode)) {
 915                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 916         } else {
 917                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 918         }
 919
 920         set_ia32_commutative(res);
 921         set_ia32_am_support(res, ia32_am_Source);
 922
 923         set_ia32_am_support(res, ia32_am_Source);
 924
 925         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 926         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 927
 928         /* keep EAX */
 929         in[0] = proj_EAX;
 930         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 931
 932         return proj_EDX;
 933 }
 934
 935
 936
 937 /**
 938  * Creates an ia32 And.
 939  *
 940  * @return The created ia32 And node
 941  */
 942 static ir_node *gen_And(ir_node *node) {
 943         ir_node *op1 = get_And_left(node);
 944         ir_node *op2 = get_And_right(node);
 945
 946         assert (! mode_is_float(get_irn_mode(node)));
 947         return gen_binop(node, op1, op2, new_rd_ia32_And);
 948 }
 949
 950
 951
 952 /**
 953  * Creates an ia32 Or.
 954  *
 955  * @return The created ia32 Or node
 956  */
 957 static ir_node *gen_Or(ir_node *node) {
 958         ir_node *op1 = get_Or_left(node);
 959         ir_node *op2 = get_Or_right(node);
 960
 961         assert (! mode_is_float(get_irn_mode(node)));
 962         return gen_binop(node, op1, op2, new_rd_ia32_Or);
 963 }
 964
 965
 966
 967 /**
 968  * Creates an ia32 Eor.
 969  *
 970  * @return The created ia32 Eor node
 971  */
 972 static ir_node *gen_Eor(ir_node *node) {
 973         ir_node *op1 = get_Eor_left(node);
 974         ir_node *op2 = get_Eor_right(node);
 975
 976         assert(! mode_is_float(get_irn_mode(node)));
 977         return gen_binop(node, op1, op2, new_rd_ia32_Xor);
 978 }
 979
 980
 981
 982 /**
 983  * Creates an ia32 Max.
 984  *
 985  * @return the created ia32 Max node
 986  */
 987 static ir_node *gen_Max(ir_node *node) {
 988         ir_node  *block   = transform_node(get_nodes_block(node));
 989         ir_node  *op1     = get_irn_n(node, 0);
 990         ir_node  *new_op1 = transform_node(op1);
 991         ir_node  *op2     = get_irn_n(node, 1);
 992         ir_node  *new_op2 = transform_node(op2);
 993         ir_graph *irg     = env.irg;
 994         ir_mode  *mode    = get_irn_mode(node);
 995         dbg_info *dbgi    = get_irn_dbg_info(node);
 996         ir_mode  *op_mode = get_irn_mode(op1);
 997         ir_node  *new_op;
 998
 999         assert(get_mode_size_bits(mode) == 32);
1000
1001         if (mode_is_float(mode)) {
1002                 FP_USED(env.cg);
1003                 if (USE_SSE2(env.cg)) {
1004                         new_op = gen_binop_float(node, new_op1, new_op2, new_rd_ia32_xMax);
1005                 } else {
1006                         panic("Can't create Max node");
1007                 }
1008         } else {
1009                 long pnc = pn_Cmp_Gt;
1010                 if (! mode_is_signed(op_mode)) {
1011                         pnc |= ia32_pn_Cmp_Unsigned;
1012                 }
1013                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2, new_op1, new_op2);
1014                 set_ia32_pncode(new_op, pnc);
1015                 set_ia32_am_support(new_op, ia32_am_None);
1016         }
1017         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1018
1019         return new_op;
1020 }
1021
1022 /**
1023  * Creates an ia32 Min.
1024  *
1025  * @return the created ia32 Min node
1026  */
1027 static ir_node *gen_Min(ir_node *node) {
1028         ir_node  *block   = transform_node(get_nodes_block(node));
1029         ir_node  *op1     = get_irn_n(node, 0);
1030         ir_node  *new_op1 = transform_node(op1);
1031         ir_node  *op2     = get_irn_n(node, 1);
1032         ir_node  *new_op2 = transform_node(op2);
1033         ir_graph *irg     = env.irg;
1034         ir_mode  *mode    = get_irn_mode(node);
1035         dbg_info *dbgi    = get_irn_dbg_info(node);
1036         ir_mode  *op_mode = get_irn_mode(op1);
1037         ir_node  *new_op;
1038
1039         assert(get_mode_size_bits(mode) == 32);
1040
1041         if (mode_is_float(mode)) {
1042                 FP_USED(env.cg);
1043                 if (USE_SSE2(env.cg)) {
1044                         new_op = gen_binop_float(node, op1, op2, new_rd_ia32_xMin);
1045                 } else {
1046                         panic("can't create Min node");
1047                 }
1048         } else {
1049                 long pnc = pn_Cmp_Lt;
1050                 if (! mode_is_signed(op_mode)) {
1051                         pnc |= ia32_pn_Cmp_Unsigned;
1052                 }
1053                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2, new_op1, new_op2);
1054                 set_ia32_pncode(new_op, pnc);
1055                 set_ia32_am_support(new_op, ia32_am_None);
1056         }
1057         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1058
1059         return new_op;
1060 }
1061
1062
1063 /**
1064  * Creates an ia32 Sub.
1065  *
1066  * @return The created ia32 Sub node
1067  */
1068 static ir_node *gen_Sub(ir_node *node) {
1069         ir_node  *block   = transform_node(get_nodes_block(node));
1070         ir_node  *op1     = get_Sub_left(node);
1071         ir_node  *new_op1 = transform_node(op1);
1072         ir_node  *op2     = get_Sub_right(node);
1073         ir_node  *new_op2 = transform_node(op2);
1074         ir_node  *new_op  = NULL;
1075         ir_graph *irg     = env.irg;
1076         dbg_info *dbgi    = get_irn_dbg_info(node);
1077         ir_mode  *mode    = get_irn_mode(node);
1078         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
1079         ir_node  *nomem   = new_NoMem();
1080         ir_node  *expr_op, *imm_op;
1081
1082         /* Check if immediate optimization is on and */
1083         /* if it's an operation with immediate.      */
1084         imm_op  = (env.cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
1085         expr_op = get_expr_op(new_op1, new_op2);
1086
1087         assert((expr_op || imm_op) && "invalid operands");
1088
1089         if (mode_is_float(mode)) {
1090                 FP_USED(env.cg);
1091                 if (USE_SSE2(env.cg))
1092                         return gen_binop_float(node, op1, op2, new_rd_ia32_xSub);
1093                 else
1094                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfsub);
1095         }
1096
1097         /* integer SUB */
1098         if (! expr_op) {
1099                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
1100                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
1101
1102                 /* No expr_op means, that we have two const - one symconst and */
1103                 /* one tarval or another symconst - because this case is not   */
1104                 /* covered by constant folding                                 */
1105                 /* We need to check for:                                       */
1106                 /*  1) symconst - const    -> becomes a LEA                    */
1107                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
1108                 /*        linker doesn't support two symconsts                 */
1109                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
1110                         /* this is the 2nd case */
1111                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
1112                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
1113                         set_ia32_am_sc_sign(new_op);
1114                         set_ia32_am_flavour(new_op, ia32_am_OB);
1115
1116                         DBG_OPT_LEA3(op1, op2, node, new_op);
1117                 } else if (tp1 == ia32_ImmSymConst) {
1118                         tarval *tv = get_ia32_Immop_tarval(new_op2);
1119                         long offs = get_tarval_long(tv);
1120
1121                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1122                         add_irn_dep(new_op, get_irg_frame(irg));
1123                         DBG_OPT_LEA3(op1, op2, node, new_op);
1124
1125                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
1126                         add_ia32_am_offs_int(new_op, -offs);
1127                         set_ia32_am_flavour(new_op, ia32_am_O);
1128                         set_ia32_am_support(new_op, ia32_am_Source);
1129                         set_ia32_op_type(new_op, ia32_AddrModeS);
1130                 } else if (tp2 == ia32_ImmSymConst) {
1131                         tarval *tv = get_ia32_Immop_tarval(new_op1);
1132                         long offs = get_tarval_long(tv);
1133
1134                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1135                         add_irn_dep(new_op, get_irg_frame(irg));
1136                         DBG_OPT_LEA3(op1, op2, node, new_op);
1137
1138                         add_ia32_am_offs_int(new_op, offs);
1139                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
1140                         set_ia32_am_sc_sign(new_op);
1141                         set_ia32_am_flavour(new_op, ia32_am_O);
1142                         set_ia32_am_support(new_op, ia32_am_Source);
1143                         set_ia32_op_type(new_op, ia32_AddrModeS);
1144                 } else {
1145                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
1146                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
1147                         tarval *restv = tarval_sub(tv1, tv2);
1148
1149                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
1150
1151                         new_op = new_rd_ia32_Const(dbgi, irg, block);
1152                         set_ia32_Const_tarval(new_op, restv);
1153                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
1154                 }
1155
1156                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1157                 return new_op;
1158         } else if (imm_op) {
1159                 if ((env.cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
1160                         tarval_classification_t class_tv, class_negtv;
1161                         tarval *tv = get_ia32_Immop_tarval(imm_op);
1162
1163                         /* optimize tarvals */
1164                         class_tv    = classify_tarval(tv);
1165                         class_negtv = classify_tarval(tarval_neg(tv));
1166
1167                         if (class_tv == TV_CLASSIFY_ONE) {
1168                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1169                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1170                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1171                                 return new_op;
1172                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1173                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1174                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1175                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1176                                 return new_op;
1177                         }
1178                 }
1179         }
1180
1181         /* This is a normal sub */
1182         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1183
1184         /* set AM support */
1185         set_ia32_am_support(new_op, ia32_am_Full);
1186
1187         fold_immediate(new_op, 2, 3);
1188
1189         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1190
1191         return new_op;
1192 }
1193
1194
1195
1196 /**
1197  * Generates an ia32 DivMod with additional infrastructure for the
1198  * register allocator if needed.
1199  *
1200  * @param dividend -no comment- :)
1201  * @param divisor  -no comment- :)
1202  * @param dm_flav  flavour_Div/Mod/DivMod
1203  * @return The created ia32 DivMod node
1204  */
1205 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1206                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1207 {
1208         ir_node  *block        = transform_node(get_nodes_block(node));
1209         ir_node  *new_dividend = transform_node(dividend);
1210         ir_node  *new_divisor  = transform_node(divisor);
1211         ir_graph *irg          = env.irg;
1212         dbg_info *dbgi         = get_irn_dbg_info(node);
1213         ir_mode  *mode         = get_irn_mode(node);
1214         ir_node  *noreg        = ia32_new_NoReg_gp(env.cg);
1215         ir_node  *res, *proj_div, *proj_mod;
1216         ir_node  *edx_node, *cltd;
1217         ir_node  *in_keep[2];
1218         ir_node  *mem, *new_mem;
1219         ir_node  *projs[pn_DivMod_max];
1220         int      i, has_exc;
1221
1222         ia32_collect_Projs(node, projs, pn_DivMod_max);
1223
1224         proj_div = proj_mod = NULL;
1225         has_exc  = 0;
1226         switch (dm_flav) {
1227                 case flavour_Div:
1228                         mem  = get_Div_mem(node);
1229                         mode = get_Div_resmode(node);
1230                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1231                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1232                         break;
1233                 case flavour_Mod:
1234                         mem  = get_Mod_mem(node);
1235                         mode = get_Mod_resmode(node);
1236                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1237                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1238                         break;
1239                 case flavour_DivMod:
1240                         mem  = get_DivMod_mem(node);
1241                         mode = get_DivMod_resmode(node);
1242                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1243                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1244                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1245                         break;
1246                 default:
1247                         panic("invalid divmod flavour!");
1248         }
1249         new_mem = transform_node(mem);
1250
1251         if (mode_is_signed(mode)) {
1252                 /* in signed mode, we need to sign extend the dividend */
1253                 cltd         = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend);
1254                 new_dividend = new_rd_Proj(dbgi, irg, block, cltd, mode_Iu, pn_ia32_Cltd_EAX);
1255                 edx_node     = new_rd_Proj(dbgi, irg, block, cltd, mode_Iu, pn_ia32_Cltd_EDX);
1256         } else {
1257                 edx_node = new_rd_ia32_Const(dbgi, irg, block);
1258                 add_irn_dep(edx_node, be_abi_get_start_barrier(env.cg->birg->abi));
1259                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
1260         }
1261
1262         if (mode_is_signed(mode)) {
1263                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend, edx_node, new_divisor, new_mem, dm_flav);
1264         } else {
1265                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend, edx_node, new_divisor, new_mem, dm_flav);
1266         }
1267
1268         set_ia32_exc_label(res, has_exc);
1269
1270         /* Matze: code can't handle this at the moment... */
1271 #if 0
1272         /* set AM support */
1273         set_ia32_am_support(res, ia32_am_Source);
1274 #endif
1275
1276         /* check, which Proj-Keep, we need to add */
1277         i = 0;
1278         if (proj_div == NULL) {
1279                 /* We have only mod result: add div res Proj-Keep */
1280                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_div_res);
1281                 ++i;
1282         }
1283         if (proj_mod == NULL) {
1284                 /* We have only div result: add mod res Proj-Keep */
1285                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_mod_res);
1286                 ++i;
1287         }
1288         if(i > 0)
1289                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, i, in_keep);
1290
1291         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1292
1293         return res;
1294 }
1295
1296
1297 /**
1298  * Wrapper for generate_DivMod. Sets flavour_Mod.
1299  *
1300  */
1301 static ir_node *gen_Mod(ir_node *node) {
1302         return generate_DivMod(node, get_Mod_left(node),
1303                                get_Mod_right(node), flavour_Mod);
1304 }
1305
1306 /**
1307  * Wrapper for generate_DivMod. Sets flavour_Div.
1308  *
1309  */
1310 static ir_node *gen_Div(ir_node *node) {
1311         return generate_DivMod(node, get_Div_left(node),
1312                                get_Div_right(node), flavour_Div);
1313 }
1314
1315 /**
1316  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1317  */
1318 static ir_node *gen_DivMod(ir_node *node) {
1319         return generate_DivMod(node, get_DivMod_left(node),
1320                                get_DivMod_right(node), flavour_DivMod);
1321 }
1322
1323
1324
1325 /**
1326  * Creates an ia32 floating Div.
1327  *
1328  * @return The created ia32 xDiv node
1329  */
1330 static ir_node *gen_Quot(ir_node *node) {
1331         ir_node  *block   = transform_node(get_nodes_block(node));
1332         ir_node  *op1     = get_Quot_left(node);
1333         ir_node  *new_op1 = transform_node(op1);
1334         ir_node  *op2     = get_Quot_right(node);
1335         ir_node  *new_op2 = transform_node(op2);
1336         ir_graph *irg     = env.irg;
1337         dbg_info *dbgi    = get_irn_dbg_info(node);
1338         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
1339         ir_node  *nomem   = new_rd_NoMem(env.irg);
1340         ir_node  *new_op;
1341
1342         FP_USED(env.cg);
1343         if (USE_SSE2(env.cg)) {
1344                 ir_mode *mode = get_irn_mode(op1);
1345                 if (is_ia32_xConst(new_op2)) {
1346                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1347                         set_ia32_am_support(new_op, ia32_am_None);
1348                         copy_ia32_Immop_attr(new_op, new_op2);
1349                 } else {
1350                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1351                         // Matze: disabled for now, spillslot coalescer fails
1352                         //set_ia32_am_support(new_op, ia32_am_Source);
1353                 }
1354                 set_ia32_ls_mode(new_op, mode);
1355         } else {
1356                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1357                 // Matze: disabled for now (spillslot coalescer fails)
1358                 //set_ia32_am_support(new_op, ia32_am_Source);
1359         }
1360         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1361         return new_op;
1362 }
1363
1364
1365 /**
1366  * Creates an ia32 Shl.
1367  *
1368  * @return The created ia32 Shl node
1369  */
1370 static ir_node *gen_Shl(ir_node *node) {
1371         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1372                                new_rd_ia32_Shl);
1373 }
1374
1375
1376
1377 /**
1378  * Creates an ia32 Shr.
1379  *
1380  * @return The created ia32 Shr node
1381  */
1382 static ir_node *gen_Shr(ir_node *node) {
1383         return gen_shift_binop(node, get_Shr_left(node),
1384                                get_Shr_right(node), new_rd_ia32_Shr);
1385 }
1386
1387
1388
1389 /**
1390  * Creates an ia32 Sar.
1391  *
1392  * @return The created ia32 Shrs node
1393  */
1394 static ir_node *gen_Shrs(ir_node *node) {
1395         return gen_shift_binop(node, get_Shrs_left(node),
1396                                get_Shrs_right(node), new_rd_ia32_Sar);
1397 }
1398
1399
1400
1401 /**
1402  * Creates an ia32 RotL.
1403  *
1404  * @param op1   The first operator
1405  * @param op2   The second operator
1406  * @return The created ia32 RotL node
1407  */
1408 static ir_node *gen_RotL(ir_node *node,
1409                          ir_node *op1, ir_node *op2) {
1410         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1411 }
1412
1413
1414
1415 /**
1416  * Creates an ia32 RotR.
1417  * NOTE: There is no RotR with immediate because this would always be a RotL
1418  *       "imm-mode_size_bits" which can be pre-calculated.
1419  *
1420  * @param op1   The first operator
1421  * @param op2   The second operator
1422  * @return The created ia32 RotR node
1423  */
1424 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1425                          ir_node *op2) {
1426         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1427 }
1428
1429
1430
1431 /**
1432  * Creates an ia32 RotR or RotL (depending on the found pattern).
1433  *
1434  * @return The created ia32 RotL or RotR node
1435  */
1436 static ir_node *gen_Rot(ir_node *node) {
1437         ir_node *rotate = NULL;
1438         ir_node *op1    = get_Rot_left(node);
1439         ir_node *op2    = get_Rot_right(node);
1440
1441         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1442                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1443                  that means we can create a RotR instead of an Add and a RotL */
1444
1445         if (get_irn_op(op2) == op_Add) {
1446                 ir_node *add = op2;
1447                 ir_node *left = get_Add_left(add);
1448                 ir_node *right = get_Add_right(add);
1449                 if (is_Const(right)) {
1450                         tarval  *tv   = get_Const_tarval(right);
1451                         ir_mode *mode = get_irn_mode(node);
1452                         long     bits = get_mode_size_bits(mode);
1453
1454                         if (get_irn_op(left) == op_Minus &&
1455                                         tarval_is_long(tv)       &&
1456                                         get_tarval_long(tv) == bits)
1457                         {
1458                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1459                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1460                         }
1461                 }
1462         }
1463
1464         if (rotate == NULL) {
1465                 rotate = gen_RotL(node, op1, op2);
1466         }
1467
1468         return rotate;
1469 }
1470
1471
1472
1473 /**
1474  * Transforms a Minus node.
1475  *
1476  * @param op    The Minus operand
1477  * @return The created ia32 Minus node
1478  */
1479 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1480         ir_node   *block = transform_node(get_nodes_block(node));
1481         ir_graph  *irg   = env.irg;
1482         dbg_info  *dbgi  = get_irn_dbg_info(node);
1483         ir_mode   *mode  = get_irn_mode(node);
1484         ir_entity *ent;
1485         ir_node   *res;
1486         int       size;
1487
1488         if (mode_is_float(mode)) {
1489                 ir_node *new_op = transform_node(op);
1490                 FP_USED(env.cg);
1491                 if (USE_SSE2(env.cg)) {
1492                         ir_node *noreg_gp = ia32_new_NoReg_gp(env.cg);
1493                         ir_node *noreg_fp = ia32_new_NoReg_fp(env.cg);
1494                         ir_node *nomem    = new_rd_NoMem(irg);
1495
1496                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1497
1498                         size = get_mode_size_bits(mode);
1499                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1500
1501                         set_ia32_am_sc(res, ent);
1502                         set_ia32_op_type(res, ia32_AddrModeS);
1503                         set_ia32_ls_mode(res, mode);
1504                 } else {
1505                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1506                 }
1507         } else {
1508                 res = gen_unop(node, op, new_rd_ia32_Neg);
1509         }
1510
1511         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1512
1513         return res;
1514 }
1515
1516 /**
1517  * Transforms a Minus node.
1518  *
1519  * @return The created ia32 Minus node
1520  */
1521 static ir_node *gen_Minus(ir_node *node) {
1522         return gen_Minus_ex(node, get_Minus_op(node));
1523 }
1524
1525
1526 /**
1527  * Transforms a Not node.
1528  *
1529  * @return The created ia32 Not node
1530  */
1531 static ir_node *gen_Not(ir_node *node) {
1532         ir_node *op = get_Not_op(node);
1533
1534         assert (! mode_is_float(get_irn_mode(node)));
1535         return gen_unop(node, op, new_rd_ia32_Not);
1536 }
1537
1538
1539
1540 /**
1541  * Transforms an Abs node.
1542  *
1543  * @return The created ia32 Abs node
1544  */
1545 static ir_node *gen_Abs(ir_node *node) {
1546         ir_node   *block    = transform_node(get_nodes_block(node));
1547         ir_node   *op       = get_Abs_op(node);
1548         ir_node   *new_op   = transform_node(op);
1549         ir_graph  *irg      = env.irg;
1550         dbg_info  *dbgi     = get_irn_dbg_info(node);
1551         ir_mode   *mode     = get_irn_mode(node);
1552         ir_node   *noreg_gp = ia32_new_NoReg_gp(env.cg);
1553         ir_node   *noreg_fp = ia32_new_NoReg_fp(env.cg);
1554         ir_node   *nomem    = new_NoMem();
1555         ir_node   *res, *p_eax, *p_edx;
1556         int       size;
1557         ir_entity *ent;
1558
1559         if (mode_is_float(mode)) {
1560                 FP_USED(env.cg);
1561                 if (USE_SSE2(env.cg)) {
1562                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1563
1564                         size = get_mode_size_bits(mode);
1565                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1566
1567                         set_ia32_am_sc(res, ent);
1568
1569                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1570
1571                         set_ia32_op_type(res, ia32_AddrModeS);
1572                         set_ia32_ls_mode(res, mode);
1573                 }
1574                 else {
1575                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1576                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1577                 }
1578         }
1579         else {
1580                 res   = new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1581                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1582
1583                 p_eax = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
1584                 p_edx = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
1585
1586                 res   = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1587                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1588
1589                 res   = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1590                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1591         }
1592
1593         return res;
1594 }
1595
1596
1597
1598 /**
1599  * Transforms a Load.
1600  *
1601  * @return the created ia32 Load node
1602  */
1603 static ir_node *gen_Load(ir_node *node) {
1604         ir_node  *block   = transform_node(get_nodes_block(node));
1605         ir_node  *ptr     = get_Load_ptr(node);
1606         ir_node  *new_ptr = transform_node(ptr);
1607         ir_node  *mem     = get_Load_mem(node);
1608         ir_node  *new_mem = transform_node(mem);
1609         ir_graph *irg     = env.irg;
1610         dbg_info *dbgi    = get_irn_dbg_info(node);
1611         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
1612         ir_mode  *mode    = get_Load_mode(node);
1613         ir_node  *lptr    = new_ptr;
1614         int      is_imm   = 0;
1615         ir_node  *new_op;
1616         ir_node  *projs[pn_Load_max];
1617         ia32_am_flavour_t am_flav = ia32_am_B;
1618
1619         ia32_collect_Projs(node, projs, pn_Load_max);
1620
1621         /*
1622                 check for special case: the loaded value might not be used (optimized, volatile, ...)
1623                 we add a Proj + Keep for volatile loads and ignore all other cases
1624         */
1625         if (! be_get_Proj_for_pn(node, pn_Load_res) && get_Load_volatility(node) == volatility_is_volatile) {
1626                 /* add a result proj and a Keep to produce a pseudo use */
1627                 ir_node *proj = new_r_Proj(irg, block, node, mode_Iu, pn_ia32_Load_res);
1628                 be_new_Keep(arch_get_irn_reg_class(env.cg->arch_env, proj, -1), irg, block, 1, &proj);
1629         }
1630
1631         /* address might be a constant (symconst or absolute address) */
1632         if (is_ia32_Const(new_ptr)) {
1633                 lptr   = noreg;
1634                 is_imm = 1;
1635         }
1636
1637         if (mode_is_float(mode)) {
1638                 FP_USED(env.cg);
1639                 if (USE_SSE2(env.cg)) {
1640                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1641                 } else {
1642                         new_op = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem);
1643                 }
1644         } else {
1645                 new_op = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1646         }
1647
1648         /* base is a constant address */
1649         if (is_imm) {
1650                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1651                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1652                         am_flav = ia32_am_N;
1653                 } else {
1654                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1655                         long offs = get_tarval_long(tv);
1656
1657                         add_ia32_am_offs_int(new_op, offs);
1658                         am_flav = ia32_am_O;
1659                 }
1660         }
1661
1662         set_ia32_am_support(new_op, ia32_am_Source);
1663         set_ia32_op_type(new_op, ia32_AddrModeS);
1664         set_ia32_am_flavour(new_op, am_flav);
1665         set_ia32_ls_mode(new_op, mode);
1666
1667         /* make sure we are scheduled behind the initial IncSP/Barrier
1668          * to avoid spills being placed before it
1669          */
1670         if (block == get_irg_start_block(irg)) {
1671                 add_irn_dep(new_op, get_irg_frame(irg));
1672         }
1673
1674         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1675         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1676
1677         return new_op;
1678 }
1679
1680
1681
1682 /**
1683  * Transforms a Store.
1684  *
1685  * @return the created ia32 Store node
1686  */
1687 static ir_node *gen_Store(ir_node *node) {
1688         ir_node  *block   = transform_node(get_nodes_block(node));
1689         ir_node  *ptr     = get_Store_ptr(node);
1690         ir_node  *new_ptr = transform_node(ptr);
1691         ir_node  *val     = get_Store_value(node);
1692         ir_node  *new_val = transform_node(val);
1693         ir_node  *mem     = get_Store_mem(node);
1694         ir_node  *new_mem = transform_node(mem);
1695         ir_graph *irg     = env.irg;
1696         dbg_info *dbgi    = get_irn_dbg_info(node);
1697         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
1698         ir_node  *sptr    = new_ptr;
1699         ir_mode  *mode    = get_irn_mode(val);
1700         ir_node  *sval    = new_val;
1701         int      is_imm   = 0;
1702         ir_node  *new_op;
1703         ia32_am_flavour_t am_flav = ia32_am_B;
1704
1705         if (is_ia32_Const(new_val)) {
1706                 assert(!mode_is_float(mode));
1707                 sval = noreg;
1708         }
1709
1710         /* address might be a constant (symconst or absolute address) */
1711         if (is_ia32_Const(new_ptr)) {
1712                 sptr   = noreg;
1713                 is_imm = 1;
1714         }
1715
1716         if (mode_is_float(mode)) {
1717                 FP_USED(env.cg);
1718                 if (USE_SSE2(env.cg)) {
1719                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, sval, new_mem);
1720                 } else {
1721                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, sval, new_mem);
1722                 }
1723         } else if (get_mode_size_bits(mode) == 8) {
1724                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg, sval, new_mem);
1725         } else {
1726                 new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, sval, new_mem);
1727         }
1728
1729         /* stored const is an immediate value */
1730         if (is_ia32_Const(new_val)) {
1731                 assert(!mode_is_float(mode));
1732                 copy_ia32_Immop_attr(new_op, new_val);
1733         }
1734
1735         /* base is an constant address */
1736         if (is_imm) {
1737                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1738                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1739                         am_flav = ia32_am_N;
1740                 } else {
1741                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1742                         long offs = get_tarval_long(tv);
1743
1744                         add_ia32_am_offs_int(new_op, offs);
1745                         am_flav = ia32_am_O;
1746                 }
1747         }
1748
1749         set_ia32_am_support(new_op, ia32_am_Dest);
1750         set_ia32_op_type(new_op, ia32_AddrModeD);
1751         set_ia32_am_flavour(new_op, am_flav);
1752         set_ia32_ls_mode(new_op, mode);
1753
1754         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1755         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1756
1757         return new_op;
1758 }
1759
1760
1761
1762 /**
1763  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1764  *
1765  * @return The transformed node.
1766  */
1767 static ir_node *gen_Cond(ir_node *node) {
1768         ir_node  *block    = transform_node(get_nodes_block(node));
1769         ir_graph *irg      = env.irg;
1770         dbg_info *dbgi     = get_irn_dbg_info(node);
1771         ir_node  *sel      = get_Cond_selector(node);
1772         ir_mode  *sel_mode = get_irn_mode(sel);
1773         ir_node  *res      = NULL;
1774         ir_node  *noreg    = ia32_new_NoReg_gp(env.cg);
1775         ir_node  *cnst, *expr;
1776
1777         if (is_Proj(sel) && sel_mode == mode_b) {
1778                 ir_node *pred      = get_Proj_pred(sel);
1779                 ir_node *cmp_a     = get_Cmp_left(pred);
1780                 ir_node *new_cmp_a = transform_node(cmp_a);
1781                 ir_node *cmp_b     = get_Cmp_right(pred);
1782                 ir_node *new_cmp_b = transform_node(cmp_b);
1783                 ir_mode *cmp_mode  = get_irn_mode(cmp_a);
1784                 ir_node *nomem     = new_NoMem();
1785
1786                 int pnc = get_Proj_proj(sel);
1787                 if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1788                         pnc |= ia32_pn_Cmp_Unsigned;
1789                 }
1790
1791                 /* check if we can use a CondJmp with immediate */
1792                 cnst = (env.cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_cmp_a, new_cmp_b) : NULL;
1793                 expr = get_expr_op(new_cmp_a, new_cmp_b);
1794
1795                 if (cnst != NULL && expr != NULL) {
1796                         /* immop has to be the right operand, we might need to flip pnc */
1797                         if(cnst != new_cmp_b) {
1798                                 pnc = get_inversed_pnc(pnc);
1799                         }
1800
1801                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_needs_gp_reg(get_irn_mode(expr))) {
1802                                 if (get_ia32_immop_type(cnst) == ia32_ImmConst &&
1803                                         classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL)
1804                                 {
1805                                         /* a Cmp A =/!= 0 */
1806                                         ir_node    *op1  = expr;
1807                                         ir_node    *op2  = expr;
1808                                         int is_and = 0;
1809
1810                                         /* check, if expr is an only once used And operation */
1811                                         if (is_ia32_And(expr) && get_irn_n_edges(expr)) {
1812                                                 op1 = get_irn_n(expr, 2);
1813                                                 op2 = get_irn_n(expr, 3);
1814
1815                                                 is_and = (is_ia32_ImmConst(expr) || is_ia32_ImmSymConst(expr));
1816                                         }
1817                                         res = new_rd_ia32_TestJmp(dbgi, irg, block, op1, op2);
1818                                         set_ia32_pncode(res, pnc);
1819
1820                                         if (is_and) {
1821                                                 copy_ia32_Immop_attr(res, expr);
1822                                         }
1823
1824                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1825                                         return res;
1826                                 }
1827                         }
1828
1829                         if (mode_is_float(cmp_mode)) {
1830                                 FP_USED(env.cg);
1831                                 if (USE_SSE2(env.cg)) {
1832                                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, expr, noreg, nomem);
1833                                         set_ia32_ls_mode(res, cmp_mode);
1834                                 } else {
1835                                         assert(0);
1836                                 }
1837                         }
1838                         else {
1839                                 assert(get_mode_size_bits(cmp_mode) == 32);
1840                                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg, expr, noreg, nomem);
1841                         }
1842                         copy_ia32_Immop_attr(res, cnst);
1843                 }
1844                 else {
1845                         ir_mode *cmp_mode = get_irn_mode(cmp_a);
1846
1847                         if (mode_is_float(cmp_mode)) {
1848                                 FP_USED(env.cg);
1849                                 if (USE_SSE2(env.cg)) {
1850                                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1851                                         set_ia32_ls_mode(res, cmp_mode);
1852                                 } else {
1853                                         ir_node *proj_eax;
1854                                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1855                                         proj_eax = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_vfCondJmp_temp_reg_eax);
1856                                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1857                                 }
1858                         }
1859                         else {
1860                                 assert(get_mode_size_bits(cmp_mode) == 32);
1861                                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1862                                 set_ia32_commutative(res);
1863                         }
1864                 }
1865
1866                 set_ia32_pncode(res, pnc);
1867                 // Matze: disabled for now, because the default collect_spills_walker
1868                 // is not able to detect the mode of the spilled value
1869                 // moreover, the lea optimize phase freely exchanges left/right
1870                 // without updating the pnc
1871                 //set_ia32_am_support(res, ia32_am_Source);
1872         }
1873         else {
1874                 /* determine the smallest switch case value */
1875                 ir_node *new_sel = transform_node(sel);
1876                 int switch_min = INT_MAX;
1877                 const ir_edge_t *edge;
1878
1879                 foreach_out_edge(node, edge) {
1880                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1881                         switch_min = pn < switch_min ? pn : switch_min;
1882                 }
1883
1884                 if (switch_min) {
1885                         /* if smallest switch case is not 0 we need an additional sub */
1886                         res = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1887                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1888                         add_ia32_am_offs_int(res, -switch_min);
1889                         set_ia32_am_flavour(res, ia32_am_OB);
1890                         set_ia32_am_support(res, ia32_am_Source);
1891                         set_ia32_op_type(res, ia32_AddrModeS);
1892                 }
1893
1894                 res = new_rd_ia32_SwitchJmp(dbgi, irg, block, switch_min ? res : new_sel, mode_T);
1895                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1896         }
1897
1898         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1899         return res;
1900 }
1901
1902
1903
1904 /**
1905  * Transforms a CopyB node.
1906  *
1907  * @return The transformed node.
1908  */
1909 static ir_node *gen_CopyB(ir_node *node) {
1910         ir_node  *block    = transform_node(get_nodes_block(node));
1911         ir_node  *src      = get_CopyB_src(node);
1912         ir_node  *new_src  = transform_node(src);
1913         ir_node  *dst      = get_CopyB_dst(node);
1914         ir_node  *new_dst  = transform_node(dst);
1915         ir_node  *mem      = get_CopyB_mem(node);
1916         ir_node  *new_mem  = transform_node(mem);
1917         ir_node  *res      = NULL;
1918         ir_graph *irg      = env.irg;
1919         dbg_info *dbgi     = get_irn_dbg_info(node);
1920         int      size      = get_type_size_bytes(get_CopyB_type(node));
1921         ir_mode  *dst_mode = get_irn_mode(dst);
1922         ir_mode  *src_mode = get_irn_mode(src);
1923         int      rem;
1924         ir_node  *in[3];
1925
1926         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1927         /* then we need the size explicitly in ECX.                    */
1928         if (size >= 32 * 4) {
1929                 rem = size & 0x3; /* size % 4 */
1930                 size >>= 2;
1931
1932                 res = new_rd_ia32_Const(dbgi, irg, block);
1933                 add_irn_dep(res, be_abi_get_start_barrier(env.cg->birg->abi));
1934                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1935
1936                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1937                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1938
1939                 /* ok: now attach Proj's because rep movsd will destroy esi, edi and ecx */
1940                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_DST);
1941                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_SRC);
1942                 in[2] = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_CopyB_CNT);
1943                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 3, in);
1944         }
1945         else {
1946                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1947                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1948
1949                 /* ok: now attach Proj's because movsd will destroy esi and edi */
1950                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_i_DST);
1951                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_i_SRC);
1952                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
1953         }
1954
1955         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1956
1957         return res;
1958 }
1959
1960
1961 #if 0
1962 /**
1963  * Transforms a Mux node into CMov.
1964  *
1965  * @return The transformed node.
1966  */
1967 static ir_node *gen_Mux(ir_node *node) {
1968         ir_node *new_op = new_rd_ia32_CMov(env.dbgi, env.irg, env.block, \
1969                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env.mode);
1970
1971         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1972
1973         return new_op;
1974 }
1975 #endif
1976
1977 typedef ir_node *cmov_func_t(dbg_info *db, ir_graph *irg, ir_node *block,
1978                              ir_node *cmp_a, ir_node *cmp_b, ir_node *psi_true,
1979                              ir_node *psi_default);
1980
1981 /**
1982  * Transforms a Psi node into CMov.
1983  *
1984  * @return The transformed node.
1985  */
1986 static ir_node *gen_Psi(ir_node *node) {
1987         ir_node  *block           = transform_node(get_nodes_block(node));
1988         ir_node  *psi_true        = get_Psi_val(node, 0);
1989         ir_node  *new_psi_true    = transform_node(psi_true);
1990         ir_node  *psi_default     = get_Psi_default(node);
1991         ir_node  *new_psi_default = transform_node(psi_default);
1992         ia32_code_gen_t *cg       = env.cg;
1993         ir_graph *irg             = env.irg;
1994         dbg_info *dbgi            = get_irn_dbg_info(node);
1995         ir_mode  *mode            = get_irn_mode(node);
1996         ir_node  *cmp_proj        = get_Mux_sel(node);
1997         ir_node  *noreg           = ia32_new_NoReg_gp(cg);
1998         ir_node  *nomem           = new_rd_NoMem(irg);
1999         ir_node  *cmp, *cmp_a, *cmp_b, *and1, *and2, *new_op = NULL;
2000         ir_node  *new_cmp_a, *new_cmp_b;
2001         ir_mode  *cmp_mode;
2002         int      pnc;
2003
2004         assert(get_irn_mode(cmp_proj) == mode_b && "Condition for Psi must have mode_b");
2005
2006         cmp       = get_Proj_pred(cmp_proj);
2007         cmp_a     = get_Cmp_left(cmp);
2008         cmp_b     = get_Cmp_right(cmp);
2009         cmp_mode  = get_irn_mode(cmp_a);
2010         new_cmp_a = transform_node(cmp_a);
2011         new_cmp_b = transform_node(cmp_b);
2012
2013         pnc   = get_Proj_proj(cmp_proj);
2014         if (mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
2015                 pnc |= ia32_pn_Cmp_Unsigned;
2016         }
2017
2018         if (mode_is_float(mode)) {
2019                 /* floating point psi */
2020                 FP_USED(cg);
2021
2022                 /* 1st case: compare operands are float too */
2023                 if (USE_SSE2(cg)) {
2024                         /* psi(cmp(a, b), t, f) can be done as: */
2025                         /* tmp = cmp a, b                       */
2026                         /* tmp2 = t and tmp                     */
2027                         /* tmp3 = f and not tmp                 */
2028                         /* res  = tmp2 or tmp3                  */
2029
2030                         /* in case the compare operands are int, we move them into xmm register */
2031                         if (! mode_is_float(get_irn_mode(cmp_a))) {
2032                                 new_cmp_a = gen_sse_conv_int2float(cg, dbgi, irg, block, new_cmp_a, node, mode_xmm);
2033                                 new_cmp_b = gen_sse_conv_int2float(cg, dbgi, irg, block, new_cmp_b, node, mode_xmm);
2034
2035                                 pnc |= 8;  /* transform integer compare to fp compare */
2036                         }
2037
2038                         new_op = new_rd_ia32_xCmp(dbgi, irg, block, noreg, noreg, new_cmp_a, new_cmp_b, nomem);
2039                         set_ia32_pncode(new_op, pnc);
2040                         set_ia32_am_support(new_op, ia32_am_Source);
2041                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2042
2043                         and1 = new_rd_ia32_xAnd(dbgi, irg, block, noreg, noreg, new_psi_true, new_op, nomem);
2044                         set_ia32_am_support(and1, ia32_am_None);
2045                         set_ia32_commutative(and1);
2046                         SET_IA32_ORIG_NODE(and1, ia32_get_old_node_name(cg, node));
2047
2048                         and2 = new_rd_ia32_xAndNot(dbgi, irg, block, noreg, noreg, new_op, new_psi_default, nomem);
2049                         set_ia32_am_support(and2, ia32_am_None);
2050                         set_ia32_commutative(and2);
2051                         SET_IA32_ORIG_NODE(and2, ia32_get_old_node_name(cg, node));
2052
2053                         new_op = new_rd_ia32_xOr(dbgi, irg, block, noreg, noreg, and1, and2, nomem);
2054                         set_ia32_am_support(new_op, ia32_am_None);
2055                         set_ia32_commutative(new_op);
2056                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2057                 }
2058                 else {
2059                         /* x87 FPU */
2060                         new_op = new_rd_ia32_vfCMov(dbgi, irg, block, new_cmp_a, new_cmp_b, new_psi_true, new_psi_default);
2061                         set_ia32_pncode(new_op, pnc);
2062                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
2063                 }
2064         }
2065         else {
2066                 /* integer psi */
2067                 construct_binop_func *set_func  = NULL;
2068                 cmov_func_t          *cmov_func = NULL;
2069
2070                 if (mode_is_float(get_irn_mode(cmp_a))) {
2071                         /* 1st case: compare operands are floats */
2072                         FP_USED(cg);
2073
2074                         if (USE_SSE2(cg)) {
2075                                 /* SSE FPU */
2076                                 set_func  = new_rd_ia32_xCmpSet;
2077                                 cmov_func = new_rd_ia32_xCmpCMov;
2078                         }
2079                         else {
2080                                 /* x87 FPU */
2081                                 set_func  = new_rd_ia32_vfCmpSet;
2082                                 cmov_func = new_rd_ia32_vfCmpCMov;
2083                         }
2084
2085                         pnc &= ~0x8; /* fp compare -> int compare */
2086                 }
2087                 else {
2088                         /* 2nd case: compare operand are integer too */
2089                         set_func  = new_rd_ia32_CmpSet;
2090                         cmov_func = new_rd_ia32_CmpCMov;
2091                 }
2092
2093                 /* check for special case first: And/Or -- Cmp with 0 -- Psi */
2094                 if (is_ia32_Const_0(new_cmp_b) && is_Proj(new_cmp_a) && (is_ia32_And(get_Proj_pred(new_cmp_a)) || is_ia32_Or(get_Proj_pred(new_cmp_a)))) {
2095                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
2096                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
2097                                 new_op = new_rd_ia32_PsiCondSet(dbgi, irg, block, new_cmp_a);
2098                                 set_ia32_pncode(new_op, pnc);
2099                         }
2100                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
2101                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
2102                                 /*                        we invert condition and set default to 0      */
2103                                 new_op = new_rd_ia32_PsiCondSet(dbgi, irg, block, new_cmp_a);
2104                                 set_ia32_pncode(new_op, get_inversed_pnc(pnc));
2105                         }
2106                         else {
2107                                 /* otherwise: use CMOVcc */
2108                                 new_op = new_rd_ia32_PsiCondCMov(dbgi, irg, block, new_cmp_a, new_psi_true, new_psi_default);
2109                                 set_ia32_pncode(new_op, pnc);
2110                         }
2111
2112                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2113                 }
2114                 else {
2115                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
2116                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
2117                                 new_op = gen_binop(node, cmp_a, cmp_b, set_func);
2118                                 set_ia32_pncode(new_op, pnc);
2119                                 set_ia32_am_support(new_op, ia32_am_Source);
2120                         }
2121                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
2122                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
2123                                 /*                        we invert condition and set default to 0      */
2124                                 new_op = gen_binop(node, cmp_a, cmp_b, set_func);
2125                                 set_ia32_pncode(new_op, get_inversed_pnc(pnc));
2126                                 set_ia32_am_support(new_op, ia32_am_Source);
2127                         }
2128                         else {
2129                                 /* otherwise: use CMOVcc */
2130                                 new_op = cmov_func(dbgi, irg, block, new_cmp_a, new_cmp_b, new_psi_true, new_psi_default);
2131                                 set_ia32_pncode(new_op, pnc);
2132                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2133                         }
2134                 }
2135         }
2136
2137         return new_op;
2138 }
2139
2140
2141 /**
2142  * Following conversion rules apply:
2143  *
2144  *  INT -> INT
2145  * ============
2146  *  1) n bit -> m bit   n > m (downscale)
2147  *     always ignored
2148  *  2) n bit -> m bit   n == m   (sign change)
2149  *     always ignored
2150  *  3) n bit -> m bit   n < m (upscale)
2151  *     a) source is signed:    movsx
2152  *     b) source is unsigned:  and with lower bits sets
2153  *
2154  *  INT -> FLOAT
2155  * ==============
2156  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2157  *
2158  *  FLOAT -> INT
2159  * ==============
2160  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2161  *
2162  *  FLOAT -> FLOAT
2163  * ================
2164  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2165  *  x87 is mode_E internally, conversions happen only at load and store
2166  *  in non-strict semantic
2167  */
2168
2169 /**
2170  * Create a conversion from x87 state register to general purpose.
2171  */
2172 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2173         ir_node         *block      = transform_node(get_nodes_block(node));
2174         ir_node         *op         = get_Conv_op(node);
2175         ir_node         *new_op     = transform_node(op);
2176         ia32_code_gen_t *cg         = env.cg;
2177         ir_graph        *irg        = env.irg;
2178         dbg_info        *dbgi       = get_irn_dbg_info(node);
2179         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2180         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2181         ir_node         *fist, *load;
2182
2183         /* do a fist */
2184         fist = new_rd_ia32_vfist(dbgi, irg, block,
2185                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2186
2187         set_ia32_use_frame(fist);
2188         set_ia32_am_support(fist, ia32_am_Dest);
2189         set_ia32_op_type(fist, ia32_AddrModeD);
2190         set_ia32_am_flavour(fist, ia32_am_B);
2191         set_ia32_ls_mode(fist, mode_Iu);
2192         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2193
2194         /* do a Load */
2195         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2196
2197         set_ia32_use_frame(load);
2198         set_ia32_am_support(load, ia32_am_Source);
2199         set_ia32_op_type(load, ia32_AddrModeS);
2200         set_ia32_am_flavour(load, ia32_am_B);
2201         set_ia32_ls_mode(load, mode_Iu);
2202         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2203
2204         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2205 }
2206
2207 /**
2208  * Create a conversion from general purpose to x87 register
2209  */
2210 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2211         ir_node   *block  = transform_node(get_nodes_block(node));
2212         ir_node   *op     = get_Conv_op(node);
2213         ir_node   *new_op = transform_node(op);
2214         ir_graph  *irg    = env.irg;
2215         dbg_info  *dbgi   = get_irn_dbg_info(node);
2216         ir_node   *noreg  = ia32_new_NoReg_gp(env.cg);
2217         ir_node   *nomem  = new_NoMem();
2218         ir_node   *fild, *store;
2219         int       src_bits;
2220
2221         /* first convert to 32 bit if necessary */
2222         src_bits = get_mode_size_bits(src_mode);
2223         if (src_bits == 8) {
2224                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2225                 set_ia32_am_support(new_op, ia32_am_Source);
2226                 set_ia32_ls_mode(new_op, src_mode);
2227                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
2228         } else if (src_bits < 32) {
2229                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2230                 set_ia32_am_support(new_op, ia32_am_Source);
2231                 set_ia32_ls_mode(new_op, src_mode);
2232                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
2233         }
2234
2235         /* do a store */
2236         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2237
2238         set_ia32_use_frame(store);
2239         set_ia32_am_support(store, ia32_am_Dest);
2240         set_ia32_op_type(store, ia32_AddrModeD);
2241         set_ia32_am_flavour(store, ia32_am_OB);
2242         set_ia32_ls_mode(store, mode_Iu);
2243
2244         /* do a fild */
2245         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2246
2247         set_ia32_use_frame(fild);
2248         set_ia32_am_support(fild, ia32_am_Source);
2249         set_ia32_op_type(fild, ia32_AddrModeS);
2250         set_ia32_am_flavour(fild, ia32_am_OB);
2251         set_ia32_ls_mode(fild, mode_Iu);
2252
2253         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2254 }
2255
2256 /**
2257  * Transforms a Conv node.
2258  *
2259  * @param env   The transformation environment
2260  * @return The created ia32 Conv node
2261  */
2262 static ir_node *gen_Conv(ir_node *node) {
2263         ir_node  *block    = transform_node(get_nodes_block(node));
2264         ir_node  *op       = get_Conv_op(node);
2265         ir_node  *new_op   = transform_node(op);
2266         ir_graph *irg      = env.irg;
2267         dbg_info *dbgi     = get_irn_dbg_info(node);
2268         ir_mode  *src_mode = get_irn_mode(op);
2269         ir_mode  *tgt_mode = get_irn_mode(node);
2270         int      src_bits  = get_mode_size_bits(src_mode);
2271         int      tgt_bits  = get_mode_size_bits(tgt_mode);
2272         ir_node  *noreg    = ia32_new_NoReg_gp(env.cg);
2273         ir_node  *nomem    = new_rd_NoMem(irg);
2274         ir_node  *res;
2275
2276         if (src_mode == tgt_mode) {
2277                 if (get_Conv_strict(node)) {
2278                         if (USE_SSE2(env.cg)) {
2279                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2280                                 return new_op;
2281                         }
2282                 } else {
2283                         /* this should be optimized already, but who knows... */
2284                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2285                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2286                         return new_op;
2287                 }
2288         }
2289
2290         if (mode_is_float(src_mode)) {
2291                 /* we convert from float ... */
2292                 if (mode_is_float(tgt_mode)) {
2293                         /* ... to float */
2294                         if (USE_SSE2(env.cg)) {
2295                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2296                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2297                                 set_ia32_ls_mode(res, tgt_mode);
2298                         } else {
2299                                 // Matze: TODO what about strict convs?
2300                                 DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: strict conv %+F ignored yet\n", node));
2301                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2302                                 return new_op;
2303                         }
2304                 } else {
2305                         /* ... to int */
2306                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2307                         if (USE_SSE2(env.cg)) {
2308                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2309                                 set_ia32_ls_mode(res, src_mode);
2310                         } else {
2311                                 return gen_x87_fp_to_gp(node);
2312                         }
2313                 }
2314         } else {
2315                 /* we convert from int ... */
2316                 if (mode_is_float(tgt_mode)) {
2317                         FP_USED(env.cg);
2318                         /* ... to float */
2319                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2320                         if (USE_SSE2(env.cg)) {
2321                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2322                                 set_ia32_ls_mode(res, tgt_mode);
2323                                 if(src_bits == 32) {
2324                                         set_ia32_am_support(res, ia32_am_Source);
2325                                 }
2326                         } else {
2327                                 return gen_x87_gp_to_fp(node, src_mode);
2328                         }
2329                 } else {
2330                         /* to int */
2331                         ir_mode *smaller_mode;
2332                         int     smaller_bits;
2333
2334                         if (src_bits == tgt_bits) {
2335                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...", src_mode, tgt_mode));
2336                                 return new_op;
2337                         }
2338
2339                         if (src_bits < tgt_bits) {
2340                                 smaller_mode = src_mode;
2341                                 smaller_bits = src_bits;
2342                         } else {
2343                                 smaller_mode = tgt_mode;
2344                                 smaller_bits = tgt_bits;
2345                         }
2346
2347                         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2348                         if (smaller_bits == 8) {
2349                                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2350                                 set_ia32_ls_mode(res, smaller_mode);
2351                         } else {
2352                                 res = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2353                                 set_ia32_ls_mode(res, smaller_mode);
2354                         }
2355                         set_ia32_am_support(res, ia32_am_Source);
2356                 }
2357         }
2358
2359         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
2360
2361         return res;
2362 }
2363
2364 static
2365 int check_immediate_constraint(tarval *tv, char immediate_constraint_type)
2366 {
2367         long val;
2368
2369         assert(tarval_is_long(tv));
2370         val = get_tarval_long(tv);
2371
2372         switch (immediate_constraint_type) {
2373         case 0:
2374                 return 1;
2375         case 'I':
2376                 return val >= 0 && val <= 32;
2377         case 'J':
2378                 return val >= 0 && val <= 63;
2379         case 'K':
2380                 return val >= -128 && val <= 127;
2381         case 'L':
2382                 return val == 0xff || val == 0xffff;
2383         case 'M':
2384                 return val >= 0 && val <= 3;
2385         case 'N':
2386                 return val >= 0 && val <= 255;
2387         case 'O':
2388                 return val >= 0 && val <= 127;
2389         default:
2390                 break;
2391         }
2392         panic("Invalid immediate constraint found");
2393         return 0;
2394 }
2395
2396 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2397 {
2398         int          minus         = 0;
2399         tarval      *offset        = NULL;
2400         int          offset_sign   = 0;
2401         ir_entity   *symconst_ent  = NULL;
2402         int          symconst_sign = 0;
2403         ir_mode     *mode;
2404         ir_node     *cnst          = NULL;
2405         ir_node     *symconst      = NULL;
2406         ir_node     *res;
2407         ir_graph    *irg;
2408         dbg_info    *dbgi;
2409         ir_node     *block;
2410         ia32_attr_t *attr;
2411
2412         mode = get_irn_mode(node);
2413         if(!mode_is_int(mode) && !mode_is_character(mode) &&
2414                         !mode_is_reference(mode)) {
2415                 return NULL;
2416         }
2417
2418         if(is_Minus(node)) {
2419                 minus = 1;
2420                 node  = get_Minus_op(node);
2421         }
2422
2423         if(is_Const(node)) {
2424                 cnst        = node;
2425                 symconst    = NULL;
2426                 offset_sign = minus;
2427         } else if(is_SymConst(node)) {
2428                 cnst          = NULL;
2429                 symconst      = node;
2430                 symconst_sign = minus;
2431         } else if(is_Add(node)) {
2432                 ir_node *left  = get_Add_left(node);
2433                 ir_node *right = get_Add_right(node);
2434                 if(is_Const(left) && is_SymConst(right)) {
2435                         cnst          = left;
2436                         symconst      = right;
2437                         symconst_sign = minus;
2438                         offset_sign   = minus;
2439                 } else if(is_SymConst(left) && is_Const(right)) {
2440                         cnst          = right;
2441                         symconst      = left;
2442                         symconst_sign = minus;
2443                         offset_sign   = minus;
2444                 }
2445         } else if(is_Sub(node)) {
2446                 ir_node *left  = get_Add_left(node);
2447                 ir_node *right = get_Add_right(node);
2448                 if(is_Const(left) && is_SymConst(right)) {
2449                         cnst          = left;
2450                         symconst      = right;
2451                         symconst_sign = !minus;
2452                         offset_sign   = minus;
2453                 } else if(is_SymConst(left) && is_Const(right)) {
2454                         cnst          = right;
2455                         symconst      = left;
2456                         symconst_sign = minus;
2457                         offset_sign   = !minus;
2458                 }
2459         } else {
2460                 return NULL;
2461         }
2462
2463         if(cnst != NULL) {
2464                 offset = get_Const_tarval(cnst);
2465                 if(!tarval_is_long(offset)) {
2466                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2467                                    "long?\n", cnst);
2468                         return NULL;
2469                 }
2470
2471                 if(!check_immediate_constraint(offset, immediate_constraint_type))
2472                         return NULL;
2473         }
2474         if(symconst != NULL) {
2475                 if(immediate_constraint_type != 0) {
2476                         /* we need full 32bits for symconsts */
2477                         return NULL;
2478                 }
2479
2480                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2481                         return NULL;
2482                 symconst_ent = get_SymConst_entity(symconst);
2483         }
2484
2485         irg   = env.irg;
2486         dbgi  = get_irn_dbg_info(node);
2487         block = get_irg_start_block(irg);
2488         res   = new_rd_ia32_Immediate(dbgi, irg, block);
2489         arch_set_irn_register(env.cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2490
2491         /* make sure we don't schedule stuff before the barrier */
2492         add_irn_dep(res, get_irg_frame(irg));
2493
2494         /* misuse some fields for now... */
2495         attr                  = get_ia32_attr(res);
2496         attr->am_sc           = symconst_ent;
2497         attr->data.am_sc_sign = symconst_sign;
2498         if(offset_sign && offset != NULL) {
2499                 offset = tarval_neg(offset);
2500         }
2501         attr->cnst_val.tv = offset;
2502         attr->data.imm_tp = ia32_ImmConst;
2503
2504         return res;
2505 }
2506
2507 typedef struct constraint_t constraint_t;
2508 struct constraint_t {
2509         int                         is_in;
2510         int                         n_outs;
2511         const arch_register_req_t **out_reqs;
2512
2513         const arch_register_req_t  *req;
2514         unsigned                    immediate_possible;
2515         char                        immediate_type;
2516 };
2517
2518 void parse_asm_constraint(ir_node *node, int pos, constraint_t *constraint,
2519                           const char *c)
2520 {
2521         int                          immediate_possible = 0;
2522         char                         immediate_type     = 0;
2523         unsigned                     limited            = 0;
2524         const arch_register_class_t *cls                = NULL;
2525         ir_graph                    *irg;
2526         struct obstack              *obst;
2527         arch_register_req_t         *req;
2528         unsigned                    *limited_ptr;
2529         int                          p;
2530         int                          same_as = -1;
2531
2532         /* TODO: replace all the asserts with nice error messages */
2533
2534         printf("Constraint: %s\n", c);
2535
2536         while(*c != 0) {
2537                 switch(*c) {
2538                 case ' ':
2539                 case '\t':
2540                 case '\n':
2541                         break;
2542
2543                 case 'a':
2544                         assert(cls == NULL ||
2545                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2546                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2547                         limited |= 1 << REG_EAX;
2548                         break;
2549                 case 'b':
2550                         assert(cls == NULL ||
2551                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2552                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2553                         limited |= 1 << REG_EBX;
2554                         break;
2555                 case 'c':
2556                         assert(cls == NULL ||
2557                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2558                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2559                         limited |= 1 << REG_ECX;
2560                         break;
2561                 case 'd':
2562                         assert(cls == NULL ||
2563                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2564                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2565                         limited |= 1 << REG_EDX;
2566                         break;
2567                 case 'D':
2568                         assert(cls == NULL ||
2569                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2570                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2571                         limited |= 1 << REG_EDI;
2572                         break;
2573                 case 'S':
2574                         assert(cls == NULL ||
2575                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2576                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2577                         limited |= 1 << REG_ESI;
2578                         break;
2579                 case 'Q':
2580                 case 'q': /* q means lower part of the regs only, this makes no
2581                                    * difference to Q for us (we only assigne whole registers) */
2582                         assert(cls == NULL ||
2583                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2584                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2585                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2586                                    1 << REG_EDX;
2587                         break;
2588                 case 'A':
2589                         assert(cls == NULL ||
2590                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2591                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2592                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2593                         break;
2594                 case 'l':
2595                         assert(cls == NULL ||
2596                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2597                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2598                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2599                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2600                                    1 << REG_EBP;
2601                         break;
2602
2603                 case 'R':
2604                 case 'r':
2605                 case 'p':
2606                         assert(cls == NULL);
2607                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2608                         break;
2609
2610                 case 'f':
2611                 case 't':
2612                 case 'u':
2613                         assert(cls == NULL);
2614                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2615                         break;
2616
2617                 case 'Y':
2618                 case 'x':
2619                         assert(cls == NULL);
2620                         /* TODO: check that sse2 is supported */
2621                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2622                         break;
2623
2624                 case 'I':
2625                 case 'J':
2626                 case 'K':
2627                 case 'L':
2628                 case 'M':
2629                 case 'N':
2630                 case 'O':
2631                         assert(!immediate_possible);
2632                         immediate_possible = 1;
2633                         immediate_type     = *c;
2634                         break;
2635                 case 'n':
2636                 case 'i':
2637                         assert(!immediate_possible);
2638                         immediate_possible = 1;
2639                         break;
2640
2641                 case 'g':
2642                         assert(!immediate_possible && cls == NULL);
2643                         immediate_possible = 1;
2644                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2645                         break;
2646
2647                 case '0':
2648                 case '1':
2649                 case '2':
2650                 case '3':
2651                 case '4':
2652                 case '5':
2653                 case '6':
2654                 case '7':
2655                 case '8':
2656                 case '9':
2657                         assert(constraint->is_in && "can only specify same constraint "
2658                                "on input");
2659
2660                         sscanf(c, "%d%n", &same_as, &p);
2661                         if(same_as >= 0) {
2662                                 c += p;
2663                                 continue;
2664                         }
2665                         break;
2666
2667                 case 'E': /* no float consts yet */
2668                 case 'F': /* no float consts yet */
2669                 case 's': /* makes no sense on x86 */
2670                 case 'X': /* we can't support that in firm */
2671                 case 'm':
2672                 case 'o':
2673                 case 'V':
2674                 case '<': /* no autodecrement on x86 */
2675                 case '>': /* no autoincrement on x86 */
2676                 case 'C': /* sse constant not supported yet */
2677                 case 'G': /* 80387 constant not supported yet */
2678                 case 'y': /* we don't support mmx registers yet */
2679                 case 'Z': /* not available in 32 bit mode */
2680                 case 'e': /* not available in 32 bit mode */
2681                         assert(0 && "asm constraint not supported");
2682                         break;
2683                 default:
2684                         assert(0 && "unknown asm constraint found");
2685                         break;
2686                 }
2687                 ++c;
2688         }
2689
2690         if(same_as >= 0) {
2691                 const arch_register_req_t *other_constr;
2692
2693                 assert(cls == NULL && "same as and register constraint not supported");
2694                 assert(!immediate_possible && "same as and immediate constraint not "
2695                        "supported");
2696                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2697                        "same_as constraint");
2698
2699                 other_constr         = constraint->out_reqs[same_as];
2700
2701                 req                  = obstack_alloc(obst, sizeof(req[0]));
2702                 req->cls             = other_constr->cls;
2703                 req->type            = arch_register_req_type_should_be_same;
2704                 req->limited         = NULL;
2705                 req->other_same      = pos;
2706                 req->other_different = -1;
2707
2708                 /* switch constraints. This is because in firm we have same_as
2709                  * constraints on the output constraints while in the gcc asm syntax
2710                  * they are specified on the input constraints */
2711                 constraint->req               = other_constr;
2712                 constraint->out_reqs[same_as] = req;
2713                 constraint->immediate_possible = 0;
2714                 return;
2715         }
2716
2717         if(immediate_possible && cls == NULL) {
2718                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2719         }
2720         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2721         assert(cls != NULL);
2722
2723         if(immediate_possible) {
2724                 assert(constraint->is_in
2725                        && "imeediates make no sense for output constraints");
2726         }
2727         /* todo: check types (no float input on 'r' constrainted in and such... */
2728
2729         irg  = env.irg;
2730         obst = get_irg_obstack(irg);
2731
2732         if(limited != 0) {
2733                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2734                 limited_ptr  = (unsigned*) (req+1);
2735         } else {
2736                 req = obstack_alloc(obst, sizeof(req[0]));
2737         }
2738         memset(req, 0, sizeof(req[0]));
2739
2740         if(limited != 0) {
2741                 req->type    = arch_register_req_type_limited;
2742                 *limited_ptr = limited;
2743                 req->limited = limited_ptr;
2744         } else {
2745                 req->type    = arch_register_req_type_normal;
2746         }
2747         req->cls = cls;
2748
2749         constraint->req                = req;
2750         constraint->immediate_possible = immediate_possible;
2751         constraint->immediate_type     = immediate_type;
2752 }
2753
2754 static
2755 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2756                    const char *c)
2757 {
2758         panic("Clobbers not supported yet");
2759 }
2760
2761 ir_node *gen_ASM(ir_node *node)
2762 {
2763         int                   i, arity;
2764         ir_graph             *irg   = env.irg;
2765         ir_node              *block = transform_node(get_nodes_block(node));
2766         dbg_info             *dbgi  = get_irn_dbg_info(node);
2767         ir_node             **in;
2768         ir_node              *res;
2769         int                   out_arity;
2770         int                   n_outs;
2771         int                   n_clobbers;
2772         ia32_attr_t          *attr;
2773         const arch_register_req_t **out_reqs;
2774         const arch_register_req_t **in_reqs;
2775         struct obstack       *obst;
2776         constraint_t          parsed_constraint;
2777
2778         /* assembler could contain float statements */
2779         FP_USED(env.cg);
2780
2781         /* transform inputs */
2782         arity = get_irn_arity(node);
2783         in    = alloca(arity * sizeof(in[0]));
2784         memset(in, 0, arity * sizeof(in[0]));
2785
2786         n_outs     = get_ASM_n_output_constraints(node);
2787         n_clobbers = get_ASM_n_clobbers(node);
2788         out_arity  = n_outs + n_clobbers;
2789
2790         /* construct register constraints */
2791         obst     = get_irg_obstack(irg);
2792         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2793         parsed_constraint.out_reqs = out_reqs;
2794         parsed_constraint.n_outs   = n_outs;
2795         parsed_constraint.is_in    = 0;
2796         for(i = 0; i < out_arity; ++i) {
2797                 const char   *c;
2798
2799                 if(i < n_outs) {
2800                         const ir_asm_constraint *constraint;
2801                         constraint = & get_ASM_output_constraints(node) [i];
2802                         c = get_id_str(constraint->constraint);
2803                         parse_asm_constraint(node, i, &parsed_constraint, c);
2804                 } else {
2805                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2806                         c = get_id_str(glob_id);
2807                         parse_clobber(node, i, &parsed_constraint, c);
2808                 }
2809                 out_reqs[i] = parsed_constraint.req;
2810         }
2811
2812         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2813         parsed_constraint.is_in = 1;
2814         for(i = 0; i < arity; ++i) {
2815                 const ir_asm_constraint   *constraint;
2816                 ident                     *constr_id;
2817                 const char                *c;
2818
2819                 constraint = & get_ASM_input_constraints(node) [i];
2820                 constr_id  = constraint->constraint;
2821                 c          = get_id_str(constr_id);
2822                 parse_asm_constraint(node, i, &parsed_constraint, c);
2823                 in_reqs[i] = parsed_constraint.req;
2824
2825                 if(parsed_constraint.immediate_possible) {
2826                         ir_node *pred      = get_irn_n(node, i);
2827                         char     imm_type  = parsed_constraint.immediate_type;
2828                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2829
2830                         if(immediate != NULL) {
2831                                 in[i] = immediate;
2832                         }
2833                 }
2834         }
2835
2836         /* transform inputs */
2837         for(i = 0; i < arity; ++i) {
2838                 ir_node *pred;
2839                 ir_node *transformed;
2840
2841                 if(in[i] != NULL)
2842                         continue;
2843
2844                 pred        = get_irn_n(node, i);
2845                 transformed = transform_node(pred);
2846                 in[i]       = transformed;
2847         }
2848
2849         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2850
2851         attr                    = get_ia32_attr(res);
2852         attr->cnst_val.asm_text = get_ASM_text(node);
2853         attr->data.imm_tp       = ia32_ImmAsm;
2854         set_ia32_out_req_all(res, out_reqs);
2855         set_ia32_in_req_all(res, in_reqs);
2856
2857         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
2858
2859         return res;
2860 }
2861
2862 /********************************************
2863  *  _                          _
2864  * | |                        | |
2865  * | |__   ___ _ __   ___   __| | ___  ___
2866  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2867  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2868  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2869  *
2870  ********************************************/
2871
2872 static ir_node *gen_be_StackParam(ir_node *node) {
2873         ir_node  *block      = transform_node(get_nodes_block(node));
2874         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2875         ir_node   *new_ptr   = transform_node(ptr);
2876         ir_node   *new_op    = NULL;
2877         ir_graph  *irg       = env.irg;
2878         dbg_info  *dbgi      = get_irn_dbg_info(node);
2879         ir_node   *nomem     = new_rd_NoMem(env.irg);
2880         ir_entity *ent       = arch_get_frame_entity(env.cg->arch_env, node);
2881         ir_mode   *load_mode = get_irn_mode(node);
2882         ir_node   *noreg     = ia32_new_NoReg_gp(env.cg);
2883         ir_mode   *proj_mode;
2884         long      pn_res;
2885
2886         if (mode_is_float(load_mode)) {
2887                 FP_USED(env.cg);
2888                 if (USE_SSE2(env.cg)) {
2889                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2890                         pn_res    = pn_ia32_xLoad_res;
2891                         proj_mode = mode_xmm;
2892                 } else {
2893                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem);
2894                         pn_res    = pn_ia32_vfld_res;
2895                         proj_mode = mode_vfp;
2896                 }
2897         } else {
2898                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
2899                 proj_mode = mode_Iu;
2900                 pn_res = pn_ia32_Load_res;
2901         }
2902
2903         set_ia32_frame_ent(new_op, ent);
2904         set_ia32_use_frame(new_op);
2905
2906         set_ia32_am_support(new_op, ia32_am_Source);
2907         set_ia32_op_type(new_op, ia32_AddrModeS);
2908         set_ia32_am_flavour(new_op, ia32_am_B);
2909         set_ia32_ls_mode(new_op, load_mode);
2910         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2911
2912         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
2913
2914         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
2915 }
2916
2917 /**
2918  * Transforms a FrameAddr into an ia32 Add.
2919  */
2920 static ir_node *gen_be_FrameAddr(ir_node *node) {
2921         ir_node  *block  = transform_node(get_nodes_block(node));
2922         ir_node  *op     = get_irn_n(node, be_pos_FrameAddr_ptr);
2923         ir_node  *new_op = transform_node(op);
2924         ir_graph *irg    = env.irg;
2925         dbg_info *dbgi   = get_irn_dbg_info(node);
2926         ir_node  *noreg  = ia32_new_NoReg_gp(env.cg);
2927         ir_node  *res;
2928
2929         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
2930         set_ia32_frame_ent(res, arch_get_frame_entity(env.cg->arch_env, node));
2931         set_ia32_am_support(res, ia32_am_Full);
2932         set_ia32_use_frame(res);
2933         set_ia32_am_flavour(res, ia32_am_OB);
2934
2935         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
2936
2937         return res;
2938 }
2939
2940 /**
2941  * Transforms a FrameLoad into an ia32 Load.
2942  */
2943 static ir_node *gen_be_FrameLoad(ir_node *node) {
2944         ir_node   *block   = transform_node(get_nodes_block(node));
2945         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
2946         ir_node   *new_mem = transform_node(mem);
2947         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
2948         ir_node   *new_ptr = transform_node(ptr);
2949         ir_node   *new_op  = NULL;
2950         ir_graph  *irg     = env.irg;
2951         dbg_info  *dbgi    = get_irn_dbg_info(node);
2952         ir_node   *noreg   = ia32_new_NoReg_gp(env.cg);
2953         ir_entity *ent     = arch_get_frame_entity(env.cg->arch_env, node);
2954         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
2955         ir_node   *projs[pn_Load_max];
2956
2957         ia32_collect_Projs(node, projs, pn_Load_max);
2958
2959         if (mode_is_float(mode)) {
2960                 FP_USED(env.cg);
2961                 if (USE_SSE2(env.cg)) {
2962                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
2963                 }
2964                 else {
2965                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem);
2966                 }
2967         }
2968         else {
2969                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
2970         }
2971
2972         set_ia32_frame_ent(new_op, ent);
2973         set_ia32_use_frame(new_op);
2974
2975         set_ia32_am_support(new_op, ia32_am_Source);
2976         set_ia32_op_type(new_op, ia32_AddrModeS);
2977         set_ia32_am_flavour(new_op, ia32_am_B);
2978         set_ia32_ls_mode(new_op, mode);
2979
2980         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
2981
2982         return new_op;
2983 }
2984
2985
2986 /**
2987  * Transforms a FrameStore into an ia32 Store.
2988  */
2989 static ir_node *gen_be_FrameStore(ir_node *node) {
2990         ir_node   *block   = transform_node(get_nodes_block(node));
2991         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
2992         ir_node   *new_mem = transform_node(mem);
2993         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
2994         ir_node   *new_ptr = transform_node(ptr);
2995         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
2996         ir_node   *new_val = transform_node(val);
2997         ir_node   *new_op  = NULL;
2998         ir_graph  *irg     = env.irg;
2999         dbg_info  *dbgi    = get_irn_dbg_info(node);
3000         ir_node   *noreg   = ia32_new_NoReg_gp(env.cg);
3001         ir_entity *ent     = arch_get_frame_entity(env.cg->arch_env, node);
3002         ir_mode   *mode    = get_irn_mode(val);
3003
3004         if (mode_is_float(mode)) {
3005                 FP_USED(env.cg);
3006                 if (USE_SSE2(env.cg)) {
3007                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3008                 } else {
3009                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3010                 }
3011         } else if (get_mode_size_bits(mode) == 8) {
3012                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3013         } else {
3014                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3015         }
3016
3017         set_ia32_frame_ent(new_op, ent);
3018         set_ia32_use_frame(new_op);
3019
3020         set_ia32_am_support(new_op, ia32_am_Dest);
3021         set_ia32_op_type(new_op, ia32_AddrModeD);
3022         set_ia32_am_flavour(new_op, ia32_am_B);
3023         set_ia32_ls_mode(new_op, mode);
3024
3025         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3026
3027         return new_op;
3028 }
3029
3030 /**
3031  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3032  */
3033 static ir_node *gen_be_Return(ir_node *node) {
3034         ir_graph  *irg     = env.irg;
3035         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3036         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3037         ir_entity *ent     = get_irg_entity(irg);
3038         ir_type   *tp      = get_entity_type(ent);
3039         dbg_info  *dbgi;
3040         ir_node   *block;
3041         ir_type   *res_type;
3042         ir_mode   *mode;
3043         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3044         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3045         ir_node   *noreg;
3046         ir_node   **in;
3047         int       pn_ret_val, pn_ret_mem, arity, i;
3048
3049         assert(ret_val != NULL);
3050         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env.cg)) {
3051                 return duplicate_node(node);
3052         }
3053
3054         res_type = get_method_res_type(tp, 0);
3055
3056         if (! is_Primitive_type(res_type)) {
3057                 return duplicate_node(node);
3058         }
3059
3060         mode = get_type_mode(res_type);
3061         if (! mode_is_float(mode)) {
3062                 return duplicate_node(node);
3063         }
3064
3065         assert(get_method_n_ress(tp) == 1);
3066
3067         pn_ret_val = get_Proj_proj(ret_val);
3068         pn_ret_mem = get_Proj_proj(ret_mem);
3069
3070         /* get the Barrier */
3071         barrier = get_Proj_pred(ret_val);
3072
3073         /* get result input of the Barrier */
3074         ret_val     = get_irn_n(barrier, pn_ret_val);
3075         new_ret_val = transform_node(ret_val);
3076
3077         /* get memory input of the Barrier */
3078         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3079         new_ret_mem = transform_node(ret_mem);
3080
3081         frame = get_irg_frame(irg);
3082
3083         dbgi  = get_irn_dbg_info(barrier);
3084         block = transform_node(get_nodes_block(barrier));
3085
3086         noreg = ia32_new_NoReg_gp(env.cg);
3087
3088         /* store xmm0 onto stack */
3089         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg, new_ret_val, new_ret_mem);
3090         set_ia32_ls_mode(sse_store, mode);
3091         set_ia32_op_type(sse_store, ia32_AddrModeD);
3092         set_ia32_use_frame(sse_store);
3093         set_ia32_am_flavour(sse_store, ia32_am_B);
3094         set_ia32_am_support(sse_store, ia32_am_Dest);
3095
3096         /* load into st0 */
3097         fld = new_rd_ia32_SetST0(dbgi, irg, block, frame, noreg, sse_store);
3098         set_ia32_ls_mode(fld, mode);
3099         set_ia32_op_type(fld, ia32_AddrModeS);
3100         set_ia32_use_frame(fld);
3101         set_ia32_am_flavour(fld, ia32_am_B);
3102         set_ia32_am_support(fld, ia32_am_Source);
3103
3104         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_SetST0_M);
3105         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_SetST0_res);
3106         arch_set_irn_register(env.cg->arch_env, fld, &ia32_vfp_regs[REG_VF0]);
3107
3108         /* create a new barrier */
3109         arity = get_irn_arity(barrier);
3110         in = alloca(arity * sizeof(in[0]));
3111         for (i = 0; i < arity; ++i) {
3112                 ir_node *new_in;
3113
3114                 if (i == pn_ret_val) {
3115                         new_in = fld;
3116                 } else if (i == pn_ret_mem) {
3117                         new_in = mproj;
3118                 } else {
3119                         ir_node *in = get_irn_n(barrier, i);
3120                         new_in = transform_node(in);
3121                 }
3122                 in[i] = new_in;
3123         }
3124
3125         new_barrier = new_ir_node(dbgi, irg, block,
3126                                   get_irn_op(barrier), get_irn_mode(barrier),
3127                                   arity, in);
3128         copy_node_attr(barrier, new_barrier);
3129         duplicate_deps(barrier, new_barrier);
3130         set_new_node(barrier, new_barrier);
3131         mark_irn_visited(barrier);
3132
3133         /* transform normally */
3134         return duplicate_node(node);
3135 }
3136
3137 /**
3138  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3139  */
3140 static ir_node *gen_be_AddSP(ir_node *node) {
3141         ir_node  *block  = transform_node(get_nodes_block(node));
3142         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3143         ir_node  *new_sz = transform_node(sz);
3144         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3145         ir_node  *new_sp = transform_node(sp);
3146         ir_graph *irg    = env.irg;
3147         dbg_info *dbgi   = get_irn_dbg_info(node);
3148         ir_node  *noreg  = ia32_new_NoReg_gp(env.cg);
3149         ir_node  *nomem  = new_NoMem();
3150         ir_node  *new_op;
3151
3152         /* ia32 stack grows in reverse direction, make a SubSP */
3153         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3154         set_ia32_am_support(new_op, ia32_am_Source);
3155         fold_immediate(new_op, 2, 3);
3156
3157         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3158
3159         return new_op;
3160 }
3161
3162 /**
3163  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3164  */
3165 static ir_node *gen_be_SubSP(ir_node *node) {
3166         ir_node  *block  = transform_node(get_nodes_block(node));
3167         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3168         ir_node  *new_sz = transform_node(sz);
3169         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3170         ir_node  *new_sp = transform_node(sp);
3171         ir_graph *irg    = env.irg;
3172         dbg_info *dbgi   = get_irn_dbg_info(node);
3173         ir_node  *noreg  = ia32_new_NoReg_gp(env.cg);
3174         ir_node  *nomem  = new_NoMem();
3175         ir_node  *new_op;
3176
3177         /* ia32 stack grows in reverse direction, make an AddSP */
3178         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3179         set_ia32_am_support(new_op, ia32_am_Source);
3180         fold_immediate(new_op, 2, 3);
3181
3182         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3183
3184         return new_op;
3185 }
3186
3187 /**
3188  * This function just sets the register for the Unknown node
3189  * as this is not done during register allocation because Unknown
3190  * is an "ignore" node.
3191  */
3192 static ir_node *gen_Unknown(ir_node *node) {
3193         ir_mode *mode = get_irn_mode(node);
3194
3195         if (mode_is_float(mode)) {
3196                 if (USE_SSE2(env.cg))
3197                         return ia32_new_Unknown_xmm(env.cg);
3198                 else
3199                         return ia32_new_Unknown_vfp(env.cg);
3200         } else if (mode_needs_gp_reg(mode)) {
3201                 return ia32_new_Unknown_gp(env.cg);
3202         } else {
3203                 assert(0 && "unsupported Unknown-Mode");
3204         }
3205
3206         return NULL;
3207 }
3208
3209 /**
3210  * Change some phi modes
3211  */
3212 static ir_node *gen_Phi(ir_node *node) {
3213         ir_node  *block = transform_node(get_nodes_block(node));
3214         ir_graph *irg   = env.irg;
3215         dbg_info *dbgi  = get_irn_dbg_info(node);
3216         ir_mode  *mode  = get_irn_mode(node);
3217         ir_node  *phi;
3218         int      i, arity;
3219
3220         if(mode_needs_gp_reg(mode)) {
3221                 /* we shouldn't have any 64bit stuff around anymore */
3222                 assert(get_mode_size_bits(mode) <= 32);
3223                 /* all integer operations are on 32bit registers now */
3224                 mode = mode_Iu;
3225         } else if(mode_is_float(mode)) {
3226                 assert(mode == mode_D || mode == mode_F);
3227                 if (USE_SSE2(env.cg)) {
3228                         mode = mode_xmm;
3229                 } else {
3230                         mode = mode_vfp;
3231                 }
3232         }
3233
3234         /* phi nodes allow loops, so we use the old arguments for now
3235          * and fix this later */
3236         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3237         copy_node_attr(node, phi);
3238         duplicate_deps(node, phi);
3239
3240         set_new_node(node, phi);
3241
3242         /* put the preds in the worklist */
3243         arity = get_irn_arity(node);
3244         for (i = 0; i < arity; ++i) {
3245                 ir_node *pred = get_irn_n(node, i);
3246                 pdeq_putr(env.worklist, pred);
3247         }
3248
3249         return phi;
3250 }
3251
3252 /**********************************************************************
3253  *  _                                _                   _
3254  * | |                              | |                 | |
3255  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3256  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3257  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3258  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3259  *
3260  **********************************************************************/
3261
3262 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3263
3264 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3265                                      ir_node *mem);
3266
3267 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3268                                       ir_node *val, ir_node *mem);
3269
3270 /**
3271  * Transforms a lowered Load into a "real" one.
3272  */
3273 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func, char fp_unit) {
3274         ir_node  *block   = transform_node(get_nodes_block(node));
3275         ir_node  *ptr     = get_irn_n(node, 0);
3276         ir_node  *new_ptr = transform_node(ptr);
3277         ir_node  *mem     = get_irn_n(node, 1);
3278         ir_node  *new_mem = transform_node(mem);
3279         ir_graph *irg     = env.irg;
3280         dbg_info *dbgi    = get_irn_dbg_info(node);
3281         ir_mode  *mode    = get_ia32_ls_mode(node);
3282         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
3283         ir_node  *new_op;
3284
3285         /*
3286                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3287                 lowering we have x87 nodes, so we need to enforce simulation.
3288         */
3289         if (mode_is_float(mode)) {
3290                 FP_USED(env.cg);
3291                 if (fp_unit == fp_x87)
3292                         FORCE_x87(env.cg);
3293         }
3294
3295         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3296
3297         set_ia32_am_support(new_op, ia32_am_Source);
3298         set_ia32_op_type(new_op, ia32_AddrModeS);
3299         set_ia32_am_flavour(new_op, ia32_am_OB);
3300         set_ia32_am_offs_int(new_op, 0);
3301         set_ia32_am_scale(new_op, 1);
3302         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3303         if (is_ia32_am_sc_sign(node))
3304                 set_ia32_am_sc_sign(new_op);
3305         set_ia32_ls_mode(new_op, get_ia32_ls_mode(node));
3306         if (is_ia32_use_frame(node)) {
3307                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3308                 set_ia32_use_frame(new_op);
3309         }
3310
3311         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3312
3313         return new_op;
3314 }
3315
3316 /**
3317 * Transforms a lowered Store into a "real" one.
3318 */
3319 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func, char fp_unit) {
3320         ir_node  *block   = transform_node(get_nodes_block(node));
3321         ir_node  *ptr     = get_irn_n(node, 0);
3322         ir_node  *new_ptr = transform_node(ptr);
3323         ir_node  *val     = get_irn_n(node, 1);
3324         ir_node  *new_val = transform_node(val);
3325         ir_node  *mem     = get_irn_n(node, 2);
3326         ir_node  *new_mem = transform_node(mem);
3327         ir_graph *irg     = env.irg;
3328         dbg_info *dbgi    = get_irn_dbg_info(node);
3329         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
3330         ir_mode  *mode    = get_ia32_ls_mode(node);
3331         ir_node  *new_op;
3332         long     am_offs;
3333         ia32_am_flavour_t am_flav = ia32_B;
3334
3335         /*
3336                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3337                 lowering we have x87 nodes, so we need to enforce simulation.
3338         */
3339         if (mode_is_float(mode)) {
3340                 FP_USED(env.cg);
3341                 if (fp_unit == fp_x87)
3342                         FORCE_x87(env.cg);
3343         }
3344
3345         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3346
3347         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3348                 am_flav |= ia32_O;
3349                 add_ia32_am_offs_int(new_op, am_offs);
3350         }
3351
3352         set_ia32_am_support(new_op, ia32_am_Dest);
3353         set_ia32_op_type(new_op, ia32_AddrModeD);
3354         set_ia32_am_flavour(new_op, am_flav);
3355         set_ia32_ls_mode(new_op, mode);
3356         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3357         set_ia32_use_frame(new_op);
3358
3359         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3360
3361         return new_op;
3362 }
3363
3364
3365 /**
3366  * Transforms an ia32_l_XXX into a "real" XXX node
3367  *
3368  * @param env   The transformation environment
3369  * @return the created ia32 XXX node
3370  */
3371 #define GEN_LOWERED_OP(op)                                                     \
3372         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3373                 ir_mode *mode = get_irn_mode(node);                                    \
3374                 if (mode_is_float(mode))                                               \
3375                         FP_USED(env.cg);                                                  \
3376                 return gen_binop(node, get_binop_left(node),                      \
3377                                  get_binop_right(node), new_rd_ia32_##op);             \
3378         }
3379
3380 #define GEN_LOWERED_x87_OP(op)                                                 \
3381         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3382                 ir_node *new_op;                                                       \
3383                 FORCE_x87(env.cg);                                                    \
3384                 new_op = gen_binop_float(node, get_binop_left(node),              \
3385                                          get_binop_right(node), new_rd_ia32_##op);     \
3386                 return new_op;                                                         \
3387         }
3388
3389 #define GEN_LOWERED_UNOP(op)                                                   \
3390         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3391                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3392         }
3393
3394 #define GEN_LOWERED_SHIFT_OP(op)                                               \
3395         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3396                 return gen_shift_binop(node, get_binop_left(node),                \
3397                                        get_binop_right(node), new_rd_ia32_##op);       \
3398         }
3399
3400 #define GEN_LOWERED_LOAD(op, fp_unit)                                          \
3401         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3402                 return gen_lowered_Load(node, new_rd_ia32_##op, fp_unit);         \
3403         }
3404
3405 #define GEN_LOWERED_STORE(op, fp_unit)                                         \
3406         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3407                 return gen_lowered_Store(node, new_rd_ia32_##op, fp_unit);        \
3408         }
3409
3410 GEN_LOWERED_OP(Adc)
3411 GEN_LOWERED_OP(Add)
3412 GEN_LOWERED_OP(Sbb)
3413 GEN_LOWERED_OP(Sub)
3414 GEN_LOWERED_OP(IMul)
3415 GEN_LOWERED_OP(Xor)
3416 GEN_LOWERED_x87_OP(vfprem)
3417 GEN_LOWERED_x87_OP(vfmul)
3418 GEN_LOWERED_x87_OP(vfsub)
3419
3420 GEN_LOWERED_UNOP(Neg)
3421
3422 GEN_LOWERED_LOAD(vfild, fp_x87)
3423 GEN_LOWERED_LOAD(Load, fp_none)
3424 /*GEN_LOWERED_STORE(vfist, fp_x87)
3425  *TODO
3426  */
3427 GEN_LOWERED_STORE(Store, fp_none)
3428
3429 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3430         ir_node  *block     = transform_node(get_nodes_block(node));
3431         ir_node  *left      = get_binop_left(node);
3432         ir_node  *new_left  = transform_node(left);
3433         ir_node  *right     = get_binop_right(node);
3434         ir_node  *new_right = transform_node(right);
3435         ir_node  *noreg     = ia32_new_NoReg_gp(env.cg);
3436         ir_graph *irg       = env.irg;
3437         dbg_info *dbgi      = get_irn_dbg_info(node);
3438         ir_node  *vfdiv;
3439
3440         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left, new_right, new_NoMem());
3441         clear_ia32_commutative(vfdiv);
3442         set_ia32_am_support(vfdiv, ia32_am_Source);
3443         fold_immediate(vfdiv, 2, 3);
3444
3445         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env.cg, node));
3446
3447         FORCE_x87(env.cg);
3448
3449         return vfdiv;
3450 }
3451
3452 /**
3453  * Transforms a l_MulS into a "real" MulS node.
3454  *
3455  * @param env   The transformation environment
3456  * @return the created ia32 Mul node
3457  */
3458 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3459         ir_node  *block     = transform_node(get_nodes_block(node));
3460         ir_node  *left      = get_binop_left(node);
3461         ir_node  *new_left  = transform_node(left);
3462         ir_node  *right     = get_binop_right(node);
3463         ir_node  *new_right = transform_node(right);
3464         ir_node  *noreg     = ia32_new_NoReg_gp(env.cg);
3465         ir_graph *irg       = env.irg;
3466         dbg_info *dbgi      = get_irn_dbg_info(node);
3467         ir_node  *in[2];
3468
3469         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3470         /* and then skip the result Proj, because all needed Projs are already there. */
3471         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left, new_right, new_NoMem());
3472         clear_ia32_commutative(muls);
3473         set_ia32_am_support(muls, ia32_am_Source);
3474         fold_immediate(muls, 2, 3);
3475
3476         /* check if EAX and EDX proj exist, add missing one */
3477         in[0] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EAX);
3478         in[1] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EDX);
3479         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
3480
3481         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env.cg, node));
3482
3483         return muls;
3484 }
3485
3486 GEN_LOWERED_SHIFT_OP(Shl)
3487 GEN_LOWERED_SHIFT_OP(Shr)
3488 GEN_LOWERED_SHIFT_OP(Sar)
3489
3490 /**
3491  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3492  * op1 - target to be shifted
3493  * op2 - contains bits to be shifted into target
3494  * op3 - shift count
3495  * Only op3 can be an immediate.
3496  */
3497 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3498                                          ir_node *op2, ir_node *count)
3499 {
3500         ir_node  *block     = transform_node(get_nodes_block(node));
3501         ir_node  *new_op1   = transform_node(op1);
3502         ir_node  *new_op2   = transform_node(op2);
3503         ir_node  *new_count = transform_node(count);
3504         ir_node  *new_op    = NULL;
3505         ir_graph *irg       = env.irg;
3506         dbg_info *dbgi      = get_irn_dbg_info(node);
3507         ir_node  *noreg     = ia32_new_NoReg_gp(env.cg);
3508         ir_node  *nomem     = new_NoMem();
3509         ir_node  *imm_op;
3510         tarval   *tv;
3511
3512         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3513
3514         /* Check if immediate optimization is on and */
3515         /* if it's an operation with immediate.      */
3516         imm_op  = (env.cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3517
3518         /* Limit imm_op within range imm8 */
3519         if (imm_op) {
3520                 tv = get_ia32_Immop_tarval(imm_op);
3521
3522                 if (tv) {
3523                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3524                         set_ia32_Immop_tarval(imm_op, tv);
3525                 }
3526                 else {
3527                         imm_op = NULL;
3528                 }
3529         }
3530
3531         /* integer operations */
3532         if (imm_op) {
3533                 /* This is ShiftD with const */
3534                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3535
3536                 if (is_ia32_l_ShlD(node))
3537                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3538                                                   new_op1, new_op2, noreg, nomem);
3539                 else
3540                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3541                                                   new_op1, new_op2, noreg, nomem);
3542                 copy_ia32_Immop_attr(new_op, imm_op);
3543         }
3544         else {
3545                 /* This is a normal ShiftD */
3546                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3547                 if (is_ia32_l_ShlD(node))
3548                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3549                                                   new_op1, new_op2, new_count, nomem);
3550                 else
3551                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3552                                                   new_op1, new_op2, new_count, nomem);
3553         }
3554
3555         /* set AM support */
3556         // Matze: node has unsupported format (6inputs)
3557         //set_ia32_am_support(new_op, ia32_am_Dest);
3558
3559         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3560
3561         set_ia32_emit_cl(new_op);
3562
3563         return new_op;
3564 }
3565
3566 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3567         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3568                                         get_irn_n(node, 1), get_irn_n(node, 2));
3569 }
3570
3571 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3572         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3573                                         get_irn_n(node, 1), get_irn_n(node, 2));
3574 }
3575
3576 /**
3577  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3578  */
3579 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3580         ir_node         *block   = transform_node(get_nodes_block(node));
3581         ir_node         *val     = get_irn_n(node, 1);
3582         ir_node         *new_val = transform_node(val);
3583         ia32_code_gen_t *cg      = env.cg;
3584         ir_node         *res     = NULL;
3585         ir_graph        *irg     = env.irg;
3586         dbg_info        *dbgi;
3587         ir_node         *noreg, *new_ptr, *new_mem;
3588         ir_node         *ptr, *mem;
3589
3590         if (USE_SSE2(cg)) {
3591                 return new_val;
3592         }
3593
3594         mem     = get_irn_n(node, 2);
3595         new_mem = transform_node(mem);
3596         ptr     = get_irn_n(node, 0);
3597         new_ptr = transform_node(ptr);
3598         noreg   = ia32_new_NoReg_gp(cg);
3599         dbgi    = get_irn_dbg_info(node);
3600
3601         /* Store x87 -> MEM */
3602         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3603         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3604         set_ia32_use_frame(res);
3605         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3606         set_ia32_am_support(res, ia32_am_Dest);
3607         set_ia32_am_flavour(res, ia32_B);
3608         set_ia32_op_type(res, ia32_AddrModeD);
3609
3610         /* Load MEM -> SSE */
3611         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3612         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3613         set_ia32_use_frame(res);
3614         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3615         set_ia32_am_support(res, ia32_am_Source);
3616         set_ia32_am_flavour(res, ia32_B);
3617         set_ia32_op_type(res, ia32_AddrModeS);
3618         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3619
3620         return res;
3621 }
3622
3623 /**
3624  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3625  */
3626 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3627         ir_node         *block   = transform_node(get_nodes_block(node));
3628         ir_node         *val     = get_irn_n(node, 1);
3629         ir_node         *new_val = transform_node(val);
3630         ia32_code_gen_t *cg      = env.cg;
3631         ir_graph        *irg     = env.irg;
3632         ir_node         *res     = NULL;
3633         ir_entity       *fent    = get_ia32_frame_ent(node);
3634         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3635         int             offs     = 0;
3636         ir_node         *noreg, *new_ptr, *new_mem;
3637         ir_node         *ptr, *mem;
3638         dbg_info        *dbgi;
3639
3640         if (! USE_SSE2(cg)) {
3641                 /* SSE unit is not used -> skip this node. */
3642                 return new_val;
3643         }
3644
3645         ptr     = get_irn_n(node, 0);
3646         new_ptr = transform_node(ptr);
3647         mem     = get_irn_n(node, 2);
3648         new_mem = transform_node(mem);
3649         noreg   = ia32_new_NoReg_gp(cg);
3650         dbgi    = get_irn_dbg_info(node);
3651
3652         /* Store SSE -> MEM */
3653         if (is_ia32_xLoad(skip_Proj(new_val))) {
3654                 ir_node *ld = skip_Proj(new_val);
3655
3656                 /* we can vfld the value directly into the fpu */
3657                 fent = get_ia32_frame_ent(ld);
3658                 ptr  = get_irn_n(ld, 0);
3659                 offs = get_ia32_am_offs_int(ld);
3660         } else {
3661                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3662                 set_ia32_frame_ent(res, fent);
3663                 set_ia32_use_frame(res);
3664                 set_ia32_ls_mode(res, lsmode);
3665                 set_ia32_am_support(res, ia32_am_Dest);
3666                 set_ia32_am_flavour(res, ia32_B);
3667                 set_ia32_op_type(res, ia32_AddrModeD);
3668                 mem = res;
3669         }
3670
3671         /* Load MEM -> x87 */
3672         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem);
3673         set_ia32_frame_ent(res, fent);
3674         set_ia32_use_frame(res);
3675         set_ia32_ls_mode(res, lsmode);
3676         add_ia32_am_offs_int(res, offs);
3677         set_ia32_am_support(res, ia32_am_Source);
3678         set_ia32_am_flavour(res, ia32_B);
3679         set_ia32_op_type(res, ia32_AddrModeS);
3680         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3681
3682         return res;
3683 }
3684
3685 /*********************************************************
3686  *                  _             _      _
3687  *                 (_)           | |    (_)
3688  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3689  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3690  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3691  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3692  *
3693  *********************************************************/
3694
3695 /**
3696  * the BAD transformer.
3697  */
3698 static ir_node *bad_transform(ir_node *node) {
3699         panic("No transform function for %+F available.\n", node);
3700         return NULL;
3701 }
3702
3703 static ir_node *gen_End(ir_node *node) {
3704         /* end has to be duplicated manually because we need a dynamic in array */
3705         ir_graph *irg   = env.irg;
3706         dbg_info *dbgi  = get_irn_dbg_info(node);
3707         ir_node  *block = transform_node(get_nodes_block(node));
3708         int      i, arity;
3709         ir_node  *new_end;
3710
3711         new_end = new_ir_node(dbgi, irg, block, op_End, mode_X, -1, NULL);
3712         copy_node_attr(node, new_end);
3713         duplicate_deps(node, new_end);
3714
3715         set_irg_end(irg, new_end);
3716         set_new_node(new_end, new_end);
3717
3718         /* transform preds */
3719         arity = get_irn_arity(node);
3720         for (i = 0; i < arity; ++i) {
3721                 ir_node *in     = get_irn_n(node, i);
3722                 ir_node *new_in = transform_node(in);
3723
3724                 add_End_keepalive(new_end, new_in);
3725         }
3726
3727         return new_end;
3728 }
3729
3730 static ir_node *gen_Block(ir_node *node) {
3731         ir_graph *irg         = env.irg;
3732         dbg_info *dbgi        = get_irn_dbg_info(node);
3733         ir_node  *start_block = env.old_anchors[anchor_start_block];
3734         ir_node  *block;
3735         int      i, arity;
3736
3737         /*
3738          * We replace the ProjX from the start node with a jump,
3739          * so the startblock has no preds anymore now
3740          */
3741         if (node == start_block) {
3742                 return new_rd_Block(dbgi, irg, 0, NULL);
3743         }
3744
3745         /* we use the old blocks for now, because jumps allow cycles in the graph
3746          * we have to fix this later */
3747         block = new_ir_node(dbgi, irg, NULL, get_irn_op(node), get_irn_mode(node),
3748                             get_irn_arity(node), get_irn_in(node) + 1);
3749         copy_node_attr(node, block);
3750
3751 #ifdef DEBUG_libfirm
3752         block->node_nr = node->node_nr;
3753 #endif
3754         set_new_node(node, block);
3755
3756         /* put the preds in the worklist */
3757         arity = get_irn_arity(node);
3758         for (i = 0; i < arity; ++i) {
3759                 ir_node *in = get_irn_n(node, i);
3760                 pdeq_putr(env.worklist, in);
3761         }
3762
3763         return block;
3764 }
3765
3766 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3767         ir_node  *block    = transform_node(get_nodes_block(node));
3768         ir_node  *pred     = get_Proj_pred(node);
3769         ir_node  *new_pred = transform_node(pred);
3770         ir_graph *irg      = env.irg;
3771         dbg_info *dbgi     = get_irn_dbg_info(node);
3772         long     proj      = get_Proj_proj(node);
3773
3774         if (proj == pn_be_AddSP_res) {
3775                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3776                 arch_set_irn_register(env.cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3777                 return res;
3778         } else if (proj == pn_be_AddSP_M) {
3779                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3780         }
3781
3782         assert(0);
3783         return new_rd_Unknown(irg, get_irn_mode(node));
3784 }
3785
3786 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3787         ir_node  *block    = transform_node(get_nodes_block(node));
3788         ir_node  *pred     = get_Proj_pred(node);
3789         ir_node  *new_pred = transform_node(pred);
3790         ir_graph *irg      = env.irg;
3791         dbg_info *dbgi     = get_irn_dbg_info(node);
3792         long     proj      = get_Proj_proj(node);
3793
3794         if (proj == pn_be_SubSP_res) {
3795                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3796                 arch_set_irn_register(env.cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3797                 return res;
3798         } else if (proj == pn_be_SubSP_M) {
3799                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3800         }
3801
3802         assert(0);
3803         return new_rd_Unknown(irg, get_irn_mode(node));
3804 }
3805
3806 static ir_node *gen_Proj_Load(ir_node *node) {
3807         ir_node  *block    = transform_node(get_nodes_block(node));
3808         ir_node  *pred     = get_Proj_pred(node);
3809         ir_node  *new_pred = transform_node(pred);
3810         ir_graph *irg      = env.irg;
3811         dbg_info *dbgi     = get_irn_dbg_info(node);
3812         long     proj      = get_Proj_proj(node);
3813
3814         /* renumber the proj */
3815         if (is_ia32_Load(new_pred)) {
3816                 if (proj == pn_Load_res) {
3817                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3818                 } else if (proj == pn_Load_M) {
3819                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3820                 }
3821         } else if (is_ia32_xLoad(new_pred)) {
3822                 if (proj == pn_Load_res) {
3823                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3824                 } else if (proj == pn_Load_M) {
3825                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3826                 }
3827         } else if (is_ia32_vfld(new_pred)) {
3828                 if (proj == pn_Load_res) {
3829                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3830                 } else if (proj == pn_Load_M) {
3831                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3832                 }
3833         }
3834
3835         assert(0);
3836         return new_rd_Unknown(irg, get_irn_mode(node));
3837 }
3838
3839 static ir_node *gen_Proj_DivMod(ir_node *node) {
3840         ir_node  *block    = transform_node(get_nodes_block(node));
3841         ir_node  *pred     = get_Proj_pred(node);
3842         ir_node  *new_pred = transform_node(pred);
3843         ir_graph *irg      = env.irg;
3844         dbg_info *dbgi     = get_irn_dbg_info(node);
3845         ir_mode  *mode     = get_irn_mode(node);
3846         long     proj      = get_Proj_proj(node);
3847
3848         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3849
3850         switch (get_irn_opcode(pred)) {
3851         case iro_Div:
3852                 switch (proj) {
3853                 case pn_Div_M:
3854                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3855                 case pn_Div_res:
3856                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3857                 default:
3858                         break;
3859                 }
3860                 break;
3861         case iro_Mod:
3862                 switch (proj) {
3863                 case pn_Mod_M:
3864                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3865                 case pn_Mod_res:
3866                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3867                 default:
3868                         break;
3869                 }
3870                 break;
3871         case iro_DivMod:
3872                 switch (proj) {
3873                 case pn_DivMod_M:
3874                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3875                 case pn_DivMod_res_div:
3876                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3877                 case pn_DivMod_res_mod:
3878                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3879                 default:
3880                         break;
3881                 }
3882                 break;
3883         default:
3884                 break;
3885         }
3886
3887         assert(0);
3888         return new_rd_Unknown(irg, mode);
3889 }
3890
3891 static ir_node *gen_Proj_CopyB(ir_node *node) {
3892         ir_node  *block    = transform_node(get_nodes_block(node));
3893         ir_node  *pred     = get_Proj_pred(node);
3894         ir_node  *new_pred = transform_node(pred);
3895         ir_graph *irg      = env.irg;
3896         dbg_info *dbgi     = get_irn_dbg_info(node);
3897         ir_mode  *mode     = get_irn_mode(node);
3898         long     proj      = get_Proj_proj(node);
3899
3900         switch(proj) {
3901         case pn_CopyB_M_regular:
3902                 if (is_ia32_CopyB_i(new_pred)) {
3903                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3904                 } else if (is_ia32_CopyB(new_pred)) {
3905                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3906                 }
3907                 break;
3908         default:
3909                 break;
3910         }
3911
3912         assert(0);
3913         return new_rd_Unknown(irg, mode);
3914 }
3915
3916 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
3917         ir_node  *block    = transform_node(get_nodes_block(node));
3918         ir_node  *pred     = get_Proj_pred(node);
3919         ir_node  *new_pred = transform_node(pred);
3920         ir_graph *irg      = env.irg;
3921         dbg_info *dbgi     = get_irn_dbg_info(node);
3922         ir_mode  *mode     = get_irn_mode(node);
3923         long     proj      = get_Proj_proj(node);
3924
3925         switch (proj) {
3926         case pn_ia32_l_vfdiv_M:
3927                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3928         case pn_ia32_l_vfdiv_res:
3929                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3930         default:
3931                 assert(0);
3932         }
3933
3934         return new_rd_Unknown(irg, mode);
3935 }
3936
3937 static ir_node *gen_Proj_Quot(ir_node *node) {
3938         ir_node  *block    = transform_node(get_nodes_block(node));
3939         ir_node  *pred     = get_Proj_pred(node);
3940         ir_node  *new_pred = transform_node(pred);
3941         ir_graph *irg      = env.irg;
3942         dbg_info *dbgi     = get_irn_dbg_info(node);
3943         ir_mode  *mode     = get_irn_mode(node);
3944         long     proj      = get_Proj_proj(node);
3945
3946         switch(proj) {
3947         case pn_Quot_M:
3948                 if (is_ia32_xDiv(new_pred)) {
3949                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
3950                 } else if (is_ia32_vfdiv(new_pred)) {
3951                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3952                 }
3953                 break;
3954         case pn_Quot_res:
3955                 if (is_ia32_xDiv(new_pred)) {
3956                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
3957                 } else if (is_ia32_vfdiv(new_pred)) {
3958                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3959                 }
3960                 break;
3961         default:
3962                 break;
3963         }
3964
3965         assert(0);
3966         return new_rd_Unknown(irg, mode);
3967 }
3968
3969 static ir_node *gen_Proj_tls(ir_node *node) {
3970         ir_node  *block = transform_node(get_nodes_block(node));
3971         ir_graph *irg   = env.irg;
3972         dbg_info *dbgi  = NULL;
3973         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
3974
3975         return res;
3976 }
3977
3978 static ir_node *gen_Proj_be_Call(ir_node *node) {
3979         ir_node  *block    = transform_node(get_nodes_block(node));
3980         ir_node  *call     = get_Proj_pred(node);
3981         ir_node  *new_call = transform_node(call);
3982         ir_graph *irg      = env.irg;
3983         dbg_info *dbgi     = get_irn_dbg_info(node);
3984         long     proj      = get_Proj_proj(node);
3985         ir_mode  *mode     = get_irn_mode(node);
3986         ir_node  *sse_load;
3987         const arch_register_class_t *cls;
3988
3989         /* The following is kinda tricky: If we're using SSE, then we have to
3990          * move the result value of the call in floating point registers to an
3991          * xmm register, we therefore construct a GetST0 -> xLoad sequence
3992          * after the call, we have to make sure to correctly make the
3993          * MemProj and the result Proj use these 2 nodes
3994          */
3995         if (proj == pn_be_Call_M_regular) {
3996                 // get new node for result, are we doing the sse load/store hack?
3997                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
3998                 ir_node *call_res_new;
3999                 ir_node *call_res_pred = NULL;
4000
4001                 if (call_res != NULL) {
4002                         call_res_new  = transform_node(call_res);
4003                         call_res_pred = get_Proj_pred(call_res_new);
4004                 }
4005
4006                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4007                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
4008                 } else {
4009                         assert(is_ia32_xLoad(call_res_pred));
4010                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M, pn_ia32_xLoad_M);
4011                 }
4012         }
4013         if (proj == pn_be_Call_first_res && mode_is_float(mode) && USE_SSE2(env.cg)) {
4014                 ir_node *fstp;
4015                 ir_node *frame = get_irg_frame(irg);
4016                 ir_node *noreg = ia32_new_NoReg_gp(env.cg);
4017                 ir_node *p;
4018                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4019                 ir_node *keepin[1];
4020                 const arch_register_class_t *cls;
4021
4022                 /* in case there is no memory output: create one to serialize the copy FPU -> SSE */
4023                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
4024
4025                 /* store st(0) onto stack */
4026                 fstp = new_rd_ia32_GetST0(dbgi, irg, block, frame, noreg, call_mem);
4027
4028                 set_ia32_ls_mode(fstp, mode);
4029                 set_ia32_op_type(fstp, ia32_AddrModeD);
4030                 set_ia32_use_frame(fstp);
4031                 set_ia32_am_flavour(fstp, ia32_am_B);
4032                 set_ia32_am_support(fstp, ia32_am_Dest);
4033
4034                 /* load into SSE register */
4035                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
4036                 set_ia32_ls_mode(sse_load, mode);
4037                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4038                 set_ia32_use_frame(sse_load);
4039                 set_ia32_am_flavour(sse_load, ia32_am_B);
4040                 set_ia32_am_support(sse_load, ia32_am_Source);
4041
4042                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm, pn_ia32_xLoad_res);
4043
4044                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
4045
4046                 /* get a Proj representing a caller save register */
4047                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
4048                 assert(is_Proj(p) && "Proj expected.");
4049
4050                 /* user of the the proj is the Keep */
4051                 p = get_edge_src_irn(get_irn_out_edge_first(p));
4052                 assert(be_is_Keep(p) && "Keep expected.");
4053
4054                 /* keep the result */
4055                 cls = arch_get_irn_reg_class(env.cg->arch_env, sse_load, -1);
4056                 keepin[0] = sse_load;
4057                 be_new_Keep(cls, irg, block, 1, keepin);
4058
4059                 return sse_load;
4060         }
4061
4062         /* transform call modes */
4063         if (mode_is_data(mode)) {
4064                 cls = arch_get_irn_reg_class(env.cg->arch_env, node, -1);
4065                 mode = cls->mode;
4066         }
4067
4068         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4069 }
4070
4071 static ir_node *gen_Proj(ir_node *node) {
4072         ir_graph *irg  = env.irg;
4073         dbg_info *dbgi = get_irn_dbg_info(node);
4074         ir_node  *pred = get_Proj_pred(node);
4075         long     proj  = get_Proj_proj(node);
4076
4077         if (is_Store(pred) || be_is_FrameStore(pred)) {
4078                 if (proj == pn_Store_M) {
4079                         return transform_node(pred);
4080                 } else {
4081                         assert(0);
4082                         return new_r_Bad(irg);
4083                 }
4084         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
4085                 return gen_Proj_Load(node);
4086         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4087                 return gen_Proj_DivMod(node);
4088         } else if (is_CopyB(pred)) {
4089                 return gen_Proj_CopyB(node);
4090         } else if (is_Quot(pred)) {
4091                 return gen_Proj_Quot(node);
4092         } else if (is_ia32_l_vfdiv(pred)) {
4093                 return gen_Proj_l_vfdiv(node);
4094         } else if (be_is_SubSP(pred)) {
4095                 return gen_Proj_be_SubSP(node);
4096         } else if (be_is_AddSP(pred)) {
4097                 return gen_Proj_be_AddSP(node);
4098         } else if (be_is_Call(pred)) {
4099                 return gen_Proj_be_Call(node);
4100         } else if (get_irn_op(pred) == op_Start) {
4101                 if (proj == pn_Start_X_initial_exec) {
4102                         ir_node *block = get_nodes_block(pred);
4103                         ir_node *jump;
4104
4105                         /* we exchange the ProjX with a jump */
4106                         block = transform_node(block);
4107                         jump  = new_rd_Jmp(dbgi, irg, block);
4108                         ir_fprintf(stderr, "created jump: %+F\n", jump);
4109                         return jump;
4110                 }
4111                 if (node == env.old_anchors[anchor_tls]) {
4112                         return gen_Proj_tls(node);
4113                 }
4114         } else {
4115                 ir_node *new_pred = transform_node(pred);
4116                 ir_node *block    = transform_node(get_nodes_block(node));
4117                 ir_mode *mode     = get_irn_mode(node);
4118                 if (mode_needs_gp_reg(mode)) {
4119                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4120                                                        get_Proj_proj(node));
4121 #ifdef DEBUG_libfirm
4122                         new_proj->node_nr = node->node_nr;
4123 #endif
4124                         return new_proj;
4125                 }
4126         }
4127
4128         return duplicate_node(node);
4129 }
4130
4131 /**
4132  * Enters all transform functions into the generic pointer
4133  */
4134 static void register_transformers(void) {
4135         ir_op *op_Max, *op_Min, *op_Mulh;
4136
4137         /* first clear the generic function pointer for all ops */
4138         clear_irp_opcodes_generic_func();
4139
4140 #define GEN(a)   { transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4141 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4142
4143         GEN(Add);
4144         GEN(Sub);
4145         GEN(Mul);
4146         GEN(And);
4147         GEN(Or);
4148         GEN(Eor);
4149
4150         GEN(Shl);
4151         GEN(Shr);
4152         GEN(Shrs);
4153         GEN(Rot);
4154
4155         GEN(Quot);
4156
4157         GEN(Div);
4158         GEN(Mod);
4159         GEN(DivMod);
4160
4161         GEN(Minus);
4162         GEN(Conv);
4163         GEN(Abs);
4164         GEN(Not);
4165
4166         GEN(Load);
4167         GEN(Store);
4168         GEN(Cond);
4169
4170         GEN(ASM);
4171         GEN(CopyB);
4172         //GEN(Mux);
4173         BAD(Mux);
4174         GEN(Psi);
4175         GEN(Proj);
4176         GEN(Phi);
4177
4178         GEN(Block);
4179         GEN(End);
4180
4181         /* transform ops from intrinsic lowering */
4182         GEN(ia32_l_Add);
4183         GEN(ia32_l_Adc);
4184         GEN(ia32_l_Sub);
4185         GEN(ia32_l_Sbb);
4186         GEN(ia32_l_Neg);
4187         GEN(ia32_l_Mul);
4188         GEN(ia32_l_Xor);
4189         GEN(ia32_l_IMul);
4190         GEN(ia32_l_Shl);
4191         GEN(ia32_l_Shr);
4192         GEN(ia32_l_Sar);
4193         GEN(ia32_l_ShlD);
4194         GEN(ia32_l_ShrD);
4195         GEN(ia32_l_vfdiv);
4196         GEN(ia32_l_vfprem);
4197         GEN(ia32_l_vfmul);
4198         GEN(ia32_l_vfsub);
4199         GEN(ia32_l_vfild);
4200         GEN(ia32_l_Load);
4201         /* GEN(ia32_l_vfist); TODO */
4202         GEN(ia32_l_Store);
4203         GEN(ia32_l_X87toSSE);
4204         GEN(ia32_l_SSEtoX87);
4205
4206         GEN(Const);
4207         GEN(SymConst);
4208
4209         /* we should never see these nodes */
4210         BAD(Raise);
4211         BAD(Sel);
4212         BAD(InstOf);
4213         BAD(Cast);
4214         BAD(Free);
4215         BAD(Tuple);
4216         BAD(Id);
4217         //BAD(Bad);
4218         BAD(Confirm);
4219         BAD(Filter);
4220         BAD(CallBegin);
4221         BAD(EndReg);
4222         BAD(EndExcept);
4223
4224         /* handle generic backend nodes */
4225         GEN(be_FrameAddr);
4226         //GEN(be_Call);
4227         GEN(be_Return);
4228         GEN(be_FrameLoad);
4229         GEN(be_FrameStore);
4230         GEN(be_StackParam);
4231         GEN(be_AddSP);
4232         GEN(be_SubSP);
4233
4234         /* set the register for all Unknown nodes */
4235         GEN(Unknown);
4236
4237         op_Max = get_op_Max();
4238         if (op_Max)
4239                 GEN(Max);
4240         op_Min = get_op_Min();
4241         if (op_Min)
4242                 GEN(Min);
4243         op_Mulh = get_op_Mulh();
4244         if (op_Mulh)
4245                 GEN(Mulh);
4246
4247 #undef GEN
4248 #undef BAD
4249 }
4250
4251 static void duplicate_deps(ir_node *old_node, ir_node *new_node)
4252 {
4253         int i;
4254         int deps = get_irn_deps(old_node);
4255
4256         for (i = 0; i < deps; ++i) {
4257                 ir_node *dep     = get_irn_dep(old_node, i);
4258                 ir_node *new_dep = transform_node(dep);
4259
4260                 add_irn_dep(new_node, new_dep);
4261         }
4262 }
4263
4264 static ir_node *duplicate_node(ir_node *node)
4265 {
4266         ir_node  *block = transform_node(get_nodes_block(node));
4267         ir_graph *irg   = env.irg;
4268         dbg_info *dbgi  = get_irn_dbg_info(node);
4269         ir_mode  *mode  = get_irn_mode(node);
4270         ir_op    *op    = get_irn_op(node);
4271         ir_node  *new_node;
4272         int      i, arity;
4273
4274         arity = get_irn_arity(node);
4275         if (op->opar == oparity_dynamic) {
4276                 new_node = new_ir_node(dbgi, irg, block, op, mode, -1, NULL);
4277                 for (i = 0; i < arity; ++i) {
4278                         ir_node *in = get_irn_n(node, i);
4279                         in = transform_node(in);
4280                         add_irn_n(new_node, in);
4281                 }
4282         } else {
4283                 ir_node **ins = alloca(arity * sizeof(ins[0]));
4284                 for (i = 0; i < arity; ++i) {
4285                         ir_node *in = get_irn_n(node, i);
4286                         ins[i] = transform_node(in);
4287                 }
4288
4289                 new_node = new_ir_node(dbgi, irg, block, op, mode, arity, ins);
4290         }
4291
4292         copy_node_attr(node, new_node);
4293         duplicate_deps(node, new_node);
4294
4295 #ifdef DEBUG_libfirm
4296         new_node->node_nr = node->node_nr;
4297 #endif
4298
4299         return new_node;
4300 }
4301
4302 /**
4303  * Calls transformation function for given node and marks it visited.
4304  */
4305 static ir_node *transform_node(ir_node *node) {
4306         ir_node *new_node;
4307         ir_op   *op;
4308
4309         if (irn_visited(node)) {
4310                 new_node = get_new_node(node);
4311                 assert(new_node != NULL);
4312                 return new_node;
4313         }
4314
4315         mark_irn_visited(node);
4316         DEBUG_ONLY(set_new_node(node, NULL));
4317
4318         op = get_irn_op(node);
4319         if (op->ops.generic) {
4320                 transform_func *transform = (transform_func *)op->ops.generic;
4321
4322                 new_node = transform(node);
4323                 assert(new_node != NULL);
4324         } else {
4325                 new_node = duplicate_node(node);
4326         }
4327         DB((dbg, LEVEL_4, "%+F -> %+F\n", node, new_node));
4328
4329         set_new_node(node, new_node);
4330         mark_irn_visited(new_node);
4331         hook_dead_node_elim_subst(current_ir_graph, node, new_node);
4332         return new_node;
4333 }
4334
4335 /**
4336  * Rewire nodes which are potential loops (like Phis) to avoid endless loops.
4337  */
4338 static void fix_loops(ir_node *node) {
4339         int i, arity;
4340
4341         if (irn_visited(node))
4342                 return;
4343
4344         mark_irn_visited(node);
4345
4346         assert(node_is_in_irgs_storage(env.irg, node));
4347
4348         if (! is_Block(node)) {
4349                 ir_node *block     = get_nodes_block(node);
4350                 ir_node *new_block = (ir_node *)get_irn_link(block);
4351
4352                 if (new_block != NULL) {
4353                         set_nodes_block(node, new_block);
4354                         block = new_block;
4355                 }
4356
4357                 fix_loops(block);
4358         }
4359
4360         arity = get_irn_arity(node);
4361         for (i = 0; i < arity; ++i) {
4362                 ir_node *in = get_irn_n(node, i);
4363                 ir_node *nw = (ir_node *)get_irn_link(in);
4364
4365                 if (nw != NULL && nw != in) {
4366                         set_irn_n(node, i, nw);
4367                         in = nw;
4368                 }
4369
4370                 fix_loops(in);
4371         }
4372
4373         arity = get_irn_deps(node);
4374         for (i = 0; i < arity; ++i) {
4375                 ir_node *in = get_irn_dep(node, i);
4376                 ir_node *nw = (ir_node *)get_irn_link(in);
4377
4378                 if (nw != NULL && nw != in) {
4379                         set_irn_dep(node, i, nw);
4380                         in = nw;
4381                 }
4382
4383                 fix_loops(in);
4384         }
4385 }
4386
4387 static void pre_transform_node(ir_node **place)
4388 {
4389         if (*place == NULL)
4390                 return;
4391
4392         *place = transform_node(*place);
4393 }
4394
4395 /**
4396  * Transforms all nodes. Deletes the old obstack and creates a new one.
4397  */
4398 static void transform_nodes(ia32_code_gen_t *cg) {
4399         int      i;
4400         ir_graph *irg = cg->irg;
4401         ir_node  *old_end;
4402
4403         hook_dead_node_elim(irg, 1);
4404
4405         inc_irg_visited(irg);
4406
4407         env.irg         = irg;
4408         env.cg          = cg;
4409         env.visited     = get_irg_visited(irg);
4410         env.worklist    = new_pdeq();
4411         env.old_anchors = alloca(anchor_max * sizeof(env.old_anchors[0]));
4412
4413         old_end = get_irg_end(irg);
4414
4415         /* put all anchor nodes in the worklist */
4416         for (i = 0; i < anchor_max; ++i) {
4417                 ir_node *anchor = irg->anchors[i];
4418
4419                 if (anchor == NULL)
4420                         continue;
4421                 pdeq_putr(env.worklist, anchor);
4422
4423                 /* remember anchor */
4424                 env.old_anchors[i] = anchor;
4425                 /* and set it to NULL to make sure we don't accidently use it */
4426                 irg->anchors[i] = NULL;
4427         }
4428
4429         /* pre transform some anchors (so they are available in the other transform
4430          * functions) */
4431         set_irg_bad(irg, transform_node(env.old_anchors[anchor_bad]));
4432         set_irg_no_mem(irg, transform_node(env.old_anchors[anchor_no_mem]));
4433         set_irg_start_block(irg, transform_node(env.old_anchors[anchor_start_block]));
4434         set_irg_start(irg, transform_node(env.old_anchors[anchor_start]));
4435         set_irg_frame(irg, transform_node(env.old_anchors[anchor_frame]));
4436
4437         pre_transform_node(&cg->unknown_gp);
4438         pre_transform_node(&cg->unknown_vfp);
4439         pre_transform_node(&cg->unknown_xmm);
4440         pre_transform_node(&cg->noreg_gp);
4441         pre_transform_node(&cg->noreg_vfp);
4442         pre_transform_node(&cg->noreg_xmm);
4443
4444         /* process worklist (this should transform all nodes in the graph) */
4445         while (! pdeq_empty(env.worklist)) {
4446                 ir_node *node = pdeq_getl(env.worklist);
4447                 transform_node(node);
4448         }
4449
4450         /* fix loops and set new anchors*/
4451         inc_irg_visited(irg);
4452         for (i = 0; i < anchor_max; ++i) {
4453                 ir_node *anchor = env.old_anchors[i];
4454
4455                 if (anchor == NULL)
4456                         continue;
4457
4458                 anchor = get_irn_link(anchor);
4459                 fix_loops(anchor);
4460                 assert(irg->anchors[i] == NULL || irg->anchors[i] == anchor);
4461                 irg->anchors[i] = anchor;
4462         }
4463
4464         del_pdeq(env.worklist);
4465         free_End(old_end);
4466         hook_dead_node_elim(irg, 0);
4467 }
4468
4469 void ia32_transform_graph(ia32_code_gen_t *cg)
4470 {
4471         ir_graph *irg = cg->irg;
4472         be_irg_t *birg = cg->birg;
4473         ir_graph *old_current_ir_graph = current_ir_graph;
4474         int old_interprocedural_view = get_interprocedural_view();
4475         struct obstack *old_obst = NULL;
4476         struct obstack *new_obst = NULL;
4477
4478         current_ir_graph = irg;
4479         set_interprocedural_view(0);
4480         register_transformers();
4481
4482         /* most analysis info is wrong after transformation */
4483         free_callee_info(irg);
4484         free_irg_outs(irg);
4485         irg->outs_state = outs_none;
4486         free_trouts();
4487         free_loop_information(irg);
4488         set_irg_doms_inconsistent(irg);
4489         be_invalidate_liveness(birg);
4490         be_invalidate_dom_front(birg);
4491
4492         /* create a new obstack */
4493         old_obst = irg->obst;
4494         new_obst = xmalloc(sizeof(*new_obst));
4495         obstack_init(new_obst);
4496         irg->obst = new_obst;
4497         irg->last_node_idx = 0;
4498
4499         /* create new value table for CSE */
4500         del_identities(irg->value_table);
4501         irg->value_table = new_identities();
4502
4503         /* do the main transformation */
4504         transform_nodes(cg);
4505
4506         /* we don't want the globals anchor anymore */
4507         set_irg_globals(irg, new_r_Bad(irg));
4508
4509         /* free the old obstack */
4510         obstack_free(old_obst, 0);
4511         xfree(old_obst);
4512
4513         /* restore state */
4514         current_ir_graph = old_current_ir_graph;
4515         set_interprocedural_view(old_interprocedural_view);
4516
4517         /* recalculate edges */
4518         edges_deactivate(irg);
4519         edges_activate(irg);
4520 }
4521
4522 /**
4523  * Transforms a psi condition.
4524  */
4525 static void transform_psi_cond(ir_node *cond, ir_mode *mode, ia32_code_gen_t *cg) {
4526         int i;
4527
4528         /* if the mode is target mode, we have already seen this part of the tree */
4529         if (get_irn_mode(cond) == mode)
4530                 return;
4531
4532         assert(get_irn_mode(cond) == mode_b && "logical operator for condition must be mode_b");
4533
4534         set_irn_mode(cond, mode);
4535
4536         for (i = get_irn_arity(cond) - 1; i >= 0; i--) {
4537                 ir_node *in = get_irn_n(cond, i);
4538
4539                 /* if in is a compare: transform into Set/xCmp */
4540                 if (is_Proj(in)) {
4541                         ir_node  *new_op = NULL;
4542                         ir_node  *cmp    = get_Proj_pred(in);
4543                         ir_node  *cmp_a  = get_Cmp_left(cmp);
4544                         ir_node  *cmp_b  = get_Cmp_right(cmp);
4545                         dbg_info *dbgi   = get_irn_dbg_info(cmp);
4546                         ir_graph *irg    = get_irn_irg(cmp);
4547                         ir_node  *block  = get_nodes_block(cmp);
4548                         ir_node  *noreg  = ia32_new_NoReg_gp(cg);
4549                         ir_node  *nomem  = new_rd_NoMem(irg);
4550                         int      pnc     = get_Proj_proj(in);
4551
4552                         /* this is a compare */
4553                         if (mode_is_float(mode)) {
4554                                 /* Psi is float, we need a floating point compare */
4555
4556                                 if (USE_SSE2(cg)) {
4557                                         ir_mode *m = get_irn_mode(cmp_a);
4558                                         /* SSE FPU */
4559                                         if (! mode_is_float(m)) {
4560                                                 cmp_a = gen_sse_conv_int2float(cg, dbgi, irg, block, cmp_a, cmp_a, mode);
4561                                                 cmp_b = gen_sse_conv_int2float(cg, dbgi, irg, block, cmp_b, cmp_b, mode);
4562                                         } else if (m == mode_F) {
4563                                                 /* we convert cmp values always to double, to get correct bitmask with cmpsd */
4564                                                 cmp_a = gen_sse_conv_f2d(cg, dbgi, irg, block, cmp_a, cmp_a);
4565                                                 cmp_b = gen_sse_conv_f2d(cg, dbgi, irg, block, cmp_b, cmp_b);
4566                                         }
4567
4568                                         new_op = new_rd_ia32_xCmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
4569                                         set_ia32_pncode(new_op, pnc);
4570                                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, cmp));
4571                                 } else {
4572                                         /* x87 FPU */
4573                                         assert(0);
4574                                 }
4575                         } else {
4576                                 /* integer Psi */
4577                                 construct_binop_func *set_func  = NULL;
4578
4579                                 if (mode_is_float(get_irn_mode(cmp_a))) {
4580                                         /* 1st case: compare operands are floats */
4581                                         FP_USED(cg);
4582
4583                                         if (USE_SSE2(cg)) {
4584                                                 /* SSE FPU */
4585                                                 set_func  = new_rd_ia32_xCmpSet;
4586                                         } else {
4587                                                 /* x87 FPU */
4588                                                 set_func  = new_rd_ia32_vfCmpSet;
4589                                         }
4590
4591                                         pnc &= 7; /* fp compare -> int compare */
4592                                 } else {
4593                                         /* 2nd case: compare operand are integer too */
4594                                         set_func  = new_rd_ia32_CmpSet;
4595                                 }
4596
4597                                 new_op = set_func(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
4598                                 if (! mode_is_signed(mode))
4599                                         pnc |= ia32_pn_Cmp_Unsigned;
4600
4601                                 set_ia32_pncode(new_op, pnc);
4602                                 set_ia32_am_support(new_op, ia32_am_Source);
4603                         }
4604
4605                         /* the the new compare as in */
4606                         set_irn_n(cond, i, new_op);
4607                 } else {
4608                         /* another complex condition */
4609                         transform_psi_cond(in, mode, cg);
4610                 }
4611         }
4612 }
4613
4614 /**
4615  * The Psi selector can be a tree of compares combined with "And"s and "Or"s.
4616  * We create a Set node, respectively a xCmp in case the Psi is a float, for
4617  * each compare, which causes the compare result to be stored in a register. The
4618  * "And"s and "Or"s are transformed later, we just have to set their mode right.
4619  */
4620 void ia32_transform_psi_cond_tree(ir_node *node, void *env) {
4621         ia32_code_gen_t *cg = env;
4622         ir_node         *psi_sel, *new_cmp, *block;
4623         ir_graph        *irg;
4624         ir_mode         *mode;
4625
4626         /* check for Psi */
4627         if (get_irn_opcode(node) != iro_Psi)
4628                 return;
4629
4630         psi_sel = get_Psi_cond(node, 0);
4631
4632         /* if psi_cond is a cmp: do nothing, this case is covered by gen_Psi */
4633         if (is_Proj(psi_sel)) {
4634                 assert(is_Cmp(get_Proj_pred(psi_sel)));
4635                 return;
4636         }
4637
4638         //mode = get_irn_mode(node);
4639         // TODO probably wrong...
4640         mode = mode_Iu;
4641
4642         transform_psi_cond(psi_sel, mode, cg);
4643
4644         irg   = get_irn_irg(node);
4645         block = get_nodes_block(node);
4646
4647         /* we need to compare the evaluated condition tree with 0 */
4648         mode = get_irn_mode(node);
4649         if (mode_is_float(mode)) {
4650                 /* BEWARE: new_r_Const_long works for floating point as well */
4651                 ir_node *zero = new_r_Const_long(irg, block, mode, 0);
4652
4653                 psi_sel = gen_sse_conv_int2float(cg, NULL, irg, block, psi_sel, NULL, mode);
4654                 new_cmp = new_r_Cmp(irg, block, psi_sel, zero);
4655                 new_cmp = new_r_Proj(irg, block, new_cmp, mode_b, pn_Cmp_Ne);
4656         } else {
4657                 ir_node *zero = new_r_Const_long(irg, block, mode_Iu, 0);
4658                 new_cmp = new_r_Cmp(irg, block, psi_sel, zero);
4659                 new_cmp = new_r_Proj(irg, block, new_cmp, mode_b, pn_Cmp_Gt | pn_Cmp_Lt);
4660         }
4661
4662         set_Psi_cond(node, 0, new_cmp);
4663 }
4664
4665 void ia32_init_transform(void)
4666 {
4667         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4668 }