nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58
  59 #include "bearch_ia32_t.h"
  60 #include "ia32_nodes_attr.h"
  61 #include "ia32_transform.h"
  62 #include "ia32_new_nodes.h"
  63 #include "ia32_map_regs.h"
  64 #include "ia32_dbg_stat.h"
  65 #include "ia32_optimize.h"
  66 #include "ia32_util.h"
  67 #include "ia32_address_mode.h"
  68
  69 #include "gen_ia32_regalloc_if.h"
  70
  71 #define SFP_SIGN   "0x80000000"
  72 #define DFP_SIGN   "0x8000000000000000"
  73 #define SFP_ABS    "0x7FFFFFFF"
  74 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  75 #define DFP_INTMAX "9223372036854775807"
  76
  77 #define TP_SFP_SIGN "ia32_sfp_sign"
  78 #define TP_DFP_SIGN "ia32_dfp_sign"
  79 #define TP_SFP_ABS  "ia32_sfp_abs"
  80 #define TP_DFP_ABS  "ia32_dfp_abs"
  81 #define TP_INT_MAX  "ia32_int_max"
  82
  83 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  84 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  85 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  86 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  87 #define ENT_INT_MAX  "IA32_INT_MAX"
  88
  89 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  90 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  91
  92 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  93
  94 /** hold the current code generator during transformation */
  95 static ia32_code_gen_t *env_cg       = NULL;
  96 static ir_node         *initial_fpcw = NULL;
  97 static heights_t       *heights      = NULL;
  98
  99 extern ir_op *get_op_Mulh(void);
 100
 101 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 102         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 103         ir_node *op1, ir_node *op2);
 104
 105 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 106         ir_node *block, ir_node *op1, ir_node *op2);
 107
 108 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 109         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 110         ir_node *op);
 111
 112 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 113         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 114
 115 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 116         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 117         ir_node *op1, ir_node *op2, ir_node *fpcw);
 118
 119 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 120         ir_node *block, ir_node *op);
 121
 122 /****************************************************************************************************
 123  *                  _        _                        __                           _   _
 124  *                 | |      | |                      / _|                         | | (_)
 125  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 126  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 127  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 128  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 129  *
 130  ****************************************************************************************************/
 131
 132 static ir_node *try_create_Immediate(ir_node *node,
 133                                      char immediate_constraint_type);
 134
 135 static ir_node *create_immediate_or_transform(ir_node *node,
 136                                               char immediate_constraint_type);
 137
 138 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 139                                 dbg_info *dbgi, ir_node *block,
 140                                 ir_node *op, ir_node *orig_node);
 141
 142 /**
 143  * Return true if a mode can be stored in the GP register set
 144  */
 145 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 146         if(mode == mode_fpcw)
 147                 return 0;
 148         if(get_mode_size_bits(mode) > 32)
 149                 return 0;
 150         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 151 }
 152
 153 /**
 154  * creates a unique ident by adding a number to a tag
 155  *
 156  * @param tag   the tag string, must contain a %d if a number
 157  *              should be added
 158  */
 159 static ident *unique_id(const char *tag)
 160 {
 161         static unsigned id = 0;
 162         char str[256];
 163
 164         snprintf(str, sizeof(str), tag, ++id);
 165         return new_id_from_str(str);
 166 }
 167
 168 /**
 169  * Get a primitive type for a mode.
 170  */
 171 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 172 {
 173         pmap_entry *e = pmap_find(types, mode);
 174         ir_type *res;
 175
 176         if (! e) {
 177                 char buf[64];
 178                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 179                 res = new_type_primitive(new_id_from_str(buf), mode);
 180                 set_type_alignment_bytes(res, 16);
 181                 pmap_insert(types, mode, res);
 182         }
 183         else
 184                 res = e->value;
 185         return res;
 186 }
 187
 188 /**
 189  * Get an atomic entity that is initialized with a tarval
 190  */
 191 static ir_entity *ia32_get_entity_for_tv(ia32_isa_t *isa, ir_node *cnst)
 192 {
 193         tarval *tv    = get_Const_tarval(cnst);
 194         pmap_entry *e = pmap_find(isa->tv_ent, tv);
 195         ir_entity *res;
 196         ir_graph *rem;
 197
 198         if (! e) {
 199                 ir_mode *mode = get_irn_mode(cnst);
 200                 ir_type *tp = get_Const_type(cnst);
 201                 if (tp == firm_unknown_type)
 202                         tp = get_prim_type(isa->types, mode);
 203
 204                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 205
 206                 set_entity_ld_ident(res, get_entity_ident(res));
 207                 set_entity_visibility(res, visibility_local);
 208                 set_entity_variability(res, variability_constant);
 209                 set_entity_allocation(res, allocation_static);
 210
 211                  /* we create a new entity here: It's initialization must resist on the
 212                     const code irg */
 213                 rem = current_ir_graph;
 214                 current_ir_graph = get_const_code_irg();
 215                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 216                 current_ir_graph = rem;
 217
 218                 pmap_insert(isa->tv_ent, tv, res);
 219         } else {
 220                 res = e->value;
 221         }
 222
 223         return res;
 224 }
 225
 226 static int is_Const_0(ir_node *node) {
 227         return is_Const(node) && is_Const_null(node);
 228 }
 229
 230 static int is_Const_1(ir_node *node) {
 231         return is_Const(node) && is_Const_one(node);
 232 }
 233
 234 static int is_Const_Minus_1(ir_node *node) {
 235         return is_Const(node) && is_Const_all_one(node);
 236 }
 237
 238 /**
 239  * Transforms a Const.
 240  */
 241 static ir_node *gen_Const(ir_node *node) {
 242         ir_graph        *irg   = current_ir_graph;
 243         ir_node         *old_block = get_nodes_block(node);
 244         ir_node         *block = be_transform_node(old_block);
 245         dbg_info        *dbgi  = get_irn_dbg_info(node);
 246         ir_mode         *mode  = get_irn_mode(node);
 247
 248         if (mode_is_float(mode)) {
 249                 ir_node   *res   = NULL;
 250                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 251                 ir_node   *nomem = new_NoMem();
 252                 ir_node   *load;
 253                 ir_entity *floatent;
 254
 255                 if (USE_SSE2(env_cg)) {
 256                         if (is_Const_null(node)) {
 257                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 258                                 set_ia32_ls_mode(load, mode);
 259                                 res  = load;
 260                         } else {
 261                                 floatent = ia32_get_entity_for_tv(env_cg->isa, node);
 262
 263                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 264                                                                                          mode);
 265                                 set_ia32_op_type(load, ia32_AddrModeS);
 266                                 set_ia32_am_sc(load, floatent);
 267                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 268                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 269                         }
 270                 } else {
 271                         if (is_Const_null(node)) {
 272                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 273                                 res  = load;
 274                         } else if (is_Const_one(node)) {
 275                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 276                                 res  = load;
 277                         } else {
 278                                 floatent = ia32_get_entity_for_tv(env_cg->isa, node);
 279
 280                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 281                                 set_ia32_op_type(load, ia32_AddrModeS);
 282                                 set_ia32_am_sc(load, floatent);
 283                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 284                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 285                         }
 286                         set_ia32_ls_mode(load, mode);
 287                 }
 288
 289                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 290
 291                 /* Const Nodes before the initial IncSP are a bad idea, because
 292                  * they could be spilled and we have no SP ready at that point yet.
 293                  * So add a dependency to the initial frame pointer calculation to
 294                  * avoid that situation.
 295                  */
 296                 if (get_irg_start_block(irg) == block) {
 297                         add_irn_dep(load, get_irg_frame(irg));
 298                 }
 299
 300                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 301                 return res;
 302         } else {
 303                 ir_node *cnst;
 304                 tarval  *tv = get_Const_tarval(node);
 305                 long     val;
 306
 307                 tv = tarval_convert_to(tv, mode_Iu);
 308
 309                 if(tv == get_tarval_bad() || tv == get_tarval_undefined()
 310                                 || tv == NULL) {
 311                         panic("couldn't convert constant tarval (%+F)", node);
 312                 }
 313                 val = get_tarval_long(tv);
 314
 315                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 316                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 317                 if(val == 0) {
 318                         set_ia32_flags(cnst,
 319                                        get_ia32_flags(cnst) | arch_irn_flags_modify_flags);
 320                 }
 321
 322                 /* see above */
 323                 if (get_irg_start_block(irg) == block) {
 324                         add_irn_dep(cnst, get_irg_frame(irg));
 325                 }
 326
 327                 return cnst;
 328         }
 329 }
 330
 331 /**
 332  * Transforms a SymConst.
 333  */
 334 static ir_node *gen_SymConst(ir_node *node) {
 335         ir_graph *irg   = current_ir_graph;
 336         ir_node  *old_block = get_nodes_block(node);
 337         ir_node  *block = be_transform_node(old_block);
 338         dbg_info *dbgi  = get_irn_dbg_info(node);
 339         ir_mode  *mode  = get_irn_mode(node);
 340         ir_node  *cnst;
 341
 342         if (mode_is_float(mode)) {
 343                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 344                 ir_node *nomem = new_NoMem();
 345
 346                 if (USE_SSE2(env_cg))
 347                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 348                 else
 349                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 350                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 351                 set_ia32_use_frame(cnst);
 352         } else {
 353                 ir_entity *entity;
 354
 355                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 356                         panic("backend only support symconst_addr_ent (at %+F)", node);
 357                 }
 358                 entity = get_SymConst_entity(node);
 359                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 360         }
 361
 362         /* Const Nodes before the initial IncSP are a bad idea, because
 363          * they could be spilled and we have no SP ready at that point yet
 364          */
 365         if (get_irg_start_block(irg) == block) {
 366                 add_irn_dep(cnst, get_irg_frame(irg));
 367         }
 368
 369         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 370
 371         return cnst;
 372 }
 373
 374 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 375 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 376         static const struct {
 377                 const char *tp_name;
 378                 const char *ent_name;
 379                 const char *cnst_str;
 380                 char mode;
 381                 char align;
 382         } names [ia32_known_const_max] = {
 383                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 384                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 385                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 386                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 387                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 388         };
 389         static ir_entity *ent_cache[ia32_known_const_max];
 390
 391         const char    *tp_name, *ent_name, *cnst_str;
 392         ir_type       *tp;
 393         ir_node       *cnst;
 394         ir_graph      *rem;
 395         ir_entity     *ent;
 396         tarval        *tv;
 397         ir_mode       *mode;
 398
 399         ent_name = names[kct].ent_name;
 400         if (! ent_cache[kct]) {
 401                 tp_name  = names[kct].tp_name;
 402                 cnst_str = names[kct].cnst_str;
 403
 404                 switch (names[kct].mode) {
 405                 case 0:  mode = mode_Iu; break;
 406                 case 1:  mode = mode_Lu; break;
 407                 default: mode = mode_F; break;
 408                 }
 409                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 410                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 411                 /* set the specified alignment */
 412                 set_type_alignment_bytes(tp, names[kct].align);
 413
 414                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 415
 416                 set_entity_ld_ident(ent, get_entity_ident(ent));
 417                 set_entity_visibility(ent, visibility_local);
 418                 set_entity_variability(ent, variability_constant);
 419                 set_entity_allocation(ent, allocation_static);
 420
 421                 /* we create a new entity here: It's initialization must resist on the
 422                     const code irg */
 423                 rem = current_ir_graph;
 424                 current_ir_graph = get_const_code_irg();
 425                 cnst = new_Const(mode, tv);
 426                 current_ir_graph = rem;
 427
 428                 set_atomic_ent_value(ent, cnst);
 429
 430                 /* cache the entry */
 431                 ent_cache[kct] = ent;
 432         }
 433
 434         return ent_cache[kct];
 435 }
 436
 437 #ifndef NDEBUG
 438 /**
 439  * Prints the old node name on cg obst and returns a pointer to it.
 440  */
 441 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 442         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 443
 444         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 445         obstack_1grow(isa->name_obst, 0);
 446         return obstack_finish(isa->name_obst);
 447 }
 448 #endif /* NDEBUG */
 449
 450 static int use_source_address_mode(ir_node *block, ir_node *node,
 451                                    ir_node *other)
 452 {
 453         ir_mode *mode;
 454         ir_node *load;
 455         long     pn;
 456
 457         if(!is_Proj(node))
 458                 return 0;
 459         load = get_Proj_pred(node);
 460         pn   = get_Proj_proj(node);
 461         if(!is_Load(load) || pn != pn_Load_res)
 462                 return 0;
 463         if(get_nodes_block(load) != block)
 464                 return 0;
 465         /* we only use address mode if we're the only user of the load */
 466         if(get_irn_n_edges(node) > 1)
 467                 return 0;
 468
 469         mode = get_irn_mode(node);
 470         if(!mode_needs_gp_reg(mode))
 471                 return 0;
 472         if(other != NULL && get_Load_mode(load) != get_irn_mode(other))
 473                 return 0;
 474
 475         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 476         if(other != NULL && get_nodes_block(other) == block
 477                         && heights_reachable_in_block(heights, other, load))
 478                 return 0;
 479
 480         return 1;
 481 }
 482
 483 typedef struct ia32_address_mode_t ia32_address_mode_t;
 484 struct ia32_address_mode_t {
 485         ia32_address_t  addr;
 486         ir_mode        *ls_mode;
 487         ir_node        *mem_proj;
 488         ia32_op_type_t  op_type;
 489         ir_node        *new_op1;
 490         ir_node        *new_op2;
 491         int             commutative;
 492         int             flipped;
 493 };
 494
 495 static void build_address(ia32_address_mode_t *am, ir_node *node)
 496 {
 497         ia32_address_t *addr    = &am->addr;
 498         ir_node        *load    = get_Proj_pred(node);
 499         ir_node        *ptr     = get_Load_ptr(load);
 500         ir_node        *mem     = get_Load_mem(load);
 501         ir_node        *new_mem = be_transform_node(mem);
 502         ir_node        *base;
 503         ir_node        *index;
 504
 505         am->ls_mode  = get_Load_mode(load);
 506         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 507
 508         /* construct load address */
 509         ia32_create_address_mode(addr, ptr, 0);
 510         base  = addr->base;
 511         index = addr->index;
 512
 513         if(base == NULL) {
 514                 base = ia32_new_NoReg_gp(env_cg);
 515         } else {
 516                 base = be_transform_node(base);
 517         }
 518
 519         if(index == NULL) {
 520                 index = ia32_new_NoReg_gp(env_cg);
 521         } else {
 522                 index = be_transform_node(index);
 523         }
 524
 525         addr->base  = base;
 526         addr->index = index;
 527         addr->mem   = new_mem;
 528 }
 529
 530 static void set_address(ir_node *node, ia32_address_t *addr)
 531 {
 532         set_ia32_am_scale(node, addr->scale);
 533         set_ia32_am_sc(node, addr->symconst_ent);
 534         set_ia32_am_offs_int(node, addr->offset);
 535         if(addr->symconst_sign)
 536                 set_ia32_am_sc_sign(node);
 537         if(addr->use_frame)
 538                 set_ia32_use_frame(node);
 539         set_ia32_frame_ent(node, addr->frame_entity);
 540 }
 541
 542 static void set_am_attributes(ir_node *node, ia32_address_mode_t *am)
 543 {
 544         set_address(node, &am->addr);
 545
 546         set_ia32_op_type(node, am->op_type);
 547         set_ia32_ls_mode(node, am->ls_mode);
 548         if(am->commutative)
 549                 set_ia32_commutative(node);
 550 }
 551
 552 typedef enum {
 553         match_commutative       = 1 << 0,
 554         match_am_and_immediates = 1 << 1,
 555         match_no_am             = 1 << 2,
 556         match_8_16_bit_am       = 1 << 3
 557 } match_flags_t;
 558
 559 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 560                             ir_node *op1, ir_node *op2, match_flags_t flags)
 561 {
 562         ia32_address_t *addr     = &am->addr;
 563         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 564         ir_node        *new_op1;
 565         ir_node        *new_op2;
 566         int             use_am;
 567         int             commutative;
 568         int             use_am_and_immediates;
 569
 570         memset(am, 0, sizeof(am[0]));
 571
 572         commutative           = (flags & match_commutative) != 0;
 573         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 574         use_am                = ! (flags & match_no_am);
 575         if(!(flags & match_8_16_bit_am)
 576                         && get_mode_size_bits(get_irn_mode(op1)) < 32)
 577                 use_am = 0;
 578
 579         new_op2 = try_create_Immediate(op2, 0);
 580         if(new_op2 == NULL && use_am && use_source_address_mode(block, op2, op1)) {
 581                 build_address(am, op2);
 582                 new_op1     = be_transform_node(op1);
 583                 new_op2     = noreg_gp;
 584                 am->op_type = ia32_AddrModeS;
 585         } else if(commutative && (new_op2 == NULL || use_am_and_immediates) &&
 586                       use_am && use_source_address_mode(block, op1, op2)) {
 587                 build_address(am, op1);
 588                 if(new_op2 != NULL) {
 589                         new_op1 = noreg_gp;
 590                 } else {
 591                         new_op1 = be_transform_node(op2);
 592                         new_op2 = noreg_gp;
 593                         am->flipped = 1;
 594                 }
 595                 am->op_type = ia32_AddrModeS;
 596         } else {
 597                 new_op1 = be_transform_node(op1);
 598                 if(new_op2 == NULL)
 599                         new_op2 = be_transform_node(op2);
 600                 am->op_type = ia32_Normal;
 601         }
 602         if(addr->base == NULL)
 603                 addr->base = noreg_gp;
 604         if(addr->index == NULL)
 605                 addr->index = noreg_gp;
 606         if(addr->mem == NULL)
 607                 addr->mem = new_NoMem();
 608
 609         am->new_op1     = new_op1;
 610         am->new_op2     = new_op2;
 611         am->commutative = commutative;
 612 }
 613
 614 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 615 {
 616         ir_graph *irg = current_ir_graph;
 617         ir_mode  *mode;
 618         ir_node  *load;
 619
 620         if(am->mem_proj == NULL)
 621                 return node;
 622
 623         /* we have to create a mode_T so the old MemProj can attach to us */
 624         mode = get_irn_mode(node);
 625         load = get_Proj_pred(am->mem_proj);
 626
 627         mark_irn_visited(load);
 628         be_set_transformed_node(load, node);
 629
 630         if(mode != mode_T) {
 631                 set_irn_mode(node, mode_T);
 632                 return new_rd_Proj(NULL, irg, get_nodes_block(node), node, mode, pn_ia32_res);
 633         } else {
 634                 return node;
 635         }
 636 }
 637
 638 /**
 639  * Construct a standard binary operation, set AM and immediate if required.
 640  *
 641  * @param op1   The first operand
 642  * @param op2   The second operand
 643  * @param func  The node constructor function
 644  * @return The constructed ia32 node.
 645  */
 646 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 647                           construct_binop_func *func, int commutative)
 648 {
 649         ir_node  *src_block = get_nodes_block(node);
 650         ir_node  *block     = be_transform_node(src_block);
 651         ir_graph *irg       = current_ir_graph;
 652         dbg_info *dbgi      = get_irn_dbg_info(node);
 653         ir_node  *new_node;
 654         ia32_address_mode_t  am;
 655         ia32_address_t      *addr = &am.addr;
 656         match_flags_t        flags = 0;
 657
 658         if(commutative)
 659                 flags |= match_commutative;
 660
 661         match_arguments(&am, src_block, op1, op2, flags);
 662
 663         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
 664                         am.new_op1, am.new_op2);
 665         set_am_attributes(new_node, &am);
 666         /* we can't use source address mode anymore when using immediates */
 667         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 668                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 669         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 670
 671         new_node = fix_mem_proj(new_node, &am);
 672
 673         return new_node;
 674 }
 675
 676 /**
 677  * Construct a standard binary operation, set AM and immediate if required.
 678  *
 679  * @param op1   The first operand
 680  * @param op2   The second operand
 681  * @param func  The node constructor function
 682  * @return The constructed ia32 node.
 683  */
 684 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 685                                     construct_binop_func *func)
 686 {
 687         ir_node  *block    = be_transform_node(get_nodes_block(node));
 688         ir_node  *new_op1  = be_transform_node(op1);
 689         ir_node  *new_op2  = be_transform_node(op2);
 690         ir_node  *new_node = NULL;
 691         dbg_info *dbgi     = get_irn_dbg_info(node);
 692         ir_graph *irg      = current_ir_graph;
 693         ir_mode  *mode     = get_irn_mode(node);
 694         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 695         ir_node  *nomem    = new_NoMem();
 696
 697         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, nomem, new_op1,
 698                         new_op2);
 699         if (is_op_commutative(get_irn_op(node))) {
 700                 set_ia32_commutative(new_node);
 701         }
 702         set_ia32_ls_mode(new_node, mode);
 703
 704         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 705
 706         return new_node;
 707 }
 708
 709 static ir_node *get_fpcw(void)
 710 {
 711         ir_node *fpcw;
 712         if(initial_fpcw != NULL)
 713                 return initial_fpcw;
 714
 715         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 716                                              &ia32_fp_cw_regs[REG_FPCW]);
 717         initial_fpcw = be_transform_node(fpcw);
 718
 719         return initial_fpcw;
 720 }
 721
 722 /**
 723  * Construct a standard binary operation, set AM and immediate if required.
 724  *
 725  * @param op1   The first operand
 726  * @param op2   The second operand
 727  * @param func  The node constructor function
 728  * @return The constructed ia32 node.
 729  */
 730 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 731                                     construct_binop_float_func *func)
 732 {
 733         ir_node  *block    = be_transform_node(get_nodes_block(node));
 734         ir_node  *new_op1  = be_transform_node(op1);
 735         ir_node  *new_op2  = be_transform_node(op2);
 736         ir_node  *new_node = NULL;
 737         dbg_info *dbgi     = get_irn_dbg_info(node);
 738         ir_graph *irg      = current_ir_graph;
 739         ir_node  *noreg_gp = ia32_new_NoReg_gp(env_cg);
 740         ir_node  *nomem    = new_NoMem();
 741
 742         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, nomem, new_op1, new_op2,
 743                         get_fpcw());
 744         if (is_op_commutative(get_irn_op(node))) {
 745                 set_ia32_commutative(new_node);
 746         }
 747
 748         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 749
 750         return new_node;
 751 }
 752
 753 /**
 754  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 755  *
 756  * @param op1   The first operand
 757  * @param op2   The second operand
 758  * @param func  The node constructor function
 759  * @return The constructed ia32 node.
 760  */
 761 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 762                                 construct_shift_func *func)
 763 {
 764         dbg_info *dbgi      = get_irn_dbg_info(node);
 765         ir_graph *irg       = current_ir_graph;
 766         ir_node  *block     = get_nodes_block(node);
 767         ir_node  *new_block = be_transform_node(block);
 768         ir_node  *new_op1   = be_transform_node(op1);
 769         ir_node  *new_op2   = create_immediate_or_transform(op2, 0);
 770         ir_node  *res;
 771
 772         assert(! mode_is_float(get_irn_mode(node))
 773                  && "Shift/Rotate with float not supported");
 774
 775         res = func(dbgi, irg, new_block, new_op1, new_op2);
 776         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
 777
 778         /* lowered shift instruction may have a dependency operand, handle it here */
 779         if (get_irn_arity(node) == 3) {
 780                 /* we have a dependency */
 781                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 782                 add_irn_dep(res, new_dep);
 783         }
 784
 785         return res;
 786 }
 787
 788
 789 /**
 790  * Construct a standard unary operation, set AM and immediate if required.
 791  *
 792  * @param op    The operand
 793  * @param func  The node constructor function
 794  * @return The constructed ia32 node.
 795  */
 796 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 797 {
 798         ir_node  *block    = be_transform_node(get_nodes_block(node));
 799         ir_node  *new_op   = be_transform_node(op);
 800         ir_node  *new_node = NULL;
 801         ir_graph *irg      = current_ir_graph;
 802         dbg_info *dbgi     = get_irn_dbg_info(node);
 803
 804         new_node = func(dbgi, irg, block, new_op);
 805
 806         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 807
 808         return new_node;
 809 }
 810
 811 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
 812                                         ia32_address_t *addr)
 813 {
 814         ir_graph *irg   = current_ir_graph;
 815         ir_node  *base  = addr->base;
 816         ir_node  *index = addr->index;
 817         ir_node  *res;
 818
 819         if(base == NULL) {
 820                 base = ia32_new_NoReg_gp(env_cg);
 821         } else {
 822                 base = be_transform_node(base);
 823         }
 824
 825         if(index == NULL) {
 826                 index = ia32_new_NoReg_gp(env_cg);
 827         } else {
 828                 index = be_transform_node(index);
 829         }
 830
 831         res = new_rd_ia32_Lea(dbgi, irg, block, base, index);
 832         set_address(res, addr);
 833
 834         return res;
 835 }
 836
 837 static int am_has_immediates(const ia32_address_t *addr)
 838 {
 839         return addr->offset != 0 || addr->symconst_ent != NULL
 840                 || addr->frame_entity || addr->use_frame;
 841 }
 842
 843 /**
 844  * Creates an ia32 Add.
 845  *
 846  * @return the created ia32 Add node
 847  */
 848 static ir_node *gen_Add(ir_node *node) {
 849         ir_node  *block   = be_transform_node(get_nodes_block(node));
 850         ir_node  *op1     = get_Add_left(node);
 851         ir_node  *op2     = get_Add_right(node);
 852         ir_node  *new_op;
 853         ir_node  *new_op1;
 854         ir_graph *irg     = current_ir_graph;
 855         dbg_info *dbgi    = get_irn_dbg_info(node);
 856         ir_mode  *mode    = get_irn_mode(node);
 857         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 858         ir_node  *src_block = get_nodes_block(node);
 859         ir_node  *add_immediate_op;
 860         ia32_address_t       addr;
 861         ia32_address_mode_t  am;
 862
 863         if (mode_is_float(mode)) {
 864                 if (USE_SSE2(env_cg))
 865                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd);
 866                 else
 867                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd);
 868         }
 869
 870         /**
 871          * Rules for an Add:
 872          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
 873          *   1. Add with immediate -> Lea
 874          *   2. Add with possible source address mode -> Add
 875          *   3. Otherwise -> Lea
 876          */
 877         memset(&addr, 0, sizeof(addr));
 878         ia32_create_address_mode(&addr, node, 1);
 879         add_immediate_op = NULL;
 880         /* a constant? */
 881         if(addr.base == NULL && addr.index == NULL) {
 882                 new_op = new_rd_ia32_Const(dbgi, irg, block, addr.symconst_ent,
 883                                                                    addr.symconst_sign, addr.offset);
 884                 add_irn_dep(new_op, get_irg_frame(irg));
 885                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 886                 return new_op;
 887         }
 888         /* add with immediate? */
 889         if(addr.index == NULL) {
 890                 add_immediate_op = addr.base;
 891         } else if(addr.base == NULL && addr.scale == 0) {
 892                 add_immediate_op = addr.index;
 893         }
 894
 895         if(add_immediate_op != NULL) {
 896                 if(!am_has_immediates(&addr)) {
 897 #ifdef DEBUG_libfirm
 898                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
 899                                            node);
 900 #endif
 901                         return be_transform_node(add_immediate_op);
 902                 }
 903
 904                 new_op = create_lea_from_address(dbgi, block, &addr);
 905                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 906                 return new_op;
 907         }
 908
 909         /* test if we can use source address mode */
 910         memset(&am, 0, sizeof(am));
 911         new_op1 = NULL;
 912         if(use_source_address_mode(src_block, op2, op1)) {
 913                 build_address(&am, op2);
 914                 new_op1 = be_transform_node(op1);
 915         } else if(use_source_address_mode(src_block, op1, op2)) {
 916                 build_address(&am, op1);
 917                 new_op1 = be_transform_node(op2);
 918         }
 919         /* construct an Add with source address mode */
 920         if(new_op1 != NULL) {
 921                 ia32_address_t *am_addr = &am.addr;
 922                 new_op = new_rd_ia32_Add(dbgi, irg, block, am_addr->base, am_addr->index,
 923                                          am_addr->mem, new_op1, noreg);
 924                 set_address(new_op, am_addr);
 925                 set_ia32_op_type(new_op, ia32_AddrModeS);
 926                 set_ia32_ls_mode(new_op, am.ls_mode);
 927                 set_ia32_commutative(new_op);
 928                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 929
 930                 new_op = fix_mem_proj(new_op, &am);
 931
 932                 return new_op;
 933         }
 934
 935         /* otherwise construct a lea */
 936         new_op = create_lea_from_address(dbgi, block, &addr);
 937         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
 938         return new_op;
 939 }
 940
 941 /**
 942  * Creates an ia32 Mul.
 943  *
 944  * @return the created ia32 Mul node
 945  */
 946 static ir_node *gen_Mul(ir_node *node) {
 947         ir_node *op1  = get_Mul_left(node);
 948         ir_node *op2  = get_Mul_right(node);
 949         ir_mode *mode = get_irn_mode(node);
 950
 951         if (mode_is_float(mode)) {
 952                 if (USE_SSE2(env_cg))
 953                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul);
 954                 else
 955                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul);
 956         }
 957
 958         /*
 959                 for the lower 32bit of the result it doesn't matter whether we use
 960                 signed or unsigned multiplication so we use IMul as it has fewer
 961                 constraints
 962         */
 963         return gen_binop(node, op1, op2, new_rd_ia32_IMul, 1);
 964 }
 965
 966 /**
 967  * Creates an ia32 Mulh.
 968  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 969  * this result while Mul returns the lower 32 bit.
 970  *
 971  * @return the created ia32 Mulh node
 972  */
 973 static ir_node *gen_Mulh(ir_node *node) {
 974         ir_node  *block   = be_transform_node(get_nodes_block(node));
 975         ir_node  *op1     = get_irn_n(node, 0);
 976         ir_node  *new_op1 = be_transform_node(op1);
 977         ir_node  *op2     = get_irn_n(node, 1);
 978         ir_node  *new_op2 = be_transform_node(op2);
 979         ir_graph *irg     = current_ir_graph;
 980         dbg_info *dbgi    = get_irn_dbg_info(node);
 981         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
 982         ir_mode  *mode    = get_irn_mode(node);
 983         ir_node  *proj_EDX, *res;
 984
 985         assert(!mode_is_float(mode) && "Mulh with float not supported");
 986         if (mode_is_signed(mode)) {
 987                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_NoMem(),
 988                                           new_op1, new_op2);
 989         } else {
 990                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_NoMem(), new_op1,
 991                                       new_op2);
 992         }
 993
 994         set_ia32_commutative(res);
 995
 996         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 997
 998         return proj_EDX;
 999 }
1000
1001
1002
1003 /**
1004  * Creates an ia32 And.
1005  *
1006  * @return The created ia32 And node
1007  */
1008 static ir_node *gen_And(ir_node *node) {
1009         ir_node *op1 = get_And_left(node);
1010         ir_node *op2 = get_And_right(node);
1011         assert(! mode_is_float(get_irn_mode(node)));
1012
1013         /* is it a zero extension? */
1014         if (is_Const(op2)) {
1015                 tarval   *tv    = get_Const_tarval(op2);
1016                 long      v     = get_tarval_long(tv);
1017
1018                 if (v == 0xFF || v == 0xFFFF) {
1019                         dbg_info *dbgi   = get_irn_dbg_info(node);
1020                         ir_node  *block  = get_nodes_block(node);
1021                         ir_mode  *src_mode;
1022                         ir_node  *res;
1023
1024                         if(v == 0xFF) {
1025                                 src_mode = mode_Bu;
1026                         } else {
1027                                 assert(v == 0xFFFF);
1028                                 src_mode = mode_Hu;
1029                         }
1030                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1031
1032                         return res;
1033                 }
1034         }
1035
1036         return gen_binop(node, op1, op2, new_rd_ia32_And, 1);
1037 }
1038
1039
1040
1041 /**
1042  * Creates an ia32 Or.
1043  *
1044  * @return The created ia32 Or node
1045  */
1046 static ir_node *gen_Or(ir_node *node) {
1047         ir_node *op1 = get_Or_left(node);
1048         ir_node *op2 = get_Or_right(node);
1049
1050         assert (! mode_is_float(get_irn_mode(node)));
1051         return gen_binop(node, op1, op2, new_rd_ia32_Or, 1);
1052 }
1053
1054
1055
1056 /**
1057  * Creates an ia32 Eor.
1058  *
1059  * @return The created ia32 Eor node
1060  */
1061 static ir_node *gen_Eor(ir_node *node) {
1062         ir_node *op1 = get_Eor_left(node);
1063         ir_node *op2 = get_Eor_right(node);
1064
1065         assert(! mode_is_float(get_irn_mode(node)));
1066         return gen_binop(node, op1, op2, new_rd_ia32_Xor, 1);
1067 }
1068
1069
1070 /**
1071  * Creates an ia32 Sub.
1072  *
1073  * @return The created ia32 Sub node
1074  */
1075 static ir_node *gen_Sub(ir_node *node) {
1076         ir_node  *op1  = get_Sub_left(node);
1077         ir_node  *op2  = get_Sub_right(node);
1078         ir_mode  *mode = get_irn_mode(node);
1079
1080         if (mode_is_float(mode)) {
1081                 if (USE_SSE2(env_cg))
1082                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub);
1083                 else
1084                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub);
1085         }
1086
1087         if(is_Const(op2)) {
1088                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1089                            node);
1090         }
1091
1092         return gen_binop(node, op1, op2, new_rd_ia32_Sub, 0);
1093 }
1094
1095
1096
1097 /**
1098  * Generates an ia32 DivMod with additional infrastructure for the
1099  * register allocator if needed.
1100  *
1101  * @param dividend -no comment- :)
1102  * @param divisor  -no comment- :)
1103  * @param dm_flav  flavour_Div/Mod/DivMod
1104  * @return The created ia32 DivMod node
1105  */
1106 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1107                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1108 {
1109         ir_node  *block        = be_transform_node(get_nodes_block(node));
1110         ir_node  *new_dividend = be_transform_node(dividend);
1111         ir_node  *new_divisor  = be_transform_node(divisor);
1112         ir_graph *irg          = current_ir_graph;
1113         dbg_info *dbgi         = get_irn_dbg_info(node);
1114         ir_mode  *mode         = get_irn_mode(node);
1115         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1116         ir_node  *res, *proj_div, *proj_mod;
1117         ir_node  *sign_extension;
1118         ir_node  *mem, *new_mem;
1119         int       has_exc;
1120
1121         proj_div = proj_mod = NULL;
1122         has_exc  = 0;
1123         switch (dm_flav) {
1124                 case flavour_Div:
1125                         mem  = get_Div_mem(node);
1126                         mode = get_Div_resmode(node);
1127                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1128                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1129                         break;
1130                 case flavour_Mod:
1131                         mem  = get_Mod_mem(node);
1132                         mode = get_Mod_resmode(node);
1133                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1134                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1135                         break;
1136                 case flavour_DivMod:
1137                         mem  = get_DivMod_mem(node);
1138                         mode = get_DivMod_resmode(node);
1139                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1140                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1141                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1142                         break;
1143                 default:
1144                         panic("invalid divmod flavour!");
1145         }
1146         new_mem = be_transform_node(mem);
1147
1148         if (mode_is_signed(mode)) {
1149                 /* in signed mode, we need to sign extend the dividend */
1150                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
1151                 add_irn_dep(produceval, get_irg_frame(irg));
1152                 sign_extension      = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend,
1153                                                        produceval);
1154         } else {
1155                 sign_extension = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, 0);
1156                 set_ia32_flags(sign_extension, get_ia32_flags(sign_extension) | arch_irn_flags_modify_flags);
1157                 add_irn_dep(sign_extension, get_irg_frame(irg));
1158         }
1159
1160         if (mode_is_signed(mode)) {
1161                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_mem,
1162                                        new_dividend, sign_extension, new_divisor, dm_flav);
1163         } else {
1164                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_mem, new_dividend,
1165                                       sign_extension, new_divisor, dm_flav);
1166         }
1167
1168         set_ia32_exc_label(res, has_exc);
1169         set_irn_pinned(res, get_irn_pinned(node));
1170
1171         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1172
1173         return res;
1174 }
1175
1176
1177 /**
1178  * Wrapper for generate_DivMod. Sets flavour_Mod.
1179  *
1180  */
1181 static ir_node *gen_Mod(ir_node *node) {
1182         return generate_DivMod(node, get_Mod_left(node),
1183                                get_Mod_right(node), flavour_Mod);
1184 }
1185
1186 /**
1187  * Wrapper for generate_DivMod. Sets flavour_Div.
1188  *
1189  */
1190 static ir_node *gen_Div(ir_node *node) {
1191         return generate_DivMod(node, get_Div_left(node),
1192                                get_Div_right(node), flavour_Div);
1193 }
1194
1195 /**
1196  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1197  */
1198 static ir_node *gen_DivMod(ir_node *node) {
1199         return generate_DivMod(node, get_DivMod_left(node),
1200                                get_DivMod_right(node), flavour_DivMod);
1201 }
1202
1203
1204
1205 /**
1206  * Creates an ia32 floating Div.
1207  *
1208  * @return The created ia32 xDiv node
1209  */
1210 static ir_node *gen_Quot(ir_node *node) {
1211         ir_node  *block   = be_transform_node(get_nodes_block(node));
1212         ir_node  *op1     = get_Quot_left(node);
1213         ir_node  *new_op1 = be_transform_node(op1);
1214         ir_node  *op2     = get_Quot_right(node);
1215         ir_node  *new_op2 = be_transform_node(op2);
1216         ir_graph *irg     = current_ir_graph;
1217         dbg_info *dbgi    = get_irn_dbg_info(node);
1218         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1219         ir_node  *nomem   = new_rd_NoMem(current_ir_graph);
1220         ir_node  *new_op;
1221
1222         if (USE_SSE2(env_cg)) {
1223                 ir_mode *mode = get_irn_mode(op1);
1224                 new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, nomem, new_op1,
1225                                           new_op2);
1226                 set_ia32_ls_mode(new_op, mode);
1227         } else {
1228                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, nomem, new_op1,
1229                                            new_op2, get_fpcw());
1230         }
1231         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1232         return new_op;
1233 }
1234
1235
1236 /**
1237  * Creates an ia32 Shl.
1238  *
1239  * @return The created ia32 Shl node
1240  */
1241 static ir_node *gen_Shl(ir_node *node) {
1242         ir_node *right = get_Shl_right(node);
1243
1244         /* test whether we can build a lea */
1245         if(is_Const(right)) {
1246                 tarval *tv = get_Const_tarval(right);
1247                 if(tarval_is_long(tv)) {
1248                         long val = get_tarval_long(tv);
1249                         if(val >= 0 && val <= 3) {
1250                                 ir_graph *irg    = current_ir_graph;
1251                                 dbg_info *dbgi   = get_irn_dbg_info(node);
1252                                 ir_node  *block  = be_transform_node(get_nodes_block(node));
1253                                 ir_node  *base   = ia32_new_NoReg_gp(env_cg);
1254                                 ir_node  *index  = be_transform_node(get_Shl_left(node));
1255                                 ir_node  *res    = new_rd_ia32_Lea(dbgi, irg, block, base, index);
1256                                 set_ia32_am_scale(res, val);
1257                                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1258                                 return res;
1259                         }
1260                 }
1261         }
1262
1263         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1264                                new_rd_ia32_Shl);
1265 }
1266
1267
1268
1269 /**
1270  * Creates an ia32 Shr.
1271  *
1272  * @return The created ia32 Shr node
1273  */
1274 static ir_node *gen_Shr(ir_node *node) {
1275         return gen_shift_binop(node, get_Shr_left(node),
1276                                get_Shr_right(node), new_rd_ia32_Shr);
1277 }
1278
1279
1280
1281 /**
1282  * Creates an ia32 Sar.
1283  *
1284  * @return The created ia32 Shrs node
1285  */
1286 static ir_node *gen_Shrs(ir_node *node) {
1287         ir_node *left  = get_Shrs_left(node);
1288         ir_node *right = get_Shrs_right(node);
1289         ir_mode *mode  = get_irn_mode(node);
1290         if(is_Const(right) && mode == mode_Is) {
1291                 tarval *tv = get_Const_tarval(right);
1292                 long val = get_tarval_long(tv);
1293                 if(val == 31) {
1294                         /* this is a sign extension */
1295                         ir_graph *irg    = current_ir_graph;
1296                         dbg_info *dbgi   = get_irn_dbg_info(node);
1297                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1298                         ir_node  *op     = left;
1299                         ir_node  *new_op = be_transform_node(op);
1300                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1301                         add_irn_dep(pval, get_irg_frame(irg));
1302
1303                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1304                 }
1305         }
1306
1307         /* 8 or 16 bit sign extension? */
1308         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1309                 ir_node *shl_left  = get_Shl_left(left);
1310                 ir_node *shl_right = get_Shl_right(left);
1311                 if(is_Const(shl_right)) {
1312                         tarval *tv1 = get_Const_tarval(right);
1313                         tarval *tv2 = get_Const_tarval(shl_right);
1314                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1315                                 long val = get_tarval_long(tv1);
1316                                 if(val == 16 || val == 24) {
1317                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1318                                         ir_node  *block  = get_nodes_block(node);
1319                                         ir_mode  *src_mode;
1320                                         ir_node  *res;
1321
1322                                         if(val == 24) {
1323                                                 src_mode = mode_Bs;
1324                                         } else {
1325                                                 assert(val == 16);
1326                                                 src_mode = mode_Hs;
1327                                         }
1328                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1329                                                               shl_left, node);
1330
1331                                         return res;
1332                                 }
1333                         }
1334                 }
1335         }
1336
1337         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1338 }
1339
1340
1341
1342 /**
1343  * Creates an ia32 RotL.
1344  *
1345  * @param op1   The first operator
1346  * @param op2   The second operator
1347  * @return The created ia32 RotL node
1348  */
1349 static ir_node *gen_RotL(ir_node *node,
1350                          ir_node *op1, ir_node *op2) {
1351         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1352 }
1353
1354
1355
1356 /**
1357  * Creates an ia32 RotR.
1358  * NOTE: There is no RotR with immediate because this would always be a RotL
1359  *       "imm-mode_size_bits" which can be pre-calculated.
1360  *
1361  * @param op1   The first operator
1362  * @param op2   The second operator
1363  * @return The created ia32 RotR node
1364  */
1365 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1366                          ir_node *op2) {
1367         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1368 }
1369
1370
1371
1372 /**
1373  * Creates an ia32 RotR or RotL (depending on the found pattern).
1374  *
1375  * @return The created ia32 RotL or RotR node
1376  */
1377 static ir_node *gen_Rot(ir_node *node) {
1378         ir_node *rotate = NULL;
1379         ir_node *op1    = get_Rot_left(node);
1380         ir_node *op2    = get_Rot_right(node);
1381
1382         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1383                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1384                  that means we can create a RotR instead of an Add and a RotL */
1385
1386         if (get_irn_op(op2) == op_Add) {
1387                 ir_node *add = op2;
1388                 ir_node *left = get_Add_left(add);
1389                 ir_node *right = get_Add_right(add);
1390                 if (is_Const(right)) {
1391                         tarval  *tv   = get_Const_tarval(right);
1392                         ir_mode *mode = get_irn_mode(node);
1393                         long     bits = get_mode_size_bits(mode);
1394
1395                         if (get_irn_op(left) == op_Minus &&
1396                                         tarval_is_long(tv)       &&
1397                                         get_tarval_long(tv) == bits)
1398                         {
1399                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1400                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1401                         }
1402                 }
1403         }
1404
1405         if (rotate == NULL) {
1406                 rotate = gen_RotL(node, op1, op2);
1407         }
1408
1409         return rotate;
1410 }
1411
1412
1413
1414 /**
1415  * Transforms a Minus node.
1416  *
1417  * @param op    The Minus operand
1418  * @return The created ia32 Minus node
1419  */
1420 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1421         ir_node   *block = be_transform_node(get_nodes_block(node));
1422         ir_graph  *irg   = current_ir_graph;
1423         dbg_info  *dbgi  = get_irn_dbg_info(node);
1424         ir_mode   *mode  = get_irn_mode(node);
1425         ir_entity *ent;
1426         ir_node   *res;
1427         int       size;
1428
1429         if (mode_is_float(mode)) {
1430                 ir_node *new_op = be_transform_node(op);
1431                 if (USE_SSE2(env_cg)) {
1432                         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
1433                         ir_node *noreg_fp = ia32_new_NoReg_fp(env_cg);
1434                         ir_node *nomem    = new_rd_NoMem(irg);
1435
1436                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, nomem,
1437                                                new_op, noreg_fp);
1438
1439                         size = get_mode_size_bits(mode);
1440                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1441
1442                         set_ia32_am_sc(res, ent);
1443                         set_ia32_op_type(res, ia32_AddrModeS);
1444                         set_ia32_ls_mode(res, mode);
1445                 } else {
1446                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1447                 }
1448         } else {
1449                 res = gen_unop(node, op, new_rd_ia32_Neg);
1450         }
1451
1452         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1453
1454         return res;
1455 }
1456
1457 /**
1458  * Transforms a Minus node.
1459  *
1460  * @return The created ia32 Minus node
1461  */
1462 static ir_node *gen_Minus(ir_node *node) {
1463         return gen_Minus_ex(node, get_Minus_op(node));
1464 }
1465
1466 static ir_node *create_Immediate_from_int(int val)
1467 {
1468         ir_graph *irg         = current_ir_graph;
1469         ir_node  *start_block = get_irg_start_block(irg);
1470         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block, NULL, 0, val);
1471         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
1472
1473         return immediate;
1474 }
1475
1476 static ir_node *gen_bin_Not(ir_node *node)
1477 {
1478         ir_graph *irg    = current_ir_graph;
1479         dbg_info *dbgi   = get_irn_dbg_info(node);
1480         ir_node  *block  = be_transform_node(get_nodes_block(node));
1481         ir_node  *op     = get_Not_op(node);
1482         ir_node  *new_op = be_transform_node(op);
1483         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
1484         ir_node  *nomem  = new_NoMem();
1485         ir_node  *one    = create_Immediate_from_int(1);
1486
1487         return new_rd_ia32_Xor(dbgi, irg, block, noreg, noreg, nomem, new_op, one);
1488 }
1489
1490 /**
1491  * Transforms a Not node.
1492  *
1493  * @return The created ia32 Not node
1494  */
1495 static ir_node *gen_Not(ir_node *node) {
1496         ir_node *op   = get_Not_op(node);
1497         ir_mode *mode = get_irn_mode(node);
1498
1499         if(mode == mode_b) {
1500                 return gen_bin_Not(node);
1501         }
1502
1503         assert (! mode_is_float(get_irn_mode(node)));
1504         return gen_unop(node, op, new_rd_ia32_Not);
1505 }
1506
1507
1508
1509 /**
1510  * Transforms an Abs node.
1511  *
1512  * @return The created ia32 Abs node
1513  */
1514 static ir_node *gen_Abs(ir_node *node) {
1515         ir_node   *block    = be_transform_node(get_nodes_block(node));
1516         ir_node   *op       = get_Abs_op(node);
1517         ir_node   *new_op   = be_transform_node(op);
1518         ir_graph  *irg      = current_ir_graph;
1519         dbg_info  *dbgi     = get_irn_dbg_info(node);
1520         ir_mode   *mode     = get_irn_mode(node);
1521         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1522         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1523         ir_node   *nomem    = new_NoMem();
1524         ir_node   *res;
1525         int       size;
1526         ir_entity *ent;
1527
1528         if (mode_is_float(mode)) {
1529                 if (USE_SSE2(env_cg)) {
1530                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, nomem, new_op, noreg_fp);
1531
1532                         size = get_mode_size_bits(mode);
1533                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1534
1535                         set_ia32_am_sc(res, ent);
1536
1537                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1538
1539                         set_ia32_op_type(res, ia32_AddrModeS);
1540                         set_ia32_ls_mode(res, mode);
1541                 }
1542                 else {
1543                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1544                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1545                 }
1546         } else {
1547                 ir_node *xor;
1548                 ir_node *pval           = new_rd_ia32_ProduceVal(dbgi, irg, block);
1549                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op,
1550                                                            pval);
1551
1552                 add_irn_dep(pval, get_irg_frame(irg));
1553                 SET_IA32_ORIG_NODE(sign_extension,
1554                                    ia32_get_old_node_name(env_cg, node));
1555
1556                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, nomem, new_op,
1557                                       sign_extension);
1558                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1559
1560                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, nomem, xor,
1561                                       sign_extension);
1562                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1563         }
1564
1565         return res;
1566 }
1567
1568 /**
1569  * Transforms a Load.
1570  *
1571  * @return the created ia32 Load node
1572  */
1573 static ir_node *gen_Load(ir_node *node) {
1574         ir_node  *old_block = get_nodes_block(node);
1575         ir_node  *block   = be_transform_node(old_block);
1576         ir_node  *ptr     = get_Load_ptr(node);
1577         ir_node  *mem     = get_Load_mem(node);
1578         ir_node  *new_mem = be_transform_node(mem);
1579         ir_node  *base;
1580         ir_node  *index;
1581         ir_graph *irg     = current_ir_graph;
1582         dbg_info *dbgi    = get_irn_dbg_info(node);
1583         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1584         ir_mode  *mode    = get_Load_mode(node);
1585         ir_mode  *res_mode;
1586         ir_node  *new_op;
1587         ia32_address_t addr;
1588
1589         /* construct load address */
1590         memset(&addr, 0, sizeof(addr));
1591         ia32_create_address_mode(&addr, ptr, 0);
1592         base  = addr.base;
1593         index = addr.index;
1594
1595         if(base == NULL) {
1596                 base = noreg;
1597         } else {
1598                 base = be_transform_node(base);
1599         }
1600
1601         if(index == NULL) {
1602                 index = noreg;
1603         } else {
1604                 index = be_transform_node(index);
1605         }
1606
1607         if (mode_is_float(mode)) {
1608                 if (USE_SSE2(env_cg)) {
1609                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1610                                                     mode);
1611                         res_mode = mode_xmm;
1612                 } else {
1613                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1614                                                     mode);
1615                         res_mode = mode_vfp;
1616                 }
1617         } else {
1618                 if(mode == mode_b)
1619                         mode = mode_Iu;
1620
1621                 /* create a conv node with address mode for smaller modes */
1622                 if(get_mode_size_bits(mode) < 32) {
1623                         new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index, new_mem,
1624                                                       noreg, mode);
1625                 } else {
1626                         new_op = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1627                 }
1628                 res_mode = mode_Iu;
1629         }
1630
1631         set_irn_pinned(new_op, get_irn_pinned(node));
1632         set_ia32_op_type(new_op, ia32_AddrModeS);
1633         set_ia32_ls_mode(new_op, mode);
1634         set_address(new_op, &addr);
1635
1636         /* make sure we are scheduled behind the initial IncSP/Barrier
1637          * to avoid spills being placed before it
1638          */
1639         if (block == get_irg_start_block(irg)) {
1640                 add_irn_dep(new_op, get_irg_frame(irg));
1641         }
1642
1643         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1644         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1645
1646         return new_op;
1647 }
1648
1649 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1650                        ir_node *ptr, ir_mode *mode, ir_node *other)
1651 {
1652         ir_node *load;
1653
1654         if(!is_Proj(node))
1655                 return 0;
1656
1657         /* we only use address mode if we're the only user of the load */
1658         if(get_irn_n_edges(node) > 1)
1659                 return 0;
1660
1661         load = get_Proj_pred(node);
1662         if(!is_Load(load))
1663                 return 0;
1664         if(get_nodes_block(load) != block)
1665                 return 0;
1666
1667         /* Store should be attached to the load */
1668         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1669                 return 0;
1670         /* store should have the same pointer as the load */
1671         if(get_Load_ptr(load) != ptr)
1672                 return 0;
1673
1674         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1675         if(other != NULL && get_nodes_block(other) == block
1676                         && heights_reachable_in_block(heights, other, load))
1677                 return 0;
1678
1679         assert(get_Load_mode(load) == mode);
1680
1681         return 1;
1682 }
1683
1684 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
1685                               ir_node *mem, ir_node *ptr, ir_mode *mode,
1686                               construct_binop_dest_func *func,
1687                               construct_binop_dest_func *func8bit,
1688                               int commutative)
1689 {
1690         ir_node *src_block = get_nodes_block(node);
1691         ir_node *block;
1692         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1693         ir_graph *irg      = current_ir_graph;
1694         dbg_info *dbgi;
1695         ir_node *new_node;
1696         ir_node *new_op;
1697         ia32_address_mode_t  am;
1698         ia32_address_t *addr = &am.addr;
1699         memset(&am, 0, sizeof(am));
1700
1701         if(use_dest_am(src_block, op1, mem, ptr, mode, op2)) {
1702                 build_address(&am, op1);
1703                 new_op = create_immediate_or_transform(op2, 0);
1704         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, mode, op1)) {
1705                 build_address(&am, op2);
1706                 new_op = create_immediate_or_transform(op1, 0);
1707         } else {
1708                 return NULL;
1709         }
1710
1711         if(addr->base == NULL)
1712                 addr->base = noreg_gp;
1713         if(addr->index == NULL)
1714                 addr->index = noreg_gp;
1715         if(addr->mem == NULL)
1716                 addr->mem = new_NoMem();
1717
1718         dbgi     = get_irn_dbg_info(node);
1719         block    = be_transform_node(src_block);
1720         if(get_mode_size_bits(mode) == 8) {
1721                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
1722                                     addr->mem, new_op);
1723         } else {
1724                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
1725                                 new_op);
1726         }
1727         set_address(new_node, addr);
1728         set_ia32_op_type(new_node, ia32_AddrModeD);
1729         set_ia32_ls_mode(new_node, mode);
1730         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1731
1732         return new_node;
1733 }
1734
1735 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
1736                              ir_node *ptr, ir_mode *mode,
1737                              construct_unop_dest_func *func)
1738 {
1739         ir_node *src_block = get_nodes_block(node);
1740         ir_node *block;
1741         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1742         ir_graph *irg      = current_ir_graph;
1743         dbg_info *dbgi;
1744         ir_node *new_node;
1745         ia32_address_mode_t  am;
1746         ia32_address_t *addr = &am.addr;
1747         memset(&am, 0, sizeof(am));
1748
1749         if(!use_dest_am(src_block, op, mem, ptr, mode, NULL))
1750                 return NULL;
1751
1752         build_address(&am, op);
1753
1754         if(addr->base == NULL)
1755                 addr->base = noreg_gp;
1756         if(addr->index == NULL)
1757                 addr->index = noreg_gp;
1758         if(addr->mem == NULL)
1759                 addr->mem = new_NoMem();
1760
1761         dbgi     = get_irn_dbg_info(node);
1762         block    = be_transform_node(src_block);
1763         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
1764         set_address(new_node, addr);
1765         set_ia32_op_type(new_node, ia32_AddrModeD);
1766         set_ia32_ls_mode(new_node, mode);
1767         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1768
1769         return new_node;
1770 }
1771
1772 static ir_node *try_create_dest_am(ir_node *node) {
1773         ir_node  *val    = get_Store_value(node);
1774         ir_node  *mem    = get_Store_mem(node);
1775         ir_node  *ptr    = get_Store_ptr(node);
1776         ir_mode  *mode   = get_irn_mode(val);
1777         ir_node  *op1;
1778         ir_node  *op2;
1779         ir_node  *new_node;
1780
1781         /* handle only GP modes for now... */
1782         if(!mode_needs_gp_reg(mode))
1783                 return NULL;
1784
1785         /* store must be the only user of the val node */
1786         if(get_irn_n_edges(val) > 1)
1787                 return NULL;
1788
1789         switch(get_irn_opcode(val)) {
1790         case iro_Add:
1791                 op1      = get_Add_left(val);
1792                 op2      = get_Add_right(val);
1793                 if(is_Const_1(op2)) {
1794                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1795                                                 new_rd_ia32_IncMem);
1796                         break;
1797                 } else if(is_Const_Minus_1(op2)) {
1798                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1799                                                 new_rd_ia32_DecMem);
1800                         break;
1801                 }
1802                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1803                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit, 1);
1804                 break;
1805         case iro_Sub:
1806                 op1      = get_Sub_left(val);
1807                 op2      = get_Sub_right(val);
1808                 if(is_Const(op2)) {
1809                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
1810                                    "found\n");
1811                 }
1812                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1813                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit, 0);
1814                 break;
1815         case iro_And:
1816                 op1      = get_And_left(val);
1817                 op2      = get_And_right(val);
1818                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1819                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit, 1);
1820                 break;
1821         case iro_Or:
1822                 op1      = get_Or_left(val);
1823                 op2      = get_Or_right(val);
1824                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1825                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit, 1);
1826                 break;
1827         case iro_Eor:
1828                 op1      = get_Eor_left(val);
1829                 op2      = get_Eor_right(val);
1830                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1831                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit, 1);
1832                 break;
1833         case iro_Shl:
1834                 op1      = get_Shl_left(val);
1835                 op2      = get_Shl_right(val);
1836                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1837                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem, 0);
1838                 break;
1839         case iro_Shr:
1840                 op1      = get_Shr_left(val);
1841                 op2      = get_Shr_right(val);
1842                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1843                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem, 0);
1844                 break;
1845         case iro_Shrs:
1846                 op1      = get_Shrs_left(val);
1847                 op2      = get_Shrs_right(val);
1848                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1849                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem, 0);
1850                 break;
1851         case iro_Rot:
1852                 op1      = get_Rot_left(val);
1853                 op2      = get_Rot_right(val);
1854                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1855                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem, 0);
1856                 break;
1857         /* TODO: match ROR patterns... */
1858         case iro_Minus:
1859                 op1      = get_Minus_op(val);
1860                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
1861                 break;
1862         case iro_Not:
1863                 /* should be lowered already */
1864                 assert(mode != mode_b);
1865                 op1      = get_Not_op(val);
1866                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
1867                 break;
1868         default:
1869                 return NULL;
1870         }
1871
1872         return new_node;
1873 }
1874
1875 /**
1876  * Transforms a Store.
1877  *
1878  * @return the created ia32 Store node
1879  */
1880 static ir_node *gen_Store(ir_node *node) {
1881         ir_node  *block   = be_transform_node(get_nodes_block(node));
1882         ir_node  *ptr     = get_Store_ptr(node);
1883         ir_node  *base;
1884         ir_node  *index;
1885         ir_node  *val     = get_Store_value(node);
1886         ir_node  *new_val;
1887         ir_node  *mem     = get_Store_mem(node);
1888         ir_node  *new_mem = be_transform_node(mem);
1889         ir_graph *irg     = current_ir_graph;
1890         dbg_info *dbgi    = get_irn_dbg_info(node);
1891         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1892         ir_mode  *mode    = get_irn_mode(val);
1893         ir_node  *new_op;
1894         ia32_address_t addr;
1895
1896         /* check for destination address mode */
1897         new_op = try_create_dest_am(node);
1898         if(new_op != NULL)
1899                 return new_op;
1900
1901         /* construct store address */
1902         memset(&addr, 0, sizeof(addr));
1903         ia32_create_address_mode(&addr, ptr, 0);
1904         base  = addr.base;
1905         index = addr.index;
1906
1907         if(base == NULL) {
1908                 base = noreg;
1909         } else {
1910                 base = be_transform_node(base);
1911         }
1912
1913         if(index == NULL) {
1914                 index = noreg;
1915         } else {
1916                 index = be_transform_node(index);
1917         }
1918
1919         if (mode_is_float(mode)) {
1920                 new_val = be_transform_node(val);
1921                 if (USE_SSE2(env_cg)) {
1922                         new_op = new_rd_ia32_xStore(dbgi, irg, block, base, index, new_mem,
1923                                                     new_val);
1924                 } else {
1925                         new_op = new_rd_ia32_vfst(dbgi, irg, block, base, index, new_mem, new_val,
1926                                                   mode);
1927                 }
1928         } else {
1929                 new_val = create_immediate_or_transform(val, 0);
1930                 if(mode == mode_b)
1931                         mode = mode_Iu;
1932
1933                 if (get_mode_size_bits(mode) == 8) {
1934                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, base, index, new_mem,
1935                                                        new_val);
1936                 } else {
1937                         new_op = new_rd_ia32_Store(dbgi, irg, block, base, index, new_mem,
1938                                                    new_val);
1939                 }
1940         }
1941
1942         set_irn_pinned(new_op, get_irn_pinned(node));
1943         set_ia32_op_type(new_op, ia32_AddrModeD);
1944         set_ia32_ls_mode(new_op, mode);
1945
1946         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1947         set_address(new_op, &addr);
1948         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1949
1950         return new_op;
1951 }
1952
1953 static ir_node *create_Switch(ir_node *node)
1954 {
1955         ir_graph *irg     = current_ir_graph;
1956         dbg_info *dbgi    = get_irn_dbg_info(node);
1957         ir_node  *block   = be_transform_node(get_nodes_block(node));
1958         ir_node  *sel     = get_Cond_selector(node);
1959         ir_node  *new_sel = be_transform_node(sel);
1960         ir_node  *res;
1961         int switch_min    = INT_MAX;
1962         const ir_edge_t *edge;
1963
1964         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
1965
1966         /* determine the smallest switch case value */
1967         foreach_out_edge(node, edge) {
1968                 ir_node *proj = get_edge_src_irn(edge);
1969                 int      pn   = get_Proj_proj(proj);
1970                 if(pn < switch_min)
1971                         switch_min = pn;
1972         }
1973
1974         if (switch_min != 0) {
1975                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
1976
1977                 /* if smallest switch case is not 0 we need an additional sub */
1978                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1979                 add_ia32_am_offs_int(new_sel, -switch_min);
1980                 set_ia32_op_type(new_sel, ia32_AddrModeS);
1981
1982                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
1983         }
1984
1985         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
1986         set_ia32_pncode(res, get_Cond_defaultProj(node));
1987
1988         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1989
1990         return res;
1991 }
1992
1993 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1994 {
1995         ir_graph *irg = current_ir_graph;
1996         ir_node  *flags;
1997         ir_node  *new_op;
1998         ir_node  *noreg;
1999         ir_node  *nomem;
2000         ir_node  *new_block;
2001         dbg_info *dbgi;
2002
2003         /* we have a Cmp as input */
2004         if(is_Proj(node)) {
2005                 ir_node *pred = get_Proj_pred(node);
2006                 if(is_Cmp(pred)) {
2007                         flags    = be_transform_node(pred);
2008                         *pnc_out = get_Proj_proj(node);
2009                         return flags;
2010                 }
2011         }
2012
2013         /* a mode_b value, we have to compare it against 0 */
2014         dbgi      = get_irn_dbg_info(node);
2015         new_block = be_transform_node(get_nodes_block(node));
2016         new_op    = be_transform_node(node);
2017         noreg     = ia32_new_NoReg_gp(env_cg);
2018         nomem     = new_NoMem();
2019         flags     = new_rd_ia32_Test(dbgi, irg, new_block, noreg, noreg, nomem,
2020                                      new_op, new_op, 0, 0);
2021         *pnc_out  = pn_Cmp_Lg;
2022         return flags;
2023 }
2024
2025 static ir_node *gen_Cond(ir_node *node) {
2026         ir_node  *block     = get_nodes_block(node);
2027         ir_node  *new_block = be_transform_node(block);
2028         ir_graph *irg       = current_ir_graph;
2029         dbg_info *dbgi      = get_irn_dbg_info(node);
2030         ir_node  *sel       = get_Cond_selector(node);
2031         ir_mode  *sel_mode  = get_irn_mode(sel);
2032         ir_node  *res;
2033         ir_node  *flags     = NULL;
2034         pn_Cmp    pnc;
2035
2036         if (sel_mode != mode_b) {
2037                 return create_Switch(node);
2038         }
2039
2040         /* we get flags from a cmp */
2041         flags = get_flags_node(sel, &pnc);
2042
2043         res = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2044         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2045
2046         return res;
2047 }
2048
2049
2050
2051 /**
2052  * Transforms a CopyB node.
2053  *
2054  * @return The transformed node.
2055  */
2056 static ir_node *gen_CopyB(ir_node *node) {
2057         ir_node  *block    = be_transform_node(get_nodes_block(node));
2058         ir_node  *src      = get_CopyB_src(node);
2059         ir_node  *new_src  = be_transform_node(src);
2060         ir_node  *dst      = get_CopyB_dst(node);
2061         ir_node  *new_dst  = be_transform_node(dst);
2062         ir_node  *mem      = get_CopyB_mem(node);
2063         ir_node  *new_mem  = be_transform_node(mem);
2064         ir_node  *res      = NULL;
2065         ir_graph *irg      = current_ir_graph;
2066         dbg_info *dbgi     = get_irn_dbg_info(node);
2067         int      size      = get_type_size_bytes(get_CopyB_type(node));
2068         int      rem;
2069
2070         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2071         /* then we need the size explicitly in ECX.                    */
2072         if (size >= 32 * 4) {
2073                 rem = size & 0x3; /* size % 4 */
2074                 size >>= 2;
2075
2076                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2077                 if(size == 0) {
2078                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2079                                    node);
2080                         set_ia32_flags(res, get_ia32_flags(res) | arch_irn_flags_modify_flags);
2081                 }
2082                 add_irn_dep(res, get_irg_frame(irg));
2083
2084                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
2085                 /* we misuse the pncode field for the copyb size */
2086                 set_ia32_pncode(res, rem);
2087         } else {
2088                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
2089                 set_ia32_pncode(res, size);
2090         }
2091
2092         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2093
2094         return res;
2095 }
2096
2097 static ir_node *gen_be_Copy(ir_node *node)
2098 {
2099         ir_node *result = be_duplicate_node(node);
2100         ir_mode *mode   = get_irn_mode(result);
2101
2102         if (mode_needs_gp_reg(mode)) {
2103                 set_irn_mode(result, mode_Iu);
2104         }
2105
2106         return result;
2107 }
2108
2109 /**
2110  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2111  * to fold an and into a test node
2112  */
2113 static int can_fold_test_and(ir_node *node)
2114 {
2115         const ir_edge_t *edge;
2116
2117         /** we can only have eq and lg projs */
2118         foreach_out_edge(node, edge) {
2119                 ir_node *proj = get_edge_src_irn(edge);
2120                 pn_Cmp   pnc  = get_Proj_proj(proj);
2121                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2122                         return 0;
2123         }
2124
2125         return 1;
2126 }
2127
2128 static ir_node *try_create_Test(ir_node *node)
2129 {
2130         ir_graph *irg       = current_ir_graph;
2131         dbg_info *dbgi      = get_irn_dbg_info(node);
2132         ir_node  *block     = get_nodes_block(node);
2133         ir_node  *new_block = be_transform_node(block);
2134         ir_node  *cmp_left  = get_Cmp_left(node);
2135         ir_node  *cmp_right = get_Cmp_right(node);
2136         ir_mode  *mode;
2137         ir_node  *left;
2138         ir_node  *right;
2139         ir_node  *res;
2140         ia32_address_mode_t  am;
2141         ia32_address_t      *addr = &am.addr;
2142         int                  cmp_unsigned;
2143
2144         /* can we use a test instruction? */
2145         if(!is_Const_0(cmp_right))
2146                 return NULL;
2147
2148         if(is_And(cmp_left) && can_fold_test_and(node)) {
2149                 ir_node *and_left  = get_And_left(cmp_left);
2150                 ir_node *and_right = get_And_right(cmp_left);
2151
2152                 mode  = get_irn_mode(and_left);
2153                 left  = and_left;
2154                 right = and_right;
2155         } else {
2156                 mode  = get_irn_mode(cmp_left);
2157                 left  = cmp_left;
2158                 right = cmp_left;
2159         }
2160
2161         assert(get_mode_size_bits(mode) <= 32);
2162
2163         match_arguments(&am, block, left, right, match_commutative |
2164                         match_8_16_bit_am | match_am_and_immediates);
2165
2166         cmp_unsigned = !mode_is_signed(mode);
2167         if(get_mode_size_bits(mode) == 8) {
2168                 res = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2169                                            addr->index, addr->mem, am.new_op1,
2170                                            am.new_op2, am.flipped, cmp_unsigned);
2171         } else {
2172                 res = new_rd_ia32_Test(dbgi, irg, new_block, addr->base, addr->index,
2173                                        addr->mem, am.new_op1, am.new_op2, am.flipped,
2174                                        cmp_unsigned);
2175         }
2176         set_am_attributes(res, &am);
2177         assert(mode != NULL);
2178         set_ia32_ls_mode(res, mode);
2179
2180         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2181
2182         res = fix_mem_proj(res, &am);
2183         return res;
2184 }
2185
2186 static ir_node *create_Fucom(ir_node *node)
2187 {
2188         ir_graph *irg       = current_ir_graph;
2189         dbg_info *dbgi      = get_irn_dbg_info(node);
2190         ir_node  *block     = get_nodes_block(node);
2191         ir_node  *new_block = be_transform_node(block);
2192         ir_node  *left      = get_Cmp_left(node);
2193         ir_node  *new_left  = be_transform_node(left);
2194         ir_node  *right     = get_Cmp_right(node);
2195         ir_node  *new_right = be_transform_node(right);
2196         ir_node  *res;
2197
2198         res = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left, new_right,
2199                                        0);
2200         set_ia32_commutative(res);
2201
2202         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2203
2204         res = new_rd_ia32_Sahf(dbgi, irg, new_block, res);
2205         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2206
2207         return res;
2208 }
2209
2210 static ir_node *create_Ucomi(ir_node *node)
2211 {
2212         ir_graph *irg       = current_ir_graph;
2213         dbg_info *dbgi      = get_irn_dbg_info(node);
2214         ir_node  *block     = get_nodes_block(node);
2215         ir_node  *new_block = be_transform_node(block);
2216         ir_node  *left      = get_Cmp_left(node);
2217         ir_node  *new_left  = be_transform_node(left);
2218         ir_node  *right     = get_Cmp_right(node);
2219         ir_node  *new_right = be_transform_node(right);
2220         ir_mode  *mode      = get_irn_mode(left);
2221         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2222         ir_node  *nomem     = new_NoMem();
2223         ir_node  *res;
2224
2225         res = new_rd_ia32_Ucomi(dbgi, irg, new_block, noreg, noreg, nomem, new_left,
2226                                 new_right, 0);
2227         set_ia32_commutative(res);
2228         set_ia32_ls_mode(res, mode);
2229
2230         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2231
2232         return res;
2233 }
2234
2235 static ir_node *gen_Cmp(ir_node *node)
2236 {
2237         ir_graph *irg       = current_ir_graph;
2238         dbg_info *dbgi      = get_irn_dbg_info(node);
2239         ir_node  *block     = get_nodes_block(node);
2240         ir_node  *new_block = be_transform_node(block);
2241         ir_node  *left      = get_Cmp_left(node);
2242         ir_node  *right     = get_Cmp_right(node);
2243         ir_mode  *cmp_mode  = get_irn_mode(left);
2244         ir_node  *res;
2245         ia32_address_mode_t  am;
2246         ia32_address_t      *addr = &am.addr;
2247         int                  cmp_unsigned;
2248
2249         if(mode_is_float(cmp_mode)) {
2250                 if (USE_SSE2(env_cg)) {
2251                         return create_Ucomi(node);
2252                 } else {
2253                         return create_Fucom(node);
2254                 }
2255         }
2256
2257         assert(mode_needs_gp_reg(cmp_mode));
2258
2259         /* we prefer the Test instruction where possible except cases where
2260          * we can use SourceAM */
2261         if(!use_source_address_mode(block, left, right) &&
2262                         !use_source_address_mode(block, right, left)) {
2263                 res = try_create_Test(node);
2264                 if(res != NULL)
2265                         return res;
2266         }
2267
2268         match_arguments(&am, block, left, right,
2269                         match_commutative | match_8_16_bit_am |
2270                         match_am_and_immediates);
2271
2272         cmp_unsigned = !mode_is_signed(get_irn_mode(left));
2273         if(get_mode_size_bits(cmp_mode) == 8) {
2274                 res = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base, addr->index,
2275                                           addr->mem, am.new_op1, am.new_op2,
2276                                           am.flipped, cmp_unsigned);
2277         } else {
2278                 res = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base, addr->index,
2279                                       addr->mem, am.new_op1, am.new_op2, am.flipped,
2280                                       cmp_unsigned);
2281         }
2282         set_am_attributes(res, &am);
2283         assert(cmp_mode != NULL);
2284         set_ia32_ls_mode(res, cmp_mode);
2285
2286         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2287
2288         res = fix_mem_proj(res, &am);
2289
2290         return res;
2291 }
2292
2293 static ir_node *create_CMov(ir_node *node, ir_node *new_flags, pn_Cmp pnc)
2294 {
2295         ir_graph *irg           = current_ir_graph;
2296         dbg_info *dbgi          = get_irn_dbg_info(node);
2297         ir_node  *block         = get_nodes_block(node);
2298         ir_node  *new_block     = be_transform_node(block);
2299         ir_node  *val_true      = get_Psi_val(node, 0);
2300         ir_node  *new_val_true  = be_transform_node(val_true);
2301         ir_node  *val_false     = get_Psi_default(node);
2302         ir_node  *new_val_false = be_transform_node(val_false);
2303         ir_mode  *mode          = get_irn_mode(node);
2304         ir_node  *noreg         = ia32_new_NoReg_gp(env_cg);
2305         ir_node  *nomem         = new_NoMem();
2306         ir_node  *res;
2307
2308         assert(mode_needs_gp_reg(mode));
2309
2310         res = new_rd_ia32_CMov(dbgi, irg, new_block, noreg, noreg, nomem,
2311                                new_val_false, new_val_true, new_flags, pnc);
2312         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2313
2314         return res;
2315 }
2316
2317
2318
2319 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2320                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node)
2321 {
2322         ir_graph *irg   = current_ir_graph;
2323         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2324         ir_node  *nomem = new_NoMem();
2325         ir_node  *res;
2326
2327         res = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc);
2328         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2329         res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2330                                        nomem, res, mode_Bu);
2331         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2332
2333         return res;
2334 }
2335
2336 /**
2337  * Transforms a Psi node into CMov.
2338  *
2339  * @return The transformed node.
2340  */
2341 static ir_node *gen_Psi(ir_node *node)
2342 {
2343         dbg_info *dbgi        = get_irn_dbg_info(node);
2344         ir_node  *block       = get_nodes_block(node);
2345         ir_node  *new_block   = be_transform_node(block);
2346         ir_node  *psi_true    = get_Psi_val(node, 0);
2347         ir_node  *psi_default = get_Psi_default(node);
2348         ir_node  *cond        = get_Psi_cond(node, 0);
2349         ir_node  *flags       = NULL;
2350         ir_node  *res;
2351         ir_mode  *cmp_mode;
2352         pn_Cmp    pnc;
2353
2354         assert(get_Psi_n_conds(node) == 1);
2355         assert(get_irn_mode(cond) == mode_b);
2356         assert(mode_needs_gp_reg(get_irn_mode(node)));
2357
2358         flags = get_flags_node(cond, &pnc);
2359
2360         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2361                 res = create_set_32bit(dbgi, new_block, flags, pnc, node);
2362         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2363                 pnc = get_negated_pnc(pnc, cmp_mode);
2364                 res = create_set_32bit(dbgi, new_block, flags, pnc, node);
2365         } else {
2366                 res = create_CMov(node, flags, pnc);
2367         }
2368         return res;
2369 }
2370
2371
2372 /**
2373  * Create a conversion from x87 state register to general purpose.
2374  */
2375 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2376         ir_node         *block      = be_transform_node(get_nodes_block(node));
2377         ir_node         *op         = get_Conv_op(node);
2378         ir_node         *new_op     = be_transform_node(op);
2379         ia32_code_gen_t *cg         = env_cg;
2380         ir_graph        *irg        = current_ir_graph;
2381         dbg_info        *dbgi       = get_irn_dbg_info(node);
2382         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2383         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2384         ir_mode         *mode       = get_irn_mode(node);
2385         ir_node         *fist, *load;
2386
2387         /* do a fist */
2388         fist = new_rd_ia32_vfist(dbgi, irg, block, get_irg_frame(irg), noreg,
2389                                  new_NoMem(), new_op, trunc_mode);
2390
2391         set_irn_pinned(fist, op_pin_state_floats);
2392         set_ia32_use_frame(fist);
2393         set_ia32_op_type(fist, ia32_AddrModeD);
2394
2395         assert(get_mode_size_bits(mode) <= 32);
2396         /* exception we can only store signed 32 bit integers, so for unsigned
2397            we store a 64bit (signed) integer and load the lower bits */
2398         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2399                 set_ia32_ls_mode(fist, mode_Ls);
2400         } else {
2401                 set_ia32_ls_mode(fist, mode_Is);
2402         }
2403         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2404
2405         /* do a Load */
2406         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2407
2408         set_irn_pinned(load, op_pin_state_floats);
2409         set_ia32_use_frame(load);
2410         set_ia32_op_type(load, ia32_AddrModeS);
2411         set_ia32_ls_mode(load, mode_Is);
2412         if(get_ia32_ls_mode(fist) == mode_Ls) {
2413                 ia32_attr_t *attr = get_ia32_attr(load);
2414                 attr->data.need_64bit_stackent = 1;
2415         } else {
2416                 ia32_attr_t *attr = get_ia32_attr(load);
2417                 attr->data.need_32bit_stackent = 1;
2418         }
2419         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2420
2421         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2422 }
2423
2424 /**
2425  * Creates a x87 strict Conv by placing a Sore and a Load
2426  */
2427 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
2428 {
2429         ir_node  *block    = get_nodes_block(node);
2430         ir_graph *irg      = current_ir_graph;
2431         dbg_info *dbgi     = get_irn_dbg_info(node);
2432         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2433         ir_node  *nomem    = new_NoMem();
2434         ir_node  *frame    = get_irg_frame(irg);
2435         ir_node  *store, *load;
2436         ir_node  *res;
2437
2438         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
2439                                  tgt_mode);
2440         set_ia32_use_frame(store);
2441         set_ia32_op_type(store, ia32_AddrModeD);
2442         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2443
2444         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2445                                 tgt_mode);
2446         set_ia32_use_frame(load);
2447         set_ia32_op_type(load, ia32_AddrModeS);
2448         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2449
2450         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2451         return res;
2452 }
2453
2454 /**
2455  * Create a conversion from general purpose to x87 register
2456  */
2457 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2458         ir_node   *block  = be_transform_node(get_nodes_block(node));
2459         ir_node   *op     = get_Conv_op(node);
2460         ir_node   *new_op = be_transform_node(op);
2461         ir_graph  *irg    = current_ir_graph;
2462         dbg_info  *dbgi   = get_irn_dbg_info(node);
2463         ir_node   *noreg  = ia32_new_NoReg_gp(env_cg);
2464         ir_node   *nomem  = new_NoMem();
2465         ir_mode   *mode   = get_irn_mode(op);
2466         ir_mode   *store_mode;
2467         ir_node   *fild, *store;
2468         ir_node   *res;
2469         int        src_bits;
2470
2471         /* first convert to 32 bit signed if necessary */
2472         src_bits = get_mode_size_bits(src_mode);
2473         if (src_bits == 8) {
2474                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
2475                                                   new_op, src_mode);
2476                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2477                 mode = mode_Is;
2478         } else if (src_bits < 32) {
2479                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
2480                                               new_op, src_mode);
2481                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2482                 mode = mode_Is;
2483         }
2484
2485         assert(get_mode_size_bits(mode) == 32);
2486
2487         /* do a store */
2488         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
2489                                   new_op);
2490
2491         set_ia32_use_frame(store);
2492         set_ia32_op_type(store, ia32_AddrModeD);
2493         set_ia32_ls_mode(store, mode_Iu);
2494
2495         /* exception for 32bit unsigned, do a 64bit spill+load */
2496         if(!mode_is_signed(mode)) {
2497                 ir_node *in[2];
2498                 /* store a zero */
2499                 ir_node *zero_const = create_Immediate_from_int(0);
2500
2501                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
2502                                                         get_irg_frame(irg), noreg, nomem,
2503                                                         zero_const);
2504
2505                 set_ia32_use_frame(zero_store);
2506                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2507                 add_ia32_am_offs_int(zero_store, 4);
2508                 set_ia32_ls_mode(zero_store, mode_Iu);
2509
2510                 in[0] = zero_store;
2511                 in[1] = store;
2512
2513                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2514                 store_mode = mode_Ls;
2515         } else {
2516                 store_mode = mode_Is;
2517         }
2518
2519         /* do a fild */
2520         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2521
2522         set_ia32_use_frame(fild);
2523         set_ia32_op_type(fild, ia32_AddrModeS);
2524         set_ia32_ls_mode(fild, store_mode);
2525
2526         res = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2527
2528         return res;
2529 }
2530
2531 /**
2532  * Crete a conversion from one integer mode into another one
2533  */
2534 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2535                                 dbg_info *dbgi, ir_node *block, ir_node *op,
2536                                 ir_node *node)
2537 {
2538         ir_graph *irg       = current_ir_graph;
2539         int       src_bits  = get_mode_size_bits(src_mode);
2540         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2541         ir_node  *new_block = be_transform_node(block);
2542         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2543         ir_node  *new_op;
2544         ir_node  *res;
2545         ir_mode  *smaller_mode;
2546         int       smaller_bits;
2547         ia32_address_mode_t  am;
2548         ia32_address_t      *addr = &am.addr;
2549
2550         if (src_bits < tgt_bits) {
2551                 smaller_mode = src_mode;
2552                 smaller_bits = src_bits;
2553         } else {
2554                 smaller_mode = tgt_mode;
2555                 smaller_bits = tgt_bits;
2556         }
2557
2558         memset(&am, 0, sizeof(am));
2559         if(use_source_address_mode(block, op, NULL)) {
2560                 build_address(&am, op);
2561                 new_op     = noreg;
2562                 am.op_type = ia32_AddrModeS;
2563         } else {
2564                 new_op = be_transform_node(op);
2565                 am.op_type = ia32_Normal;
2566         }
2567         if(addr->base == NULL)
2568                 addr->base = noreg;
2569         if(addr->index == NULL)
2570                 addr->index = noreg;
2571         if(addr->mem == NULL)
2572                 addr->mem = new_NoMem();
2573
2574         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2575         if (smaller_bits == 8) {
2576                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
2577                                                addr->index, addr->mem, new_op,
2578                                                smaller_mode);
2579         } else {
2580                 res = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
2581                                            addr->index, addr->mem, new_op,
2582                                            smaller_mode);
2583         }
2584
2585         set_am_attributes(res, &am);
2586         set_ia32_ls_mode(res, smaller_mode);
2587         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2588         res = fix_mem_proj(res, &am);
2589
2590         return res;
2591 }
2592
2593 /**
2594  * Transforms a Conv node.
2595  *
2596  * @return The created ia32 Conv node
2597  */
2598 static ir_node *gen_Conv(ir_node *node) {
2599         ir_node  *block     = get_nodes_block(node);
2600         ir_node  *new_block = be_transform_node(block);
2601         ir_node  *op        = get_Conv_op(node);
2602         ir_node  *new_op    = NULL;
2603         ir_graph *irg       = current_ir_graph;
2604         dbg_info *dbgi      = get_irn_dbg_info(node);
2605         ir_mode  *src_mode  = get_irn_mode(op);
2606         ir_mode  *tgt_mode  = get_irn_mode(node);
2607         int       src_bits  = get_mode_size_bits(src_mode);
2608         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2609         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2610         ir_node  *nomem     = new_rd_NoMem(irg);
2611         ir_node  *res       = NULL;
2612
2613         if (src_mode == mode_b) {
2614                 assert(mode_is_int(tgt_mode));
2615                 /* nothing to do, we already model bools as 0/1 ints */
2616                 return be_transform_node(op);
2617         }
2618
2619         if (src_mode == tgt_mode) {
2620                 if (get_Conv_strict(node)) {
2621                         if (USE_SSE2(env_cg)) {
2622                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2623                                 return be_transform_node(op);
2624                         }
2625                 } else {
2626                         /* this should be optimized already, but who knows... */
2627                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2628                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2629                         return be_transform_node(op);
2630                 }
2631         }
2632
2633         if (mode_is_float(src_mode)) {
2634                 new_op = be_transform_node(op);
2635                 /* we convert from float ... */
2636                 if (mode_is_float(tgt_mode)) {
2637                         if(src_mode == mode_E && tgt_mode == mode_D
2638                                         && !get_Conv_strict(node)) {
2639                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2640                                 return new_op;
2641                         }
2642
2643                         /* ... to float */
2644                         if (USE_SSE2(env_cg)) {
2645                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2646                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
2647                                                              nomem, new_op);
2648                                 set_ia32_ls_mode(res, tgt_mode);
2649                         } else {
2650                                 if(get_Conv_strict(node)) {
2651                                         res = gen_x87_strict_conv(tgt_mode, new_op);
2652                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2653                                         return res;
2654                                 }
2655                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2656                                 return new_op;
2657                         }
2658                 } else {
2659                         /* ... to int */
2660                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2661                         if (USE_SSE2(env_cg)) {
2662                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
2663                                                             nomem, new_op);
2664                                 set_ia32_ls_mode(res, src_mode);
2665                         } else {
2666                                 return gen_x87_fp_to_gp(node);
2667                         }
2668                 }
2669         } else {
2670                 /* we convert from int ... */
2671                 if (mode_is_float(tgt_mode)) {
2672                         /* ... to float */
2673                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2674                         if (USE_SSE2(env_cg)) {
2675                                 new_op = be_transform_node(op);
2676                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
2677                                                             nomem, new_op);
2678                                 set_ia32_ls_mode(res, tgt_mode);
2679                         } else {
2680                                 res = gen_x87_gp_to_fp(node, src_mode);
2681                                 if(get_Conv_strict(node)) {
2682                                         res = gen_x87_strict_conv(tgt_mode, res);
2683                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
2684                                                            ia32_get_old_node_name(env_cg, node));
2685                                 }
2686                                 return res;
2687                         }
2688                 } else if(tgt_mode == mode_b) {
2689                         /* mode_b lowering already took care that we only have 0/1 values */
2690                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2691                             src_mode, tgt_mode));
2692                         return be_transform_node(op);
2693                 } else {
2694                         /* to int */
2695                         if (src_bits == tgt_bits) {
2696                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2697                                     src_mode, tgt_mode));
2698                                 return be_transform_node(op);
2699                         }
2700
2701                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
2702                         return res;
2703                 }
2704         }
2705
2706         return res;
2707 }
2708
2709 static int check_immediate_constraint(long val, char immediate_constraint_type)
2710 {
2711         switch (immediate_constraint_type) {
2712         case 0:
2713                 return 1;
2714         case 'I':
2715                 return val >= 0 && val <= 32;
2716         case 'J':
2717                 return val >= 0 && val <= 63;
2718         case 'K':
2719                 return val >= -128 && val <= 127;
2720         case 'L':
2721                 return val == 0xff || val == 0xffff;
2722         case 'M':
2723                 return val >= 0 && val <= 3;
2724         case 'N':
2725                 return val >= 0 && val <= 255;
2726         case 'O':
2727                 return val >= 0 && val <= 127;
2728         default:
2729                 break;
2730         }
2731         panic("Invalid immediate constraint found");
2732         return 0;
2733 }
2734
2735 static ir_node *try_create_Immediate(ir_node *node,
2736                                      char immediate_constraint_type)
2737 {
2738         int          minus         = 0;
2739         tarval      *offset        = NULL;
2740         int          offset_sign   = 0;
2741         long         val = 0;
2742         ir_entity   *symconst_ent  = NULL;
2743         int          symconst_sign = 0;
2744         ir_mode     *mode;
2745         ir_node     *cnst          = NULL;
2746         ir_node     *symconst      = NULL;
2747         ir_node     *res;
2748         ir_graph    *irg;
2749         dbg_info    *dbgi;
2750         ir_node     *block;
2751
2752         mode = get_irn_mode(node);
2753         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2754                 return NULL;
2755         }
2756
2757         if(is_Minus(node)) {
2758                 minus = 1;
2759                 node  = get_Minus_op(node);
2760         }
2761
2762         if(is_Const(node)) {
2763                 cnst        = node;
2764                 symconst    = NULL;
2765                 offset_sign = minus;
2766         } else if(is_SymConst(node)) {
2767                 cnst          = NULL;
2768                 symconst      = node;
2769                 symconst_sign = minus;
2770         } else if(is_Add(node)) {
2771                 ir_node *left  = get_Add_left(node);
2772                 ir_node *right = get_Add_right(node);
2773                 if(is_Const(left) && is_SymConst(right)) {
2774                         cnst          = left;
2775                         symconst      = right;
2776                         symconst_sign = minus;
2777                         offset_sign   = minus;
2778                 } else if(is_SymConst(left) && is_Const(right)) {
2779                         cnst          = right;
2780                         symconst      = left;
2781                         symconst_sign = minus;
2782                         offset_sign   = minus;
2783                 }
2784         } else if(is_Sub(node)) {
2785                 ir_node *left  = get_Sub_left(node);
2786                 ir_node *right = get_Sub_right(node);
2787                 if(is_Const(left) && is_SymConst(right)) {
2788                         cnst          = left;
2789                         symconst      = right;
2790                         symconst_sign = !minus;
2791                         offset_sign   = minus;
2792                 } else if(is_SymConst(left) && is_Const(right)) {
2793                         cnst          = right;
2794                         symconst      = left;
2795                         symconst_sign = minus;
2796                         offset_sign   = !minus;
2797                 }
2798         } else {
2799                 return NULL;
2800         }
2801
2802         if(cnst != NULL) {
2803                 offset = get_Const_tarval(cnst);
2804                 if(tarval_is_long(offset)) {
2805                         val = get_tarval_long(offset);
2806                 } else {
2807                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2808                                    "long?\n", cnst);
2809                         return NULL;
2810                 }
2811
2812                 if(!check_immediate_constraint(val, immediate_constraint_type))
2813                         return NULL;
2814         }
2815         if(symconst != NULL) {
2816                 if(immediate_constraint_type != 0) {
2817                         /* we need full 32bits for symconsts */
2818                         return NULL;
2819                 }
2820
2821                 /* unfortunately the assembler/linker doesn't support -symconst */
2822                 if(symconst_sign)
2823                         return NULL;
2824
2825                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2826                         return NULL;
2827                 symconst_ent = get_SymConst_entity(symconst);
2828         }
2829         if(cnst == NULL && symconst == NULL)
2830                 return NULL;
2831
2832         if(offset_sign && offset != NULL) {
2833                 offset = tarval_neg(offset);
2834         }
2835
2836         irg   = current_ir_graph;
2837         dbgi  = get_irn_dbg_info(node);
2838         block = get_irg_start_block(irg);
2839         res   = new_rd_ia32_Immediate(dbgi, irg, block, symconst_ent,
2840                                       symconst_sign, val);
2841         arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2842
2843         return res;
2844 }
2845
2846 static ir_node *create_immediate_or_transform(ir_node *node,
2847                                               char immediate_constraint_type)
2848 {
2849         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2850         if (new_node == NULL) {
2851                 new_node = be_transform_node(node);
2852         }
2853         return new_node;
2854 }
2855
2856 typedef struct constraint_t constraint_t;
2857 struct constraint_t {
2858         int                         is_in;
2859         int                         n_outs;
2860         const arch_register_req_t **out_reqs;
2861
2862         const arch_register_req_t  *req;
2863         unsigned                    immediate_possible;
2864         char                        immediate_type;
2865 };
2866
2867 void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
2868 {
2869         int                          immediate_possible = 0;
2870         char                         immediate_type     = 0;
2871         unsigned                     limited            = 0;
2872         const arch_register_class_t *cls                = NULL;
2873         ir_graph                    *irg = current_ir_graph;
2874         struct obstack              *obst = get_irg_obstack(irg);
2875         arch_register_req_t         *req;
2876         unsigned                    *limited_ptr;
2877         int                          p;
2878         int                          same_as = -1;
2879
2880         /* TODO: replace all the asserts with nice error messages */
2881
2882         printf("Constraint: %s\n", c);
2883
2884         while(*c != 0) {
2885                 switch(*c) {
2886                 case ' ':
2887                 case '\t':
2888                 case '\n':
2889                         break;
2890
2891                 case 'a':
2892                         assert(cls == NULL ||
2893                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2894                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2895                         limited |= 1 << REG_EAX;
2896                         break;
2897                 case 'b':
2898                         assert(cls == NULL ||
2899                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2900                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2901                         limited |= 1 << REG_EBX;
2902                         break;
2903                 case 'c':
2904                         assert(cls == NULL ||
2905                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2906                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2907                         limited |= 1 << REG_ECX;
2908                         break;
2909                 case 'd':
2910                         assert(cls == NULL ||
2911                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2912                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2913                         limited |= 1 << REG_EDX;
2914                         break;
2915                 case 'D':
2916                         assert(cls == NULL ||
2917                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2918                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2919                         limited |= 1 << REG_EDI;
2920                         break;
2921                 case 'S':
2922                         assert(cls == NULL ||
2923                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2924                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2925                         limited |= 1 << REG_ESI;
2926                         break;
2927                 case 'Q':
2928                 case 'q': /* q means lower part of the regs only, this makes no
2929                                    * difference to Q for us (we only assigne whole registers) */
2930                         assert(cls == NULL ||
2931                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2932                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2933                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2934                                    1 << REG_EDX;
2935                         break;
2936                 case 'A':
2937                         assert(cls == NULL ||
2938                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2939                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2940                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2941                         break;
2942                 case 'l':
2943                         assert(cls == NULL ||
2944                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2945                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2946                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2947                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2948                                    1 << REG_EBP;
2949                         break;
2950
2951                 case 'R':
2952                 case 'r':
2953                 case 'p':
2954                         assert(cls == NULL);
2955                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2956                         break;
2957
2958                 case 'f':
2959                 case 't':
2960                 case 'u':
2961                         /* TODO: mark values so the x87 simulator knows about t and u */
2962                         assert(cls == NULL);
2963                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2964                         break;
2965
2966                 case 'Y':
2967                 case 'x':
2968                         assert(cls == NULL);
2969                         /* TODO: check that sse2 is supported */
2970                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2971                         break;
2972
2973                 case 'I':
2974                 case 'J':
2975                 case 'K':
2976                 case 'L':
2977                 case 'M':
2978                 case 'N':
2979                 case 'O':
2980                         assert(!immediate_possible);
2981                         immediate_possible = 1;
2982                         immediate_type     = *c;
2983                         break;
2984                 case 'n':
2985                 case 'i':
2986                         assert(!immediate_possible);
2987                         immediate_possible = 1;
2988                         break;
2989
2990                 case 'g':
2991                         assert(!immediate_possible && cls == NULL);
2992                         immediate_possible = 1;
2993                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2994                         break;
2995
2996                 case '0':
2997                 case '1':
2998                 case '2':
2999                 case '3':
3000                 case '4':
3001                 case '5':
3002                 case '6':
3003                 case '7':
3004                 case '8':
3005                 case '9':
3006                         assert(constraint->is_in && "can only specify same constraint "
3007                                "on input");
3008
3009                         sscanf(c, "%d%n", &same_as, &p);
3010                         if(same_as >= 0) {
3011                                 c += p;
3012                                 continue;
3013                         }
3014                         break;
3015
3016                 case 'E': /* no float consts yet */
3017                 case 'F': /* no float consts yet */
3018                 case 's': /* makes no sense on x86 */
3019                 case 'X': /* we can't support that in firm */
3020                 case 'm':
3021                 case 'o':
3022                 case 'V':
3023                 case '<': /* no autodecrement on x86 */
3024                 case '>': /* no autoincrement on x86 */
3025                 case 'C': /* sse constant not supported yet */
3026                 case 'G': /* 80387 constant not supported yet */
3027                 case 'y': /* we don't support mmx registers yet */
3028                 case 'Z': /* not available in 32 bit mode */
3029                 case 'e': /* not available in 32 bit mode */
3030                         assert(0 && "asm constraint not supported");
3031                         break;
3032                 default:
3033                         assert(0 && "unknown asm constraint found");
3034                         break;
3035                 }
3036                 ++c;
3037         }
3038
3039         if(same_as >= 0) {
3040                 const arch_register_req_t *other_constr;
3041
3042                 assert(cls == NULL && "same as and register constraint not supported");
3043                 assert(!immediate_possible && "same as and immediate constraint not "
3044                        "supported");
3045                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3046                        "same_as constraint");
3047
3048                 other_constr         = constraint->out_reqs[same_as];
3049
3050                 req                  = obstack_alloc(obst, sizeof(req[0]));
3051                 req->cls             = other_constr->cls;
3052                 req->type            = arch_register_req_type_should_be_same;
3053                 req->limited         = NULL;
3054                 req->other_same      = pos;
3055                 req->other_different = -1;
3056
3057                 /* switch constraints. This is because in firm we have same_as
3058                  * constraints on the output constraints while in the gcc asm syntax
3059                  * they are specified on the input constraints */
3060                 constraint->req               = other_constr;
3061                 constraint->out_reqs[same_as] = req;
3062                 constraint->immediate_possible = 0;
3063                 return;
3064         }
3065
3066         if(immediate_possible && cls == NULL) {
3067                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3068         }
3069         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3070         assert(cls != NULL);
3071
3072         if(immediate_possible) {
3073                 assert(constraint->is_in
3074                        && "imeediates make no sense for output constraints");
3075         }
3076         /* todo: check types (no float input on 'r' constrained in and such... */
3077
3078         if(limited != 0) {
3079                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3080                 limited_ptr  = (unsigned*) (req+1);
3081         } else {
3082                 req = obstack_alloc(obst, sizeof(req[0]));
3083         }
3084         memset(req, 0, sizeof(req[0]));
3085
3086         if(limited != 0) {
3087                 req->type    = arch_register_req_type_limited;
3088                 *limited_ptr = limited;
3089                 req->limited = limited_ptr;
3090         } else {
3091                 req->type    = arch_register_req_type_normal;
3092         }
3093         req->cls = cls;
3094
3095         constraint->req                = req;
3096         constraint->immediate_possible = immediate_possible;
3097         constraint->immediate_type     = immediate_type;
3098 }
3099
3100 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3101                           const char *c)
3102 {
3103         (void) node;
3104         (void) pos;
3105         (void) constraint;
3106         (void) c;
3107         panic("Clobbers not supported yet");
3108 }
3109
3110 /**
3111  * generates code for a ASM node
3112  */
3113 static ir_node *gen_ASM(ir_node *node)
3114 {
3115         int                   i, arity;
3116         ir_graph             *irg   = current_ir_graph;
3117         ir_node              *block = be_transform_node(get_nodes_block(node));
3118         dbg_info             *dbgi  = get_irn_dbg_info(node);
3119         ir_node             **in;
3120         ir_node              *res;
3121         int                   out_arity;
3122         int                   n_outs;
3123         int                   n_clobbers;
3124         void                 *generic_attr;
3125         ia32_asm_attr_t      *attr;
3126         const arch_register_req_t **out_reqs;
3127         const arch_register_req_t **in_reqs;
3128         struct obstack       *obst;
3129         constraint_t          parsed_constraint;
3130
3131         /* transform inputs */
3132         arity = get_irn_arity(node);
3133         in    = alloca(arity * sizeof(in[0]));
3134         memset(in, 0, arity * sizeof(in[0]));
3135
3136         n_outs     = get_ASM_n_output_constraints(node);
3137         n_clobbers = get_ASM_n_clobbers(node);
3138         out_arity  = n_outs + n_clobbers;
3139
3140         /* construct register constraints */
3141         obst     = get_irg_obstack(irg);
3142         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
3143         parsed_constraint.out_reqs = out_reqs;
3144         parsed_constraint.n_outs   = n_outs;
3145         parsed_constraint.is_in    = 0;
3146         for(i = 0; i < out_arity; ++i) {
3147                 const char   *c;
3148
3149                 if(i < n_outs) {
3150                         const ir_asm_constraint *constraint;
3151                         constraint = & get_ASM_output_constraints(node) [i];
3152                         c = get_id_str(constraint->constraint);
3153                         parse_asm_constraint(i, &parsed_constraint, c);
3154                 } else {
3155                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
3156                         c = get_id_str(glob_id);
3157                         parse_clobber(node, i, &parsed_constraint, c);
3158                 }
3159                 out_reqs[i] = parsed_constraint.req;
3160         }
3161
3162         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
3163         parsed_constraint.is_in = 1;
3164         for(i = 0; i < arity; ++i) {
3165                 const ir_asm_constraint   *constraint;
3166                 ident                     *constr_id;
3167                 const char                *c;
3168
3169                 constraint = & get_ASM_input_constraints(node) [i];
3170                 constr_id  = constraint->constraint;
3171                 c          = get_id_str(constr_id);
3172                 parse_asm_constraint(i, &parsed_constraint, c);
3173                 in_reqs[i] = parsed_constraint.req;
3174
3175                 if(parsed_constraint.immediate_possible) {
3176                         ir_node *pred      = get_irn_n(node, i);
3177                         char     imm_type  = parsed_constraint.immediate_type;
3178                         ir_node *immediate = try_create_Immediate(pred, imm_type);
3179
3180                         if(immediate != NULL) {
3181                                 in[i] = immediate;
3182                         }
3183                 }
3184         }
3185
3186         /* transform inputs */
3187         for(i = 0; i < arity; ++i) {
3188                 ir_node *pred;
3189                 ir_node *transformed;
3190
3191                 if(in[i] != NULL)
3192                         continue;
3193
3194                 pred        = get_irn_n(node, i);
3195                 transformed = be_transform_node(pred);
3196                 in[i]       = transformed;
3197         }
3198
3199         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
3200
3201         generic_attr   = get_irn_generic_attr(res);
3202         attr           = CAST_IA32_ATTR(ia32_asm_attr_t, generic_attr);
3203         attr->asm_text = get_ASM_text(node);
3204         set_ia32_out_req_all(res, out_reqs);
3205         set_ia32_in_req_all(res, in_reqs);
3206
3207         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3208
3209         return res;
3210 }
3211
3212 /********************************************
3213  *  _                          _
3214  * | |                        | |
3215  * | |__   ___ _ __   ___   __| | ___  ___
3216  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
3217  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
3218  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
3219  *
3220  ********************************************/
3221
3222 /**
3223  * Transforms a FrameAddr into an ia32 Add.
3224  */
3225 static ir_node *gen_be_FrameAddr(ir_node *node) {
3226         ir_node  *block  = be_transform_node(get_nodes_block(node));
3227         ir_node  *op     = be_get_FrameAddr_frame(node);
3228         ir_node  *new_op = be_transform_node(op);
3229         ir_graph *irg    = current_ir_graph;
3230         dbg_info *dbgi   = get_irn_dbg_info(node);
3231         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3232         ir_node  *res;
3233
3234         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3235         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
3236         set_ia32_use_frame(res);
3237
3238         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3239
3240         return res;
3241 }
3242
3243 /**
3244  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3245  */
3246 static ir_node *gen_be_Return(ir_node *node) {
3247         ir_graph  *irg     = current_ir_graph;
3248         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3249         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3250         ir_entity *ent     = get_irg_entity(irg);
3251         ir_type   *tp      = get_entity_type(ent);
3252         dbg_info  *dbgi;
3253         ir_node   *block;
3254         ir_type   *res_type;
3255         ir_mode   *mode;
3256         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3257         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3258         ir_node   *noreg;
3259         ir_node   **in;
3260         int       pn_ret_val, pn_ret_mem, arity, i;
3261
3262         assert(ret_val != NULL);
3263         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3264                 return be_duplicate_node(node);
3265         }
3266
3267         res_type = get_method_res_type(tp, 0);
3268
3269         if (! is_Primitive_type(res_type)) {
3270                 return be_duplicate_node(node);
3271         }
3272
3273         mode = get_type_mode(res_type);
3274         if (! mode_is_float(mode)) {
3275                 return be_duplicate_node(node);
3276         }
3277
3278         assert(get_method_n_ress(tp) == 1);
3279
3280         pn_ret_val = get_Proj_proj(ret_val);
3281         pn_ret_mem = get_Proj_proj(ret_mem);
3282
3283         /* get the Barrier */
3284         barrier = get_Proj_pred(ret_val);
3285
3286         /* get result input of the Barrier */
3287         ret_val     = get_irn_n(barrier, pn_ret_val);
3288         new_ret_val = be_transform_node(ret_val);
3289
3290         /* get memory input of the Barrier */
3291         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3292         new_ret_mem = be_transform_node(ret_mem);
3293
3294         frame = get_irg_frame(irg);
3295
3296         dbgi  = get_irn_dbg_info(barrier);
3297         block = be_transform_node(get_nodes_block(barrier));
3298
3299         noreg = ia32_new_NoReg_gp(env_cg);
3300
3301         /* store xmm0 onto stack */
3302         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3303                                              new_ret_mem, new_ret_val);
3304         set_ia32_ls_mode(sse_store, mode);
3305         set_ia32_op_type(sse_store, ia32_AddrModeD);
3306         set_ia32_use_frame(sse_store);
3307
3308         /* load into x87 register */
3309         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3310         set_ia32_op_type(fld, ia32_AddrModeS);
3311         set_ia32_use_frame(fld);
3312
3313         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3314         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3315
3316         /* create a new barrier */
3317         arity = get_irn_arity(barrier);
3318         in = alloca(arity * sizeof(in[0]));
3319         for (i = 0; i < arity; ++i) {
3320                 ir_node *new_in;
3321
3322                 if (i == pn_ret_val) {
3323                         new_in = fld;
3324                 } else if (i == pn_ret_mem) {
3325                         new_in = mproj;
3326                 } else {
3327                         ir_node *in = get_irn_n(barrier, i);
3328                         new_in = be_transform_node(in);
3329                 }
3330                 in[i] = new_in;
3331         }
3332
3333         new_barrier = new_ir_node(dbgi, irg, block,
3334                                   get_irn_op(barrier), get_irn_mode(barrier),
3335                                   arity, in);
3336         copy_node_attr(barrier, new_barrier);
3337         be_duplicate_deps(barrier, new_barrier);
3338         be_set_transformed_node(barrier, new_barrier);
3339         mark_irn_visited(barrier);
3340
3341         /* transform normally */
3342         return be_duplicate_node(node);
3343 }
3344
3345 /**
3346  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3347  */
3348 static ir_node *gen_be_AddSP(ir_node *node) {
3349         ir_node  *block  = be_transform_node(get_nodes_block(node));
3350         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3351         ir_node  *new_sz;
3352         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3353         ir_node  *new_sp = be_transform_node(sp);
3354         ir_graph *irg    = current_ir_graph;
3355         dbg_info *dbgi   = get_irn_dbg_info(node);
3356         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3357         ir_node  *nomem  = new_NoMem();
3358         ir_node  *new_op;
3359
3360         new_sz = create_immediate_or_transform(sz, 0);
3361
3362         /* ia32 stack grows in reverse direction, make a SubSP */
3363         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, nomem, new_sp,
3364                                    new_sz);
3365         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3366
3367         return new_op;
3368 }
3369
3370 /**
3371  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3372  */
3373 static ir_node *gen_be_SubSP(ir_node *node) {
3374         ir_node  *block  = be_transform_node(get_nodes_block(node));
3375         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3376         ir_node  *new_sz;
3377         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3378         ir_node  *new_sp = be_transform_node(sp);
3379         ir_graph *irg    = current_ir_graph;
3380         dbg_info *dbgi   = get_irn_dbg_info(node);
3381         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3382         ir_node  *nomem  = new_NoMem();
3383         ir_node  *new_op;
3384
3385         new_sz = create_immediate_or_transform(sz, 0);
3386
3387         /* ia32 stack grows in reverse direction, make an AddSP */
3388         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, nomem, new_sp,
3389                                    new_sz);
3390         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3391
3392         return new_op;
3393 }
3394
3395 /**
3396  * This function just sets the register for the Unknown node
3397  * as this is not done during register allocation because Unknown
3398  * is an "ignore" node.
3399  */
3400 static ir_node *gen_Unknown(ir_node *node) {
3401         ir_mode *mode = get_irn_mode(node);
3402
3403         if (mode_is_float(mode)) {
3404                 if (USE_SSE2(env_cg)) {
3405                         return ia32_new_Unknown_xmm(env_cg);
3406                 } else {
3407                         /* Unknown nodes are buggy in x87 sim, use zero for now... */
3408                         ir_graph *irg   = current_ir_graph;
3409                         dbg_info *dbgi  = get_irn_dbg_info(node);
3410                         ir_node  *block = get_irg_start_block(irg);
3411                         return new_rd_ia32_vfldz(dbgi, irg, block);
3412                 }
3413         } else if (mode_needs_gp_reg(mode)) {
3414                 return ia32_new_Unknown_gp(env_cg);
3415         } else {
3416                 assert(0 && "unsupported Unknown-Mode");
3417         }
3418
3419         return NULL;
3420 }
3421
3422 /**
3423  * Change some phi modes
3424  */
3425 static ir_node *gen_Phi(ir_node *node) {
3426         ir_node  *block = be_transform_node(get_nodes_block(node));
3427         ir_graph *irg   = current_ir_graph;
3428         dbg_info *dbgi  = get_irn_dbg_info(node);
3429         ir_mode  *mode  = get_irn_mode(node);
3430         ir_node  *phi;
3431
3432         if(mode_needs_gp_reg(mode)) {
3433                 /* we shouldn't have any 64bit stuff around anymore */
3434                 assert(get_mode_size_bits(mode) <= 32);
3435                 /* all integer operations are on 32bit registers now */
3436                 mode = mode_Iu;
3437         } else if(mode_is_float(mode)) {
3438                 if (USE_SSE2(env_cg)) {
3439                         mode = mode_xmm;
3440                 } else {
3441                         mode = mode_vfp;
3442                 }
3443         }
3444
3445         /* phi nodes allow loops, so we use the old arguments for now
3446          * and fix this later */
3447         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3448                           get_irn_in(node) + 1);
3449         copy_node_attr(node, phi);
3450         be_duplicate_deps(node, phi);
3451
3452         be_set_transformed_node(node, phi);
3453         be_enqueue_preds(node);
3454
3455         return phi;
3456 }
3457
3458 /**
3459  * Transform IJmp
3460  */
3461 static ir_node *gen_IJmp(ir_node *node) {
3462         /* TODO: support AM */
3463         return gen_unop(node, get_IJmp_target(node), new_rd_ia32_IJmp);
3464 }
3465
3466
3467 /**********************************************************************
3468  *  _                                _                   _
3469  * | |                              | |                 | |
3470  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3471  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3472  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3473  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3474  *
3475  **********************************************************************/
3476
3477 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3478
3479 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3480                                      ir_node *mem);
3481
3482 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3483                                       ir_node *val, ir_node *mem);
3484
3485 /**
3486  * Transforms a lowered Load into a "real" one.
3487  */
3488 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3489 {
3490         ir_node  *block   = be_transform_node(get_nodes_block(node));
3491         ir_node  *ptr     = get_irn_n(node, 0);
3492         ir_node  *new_ptr = be_transform_node(ptr);
3493         ir_node  *mem     = get_irn_n(node, 1);
3494         ir_node  *new_mem = be_transform_node(mem);
3495         ir_graph *irg     = current_ir_graph;
3496         dbg_info *dbgi    = get_irn_dbg_info(node);
3497         ir_mode  *mode    = get_ia32_ls_mode(node);
3498         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3499         ir_node  *new_op;
3500
3501         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3502
3503         set_ia32_op_type(new_op, ia32_AddrModeS);
3504         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
3505         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
3506         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3507         if (is_ia32_am_sc_sign(node))
3508                 set_ia32_am_sc_sign(new_op);
3509         set_ia32_ls_mode(new_op, mode);
3510         if (is_ia32_use_frame(node)) {
3511                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3512                 set_ia32_use_frame(new_op);
3513         }
3514
3515         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3516
3517         return new_op;
3518 }
3519
3520 /**
3521  * Transforms a lowered Store into a "real" one.
3522  */
3523 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3524 {
3525         ir_node  *block   = be_transform_node(get_nodes_block(node));
3526         ir_node  *ptr     = get_irn_n(node, 0);
3527         ir_node  *new_ptr = be_transform_node(ptr);
3528         ir_node  *val     = get_irn_n(node, 1);
3529         ir_node  *new_val = be_transform_node(val);
3530         ir_node  *mem     = get_irn_n(node, 2);
3531         ir_node  *new_mem = be_transform_node(mem);
3532         ir_graph *irg     = current_ir_graph;
3533         dbg_info *dbgi    = get_irn_dbg_info(node);
3534         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3535         ir_mode  *mode    = get_ia32_ls_mode(node);
3536         ir_node  *new_op;
3537         long     am_offs;
3538
3539         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3540
3541         am_offs = get_ia32_am_offs_int(node);
3542         add_ia32_am_offs_int(new_op, am_offs);
3543
3544         set_ia32_op_type(new_op, ia32_AddrModeD);
3545         set_ia32_ls_mode(new_op, mode);
3546         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3547         set_ia32_use_frame(new_op);
3548
3549         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3550
3551         return new_op;
3552 }
3553
3554
3555 /**
3556  * Transforms an ia32_l_XXX into a "real" XXX node
3557  *
3558  * @param node   The node to transform
3559  * @return the created ia32 XXX node
3560  */
3561 #define GEN_LOWERED_OP(op)                                                \
3562         static ir_node *gen_ia32_l_##op(ir_node *node) {                      \
3563                 return gen_binop(node, get_binop_left(node),                      \
3564                                  get_binop_right(node), new_rd_ia32_##op,0);      \
3565         }
3566
3567 #define GEN_LOWERED_x87_OP(op)                                                 \
3568         static ir_node *gen_ia32_l_##op(ir_node *node) {                           \
3569                 ir_node *new_op;                                                       \
3570                 new_op = gen_binop_x87_float(node, get_binop_left(node),               \
3571                                              get_binop_right(node), new_rd_ia32_##op); \
3572                 return new_op;                                                         \
3573         }
3574
3575 #define GEN_LOWERED_SHIFT_OP(l_op, op)                                         \
3576         static ir_node *gen_ia32_##l_op(ir_node *node) {                           \
3577                 return gen_shift_binop(node, get_irn_n(node, 0),                       \
3578                                        get_irn_n(node, 1), new_rd_ia32_##op);          \
3579         }
3580
3581 GEN_LOWERED_x87_OP(vfprem)
3582 GEN_LOWERED_x87_OP(vfmul)
3583 GEN_LOWERED_x87_OP(vfsub)
3584 GEN_LOWERED_SHIFT_OP(l_ShlDep, Shl)
3585 GEN_LOWERED_SHIFT_OP(l_ShrDep, Shr)
3586 GEN_LOWERED_SHIFT_OP(l_Sar,    Sar)
3587 GEN_LOWERED_SHIFT_OP(l_SarDep, Sar)
3588
3589 static ir_node *gen_ia32_l_Add(ir_node *node) {
3590         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3591         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3592         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add, 1);
3593
3594         if(is_Proj(lowered)) {
3595                 lowered = get_Proj_pred(lowered);
3596         } else {
3597                 assert(is_ia32_Add(lowered));
3598                 set_irn_mode(lowered, mode_T);
3599         }
3600
3601         return lowered;
3602 }
3603
3604 static ir_node *gen_ia32_l_Adc(ir_node *node) {
3605         ir_node  *src_block = get_nodes_block(node);
3606         ir_node  *block     = be_transform_node(src_block);
3607         ir_node  *op1       = get_irn_n(node, n_ia32_l_Adc_left);
3608         ir_node  *op2       = get_irn_n(node, n_ia32_l_Adc_right);
3609         ir_node  *flags     = get_irn_n(node, n_ia32_l_Adc_eflags);
3610         ir_node  *new_flags = be_transform_node(flags);
3611         ir_graph *irg       = current_ir_graph;
3612         dbg_info *dbgi      = get_irn_dbg_info(node);
3613         ir_node  *new_node;
3614         ia32_address_mode_t  am;
3615         ia32_address_t      *addr = &am.addr;
3616
3617         match_arguments(&am, src_block, op1, op2, match_commutative);
3618
3619         new_node = new_rd_ia32_Adc(dbgi, irg, block, addr->base, addr->index,
3620                                    addr->mem, am.new_op1, am.new_op2, new_flags);
3621         set_am_attributes(new_node, &am);
3622         /* we can't use source address mode anymore when using immediates */
3623         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3624                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3625         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3626
3627         new_node = fix_mem_proj(new_node, &am);
3628
3629         return new_node;
3630 }
3631
3632 /**
3633  * Transforms an ia32_l_Neg into a "real" ia32_Neg node
3634  *
3635  * @param node   The node to transform
3636  * @return the created ia32 Neg node
3637  */
3638 static ir_node *gen_ia32_l_Neg(ir_node *node) {
3639         return gen_unop(node, get_unop_op(node), new_rd_ia32_Neg);
3640 }
3641
3642 /**
3643  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
3644  *
3645  * @param node   The node to transform
3646  * @return the created ia32 vfild node
3647  */
3648 static ir_node *gen_ia32_l_vfild(ir_node *node) {
3649         return gen_lowered_Load(node, new_rd_ia32_vfild);
3650 }
3651
3652 /**
3653  * Transforms an ia32_l_Load into a "real" ia32_Load node
3654  *
3655  * @param node   The node to transform
3656  * @return the created ia32 Load node
3657  */
3658 static ir_node *gen_ia32_l_Load(ir_node *node) {
3659         return gen_lowered_Load(node, new_rd_ia32_Load);
3660 }
3661
3662 /**
3663  * Transforms an ia32_l_Store into a "real" ia32_Store node
3664  *
3665  * @param node   The node to transform
3666  * @return the created ia32 Store node
3667  */
3668 static ir_node *gen_ia32_l_Store(ir_node *node) {
3669         return gen_lowered_Store(node, new_rd_ia32_Store);
3670 }
3671
3672 /**
3673  * Transforms a l_vfist into a "real" vfist node.
3674  *
3675  * @param node   The node to transform
3676  * @return the created ia32 vfist node
3677  */
3678 static ir_node *gen_ia32_l_vfist(ir_node *node) {
3679         ir_node  *block      = be_transform_node(get_nodes_block(node));
3680         ir_node  *ptr        = get_irn_n(node, 0);
3681         ir_node  *new_ptr    = be_transform_node(ptr);
3682         ir_node  *val        = get_irn_n(node, 1);
3683         ir_node  *new_val    = be_transform_node(val);
3684         ir_node  *mem        = get_irn_n(node, 2);
3685         ir_node  *new_mem    = be_transform_node(mem);
3686         ir_graph *irg        = current_ir_graph;
3687         dbg_info *dbgi       = get_irn_dbg_info(node);
3688         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3689         ir_mode  *mode       = get_ia32_ls_mode(node);
3690         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
3691         ir_node  *new_op;
3692         long     am_offs;
3693
3694         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_mem,
3695                                    new_val, trunc_mode);
3696
3697         am_offs = get_ia32_am_offs_int(node);
3698         add_ia32_am_offs_int(new_op, am_offs);
3699
3700         set_ia32_op_type(new_op, ia32_AddrModeD);
3701         set_ia32_ls_mode(new_op, mode);
3702         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3703         set_ia32_use_frame(new_op);
3704
3705         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3706
3707         return new_op;
3708 }
3709
3710 /**
3711  * Transforms a l_vfdiv into a "real" vfdiv node.
3712  *
3713  * @param env   The transformation environment
3714  * @return the created ia32 vfdiv node
3715  */
3716 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3717         ir_node  *block     = be_transform_node(get_nodes_block(node));
3718         ir_node  *left      = get_binop_left(node);
3719         ir_node  *new_left  = be_transform_node(left);
3720         ir_node  *right     = get_binop_right(node);
3721         ir_node  *new_right = be_transform_node(right);
3722         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3723         ir_graph *irg       = current_ir_graph;
3724         dbg_info *dbgi      = get_irn_dbg_info(node);
3725         ir_node  *fpcw      = get_fpcw();
3726         ir_node  *vfdiv;
3727
3728         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_NoMem(),
3729                                   new_left, new_right, fpcw);
3730         clear_ia32_commutative(vfdiv);
3731
3732         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env_cg, node));
3733
3734         return vfdiv;
3735 }
3736
3737 /**
3738  * Transforms a l_MulS into a "real" MulS node.
3739  *
3740  * @param env   The transformation environment
3741  * @return the created ia32 Mul node
3742  */
3743 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3744         ir_node  *block     = be_transform_node(get_nodes_block(node));
3745         ir_node  *left      = get_binop_left(node);
3746         ir_node  *new_left  = be_transform_node(left);
3747         ir_node  *right     = get_binop_right(node);
3748         ir_node  *new_right = be_transform_node(right);
3749         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3750         ir_graph *irg       = current_ir_graph;
3751         dbg_info *dbgi      = get_irn_dbg_info(node);
3752
3753         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3754         /* and then skip the result Proj, because all needed Projs are already there. */
3755         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_NoMem(),
3756                                         new_left, new_right);
3757         clear_ia32_commutative(muls);
3758
3759         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3760
3761         return muls;
3762 }
3763
3764 /**
3765  * Transforms a l_IMulS into a "real" IMul1OPS node.
3766  *
3767  * @param env   The transformation environment
3768  * @return the created ia32 IMul1OP node
3769  */
3770 static ir_node *gen_ia32_l_IMul(ir_node *node) {
3771         ir_node  *block     = be_transform_node(get_nodes_block(node));
3772         ir_node  *left      = get_binop_left(node);
3773         ir_node  *new_left  = be_transform_node(left);
3774         ir_node  *right     = get_binop_right(node);
3775         ir_node  *new_right = be_transform_node(right);
3776         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
3777         ir_graph *irg       = current_ir_graph;
3778         dbg_info *dbgi      = get_irn_dbg_info(node);
3779
3780         /* l_IMul is already a mode_T node, so we create the IMul1OP in the normal way   */
3781         /* and then skip the result Proj, because all needed Projs are already there. */
3782         ir_node *muls = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg,
3783                                             new_NoMem(), new_left, new_right);
3784         clear_ia32_commutative(muls);
3785
3786         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env_cg, node));
3787
3788         return muls;
3789 }
3790
3791 static ir_node *gen_ia32_Add64Bit(ir_node *node)
3792 {
3793         ir_node  *a_l    = be_transform_node(get_irn_n(node, 0));
3794         ir_node  *a_h    = be_transform_node(get_irn_n(node, 1));
3795         ir_node  *b_l    = create_immediate_or_transform(get_irn_n(node, 2), 0);
3796         ir_node  *b_h    = create_immediate_or_transform(get_irn_n(node, 3), 0);
3797         ir_node  *block  = be_transform_node(get_nodes_block(node));
3798         dbg_info *dbgi   = get_irn_dbg_info(node);
3799         ir_graph *irg    = current_ir_graph;
3800         ir_node  *new_op = new_rd_ia32_Add64Bit(dbgi, irg, block, a_l, a_h, b_l, b_h);
3801         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3802         return new_op;
3803 }
3804
3805 static ir_node *gen_ia32_Sub64Bit(ir_node *node)
3806 {
3807         ir_node  *a_l    = be_transform_node(get_irn_n(node, 0));
3808         ir_node  *a_h    = be_transform_node(get_irn_n(node, 1));
3809         ir_node  *b_l    = create_immediate_or_transform(get_irn_n(node, 2), 0);
3810         ir_node  *b_h    = create_immediate_or_transform(get_irn_n(node, 3), 0);
3811         ir_node  *block  = be_transform_node(get_nodes_block(node));
3812         dbg_info *dbgi   = get_irn_dbg_info(node);
3813         ir_graph *irg    = current_ir_graph;
3814         ir_node  *new_op = new_rd_ia32_Sub64Bit(dbgi, irg, block, a_l, a_h, b_l, b_h);
3815         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3816         return new_op;
3817 }
3818
3819 /**
3820  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3821  * op1 - target to be shifted
3822  * op2 - contains bits to be shifted into target
3823  * op3 - shift count
3824  * Only op3 can be an immediate.
3825  */
3826 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3827                                          ir_node *op2, ir_node *count)
3828 {
3829         ir_node  *block     = be_transform_node(get_nodes_block(node));
3830         ir_node  *new_op    = NULL;
3831         ir_graph *irg       = current_ir_graph;
3832         dbg_info *dbgi      = get_irn_dbg_info(node);
3833         ir_node  *new_op1   = be_transform_node(op1);
3834         ir_node  *new_op2   = be_transform_node(op2);
3835         ir_node  *new_count = create_immediate_or_transform(count, 'I');
3836
3837         /* TODO proper AM support */
3838
3839         if (is_ia32_l_ShlD(node))
3840                 new_op = new_rd_ia32_ShlD(dbgi, irg, block, new_op1, new_op2, new_count);
3841         else
3842                 new_op = new_rd_ia32_ShrD(dbgi, irg, block, new_op1, new_op2, new_count);
3843
3844         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3845
3846         return new_op;
3847 }
3848
3849 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3850         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3851                                         get_irn_n(node, 1), get_irn_n(node, 2));
3852 }
3853
3854 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3855         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3856                                         get_irn_n(node, 1), get_irn_n(node, 2));
3857 }
3858
3859 /**
3860  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3861  */
3862 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3863         ir_node         *block   = be_transform_node(get_nodes_block(node));
3864         ir_node         *val     = get_irn_n(node, 1);
3865         ir_node         *new_val = be_transform_node(val);
3866         ia32_code_gen_t *cg      = env_cg;
3867         ir_node         *res     = NULL;
3868         ir_graph        *irg     = current_ir_graph;
3869         dbg_info        *dbgi;
3870         ir_node         *noreg, *new_ptr, *new_mem;
3871         ir_node         *ptr, *mem;
3872
3873         if (USE_SSE2(cg)) {
3874                 return new_val;
3875         }
3876
3877         mem     = get_irn_n(node, 2);
3878         new_mem = be_transform_node(mem);
3879         ptr     = get_irn_n(node, 0);
3880         new_ptr = be_transform_node(ptr);
3881         noreg   = ia32_new_NoReg_gp(cg);
3882         dbgi    = get_irn_dbg_info(node);
3883
3884         /* Store x87 -> MEM */
3885         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_mem, new_val,
3886                                get_ia32_ls_mode(node));
3887         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3888         set_ia32_use_frame(res);
3889         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3890         set_ia32_op_type(res, ia32_AddrModeD);
3891
3892         /* Load MEM -> SSE */
3893         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res,
3894                                 get_ia32_ls_mode(node));
3895         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3896         set_ia32_use_frame(res);
3897         set_ia32_op_type(res, ia32_AddrModeS);
3898         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3899
3900         return res;
3901 }
3902
3903 /**
3904  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3905  */
3906 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3907         ir_node         *block   = be_transform_node(get_nodes_block(node));
3908         ir_node         *val     = get_irn_n(node, 1);
3909         ir_node         *new_val = be_transform_node(val);
3910         ia32_code_gen_t *cg      = env_cg;
3911         ir_graph        *irg     = current_ir_graph;
3912         ir_node         *res     = NULL;
3913         ir_entity       *fent    = get_ia32_frame_ent(node);
3914         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3915         int             offs     = 0;
3916         ir_node         *noreg, *new_ptr, *new_mem;
3917         ir_node         *ptr, *mem;
3918         dbg_info        *dbgi;
3919
3920         if (! USE_SSE2(cg)) {
3921                 /* SSE unit is not used -> skip this node. */
3922                 return new_val;
3923         }
3924
3925         ptr     = get_irn_n(node, 0);
3926         new_ptr = be_transform_node(ptr);
3927         mem     = get_irn_n(node, 2);
3928         new_mem = be_transform_node(mem);
3929         noreg   = ia32_new_NoReg_gp(cg);
3930         dbgi    = get_irn_dbg_info(node);
3931
3932         /* Store SSE -> MEM */
3933         if (is_ia32_xLoad(skip_Proj(new_val))) {
3934                 ir_node *ld = skip_Proj(new_val);
3935
3936                 /* we can vfld the value directly into the fpu */
3937                 fent = get_ia32_frame_ent(ld);
3938                 ptr  = get_irn_n(ld, 0);
3939                 offs = get_ia32_am_offs_int(ld);
3940         } else {
3941                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_mem,
3942                                          new_val);
3943                 set_ia32_frame_ent(res, fent);
3944                 set_ia32_use_frame(res);
3945                 set_ia32_ls_mode(res, lsmode);
3946                 set_ia32_op_type(res, ia32_AddrModeD);
3947                 mem = res;
3948         }
3949
3950         /* Load MEM -> x87 */
3951         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
3952         set_ia32_frame_ent(res, fent);
3953         set_ia32_use_frame(res);
3954         add_ia32_am_offs_int(res, offs);
3955         set_ia32_op_type(res, ia32_AddrModeS);
3956         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3957
3958         return res;
3959 }
3960
3961 /*********************************************************
3962  *                  _             _      _
3963  *                 (_)           | |    (_)
3964  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3965  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3966  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3967  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3968  *
3969  *********************************************************/
3970
3971 /**
3972  * the BAD transformer.
3973  */
3974 static ir_node *bad_transform(ir_node *node) {
3975         panic("No transform function for %+F available.\n", node);
3976         return NULL;
3977 }
3978
3979 /**
3980  * Transform the Projs of an AddSP.
3981  */
3982 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3983         ir_node  *block    = be_transform_node(get_nodes_block(node));
3984         ir_node  *pred     = get_Proj_pred(node);
3985         ir_node  *new_pred = be_transform_node(pred);
3986         ir_graph *irg      = current_ir_graph;
3987         dbg_info *dbgi     = get_irn_dbg_info(node);
3988         long     proj      = get_Proj_proj(node);
3989
3990         if (proj == pn_be_AddSP_sp) {
3991                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3992                                            pn_ia32_SubSP_stack);
3993                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3994                 return res;
3995         } else if(proj == pn_be_AddSP_res) {
3996                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
3997                                    pn_ia32_SubSP_addr);
3998         } else if (proj == pn_be_AddSP_M) {
3999                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4000         }
4001
4002         assert(0);
4003         return new_rd_Unknown(irg, get_irn_mode(node));
4004 }
4005
4006 /**
4007  * Transform the Projs of a SubSP.
4008  */
4009 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4010         ir_node  *block    = be_transform_node(get_nodes_block(node));
4011         ir_node  *pred     = get_Proj_pred(node);
4012         ir_node  *new_pred = be_transform_node(pred);
4013         ir_graph *irg      = current_ir_graph;
4014         dbg_info *dbgi     = get_irn_dbg_info(node);
4015         long     proj      = get_Proj_proj(node);
4016
4017         if (proj == pn_be_SubSP_sp) {
4018                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4019                                            pn_ia32_AddSP_stack);
4020                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4021                 return res;
4022         } else if (proj == pn_be_SubSP_M) {
4023                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4024         }
4025
4026         assert(0);
4027         return new_rd_Unknown(irg, get_irn_mode(node));
4028 }
4029
4030 /**
4031  * Transform and renumber the Projs from a Load.
4032  */
4033 static ir_node *gen_Proj_Load(ir_node *node) {
4034         ir_node  *new_pred;
4035         ir_node  *block    = be_transform_node(get_nodes_block(node));
4036         ir_node  *pred     = get_Proj_pred(node);
4037         ir_graph *irg      = current_ir_graph;
4038         dbg_info *dbgi     = get_irn_dbg_info(node);
4039         long     proj      = get_Proj_proj(node);
4040
4041
4042         /* loads might be part of source address mode matches, so we don't
4043            transform the ProjMs yet (with the exception of loads whose result is
4044            not used)
4045          */
4046         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4047                 ir_node *res;
4048
4049                 assert(pn_ia32_Load_M == 1); /* convention: mem-result of Source-AM
4050                                                                                 nodes is 1 */
4051                 /* this is needed, because sometimes we have loops that are only
4052                    reachable through the ProjM */
4053                 be_enqueue_preds(node);
4054                 /* do it in 2 steps, to silence firm verifier */
4055                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4056                 set_Proj_proj(res, pn_ia32_Load_M);
4057                 return res;
4058         }
4059
4060         /* renumber the proj */
4061         new_pred = be_transform_node(pred);
4062         if (is_ia32_Load(new_pred)) {
4063                 if (proj == pn_Load_res) {
4064                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4065                                            pn_ia32_Load_res);
4066                 } else if (proj == pn_Load_M) {
4067                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4068                                            pn_ia32_Load_M);
4069                 }
4070         } else if(is_ia32_Conv_I2I(new_pred)) {
4071                 set_irn_mode(new_pred, mode_T);
4072                 if (proj == pn_Load_res) {
4073                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4074                 } else if (proj == pn_Load_M) {
4075                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4076                 }
4077         } else if (is_ia32_xLoad(new_pred)) {
4078                 if (proj == pn_Load_res) {
4079                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm,
4080                                            pn_ia32_xLoad_res);
4081                 } else if (proj == pn_Load_M) {
4082                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4083                                            pn_ia32_xLoad_M);
4084                 }
4085         } else if (is_ia32_vfld(new_pred)) {
4086                 if (proj == pn_Load_res) {
4087                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp,
4088                                            pn_ia32_vfld_res);
4089                 } else if (proj == pn_Load_M) {
4090                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4091                                            pn_ia32_vfld_M);
4092                 }
4093         } else {
4094                 /* can happen for ProJMs when source address mode happened for the
4095                    node */
4096
4097                 /* however it should not be the result proj, as that would mean the
4098                    load had multiple users and should not have been used for
4099                    SourceAM */
4100                 if(proj != pn_Load_M) {
4101                         panic("internal error: transformed node not a Load");
4102                 }
4103                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4104         }
4105
4106         assert(0);
4107         return new_rd_Unknown(irg, get_irn_mode(node));
4108 }
4109
4110 /**
4111  * Transform and renumber the Projs from a DivMod like instruction.
4112  */
4113 static ir_node *gen_Proj_DivMod(ir_node *node) {
4114         ir_node  *block    = be_transform_node(get_nodes_block(node));
4115         ir_node  *pred     = get_Proj_pred(node);
4116         ir_node  *new_pred = be_transform_node(pred);
4117         ir_graph *irg      = current_ir_graph;
4118         dbg_info *dbgi     = get_irn_dbg_info(node);
4119         ir_mode  *mode     = get_irn_mode(node);
4120         long     proj      = get_Proj_proj(node);
4121
4122         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4123
4124         switch (get_irn_opcode(pred)) {
4125         case iro_Div:
4126                 switch (proj) {
4127                 case pn_Div_M:
4128                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4129                 case pn_Div_res:
4130                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4131                 default:
4132                         break;
4133                 }
4134                 break;
4135         case iro_Mod:
4136                 switch (proj) {
4137                 case pn_Mod_M:
4138                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4139                 case pn_Mod_res:
4140                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4141                 default:
4142                         break;
4143                 }
4144                 break;
4145         case iro_DivMod:
4146                 switch (proj) {
4147                 case pn_DivMod_M:
4148                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4149                 case pn_DivMod_res_div:
4150                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4151                 case pn_DivMod_res_mod:
4152                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4153                 default:
4154                         break;
4155                 }
4156                 break;
4157         default:
4158                 break;
4159         }
4160
4161         assert(0);
4162         return new_rd_Unknown(irg, mode);
4163 }
4164
4165 /**
4166  * Transform and renumber the Projs from a CopyB.
4167  */
4168 static ir_node *gen_Proj_CopyB(ir_node *node) {
4169         ir_node  *block    = be_transform_node(get_nodes_block(node));
4170         ir_node  *pred     = get_Proj_pred(node);
4171         ir_node  *new_pred = be_transform_node(pred);
4172         ir_graph *irg      = current_ir_graph;
4173         dbg_info *dbgi     = get_irn_dbg_info(node);
4174         ir_mode  *mode     = get_irn_mode(node);
4175         long     proj      = get_Proj_proj(node);
4176
4177         switch(proj) {
4178         case pn_CopyB_M_regular:
4179                 if (is_ia32_CopyB_i(new_pred)) {
4180                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4181                 } else if (is_ia32_CopyB(new_pred)) {
4182                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4183                 }
4184                 break;
4185         default:
4186                 break;
4187         }
4188
4189         assert(0);
4190         return new_rd_Unknown(irg, mode);
4191 }
4192
4193 /**
4194  * Transform and renumber the Projs from a vfdiv.
4195  */
4196 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
4197         ir_node  *block    = be_transform_node(get_nodes_block(node));
4198         ir_node  *pred     = get_Proj_pred(node);
4199         ir_node  *new_pred = be_transform_node(pred);
4200         ir_graph *irg      = current_ir_graph;
4201         dbg_info *dbgi     = get_irn_dbg_info(node);
4202         ir_mode  *mode     = get_irn_mode(node);
4203         long     proj      = get_Proj_proj(node);
4204
4205         switch (proj) {
4206         case pn_ia32_l_vfdiv_M:
4207                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4208         case pn_ia32_l_vfdiv_res:
4209                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4210         default:
4211                 assert(0);
4212         }
4213
4214         return new_rd_Unknown(irg, mode);
4215 }
4216
4217 /**
4218  * Transform and renumber the Projs from a Quot.
4219  */
4220 static ir_node *gen_Proj_Quot(ir_node *node) {
4221         ir_node  *block    = be_transform_node(get_nodes_block(node));
4222         ir_node  *pred     = get_Proj_pred(node);
4223         ir_node  *new_pred = be_transform_node(pred);
4224         ir_graph *irg      = current_ir_graph;
4225         dbg_info *dbgi     = get_irn_dbg_info(node);
4226         ir_mode  *mode     = get_irn_mode(node);
4227         long     proj      = get_Proj_proj(node);
4228
4229         switch(proj) {
4230         case pn_Quot_M:
4231                 if (is_ia32_xDiv(new_pred)) {
4232                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4233                 } else if (is_ia32_vfdiv(new_pred)) {
4234                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4235                 }
4236                 break;
4237         case pn_Quot_res:
4238                 if (is_ia32_xDiv(new_pred)) {
4239                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4240                 } else if (is_ia32_vfdiv(new_pred)) {
4241                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4242                 }
4243                 break;
4244         default:
4245                 break;
4246         }
4247
4248         assert(0);
4249         return new_rd_Unknown(irg, mode);
4250 }
4251
4252 /**
4253  * Transform the Thread Local Storage Proj.
4254  */
4255 static ir_node *gen_Proj_tls(ir_node *node) {
4256         ir_node  *block = be_transform_node(get_nodes_block(node));
4257         ir_graph *irg   = current_ir_graph;
4258         dbg_info *dbgi  = NULL;
4259         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4260
4261         return res;
4262 }
4263
4264 static ir_node *gen_be_Call(ir_node *node) {
4265         ir_node *res = be_duplicate_node(node);
4266         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4267
4268         return res;
4269 }
4270
4271 static ir_node *gen_be_IncSP(ir_node *node) {
4272         ir_node *res = be_duplicate_node(node);
4273         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4274
4275         return res;
4276 }
4277
4278 /**
4279  * Transform the Projs from a be_Call.
4280  */
4281 static ir_node *gen_Proj_be_Call(ir_node *node) {
4282         ir_node  *block       = be_transform_node(get_nodes_block(node));
4283         ir_node  *call        = get_Proj_pred(node);
4284         ir_node  *new_call    = be_transform_node(call);
4285         ir_graph *irg         = current_ir_graph;
4286         dbg_info *dbgi        = get_irn_dbg_info(node);
4287         ir_type  *method_type = be_Call_get_type(call);
4288         int       n_res       = get_method_n_ress(method_type);
4289         long      proj        = get_Proj_proj(node);
4290         ir_mode  *mode        = get_irn_mode(node);
4291         ir_node  *sse_load;
4292         const arch_register_class_t *cls;
4293
4294         /* The following is kinda tricky: If we're using SSE, then we have to
4295          * move the result value of the call in floating point registers to an
4296          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4297          * after the call, we have to make sure to correctly make the
4298          * MemProj and the result Proj use these 2 nodes
4299          */
4300         if (proj == pn_be_Call_M_regular) {
4301                 // get new node for result, are we doing the sse load/store hack?
4302                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4303                 ir_node *call_res_new;
4304                 ir_node *call_res_pred = NULL;
4305
4306                 if (call_res != NULL) {
4307                         call_res_new  = be_transform_node(call_res);
4308                         call_res_pred = get_Proj_pred(call_res_new);
4309                 }
4310
4311                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4312                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4313                                            pn_be_Call_M_regular);
4314                 } else {
4315                         assert(is_ia32_xLoad(call_res_pred));
4316                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4317                                            pn_ia32_xLoad_M);
4318                 }
4319         }
4320         if (USE_SSE2(env_cg) && proj >= pn_be_Call_first_res
4321                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)
4322                         && USE_SSE2(env_cg)) {
4323                 ir_node *fstp;
4324                 ir_node *frame = get_irg_frame(irg);
4325                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4326                 //ir_node *p;
4327                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4328                 ir_node *call_res;
4329
4330                 /* in case there is no memory output: create one to serialize the copy
4331                    FPU -> SSE */
4332                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4333                                        pn_be_Call_M_regular);
4334                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4335                                        pn_be_Call_first_res);
4336
4337                 /* store st(0) onto stack */
4338                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4339                                         call_res, mode);
4340                 set_ia32_op_type(fstp, ia32_AddrModeD);
4341                 set_ia32_use_frame(fstp);
4342
4343                 /* load into SSE register */
4344                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4345                                              mode);
4346                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4347                 set_ia32_use_frame(sse_load);
4348
4349                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4350                                        pn_ia32_xLoad_res);
4351
4352                 return sse_load;
4353         }
4354
4355         /* transform call modes */
4356         if (mode_is_data(mode)) {
4357                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4358                 mode = cls->mode;
4359         }
4360
4361         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4362 }
4363
4364 /**
4365  * Transform the Projs from a Cmp.
4366  */
4367 static ir_node *gen_Proj_Cmp(ir_node *node)
4368 {
4369         /* normally Cmps are processed when looking at Cond nodes, but this case
4370          * can happen in complicated Psi conditions */
4371         dbg_info *dbgi      = get_irn_dbg_info(node);
4372         ir_node  *block     = get_nodes_block(node);
4373         ir_node  *new_block = be_transform_node(block);
4374         ir_node  *cmp       = get_Proj_pred(node);
4375         ir_node  *new_cmp   = be_transform_node(cmp);
4376         long      pnc       = get_Proj_proj(node);
4377         ir_node  *res;
4378
4379         res = create_set_32bit(dbgi, new_block, new_cmp, pnc, node);
4380
4381         return res;
4382 }
4383
4384 /**
4385  * Transform and potentially renumber Proj nodes.
4386  */
4387 static ir_node *gen_Proj(ir_node *node) {
4388         ir_graph *irg  = current_ir_graph;
4389         dbg_info *dbgi = get_irn_dbg_info(node);
4390         ir_node  *pred = get_Proj_pred(node);
4391         long     proj  = get_Proj_proj(node);
4392
4393         if (is_Store(pred)) {
4394                 if (proj == pn_Store_M) {
4395                         return be_transform_node(pred);
4396                 } else {
4397                         assert(0);
4398                         return new_r_Bad(irg);
4399                 }
4400         } else if (is_Load(pred)) {
4401                 return gen_Proj_Load(node);
4402         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4403                 return gen_Proj_DivMod(node);
4404         } else if (is_CopyB(pred)) {
4405                 return gen_Proj_CopyB(node);
4406         } else if (is_Quot(pred)) {
4407                 return gen_Proj_Quot(node);
4408         } else if (is_ia32_l_vfdiv(pred)) {
4409                 return gen_Proj_l_vfdiv(node);
4410         } else if (be_is_SubSP(pred)) {
4411                 return gen_Proj_be_SubSP(node);
4412         } else if (be_is_AddSP(pred)) {
4413                 return gen_Proj_be_AddSP(node);
4414         } else if (be_is_Call(pred)) {
4415                 return gen_Proj_be_Call(node);
4416         } else if (is_Cmp(pred)) {
4417                 return gen_Proj_Cmp(node);
4418         } else if (get_irn_op(pred) == op_Start) {
4419                 if (proj == pn_Start_X_initial_exec) {
4420                         ir_node *block = get_nodes_block(pred);
4421                         ir_node *jump;
4422
4423                         /* we exchange the ProjX with a jump */
4424                         block = be_transform_node(block);
4425                         jump  = new_rd_Jmp(dbgi, irg, block);
4426                         return jump;
4427                 }
4428                 if (node == be_get_old_anchor(anchor_tls)) {
4429                         return gen_Proj_tls(node);
4430                 }
4431 #ifdef FIRM_EXT_GRS
4432         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4433 #else
4434         } else {
4435 #endif
4436                 ir_node *new_pred = be_transform_node(pred);
4437                 ir_node *block    = be_transform_node(get_nodes_block(node));
4438                 ir_mode *mode     = get_irn_mode(node);
4439                 if (mode_needs_gp_reg(mode)) {
4440                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4441                                                        get_Proj_proj(node));
4442 #ifdef DEBUG_libfirm
4443                         new_proj->node_nr = node->node_nr;
4444 #endif
4445                         return new_proj;
4446                 }
4447         }
4448
4449         return be_duplicate_node(node);
4450 }
4451
4452 /**
4453  * Enters all transform functions into the generic pointer
4454  */
4455 static void register_transformers(void)
4456 {
4457         ir_op *op_Mulh;
4458
4459         /* first clear the generic function pointer for all ops */
4460         clear_irp_opcodes_generic_func();
4461
4462 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4463 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4464
4465         GEN(Add);
4466         GEN(Sub);
4467         GEN(Mul);
4468         GEN(And);
4469         GEN(Or);
4470         GEN(Eor);
4471
4472         GEN(Shl);
4473         GEN(Shr);
4474         GEN(Shrs);
4475         GEN(Rot);
4476
4477         GEN(Quot);
4478
4479         GEN(Div);
4480         GEN(Mod);
4481         GEN(DivMod);
4482
4483         GEN(Minus);
4484         GEN(Conv);
4485         GEN(Abs);
4486         GEN(Not);
4487
4488         GEN(Load);
4489         GEN(Store);
4490         GEN(Cond);
4491
4492         GEN(Cmp);
4493         GEN(ASM);
4494         GEN(CopyB);
4495         BAD(Mux);
4496         GEN(Psi);
4497         GEN(Proj);
4498         GEN(Phi);
4499         GEN(IJmp);
4500
4501         /* transform ops from intrinsic lowering */
4502         GEN(ia32_Add64Bit);
4503         GEN(ia32_Sub64Bit);
4504         GEN(ia32_l_Add);
4505         GEN(ia32_l_Adc);
4506         GEN(ia32_l_Neg);
4507         GEN(ia32_l_Mul);
4508         GEN(ia32_l_IMul);
4509         GEN(ia32_l_ShlDep);
4510         GEN(ia32_l_ShrDep);
4511         GEN(ia32_l_Sar);
4512         GEN(ia32_l_SarDep);
4513         GEN(ia32_l_ShlD);
4514         GEN(ia32_l_ShrD);
4515         GEN(ia32_l_vfdiv);
4516         GEN(ia32_l_vfprem);
4517         GEN(ia32_l_vfmul);
4518         GEN(ia32_l_vfsub);
4519         GEN(ia32_l_vfild);
4520         GEN(ia32_l_Load);
4521         GEN(ia32_l_vfist);
4522         GEN(ia32_l_Store);
4523         GEN(ia32_l_X87toSSE);
4524         GEN(ia32_l_SSEtoX87);
4525
4526         GEN(Const);
4527         GEN(SymConst);
4528         GEN(Unknown);
4529
4530         /* we should never see these nodes */
4531         BAD(Raise);
4532         BAD(Sel);
4533         BAD(InstOf);
4534         BAD(Cast);
4535         BAD(Free);
4536         BAD(Tuple);
4537         BAD(Id);
4538         //BAD(Bad);
4539         BAD(Confirm);
4540         BAD(Filter);
4541         BAD(CallBegin);
4542         BAD(EndReg);
4543         BAD(EndExcept);
4544
4545         /* handle generic backend nodes */
4546         GEN(be_FrameAddr);
4547         GEN(be_Call);
4548         GEN(be_IncSP);
4549         GEN(be_Return);
4550         GEN(be_AddSP);
4551         GEN(be_SubSP);
4552         GEN(be_Copy);
4553
4554         op_Mulh = get_op_Mulh();
4555         if (op_Mulh)
4556                 GEN(Mulh);
4557
4558 #undef GEN
4559 #undef BAD
4560 }
4561
4562 /**
4563  * Pre-transform all unknown and noreg nodes.
4564  */
4565 static void ia32_pretransform_node(void *arch_cg) {
4566         ia32_code_gen_t *cg = arch_cg;
4567
4568         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4569         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4570         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4571         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4572         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4573         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4574         get_fpcw();
4575 }
4576
4577 /**
4578  * Walker, checks if all ia32 nodes producing more than one result have
4579  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4580  */
4581 static void add_missing_keep_walker(ir_node *node, void *data)
4582 {
4583         int              n_outs, i;
4584         unsigned         found_projs = 0;
4585         const ir_edge_t *edge;
4586         ir_mode         *mode = get_irn_mode(node);
4587         ir_node         *last_keep;
4588         (void) data;
4589         if(mode != mode_T)
4590                 return;
4591         if(!is_ia32_irn(node))
4592                 return;
4593
4594         n_outs = get_ia32_n_res(node);
4595         if(n_outs <= 0)
4596                 return;
4597         if(is_ia32_SwitchJmp(node))
4598                 return;
4599
4600         assert(n_outs < (int) sizeof(unsigned) * 8);
4601         foreach_out_edge(node, edge) {
4602                 ir_node *proj = get_edge_src_irn(edge);
4603                 int      pn   = get_Proj_proj(proj);
4604
4605                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
4606                 found_projs |= 1 << pn;
4607         }
4608
4609
4610         /* are keeps missing? */
4611         last_keep = NULL;
4612         for(i = 0; i < n_outs; ++i) {
4613                 ir_node                     *block;
4614                 ir_node                     *in[1];
4615                 const arch_register_req_t   *req;
4616                 const arch_register_class_t *class;
4617
4618                 if(found_projs & (1 << i)) {
4619                         continue;
4620                 }
4621
4622                 req   = get_ia32_out_req(node, i);
4623                 class = req->cls;
4624                 if(class == NULL) {
4625                         continue;
4626                 }
4627                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
4628                         continue;
4629                 }
4630
4631                 block = get_nodes_block(node);
4632                 in[0] = new_r_Proj(current_ir_graph, block, node,
4633                                    arch_register_class_mode(class), i);
4634                 if(last_keep != NULL) {
4635                         be_Keep_add_node(last_keep, class, in[0]);
4636                 } else {
4637                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4638                         if(sched_is_scheduled(node)) {
4639                                 sched_add_after(node, last_keep);
4640                         }
4641                 }
4642         }
4643 }
4644
4645 /**
4646  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4647  * and keeps them.
4648  */
4649 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4650 {
4651         ir_graph *irg = be_get_birg_irg(cg->birg);
4652         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4653 }
4654
4655 /* do the transformation */
4656 void ia32_transform_graph(ia32_code_gen_t *cg) {
4657         register_transformers();
4658         env_cg       = cg;
4659         initial_fpcw = NULL;
4660
4661         heights      = heights_new(cg->irg);
4662
4663         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4664
4665         heights_free(heights);
4666         heights = NULL;
4667 }
4668
4669 void ia32_init_transform(void)
4670 {
4671         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4672 }