nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into
   3  * ia32-Firm.
   4  *
   5  * $Id$
   6  */
   7
   8 #ifdef HAVE_CONFIG_H
   9 #include "config.h"
  10 #endif
  11
  12 #include <limits.h>
  13
  14 #include "irargs_t.h"
  15 #include "irnode_t.h"
  16 #include "irgraph_t.h"
  17 #include "irmode_t.h"
  18 #include "iropt_t.h"
  19 #include "irop_t.h"
  20 #include "irprog_t.h"
  21 #include "iredges_t.h"
  22 #include "irgmod.h"
  23 #include "irvrfy.h"
  24 #include "ircons.h"
  25 #include "dbginfo.h"
  26 #include "irprintf.h"
  27 #include "debug.h"
  28
  29 #include "../benode_t.h"
  30 #include "../besched.h"
  31
  32 #include "bearch_ia32_t.h"
  33
  34 #include "ia32_nodes_attr.h"
  35 #include "../arch/archop.h"     /* we need this for Min and Max nodes */
  36 #include "ia32_transform.h"
  37 #include "ia32_new_nodes.h"
  38 #include "ia32_map_regs.h"
  39 #include "ia32_dbg_stat.h"
  40
  41 #include "gen_ia32_regalloc_if.h"
  42
  43 #define SFP_SIGN "0x80000000"
  44 #define DFP_SIGN "0x8000000000000000"
  45 #define SFP_ABS  "0x7FFFFFFF"
  46 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  47
  48 #define TP_SFP_SIGN "ia32_sfp_sign"
  49 #define TP_DFP_SIGN "ia32_dfp_sign"
  50 #define TP_SFP_ABS  "ia32_sfp_abs"
  51 #define TP_DFP_ABS  "ia32_dfp_abs"
  52
  53 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  54 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  55 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  56 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  57
  58 extern ir_op *get_op_Mulh(void);
  59
  60 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  61                                                                           ir_node *op1, ir_node *op2, ir_node *mem);
  62
  63 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  64                                                                          ir_node *op, ir_node *mem);
  65
  66 typedef enum {
  67         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  68 } ia32_known_const_t;
  69
  70 /****************************************************************************************************
  71  *                  _        _                        __                           _   _
  72  *                 | |      | |                      / _|                         | | (_)
  73  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  74  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  75  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  76  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  77  *
  78  ****************************************************************************************************/
  79
  80 /**
  81  * Gets the Proj with number pn from irn.
  82  */
  83 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
  84         const ir_edge_t *edge;
  85         ir_node   *proj;
  86         assert(get_irn_mode(irn) == mode_T && "need mode_T");
  87
  88         foreach_out_edge(irn, edge) {
  89                 proj = get_edge_src_irn(edge);
  90
  91                 if (get_Proj_proj(proj) == pn)
  92                         return proj;
  93         }
  94
  95         return NULL;
  96 }
  97
  98 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
  99 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
 100         static const struct {
 101                 const char *tp_name;
 102                 const char *ent_name;
 103                 const char *cnst_str;
 104         } names [ia32_known_const_max] = {
 105                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 106                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 107                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 108                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 109         };
 110         static struct entity *ent_cache[ia32_known_const_max];
 111
 112         const char    *tp_name, *ent_name, *cnst_str;
 113         ir_type       *tp;
 114         ir_node       *cnst;
 115         ir_graph      *rem;
 116         entity        *ent;
 117         tarval        *tv;
 118
 119         ent_name = names[kct].ent_name;
 120         if (! ent_cache[kct]) {
 121                 tp_name  = names[kct].tp_name;
 122                 cnst_str = names[kct].cnst_str;
 123
 124                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 125                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 126                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 127
 128                 set_entity_ld_ident(ent, get_entity_ident(ent));
 129                 set_entity_visibility(ent, visibility_local);
 130                 set_entity_variability(ent, variability_constant);
 131                 set_entity_allocation(ent, allocation_static);
 132
 133                 /* we create a new entity here: It's initialization must resist on the
 134                     const code irg */
 135                 rem = current_ir_graph;
 136                 current_ir_graph = get_const_code_irg();
 137                 cnst = new_Const(mode, tv);
 138                 current_ir_graph = rem;
 139
 140                 set_atomic_ent_value(ent, cnst);
 141
 142                 /* cache the entry */
 143                 ent_cache[kct] = ent;
 144         }
 145
 146         return get_entity_ident(ent_cache[kct]);
 147 }
 148
 149 #ifndef NDEBUG
 150 /**
 151  * Prints the old node name on cg obst and returns a pointer to it.
 152  */
 153 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 154         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 155
 156         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 157         obstack_1grow(isa->name_obst, 0);
 158         isa->name_obst_size += obstack_object_size(isa->name_obst);
 159         return obstack_finish(isa->name_obst);
 160 }
 161 #endif /* NDEBUG */
 162
 163 /* determine if one operator is an Imm */
 164 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 165         if (op1)
 166                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 167         else return is_ia32_Cnst(op2) ? op2 : NULL;
 168 }
 169
 170 /* determine if one operator is not an Imm */
 171 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 172         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 173 }
 174
 175
 176 /**
 177  * Construct a standard binary operation, set AM and immediate if required.
 178  *
 179  * @param env   The transformation environment
 180  * @param op1   The first operand
 181  * @param op2   The second operand
 182  * @param func  The node constructor function
 183  * @return The constructed ia32 node.
 184  */
 185 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 186         ir_node           *new_op   = NULL;
 187         ir_mode           *mode     = env->mode;
 188         dbg_info          *dbg      = env->dbg;
 189         ir_graph          *irg      = env->irg;
 190         ir_node           *block    = env->block;
 191         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 192         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 193         ir_node           *nomem    = new_NoMem();
 194         ir_node           *expr_op, *imm_op;
 195         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 196
 197         /* Check if immediate optimization is on and */
 198         /* if it's an operation with immediate.      */
 199         if (! (env->cg->opt & IA32_OPT_IMMOPS)) {
 200                 expr_op = op1;
 201                 imm_op  = NULL;
 202         }
 203         else if (is_op_commutative(get_irn_op(env->irn))) {
 204                 imm_op  = get_immediate_op(op1, op2);
 205                 expr_op = get_expr_op(op1, op2);
 206         }
 207         else {
 208                 imm_op  = get_immediate_op(NULL, op2);
 209                 expr_op = get_expr_op(op1, op2);
 210         }
 211
 212         assert((expr_op || imm_op) && "invalid operands");
 213
 214         if (!expr_op) {
 215                 /* We have two consts here: not yet supported */
 216                 imm_op = NULL;
 217         }
 218
 219         if (mode_is_float(mode)) {
 220                 /* floating point operations */
 221                 if (imm_op) {
 222                         DB((mod, LEVEL_1, "FP with immediate ..."));
 223                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem);
 224                         set_ia32_Immop_attr(new_op, imm_op);
 225                         set_ia32_am_support(new_op, ia32_am_None);
 226                 }
 227                 else {
 228                         DB((mod, LEVEL_1, "FP binop ..."));
 229                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 230                         set_ia32_am_support(new_op, ia32_am_Source);
 231                 }
 232         }
 233         else {
 234                 /* integer operations */
 235                 if (imm_op) {
 236                         /* This is expr + const */
 237                         DB((mod, LEVEL_1, "INT with immediate ..."));
 238                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem);
 239                         set_ia32_Immop_attr(new_op, imm_op);
 240
 241                         /* set AM support */
 242                         set_ia32_am_support(new_op, ia32_am_Dest);
 243                 }
 244                 else {
 245                         DB((mod, LEVEL_1, "INT binop ..."));
 246                         /* This is a normal operation */
 247                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 248
 249                         /* set AM support */
 250                         set_ia32_am_support(new_op, ia32_am_Full);
 251                 }
 252         }
 253
 254         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 255
 256         set_ia32_res_mode(new_op, mode);
 257
 258         if (is_op_commutative(get_irn_op(env->irn))) {
 259                 set_ia32_commutative(new_op);
 260         }
 261
 262         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 263 }
 264
 265
 266
 267 /**
 268  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 269  *
 270  * @param env   The transformation environment
 271  * @param op1   The first operand
 272  * @param op2   The second operand
 273  * @param func  The node constructor function
 274  * @return The constructed ia32 node.
 275  */
 276 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 277         ir_node           *new_op = NULL;
 278         ir_mode           *mode   = env->mode;
 279         dbg_info          *dbg    = env->dbg;
 280         ir_graph          *irg    = env->irg;
 281         ir_node           *block  = env->block;
 282         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 283         ir_node           *nomem  = new_NoMem();
 284         ir_node           *expr_op, *imm_op;
 285         tarval            *tv;
 286         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 287
 288         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 289
 290         /* Check if immediate optimization is on and */
 291         /* if it's an operation with immediate.      */
 292         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 293         expr_op = get_expr_op(op1, op2);
 294
 295         assert((expr_op || imm_op) && "invalid operands");
 296
 297         if (!expr_op) {
 298                 /* We have two consts here: not yet supported */
 299                 imm_op = NULL;
 300         }
 301
 302         /* Limit imm_op within range imm8 */
 303         if (imm_op) {
 304                 tv = get_ia32_Immop_tarval(imm_op);
 305
 306                 if (tv) {
 307                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 308                 }
 309                 else {
 310                         imm_op = NULL;
 311                 }
 312         }
 313
 314         /* integer operations */
 315         if (imm_op) {
 316                 /* This is shift/rot with const */
 317                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 318
 319                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 320                 set_ia32_Immop_attr(new_op, imm_op);
 321         }
 322         else {
 323                 /* This is a normal shift/rot */
 324                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 325                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 326         }
 327
 328         /* set AM support */
 329         set_ia32_am_support(new_op, ia32_am_Dest);
 330
 331         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 332
 333         set_ia32_res_mode(new_op, mode);
 334         set_ia32_emit_cl(new_op);
 335
 336         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 337 }
 338
 339
 340 /**
 341  * Construct a standard unary operation, set AM and immediate if required.
 342  *
 343  * @param env   The transformation environment
 344  * @param op    The operand
 345  * @param func  The node constructor function
 346  * @return The constructed ia32 node.
 347  */
 348 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 349         ir_node           *new_op = NULL;
 350         ir_mode           *mode   = env->mode;
 351         dbg_info          *dbg    = env->dbg;
 352         ir_graph          *irg    = env->irg;
 353         ir_node           *block  = env->block;
 354         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 355         ir_node           *nomem  = new_NoMem();
 356         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 357
 358         new_op = func(dbg, irg, block, noreg, noreg, op, nomem);
 359
 360         if (mode_is_float(mode)) {
 361                 DB((mod, LEVEL_1, "FP unop ..."));
 362                 /* floating point operations don't support implicit store */
 363                 set_ia32_am_support(new_op, ia32_am_None);
 364         }
 365         else {
 366                 DB((mod, LEVEL_1, "INT unop ..."));
 367                 set_ia32_am_support(new_op, ia32_am_Dest);
 368         }
 369
 370         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 371
 372         set_ia32_res_mode(new_op, mode);
 373
 374         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 375 }
 376
 377
 378
 379 /**
 380  * Creates an ia32 Add with immediate.
 381  *
 382  * @param env       The transformation environment
 383  * @param expr_op   The expression operator
 384  * @param const_op  The constant
 385  * @return the created ia32 Add node
 386  */
 387 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 388         ir_node                *new_op     = NULL;
 389         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 390         dbg_info               *dbg        = env->dbg;
 391         ir_graph               *irg        = env->irg;
 392         ir_node                *block      = env->block;
 393         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 394         ir_node                *nomem      = new_NoMem();
 395         int                     normal_add = 1;
 396         tarval_classification_t class_tv, class_negtv;
 397         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 398
 399         /* try to optimize to inc/dec  */
 400         if ((env->cg->opt & IA32_OPT_INCDEC) && (get_ia32_op_type(const_op) == ia32_Const)) {
 401                 /* optimize tarvals */
 402                 class_tv    = classify_tarval(tv);
 403                 class_negtv = classify_tarval(tarval_neg(tv));
 404
 405                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 406                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 407                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 408                         normal_add = 0;
 409                 }
 410                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 411                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 412                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 413                         normal_add = 0;
 414                 }
 415         }
 416
 417         if (normal_add) {
 418                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 419                 set_ia32_Immop_attr(new_op, const_op);
 420                 set_ia32_commutative(new_op);
 421         }
 422
 423         return new_op;
 424 }
 425
 426 /**
 427  * Creates an ia32 Add.
 428  *
 429  * @param env   The transformation environment
 430  * @return the created ia32 Add node
 431  */
 432 static ir_node *gen_Add(ia32_transform_env_t *env) {
 433         ir_node  *new_op = NULL;
 434         dbg_info *dbg    = env->dbg;
 435         ir_mode  *mode   = env->mode;
 436         ir_graph *irg    = env->irg;
 437         ir_node  *block  = env->block;
 438         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 439         ir_node  *nomem  = new_NoMem();
 440         ir_node  *expr_op, *imm_op;
 441         ir_node  *op1    = get_Add_left(env->irn);
 442         ir_node  *op2    = get_Add_right(env->irn);
 443
 444         /* Check if immediate optimization is on and */
 445         /* if it's an operation with immediate.      */
 446         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(op1, op2) : NULL;
 447         expr_op = get_expr_op(op1, op2);
 448
 449         assert((expr_op || imm_op) && "invalid operands");
 450
 451         if (mode_is_float(mode)) {
 452                 FP_USED(env->cg);
 453                 if (USE_SSE2(env->cg))
 454                         return gen_binop(env, op1, op2, new_rd_ia32_xAdd);
 455                 else
 456                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 457         }
 458         else {
 459                 /* integer ADD */
 460                 if (!expr_op) {
 461                         /* No expr_op means, that we have two const - one symconst and */
 462                         /* one tarval or another symconst - because this case is not   */
 463                         /* covered by constant folding                                 */
 464                         /* We need to check for:                                       */
 465                         /*  1) symconst + const    -> becomes a LEA                    */
 466                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 467                         /*        linker doesn't support two symconsts                 */
 468
 469                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 470                                 /* this is the 2nd case */
 471                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 472                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 473                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 474                         }
 475                         else {
 476                                 /* this is the 1st case */
 477                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 478
 479                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 480                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 481                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 482                                 }
 483                                 else {
 484                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 485                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 486                                 }
 487                                 set_ia32_am_flavour(new_op, ia32_am_O);
 488                         }
 489
 490                         /* set AM support */
 491                         set_ia32_am_support(new_op, ia32_am_Source);
 492                         set_ia32_op_type(new_op, ia32_AddrModeS);
 493
 494                         /* Lea doesn't need a Proj */
 495                         return new_op;
 496                 }
 497                 else if (imm_op) {
 498                         /* This is expr + const */
 499                         new_op = gen_imm_Add(env, expr_op, imm_op);
 500
 501                         /* set AM support */
 502                         set_ia32_am_support(new_op, ia32_am_Dest);
 503                 }
 504                 else {
 505                         /* This is a normal add */
 506                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 507
 508                         /* set AM support */
 509                         set_ia32_am_support(new_op, ia32_am_Full);
 510                         set_ia32_commutative(new_op);
 511                 }
 512         }
 513
 514         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 515
 516         set_ia32_res_mode(new_op, mode);
 517
 518         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 519 }
 520
 521
 522
 523 /**
 524  * Creates an ia32 Mul.
 525  *
 526  * @param env   The transformation environment
 527  * @return the created ia32 Mul node
 528  */
 529 static ir_node *gen_Mul(ia32_transform_env_t *env) {
 530         ir_node *op1 = get_Mul_left(env->irn);
 531         ir_node *op2 = get_Mul_right(env->irn);
 532         ir_node *new_op;
 533
 534         if (mode_is_float(env->mode)) {
 535                 FP_USED(env->cg);
 536                 if (USE_SSE2(env->cg))
 537                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMul);
 538                 else
 539                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 540         }
 541         else {
 542                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 543         }
 544
 545         return new_op;
 546 }
 547
 548
 549
 550 /**
 551  * Creates an ia32 Mulh.
 552  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 553  * this result while Mul returns the lower 32 bit.
 554  *
 555  * @param env   The transformation environment
 556  * @return the created ia32 Mulh node
 557  */
 558 static ir_node *gen_Mulh(ia32_transform_env_t *env) {
 559         ir_node *op1 = get_irn_n(env->irn, 0);
 560         ir_node *op2 = get_irn_n(env->irn, 1);
 561         ir_node *proj_EAX, *proj_EDX, *mulh;
 562         ir_node *in[1];
 563
 564         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 565         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 566         mulh     = get_Proj_pred(proj_EAX);
 567         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 568
 569         /* to be on the save side */
 570         set_Proj_proj(proj_EAX, pn_EAX);
 571
 572         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 573                 /* Mulh with const cannot have AM */
 574                 set_ia32_am_support(mulh, ia32_am_None);
 575         }
 576         else {
 577                 /* Mulh cannot have AM for destination */
 578                 set_ia32_am_support(mulh, ia32_am_Source);
 579         }
 580
 581         in[0] = proj_EAX;
 582
 583         /* keep EAX */
 584         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 585
 586         return proj_EDX;
 587 }
 588
 589
 590
 591 /**
 592  * Creates an ia32 And.
 593  *
 594  * @param env   The transformation environment
 595  * @return The created ia32 And node
 596  */
 597 static ir_node *gen_And(ia32_transform_env_t *env) {
 598         ir_node *op1 = get_And_left(env->irn);
 599         ir_node *op2 = get_And_right(env->irn);
 600
 601         assert (! mode_is_float(env->mode));
 602         return gen_binop(env, op1, op2, new_rd_ia32_And);
 603 }
 604
 605
 606
 607 /**
 608  * Creates an ia32 Or.
 609  *
 610  * @param env   The transformation environment
 611  * @return The created ia32 Or node
 612  */
 613 static ir_node *gen_Or(ia32_transform_env_t *env) {
 614         ir_node *op1 = get_Or_left(env->irn);
 615         ir_node *op2 = get_Or_right(env->irn);
 616
 617         assert (! mode_is_float(env->mode));
 618         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 619 }
 620
 621
 622
 623 /**
 624  * Creates an ia32 Eor.
 625  *
 626  * @param env   The transformation environment
 627  * @return The created ia32 Eor node
 628  */
 629 static ir_node *gen_Eor(ia32_transform_env_t *env) {
 630         ir_node *op1 = get_Eor_left(env->irn);
 631         ir_node *op2 = get_Eor_right(env->irn);
 632
 633         assert(! mode_is_float(env->mode));
 634         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 635 }
 636
 637
 638
 639 /**
 640  * Creates an ia32 Max.
 641  *
 642  * @param env      The transformation environment
 643  * @return the created ia32 Max node
 644  */
 645 static ir_node *gen_Max(ia32_transform_env_t *env) {
 646         ir_node *op1 = get_irn_n(env->irn, 0);
 647         ir_node *op2 = get_irn_n(env->irn, 1);
 648         ir_node *new_op;
 649
 650         if (mode_is_float(env->mode)) {
 651                 FP_USED(env->cg);
 652                 if (USE_SSE2(env->cg))
 653                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMax);
 654                 else {
 655                         assert(0);
 656                 }
 657         }
 658         else {
 659                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 660                 set_ia32_am_support(new_op, ia32_am_None);
 661                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 662         }
 663
 664         return new_op;
 665 }
 666
 667
 668
 669 /**
 670  * Creates an ia32 Min.
 671  *
 672  * @param env      The transformation environment
 673  * @return the created ia32 Min node
 674  */
 675 static ir_node *gen_Min(ia32_transform_env_t *env) {
 676         ir_node *op1 = get_irn_n(env->irn, 0);
 677         ir_node *op2 = get_irn_n(env->irn, 1);
 678         ir_node *new_op;
 679
 680         if (mode_is_float(env->mode)) {
 681                 FP_USED(env->cg);
 682                 if (USE_SSE2(env->cg))
 683                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMin);
 684                 else {
 685                         assert(0);
 686                 }
 687         }
 688         else {
 689                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 690                 set_ia32_am_support(new_op, ia32_am_None);
 691                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 692         }
 693
 694         return new_op;
 695 }
 696
 697
 698
 699 /**
 700  * Creates an ia32 Sub with immediate.
 701  *
 702  * @param env        The transformation environment
 703  * @param expr_op    The first operator
 704  * @param const_op   The constant operator
 705  * @return The created ia32 Sub node
 706  */
 707 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 708         ir_node                *new_op     = NULL;
 709         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 710         dbg_info               *dbg        = env->dbg;
 711         ir_graph               *irg        = env->irg;
 712         ir_node                *block      = env->block;
 713         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 714         ir_node                *nomem      = new_NoMem();
 715         int                     normal_sub = 1;
 716         tarval_classification_t class_tv, class_negtv;
 717         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 718
 719         /* try to optimize to inc/dec  */
 720         if ((env->cg->opt & IA32_OPT_INCDEC) && tv) {
 721                 /* optimize tarvals */
 722                 class_tv    = classify_tarval(tv);
 723                 class_negtv = classify_tarval(tarval_neg(tv));
 724
 725                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 726                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 727                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 728                         normal_sub = 0;
 729                 }
 730                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 731                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 732                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 733                         normal_sub = 0;
 734                 }
 735         }
 736
 737         if (normal_sub) {
 738                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 739                 set_ia32_Immop_attr(new_op, const_op);
 740         }
 741
 742         return new_op;
 743 }
 744
 745 /**
 746  * Creates an ia32 Sub.
 747  *
 748  * @param env   The transformation environment
 749  * @return The created ia32 Sub node
 750  */
 751 static ir_node *gen_Sub(ia32_transform_env_t *env) {
 752         ir_node  *new_op = NULL;
 753         dbg_info *dbg    = env->dbg;
 754         ir_mode  *mode   = env->mode;
 755         ir_graph *irg    = env->irg;
 756         ir_node  *block  = env->block;
 757         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 758         ir_node  *nomem  = new_NoMem();
 759         ir_node  *op1    = get_Sub_left(env->irn);
 760         ir_node  *op2    = get_Sub_right(env->irn);
 761         ir_node  *expr_op, *imm_op;
 762
 763         /* Check if immediate optimization is on and */
 764         /* if it's an operation with immediate.      */
 765         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 766         expr_op = get_expr_op(op1, op2);
 767
 768         assert((expr_op || imm_op) && "invalid operands");
 769
 770         if (mode_is_float(mode)) {
 771                 FP_USED(env->cg);
 772                 if (USE_SSE2(env->cg))
 773                         return gen_binop(env, op1, op2, new_rd_ia32_xSub);
 774                 else
 775                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 776         }
 777         else {
 778                 /* integer SUB */
 779                 if (!expr_op) {
 780                         /* No expr_op means, that we have two const - one symconst and */
 781                         /* one tarval or another symconst - because this case is not   */
 782                         /* covered by constant folding                                 */
 783                         /* We need to check for:                                       */
 784                         /*  1) symconst + const    -> becomes a LEA                    */
 785                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 786                         /*        linker doesn't support two symconsts                 */
 787
 788                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 789                                 /* this is the 2nd case */
 790                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 791                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 792                                 set_ia32_am_sc_sign(new_op);
 793                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 794                         }
 795                         else {
 796                                 /* this is the 1st case */
 797                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 798
 799                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 800                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 801                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 802                                 }
 803                                 else {
 804                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 805                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 806                                         set_ia32_am_sc_sign(new_op);
 807                                 }
 808                                 set_ia32_am_flavour(new_op, ia32_am_O);
 809                         }
 810
 811                         /* set AM support */
 812                         set_ia32_am_support(new_op, ia32_am_Source);
 813                         set_ia32_op_type(new_op, ia32_AddrModeS);
 814
 815                         /* Lea doesn't need a Proj */
 816                         return new_op;
 817                 }
 818                 else if (imm_op) {
 819                         /* This is expr - const */
 820                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 821
 822                         /* set AM support */
 823                         set_ia32_am_support(new_op, ia32_am_Dest);
 824                 }
 825                 else {
 826                         /* This is a normal sub */
 827                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 828
 829                         /* set AM support */
 830                         set_ia32_am_support(new_op, ia32_am_Full);
 831                 }
 832         }
 833
 834         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 835
 836         set_ia32_res_mode(new_op, mode);
 837
 838         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 839 }
 840
 841
 842
 843 /**
 844  * Generates an ia32 DivMod with additional infrastructure for the
 845  * register allocator if needed.
 846  *
 847  * @param env      The transformation environment
 848  * @param dividend -no comment- :)
 849  * @param divisor  -no comment- :)
 850  * @param dm_flav  flavour_Div/Mod/DivMod
 851  * @return The created ia32 DivMod node
 852  */
 853 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 854         ir_node  *res, *proj;
 855         ir_node  *edx_node, *cltd;
 856         ir_node  *in_keep[1];
 857         dbg_info *dbg   = env->dbg;
 858         ir_graph *irg   = env->irg;
 859         ir_node  *block = env->block;
 860         ir_mode  *mode  = env->mode;
 861         ir_node  *irn   = env->irn;
 862         ir_node  *mem;
 863
 864         switch (dm_flav) {
 865                 case flavour_Div:
 866                         mem  = get_Div_mem(irn);
 867                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 868                         break;
 869                 case flavour_Mod:
 870                         mem  = get_Mod_mem(irn);
 871                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 872                         break;
 873                 case flavour_DivMod:
 874                         mem  = get_DivMod_mem(irn);
 875                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 876                         break;
 877                 default:
 878                         assert(0);
 879         }
 880
 881         if (mode_is_signed(mode)) {
 882                 /* in signed mode, we need to sign extend the dividend */
 883                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend);
 884                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EAX);
 885                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EDX);
 886         }
 887         else {
 888                 edx_node = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Iu);
 889                 set_ia32_Const_type(edx_node, ia32_Const);
 890                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 891         }
 892
 893         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, dm_flav);
 894
 895         set_ia32_n_res(res, 2);
 896
 897         /* Only one proj is used -> We must add a second proj and */
 898         /* connect this one to a Keep node to eat up the second   */
 899         /* destroyed register.                                    */
 900         if (get_irn_n_edges(irn) == 1) {
 901                 proj = get_edge_src_irn(get_irn_out_edge_first(irn));
 902                 assert(is_Proj(proj) && "non-Proj to Div/Mod node");
 903
 904                 if (get_irn_op(irn) == op_Div) {
 905                         set_Proj_proj(proj, pn_DivMod_res_div);
 906                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_mod);
 907                 }
 908                 else {
 909                         set_Proj_proj(proj, pn_DivMod_res_mod);
 910                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode_Is, pn_DivMod_res_div);
 911                 }
 912
 913                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 914         }
 915
 916         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
 917
 918         set_ia32_res_mode(res, mode_Is);
 919
 920         return res;
 921 }
 922
 923
 924 /**
 925  * Wrapper for generate_DivMod. Sets flavour_Mod.
 926  *
 927  * @param env      The transformation environment
 928  */
 929 static ir_node *gen_Mod(ia32_transform_env_t *env) {
 930         return generate_DivMod(env, get_Mod_left(env->irn), get_Mod_right(env->irn), flavour_Mod);
 931 }
 932
 933 /**
 934  * Wrapper for generate_DivMod. Sets flavour_Div.
 935  *
 936  * @param env      The transformation environment
 937  */
 938 static ir_node *gen_Div(ia32_transform_env_t *env) {
 939         return generate_DivMod(env, get_Div_left(env->irn), get_Div_right(env->irn), flavour_Div);
 940 }
 941
 942 /**
 943  * Wrapper for generate_DivMod. Sets flavour_DivMod.
 944  */
 945 static ir_node *gen_DivMod(ia32_transform_env_t *env) {
 946         return generate_DivMod(env, get_DivMod_left(env->irn), get_DivMod_right(env->irn), flavour_DivMod);
 947 }
 948
 949
 950
 951 /**
 952  * Creates an ia32 floating Div.
 953  *
 954  * @param env   The transformation environment
 955  * @return The created ia32 xDiv node
 956  */
 957 static ir_node *gen_Quot(ia32_transform_env_t *env) {
 958         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
 959         ir_node *new_op;
 960         ir_node *nomem = new_rd_NoMem(env->irg);
 961         ir_node *op1   = get_Quot_left(env->irn);
 962         ir_node *op2   = get_Quot_right(env->irn);
 963
 964         FP_USED(env->cg);
 965         if (USE_SSE2(env->cg)) {
 966                 if (is_ia32_xConst(op2)) {
 967                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem);
 968                         set_ia32_am_support(new_op, ia32_am_None);
 969                         set_ia32_Immop_attr(new_op, op2);
 970                 }
 971                 else {
 972                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
 973                         set_ia32_am_support(new_op, ia32_am_Source);
 974                 }
 975         }
 976         else {
 977                 new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
 978                 set_ia32_am_support(new_op, ia32_am_Source);
 979         }
 980         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
 981         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 982
 983         return new_op;
 984 }
 985
 986
 987
 988 /**
 989  * Creates an ia32 Shl.
 990  *
 991  * @param env   The transformation environment
 992  * @return The created ia32 Shl node
 993  */
 994 static ir_node *gen_Shl(ia32_transform_env_t *env) {
 995         return gen_shift_binop(env, get_Shl_left(env->irn), get_Shl_right(env->irn), new_rd_ia32_Shl);
 996 }
 997
 998
 999
1000 /**
1001  * Creates an ia32 Shr.
1002  *
1003  * @param env   The transformation environment
1004  * @return The created ia32 Shr node
1005  */
1006 static ir_node *gen_Shr(ia32_transform_env_t *env) {
1007         return gen_shift_binop(env, get_Shr_left(env->irn), get_Shr_right(env->irn), new_rd_ia32_Shr);
1008 }
1009
1010
1011
1012 /**
1013  * Creates an ia32 Shrs.
1014  *
1015  * @param env   The transformation environment
1016  * @return The created ia32 Shrs node
1017  */
1018 static ir_node *gen_Shrs(ia32_transform_env_t *env) {
1019         return gen_shift_binop(env, get_Shrs_left(env->irn), get_Shrs_right(env->irn), new_rd_ia32_Shrs);
1020 }
1021
1022
1023
1024 /**
1025  * Creates an ia32 RotL.
1026  *
1027  * @param env   The transformation environment
1028  * @param op1   The first operator
1029  * @param op2   The second operator
1030  * @return The created ia32 RotL node
1031  */
1032 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1033         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1034 }
1035
1036
1037
1038 /**
1039  * Creates an ia32 RotR.
1040  * NOTE: There is no RotR with immediate because this would always be a RotL
1041  *       "imm-mode_size_bits" which can be pre-calculated.
1042  *
1043  * @param env   The transformation environment
1044  * @param op1   The first operator
1045  * @param op2   The second operator
1046  * @return The created ia32 RotR node
1047  */
1048 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1049         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1050 }
1051
1052
1053
1054 /**
1055  * Creates an ia32 RotR or RotL (depending on the found pattern).
1056  *
1057  * @param env   The transformation environment
1058  * @return The created ia32 RotL or RotR node
1059  */
1060 static ir_node *gen_Rot(ia32_transform_env_t *env) {
1061         ir_node *rotate = NULL;
1062         ir_node *op1    = get_Rot_left(env->irn);
1063         ir_node *op2    = get_Rot_right(env->irn);
1064
1065         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1066                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1067                  that means we can create a RotR instead of an Add and a RotL */
1068
1069         if (is_Proj(op2)) {
1070                 ir_node *pred = get_Proj_pred(op2);
1071
1072                 if (is_ia32_Add(pred)) {
1073                         ir_node *pred_pred = get_irn_n(pred, 2);
1074                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1075                         long     bits      = get_mode_size_bits(env->mode);
1076
1077                         if (is_Proj(pred_pred)) {
1078                                 pred_pred = get_Proj_pred(pred_pred);
1079                         }
1080
1081                         if (is_ia32_Minus(pred_pred) &&
1082                                 tarval_is_long(tv)       &&
1083                                 get_tarval_long(tv) == bits)
1084                         {
1085                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1086                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1087                         }
1088
1089                 }
1090         }
1091
1092         if (!rotate) {
1093                 rotate = gen_RotL(env, op1, op2);
1094         }
1095
1096         return rotate;
1097 }
1098
1099
1100
1101 /**
1102  * Transforms a Minus node.
1103  *
1104  * @param env   The transformation environment
1105  * @param op    The Minus operand
1106  * @return The created ia32 Minus node
1107  */
1108 static ir_node *gen_Minus_ex(ia32_transform_env_t *env, ir_node *op) {
1109         ident   *name;
1110         ir_node *new_op;
1111         int      size;
1112
1113         if (mode_is_float(env->mode)) {
1114                 FP_USED(env->cg);
1115                 if (USE_SSE2(env->cg)) {
1116                         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1117                         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1118                         ir_node *nomem    = new_rd_NoMem(env->irg);
1119
1120                         new_op = new_rd_ia32_xEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1121
1122                         size   = get_mode_size_bits(env->mode);
1123                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1124
1125                         set_ia32_sc(new_op, name);
1126
1127                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1128
1129                         set_ia32_res_mode(new_op, env->mode);
1130                         set_ia32_immop_type(new_op, ia32_ImmSymConst);
1131
1132                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_xEor_res);
1133                 }
1134                 else {
1135                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1136                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1137                 }
1138         }
1139         else {
1140                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1141         }
1142
1143         return new_op;
1144 }
1145
1146 /**
1147  * Transforms a Minus node.
1148  *
1149  * @param env   The transformation environment
1150  * @return The created ia32 Minus node
1151  */
1152 static ir_node *gen_Minus(ia32_transform_env_t *env) {
1153         return gen_Minus_ex(env, get_Minus_op(env->irn));
1154 }
1155
1156
1157 /**
1158  * Transforms a Not node.
1159  *
1160  * @param env   The transformation environment
1161  * @return The created ia32 Not node
1162  */
1163 static ir_node *gen_Not(ia32_transform_env_t *env) {
1164         assert (! mode_is_float(env->mode));
1165         return gen_unop(env, get_Not_op(env->irn), new_rd_ia32_Not);
1166 }
1167
1168
1169
1170 /**
1171  * Transforms an Abs node.
1172  *
1173  * @param env   The transformation environment
1174  * @return The created ia32 Abs node
1175  */
1176 static ir_node *gen_Abs(ia32_transform_env_t *env) {
1177         ir_node  *res, *p_eax, *p_edx;
1178         dbg_info *dbg      = env->dbg;
1179         ir_mode  *mode     = env->mode;
1180         ir_graph *irg      = env->irg;
1181         ir_node  *block    = env->block;
1182         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1183         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1184         ir_node  *nomem    = new_NoMem();
1185         ir_node  *op       = get_Abs_op(env->irn);
1186         int       size;
1187         ident    *name;
1188
1189         if (mode_is_float(mode)) {
1190                 FP_USED(env->cg);
1191                 if (USE_SSE2(env->cg)) {
1192                         res = new_rd_ia32_xAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1193
1194                         size   = get_mode_size_bits(mode);
1195                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1196
1197                         set_ia32_sc(res, name);
1198
1199                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1200
1201                         set_ia32_res_mode(res, mode);
1202                         set_ia32_immop_type(res, ia32_ImmSymConst);
1203
1204                         res = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_xAnd_res);
1205                 }
1206                 else {
1207                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1208                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1209                 }
1210         }
1211         else {
1212                 res   = new_rd_ia32_Cdq(dbg, irg, block, op);
1213                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1214                 set_ia32_res_mode(res, mode);
1215
1216                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EAX);
1217                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EDX);
1218
1219                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1220                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1221                 set_ia32_res_mode(res, mode);
1222
1223                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Eor_res);
1224
1225                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1226                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1227                 set_ia32_res_mode(res, mode);
1228
1229                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Sub_res);
1230         }
1231
1232         return res;
1233 }
1234
1235
1236
1237 /**
1238  * Transforms a Load.
1239  *
1240  * @param env   The transformation environment
1241  * @return the created ia32 Load node
1242  */
1243 static ir_node *gen_Load(ia32_transform_env_t *env) {
1244         ir_node    *node  = env->irn;
1245         ir_node    *noreg = ia32_new_NoReg_gp(env->cg);
1246         ir_node    *ptr   = get_Load_ptr(node);
1247         ir_node    *lptr  = ptr;
1248         ir_mode    *mode  = get_Load_mode(node);
1249         int        is_imm = 0;
1250         ir_node *new_op;
1251         ia32_am_flavour_t am_flav = ia32_B;
1252
1253         /* address might be a constant (symconst or absolute address) */
1254         if (is_ia32_Const(ptr)) {
1255                 lptr   = noreg;
1256                 is_imm = 1;
1257         }
1258
1259         if (mode_is_float(mode)) {
1260                 FP_USED(env->cg);
1261                 if (USE_SSE2(env->cg))
1262                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1263                 else
1264                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1265         }
1266         else {
1267                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1268         }
1269
1270         /* base is an constant address */
1271         if (is_imm) {
1272                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1273                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1274                 }
1275                 else {
1276                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1277                 }
1278
1279                 am_flav = ia32_O;
1280         }
1281
1282         set_ia32_am_support(new_op, ia32_am_Source);
1283         set_ia32_op_type(new_op, ia32_AddrModeS);
1284         set_ia32_am_flavour(new_op, am_flav);
1285         set_ia32_ls_mode(new_op, mode);
1286
1287         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1288
1289         return new_op;
1290 }
1291
1292
1293
1294 /**
1295  * Transforms a Store.
1296  *
1297  * @param env   The transformation environment
1298  * @return the created ia32 Store node
1299  */
1300 static ir_node *gen_Store(ia32_transform_env_t *env) {
1301         ir_node *node    = env->irn;
1302         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1303         ir_node *val     = get_Store_value(node);
1304         ir_node *ptr     = get_Store_ptr(node);
1305         ir_node *sptr    = ptr;
1306         ir_node *mem     = get_Store_mem(node);
1307         ir_mode *mode    = get_irn_mode(val);
1308         ir_node *sval    = val;
1309         int      is_imm  = 0;
1310         ir_node *new_op;
1311         ia32_am_flavour_t am_flav = ia32_B;
1312         ia32_immop_type_t immop   = ia32_ImmNone;
1313
1314         if (! mode_is_float(mode)) {
1315                 /* in case of storing a const (but not a symconst) -> make it an attribute */
1316                 if (is_ia32_Cnst(val)) {
1317                         switch (get_ia32_op_type(val)) {
1318                         case ia32_Const:
1319                                 immop = ia32_ImmConst;
1320                                 break;
1321                         case ia32_SymConst:
1322                                 immop = ia32_ImmSymConst;
1323                                 break;
1324                         default:
1325                                 assert(0 && "unsupported Const type");
1326                         }
1327                         sval = noreg;
1328                 }
1329         }
1330
1331         /* address might be a constant (symconst or absolute address) */
1332         if (is_ia32_Const(ptr)) {
1333                 sptr   = noreg;
1334                 is_imm = 1;
1335         }
1336
1337         if (mode_is_float(mode)) {
1338                 FP_USED(env->cg);
1339                 if (USE_SSE2(env->cg))
1340                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1341                 else
1342                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1343         }
1344         else if (get_mode_size_bits(mode) == 8) {
1345                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1346         }
1347         else {
1348                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1349         }
1350
1351         /* stored const is an attribute (saves a register) */
1352         if (! mode_is_float(mode) && is_ia32_Cnst(val)) {
1353                 set_ia32_Immop_attr(new_op, val);
1354         }
1355
1356         /* base is an constant address */
1357         if (is_imm) {
1358                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1359                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1360                 }
1361                 else {
1362                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1363                 }
1364
1365                 am_flav = ia32_O;
1366         }
1367
1368         set_ia32_am_support(new_op, ia32_am_Dest);
1369         set_ia32_op_type(new_op, ia32_AddrModeD);
1370         set_ia32_am_flavour(new_op, am_flav);
1371         set_ia32_ls_mode(new_op, get_irn_mode(val));
1372         set_ia32_immop_type(new_op, immop);
1373
1374         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1375
1376         return new_op;
1377 }
1378
1379
1380
1381 /**
1382  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1383  *
1384  * @param env   The transformation environment
1385  * @return The transformed node.
1386  */
1387 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1388         dbg_info *dbg      = env->dbg;
1389         ir_graph *irg      = env->irg;
1390         ir_node  *block    = env->block;
1391         ir_node  *node     = env->irn;
1392         ir_node  *sel      = get_Cond_selector(node);
1393         ir_mode  *sel_mode = get_irn_mode(sel);
1394         ir_node  *res      = NULL;
1395         ir_node  *pred     = NULL;
1396         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1397         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1398
1399         if (is_Proj(sel) && sel_mode == mode_b) {
1400                 ir_node  *nomem = new_NoMem();
1401
1402                 pred  = get_Proj_pred(sel);
1403
1404                 /* get both compare operators */
1405                 cmp_a = get_Cmp_left(pred);
1406                 cmp_b = get_Cmp_right(pred);
1407
1408                 /* check if we can use a CondJmp with immediate */
1409                 cnst = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(cmp_a, cmp_b) : NULL;
1410                 expr = get_expr_op(cmp_a, cmp_b);
1411
1412                 if (cnst && expr) {
1413                         pn_Cmp pnc = get_Proj_proj(sel);
1414
1415                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1416                                 if (classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL) {
1417                                         /* a Cmp A =/!= 0 */
1418                                         ir_node    *op1  = expr;
1419                                         ir_node    *op2  = expr;
1420                                         ir_node    *and  = skip_Proj(expr);
1421                                         const char *cnst = NULL;
1422
1423                                         /* check, if expr is an only once used And operation */
1424                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1425                                                 op1 = get_irn_n(and, 2);
1426                                                 op2 = get_irn_n(and, 3);
1427
1428                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1429                                         }
1430                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2);
1431                                         set_ia32_pncode(res, get_Proj_proj(sel));
1432                                         set_ia32_res_mode(res, get_irn_mode(op1));
1433
1434                                         if (cnst) {
1435                                                 copy_ia32_Immop_attr(res, and);
1436                                         }
1437
1438                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1439                                         return res;
1440                                 }
1441                         }
1442
1443                         if (mode_is_float(get_irn_mode(expr))) {
1444                                 FP_USED(env->cg);
1445                                 if (USE_SSE2(env->cg))
1446                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1447                                 else {
1448                                         assert(0);
1449                                 }
1450                         }
1451                         else {
1452                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1453                         }
1454                         set_ia32_Immop_attr(res, cnst);
1455                         set_ia32_res_mode(res, get_irn_mode(expr));
1456                 }
1457                 else {
1458                         if (mode_is_float(get_irn_mode(cmp_a))) {
1459                                 FP_USED(env->cg);
1460                                 if (USE_SSE2(env->cg))
1461                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1462                                 else {
1463                                         ir_node *proj_eax;
1464                                         res = new_rd_ia32_vfCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1465                                         proj_eax = new_r_Proj(irg, block, res, mode_Is, pn_ia32_vfCondJmp_temp_reg_eax);
1466                                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1467                                 }
1468                         }
1469                         else {
1470                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1471                                 set_ia32_commutative(res);
1472                         }
1473                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1474                 }
1475
1476                 set_ia32_pncode(res, get_Proj_proj(sel));
1477                 //set_ia32_am_support(res, ia32_am_Source);
1478         }
1479         else {
1480                 /* determine the smallest switch case value */
1481                 int switch_min = INT_MAX;
1482                 const ir_edge_t *edge;
1483                 char buf[64];
1484
1485                 foreach_out_edge(node, edge) {
1486                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1487                         switch_min = pn < switch_min ? pn : switch_min;
1488                 }
1489
1490                 if (switch_min) {
1491                         /* if smallest switch case is not 0 we need an additional sub */
1492                         snprintf(buf, sizeof(buf), "%d", switch_min);
1493                         res = new_rd_ia32_Lea(dbg, irg, block, sel, noreg, mode_Is);
1494                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1495                         sub_ia32_am_offs(res, buf);
1496                         set_ia32_am_flavour(res, ia32_am_OB);
1497                         set_ia32_am_support(res, ia32_am_Source);
1498                         set_ia32_op_type(res, ia32_AddrModeS);
1499                 }
1500
1501                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, switch_min ? res : sel, mode_T);
1502                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1503                 set_ia32_res_mode(res, get_irn_mode(sel));
1504         }
1505
1506         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1507         return res;
1508 }
1509
1510
1511
1512 /**
1513  * Transforms a CopyB node.
1514  *
1515  * @param env   The transformation environment
1516  * @return The transformed node.
1517  */
1518 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1519         ir_node  *res   = NULL;
1520         dbg_info *dbg   = env->dbg;
1521         ir_graph *irg   = env->irg;
1522         ir_mode  *mode  = env->mode;
1523         ir_node  *block = env->block;
1524         ir_node  *node  = env->irn;
1525         ir_node  *src   = get_CopyB_src(node);
1526         ir_node  *dst   = get_CopyB_dst(node);
1527         ir_node  *mem   = get_CopyB_mem(node);
1528         int       size  = get_type_size_bytes(get_CopyB_type(node));
1529         int       rem;
1530
1531         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1532         /* then we need the size explicitly in ECX.                    */
1533         if (size >= 16 * 4) {
1534                 rem = size & 0x3; /* size % 4 */
1535                 size >>= 2;
1536
1537                 res = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Is);
1538                 set_ia32_op_type(res, ia32_Const);
1539                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1540
1541                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem, mode);
1542                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1543         }
1544         else {
1545                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem, mode);
1546                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1547                 set_ia32_immop_type(res, ia32_ImmConst);
1548         }
1549
1550         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1551
1552         return res;
1553 }
1554
1555
1556
1557 /**
1558  * Transforms a Mux node into CMov.
1559  *
1560  * @param env   The transformation environment
1561  * @return The transformed node.
1562  */
1563 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1564         ir_node *node   = env->irn;
1565         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1566                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1567
1568         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1569
1570         return new_op;
1571 }
1572
1573
1574 /**
1575  * Following conversion rules apply:
1576  *
1577  *  INT -> INT
1578  * ============
1579  *  1) n bit -> m bit   n > m (downscale)
1580  *     a) target is signed:    movsx
1581  *     b) target is unsigned:  and with lower bits sets
1582  *  2) n bit -> m bit   n == m   (sign change)
1583  *     always ignored
1584  *  3) n bit -> m bit   n < m (upscale)
1585  *     a) source is signed:    movsx
1586  *     b) source is unsigned:  and with lower bits sets
1587  *
1588  *  INT -> FLOAT
1589  * ==============
1590  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1591  *
1592  *  FLOAT -> INT
1593  * ==============
1594  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1595  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1596  *
1597  *  FLOAT -> FLOAT
1598  * ================
1599  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1600  *  x87 is mode_E internally, conversions happen only at load and store
1601  *  in non-strict semantic
1602  */
1603
1604 /**
1605  * Create a conversion from x87 state register to general purpose.
1606  */
1607 static ir_node *gen_x87_fp_to_gp(ia32_transform_env_t *env, ir_mode *tgt_mode) {
1608         ia32_code_gen_t *cg = env->cg;
1609         entity   *ent = cg->fp_to_gp;
1610         ir_graph *irg = env->irg;
1611         ir_node  *block = env->block;
1612         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1613         ir_node  *op = get_Conv_op(env->irn);
1614         ir_node  *fist, *mem, *load;
1615
1616         if (! ent) {
1617                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_vfp].mode);
1618                 ent = cg->fp_to_gp =
1619                         frame_alloc_area(get_irg_frame_type(env->irg), size, 16, 0);
1620         }
1621
1622         /* do a fist */
1623         fist = new_rd_ia32_vfist(env->dbg, irg, block, get_irg_frame(irg), noreg, op, get_irg_no_mem(irg));
1624
1625         set_ia32_frame_ent(fist, ent);
1626         set_ia32_use_frame(fist);
1627         set_ia32_am_support(fist, ia32_am_Dest);
1628         set_ia32_op_type(fist, ia32_AddrModeD);
1629         set_ia32_am_flavour(fist, ia32_B);
1630         set_ia32_ls_mode(fist, mode_E);
1631
1632         mem  = new_r_Proj(irg, block, fist, mode_M, pn_ia32_vfist_M);
1633
1634         /* do a Load */
1635         load = new_rd_ia32_Load(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1636
1637         set_ia32_frame_ent(load, ent);
1638         set_ia32_use_frame(load);
1639         set_ia32_am_support(load, ia32_am_Source);
1640         set_ia32_op_type(load, ia32_AddrModeS);
1641         set_ia32_am_flavour(load, ia32_B);
1642         set_ia32_ls_mode(load, tgt_mode);
1643
1644         return new_r_Proj(irg, block, load, tgt_mode, pn_ia32_Load_res);
1645 }
1646
1647 /**
1648  * Create a conversion from x87 state register to general purpose.
1649  */
1650 static ir_node *gen_x87_gp_to_fp(ia32_transform_env_t *env, ir_mode *src_mode) {
1651         ia32_code_gen_t *cg = env->cg;
1652         entity   *ent = cg->gp_to_fp;
1653         ir_graph *irg = env->irg;
1654         ir_node  *block = env->block;
1655         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1656         ir_node  *nomem = get_irg_no_mem(irg);
1657         ir_node  *op = get_Conv_op(env->irn);
1658         ir_node  *fild, *store, *mem;
1659         int src_bits;
1660
1661         if (! ent) {
1662                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode);
1663                 ent = cg->gp_to_fp =
1664                         frame_alloc_area(get_irg_frame_type(env->irg), size, size, 0);
1665         }
1666
1667         /* first convert to 32 bit */
1668         src_bits = get_mode_size_bits(src_mode);
1669         if (src_bits == 8) {
1670                 op = new_rd_ia32_Conv_I2I8Bit(env->dbg, irg, block, noreg, noreg, op, nomem);
1671                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1672         }
1673         else if (src_bits < 32) {
1674                 op = new_rd_ia32_Conv_I2I(env->dbg, irg, block, noreg, noreg, op, nomem);
1675                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1676         }
1677
1678         /* do a store */
1679         store = new_rd_ia32_Store(env->dbg, irg, block, get_irg_frame(irg), noreg, op, nomem);
1680
1681         set_ia32_frame_ent(store, ent);
1682         set_ia32_use_frame(store);
1683
1684         set_ia32_am_support(store, ia32_am_Dest);
1685         set_ia32_op_type(store, ia32_AddrModeD);
1686         set_ia32_am_flavour(store, ia32_B);
1687         set_ia32_ls_mode(store, mode_Is);
1688
1689         mem = new_r_Proj(irg, block, store, mode_M, 0);
1690
1691         /* do a fild */
1692         fild = new_rd_ia32_vfild(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1693
1694         set_ia32_frame_ent(fild, ent);
1695         set_ia32_use_frame(fild);
1696         set_ia32_am_support(fild, ia32_am_Source);
1697         set_ia32_op_type(fild, ia32_AddrModeS);
1698         set_ia32_am_flavour(fild, ia32_B);
1699         set_ia32_ls_mode(fild, mode_E);
1700
1701         return new_r_Proj(irg, block, fild, mode_E, 0);
1702 }
1703
1704 /**
1705  * Transforms a Conv node.
1706  *
1707  * @param env   The transformation environment
1708  * @return The created ia32 Conv node
1709  */
1710 static ir_node *gen_Conv(ia32_transform_env_t *env) {
1711         dbg_info          *dbg      = env->dbg;
1712         ir_graph          *irg      = env->irg;
1713         ir_node           *op       = get_Conv_op(env->irn);
1714         ir_mode           *src_mode = get_irn_mode(op);
1715         ir_mode           *tgt_mode = env->mode;
1716         int                src_bits = get_mode_size_bits(src_mode);
1717         int                tgt_bits = get_mode_size_bits(tgt_mode);
1718         ir_node           *block    = env->block;
1719         ir_node           *new_op   = NULL;
1720         ir_node           *noreg    = ia32_new_NoReg_gp(env->cg);
1721         ir_node           *nomem    = new_rd_NoMem(irg);
1722         ir_node           *proj;
1723         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
1724
1725         if (src_mode == tgt_mode) {
1726                 /* this can happen when changing mode_P to mode_Is */
1727                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
1728                 edges_reroute(env->irn, op, irg);
1729         }
1730         else if (mode_is_float(src_mode)) {
1731                 /* we convert from float ... */
1732                 if (mode_is_float(tgt_mode)) {
1733                         /* ... to float */
1734                         if (USE_SSE2(env->cg)) {
1735                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
1736                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem);
1737                         }
1738                         else {
1739                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
1740                                 edges_reroute(env->irn, op, irg);
1741                         }
1742                 }
1743                 else {
1744                         /* ... to int */
1745                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
1746                         if (USE_SSE2(env->cg))
1747                                 new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem);
1748                         else
1749                                 return gen_x87_fp_to_gp(env, tgt_mode);
1750
1751                         /* if target mode is not int: add an additional downscale convert */
1752                         if (tgt_bits < 32) {
1753                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1754                                 set_ia32_am_support(new_op, ia32_am_Source);
1755                                 set_ia32_tgt_mode(new_op, tgt_mode);
1756                                 set_ia32_src_mode(new_op, src_mode);
1757
1758                                 proj = new_rd_Proj(dbg, irg, block, new_op, mode_Is, 0);
1759
1760                                 if (tgt_bits == 8 || src_bits == 8) {
1761                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem);
1762                                 }
1763                                 else {
1764                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem);
1765                                 }
1766                         }
1767                 }
1768         }
1769         else {
1770                 /* we convert from int ... */
1771                 if (mode_is_float(tgt_mode)) {
1772                         FP_USED(env->cg);
1773                         /* ... to float */
1774                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
1775                         if (USE_SSE2(env->cg))
1776                                 new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem);
1777                         else
1778                                 return gen_x87_gp_to_fp(env, src_mode);
1779                 }
1780                 else {
1781                         /* ... to int */
1782                         if (get_mode_size_bits(src_mode) == tgt_bits) {
1783                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
1784                                 edges_reroute(env->irn, op, irg);
1785                         }
1786                         else {
1787                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
1788                                 if (tgt_bits == 8 || src_bits == 8) {
1789                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem);
1790                                 }
1791                                 else {
1792                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem);
1793                                 }
1794                         }
1795                 }
1796         }
1797
1798         if (new_op) {
1799                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1800                 set_ia32_tgt_mode(new_op, tgt_mode);
1801                 set_ia32_src_mode(new_op, src_mode);
1802
1803                 set_ia32_am_support(new_op, ia32_am_Source);
1804
1805                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, 0);
1806         }
1807
1808         return new_op;
1809 }
1810
1811
1812
1813 /********************************************
1814  *  _                          _
1815  * | |                        | |
1816  * | |__   ___ _ __   ___   __| | ___  ___
1817  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
1818  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
1819  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
1820  *
1821  ********************************************/
1822
1823 static ir_node *gen_be_StackParam(ia32_transform_env_t *env) {
1824         ir_node *new_op = NULL;
1825         ir_node *node   = env->irn;
1826         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1827         ir_node *mem    = new_rd_NoMem(env->irg);
1828         ir_node *ptr    = get_irn_n(node, 0);
1829         entity  *ent    = be_get_frame_entity(node);
1830         ir_mode *mode   = env->mode;
1831
1832 //      /* If the StackParam has only one user ->     */
1833 //      /* put it in the Block where the user resides */
1834 //      if (get_irn_n_edges(node) == 1) {
1835 //              env->block = get_nodes_block(get_edge_src_irn(get_irn_out_edge_first(node)));
1836 //      }
1837
1838         if (mode_is_float(mode)) {
1839                 FP_USED(env->cg);
1840                 if (USE_SSE2(env->cg))
1841                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
1842                 else
1843                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
1844         }
1845         else {
1846                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
1847         }
1848
1849         set_ia32_frame_ent(new_op, ent);
1850         set_ia32_use_frame(new_op);
1851
1852         set_ia32_am_support(new_op, ia32_am_Source);
1853         set_ia32_op_type(new_op, ia32_AddrModeS);
1854         set_ia32_am_flavour(new_op, ia32_B);
1855         set_ia32_ls_mode(new_op, mode);
1856
1857         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1858
1859         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_ia32_Load_res);
1860 }
1861
1862 /**
1863  * Transforms a FrameAddr into an ia32 Add.
1864  */
1865 static ir_node *gen_be_FrameAddr(ia32_transform_env_t *env) {
1866         ir_node *new_op = NULL;
1867         ir_node *node   = env->irn;
1868         ir_node *op     = get_irn_n(node, 0);
1869         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1870         ir_node *nomem  = new_rd_NoMem(env->irg);
1871
1872         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem);
1873         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
1874         set_ia32_am_support(new_op, ia32_am_Full);
1875         set_ia32_use_frame(new_op);
1876         set_ia32_immop_type(new_op, ia32_ImmConst);
1877         set_ia32_commutative(new_op);
1878
1879         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1880
1881         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_Add_res);
1882 }
1883
1884 /**
1885  * Transforms a FrameLoad into an ia32 Load.
1886  */
1887 static ir_node *gen_be_FrameLoad(ia32_transform_env_t *env) {
1888         ir_node *new_op = NULL;
1889         ir_node *node   = env->irn;
1890         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1891         ir_node *mem    = get_irn_n(node, 0);
1892         ir_node *ptr    = get_irn_n(node, 1);
1893         entity  *ent    = be_get_frame_entity(node);
1894         ir_mode *mode   = get_type_mode(get_entity_type(ent));
1895
1896         if (mode_is_float(mode)) {
1897                 FP_USED(env->cg);
1898                 if (USE_SSE2(env->cg))
1899                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
1900                 else
1901                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
1902         }
1903         else
1904                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
1905
1906         set_ia32_frame_ent(new_op, ent);
1907         set_ia32_use_frame(new_op);
1908
1909         set_ia32_am_support(new_op, ia32_am_Source);
1910         set_ia32_op_type(new_op, ia32_AddrModeS);
1911         set_ia32_am_flavour(new_op, ia32_B);
1912         set_ia32_ls_mode(new_op, mode);
1913
1914         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1915
1916         return new_op;
1917 }
1918
1919
1920 /**
1921  * Transforms a FrameStore into an ia32 Store.
1922  */
1923 static ir_node *gen_be_FrameStore(ia32_transform_env_t *env) {
1924         ir_node *new_op = NULL;
1925         ir_node *node   = env->irn;
1926         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
1927         ir_node *mem    = get_irn_n(node, 0);
1928         ir_node *ptr    = get_irn_n(node, 1);
1929         ir_node *val    = get_irn_n(node, 2);
1930         entity  *ent    = be_get_frame_entity(node);
1931         ir_mode *mode   = get_irn_mode(val);
1932
1933         if (mode_is_float(mode)) {
1934                 FP_USED(env->cg);
1935                 if (USE_SSE2(env->cg))
1936                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1937                 else
1938                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1939         }
1940         else if (get_mode_size_bits(mode) == 8) {
1941                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1942         }
1943         else {
1944                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
1945         }
1946
1947         set_ia32_frame_ent(new_op, ent);
1948         set_ia32_use_frame(new_op);
1949
1950         set_ia32_am_support(new_op, ia32_am_Dest);
1951         set_ia32_op_type(new_op, ia32_AddrModeD);
1952         set_ia32_am_flavour(new_op, ia32_B);
1953         set_ia32_ls_mode(new_op, mode);
1954
1955         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1956
1957         return new_op;
1958 }
1959
1960 /**
1961  * This function just sets the register for the Unknown node
1962  * as this is not done during register allocation because Unknown
1963  * is an "ignore" node.
1964  */
1965 static ir_node *gen_Unknown(ia32_transform_env_t *env) {
1966         ir_mode *mode = env->mode;
1967         ir_node *irn  = env->irn;
1968
1969         if (mode_is_float(mode)) {
1970                 if (USE_SSE2(env->cg))
1971                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_xmm_regs[REG_XMM_UKNWN]);
1972                 else
1973                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_vfp_regs[REG_VFP_UKNWN]);
1974         }
1975         else if (mode_is_int(mode) || mode_is_reference(mode)) {
1976                 arch_set_irn_register(env->cg->arch_env, irn, &ia32_gp_regs[REG_GP_UKNWN]);
1977         }
1978         else {
1979                 assert(0 && "unsupported Unknown-Mode");
1980         }
1981
1982         return NULL;
1983 }
1984
1985
1986 /*********************************************************
1987  *                  _             _      _
1988  *                 (_)           | |    (_)
1989  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
1990  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
1991  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
1992  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
1993  *
1994  *********************************************************/
1995
1996 /**
1997  * Transforms a Sub or xSub into Neg--Add iff OUT_REG == SRC2_REG.
1998  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
1999  */
2000 void ia32_transform_sub_to_neg_add(ir_node *irn, ia32_code_gen_t *cg) {
2001         ia32_transform_env_t tenv;
2002         ir_node *in1, *in2, *noreg, *nomem, *res;
2003         const arch_register_t *in1_reg, *in2_reg, *out_reg, **slots;
2004
2005         /* Return if AM node or not a Sub or xSub */
2006         if (get_ia32_op_type(irn) != ia32_Normal || !(is_ia32_Sub(irn) || is_ia32_xSub(irn)))
2007                 return;
2008
2009         noreg   = ia32_new_NoReg_gp(cg);
2010         nomem   = new_rd_NoMem(cg->irg);
2011         in1     = get_irn_n(irn, 2);
2012         in2     = get_irn_n(irn, 3);
2013         in1_reg = arch_get_irn_register(cg->arch_env, in1);
2014         in2_reg = arch_get_irn_register(cg->arch_env, in2);
2015         out_reg = get_ia32_out_reg(irn, 0);
2016
2017         tenv.block    = get_nodes_block(irn);
2018         tenv.dbg      = get_irn_dbg_info(irn);
2019         tenv.irg      = cg->irg;
2020         tenv.irn      = irn;
2021         tenv.mode     = get_ia32_res_mode(irn);
2022         tenv.cg       = cg;
2023         DEBUG_ONLY(tenv.mod      = cg->mod;)
2024
2025         /* in case of sub and OUT == SRC2 we can transform the sequence into neg src2 -- add */
2026         if (REGS_ARE_EQUAL(out_reg, in2_reg)) {
2027                 /* generate the neg src2 */
2028                 res = gen_Minus_ex(&tenv, in2);
2029                 arch_set_irn_register(cg->arch_env, res, in2_reg);
2030
2031                 /* add to schedule */
2032                 sched_add_before(irn, res);
2033
2034                 /* generate the add */
2035                 if (mode_is_float(tenv.mode)) {
2036                         res = new_rd_ia32_xAdd(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
2037                         set_ia32_am_support(res, ia32_am_Source);
2038                 }
2039                 else {
2040                         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, res, in1, nomem);
2041                         set_ia32_am_support(res, ia32_am_Full);
2042                         set_ia32_commutative(res);
2043                 }
2044             set_ia32_res_mode(res, tenv.mode);
2045
2046                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(tenv.cg, irn));
2047                 /* copy register */
2048                 slots    = get_ia32_slots(res);
2049                 slots[0] = in2_reg;
2050
2051                 /* add to schedule */
2052                 sched_add_before(irn, res);
2053
2054                 /* remove the old sub */
2055                 sched_remove(irn);
2056
2057                 DBG_OPT_SUB2NEGADD(irn, res);
2058
2059                 /* exchange the add and the sub */
2060                 exchange(irn, res);
2061         }
2062 }
2063
2064 /**
2065  * Transforms a LEA into an Add if possible
2066  * THIS FUNCTIONS MUST BE CALLED AFTER REGISTER ALLOCATION.
2067  */
2068 void ia32_transform_lea_to_add(ir_node *irn, ia32_code_gen_t *cg) {
2069         ia32_am_flavour_t am_flav;
2070         int               imm = 0;
2071         ir_node          *res = NULL;
2072         ir_node          *nomem, *noreg, *base, *index, *op1, *op2;
2073         char             *offs;
2074         ia32_transform_env_t tenv;
2075         const arch_register_t *out_reg, *base_reg, *index_reg;
2076
2077         /* must be a LEA */
2078         if (! is_ia32_Lea(irn))
2079                 return;
2080
2081         am_flav = get_ia32_am_flavour(irn);
2082
2083         /* only some LEAs can be transformed to an Add */
2084         if (am_flav != ia32_am_B && am_flav != ia32_am_OB && am_flav != ia32_am_OI && am_flav != ia32_am_BI)
2085                 return;
2086
2087         noreg = ia32_new_NoReg_gp(cg);
2088         nomem = new_rd_NoMem(cg->irg);
2089         op1   = noreg;
2090         op2   = noreg;
2091         base  = get_irn_n(irn, 0);
2092         index = get_irn_n(irn,1);
2093
2094         offs  = get_ia32_am_offs(irn);
2095
2096         /* offset has a explicit sign -> we need to skip + */
2097         if (offs && offs[0] == '+')
2098                 offs++;
2099
2100         out_reg   = arch_get_irn_register(cg->arch_env, irn);
2101         base_reg  = arch_get_irn_register(cg->arch_env, base);
2102         index_reg = arch_get_irn_register(cg->arch_env, index);
2103
2104         tenv.block = get_nodes_block(irn);
2105         tenv.dbg   = get_irn_dbg_info(irn);
2106         tenv.irg   = cg->irg;
2107         tenv.irn   = irn;
2108         DEBUG_ONLY(tenv.mod   = cg->mod;)
2109         tenv.mode  = get_irn_mode(irn);
2110         tenv.cg    = cg;
2111
2112         switch(get_ia32_am_flavour(irn)) {
2113                 case ia32_am_B:
2114                         /* out register must be same as base register */
2115                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2116                                 return;
2117
2118                         op1 = base;
2119                         break;
2120                 case ia32_am_OB:
2121                         /* out register must be same as base register */
2122                         if (! REGS_ARE_EQUAL(out_reg, base_reg))
2123                                 return;
2124
2125                         op1 = base;
2126                         imm = 1;
2127                         break;
2128                 case ia32_am_OI:
2129                         /* out register must be same as index register */
2130                         if (! REGS_ARE_EQUAL(out_reg, index_reg))
2131                                 return;
2132
2133                         op1 = index;
2134                         imm = 1;
2135                         break;
2136                 case ia32_am_BI:
2137                         /* out register must be same as one in register */
2138                         if (REGS_ARE_EQUAL(out_reg, base_reg)) {
2139                                 op1 = base;
2140                                 op2 = index;
2141                         }
2142                         else if (REGS_ARE_EQUAL(out_reg, index_reg)) {
2143                                 op1 = index;
2144                                 op2 = base;
2145                         }
2146                         else {
2147                                 /* in registers a different from out -> no Add possible */
2148                                 return;
2149                         }
2150                 default:
2151                         break;
2152         }
2153
2154         res = new_rd_ia32_Add(tenv.dbg, tenv.irg, tenv.block, noreg, noreg, op1, op2, nomem);
2155         arch_set_irn_register(cg->arch_env, res, out_reg);
2156         set_ia32_op_type(res, ia32_Normal);
2157         set_ia32_commutative(res);
2158         set_ia32_res_mode(res, tenv.mode);
2159
2160         if (imm) {
2161                 set_ia32_cnst(res, offs);
2162                 set_ia32_immop_type(res, ia32_ImmConst);
2163         }
2164
2165         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(cg, irn));
2166
2167         /* add Add to schedule */
2168         sched_add_before(irn, res);
2169
2170         DBG_OPT_LEA2ADD(irn, res);
2171
2172         res = new_rd_Proj(tenv.dbg, tenv.irg, tenv.block, res, tenv.mode, 0);
2173
2174         /* add result Proj to schedule */
2175         sched_add_before(irn, res);
2176
2177         /* remove the old LEA */
2178         sched_remove(irn);
2179
2180         /* exchange the Add and the LEA */
2181         exchange(irn, res);
2182 }
2183
2184 /**
2185  * the BAD transformer.
2186  */
2187 static ir_node *bad_transform(ia32_transform_env_t *env) {
2188         ir_fprintf(stderr, "Not implemented: %+F\n", env->irn);
2189         assert(0);
2190         return NULL;
2191 }
2192
2193 /**
2194  * Enters all transform functions into the generic pointer
2195  */
2196 void ia32_register_transformers(void) {
2197         ir_op *op_Max, *op_Min, *op_Mulh;
2198
2199         /* first clear the generic function pointer for all ops */
2200         clear_irp_opcodes_generic_func();
2201
2202 #define GEN(a)   op_##a->ops.generic = (op_func)gen_##a
2203 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
2204 #define IGN(a)
2205
2206         GEN(Add);
2207         GEN(Sub);
2208         GEN(Mul);
2209         GEN(And);
2210         GEN(Or);
2211         GEN(Eor);
2212
2213         GEN(Shl);
2214         GEN(Shr);
2215         GEN(Shrs);
2216         GEN(Rot);
2217
2218         GEN(Quot);
2219
2220         GEN(Div);
2221         GEN(Mod);
2222         GEN(DivMod);
2223
2224         GEN(Minus);
2225         GEN(Conv);
2226         GEN(Abs);
2227         GEN(Not);
2228
2229         GEN(Load);
2230         GEN(Store);
2231         GEN(Cond);
2232
2233         GEN(CopyB);
2234         GEN(Mux);
2235
2236         IGN(Call);
2237         IGN(Alloc);
2238
2239         IGN(Proj);
2240         IGN(Block);
2241         IGN(Start);
2242         IGN(End);
2243         IGN(NoMem);
2244         IGN(Phi);
2245         IGN(IJmp);
2246         IGN(Break);
2247         IGN(Cmp);
2248
2249         /* constant transformation happens earlier */
2250         IGN(Const);
2251         IGN(SymConst);
2252         IGN(Sync);
2253
2254         BAD(Raise);
2255         BAD(Sel);
2256         BAD(InstOf);
2257         BAD(Cast);
2258         BAD(Free);
2259         BAD(Tuple);
2260         BAD(Id);
2261         BAD(Bad);
2262         BAD(Confirm);
2263         BAD(Filter);
2264         BAD(CallBegin);
2265         BAD(EndReg);
2266         BAD(EndExcept);
2267
2268         GEN(be_FrameAddr);
2269         GEN(be_FrameLoad);
2270         GEN(be_FrameStore);
2271         GEN(be_StackParam);
2272
2273         /* set the register for all Unknown nodes */
2274         GEN(Unknown);
2275
2276         op_Max = get_op_Max();
2277         if (op_Max)
2278                 GEN(Max);
2279         op_Min = get_op_Min();
2280         if (op_Min)
2281                 GEN(Min);
2282         op_Mulh = get_op_Mulh();
2283         if (op_Mulh)
2284                 GEN(Mulh);
2285
2286 #undef GEN
2287 #undef BAD
2288 #undef IGN
2289 }
2290
2291 typedef ir_node *(transform_func)(ia32_transform_env_t *env);
2292
2293 /**
2294  * Transforms the given firm node (and maybe some other related nodes)
2295  * into one or more assembler nodes.
2296  *
2297  * @param node    the firm node
2298  * @param env     the debug module
2299  */
2300 void ia32_transform_node(ir_node *node, void *env) {
2301         ia32_code_gen_t *cg = (ia32_code_gen_t *)env;
2302         ir_op *op           = get_irn_op(node);
2303         ir_node *asm_node   = NULL;
2304
2305         if (is_Block(node))
2306                 return;
2307
2308         DBG((cg->mod, LEVEL_1, "check %+F ... ", node));
2309         if (op->ops.generic) {
2310                 ia32_transform_env_t  tenv;
2311                 transform_func *transform = (transform_func *)op->ops.generic;
2312
2313                 tenv.block    = get_nodes_block(node);
2314                 tenv.dbg      = get_irn_dbg_info(node);
2315                 tenv.irg      = current_ir_graph;
2316                 tenv.irn      = node;
2317                 tenv.mode     = get_irn_mode(node);
2318                 tenv.cg       = cg;
2319                 DEBUG_ONLY(tenv.mod = cg->mod;)
2320
2321                 asm_node = (*transform)(&tenv);
2322         }
2323
2324         /* exchange nodes if a new one was generated */
2325         if (asm_node) {
2326                 exchange(node, asm_node);
2327                 DB((cg->mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
2328         }
2329         else {
2330                 DB((cg->mod, LEVEL_1, "ignored\n"));
2331         }
2332 }