nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into ia32-Firm.
  23  * @author      Christian Wuerdig, Matthias Braun
  24  * @version     $Id$
  25  */
  26 #ifdef HAVE_CONFIG_H
  27 #include "config.h"
  28 #endif
  29
  30 #include <limits.h>
  31
  32 #include "irargs_t.h"
  33 #include "irnode_t.h"
  34 #include "irgraph_t.h"
  35 #include "irmode_t.h"
  36 #include "iropt_t.h"
  37 #include "irop_t.h"
  38 #include "irprog_t.h"
  39 #include "iredges_t.h"
  40 #include "irgmod.h"
  41 #include "irvrfy.h"
  42 #include "ircons.h"
  43 #include "irgwalk.h"
  44 #include "dbginfo.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "cgana.h"
  51 #include "irouts.h"
  52 #include "trouts.h"
  53 #include "irhooks.h"
  54
  55 #include "../benode_t.h"
  56 #include "../besched.h"
  57 #include "../beabi.h"
  58 #include "../beutil.h"
  59 #include "../beirg_t.h"
  60
  61 #include "bearch_ia32_t.h"
  62 #include "ia32_nodes_attr.h"
  63 #include "ia32_transform.h"
  64 #include "ia32_new_nodes.h"
  65 #include "ia32_map_regs.h"
  66 #include "ia32_dbg_stat.h"
  67 #include "ia32_optimize.h"
  68 #include "ia32_util.h"
  69
  70 #include "gen_ia32_regalloc_if.h"
  71
  72 #define SFP_SIGN "0x80000000"
  73 #define DFP_SIGN "0x8000000000000000"
  74 #define SFP_ABS  "0x7FFFFFFF"
  75 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  76
  77 #define TP_SFP_SIGN "ia32_sfp_sign"
  78 #define TP_DFP_SIGN "ia32_dfp_sign"
  79 #define TP_SFP_ABS  "ia32_sfp_abs"
  80 #define TP_DFP_ABS  "ia32_dfp_abs"
  81
  82 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  83 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  84 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  85 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  86
  87 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  88 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  89
  90 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  91
  92 typedef struct ia32_transform_env_t {
  93         ir_graph          *irg;        /**< The irg, the node should be created in */
  94         ia32_code_gen_t   *cg;         /**< The code generator */
  95         int               visited;     /**< visited count that indicates whether a
  96                                             node is already transformed */
  97         pdeq              *worklist;   /**< worklist of nodes that still need to be
  98                                                                         transformed */
  99         ir_node          **old_anchors;/**< the list of anchors nodes in the old irg*/
 100 } ia32_transform_env_t;
 101
 102 static ia32_transform_env_t env;
 103
 104 extern ir_op *get_op_Mulh(void);
 105
 106 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 107         ir_node *block, ir_node *base, ir_node *index, ir_node *op1,
 108         ir_node *op2, ir_node *mem);
 109
 110 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 111         ir_node *block, ir_node *base, ir_node *index, ir_node *op,
 112         ir_node *mem);
 113
 114 typedef ir_node *(transform_func)(ir_node *node);
 115
 116 /****************************************************************************************************
 117  *                  _        _                        __                           _   _
 118  *                 | |      | |                      / _|                         | | (_)
 119  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 120  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 121  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 122  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 123  *
 124  ****************************************************************************************************/
 125
 126 static ir_node *duplicate_node(ir_node *node);
 127 static ir_node *transform_node(ir_node *node);
 128 static void duplicate_deps(ir_node *old_node, ir_node *new_node);
 129
 130 static INLINE int mode_needs_gp_reg(ir_mode *mode)
 131 {
 132         if(mode == mode_fpcw)
 133                 return 0;
 134
 135         return mode_is_int(mode) || mode_is_character(mode) || mode_is_reference(mode);
 136 }
 137
 138 static INLINE void set_new_node(ir_node *old_node, ir_node *new_node)
 139 {
 140         set_irn_link(old_node, new_node);
 141 }
 142
 143 static INLINE ir_node *get_new_node(ir_node *old_node)
 144 {
 145         assert(irn_visited(old_node));
 146         return (ir_node*) get_irn_link(old_node);
 147 }
 148
 149 /**
 150  * Returns 1 if irn is a Const representing 0, 0 otherwise
 151  */
 152 static INLINE int is_ia32_Const_0(ir_node *irn) {
 153         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 154                && tarval_is_null(get_ia32_Immop_tarval(irn));
 155 }
 156
 157 /**
 158  * Returns 1 if irn is a Const representing 1, 0 otherwise
 159  */
 160 static INLINE int is_ia32_Const_1(ir_node *irn) {
 161         return is_ia32_irn(irn) && is_ia32_Const(irn) && get_ia32_immop_type(irn) == ia32_ImmConst
 162                && tarval_is_one(get_ia32_Immop_tarval(irn));
 163 }
 164
 165 /**
 166  * Collects all Projs of a node into the node array. Index is the projnum.
 167  * BEWARE: The caller has to assure the appropriate array size!
 168  */
 169 static void ia32_collect_Projs(ir_node *irn, ir_node **projs, int size) {
 170         const ir_edge_t *edge;
 171         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 172
 173         memset(projs, 0, size * sizeof(projs[0]));
 174
 175         foreach_out_edge(irn, edge) {
 176                 ir_node *proj = get_edge_src_irn(edge);
 177                 int proj_proj = get_Proj_proj(proj);
 178                 assert(proj_proj < size);
 179                 projs[proj_proj] = proj;
 180         }
 181 }
 182
 183 /**
 184  * Renumbers the proj having pn_old in the array tp pn_new
 185  * and removes the proj from the array.
 186  */
 187 static INLINE void ia32_renumber_Proj(ir_node **projs, long pn_old, long pn_new) {
 188         fprintf(stderr, "Warning: renumber_Proj used!\n");
 189         if (projs[pn_old]) {
 190                 set_Proj_proj(projs[pn_old], pn_new);
 191                 projs[pn_old] = NULL;
 192         }
 193 }
 194
 195 /**
 196  * creates a unique ident by adding a number to a tag
 197  *
 198  * @param tag   the tag string, must contain a %d if a number
 199  *              should be added
 200  */
 201 static ident *unique_id(const char *tag)
 202 {
 203         static unsigned id = 0;
 204         char str[256];
 205
 206         snprintf(str, sizeof(str), tag, ++id);
 207         return new_id_from_str(str);
 208 }
 209
 210 /**
 211  * Get a primitive type for a mode.
 212  */
 213 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 214 {
 215         pmap_entry *e = pmap_find(types, mode);
 216         ir_type *res;
 217
 218         if (! e) {
 219                 char buf[64];
 220                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 221                 res = new_type_primitive(new_id_from_str(buf), mode);
 222                 pmap_insert(types, mode, res);
 223         }
 224         else
 225                 res = e->value;
 226         return res;
 227 }
 228
 229 /**
 230  * Get an entity that is initialized with a tarval
 231  */
 232 static ir_entity *get_entity_for_tv(ia32_code_gen_t *cg, ir_node *cnst)
 233 {
 234         tarval *tv    = get_Const_tarval(cnst);
 235         pmap_entry *e = pmap_find(cg->isa->tv_ent, tv);
 236         ir_entity *res;
 237         ir_graph *rem;
 238
 239         if (! e) {
 240                 ir_mode *mode = get_irn_mode(cnst);
 241                 ir_type *tp = get_Const_type(cnst);
 242                 if (tp == firm_unknown_type)
 243                         tp = get_prim_type(cg->isa->types, mode);
 244
 245                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 246
 247                 set_entity_ld_ident(res, get_entity_ident(res));
 248                 set_entity_visibility(res, visibility_local);
 249                 set_entity_variability(res, variability_constant);
 250                 set_entity_allocation(res, allocation_static);
 251
 252                  /* we create a new entity here: It's initialization must resist on the
 253                     const code irg */
 254                 rem = current_ir_graph;
 255                 current_ir_graph = get_const_code_irg();
 256                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 257                 current_ir_graph = rem;
 258
 259                 pmap_insert(cg->isa->tv_ent, tv, res);
 260         } else {
 261                 res = e->value;
 262         }
 263
 264         return res;
 265 }
 266
 267 /**
 268  * Transforms a Const.
 269  */
 270 static ir_node *gen_Const(ir_node *node) {
 271         ir_graph        *irg   = env.irg;
 272         ir_node         *block = transform_node(get_nodes_block(node));
 273         dbg_info        *dbgi  = get_irn_dbg_info(node);
 274         ir_mode         *mode  = get_irn_mode(node);
 275
 276         if (mode_is_float(mode)) {
 277                 ir_node   *res   = NULL;
 278                 ir_node   *noreg = ia32_new_NoReg_gp(env.cg);
 279                 ir_node   *nomem = new_NoMem();
 280                 ir_node   *load;
 281                 ir_entity *floatent;
 282
 283                 FP_USED(env.cg);
 284                 if (! USE_SSE2(env.cg)) {
 285                         cnst_classify_t clss = classify_Const(node);
 286
 287                         if (clss == CNST_NULL) {
 288                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 289                                 res  = load;
 290                         } else if (clss == CNST_ONE) {
 291                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 292                                 res  = load;
 293                         } else {
 294                                 floatent = get_entity_for_tv(env.cg, node);
 295
 296                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem);
 297                                 set_ia32_am_support(load, ia32_am_Source);
 298                                 set_ia32_op_type(load, ia32_AddrModeS);
 299                                 set_ia32_am_flavour(load, ia32_am_N);
 300                                 set_ia32_am_sc(load, floatent);
 301                                 res      = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 302                         }
 303                         set_ia32_ls_mode(load, mode);
 304                 } else {
 305                         floatent = get_entity_for_tv(env.cg, node);
 306
 307                         load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem);
 308                         set_ia32_am_support(load, ia32_am_Source);
 309                         set_ia32_op_type(load, ia32_AddrModeS);
 310                         set_ia32_am_flavour(load, ia32_am_N);
 311                         set_ia32_am_sc(load, floatent);
 312                         set_ia32_ls_mode(load, mode);
 313
 314                         res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 315                 }
 316
 317                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env.cg, node));
 318
 319                 /* Const Nodes before the initial IncSP are a bad idea, because
 320                  * they could be spilled and we have no SP ready at that point yet.
 321                  * So add a dependency to the initial frame pointer calculation to
 322                  * avoid that situation.
 323                  */
 324                 if (get_irg_start_block(irg) == block) {
 325                         add_irn_dep(load, get_irg_frame(irg));
 326                 }
 327
 328                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env.cg, node));
 329                 return res;
 330         } else {
 331                 ir_node *cnst = new_rd_ia32_Const(dbgi, irg, block);
 332
 333                 /* see above */
 334                 if (get_irg_start_block(irg) == block) {
 335                         add_irn_dep(cnst, get_irg_frame(irg));
 336                 }
 337
 338                 set_ia32_Const_attr(cnst, node);
 339                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env.cg, node));
 340                 return cnst;
 341         }
 342
 343         assert(0);
 344         return new_r_Bad(irg);
 345 }
 346
 347 /**
 348  * Transforms a SymConst.
 349  */
 350 static ir_node *gen_SymConst(ir_node *node) {
 351         ir_graph *irg   = env.irg;
 352         ir_node  *block = transform_node(get_nodes_block(node));
 353         dbg_info *dbgi  = get_irn_dbg_info(node);
 354         ir_mode  *mode  = get_irn_mode(node);
 355         ir_node  *cnst;
 356
 357         if (mode_is_float(mode)) {
 358                 FP_USED(env.cg);
 359                 if (USE_SSE2(env.cg))
 360                         cnst = new_rd_ia32_xConst(dbgi, irg, block);
 361                 else
 362                         cnst = new_rd_ia32_vfConst(dbgi, irg, block);
 363                 set_ia32_ls_mode(cnst, mode);
 364         } else {
 365                 cnst = new_rd_ia32_Const(dbgi, irg, block);
 366         }
 367
 368         /* Const Nodes before the initial IncSP are a bad idea, because
 369          * they could be spilled and we have no SP ready at that point yet
 370          */
 371         if (get_irg_start_block(irg) == block) {
 372                 add_irn_dep(cnst, get_irg_frame(irg));
 373         }
 374
 375         set_ia32_Const_attr(cnst, node);
 376         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env.cg, node));
 377
 378         return cnst;
 379 }
 380
 381 /**
 382  * SSE convert of an integer node into a floating point node.
 383  */
 384 static ir_node *gen_sse_conv_int2float(ia32_code_gen_t *cg, dbg_info *dbgi,
 385                                        ir_graph *irg, ir_node *block,
 386                                        ir_node *in, ir_node *old_node, ir_mode *tgt_mode)
 387 {
 388         ir_node *noreg    = ia32_new_NoReg_gp(cg);
 389         ir_node *nomem    = new_rd_NoMem(irg);
 390         ir_node *old_pred = get_Cmp_left(old_node);
 391         ir_mode *in_mode  = get_irn_mode(old_pred);
 392         int     in_bits   = get_mode_size_bits(in_mode);
 393         ir_node *conv     = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, in, nomem);
 394
 395         set_ia32_ls_mode(conv, tgt_mode);
 396         if (in_bits == 32) {
 397                 set_ia32_am_support(conv, ia32_am_Source);
 398         }
 399         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 400
 401         return conv;
 402 }
 403
 404 /**
 405  * SSE convert of an float node into a double node.
 406  */
 407 static ir_node *gen_sse_conv_f2d(ia32_code_gen_t *cg, dbg_info *dbgi,
 408                                  ir_graph *irg, ir_node *block,
 409                                  ir_node *in, ir_node *old_node)
 410 {
 411         ir_node *noreg = ia32_new_NoReg_gp(cg);
 412         ir_node *nomem = new_rd_NoMem(irg);
 413         ir_node *conv  = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, in, nomem);
 414
 415         set_ia32_am_support(conv, ia32_am_Source);
 416         set_ia32_ls_mode(conv, mode_xmm);
 417         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 418
 419         return conv;
 420 }
 421
 422 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 423 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 424         static const struct {
 425                 const char *tp_name;
 426                 const char *ent_name;
 427                 const char *cnst_str;
 428         } names [ia32_known_const_max] = {
 429                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 430                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 431                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 432                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 433         };
 434         static ir_entity *ent_cache[ia32_known_const_max];
 435
 436         const char    *tp_name, *ent_name, *cnst_str;
 437         ir_type       *tp;
 438         ir_node       *cnst;
 439         ir_graph      *rem;
 440         ir_entity     *ent;
 441         tarval        *tv;
 442         ir_mode       *mode;
 443
 444         ent_name = names[kct].ent_name;
 445         if (! ent_cache[kct]) {
 446                 tp_name  = names[kct].tp_name;
 447                 cnst_str = names[kct].cnst_str;
 448
 449                 mode = kct == ia32_SSIGN || kct == ia32_SABS ? mode_Iu : mode_Lu;
 450                 //mode = mode_xmm;
 451                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 452                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 453                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 454
 455                 set_entity_ld_ident(ent, get_entity_ident(ent));
 456                 set_entity_visibility(ent, visibility_local);
 457                 set_entity_variability(ent, variability_constant);
 458                 set_entity_allocation(ent, allocation_static);
 459
 460                 /* we create a new entity here: It's initialization must resist on the
 461                     const code irg */
 462                 rem = current_ir_graph;
 463                 current_ir_graph = get_const_code_irg();
 464                 cnst = new_Const(mode, tv);
 465                 current_ir_graph = rem;
 466
 467                 set_atomic_ent_value(ent, cnst);
 468
 469                 /* cache the entry */
 470                 ent_cache[kct] = ent;
 471         }
 472
 473         return ent_cache[kct];
 474 }
 475
 476 #ifndef NDEBUG
 477 /**
 478  * Prints the old node name on cg obst and returns a pointer to it.
 479  */
 480 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 481         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 482
 483         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 484         obstack_1grow(isa->name_obst, 0);
 485         return obstack_finish(isa->name_obst);
 486 }
 487 #endif /* NDEBUG */
 488
 489 /* determine if one operator is an Imm */
 490 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 491         if (op1) {
 492                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 493         } else {
 494                 return is_ia32_Cnst(op2) ? op2 : NULL;
 495         }
 496 }
 497
 498 /* determine if one operator is not an Imm */
 499 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 500         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 501 }
 502
 503 static void fold_immediate(ir_node *node, int in1, int in2) {
 504         ir_node *left;
 505         ir_node *right;
 506
 507         if (!(env.cg->opt & IA32_OPT_IMMOPS))
 508                 return;
 509
 510         left = get_irn_n(node, in1);
 511         right = get_irn_n(node, in2);
 512         if (! is_ia32_Cnst(right) && is_ia32_Cnst(left)) {
 513                 /* we can only set right operand to immediate */
 514                 if(!is_ia32_commutative(node))
 515                         return;
 516                 /* exchange left/right */
 517                 set_irn_n(node, in1, right);
 518                 set_irn_n(node, in2, ia32_get_admissible_noreg(env.cg, node, in2));
 519                 copy_ia32_Immop_attr(node, left);
 520         } else if(is_ia32_Cnst(right)) {
 521                 set_irn_n(node, in2, ia32_get_admissible_noreg(env.cg, node, in2));
 522                 copy_ia32_Immop_attr(node, right);
 523         } else {
 524                 return;
 525         }
 526
 527         set_ia32_am_support(node, get_ia32_am_support(node) & ~ia32_am_Source);
 528 }
 529
 530 /**
 531  * Construct a standard binary operation, set AM and immediate if required.
 532  *
 533  * @param op1   The first operand
 534  * @param op2   The second operand
 535  * @param func  The node constructor function
 536  * @return The constructed ia32 node.
 537  */
 538 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 539                           construct_binop_func *func)
 540 {
 541         ir_node  *block    = transform_node(get_nodes_block(node));
 542         ir_node  *new_op1  = transform_node(op1);
 543         ir_node  *new_op2  = transform_node(op2);
 544         ir_node  *new_node = NULL;
 545         ir_graph *irg      = env.irg;
 546         dbg_info *dbgi     = get_irn_dbg_info(node);
 547         ir_node  *noreg_gp = ia32_new_NoReg_gp(env.cg);
 548         ir_node  *nomem    = new_NoMem();
 549
 550         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 551         if (func == new_rd_ia32_IMul) {
 552                 set_ia32_am_support(new_node, ia32_am_Source);
 553         } else {
 554                 set_ia32_am_support(new_node, ia32_am_Full);
 555         }
 556
 557         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env.cg, node));
 558         if (is_op_commutative(get_irn_op(node))) {
 559                 set_ia32_commutative(new_node);
 560         }
 561         fold_immediate(new_node, 2, 3);
 562
 563         return new_node;
 564 }
 565
 566 /**
 567  * Construct a standard binary operation, set AM and immediate if required.
 568  *
 569  * @param op1   The first operand
 570  * @param op2   The second operand
 571  * @param func  The node constructor function
 572  * @return The constructed ia32 node.
 573  */
 574 static ir_node *gen_binop_float(ir_node *node, ir_node *op1, ir_node *op2,
 575                                 construct_binop_func *func)
 576 {
 577         ir_node  *block    = transform_node(get_nodes_block(node));
 578         ir_node  *new_op1  = transform_node(op1);
 579         ir_node  *new_op2  = transform_node(op2);
 580         ir_node  *new_node = NULL;
 581         dbg_info *dbgi     = get_irn_dbg_info(node);
 582         ir_graph *irg      = env.irg;
 583         ir_mode  *mode     = get_irn_mode(node);
 584         ir_node  *noreg_gp = ia32_new_NoReg_gp(env.cg);
 585         ir_node  *nomem    = new_NoMem();
 586
 587         new_node = func(dbgi, irg, block, noreg_gp, noreg_gp, new_op1, new_op2, nomem);
 588         set_ia32_am_support(new_node, ia32_am_Source);
 589         if (is_op_commutative(get_irn_op(node))) {
 590                 set_ia32_commutative(new_node);
 591         }
 592         if (USE_SSE2(env.cg)) {
 593                 set_ia32_ls_mode(new_node, mode);
 594         }
 595
 596         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env.cg, node));
 597
 598         return new_node;
 599 }
 600
 601
 602 /**
 603  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 604  *
 605  * @param op1   The first operand
 606  * @param op2   The second operand
 607  * @param func  The node constructor function
 608  * @return The constructed ia32 node.
 609  */
 610 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 611                                 construct_binop_func *func)
 612 {
 613         ir_node  *block   = transform_node(get_nodes_block(node));
 614         ir_node  *new_op1 = transform_node(op1);
 615         ir_node  *new_op2 = transform_node(op2);
 616         ir_node  *new_op  = NULL;
 617         dbg_info *dbgi    = get_irn_dbg_info(node);
 618         ir_graph *irg     = env.irg;
 619         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
 620         ir_node  *nomem   = new_NoMem();
 621         ir_node  *expr_op;
 622         ir_node  *imm_op;
 623         tarval   *tv;
 624
 625         assert(! mode_is_float(get_irn_mode(node))
 626                  && "Shift/Rotate with float not supported");
 627
 628         /* Check if immediate optimization is on and */
 629         /* if it's an operation with immediate.      */
 630         imm_op  = (env.cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
 631         expr_op = get_expr_op(new_op1, new_op2);
 632
 633         assert((expr_op || imm_op) && "invalid operands");
 634
 635         if (!expr_op) {
 636                 /* We have two consts here: not yet supported */
 637                 imm_op = NULL;
 638         }
 639
 640         /* Limit imm_op within range imm8 */
 641         if (imm_op) {
 642                 tv = get_ia32_Immop_tarval(imm_op);
 643
 644                 if (tv) {
 645                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
 646                         set_ia32_Immop_tarval(imm_op, tv);
 647                 }
 648                 else {
 649                         imm_op = NULL;
 650                 }
 651         }
 652
 653         /* integer operations */
 654         if (imm_op) {
 655                 /* This is shift/rot with const */
 656                 DB((dbg, LEVEL_1, "Shift/Rot with immediate ..."));
 657
 658                 new_op = func(dbgi, irg, block, noreg, noreg, expr_op, noreg, nomem);
 659                 copy_ia32_Immop_attr(new_op, imm_op);
 660         } else {
 661                 /* This is a normal shift/rot */
 662                 DB((dbg, LEVEL_1, "Shift/Rot binop ..."));
 663                 new_op = func(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 664         }
 665
 666         /* set AM support */
 667         set_ia32_am_support(new_op, ia32_am_Dest);
 668
 669         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
 670
 671         set_ia32_emit_cl(new_op);
 672
 673         return new_op;
 674 }
 675
 676
 677 /**
 678  * Construct a standard unary operation, set AM and immediate if required.
 679  *
 680  * @param op    The operand
 681  * @param func  The node constructor function
 682  * @return The constructed ia32 node.
 683  */
 684 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 685 {
 686         ir_node  *block    = transform_node(get_nodes_block(node));
 687         ir_node  *new_op   = transform_node(op);
 688         ir_node  *new_node = NULL;
 689         ir_graph *irg      = env.irg;
 690         dbg_info *dbgi     = get_irn_dbg_info(node);
 691         ir_node  *noreg    = ia32_new_NoReg_gp(env.cg);
 692         ir_node  *nomem    = new_NoMem();
 693
 694         new_node = func(dbgi, irg, block, noreg, noreg, new_op, nomem);
 695         DB((dbg, LEVEL_1, "INT unop ..."));
 696         set_ia32_am_support(new_node, ia32_am_Dest);
 697
 698         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env.cg, node));
 699
 700         return new_node;
 701 }
 702
 703
 704 /**
 705  * Creates an ia32 Add.
 706  *
 707  * @return the created ia32 Add node
 708  */
 709 static ir_node *gen_Add(ir_node *node) {
 710         ir_node  *block   = transform_node(get_nodes_block(node));
 711         ir_node  *op1     = get_Add_left(node);
 712         ir_node  *new_op1 = transform_node(op1);
 713         ir_node  *op2     = get_Add_right(node);
 714         ir_node  *new_op2 = transform_node(op2);
 715         ir_node  *new_op  = NULL;
 716         ir_graph *irg     = env.irg;
 717         dbg_info *dbgi    = get_irn_dbg_info(node);
 718         ir_mode  *mode    = get_irn_mode(node);
 719         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
 720         ir_node  *nomem   = new_NoMem();
 721         ir_node  *expr_op, *imm_op;
 722
 723         /* Check if immediate optimization is on and */
 724         /* if it's an operation with immediate.      */
 725         imm_op  = (env.cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_op1, new_op2) : NULL;
 726         expr_op = get_expr_op(new_op1, new_op2);
 727
 728         assert((expr_op || imm_op) && "invalid operands");
 729
 730         if (mode_is_float(mode)) {
 731                 FP_USED(env.cg);
 732                 if (USE_SSE2(env.cg))
 733                         return gen_binop_float(node, op1, op2, new_rd_ia32_xAdd);
 734                 else
 735                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfadd);
 736         }
 737
 738         /* integer ADD */
 739         if (! expr_op) {
 740                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
 741                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
 742
 743                 /* No expr_op means, that we have two const - one symconst and */
 744                 /* one tarval or another symconst - because this case is not   */
 745                 /* covered by constant folding                                 */
 746                 /* We need to check for:                                       */
 747                 /*  1) symconst + const    -> becomes a LEA                    */
 748                 /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 749                 /*        linker doesn't support two symconsts                 */
 750
 751                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
 752                         /* this is the 2nd case */
 753                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
 754                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 755                         set_ia32_am_flavour(new_op, ia32_am_OB);
 756                         set_ia32_am_support(new_op, ia32_am_Source);
 757                         set_ia32_op_type(new_op, ia32_AddrModeS);
 758
 759                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 760                 } else if (tp1 == ia32_ImmSymConst) {
 761                         tarval *tv = get_ia32_Immop_tarval(new_op2);
 762                         long offs = get_tarval_long(tv);
 763
 764                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 765                         add_irn_dep(new_op, get_irg_frame(irg));
 766                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 767
 768                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
 769                         add_ia32_am_offs_int(new_op, offs);
 770                         set_ia32_am_flavour(new_op, ia32_am_O);
 771                         set_ia32_am_support(new_op, ia32_am_Source);
 772                         set_ia32_op_type(new_op, ia32_AddrModeS);
 773                 } else if (tp2 == ia32_ImmSymConst) {
 774                         tarval *tv = get_ia32_Immop_tarval(new_op1);
 775                         long offs = get_tarval_long(tv);
 776
 777                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
 778                         add_irn_dep(new_op, get_irg_frame(irg));
 779                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 780
 781                         add_ia32_am_offs_int(new_op, offs);
 782                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
 783                         set_ia32_am_flavour(new_op, ia32_am_O);
 784                         set_ia32_am_support(new_op, ia32_am_Source);
 785                         set_ia32_op_type(new_op, ia32_AddrModeS);
 786                 } else {
 787                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
 788                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
 789                         tarval *restv = tarval_add(tv1, tv2);
 790
 791                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: add with 2 consts not folded: %+F\n", node));
 792
 793                         new_op = new_rd_ia32_Const(dbgi, irg, block);
 794                         set_ia32_Const_tarval(new_op, restv);
 795                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
 796                 }
 797
 798                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
 799                 return new_op;
 800         } else if (imm_op) {
 801                 if ((env.cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
 802                         tarval_classification_t class_tv, class_negtv;
 803                         tarval *tv = get_ia32_Immop_tarval(imm_op);
 804
 805                         /* optimize tarvals */
 806                         class_tv    = classify_tarval(tv);
 807                         class_negtv = classify_tarval(tarval_neg(tv));
 808
 809                         if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 810                                 DB((dbg, LEVEL_2, "Add(1) to Inc ... "));
 811                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 812                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
 813                                 return new_op;
 814                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 815                                 DB((dbg, LEVEL_2, "Add(-1) to Dec ... "));
 816                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
 817                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
 818                                 return new_op;
 819                         }
 820                 }
 821         }
 822
 823         /* This is a normal add */
 824         new_op = new_rd_ia32_Add(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
 825
 826         /* set AM support */
 827         set_ia32_am_support(new_op, ia32_am_Full);
 828         set_ia32_commutative(new_op);
 829
 830         fold_immediate(new_op, 2, 3);
 831
 832         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
 833
 834         return new_op;
 835 }
 836
 837 #if 0
 838 static ir_node *create_ia32_Mul(ir_node *node) {
 839         ir_graph *irg = env.irg;
 840         dbg_info *dbgi = get_irn_dbg_info(node);
 841         ir_node *block = transform_node(get_nodes_block(node));
 842         ir_node *op1 = get_Mul_left(node);
 843         ir_node *op2 = get_Mul_right(node);
 844         ir_node *new_op1 = transform_node(op1);
 845         ir_node *new_op2 = transform_node(op2);
 846         ir_node *noreg = ia32_new_NoReg_gp(env.cg);
 847         ir_node *proj_EAX, *proj_EDX, *res;
 848         ir_node *in[1];
 849
 850         res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 851         set_ia32_commutative(res);
 852         set_ia32_am_support(res, ia32_am_Source);
 853
 854         /* imediates are not supported, so no fold_immediate */
 855         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 856         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 857
 858         /* keep EAX */
 859         in[0] = proj_EDX;
 860         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 861
 862         return proj_EAX;
 863 }
 864 #endif /* if 0 */
 865
 866
 867 /**
 868  * Creates an ia32 Mul.
 869  *
 870  * @return the created ia32 Mul node
 871  */
 872 static ir_node *gen_Mul(ir_node *node) {
 873         ir_node *op1  = get_Mul_left(node);
 874         ir_node *op2  = get_Mul_right(node);
 875         ir_mode *mode = get_irn_mode(node);
 876
 877         if (mode_is_float(mode)) {
 878                 FP_USED(env.cg);
 879                 if (USE_SSE2(env.cg))
 880                         return gen_binop_float(node, op1, op2, new_rd_ia32_xMul);
 881                 else
 882                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfmul);
 883         }
 884
 885         /*
 886                 for the lower 32bit of the result it doesn't matter whether we use
 887                 signed or unsigned multiplication so we use IMul as it has fewer
 888                 constraints
 889         */
 890         return gen_binop(node, op1, op2, new_rd_ia32_IMul);
 891 }
 892
 893 /**
 894  * Creates an ia32 Mulh.
 895  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 896  * this result while Mul returns the lower 32 bit.
 897  *
 898  * @return the created ia32 Mulh node
 899  */
 900 static ir_node *gen_Mulh(ir_node *node) {
 901         ir_node  *block   = transform_node(get_nodes_block(node));
 902         ir_node  *op1     = get_irn_n(node, 0);
 903         ir_node  *new_op1 = transform_node(op1);
 904         ir_node  *op2     = get_irn_n(node, 1);
 905         ir_node  *new_op2 = transform_node(op2);
 906         ir_graph *irg     = env.irg;
 907         dbg_info *dbgi    = get_irn_dbg_info(node);
 908         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
 909         ir_mode  *mode    = get_irn_mode(node);
 910         ir_node  *proj_EAX, *proj_EDX, *res;
 911         ir_node  *in[1];
 912
 913         assert(!mode_is_float(mode) && "Mulh with float not supported");
 914         if (mode_is_signed(mode)) {
 915                 res = new_rd_ia32_IMul1OP(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 916         } else {
 917                 res = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_op1, new_op2, new_NoMem());
 918         }
 919
 920         set_ia32_commutative(res);
 921         set_ia32_am_support(res, ia32_am_Source);
 922
 923         set_ia32_am_support(res, ia32_am_Source);
 924
 925         proj_EAX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
 926         proj_EDX = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
 927
 928         /* keep EAX */
 929         in[0] = proj_EAX;
 930         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in);
 931
 932         return proj_EDX;
 933 }
 934
 935
 936
 937 /**
 938  * Creates an ia32 And.
 939  *
 940  * @return The created ia32 And node
 941  */
 942 static ir_node *gen_And(ir_node *node) {
 943         ir_node *op1 = get_And_left(node);
 944         ir_node *op2 = get_And_right(node);
 945
 946         assert (! mode_is_float(get_irn_mode(node)));
 947         return gen_binop(node, op1, op2, new_rd_ia32_And);
 948 }
 949
 950
 951
 952 /**
 953  * Creates an ia32 Or.
 954  *
 955  * @return The created ia32 Or node
 956  */
 957 static ir_node *gen_Or(ir_node *node) {
 958         ir_node *op1 = get_Or_left(node);
 959         ir_node *op2 = get_Or_right(node);
 960
 961         assert (! mode_is_float(get_irn_mode(node)));
 962         return gen_binop(node, op1, op2, new_rd_ia32_Or);
 963 }
 964
 965
 966
 967 /**
 968  * Creates an ia32 Eor.
 969  *
 970  * @return The created ia32 Eor node
 971  */
 972 static ir_node *gen_Eor(ir_node *node) {
 973         ir_node *op1 = get_Eor_left(node);
 974         ir_node *op2 = get_Eor_right(node);
 975
 976         assert(! mode_is_float(get_irn_mode(node)));
 977         return gen_binop(node, op1, op2, new_rd_ia32_Xor);
 978 }
 979
 980
 981
 982 /**
 983  * Creates an ia32 Max.
 984  *
 985  * @return the created ia32 Max node
 986  */
 987 static ir_node *gen_Max(ir_node *node) {
 988         ir_node  *block   = transform_node(get_nodes_block(node));
 989         ir_node  *op1     = get_irn_n(node, 0);
 990         ir_node  *new_op1 = transform_node(op1);
 991         ir_node  *op2     = get_irn_n(node, 1);
 992         ir_node  *new_op2 = transform_node(op2);
 993         ir_graph *irg     = env.irg;
 994         ir_mode  *mode    = get_irn_mode(node);
 995         dbg_info *dbgi    = get_irn_dbg_info(node);
 996         ir_mode  *op_mode = get_irn_mode(op1);
 997         ir_node  *new_op;
 998
 999         assert(get_mode_size_bits(mode) == 32);
1000
1001         if (mode_is_float(mode)) {
1002                 FP_USED(env.cg);
1003                 if (USE_SSE2(env.cg)) {
1004                         new_op = gen_binop_float(node, new_op1, new_op2, new_rd_ia32_xMax);
1005                 } else {
1006                         panic("Can't create Max node");
1007                 }
1008         } else {
1009                 long pnc = pn_Cmp_Gt;
1010                 if (! mode_is_signed(op_mode)) {
1011                         pnc |= ia32_pn_Cmp_Unsigned;
1012                 }
1013                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2, new_op1, new_op2);
1014                 set_ia32_pncode(new_op, pnc);
1015                 set_ia32_am_support(new_op, ia32_am_None);
1016         }
1017         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1018
1019         return new_op;
1020 }
1021
1022 /**
1023  * Creates an ia32 Min.
1024  *
1025  * @return the created ia32 Min node
1026  */
1027 static ir_node *gen_Min(ir_node *node) {
1028         ir_node  *block   = transform_node(get_nodes_block(node));
1029         ir_node  *op1     = get_irn_n(node, 0);
1030         ir_node  *new_op1 = transform_node(op1);
1031         ir_node  *op2     = get_irn_n(node, 1);
1032         ir_node  *new_op2 = transform_node(op2);
1033         ir_graph *irg     = env.irg;
1034         ir_mode  *mode    = get_irn_mode(node);
1035         dbg_info *dbgi    = get_irn_dbg_info(node);
1036         ir_mode  *op_mode = get_irn_mode(op1);
1037         ir_node  *new_op;
1038
1039         assert(get_mode_size_bits(mode) == 32);
1040
1041         if (mode_is_float(mode)) {
1042                 FP_USED(env.cg);
1043                 if (USE_SSE2(env.cg)) {
1044                         new_op = gen_binop_float(node, op1, op2, new_rd_ia32_xMin);
1045                 } else {
1046                         panic("can't create Min node");
1047                 }
1048         } else {
1049                 long pnc = pn_Cmp_Lt;
1050                 if (! mode_is_signed(op_mode)) {
1051                         pnc |= ia32_pn_Cmp_Unsigned;
1052                 }
1053                 new_op = new_rd_ia32_CmpCMov(dbgi, irg, block, new_op1, new_op2, new_op1, new_op2);
1054                 set_ia32_pncode(new_op, pnc);
1055                 set_ia32_am_support(new_op, ia32_am_None);
1056         }
1057         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1058
1059         return new_op;
1060 }
1061
1062
1063 /**
1064  * Creates an ia32 Sub.
1065  *
1066  * @return The created ia32 Sub node
1067  */
1068 static ir_node *gen_Sub(ir_node *node) {
1069         ir_node  *block   = transform_node(get_nodes_block(node));
1070         ir_node  *op1     = get_Sub_left(node);
1071         ir_node  *new_op1 = transform_node(op1);
1072         ir_node  *op2     = get_Sub_right(node);
1073         ir_node  *new_op2 = transform_node(op2);
1074         ir_node  *new_op  = NULL;
1075         ir_graph *irg     = env.irg;
1076         dbg_info *dbgi    = get_irn_dbg_info(node);
1077         ir_mode  *mode    = get_irn_mode(node);
1078         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
1079         ir_node  *nomem   = new_NoMem();
1080         ir_node  *expr_op, *imm_op;
1081
1082         /* Check if immediate optimization is on and */
1083         /* if it's an operation with immediate.      */
1084         imm_op  = (env.cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_op2) : NULL;
1085         expr_op = get_expr_op(new_op1, new_op2);
1086
1087         assert((expr_op || imm_op) && "invalid operands");
1088
1089         if (mode_is_float(mode)) {
1090                 FP_USED(env.cg);
1091                 if (USE_SSE2(env.cg))
1092                         return gen_binop_float(node, op1, op2, new_rd_ia32_xSub);
1093                 else
1094                         return gen_binop_float(node, op1, op2, new_rd_ia32_vfsub);
1095         }
1096
1097         /* integer SUB */
1098         if (! expr_op) {
1099                 ia32_immop_type_t tp1 = get_ia32_immop_type(new_op1);
1100                 ia32_immop_type_t tp2 = get_ia32_immop_type(new_op2);
1101
1102                 /* No expr_op means, that we have two const - one symconst and */
1103                 /* one tarval or another symconst - because this case is not   */
1104                 /* covered by constant folding                                 */
1105                 /* We need to check for:                                       */
1106                 /*  1) symconst - const    -> becomes a LEA                    */
1107                 /*  2) symconst - symconst -> becomes a const - LEA as the elf */
1108                 /*        linker doesn't support two symconsts                 */
1109                 if (tp1 == ia32_ImmSymConst && tp2 == ia32_ImmSymConst) {
1110                         /* this is the 2nd case */
1111                         new_op = new_rd_ia32_Lea(dbgi, irg, block, new_op1, noreg);
1112                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(op2));
1113                         set_ia32_am_sc_sign(new_op);
1114                         set_ia32_am_flavour(new_op, ia32_am_OB);
1115
1116                         DBG_OPT_LEA3(op1, op2, node, new_op);
1117                 } else if (tp1 == ia32_ImmSymConst) {
1118                         tarval *tv = get_ia32_Immop_tarval(new_op2);
1119                         long offs = get_tarval_long(tv);
1120
1121                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1122                         add_irn_dep(new_op, get_irg_frame(irg));
1123                         DBG_OPT_LEA3(op1, op2, node, new_op);
1124
1125                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op1));
1126                         add_ia32_am_offs_int(new_op, -offs);
1127                         set_ia32_am_flavour(new_op, ia32_am_O);
1128                         set_ia32_am_support(new_op, ia32_am_Source);
1129                         set_ia32_op_type(new_op, ia32_AddrModeS);
1130                 } else if (tp2 == ia32_ImmSymConst) {
1131                         tarval *tv = get_ia32_Immop_tarval(new_op1);
1132                         long offs = get_tarval_long(tv);
1133
1134                         new_op = new_rd_ia32_Lea(dbgi, irg, block, noreg, noreg);
1135                         add_irn_dep(new_op, get_irg_frame(irg));
1136                         DBG_OPT_LEA3(op1, op2, node, new_op);
1137
1138                         add_ia32_am_offs_int(new_op, offs);
1139                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_op2));
1140                         set_ia32_am_sc_sign(new_op);
1141                         set_ia32_am_flavour(new_op, ia32_am_O);
1142                         set_ia32_am_support(new_op, ia32_am_Source);
1143                         set_ia32_op_type(new_op, ia32_AddrModeS);
1144                 } else {
1145                         tarval *tv1 = get_ia32_Immop_tarval(new_op1);
1146                         tarval *tv2 = get_ia32_Immop_tarval(new_op2);
1147                         tarval *restv = tarval_sub(tv1, tv2);
1148
1149                         DEBUG_ONLY(ir_fprintf(stderr, "Warning: sub with 2 consts not folded: %+F\n", node));
1150
1151                         new_op = new_rd_ia32_Const(dbgi, irg, block);
1152                         set_ia32_Const_tarval(new_op, restv);
1153                         DBG_OPT_LEA3(new_op1, new_op2, node, new_op);
1154                 }
1155
1156                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1157                 return new_op;
1158         } else if (imm_op) {
1159                 if ((env.cg->opt & IA32_OPT_INCDEC) && get_ia32_immop_type(imm_op) == ia32_ImmConst) {
1160                         tarval_classification_t class_tv, class_negtv;
1161                         tarval *tv = get_ia32_Immop_tarval(imm_op);
1162
1163                         /* optimize tarvals */
1164                         class_tv    = classify_tarval(tv);
1165                         class_negtv = classify_tarval(tarval_neg(tv));
1166
1167                         if (class_tv == TV_CLASSIFY_ONE) {
1168                                 DB((dbg, LEVEL_2, "Sub(1) to Dec ... "));
1169                                 new_op     = new_rd_ia32_Dec(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1170                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1171                                 return new_op;
1172                         } else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) {
1173                                 DB((dbg, LEVEL_2, "Sub(-1) to Inc ... "));
1174                                 new_op     = new_rd_ia32_Inc(dbgi, irg, block, noreg, noreg, expr_op, nomem);
1175                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1176                                 return new_op;
1177                         }
1178                 }
1179         }
1180
1181         /* This is a normal sub */
1182         new_op = new_rd_ia32_Sub(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1183
1184         /* set AM support */
1185         set_ia32_am_support(new_op, ia32_am_Full);
1186
1187         fold_immediate(new_op, 2, 3);
1188
1189         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1190
1191         return new_op;
1192 }
1193
1194
1195
1196 /**
1197  * Generates an ia32 DivMod with additional infrastructure for the
1198  * register allocator if needed.
1199  *
1200  * @param dividend -no comment- :)
1201  * @param divisor  -no comment- :)
1202  * @param dm_flav  flavour_Div/Mod/DivMod
1203  * @return The created ia32 DivMod node
1204  */
1205 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1206                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1207 {
1208         ir_node  *block        = transform_node(get_nodes_block(node));
1209         ir_node  *new_dividend = transform_node(dividend);
1210         ir_node  *new_divisor  = transform_node(divisor);
1211         ir_graph *irg          = env.irg;
1212         dbg_info *dbgi         = get_irn_dbg_info(node);
1213         ir_mode  *mode         = get_irn_mode(node);
1214         ir_node  *noreg        = ia32_new_NoReg_gp(env.cg);
1215         ir_node  *res, *proj_div, *proj_mod;
1216         ir_node  *edx_node, *cltd;
1217         ir_node  *in_keep[2];
1218         ir_node  *mem, *new_mem;
1219         ir_node  *projs[pn_DivMod_max];
1220         int      i, has_exc;
1221
1222         ia32_collect_Projs(node, projs, pn_DivMod_max);
1223
1224         proj_div = proj_mod = NULL;
1225         has_exc  = 0;
1226         switch (dm_flav) {
1227                 case flavour_Div:
1228                         mem  = get_Div_mem(node);
1229                         mode = get_Div_resmode(node);
1230                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1231                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1232                         break;
1233                 case flavour_Mod:
1234                         mem  = get_Mod_mem(node);
1235                         mode = get_Mod_resmode(node);
1236                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1237                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1238                         break;
1239                 case flavour_DivMod:
1240                         mem  = get_DivMod_mem(node);
1241                         mode = get_DivMod_resmode(node);
1242                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1243                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1244                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1245                         break;
1246                 default:
1247                         panic("invalid divmod flavour!");
1248         }
1249         new_mem = transform_node(mem);
1250
1251         if (mode_is_signed(mode)) {
1252                 /* in signed mode, we need to sign extend the dividend */
1253                 cltd         = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend);
1254                 new_dividend = new_rd_Proj(dbgi, irg, block, cltd, mode_Iu, pn_ia32_Cltd_EAX);
1255                 edx_node     = new_rd_Proj(dbgi, irg, block, cltd, mode_Iu, pn_ia32_Cltd_EDX);
1256         } else {
1257                 edx_node = new_rd_ia32_Const(dbgi, irg, block);
1258                 add_irn_dep(edx_node, be_abi_get_start_barrier(env.cg->birg->abi));
1259                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
1260         }
1261
1262         if (mode_is_signed(mode)) {
1263                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_dividend, edx_node, new_divisor, new_mem, dm_flav);
1264         } else {
1265                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_dividend, edx_node, new_divisor, new_mem, dm_flav);
1266         }
1267
1268         set_ia32_exc_label(res, has_exc);
1269
1270         /* Matze: code can't handle this at the moment... */
1271 #if 0
1272         /* set AM support */
1273         set_ia32_am_support(res, ia32_am_Source);
1274 #endif
1275
1276         set_ia32_n_res(res, 2);
1277
1278         /* check, which Proj-Keep, we need to add */
1279         i = 0;
1280         if (proj_div == NULL) {
1281                 /* We have only mod result: add div res Proj-Keep */
1282                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_div_res);
1283                 ++i;
1284         }
1285         if (proj_mod == NULL) {
1286                 /* We have only div result: add mod res Proj-Keep */
1287                 in_keep[i] = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_ia32_Div_mod_res);
1288                 ++i;
1289         }
1290         if(i > 0)
1291                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, i, in_keep);
1292
1293         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1294
1295         return res;
1296 }
1297
1298
1299 /**
1300  * Wrapper for generate_DivMod. Sets flavour_Mod.
1301  *
1302  */
1303 static ir_node *gen_Mod(ir_node *node) {
1304         return generate_DivMod(node, get_Mod_left(node),
1305                                get_Mod_right(node), flavour_Mod);
1306 }
1307
1308 /**
1309  * Wrapper for generate_DivMod. Sets flavour_Div.
1310  *
1311  */
1312 static ir_node *gen_Div(ir_node *node) {
1313         return generate_DivMod(node, get_Div_left(node),
1314                                get_Div_right(node), flavour_Div);
1315 }
1316
1317 /**
1318  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1319  */
1320 static ir_node *gen_DivMod(ir_node *node) {
1321         return generate_DivMod(node, get_DivMod_left(node),
1322                                get_DivMod_right(node), flavour_DivMod);
1323 }
1324
1325
1326
1327 /**
1328  * Creates an ia32 floating Div.
1329  *
1330  * @return The created ia32 xDiv node
1331  */
1332 static ir_node *gen_Quot(ir_node *node) {
1333         ir_node  *block   = transform_node(get_nodes_block(node));
1334         ir_node  *op1     = get_Quot_left(node);
1335         ir_node  *new_op1 = transform_node(op1);
1336         ir_node  *op2     = get_Quot_right(node);
1337         ir_node  *new_op2 = transform_node(op2);
1338         ir_graph *irg     = env.irg;
1339         dbg_info *dbgi    = get_irn_dbg_info(node);
1340         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
1341         ir_node  *nomem   = new_rd_NoMem(env.irg);
1342         ir_node  *new_op;
1343
1344         FP_USED(env.cg);
1345         if (USE_SSE2(env.cg)) {
1346                 ir_mode *mode = get_irn_mode(op1);
1347                 if (is_ia32_xConst(new_op2)) {
1348                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, noreg, nomem);
1349                         set_ia32_am_support(new_op, ia32_am_None);
1350                         copy_ia32_Immop_attr(new_op, new_op2);
1351                 } else {
1352                         new_op = new_rd_ia32_xDiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1353                         // Matze: disabled for now, spillslot coalescer fails
1354                         //set_ia32_am_support(new_op, ia32_am_Source);
1355                 }
1356                 set_ia32_ls_mode(new_op, mode);
1357         } else {
1358                 new_op = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_op1, new_op2, nomem);
1359                 // Matze: disabled for now (spillslot coalescer fails)
1360                 //set_ia32_am_support(new_op, ia32_am_Source);
1361         }
1362         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1363         return new_op;
1364 }
1365
1366
1367 /**
1368  * Creates an ia32 Shl.
1369  *
1370  * @return The created ia32 Shl node
1371  */
1372 static ir_node *gen_Shl(ir_node *node) {
1373         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1374                                new_rd_ia32_Shl);
1375 }
1376
1377
1378
1379 /**
1380  * Creates an ia32 Shr.
1381  *
1382  * @return The created ia32 Shr node
1383  */
1384 static ir_node *gen_Shr(ir_node *node) {
1385         return gen_shift_binop(node, get_Shr_left(node),
1386                                get_Shr_right(node), new_rd_ia32_Shr);
1387 }
1388
1389
1390
1391 /**
1392  * Creates an ia32 Sar.
1393  *
1394  * @return The created ia32 Shrs node
1395  */
1396 static ir_node *gen_Shrs(ir_node *node) {
1397         return gen_shift_binop(node, get_Shrs_left(node),
1398                                get_Shrs_right(node), new_rd_ia32_Sar);
1399 }
1400
1401
1402
1403 /**
1404  * Creates an ia32 RotL.
1405  *
1406  * @param op1   The first operator
1407  * @param op2   The second operator
1408  * @return The created ia32 RotL node
1409  */
1410 static ir_node *gen_RotL(ir_node *node,
1411                          ir_node *op1, ir_node *op2) {
1412         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1413 }
1414
1415
1416
1417 /**
1418  * Creates an ia32 RotR.
1419  * NOTE: There is no RotR with immediate because this would always be a RotL
1420  *       "imm-mode_size_bits" which can be pre-calculated.
1421  *
1422  * @param op1   The first operator
1423  * @param op2   The second operator
1424  * @return The created ia32 RotR node
1425  */
1426 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1427                          ir_node *op2) {
1428         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1429 }
1430
1431
1432
1433 /**
1434  * Creates an ia32 RotR or RotL (depending on the found pattern).
1435  *
1436  * @return The created ia32 RotL or RotR node
1437  */
1438 static ir_node *gen_Rot(ir_node *node) {
1439         ir_node *rotate = NULL;
1440         ir_node *op1    = get_Rot_left(node);
1441         ir_node *op2    = get_Rot_right(node);
1442
1443         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1444                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1445                  that means we can create a RotR instead of an Add and a RotL */
1446
1447         if (get_irn_op(op2) == op_Add) {
1448                 ir_node *add = op2;
1449                 ir_node *left = get_Add_left(add);
1450                 ir_node *right = get_Add_right(add);
1451                 if (is_Const(right)) {
1452                         tarval  *tv   = get_Const_tarval(right);
1453                         ir_mode *mode = get_irn_mode(node);
1454                         long     bits = get_mode_size_bits(mode);
1455
1456                         if (get_irn_op(left) == op_Minus &&
1457                                         tarval_is_long(tv)       &&
1458                                         get_tarval_long(tv) == bits)
1459                         {
1460                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1461                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1462                         }
1463                 }
1464         }
1465
1466         if (rotate == NULL) {
1467                 rotate = gen_RotL(node, op1, op2);
1468         }
1469
1470         return rotate;
1471 }
1472
1473
1474
1475 /**
1476  * Transforms a Minus node.
1477  *
1478  * @param op    The Minus operand
1479  * @return The created ia32 Minus node
1480  */
1481 ir_node *gen_Minus_ex(ir_node *node, ir_node *op) {
1482         ir_node   *block = transform_node(get_nodes_block(node));
1483         ir_graph  *irg   = env.irg;
1484         dbg_info  *dbgi  = get_irn_dbg_info(node);
1485         ir_mode   *mode  = get_irn_mode(node);
1486         ir_entity *ent;
1487         ir_node   *res;
1488         int       size;
1489
1490         if (mode_is_float(mode)) {
1491                 ir_node *new_op = transform_node(op);
1492                 FP_USED(env.cg);
1493                 if (USE_SSE2(env.cg)) {
1494                         ir_node *noreg_gp = ia32_new_NoReg_gp(env.cg);
1495                         ir_node *noreg_fp = ia32_new_NoReg_fp(env.cg);
1496                         ir_node *nomem    = new_rd_NoMem(irg);
1497
1498                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1499
1500                         size = get_mode_size_bits(mode);
1501                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1502
1503                         set_ia32_am_sc(res, ent);
1504                         set_ia32_op_type(res, ia32_AddrModeS);
1505                         set_ia32_ls_mode(res, mode);
1506                 } else {
1507                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1508                 }
1509         } else {
1510                 res = gen_unop(node, op, new_rd_ia32_Neg);
1511         }
1512
1513         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1514
1515         return res;
1516 }
1517
1518 /**
1519  * Transforms a Minus node.
1520  *
1521  * @return The created ia32 Minus node
1522  */
1523 static ir_node *gen_Minus(ir_node *node) {
1524         return gen_Minus_ex(node, get_Minus_op(node));
1525 }
1526
1527
1528 /**
1529  * Transforms a Not node.
1530  *
1531  * @return The created ia32 Not node
1532  */
1533 static ir_node *gen_Not(ir_node *node) {
1534         ir_node *op = get_Not_op(node);
1535
1536         assert (! mode_is_float(get_irn_mode(node)));
1537         return gen_unop(node, op, new_rd_ia32_Not);
1538 }
1539
1540
1541
1542 /**
1543  * Transforms an Abs node.
1544  *
1545  * @return The created ia32 Abs node
1546  */
1547 static ir_node *gen_Abs(ir_node *node) {
1548         ir_node   *block    = transform_node(get_nodes_block(node));
1549         ir_node   *op       = get_Abs_op(node);
1550         ir_node   *new_op   = transform_node(op);
1551         ir_graph  *irg      = env.irg;
1552         dbg_info  *dbgi     = get_irn_dbg_info(node);
1553         ir_mode   *mode     = get_irn_mode(node);
1554         ir_node   *noreg_gp = ia32_new_NoReg_gp(env.cg);
1555         ir_node   *noreg_fp = ia32_new_NoReg_fp(env.cg);
1556         ir_node   *nomem    = new_NoMem();
1557         ir_node   *res, *p_eax, *p_edx;
1558         int       size;
1559         ir_entity *ent;
1560
1561         if (mode_is_float(mode)) {
1562                 FP_USED(env.cg);
1563                 if (USE_SSE2(env.cg)) {
1564                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, new_op, noreg_fp, nomem);
1565
1566                         size = get_mode_size_bits(mode);
1567                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1568
1569                         set_ia32_am_sc(res, ent);
1570
1571                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1572
1573                         set_ia32_op_type(res, ia32_AddrModeS);
1574                         set_ia32_ls_mode(res, mode);
1575                 }
1576                 else {
1577                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1578                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1579                 }
1580         }
1581         else {
1582                 res   = new_rd_ia32_Cltd(dbgi, irg, block, new_op);
1583                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1584
1585                 p_eax = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EAX);
1586                 p_edx = new_rd_Proj(dbgi, irg, block, res, mode_Iu, pn_EDX);
1587
1588                 res   = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1589                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1590
1591                 res   = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1592                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1593         }
1594
1595         return res;
1596 }
1597
1598
1599
1600 /**
1601  * Transforms a Load.
1602  *
1603  * @return the created ia32 Load node
1604  */
1605 static ir_node *gen_Load(ir_node *node) {
1606         ir_node  *block   = transform_node(get_nodes_block(node));
1607         ir_node  *ptr     = get_Load_ptr(node);
1608         ir_node  *new_ptr = transform_node(ptr);
1609         ir_node  *mem     = get_Load_mem(node);
1610         ir_node  *new_mem = transform_node(mem);
1611         ir_graph *irg     = env.irg;
1612         dbg_info *dbgi    = get_irn_dbg_info(node);
1613         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
1614         ir_mode  *mode    = get_Load_mode(node);
1615         ir_node  *lptr    = new_ptr;
1616         int      is_imm   = 0;
1617         ir_node  *new_op;
1618         ir_node  *projs[pn_Load_max];
1619         ia32_am_flavour_t am_flav = ia32_am_B;
1620
1621         ia32_collect_Projs(node, projs, pn_Load_max);
1622
1623         /*
1624                 check for special case: the loaded value might not be used (optimized, volatile, ...)
1625                 we add a Proj + Keep for volatile loads and ignore all other cases
1626         */
1627         if (! be_get_Proj_for_pn(node, pn_Load_res) && get_Load_volatility(node) == volatility_is_volatile) {
1628                 /* add a result proj and a Keep to produce a pseudo use */
1629                 ir_node *proj = new_r_Proj(irg, block, node, mode_Iu, pn_ia32_Load_res);
1630                 be_new_Keep(arch_get_irn_reg_class(env.cg->arch_env, proj, -1), irg, block, 1, &proj);
1631         }
1632
1633         /* address might be a constant (symconst or absolute address) */
1634         if (is_ia32_Const(new_ptr)) {
1635                 lptr   = noreg;
1636                 is_imm = 1;
1637         }
1638
1639         if (mode_is_float(mode)) {
1640                 FP_USED(env.cg);
1641                 if (USE_SSE2(env.cg)) {
1642                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, lptr, noreg, new_mem);
1643                 } else {
1644                         new_op = new_rd_ia32_vfld(dbgi, irg, block, lptr, noreg, new_mem);
1645                 }
1646         } else {
1647                 new_op = new_rd_ia32_Load(dbgi, irg, block, lptr, noreg, new_mem);
1648         }
1649
1650         /* base is a constant address */
1651         if (is_imm) {
1652                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1653                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1654                         am_flav = ia32_am_N;
1655                 } else {
1656                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1657                         long offs = get_tarval_long(tv);
1658
1659                         add_ia32_am_offs_int(new_op, offs);
1660                         am_flav = ia32_am_O;
1661                 }
1662         }
1663
1664         set_ia32_am_support(new_op, ia32_am_Source);
1665         set_ia32_op_type(new_op, ia32_AddrModeS);
1666         set_ia32_am_flavour(new_op, am_flav);
1667         set_ia32_ls_mode(new_op, mode);
1668
1669         /* make sure we are scheduled behind the initial IncSP/Barrier
1670          * to avoid spills being placed before it
1671          */
1672         if (block == get_irg_start_block(irg)) {
1673                 add_irn_dep(new_op, get_irg_frame(irg));
1674         }
1675
1676         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1677         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1678
1679         return new_op;
1680 }
1681
1682
1683
1684 /**
1685  * Transforms a Store.
1686  *
1687  * @return the created ia32 Store node
1688  */
1689 static ir_node *gen_Store(ir_node *node) {
1690         ir_node  *block   = transform_node(get_nodes_block(node));
1691         ir_node  *ptr     = get_Store_ptr(node);
1692         ir_node  *new_ptr = transform_node(ptr);
1693         ir_node  *val     = get_Store_value(node);
1694         ir_node  *new_val = transform_node(val);
1695         ir_node  *mem     = get_Store_mem(node);
1696         ir_node  *new_mem = transform_node(mem);
1697         ir_graph *irg     = env.irg;
1698         dbg_info *dbgi    = get_irn_dbg_info(node);
1699         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
1700         ir_node  *sptr    = new_ptr;
1701         ir_mode  *mode    = get_irn_mode(val);
1702         ir_node  *sval    = new_val;
1703         int      is_imm   = 0;
1704         ir_node  *new_op;
1705         ia32_am_flavour_t am_flav = ia32_am_B;
1706
1707         if (is_ia32_Const(new_val)) {
1708                 assert(!mode_is_float(mode));
1709                 sval = noreg;
1710         }
1711
1712         /* address might be a constant (symconst or absolute address) */
1713         if (is_ia32_Const(new_ptr)) {
1714                 sptr   = noreg;
1715                 is_imm = 1;
1716         }
1717
1718         if (mode_is_float(mode)) {
1719                 FP_USED(env.cg);
1720                 if (USE_SSE2(env.cg)) {
1721                         new_op = new_rd_ia32_xStore(dbgi, irg, block, sptr, noreg, sval, new_mem);
1722                 } else {
1723                         new_op = new_rd_ia32_vfst(dbgi, irg, block, sptr, noreg, sval, new_mem);
1724                 }
1725         } else if (get_mode_size_bits(mode) == 8) {
1726                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, sptr, noreg, sval, new_mem);
1727         } else {
1728                 new_op = new_rd_ia32_Store(dbgi, irg, block, sptr, noreg, sval, new_mem);
1729         }
1730
1731         /* stored const is an immediate value */
1732         if (is_ia32_Const(new_val)) {
1733                 assert(!mode_is_float(mode));
1734                 copy_ia32_Immop_attr(new_op, new_val);
1735         }
1736
1737         /* base is an constant address */
1738         if (is_imm) {
1739                 if (get_ia32_immop_type(new_ptr) == ia32_ImmSymConst) {
1740                         set_ia32_am_sc(new_op, get_ia32_Immop_symconst(new_ptr));
1741                         am_flav = ia32_am_N;
1742                 } else {
1743                         tarval *tv = get_ia32_Immop_tarval(new_ptr);
1744                         long offs = get_tarval_long(tv);
1745
1746                         add_ia32_am_offs_int(new_op, offs);
1747                         am_flav = ia32_am_O;
1748                 }
1749         }
1750
1751         set_ia32_am_support(new_op, ia32_am_Dest);
1752         set_ia32_op_type(new_op, ia32_AddrModeD);
1753         set_ia32_am_flavour(new_op, am_flav);
1754         set_ia32_ls_mode(new_op, mode);
1755
1756         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
1757         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1758
1759         return new_op;
1760 }
1761
1762
1763
1764 /**
1765  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1766  *
1767  * @return The transformed node.
1768  */
1769 static ir_node *gen_Cond(ir_node *node) {
1770         ir_node  *block    = transform_node(get_nodes_block(node));
1771         ir_graph *irg      = env.irg;
1772         dbg_info *dbgi     = get_irn_dbg_info(node);
1773         ir_node  *sel      = get_Cond_selector(node);
1774         ir_mode  *sel_mode = get_irn_mode(sel);
1775         ir_node  *res      = NULL;
1776         ir_node  *noreg    = ia32_new_NoReg_gp(env.cg);
1777         ir_node  *cnst, *expr;
1778
1779         if (is_Proj(sel) && sel_mode == mode_b) {
1780                 ir_node *pred      = get_Proj_pred(sel);
1781                 ir_node *cmp_a     = get_Cmp_left(pred);
1782                 ir_node *new_cmp_a = transform_node(cmp_a);
1783                 ir_node *cmp_b     = get_Cmp_right(pred);
1784                 ir_node *new_cmp_b = transform_node(cmp_b);
1785                 ir_mode *cmp_mode  = get_irn_mode(cmp_a);
1786                 ir_node *nomem     = new_NoMem();
1787
1788                 int pnc = get_Proj_proj(sel);
1789                 if(mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
1790                         pnc |= ia32_pn_Cmp_Unsigned;
1791                 }
1792
1793                 /* check if we can use a CondJmp with immediate */
1794                 cnst = (env.cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(new_cmp_a, new_cmp_b) : NULL;
1795                 expr = get_expr_op(new_cmp_a, new_cmp_b);
1796
1797                 if (cnst != NULL && expr != NULL) {
1798                         /* immop has to be the right operand, we might need to flip pnc */
1799                         if(cnst != new_cmp_b) {
1800                                 pnc = get_inversed_pnc(pnc);
1801                         }
1802
1803                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_needs_gp_reg(get_irn_mode(expr))) {
1804                                 if (get_ia32_immop_type(cnst) == ia32_ImmConst &&
1805                                         classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL)
1806                                 {
1807                                         /* a Cmp A =/!= 0 */
1808                                         ir_node    *op1  = expr;
1809                                         ir_node    *op2  = expr;
1810                                         int is_and = 0;
1811
1812                                         /* check, if expr is an only once used And operation */
1813                                         if (is_ia32_And(expr) && get_irn_n_edges(expr)) {
1814                                                 op1 = get_irn_n(expr, 2);
1815                                                 op2 = get_irn_n(expr, 3);
1816
1817                                                 is_and = (is_ia32_ImmConst(expr) || is_ia32_ImmSymConst(expr));
1818                                         }
1819                                         res = new_rd_ia32_TestJmp(dbgi, irg, block, op1, op2);
1820                                         set_ia32_pncode(res, pnc);
1821
1822                                         if (is_and) {
1823                                                 copy_ia32_Immop_attr(res, expr);
1824                                         }
1825
1826                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1827                                         return res;
1828                                 }
1829                         }
1830
1831                         if (mode_is_float(cmp_mode)) {
1832                                 FP_USED(env.cg);
1833                                 if (USE_SSE2(env.cg)) {
1834                                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, expr, noreg, nomem);
1835                                         set_ia32_ls_mode(res, cmp_mode);
1836                                 } else {
1837                                         assert(0);
1838                                 }
1839                         }
1840                         else {
1841                                 assert(get_mode_size_bits(cmp_mode) == 32);
1842                                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg, expr, noreg, nomem);
1843                         }
1844                         copy_ia32_Immop_attr(res, cnst);
1845                 }
1846                 else {
1847                         ir_mode *cmp_mode = get_irn_mode(cmp_a);
1848
1849                         if (mode_is_float(cmp_mode)) {
1850                                 FP_USED(env.cg);
1851                                 if (USE_SSE2(env.cg)) {
1852                                         res = new_rd_ia32_xCondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1853                                         set_ia32_ls_mode(res, cmp_mode);
1854                                 } else {
1855                                         ir_node *proj_eax;
1856                                         res = new_rd_ia32_vfCondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1857                                         proj_eax = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_vfCondJmp_temp_reg_eax);
1858                                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1859                                 }
1860                         }
1861                         else {
1862                                 assert(get_mode_size_bits(cmp_mode) == 32);
1863                                 res = new_rd_ia32_CondJmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1864                                 set_ia32_commutative(res);
1865                         }
1866                 }
1867
1868                 set_ia32_pncode(res, pnc);
1869                 // Matze: disabled for now, because the default collect_spills_walker
1870                 // is not able to detect the mode of the spilled value
1871                 // moreover, the lea optimize phase freely exchanges left/right
1872                 // without updating the pnc
1873                 //set_ia32_am_support(res, ia32_am_Source);
1874         }
1875         else {
1876                 /* determine the smallest switch case value */
1877                 ir_node *new_sel = transform_node(sel);
1878                 int switch_min = INT_MAX;
1879                 const ir_edge_t *edge;
1880
1881                 foreach_out_edge(node, edge) {
1882                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1883                         switch_min = pn < switch_min ? pn : switch_min;
1884                 }
1885
1886                 if (switch_min) {
1887                         /* if smallest switch case is not 0 we need an additional sub */
1888                         res = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
1889                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1890                         add_ia32_am_offs_int(res, -switch_min);
1891                         set_ia32_am_flavour(res, ia32_am_OB);
1892                         set_ia32_am_support(res, ia32_am_Source);
1893                         set_ia32_op_type(res, ia32_AddrModeS);
1894                 }
1895
1896                 res = new_rd_ia32_SwitchJmp(dbgi, irg, block, switch_min ? res : new_sel, mode_T);
1897                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1898         }
1899
1900         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1901         return res;
1902 }
1903
1904
1905
1906 /**
1907  * Transforms a CopyB node.
1908  *
1909  * @return The transformed node.
1910  */
1911 static ir_node *gen_CopyB(ir_node *node) {
1912         ir_node  *block    = transform_node(get_nodes_block(node));
1913         ir_node  *src      = get_CopyB_src(node);
1914         ir_node  *new_src  = transform_node(src);
1915         ir_node  *dst      = get_CopyB_dst(node);
1916         ir_node  *new_dst  = transform_node(dst);
1917         ir_node  *mem      = get_CopyB_mem(node);
1918         ir_node  *new_mem  = transform_node(mem);
1919         ir_node  *res      = NULL;
1920         ir_graph *irg      = env.irg;
1921         dbg_info *dbgi     = get_irn_dbg_info(node);
1922         int      size      = get_type_size_bytes(get_CopyB_type(node));
1923         ir_mode  *dst_mode = get_irn_mode(dst);
1924         ir_mode  *src_mode = get_irn_mode(src);
1925         int      rem;
1926         ir_node  *in[3];
1927
1928         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
1929         /* then we need the size explicitly in ECX.                    */
1930         if (size >= 32 * 4) {
1931                 rem = size & 0x3; /* size % 4 */
1932                 size >>= 2;
1933
1934                 res = new_rd_ia32_Const(dbgi, irg, block);
1935                 add_irn_dep(res, be_abi_get_start_barrier(env.cg->birg->abi));
1936                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1937
1938                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
1939                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1940
1941                 /* ok: now attach Proj's because rep movsd will destroy esi, edi and ecx */
1942                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_DST);
1943                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_SRC);
1944                 in[2] = new_r_Proj(irg, block, res, mode_Iu, pn_ia32_CopyB_CNT);
1945                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 3, in);
1946         }
1947         else {
1948                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
1949                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1950
1951                 /* ok: now attach Proj's because movsd will destroy esi and edi */
1952                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_i_DST);
1953                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_i_SRC);
1954                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
1955         }
1956
1957         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
1958
1959         return res;
1960 }
1961
1962
1963 #if 0
1964 /**
1965  * Transforms a Mux node into CMov.
1966  *
1967  * @return The transformed node.
1968  */
1969 static ir_node *gen_Mux(ir_node *node) {
1970         ir_node *new_op = new_rd_ia32_CMov(env.dbgi, env.irg, env.block, \
1971                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env.mode);
1972
1973         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
1974
1975         return new_op;
1976 }
1977 #endif
1978
1979 typedef ir_node *cmov_func_t(dbg_info *db, ir_graph *irg, ir_node *block,
1980                              ir_node *cmp_a, ir_node *cmp_b, ir_node *psi_true,
1981                              ir_node *psi_default);
1982
1983 /**
1984  * Transforms a Psi node into CMov.
1985  *
1986  * @return The transformed node.
1987  */
1988 static ir_node *gen_Psi(ir_node *node) {
1989         ir_node  *block           = transform_node(get_nodes_block(node));
1990         ir_node  *psi_true        = get_Psi_val(node, 0);
1991         ir_node  *new_psi_true    = transform_node(psi_true);
1992         ir_node  *psi_default     = get_Psi_default(node);
1993         ir_node  *new_psi_default = transform_node(psi_default);
1994         ia32_code_gen_t *cg       = env.cg;
1995         ir_graph *irg             = env.irg;
1996         dbg_info *dbgi            = get_irn_dbg_info(node);
1997         ir_mode  *mode            = get_irn_mode(node);
1998         ir_node  *cmp_proj        = get_Mux_sel(node);
1999         ir_node  *noreg           = ia32_new_NoReg_gp(cg);
2000         ir_node  *nomem           = new_rd_NoMem(irg);
2001         ir_node  *cmp, *cmp_a, *cmp_b, *and1, *and2, *new_op = NULL;
2002         ir_node  *new_cmp_a, *new_cmp_b;
2003         ir_mode  *cmp_mode;
2004         int      pnc;
2005
2006         assert(get_irn_mode(cmp_proj) == mode_b && "Condition for Psi must have mode_b");
2007
2008         cmp       = get_Proj_pred(cmp_proj);
2009         cmp_a     = get_Cmp_left(cmp);
2010         cmp_b     = get_Cmp_right(cmp);
2011         cmp_mode  = get_irn_mode(cmp_a);
2012         new_cmp_a = transform_node(cmp_a);
2013         new_cmp_b = transform_node(cmp_b);
2014
2015         pnc   = get_Proj_proj(cmp_proj);
2016         if (mode_is_float(cmp_mode) || !mode_is_signed(cmp_mode)) {
2017                 pnc |= ia32_pn_Cmp_Unsigned;
2018         }
2019
2020         if (mode_is_float(mode)) {
2021                 /* floating point psi */
2022                 FP_USED(cg);
2023
2024                 /* 1st case: compare operands are float too */
2025                 if (USE_SSE2(cg)) {
2026                         /* psi(cmp(a, b), t, f) can be done as: */
2027                         /* tmp = cmp a, b                       */
2028                         /* tmp2 = t and tmp                     */
2029                         /* tmp3 = f and not tmp                 */
2030                         /* res  = tmp2 or tmp3                  */
2031
2032                         /* in case the compare operands are int, we move them into xmm register */
2033                         if (! mode_is_float(get_irn_mode(cmp_a))) {
2034                                 new_cmp_a = gen_sse_conv_int2float(cg, dbgi, irg, block, new_cmp_a, node, mode_xmm);
2035                                 new_cmp_b = gen_sse_conv_int2float(cg, dbgi, irg, block, new_cmp_b, node, mode_xmm);
2036
2037                                 pnc |= 8;  /* transform integer compare to fp compare */
2038                         }
2039
2040                         new_op = new_rd_ia32_xCmp(dbgi, irg, block, noreg, noreg, new_cmp_a, new_cmp_b, nomem);
2041                         set_ia32_pncode(new_op, pnc);
2042                         set_ia32_am_support(new_op, ia32_am_Source);
2043                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2044
2045                         and1 = new_rd_ia32_xAnd(dbgi, irg, block, noreg, noreg, new_psi_true, new_op, nomem);
2046                         set_ia32_am_support(and1, ia32_am_None);
2047                         set_ia32_commutative(and1);
2048                         SET_IA32_ORIG_NODE(and1, ia32_get_old_node_name(cg, node));
2049
2050                         and2 = new_rd_ia32_xAndNot(dbgi, irg, block, noreg, noreg, new_op, new_psi_default, nomem);
2051                         set_ia32_am_support(and2, ia32_am_None);
2052                         set_ia32_commutative(and2);
2053                         SET_IA32_ORIG_NODE(and2, ia32_get_old_node_name(cg, node));
2054
2055                         new_op = new_rd_ia32_xOr(dbgi, irg, block, noreg, noreg, and1, and2, nomem);
2056                         set_ia32_am_support(new_op, ia32_am_None);
2057                         set_ia32_commutative(new_op);
2058                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2059                 }
2060                 else {
2061                         /* x87 FPU */
2062                         new_op = new_rd_ia32_vfCMov(dbgi, irg, block, new_cmp_a, new_cmp_b, new_psi_true, new_psi_default);
2063                         set_ia32_pncode(new_op, pnc);
2064                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
2065                 }
2066         }
2067         else {
2068                 /* integer psi */
2069                 construct_binop_func *set_func  = NULL;
2070                 cmov_func_t          *cmov_func = NULL;
2071
2072                 if (mode_is_float(get_irn_mode(cmp_a))) {
2073                         /* 1st case: compare operands are floats */
2074                         FP_USED(cg);
2075
2076                         if (USE_SSE2(cg)) {
2077                                 /* SSE FPU */
2078                                 set_func  = new_rd_ia32_xCmpSet;
2079                                 cmov_func = new_rd_ia32_xCmpCMov;
2080                         }
2081                         else {
2082                                 /* x87 FPU */
2083                                 set_func  = new_rd_ia32_vfCmpSet;
2084                                 cmov_func = new_rd_ia32_vfCmpCMov;
2085                         }
2086
2087                         pnc &= ~0x8; /* fp compare -> int compare */
2088                 }
2089                 else {
2090                         /* 2nd case: compare operand are integer too */
2091                         set_func  = new_rd_ia32_CmpSet;
2092                         cmov_func = new_rd_ia32_CmpCMov;
2093                 }
2094
2095                 /* check for special case first: And/Or -- Cmp with 0 -- Psi */
2096                 if (is_ia32_Const_0(new_cmp_b) && is_Proj(new_cmp_a) && (is_ia32_And(get_Proj_pred(new_cmp_a)) || is_ia32_Or(get_Proj_pred(new_cmp_a)))) {
2097                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
2098                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
2099                                 new_op = new_rd_ia32_PsiCondSet(dbgi, irg, block, new_cmp_a);
2100                                 set_ia32_pncode(new_op, pnc);
2101                         }
2102                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
2103                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
2104                                 /*                        we invert condition and set default to 0      */
2105                                 new_op = new_rd_ia32_PsiCondSet(dbgi, irg, block, new_cmp_a);
2106                                 set_ia32_pncode(new_op, get_inversed_pnc(pnc));
2107                         }
2108                         else {
2109                                 /* otherwise: use CMOVcc */
2110                                 new_op = new_rd_ia32_PsiCondCMov(dbgi, irg, block, new_cmp_a, new_psi_true, new_psi_default);
2111                                 set_ia32_pncode(new_op, pnc);
2112                         }
2113
2114                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2115                 }
2116                 else {
2117                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
2118                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
2119                                 new_op = gen_binop(node, cmp_a, cmp_b, set_func);
2120                                 set_ia32_pncode(new_op, pnc);
2121                                 set_ia32_am_support(new_op, ia32_am_Source);
2122                         }
2123                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
2124                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
2125                                 /*                        we invert condition and set default to 0      */
2126                                 new_op = gen_binop(node, cmp_a, cmp_b, set_func);
2127                                 set_ia32_pncode(new_op, get_inversed_pnc(pnc));
2128                                 set_ia32_am_support(new_op, ia32_am_Source);
2129                         }
2130                         else {
2131                                 /* otherwise: use CMOVcc */
2132                                 new_op = cmov_func(dbgi, irg, block, new_cmp_a, new_cmp_b, new_psi_true, new_psi_default);
2133                                 set_ia32_pncode(new_op, pnc);
2134                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
2135                         }
2136                 }
2137         }
2138
2139         return new_op;
2140 }
2141
2142
2143 /**
2144  * Following conversion rules apply:
2145  *
2146  *  INT -> INT
2147  * ============
2148  *  1) n bit -> m bit   n > m (downscale)
2149  *     always ignored
2150  *  2) n bit -> m bit   n == m   (sign change)
2151  *     always ignored
2152  *  3) n bit -> m bit   n < m (upscale)
2153  *     a) source is signed:    movsx
2154  *     b) source is unsigned:  and with lower bits sets
2155  *
2156  *  INT -> FLOAT
2157  * ==============
2158  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
2159  *
2160  *  FLOAT -> INT
2161  * ==============
2162  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
2163  *
2164  *  FLOAT -> FLOAT
2165  * ================
2166  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
2167  *  x87 is mode_E internally, conversions happen only at load and store
2168  *  in non-strict semantic
2169  */
2170
2171 /**
2172  * Create a conversion from x87 state register to general purpose.
2173  */
2174 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2175         ir_node         *block      = transform_node(get_nodes_block(node));
2176         ir_node         *op         = get_Conv_op(node);
2177         ir_node         *new_op     = transform_node(op);
2178         ia32_code_gen_t *cg         = env.cg;
2179         ir_graph        *irg        = env.irg;
2180         dbg_info        *dbgi       = get_irn_dbg_info(node);
2181         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2182         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2183         ir_node         *fist, *load;
2184
2185         /* do a fist */
2186         fist = new_rd_ia32_vfist(dbgi, irg, block,
2187                         get_irg_frame(irg), noreg, new_op, trunc_mode, new_NoMem());
2188
2189         set_ia32_use_frame(fist);
2190         set_ia32_am_support(fist, ia32_am_Dest);
2191         set_ia32_op_type(fist, ia32_AddrModeD);
2192         set_ia32_am_flavour(fist, ia32_am_B);
2193         set_ia32_ls_mode(fist, mode_Iu);
2194         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2195
2196         /* do a Load */
2197         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2198
2199         set_ia32_use_frame(load);
2200         set_ia32_am_support(load, ia32_am_Source);
2201         set_ia32_op_type(load, ia32_AddrModeS);
2202         set_ia32_am_flavour(load, ia32_am_B);
2203         set_ia32_ls_mode(load, mode_Iu);
2204         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2205
2206         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2207 }
2208
2209 /**
2210  * Create a conversion from general purpose to x87 register
2211  */
2212 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2213         ir_node   *block  = transform_node(get_nodes_block(node));
2214         ir_node   *op     = get_Conv_op(node);
2215         ir_node   *new_op = transform_node(op);
2216         ir_graph  *irg    = env.irg;
2217         dbg_info  *dbgi   = get_irn_dbg_info(node);
2218         ir_node   *noreg  = ia32_new_NoReg_gp(env.cg);
2219         ir_node   *nomem  = new_NoMem();
2220         ir_node   *fild, *store;
2221         int       src_bits;
2222
2223         /* first convert to 32 bit if necessary */
2224         src_bits = get_mode_size_bits(src_mode);
2225         if (src_bits == 8) {
2226                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2227                 set_ia32_am_support(new_op, ia32_am_Source);
2228                 set_ia32_ls_mode(new_op, src_mode);
2229                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
2230         } else if (src_bits < 32) {
2231                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2232                 set_ia32_am_support(new_op, ia32_am_Source);
2233                 set_ia32_ls_mode(new_op, src_mode);
2234                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
2235         }
2236
2237         /* do a store */
2238         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, new_op, nomem);
2239
2240         set_ia32_use_frame(store);
2241         set_ia32_am_support(store, ia32_am_Dest);
2242         set_ia32_op_type(store, ia32_AddrModeD);
2243         set_ia32_am_flavour(store, ia32_am_OB);
2244         set_ia32_ls_mode(store, mode_Iu);
2245
2246         /* do a fild */
2247         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2248
2249         set_ia32_use_frame(fild);
2250         set_ia32_am_support(fild, ia32_am_Source);
2251         set_ia32_op_type(fild, ia32_AddrModeS);
2252         set_ia32_am_flavour(fild, ia32_am_OB);
2253         set_ia32_ls_mode(fild, mode_Iu);
2254
2255         return new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2256 }
2257
2258 /**
2259  * Transforms a Conv node.
2260  *
2261  * @param env   The transformation environment
2262  * @return The created ia32 Conv node
2263  */
2264 static ir_node *gen_Conv(ir_node *node) {
2265         ir_node  *block    = transform_node(get_nodes_block(node));
2266         ir_node  *op       = get_Conv_op(node);
2267         ir_node  *new_op   = transform_node(op);
2268         ir_graph *irg      = env.irg;
2269         dbg_info *dbgi     = get_irn_dbg_info(node);
2270         ir_mode  *src_mode = get_irn_mode(op);
2271         ir_mode  *tgt_mode = get_irn_mode(node);
2272         int      src_bits  = get_mode_size_bits(src_mode);
2273         int      tgt_bits  = get_mode_size_bits(tgt_mode);
2274         ir_node  *noreg    = ia32_new_NoReg_gp(env.cg);
2275         ir_node  *nomem    = new_rd_NoMem(irg);
2276         ir_node  *res;
2277
2278         if (src_mode == tgt_mode) {
2279                 if (get_Conv_strict(node)) {
2280                         if (USE_SSE2(env.cg)) {
2281                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2282                                 return new_op;
2283                         }
2284                 } else {
2285                         /* this should be optimized already, but who knows... */
2286                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2287                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2288                         return new_op;
2289                 }
2290         }
2291
2292         if (mode_is_float(src_mode)) {
2293                 /* we convert from float ... */
2294                 if (mode_is_float(tgt_mode)) {
2295                         /* ... to float */
2296                         if (USE_SSE2(env.cg)) {
2297                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2298                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2299                                 set_ia32_ls_mode(res, tgt_mode);
2300                         } else {
2301                                 // Matze: TODO what about strict convs?
2302                                 DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: strict conv %+F ignored yet\n", node));
2303                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2304                                 return new_op;
2305                         }
2306                 } else {
2307                         /* ... to int */
2308                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2309                         if (USE_SSE2(env.cg)) {
2310                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2311                                 set_ia32_ls_mode(res, src_mode);
2312                         } else {
2313                                 return gen_x87_fp_to_gp(node);
2314                         }
2315                 }
2316         } else {
2317                 /* we convert from int ... */
2318                 if (mode_is_float(tgt_mode)) {
2319                         FP_USED(env.cg);
2320                         /* ... to float */
2321                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2322                         if (USE_SSE2(env.cg)) {
2323                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, block, noreg, noreg, new_op, nomem);
2324                                 set_ia32_ls_mode(res, tgt_mode);
2325                                 if(src_bits == 32) {
2326                                         set_ia32_am_support(res, ia32_am_Source);
2327                                 }
2328                         } else {
2329                                 return gen_x87_gp_to_fp(node, src_mode);
2330                         }
2331                 } else {
2332                         /* to int */
2333                         ir_mode *smaller_mode;
2334                         int     smaller_bits;
2335
2336                         if (src_bits == tgt_bits) {
2337                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...", src_mode, tgt_mode));
2338                                 return new_op;
2339                         }
2340
2341                         if (src_bits < tgt_bits) {
2342                                 smaller_mode = src_mode;
2343                                 smaller_bits = src_bits;
2344                         } else {
2345                                 smaller_mode = tgt_mode;
2346                                 smaller_bits = tgt_bits;
2347                         }
2348
2349                         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2350                         if (smaller_bits == 8) {
2351                                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, new_op, nomem);
2352                                 set_ia32_ls_mode(res, smaller_mode);
2353                         } else {
2354                                 res = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, new_op, nomem);
2355                                 set_ia32_ls_mode(res, smaller_mode);
2356                         }
2357                         set_ia32_am_support(res, ia32_am_Source);
2358                 }
2359         }
2360
2361         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
2362
2363         return res;
2364 }
2365
2366 static
2367 int check_immediate_constraint(tarval *tv, char immediate_constraint_type)
2368 {
2369         long val;
2370
2371         assert(tarval_is_long(tv));
2372         val = get_tarval_long(tv);
2373
2374         switch (immediate_constraint_type) {
2375         case 0:
2376                 return 1;
2377         case 'I':
2378                 return val >= 0 && val <= 32;
2379         case 'J':
2380                 return val >= 0 && val <= 63;
2381         case 'K':
2382                 return val >= -128 && val <= 127;
2383         case 'L':
2384                 return val == 0xff || val == 0xffff;
2385         case 'M':
2386                 return val >= 0 && val <= 3;
2387         case 'N':
2388                 return val >= 0 && val <= 255;
2389         case 'O':
2390                 return val >= 0 && val <= 127;
2391         default:
2392                 break;
2393         }
2394         panic("Invalid immediate constraint found");
2395         return 0;
2396 }
2397
2398 ir_node *try_create_Immediate(ir_node *node, char immediate_constraint_type)
2399 {
2400         int          minus         = 0;
2401         tarval      *offset        = NULL;
2402         int          offset_sign   = 0;
2403         ir_entity   *symconst_ent  = NULL;
2404         int          symconst_sign = 0;
2405         ir_mode     *mode;
2406         ir_node     *cnst          = NULL;
2407         ir_node     *symconst      = NULL;
2408         ir_node     *res;
2409         ir_graph    *irg;
2410         dbg_info    *dbgi;
2411         ir_node     *block;
2412         ia32_attr_t *attr;
2413
2414         mode = get_irn_mode(node);
2415         if(!mode_is_int(mode) && !mode_is_character(mode) &&
2416                         !mode_is_reference(mode)) {
2417                 return NULL;
2418         }
2419
2420         if(is_Minus(node)) {
2421                 minus = 1;
2422                 node  = get_Minus_op(node);
2423         }
2424
2425         if(is_Const(node)) {
2426                 cnst        = node;
2427                 symconst    = NULL;
2428                 offset_sign = minus;
2429         } else if(is_SymConst(node)) {
2430                 cnst          = NULL;
2431                 symconst      = node;
2432                 symconst_sign = minus;
2433         } else if(is_Add(node)) {
2434                 ir_node *left  = get_Add_left(node);
2435                 ir_node *right = get_Add_right(node);
2436                 if(is_Const(left) && is_SymConst(right)) {
2437                         cnst          = left;
2438                         symconst      = right;
2439                         symconst_sign = minus;
2440                         offset_sign   = minus;
2441                 } else if(is_SymConst(left) && is_Const(right)) {
2442                         cnst          = right;
2443                         symconst      = left;
2444                         symconst_sign = minus;
2445                         offset_sign   = minus;
2446                 }
2447         } else if(is_Sub(node)) {
2448                 ir_node *left  = get_Add_left(node);
2449                 ir_node *right = get_Add_right(node);
2450                 if(is_Const(left) && is_SymConst(right)) {
2451                         cnst          = left;
2452                         symconst      = right;
2453                         symconst_sign = !minus;
2454                         offset_sign   = minus;
2455                 } else if(is_SymConst(left) && is_Const(right)) {
2456                         cnst          = right;
2457                         symconst      = left;
2458                         symconst_sign = minus;
2459                         offset_sign   = !minus;
2460                 }
2461         } else {
2462                 return NULL;
2463         }
2464
2465         if(cnst != NULL) {
2466                 offset = get_Const_tarval(cnst);
2467                 if(!tarval_is_long(offset)) {
2468                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2469                                    "long?\n", cnst);
2470                         return NULL;
2471                 }
2472
2473                 if(!check_immediate_constraint(offset, immediate_constraint_type))
2474                         return NULL;
2475         }
2476         if(symconst != NULL) {
2477                 if(immediate_constraint_type != 0) {
2478                         /* we need full 32bits for symconsts */
2479                         return NULL;
2480                 }
2481
2482                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2483                         return NULL;
2484                 symconst_ent = get_SymConst_entity(symconst);
2485         }
2486
2487         irg   = env.irg;
2488         dbgi  = get_irn_dbg_info(node);
2489         block = get_irg_start_block(irg);
2490         res   = new_rd_ia32_Immediate(dbgi, irg, block);
2491         arch_set_irn_register(env.cg->arch_env, res, &ia32_gp_regs[REG_GP_NOREG]);
2492
2493         /* make sure we don't schedule stuff before the barrier */
2494         add_irn_dep(res, get_irg_frame(irg));
2495
2496         /* misuse some fields for now... */
2497         attr                  = get_ia32_attr(res);
2498         attr->am_sc           = symconst_ent;
2499         attr->data.am_sc_sign = symconst_sign;
2500         if(offset_sign && offset != NULL) {
2501                 offset = tarval_neg(offset);
2502         }
2503         attr->cnst_val.tv = offset;
2504         attr->data.imm_tp = ia32_ImmConst;
2505
2506         return res;
2507 }
2508
2509 typedef struct constraint_t constraint_t;
2510 struct constraint_t {
2511         int                         is_in;
2512         int                         n_outs;
2513         const arch_register_req_t **out_reqs;
2514
2515         const arch_register_req_t  *req;
2516         unsigned                    immediate_possible;
2517         char                        immediate_type;
2518 };
2519
2520 void parse_asm_constraint(ir_node *node, int pos, constraint_t *constraint,
2521                           const char *c)
2522 {
2523         int                          immediate_possible = 0;
2524         char                         immediate_type     = 0;
2525         unsigned                     limited            = 0;
2526         const arch_register_class_t *cls                = NULL;
2527         ir_graph                    *irg;
2528         struct obstack              *obst;
2529         arch_register_req_t         *req;
2530         unsigned                    *limited_ptr;
2531         int                          p;
2532         int                          same_as = -1;
2533
2534         /* TODO: replace all the asserts with nice error messages */
2535
2536         printf("Constraint: %s\n", c);
2537
2538         while(*c != 0) {
2539                 switch(*c) {
2540                 case ' ':
2541                 case '\t':
2542                 case '\n':
2543                         break;
2544
2545                 case 'a':
2546                         assert(cls == NULL ||
2547                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2548                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2549                         limited |= 1 << REG_EAX;
2550                         break;
2551                 case 'b':
2552                         assert(cls == NULL ||
2553                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2554                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2555                         limited |= 1 << REG_EBX;
2556                         break;
2557                 case 'c':
2558                         assert(cls == NULL ||
2559                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2560                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2561                         limited |= 1 << REG_ECX;
2562                         break;
2563                 case 'd':
2564                         assert(cls == NULL ||
2565                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2566                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2567                         limited |= 1 << REG_EDX;
2568                         break;
2569                 case 'D':
2570                         assert(cls == NULL ||
2571                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2572                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2573                         limited |= 1 << REG_EDI;
2574                         break;
2575                 case 'S':
2576                         assert(cls == NULL ||
2577                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2578                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2579                         limited |= 1 << REG_ESI;
2580                         break;
2581                 case 'Q':
2582                 case 'q': /* q means lower part of the regs only, this makes no
2583                                    * difference to Q for us (we only assigne whole registers) */
2584                         assert(cls == NULL ||
2585                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2586                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2587                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2588                                    1 << REG_EDX;
2589                         break;
2590                 case 'A':
2591                         assert(cls == NULL ||
2592                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2593                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2594                         limited |= 1 << REG_EAX | 1 << REG_EDX;
2595                         break;
2596                 case 'l':
2597                         assert(cls == NULL ||
2598                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
2599                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2600                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
2601                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
2602                                    1 << REG_EBP;
2603                         break;
2604
2605                 case 'R':
2606                 case 'r':
2607                 case 'p':
2608                         assert(cls == NULL);
2609                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
2610                         break;
2611
2612                 case 'f':
2613                 case 't':
2614                 case 'u':
2615                         assert(cls == NULL);
2616                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
2617                         break;
2618
2619                 case 'Y':
2620                 case 'x':
2621                         assert(cls == NULL);
2622                         /* TODO: check that sse2 is supported */
2623                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
2624                         break;
2625
2626                 case 'I':
2627                 case 'J':
2628                 case 'K':
2629                 case 'L':
2630                 case 'M':
2631                 case 'N':
2632                 case 'O':
2633                         assert(!immediate_possible);
2634                         immediate_possible = 1;
2635                         immediate_type     = *c;
2636                         break;
2637                 case 'n':
2638                 case 'i':
2639                         assert(!immediate_possible);
2640                         immediate_possible = 1;
2641                         break;
2642
2643                 case 'g':
2644                         assert(!immediate_possible && cls == NULL);
2645                         immediate_possible = 1;
2646                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
2647                         break;
2648
2649                 case '0':
2650                 case '1':
2651                 case '2':
2652                 case '3':
2653                 case '4':
2654                 case '5':
2655                 case '6':
2656                 case '7':
2657                 case '8':
2658                 case '9':
2659                         assert(constraint->is_in && "can only specify same constraint "
2660                                "on input");
2661
2662                         sscanf(c, "%d%n", &same_as, &p);
2663                         if(same_as >= 0) {
2664                                 c += p;
2665                                 continue;
2666                         }
2667                         break;
2668
2669                 case 'E': /* no float consts yet */
2670                 case 'F': /* no float consts yet */
2671                 case 's': /* makes no sense on x86 */
2672                 case 'X': /* we can't support that in firm */
2673                 case 'm':
2674                 case 'o':
2675                 case 'V':
2676                 case '<': /* no autodecrement on x86 */
2677                 case '>': /* no autoincrement on x86 */
2678                 case 'C': /* sse constant not supported yet */
2679                 case 'G': /* 80387 constant not supported yet */
2680                 case 'y': /* we don't support mmx registers yet */
2681                 case 'Z': /* not available in 32 bit mode */
2682                 case 'e': /* not available in 32 bit mode */
2683                         assert(0 && "asm constraint not supported");
2684                         break;
2685                 default:
2686                         assert(0 && "unknown asm constraint found");
2687                         break;
2688                 }
2689                 ++c;
2690         }
2691
2692         if(same_as >= 0) {
2693                 const arch_register_req_t *other_constr;
2694
2695                 assert(cls == NULL && "same as and register constraint not supported");
2696                 assert(!immediate_possible && "same as and immediate constraint not "
2697                        "supported");
2698                 assert(same_as < constraint->n_outs && "wrong constraint number in "
2699                        "same_as constraint");
2700
2701                 other_constr         = constraint->out_reqs[same_as];
2702
2703                 req                  = obstack_alloc(obst, sizeof(req[0]));
2704                 req->cls             = other_constr->cls;
2705                 req->type            = arch_register_req_type_should_be_same;
2706                 req->limited         = NULL;
2707                 req->other_same      = pos;
2708                 req->other_different = -1;
2709
2710                 /* switch constraints. This is because in firm we have same_as
2711                  * constraints on the output constraints while in the gcc asm syntax
2712                  * they are specified on the input constraints */
2713                 constraint->req               = other_constr;
2714                 constraint->out_reqs[same_as] = req;
2715                 constraint->immediate_possible = 0;
2716                 return;
2717         }
2718
2719         if(immediate_possible && cls == NULL) {
2720                 cls = &ia32_reg_classes[CLASS_ia32_gp];
2721         }
2722         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
2723         assert(cls != NULL);
2724
2725         if(immediate_possible) {
2726                 assert(constraint->is_in
2727                        && "imeediates make no sense for output constraints");
2728         }
2729         /* todo: check types (no float input on 'r' constrainted in and such... */
2730
2731         irg  = env.irg;
2732         obst = get_irg_obstack(irg);
2733
2734         if(limited != 0) {
2735                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
2736                 limited_ptr  = (unsigned*) (req+1);
2737         } else {
2738                 req = obstack_alloc(obst, sizeof(req[0]));
2739         }
2740         memset(req, 0, sizeof(req[0]));
2741
2742         if(limited != 0) {
2743                 req->type    = arch_register_req_type_limited;
2744                 *limited_ptr = limited;
2745                 req->limited = limited_ptr;
2746         } else {
2747                 req->type    = arch_register_req_type_normal;
2748         }
2749         req->cls = cls;
2750
2751         constraint->req                = req;
2752         constraint->immediate_possible = immediate_possible;
2753         constraint->immediate_type     = immediate_type;
2754 }
2755
2756 static
2757 void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
2758                    const char *c)
2759 {
2760         panic("Clobbers not supported yet");
2761 }
2762
2763 ir_node *gen_ASM(ir_node *node)
2764 {
2765         int                   i, arity;
2766         ir_graph             *irg   = env.irg;
2767         ir_node              *block = transform_node(get_nodes_block(node));
2768         dbg_info             *dbgi  = get_irn_dbg_info(node);
2769         ir_node             **in;
2770         ir_node              *res;
2771         int                   out_arity;
2772         int                   n_outs;
2773         int                   n_clobbers;
2774         ia32_attr_t          *attr;
2775         const arch_register_req_t **out_reqs;
2776         const arch_register_req_t **in_reqs;
2777         struct obstack       *obst;
2778         constraint_t          parsed_constraint;
2779
2780         /* assembler could contain float statements */
2781         FP_USED(env.cg);
2782
2783         /* transform inputs */
2784         arity = get_irn_arity(node);
2785         in    = alloca(arity * sizeof(in[0]));
2786         memset(in, 0, arity * sizeof(in[0]));
2787
2788         n_outs     = get_ASM_n_output_constraints(node);
2789         n_clobbers = get_ASM_n_clobbers(node);
2790         out_arity  = n_outs + n_clobbers;
2791
2792         /* construct register constraints */
2793         obst     = get_irg_obstack(irg);
2794         out_reqs = obstack_alloc(obst, out_arity * sizeof(out_reqs[0]));
2795         parsed_constraint.out_reqs = out_reqs;
2796         parsed_constraint.n_outs   = n_outs;
2797         parsed_constraint.is_in    = 0;
2798         for(i = 0; i < out_arity; ++i) {
2799                 const char   *c;
2800
2801                 if(i < n_outs) {
2802                         const ir_asm_constraint *constraint;
2803                         constraint = & get_ASM_output_constraints(node) [i];
2804                         c = get_id_str(constraint->constraint);
2805                         parse_asm_constraint(node, i, &parsed_constraint, c);
2806                 } else {
2807                         ident *glob_id = get_ASM_clobbers(node) [i - n_outs];
2808                         c = get_id_str(glob_id);
2809                         parse_clobber(node, i, &parsed_constraint, c);
2810                 }
2811                 out_reqs[i] = parsed_constraint.req;
2812         }
2813
2814         in_reqs = obstack_alloc(obst, arity * sizeof(in_reqs[0]));
2815         parsed_constraint.is_in = 1;
2816         for(i = 0; i < arity; ++i) {
2817                 const ir_asm_constraint   *constraint;
2818                 ident                     *constr_id;
2819                 const char                *c;
2820
2821                 constraint = & get_ASM_input_constraints(node) [i];
2822                 constr_id  = constraint->constraint;
2823                 c          = get_id_str(constr_id);
2824                 parse_asm_constraint(node, i, &parsed_constraint, c);
2825                 in_reqs[i] = parsed_constraint.req;
2826
2827                 if(parsed_constraint.immediate_possible) {
2828                         ir_node *pred      = get_irn_n(node, i);
2829                         char     imm_type  = parsed_constraint.immediate_type;
2830                         ir_node *immediate = try_create_Immediate(pred, imm_type);
2831
2832                         if(immediate != NULL) {
2833                                 in[i] = immediate;
2834                         }
2835                 }
2836         }
2837
2838         /* transform inputs */
2839         for(i = 0; i < arity; ++i) {
2840                 ir_node *pred;
2841                 ir_node *transformed;
2842
2843                 if(in[i] != NULL)
2844                         continue;
2845
2846                 pred        = get_irn_n(node, i);
2847                 transformed = transform_node(pred);
2848                 in[i]       = transformed;
2849         }
2850
2851         res = new_rd_ia32_Asm(dbgi, irg, block, arity, in, out_arity);
2852
2853         attr                    = get_ia32_attr(res);
2854         attr->cnst_val.asm_text = get_ASM_text(node);
2855         attr->data.imm_tp       = ia32_ImmAsm;
2856         set_ia32_out_req_all(res, out_reqs);
2857         set_ia32_in_req_all(res, in_reqs);
2858
2859         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
2860
2861         return res;
2862 }
2863
2864 /********************************************
2865  *  _                          _
2866  * | |                        | |
2867  * | |__   ___ _ __   ___   __| | ___  ___
2868  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2869  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2870  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2871  *
2872  ********************************************/
2873
2874 static ir_node *gen_be_StackParam(ir_node *node) {
2875         ir_node  *block      = transform_node(get_nodes_block(node));
2876         ir_node   *ptr       = get_irn_n(node, be_pos_StackParam_ptr);
2877         ir_node   *new_ptr   = transform_node(ptr);
2878         ir_node   *new_op    = NULL;
2879         ir_graph  *irg       = env.irg;
2880         dbg_info  *dbgi      = get_irn_dbg_info(node);
2881         ir_node   *nomem     = new_rd_NoMem(env.irg);
2882         ir_entity *ent       = arch_get_frame_entity(env.cg->arch_env, node);
2883         ir_mode   *load_mode = get_irn_mode(node);
2884         ir_node   *noreg     = ia32_new_NoReg_gp(env.cg);
2885         ir_mode   *proj_mode;
2886         long      pn_res;
2887
2888         if (mode_is_float(load_mode)) {
2889                 FP_USED(env.cg);
2890                 if (USE_SSE2(env.cg)) {
2891                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, nomem);
2892                         pn_res    = pn_ia32_xLoad_res;
2893                         proj_mode = mode_xmm;
2894                 } else {
2895                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, nomem);
2896                         pn_res    = pn_ia32_vfld_res;
2897                         proj_mode = mode_vfp;
2898                 }
2899         } else {
2900                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, nomem);
2901                 proj_mode = mode_Iu;
2902                 pn_res = pn_ia32_Load_res;
2903         }
2904
2905         set_ia32_frame_ent(new_op, ent);
2906         set_ia32_use_frame(new_op);
2907
2908         set_ia32_am_support(new_op, ia32_am_Source);
2909         set_ia32_op_type(new_op, ia32_AddrModeS);
2910         set_ia32_am_flavour(new_op, ia32_am_B);
2911         set_ia32_ls_mode(new_op, load_mode);
2912         set_ia32_flags(new_op, get_ia32_flags(new_op) | arch_irn_flags_rematerializable);
2913
2914         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
2915
2916         return new_rd_Proj(dbgi, irg, block, new_op, proj_mode, pn_res);
2917 }
2918
2919 /**
2920  * Transforms a FrameAddr into an ia32 Add.
2921  */
2922 static ir_node *gen_be_FrameAddr(ir_node *node) {
2923         ir_node  *block  = transform_node(get_nodes_block(node));
2924         ir_node  *op     = get_irn_n(node, be_pos_FrameAddr_ptr);
2925         ir_node  *new_op = transform_node(op);
2926         ir_graph *irg    = env.irg;
2927         dbg_info *dbgi   = get_irn_dbg_info(node);
2928         ir_node  *noreg  = ia32_new_NoReg_gp(env.cg);
2929         ir_node  *res;
2930
2931         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
2932         set_ia32_frame_ent(res, arch_get_frame_entity(env.cg->arch_env, node));
2933         set_ia32_am_support(res, ia32_am_Full);
2934         set_ia32_use_frame(res);
2935         set_ia32_am_flavour(res, ia32_am_OB);
2936
2937         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env.cg, node));
2938
2939         return res;
2940 }
2941
2942 /**
2943  * Transforms a FrameLoad into an ia32 Load.
2944  */
2945 static ir_node *gen_be_FrameLoad(ir_node *node) {
2946         ir_node   *block   = transform_node(get_nodes_block(node));
2947         ir_node   *mem     = get_irn_n(node, be_pos_FrameLoad_mem);
2948         ir_node   *new_mem = transform_node(mem);
2949         ir_node   *ptr     = get_irn_n(node, be_pos_FrameLoad_ptr);
2950         ir_node   *new_ptr = transform_node(ptr);
2951         ir_node   *new_op  = NULL;
2952         ir_graph  *irg     = env.irg;
2953         dbg_info  *dbgi    = get_irn_dbg_info(node);
2954         ir_node   *noreg   = ia32_new_NoReg_gp(env.cg);
2955         ir_entity *ent     = arch_get_frame_entity(env.cg->arch_env, node);
2956         ir_mode   *mode    = get_type_mode(get_entity_type(ent));
2957         ir_node   *projs[pn_Load_max];
2958
2959         ia32_collect_Projs(node, projs, pn_Load_max);
2960
2961         if (mode_is_float(mode)) {
2962                 FP_USED(env.cg);
2963                 if (USE_SSE2(env.cg)) {
2964                         new_op = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, new_mem);
2965                 }
2966                 else {
2967                         new_op = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem);
2968                 }
2969         }
2970         else {
2971                 new_op = new_rd_ia32_Load(dbgi, irg, block, new_ptr, noreg, new_mem);
2972         }
2973
2974         set_ia32_frame_ent(new_op, ent);
2975         set_ia32_use_frame(new_op);
2976
2977         set_ia32_am_support(new_op, ia32_am_Source);
2978         set_ia32_op_type(new_op, ia32_AddrModeS);
2979         set_ia32_am_flavour(new_op, ia32_am_B);
2980         set_ia32_ls_mode(new_op, mode);
2981
2982         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
2983
2984         return new_op;
2985 }
2986
2987
2988 /**
2989  * Transforms a FrameStore into an ia32 Store.
2990  */
2991 static ir_node *gen_be_FrameStore(ir_node *node) {
2992         ir_node   *block   = transform_node(get_nodes_block(node));
2993         ir_node   *mem     = get_irn_n(node, be_pos_FrameStore_mem);
2994         ir_node   *new_mem = transform_node(mem);
2995         ir_node   *ptr     = get_irn_n(node, be_pos_FrameStore_ptr);
2996         ir_node   *new_ptr = transform_node(ptr);
2997         ir_node   *val     = get_irn_n(node, be_pos_FrameStore_val);
2998         ir_node   *new_val = transform_node(val);
2999         ir_node   *new_op  = NULL;
3000         ir_graph  *irg     = env.irg;
3001         dbg_info  *dbgi    = get_irn_dbg_info(node);
3002         ir_node   *noreg   = ia32_new_NoReg_gp(env.cg);
3003         ir_entity *ent     = arch_get_frame_entity(env.cg->arch_env, node);
3004         ir_mode   *mode    = get_irn_mode(val);
3005
3006         if (mode_is_float(mode)) {
3007                 FP_USED(env.cg);
3008                 if (USE_SSE2(env.cg)) {
3009                         new_op = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3010                 } else {
3011                         new_op = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3012                 }
3013         } else if (get_mode_size_bits(mode) == 8) {
3014                 new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3015         } else {
3016                 new_op = new_rd_ia32_Store(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3017         }
3018
3019         set_ia32_frame_ent(new_op, ent);
3020         set_ia32_use_frame(new_op);
3021
3022         set_ia32_am_support(new_op, ia32_am_Dest);
3023         set_ia32_op_type(new_op, ia32_AddrModeD);
3024         set_ia32_am_flavour(new_op, ia32_am_B);
3025         set_ia32_ls_mode(new_op, mode);
3026
3027         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3028
3029         return new_op;
3030 }
3031
3032 /**
3033  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3034  */
3035 static ir_node *gen_be_Return(ir_node *node) {
3036         ir_graph  *irg     = env.irg;
3037         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3038         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3039         ir_entity *ent     = get_irg_entity(irg);
3040         ir_type   *tp      = get_entity_type(ent);
3041         dbg_info  *dbgi;
3042         ir_node   *block;
3043         ir_type   *res_type;
3044         ir_mode   *mode;
3045         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3046         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3047         ir_node   *noreg;
3048         ir_node   **in;
3049         int       pn_ret_val, pn_ret_mem, arity, i;
3050
3051         assert(ret_val != NULL);
3052         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env.cg)) {
3053                 return duplicate_node(node);
3054         }
3055
3056         res_type = get_method_res_type(tp, 0);
3057
3058         if (! is_Primitive_type(res_type)) {
3059                 return duplicate_node(node);
3060         }
3061
3062         mode = get_type_mode(res_type);
3063         if (! mode_is_float(mode)) {
3064                 return duplicate_node(node);
3065         }
3066
3067         assert(get_method_n_ress(tp) == 1);
3068
3069         pn_ret_val = get_Proj_proj(ret_val);
3070         pn_ret_mem = get_Proj_proj(ret_mem);
3071
3072         /* get the Barrier */
3073         barrier = get_Proj_pred(ret_val);
3074
3075         /* get result input of the Barrier */
3076         ret_val     = get_irn_n(barrier, pn_ret_val);
3077         new_ret_val = transform_node(ret_val);
3078
3079         /* get memory input of the Barrier */
3080         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3081         new_ret_mem = transform_node(ret_mem);
3082
3083         frame = get_irg_frame(irg);
3084
3085         dbgi  = get_irn_dbg_info(barrier);
3086         block = transform_node(get_nodes_block(barrier));
3087
3088         noreg = ia32_new_NoReg_gp(env.cg);
3089
3090         /* store xmm0 onto stack */
3091         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg, new_ret_val, new_ret_mem);
3092         set_ia32_ls_mode(sse_store, mode);
3093         set_ia32_op_type(sse_store, ia32_AddrModeD);
3094         set_ia32_use_frame(sse_store);
3095         set_ia32_am_flavour(sse_store, ia32_am_B);
3096         set_ia32_am_support(sse_store, ia32_am_Dest);
3097
3098         /* load into st0 */
3099         fld = new_rd_ia32_SetST0(dbgi, irg, block, frame, noreg, sse_store);
3100         set_ia32_ls_mode(fld, mode);
3101         set_ia32_op_type(fld, ia32_AddrModeS);
3102         set_ia32_use_frame(fld);
3103         set_ia32_am_flavour(fld, ia32_am_B);
3104         set_ia32_am_support(fld, ia32_am_Source);
3105
3106         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_SetST0_M);
3107         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_SetST0_res);
3108         arch_set_irn_register(env.cg->arch_env, fld, &ia32_vfp_regs[REG_VF0]);
3109
3110         /* create a new barrier */
3111         arity = get_irn_arity(barrier);
3112         in = alloca(arity * sizeof(in[0]));
3113         for (i = 0; i < arity; ++i) {
3114                 ir_node *new_in;
3115
3116                 if (i == pn_ret_val) {
3117                         new_in = fld;
3118                 } else if (i == pn_ret_mem) {
3119                         new_in = mproj;
3120                 } else {
3121                         ir_node *in = get_irn_n(barrier, i);
3122                         new_in = transform_node(in);
3123                 }
3124                 in[i] = new_in;
3125         }
3126
3127         new_barrier = new_ir_node(dbgi, irg, block,
3128                                   get_irn_op(barrier), get_irn_mode(barrier),
3129                                   arity, in);
3130         copy_node_attr(barrier, new_barrier);
3131         duplicate_deps(barrier, new_barrier);
3132         set_new_node(barrier, new_barrier);
3133         mark_irn_visited(barrier);
3134
3135         /* transform normally */
3136         return duplicate_node(node);
3137 }
3138
3139 /**
3140  * Transform a be_AddSP into an ia32_AddSP. Eat up const sizes.
3141  */
3142 static ir_node *gen_be_AddSP(ir_node *node) {
3143         ir_node  *block  = transform_node(get_nodes_block(node));
3144         ir_node  *sz     = get_irn_n(node, be_pos_AddSP_size);
3145         ir_node  *new_sz = transform_node(sz);
3146         ir_node  *sp     = get_irn_n(node, be_pos_AddSP_old_sp);
3147         ir_node  *new_sp = transform_node(sp);
3148         ir_graph *irg    = env.irg;
3149         dbg_info *dbgi   = get_irn_dbg_info(node);
3150         ir_node  *noreg  = ia32_new_NoReg_gp(env.cg);
3151         ir_node  *nomem  = new_NoMem();
3152         ir_node  *new_op;
3153
3154         /* ia32 stack grows in reverse direction, make a SubSP */
3155         new_op = new_rd_ia32_SubSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3156         set_ia32_am_support(new_op, ia32_am_Source);
3157         fold_immediate(new_op, 2, 3);
3158
3159         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3160
3161         return new_op;
3162 }
3163
3164 /**
3165  * Transform a be_SubSP into an ia32_SubSP. Eat up const sizes.
3166  */
3167 static ir_node *gen_be_SubSP(ir_node *node) {
3168         ir_node  *block  = transform_node(get_nodes_block(node));
3169         ir_node  *sz     = get_irn_n(node, be_pos_SubSP_size);
3170         ir_node  *new_sz = transform_node(sz);
3171         ir_node  *sp     = get_irn_n(node, be_pos_SubSP_old_sp);
3172         ir_node  *new_sp = transform_node(sp);
3173         ir_graph *irg    = env.irg;
3174         dbg_info *dbgi   = get_irn_dbg_info(node);
3175         ir_node  *noreg  = ia32_new_NoReg_gp(env.cg);
3176         ir_node  *nomem  = new_NoMem();
3177         ir_node  *new_op;
3178
3179         /* ia32 stack grows in reverse direction, make an AddSP */
3180         new_op = new_rd_ia32_AddSP(dbgi, irg, block, noreg, noreg, new_sp, new_sz, nomem);
3181         set_ia32_am_support(new_op, ia32_am_Source);
3182         fold_immediate(new_op, 2, 3);
3183
3184         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3185
3186         return new_op;
3187 }
3188
3189 /**
3190  * This function just sets the register for the Unknown node
3191  * as this is not done during register allocation because Unknown
3192  * is an "ignore" node.
3193  */
3194 static ir_node *gen_Unknown(ir_node *node) {
3195         ir_mode *mode = get_irn_mode(node);
3196
3197         if (mode_is_float(mode)) {
3198                 if (USE_SSE2(env.cg))
3199                         return ia32_new_Unknown_xmm(env.cg);
3200                 else
3201                         return ia32_new_Unknown_vfp(env.cg);
3202         } else if (mode_needs_gp_reg(mode)) {
3203                 return ia32_new_Unknown_gp(env.cg);
3204         } else {
3205                 assert(0 && "unsupported Unknown-Mode");
3206         }
3207
3208         return NULL;
3209 }
3210
3211 /**
3212  * Change some phi modes
3213  */
3214 static ir_node *gen_Phi(ir_node *node) {
3215         ir_node  *block = transform_node(get_nodes_block(node));
3216         ir_graph *irg   = env.irg;
3217         dbg_info *dbgi  = get_irn_dbg_info(node);
3218         ir_mode  *mode  = get_irn_mode(node);
3219         ir_node  *phi;
3220         int      i, arity;
3221
3222         if(mode_needs_gp_reg(mode)) {
3223                 /* we shouldn't have any 64bit stuff around anymore */
3224                 assert(get_mode_size_bits(mode) <= 32);
3225                 /* all integer operations are on 32bit registers now */
3226                 mode = mode_Iu;
3227         } else if(mode_is_float(mode)) {
3228                 assert(mode == mode_D || mode == mode_F);
3229                 if (USE_SSE2(env.cg)) {
3230                         mode = mode_xmm;
3231                 } else {
3232                         mode = mode_vfp;
3233                 }
3234         }
3235
3236         /* phi nodes allow loops, so we use the old arguments for now
3237          * and fix this later */
3238         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node), get_irn_in(node) + 1);
3239         copy_node_attr(node, phi);
3240         duplicate_deps(node, phi);
3241
3242         set_new_node(node, phi);
3243
3244         /* put the preds in the worklist */
3245         arity = get_irn_arity(node);
3246         for (i = 0; i < arity; ++i) {
3247                 ir_node *pred = get_irn_n(node, i);
3248                 pdeq_putr(env.worklist, pred);
3249         }
3250
3251         return phi;
3252 }
3253
3254 /**********************************************************************
3255  *  _                                _                   _
3256  * | |                              | |                 | |
3257  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3258  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3259  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3260  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3261  *
3262  **********************************************************************/
3263
3264 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3265
3266 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3267                                      ir_node *mem);
3268
3269 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3270                                       ir_node *val, ir_node *mem);
3271
3272 /**
3273  * Transforms a lowered Load into a "real" one.
3274  */
3275 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func, char fp_unit) {
3276         ir_node  *block   = transform_node(get_nodes_block(node));
3277         ir_node  *ptr     = get_irn_n(node, 0);
3278         ir_node  *new_ptr = transform_node(ptr);
3279         ir_node  *mem     = get_irn_n(node, 1);
3280         ir_node  *new_mem = transform_node(mem);
3281         ir_graph *irg     = env.irg;
3282         dbg_info *dbgi    = get_irn_dbg_info(node);
3283         ir_mode  *mode    = get_ia32_ls_mode(node);
3284         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
3285         ir_node  *new_op;
3286
3287         /*
3288                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3289                 lowering we have x87 nodes, so we need to enforce simulation.
3290         */
3291         if (mode_is_float(mode)) {
3292                 FP_USED(env.cg);
3293                 if (fp_unit == fp_x87)
3294                         FORCE_x87(env.cg);
3295         }
3296
3297         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3298
3299         set_ia32_am_support(new_op, ia32_am_Source);
3300         set_ia32_op_type(new_op, ia32_AddrModeS);
3301         set_ia32_am_flavour(new_op, ia32_am_OB);
3302         set_ia32_am_offs_int(new_op, 0);
3303         set_ia32_am_scale(new_op, 1);
3304         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3305         if (is_ia32_am_sc_sign(node))
3306                 set_ia32_am_sc_sign(new_op);
3307         set_ia32_ls_mode(new_op, get_ia32_ls_mode(node));
3308         if (is_ia32_use_frame(node)) {
3309                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3310                 set_ia32_use_frame(new_op);
3311         }
3312
3313         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3314
3315         return new_op;
3316 }
3317
3318 /**
3319 * Transforms a lowered Store into a "real" one.
3320 */
3321 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func, char fp_unit) {
3322         ir_node  *block   = transform_node(get_nodes_block(node));
3323         ir_node  *ptr     = get_irn_n(node, 0);
3324         ir_node  *new_ptr = transform_node(ptr);
3325         ir_node  *val     = get_irn_n(node, 1);
3326         ir_node  *new_val = transform_node(val);
3327         ir_node  *mem     = get_irn_n(node, 2);
3328         ir_node  *new_mem = transform_node(mem);
3329         ir_graph *irg     = env.irg;
3330         dbg_info *dbgi    = get_irn_dbg_info(node);
3331         ir_node  *noreg   = ia32_new_NoReg_gp(env.cg);
3332         ir_mode  *mode    = get_ia32_ls_mode(node);
3333         ir_node  *new_op;
3334         long     am_offs;
3335         ia32_am_flavour_t am_flav = ia32_B;
3336
3337         /*
3338                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
3339                 lowering we have x87 nodes, so we need to enforce simulation.
3340         */
3341         if (mode_is_float(mode)) {
3342                 FP_USED(env.cg);
3343                 if (fp_unit == fp_x87)
3344                         FORCE_x87(env.cg);
3345         }
3346
3347         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3348
3349         if ((am_offs = get_ia32_am_offs_int(node)) != 0) {
3350                 am_flav |= ia32_O;
3351                 add_ia32_am_offs_int(new_op, am_offs);
3352         }
3353
3354         set_ia32_am_support(new_op, ia32_am_Dest);
3355         set_ia32_op_type(new_op, ia32_AddrModeD);
3356         set_ia32_am_flavour(new_op, am_flav);
3357         set_ia32_ls_mode(new_op, mode);
3358         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3359         set_ia32_use_frame(new_op);
3360
3361         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3362
3363         return new_op;
3364 }
3365
3366
3367 /**
3368  * Transforms an ia32_l_XXX into a "real" XXX node
3369  *
3370  * @param env   The transformation environment
3371  * @return the created ia32 XXX node
3372  */
3373 #define GEN_LOWERED_OP(op)                                                     \
3374         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3375                 ir_mode *mode = get_irn_mode(node);                                    \
3376                 if (mode_is_float(mode))                                               \
3377                         FP_USED(env.cg);                                                  \
3378                 return gen_binop(node, get_binop_left(node),                      \
3379                                  get_binop_right(node), new_rd_ia32_##op);             \
3380         }
3381
3382 #define GEN_LOWERED_x87_OP(op)                                                 \
3383         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3384                 ir_node *new_op;                                                       \
3385                 FORCE_x87(env.cg);                                                    \
3386                 new_op = gen_binop_float(node, get_binop_left(node),              \
3387                                          get_binop_right(node), new_rd_ia32_##op);     \
3388                 return new_op;                                                         \
3389         }
3390
3391 #define GEN_LOWERED_UNOP(op)                                                   \
3392         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3393                 return gen_unop(node, get_unop_op(node), new_rd_ia32_##op);       \
3394         }
3395
3396 #define GEN_LOWERED_SHIFT_OP(op)                                               \
3397         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3398                 return gen_shift_binop(node, get_binop_left(node),                \
3399                                        get_binop_right(node), new_rd_ia32_##op);       \
3400         }
3401
3402 #define GEN_LOWERED_LOAD(op, fp_unit)                                          \
3403         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3404                 return gen_lowered_Load(node, new_rd_ia32_##op, fp_unit);         \
3405         }
3406
3407 #define GEN_LOWERED_STORE(op, fp_unit)                                         \
3408         static ir_node *gen_ia32_l_##op(ir_node *node) {\
3409                 return gen_lowered_Store(node, new_rd_ia32_##op, fp_unit);        \
3410         }
3411
3412 GEN_LOWERED_OP(Adc)
3413 GEN_LOWERED_OP(Add)
3414 GEN_LOWERED_OP(Sbb)
3415 GEN_LOWERED_OP(Sub)
3416 GEN_LOWERED_OP(IMul)
3417 GEN_LOWERED_OP(Xor)
3418 GEN_LOWERED_x87_OP(vfprem)
3419 GEN_LOWERED_x87_OP(vfmul)
3420 GEN_LOWERED_x87_OP(vfsub)
3421
3422 GEN_LOWERED_UNOP(Neg)
3423
3424 GEN_LOWERED_LOAD(vfild, fp_x87)
3425 GEN_LOWERED_LOAD(Load, fp_none)
3426 /*GEN_LOWERED_STORE(vfist, fp_x87)
3427  *TODO
3428  */
3429 GEN_LOWERED_STORE(Store, fp_none)
3430
3431 static ir_node *gen_ia32_l_vfdiv(ir_node *node) {
3432         ir_node  *block     = transform_node(get_nodes_block(node));
3433         ir_node  *left      = get_binop_left(node);
3434         ir_node  *new_left  = transform_node(left);
3435         ir_node  *right     = get_binop_right(node);
3436         ir_node  *new_right = transform_node(right);
3437         ir_node  *noreg     = ia32_new_NoReg_gp(env.cg);
3438         ir_graph *irg       = env.irg;
3439         dbg_info *dbgi      = get_irn_dbg_info(node);
3440         ir_node  *vfdiv;
3441
3442         vfdiv = new_rd_ia32_vfdiv(dbgi, irg, block, noreg, noreg, new_left, new_right, new_NoMem());
3443         clear_ia32_commutative(vfdiv);
3444         set_ia32_am_support(vfdiv, ia32_am_Source);
3445         fold_immediate(vfdiv, 2, 3);
3446
3447         SET_IA32_ORIG_NODE(vfdiv, ia32_get_old_node_name(env.cg, node));
3448
3449         FORCE_x87(env.cg);
3450
3451         return vfdiv;
3452 }
3453
3454 /**
3455  * Transforms a l_MulS into a "real" MulS node.
3456  *
3457  * @param env   The transformation environment
3458  * @return the created ia32 Mul node
3459  */
3460 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3461         ir_node  *block     = transform_node(get_nodes_block(node));
3462         ir_node  *left      = get_binop_left(node);
3463         ir_node  *new_left  = transform_node(left);
3464         ir_node  *right     = get_binop_right(node);
3465         ir_node  *new_right = transform_node(right);
3466         ir_node  *noreg     = ia32_new_NoReg_gp(env.cg);
3467         ir_graph *irg       = env.irg;
3468         dbg_info *dbgi      = get_irn_dbg_info(node);
3469         ir_node  *in[2];
3470
3471         /* l_Mul is already a mode_T node, so we create the Mul in the normal way   */
3472         /* and then skip the result Proj, because all needed Projs are already there. */
3473         ir_node *muls = new_rd_ia32_Mul(dbgi, irg, block, noreg, noreg, new_left, new_right, new_NoMem());
3474         clear_ia32_commutative(muls);
3475         set_ia32_am_support(muls, ia32_am_Source);
3476         fold_immediate(muls, 2, 3);
3477
3478         /* check if EAX and EDX proj exist, add missing one */
3479         in[0] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EAX);
3480         in[1] = new_rd_Proj(dbgi, irg, block, muls, mode_Iu, pn_EDX);
3481         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
3482
3483         SET_IA32_ORIG_NODE(muls, ia32_get_old_node_name(env.cg, node));
3484
3485         return muls;
3486 }
3487
3488 GEN_LOWERED_SHIFT_OP(Shl)
3489 GEN_LOWERED_SHIFT_OP(Shr)
3490 GEN_LOWERED_SHIFT_OP(Sar)
3491
3492 /**
3493  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3494  * op1 - target to be shifted
3495  * op2 - contains bits to be shifted into target
3496  * op3 - shift count
3497  * Only op3 can be an immediate.
3498  */
3499 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3500                                          ir_node *op2, ir_node *count)
3501 {
3502         ir_node  *block     = transform_node(get_nodes_block(node));
3503         ir_node  *new_op1   = transform_node(op1);
3504         ir_node  *new_op2   = transform_node(op2);
3505         ir_node  *new_count = transform_node(count);
3506         ir_node  *new_op    = NULL;
3507         ir_graph *irg       = env.irg;
3508         dbg_info *dbgi      = get_irn_dbg_info(node);
3509         ir_node  *noreg     = ia32_new_NoReg_gp(env.cg);
3510         ir_node  *nomem     = new_NoMem();
3511         ir_node  *imm_op;
3512         tarval   *tv;
3513
3514         assert(! mode_is_float(get_irn_mode(node)) && "Shift/Rotate with float not supported");
3515
3516         /* Check if immediate optimization is on and */
3517         /* if it's an operation with immediate.      */
3518         imm_op  = (env.cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, new_count) : NULL;
3519
3520         /* Limit imm_op within range imm8 */
3521         if (imm_op) {
3522                 tv = get_ia32_Immop_tarval(imm_op);
3523
3524                 if (tv) {
3525                         tv = tarval_mod(tv, new_tarval_from_long(32, get_tarval_mode(tv)));
3526                         set_ia32_Immop_tarval(imm_op, tv);
3527                 }
3528                 else {
3529                         imm_op = NULL;
3530                 }
3531         }
3532
3533         /* integer operations */
3534         if (imm_op) {
3535                 /* This is ShiftD with const */
3536                 DB((dbg, LEVEL_1, "ShiftD with immediate ..."));
3537
3538                 if (is_ia32_l_ShlD(node))
3539                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3540                                                   new_op1, new_op2, noreg, nomem);
3541                 else
3542                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3543                                                   new_op1, new_op2, noreg, nomem);
3544                 copy_ia32_Immop_attr(new_op, imm_op);
3545         }
3546         else {
3547                 /* This is a normal ShiftD */
3548                 DB((dbg, LEVEL_1, "ShiftD binop ..."));
3549                 if (is_ia32_l_ShlD(node))
3550                         new_op = new_rd_ia32_ShlD(dbgi, irg, block, noreg, noreg,
3551                                                   new_op1, new_op2, new_count, nomem);
3552                 else
3553                         new_op = new_rd_ia32_ShrD(dbgi, irg, block, noreg, noreg,
3554                                                   new_op1, new_op2, new_count, nomem);
3555         }
3556
3557         /* set AM support */
3558         // Matze: node has unsupported format (6inputs)
3559         //set_ia32_am_support(new_op, ia32_am_Dest);
3560
3561         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env.cg, node));
3562
3563         set_ia32_emit_cl(new_op);
3564
3565         return new_op;
3566 }
3567
3568 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3569         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3570                                         get_irn_n(node, 1), get_irn_n(node, 2));
3571 }
3572
3573 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3574         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3575                                         get_irn_n(node, 1), get_irn_n(node, 2));
3576 }
3577
3578 /**
3579  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3580  */
3581 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3582         ir_node         *block   = transform_node(get_nodes_block(node));
3583         ir_node         *val     = get_irn_n(node, 1);
3584         ir_node         *new_val = transform_node(val);
3585         ia32_code_gen_t *cg      = env.cg;
3586         ir_node         *res     = NULL;
3587         ir_graph        *irg     = env.irg;
3588         dbg_info        *dbgi;
3589         ir_node         *noreg, *new_ptr, *new_mem;
3590         ir_node         *ptr, *mem;
3591
3592         if (USE_SSE2(cg)) {
3593                 return new_val;
3594         }
3595
3596         mem     = get_irn_n(node, 2);
3597         new_mem = transform_node(mem);
3598         ptr     = get_irn_n(node, 0);
3599         new_ptr = transform_node(ptr);
3600         noreg   = ia32_new_NoReg_gp(cg);
3601         dbgi    = get_irn_dbg_info(node);
3602
3603         /* Store x87 -> MEM */
3604         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3605         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3606         set_ia32_use_frame(res);
3607         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3608         set_ia32_am_support(res, ia32_am_Dest);
3609         set_ia32_am_flavour(res, ia32_B);
3610         set_ia32_op_type(res, ia32_AddrModeD);
3611
3612         /* Load MEM -> SSE */
3613         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res);
3614         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
3615         set_ia32_use_frame(res);
3616         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
3617         set_ia32_am_support(res, ia32_am_Source);
3618         set_ia32_am_flavour(res, ia32_B);
3619         set_ia32_op_type(res, ia32_AddrModeS);
3620         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
3621
3622         return res;
3623 }
3624
3625 /**
3626  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
3627  */
3628 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
3629         ir_node         *block   = transform_node(get_nodes_block(node));
3630         ir_node         *val     = get_irn_n(node, 1);
3631         ir_node         *new_val = transform_node(val);
3632         ia32_code_gen_t *cg      = env.cg;
3633         ir_graph        *irg     = env.irg;
3634         ir_node         *res     = NULL;
3635         ir_entity       *fent    = get_ia32_frame_ent(node);
3636         ir_mode         *lsmode  = get_ia32_ls_mode(node);
3637         int             offs     = 0;
3638         ir_node         *noreg, *new_ptr, *new_mem;
3639         ir_node         *ptr, *mem;
3640         dbg_info        *dbgi;
3641
3642         if (! USE_SSE2(cg)) {
3643                 /* SSE unit is not used -> skip this node. */
3644                 return new_val;
3645         }
3646
3647         ptr     = get_irn_n(node, 0);
3648         new_ptr = transform_node(ptr);
3649         mem     = get_irn_n(node, 2);
3650         new_mem = transform_node(mem);
3651         noreg   = ia32_new_NoReg_gp(cg);
3652         dbgi    = get_irn_dbg_info(node);
3653
3654         /* Store SSE -> MEM */
3655         if (is_ia32_xLoad(skip_Proj(new_val))) {
3656                 ir_node *ld = skip_Proj(new_val);
3657
3658                 /* we can vfld the value directly into the fpu */
3659                 fent = get_ia32_frame_ent(ld);
3660                 ptr  = get_irn_n(ld, 0);
3661                 offs = get_ia32_am_offs_int(ld);
3662         } else {
3663                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3664                 set_ia32_frame_ent(res, fent);
3665                 set_ia32_use_frame(res);
3666                 set_ia32_ls_mode(res, lsmode);
3667                 set_ia32_am_support(res, ia32_am_Dest);
3668                 set_ia32_am_flavour(res, ia32_B);
3669                 set_ia32_op_type(res, ia32_AddrModeD);
3670                 mem = res;
3671         }
3672
3673         /* Load MEM -> x87 */
3674         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem);
3675         set_ia32_frame_ent(res, fent);
3676         set_ia32_use_frame(res);
3677         set_ia32_ls_mode(res, lsmode);
3678         add_ia32_am_offs_int(res, offs);
3679         set_ia32_am_support(res, ia32_am_Source);
3680         set_ia32_am_flavour(res, ia32_B);
3681         set_ia32_op_type(res, ia32_AddrModeS);
3682         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
3683
3684         return res;
3685 }
3686
3687 /*********************************************************
3688  *                  _             _      _
3689  *                 (_)           | |    (_)
3690  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
3691  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
3692  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
3693  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
3694  *
3695  *********************************************************/
3696
3697 /**
3698  * the BAD transformer.
3699  */
3700 static ir_node *bad_transform(ir_node *node) {
3701         panic("No transform function for %+F available.\n", node);
3702         return NULL;
3703 }
3704
3705 static ir_node *gen_End(ir_node *node) {
3706         /* end has to be duplicated manually because we need a dynamic in array */
3707         ir_graph *irg   = env.irg;
3708         dbg_info *dbgi  = get_irn_dbg_info(node);
3709         ir_node  *block = transform_node(get_nodes_block(node));
3710         int      i, arity;
3711         ir_node  *new_end;
3712
3713         new_end = new_ir_node(dbgi, irg, block, op_End, mode_X, -1, NULL);
3714         copy_node_attr(node, new_end);
3715         duplicate_deps(node, new_end);
3716
3717         set_irg_end(irg, new_end);
3718         set_new_node(new_end, new_end);
3719
3720         /* transform preds */
3721         arity = get_irn_arity(node);
3722         for (i = 0; i < arity; ++i) {
3723                 ir_node *in     = get_irn_n(node, i);
3724                 ir_node *new_in = transform_node(in);
3725
3726                 add_End_keepalive(new_end, new_in);
3727         }
3728
3729         return new_end;
3730 }
3731
3732 static ir_node *gen_Block(ir_node *node) {
3733         ir_graph *irg         = env.irg;
3734         dbg_info *dbgi        = get_irn_dbg_info(node);
3735         ir_node  *start_block = env.old_anchors[anchor_start_block];
3736         ir_node  *block;
3737         int      i, arity;
3738
3739         /*
3740          * We replace the ProjX from the start node with a jump,
3741          * so the startblock has no preds anymore now
3742          */
3743         if (node == start_block) {
3744                 return new_rd_Block(dbgi, irg, 0, NULL);
3745         }
3746
3747         /* we use the old blocks for now, because jumps allow cycles in the graph
3748          * we have to fix this later */
3749         block = new_ir_node(dbgi, irg, NULL, get_irn_op(node), get_irn_mode(node),
3750                             get_irn_arity(node), get_irn_in(node) + 1);
3751         copy_node_attr(node, block);
3752
3753 #ifdef DEBUG_libfirm
3754         block->node_nr = node->node_nr;
3755 #endif
3756         set_new_node(node, block);
3757
3758         /* put the preds in the worklist */
3759         arity = get_irn_arity(node);
3760         for (i = 0; i < arity; ++i) {
3761                 ir_node *in = get_irn_n(node, i);
3762                 pdeq_putr(env.worklist, in);
3763         }
3764
3765         return block;
3766 }
3767
3768 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
3769         ir_node  *block    = transform_node(get_nodes_block(node));
3770         ir_node  *pred     = get_Proj_pred(node);
3771         ir_node  *new_pred = transform_node(pred);
3772         ir_graph *irg      = env.irg;
3773         dbg_info *dbgi     = get_irn_dbg_info(node);
3774         long     proj      = get_Proj_proj(node);
3775
3776         if (proj == pn_be_AddSP_res) {
3777                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3778                 arch_set_irn_register(env.cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3779                 return res;
3780         } else if (proj == pn_be_AddSP_M) {
3781                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
3782         }
3783
3784         assert(0);
3785         return new_rd_Unknown(irg, get_irn_mode(node));
3786 }
3787
3788 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
3789         ir_node  *block    = transform_node(get_nodes_block(node));
3790         ir_node  *pred     = get_Proj_pred(node);
3791         ir_node  *new_pred = transform_node(pred);
3792         ir_graph *irg      = env.irg;
3793         dbg_info *dbgi     = get_irn_dbg_info(node);
3794         long     proj      = get_Proj_proj(node);
3795
3796         if (proj == pn_be_SubSP_res) {
3797                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_AddSP_stack);
3798                 arch_set_irn_register(env.cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
3799                 return res;
3800         } else if (proj == pn_be_SubSP_M) {
3801                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
3802         }
3803
3804         assert(0);
3805         return new_rd_Unknown(irg, get_irn_mode(node));
3806 }
3807
3808 static ir_node *gen_Proj_Load(ir_node *node) {
3809         ir_node  *block    = transform_node(get_nodes_block(node));
3810         ir_node  *pred     = get_Proj_pred(node);
3811         ir_node  *new_pred = transform_node(pred);
3812         ir_graph *irg      = env.irg;
3813         dbg_info *dbgi     = get_irn_dbg_info(node);
3814         long     proj      = get_Proj_proj(node);
3815
3816         /* renumber the proj */
3817         if (is_ia32_Load(new_pred)) {
3818                 if (proj == pn_Load_res) {
3819                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Load_res);
3820                 } else if (proj == pn_Load_M) {
3821                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Load_M);
3822                 }
3823         } else if (is_ia32_xLoad(new_pred)) {
3824                 if (proj == pn_Load_res) {
3825                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xLoad_res);
3826                 } else if (proj == pn_Load_M) {
3827                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xLoad_M);
3828                 }
3829         } else if (is_ia32_vfld(new_pred)) {
3830                 if (proj == pn_Load_res) {
3831                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfld_res);
3832                 } else if (proj == pn_Load_M) {
3833                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfld_M);
3834                 }
3835         }
3836
3837         assert(0);
3838         return new_rd_Unknown(irg, get_irn_mode(node));
3839 }
3840
3841 static ir_node *gen_Proj_DivMod(ir_node *node) {
3842         ir_node  *block    = transform_node(get_nodes_block(node));
3843         ir_node  *pred     = get_Proj_pred(node);
3844         ir_node  *new_pred = transform_node(pred);
3845         ir_graph *irg      = env.irg;
3846         dbg_info *dbgi     = get_irn_dbg_info(node);
3847         ir_mode  *mode     = get_irn_mode(node);
3848         long     proj      = get_Proj_proj(node);
3849
3850         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
3851
3852         switch (get_irn_opcode(pred)) {
3853         case iro_Div:
3854                 switch (proj) {
3855                 case pn_Div_M:
3856                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3857                 case pn_Div_res:
3858                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3859                 default:
3860                         break;
3861                 }
3862                 break;
3863         case iro_Mod:
3864                 switch (proj) {
3865                 case pn_Mod_M:
3866                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3867                 case pn_Mod_res:
3868                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3869                 default:
3870                         break;
3871                 }
3872                 break;
3873         case iro_DivMod:
3874                 switch (proj) {
3875                 case pn_DivMod_M:
3876                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
3877                 case pn_DivMod_res_div:
3878                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
3879                 case pn_DivMod_res_mod:
3880                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
3881                 default:
3882                         break;
3883                 }
3884                 break;
3885         default:
3886                 break;
3887         }
3888
3889         assert(0);
3890         return new_rd_Unknown(irg, mode);
3891 }
3892
3893 static ir_node *gen_Proj_CopyB(ir_node *node) {
3894         ir_node  *block    = transform_node(get_nodes_block(node));
3895         ir_node  *pred     = get_Proj_pred(node);
3896         ir_node  *new_pred = transform_node(pred);
3897         ir_graph *irg      = env.irg;
3898         dbg_info *dbgi     = get_irn_dbg_info(node);
3899         ir_mode  *mode     = get_irn_mode(node);
3900         long     proj      = get_Proj_proj(node);
3901
3902         switch(proj) {
3903         case pn_CopyB_M_regular:
3904                 if (is_ia32_CopyB_i(new_pred)) {
3905                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
3906                 } else if (is_ia32_CopyB(new_pred)) {
3907                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
3908                 }
3909                 break;
3910         default:
3911                 break;
3912         }
3913
3914         assert(0);
3915         return new_rd_Unknown(irg, mode);
3916 }
3917
3918 static ir_node *gen_Proj_l_vfdiv(ir_node *node) {
3919         ir_node  *block    = transform_node(get_nodes_block(node));
3920         ir_node  *pred     = get_Proj_pred(node);
3921         ir_node  *new_pred = transform_node(pred);
3922         ir_graph *irg      = env.irg;
3923         dbg_info *dbgi     = get_irn_dbg_info(node);
3924         ir_mode  *mode     = get_irn_mode(node);
3925         long     proj      = get_Proj_proj(node);
3926
3927         switch (proj) {
3928         case pn_ia32_l_vfdiv_M:
3929                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3930         case pn_ia32_l_vfdiv_res:
3931                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3932         default:
3933                 assert(0);
3934         }
3935
3936         return new_rd_Unknown(irg, mode);
3937 }
3938
3939 static ir_node *gen_Proj_Quot(ir_node *node) {
3940         ir_node  *block    = transform_node(get_nodes_block(node));
3941         ir_node  *pred     = get_Proj_pred(node);
3942         ir_node  *new_pred = transform_node(pred);
3943         ir_graph *irg      = env.irg;
3944         dbg_info *dbgi     = get_irn_dbg_info(node);
3945         ir_mode  *mode     = get_irn_mode(node);
3946         long     proj      = get_Proj_proj(node);
3947
3948         switch(proj) {
3949         case pn_Quot_M:
3950                 if (is_ia32_xDiv(new_pred)) {
3951                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
3952                 } else if (is_ia32_vfdiv(new_pred)) {
3953                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
3954                 }
3955                 break;
3956         case pn_Quot_res:
3957                 if (is_ia32_xDiv(new_pred)) {
3958                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
3959                 } else if (is_ia32_vfdiv(new_pred)) {
3960                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
3961                 }
3962                 break;
3963         default:
3964                 break;
3965         }
3966
3967         assert(0);
3968         return new_rd_Unknown(irg, mode);
3969 }
3970
3971 static ir_node *gen_Proj_tls(ir_node *node) {
3972         ir_node  *block = transform_node(get_nodes_block(node));
3973         ir_graph *irg   = env.irg;
3974         dbg_info *dbgi  = NULL;
3975         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
3976
3977         return res;
3978 }
3979
3980 static ir_node *gen_Proj_be_Call(ir_node *node) {
3981         ir_node  *block    = transform_node(get_nodes_block(node));
3982         ir_node  *call     = get_Proj_pred(node);
3983         ir_node  *new_call = transform_node(call);
3984         ir_graph *irg      = env.irg;
3985         dbg_info *dbgi     = get_irn_dbg_info(node);
3986         long     proj      = get_Proj_proj(node);
3987         ir_mode  *mode     = get_irn_mode(node);
3988         ir_node  *sse_load;
3989         const arch_register_class_t *cls;
3990
3991         /* The following is kinda tricky: If we're using SSE, then we have to
3992          * move the result value of the call in floating point registers to an
3993          * xmm register, we therefore construct a GetST0 -> xLoad sequence
3994          * after the call, we have to make sure to correctly make the
3995          * MemProj and the result Proj use these 2 nodes
3996          */
3997         if (proj == pn_be_Call_M_regular) {
3998                 // get new node for result, are we doing the sse load/store hack?
3999                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4000                 ir_node *call_res_new;
4001                 ir_node *call_res_pred = NULL;
4002
4003                 if (call_res != NULL) {
4004                         call_res_new  = transform_node(call_res);
4005                         call_res_pred = get_Proj_pred(call_res_new);
4006                 }
4007
4008                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4009                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
4010                 } else {
4011                         assert(is_ia32_xLoad(call_res_pred));
4012                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M, pn_ia32_xLoad_M);
4013                 }
4014         }
4015         if (proj == pn_be_Call_first_res && mode_is_float(mode) && USE_SSE2(env.cg)) {
4016                 ir_node *fstp;
4017                 ir_node *frame = get_irg_frame(irg);
4018                 ir_node *noreg = ia32_new_NoReg_gp(env.cg);
4019                 ir_node *p;
4020                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4021                 ir_node *keepin[1];
4022                 const arch_register_class_t *cls;
4023
4024                 /* in case there is no memory output: create one to serialize the copy FPU -> SSE */
4025                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M, pn_be_Call_M_regular);
4026
4027                 /* store st(0) onto stack */
4028                 fstp = new_rd_ia32_GetST0(dbgi, irg, block, frame, noreg, call_mem);
4029
4030                 set_ia32_ls_mode(fstp, mode);
4031                 set_ia32_op_type(fstp, ia32_AddrModeD);
4032                 set_ia32_use_frame(fstp);
4033                 set_ia32_am_flavour(fstp, ia32_am_B);
4034                 set_ia32_am_support(fstp, ia32_am_Dest);
4035
4036                 /* load into SSE register */
4037                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp);
4038                 set_ia32_ls_mode(sse_load, mode);
4039                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4040                 set_ia32_use_frame(sse_load);
4041                 set_ia32_am_flavour(sse_load, ia32_am_B);
4042                 set_ia32_am_support(sse_load, ia32_am_Source);
4043
4044                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm, pn_ia32_xLoad_res);
4045
4046                 /* now: create new Keep whith all former ins and one additional in - the result Proj */
4047
4048                 /* get a Proj representing a caller save register */
4049                 p = be_get_Proj_for_pn(call, pn_be_Call_first_res + 1);
4050                 assert(is_Proj(p) && "Proj expected.");
4051
4052                 /* user of the the proj is the Keep */
4053                 p = get_edge_src_irn(get_irn_out_edge_first(p));
4054                 assert(be_is_Keep(p) && "Keep expected.");
4055
4056                 /* keep the result */
4057                 cls = arch_get_irn_reg_class(env.cg->arch_env, sse_load, -1);
4058                 keepin[0] = sse_load;
4059                 be_new_Keep(cls, irg, block, 1, keepin);
4060
4061                 return sse_load;
4062         }
4063
4064         /* transform call modes */
4065         if (mode_is_data(mode)) {
4066                 cls = arch_get_irn_reg_class(env.cg->arch_env, node, -1);
4067                 mode = cls->mode;
4068         }
4069
4070         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4071 }
4072
4073 static ir_node *gen_Proj(ir_node *node) {
4074         ir_graph *irg  = env.irg;
4075         dbg_info *dbgi = get_irn_dbg_info(node);
4076         ir_node  *pred = get_Proj_pred(node);
4077         long     proj  = get_Proj_proj(node);
4078
4079         if (is_Store(pred) || be_is_FrameStore(pred)) {
4080                 if (proj == pn_Store_M) {
4081                         return transform_node(pred);
4082                 } else {
4083                         assert(0);
4084                         return new_r_Bad(irg);
4085                 }
4086         } else if (is_Load(pred) || be_is_FrameLoad(pred)) {
4087                 return gen_Proj_Load(node);
4088         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4089                 return gen_Proj_DivMod(node);
4090         } else if (is_CopyB(pred)) {
4091                 return gen_Proj_CopyB(node);
4092         } else if (is_Quot(pred)) {
4093                 return gen_Proj_Quot(node);
4094         } else if (is_ia32_l_vfdiv(pred)) {
4095                 return gen_Proj_l_vfdiv(node);
4096         } else if (be_is_SubSP(pred)) {
4097                 return gen_Proj_be_SubSP(node);
4098         } else if (be_is_AddSP(pred)) {
4099                 return gen_Proj_be_AddSP(node);
4100         } else if (be_is_Call(pred)) {
4101                 return gen_Proj_be_Call(node);
4102         } else if (get_irn_op(pred) == op_Start) {
4103                 if (proj == pn_Start_X_initial_exec) {
4104                         ir_node *block = get_nodes_block(pred);
4105                         ir_node *jump;
4106
4107                         /* we exchange the ProjX with a jump */
4108                         block = transform_node(block);
4109                         jump  = new_rd_Jmp(dbgi, irg, block);
4110                         ir_fprintf(stderr, "created jump: %+F\n", jump);
4111                         return jump;
4112                 }
4113                 if (node == env.old_anchors[anchor_tls]) {
4114                         return gen_Proj_tls(node);
4115                 }
4116         } else {
4117                 ir_node *new_pred = transform_node(pred);
4118                 ir_node *block    = transform_node(get_nodes_block(node));
4119                 ir_mode *mode     = get_irn_mode(node);
4120                 if (mode_needs_gp_reg(mode)) {
4121                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4122                                                        get_Proj_proj(node));
4123 #ifdef DEBUG_libfirm
4124                         new_proj->node_nr = node->node_nr;
4125 #endif
4126                         return new_proj;
4127                 }
4128         }
4129
4130         return duplicate_node(node);
4131 }
4132
4133 /**
4134  * Enters all transform functions into the generic pointer
4135  */
4136 static void register_transformers(void) {
4137         ir_op *op_Max, *op_Min, *op_Mulh;
4138
4139         /* first clear the generic function pointer for all ops */
4140         clear_irp_opcodes_generic_func();
4141
4142 #define GEN(a)   { transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4143 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4144
4145         GEN(Add);
4146         GEN(Sub);
4147         GEN(Mul);
4148         GEN(And);
4149         GEN(Or);
4150         GEN(Eor);
4151
4152         GEN(Shl);
4153         GEN(Shr);
4154         GEN(Shrs);
4155         GEN(Rot);
4156
4157         GEN(Quot);
4158
4159         GEN(Div);
4160         GEN(Mod);
4161         GEN(DivMod);
4162
4163         GEN(Minus);
4164         GEN(Conv);
4165         GEN(Abs);
4166         GEN(Not);
4167
4168         GEN(Load);
4169         GEN(Store);
4170         GEN(Cond);
4171
4172         GEN(ASM);
4173         GEN(CopyB);
4174         //GEN(Mux);
4175         BAD(Mux);
4176         GEN(Psi);
4177         GEN(Proj);
4178         GEN(Phi);
4179
4180         GEN(Block);
4181         GEN(End);
4182
4183         /* transform ops from intrinsic lowering */
4184         GEN(ia32_l_Add);
4185         GEN(ia32_l_Adc);
4186         GEN(ia32_l_Sub);
4187         GEN(ia32_l_Sbb);
4188         GEN(ia32_l_Neg);
4189         GEN(ia32_l_Mul);
4190         GEN(ia32_l_Xor);
4191         GEN(ia32_l_IMul);
4192         GEN(ia32_l_Shl);
4193         GEN(ia32_l_Shr);
4194         GEN(ia32_l_Sar);
4195         GEN(ia32_l_ShlD);
4196         GEN(ia32_l_ShrD);
4197         GEN(ia32_l_vfdiv);
4198         GEN(ia32_l_vfprem);
4199         GEN(ia32_l_vfmul);
4200         GEN(ia32_l_vfsub);
4201         GEN(ia32_l_vfild);
4202         GEN(ia32_l_Load);
4203         /* GEN(ia32_l_vfist); TODO */
4204         GEN(ia32_l_Store);
4205         GEN(ia32_l_X87toSSE);
4206         GEN(ia32_l_SSEtoX87);
4207
4208         GEN(Const);
4209         GEN(SymConst);
4210
4211         /* we should never see these nodes */
4212         BAD(Raise);
4213         BAD(Sel);
4214         BAD(InstOf);
4215         BAD(Cast);
4216         BAD(Free);
4217         BAD(Tuple);
4218         BAD(Id);
4219         //BAD(Bad);
4220         BAD(Confirm);
4221         BAD(Filter);
4222         BAD(CallBegin);
4223         BAD(EndReg);
4224         BAD(EndExcept);
4225
4226         /* handle generic backend nodes */
4227         GEN(be_FrameAddr);
4228         //GEN(be_Call);
4229         GEN(be_Return);
4230         GEN(be_FrameLoad);
4231         GEN(be_FrameStore);
4232         GEN(be_StackParam);
4233         GEN(be_AddSP);
4234         GEN(be_SubSP);
4235
4236         /* set the register for all Unknown nodes */
4237         GEN(Unknown);
4238
4239         op_Max = get_op_Max();
4240         if (op_Max)
4241                 GEN(Max);
4242         op_Min = get_op_Min();
4243         if (op_Min)
4244                 GEN(Min);
4245         op_Mulh = get_op_Mulh();
4246         if (op_Mulh)
4247                 GEN(Mulh);
4248
4249 #undef GEN
4250 #undef BAD
4251 }
4252
4253 static void duplicate_deps(ir_node *old_node, ir_node *new_node)
4254 {
4255         int i;
4256         int deps = get_irn_deps(old_node);
4257
4258         for (i = 0; i < deps; ++i) {
4259                 ir_node *dep     = get_irn_dep(old_node, i);
4260                 ir_node *new_dep = transform_node(dep);
4261
4262                 add_irn_dep(new_node, new_dep);
4263         }
4264 }
4265
4266 static ir_node *duplicate_node(ir_node *node)
4267 {
4268         ir_node  *block = transform_node(get_nodes_block(node));
4269         ir_graph *irg   = env.irg;
4270         dbg_info *dbgi  = get_irn_dbg_info(node);
4271         ir_mode  *mode  = get_irn_mode(node);
4272         ir_op    *op    = get_irn_op(node);
4273         ir_node  *new_node;
4274         int      i, arity;
4275
4276         arity = get_irn_arity(node);
4277         if (op->opar == oparity_dynamic) {
4278                 new_node = new_ir_node(dbgi, irg, block, op, mode, -1, NULL);
4279                 for (i = 0; i < arity; ++i) {
4280                         ir_node *in = get_irn_n(node, i);
4281                         in = transform_node(in);
4282                         add_irn_n(new_node, in);
4283                 }
4284         } else {
4285                 ir_node **ins = alloca(arity * sizeof(ins[0]));
4286                 for (i = 0; i < arity; ++i) {
4287                         ir_node *in = get_irn_n(node, i);
4288                         ins[i] = transform_node(in);
4289                 }
4290
4291                 new_node = new_ir_node(dbgi, irg, block, op, mode, arity, ins);
4292         }
4293
4294         copy_node_attr(node, new_node);
4295         duplicate_deps(node, new_node);
4296
4297 #ifdef DEBUG_libfirm
4298         new_node->node_nr = node->node_nr;
4299 #endif
4300
4301         return new_node;
4302 }
4303
4304 /**
4305  * Calls transformation function for given node and marks it visited.
4306  */
4307 static ir_node *transform_node(ir_node *node) {
4308         ir_node *new_node;
4309         ir_op   *op;
4310
4311         if (irn_visited(node)) {
4312                 new_node = get_new_node(node);
4313                 assert(new_node != NULL);
4314                 return new_node;
4315         }
4316
4317         mark_irn_visited(node);
4318         DEBUG_ONLY(set_new_node(node, NULL));
4319
4320         op = get_irn_op(node);
4321         if (op->ops.generic) {
4322                 transform_func *transform = (transform_func *)op->ops.generic;
4323
4324                 new_node = transform(node);
4325                 assert(new_node != NULL);
4326         } else {
4327                 new_node = duplicate_node(node);
4328         }
4329         DB((dbg, LEVEL_4, "%+F -> %+F\n", node, new_node));
4330
4331         set_new_node(node, new_node);
4332         mark_irn_visited(new_node);
4333         hook_dead_node_elim_subst(current_ir_graph, node, new_node);
4334         return new_node;
4335 }
4336
4337 /**
4338  * Rewire nodes which are potential loops (like Phis) to avoid endless loops.
4339  */
4340 static void fix_loops(ir_node *node) {
4341         int i, arity;
4342
4343         if (irn_visited(node))
4344                 return;
4345
4346         mark_irn_visited(node);
4347
4348         assert(node_is_in_irgs_storage(env.irg, node));
4349
4350         if (! is_Block(node)) {
4351                 ir_node *block     = get_nodes_block(node);
4352                 ir_node *new_block = (ir_node *)get_irn_link(block);
4353
4354                 if (new_block != NULL) {
4355                         set_nodes_block(node, new_block);
4356                         block = new_block;
4357                 }
4358
4359                 fix_loops(block);
4360         }
4361
4362         arity = get_irn_arity(node);
4363         for (i = 0; i < arity; ++i) {
4364                 ir_node *in = get_irn_n(node, i);
4365                 ir_node *nw = (ir_node *)get_irn_link(in);
4366
4367                 if (nw != NULL && nw != in) {
4368                         set_irn_n(node, i, nw);
4369                         in = nw;
4370                 }
4371
4372                 fix_loops(in);
4373         }
4374
4375         arity = get_irn_deps(node);
4376         for (i = 0; i < arity; ++i) {
4377                 ir_node *in = get_irn_dep(node, i);
4378                 ir_node *nw = (ir_node *)get_irn_link(in);
4379
4380                 if (nw != NULL && nw != in) {
4381                         set_irn_dep(node, i, nw);
4382                         in = nw;
4383                 }
4384
4385                 fix_loops(in);
4386         }
4387 }
4388
4389 static void pre_transform_node(ir_node **place)
4390 {
4391         if (*place == NULL)
4392                 return;
4393
4394         *place = transform_node(*place);
4395 }
4396
4397 /**
4398  * Transforms all nodes. Deletes the old obstack and creates a new one.
4399  */
4400 static void transform_nodes(ia32_code_gen_t *cg) {
4401         int      i;
4402         ir_graph *irg = cg->irg;
4403         ir_node  *old_end;
4404
4405         hook_dead_node_elim(irg, 1);
4406
4407         inc_irg_visited(irg);
4408
4409         env.irg         = irg;
4410         env.cg          = cg;
4411         env.visited     = get_irg_visited(irg);
4412         env.worklist    = new_pdeq();
4413         env.old_anchors = alloca(anchor_max * sizeof(env.old_anchors[0]));
4414
4415         old_end = get_irg_end(irg);
4416
4417         /* put all anchor nodes in the worklist */
4418         for (i = 0; i < anchor_max; ++i) {
4419                 ir_node *anchor = irg->anchors[i];
4420
4421                 if (anchor == NULL)
4422                         continue;
4423                 pdeq_putr(env.worklist, anchor);
4424
4425                 /* remember anchor */
4426                 env.old_anchors[i] = anchor;
4427                 /* and set it to NULL to make sure we don't accidently use it */
4428                 irg->anchors[i] = NULL;
4429         }
4430
4431         /* pre transform some anchors (so they are available in the other transform
4432          * functions) */
4433         set_irg_bad(irg, transform_node(env.old_anchors[anchor_bad]));
4434         set_irg_no_mem(irg, transform_node(env.old_anchors[anchor_no_mem]));
4435         set_irg_start_block(irg, transform_node(env.old_anchors[anchor_start_block]));
4436         set_irg_start(irg, transform_node(env.old_anchors[anchor_start]));
4437         set_irg_frame(irg, transform_node(env.old_anchors[anchor_frame]));
4438
4439         pre_transform_node(&cg->unknown_gp);
4440         pre_transform_node(&cg->unknown_vfp);
4441         pre_transform_node(&cg->unknown_xmm);
4442         pre_transform_node(&cg->noreg_gp);
4443         pre_transform_node(&cg->noreg_vfp);
4444         pre_transform_node(&cg->noreg_xmm);
4445
4446         /* process worklist (this should transform all nodes in the graph) */
4447         while (! pdeq_empty(env.worklist)) {
4448                 ir_node *node = pdeq_getl(env.worklist);
4449                 transform_node(node);
4450         }
4451
4452         /* fix loops and set new anchors*/
4453         inc_irg_visited(irg);
4454         for (i = 0; i < anchor_max; ++i) {
4455                 ir_node *anchor = env.old_anchors[i];
4456
4457                 if (anchor == NULL)
4458                         continue;
4459
4460                 anchor = get_irn_link(anchor);
4461                 fix_loops(anchor);
4462                 assert(irg->anchors[i] == NULL || irg->anchors[i] == anchor);
4463                 irg->anchors[i] = anchor;
4464         }
4465
4466         del_pdeq(env.worklist);
4467         free_End(old_end);
4468         hook_dead_node_elim(irg, 0);
4469 }
4470
4471 void ia32_transform_graph(ia32_code_gen_t *cg)
4472 {
4473         ir_graph *irg = cg->irg;
4474         be_irg_t *birg = cg->birg;
4475         ir_graph *old_current_ir_graph = current_ir_graph;
4476         int old_interprocedural_view = get_interprocedural_view();
4477         struct obstack *old_obst = NULL;
4478         struct obstack *new_obst = NULL;
4479
4480         current_ir_graph = irg;
4481         set_interprocedural_view(0);
4482         register_transformers();
4483
4484         /* most analysis info is wrong after transformation */
4485         free_callee_info(irg);
4486         free_irg_outs(irg);
4487         irg->outs_state = outs_none;
4488         free_trouts();
4489         free_loop_information(irg);
4490         set_irg_doms_inconsistent(irg);
4491         be_invalidate_liveness(birg);
4492         be_invalidate_dom_front(birg);
4493
4494         /* create a new obstack */
4495         old_obst = irg->obst;
4496         new_obst = xmalloc(sizeof(*new_obst));
4497         obstack_init(new_obst);
4498         irg->obst = new_obst;
4499         irg->last_node_idx = 0;
4500
4501         /* create new value table for CSE */
4502         del_identities(irg->value_table);
4503         irg->value_table = new_identities();
4504
4505         /* do the main transformation */
4506         transform_nodes(cg);
4507
4508         /* we don't want the globals anchor anymore */
4509         set_irg_globals(irg, new_r_Bad(irg));
4510
4511         /* free the old obstack */
4512         obstack_free(old_obst, 0);
4513         xfree(old_obst);
4514
4515         /* restore state */
4516         current_ir_graph = old_current_ir_graph;
4517         set_interprocedural_view(old_interprocedural_view);
4518
4519         /* recalculate edges */
4520         edges_deactivate(irg);
4521         edges_activate(irg);
4522 }
4523
4524 /**
4525  * Transforms a psi condition.
4526  */
4527 static void transform_psi_cond(ir_node *cond, ir_mode *mode, ia32_code_gen_t *cg) {
4528         int i;
4529
4530         /* if the mode is target mode, we have already seen this part of the tree */
4531         if (get_irn_mode(cond) == mode)
4532                 return;
4533
4534         assert(get_irn_mode(cond) == mode_b && "logical operator for condition must be mode_b");
4535
4536         set_irn_mode(cond, mode);
4537
4538         for (i = get_irn_arity(cond) - 1; i >= 0; i--) {
4539                 ir_node *in = get_irn_n(cond, i);
4540
4541                 /* if in is a compare: transform into Set/xCmp */
4542                 if (is_Proj(in)) {
4543                         ir_node  *new_op = NULL;
4544                         ir_node  *cmp    = get_Proj_pred(in);
4545                         ir_node  *cmp_a  = get_Cmp_left(cmp);
4546                         ir_node  *cmp_b  = get_Cmp_right(cmp);
4547                         dbg_info *dbgi   = get_irn_dbg_info(cmp);
4548                         ir_graph *irg    = get_irn_irg(cmp);
4549                         ir_node  *block  = get_nodes_block(cmp);
4550                         ir_node  *noreg  = ia32_new_NoReg_gp(cg);
4551                         ir_node  *nomem  = new_rd_NoMem(irg);
4552                         int      pnc     = get_Proj_proj(in);
4553
4554                         /* this is a compare */
4555                         if (mode_is_float(mode)) {
4556                                 /* Psi is float, we need a floating point compare */
4557
4558                                 if (USE_SSE2(cg)) {
4559                                         ir_mode *m = get_irn_mode(cmp_a);
4560                                         /* SSE FPU */
4561                                         if (! mode_is_float(m)) {
4562                                                 cmp_a = gen_sse_conv_int2float(cg, dbgi, irg, block, cmp_a, cmp_a, mode);
4563                                                 cmp_b = gen_sse_conv_int2float(cg, dbgi, irg, block, cmp_b, cmp_b, mode);
4564                                         } else if (m == mode_F) {
4565                                                 /* we convert cmp values always to double, to get correct bitmask with cmpsd */
4566                                                 cmp_a = gen_sse_conv_f2d(cg, dbgi, irg, block, cmp_a, cmp_a);
4567                                                 cmp_b = gen_sse_conv_f2d(cg, dbgi, irg, block, cmp_b, cmp_b);
4568                                         }
4569
4570                                         new_op = new_rd_ia32_xCmp(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
4571                                         set_ia32_pncode(new_op, pnc);
4572                                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, cmp));
4573                                 } else {
4574                                         /* x87 FPU */
4575                                         assert(0);
4576                                 }
4577                         } else {
4578                                 /* integer Psi */
4579                                 construct_binop_func *set_func  = NULL;
4580
4581                                 if (mode_is_float(get_irn_mode(cmp_a))) {
4582                                         /* 1st case: compare operands are floats */
4583                                         FP_USED(cg);
4584
4585                                         if (USE_SSE2(cg)) {
4586                                                 /* SSE FPU */
4587                                                 set_func  = new_rd_ia32_xCmpSet;
4588                                         } else {
4589                                                 /* x87 FPU */
4590                                                 set_func  = new_rd_ia32_vfCmpSet;
4591                                         }
4592
4593                                         pnc &= 7; /* fp compare -> int compare */
4594                                 } else {
4595                                         /* 2nd case: compare operand are integer too */
4596                                         set_func  = new_rd_ia32_CmpSet;
4597                                 }
4598
4599                                 new_op = set_func(dbgi, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
4600                                 if (! mode_is_signed(mode))
4601                                         pnc |= ia32_pn_Cmp_Unsigned;
4602
4603                                 set_ia32_pncode(new_op, pnc);
4604                                 set_ia32_am_support(new_op, ia32_am_Source);
4605                         }
4606
4607                         /* the the new compare as in */
4608                         set_irn_n(cond, i, new_op);
4609                 } else {
4610                         /* another complex condition */
4611                         transform_psi_cond(in, mode, cg);
4612                 }
4613         }
4614 }
4615
4616 /**
4617  * The Psi selector can be a tree of compares combined with "And"s and "Or"s.
4618  * We create a Set node, respectively a xCmp in case the Psi is a float, for
4619  * each compare, which causes the compare result to be stored in a register. The
4620  * "And"s and "Or"s are transformed later, we just have to set their mode right.
4621  */
4622 void ia32_transform_psi_cond_tree(ir_node *node, void *env) {
4623         ia32_code_gen_t *cg = env;
4624         ir_node         *psi_sel, *new_cmp, *block;
4625         ir_graph        *irg;
4626         ir_mode         *mode;
4627
4628         /* check for Psi */
4629         if (get_irn_opcode(node) != iro_Psi)
4630                 return;
4631
4632         psi_sel = get_Psi_cond(node, 0);
4633
4634         /* if psi_cond is a cmp: do nothing, this case is covered by gen_Psi */
4635         if (is_Proj(psi_sel)) {
4636                 assert(is_Cmp(get_Proj_pred(psi_sel)));
4637                 return;
4638         }
4639
4640         //mode = get_irn_mode(node);
4641         // TODO probably wrong...
4642         mode = mode_Iu;
4643
4644         transform_psi_cond(psi_sel, mode, cg);
4645
4646         irg   = get_irn_irg(node);
4647         block = get_nodes_block(node);
4648
4649         /* we need to compare the evaluated condition tree with 0 */
4650         mode = get_irn_mode(node);
4651         if (mode_is_float(mode)) {
4652                 /* BEWARE: new_r_Const_long works for floating point as well */
4653                 ir_node *zero = new_r_Const_long(irg, block, mode, 0);
4654
4655                 psi_sel = gen_sse_conv_int2float(cg, NULL, irg, block, psi_sel, NULL, mode);
4656                 new_cmp = new_r_Cmp(irg, block, psi_sel, zero);
4657                 new_cmp = new_r_Proj(irg, block, new_cmp, mode_b, pn_Cmp_Ne);
4658         } else {
4659                 ir_node *zero = new_r_Const_long(irg, block, mode_Iu, 0);
4660                 new_cmp = new_r_Cmp(irg, block, psi_sel, zero);
4661                 new_cmp = new_r_Proj(irg, block, new_cmp, mode_b, pn_Cmp_Gt | pn_Cmp_Lt);
4662         }
4663
4664         set_Psi_cond(node, 0, new_cmp);
4665 }
4666
4667 void ia32_init_transform(void)
4668 {
4669         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4670 }