nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /**
   2  * This file implements the IR transformation from firm into ia32-Firm.
   3  * @author Christian Wuerdig
   4  * $Id$
   5  */
   6
   7 #ifdef HAVE_CONFIG_H
   8 #include "config.h"
   9 #endif
  10
  11 #include <limits.h>
  12
  13 #include "irargs_t.h"
  14 #include "irnode_t.h"
  15 #include "irgraph_t.h"
  16 #include "irmode_t.h"
  17 #include "iropt_t.h"
  18 #include "irop_t.h"
  19 #include "irprog_t.h"
  20 #include "iredges_t.h"
  21 #include "irgmod.h"
  22 #include "irvrfy.h"
  23 #include "ircons.h"
  24 #include "dbginfo.h"
  25 #include "irprintf.h"
  26 #include "debug.h"
  27 #include "irdom.h"
  28 #include "archop.h"     /* we need this for Min and Max nodes */
  29
  30 #include "../benode_t.h"
  31 #include "../besched.h"
  32 #include "../beabi.h"
  33
  34 #include "bearch_ia32_t.h"
  35 #include "ia32_nodes_attr.h"
  36 #include "ia32_transform.h"
  37 #include "ia32_new_nodes.h"
  38 #include "ia32_map_regs.h"
  39 #include "ia32_dbg_stat.h"
  40 #include "ia32_optimize.h"
  41 #include "ia32_util.h"
  42
  43 #include "gen_ia32_regalloc_if.h"
  44
  45 #define SFP_SIGN "0x80000000"
  46 #define DFP_SIGN "0x8000000000000000"
  47 #define SFP_ABS  "0x7FFFFFFF"
  48 #define DFP_ABS  "0x7FFFFFFFFFFFFFFF"
  49
  50 #define TP_SFP_SIGN "ia32_sfp_sign"
  51 #define TP_DFP_SIGN "ia32_dfp_sign"
  52 #define TP_SFP_ABS  "ia32_sfp_abs"
  53 #define TP_DFP_ABS  "ia32_dfp_abs"
  54
  55 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  56 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  57 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  58 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  59
  60 extern ir_op *get_op_Mulh(void);
  61
  62 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  63                                                                           ir_node *op1, ir_node *op2, ir_node *mem);
  64
  65 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
  66                                                                          ir_node *op, ir_node *mem);
  67
  68 typedef enum {
  69         ia32_SSIGN, ia32_DSIGN, ia32_SABS, ia32_DABS, ia32_known_const_max
  70 } ia32_known_const_t;
  71
  72 /****************************************************************************************************
  73  *                  _        _                        __                           _   _
  74  *                 | |      | |                      / _|                         | | (_)
  75  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
  76  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
  77  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
  78  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
  79  *
  80  ****************************************************************************************************/
  81
  82 /**
  83  * Returns 1 if irn is a Const representing 0, 0 otherwise
  84  */
  85 static INLINE int is_ia32_Const_0(ir_node *irn) {
  86         return (is_ia32_irn(irn) && get_ia32_op_type(irn) == ia32_Const) ?
  87                 classify_tarval(get_ia32_Immop_tarval(irn)) == TV_CLASSIFY_NULL : 0;
  88 }
  89
  90 /**
  91  * Returns 1 if irn is a Const representing 1, 0 otherwise
  92  */
  93 static INLINE int is_ia32_Const_1(ir_node *irn) {
  94         return (is_ia32_irn(irn) && get_ia32_op_type(irn) == ia32_Const) ?
  95                 classify_tarval(get_ia32_Immop_tarval(irn)) == TV_CLASSIFY_ONE : 0;
  96 }
  97
  98 /**
  99  * Returns the Proj representing the UNKNOWN register for given mode.
 100  */
 101 static ir_node *be_get_unknown_for_mode(ia32_code_gen_t *cg, ir_mode *mode) {
 102         be_abi_irg_t          *babi       = cg->birg->abi;
 103         const arch_register_t *unknwn_reg = NULL;
 104
 105         if (mode_is_float(mode)) {
 106                 unknwn_reg = USE_SSE2(cg) ? &ia32_xmm_regs[REG_XMM_UKNWN] : &ia32_vfp_regs[REG_VFP_UKNWN];
 107         }
 108         else {
 109                 unknwn_reg = &ia32_gp_regs[REG_GP_UKNWN];
 110         }
 111
 112         return be_abi_get_callee_save_irn(babi, unknwn_reg);
 113 }
 114
 115 /**
 116  * Gets the Proj with number pn from irn.
 117  */
 118 static ir_node *get_proj_for_pn(const ir_node *irn, long pn) {
 119         const ir_edge_t *edge;
 120         ir_node   *proj;
 121         assert(get_irn_mode(irn) == mode_T && "need mode_T");
 122
 123         foreach_out_edge(irn, edge) {
 124                 proj = get_edge_src_irn(edge);
 125
 126                 if (get_Proj_proj(proj) == pn)
 127                         return proj;
 128         }
 129
 130         return NULL;
 131 }
 132
 133 /**
 134  * SSE convert of an integer node into a floating point node.
 135  */
 136 static ir_node *gen_sse_conv_int2float(ia32_code_gen_t *cg, dbg_info *dbg, ir_graph *irg, ir_node *block,
 137                                        ir_node *in, ir_node *old_node, ir_mode *tgt_mode)
 138 {
 139         ir_node *noreg = ia32_new_NoReg_gp(cg);
 140         ir_node *nomem = new_rd_NoMem(irg);
 141
 142         ir_node *conv = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, in, nomem);
 143         set_ia32_src_mode(conv, get_irn_mode(in));
 144         set_ia32_tgt_mode(conv, tgt_mode);
 145         set_ia32_am_support(conv, ia32_am_Source);
 146         SET_IA32_ORIG_NODE(conv, ia32_get_old_node_name(cg, old_node));
 147
 148         return new_rd_Proj(dbg, irg, block, conv, tgt_mode, pn_ia32_Conv_I2FP_res);
 149 }
 150
 151 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 152 static ident *gen_fp_known_const(ir_mode *mode, ia32_known_const_t kct) {
 153         static const struct {
 154                 const char *tp_name;
 155                 const char *ent_name;
 156                 const char *cnst_str;
 157         } names [ia32_known_const_max] = {
 158                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN },        /* ia32_SSIGN */
 159                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN },        /* ia32_DSIGN */
 160                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS },         /* ia32_SABS */
 161                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS }          /* ia32_DABS */
 162         };
 163         static struct entity *ent_cache[ia32_known_const_max];
 164
 165         const char    *tp_name, *ent_name, *cnst_str;
 166         ir_type       *tp;
 167         ir_node       *cnst;
 168         ir_graph      *rem;
 169         entity        *ent;
 170         tarval        *tv;
 171
 172         ent_name = names[kct].ent_name;
 173         if (! ent_cache[kct]) {
 174                 tp_name  = names[kct].tp_name;
 175                 cnst_str = names[kct].cnst_str;
 176
 177                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 178                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 179                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 180
 181                 set_entity_ld_ident(ent, get_entity_ident(ent));
 182                 set_entity_visibility(ent, visibility_local);
 183                 set_entity_variability(ent, variability_constant);
 184                 set_entity_allocation(ent, allocation_static);
 185
 186                 /* we create a new entity here: It's initialization must resist on the
 187                     const code irg */
 188                 rem = current_ir_graph;
 189                 current_ir_graph = get_const_code_irg();
 190                 cnst = new_Const(mode, tv);
 191                 current_ir_graph = rem;
 192
 193                 set_atomic_ent_value(ent, cnst);
 194
 195                 /* cache the entry */
 196                 ent_cache[kct] = ent;
 197         }
 198
 199         return get_entity_ident(ent_cache[kct]);
 200 }
 201
 202 #ifndef NDEBUG
 203 /**
 204  * Prints the old node name on cg obst and returns a pointer to it.
 205  */
 206 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 207         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 208
 209         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 210         obstack_1grow(isa->name_obst, 0);
 211         isa->name_obst_size += obstack_object_size(isa->name_obst);
 212         return obstack_finish(isa->name_obst);
 213 }
 214 #endif /* NDEBUG */
 215
 216 /* determine if one operator is an Imm */
 217 static ir_node *get_immediate_op(ir_node *op1, ir_node *op2) {
 218         if (op1)
 219                 return is_ia32_Cnst(op1) ? op1 : (is_ia32_Cnst(op2) ? op2 : NULL);
 220         else return is_ia32_Cnst(op2) ? op2 : NULL;
 221 }
 222
 223 /* determine if one operator is not an Imm */
 224 static ir_node *get_expr_op(ir_node *op1, ir_node *op2) {
 225         return !is_ia32_Cnst(op1) ? op1 : (!is_ia32_Cnst(op2) ? op2 : NULL);
 226 }
 227
 228
 229 /**
 230  * Construct a standard binary operation, set AM and immediate if required.
 231  *
 232  * @param env   The transformation environment
 233  * @param op1   The first operand
 234  * @param op2   The second operand
 235  * @param func  The node constructor function
 236  * @return The constructed ia32 node.
 237  */
 238 static ir_node *gen_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 239         ir_node           *new_op   = NULL;
 240         ir_mode           *mode     = env->mode;
 241         dbg_info          *dbg      = env->dbg;
 242         ir_graph          *irg      = env->irg;
 243         ir_node           *block    = env->block;
 244         ir_node           *noreg_gp = ia32_new_NoReg_gp(env->cg);
 245         ir_node           *noreg_fp = ia32_new_NoReg_fp(env->cg);
 246         ir_node           *nomem    = new_NoMem();
 247         ir_node           *expr_op, *imm_op;
 248         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 249
 250         /* Check if immediate optimization is on and */
 251         /* if it's an operation with immediate.      */
 252         /* MulS and Mulh don't support immediates    */
 253         if (! (env->cg->opt & IA32_OPT_IMMOPS) ||
 254                 func == new_rd_ia32_Mulh           ||
 255                 func == new_rd_ia32_MulS)
 256         {
 257                 expr_op = op1;
 258                 imm_op  = NULL;
 259         }
 260         else if (is_op_commutative(get_irn_op(env->irn))) {
 261                 imm_op  = get_immediate_op(op1, op2);
 262                 expr_op = get_expr_op(op1, op2);
 263         }
 264         else {
 265                 imm_op  = get_immediate_op(NULL, op2);
 266                 expr_op = get_expr_op(op1, op2);
 267         }
 268
 269         assert((expr_op || imm_op) && "invalid operands");
 270
 271         if (!expr_op) {
 272                 /* We have two consts here: not yet supported */
 273                 imm_op = NULL;
 274         }
 275
 276         if (mode_is_float(mode)) {
 277                 /* floating point operations */
 278                 if (imm_op) {
 279                         DB((mod, LEVEL_1, "FP with immediate ..."));
 280                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_fp, nomem);
 281                         set_ia32_Immop_attr(new_op, imm_op);
 282                         set_ia32_am_support(new_op, ia32_am_None);
 283                 }
 284                 else {
 285                         DB((mod, LEVEL_1, "FP binop ..."));
 286                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 287                         set_ia32_am_support(new_op, ia32_am_Source);
 288                 }
 289                 set_ia32_ls_mode(new_op, mode);
 290         }
 291         else {
 292                 /* integer operations */
 293                 if (imm_op) {
 294                         /* This is expr + const */
 295                         DB((mod, LEVEL_1, "INT with immediate ..."));
 296                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, expr_op, noreg_gp, nomem);
 297                         set_ia32_Immop_attr(new_op, imm_op);
 298
 299                         /* set AM support */
 300                         set_ia32_am_support(new_op, ia32_am_Dest);
 301                 }
 302                 else {
 303                         DB((mod, LEVEL_1, "INT binop ..."));
 304                         /* This is a normal operation */
 305                         new_op = func(dbg, irg, block, noreg_gp, noreg_gp, op1, op2, nomem);
 306
 307                         /* set AM support */
 308                         set_ia32_am_support(new_op, ia32_am_Full);
 309                 }
 310         }
 311
 312         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 313
 314         set_ia32_res_mode(new_op, mode);
 315
 316         if (is_op_commutative(get_irn_op(env->irn))) {
 317                 set_ia32_commutative(new_op);
 318         }
 319
 320         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 321 }
 322
 323
 324
 325 /**
 326  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 327  *
 328  * @param env   The transformation environment
 329  * @param op1   The first operand
 330  * @param op2   The second operand
 331  * @param func  The node constructor function
 332  * @return The constructed ia32 node.
 333  */
 334 static ir_node *gen_shift_binop(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, construct_binop_func *func) {
 335         ir_node           *new_op = NULL;
 336         ir_mode           *mode   = env->mode;
 337         dbg_info          *dbg    = env->dbg;
 338         ir_graph          *irg    = env->irg;
 339         ir_node           *block  = env->block;
 340         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 341         ir_node           *nomem  = new_NoMem();
 342         ir_node           *expr_op, *imm_op;
 343         tarval            *tv;
 344         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 345
 346         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
 347
 348         /* Check if immediate optimization is on and */
 349         /* if it's an operation with immediate.      */
 350         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 351         expr_op = get_expr_op(op1, op2);
 352
 353         assert((expr_op || imm_op) && "invalid operands");
 354
 355         if (!expr_op) {
 356                 /* We have two consts here: not yet supported */
 357                 imm_op = NULL;
 358         }
 359
 360         /* Limit imm_op within range imm8 */
 361         if (imm_op) {
 362                 tv = get_ia32_Immop_tarval(imm_op);
 363
 364                 if (tv) {
 365                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
 366                         set_ia32_Immop_tarval(imm_op, tv);
 367                 }
 368                 else {
 369                         imm_op = NULL;
 370                 }
 371         }
 372
 373         /* integer operations */
 374         if (imm_op) {
 375                 /* This is shift/rot with const */
 376                 DB((mod, LEVEL_1, "Shift/Rot with immediate ..."));
 377
 378                 new_op = func(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 379                 set_ia32_Immop_attr(new_op, imm_op);
 380         }
 381         else {
 382                 /* This is a normal shift/rot */
 383                 DB((mod, LEVEL_1, "Shift/Rot binop ..."));
 384                 new_op = func(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 385         }
 386
 387         /* set AM support */
 388         set_ia32_am_support(new_op, ia32_am_Dest);
 389
 390         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 391
 392         set_ia32_res_mode(new_op, mode);
 393         set_ia32_emit_cl(new_op);
 394
 395         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 396 }
 397
 398
 399 /**
 400  * Construct a standard unary operation, set AM and immediate if required.
 401  *
 402  * @param env   The transformation environment
 403  * @param op    The operand
 404  * @param func  The node constructor function
 405  * @return The constructed ia32 node.
 406  */
 407 static ir_node *gen_unop(ia32_transform_env_t *env, ir_node *op, construct_unop_func *func) {
 408         ir_node           *new_op = NULL;
 409         ir_mode           *mode   = env->mode;
 410         dbg_info          *dbg    = env->dbg;
 411         ir_graph          *irg    = env->irg;
 412         ir_node           *block  = env->block;
 413         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
 414         ir_node           *nomem  = new_NoMem();
 415         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 416
 417         new_op = func(dbg, irg, block, noreg, noreg, op, nomem);
 418
 419         if (mode_is_float(mode)) {
 420                 DB((mod, LEVEL_1, "FP unop ..."));
 421                 /* floating point operations don't support implicit store */
 422                 set_ia32_am_support(new_op, ia32_am_None);
 423         }
 424         else {
 425                 DB((mod, LEVEL_1, "INT unop ..."));
 426                 set_ia32_am_support(new_op, ia32_am_Dest);
 427         }
 428
 429         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 430
 431         set_ia32_res_mode(new_op, mode);
 432
 433         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
 434 }
 435
 436
 437
 438 /**
 439  * Creates an ia32 Add with immediate.
 440  *
 441  * @param env       The transformation environment
 442  * @param expr_op   The expression operator
 443  * @param const_op  The constant
 444  * @return the created ia32 Add node
 445  */
 446 static ir_node *gen_imm_Add(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 447         ir_node                *new_op     = NULL;
 448         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 449         dbg_info               *dbg        = env->dbg;
 450         ir_graph               *irg        = env->irg;
 451         ir_node                *block      = env->block;
 452         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 453         ir_node                *nomem      = new_NoMem();
 454         int                     normal_add = 1;
 455         tarval_classification_t class_tv, class_negtv;
 456         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 457
 458         /* try to optimize to inc/dec  */
 459         if ((env->cg->opt & IA32_OPT_INCDEC) && (get_ia32_op_type(const_op) == ia32_Const)) {
 460                 /* optimize tarvals */
 461                 class_tv    = classify_tarval(tv);
 462                 class_negtv = classify_tarval(tarval_neg(tv));
 463
 464                 if (class_tv == TV_CLASSIFY_ONE) { /* + 1 == INC */
 465                         DB((env->mod, LEVEL_2, "Add(1) to Inc ... "));
 466                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 467                         normal_add = 0;
 468                 }
 469                 else if (class_tv == TV_CLASSIFY_ALL_ONE || class_negtv == TV_CLASSIFY_ONE) { /* + (-1) == DEC */
 470                         DB((mod, LEVEL_2, "Add(-1) to Dec ... "));
 471                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 472                         normal_add = 0;
 473                 }
 474         }
 475
 476         if (normal_add) {
 477                 new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 478                 set_ia32_Immop_attr(new_op, const_op);
 479                 set_ia32_commutative(new_op);
 480         }
 481
 482         return new_op;
 483 }
 484
 485 /**
 486  * Creates an ia32 Add.
 487  *
 488  * @param env   The transformation environment
 489  * @return the created ia32 Add node
 490  */
 491 static ir_node *gen_Add(ia32_transform_env_t *env) {
 492         ir_node  *new_op = NULL;
 493         dbg_info *dbg    = env->dbg;
 494         ir_mode  *mode   = env->mode;
 495         ir_graph *irg    = env->irg;
 496         ir_node  *block  = env->block;
 497         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 498         ir_node  *nomem  = new_NoMem();
 499         ir_node  *expr_op, *imm_op;
 500         ir_node  *op1    = get_Add_left(env->irn);
 501         ir_node  *op2    = get_Add_right(env->irn);
 502
 503         /* Check if immediate optimization is on and */
 504         /* if it's an operation with immediate.      */
 505         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(op1, op2) : NULL;
 506         expr_op = get_expr_op(op1, op2);
 507
 508         assert((expr_op || imm_op) && "invalid operands");
 509
 510         if (mode_is_float(mode)) {
 511                 FP_USED(env->cg);
 512                 if (USE_SSE2(env->cg))
 513                         return gen_binop(env, op1, op2, new_rd_ia32_xAdd);
 514                 else
 515                         return gen_binop(env, op1, op2, new_rd_ia32_vfadd);
 516         }
 517         else {
 518                 /* integer ADD */
 519                 if (!expr_op) {
 520                         /* No expr_op means, that we have two const - one symconst and */
 521                         /* one tarval or another symconst - because this case is not   */
 522                         /* covered by constant folding                                 */
 523                         /* We need to check for:                                       */
 524                         /*  1) symconst + const    -> becomes a LEA                    */
 525                         /*  2) symconst + symconst -> becomes a const + LEA as the elf */
 526                         /*        linker doesn't support two symconsts                 */
 527
 528                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 529                                 /* this is the 2nd case */
 530                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 531                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 532                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 533
 534                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 535                         }
 536                         else {
 537                                 /* this is the 1st case */
 538                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 539
 540                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 541
 542                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 543                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 544                                         add_ia32_am_offs(new_op, get_ia32_cnst(op2));
 545                                 }
 546                                 else {
 547                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 548                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 549                                 }
 550                                 set_ia32_am_flavour(new_op, ia32_am_O);
 551                         }
 552
 553                         /* set AM support */
 554                         set_ia32_am_support(new_op, ia32_am_Source);
 555                         set_ia32_op_type(new_op, ia32_AddrModeS);
 556
 557                         /* Lea doesn't need a Proj */
 558                         return new_op;
 559                 }
 560                 else if (imm_op) {
 561                         /* This is expr + const */
 562                         new_op = gen_imm_Add(env, expr_op, imm_op);
 563
 564                         /* set AM support */
 565                         set_ia32_am_support(new_op, ia32_am_Dest);
 566                 }
 567                 else {
 568                         /* This is a normal add */
 569                         new_op = new_rd_ia32_Add(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 570
 571                         /* set AM support */
 572                         set_ia32_am_support(new_op, ia32_am_Full);
 573                         set_ia32_commutative(new_op);
 574                 }
 575         }
 576
 577         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 578
 579         set_ia32_res_mode(new_op, mode);
 580
 581         return new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Add_res);
 582 }
 583
 584
 585
 586 /**
 587  * Creates an ia32 Mul.
 588  *
 589  * @param env   The transformation environment
 590  * @return the created ia32 Mul node
 591  */
 592 static ir_node *gen_Mul(ia32_transform_env_t *env) {
 593         ir_node *op1 = get_Mul_left(env->irn);
 594         ir_node *op2 = get_Mul_right(env->irn);
 595         ir_node *new_op;
 596
 597         if (mode_is_float(env->mode)) {
 598                 FP_USED(env->cg);
 599                 if (USE_SSE2(env->cg))
 600                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMul);
 601                 else
 602                         new_op = gen_binop(env, op1, op2, new_rd_ia32_vfmul);
 603         }
 604         else {
 605                 new_op = gen_binop(env, op1, op2, new_rd_ia32_Mul);
 606         }
 607
 608         return new_op;
 609 }
 610
 611
 612
 613 /**
 614  * Creates an ia32 Mulh.
 615  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
 616  * this result while Mul returns the lower 32 bit.
 617  *
 618  * @param env   The transformation environment
 619  * @return the created ia32 Mulh node
 620  */
 621 static ir_node *gen_Mulh(ia32_transform_env_t *env) {
 622         ir_node *op1 = get_irn_n(env->irn, 0);
 623         ir_node *op2 = get_irn_n(env->irn, 1);
 624         ir_node *proj_EAX, *proj_EDX, *mulh;
 625         ir_node *in[1];
 626
 627         assert(!mode_is_float(env->mode) && "Mulh with float not supported");
 628         proj_EAX = gen_binop(env, op1, op2, new_rd_ia32_Mulh);
 629         mulh     = get_Proj_pred(proj_EAX);
 630         proj_EDX = new_rd_Proj(env->dbg, env->irg, env->block, mulh, env->mode, pn_EDX);
 631
 632         /* to be on the save side */
 633         set_Proj_proj(proj_EAX, pn_EAX);
 634
 635         if (is_ia32_ImmConst(mulh) || is_ia32_ImmSymConst(mulh)) {
 636                 /* Mulh with const cannot have AM */
 637                 set_ia32_am_support(mulh, ia32_am_None);
 638         }
 639         else {
 640                 /* Mulh cannot have AM for destination */
 641                 set_ia32_am_support(mulh, ia32_am_Source);
 642         }
 643
 644         in[0] = proj_EAX;
 645
 646         /* keep EAX */
 647         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], env->irg, env->block, 1, in);
 648
 649         return proj_EDX;
 650 }
 651
 652
 653
 654 /**
 655  * Creates an ia32 And.
 656  *
 657  * @param env   The transformation environment
 658  * @return The created ia32 And node
 659  */
 660 static ir_node *gen_And(ia32_transform_env_t *env) {
 661         ir_node *op1 = get_And_left(env->irn);
 662         ir_node *op2 = get_And_right(env->irn);
 663
 664         assert (! mode_is_float(env->mode));
 665         return gen_binop(env, op1, op2, new_rd_ia32_And);
 666 }
 667
 668
 669
 670 /**
 671  * Creates an ia32 Or.
 672  *
 673  * @param env   The transformation environment
 674  * @return The created ia32 Or node
 675  */
 676 static ir_node *gen_Or(ia32_transform_env_t *env) {
 677         ir_node *op1 = get_Or_left(env->irn);
 678         ir_node *op2 = get_Or_right(env->irn);
 679
 680         assert (! mode_is_float(env->mode));
 681         return gen_binop(env, op1, op2, new_rd_ia32_Or);
 682 }
 683
 684
 685
 686 /**
 687  * Creates an ia32 Eor.
 688  *
 689  * @param env   The transformation environment
 690  * @return The created ia32 Eor node
 691  */
 692 static ir_node *gen_Eor(ia32_transform_env_t *env) {
 693         ir_node *op1 = get_Eor_left(env->irn);
 694         ir_node *op2 = get_Eor_right(env->irn);
 695
 696         assert(! mode_is_float(env->mode));
 697         return gen_binop(env, op1, op2, new_rd_ia32_Eor);
 698 }
 699
 700
 701
 702 /**
 703  * Creates an ia32 Max.
 704  *
 705  * @param env      The transformation environment
 706  * @return the created ia32 Max node
 707  */
 708 static ir_node *gen_Max(ia32_transform_env_t *env) {
 709         ir_node *op1 = get_irn_n(env->irn, 0);
 710         ir_node *op2 = get_irn_n(env->irn, 1);
 711         ir_node *new_op;
 712
 713         if (mode_is_float(env->mode)) {
 714                 FP_USED(env->cg);
 715                 if (USE_SSE2(env->cg))
 716                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMax);
 717                 else {
 718                         assert(0);
 719                 }
 720         }
 721         else {
 722                 new_op = new_rd_ia32_Max(env->dbg, env->irg, env->block, op1, op2, env->mode);
 723                 set_ia32_am_support(new_op, ia32_am_None);
 724                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 725         }
 726
 727         return new_op;
 728 }
 729
 730
 731
 732 /**
 733  * Creates an ia32 Min.
 734  *
 735  * @param env      The transformation environment
 736  * @return the created ia32 Min node
 737  */
 738 static ir_node *gen_Min(ia32_transform_env_t *env) {
 739         ir_node *op1 = get_irn_n(env->irn, 0);
 740         ir_node *op2 = get_irn_n(env->irn, 1);
 741         ir_node *new_op;
 742
 743         if (mode_is_float(env->mode)) {
 744                 FP_USED(env->cg);
 745                 if (USE_SSE2(env->cg))
 746                         new_op = gen_binop(env, op1, op2, new_rd_ia32_xMin);
 747                 else {
 748                         assert(0);
 749                 }
 750         }
 751         else {
 752                 new_op = new_rd_ia32_Min(env->dbg, env->irg, env->block, op1, op2, env->mode);
 753                 set_ia32_am_support(new_op, ia32_am_None);
 754                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 755         }
 756
 757         return new_op;
 758 }
 759
 760
 761
 762 /**
 763  * Creates an ia32 Sub with immediate.
 764  *
 765  * @param env        The transformation environment
 766  * @param expr_op    The first operator
 767  * @param const_op   The constant operator
 768  * @return The created ia32 Sub node
 769  */
 770 static ir_node *gen_imm_Sub(ia32_transform_env_t *env, ir_node *expr_op, ir_node *const_op) {
 771         ir_node                *new_op     = NULL;
 772         tarval                 *tv         = get_ia32_Immop_tarval(const_op);
 773         dbg_info               *dbg        = env->dbg;
 774         ir_graph               *irg        = env->irg;
 775         ir_node                *block      = env->block;
 776         ir_node                *noreg      = ia32_new_NoReg_gp(env->cg);
 777         ir_node                *nomem      = new_NoMem();
 778         int                     normal_sub = 1;
 779         tarval_classification_t class_tv, class_negtv;
 780         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
 781
 782         /* try to optimize to inc/dec  */
 783         if ((env->cg->opt & IA32_OPT_INCDEC) && tv) {
 784                 /* optimize tarvals */
 785                 class_tv    = classify_tarval(tv);
 786                 class_negtv = classify_tarval(tarval_neg(tv));
 787
 788                 if (class_tv == TV_CLASSIFY_ONE) { /* - 1 == DEC */
 789                         DB((mod, LEVEL_2, "Sub(1) to Dec ... "));
 790                         new_op     = new_rd_ia32_Dec(dbg, irg, block, noreg, noreg, expr_op, nomem);
 791                         normal_sub = 0;
 792                 }
 793                 else if (class_negtv == TV_CLASSIFY_ONE) { /* - (-1) == Sub */
 794                         DB((mod, LEVEL_2, "Sub(-1) to Inc ... "));
 795                         new_op     = new_rd_ia32_Inc(dbg, irg, block, noreg, noreg, expr_op, nomem);
 796                         normal_sub = 0;
 797                 }
 798         }
 799
 800         if (normal_sub) {
 801                 new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, expr_op, noreg, nomem);
 802                 set_ia32_Immop_attr(new_op, const_op);
 803         }
 804
 805         return new_op;
 806 }
 807
 808 /**
 809  * Creates an ia32 Sub.
 810  *
 811  * @param env   The transformation environment
 812  * @return The created ia32 Sub node
 813  */
 814 static ir_node *gen_Sub(ia32_transform_env_t *env) {
 815         ir_node  *new_op = NULL;
 816         dbg_info *dbg    = env->dbg;
 817         ir_mode  *mode   = env->mode;
 818         ir_graph *irg    = env->irg;
 819         ir_node  *block  = env->block;
 820         ir_node  *noreg  = ia32_new_NoReg_gp(env->cg);
 821         ir_node  *nomem  = new_NoMem();
 822         ir_node  *op1    = get_Sub_left(env->irn);
 823         ir_node  *op2    = get_Sub_right(env->irn);
 824         ir_node  *expr_op, *imm_op;
 825
 826         /* Check if immediate optimization is on and */
 827         /* if it's an operation with immediate.      */
 828         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, op2) : NULL;
 829         expr_op = get_expr_op(op1, op2);
 830
 831         assert((expr_op || imm_op) && "invalid operands");
 832
 833         if (mode_is_float(mode)) {
 834                 FP_USED(env->cg);
 835                 if (USE_SSE2(env->cg))
 836                         return gen_binop(env, op1, op2, new_rd_ia32_xSub);
 837                 else
 838                         return gen_binop(env, op1, op2, new_rd_ia32_vfsub);
 839         }
 840         else {
 841                 /* integer SUB */
 842                 if (! expr_op) {
 843                         /* No expr_op means, that we have two const - one symconst and */
 844                         /* one tarval or another symconst - because this case is not   */
 845                         /* covered by constant folding                                 */
 846                         /* We need to check for:                                       */
 847                         /*  1) symconst - const    -> becomes a LEA                    */
 848                         /*  2) symconst - symconst -> becomes a const - LEA as the elf */
 849                         /*        linker doesn't support two symconsts                 */
 850
 851                         if (get_ia32_op_type(op1) == ia32_SymConst && get_ia32_op_type(op2) == ia32_SymConst) {
 852                                 /* this is the 2nd case */
 853                                 new_op = new_rd_ia32_Lea(dbg, irg, block, op1, noreg, mode);
 854                                 set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 855                                 set_ia32_am_sc_sign(new_op);
 856                                 set_ia32_am_flavour(new_op, ia32_am_OB);
 857
 858                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 859                         }
 860                         else {
 861                                 /* this is the 1st case */
 862                                 new_op = new_rd_ia32_Lea(dbg, irg, block, noreg, noreg, mode);
 863
 864                                 DBG_OPT_LEA3(op1, op2, env->irn, new_op);
 865
 866                                 if (get_ia32_op_type(op1) == ia32_SymConst) {
 867                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op1));
 868                                         sub_ia32_am_offs(new_op, get_ia32_cnst(op2));
 869                                 }
 870                                 else {
 871                                         add_ia32_am_offs(new_op, get_ia32_cnst(op1));
 872                                         set_ia32_am_sc(new_op, get_ia32_id_cnst(op2));
 873                                         set_ia32_am_sc_sign(new_op);
 874                                 }
 875                                 set_ia32_am_flavour(new_op, ia32_am_O);
 876                         }
 877
 878                         /* set AM support */
 879                         set_ia32_am_support(new_op, ia32_am_Source);
 880                         set_ia32_op_type(new_op, ia32_AddrModeS);
 881
 882                         /* Lea doesn't need a Proj */
 883                         return new_op;
 884                 }
 885                 else if (imm_op) {
 886                         /* This is expr - const */
 887                         new_op = gen_imm_Sub(env, expr_op, imm_op);
 888
 889                         /* set AM support */
 890                         set_ia32_am_support(new_op, ia32_am_Dest);
 891                 }
 892                 else {
 893                         /* This is a normal sub */
 894                         new_op = new_rd_ia32_Sub(dbg, irg, block, noreg, noreg, op1, op2, nomem);
 895
 896                         /* set AM support */
 897                         set_ia32_am_support(new_op, ia32_am_Full);
 898                 }
 899         }
 900
 901         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
 902
 903         set_ia32_res_mode(new_op, mode);
 904
 905         return new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_Sub_res);
 906 }
 907
 908
 909
 910 /**
 911  * Generates an ia32 DivMod with additional infrastructure for the
 912  * register allocator if needed.
 913  *
 914  * @param env      The transformation environment
 915  * @param dividend -no comment- :)
 916  * @param divisor  -no comment- :)
 917  * @param dm_flav  flavour_Div/Mod/DivMod
 918  * @return The created ia32 DivMod node
 919  */
 920 static ir_node *generate_DivMod(ia32_transform_env_t *env, ir_node *dividend, ir_node *divisor, ia32_op_flavour_t dm_flav) {
 921         ir_node  *res, *proj;
 922         ir_node  *edx_node, *cltd;
 923         ir_node  *in_keep[1];
 924         dbg_info *dbg   = env->dbg;
 925         ir_graph *irg   = env->irg;
 926         ir_node  *block = env->block;
 927         ir_mode  *mode  = env->mode;
 928         ir_node  *irn   = env->irn;
 929         ir_node  *mem;
 930         int      n;
 931
 932         switch (dm_flav) {
 933                 case flavour_Div:
 934                         mem  = get_Div_mem(irn);
 935                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Div_res));
 936                         break;
 937                 case flavour_Mod:
 938                         mem  = get_Mod_mem(irn);
 939                         mode = get_irn_mode(get_proj_for_pn(irn, pn_Mod_res));
 940                         break;
 941                 case flavour_DivMod:
 942                         mem  = get_DivMod_mem(irn);
 943                         mode = get_irn_mode(get_proj_for_pn(irn, pn_DivMod_res_div));
 944                         break;
 945                 default:
 946                         assert(0);
 947         }
 948
 949         if (mode_is_signed(mode)) {
 950                 /* in signed mode, we need to sign extend the dividend */
 951                 cltd     = new_rd_ia32_Cdq(dbg, irg, block, dividend);
 952                 dividend = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EAX);
 953                 edx_node = new_rd_Proj(dbg, irg, block, cltd, mode_Is, pn_ia32_Cdq_EDX);
 954         }
 955         else {
 956                 edx_node = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Iu);
 957                 set_ia32_Const_type(edx_node, ia32_Const);
 958                 set_ia32_Immop_tarval(edx_node, get_tarval_null(mode_Iu));
 959         }
 960
 961         res = new_rd_ia32_DivMod(dbg, irg, block, dividend, divisor, edx_node, mem, dm_flav);
 962
 963         set_ia32_n_res(res, 2);
 964
 965         /* Only one proj is used -> We must add a second proj and */
 966         /* connect this one to a Keep node to eat up the second   */
 967         /* destroyed register.                                    */
 968         n    = get_irn_n_edges(irn);
 969         proj = NULL;
 970         if (n == 2)
 971                 proj = ia32_get_proj_for_mode(irn, mode_M);
 972
 973         /* in case of two projs, one must be the memory proj */
 974         if (n == 1 || (n == 2 && proj)) {
 975                 proj = ia32_get_res_proj(irn);
 976                 assert(proj && "Result proj expected");
 977
 978                 if (get_irn_op(irn) == op_Div) {
 979                         set_Proj_proj(proj, pn_DivMod_res_div);
 980                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode, pn_DivMod_res_mod);
 981                 }
 982                 else {
 983                         set_Proj_proj(proj, pn_DivMod_res_mod);
 984                         in_keep[0] = new_rd_Proj(dbg, irg, block, res, mode, pn_DivMod_res_div);
 985                 }
 986
 987                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, in_keep);
 988         }
 989
 990         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
 991
 992         set_ia32_res_mode(res, mode);
 993
 994         return res;
 995 }
 996
 997
 998 /**
 999  * Wrapper for generate_DivMod. Sets flavour_Mod.
1000  *
1001  * @param env      The transformation environment
1002  */
1003 static ir_node *gen_Mod(ia32_transform_env_t *env) {
1004         return generate_DivMod(env, get_Mod_left(env->irn), get_Mod_right(env->irn), flavour_Mod);
1005 }
1006
1007 /**
1008  * Wrapper for generate_DivMod. Sets flavour_Div.
1009  *
1010  * @param env      The transformation environment
1011  */
1012 static ir_node *gen_Div(ia32_transform_env_t *env) {
1013         return generate_DivMod(env, get_Div_left(env->irn), get_Div_right(env->irn), flavour_Div);
1014 }
1015
1016 /**
1017  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1018  */
1019 static ir_node *gen_DivMod(ia32_transform_env_t *env) {
1020         return generate_DivMod(env, get_DivMod_left(env->irn), get_DivMod_right(env->irn), flavour_DivMod);
1021 }
1022
1023
1024
1025 /**
1026  * Creates an ia32 floating Div.
1027  *
1028  * @param env   The transformation environment
1029  * @return The created ia32 xDiv node
1030  */
1031 static ir_node *gen_Quot(ia32_transform_env_t *env) {
1032         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1033         ir_node *new_op;
1034         ir_node *nomem = new_rd_NoMem(env->irg);
1035         ir_node *op1   = get_Quot_left(env->irn);
1036         ir_node *op2   = get_Quot_right(env->irn);
1037
1038         FP_USED(env->cg);
1039         if (USE_SSE2(env->cg)) {
1040                 if (is_ia32_xConst(op2)) {
1041                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, noreg, nomem);
1042                         set_ia32_am_support(new_op, ia32_am_None);
1043                         set_ia32_Immop_attr(new_op, op2);
1044                 }
1045                 else {
1046                         new_op = new_rd_ia32_xDiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
1047                         set_ia32_am_support(new_op, ia32_am_Source);
1048                 }
1049         }
1050         else {
1051                 new_op = new_rd_ia32_vfdiv(env->dbg, env->irg, env->block, noreg, noreg, op1, op2, nomem);
1052                 set_ia32_am_support(new_op, ia32_am_Source);
1053         }
1054         set_ia32_res_mode(new_op, get_irn_mode(get_proj_for_pn(env->irn, pn_Quot_res)));
1055         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1056
1057         return new_op;
1058 }
1059
1060
1061
1062 /**
1063  * Creates an ia32 Shl.
1064  *
1065  * @param env   The transformation environment
1066  * @return The created ia32 Shl node
1067  */
1068 static ir_node *gen_Shl(ia32_transform_env_t *env) {
1069         return gen_shift_binop(env, get_Shl_left(env->irn), get_Shl_right(env->irn), new_rd_ia32_Shl);
1070 }
1071
1072
1073
1074 /**
1075  * Creates an ia32 Shr.
1076  *
1077  * @param env   The transformation environment
1078  * @return The created ia32 Shr node
1079  */
1080 static ir_node *gen_Shr(ia32_transform_env_t *env) {
1081         return gen_shift_binop(env, get_Shr_left(env->irn), get_Shr_right(env->irn), new_rd_ia32_Shr);
1082 }
1083
1084
1085
1086 /**
1087  * Creates an ia32 Shrs.
1088  *
1089  * @param env   The transformation environment
1090  * @return The created ia32 Shrs node
1091  */
1092 static ir_node *gen_Shrs(ia32_transform_env_t *env) {
1093         return gen_shift_binop(env, get_Shrs_left(env->irn), get_Shrs_right(env->irn), new_rd_ia32_Shrs);
1094 }
1095
1096
1097
1098 /**
1099  * Creates an ia32 RotL.
1100  *
1101  * @param env   The transformation environment
1102  * @param op1   The first operator
1103  * @param op2   The second operator
1104  * @return The created ia32 RotL node
1105  */
1106 static ir_node *gen_RotL(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1107         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotL);
1108 }
1109
1110
1111
1112 /**
1113  * Creates an ia32 RotR.
1114  * NOTE: There is no RotR with immediate because this would always be a RotL
1115  *       "imm-mode_size_bits" which can be pre-calculated.
1116  *
1117  * @param env   The transformation environment
1118  * @param op1   The first operator
1119  * @param op2   The second operator
1120  * @return The created ia32 RotR node
1121  */
1122 static ir_node *gen_RotR(ia32_transform_env_t *env, ir_node *op1, ir_node *op2) {
1123         return gen_shift_binop(env, op1, op2, new_rd_ia32_RotR);
1124 }
1125
1126
1127
1128 /**
1129  * Creates an ia32 RotR or RotL (depending on the found pattern).
1130  *
1131  * @param env   The transformation environment
1132  * @return The created ia32 RotL or RotR node
1133  */
1134 static ir_node *gen_Rot(ia32_transform_env_t *env) {
1135         ir_node *rotate = NULL;
1136         ir_node *op1    = get_Rot_left(env->irn);
1137         ir_node *op2    = get_Rot_right(env->irn);
1138
1139         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1140                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1141                  that means we can create a RotR instead of an Add and a RotL */
1142
1143         if (is_Proj(op2)) {
1144                 ir_node *pred = get_Proj_pred(op2);
1145
1146                 if (is_ia32_Add(pred)) {
1147                         ir_node *pred_pred = get_irn_n(pred, 2);
1148                         tarval  *tv        = get_ia32_Immop_tarval(pred);
1149                         long     bits      = get_mode_size_bits(env->mode);
1150
1151                         if (is_Proj(pred_pred)) {
1152                                 pred_pred = get_Proj_pred(pred_pred);
1153                         }
1154
1155                         if (is_ia32_Minus(pred_pred) &&
1156                                 tarval_is_long(tv)       &&
1157                                 get_tarval_long(tv) == bits)
1158                         {
1159                                 DB((env->mod, LEVEL_1, "RotL into RotR ... "));
1160                                 rotate = gen_RotR(env, op1, get_irn_n(pred_pred, 2));
1161                         }
1162
1163                 }
1164         }
1165
1166         if (!rotate) {
1167                 rotate = gen_RotL(env, op1, op2);
1168         }
1169
1170         return rotate;
1171 }
1172
1173
1174
1175 /**
1176  * Transforms a Minus node.
1177  *
1178  * @param env   The transformation environment
1179  * @param op    The Minus operand
1180  * @return The created ia32 Minus node
1181  */
1182 ir_node *gen_Minus_ex(ia32_transform_env_t *env, ir_node *op) {
1183         ident   *name;
1184         ir_node *new_op;
1185         int      size;
1186
1187         if (mode_is_float(env->mode)) {
1188                 FP_USED(env->cg);
1189                 if (USE_SSE2(env->cg)) {
1190                         ir_node *noreg_gp = ia32_new_NoReg_gp(env->cg);
1191                         ir_node *noreg_fp = ia32_new_NoReg_fp(env->cg);
1192                         ir_node *nomem    = new_rd_NoMem(env->irg);
1193
1194                         new_op = new_rd_ia32_xEor(env->dbg, env->irg, env->block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1195
1196                         size   = get_mode_size_bits(env->mode);
1197                         name   = gen_fp_known_const(env->mode, size == 32 ? ia32_SSIGN : ia32_DSIGN);
1198
1199                         set_ia32_am_sc(new_op, name);
1200
1201                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1202
1203                         set_ia32_res_mode(new_op, env->mode);
1204                         set_ia32_op_type(new_op, ia32_AddrModeS);
1205                         set_ia32_ls_mode(new_op, env->mode);
1206
1207                         new_op = new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_xEor_res);
1208                 }
1209                 else {
1210                         new_op = new_rd_ia32_vfchs(env->dbg, env->irg, env->block, op, env->mode);
1211                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1212                 }
1213         }
1214         else {
1215                 new_op = gen_unop(env, op, new_rd_ia32_Minus);
1216         }
1217
1218         return new_op;
1219 }
1220
1221 /**
1222  * Transforms a Minus node.
1223  *
1224  * @param env   The transformation environment
1225  * @return The created ia32 Minus node
1226  */
1227 static ir_node *gen_Minus(ia32_transform_env_t *env) {
1228         return gen_Minus_ex(env, get_Minus_op(env->irn));
1229 }
1230
1231
1232 /**
1233  * Transforms a Not node.
1234  *
1235  * @param env   The transformation environment
1236  * @return The created ia32 Not node
1237  */
1238 static ir_node *gen_Not(ia32_transform_env_t *env) {
1239         assert (! mode_is_float(env->mode));
1240         return gen_unop(env, get_Not_op(env->irn), new_rd_ia32_Not);
1241 }
1242
1243
1244
1245 /**
1246  * Transforms an Abs node.
1247  *
1248  * @param env   The transformation environment
1249  * @return The created ia32 Abs node
1250  */
1251 static ir_node *gen_Abs(ia32_transform_env_t *env) {
1252         ir_node  *res, *p_eax, *p_edx;
1253         dbg_info *dbg      = env->dbg;
1254         ir_mode  *mode     = env->mode;
1255         ir_graph *irg      = env->irg;
1256         ir_node  *block    = env->block;
1257         ir_node  *noreg_gp = ia32_new_NoReg_gp(env->cg);
1258         ir_node  *noreg_fp = ia32_new_NoReg_fp(env->cg);
1259         ir_node  *nomem    = new_NoMem();
1260         ir_node  *op       = get_Abs_op(env->irn);
1261         int       size;
1262         ident    *name;
1263
1264         if (mode_is_float(mode)) {
1265                 FP_USED(env->cg);
1266                 if (USE_SSE2(env->cg)) {
1267                         res = new_rd_ia32_xAnd(dbg,irg, block, noreg_gp, noreg_gp, op, noreg_fp, nomem);
1268
1269                         size   = get_mode_size_bits(mode);
1270                         name   = gen_fp_known_const(mode, size == 32 ? ia32_SABS : ia32_DABS);
1271
1272                         set_ia32_am_sc(res, name);
1273
1274                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1275
1276                         set_ia32_res_mode(res, mode);
1277                         set_ia32_op_type(res, ia32_AddrModeS);
1278                         set_ia32_ls_mode(res, env->mode);
1279
1280                         res = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_xAnd_res);
1281                 }
1282                 else {
1283                         res = new_rd_ia32_vfabs(dbg, irg, block, op, mode);
1284                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1285                 }
1286         }
1287         else {
1288                 res   = new_rd_ia32_Cdq(dbg, irg, block, op);
1289                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1290                 set_ia32_res_mode(res, mode);
1291
1292                 p_eax = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EAX);
1293                 p_edx = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Cdq_EDX);
1294
1295                 res   = new_rd_ia32_Eor(dbg, irg, block, noreg_gp, noreg_gp, p_eax, p_edx, nomem);
1296                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1297                 set_ia32_res_mode(res, mode);
1298
1299                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Eor_res);
1300
1301                 res   = new_rd_ia32_Sub(dbg, irg, block, noreg_gp, noreg_gp, res, p_edx, nomem);
1302                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1303                 set_ia32_res_mode(res, mode);
1304
1305                 res   = new_rd_Proj(dbg, irg, block, res, mode, pn_ia32_Sub_res);
1306         }
1307
1308         return res;
1309 }
1310
1311
1312
1313 /**
1314  * Transforms a Load.
1315  *
1316  * @param env   The transformation environment
1317  * @return the created ia32 Load node
1318  */
1319 static ir_node *gen_Load(ia32_transform_env_t *env) {
1320         ir_node *node  = env->irn;
1321         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
1322         ir_node *ptr   = get_Load_ptr(node);
1323         ir_node *lptr  = ptr;
1324         ir_mode *mode  = get_Load_mode(node);
1325         int     is_imm = 0;
1326         ir_node *new_op;
1327         ia32_am_flavour_t am_flav = ia32_am_B;
1328
1329         /* address might be a constant (symconst or absolute address) */
1330         if (is_ia32_Const(ptr)) {
1331                 lptr   = noreg;
1332                 is_imm = 1;
1333         }
1334
1335         if (mode_is_float(mode)) {
1336                 FP_USED(env->cg);
1337                 if (USE_SSE2(env->cg))
1338                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1339                 else
1340                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1341         }
1342         else {
1343                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, lptr, noreg, get_Load_mem(node));
1344         }
1345
1346         /* base is an constant address */
1347         if (is_imm) {
1348                 if (get_ia32_op_type(ptr) == ia32_SymConst) {
1349                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1350                         am_flav = ia32_am_N;
1351                 }
1352                 else {
1353                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1354                         am_flav = ia32_am_O;
1355                 }
1356         }
1357
1358         set_ia32_am_support(new_op, ia32_am_Source);
1359         set_ia32_op_type(new_op, ia32_AddrModeS);
1360         set_ia32_am_flavour(new_op, am_flav);
1361         set_ia32_ls_mode(new_op, mode);
1362
1363         /*
1364                 check for special case: the loaded value might not be used (optimized, volatile, ...)
1365                 we add a Proj + Keep for volatile loads and ignore all other cases
1366         */
1367         if (! get_proj_for_pn(node, pn_Load_res) && get_Load_volatility(node) == volatility_is_volatile) {
1368                 /* add a result proj and a Keep to produce a pseudo use */
1369                 ir_node *proj = new_r_Proj(env->irg, env->block, new_op, mode, pn_ia32_Load_res);
1370                 be_new_Keep(arch_get_irn_reg_class(env->cg->arch_env, proj, -1), env->irg, env->block, 1, &proj);
1371         }
1372
1373         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1374
1375         return new_op;
1376 }
1377
1378
1379
1380 /**
1381  * Transforms a Store.
1382  *
1383  * @param env   The transformation environment
1384  * @return the created ia32 Store node
1385  */
1386 static ir_node *gen_Store(ia32_transform_env_t *env) {
1387         ir_node *node    = env->irn;
1388         ir_node *noreg   = ia32_new_NoReg_gp(env->cg);
1389         ir_node *val     = get_Store_value(node);
1390         ir_node *ptr     = get_Store_ptr(node);
1391         ir_node *sptr    = ptr;
1392         ir_node *mem     = get_Store_mem(node);
1393         ir_mode *mode    = get_irn_link(node);
1394         ir_node *sval    = val;
1395         int      is_imm  = 0;
1396         ir_node *new_op;
1397         ia32_am_flavour_t am_flav = ia32_am_B;
1398         ia32_immop_type_t immop   = ia32_ImmNone;
1399
1400         if (! mode_is_float(mode)) {
1401                 /* in case of storing a const (but not a symconst) -> make it an attribute */
1402                 if (is_ia32_Cnst(val)) {
1403                         switch (get_ia32_op_type(val)) {
1404                         case ia32_Const:
1405                                 immop = ia32_ImmConst;
1406                                 break;
1407                         case ia32_SymConst:
1408                                 immop = ia32_ImmSymConst;
1409                                 break;
1410                         default:
1411                                 assert(0 && "unsupported Const type");
1412                         }
1413                         sval = noreg;
1414                 }
1415         }
1416
1417         /* address might be a constant (symconst or absolute address) */
1418         if (is_ia32_Const(ptr)) {
1419                 sptr   = noreg;
1420                 is_imm = 1;
1421         }
1422
1423         if (mode_is_float(mode)) {
1424                 FP_USED(env->cg);
1425                 if (USE_SSE2(env->cg))
1426                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1427                 else
1428                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1429         }
1430         else if (get_mode_size_bits(mode) == 8) {
1431                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1432         }
1433         else {
1434                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, sptr, noreg, sval, mem);
1435         }
1436
1437         /* stored const is an attribute (saves a register) */
1438         if (! mode_is_float(mode) && is_ia32_Cnst(val)) {
1439                 set_ia32_Immop_attr(new_op, val);
1440         }
1441
1442         /* base is an constant address */
1443         if (is_imm) {
1444                 if (get_ia32_immop_type(ptr) == ia32_ImmSymConst) {
1445                         set_ia32_am_sc(new_op, get_ia32_id_cnst(ptr));
1446                         am_flav = ia32_am_N;
1447                 }
1448                 else {
1449                         add_ia32_am_offs(new_op, get_ia32_cnst(ptr));
1450                         am_flav = ia32_am_O;
1451                 }
1452         }
1453
1454         set_ia32_am_support(new_op, ia32_am_Dest);
1455         set_ia32_op_type(new_op, ia32_AddrModeD);
1456         set_ia32_am_flavour(new_op, am_flav);
1457         set_ia32_ls_mode(new_op, mode);
1458         set_ia32_immop_type(new_op, immop);
1459
1460         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1461
1462         return new_op;
1463 }
1464
1465
1466
1467 /**
1468  * Transforms a Cond -> Proj[b] -> Cmp into a CondJmp, CondJmp_i or TestJmp
1469  *
1470  * @param env   The transformation environment
1471  * @return The transformed node.
1472  */
1473 static ir_node *gen_Cond(ia32_transform_env_t *env) {
1474         dbg_info *dbg      = env->dbg;
1475         ir_graph *irg      = env->irg;
1476         ir_node  *block    = env->block;
1477         ir_node  *node     = env->irn;
1478         ir_node  *sel      = get_Cond_selector(node);
1479         ir_mode  *sel_mode = get_irn_mode(sel);
1480         ir_node  *res      = NULL;
1481         ir_node  *pred     = NULL;
1482         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1483         ir_node  *cmp_a, *cmp_b, *cnst, *expr;
1484
1485         if (is_Proj(sel) && sel_mode == mode_b) {
1486                 ir_node  *nomem = new_NoMem();
1487
1488                 pred  = get_Proj_pred(sel);
1489
1490                 /* get both compare operators */
1491                 cmp_a = get_Cmp_left(pred);
1492                 cmp_b = get_Cmp_right(pred);
1493
1494                 /* check if we can use a CondJmp with immediate */
1495                 cnst = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(cmp_a, cmp_b) : NULL;
1496                 expr = get_expr_op(cmp_a, cmp_b);
1497
1498                 if (cnst && expr) {
1499                         pn_Cmp pnc = get_Proj_proj(sel);
1500
1501                         if ((pnc == pn_Cmp_Eq || pnc == pn_Cmp_Lg) && mode_is_int(get_irn_mode(expr))) {
1502                                 if (get_ia32_op_type(cnst) == ia32_Const &&
1503                                         classify_tarval(get_ia32_Immop_tarval(cnst)) == TV_CLASSIFY_NULL)
1504                                 {
1505                                         /* a Cmp A =/!= 0 */
1506                                         ir_node    *op1  = expr;
1507                                         ir_node    *op2  = expr;
1508                                         ir_node    *and  = skip_Proj(expr);
1509                                         const char *cnst = NULL;
1510
1511                                         /* check, if expr is an only once used And operation */
1512                                         if (get_irn_n_edges(expr) == 1 && is_ia32_And(and)) {
1513                                                 op1 = get_irn_n(and, 2);
1514                                                 op2 = get_irn_n(and, 3);
1515
1516                                                 cnst = (is_ia32_ImmConst(and) || is_ia32_ImmSymConst(and)) ? get_ia32_cnst(and) : NULL;
1517                                         }
1518                                         res = new_rd_ia32_TestJmp(dbg, irg, block, op1, op2);
1519                                         set_ia32_pncode(res, get_Proj_proj(sel));
1520                                         set_ia32_res_mode(res, get_irn_mode(op1));
1521
1522                                         if (cnst) {
1523                                                 copy_ia32_Immop_attr(res, and);
1524                                         }
1525
1526                                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1527                                         return res;
1528                                 }
1529                         }
1530
1531                         if (mode_is_float(get_irn_mode(expr))) {
1532                                 FP_USED(env->cg);
1533                                 if (USE_SSE2(env->cg))
1534                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1535                                 else {
1536                                         assert(0);
1537                                 }
1538                         }
1539                         else {
1540                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, expr, noreg, nomem);
1541                         }
1542                         set_ia32_Immop_attr(res, cnst);
1543                         set_ia32_res_mode(res, get_irn_mode(expr));
1544                 }
1545                 else {
1546                         if (mode_is_float(get_irn_mode(cmp_a))) {
1547                                 FP_USED(env->cg);
1548                                 if (USE_SSE2(env->cg))
1549                                         res = new_rd_ia32_xCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1550                                 else {
1551                                         ir_node *proj_eax;
1552                                         res = new_rd_ia32_vfCondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1553                                         proj_eax = new_r_Proj(irg, block, res, mode_Is, pn_ia32_vfCondJmp_temp_reg_eax);
1554                                         be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 1, &proj_eax);
1555                                 }
1556                         }
1557                         else {
1558                                 res = new_rd_ia32_CondJmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1559                                 set_ia32_commutative(res);
1560                         }
1561                         set_ia32_res_mode(res, get_irn_mode(cmp_a));
1562                 }
1563
1564                 set_ia32_pncode(res, get_Proj_proj(sel));
1565                 //set_ia32_am_support(res, ia32_am_Source);
1566         }
1567         else {
1568                 /* determine the smallest switch case value */
1569                 int switch_min = INT_MAX;
1570                 const ir_edge_t *edge;
1571                 char buf[64];
1572
1573                 foreach_out_edge(node, edge) {
1574                         int pn = get_Proj_proj(get_edge_src_irn(edge));
1575                         switch_min = pn < switch_min ? pn : switch_min;
1576                 }
1577
1578                 if (switch_min) {
1579                         /* if smallest switch case is not 0 we need an additional sub */
1580                         snprintf(buf, sizeof(buf), "%d", switch_min);
1581                         res = new_rd_ia32_Lea(dbg, irg, block, sel, noreg, mode_Is);
1582                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1583                         sub_ia32_am_offs(res, buf);
1584                         set_ia32_am_flavour(res, ia32_am_OB);
1585                         set_ia32_am_support(res, ia32_am_Source);
1586                         set_ia32_op_type(res, ia32_AddrModeS);
1587                 }
1588
1589                 res = new_rd_ia32_SwitchJmp(dbg, irg, block, switch_min ? res : sel, mode_T);
1590                 set_ia32_pncode(res, get_Cond_defaultProj(node));
1591                 set_ia32_res_mode(res, get_irn_mode(sel));
1592         }
1593
1594         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1595         return res;
1596 }
1597
1598
1599
1600 /**
1601  * Transforms a CopyB node.
1602  *
1603  * @param env   The transformation environment
1604  * @return The transformed node.
1605  */
1606 static ir_node *gen_CopyB(ia32_transform_env_t *env) {
1607         ir_node  *res      = NULL;
1608         dbg_info *dbg      = env->dbg;
1609         ir_graph *irg      = env->irg;
1610         ir_node  *block    = env->block;
1611         ir_node  *node     = env->irn;
1612         ir_node  *src      = get_CopyB_src(node);
1613         ir_node  *dst      = get_CopyB_dst(node);
1614         ir_node  *mem      = get_CopyB_mem(node);
1615         int      size      = get_type_size_bytes(get_CopyB_type(node));
1616         ir_mode  *dst_mode = get_irn_mode(dst);
1617         ir_mode  *src_mode = get_irn_mode(src);
1618         int      rem;
1619         ir_node  *in[3], *tmp;
1620
1621         /* If we have to copy more than 16 bytes, we use REP MOVSx and */
1622         /* then we need the size explicitly in ECX.                    */
1623         if (size >= 16 * 4) {
1624                 rem = size & 0x3; /* size % 4 */
1625                 size >>= 2;
1626
1627                 res = new_rd_ia32_Const(dbg, irg, block, get_irg_no_mem(irg), mode_Is);
1628                 set_ia32_op_type(res, ia32_Const);
1629                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1630
1631                 res = new_rd_ia32_CopyB(dbg, irg, block, dst, src, res, mem);
1632                 set_ia32_Immop_tarval(res, new_tarval_from_long(rem, mode_Is));
1633
1634                 /* ok: now attach Proj's because rep movsd will destroy esi, edi and ecx */
1635                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_DST);
1636                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_SRC);
1637                 in[2] = new_r_Proj(irg, block, res, mode_Is, pn_ia32_CopyB_CNT);
1638                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 3, in);
1639
1640                 tmp = ia32_get_proj_for_mode(node, mode_M);
1641                 set_Proj_proj(tmp, pn_ia32_CopyB_M);
1642         }
1643         else {
1644                 res = new_rd_ia32_CopyB_i(dbg, irg, block, dst, src, mem);
1645                 set_ia32_Immop_tarval(res, new_tarval_from_long(size, mode_Is));
1646                 set_ia32_immop_type(res, ia32_ImmConst);
1647
1648                 /* ok: now attach Proj's because movsd will destroy esi and edi */
1649                 in[0] = new_r_Proj(irg, block, res, dst_mode, pn_ia32_CopyB_i_DST);
1650                 in[1] = new_r_Proj(irg, block, res, src_mode, pn_ia32_CopyB_i_SRC);
1651                 be_new_Keep(&ia32_reg_classes[CLASS_ia32_gp], irg, block, 2, in);
1652
1653                 tmp = ia32_get_proj_for_mode(node, mode_M);
1654                 set_Proj_proj(tmp, pn_ia32_CopyB_i_M);
1655         }
1656
1657         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env->cg, env->irn));
1658
1659         return res;
1660 }
1661
1662
1663
1664 /**
1665  * Transforms a Mux node into CMov.
1666  *
1667  * @param env   The transformation environment
1668  * @return The transformed node.
1669  */
1670 static ir_node *gen_Mux(ia32_transform_env_t *env) {
1671 #if 0
1672         ir_node *node   = env->irn;
1673         ir_node *new_op = new_rd_ia32_CMov(env->dbg, env->irg, env->block, \
1674                 get_Mux_sel(node), get_Mux_false(node), get_Mux_true(node), env->mode);
1675
1676         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
1677
1678         return new_op;
1679 #endif
1680         return NULL;
1681 }
1682
1683 typedef ir_node *cmov_func_t(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *cmp_a, ir_node *cmp_b, \
1684                              ir_node *psi_true, ir_node *psi_default, ir_mode *mode);
1685
1686 /**
1687  * Transforms a Psi node into CMov.
1688  *
1689  * @param env   The transformation environment
1690  * @return The transformed node.
1691  */
1692 static ir_node *gen_Psi(ia32_transform_env_t *env) {
1693         ia32_code_gen_t *cg   = env->cg;
1694         dbg_info *dbg         = env->dbg;
1695         ir_graph *irg         = env->irg;
1696         ir_mode  *mode        = env->mode;
1697         ir_node  *block       = env->block;
1698         ir_node  *node        = env->irn;
1699         ir_node  *cmp_proj    = get_Mux_sel(node);
1700         ir_node  *psi_true    = get_Psi_val(node, 0);
1701         ir_node  *psi_default = get_Psi_default(node);
1702         ir_node  *noreg       = ia32_new_NoReg_gp(cg);
1703         ir_node  *nomem       = new_rd_NoMem(irg);
1704         ir_node  *cmp, *cmp_a, *cmp_b, *and1, *and2, *new_op = NULL;
1705         int      pnc;
1706
1707         assert(get_irn_mode(cmp_proj) == mode_b && "Condition for Psi must have mode_b");
1708
1709         cmp   = get_Proj_pred(cmp_proj);
1710         cmp_a = get_Cmp_left(cmp);
1711         cmp_b = get_Cmp_right(cmp);
1712         pnc   = get_Proj_proj(cmp_proj);
1713
1714         if (mode_is_float(mode)) {
1715                 /* floating point psi */
1716                 FP_USED(cg);
1717
1718                 /* 1st case: compare operands are float too */
1719                 if (USE_SSE2(cg)) {
1720                         /* psi(cmp(a, b), t, f) can be done as: */
1721                         /* tmp = cmp a, b                       */
1722                         /* tmp2 = t and tmp                     */
1723                         /* tmp3 = f and not tmp                 */
1724                         /* res  = tmp2 or tmp3                  */
1725
1726                         /* in case the compare operands are int, we move them into xmm register */
1727                         if (! mode_is_float(get_irn_mode(cmp_a))) {
1728                                 cmp_a = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_a, node, mode_D);
1729                                 cmp_b = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_b, node, mode_D);
1730
1731                                 pnc |= 8;  /* transform integer compare to fp compare */
1732                         }
1733
1734                         new_op = new_rd_ia32_xCmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
1735                         set_ia32_pncode(new_op, pnc);
1736                         set_ia32_am_support(new_op, ia32_am_Source);
1737                         set_ia32_res_mode(new_op, mode);
1738                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1739                         new_op = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_xCmp_res);
1740
1741                         and1 = new_rd_ia32_xAnd(dbg, irg, block, noreg, noreg, psi_true, new_op, nomem);
1742                         set_ia32_am_support(and1, ia32_am_None);
1743                         set_ia32_res_mode(and1, mode);
1744                         SET_IA32_ORIG_NODE(and1, ia32_get_old_node_name(cg, node));
1745                         and1 = new_rd_Proj(dbg, irg, block, and1, mode, pn_ia32_xAnd_res);
1746
1747                         and2 = new_rd_ia32_xAndNot(dbg, irg, block, noreg, noreg, new_op, psi_default, nomem);
1748                         set_ia32_am_support(and2, ia32_am_None);
1749                         set_ia32_res_mode(and2, mode);
1750                         SET_IA32_ORIG_NODE(and2, ia32_get_old_node_name(cg, node));
1751                         and2 = new_rd_Proj(dbg, irg, block, and2, mode, pn_ia32_xAndNot_res);
1752
1753                         new_op = new_rd_ia32_xOr(dbg, irg, block, noreg, noreg, and1, and2, nomem);
1754                         set_ia32_am_support(new_op, ia32_am_None);
1755                         set_ia32_res_mode(new_op, mode);
1756                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1757                         new_op = new_rd_Proj(dbg, irg, block, new_op, mode, pn_ia32_xOr_res);
1758                 }
1759                 else {
1760                         /* x87 FPU */
1761                         new_op = new_rd_ia32_vfCMov(dbg, irg, block, cmp_a, cmp_b, psi_true, psi_default, mode);
1762                         set_ia32_pncode(new_op, pnc);
1763                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, node));
1764                 }
1765         }
1766         else {
1767                 /* integer psi */
1768                 construct_binop_func *set_func  = NULL;
1769                 cmov_func_t          *cmov_func = NULL;
1770
1771                 if (mode_is_float(get_irn_mode(cmp_a))) {
1772                         /* 1st case: compare operands are floats */
1773                         FP_USED(cg);
1774
1775                         if (USE_SSE2(cg)) {
1776                                 /* SSE FPU */
1777                                 set_func  = new_rd_ia32_xCmpSet;
1778                                 cmov_func = new_rd_ia32_xCmpCMov;
1779                         }
1780                         else {
1781                                 /* x87 FPU */
1782                                 set_func  = new_rd_ia32_vfCmpSet;
1783                                 cmov_func = new_rd_ia32_vfCmpCMov;
1784                         }
1785
1786                         pnc &= 7; /* fp compare -> int compare */
1787                 }
1788                 else {
1789                         /* 2nd case: compare operand are integer too */
1790                         set_func  = new_rd_ia32_CmpSet;
1791                         cmov_func = new_rd_ia32_CmpCMov;
1792                 }
1793
1794                 /* create the nodes */
1795
1796                 /* check for special case first: And/Or -- Cmp with 0 -- Psi */
1797                 if (is_ia32_Const_0(cmp_b) && is_Proj(cmp_a) && (is_ia32_And(get_Proj_pred(cmp_a)) || is_ia32_Or(get_Proj_pred(cmp_a)))) {
1798                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
1799                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
1800                                 new_op = new_rd_ia32_PsiCondSet(dbg, irg, block, cmp_a, mode);
1801                                 set_ia32_pncode(new_op, pnc);
1802                         }
1803                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
1804                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
1805                                 /*                        we invert condition and set default to 0      */
1806                                 new_op = new_rd_ia32_PsiCondSet(dbg, irg, block, cmp_a, mode);
1807                                 set_ia32_pncode(new_op, get_inversed_pnc(pnc));
1808                         }
1809                         else {
1810                                 /* otherwise: use CMOVcc */
1811                                 new_op = new_rd_ia32_PsiCondCMov(dbg, irg, block, cmp_a, psi_true, psi_default, mode);
1812                                 set_ia32_pncode(new_op, pnc);
1813                         }
1814
1815                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1816                 }
1817                 else {
1818                         env->irn = cmp;
1819                         if (is_ia32_Const_1(psi_true) && is_ia32_Const_0(psi_default)) {
1820                                 /* first case for SETcc: default is 0, set to 1 iff condition is true */
1821                                 new_op = gen_binop(env, cmp_a, cmp_b, set_func);
1822                                 set_ia32_pncode(get_Proj_pred(new_op), pnc);
1823                                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
1824                         }
1825                         else if (is_ia32_Const_0(psi_true) && is_ia32_Const_1(psi_default)) {
1826                                 /* second case for SETcc: default is 1, set to 0 iff condition is true: */
1827                                 /*                        we invert condition and set default to 0      */
1828                                 new_op = gen_binop(env, cmp_a, cmp_b, set_func);
1829                                 set_ia32_pncode(get_Proj_pred(new_op), get_inversed_pnc(pnc));
1830                                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
1831                         }
1832                         else {
1833                                 /* otherwise: use CMOVcc */
1834                                 new_op = cmov_func(dbg, irg, block, cmp_a, cmp_b, psi_true, psi_default, mode);
1835                                 set_ia32_pncode(new_op, pnc);
1836                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, node));
1837                         }
1838                 }
1839         }
1840
1841         return new_op;
1842 }
1843
1844
1845 /**
1846  * Following conversion rules apply:
1847  *
1848  *  INT -> INT
1849  * ============
1850  *  1) n bit -> m bit   n > m (downscale)
1851  *     a) target is signed:    movsx
1852  *     b) target is unsigned:  and with lower bits sets
1853  *  2) n bit -> m bit   n == m   (sign change)
1854  *     always ignored
1855  *  3) n bit -> m bit   n < m (upscale)
1856  *     a) source is signed:    movsx
1857  *     b) source is unsigned:  and with lower bits sets
1858  *
1859  *  INT -> FLOAT
1860  * ==============
1861  *  SSE(1/2) convert to float or double (cvtsi2ss/sd)
1862  *
1863  *  FLOAT -> INT
1864  * ==============
1865  *  SSE(1/2) convert from float or double to 32bit int (cvtss/sd2si)
1866  *  if target mode < 32bit: additional INT -> INT conversion (see above)
1867  *
1868  *  FLOAT -> FLOAT
1869  * ================
1870  *  SSE(1/2) convert from float or double to double or float (cvtss/sd2sd/ss)
1871  *  x87 is mode_E internally, conversions happen only at load and store
1872  *  in non-strict semantic
1873  */
1874
1875 /**
1876  * Create a conversion from x87 state register to general purpose.
1877  */
1878 static ir_node *gen_x87_fp_to_gp(ia32_transform_env_t *env, ir_mode *tgt_mode) {
1879         ia32_code_gen_t *cg = env->cg;
1880         entity   *ent = cg->fp_to_gp;
1881         ir_graph *irg = env->irg;
1882         ir_node  *block = env->block;
1883         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1884         ir_node  *op = get_Conv_op(env->irn);
1885         ir_node  *fist, *mem, *load;
1886
1887         if (! ent) {
1888                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_vfp].mode);
1889                 ent = cg->fp_to_gp =
1890                         frame_alloc_area(get_irg_frame_type(env->irg), size, 16, 0);
1891         }
1892
1893         /* do a fist */
1894         fist = new_rd_ia32_vfist(env->dbg, irg, block, get_irg_frame(irg), noreg, op, get_irg_no_mem(irg));
1895
1896         set_ia32_frame_ent(fist, ent);
1897         set_ia32_use_frame(fist);
1898         set_ia32_am_support(fist, ia32_am_Dest);
1899         set_ia32_op_type(fist, ia32_AddrModeD);
1900         set_ia32_am_flavour(fist, ia32_B);
1901         set_ia32_ls_mode(fist, mode_F);
1902
1903         mem  = new_r_Proj(irg, block, fist, mode_M, pn_ia32_vfist_M);
1904
1905         /* do a Load */
1906         load = new_rd_ia32_Load(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1907
1908         set_ia32_frame_ent(load, ent);
1909         set_ia32_use_frame(load);
1910         set_ia32_am_support(load, ia32_am_Source);
1911         set_ia32_op_type(load, ia32_AddrModeS);
1912         set_ia32_am_flavour(load, ia32_B);
1913         set_ia32_ls_mode(load, tgt_mode);
1914
1915         return new_r_Proj(irg, block, load, tgt_mode, pn_ia32_Load_res);
1916 }
1917
1918 /**
1919  * Create a conversion from x87 state register to general purpose.
1920  */
1921 static ir_node *gen_x87_gp_to_fp(ia32_transform_env_t *env, ir_mode *src_mode) {
1922         ia32_code_gen_t *cg = env->cg;
1923         entity   *ent = cg->gp_to_fp;
1924         ir_graph *irg = env->irg;
1925         ir_node  *block = env->block;
1926         ir_node  *noreg = ia32_new_NoReg_gp(env->cg);
1927         ir_node  *nomem = get_irg_no_mem(irg);
1928         ir_node  *op = get_Conv_op(env->irn);
1929         ir_node  *fild, *store, *mem;
1930         int src_bits;
1931
1932         if (! ent) {
1933                 int size = get_mode_size_bytes(ia32_reg_classes[CLASS_ia32_gp].mode);
1934                 ent = cg->gp_to_fp =
1935                         frame_alloc_area(get_irg_frame_type(env->irg), size, size, 0);
1936         }
1937
1938         /* first convert to 32 bit */
1939         src_bits = get_mode_size_bits(src_mode);
1940         if (src_bits == 8) {
1941                 op = new_rd_ia32_Conv_I2I8Bit(env->dbg, irg, block, noreg, noreg, op, nomem);
1942                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1943         }
1944         else if (src_bits < 32) {
1945                 op = new_rd_ia32_Conv_I2I(env->dbg, irg, block, noreg, noreg, op, nomem);
1946                 op = new_r_Proj(irg, block, op, mode_Is, 0);
1947         }
1948
1949         /* do a store */
1950         store = new_rd_ia32_Store(env->dbg, irg, block, get_irg_frame(irg), noreg, op, nomem);
1951
1952         set_ia32_frame_ent(store, ent);
1953         set_ia32_use_frame(store);
1954
1955         set_ia32_am_support(store, ia32_am_Dest);
1956         set_ia32_op_type(store, ia32_AddrModeD);
1957         set_ia32_am_flavour(store, ia32_B);
1958         set_ia32_ls_mode(store, mode_Is);
1959
1960         mem = new_r_Proj(irg, block, store, mode_M, 0);
1961
1962         /* do a fild */
1963         fild = new_rd_ia32_vfild(env->dbg, irg, block, get_irg_frame(irg), noreg, mem);
1964
1965         set_ia32_frame_ent(fild, ent);
1966         set_ia32_use_frame(fild);
1967         set_ia32_am_support(fild, ia32_am_Source);
1968         set_ia32_op_type(fild, ia32_AddrModeS);
1969         set_ia32_am_flavour(fild, ia32_B);
1970         set_ia32_ls_mode(fild, mode_F);
1971
1972         return new_r_Proj(irg, block, fild, mode_F, 0);
1973 }
1974
1975 /**
1976  * Transforms a Conv node.
1977  *
1978  * @param env   The transformation environment
1979  * @return The created ia32 Conv node
1980  */
1981 static ir_node *gen_Conv(ia32_transform_env_t *env) {
1982         dbg_info *dbg      = env->dbg;
1983         ir_graph *irg      = env->irg;
1984         ir_node  *op       = get_Conv_op(env->irn);
1985         ir_mode  *src_mode = get_irn_mode(op);
1986         ir_mode  *tgt_mode = env->mode;
1987         int      src_bits  = get_mode_size_bits(src_mode);
1988         int      tgt_bits  = get_mode_size_bits(tgt_mode);
1989         int      pn        = -1;
1990         ir_node  *block    = env->block;
1991         ir_node  *new_op   = NULL;
1992         ir_node  *noreg    = ia32_new_NoReg_gp(env->cg);
1993         ir_node  *nomem    = new_rd_NoMem(irg);
1994         ir_node  *proj;
1995         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
1996
1997         if (src_mode == tgt_mode) {
1998                 /* this can happen when changing mode_P to mode_Is */
1999                 DB((mod, LEVEL_1, "killed Conv(mode, mode) ..."));
2000                 edges_reroute(env->irn, op, irg);
2001         }
2002         else if (mode_is_float(src_mode)) {
2003                 /* we convert from float ... */
2004                 if (mode_is_float(tgt_mode)) {
2005                         /* ... to float */
2006                         if (USE_SSE2(env->cg)) {
2007                                 DB((mod, LEVEL_1, "create Conv(float, float) ..."));
2008                                 new_op = new_rd_ia32_Conv_FP2FP(dbg, irg, block, noreg, noreg, op, nomem);
2009                                 pn     = pn_ia32_Conv_FP2FP_res;
2010                         }
2011                         else {
2012                                 DB((mod, LEVEL_1, "killed Conv(float, float) ..."));
2013                                 edges_reroute(env->irn, op, irg);
2014                         }
2015                 }
2016                 else {
2017                         /* ... to int */
2018                         DB((mod, LEVEL_1, "create Conv(float, int) ..."));
2019                         if (USE_SSE2(env->cg)) {
2020                                 new_op = new_rd_ia32_Conv_FP2I(dbg, irg, block, noreg, noreg, op, nomem);
2021                                 pn     = pn_ia32_Conv_FP2I_res;
2022                         }
2023                         else
2024                                 return gen_x87_fp_to_gp(env, tgt_mode);
2025
2026                         /* if target mode is not int: add an additional downscale convert */
2027                         if (tgt_bits < 32) {
2028                                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2029                                 set_ia32_am_support(new_op, ia32_am_Source);
2030                                 set_ia32_tgt_mode(new_op, tgt_mode);
2031                                 set_ia32_src_mode(new_op, src_mode);
2032
2033                                 proj = new_rd_Proj(dbg, irg, block, new_op, mode_Is, pn_ia32_Conv_FP2I_res);
2034
2035                                 if (tgt_bits == 8 || src_bits == 8) {
2036                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, proj, nomem);
2037                                         pn     = pn_ia32_Conv_I2I8Bit_res;
2038                                 }
2039                                 else {
2040                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, proj, nomem);
2041                                         pn     = pn_ia32_Conv_I2I_res;
2042                                 }
2043                         }
2044                 }
2045         }
2046         else {
2047                 /* we convert from int ... */
2048                 if (mode_is_float(tgt_mode)) {
2049                         FP_USED(env->cg);
2050                         /* ... to float */
2051                         DB((mod, LEVEL_1, "create Conv(int, float) ..."));
2052                         if (USE_SSE2(env->cg)) {
2053                                 new_op = new_rd_ia32_Conv_I2FP(dbg, irg, block, noreg, noreg, op, nomem);
2054                                 pn     = pn_ia32_Conv_I2FP_res;
2055                         }
2056                         else
2057                                 return gen_x87_gp_to_fp(env, src_mode);
2058                 }
2059                 else {
2060                         /* ... to int */
2061                         if (get_mode_size_bits(src_mode) == tgt_bits) {
2062                                 DB((mod, LEVEL_1, "omitting equal size Conv(%+F, %+F) ...", src_mode, tgt_mode));
2063                                 edges_reroute(env->irn, op, irg);
2064                         }
2065                         else {
2066                                 DB((mod, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2067                                 if (tgt_bits == 8 || src_bits == 8) {
2068                                         new_op = new_rd_ia32_Conv_I2I8Bit(dbg, irg, block, noreg, noreg, op, nomem);
2069                                         pn     = pn_ia32_Conv_I2I8Bit_res;
2070                                 }
2071                                 else {
2072                                         new_op = new_rd_ia32_Conv_I2I(dbg, irg, block, noreg, noreg, op, nomem);
2073                                         pn     = pn_ia32_Conv_I2I_res;
2074                                 }
2075                         }
2076                 }
2077         }
2078
2079         if (new_op) {
2080                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2081                 set_ia32_tgt_mode(new_op, tgt_mode);
2082                 set_ia32_src_mode(new_op, src_mode);
2083
2084                 set_ia32_am_support(new_op, ia32_am_Source);
2085
2086                 new_op = new_rd_Proj(dbg, irg, block, new_op, tgt_mode, pn);
2087         }
2088
2089         return new_op;
2090 }
2091
2092
2093
2094 /********************************************
2095  *  _                          _
2096  * | |                        | |
2097  * | |__   ___ _ __   ___   __| | ___  ___
2098  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
2099  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
2100  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
2101  *
2102  ********************************************/
2103
2104  /**
2105   * Decides in which block the transformed StackParam should be placed.
2106   * If the StackParam has more than one user, the dominator block of
2107   * the users will be returned. In case of only one user, this is either
2108   * the user block or, in case of a Phi, the predecessor block of the Phi.
2109   */
2110  static ir_node *get_block_transformed_stack_param(ir_node *irn) {
2111          ir_node *dom_bl = NULL;
2112
2113          if (get_irn_n_edges(irn) == 1) {
2114                  ir_node *src = get_edge_src_irn(get_irn_out_edge_first(irn));
2115
2116                  if (! is_Phi(src)) {
2117                          dom_bl = get_nodes_block(src);
2118                  }
2119                  else {
2120                          /* Determine on which in position of the Phi the irn is */
2121                          /* and get the corresponding cfg predecessor block.     */
2122
2123                          int i  = get_irn_pred_pos(src, irn);
2124                          assert(i >= 0 && "kaputt");
2125                          dom_bl = get_Block_cfgpred_block(get_nodes_block(src), i);
2126                  }
2127          }
2128          else {
2129                  dom_bl = node_users_smallest_common_dominator(irn, 1);
2130          }
2131
2132          assert(dom_bl && "dominator block not found");
2133
2134          return dom_bl;
2135  }
2136
2137 static ir_node *gen_be_StackParam(ia32_transform_env_t *env) {
2138         ir_node *new_op = NULL;
2139         ir_node *node   = env->irn;
2140         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2141         ir_node *mem    = new_rd_NoMem(env->irg);
2142         ir_node *ptr    = get_irn_n(node, 0);
2143         entity  *ent    = be_get_frame_entity(node);
2144         ir_mode *mode   = env->mode;
2145
2146         /* choose the block where to place the load */
2147         env->block = get_block_transformed_stack_param(node);
2148
2149         if (mode_is_float(mode)) {
2150                 FP_USED(env->cg);
2151                 if (USE_SSE2(env->cg))
2152                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
2153                 else
2154                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2155         }
2156         else {
2157                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
2158         }
2159
2160         set_ia32_frame_ent(new_op, ent);
2161         set_ia32_use_frame(new_op);
2162
2163         set_ia32_am_support(new_op, ia32_am_Source);
2164         set_ia32_op_type(new_op, ia32_AddrModeS);
2165         set_ia32_am_flavour(new_op, ia32_B);
2166         set_ia32_ls_mode(new_op, mode);
2167
2168         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2169
2170         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, mode, pn_ia32_Load_res);
2171 }
2172
2173 /**
2174  * Transforms a FrameAddr into an ia32 Add.
2175  */
2176 static ir_node *gen_be_FrameAddr(ia32_transform_env_t *env) {
2177         ir_node *new_op = NULL;
2178         ir_node *node   = env->irn;
2179         ir_node *op     = get_irn_n(node, 0);
2180         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2181         ir_node *nomem  = new_rd_NoMem(env->irg);
2182
2183         new_op = new_rd_ia32_Add(env->dbg, env->irg, env->block, noreg, noreg, op, noreg, nomem);
2184         set_ia32_frame_ent(new_op, be_get_frame_entity(node));
2185         set_ia32_am_support(new_op, ia32_am_Full);
2186         set_ia32_use_frame(new_op);
2187         set_ia32_immop_type(new_op, ia32_ImmConst);
2188         set_ia32_commutative(new_op);
2189
2190         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2191
2192         return new_rd_Proj(env->dbg, env->irg, env->block, new_op, env->mode, pn_ia32_Add_res);
2193 }
2194
2195 /**
2196  * Transforms a FrameLoad into an ia32 Load.
2197  */
2198 static ir_node *gen_be_FrameLoad(ia32_transform_env_t *env) {
2199         ir_node *new_op = NULL;
2200         ir_node *node   = env->irn;
2201         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2202         ir_node *mem    = get_irn_n(node, 0);
2203         ir_node *ptr    = get_irn_n(node, 1);
2204         entity  *ent    = be_get_frame_entity(node);
2205         ir_mode *mode   = get_type_mode(get_entity_type(ent));
2206
2207         if (mode_is_float(mode)) {
2208                 FP_USED(env->cg);
2209                 if (USE_SSE2(env->cg))
2210                         new_op = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, mem);
2211                 else
2212                         new_op = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2213         }
2214         else
2215                 new_op = new_rd_ia32_Load(env->dbg, env->irg, env->block, ptr, noreg, mem);
2216
2217         set_ia32_frame_ent(new_op, ent);
2218         set_ia32_use_frame(new_op);
2219
2220         set_ia32_am_support(new_op, ia32_am_Source);
2221         set_ia32_op_type(new_op, ia32_AddrModeS);
2222         set_ia32_am_flavour(new_op, ia32_B);
2223         set_ia32_ls_mode(new_op, mode);
2224
2225         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2226
2227         return new_op;
2228 }
2229
2230
2231 /**
2232  * Transforms a FrameStore into an ia32 Store.
2233  */
2234 static ir_node *gen_be_FrameStore(ia32_transform_env_t *env) {
2235         ir_node *new_op = NULL;
2236         ir_node *node   = env->irn;
2237         ir_node *noreg  = ia32_new_NoReg_gp(env->cg);
2238         ir_node *mem    = get_irn_n(node, 0);
2239         ir_node *ptr    = get_irn_n(node, 1);
2240         ir_node *val    = get_irn_n(node, 2);
2241         entity  *ent    = be_get_frame_entity(node);
2242         ir_mode *mode   = get_irn_mode(val);
2243
2244         if (mode_is_float(mode)) {
2245                 FP_USED(env->cg);
2246                 if (USE_SSE2(env->cg))
2247                         new_op = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2248                 else
2249                         new_op = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2250         }
2251         else if (get_mode_size_bits(mode) == 8) {
2252                 new_op = new_rd_ia32_Store8Bit(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2253         }
2254         else {
2255                 new_op = new_rd_ia32_Store(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2256         }
2257
2258         set_ia32_frame_ent(new_op, ent);
2259         set_ia32_use_frame(new_op);
2260
2261         set_ia32_am_support(new_op, ia32_am_Dest);
2262         set_ia32_op_type(new_op, ia32_AddrModeD);
2263         set_ia32_am_flavour(new_op, ia32_B);
2264         set_ia32_ls_mode(new_op, mode);
2265
2266         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2267
2268         return new_op;
2269 }
2270
2271 /**
2272  * This function just sets the register for the Unknown node
2273  * as this is not done during register allocation because Unknown
2274  * is an "ignore" node.
2275  */
2276 static ir_node *gen_Unknown(ia32_transform_env_t *env) {
2277         ir_mode *mode = env->mode;
2278         ir_node *irn  = env->irn;
2279
2280         if (mode_is_float(mode)) {
2281                 if (USE_SSE2(env->cg))
2282                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_xmm_regs[REG_XMM_UKNWN]);
2283                 else
2284                         arch_set_irn_register(env->cg->arch_env, irn, &ia32_vfp_regs[REG_VFP_UKNWN]);
2285         }
2286         else if (mode_is_int(mode) || mode_is_reference(mode)) {
2287                 arch_set_irn_register(env->cg->arch_env, irn, &ia32_gp_regs[REG_GP_UKNWN]);
2288         }
2289         else {
2290                 assert(0 && "unsupported Unknown-Mode");
2291         }
2292
2293         return NULL;
2294 }
2295
2296 /**********************************************************************
2297  *  _                                _                   _
2298  * | |                              | |                 | |
2299  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
2300  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
2301  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
2302  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
2303  *
2304  **********************************************************************/
2305
2306 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
2307
2308 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
2309                                      ir_node *mem);
2310
2311 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
2312                                       ir_node *val, ir_node *mem);
2313
2314 /**
2315  * Transforms a lowered Load into a "real" one.
2316  */
2317 static ir_node *gen_lowered_Load(ia32_transform_env_t *env, construct_load_func func, char fp_unit) {
2318         ir_node *node  = env->irn;
2319         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
2320         ir_mode *mode  = get_ia32_ls_mode(node);
2321         ir_node *new_op;
2322         char    *am_offs;
2323         ia32_am_flavour_t am_flav = ia32_B;
2324
2325         /*
2326                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
2327                 lowering we have x87 nodes, so we need to enforce simulation.
2328         */
2329         if (mode_is_float(mode)) {
2330                 FP_USED(env->cg);
2331                 if (fp_unit == fp_x87)
2332                         FORCE_x87(env->cg);
2333         }
2334
2335         new_op  = func(env->dbg, env->irg, env->block, get_irn_n(node, 0), noreg, get_irn_n(node, 1));
2336         am_offs = get_ia32_am_offs(node);
2337
2338         if (am_offs) {
2339                 am_flav |= ia32_O;
2340                 add_ia32_am_offs(new_op, am_offs);
2341         }
2342
2343         set_ia32_am_support(new_op, ia32_am_Source);
2344         set_ia32_op_type(new_op, ia32_AddrModeS);
2345         set_ia32_am_flavour(new_op, am_flav);
2346         set_ia32_ls_mode(new_op, mode);
2347         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
2348         set_ia32_use_frame(new_op);
2349
2350         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, node));
2351
2352         return new_op;
2353 }
2354
2355 /**
2356 * Transforms a lowered Store into a "real" one.
2357 */
2358 static ir_node *gen_lowered_Store(ia32_transform_env_t *env, construct_store_func func, char fp_unit) {
2359         ir_node *node  = env->irn;
2360         ir_node *noreg = ia32_new_NoReg_gp(env->cg);
2361         ir_mode *mode  = get_ia32_ls_mode(node);
2362         ir_node *new_op;
2363         char    *am_offs;
2364         ia32_am_flavour_t am_flav = ia32_B;
2365
2366         /*
2367                 Could be that we have SSE2 unit, but due to 64Bit Div/Conv
2368                 lowering we have x87 nodes, so we need to enforce simulation.
2369         */
2370         if (mode_is_float(mode)) {
2371                 FP_USED(env->cg);
2372                 if (fp_unit == fp_x87)
2373                         FORCE_x87(env->cg);
2374         }
2375
2376         new_op = func(env->dbg, env->irg, env->block, get_irn_n(node, 0), noreg, get_irn_n(node, 1), get_irn_n(node, 2));
2377
2378         if ((am_offs = get_ia32_am_offs(node)) != NULL) {
2379                 am_flav |= ia32_O;
2380                 add_ia32_am_offs(new_op, am_offs);
2381         }
2382
2383         set_ia32_am_support(new_op, ia32_am_Dest);
2384         set_ia32_op_type(new_op, ia32_AddrModeD);
2385         set_ia32_am_flavour(new_op, am_flav);
2386         set_ia32_ls_mode(new_op, mode);
2387         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
2388         set_ia32_use_frame(new_op);
2389
2390         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, node));
2391
2392         return new_op;
2393 }
2394
2395
2396 /**
2397  * Transforms an ia32_l_XXX into a "real" XXX node
2398  *
2399  * @param env   The transformation environment
2400  * @return the created ia32 XXX node
2401  */
2402 #define GEN_LOWERED_OP(op)                                                                            \
2403         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {                                      \
2404                 if (mode_is_float(env->mode))                                                                 \
2405                         FP_USED(env->cg);                                                                         \
2406                 return gen_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_##op); \
2407         }
2408
2409 #define GEN_LOWERED_x87_OP(op)                                                                          \
2410         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {                                        \
2411                 ir_node *new_op;                                                                                \
2412                 FORCE_x87(env->cg);                                                                             \
2413                 new_op = gen_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_##op); \
2414                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_None);                                       \
2415                 return new_op;                                                                                  \
2416         }
2417
2418 #define GEN_LOWERED_UNOP(op)                                           \
2419         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {       \
2420                 return gen_unop(env, get_unop_op(env->irn), new_rd_ia32_##op); \
2421         }
2422
2423 #define GEN_LOWERED_SHIFT_OP(op)                                                                            \
2424         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) {                                            \
2425                 return gen_shift_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_##op); \
2426         }
2427
2428 #define GEN_LOWERED_LOAD(op, fp_unit)                            \
2429         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) { \
2430                 return gen_lowered_Load(env, new_rd_ia32_##op, fp_unit); \
2431         }
2432
2433 #define GEN_LOWERED_STORE(op, fp_unit)                           \
2434         static ir_node *gen_ia32_l_##op(ia32_transform_env_t *env) { \
2435         return gen_lowered_Store(env, new_rd_ia32_##op, fp_unit);    \
2436 }
2437
2438 GEN_LOWERED_OP(AddC)
2439 GEN_LOWERED_OP(Add)
2440 GEN_LOWERED_OP(SubC)
2441 GEN_LOWERED_OP(Sub)
2442 GEN_LOWERED_OP(Mul)
2443 GEN_LOWERED_OP(Eor)
2444 GEN_LOWERED_x87_OP(vfdiv)
2445 GEN_LOWERED_x87_OP(vfmul)
2446 GEN_LOWERED_x87_OP(vfsub)
2447
2448 GEN_LOWERED_UNOP(Minus)
2449
2450 GEN_LOWERED_LOAD(vfild, fp_x87)
2451 GEN_LOWERED_LOAD(Load, fp_none)
2452 GEN_LOWERED_STORE(vfist, fp_x87)
2453 GEN_LOWERED_STORE(Store, fp_none)
2454
2455 /**
2456  * Transforms a l_MulS into a "real" MulS node.
2457  *
2458  * @param env   The transformation environment
2459  * @return the created ia32 MulS node
2460  */
2461 static ir_node *gen_ia32_l_MulS(ia32_transform_env_t *env) {
2462
2463         /* l_MulS is already a mode_T node, so we create the MulS in the normal way   */
2464         /* and then skip the result Proj, because all needed Projs are already there. */
2465
2466         ir_node *new_op = gen_binop(env, get_binop_left(env->irn), get_binop_right(env->irn), new_rd_ia32_MulS);
2467         ir_node *muls   = get_Proj_pred(new_op);
2468
2469         /* MulS cannot have AM for destination */
2470         if (get_ia32_am_support(muls) != ia32_am_None)
2471                 set_ia32_am_support(muls, ia32_am_Source);
2472
2473         return muls;
2474 }
2475
2476 GEN_LOWERED_SHIFT_OP(Shl)
2477 GEN_LOWERED_SHIFT_OP(Shr)
2478 GEN_LOWERED_SHIFT_OP(Shrs)
2479
2480 /**
2481  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
2482  * op1 - target to be shifted
2483  * op2 - contains bits to be shifted into target
2484  * op3 - shift count
2485  * Only op3 can be an immediate.
2486  */
2487 static ir_node *gen_lowered_64bit_shifts(ia32_transform_env_t *env, ir_node *op1, ir_node *op2, ir_node *count) {
2488         ir_node           *new_op = NULL;
2489         ir_mode           *mode   = env->mode;
2490         dbg_info          *dbg    = env->dbg;
2491         ir_graph          *irg    = env->irg;
2492         ir_node           *block  = env->block;
2493         ir_node           *noreg  = ia32_new_NoReg_gp(env->cg);
2494         ir_node           *nomem  = new_NoMem();
2495         ir_node           *imm_op;
2496         tarval            *tv;
2497         DEBUG_ONLY(firm_dbg_module_t *mod = env->mod;)
2498
2499         assert(! mode_is_float(mode) && "Shift/Rotate with float not supported");
2500
2501         /* Check if immediate optimization is on and */
2502         /* if it's an operation with immediate.      */
2503         imm_op  = (env->cg->opt & IA32_OPT_IMMOPS) ? get_immediate_op(NULL, count) : NULL;
2504
2505         /* Limit imm_op within range imm8 */
2506         if (imm_op) {
2507                 tv = get_ia32_Immop_tarval(imm_op);
2508
2509                 if (tv) {
2510                         tv = tarval_mod(tv, new_tarval_from_long(32, mode_Iu));
2511                         set_ia32_Immop_tarval(imm_op, tv);
2512                 }
2513                 else {
2514                         imm_op = NULL;
2515                 }
2516         }
2517
2518         /* integer operations */
2519         if (imm_op) {
2520                 /* This is ShiftD with const */
2521                 DB((mod, LEVEL_1, "ShiftD with immediate ..."));
2522
2523                 if (is_ia32_l_ShlD(env->irn))
2524                         new_op = new_rd_ia32_ShlD(dbg, irg, block, noreg, noreg, op1, op2, noreg, nomem);
2525                 else
2526                         new_op = new_rd_ia32_ShrD(dbg, irg, block, noreg, noreg, op1, op2, noreg, nomem);
2527                 set_ia32_Immop_attr(new_op, imm_op);
2528         }
2529         else {
2530                 /* This is a normal ShiftD */
2531                 DB((mod, LEVEL_1, "ShiftD binop ..."));
2532                 if (is_ia32_l_ShlD(env->irn))
2533                         new_op = new_rd_ia32_ShlD(dbg, irg, block, noreg, noreg, op1, op2, count, nomem);
2534                 else
2535                         new_op = new_rd_ia32_ShrD(dbg, irg, block, noreg, noreg, op1, op2, count, nomem);
2536         }
2537
2538         /* set AM support */
2539         set_ia32_am_support(new_op, ia32_am_Dest);
2540
2541         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env->cg, env->irn));
2542
2543         set_ia32_res_mode(new_op, mode);
2544         set_ia32_emit_cl(new_op);
2545
2546         return new_rd_Proj(dbg, irg, block, new_op, mode, 0);
2547 }
2548
2549 static ir_node *gen_ia32_l_ShlD(ia32_transform_env_t *env) {
2550         return gen_lowered_64bit_shifts(env, get_irn_n(env->irn, 0), get_irn_n(env->irn, 1), get_irn_n(env->irn, 2));
2551 }
2552
2553 static ir_node *gen_ia32_l_ShrD(ia32_transform_env_t *env) {
2554         return gen_lowered_64bit_shifts(env, get_irn_n(env->irn, 0), get_irn_n(env->irn, 1), get_irn_n(env->irn, 2));
2555 }
2556
2557 /**
2558  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
2559  */
2560 static ir_node *gen_ia32_l_X87toSSE(ia32_transform_env_t *env) {
2561         ia32_code_gen_t *cg  = env->cg;
2562         ir_node         *res = NULL;
2563         ir_node         *ptr = get_irn_n(env->irn, 0);
2564         ir_node         *val = get_irn_n(env->irn, 1);
2565         ir_node         *mem = get_irn_n(env->irn, 2);
2566
2567         if (USE_SSE2(cg)) {
2568                 ir_node *noreg = ia32_new_NoReg_gp(cg);
2569
2570                 /* Store x87 -> MEM */
2571                 res = new_rd_ia32_vfst(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2572                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2573                 set_ia32_use_frame(res);
2574                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2575                 set_ia32_am_support(res, ia32_am_Dest);
2576                 set_ia32_am_flavour(res, ia32_B);
2577                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, mode_M, pn_ia32_vfst_M);
2578
2579                 /* Load MEM -> SSE */
2580                 res = new_rd_ia32_xLoad(env->dbg, env->irg, env->block, ptr, noreg, res);
2581                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2582                 set_ia32_use_frame(res);
2583                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2584                 set_ia32_am_support(res, ia32_am_Source);
2585                 set_ia32_am_flavour(res, ia32_B);
2586                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, get_ia32_ls_mode(env->irn), pn_ia32_xLoad_res);
2587         }
2588         else {
2589                 /* SSE unit is not used -> skip this node. */
2590                 int i;
2591
2592                 edges_reroute(env->irn, val, env->irg);
2593                 for (i = get_irn_arity(env->irn) - 1; i >= 0; i--)
2594                         set_irn_n(env->irn, i, get_irg_bad(env->irg));
2595         }
2596
2597         return res;
2598 }
2599
2600 /**
2601  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
2602  */
2603 static ir_node *gen_ia32_l_SSEtoX87(ia32_transform_env_t *env) {
2604         ia32_code_gen_t *cg  = env->cg;
2605         ir_node         *res = NULL;
2606         ir_node         *ptr = get_irn_n(env->irn, 0);
2607         ir_node         *val = get_irn_n(env->irn, 1);
2608         ir_node         *mem = get_irn_n(env->irn, 2);
2609
2610         if (USE_SSE2(cg)) {
2611                 ir_node *noreg = ia32_new_NoReg_gp(cg);
2612
2613                 /* Store SSE -> MEM */
2614                 res = new_rd_ia32_xStore(env->dbg, env->irg, env->block, ptr, noreg, val, mem);
2615                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2616                 set_ia32_use_frame(res);
2617                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2618                 set_ia32_am_support(res, ia32_am_Dest);
2619                 set_ia32_am_flavour(res, ia32_B);
2620                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, mode_M, pn_ia32_xStore_M);
2621
2622                 /* Load MEM -> x87 */
2623                 res = new_rd_ia32_vfld(env->dbg, env->irg, env->block, ptr, noreg, mem);
2624                 set_ia32_frame_ent(res, get_ia32_frame_ent(env->irn));
2625                 set_ia32_use_frame(res);
2626                 set_ia32_ls_mode(res, get_ia32_ls_mode(env->irn));
2627                 set_ia32_am_support(res, ia32_am_Source);
2628                 set_ia32_am_flavour(res, ia32_B);
2629                 res = new_rd_Proj(env->dbg, env->irg, env->block, res, get_ia32_ls_mode(env->irn), pn_ia32_vfld_res);
2630         }
2631         else {
2632                 /* SSE unit is not used -> skip this node. */
2633                 int i;
2634
2635                 edges_reroute(env->irn, val, env->irg);
2636                 for (i = get_irn_arity(env->irn) - 1; i >= 0; i--)
2637                         set_irn_n(env->irn, i, get_irg_bad(env->irg));
2638         }
2639
2640         return res;
2641 }
2642
2643 /*********************************************************
2644  *                  _             _      _
2645  *                 (_)           | |    (_)
2646  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
2647  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
2648  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
2649  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
2650  *
2651  *********************************************************/
2652
2653 /**
2654  * the BAD transformer.
2655  */
2656 static ir_node *bad_transform(ia32_transform_env_t *env) {
2657         ir_fprintf(stderr, "Not implemented: %+F\n", env->irn);
2658         assert(0);
2659         return NULL;
2660 }
2661
2662 /**
2663  * Enters all transform functions into the generic pointer
2664  */
2665 void ia32_register_transformers(void) {
2666         ir_op *op_Max, *op_Min, *op_Mulh;
2667
2668         /* first clear the generic function pointer for all ops */
2669         clear_irp_opcodes_generic_func();
2670
2671 #define GEN(a)   op_##a->ops.generic = (op_func)gen_##a
2672 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
2673 #define IGN(a)
2674
2675         GEN(Add);
2676         GEN(Sub);
2677         GEN(Mul);
2678         GEN(And);
2679         GEN(Or);
2680         GEN(Eor);
2681
2682         GEN(Shl);
2683         GEN(Shr);
2684         GEN(Shrs);
2685         GEN(Rot);
2686
2687         GEN(Quot);
2688
2689         GEN(Div);
2690         GEN(Mod);
2691         GEN(DivMod);
2692
2693         GEN(Minus);
2694         GEN(Conv);
2695         GEN(Abs);
2696         GEN(Not);
2697
2698         GEN(Load);
2699         GEN(Store);
2700         GEN(Cond);
2701
2702         GEN(CopyB);
2703         GEN(Mux);
2704         GEN(Psi);
2705
2706         /* transform ops from intrinsic lowering */
2707         GEN(ia32_l_Add);
2708         GEN(ia32_l_AddC);
2709         GEN(ia32_l_Sub);
2710         GEN(ia32_l_SubC);
2711         GEN(ia32_l_Minus);
2712         GEN(ia32_l_Mul);
2713         GEN(ia32_l_Eor);
2714         GEN(ia32_l_MulS);
2715         GEN(ia32_l_Shl);
2716         GEN(ia32_l_Shr);
2717         GEN(ia32_l_Shrs);
2718         GEN(ia32_l_ShlD);
2719         GEN(ia32_l_ShrD);
2720         GEN(ia32_l_vfdiv);
2721         GEN(ia32_l_vfmul);
2722         GEN(ia32_l_vfsub);
2723         GEN(ia32_l_vfild);
2724         GEN(ia32_l_Load);
2725         GEN(ia32_l_vfist);
2726         GEN(ia32_l_Store);
2727         GEN(ia32_l_X87toSSE);
2728         GEN(ia32_l_SSEtoX87);
2729
2730         IGN(Call);
2731         IGN(Alloc);
2732
2733         IGN(Proj);
2734         IGN(Block);
2735         IGN(Start);
2736         IGN(End);
2737         IGN(NoMem);
2738         IGN(Phi);
2739         IGN(IJmp);
2740         IGN(Break);
2741         IGN(Cmp);
2742
2743         /* constant transformation happens earlier */
2744         IGN(Const);
2745         IGN(SymConst);
2746         IGN(Sync);
2747
2748         BAD(Raise);
2749         BAD(Sel);
2750         BAD(InstOf);
2751         BAD(Cast);
2752         BAD(Free);
2753         BAD(Tuple);
2754         BAD(Id);
2755         BAD(Bad);
2756         BAD(Confirm);
2757         BAD(Filter);
2758         BAD(CallBegin);
2759         BAD(EndReg);
2760         BAD(EndExcept);
2761
2762         GEN(be_FrameAddr);
2763         GEN(be_FrameLoad);
2764         GEN(be_FrameStore);
2765         GEN(be_StackParam);
2766
2767         /* set the register for all Unknown nodes */
2768         GEN(Unknown);
2769
2770         op_Max = get_op_Max();
2771         if (op_Max)
2772                 GEN(Max);
2773         op_Min = get_op_Min();
2774         if (op_Min)
2775                 GEN(Min);
2776         op_Mulh = get_op_Mulh();
2777         if (op_Mulh)
2778                 GEN(Mulh);
2779
2780 #undef GEN
2781 #undef BAD
2782 #undef IGN
2783 }
2784
2785 typedef ir_node *(transform_func)(ia32_transform_env_t *env);
2786
2787 /**
2788  * Transforms the given firm node (and maybe some other related nodes)
2789  * into one or more assembler nodes.
2790  *
2791  * @param node    the firm node
2792  * @param env     the debug module
2793  */
2794 void ia32_transform_node(ir_node *node, void *env) {
2795         ia32_code_gen_t *cg = (ia32_code_gen_t *)env;
2796         ir_op *op           = get_irn_op(node);
2797         ir_node *asm_node   = NULL;
2798         int i;
2799
2800         if (is_Block(node))
2801                 return;
2802
2803         /* link arguments pointing to Unknown to the UNKNOWN Proj */
2804         for (i = get_irn_arity(node) - 1; i >= 0; i--) {
2805                 if (is_Unknown(get_irn_n(node, i)))
2806                         set_irn_n(node, i, be_get_unknown_for_mode(cg, get_irn_mode(get_irn_n(node, i))));
2807         }
2808
2809         DBG((cg->mod, LEVEL_1, "check %+F ... ", node));
2810         if (op->ops.generic) {
2811                 ia32_transform_env_t  tenv;
2812                 transform_func *transform = (transform_func *)op->ops.generic;
2813
2814                 tenv.block    = get_nodes_block(node);
2815                 tenv.dbg      = get_irn_dbg_info(node);
2816                 tenv.irg      = current_ir_graph;
2817                 tenv.irn      = node;
2818                 tenv.mode     = get_irn_mode(node);
2819                 tenv.cg       = cg;
2820                 DEBUG_ONLY(tenv.mod = cg->mod;)
2821
2822                 asm_node = (*transform)(&tenv);
2823         }
2824
2825         /* exchange nodes if a new one was generated */
2826         if (asm_node) {
2827                 exchange(node, asm_node);
2828                 DB((cg->mod, LEVEL_1, "created node %+F[%p]\n", asm_node, asm_node));
2829         }
2830         else {
2831                 DB((cg->mod, LEVEL_1, "ignored\n"));
2832         }
2833 }
2834
2835 /**
2836  * Transforms a psi condition.
2837  */
2838 static void transform_psi_cond(ir_node *cond, ir_mode *mode, ia32_code_gen_t *cg) {
2839         int i;
2840
2841         /* if the mode is target mode, we have already seen this part of the tree */
2842         if (get_irn_mode(cond) == mode)
2843                 return;
2844
2845         assert(get_irn_mode(cond) == mode_b && "logical operator for condition must be mode_b");
2846
2847         set_irn_mode(cond, mode);
2848
2849         for (i = get_irn_arity(cond) - 1; i >= 0; i--) {
2850                 ir_node *in = get_irn_n(cond, i);
2851
2852                 /* if in is a compare: transform into Set/xCmp */
2853                 if (is_Proj(in)) {
2854                         ir_node  *new_op = NULL;
2855                         ir_node  *cmp    = get_Proj_pred(in);
2856                         ir_node  *cmp_a  = get_Cmp_left(cmp);
2857                         ir_node  *cmp_b  = get_Cmp_right(cmp);
2858                         dbg_info *dbg    = get_irn_dbg_info(cmp);
2859                         ir_graph *irg    = get_irn_irg(cmp);
2860                         ir_node  *block  = get_nodes_block(cmp);
2861                         ir_node  *noreg  = ia32_new_NoReg_gp(cg);
2862                         ir_node  *nomem  = new_rd_NoMem(irg);
2863                         int      pnc     = get_Proj_proj(in);
2864
2865                         /* this is a compare */
2866                         if (mode_is_float(mode)) {
2867                                 /* Psi is float, we need a floating point compare */
2868
2869                                 if (USE_SSE2(cg)) {
2870                                         /* SSE FPU */
2871                                         if (! mode_is_float(get_irn_mode(cmp_a))) {
2872                                                 cmp_a = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_a, cmp_a, mode);
2873                                                 cmp_b = gen_sse_conv_int2float(cg, dbg, irg, block, cmp_b, cmp_b, mode);
2874                                                 pnc  |= 8;
2875                                         }
2876
2877                                         new_op = new_rd_ia32_xCmp(dbg, irg, block, noreg, noreg, cmp_a, cmp_b, nomem);
2878                                         set_ia32_pncode(new_op, pnc);
2879                                         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(cg, cmp));
2880                                 }
2881                                 else {
2882                                         /* x87 FPU */
2883                                         assert(0);
2884                                 }
2885                         }
2886                         else {
2887                                 /* integer Psi */
2888                                 ia32_transform_env_t tenv;
2889                                 construct_binop_func *set_func  = NULL;
2890
2891                                 if (mode_is_float(get_irn_mode(cmp_a))) {
2892                                         /* 1st case: compare operands are floats */
2893                                         FP_USED(cg);
2894
2895                                         if (USE_SSE2(cg)) {
2896                                                 /* SSE FPU */
2897                                                 set_func  = new_rd_ia32_xCmpSet;
2898                                         }
2899                                         else {
2900                                                 /* x87 FPU */
2901                                                 set_func  = new_rd_ia32_vfCmpSet;
2902                                         }
2903
2904                                         pnc &= 7; /* fp compare -> int compare */
2905                                 }
2906                                 else {
2907                                         /* 2nd case: compare operand are integer too */
2908                                         set_func  = new_rd_ia32_CmpSet;
2909                                 }
2910
2911                                 tenv.block = block;
2912                                 tenv.cg    = cg;
2913                                 tenv.dbg   = dbg;
2914                                 tenv.irg   = irg;
2915                                 tenv.irn   = cmp;
2916                                 tenv.mode  = mode;
2917                                 tenv.mod   = cg->mod;
2918
2919                                 new_op = gen_binop(&tenv, cmp_a, cmp_b, set_func);
2920                                 set_ia32_pncode(get_Proj_pred(new_op), pnc);
2921                                 set_ia32_am_support(get_Proj_pred(new_op), ia32_am_Source);
2922                         }
2923
2924                         /* the the new compare as in */
2925                         set_irn_n(cond, i, new_op);
2926                 }
2927                 else {
2928                         /* another complex condition */
2929                         transform_psi_cond(in, mode, cg);
2930                 }
2931         }
2932 }
2933
2934 /**
2935  * The Psi selector can be a tree of compares combined with "And"s and "Or"s.
2936  * We create a Set node, respectively a xCmp in case the Psi is a float, for each
2937  * compare, which causes the compare result to be stores in a register.  The
2938  * "And"s and "Or"s are transformed later, we just have to set their mode right.
2939  */
2940 void ia32_transform_psi_cond_tree(ir_node *node, void *env) {
2941         ia32_code_gen_t *cg = env;
2942         ir_node         *psi_sel, *new_cmp, *block;
2943         ir_graph        *irg;
2944         ir_mode         *mode;
2945
2946         /* check for Psi */
2947         if (get_irn_opcode(node) != iro_Psi)
2948                 return;
2949
2950         psi_sel = get_Psi_cond(node, 0);
2951
2952         /* if psi_cond is a cmp: do nothing, this case is covered by gen_Psi */
2953         if (is_Proj(psi_sel))
2954                 return;
2955
2956         mode = get_irn_mode(node);
2957
2958         transform_psi_cond(psi_sel, mode, cg);
2959
2960         irg   = get_irn_irg(node);
2961         block = get_nodes_block(node);
2962
2963         /* we need to compare the evaluated condition tree with 0 */
2964
2965         /* BEWARE: new_r_Const_long works for floating point as well */
2966         new_cmp = new_r_Cmp(irg, block, psi_sel, new_r_Const_long(irg, block, mode, 0));
2967         new_cmp = new_r_Proj(irg, block, new_cmp, mode_b, pn_Cmp_Ne + (mode_is_float(mode) ? pn_Cmp_Uo : 0));
2968
2969         set_Psi_cond(node, 0, new_cmp);
2970 }