nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58
  59 #include "bearch_ia32_t.h"
  60 #include "ia32_nodes_attr.h"
  61 #include "ia32_transform.h"
  62 #include "ia32_new_nodes.h"
  63 #include "ia32_map_regs.h"
  64 #include "ia32_dbg_stat.h"
  65 #include "ia32_optimize.h"
  66 #include "ia32_util.h"
  67 #include "ia32_address_mode.h"
  68
  69 #include "gen_ia32_regalloc_if.h"
  70
  71 #define SFP_SIGN   "0x80000000"
  72 #define DFP_SIGN   "0x8000000000000000"
  73 #define SFP_ABS    "0x7FFFFFFF"
  74 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  75 #define DFP_INTMAX "9223372036854775807"
  76
  77 #define TP_SFP_SIGN "ia32_sfp_sign"
  78 #define TP_DFP_SIGN "ia32_dfp_sign"
  79 #define TP_SFP_ABS  "ia32_sfp_abs"
  80 #define TP_DFP_ABS  "ia32_dfp_abs"
  81 #define TP_INT_MAX  "ia32_int_max"
  82
  83 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  84 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  85 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  86 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  87 #define ENT_INT_MAX  "IA32_INT_MAX"
  88
  89 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  90 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  91
  92 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  93
  94 /** hold the current code generator during transformation */
  95 static ia32_code_gen_t *env_cg       = NULL;
  96 static ir_node         *initial_fpcw = NULL;
  97 static heights_t       *heights      = NULL;
  98 static transform_config_t transform_config;
  99
 100 extern ir_op *get_op_Mulh(void);
 101
 102 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 104         ir_node *op1, ir_node *op2);
 105
 106 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 107         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 108         ir_node *op1, ir_node *op2, ir_node *flags);
 109
 110 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 111         ir_node *block, ir_node *op1, ir_node *op2);
 112
 113 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 114         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 115         ir_node *op);
 116
 117 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 118         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 119
 120 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 121         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 122         ir_node *op1, ir_node *op2, ir_node *fpcw);
 123
 124 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 125         ir_node *block, ir_node *op);
 126
 127 /****************************************************************************************************
 128  *                  _        _                        __                           _   _
 129  *                 | |      | |                      / _|                         | | (_)
 130  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 131  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 132  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 133  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 134  *
 135  ****************************************************************************************************/
 136
 137 static ir_node *try_create_Immediate(ir_node *node,
 138                                      char immediate_constraint_type);
 139
 140 static ir_node *create_immediate_or_transform(ir_node *node,
 141                                               char immediate_constraint_type);
 142
 143 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 144                                 dbg_info *dbgi, ir_node *block,
 145                                 ir_node *op, ir_node *orig_node);
 146
 147 /**
 148  * Return true if a mode can be stored in the GP register set
 149  */
 150 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 151         if(mode == mode_fpcw)
 152                 return 0;
 153         if(get_mode_size_bits(mode) > 32)
 154                 return 0;
 155         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 156 }
 157
 158 /**
 159  * creates a unique ident by adding a number to a tag
 160  *
 161  * @param tag   the tag string, must contain a %d if a number
 162  *              should be added
 163  */
 164 static ident *unique_id(const char *tag)
 165 {
 166         static unsigned id = 0;
 167         char str[256];
 168
 169         snprintf(str, sizeof(str), tag, ++id);
 170         return new_id_from_str(str);
 171 }
 172
 173 /**
 174  * Get a primitive type for a mode.
 175  */
 176 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 177 {
 178         pmap_entry *e = pmap_find(types, mode);
 179         ir_type *res;
 180
 181         if (! e) {
 182                 char buf[64];
 183                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 184                 res = new_type_primitive(new_id_from_str(buf), mode);
 185                 set_type_alignment_bytes(res, 16);
 186                 pmap_insert(types, mode, res);
 187         }
 188         else
 189                 res = e->value;
 190         return res;
 191 }
 192
 193 /**
 194  * Get an atomic entity that is initialized with a tarval
 195  */
 196 static ir_entity *create_float_const_entity(ir_node *cnst)
 197 {
 198         ia32_isa_t *isa = env_cg->isa;
 199         tarval *tv      = get_Const_tarval(cnst);
 200         pmap_entry *e   = pmap_find(isa->tv_ent, tv);
 201         ir_entity *res;
 202         ir_graph *rem;
 203
 204         if (! e) {
 205                 ir_mode *mode = get_irn_mode(cnst);
 206                 ir_type *tp = get_Const_type(cnst);
 207                 if (tp == firm_unknown_type)
 208                         tp = get_prim_type(isa->types, mode);
 209
 210                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 211
 212                 set_entity_ld_ident(res, get_entity_ident(res));
 213                 set_entity_visibility(res, visibility_local);
 214                 set_entity_variability(res, variability_constant);
 215                 set_entity_allocation(res, allocation_static);
 216
 217                  /* we create a new entity here: It's initialization must resist on the
 218                     const code irg */
 219                 rem = current_ir_graph;
 220                 current_ir_graph = get_const_code_irg();
 221                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 222                 current_ir_graph = rem;
 223
 224                 pmap_insert(isa->tv_ent, tv, res);
 225         } else {
 226                 res = e->value;
 227         }
 228
 229         return res;
 230 }
 231
 232 static int is_Const_0(ir_node *node) {
 233         return is_Const(node) && is_Const_null(node);
 234 }
 235
 236 static int is_Const_1(ir_node *node) {
 237         return is_Const(node) && is_Const_one(node);
 238 }
 239
 240 static int is_Const_Minus_1(ir_node *node) {
 241         return is_Const(node) && is_Const_all_one(node);
 242 }
 243
 244 /**
 245  * returns true if constant can be created with a simple float command
 246  */
 247 static int is_simple_x87_Const(ir_node *node)
 248 {
 249         tarval *tv = get_Const_tarval(node);
 250
 251         if(tarval_is_null(tv) || tarval_is_one(tv))
 252                 return 1;
 253
 254         /* TODO: match all the other float constants */
 255         return 0;
 256 }
 257
 258 /**
 259  * Transforms a Const.
 260  */
 261 static ir_node *gen_Const(ir_node *node) {
 262         ir_graph        *irg   = current_ir_graph;
 263         ir_node         *old_block = get_nodes_block(node);
 264         ir_node         *block = be_transform_node(old_block);
 265         dbg_info        *dbgi  = get_irn_dbg_info(node);
 266         ir_mode         *mode  = get_irn_mode(node);
 267
 268         if (mode_is_float(mode)) {
 269                 ir_node   *res   = NULL;
 270                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 271                 ir_node   *nomem = new_NoMem();
 272                 ir_node   *load;
 273                 ir_entity *floatent;
 274
 275                 if (USE_SSE2(env_cg)) {
 276                         if (is_Const_null(node)) {
 277                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 278                                 set_ia32_ls_mode(load, mode);
 279                                 res  = load;
 280                         } else {
 281                                 floatent = create_float_const_entity(node);
 282
 283                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 284                                                                                          mode);
 285                                 set_ia32_op_type(load, ia32_AddrModeS);
 286                                 set_ia32_am_sc(load, floatent);
 287                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 288                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 289                         }
 290                 } else {
 291                         if (is_Const_null(node)) {
 292                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 293                                 res  = load;
 294                         } else if (is_Const_one(node)) {
 295                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 296                                 res  = load;
 297                         } else {
 298                                 floatent = create_float_const_entity(node);
 299
 300                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 301                                 set_ia32_op_type(load, ia32_AddrModeS);
 302                                 set_ia32_am_sc(load, floatent);
 303                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 304                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 305                         }
 306                         set_ia32_ls_mode(load, mode);
 307                 }
 308
 309                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 310
 311                 /* Const Nodes before the initial IncSP are a bad idea, because
 312                  * they could be spilled and we have no SP ready at that point yet.
 313                  * So add a dependency to the initial frame pointer calculation to
 314                  * avoid that situation.
 315                  */
 316                 if (get_irg_start_block(irg) == block) {
 317                         add_irn_dep(load, get_irg_frame(irg));
 318                 }
 319
 320                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 321                 return res;
 322         } else {
 323                 ir_node *cnst;
 324                 tarval  *tv = get_Const_tarval(node);
 325                 long     val;
 326
 327                 tv = tarval_convert_to(tv, mode_Iu);
 328
 329                 if(tv == get_tarval_bad() || tv == get_tarval_undefined()
 330                                 || tv == NULL) {
 331                         panic("couldn't convert constant tarval (%+F)", node);
 332                 }
 333                 val = get_tarval_long(tv);
 334
 335                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 336                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 337
 338                 /* see above */
 339                 if (get_irg_start_block(irg) == block) {
 340                         add_irn_dep(cnst, get_irg_frame(irg));
 341                 }
 342
 343                 return cnst;
 344         }
 345 }
 346
 347 /**
 348  * Transforms a SymConst.
 349  */
 350 static ir_node *gen_SymConst(ir_node *node) {
 351         ir_graph *irg   = current_ir_graph;
 352         ir_node  *old_block = get_nodes_block(node);
 353         ir_node  *block = be_transform_node(old_block);
 354         dbg_info *dbgi  = get_irn_dbg_info(node);
 355         ir_mode  *mode  = get_irn_mode(node);
 356         ir_node  *cnst;
 357
 358         if (mode_is_float(mode)) {
 359                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 360                 ir_node *nomem = new_NoMem();
 361
 362                 if (USE_SSE2(env_cg))
 363                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 364                 else
 365                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 366                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 367                 set_ia32_use_frame(cnst);
 368         } else {
 369                 ir_entity *entity;
 370
 371                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 372                         panic("backend only support symconst_addr_ent (at %+F)", node);
 373                 }
 374                 entity = get_SymConst_entity(node);
 375                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 376         }
 377
 378         /* Const Nodes before the initial IncSP are a bad idea, because
 379          * they could be spilled and we have no SP ready at that point yet
 380          */
 381         if (get_irg_start_block(irg) == block) {
 382                 add_irn_dep(cnst, get_irg_frame(irg));
 383         }
 384
 385         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 386
 387         return cnst;
 388 }
 389
 390 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 391 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 392         static const struct {
 393                 const char *tp_name;
 394                 const char *ent_name;
 395                 const char *cnst_str;
 396                 char mode;
 397                 char align;
 398         } names [ia32_known_const_max] = {
 399                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 400                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 401                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 402                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 403                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 404         };
 405         static ir_entity *ent_cache[ia32_known_const_max];
 406
 407         const char    *tp_name, *ent_name, *cnst_str;
 408         ir_type       *tp;
 409         ir_node       *cnst;
 410         ir_graph      *rem;
 411         ir_entity     *ent;
 412         tarval        *tv;
 413         ir_mode       *mode;
 414
 415         ent_name = names[kct].ent_name;
 416         if (! ent_cache[kct]) {
 417                 tp_name  = names[kct].tp_name;
 418                 cnst_str = names[kct].cnst_str;
 419
 420                 switch (names[kct].mode) {
 421                 case 0:  mode = mode_Iu; break;
 422                 case 1:  mode = mode_Lu; break;
 423                 default: mode = mode_F; break;
 424                 }
 425                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 426                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 427                 /* set the specified alignment */
 428                 set_type_alignment_bytes(tp, names[kct].align);
 429
 430                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 431
 432                 set_entity_ld_ident(ent, get_entity_ident(ent));
 433                 set_entity_visibility(ent, visibility_local);
 434                 set_entity_variability(ent, variability_constant);
 435                 set_entity_allocation(ent, allocation_static);
 436
 437                 /* we create a new entity here: It's initialization must resist on the
 438                     const code irg */
 439                 rem = current_ir_graph;
 440                 current_ir_graph = get_const_code_irg();
 441                 cnst = new_Const(mode, tv);
 442                 current_ir_graph = rem;
 443
 444                 set_atomic_ent_value(ent, cnst);
 445
 446                 /* cache the entry */
 447                 ent_cache[kct] = ent;
 448         }
 449
 450         return ent_cache[kct];
 451 }
 452
 453 #ifndef NDEBUG
 454 /**
 455  * Prints the old node name on cg obst and returns a pointer to it.
 456  */
 457 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 458         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 459
 460         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 461         obstack_1grow(isa->name_obst, 0);
 462         return obstack_finish(isa->name_obst);
 463 }
 464 #endif /* NDEBUG */
 465
 466 int ia32_use_source_address_mode(ir_node *block, ir_node *node, ir_node *other)
 467 {
 468         ir_mode *mode = get_irn_mode(node);
 469         ir_node *load;
 470         long     pn;
 471
 472         /* float constants are always available */
 473         if(is_Const(node) && mode_is_float(mode)) {
 474                 if(!is_simple_x87_Const(node))
 475                         return 0;
 476                 if(get_irn_n_edges(node) > 1)
 477                         return 0;
 478                 return 1;
 479         }
 480
 481         if(!is_Proj(node))
 482                 return 0;
 483         load = get_Proj_pred(node);
 484         pn   = get_Proj_proj(node);
 485         if(!is_Load(load) || pn != pn_Load_res)
 486                 return 0;
 487         if(get_nodes_block(load) != block)
 488                 return 0;
 489         /* we only use address mode if we're the only user of the load */
 490         if(get_irn_n_edges(node) > 1)
 491                 return 0;
 492         /* in some edge cases with address mode we might reach the load normally
 493          * and through some AM sequence, if it is already materialized then we
 494          * can't create an AM node from it */
 495         if(be_is_transformed(node))
 496                 return 0;
 497
 498         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 499         if(other != NULL && get_nodes_block(other) == block
 500                         && heights_reachable_in_block(heights, other, load))
 501                 return 0;
 502
 503         return 1;
 504 }
 505
 506 typedef struct ia32_address_mode_t ia32_address_mode_t;
 507 struct ia32_address_mode_t {
 508         ia32_address_t  addr;
 509         ir_mode        *ls_mode;
 510         ir_node        *mem_proj;
 511         ia32_op_type_t  op_type;
 512         ir_node        *new_op1;
 513         ir_node        *new_op2;
 514         op_pin_state    pinned;
 515         unsigned        commutative  : 1;
 516         unsigned        ins_permuted : 1;
 517 };
 518
 519 static void build_address_ptr(ia32_address_t *addr, ir_node *ptr, ir_node *mem)
 520 {
 521         ir_node *noreg_gp = ia32_new_NoReg_gp(env_cg);
 522
 523         /* construct load address */
 524         memset(addr, 0, sizeof(addr[0]));
 525         ia32_create_address_mode(addr, ptr, /*force=*/0);
 526
 527         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 528         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 529         addr->mem   = be_transform_node(mem);
 530 }
 531
 532 static void build_address(ia32_address_mode_t *am, ir_node *node)
 533 {
 534         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 535         ia32_address_t *addr     = &am->addr;
 536         ir_node        *load;
 537         ir_node        *ptr;
 538         ir_node        *mem;
 539         ir_node        *new_mem;
 540
 541         if(is_Const(node)) {
 542                 ir_entity *entity  = create_float_const_entity(node);
 543                 addr->base         = noreg_gp;
 544                 addr->index        = noreg_gp;
 545                 addr->mem          = new_NoMem();
 546                 addr->symconst_ent = entity;
 547                 addr->use_frame    = 1;
 548                 am->ls_mode        = get_irn_mode(node);
 549                 am->pinned         = op_pin_state_floats;
 550                 return;
 551         }
 552
 553         load         = get_Proj_pred(node);
 554         ptr          = get_Load_ptr(load);
 555         mem          = get_Load_mem(load);
 556         new_mem      = be_transform_node(mem);
 557         am->pinned   = get_irn_pinned(load);
 558         am->ls_mode  = get_Load_mode(load);
 559         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 560
 561         /* construct load address */
 562         ia32_create_address_mode(addr, ptr, /*force=*/0);
 563
 564         addr->base  = addr->base  ? be_transform_node(addr->base)  : noreg_gp;
 565         addr->index = addr->index ? be_transform_node(addr->index) : noreg_gp;
 566         addr->mem   = new_mem;
 567 }
 568
 569 static void set_address(ir_node *node, const ia32_address_t *addr)
 570 {
 571         set_ia32_am_scale(node, addr->scale);
 572         set_ia32_am_sc(node, addr->symconst_ent);
 573         set_ia32_am_offs_int(node, addr->offset);
 574         if(addr->symconst_sign)
 575                 set_ia32_am_sc_sign(node);
 576         if(addr->use_frame)
 577                 set_ia32_use_frame(node);
 578         set_ia32_frame_ent(node, addr->frame_entity);
 579 }
 580
 581 static void set_am_attributes(ir_node *node, const ia32_address_mode_t *am)
 582 {
 583         set_address(node, &am->addr);
 584
 585         set_ia32_op_type(node, am->op_type);
 586         set_ia32_ls_mode(node, am->ls_mode);
 587         if(am->pinned == op_pin_state_pinned && get_irn_pinned(node) != op_pin_state_pinned) {
 588                 set_irn_pinned(node, am->pinned);
 589         }
 590         if(am->commutative)
 591                 set_ia32_commutative(node);
 592 }
 593
 594 /**
 595  * Check, if a given node is a Down-Conv, ie. a integer Conv
 596  * from a mode with a mode with more bits to a mode with lesser bits.
 597  * Moreover, we return only true if the node has not more than 1 user.
 598  *
 599  * @param node   the node
 600  * @return non-zero if node is a Down-Conv
 601  */
 602 static int is_downconv(const ir_node *node)
 603 {
 604         ir_mode *src_mode;
 605         ir_mode *dest_mode;
 606
 607         if(!is_Conv(node))
 608                 return 0;
 609
 610         /* we only want to skip the conv when we're the only user
 611          * (not optimal but for now...)
 612          */
 613         if(get_irn_n_edges(node) > 1)
 614                 return 0;
 615
 616         src_mode  = get_irn_mode(get_Conv_op(node));
 617         dest_mode = get_irn_mode(node);
 618         return mode_needs_gp_reg(src_mode)
 619                 && mode_needs_gp_reg(dest_mode)
 620                 && get_mode_size_bits(dest_mode) < get_mode_size_bits(src_mode);
 621 }
 622
 623 /* Skip all Down-Conv's on a given node and return the resulting node. */
 624 ir_node *ia32_skip_downconv(ir_node *node) {
 625         while (is_downconv(node))
 626                 node = get_Conv_op(node);
 627
 628         return node;
 629 }
 630
 631 #if 0
 632 static ir_node *create_upconv(ir_node *node, ir_node *orig_node)
 633 {
 634         ir_mode  *mode = get_irn_mode(node);
 635         ir_node  *block;
 636         ir_mode  *tgt_mode;
 637         dbg_info *dbgi;
 638
 639         if(mode_is_signed(mode)) {
 640                 tgt_mode = mode_Is;
 641         } else {
 642                 tgt_mode = mode_Iu;
 643         }
 644         block = get_nodes_block(node);
 645         dbgi  = get_irn_dbg_info(node);
 646
 647         return create_I2I_Conv(mode, tgt_mode, dbgi, block, node, orig_node);
 648 }
 649 #endif
 650
 651 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 652                             ir_node *op1, ir_node *op2, match_flags_t flags)
 653 {
 654         ia32_address_t *addr     = &am->addr;
 655         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 656         ir_node        *new_op1;
 657         ir_node        *new_op2;
 658         ir_mode        *mode = get_irn_mode(op2);
 659         int             use_am;
 660         unsigned        commutative;
 661         int             use_am_and_immediates;
 662         int             use_immediate;
 663         int             mode_bits = get_mode_size_bits(mode);
 664
 665         memset(am, 0, sizeof(am[0]));
 666
 667         commutative           = (flags & match_commutative) != 0;
 668         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 669         use_am                = (flags & match_am) != 0;
 670         use_immediate         = (flags & match_immediate) != 0;
 671         assert(!use_am_and_immediates || use_immediate);
 672
 673         assert(op2 != NULL);
 674         assert(!commutative || op1 != NULL);
 675         assert(use_am || !(flags & match_8bit_am));
 676         assert(use_am || !(flags & match_16bit_am));
 677
 678         if(mode_bits == 8) {
 679                 if (! (flags & match_8bit_am))
 680                         use_am = 0;
 681                 assert((flags & match_mode_neutral) || (flags & match_8bit));
 682         } else if(mode_bits == 16) {
 683                 if(! (flags & match_16bit_am))
 684                         use_am = 0;
 685                 assert((flags & match_mode_neutral) || (flags & match_16bit));
 686         }
 687
 688         /* we can simply skip downconvs for mode neutral nodes: the upper bits
 689          * can be random for these operations */
 690         if(flags & match_mode_neutral) {
 691                 op2 = ia32_skip_downconv(op2);
 692                 if(op1 != NULL) {
 693                         op1 = ia32_skip_downconv(op1);
 694                 }
 695         }
 696
 697         if(! (flags & match_try_am) && use_immediate)
 698                 new_op2 = try_create_Immediate(op2, 0);
 699         else
 700                 new_op2 = NULL;
 701
 702         if(new_op2 == NULL && use_am && ia32_use_source_address_mode(block, op2, op1)) {
 703                 build_address(am, op2);
 704                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 705                 if(mode_is_float(mode)) {
 706                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 707                 } else {
 708                         new_op2 = noreg_gp;
 709                 }
 710                 am->op_type = ia32_AddrModeS;
 711         } else if(commutative && (new_op2 == NULL || use_am_and_immediates) &&
 712                       use_am && ia32_use_source_address_mode(block, op1, op2)) {
 713                 ir_node *noreg;
 714                 build_address(am, op1);
 715
 716                 if(mode_is_float(mode)) {
 717                         noreg = ia32_new_NoReg_vfp(env_cg);
 718                 } else {
 719                         noreg = noreg_gp;
 720                 }
 721
 722                 if(new_op2 != NULL) {
 723                         new_op1 = noreg;
 724                 } else {
 725                         new_op1 = be_transform_node(op2);
 726                         new_op2 = noreg;
 727                         am->ins_permuted = 1;
 728                 }
 729                 am->op_type = ia32_AddrModeS;
 730         } else {
 731                 if(flags & match_try_am) {
 732                         am->new_op1 = NULL;
 733                         am->new_op2 = NULL;
 734                         am->op_type = ia32_Normal;
 735                         return;
 736                 }
 737
 738                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 739                 if(new_op2 == NULL)
 740                         new_op2 = be_transform_node(op2);
 741                 am->op_type = ia32_Normal;
 742                 am->ls_mode = get_irn_mode(op2);
 743                 if(flags & match_mode_neutral)
 744                         am->ls_mode = mode_Iu;
 745         }
 746         if(addr->base == NULL)
 747                 addr->base = noreg_gp;
 748         if(addr->index == NULL)
 749                 addr->index = noreg_gp;
 750         if(addr->mem == NULL)
 751                 addr->mem = new_NoMem();
 752
 753         am->new_op1     = new_op1;
 754         am->new_op2     = new_op2;
 755         am->commutative = commutative;
 756 }
 757
 758 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 759 {
 760         ir_graph *irg = current_ir_graph;
 761         ir_mode  *mode;
 762         ir_node  *load;
 763
 764         if(am->mem_proj == NULL)
 765                 return node;
 766
 767         /* we have to create a mode_T so the old MemProj can attach to us */
 768         mode = get_irn_mode(node);
 769         load = get_Proj_pred(am->mem_proj);
 770
 771         mark_irn_visited(load);
 772         be_set_transformed_node(load, node);
 773
 774         if(mode != mode_T) {
 775                 set_irn_mode(node, mode_T);
 776                 return new_rd_Proj(NULL, irg, get_nodes_block(node), node, mode, pn_ia32_res);
 777         } else {
 778                 return node;
 779         }
 780 }
 781
 782 /**
 783  * Construct a standard binary operation, set AM and immediate if required.
 784  *
 785  * @param op1   The first operand
 786  * @param op2   The second operand
 787  * @param func  The node constructor function
 788  * @return The constructed ia32 node.
 789  */
 790 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 791                           construct_binop_func *func, match_flags_t flags)
 792 {
 793         ir_node  *block     = get_nodes_block(node);
 794         ir_node  *new_block = be_transform_node(block);
 795         ir_graph *irg       = current_ir_graph;
 796         dbg_info *dbgi      = get_irn_dbg_info(node);
 797         ir_node  *new_node;
 798         ia32_address_mode_t  am;
 799         ia32_address_t      *addr = &am.addr;
 800
 801         match_arguments(&am, block, op1, op2, flags);
 802
 803         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 804                         am.new_op1, am.new_op2);
 805         set_am_attributes(new_node, &am);
 806         /* we can't use source address mode anymore when using immediates */
 807         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 808                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 809         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 810
 811         new_node = fix_mem_proj(new_node, &am);
 812
 813         return new_node;
 814 }
 815
 816 enum {
 817         n_ia32_l_binop_left,
 818         n_ia32_l_binop_right,
 819         n_ia32_l_binop_eflags
 820 };
 821 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,   n_Adc_left)
 822 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,  n_Adc_right)
 823 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags, n_Adc_eflags)
 824 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_left,   n_Sbb_left)
 825 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_right,  n_Sbb_right)
 826 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags, n_Sbb_eflags)
 827
 828 /**
 829  * Construct a binary operation which also consumes the eflags.
 830  *
 831  * @param node  The node to transform
 832  * @param func  The node constructor function
 833  * @param flags The match flags
 834  * @return      The constructor ia32 node
 835  */
 836 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 837                                 match_flags_t flags)
 838 {
 839         ir_node             *src_block  = get_nodes_block(node);
 840         ir_node             *block      = be_transform_node(src_block);
 841         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 842         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 843         ir_node             *eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 844         ir_node             *new_eflags = be_transform_node(eflags);
 845         ir_graph            *irg        = current_ir_graph;
 846         dbg_info            *dbgi       = get_irn_dbg_info(node);
 847         ir_node             *new_node;
 848         ia32_address_mode_t  am;
 849         ia32_address_t      *addr       = &am.addr;
 850
 851         match_arguments(&am, src_block, op1, op2, flags);
 852
 853         new_node = func(dbgi, irg, block, addr->base, addr->index,
 854                                    addr->mem, am.new_op1, am.new_op2, new_eflags);
 855         set_am_attributes(new_node, &am);
 856         /* we can't use source address mode anymore when using immediates */
 857         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 858                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 859         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 860
 861         new_node = fix_mem_proj(new_node, &am);
 862
 863         return new_node;
 864 }
 865
 866 static ir_node *get_fpcw(void)
 867 {
 868         ir_node *fpcw;
 869         if(initial_fpcw != NULL)
 870                 return initial_fpcw;
 871
 872         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 873                                              &ia32_fp_cw_regs[REG_FPCW]);
 874         initial_fpcw = be_transform_node(fpcw);
 875
 876         return initial_fpcw;
 877 }
 878
 879 /**
 880  * Construct a standard binary operation, set AM and immediate if required.
 881  *
 882  * @param op1   The first operand
 883  * @param op2   The second operand
 884  * @param func  The node constructor function
 885  * @return The constructed ia32 node.
 886  */
 887 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 888                                     construct_binop_float_func *func,
 889                                     match_flags_t flags)
 890 {
 891         ir_graph *irg       = current_ir_graph;
 892         dbg_info *dbgi      = get_irn_dbg_info(node);
 893         ir_node  *block     = get_nodes_block(node);
 894         ir_node  *new_block = be_transform_node(block);
 895         ir_mode  *mode      = get_irn_mode(node);
 896         ir_node  *new_node;
 897         ia32_address_mode_t  am;
 898         ia32_address_t      *addr = &am.addr;
 899
 900         /* cannot use addresmode with long double on x87 */
 901         if (get_mode_size_bits(mode) > 64) flags &= ~match_am;
 902
 903         match_arguments(&am, block, op1, op2, flags);
 904
 905         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 906                         am.new_op1, am.new_op2, get_fpcw());
 907         set_am_attributes(new_node, &am);
 908
 909         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 910
 911         new_node = fix_mem_proj(new_node, &am);
 912
 913         return new_node;
 914 }
 915
 916 /**
 917  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 918  *
 919  * @param op1   The first operand
 920  * @param op2   The second operand
 921  * @param func  The node constructor function
 922  * @return The constructed ia32 node.
 923  */
 924 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 925                                 construct_shift_func *func,
 926                                 match_flags_t flags)
 927 {
 928         dbg_info *dbgi      = get_irn_dbg_info(node);
 929         ir_graph *irg       = current_ir_graph;
 930         ir_node  *block     = get_nodes_block(node);
 931         ir_node  *new_block = be_transform_node(block);
 932         ir_mode  *mode      = get_irn_mode(node);
 933         ir_node  *new_op1;
 934         ir_node  *new_op2;
 935         ir_node  *new_node;
 936
 937         assert(! mode_is_float(mode));
 938         assert(flags & match_immediate);
 939         assert((flags & ~(match_mode_neutral | match_immediate)) == 0);
 940
 941         if(flags & match_mode_neutral) {
 942                 op1 = ia32_skip_downconv(op1);
 943         }
 944         new_op1 = be_transform_node(op1);
 945
 946         /* the shift amount can be any mode that is bigger than 5 bits, since all
 947          * other bits are ignored anyway */
 948         while (is_Conv(op2) && get_irn_n_edges(op2) == 1) {
 949                 op2 = get_Conv_op(op2);
 950                 assert(get_mode_size_bits(get_irn_mode(op2)) >= 5);
 951         }
 952         new_op2 = create_immediate_or_transform(op2, 0);
 953
 954         new_node = func(dbgi, irg, new_block, new_op1, new_op2);
 955         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 956
 957         /* lowered shift instruction may have a dependency operand, handle it here */
 958         if (get_irn_arity(node) == 3) {
 959                 /* we have a dependency */
 960                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 961                 add_irn_dep(new_node, new_dep);
 962         }
 963
 964         return new_node;
 965 }
 966
 967
 968 /**
 969  * Construct a standard unary operation, set AM and immediate if required.
 970  *
 971  * @param op    The operand
 972  * @param func  The node constructor function
 973  * @return The constructed ia32 node.
 974  */
 975 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func,
 976                          match_flags_t flags)
 977 {
 978         ir_graph *irg       = current_ir_graph;
 979         dbg_info *dbgi      = get_irn_dbg_info(node);
 980         ir_node  *block     = get_nodes_block(node);
 981         ir_node  *new_block = be_transform_node(block);
 982         ir_node  *new_op;
 983         ir_node  *new_node;
 984
 985         assert(flags == 0 || flags == match_mode_neutral);
 986         if(flags & match_mode_neutral) {
 987                 op = ia32_skip_downconv(op);
 988         }
 989
 990         new_op   = be_transform_node(op);
 991         new_node = func(dbgi, irg, new_block, new_op);
 992
 993         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 994
 995         return new_node;
 996 }
 997
 998 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
 999                                         ia32_address_t *addr)
1000 {
1001         ir_graph *irg   = current_ir_graph;
1002         ir_node  *base  = addr->base;
1003         ir_node  *index = addr->index;
1004         ir_node  *res;
1005
1006         if(base == NULL) {
1007                 base = ia32_new_NoReg_gp(env_cg);
1008         } else {
1009                 base = be_transform_node(base);
1010         }
1011
1012         if(index == NULL) {
1013                 index = ia32_new_NoReg_gp(env_cg);
1014         } else {
1015                 index = be_transform_node(index);
1016         }
1017
1018         res = new_rd_ia32_Lea(dbgi, irg, block, base, index);
1019         set_address(res, addr);
1020
1021         return res;
1022 }
1023
1024 static int am_has_immediates(const ia32_address_t *addr)
1025 {
1026         return addr->offset != 0 || addr->symconst_ent != NULL
1027                 || addr->frame_entity || addr->use_frame;
1028 }
1029
1030 /**
1031  * Creates an ia32 Add.
1032  *
1033  * @return the created ia32 Add node
1034  */
1035 static ir_node *gen_Add(ir_node *node) {
1036         ir_graph *irg       = current_ir_graph;
1037         dbg_info *dbgi      = get_irn_dbg_info(node);
1038         ir_node  *block     = get_nodes_block(node);
1039         ir_node  *new_block = be_transform_node(block);
1040         ir_node  *op1       = get_Add_left(node);
1041         ir_node  *op2       = get_Add_right(node);
1042         ir_mode  *mode      = get_irn_mode(node);
1043         ir_node  *new_node;
1044         ir_node  *add_immediate_op;
1045         ia32_address_t       addr;
1046         ia32_address_mode_t  am;
1047
1048         if (mode_is_float(mode)) {
1049                 if (USE_SSE2(env_cg))
1050                         return gen_binop(node, op1, op2, new_rd_ia32_xAdd,
1051                                          match_commutative | match_am);
1052                 else
1053                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd,
1054                                                    match_commutative | match_am);
1055         }
1056
1057         ia32_mark_non_am(node);
1058
1059         op2 = ia32_skip_downconv(op2);
1060         op1 = ia32_skip_downconv(op1);
1061
1062         /**
1063          * Rules for an Add:
1064          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
1065          *   1. Add with immediate -> Lea
1066          *   2. Add with possible source address mode -> Add
1067          *   3. Otherwise -> Lea
1068          */
1069         memset(&addr, 0, sizeof(addr));
1070         ia32_create_address_mode(&addr, node, /*force=*/1);
1071         add_immediate_op = NULL;
1072         /* a constant? */
1073         if(addr.base == NULL && addr.index == NULL) {
1074                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1075                                              addr.symconst_sign, addr.offset);
1076                 add_irn_dep(new_node, get_irg_frame(irg));
1077                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1078                 return new_node;
1079         }
1080         /* add with immediate? */
1081         if(addr.index == NULL) {
1082                 add_immediate_op = addr.base;
1083         } else if(addr.base == NULL && addr.scale == 0) {
1084                 add_immediate_op = addr.index;
1085         }
1086
1087         if(add_immediate_op != NULL) {
1088                 if(!am_has_immediates(&addr)) {
1089 #ifdef DEBUG_libfirm
1090                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1091                                            node);
1092 #endif
1093                         return be_transform_node(add_immediate_op);
1094                 }
1095
1096                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1097                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1098                 return new_node;
1099         }
1100
1101         /* test if we can use source address mode */
1102         match_arguments(&am, block, op1, op2, match_commutative
1103                         | match_mode_neutral | match_am | match_immediate | match_try_am);
1104
1105         /* construct an Add with source address mode */
1106         if (am.op_type == ia32_AddrModeS) {
1107                 ia32_address_t *am_addr = &am.addr;
1108                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1109                                          am_addr->index, am_addr->mem, am.new_op1,
1110                                          am.new_op2);
1111                 set_am_attributes(new_node, &am);
1112                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1113
1114                 new_node = fix_mem_proj(new_node, &am);
1115
1116                 return new_node;
1117         }
1118
1119         /* otherwise construct a lea */
1120         new_node = create_lea_from_address(dbgi, new_block, &addr);
1121         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1122         return new_node;
1123 }
1124
1125 /**
1126  * Creates an ia32 Mul.
1127  *
1128  * @return the created ia32 Mul node
1129  */
1130 static ir_node *gen_Mul(ir_node *node) {
1131         ir_node *op1  = get_Mul_left(node);
1132         ir_node *op2  = get_Mul_right(node);
1133         ir_mode *mode = get_irn_mode(node);
1134
1135         if (mode_is_float(mode)) {
1136                 if (USE_SSE2(env_cg))
1137                         return gen_binop(node, op1, op2, new_rd_ia32_xMul,
1138                                          match_commutative | match_am);
1139                 else
1140                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul,
1141                                                    match_commutative | match_am);
1142         }
1143
1144         /*
1145                 for the lower 32bit of the result it doesn't matter whether we use
1146                 signed or unsigned multiplication so we use IMul as it has fewer
1147                 constraints
1148         */
1149         return gen_binop(node, op1, op2, new_rd_ia32_IMul,
1150                          match_commutative | match_am | match_mode_neutral |
1151                          match_immediate | match_am_and_immediates);
1152 }
1153
1154 /**
1155  * Creates an ia32 Mulh.
1156  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1157  * this result while Mul returns the lower 32 bit.
1158  *
1159  * @return the created ia32 Mulh node
1160  */
1161 static ir_node *gen_Mulh(ir_node *node)
1162 {
1163         ir_node  *block     = get_nodes_block(node);
1164         ir_node  *new_block = be_transform_node(block);
1165         ir_graph *irg       = current_ir_graph;
1166         dbg_info *dbgi      = get_irn_dbg_info(node);
1167         ir_mode  *mode      = get_irn_mode(node);
1168         ir_node  *op1       = get_Mulh_left(node);
1169         ir_node  *op2       = get_Mulh_right(node);
1170         ir_node  *proj_EDX;
1171         ir_node  *new_node;
1172         ia32_address_mode_t  am;
1173         ia32_address_t      *addr = &am.addr;
1174
1175         assert(!mode_is_float(mode) && "Mulh with float not supported");
1176         assert(get_mode_size_bits(mode) == 32);
1177
1178         match_arguments(&am, block, op1, op2, match_commutative | match_am);
1179
1180         if (mode_is_signed(mode)) {
1181                 new_node = new_rd_ia32_IMul1OP(dbgi, irg, new_block, addr->base,
1182                                                addr->index, addr->mem, am.new_op1,
1183                                                am.new_op2);
1184         } else {
1185                 new_node = new_rd_ia32_Mul(dbgi, irg, new_block, addr->base,
1186                                            addr->index, addr->mem, am.new_op1,
1187                                            am.new_op2);
1188         }
1189
1190         set_am_attributes(new_node, &am);
1191         /* we can't use source address mode anymore when using immediates */
1192         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1193                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1194         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1195
1196         assert(get_irn_mode(new_node) == mode_T);
1197
1198         fix_mem_proj(new_node, &am);
1199
1200         assert(pn_ia32_IMul1OP_EDX == pn_ia32_Mul_EDX);
1201         proj_EDX = new_rd_Proj(dbgi, irg, block, new_node,
1202                                mode_Iu, pn_ia32_IMul1OP_EDX);
1203
1204         return proj_EDX;
1205 }
1206
1207
1208
1209 /**
1210  * Creates an ia32 And.
1211  *
1212  * @return The created ia32 And node
1213  */
1214 static ir_node *gen_And(ir_node *node) {
1215         ir_node *op1 = get_And_left(node);
1216         ir_node *op2 = get_And_right(node);
1217         assert(! mode_is_float(get_irn_mode(node)));
1218
1219         /* is it a zero extension? */
1220         if (is_Const(op2)) {
1221                 tarval   *tv    = get_Const_tarval(op2);
1222                 long      v     = get_tarval_long(tv);
1223
1224                 if (v == 0xFF || v == 0xFFFF) {
1225                         dbg_info *dbgi   = get_irn_dbg_info(node);
1226                         ir_node  *block  = get_nodes_block(node);
1227                         ir_mode  *src_mode;
1228                         ir_node  *res;
1229
1230                         if(v == 0xFF) {
1231                                 src_mode = mode_Bu;
1232                         } else {
1233                                 assert(v == 0xFFFF);
1234                                 src_mode = mode_Hu;
1235                         }
1236                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1237
1238                         return res;
1239                 }
1240         }
1241
1242         return gen_binop(node, op1, op2, new_rd_ia32_And,
1243                          match_commutative | match_mode_neutral | match_am
1244                                          | match_immediate);
1245 }
1246
1247
1248
1249 /**
1250  * Creates an ia32 Or.
1251  *
1252  * @return The created ia32 Or node
1253  */
1254 static ir_node *gen_Or(ir_node *node) {
1255         ir_node *op1 = get_Or_left(node);
1256         ir_node *op2 = get_Or_right(node);
1257
1258         assert (! mode_is_float(get_irn_mode(node)));
1259         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative
1260                         | match_mode_neutral | match_am | match_immediate);
1261 }
1262
1263
1264
1265 /**
1266  * Creates an ia32 Eor.
1267  *
1268  * @return The created ia32 Eor node
1269  */
1270 static ir_node *gen_Eor(ir_node *node) {
1271         ir_node *op1 = get_Eor_left(node);
1272         ir_node *op2 = get_Eor_right(node);
1273
1274         assert(! mode_is_float(get_irn_mode(node)));
1275         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative
1276                         | match_mode_neutral | match_am | match_immediate);
1277 }
1278
1279
1280 /**
1281  * Creates an ia32 Sub.
1282  *
1283  * @return The created ia32 Sub node
1284  */
1285 static ir_node *gen_Sub(ir_node *node) {
1286         ir_node  *op1  = get_Sub_left(node);
1287         ir_node  *op2  = get_Sub_right(node);
1288         ir_mode  *mode = get_irn_mode(node);
1289
1290         if (mode_is_float(mode)) {
1291                 if (USE_SSE2(env_cg))
1292                         return gen_binop(node, op1, op2, new_rd_ia32_xSub, match_am);
1293                 else
1294                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub,
1295                                                    match_am);
1296         }
1297
1298         if(is_Const(op2)) {
1299                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1300                            node);
1301         }
1302
1303         return gen_binop(node, op1, op2, new_rd_ia32_Sub, match_mode_neutral
1304                         | match_am | match_immediate);
1305 }
1306
1307 /**
1308  * Generates an ia32 DivMod with additional infrastructure for the
1309  * register allocator if needed.
1310  */
1311 static ir_node *create_Div(ir_node *node)
1312 {
1313         ir_graph *irg       = current_ir_graph;
1314         dbg_info *dbgi      = get_irn_dbg_info(node);
1315         ir_node  *block     = get_nodes_block(node);
1316         ir_node  *new_block = be_transform_node(block);
1317         ir_node  *mem;
1318         ir_node  *new_mem;
1319         ir_node  *op1;
1320         ir_node  *op2;
1321         ir_node  *new_node;
1322         ir_mode  *mode;
1323         ir_node  *sign_extension;
1324         int       has_exc;
1325         ia32_address_mode_t  am;
1326         ia32_address_t      *addr = &am.addr;
1327
1328         /* the upper bits have random contents for smaller modes */
1329         has_exc = 0;
1330         switch (get_irn_opcode(node)) {
1331         case iro_Div:
1332                 op1     = get_Div_left(node);
1333                 op2     = get_Div_right(node);
1334                 mem     = get_Div_mem(node);
1335                 mode    = get_Div_resmode(node);
1336                 has_exc = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1337                 break;
1338         case iro_Mod:
1339                 op1     = get_Mod_left(node);
1340                 op2     = get_Mod_right(node);
1341                 mem     = get_Mod_mem(node);
1342                 mode    = get_Mod_resmode(node);
1343                 has_exc = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1344                 break;
1345         case iro_DivMod:
1346                 op1     = get_DivMod_left(node);
1347                 op2     = get_DivMod_right(node);
1348                 mem     = get_DivMod_mem(node);
1349                 mode    = get_DivMod_resmode(node);
1350                 has_exc = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1351                 break;
1352         default:
1353                 panic("invalid divmod node %+F", node);
1354         }
1355
1356         match_arguments(&am, block, op1, op2, match_am);
1357
1358         if(!is_NoMem(mem)) {
1359                 new_mem = be_transform_node(mem);
1360                 if(!is_NoMem(addr->mem)) {
1361                         ir_node *in[2];
1362                         in[0] = new_mem;
1363                         in[1] = addr->mem;
1364                         new_mem = new_rd_Sync(dbgi, irg, new_block, 2, in);
1365                 }
1366         } else {
1367                 new_mem = addr->mem;
1368         }
1369
1370         if (mode_is_signed(mode)) {
1371                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1372                 add_irn_dep(produceval, get_irg_frame(irg));
1373                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block, am.new_op1,
1374                                                   produceval);
1375
1376                 new_node = new_rd_ia32_IDiv(dbgi, irg, new_block, addr->base,
1377                                             addr->index, new_mem, am.new_op1,
1378                                             sign_extension, am.new_op2);
1379         } else {
1380                 sign_extension = new_rd_ia32_Const(dbgi, irg, new_block, NULL, 0, 0);
1381                 add_irn_dep(sign_extension, get_irg_frame(irg));
1382
1383                 new_node = new_rd_ia32_Div(dbgi, irg, new_block, addr->base,
1384                                            addr->index, new_mem, am.new_op1,
1385                                            sign_extension, am.new_op2);
1386         }
1387
1388         set_ia32_exc_label(new_node, has_exc);
1389         set_irn_pinned(new_node, get_irn_pinned(node));
1390
1391         set_am_attributes(new_node, &am);
1392         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1393
1394         new_node = fix_mem_proj(new_node, &am);
1395
1396         return new_node;
1397 }
1398
1399
1400 static ir_node *gen_Mod(ir_node *node) {
1401         return create_Div(node);
1402 }
1403
1404 static ir_node *gen_Div(ir_node *node) {
1405         return create_Div(node);
1406 }
1407
1408 static ir_node *gen_DivMod(ir_node *node) {
1409         return create_Div(node);
1410 }
1411
1412
1413
1414 /**
1415  * Creates an ia32 floating Div.
1416  *
1417  * @return The created ia32 xDiv node
1418  */
1419 static ir_node *gen_Quot(ir_node *node)
1420 {
1421         ir_node  *op1     = get_Quot_left(node);
1422         ir_node  *op2     = get_Quot_right(node);
1423
1424         if (USE_SSE2(env_cg)) {
1425                 return gen_binop(node, op1, op2, new_rd_ia32_xDiv, match_am);
1426         } else {
1427                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, match_am);
1428         }
1429 }
1430
1431
1432 /**
1433  * Creates an ia32 Shl.
1434  *
1435  * @return The created ia32 Shl node
1436  */
1437 static ir_node *gen_Shl(ir_node *node) {
1438         ir_node *left  = get_Shl_left(node);
1439         ir_node *right = get_Shl_right(node);
1440
1441         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
1442                                match_mode_neutral | match_immediate);
1443 }
1444
1445 /**
1446  * Creates an ia32 Shr.
1447  *
1448  * @return The created ia32 Shr node
1449  */
1450 static ir_node *gen_Shr(ir_node *node) {
1451         ir_node *left  = get_Shr_left(node);
1452         ir_node *right = get_Shr_right(node);
1453
1454         return gen_shift_binop(node, left, right, new_rd_ia32_Shr, match_immediate);
1455 }
1456
1457
1458
1459 /**
1460  * Creates an ia32 Sar.
1461  *
1462  * @return The created ia32 Shrs node
1463  */
1464 static ir_node *gen_Shrs(ir_node *node) {
1465         ir_node *left  = get_Shrs_left(node);
1466         ir_node *right = get_Shrs_right(node);
1467         ir_mode *mode  = get_irn_mode(node);
1468
1469         if(is_Const(right) && mode == mode_Is) {
1470                 tarval *tv = get_Const_tarval(right);
1471                 long val = get_tarval_long(tv);
1472                 if(val == 31) {
1473                         /* this is a sign extension */
1474                         ir_graph *irg    = current_ir_graph;
1475                         dbg_info *dbgi   = get_irn_dbg_info(node);
1476                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1477                         ir_node  *op     = left;
1478                         ir_node  *new_op = be_transform_node(op);
1479                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1480                         add_irn_dep(pval, get_irg_frame(irg));
1481
1482                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1483                 }
1484         }
1485
1486         /* 8 or 16 bit sign extension? */
1487         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1488                 ir_node *shl_left  = get_Shl_left(left);
1489                 ir_node *shl_right = get_Shl_right(left);
1490                 if(is_Const(shl_right)) {
1491                         tarval *tv1 = get_Const_tarval(right);
1492                         tarval *tv2 = get_Const_tarval(shl_right);
1493                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1494                                 long val = get_tarval_long(tv1);
1495                                 if(val == 16 || val == 24) {
1496                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1497                                         ir_node  *block  = get_nodes_block(node);
1498                                         ir_mode  *src_mode;
1499                                         ir_node  *res;
1500
1501                                         if(val == 24) {
1502                                                 src_mode = mode_Bs;
1503                                         } else {
1504                                                 assert(val == 16);
1505                                                 src_mode = mode_Hs;
1506                                         }
1507                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1508                                                               shl_left, node);
1509
1510                                         return res;
1511                                 }
1512                         }
1513                 }
1514         }
1515
1516         return gen_shift_binop(node, left, right, new_rd_ia32_Sar, match_immediate);
1517 }
1518
1519
1520
1521 /**
1522  * Creates an ia32 RotL.
1523  *
1524  * @param op1   The first operator
1525  * @param op2   The second operator
1526  * @return The created ia32 RotL node
1527  */
1528 static ir_node *gen_RotL(ir_node *node, ir_node *op1, ir_node *op2) {
1529         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol, match_immediate);
1530 }
1531
1532
1533
1534 /**
1535  * Creates an ia32 RotR.
1536  * NOTE: There is no RotR with immediate because this would always be a RotL
1537  *       "imm-mode_size_bits" which can be pre-calculated.
1538  *
1539  * @param op1   The first operator
1540  * @param op2   The second operator
1541  * @return The created ia32 RotR node
1542  */
1543 static ir_node *gen_RotR(ir_node *node, ir_node *op1, ir_node *op2) {
1544         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror, match_immediate);
1545 }
1546
1547
1548
1549 /**
1550  * Creates an ia32 RotR or RotL (depending on the found pattern).
1551  *
1552  * @return The created ia32 RotL or RotR node
1553  */
1554 static ir_node *gen_Rot(ir_node *node) {
1555         ir_node *rotate = NULL;
1556         ir_node *op1    = get_Rot_left(node);
1557         ir_node *op2    = get_Rot_right(node);
1558
1559         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1560                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1561                  that means we can create a RotR instead of an Add and a RotL */
1562
1563         if (get_irn_op(op2) == op_Add) {
1564                 ir_node *add = op2;
1565                 ir_node *left = get_Add_left(add);
1566                 ir_node *right = get_Add_right(add);
1567                 if (is_Const(right)) {
1568                         tarval  *tv   = get_Const_tarval(right);
1569                         ir_mode *mode = get_irn_mode(node);
1570                         long     bits = get_mode_size_bits(mode);
1571
1572                         if (get_irn_op(left) == op_Minus &&
1573                                         tarval_is_long(tv)       &&
1574                                         get_tarval_long(tv) == bits &&
1575                                         bits                == 32)
1576                         {
1577                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1578                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1579                         }
1580                 }
1581         }
1582
1583         if (rotate == NULL) {
1584                 rotate = gen_RotL(node, op1, op2);
1585         }
1586
1587         return rotate;
1588 }
1589
1590
1591
1592 /**
1593  * Transforms a Minus node.
1594  *
1595  * @return The created ia32 Minus node
1596  */
1597 static ir_node *gen_Minus(ir_node *node)
1598 {
1599         ir_node   *op    = get_Minus_op(node);
1600         ir_node   *block = be_transform_node(get_nodes_block(node));
1601         ir_graph  *irg   = current_ir_graph;
1602         dbg_info  *dbgi  = get_irn_dbg_info(node);
1603         ir_mode   *mode  = get_irn_mode(node);
1604         ir_entity *ent;
1605         ir_node   *new_node;
1606         int        size;
1607
1608         if (mode_is_float(mode)) {
1609                 ir_node *new_op = be_transform_node(op);
1610                 if (USE_SSE2(env_cg)) {
1611                         /* TODO: non-optimal... if we have many xXors, then we should
1612                          * rather create a load for the const and use that instead of
1613                          * several AM nodes... */
1614                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1615                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1616                         ir_node *nomem     = new_rd_NoMem(irg);
1617
1618                         new_node = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp,
1619                                                     nomem, new_op, noreg_xmm);
1620
1621                         size = get_mode_size_bits(mode);
1622                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1623
1624                         set_ia32_am_sc(new_node, ent);
1625                         set_ia32_op_type(new_node, ia32_AddrModeS);
1626                         set_ia32_ls_mode(new_node, mode);
1627                 } else {
1628                         new_node = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1629                 }
1630         } else {
1631                 new_node = gen_unop(node, op, new_rd_ia32_Neg, match_mode_neutral);
1632         }
1633
1634         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1635
1636         return new_node;
1637 }
1638
1639 /**
1640  * Transforms a Not node.
1641  *
1642  * @return The created ia32 Not node
1643  */
1644 static ir_node *gen_Not(ir_node *node) {
1645         ir_node *op   = get_Not_op(node);
1646
1647         assert(get_irn_mode(node) != mode_b); /* should be lowered already */
1648         assert (! mode_is_float(get_irn_mode(node)));
1649
1650         return gen_unop(node, op, new_rd_ia32_Not, match_mode_neutral);
1651 }
1652
1653
1654
1655 /**
1656  * Transforms an Abs node.
1657  *
1658  * @return The created ia32 Abs node
1659  */
1660 static ir_node *gen_Abs(ir_node *node)
1661 {
1662         ir_node   *block     = get_nodes_block(node);
1663         ir_node   *new_block = be_transform_node(block);
1664         ir_node   *op        = get_Abs_op(node);
1665         ir_graph  *irg       = current_ir_graph;
1666         dbg_info  *dbgi      = get_irn_dbg_info(node);
1667         ir_mode   *mode      = get_irn_mode(node);
1668         ir_node   *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1669         ir_node   *noreg_fp  = ia32_new_NoReg_fp(env_cg);
1670         ir_node   *nomem     = new_NoMem();
1671         ir_node   *new_op;
1672         ir_node   *new_node;
1673         int        size;
1674         ir_entity *ent;
1675
1676         if (mode_is_float(mode)) {
1677                 new_op = be_transform_node(op);
1678
1679                 if (USE_SSE2(env_cg)) {
1680                         new_node = new_rd_ia32_xAnd(dbgi,irg, new_block, noreg_gp, noreg_gp,
1681                                                     nomem, new_op, noreg_fp);
1682
1683                         size = get_mode_size_bits(mode);
1684                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1685
1686                         set_ia32_am_sc(new_node, ent);
1687
1688                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1689
1690                         set_ia32_op_type(new_node, ia32_AddrModeS);
1691                         set_ia32_ls_mode(new_node, mode);
1692                 } else {
1693                         new_node = new_rd_ia32_vfabs(dbgi, irg, new_block, new_op);
1694                         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1695                 }
1696         } else {
1697                 ir_node *xor, *pval, *sign_extension;
1698
1699                 if (get_mode_size_bits(mode) == 32) {
1700                         new_op = be_transform_node(op);
1701                 } else {
1702                         new_op = create_I2I_Conv(mode, mode_Is, dbgi, block, op, node);
1703                 }
1704
1705                 pval           = new_rd_ia32_ProduceVal(dbgi, irg, new_block);
1706                 sign_extension = new_rd_ia32_Cltd(dbgi, irg, new_block,
1707                                                            new_op, pval);
1708
1709                 add_irn_dep(pval, get_irg_frame(irg));
1710                 SET_IA32_ORIG_NODE(sign_extension,ia32_get_old_node_name(env_cg, node));
1711
1712                 xor = new_rd_ia32_Xor(dbgi, irg, new_block, noreg_gp, noreg_gp,
1713                                       nomem, new_op, sign_extension);
1714                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1715
1716                 new_node = new_rd_ia32_Sub(dbgi, irg, new_block, noreg_gp, noreg_gp,
1717                                            nomem, xor, sign_extension);
1718                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1719         }
1720
1721         return new_node;
1722 }
1723
1724 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
1725 {
1726         ir_graph *irg = current_ir_graph;
1727         ir_node  *flags;
1728         ir_node  *new_op;
1729         ir_node  *noreg;
1730         ir_node  *nomem;
1731         ir_node  *new_block;
1732         dbg_info *dbgi;
1733
1734         /* we have a Cmp as input */
1735         if(is_Proj(node)) {
1736                 ir_node *pred = get_Proj_pred(node);
1737                 if(is_Cmp(pred)) {
1738                         flags    = be_transform_node(pred);
1739                         *pnc_out = get_Proj_proj(node);
1740                         return flags;
1741                 }
1742         }
1743
1744         /* a mode_b value, we have to compare it against 0 */
1745         dbgi      = get_irn_dbg_info(node);
1746         new_block = be_transform_node(get_nodes_block(node));
1747         new_op    = be_transform_node(node);
1748         noreg     = ia32_new_NoReg_gp(env_cg);
1749         nomem     = new_NoMem();
1750         flags     = new_rd_ia32_Test(dbgi, irg, new_block, noreg, noreg, nomem,
1751                                      new_op, new_op, 0, 0);
1752         *pnc_out  = pn_Cmp_Lg;
1753         return flags;
1754 }
1755
1756 /**
1757  * Transforms a Load.
1758  *
1759  * @return the created ia32 Load node
1760  */
1761 static ir_node *gen_Load(ir_node *node) {
1762         ir_node  *old_block = get_nodes_block(node);
1763         ir_node  *block   = be_transform_node(old_block);
1764         ir_node  *ptr     = get_Load_ptr(node);
1765         ir_node  *mem     = get_Load_mem(node);
1766         ir_node  *new_mem = be_transform_node(mem);
1767         ir_node  *base;
1768         ir_node  *index;
1769         ir_graph *irg     = current_ir_graph;
1770         dbg_info *dbgi    = get_irn_dbg_info(node);
1771         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1772         ir_mode  *mode    = get_Load_mode(node);
1773         ir_mode  *res_mode;
1774         ir_node  *new_node;
1775         ia32_address_t addr;
1776
1777         /* construct load address */
1778         memset(&addr, 0, sizeof(addr));
1779         ia32_create_address_mode(&addr, ptr, /*force=*/0);
1780         base  = addr.base;
1781         index = addr.index;
1782
1783         if(base == NULL) {
1784                 base = noreg;
1785         } else {
1786                 base = be_transform_node(base);
1787         }
1788
1789         if(index == NULL) {
1790                 index = noreg;
1791         } else {
1792                 index = be_transform_node(index);
1793         }
1794
1795         if (mode_is_float(mode)) {
1796                 if (USE_SSE2(env_cg)) {
1797                         new_node = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1798                                                      mode);
1799                         res_mode = mode_xmm;
1800                 } else {
1801                         new_node = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1802                                                     mode);
1803                         res_mode = mode_vfp;
1804                 }
1805         } else {
1806                 assert(mode != mode_b);
1807
1808                 /* create a conv node with address mode for smaller modes */
1809                 if(get_mode_size_bits(mode) < 32) {
1810                         new_node = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1811                                                         new_mem, noreg, mode);
1812                 } else {
1813                         new_node = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1814                 }
1815                 res_mode = mode_Iu;
1816         }
1817
1818         set_irn_pinned(new_node, get_irn_pinned(node));
1819         set_ia32_op_type(new_node, ia32_AddrModeS);
1820         set_ia32_ls_mode(new_node, mode);
1821         set_address(new_node, &addr);
1822
1823         if(get_irn_pinned(node) == op_pin_state_floats) {
1824                 add_ia32_flags(new_node, arch_irn_flags_rematerializable);
1825         }
1826
1827         /* make sure we are scheduled behind the initial IncSP/Barrier
1828          * to avoid spills being placed before it
1829          */
1830         if (block == get_irg_start_block(irg)) {
1831                 add_irn_dep(new_node, get_irg_frame(irg));
1832         }
1833
1834         set_ia32_exc_label(new_node,
1835                            be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1836         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1837
1838         return new_node;
1839 }
1840
1841 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1842                        ir_node *ptr, ir_node *other)
1843 {
1844         ir_node *load;
1845
1846         if(!is_Proj(node))
1847                 return 0;
1848
1849         /* we only use address mode if we're the only user of the load */
1850         if(get_irn_n_edges(node) > 1)
1851                 return 0;
1852
1853         load = get_Proj_pred(node);
1854         if(!is_Load(load))
1855                 return 0;
1856         if(get_nodes_block(load) != block)
1857                 return 0;
1858
1859         /* Store should be attached to the load */
1860         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1861                 return 0;
1862         /* store should have the same pointer as the load */
1863         if(get_Load_ptr(load) != ptr)
1864                 return 0;
1865
1866         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1867         if(other != NULL && get_nodes_block(other) == block
1868                         && heights_reachable_in_block(heights, other, load))
1869                 return 0;
1870
1871         return 1;
1872 }
1873
1874 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
1875                               ir_node *mem, ir_node *ptr, ir_mode *mode,
1876                               construct_binop_dest_func *func,
1877                               construct_binop_dest_func *func8bit,
1878                                                           match_flags_t flags)
1879 {
1880         ir_node  *src_block = get_nodes_block(node);
1881         ir_node  *block;
1882         ir_node  *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1883         ir_graph *irg      = current_ir_graph;
1884         dbg_info *dbgi;
1885         ir_node  *new_node;
1886         ir_node  *new_op;
1887         int       commutative;
1888         ia32_address_mode_t  am;
1889         ia32_address_t      *addr = &am.addr;
1890         memset(&am, 0, sizeof(am));
1891
1892         assert(flags & match_dest_am);
1893         assert(flags & match_immediate); /* there is no destam node without... */
1894         commutative = (flags & match_commutative) != 0;
1895
1896         if(use_dest_am(src_block, op1, mem, ptr, op2)) {
1897                 build_address(&am, op1);
1898                 new_op = create_immediate_or_transform(op2, 0);
1899         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, op1)) {
1900                 build_address(&am, op2);
1901                 new_op = create_immediate_or_transform(op1, 0);
1902         } else {
1903                 return NULL;
1904         }
1905
1906         if(addr->base == NULL)
1907                 addr->base = noreg_gp;
1908         if(addr->index == NULL)
1909                 addr->index = noreg_gp;
1910         if(addr->mem == NULL)
1911                 addr->mem = new_NoMem();
1912
1913         dbgi  = get_irn_dbg_info(node);
1914         block = be_transform_node(src_block);
1915         if(get_mode_size_bits(mode) == 8) {
1916                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
1917                                     addr->mem, new_op);
1918         } else {
1919                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
1920                                 new_op);
1921         }
1922         set_address(new_node, addr);
1923         set_ia32_op_type(new_node, ia32_AddrModeD);
1924         set_ia32_ls_mode(new_node, mode);
1925         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1926
1927         return new_node;
1928 }
1929
1930 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
1931                              ir_node *ptr, ir_mode *mode,
1932                              construct_unop_dest_func *func)
1933 {
1934         ir_graph *irg      = current_ir_graph;
1935         ir_node *src_block = get_nodes_block(node);
1936         ir_node *block;
1937         dbg_info *dbgi;
1938         ir_node *new_node;
1939         ia32_address_mode_t  am;
1940         ia32_address_t *addr = &am.addr;
1941         memset(&am, 0, sizeof(am));
1942
1943         if(!use_dest_am(src_block, op, mem, ptr, NULL))
1944                 return NULL;
1945
1946         build_address(&am, op);
1947
1948         dbgi     = get_irn_dbg_info(node);
1949         block    = be_transform_node(src_block);
1950         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
1951         set_address(new_node, addr);
1952         set_ia32_op_type(new_node, ia32_AddrModeD);
1953         set_ia32_ls_mode(new_node, mode);
1954         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1955
1956         return new_node;
1957 }
1958
1959 static ir_node *try_create_SetMem(ir_node *node, ir_node *ptr, ir_node *mem) {
1960         ir_mode  *mode        = get_irn_mode(node);
1961         ir_node  *psi_true    = get_Psi_val(node, 0);
1962         ir_node  *psi_default = get_Psi_default(node);
1963         ir_graph *irg;
1964         ir_node  *cond;
1965         ir_node  *new_mem;
1966         dbg_info *dbgi;
1967         ir_node  *block;
1968         ir_node  *new_block;
1969         ir_node  *flags;
1970         ir_node  *new_node;
1971         int       negated;
1972         pn_Cmp    pnc;
1973         ia32_address_t addr;
1974
1975         if(get_mode_size_bits(mode) != 8)
1976                 return NULL;
1977
1978         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
1979                 negated = 0;
1980         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
1981                 negated = 1;
1982         } else {
1983                 return NULL;
1984         }
1985
1986         build_address_ptr(&addr, ptr, mem);
1987
1988         irg       = current_ir_graph;
1989         dbgi      = get_irn_dbg_info(node);
1990         block     = get_nodes_block(node);
1991         new_block = be_transform_node(block);
1992         cond      = get_Psi_cond(node, 0);
1993         flags     = get_flags_node(cond, &pnc);
1994         new_mem   = be_transform_node(mem);
1995         new_node  = new_rd_ia32_SetMem(dbgi, irg, new_block, addr.base,
1996                                        addr.index, addr.mem, flags, pnc, negated);
1997         set_address(new_node, &addr);
1998         set_ia32_op_type(new_node, ia32_AddrModeD);
1999         set_ia32_ls_mode(new_node, mode);
2000         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2001
2002         return new_node;
2003 }
2004
2005 static ir_node *try_create_dest_am(ir_node *node) {
2006         ir_node  *val  = get_Store_value(node);
2007         ir_node  *mem  = get_Store_mem(node);
2008         ir_node  *ptr  = get_Store_ptr(node);
2009         ir_mode  *mode = get_irn_mode(val);
2010         int       bits = get_mode_size_bits(mode);
2011         ir_node  *op1;
2012         ir_node  *op2;
2013         ir_node  *new_node;
2014
2015         /* handle only GP modes for now... */
2016         if(!mode_needs_gp_reg(mode))
2017                 return NULL;
2018
2019         while(1) {
2020                 /* store must be the only user of the val node */
2021                 if(get_irn_n_edges(val) > 1)
2022                         return NULL;
2023                 /* skip pointless convs */
2024                 if(is_Conv(val)) {
2025                         ir_node *conv_op   = get_Conv_op(val);
2026                         ir_mode *pred_mode = get_irn_mode(conv_op);
2027                         if(pred_mode == mode_b || bits <= get_mode_size_bits(pred_mode)) {
2028                                 val = conv_op;
2029                                 continue;
2030                         }
2031                 }
2032                 break;
2033         }
2034
2035         /* value must be in the same block */
2036         if(get_nodes_block(node) != get_nodes_block(val))
2037                 return NULL;
2038
2039         switch(get_irn_opcode(val)) {
2040         case iro_Add:
2041                 op1      = get_Add_left(val);
2042                 op2      = get_Add_right(val);
2043                 if(is_Const_1(op2)) {
2044                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2045                                                 new_rd_ia32_IncMem);
2046                         break;
2047                 } else if(is_Const_Minus_1(op2)) {
2048                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
2049                                                 new_rd_ia32_DecMem);
2050                         break;
2051                 }
2052                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2053                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit,
2054                                          match_dest_am | match_commutative |
2055                                          match_immediate);
2056                 break;
2057         case iro_Sub:
2058                 op1      = get_Sub_left(val);
2059                 op2      = get_Sub_right(val);
2060                 if(is_Const(op2)) {
2061                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
2062                                    "found\n");
2063                 }
2064                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2065                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit,
2066                                          match_dest_am | match_immediate |
2067                                          match_immediate);
2068                 break;
2069         case iro_And:
2070                 op1      = get_And_left(val);
2071                 op2      = get_And_right(val);
2072                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2073                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit,
2074                                          match_dest_am | match_commutative |
2075                                          match_immediate);
2076                 break;
2077         case iro_Or:
2078                 op1      = get_Or_left(val);
2079                 op2      = get_Or_right(val);
2080                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2081                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit,
2082                                          match_dest_am | match_commutative |
2083                                          match_immediate);
2084                 break;
2085         case iro_Eor:
2086                 op1      = get_Eor_left(val);
2087                 op2      = get_Eor_right(val);
2088                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2089                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit,
2090                                          match_dest_am | match_commutative |
2091                                          match_immediate);
2092                 break;
2093         case iro_Shl:
2094                 op1      = get_Shl_left(val);
2095                 op2      = get_Shl_right(val);
2096                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2097                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem,
2098                                          match_dest_am | match_immediate);
2099                 break;
2100         case iro_Shr:
2101                 op1      = get_Shr_left(val);
2102                 op2      = get_Shr_right(val);
2103                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2104                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem,
2105                                          match_dest_am | match_immediate);
2106                 break;
2107         case iro_Shrs:
2108                 op1      = get_Shrs_left(val);
2109                 op2      = get_Shrs_right(val);
2110                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2111                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem,
2112                                          match_dest_am | match_immediate);
2113                 break;
2114         case iro_Rot:
2115                 op1      = get_Rot_left(val);
2116                 op2      = get_Rot_right(val);
2117                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
2118                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem,
2119                                          match_dest_am | match_immediate);
2120                 break;
2121         /* TODO: match ROR patterns... */
2122         case iro_Psi:
2123                 new_node = try_create_SetMem(val, ptr, mem);
2124                 break;
2125         case iro_Minus:
2126                 op1      = get_Minus_op(val);
2127                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
2128                 break;
2129         case iro_Not:
2130                 /* should be lowered already */
2131                 assert(mode != mode_b);
2132                 op1      = get_Not_op(val);
2133                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
2134                 break;
2135         default:
2136                 return NULL;
2137         }
2138
2139         if(new_node != NULL) {
2140                 if(get_irn_pinned(new_node) != op_pin_state_pinned &&
2141                                 get_irn_pinned(node) == op_pin_state_pinned) {
2142                         set_irn_pinned(new_node, op_pin_state_pinned);
2143                 }
2144         }
2145
2146         return new_node;
2147 }
2148
2149 static int is_float_to_int32_conv(const ir_node *node)
2150 {
2151         ir_mode  *mode = get_irn_mode(node);
2152         ir_node  *conv_op;
2153         ir_mode  *conv_mode;
2154
2155         if(get_mode_size_bits(mode) != 32 || !mode_needs_gp_reg(mode))
2156                 return 0;
2157
2158         if(!is_Conv(node))
2159                 return 0;
2160         conv_op   = get_Conv_op(node);
2161         conv_mode = get_irn_mode(conv_op);
2162
2163         if(!mode_is_float(conv_mode))
2164                 return 0;
2165
2166         return 1;
2167 }
2168
2169 /**
2170  * Transforms a Store.
2171  *
2172  * @return the created ia32 Store node
2173  */
2174 static ir_node *gen_Store(ir_node *node)
2175 {
2176         ir_node  *block     = get_nodes_block(node);
2177         ir_node  *new_block = be_transform_node(block);
2178         ir_node  *ptr       = get_Store_ptr(node);
2179         ir_node  *val       = get_Store_value(node);
2180         ir_node  *mem       = get_Store_mem(node);
2181         ir_graph *irg       = current_ir_graph;
2182         dbg_info *dbgi      = get_irn_dbg_info(node);
2183         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2184         ir_mode  *mode      = get_irn_mode(val);
2185         ir_node  *new_val;
2186         ir_node  *new_node;
2187         ia32_address_t addr;
2188
2189         /* check for destination address mode */
2190         new_node = try_create_dest_am(node);
2191         if(new_node != NULL)
2192                 return new_node;
2193
2194         /* construct store address */
2195         memset(&addr, 0, sizeof(addr));
2196         ia32_create_address_mode(&addr, ptr, /*force=*/0);
2197
2198         if(addr.base == NULL) {
2199                 addr.base = noreg;
2200         } else {
2201                 addr.base = be_transform_node(addr.base);
2202         }
2203
2204         if(addr.index == NULL) {
2205                 addr.index = noreg;
2206         } else {
2207                 addr.index = be_transform_node(addr.index);
2208         }
2209         addr.mem = be_transform_node(mem);
2210
2211         if (mode_is_float(mode)) {
2212                 /* convs (and strict-convs) before stores are unnecessary if the mode
2213                    is the same */
2214                 while(is_Conv(val) && mode == get_irn_mode(get_Conv_op(val))) {
2215                         val = get_Conv_op(val);
2216                 }
2217                 new_val = be_transform_node(val);
2218                 if (USE_SSE2(env_cg)) {
2219                         new_node = new_rd_ia32_xStore(dbgi, irg, new_block, addr.base,
2220                                                       addr.index, addr.mem, new_val);
2221                 } else {
2222                         new_node = new_rd_ia32_vfst(dbgi, irg, new_block, addr.base,
2223                                                     addr.index, addr.mem, new_val, mode);
2224                 }
2225         } else if(is_float_to_int32_conv(val)) {
2226                 ir_node *trunc_mode = ia32_new_Fpu_truncate(env_cg);
2227                 val = get_Conv_op(val);
2228
2229                 /* convs (and strict-convs) before stores are unnecessary if the mode
2230                    is the same */
2231                 while(is_Conv(val) && mode == get_irn_mode(get_Conv_op(val))) {
2232                         val = get_Conv_op(val);
2233                 }
2234                 new_val = be_transform_node(val);
2235
2236                 new_node = new_rd_ia32_vfist(dbgi, irg, new_block, addr.base,
2237                                              addr.index, addr.mem, new_val, trunc_mode);
2238         } else {
2239                 new_val = create_immediate_or_transform(val, 0);
2240                 assert(mode != mode_b);
2241
2242                 if (get_mode_size_bits(mode) == 8) {
2243                         new_node = new_rd_ia32_Store8Bit(dbgi, irg, new_block, addr.base,
2244                                                          addr.index, addr.mem, new_val);
2245                 } else {
2246                         new_node = new_rd_ia32_Store(dbgi, irg, new_block, addr.base,
2247                                                      addr.index, addr.mem, new_val);
2248                 }
2249         }
2250
2251         set_irn_pinned(new_node, get_irn_pinned(node));
2252         set_ia32_op_type(new_node, ia32_AddrModeD);
2253         set_ia32_ls_mode(new_node, mode);
2254
2255         set_ia32_exc_label(new_node,
2256                            be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
2257         set_address(new_node, &addr);
2258         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2259
2260         return new_node;
2261 }
2262
2263 static ir_node *create_Switch(ir_node *node)
2264 {
2265         ir_graph *irg       = current_ir_graph;
2266         dbg_info *dbgi      = get_irn_dbg_info(node);
2267         ir_node  *block     = be_transform_node(get_nodes_block(node));
2268         ir_node  *sel       = get_Cond_selector(node);
2269         ir_node  *new_sel   = be_transform_node(sel);
2270         int       switch_min = INT_MAX;
2271         ir_node  *new_node;
2272         const ir_edge_t *edge;
2273
2274         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2275
2276         /* determine the smallest switch case value */
2277         foreach_out_edge(node, edge) {
2278                 ir_node *proj = get_edge_src_irn(edge);
2279                 int      pn   = get_Proj_proj(proj);
2280                 if(pn < switch_min)
2281                         switch_min = pn;
2282         }
2283
2284         if (switch_min != 0) {
2285                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2286
2287                 /* if smallest switch case is not 0 we need an additional sub */
2288                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2289                 add_ia32_am_offs_int(new_sel, -switch_min);
2290                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2291
2292                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2293         }
2294
2295         new_node = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel,
2296                                          get_Cond_defaultProj(node));
2297         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2298
2299         return new_node;
2300 }
2301
2302 static ir_node *gen_Cond(ir_node *node) {
2303         ir_node  *block     = get_nodes_block(node);
2304         ir_node  *new_block = be_transform_node(block);
2305         ir_graph *irg       = current_ir_graph;
2306         dbg_info *dbgi      = get_irn_dbg_info(node);
2307         ir_node  *sel       = get_Cond_selector(node);
2308         ir_mode  *sel_mode  = get_irn_mode(sel);
2309         ir_node  *flags     = NULL;
2310         ir_node  *new_node;
2311         pn_Cmp    pnc;
2312
2313         if (sel_mode != mode_b) {
2314                 return create_Switch(node);
2315         }
2316
2317         /* we get flags from a cmp */
2318         flags = get_flags_node(sel, &pnc);
2319
2320         new_node = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2321         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2322
2323         return new_node;
2324 }
2325
2326
2327
2328 /**
2329  * Transforms a CopyB node.
2330  *
2331  * @return The transformed node.
2332  */
2333 static ir_node *gen_CopyB(ir_node *node) {
2334         ir_node  *block    = be_transform_node(get_nodes_block(node));
2335         ir_node  *src      = get_CopyB_src(node);
2336         ir_node  *new_src  = be_transform_node(src);
2337         ir_node  *dst      = get_CopyB_dst(node);
2338         ir_node  *new_dst  = be_transform_node(dst);
2339         ir_node  *mem      = get_CopyB_mem(node);
2340         ir_node  *new_mem  = be_transform_node(mem);
2341         ir_node  *res      = NULL;
2342         ir_graph *irg      = current_ir_graph;
2343         dbg_info *dbgi     = get_irn_dbg_info(node);
2344         int      size      = get_type_size_bytes(get_CopyB_type(node));
2345         int      rem;
2346
2347         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2348         /* then we need the size explicitly in ECX.                    */
2349         if (size >= 32 * 4) {
2350                 rem = size & 0x3; /* size % 4 */
2351                 size >>= 2;
2352
2353                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2354                 add_irn_dep(res, get_irg_frame(irg));
2355
2356                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem, rem);
2357         } else {
2358                 if(size == 0) {
2359                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2360                                    node);
2361                 }
2362                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem, size);
2363         }
2364
2365         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2366
2367         return res;
2368 }
2369
2370 static ir_node *gen_be_Copy(ir_node *node)
2371 {
2372         ir_node *new_node = be_duplicate_node(node);
2373         ir_mode *mode     = get_irn_mode(new_node);
2374
2375         if (mode_needs_gp_reg(mode)) {
2376                 set_irn_mode(new_node, mode_Iu);
2377         }
2378
2379         return new_node;
2380 }
2381
2382 static ir_node *create_Fucom(ir_node *node)
2383 {
2384         ir_graph *irg       = current_ir_graph;
2385         dbg_info *dbgi      = get_irn_dbg_info(node);
2386         ir_node  *block     = get_nodes_block(node);
2387         ir_node  *new_block = be_transform_node(block);
2388         ir_node  *left      = get_Cmp_left(node);
2389         ir_node  *new_left  = be_transform_node(left);
2390         ir_node  *right     = get_Cmp_right(node);
2391         ir_node  *new_right;
2392         ir_node  *new_node;
2393
2394         if(transform_config.use_fucomi) {
2395                 new_right = be_transform_node(right);
2396                 new_node  = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left,
2397                                                 new_right, 0);
2398                 set_ia32_commutative(new_node);
2399                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2400         } else {
2401                 if(transform_config.use_ftst && is_Const_null(right)) {
2402                         new_node = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left,
2403                                                            0);
2404                 } else {
2405                         new_right = be_transform_node(right);
2406                         new_node  = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2407                                                                                                  new_right, 0);
2408                 }
2409
2410                 set_ia32_commutative(new_node);
2411
2412                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2413
2414                 new_node = new_rd_ia32_Sahf(dbgi, irg, new_block, new_node);
2415                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2416         }
2417
2418         return new_node;
2419 }
2420
2421 static ir_node *create_Ucomi(ir_node *node)
2422 {
2423         ir_graph *irg       = current_ir_graph;
2424         dbg_info *dbgi      = get_irn_dbg_info(node);
2425         ir_node  *src_block = get_nodes_block(node);
2426         ir_node  *new_block = be_transform_node(src_block);
2427         ir_node  *left      = get_Cmp_left(node);
2428         ir_node  *right     = get_Cmp_right(node);
2429         ir_node  *new_node;
2430         ia32_address_mode_t  am;
2431         ia32_address_t      *addr = &am.addr;
2432
2433         match_arguments(&am, src_block, left, right, match_commutative | match_am);
2434
2435         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2436                                      addr->mem, am.new_op1, am.new_op2,
2437                                      am.ins_permuted);
2438         set_am_attributes(new_node, &am);
2439
2440         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2441
2442         new_node = fix_mem_proj(new_node, &am);
2443
2444         return new_node;
2445 }
2446
2447 /**
2448  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2449  * to fold an and into a test node
2450  */
2451 static int can_fold_test_and(ir_node *node)
2452 {
2453         const ir_edge_t *edge;
2454
2455         /** we can only have eq and lg projs */
2456         foreach_out_edge(node, edge) {
2457                 ir_node *proj = get_edge_src_irn(edge);
2458                 pn_Cmp   pnc  = get_Proj_proj(proj);
2459                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2460                         return 0;
2461         }
2462
2463         return 1;
2464 }
2465
2466 static ir_node *gen_Cmp(ir_node *node)
2467 {
2468         ir_graph *irg       = current_ir_graph;
2469         dbg_info *dbgi      = get_irn_dbg_info(node);
2470         ir_node  *block     = get_nodes_block(node);
2471         ir_node  *new_block = be_transform_node(block);
2472         ir_node  *left      = get_Cmp_left(node);
2473         ir_node  *right     = get_Cmp_right(node);
2474         ir_mode  *cmp_mode  = get_irn_mode(left);
2475         ir_node  *new_node;
2476         ia32_address_mode_t  am;
2477         ia32_address_t      *addr = &am.addr;
2478         int                  cmp_unsigned;
2479
2480         if(mode_is_float(cmp_mode)) {
2481                 if (USE_SSE2(env_cg)) {
2482                         return create_Ucomi(node);
2483                 } else {
2484                         return create_Fucom(node);
2485                 }
2486         }
2487
2488         assert(mode_needs_gp_reg(cmp_mode));
2489
2490         /* we prefer the Test instruction where possible except cases where
2491          * we can use SourceAM */
2492         cmp_unsigned = !mode_is_signed(cmp_mode);
2493         if (is_Const_0(right)) {
2494                 if (is_And(left) &&
2495                                 get_irn_n_edges(left) == 1 &&
2496                                 can_fold_test_and(node)) {
2497                         /* Test(and_left, and_right) */
2498                         ir_node *and_left  = get_And_left(left);
2499                         ir_node *and_right = get_And_right(left);
2500                         ir_mode *mode      = get_irn_mode(and_left);
2501
2502                         match_arguments(&am, block, and_left, and_right, match_commutative |
2503                                         match_am | match_8bit_am | match_16bit_am |
2504                                         match_am_and_immediates | match_immediate |
2505                                         match_8bit | match_16bit);
2506                         if (get_mode_size_bits(mode) == 8) {
2507                                 new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2508                                                                 addr->index, addr->mem, am.new_op1,
2509                                                                 am.new_op2, am.ins_permuted,
2510                                                                 cmp_unsigned);
2511                         } else {
2512                                 new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2513                                                             addr->index, addr->mem, am.new_op1,
2514                                                             am.new_op2, am.ins_permuted, cmp_unsigned);
2515                         }
2516                 } else {
2517                         match_arguments(&am, block, NULL, left, match_am | match_8bit_am |
2518                                         match_16bit_am | match_8bit | match_16bit);
2519                         if (am.op_type == ia32_AddrModeS) {
2520                                 /* Cmp(AM, 0) */
2521                                 ir_node *imm_zero = try_create_Immediate(right, 0);
2522                                 if (get_mode_size_bits(cmp_mode) == 8) {
2523                                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2524                                                                        addr->index, addr->mem, am.new_op2,
2525                                                                        imm_zero, am.ins_permuted,
2526                                                                        cmp_unsigned);
2527                                 } else {
2528                                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2529                                                                    addr->index, addr->mem, am.new_op2,
2530                                                                    imm_zero, am.ins_permuted, cmp_unsigned);
2531                                 }
2532                         } else {
2533                                 /* Test(left, left) */
2534                                 if (get_mode_size_bits(cmp_mode) == 8) {
2535                                         new_node = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2536                                                                         addr->index, addr->mem, am.new_op2,
2537                                                                         am.new_op2, am.ins_permuted,
2538                                                                         cmp_unsigned);
2539                                 } else {
2540                                         new_node = new_rd_ia32_Test(dbgi, irg, new_block, addr->base,
2541                                                                     addr->index, addr->mem, am.new_op2,
2542                                                                     am.new_op2, am.ins_permuted,
2543                                                                     cmp_unsigned);
2544                                 }
2545                         }
2546                 }
2547         } else {
2548                 /* Cmp(left, right) */
2549                 match_arguments(&am, block, left, right, match_commutative | match_am |
2550                                 match_8bit_am | match_16bit_am | match_am_and_immediates |
2551                                 match_immediate | match_8bit | match_16bit);
2552                 if (get_mode_size_bits(cmp_mode) == 8) {
2553                         new_node = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base,
2554                                                        addr->index, addr->mem, am.new_op1,
2555                                                        am.new_op2, am.ins_permuted,
2556                                                        cmp_unsigned);
2557                 } else {
2558                         new_node = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base,
2559                                                    addr->index, addr->mem, am.new_op1,
2560                                                    am.new_op2, am.ins_permuted, cmp_unsigned);
2561                 }
2562         }
2563         set_am_attributes(new_node, &am);
2564         assert(cmp_mode != NULL);
2565         set_ia32_ls_mode(new_node, cmp_mode);
2566
2567         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2568
2569         new_node = fix_mem_proj(new_node, &am);
2570
2571         return new_node;
2572 }
2573
2574 static ir_node *create_CMov(ir_node *node, ir_node *new_flags, pn_Cmp pnc)
2575 {
2576         ir_graph            *irg           = current_ir_graph;
2577         dbg_info            *dbgi          = get_irn_dbg_info(node);
2578         ir_node             *block         = get_nodes_block(node);
2579         ir_node             *new_block     = be_transform_node(block);
2580         ir_node             *val_true      = get_Psi_val(node, 0);
2581         ir_node             *val_false     = get_Psi_default(node);
2582         ir_node             *new_node;
2583         match_flags_t        match_flags;
2584         ia32_address_mode_t  am;
2585         ia32_address_t      *addr;
2586
2587         assert(transform_config.use_cmov);
2588         assert(mode_needs_gp_reg(get_irn_mode(val_true)));
2589
2590         addr = &am.addr;
2591
2592         match_flags = match_commutative | match_am | match_16bit_am |
2593                       match_mode_neutral;
2594
2595         match_arguments(&am, block, val_false, val_true, match_flags);
2596
2597         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2598                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2599                                     am.ins_permuted, pnc);
2600         set_am_attributes(new_node, &am);
2601
2602         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2603
2604         new_node = fix_mem_proj(new_node, &am);
2605
2606         return new_node;
2607 }
2608
2609
2610
2611 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2612                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2613                                  int ins_permuted)
2614 {
2615         ir_graph *irg   = current_ir_graph;
2616         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2617         ir_node  *nomem = new_NoMem();
2618         ir_mode  *mode  = get_irn_mode(orig_node);
2619         ir_node  *new_node;
2620
2621         new_node = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2622         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2623
2624         /* we might need to conv the result up */
2625         if(get_mode_size_bits(mode) > 8) {
2626                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2627                                                     nomem, new_node, mode_Bu);
2628                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, orig_node));
2629         }
2630
2631         return new_node;
2632 }
2633
2634 /**
2635  * Transforms a Psi node into CMov.
2636  *
2637  * @return The transformed node.
2638  */
2639 static ir_node *gen_Psi(ir_node *node)
2640 {
2641         dbg_info *dbgi        = get_irn_dbg_info(node);
2642         ir_node  *block       = get_nodes_block(node);
2643         ir_node  *new_block   = be_transform_node(block);
2644         ir_node  *psi_true    = get_Psi_val(node, 0);
2645         ir_node  *psi_default = get_Psi_default(node);
2646         ir_node  *cond        = get_Psi_cond(node, 0);
2647         ir_node  *flags       = NULL;
2648         ir_node  *new_node;
2649         pn_Cmp    pnc;
2650
2651         assert(get_Psi_n_conds(node) == 1);
2652         assert(get_irn_mode(cond) == mode_b);
2653         assert(mode_needs_gp_reg(get_irn_mode(node)));
2654
2655         flags = get_flags_node(cond, &pnc);
2656
2657         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2658                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, 0);
2659         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2660                 new_node = create_set_32bit(dbgi, new_block, flags, pnc, node, 1);
2661         } else {
2662                 new_node = create_CMov(node, flags, pnc);
2663         }
2664         return new_node;
2665 }
2666
2667
2668 /**
2669  * Create a conversion from x87 state register to general purpose.
2670  */
2671 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2672         ir_node         *block      = be_transform_node(get_nodes_block(node));
2673         ir_node         *op         = get_Conv_op(node);
2674         ir_node         *new_op     = be_transform_node(op);
2675         ia32_code_gen_t *cg         = env_cg;
2676         ir_graph        *irg        = current_ir_graph;
2677         dbg_info        *dbgi       = get_irn_dbg_info(node);
2678         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2679         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2680         ir_mode         *mode       = get_irn_mode(node);
2681         ir_node         *fist, *load;
2682
2683         /* do a fist */
2684         fist = new_rd_ia32_vfist(dbgi, irg, block, get_irg_frame(irg), noreg,
2685                                  new_NoMem(), new_op, trunc_mode);
2686
2687         set_irn_pinned(fist, op_pin_state_floats);
2688         set_ia32_use_frame(fist);
2689         set_ia32_op_type(fist, ia32_AddrModeD);
2690
2691         assert(get_mode_size_bits(mode) <= 32);
2692         /* exception we can only store signed 32 bit integers, so for unsigned
2693            we store a 64bit (signed) integer and load the lower bits */
2694         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2695                 set_ia32_ls_mode(fist, mode_Ls);
2696         } else {
2697                 set_ia32_ls_mode(fist, mode_Is);
2698         }
2699         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2700
2701         /* do a Load */
2702         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2703
2704         set_irn_pinned(load, op_pin_state_floats);
2705         set_ia32_use_frame(load);
2706         set_ia32_op_type(load, ia32_AddrModeS);
2707         set_ia32_ls_mode(load, mode_Is);
2708         if(get_ia32_ls_mode(fist) == mode_Ls) {
2709                 ia32_attr_t *attr = get_ia32_attr(load);
2710                 attr->data.need_64bit_stackent = 1;
2711         } else {
2712                 ia32_attr_t *attr = get_ia32_attr(load);
2713                 attr->data.need_32bit_stackent = 1;
2714         }
2715         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2716
2717         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2718 }
2719
2720 /**
2721  * Creates a x87 strict Conv by placing a Sore and a Load
2722  */
2723 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
2724 {
2725         ir_node  *block    = get_nodes_block(node);
2726         ir_graph *irg      = current_ir_graph;
2727         dbg_info *dbgi     = get_irn_dbg_info(node);
2728         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2729         ir_node  *nomem    = new_NoMem();
2730         ir_node  *frame    = get_irg_frame(irg);
2731         ir_node  *store, *load;
2732         ir_node  *new_node;
2733
2734         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
2735                                  tgt_mode);
2736         set_ia32_use_frame(store);
2737         set_ia32_op_type(store, ia32_AddrModeD);
2738         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2739
2740         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2741                                 tgt_mode);
2742         set_ia32_use_frame(load);
2743         set_ia32_op_type(load, ia32_AddrModeS);
2744         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2745
2746         new_node = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2747         return new_node;
2748 }
2749
2750 static ir_node *create_Immediate(ir_entity *symconst, int symconst_sign, long val)
2751 {
2752         ir_graph *irg         = current_ir_graph;
2753         ir_node  *start_block = get_irg_start_block(irg);
2754         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block,
2755                                                       symconst, symconst_sign, val);
2756         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
2757
2758         return immediate;
2759 }
2760
2761 /**
2762  * Create a conversion from general purpose to x87 register
2763  */
2764 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2765         ir_node  *src_block = get_nodes_block(node);
2766         ir_node  *block     = be_transform_node(src_block);
2767         ir_graph *irg       = current_ir_graph;
2768         dbg_info *dbgi      = get_irn_dbg_info(node);
2769         ir_node  *op        = get_Conv_op(node);
2770         ir_node  *new_op    = NULL;
2771         ir_node  *noreg;
2772         ir_node  *nomem;
2773         ir_mode  *mode;
2774         ir_mode  *store_mode;
2775         ir_node  *fild;
2776         ir_node  *store;
2777         ir_node  *new_node;
2778         int       src_bits;
2779
2780         /* fild can use source AM if the operand is a signed 32bit integer */
2781         if (src_mode == mode_Is) {
2782                 ia32_address_mode_t am;
2783
2784                 match_arguments(&am, src_block, NULL, op, match_am | match_try_am);
2785                 if (am.op_type == ia32_AddrModeS) {
2786                         ia32_address_t *addr = &am.addr;
2787
2788                         fild     = new_rd_ia32_vfild(dbgi, irg, block, addr->base,
2789                                                      addr->index, addr->mem);
2790                         new_node = new_r_Proj(irg, block, fild, mode_vfp,
2791                                               pn_ia32_vfild_res);
2792
2793                         set_am_attributes(fild, &am);
2794                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
2795
2796                         fix_mem_proj(fild, &am);
2797
2798                         return new_node;
2799                 }
2800         }
2801         if(new_op == NULL) {
2802                 new_op = be_transform_node(op);
2803         }
2804
2805         noreg  = ia32_new_NoReg_gp(env_cg);
2806         nomem  = new_NoMem();
2807         mode   = get_irn_mode(op);
2808
2809         /* first convert to 32 bit signed if necessary */
2810         src_bits = get_mode_size_bits(src_mode);
2811         if (src_bits == 8) {
2812                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
2813                                                   new_op, src_mode);
2814                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2815                 mode = mode_Is;
2816         } else if (src_bits < 32) {
2817                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
2818                                               new_op, src_mode);
2819                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2820                 mode = mode_Is;
2821         }
2822
2823         assert(get_mode_size_bits(mode) == 32);
2824
2825         /* do a store */
2826         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
2827                                   new_op);
2828
2829         set_ia32_use_frame(store);
2830         set_ia32_op_type(store, ia32_AddrModeD);
2831         set_ia32_ls_mode(store, mode_Iu);
2832
2833         /* exception for 32bit unsigned, do a 64bit spill+load */
2834         if(!mode_is_signed(mode)) {
2835                 ir_node *in[2];
2836                 /* store a zero */
2837                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
2838
2839                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
2840                                                         get_irg_frame(irg), noreg, nomem,
2841                                                         zero_const);
2842
2843                 set_ia32_use_frame(zero_store);
2844                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2845                 add_ia32_am_offs_int(zero_store, 4);
2846                 set_ia32_ls_mode(zero_store, mode_Iu);
2847
2848                 in[0] = zero_store;
2849                 in[1] = store;
2850
2851                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2852                 store_mode = mode_Ls;
2853         } else {
2854                 store_mode = mode_Is;
2855         }
2856
2857         /* do a fild */
2858         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2859
2860         set_ia32_use_frame(fild);
2861         set_ia32_op_type(fild, ia32_AddrModeS);
2862         set_ia32_ls_mode(fild, store_mode);
2863
2864         new_node = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2865
2866         return new_node;
2867 }
2868
2869 /**
2870  * Create a conversion from one integer mode into another one
2871  */
2872 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2873                                 dbg_info *dbgi, ir_node *block, ir_node *op,
2874                                 ir_node *node)
2875 {
2876         ir_graph *irg       = current_ir_graph;
2877         int       src_bits  = get_mode_size_bits(src_mode);
2878         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2879         ir_node  *new_block = be_transform_node(block);
2880         ir_node  *new_node;
2881         ir_mode  *smaller_mode;
2882         int       smaller_bits;
2883         ia32_address_mode_t  am;
2884         ia32_address_t      *addr = &am.addr;
2885
2886         if (src_bits < tgt_bits) {
2887                 smaller_mode = src_mode;
2888                 smaller_bits = src_bits;
2889         } else {
2890                 smaller_mode = tgt_mode;
2891                 smaller_bits = tgt_bits;
2892         }
2893
2894 #ifdef DEBUG_libfirm
2895         if(is_Const(op)) {
2896                 ir_fprintf(stderr, "Optimisation warning: conv after constant %+F\n",
2897                            op);
2898         }
2899 #endif
2900
2901         match_arguments(&am, block, NULL, op, match_8bit | match_16bit | match_am |
2902                         match_8bit_am | match_16bit_am);
2903         if (smaller_bits == 8) {
2904                 new_node = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
2905                                                     addr->index, addr->mem, am.new_op2,
2906                                                     smaller_mode);
2907         } else {
2908                 new_node = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
2909                                                 addr->index, addr->mem, am.new_op2,
2910                                                 smaller_mode);
2911         }
2912         set_am_attributes(new_node, &am);
2913         /* match_arguments assume that out-mode = in-mode, this isn't true here
2914          * so fix it */
2915         set_ia32_ls_mode(new_node, smaller_mode);
2916         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2917         new_node = fix_mem_proj(new_node, &am);
2918         return new_node;
2919 }
2920
2921 /**
2922  * Transforms a Conv node.
2923  *
2924  * @return The created ia32 Conv node
2925  */
2926 static ir_node *gen_Conv(ir_node *node) {
2927         ir_node  *block     = get_nodes_block(node);
2928         ir_node  *new_block = be_transform_node(block);
2929         ir_node  *op        = get_Conv_op(node);
2930         ir_node  *new_op    = NULL;
2931         ir_graph *irg       = current_ir_graph;
2932         dbg_info *dbgi      = get_irn_dbg_info(node);
2933         ir_mode  *src_mode  = get_irn_mode(op);
2934         ir_mode  *tgt_mode  = get_irn_mode(node);
2935         int       src_bits  = get_mode_size_bits(src_mode);
2936         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2937         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2938         ir_node  *nomem     = new_rd_NoMem(irg);
2939         ir_node  *res       = NULL;
2940
2941         if (src_mode == mode_b) {
2942                 assert(mode_is_int(tgt_mode));
2943                 /* nothing to do, we already model bools as 0/1 ints */
2944                 return be_transform_node(op);
2945         }
2946
2947         if (src_mode == tgt_mode) {
2948                 if (get_Conv_strict(node)) {
2949                         if (USE_SSE2(env_cg)) {
2950                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2951                                 return be_transform_node(op);
2952                         }
2953                 } else {
2954                         /* this should be optimized already, but who knows... */
2955                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2956                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2957                         return be_transform_node(op);
2958                 }
2959         }
2960
2961         if (mode_is_float(src_mode)) {
2962                 new_op = be_transform_node(op);
2963                 /* we convert from float ... */
2964                 if (mode_is_float(tgt_mode)) {
2965                         if(src_mode == mode_E && tgt_mode == mode_D
2966                                         && !get_Conv_strict(node)) {
2967                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2968                                 return new_op;
2969                         }
2970
2971                         /* ... to float */
2972                         if (USE_SSE2(env_cg)) {
2973                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2974                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
2975                                                              nomem, new_op);
2976                                 set_ia32_ls_mode(res, tgt_mode);
2977                         } else {
2978                                 if(get_Conv_strict(node)) {
2979                                         res = gen_x87_strict_conv(tgt_mode, new_op);
2980                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2981                                         return res;
2982                                 }
2983                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2984                                 return new_op;
2985                         }
2986                 } else {
2987                         /* ... to int */
2988                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2989                         if (USE_SSE2(env_cg)) {
2990                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
2991                                                             nomem, new_op);
2992                                 set_ia32_ls_mode(res, src_mode);
2993                         } else {
2994                                 return gen_x87_fp_to_gp(node);
2995                         }
2996                 }
2997         } else {
2998                 /* we convert from int ... */
2999                 if (mode_is_float(tgt_mode)) {
3000                         /* ... to float */
3001                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
3002                         if (USE_SSE2(env_cg)) {
3003                                 new_op = be_transform_node(op);
3004                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
3005                                                             nomem, new_op);
3006                                 set_ia32_ls_mode(res, tgt_mode);
3007                         } else {
3008                                 res = gen_x87_gp_to_fp(node, src_mode);
3009                                 if(get_Conv_strict(node)) {
3010                                         res = gen_x87_strict_conv(tgt_mode, res);
3011                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
3012                                                            ia32_get_old_node_name(env_cg, node));
3013                                 }
3014                                 return res;
3015                         }
3016                 } else if(tgt_mode == mode_b) {
3017                         /* mode_b lowering already took care that we only have 0/1 values */
3018                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3019                             src_mode, tgt_mode));
3020                         return be_transform_node(op);
3021                 } else {
3022                         /* to int */
3023                         if (src_bits == tgt_bits) {
3024                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
3025                                     src_mode, tgt_mode));
3026                                 return be_transform_node(op);
3027                         }
3028
3029                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
3030                         return res;
3031                 }
3032         }
3033
3034         return res;
3035 }
3036
3037 static int check_immediate_constraint(long val, char immediate_constraint_type)
3038 {
3039         switch (immediate_constraint_type) {
3040         case 0:
3041                 return 1;
3042         case 'I':
3043                 return val >= 0 && val <= 32;
3044         case 'J':
3045                 return val >= 0 && val <= 63;
3046         case 'K':
3047                 return val >= -128 && val <= 127;
3048         case 'L':
3049                 return val == 0xff || val == 0xffff;
3050         case 'M':
3051                 return val >= 0 && val <= 3;
3052         case 'N':
3053                 return val >= 0 && val <= 255;
3054         case 'O':
3055                 return val >= 0 && val <= 127;
3056         default:
3057                 break;
3058         }
3059         panic("Invalid immediate constraint found");
3060         return 0;
3061 }
3062
3063 static ir_node *try_create_Immediate(ir_node *node,
3064                                      char immediate_constraint_type)
3065 {
3066         int          minus         = 0;
3067         tarval      *offset        = NULL;
3068         int          offset_sign   = 0;
3069         long         val = 0;
3070         ir_entity   *symconst_ent  = NULL;
3071         int          symconst_sign = 0;
3072         ir_mode     *mode;
3073         ir_node     *cnst          = NULL;
3074         ir_node     *symconst      = NULL;
3075         ir_node     *new_node;
3076
3077         mode = get_irn_mode(node);
3078         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
3079                 return NULL;
3080         }
3081
3082         if(is_Minus(node)) {
3083                 minus = 1;
3084                 node  = get_Minus_op(node);
3085         }
3086
3087         if(is_Const(node)) {
3088                 cnst        = node;
3089                 symconst    = NULL;
3090                 offset_sign = minus;
3091         } else if(is_SymConst(node)) {
3092                 cnst          = NULL;
3093                 symconst      = node;
3094                 symconst_sign = minus;
3095         } else if(is_Add(node)) {
3096                 ir_node *left  = get_Add_left(node);
3097                 ir_node *right = get_Add_right(node);
3098                 if(is_Const(left) && is_SymConst(right)) {
3099                         cnst          = left;
3100                         symconst      = right;
3101                         symconst_sign = minus;
3102                         offset_sign   = minus;
3103                 } else if(is_SymConst(left) && is_Const(right)) {
3104                         cnst          = right;
3105                         symconst      = left;
3106                         symconst_sign = minus;
3107                         offset_sign   = minus;
3108                 }
3109         } else if(is_Sub(node)) {
3110                 ir_node *left  = get_Sub_left(node);
3111                 ir_node *right = get_Sub_right(node);
3112                 if(is_Const(left) && is_SymConst(right)) {
3113                         cnst          = left;
3114                         symconst      = right;
3115                         symconst_sign = !minus;
3116                         offset_sign   = minus;
3117                 } else if(is_SymConst(left) && is_Const(right)) {
3118                         cnst          = right;
3119                         symconst      = left;
3120                         symconst_sign = minus;
3121                         offset_sign   = !minus;
3122                 }
3123         } else {
3124                 return NULL;
3125         }
3126
3127         if(cnst != NULL) {
3128                 offset = get_Const_tarval(cnst);
3129                 if(tarval_is_long(offset)) {
3130                         val = get_tarval_long(offset);
3131                 } else {
3132                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
3133                                    "long?\n", cnst);
3134                         return NULL;
3135                 }
3136
3137                 if(!check_immediate_constraint(val, immediate_constraint_type))
3138                         return NULL;
3139         }
3140         if(symconst != NULL) {
3141                 if(immediate_constraint_type != 0) {
3142                         /* we need full 32bits for symconsts */
3143                         return NULL;
3144                 }
3145
3146                 /* unfortunately the assembler/linker doesn't support -symconst */
3147                 if(symconst_sign)
3148                         return NULL;
3149
3150                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
3151                         return NULL;
3152                 symconst_ent = get_SymConst_entity(symconst);
3153         }
3154         if(cnst == NULL && symconst == NULL)
3155                 return NULL;
3156
3157         if(offset_sign && offset != NULL) {
3158                 offset = tarval_neg(offset);
3159         }
3160
3161         new_node = create_Immediate(symconst_ent, symconst_sign, val);
3162
3163         return new_node;
3164 }
3165
3166 static ir_node *create_immediate_or_transform(ir_node *node,
3167                                               char immediate_constraint_type)
3168 {
3169         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
3170         if (new_node == NULL) {
3171                 new_node = be_transform_node(node);
3172         }
3173         return new_node;
3174 }
3175
3176 static const arch_register_req_t no_register_req = {
3177         arch_register_req_type_none,
3178         NULL,                         /* regclass */
3179         NULL,                         /* limit bitset */
3180         0,                            /* same pos */
3181         0                             /* different pos */
3182 };
3183
3184 /**
3185  * An assembler constraint.
3186  */
3187 typedef struct constraint_t constraint_t;
3188 struct constraint_t {
3189         int                         is_in;
3190         int                         n_outs;
3191         const arch_register_req_t **out_reqs;
3192
3193         const arch_register_req_t  *req;
3194         unsigned                    immediate_possible;
3195         char                        immediate_type;
3196 };
3197
3198 static void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
3199 {
3200         int                          immediate_possible = 0;
3201         char                         immediate_type     = 0;
3202         unsigned                     limited            = 0;
3203         const arch_register_class_t *cls                = NULL;
3204         ir_graph                    *irg = current_ir_graph;
3205         struct obstack              *obst = get_irg_obstack(irg);
3206         arch_register_req_t         *req;
3207         unsigned                    *limited_ptr = NULL;
3208         int                          p;
3209         int                          same_as = -1;
3210
3211         /* TODO: replace all the asserts with nice error messages */
3212
3213         if(*c == 0) {
3214                 /* a memory constraint: no need to do anything in backend about it
3215                  * (the dependencies are already respected by the memory edge of
3216                  * the node) */
3217                 constraint->req    = &no_register_req;
3218                 return;
3219         }
3220
3221         while(*c != 0) {
3222                 switch(*c) {
3223                 case ' ':
3224                 case '\t':
3225                 case '\n':
3226                         break;
3227
3228                 case 'a':
3229                         assert(cls == NULL ||
3230                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3231                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3232                         limited |= 1 << REG_EAX;
3233                         break;
3234                 case 'b':
3235                         assert(cls == NULL ||
3236                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3237                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3238                         limited |= 1 << REG_EBX;
3239                         break;
3240                 case 'c':
3241                         assert(cls == NULL ||
3242                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3243                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3244                         limited |= 1 << REG_ECX;
3245                         break;
3246                 case 'd':
3247                         assert(cls == NULL ||
3248                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3249                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3250                         limited |= 1 << REG_EDX;
3251                         break;
3252                 case 'D':
3253                         assert(cls == NULL ||
3254                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3255                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3256                         limited |= 1 << REG_EDI;
3257                         break;
3258                 case 'S':
3259                         assert(cls == NULL ||
3260                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3261                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3262                         limited |= 1 << REG_ESI;
3263                         break;
3264                 case 'Q':
3265                 case 'q': /* q means lower part of the regs only, this makes no
3266                                    * difference to Q for us (we only assigne whole registers) */
3267                         assert(cls == NULL ||
3268                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3269                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3270                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3271                                    1 << REG_EDX;
3272                         break;
3273                 case 'A':
3274                         assert(cls == NULL ||
3275                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3276                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3277                         limited |= 1 << REG_EAX | 1 << REG_EDX;
3278                         break;
3279                 case 'l':
3280                         assert(cls == NULL ||
3281                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3282                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3283                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3284                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
3285                                    1 << REG_EBP;
3286                         break;
3287
3288                 case 'R':
3289                 case 'r':
3290                 case 'p':
3291                         assert(cls == NULL);
3292                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3293                         break;
3294
3295                 case 'f':
3296                 case 't':
3297                 case 'u':
3298                         /* TODO: mark values so the x87 simulator knows about t and u */
3299                         assert(cls == NULL);
3300                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3301                         break;
3302
3303                 case 'Y':
3304                 case 'x':
3305                         assert(cls == NULL);
3306                         /* TODO: check that sse2 is supported */
3307                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3308                         break;
3309
3310                 case 'I':
3311                 case 'J':
3312                 case 'K':
3313                 case 'L':
3314                 case 'M':
3315                 case 'N':
3316                 case 'O':
3317                         assert(!immediate_possible);
3318                         immediate_possible = 1;
3319                         immediate_type     = *c;
3320                         break;
3321                 case 'n':
3322                 case 'i':
3323                         assert(!immediate_possible);
3324                         immediate_possible = 1;
3325                         break;
3326
3327                 case 'g':
3328                         assert(!immediate_possible && cls == NULL);
3329                         immediate_possible = 1;
3330                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3331                         break;
3332
3333                 case '0':
3334                 case '1':
3335                 case '2':
3336                 case '3':
3337                 case '4':
3338                 case '5':
3339                 case '6':
3340                 case '7':
3341                 case '8':
3342                 case '9':
3343                         assert(constraint->is_in && "can only specify same constraint "
3344                                "on input");
3345
3346                         sscanf(c, "%d%n", &same_as, &p);
3347                         if(same_as >= 0) {
3348                                 c += p;
3349                                 continue;
3350                         }
3351                         break;
3352
3353                 case 'm':
3354                         /* memory constraint no need to do anything in backend about it
3355                          * (the dependencies are already respected by the memory edge of
3356                          * the node) */
3357                         constraint->req    = &no_register_req;
3358                         return;
3359
3360                 case 'E': /* no float consts yet */
3361                 case 'F': /* no float consts yet */
3362                 case 's': /* makes no sense on x86 */
3363                 case 'X': /* we can't support that in firm */
3364                 case 'o':
3365                 case 'V':
3366                 case '<': /* no autodecrement on x86 */
3367                 case '>': /* no autoincrement on x86 */
3368                 case 'C': /* sse constant not supported yet */
3369                 case 'G': /* 80387 constant not supported yet */
3370                 case 'y': /* we don't support mmx registers yet */
3371                 case 'Z': /* not available in 32 bit mode */
3372                 case 'e': /* not available in 32 bit mode */
3373                         panic("unsupported asm constraint '%c' found in (%+F)",
3374                               *c, current_ir_graph);
3375                         break;
3376                 default:
3377                         panic("unknown asm constraint '%c' found in (%+F)", *c,
3378                               current_ir_graph);
3379                         break;
3380                 }
3381                 ++c;
3382         }
3383
3384         if(same_as >= 0) {
3385                 const arch_register_req_t *other_constr;
3386
3387                 assert(cls == NULL && "same as and register constraint not supported");
3388                 assert(!immediate_possible && "same as and immediate constraint not "
3389                        "supported");
3390                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3391                        "same_as constraint");
3392
3393                 other_constr         = constraint->out_reqs[same_as];
3394
3395                 req                  = obstack_alloc(obst, sizeof(req[0]));
3396                 req->cls             = other_constr->cls;
3397                 req->type            = arch_register_req_type_should_be_same;
3398                 req->limited         = NULL;
3399                 req->other_same      = 1U << pos;
3400                 req->other_different = 0;
3401
3402                 /* switch constraints. This is because in firm we have same_as
3403                  * constraints on the output constraints while in the gcc asm syntax
3404                  * they are specified on the input constraints */
3405                 constraint->req               = other_constr;
3406                 constraint->out_reqs[same_as] = req;
3407                 constraint->immediate_possible = 0;
3408                 return;
3409         }
3410
3411         if(immediate_possible && cls == NULL) {
3412                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3413         }
3414         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3415         assert(cls != NULL);
3416
3417         if(immediate_possible) {
3418                 assert(constraint->is_in
3419                        && "immediate make no sense for output constraints");
3420         }
3421         /* todo: check types (no float input on 'r' constrained in and such... */
3422
3423         if(limited != 0) {
3424                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3425                 limited_ptr  = (unsigned*) (req+1);
3426         } else {
3427                 req = obstack_alloc(obst, sizeof(req[0]));
3428         }
3429         memset(req, 0, sizeof(req[0]));
3430
3431         if(limited != 0) {
3432                 req->type    = arch_register_req_type_limited;
3433                 *limited_ptr = limited;
3434                 req->limited = limited_ptr;
3435         } else {
3436                 req->type    = arch_register_req_type_normal;
3437         }
3438         req->cls = cls;
3439
3440         constraint->req                = req;
3441         constraint->immediate_possible = immediate_possible;
3442         constraint->immediate_type     = immediate_type;
3443 }
3444
3445 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3446                           const char *c)
3447 {
3448         (void) node;
3449         (void) pos;
3450         (void) constraint;
3451         (void) c;
3452         panic("Clobbers not supported yet");
3453 }
3454
3455 static int is_memory_op(const ir_asm_constraint *constraint)
3456 {
3457         ident      *id  = constraint->constraint;
3458         const char *str = get_id_str(id);
3459         const char *c;
3460
3461         for(c = str; *c != '\0'; ++c) {
3462                 if(*c == 'm')
3463                         return 1;
3464         }
3465
3466         return 0;
3467 }
3468
3469 /**
3470  * generates code for a ASM node
3471  */
3472 static ir_node *gen_ASM(ir_node *node)
3473 {
3474         int                         i, arity;
3475         ir_graph                   *irg       = current_ir_graph;
3476         ir_node                    *block     = get_nodes_block(node);
3477         ir_node                    *new_block = be_transform_node(block);
3478         dbg_info                   *dbgi      = get_irn_dbg_info(node);
3479         ir_node                   **in;
3480         ir_node                    *new_node;
3481         int                         out_arity;
3482         int                         n_out_constraints;
3483         int                         n_clobbers;
3484         const arch_register_req_t **out_reg_reqs;
3485         const arch_register_req_t **in_reg_reqs;
3486         ia32_asm_reg_t             *register_map;
3487         unsigned                    reg_map_size = 0;
3488         struct obstack             *obst;
3489         const ir_asm_constraint    *in_constraints;
3490         const ir_asm_constraint    *out_constraints;
3491         ident                     **clobbers;
3492         constraint_t                parsed_constraint;
3493
3494         arity = get_irn_arity(node);
3495         in    = alloca(arity * sizeof(in[0]));
3496         memset(in, 0, arity * sizeof(in[0]));
3497
3498         n_out_constraints = get_ASM_n_output_constraints(node);
3499         n_clobbers        = get_ASM_n_clobbers(node);
3500         out_arity         = n_out_constraints + n_clobbers;
3501
3502         in_constraints  = get_ASM_input_constraints(node);
3503         out_constraints = get_ASM_output_constraints(node);
3504         clobbers        = get_ASM_clobbers(node);
3505
3506         /* construct output constraints */
3507         obst         = get_irg_obstack(irg);
3508         out_reg_reqs = obstack_alloc(obst, out_arity * sizeof(out_reg_reqs[0]));
3509         parsed_constraint.out_reqs = out_reg_reqs;
3510         parsed_constraint.n_outs   = n_out_constraints;
3511         parsed_constraint.is_in    = 0;
3512
3513         for(i = 0; i < out_arity; ++i) {
3514                 const char   *c;
3515
3516                 if(i < n_out_constraints) {
3517                         const ir_asm_constraint *constraint = &out_constraints[i];
3518                         c = get_id_str(constraint->constraint);
3519                         parse_asm_constraint(i, &parsed_constraint, c);
3520
3521                         if(constraint->pos > reg_map_size)
3522                                 reg_map_size = constraint->pos;
3523                 } else {
3524                         ident *glob_id = clobbers [i - n_out_constraints];
3525                         c = get_id_str(glob_id);
3526                         parse_clobber(node, i, &parsed_constraint, c);
3527                 }
3528
3529                 out_reg_reqs[i] = parsed_constraint.req;
3530         }
3531
3532         /* construct input constraints */
3533         in_reg_reqs = obstack_alloc(obst, arity * sizeof(in_reg_reqs[0]));
3534         parsed_constraint.is_in = 1;
3535         for(i = 0; i < arity; ++i) {
3536                 const ir_asm_constraint   *constraint = &in_constraints[i];
3537                 ident                     *constr_id  = constraint->constraint;
3538                 const char                *c          = get_id_str(constr_id);
3539
3540                 parse_asm_constraint(i, &parsed_constraint, c);
3541                 in_reg_reqs[i] = parsed_constraint.req;
3542
3543                 if(constraint->pos > reg_map_size)
3544                         reg_map_size = constraint->pos;
3545
3546                 if(parsed_constraint.immediate_possible) {
3547                         ir_node *pred      = get_irn_n(node, i);
3548                         char     imm_type  = parsed_constraint.immediate_type;
3549                         ir_node *immediate = try_create_Immediate(pred, imm_type);
3550
3551                         if(immediate != NULL) {
3552                                 in[i] = immediate;
3553                         }
3554                 }
3555         }
3556         reg_map_size++;
3557
3558         register_map = NEW_ARR_D(ia32_asm_reg_t, obst, reg_map_size);
3559         memset(register_map, 0, reg_map_size * sizeof(register_map[0]));
3560
3561         for(i = 0; i < n_out_constraints; ++i) {
3562                 const ir_asm_constraint *constraint = &out_constraints[i];
3563                 unsigned                 pos        = constraint->pos;
3564
3565                 assert(pos < reg_map_size);
3566                 register_map[pos].use_input = 0;
3567                 register_map[pos].valid     = 1;
3568                 register_map[pos].memory    = is_memory_op(constraint);
3569                 register_map[pos].inout_pos = i;
3570                 register_map[pos].mode      = constraint->mode;
3571         }
3572
3573         /* transform inputs */
3574         for(i = 0; i < arity; ++i) {
3575                 const ir_asm_constraint *constraint = &in_constraints[i];
3576                 unsigned                 pos        = constraint->pos;
3577                 ir_node                 *pred       = get_irn_n(node, i);
3578                 ir_node                 *transformed;
3579
3580                 assert(pos < reg_map_size);
3581                 register_map[pos].use_input = 1;
3582                 register_map[pos].valid     = 1;
3583                 register_map[pos].memory    = is_memory_op(constraint);
3584                 register_map[pos].inout_pos = i;
3585                 register_map[pos].mode      = constraint->mode;
3586
3587                 if(in[i] != NULL)
3588                         continue;
3589
3590                 transformed = be_transform_node(pred);
3591                 in[i]       = transformed;
3592         }
3593
3594         new_node = new_rd_ia32_Asm(dbgi, irg, new_block, arity, in, out_arity,
3595                                    get_ASM_text(node), register_map);
3596
3597         set_ia32_out_req_all(new_node, out_reg_reqs);
3598         set_ia32_in_req_all(new_node, in_reg_reqs);
3599
3600         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3601
3602         return new_node;
3603 }
3604
3605 /********************************************
3606  *  _                          _
3607  * | |                        | |
3608  * | |__   ___ _ __   ___   __| | ___  ___
3609  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
3610  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
3611  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
3612  *
3613  ********************************************/
3614
3615 /**
3616  * Transforms a FrameAddr into an ia32 Add.
3617  */
3618 static ir_node *gen_be_FrameAddr(ir_node *node) {
3619         ir_node  *block  = be_transform_node(get_nodes_block(node));
3620         ir_node  *op     = be_get_FrameAddr_frame(node);
3621         ir_node  *new_op = be_transform_node(op);
3622         ir_graph *irg    = current_ir_graph;
3623         dbg_info *dbgi   = get_irn_dbg_info(node);
3624         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3625         ir_node  *new_node;
3626
3627         new_node = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3628         set_ia32_frame_ent(new_node, arch_get_frame_entity(env_cg->arch_env, node));
3629         set_ia32_use_frame(new_node);
3630
3631         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3632
3633         return new_node;
3634 }
3635
3636 /**
3637  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3638  */
3639 static ir_node *gen_be_Return(ir_node *node) {
3640         ir_graph  *irg     = current_ir_graph;
3641         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3642         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3643         ir_entity *ent     = get_irg_entity(irg);
3644         ir_type   *tp      = get_entity_type(ent);
3645         dbg_info  *dbgi;
3646         ir_node   *block;
3647         ir_type   *res_type;
3648         ir_mode   *mode;
3649         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3650         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3651         ir_node   *noreg;
3652         ir_node   **in;
3653         int       pn_ret_val, pn_ret_mem, arity, i;
3654
3655         assert(ret_val != NULL);
3656         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3657                 return be_duplicate_node(node);
3658         }
3659
3660         res_type = get_method_res_type(tp, 0);
3661
3662         if (! is_Primitive_type(res_type)) {
3663                 return be_duplicate_node(node);
3664         }
3665
3666         mode = get_type_mode(res_type);
3667         if (! mode_is_float(mode)) {
3668                 return be_duplicate_node(node);
3669         }
3670
3671         assert(get_method_n_ress(tp) == 1);
3672
3673         pn_ret_val = get_Proj_proj(ret_val);
3674         pn_ret_mem = get_Proj_proj(ret_mem);
3675
3676         /* get the Barrier */
3677         barrier = get_Proj_pred(ret_val);
3678
3679         /* get result input of the Barrier */
3680         ret_val     = get_irn_n(barrier, pn_ret_val);
3681         new_ret_val = be_transform_node(ret_val);
3682
3683         /* get memory input of the Barrier */
3684         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3685         new_ret_mem = be_transform_node(ret_mem);
3686
3687         frame = get_irg_frame(irg);
3688
3689         dbgi  = get_irn_dbg_info(barrier);
3690         block = be_transform_node(get_nodes_block(barrier));
3691
3692         noreg = ia32_new_NoReg_gp(env_cg);
3693
3694         /* store xmm0 onto stack */
3695         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3696                                              new_ret_mem, new_ret_val);
3697         set_ia32_ls_mode(sse_store, mode);
3698         set_ia32_op_type(sse_store, ia32_AddrModeD);
3699         set_ia32_use_frame(sse_store);
3700
3701         /* load into x87 register */
3702         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3703         set_ia32_op_type(fld, ia32_AddrModeS);
3704         set_ia32_use_frame(fld);
3705
3706         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3707         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3708
3709         /* create a new barrier */
3710         arity = get_irn_arity(barrier);
3711         in = alloca(arity * sizeof(in[0]));
3712         for (i = 0; i < arity; ++i) {
3713                 ir_node *new_in;
3714
3715                 if (i == pn_ret_val) {
3716                         new_in = fld;
3717                 } else if (i == pn_ret_mem) {
3718                         new_in = mproj;
3719                 } else {
3720                         ir_node *in = get_irn_n(barrier, i);
3721                         new_in = be_transform_node(in);
3722                 }
3723                 in[i] = new_in;
3724         }
3725
3726         new_barrier = new_ir_node(dbgi, irg, block,
3727                                   get_irn_op(barrier), get_irn_mode(barrier),
3728                                   arity, in);
3729         copy_node_attr(barrier, new_barrier);
3730         be_duplicate_deps(barrier, new_barrier);
3731         be_set_transformed_node(barrier, new_barrier);
3732         mark_irn_visited(barrier);
3733
3734         /* transform normally */
3735         return be_duplicate_node(node);
3736 }
3737
3738 /**
3739  * Transform a be_AddSP into an ia32_SubSP.
3740  */
3741 static ir_node *gen_be_AddSP(ir_node *node)
3742 {
3743         ir_node  *sz = get_irn_n(node, be_pos_AddSP_size);
3744         ir_node  *sp = get_irn_n(node, be_pos_AddSP_old_sp);
3745
3746         return gen_binop(node, sp, sz, new_rd_ia32_SubSP, match_am);
3747 }
3748
3749 /**
3750  * Transform a be_SubSP into an ia32_AddSP
3751  */
3752 static ir_node *gen_be_SubSP(ir_node *node)
3753 {
3754         ir_node  *sz = get_irn_n(node, be_pos_SubSP_size);
3755         ir_node  *sp = get_irn_n(node, be_pos_SubSP_old_sp);
3756
3757         return gen_binop(node, sp, sz, new_rd_ia32_AddSP, match_am);
3758 }
3759
3760 /**
3761  * This function just sets the register for the Unknown node
3762  * as this is not done during register allocation because Unknown
3763  * is an "ignore" node.
3764  */
3765 static ir_node *gen_Unknown(ir_node *node) {
3766         ir_mode *mode = get_irn_mode(node);
3767
3768         if (mode_is_float(mode)) {
3769                 if (USE_SSE2(env_cg)) {
3770                         return ia32_new_Unknown_xmm(env_cg);
3771                 } else {
3772                         /* Unknown nodes are buggy in x87 sim, use zero for now... */
3773                         ir_graph *irg   = current_ir_graph;
3774                         dbg_info *dbgi  = get_irn_dbg_info(node);
3775                         ir_node  *block = get_irg_start_block(irg);
3776                         return new_rd_ia32_vfldz(dbgi, irg, block);
3777                 }
3778         } else if (mode_needs_gp_reg(mode)) {
3779                 return ia32_new_Unknown_gp(env_cg);
3780         } else {
3781                 panic("unsupported Unknown-Mode");
3782         }
3783         return NULL;
3784 }
3785
3786 /**
3787  * Change some phi modes
3788  */
3789 static ir_node *gen_Phi(ir_node *node) {
3790         ir_node  *block = be_transform_node(get_nodes_block(node));
3791         ir_graph *irg   = current_ir_graph;
3792         dbg_info *dbgi  = get_irn_dbg_info(node);
3793         ir_mode  *mode  = get_irn_mode(node);
3794         ir_node  *phi;
3795
3796         if(mode_needs_gp_reg(mode)) {
3797                 /* we shouldn't have any 64bit stuff around anymore */
3798                 assert(get_mode_size_bits(mode) <= 32);
3799                 /* all integer operations are on 32bit registers now */
3800                 mode = mode_Iu;
3801         } else if(mode_is_float(mode)) {
3802                 if (USE_SSE2(env_cg)) {
3803                         mode = mode_xmm;
3804                 } else {
3805                         mode = mode_vfp;
3806                 }
3807         }
3808
3809         /* phi nodes allow loops, so we use the old arguments for now
3810          * and fix this later */
3811         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3812                           get_irn_in(node) + 1);
3813         copy_node_attr(node, phi);
3814         be_duplicate_deps(node, phi);
3815
3816         be_set_transformed_node(node, phi);
3817         be_enqueue_preds(node);
3818
3819         return phi;
3820 }
3821
3822 /**
3823  * Transform IJmp
3824  */
3825 static ir_node *gen_IJmp(ir_node *node)
3826 {
3827         ir_node  *block     = get_nodes_block(node);
3828         ir_node  *new_block = be_transform_node(block);
3829         ir_graph *irg       = current_ir_graph;
3830         dbg_info *dbgi      = get_irn_dbg_info(node);
3831         ir_node  *op        = get_IJmp_target(node);
3832         ir_node  *new_node;
3833         ia32_address_mode_t  am;
3834         ia32_address_t      *addr = &am.addr;
3835
3836         assert(get_irn_mode(op) == mode_P);
3837
3838         match_arguments(&am, block, NULL, op,
3839                         match_am | match_8bit_am | match_16bit_am |
3840                         match_immediate | match_8bit | match_16bit);
3841
3842         new_node = new_rd_ia32_IJmp(dbgi, irg, new_block, addr->base, addr->index,
3843                                     addr->mem, am.new_op2);
3844         set_am_attributes(new_node, &am);
3845         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3846
3847         new_node = fix_mem_proj(new_node, &am);
3848
3849         return new_node;
3850 }
3851
3852
3853 /**********************************************************************
3854  *  _                                _                   _
3855  * | |                              | |                 | |
3856  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3857  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3858  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3859  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3860  *
3861  **********************************************************************/
3862
3863 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3864
3865 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3866                                      ir_node *mem);
3867
3868 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3869                                       ir_node *val, ir_node *mem);
3870
3871 /**
3872  * Transforms a lowered Load into a "real" one.
3873  */
3874 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3875 {
3876         ir_node  *block   = be_transform_node(get_nodes_block(node));
3877         ir_node  *ptr     = get_irn_n(node, 0);
3878         ir_node  *new_ptr = be_transform_node(ptr);
3879         ir_node  *mem     = get_irn_n(node, 1);
3880         ir_node  *new_mem = be_transform_node(mem);
3881         ir_graph *irg     = current_ir_graph;
3882         dbg_info *dbgi    = get_irn_dbg_info(node);
3883         ir_mode  *mode    = get_ia32_ls_mode(node);
3884         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3885         ir_node  *new_op;
3886
3887         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3888
3889         set_ia32_op_type(new_op, ia32_AddrModeS);
3890         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
3891         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
3892         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3893         if (is_ia32_am_sc_sign(node))
3894                 set_ia32_am_sc_sign(new_op);
3895         set_ia32_ls_mode(new_op, mode);
3896         if (is_ia32_use_frame(node)) {
3897                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3898                 set_ia32_use_frame(new_op);
3899         }
3900
3901         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3902
3903         return new_op;
3904 }
3905
3906 /**
3907  * Transforms a lowered Store into a "real" one.
3908  */
3909 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3910 {
3911         ir_node  *block   = be_transform_node(get_nodes_block(node));
3912         ir_node  *ptr     = get_irn_n(node, 0);
3913         ir_node  *new_ptr = be_transform_node(ptr);
3914         ir_node  *val     = get_irn_n(node, 1);
3915         ir_node  *new_val = be_transform_node(val);
3916         ir_node  *mem     = get_irn_n(node, 2);
3917         ir_node  *new_mem = be_transform_node(mem);
3918         ir_graph *irg     = current_ir_graph;
3919         dbg_info *dbgi    = get_irn_dbg_info(node);
3920         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3921         ir_mode  *mode    = get_ia32_ls_mode(node);
3922         ir_node  *new_op;
3923         long     am_offs;
3924
3925         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3926
3927         am_offs = get_ia32_am_offs_int(node);
3928         add_ia32_am_offs_int(new_op, am_offs);
3929
3930         set_ia32_op_type(new_op, ia32_AddrModeD);
3931         set_ia32_ls_mode(new_op, mode);
3932         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3933         set_ia32_use_frame(new_op);
3934
3935         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3936
3937         return new_op;
3938 }
3939
3940 static ir_node *gen_ia32_l_ShlDep(ir_node *node)
3941 {
3942         ir_node *left  = get_irn_n(node, n_ia32_l_ShlDep_left);
3943         ir_node *right = get_irn_n(node, n_ia32_l_ShlDep_right);
3944
3945         return gen_shift_binop(node, left, right, new_rd_ia32_Shl,
3946                                match_immediate | match_mode_neutral);
3947 }
3948
3949 static ir_node *gen_ia32_l_ShrDep(ir_node *node)
3950 {
3951         ir_node *left  = get_irn_n(node, n_ia32_l_ShrDep_left);
3952         ir_node *right = get_irn_n(node, n_ia32_l_ShrDep_right);
3953         return gen_shift_binop(node, left, right, new_rd_ia32_Shr,
3954                                match_immediate);
3955 }
3956
3957 static ir_node *gen_ia32_l_SarDep(ir_node *node)
3958 {
3959         ir_node *left  = get_irn_n(node, n_ia32_l_SarDep_left);
3960         ir_node *right = get_irn_n(node, n_ia32_l_SarDep_right);
3961         return gen_shift_binop(node, left, right, new_rd_ia32_Sar,
3962                                match_immediate);
3963 }
3964
3965 static ir_node *gen_ia32_l_Add(ir_node *node) {
3966         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3967         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3968         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add,
3969                         match_commutative | match_am | match_immediate |
3970                         match_mode_neutral);
3971
3972         if(is_Proj(lowered)) {
3973                 lowered = get_Proj_pred(lowered);
3974         } else {
3975                 assert(is_ia32_Add(lowered));
3976                 set_irn_mode(lowered, mode_T);
3977         }
3978
3979         return lowered;
3980 }
3981
3982 static ir_node *gen_ia32_l_Adc(ir_node *node)
3983 {
3984         return gen_binop_flags(node, new_rd_ia32_Adc,
3985                         match_commutative | match_am | match_immediate |
3986                         match_mode_neutral);
3987 }
3988
3989 /**
3990  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
3991  *
3992  * @param node   The node to transform
3993  * @return the created ia32 vfild node
3994  */
3995 static ir_node *gen_ia32_l_vfild(ir_node *node) {
3996         return gen_lowered_Load(node, new_rd_ia32_vfild);
3997 }
3998
3999 /**
4000  * Transforms an ia32_l_Load into a "real" ia32_Load node
4001  *
4002  * @param node   The node to transform
4003  * @return the created ia32 Load node
4004  */
4005 static ir_node *gen_ia32_l_Load(ir_node *node) {
4006         return gen_lowered_Load(node, new_rd_ia32_Load);
4007 }
4008
4009 /**
4010  * Transforms an ia32_l_Store into a "real" ia32_Store node
4011  *
4012  * @param node   The node to transform
4013  * @return the created ia32 Store node
4014  */
4015 static ir_node *gen_ia32_l_Store(ir_node *node) {
4016         return gen_lowered_Store(node, new_rd_ia32_Store);
4017 }
4018
4019 /**
4020  * Transforms a l_vfist into a "real" vfist node.
4021  *
4022  * @param node   The node to transform
4023  * @return the created ia32 vfist node
4024  */
4025 static ir_node *gen_ia32_l_vfist(ir_node *node) {
4026         ir_node  *block      = be_transform_node(get_nodes_block(node));
4027         ir_node  *ptr        = get_irn_n(node, 0);
4028         ir_node  *new_ptr    = be_transform_node(ptr);
4029         ir_node  *val        = get_irn_n(node, 1);
4030         ir_node  *new_val    = be_transform_node(val);
4031         ir_node  *mem        = get_irn_n(node, 2);
4032         ir_node  *new_mem    = be_transform_node(mem);
4033         ir_graph *irg        = current_ir_graph;
4034         dbg_info *dbgi       = get_irn_dbg_info(node);
4035         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
4036         ir_mode  *mode       = get_ia32_ls_mode(node);
4037         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
4038         ir_node  *new_op;
4039         long     am_offs;
4040
4041         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_mem,
4042                                    new_val, trunc_mode);
4043
4044         am_offs = get_ia32_am_offs_int(node);
4045         add_ia32_am_offs_int(new_op, am_offs);
4046
4047         set_ia32_op_type(new_op, ia32_AddrModeD);
4048         set_ia32_ls_mode(new_op, mode);
4049         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
4050         set_ia32_use_frame(new_op);
4051
4052         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
4053
4054         return new_op;
4055 }
4056
4057 /**
4058  * Transforms a l_MulS into a "real" MulS node.
4059  *
4060  * @return the created ia32 Mul node
4061  */
4062 static ir_node *gen_ia32_l_Mul(ir_node *node) {
4063         ir_node *left  = get_binop_left(node);
4064         ir_node *right = get_binop_right(node);
4065
4066         return gen_binop(node, left, right, new_rd_ia32_Mul,
4067                          match_commutative | match_am | match_mode_neutral);
4068 }
4069
4070 /**
4071  * Transforms a l_IMulS into a "real" IMul1OPS node.
4072  *
4073  * @return the created ia32 IMul1OP node
4074  */
4075 static ir_node *gen_ia32_l_IMul(ir_node *node) {
4076         ir_node  *left      = get_binop_left(node);
4077         ir_node  *right     = get_binop_right(node);
4078
4079         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
4080                          match_commutative | match_am | match_mode_neutral);
4081 }
4082
4083 static ir_node *gen_ia32_l_Sub(ir_node *node) {
4084         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_left);
4085         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_right);
4086         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub,
4087                         match_am | match_immediate | match_mode_neutral);
4088
4089         if(is_Proj(lowered)) {
4090                 lowered = get_Proj_pred(lowered);
4091         } else {
4092                 assert(is_ia32_Sub(lowered));
4093                 set_irn_mode(lowered, mode_T);
4094         }
4095
4096         return lowered;
4097 }
4098
4099 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
4100         return gen_binop_flags(node, new_rd_ia32_Sbb,
4101                         match_am | match_immediate | match_mode_neutral);
4102 }
4103
4104 /**
4105  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
4106  * op1 - target to be shifted
4107  * op2 - contains bits to be shifted into target
4108  * op3 - shift count
4109  * Only op3 can be an immediate.
4110  */
4111 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *high,
4112                                          ir_node *low, ir_node *count)
4113 {
4114         ir_node  *block     = get_nodes_block(node);
4115         ir_node  *new_block = be_transform_node(block);
4116         ir_graph *irg       = current_ir_graph;
4117         dbg_info *dbgi      = get_irn_dbg_info(node);
4118         ir_node  *new_high  = be_transform_node(high);
4119         ir_node  *new_low   = be_transform_node(low);
4120         ir_node  *new_count;
4121         ir_node  *new_node;
4122
4123         /* the shift amount can be any mode that is bigger than 5 bits, since all
4124          * other bits are ignored anyway */
4125         while (is_Conv(count) && get_irn_n_edges(count) == 1) {
4126                 assert(get_mode_size_bits(get_irn_mode(count)) >= 5);
4127                 count = get_Conv_op(count);
4128         }
4129         new_count = create_immediate_or_transform(count, 0);
4130
4131         if (is_ia32_l_ShlD(node)) {
4132                 new_node = new_rd_ia32_ShlD(dbgi, irg, new_block, new_high, new_low,
4133                                             new_count);
4134         } else {
4135                 new_node = new_rd_ia32_ShrD(dbgi, irg, new_block, new_high, new_low,
4136                                             new_count);
4137         }
4138         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
4139
4140         return new_node;
4141 }
4142
4143 static ir_node *gen_ia32_l_ShlD(ir_node *node)
4144 {
4145         ir_node *high  = get_irn_n(node, n_ia32_l_ShlD_high);
4146         ir_node *low   = get_irn_n(node, n_ia32_l_ShlD_low);
4147         ir_node *count = get_irn_n(node, n_ia32_l_ShlD_count);
4148         return gen_lowered_64bit_shifts(node, high, low, count);
4149 }
4150
4151 static ir_node *gen_ia32_l_ShrD(ir_node *node)
4152 {
4153         ir_node *high  = get_irn_n(node, n_ia32_l_ShrD_high);
4154         ir_node *low   = get_irn_n(node, n_ia32_l_ShrD_low);
4155         ir_node *count = get_irn_n(node, n_ia32_l_ShrD_count);
4156         return gen_lowered_64bit_shifts(node, high, low, count);
4157 }
4158
4159 /**
4160  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
4161  */
4162 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
4163         ir_node         *block   = be_transform_node(get_nodes_block(node));
4164         ir_node         *val     = get_irn_n(node, 1);
4165         ir_node         *new_val = be_transform_node(val);
4166         ia32_code_gen_t *cg      = env_cg;
4167         ir_node         *res     = NULL;
4168         ir_graph        *irg     = current_ir_graph;
4169         dbg_info        *dbgi;
4170         ir_node         *noreg, *new_ptr, *new_mem;
4171         ir_node         *ptr, *mem;
4172
4173         if (USE_SSE2(cg)) {
4174                 return new_val;
4175         }
4176
4177         mem     = get_irn_n(node, 2);
4178         new_mem = be_transform_node(mem);
4179         ptr     = get_irn_n(node, 0);
4180         new_ptr = be_transform_node(ptr);
4181         noreg   = ia32_new_NoReg_gp(cg);
4182         dbgi    = get_irn_dbg_info(node);
4183
4184         /* Store x87 -> MEM */
4185         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_mem, new_val,
4186                                get_ia32_ls_mode(node));
4187         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
4188         set_ia32_use_frame(res);
4189         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
4190         set_ia32_op_type(res, ia32_AddrModeD);
4191
4192         /* Load MEM -> SSE */
4193         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res,
4194                                 get_ia32_ls_mode(node));
4195         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
4196         set_ia32_use_frame(res);
4197         set_ia32_op_type(res, ia32_AddrModeS);
4198         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
4199
4200         return res;
4201 }
4202
4203 /**
4204  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
4205  */
4206 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
4207         ir_node         *block   = be_transform_node(get_nodes_block(node));
4208         ir_node         *val     = get_irn_n(node, 1);
4209         ir_node         *new_val = be_transform_node(val);
4210         ia32_code_gen_t *cg      = env_cg;
4211         ir_graph        *irg     = current_ir_graph;
4212         ir_node         *res     = NULL;
4213         ir_entity       *fent    = get_ia32_frame_ent(node);
4214         ir_mode         *lsmode  = get_ia32_ls_mode(node);
4215         int             offs     = 0;
4216         ir_node         *noreg, *new_ptr, *new_mem;
4217         ir_node         *ptr, *mem;
4218         dbg_info        *dbgi;
4219
4220         if (! USE_SSE2(cg)) {
4221                 /* SSE unit is not used -> skip this node. */
4222                 return new_val;
4223         }
4224
4225         ptr     = get_irn_n(node, 0);
4226         new_ptr = be_transform_node(ptr);
4227         mem     = get_irn_n(node, 2);
4228         new_mem = be_transform_node(mem);
4229         noreg   = ia32_new_NoReg_gp(cg);
4230         dbgi    = get_irn_dbg_info(node);
4231
4232         /* Store SSE -> MEM */
4233         if (is_ia32_xLoad(skip_Proj(new_val))) {
4234                 ir_node *ld = skip_Proj(new_val);
4235
4236                 /* we can vfld the value directly into the fpu */
4237                 fent = get_ia32_frame_ent(ld);
4238                 ptr  = get_irn_n(ld, 0);
4239                 offs = get_ia32_am_offs_int(ld);
4240         } else {
4241                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_mem,
4242                                          new_val);
4243                 set_ia32_frame_ent(res, fent);
4244                 set_ia32_use_frame(res);
4245                 set_ia32_ls_mode(res, lsmode);
4246                 set_ia32_op_type(res, ia32_AddrModeD);
4247                 mem = res;
4248         }
4249
4250         /* Load MEM -> x87 */
4251         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
4252         set_ia32_frame_ent(res, fent);
4253         set_ia32_use_frame(res);
4254         add_ia32_am_offs_int(res, offs);
4255         set_ia32_op_type(res, ia32_AddrModeS);
4256         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
4257
4258         return res;
4259 }
4260
4261 /*********************************************************
4262  *                  _             _      _
4263  *                 (_)           | |    (_)
4264  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
4265  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
4266  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
4267  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
4268  *
4269  *********************************************************/
4270
4271 /**
4272  * the BAD transformer.
4273  */
4274 static ir_node *bad_transform(ir_node *node) {
4275         panic("No transform function for %+F available.\n", node);
4276         return NULL;
4277 }
4278
4279 /**
4280  * Transform the Projs of an AddSP.
4281  */
4282 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4283         ir_node  *block    = be_transform_node(get_nodes_block(node));
4284         ir_node  *pred     = get_Proj_pred(node);
4285         ir_node  *new_pred = be_transform_node(pred);
4286         ir_graph *irg      = current_ir_graph;
4287         dbg_info *dbgi     = get_irn_dbg_info(node);
4288         long     proj      = get_Proj_proj(node);
4289
4290         if (proj == pn_be_AddSP_sp) {
4291                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4292                                            pn_ia32_SubSP_stack);
4293                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4294                 return res;
4295         } else if(proj == pn_be_AddSP_res) {
4296                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4297                                    pn_ia32_SubSP_addr);
4298         } else if (proj == pn_be_AddSP_M) {
4299                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4300         }
4301
4302         assert(0);
4303         return new_rd_Unknown(irg, get_irn_mode(node));
4304 }
4305
4306 /**
4307  * Transform the Projs of a SubSP.
4308  */
4309 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4310         ir_node  *block    = be_transform_node(get_nodes_block(node));
4311         ir_node  *pred     = get_Proj_pred(node);
4312         ir_node  *new_pred = be_transform_node(pred);
4313         ir_graph *irg      = current_ir_graph;
4314         dbg_info *dbgi     = get_irn_dbg_info(node);
4315         long     proj      = get_Proj_proj(node);
4316
4317         if (proj == pn_be_SubSP_sp) {
4318                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4319                                            pn_ia32_AddSP_stack);
4320                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4321                 return res;
4322         } else if (proj == pn_be_SubSP_M) {
4323                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4324         }
4325
4326         assert(0);
4327         return new_rd_Unknown(irg, get_irn_mode(node));
4328 }
4329
4330 /**
4331  * Transform and renumber the Projs from a Load.
4332  */
4333 static ir_node *gen_Proj_Load(ir_node *node) {
4334         ir_node  *new_pred;
4335         ir_node  *block    = be_transform_node(get_nodes_block(node));
4336         ir_node  *pred     = get_Proj_pred(node);
4337         ir_graph *irg      = current_ir_graph;
4338         dbg_info *dbgi     = get_irn_dbg_info(node);
4339         long     proj      = get_Proj_proj(node);
4340
4341
4342         /* loads might be part of source address mode matches, so we don't
4343            transform the ProjMs yet (with the exception of loads whose result is
4344            not used)
4345          */
4346         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4347                 ir_node *res;
4348
4349                 assert(pn_ia32_Load_M == 1); /* convention: mem-result of Source-AM
4350                                                                                 nodes is 1 */
4351                 /* this is needed, because sometimes we have loops that are only
4352                    reachable through the ProjM */
4353                 be_enqueue_preds(node);
4354                 /* do it in 2 steps, to silence firm verifier */
4355                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4356                 set_Proj_proj(res, pn_ia32_Load_M);
4357                 return res;
4358         }
4359
4360         /* renumber the proj */
4361         new_pred = be_transform_node(pred);
4362         if (is_ia32_Load(new_pred)) {
4363                 if (proj == pn_Load_res) {
4364                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4365                                            pn_ia32_Load_res);
4366                 } else if (proj == pn_Load_M) {
4367                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4368                                            pn_ia32_Load_M);
4369                 }
4370         } else if(is_ia32_Conv_I2I(new_pred)
4371                         || is_ia32_Conv_I2I8Bit(new_pred)) {
4372                 set_irn_mode(new_pred, mode_T);
4373                 if (proj == pn_Load_res) {
4374                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4375                 } else if (proj == pn_Load_M) {
4376                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4377                 }
4378         } else if (is_ia32_xLoad(new_pred)) {
4379                 if (proj == pn_Load_res) {
4380                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm,
4381                                            pn_ia32_xLoad_res);
4382                 } else if (proj == pn_Load_M) {
4383                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4384                                            pn_ia32_xLoad_M);
4385                 }
4386         } else if (is_ia32_vfld(new_pred)) {
4387                 if (proj == pn_Load_res) {
4388                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp,
4389                                            pn_ia32_vfld_res);
4390                 } else if (proj == pn_Load_M) {
4391                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4392                                            pn_ia32_vfld_M);
4393                 }
4394         } else {
4395                 /* can happen for ProJMs when source address mode happened for the
4396                    node */
4397
4398                 /* however it should not be the result proj, as that would mean the
4399                    load had multiple users and should not have been used for
4400                    SourceAM */
4401                 if(proj != pn_Load_M) {
4402                         panic("internal error: transformed node not a Load");
4403                 }
4404                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4405         }
4406
4407         assert(0);
4408         return new_rd_Unknown(irg, get_irn_mode(node));
4409 }
4410
4411 /**
4412  * Transform and renumber the Projs from a DivMod like instruction.
4413  */
4414 static ir_node *gen_Proj_DivMod(ir_node *node) {
4415         ir_node  *block    = be_transform_node(get_nodes_block(node));
4416         ir_node  *pred     = get_Proj_pred(node);
4417         ir_node  *new_pred = be_transform_node(pred);
4418         ir_graph *irg      = current_ir_graph;
4419         dbg_info *dbgi     = get_irn_dbg_info(node);
4420         ir_mode  *mode     = get_irn_mode(node);
4421         long     proj      = get_Proj_proj(node);
4422
4423         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4424
4425         switch (get_irn_opcode(pred)) {
4426         case iro_Div:
4427                 switch (proj) {
4428                 case pn_Div_M:
4429                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4430                 case pn_Div_res:
4431                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4432                 default:
4433                         break;
4434                 }
4435                 break;
4436         case iro_Mod:
4437                 switch (proj) {
4438                 case pn_Mod_M:
4439                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4440                 case pn_Mod_res:
4441                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4442                 default:
4443                         break;
4444                 }
4445                 break;
4446         case iro_DivMod:
4447                 switch (proj) {
4448                 case pn_DivMod_M:
4449                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4450                 case pn_DivMod_res_div:
4451                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4452                 case pn_DivMod_res_mod:
4453                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4454                 default:
4455                         break;
4456                 }
4457                 break;
4458         default:
4459                 break;
4460         }
4461
4462         assert(0);
4463         return new_rd_Unknown(irg, mode);
4464 }
4465
4466 /**
4467  * Transform and renumber the Projs from a CopyB.
4468  */
4469 static ir_node *gen_Proj_CopyB(ir_node *node) {
4470         ir_node  *block    = be_transform_node(get_nodes_block(node));
4471         ir_node  *pred     = get_Proj_pred(node);
4472         ir_node  *new_pred = be_transform_node(pred);
4473         ir_graph *irg      = current_ir_graph;
4474         dbg_info *dbgi     = get_irn_dbg_info(node);
4475         ir_mode  *mode     = get_irn_mode(node);
4476         long     proj      = get_Proj_proj(node);
4477
4478         switch(proj) {
4479         case pn_CopyB_M_regular:
4480                 if (is_ia32_CopyB_i(new_pred)) {
4481                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4482                 } else if (is_ia32_CopyB(new_pred)) {
4483                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4484                 }
4485                 break;
4486         default:
4487                 break;
4488         }
4489
4490         assert(0);
4491         return new_rd_Unknown(irg, mode);
4492 }
4493
4494 /**
4495  * Transform and renumber the Projs from a Quot.
4496  */
4497 static ir_node *gen_Proj_Quot(ir_node *node) {
4498         ir_node  *block    = be_transform_node(get_nodes_block(node));
4499         ir_node  *pred     = get_Proj_pred(node);
4500         ir_node  *new_pred = be_transform_node(pred);
4501         ir_graph *irg      = current_ir_graph;
4502         dbg_info *dbgi     = get_irn_dbg_info(node);
4503         ir_mode  *mode     = get_irn_mode(node);
4504         long     proj      = get_Proj_proj(node);
4505
4506         switch(proj) {
4507         case pn_Quot_M:
4508                 if (is_ia32_xDiv(new_pred)) {
4509                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4510                 } else if (is_ia32_vfdiv(new_pred)) {
4511                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4512                 }
4513                 break;
4514         case pn_Quot_res:
4515                 if (is_ia32_xDiv(new_pred)) {
4516                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4517                 } else if (is_ia32_vfdiv(new_pred)) {
4518                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4519                 }
4520                 break;
4521         default:
4522                 break;
4523         }
4524
4525         assert(0);
4526         return new_rd_Unknown(irg, mode);
4527 }
4528
4529 /**
4530  * Transform the Thread Local Storage Proj.
4531  */
4532 static ir_node *gen_Proj_tls(ir_node *node) {
4533         ir_node  *block = be_transform_node(get_nodes_block(node));
4534         ir_graph *irg   = current_ir_graph;
4535         dbg_info *dbgi  = NULL;
4536         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4537
4538         return res;
4539 }
4540
4541 static ir_node *gen_be_Call(ir_node *node) {
4542         ir_node *res = be_duplicate_node(node);
4543         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4544
4545         return res;
4546 }
4547
4548 static ir_node *gen_be_IncSP(ir_node *node) {
4549         ir_node *res = be_duplicate_node(node);
4550         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4551
4552         return res;
4553 }
4554
4555 /**
4556  * Transform the Projs from a be_Call.
4557  */
4558 static ir_node *gen_Proj_be_Call(ir_node *node) {
4559         ir_node  *block       = be_transform_node(get_nodes_block(node));
4560         ir_node  *call        = get_Proj_pred(node);
4561         ir_node  *new_call    = be_transform_node(call);
4562         ir_graph *irg         = current_ir_graph;
4563         dbg_info *dbgi        = get_irn_dbg_info(node);
4564         ir_type  *method_type = be_Call_get_type(call);
4565         int       n_res       = get_method_n_ress(method_type);
4566         long      proj        = get_Proj_proj(node);
4567         ir_mode  *mode        = get_irn_mode(node);
4568         ir_node  *sse_load;
4569         const arch_register_class_t *cls;
4570
4571         /* The following is kinda tricky: If we're using SSE, then we have to
4572          * move the result value of the call in floating point registers to an
4573          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4574          * after the call, we have to make sure to correctly make the
4575          * MemProj and the result Proj use these 2 nodes
4576          */
4577         if (proj == pn_be_Call_M_regular) {
4578                 // get new node for result, are we doing the sse load/store hack?
4579                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4580                 ir_node *call_res_new;
4581                 ir_node *call_res_pred = NULL;
4582
4583                 if (call_res != NULL) {
4584                         call_res_new  = be_transform_node(call_res);
4585                         call_res_pred = get_Proj_pred(call_res_new);
4586                 }
4587
4588                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4589                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4590                                            pn_be_Call_M_regular);
4591                 } else {
4592                         assert(is_ia32_xLoad(call_res_pred));
4593                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4594                                            pn_ia32_xLoad_M);
4595                 }
4596         }
4597         if (USE_SSE2(env_cg) && proj >= pn_be_Call_first_res
4598                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)
4599                         && USE_SSE2(env_cg)) {
4600                 ir_node *fstp;
4601                 ir_node *frame = get_irg_frame(irg);
4602                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4603                 //ir_node *p;
4604                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4605                 ir_node *call_res;
4606
4607                 /* in case there is no memory output: create one to serialize the copy
4608                    FPU -> SSE */
4609                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4610                                        pn_be_Call_M_regular);
4611                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4612                                        pn_be_Call_first_res);
4613
4614                 /* store st(0) onto stack */
4615                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4616                                         call_res, mode);
4617                 set_ia32_op_type(fstp, ia32_AddrModeD);
4618                 set_ia32_use_frame(fstp);
4619
4620                 /* load into SSE register */
4621                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4622                                              mode);
4623                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4624                 set_ia32_use_frame(sse_load);
4625
4626                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4627                                        pn_ia32_xLoad_res);
4628
4629                 return sse_load;
4630         }
4631
4632         /* transform call modes */
4633         if (mode_is_data(mode)) {
4634                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4635                 mode = cls->mode;
4636         }
4637
4638         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4639 }
4640
4641 /**
4642  * Transform the Projs from a Cmp.
4643  */
4644 static ir_node *gen_Proj_Cmp(ir_node *node)
4645 {
4646         (void) node;
4647         panic("not all mode_b nodes are lowered");
4648
4649 #if 0
4650         /* normally Cmps are processed when looking at Cond nodes, but this case
4651          * can happen in complicated Psi conditions */
4652         dbg_info *dbgi      = get_irn_dbg_info(node);
4653         ir_node  *block     = get_nodes_block(node);
4654         ir_node  *new_block = be_transform_node(block);
4655         ir_node  *cmp       = get_Proj_pred(node);
4656         ir_node  *new_cmp   = be_transform_node(cmp);
4657         long      pnc       = get_Proj_proj(node);
4658         ir_node  *res;
4659
4660         res = create_set_32bit(dbgi, new_block, new_cmp, pnc, node, 0);
4661
4662         return res;
4663 #endif
4664 }
4665
4666 /**
4667  * Transform and potentially renumber Proj nodes.
4668  */
4669 static ir_node *gen_Proj(ir_node *node) {
4670         ir_graph *irg  = current_ir_graph;
4671         dbg_info *dbgi = get_irn_dbg_info(node);
4672         ir_node  *pred = get_Proj_pred(node);
4673         long     proj  = get_Proj_proj(node);
4674
4675         if (is_Store(pred)) {
4676                 if (proj == pn_Store_M) {
4677                         return be_transform_node(pred);
4678                 } else {
4679                         assert(0);
4680                         return new_r_Bad(irg);
4681                 }
4682         } else if (is_Load(pred)) {
4683                 return gen_Proj_Load(node);
4684         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4685                 return gen_Proj_DivMod(node);
4686         } else if (is_CopyB(pred)) {
4687                 return gen_Proj_CopyB(node);
4688         } else if (is_Quot(pred)) {
4689                 return gen_Proj_Quot(node);
4690         } else if (be_is_SubSP(pred)) {
4691                 return gen_Proj_be_SubSP(node);
4692         } else if (be_is_AddSP(pred)) {
4693                 return gen_Proj_be_AddSP(node);
4694         } else if (be_is_Call(pred)) {
4695                 return gen_Proj_be_Call(node);
4696         } else if (is_Cmp(pred)) {
4697                 return gen_Proj_Cmp(node);
4698         } else if (get_irn_op(pred) == op_Start) {
4699                 if (proj == pn_Start_X_initial_exec) {
4700                         ir_node *block = get_nodes_block(pred);
4701                         ir_node *jump;
4702
4703                         /* we exchange the ProjX with a jump */
4704                         block = be_transform_node(block);
4705                         jump  = new_rd_Jmp(dbgi, irg, block);
4706                         return jump;
4707                 }
4708                 if (node == be_get_old_anchor(anchor_tls)) {
4709                         return gen_Proj_tls(node);
4710                 }
4711 #ifdef FIRM_EXT_GRS
4712         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4713 #else
4714         } else {
4715 #endif
4716                 ir_node *new_pred = be_transform_node(pred);
4717                 ir_node *block    = be_transform_node(get_nodes_block(node));
4718                 ir_mode *mode     = get_irn_mode(node);
4719                 if (mode_needs_gp_reg(mode)) {
4720                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4721                                                        get_Proj_proj(node));
4722 #ifdef DEBUG_libfirm
4723                         new_proj->node_nr = node->node_nr;
4724 #endif
4725                         return new_proj;
4726                 }
4727         }
4728
4729         return be_duplicate_node(node);
4730 }
4731
4732 /**
4733  * Enters all transform functions into the generic pointer
4734  */
4735 static void register_transformers(void)
4736 {
4737         ir_op *op_Mulh;
4738
4739         /* first clear the generic function pointer for all ops */
4740         clear_irp_opcodes_generic_func();
4741
4742 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4743 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4744
4745         GEN(Add);
4746         GEN(Sub);
4747         GEN(Mul);
4748         GEN(And);
4749         GEN(Or);
4750         GEN(Eor);
4751
4752         GEN(Shl);
4753         GEN(Shr);
4754         GEN(Shrs);
4755         GEN(Rot);
4756
4757         GEN(Quot);
4758
4759         GEN(Div);
4760         GEN(Mod);
4761         GEN(DivMod);
4762
4763         GEN(Minus);
4764         GEN(Conv);
4765         GEN(Abs);
4766         GEN(Not);
4767
4768         GEN(Load);
4769         GEN(Store);
4770         GEN(Cond);
4771
4772         GEN(Cmp);
4773         GEN(ASM);
4774         GEN(CopyB);
4775         BAD(Mux);
4776         GEN(Psi);
4777         GEN(Proj);
4778         GEN(Phi);
4779         GEN(IJmp);
4780
4781         /* transform ops from intrinsic lowering */
4782         GEN(ia32_l_Add);
4783         GEN(ia32_l_Adc);
4784         GEN(ia32_l_Mul);
4785         GEN(ia32_l_IMul);
4786         GEN(ia32_l_ShlDep);
4787         GEN(ia32_l_ShrDep);
4788         GEN(ia32_l_SarDep);
4789         GEN(ia32_l_ShlD);
4790         GEN(ia32_l_ShrD);
4791         GEN(ia32_l_Sub);
4792         GEN(ia32_l_Sbb);
4793         GEN(ia32_l_vfild);
4794         GEN(ia32_l_Load);
4795         GEN(ia32_l_vfist);
4796         GEN(ia32_l_Store);
4797         GEN(ia32_l_X87toSSE);
4798         GEN(ia32_l_SSEtoX87);
4799
4800         GEN(Const);
4801         GEN(SymConst);
4802         GEN(Unknown);
4803
4804         /* we should never see these nodes */
4805         BAD(Raise);
4806         BAD(Sel);
4807         BAD(InstOf);
4808         BAD(Cast);
4809         BAD(Free);
4810         BAD(Tuple);
4811         BAD(Id);
4812         //BAD(Bad);
4813         BAD(Confirm);
4814         BAD(Filter);
4815         BAD(CallBegin);
4816         BAD(EndReg);
4817         BAD(EndExcept);
4818
4819         /* handle generic backend nodes */
4820         GEN(be_FrameAddr);
4821         GEN(be_Call);
4822         GEN(be_IncSP);
4823         GEN(be_Return);
4824         GEN(be_AddSP);
4825         GEN(be_SubSP);
4826         GEN(be_Copy);
4827
4828         op_Mulh = get_op_Mulh();
4829         if (op_Mulh)
4830                 GEN(Mulh);
4831
4832 #undef GEN
4833 #undef BAD
4834 }
4835
4836 /**
4837  * Pre-transform all unknown and noreg nodes.
4838  */
4839 static void ia32_pretransform_node(void *arch_cg) {
4840         ia32_code_gen_t *cg = arch_cg;
4841
4842         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4843         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4844         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4845         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4846         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4847         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4848         get_fpcw();
4849 }
4850
4851 /**
4852  * Walker, checks if all ia32 nodes producing more than one result have
4853  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4854  */
4855 static void add_missing_keep_walker(ir_node *node, void *data)
4856 {
4857         int              n_outs, i;
4858         unsigned         found_projs = 0;
4859         const ir_edge_t *edge;
4860         ir_mode         *mode = get_irn_mode(node);
4861         ir_node         *last_keep;
4862         (void) data;
4863         if(mode != mode_T)
4864                 return;
4865         if(!is_ia32_irn(node))
4866                 return;
4867
4868         n_outs = get_ia32_n_res(node);
4869         if(n_outs <= 0)
4870                 return;
4871         if(is_ia32_SwitchJmp(node))
4872                 return;
4873
4874         assert(n_outs < (int) sizeof(unsigned) * 8);
4875         foreach_out_edge(node, edge) {
4876                 ir_node *proj = get_edge_src_irn(edge);
4877                 int      pn   = get_Proj_proj(proj);
4878
4879                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
4880                 found_projs |= 1 << pn;
4881         }
4882
4883
4884         /* are keeps missing? */
4885         last_keep = NULL;
4886         for(i = 0; i < n_outs; ++i) {
4887                 ir_node                     *block;
4888                 ir_node                     *in[1];
4889                 const arch_register_req_t   *req;
4890                 const arch_register_class_t *class;
4891
4892                 if(found_projs & (1 << i)) {
4893                         continue;
4894                 }
4895
4896                 req   = get_ia32_out_req(node, i);
4897                 class = req->cls;
4898                 if(class == NULL) {
4899                         continue;
4900                 }
4901                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
4902                         continue;
4903                 }
4904
4905                 block = get_nodes_block(node);
4906                 in[0] = new_r_Proj(current_ir_graph, block, node,
4907                                    arch_register_class_mode(class), i);
4908                 if(last_keep != NULL) {
4909                         be_Keep_add_node(last_keep, class, in[0]);
4910                 } else {
4911                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4912                         if(sched_is_scheduled(node)) {
4913                                 sched_add_after(node, last_keep);
4914                         }
4915                 }
4916         }
4917 }
4918
4919 /**
4920  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4921  * and keeps them.
4922  */
4923 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4924 {
4925         ir_graph *irg = be_get_birg_irg(cg->birg);
4926         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4927 }
4928
4929 /* do the transformation */
4930 void ia32_transform_graph(ia32_code_gen_t *cg) {
4931         int cse_last;
4932         ir_graph *irg = cg->irg;
4933         int opt_arch = cg->isa->opt_arch;
4934         int arch     = cg->isa->arch;
4935
4936         /* TODO: look at cpu and fill transform config in with that... */
4937         transform_config.use_incdec = 1;
4938         transform_config.use_sse2   = 0;
4939         transform_config.use_ffreep = ARCH_ATHLON(opt_arch);
4940         transform_config.use_ftst   = 0;
4941         transform_config.use_femms  = ARCH_ATHLON(opt_arch) && ARCH_MMX(arch) && ARCH_AMD(arch);
4942         transform_config.use_fucomi = 1;
4943         transform_config.use_cmov   = IS_P6_ARCH(arch);
4944
4945         register_transformers();
4946         env_cg       = cg;
4947         initial_fpcw = NULL;
4948
4949         heights      = heights_new(irg);
4950         ia32_calculate_non_address_mode_nodes(cg->birg);
4951
4952         /* the transform phase is not safe for CSE (yet) because several nodes get
4953          * attributes set after their creation */
4954         cse_last = get_opt_cse();
4955         set_opt_cse(0);
4956
4957         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4958
4959         set_opt_cse(cse_last);
4960
4961         ia32_free_non_address_mode_nodes();
4962         heights_free(heights);
4963         heights = NULL;
4964 }
4965
4966 void ia32_init_transform(void)
4967 {
4968         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4969 }