nsz Git - libfirm/blob - ir/be/ia32/ia32_transform.c

   1 /*
   2  * Copyright (C) 1995-2007 University of Karlsruhe.  All right reserved.
   3  *
   4  * This file is part of libFirm.
   5  *
   6  * This file may be distributed and/or modified under the terms of the
   7  * GNU General Public License version 2 as published by the Free Software
   8  * Foundation and appearing in the file LICENSE.GPL included in the
   9  * packaging of this file.
  10  *
  11  * Licensees holding valid libFirm Professional Edition licenses may use
  12  * this file in accordance with the libFirm Commercial License.
  13  * Agreement provided with the Software.
  14  *
  15  * This file is provided AS IS with NO WARRANTY OF ANY KIND, INCLUDING THE
  16  * WARRANTY OF DESIGN, MERCHANTABILITY AND FITNESS FOR A PARTICULAR
  17  * PURPOSE.
  18  */
  19
  20 /**
  21  * @file
  22  * @brief       This file implements the IR transformation from firm into
  23  *              ia32-Firm.
  24  * @author      Christian Wuerdig, Matthias Braun
  25  * @version     $Id$
  26  */
  27 #ifdef HAVE_CONFIG_H
  28 #include "config.h"
  29 #endif
  30
  31 #include <limits.h>
  32
  33 #include "irargs_t.h"
  34 #include "irnode_t.h"
  35 #include "irgraph_t.h"
  36 #include "irmode_t.h"
  37 #include "iropt_t.h"
  38 #include "irop_t.h"
  39 #include "irprog_t.h"
  40 #include "iredges_t.h"
  41 #include "irgmod.h"
  42 #include "irvrfy.h"
  43 #include "ircons.h"
  44 #include "irgwalk.h"
  45 #include "irprintf.h"
  46 #include "debug.h"
  47 #include "irdom.h"
  48 #include "archop.h"
  49 #include "error.h"
  50 #include "height.h"
  51
  52 #include "../benode_t.h"
  53 #include "../besched.h"
  54 #include "../beabi.h"
  55 #include "../beutil.h"
  56 #include "../beirg_t.h"
  57 #include "../betranshlp.h"
  58
  59 #include "bearch_ia32_t.h"
  60 #include "ia32_nodes_attr.h"
  61 #include "ia32_transform.h"
  62 #include "ia32_new_nodes.h"
  63 #include "ia32_map_regs.h"
  64 #include "ia32_dbg_stat.h"
  65 #include "ia32_optimize.h"
  66 #include "ia32_util.h"
  67 #include "ia32_address_mode.h"
  68
  69 #include "gen_ia32_regalloc_if.h"
  70
  71 #define SFP_SIGN   "0x80000000"
  72 #define DFP_SIGN   "0x8000000000000000"
  73 #define SFP_ABS    "0x7FFFFFFF"
  74 #define DFP_ABS    "0x7FFFFFFFFFFFFFFF"
  75 #define DFP_INTMAX "9223372036854775807"
  76
  77 #define TP_SFP_SIGN "ia32_sfp_sign"
  78 #define TP_DFP_SIGN "ia32_dfp_sign"
  79 #define TP_SFP_ABS  "ia32_sfp_abs"
  80 #define TP_DFP_ABS  "ia32_dfp_abs"
  81 #define TP_INT_MAX  "ia32_int_max"
  82
  83 #define ENT_SFP_SIGN "IA32_SFP_SIGN"
  84 #define ENT_DFP_SIGN "IA32_DFP_SIGN"
  85 #define ENT_SFP_ABS  "IA32_SFP_ABS"
  86 #define ENT_DFP_ABS  "IA32_DFP_ABS"
  87 #define ENT_INT_MAX  "IA32_INT_MAX"
  88
  89 #define mode_vfp        (ia32_reg_classes[CLASS_ia32_vfp].mode)
  90 #define mode_xmm    (ia32_reg_classes[CLASS_ia32_xmm].mode)
  91
  92 DEBUG_ONLY(static firm_dbg_module_t *dbg = NULL;)
  93
  94 /** hold the current code generator during transformation */
  95 static ia32_code_gen_t *env_cg       = NULL;
  96 static ir_node         *initial_fpcw = NULL;
  97 static heights_t       *heights      = NULL;
  98 static transform_config_t transform_config;
  99
 100 extern ir_op *get_op_Mulh(void);
 101
 102 typedef ir_node *construct_binop_func(dbg_info *db, ir_graph *irg,
 103         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 104         ir_node *op1, ir_node *op2);
 105
 106 typedef ir_node *construct_binop_flags_func(dbg_info *db, ir_graph *irg,
 107         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 108         ir_node *op1, ir_node *op2, ir_node *flags);
 109
 110 typedef ir_node *construct_shift_func(dbg_info *db, ir_graph *irg,
 111         ir_node *block, ir_node *op1, ir_node *op2);
 112
 113 typedef ir_node *construct_binop_dest_func(dbg_info *db, ir_graph *irg,
 114         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 115         ir_node *op);
 116
 117 typedef ir_node *construct_unop_dest_func(dbg_info *db, ir_graph *irg,
 118         ir_node *block, ir_node *base, ir_node *index, ir_node *mem);
 119
 120 typedef ir_node *construct_binop_float_func(dbg_info *db, ir_graph *irg,
 121         ir_node *block, ir_node *base, ir_node *index, ir_node *mem,
 122         ir_node *op1, ir_node *op2, ir_node *fpcw);
 123
 124 typedef ir_node *construct_unop_func(dbg_info *db, ir_graph *irg,
 125         ir_node *block, ir_node *op);
 126
 127 /****************************************************************************************************
 128  *                  _        _                        __                           _   _
 129  *                 | |      | |                      / _|                         | | (_)
 130  *  _ __   ___   __| | ___  | |_ _ __ __ _ _ __  ___| |_ ___  _ __ _ __ ___   __ _| |_ _  ___  _ __
 131  * | '_ \ / _ \ / _` |/ _ \ | __| '__/ _` | '_ \/ __|  _/ _ \| '__| '_ ` _ \ / _` | __| |/ _ \| '_ \
 132  * | | | | (_) | (_| |  __/ | |_| | | (_| | | | \__ \ || (_) | |  | | | | | | (_| | |_| | (_) | | | |
 133  * |_| |_|\___/ \__,_|\___|  \__|_|  \__,_|_| |_|___/_| \___/|_|  |_| |_| |_|\__,_|\__|_|\___/|_| |_|
 134  *
 135  ****************************************************************************************************/
 136
 137 static ir_node *try_create_Immediate(ir_node *node,
 138                                      char immediate_constraint_type);
 139
 140 static ir_node *create_immediate_or_transform(ir_node *node,
 141                                               char immediate_constraint_type);
 142
 143 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
 144                                 dbg_info *dbgi, ir_node *block,
 145                                 ir_node *op, ir_node *orig_node);
 146
 147 /**
 148  * Return true if a mode can be stored in the GP register set
 149  */
 150 static INLINE int mode_needs_gp_reg(ir_mode *mode) {
 151         if(mode == mode_fpcw)
 152                 return 0;
 153         if(get_mode_size_bits(mode) > 32)
 154                 return 0;
 155         return mode_is_int(mode) || mode_is_reference(mode) || mode == mode_b;
 156 }
 157
 158 /**
 159  * creates a unique ident by adding a number to a tag
 160  *
 161  * @param tag   the tag string, must contain a %d if a number
 162  *              should be added
 163  */
 164 static ident *unique_id(const char *tag)
 165 {
 166         static unsigned id = 0;
 167         char str[256];
 168
 169         snprintf(str, sizeof(str), tag, ++id);
 170         return new_id_from_str(str);
 171 }
 172
 173 /**
 174  * Get a primitive type for a mode.
 175  */
 176 static ir_type *get_prim_type(pmap *types, ir_mode *mode)
 177 {
 178         pmap_entry *e = pmap_find(types, mode);
 179         ir_type *res;
 180
 181         if (! e) {
 182                 char buf[64];
 183                 snprintf(buf, sizeof(buf), "prim_type_%s", get_mode_name(mode));
 184                 res = new_type_primitive(new_id_from_str(buf), mode);
 185                 set_type_alignment_bytes(res, 16);
 186                 pmap_insert(types, mode, res);
 187         }
 188         else
 189                 res = e->value;
 190         return res;
 191 }
 192
 193 /**
 194  * Get an atomic entity that is initialized with a tarval
 195  */
 196 static ir_entity *create_float_const_entity(ir_node *cnst)
 197 {
 198         ia32_isa_t *isa = env_cg->isa;
 199         tarval *tv      = get_Const_tarval(cnst);
 200         pmap_entry *e   = pmap_find(isa->tv_ent, tv);
 201         ir_entity *res;
 202         ir_graph *rem;
 203
 204         if (! e) {
 205                 ir_mode *mode = get_irn_mode(cnst);
 206                 ir_type *tp = get_Const_type(cnst);
 207                 if (tp == firm_unknown_type)
 208                         tp = get_prim_type(isa->types, mode);
 209
 210                 res = new_entity(get_glob_type(), unique_id(".LC%u"), tp);
 211
 212                 set_entity_ld_ident(res, get_entity_ident(res));
 213                 set_entity_visibility(res, visibility_local);
 214                 set_entity_variability(res, variability_constant);
 215                 set_entity_allocation(res, allocation_static);
 216
 217                  /* we create a new entity here: It's initialization must resist on the
 218                     const code irg */
 219                 rem = current_ir_graph;
 220                 current_ir_graph = get_const_code_irg();
 221                 set_atomic_ent_value(res, new_Const_type(tv, tp));
 222                 current_ir_graph = rem;
 223
 224                 pmap_insert(isa->tv_ent, tv, res);
 225         } else {
 226                 res = e->value;
 227         }
 228
 229         return res;
 230 }
 231
 232 static int is_Const_0(ir_node *node) {
 233         return is_Const(node) && is_Const_null(node);
 234 }
 235
 236 static int is_Const_1(ir_node *node) {
 237         return is_Const(node) && is_Const_one(node);
 238 }
 239
 240 static int is_Const_Minus_1(ir_node *node) {
 241         return is_Const(node) && is_Const_all_one(node);
 242 }
 243
 244 /**
 245  * returns true if constant can be created with a simple float command
 246  */
 247 static int is_simple_x87_Const(ir_node *node)
 248 {
 249         tarval *tv = get_Const_tarval(node);
 250
 251         if(tarval_is_null(tv) || tarval_is_one(tv))
 252                 return 1;
 253
 254         /* TODO: match all the other float constants */
 255         return 0;
 256 }
 257
 258 /**
 259  * Transforms a Const.
 260  */
 261 static ir_node *gen_Const(ir_node *node) {
 262         ir_graph        *irg   = current_ir_graph;
 263         ir_node         *old_block = get_nodes_block(node);
 264         ir_node         *block = be_transform_node(old_block);
 265         dbg_info        *dbgi  = get_irn_dbg_info(node);
 266         ir_mode         *mode  = get_irn_mode(node);
 267
 268         if (mode_is_float(mode)) {
 269                 ir_node   *res   = NULL;
 270                 ir_node   *noreg = ia32_new_NoReg_gp(env_cg);
 271                 ir_node   *nomem = new_NoMem();
 272                 ir_node   *load;
 273                 ir_entity *floatent;
 274
 275                 if (USE_SSE2(env_cg)) {
 276                         if (is_Const_null(node)) {
 277                                 load = new_rd_ia32_xZero(dbgi, irg, block);
 278                                 set_ia32_ls_mode(load, mode);
 279                                 res  = load;
 280                         } else {
 281                                 floatent = create_float_const_entity(node);
 282
 283                                 load     = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem,
 284                                                                                          mode);
 285                                 set_ia32_op_type(load, ia32_AddrModeS);
 286                                 set_ia32_am_sc(load, floatent);
 287                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 288                                 res = new_r_Proj(irg, block, load, mode_xmm, pn_ia32_xLoad_res);
 289                         }
 290                 } else {
 291                         if (is_Const_null(node)) {
 292                                 load = new_rd_ia32_vfldz(dbgi, irg, block);
 293                                 res  = load;
 294                         } else if (is_Const_one(node)) {
 295                                 load = new_rd_ia32_vfld1(dbgi, irg, block);
 296                                 res  = load;
 297                         } else {
 298                                 floatent = create_float_const_entity(node);
 299
 300                                 load     = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode);
 301                                 set_ia32_op_type(load, ia32_AddrModeS);
 302                                 set_ia32_am_sc(load, floatent);
 303                                 set_ia32_flags(load, get_ia32_flags(load) | arch_irn_flags_rematerializable);
 304                                 res = new_r_Proj(irg, block, load, mode_vfp, pn_ia32_vfld_res);
 305                         }
 306                         set_ia32_ls_mode(load, mode);
 307                 }
 308
 309                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 310
 311                 /* Const Nodes before the initial IncSP are a bad idea, because
 312                  * they could be spilled and we have no SP ready at that point yet.
 313                  * So add a dependency to the initial frame pointer calculation to
 314                  * avoid that situation.
 315                  */
 316                 if (get_irg_start_block(irg) == block) {
 317                         add_irn_dep(load, get_irg_frame(irg));
 318                 }
 319
 320                 SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
 321                 return res;
 322         } else {
 323                 ir_node *cnst;
 324                 tarval  *tv = get_Const_tarval(node);
 325                 long     val;
 326
 327                 tv = tarval_convert_to(tv, mode_Iu);
 328
 329                 if(tv == get_tarval_bad() || tv == get_tarval_undefined()
 330                                 || tv == NULL) {
 331                         panic("couldn't convert constant tarval (%+F)", node);
 332                 }
 333                 val = get_tarval_long(tv);
 334
 335                 cnst = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, val);
 336                 SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 337
 338                 /* see above */
 339                 if (get_irg_start_block(irg) == block) {
 340                         add_irn_dep(cnst, get_irg_frame(irg));
 341                 }
 342
 343                 return cnst;
 344         }
 345 }
 346
 347 /**
 348  * Transforms a SymConst.
 349  */
 350 static ir_node *gen_SymConst(ir_node *node) {
 351         ir_graph *irg   = current_ir_graph;
 352         ir_node  *old_block = get_nodes_block(node);
 353         ir_node  *block = be_transform_node(old_block);
 354         dbg_info *dbgi  = get_irn_dbg_info(node);
 355         ir_mode  *mode  = get_irn_mode(node);
 356         ir_node  *cnst;
 357
 358         if (mode_is_float(mode)) {
 359                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
 360                 ir_node *nomem = new_NoMem();
 361
 362                 if (USE_SSE2(env_cg))
 363                         cnst = new_rd_ia32_xLoad(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 364                 else
 365                         cnst = new_rd_ia32_vfld(dbgi, irg, block, noreg, noreg, nomem, mode_E);
 366                 set_ia32_am_sc(cnst, get_SymConst_entity(node));
 367                 set_ia32_use_frame(cnst);
 368         } else {
 369                 ir_entity *entity;
 370
 371                 if(get_SymConst_kind(node) != symconst_addr_ent) {
 372                         panic("backend only support symconst_addr_ent (at %+F)", node);
 373                 }
 374                 entity = get_SymConst_entity(node);
 375                 cnst = new_rd_ia32_Const(dbgi, irg, block, entity, 0, 0);
 376         }
 377
 378         /* Const Nodes before the initial IncSP are a bad idea, because
 379          * they could be spilled and we have no SP ready at that point yet
 380          */
 381         if (get_irg_start_block(irg) == block) {
 382                 add_irn_dep(cnst, get_irg_frame(irg));
 383         }
 384
 385         SET_IA32_ORIG_NODE(cnst, ia32_get_old_node_name(env_cg, node));
 386
 387         return cnst;
 388 }
 389
 390 /* Generates an entity for a known FP const (used for FP Neg + Abs) */
 391 ir_entity *ia32_gen_fp_known_const(ia32_known_const_t kct) {
 392         static const struct {
 393                 const char *tp_name;
 394                 const char *ent_name;
 395                 const char *cnst_str;
 396                 char mode;
 397                 char align;
 398         } names [ia32_known_const_max] = {
 399                 { TP_SFP_SIGN, ENT_SFP_SIGN, SFP_SIGN,   0, 16 },       /* ia32_SSIGN */
 400                 { TP_DFP_SIGN, ENT_DFP_SIGN, DFP_SIGN,   1, 16 },       /* ia32_DSIGN */
 401                 { TP_SFP_ABS,  ENT_SFP_ABS,  SFP_ABS,    0, 16 },       /* ia32_SABS */
 402                 { TP_DFP_ABS,  ENT_DFP_ABS,  DFP_ABS,    1, 16 },       /* ia32_DABS */
 403                 { TP_INT_MAX,  ENT_INT_MAX,  DFP_INTMAX, 2, 4 }         /* ia32_INTMAX */
 404         };
 405         static ir_entity *ent_cache[ia32_known_const_max];
 406
 407         const char    *tp_name, *ent_name, *cnst_str;
 408         ir_type       *tp;
 409         ir_node       *cnst;
 410         ir_graph      *rem;
 411         ir_entity     *ent;
 412         tarval        *tv;
 413         ir_mode       *mode;
 414
 415         ent_name = names[kct].ent_name;
 416         if (! ent_cache[kct]) {
 417                 tp_name  = names[kct].tp_name;
 418                 cnst_str = names[kct].cnst_str;
 419
 420                 switch (names[kct].mode) {
 421                 case 0:  mode = mode_Iu; break;
 422                 case 1:  mode = mode_Lu; break;
 423                 default: mode = mode_F; break;
 424                 }
 425                 tv  = new_tarval_from_str(cnst_str, strlen(cnst_str), mode);
 426                 tp  = new_type_primitive(new_id_from_str(tp_name), mode);
 427                 /* set the specified alignment */
 428                 set_type_alignment_bytes(tp, names[kct].align);
 429
 430                 ent = new_entity(get_glob_type(), new_id_from_str(ent_name), tp);
 431
 432                 set_entity_ld_ident(ent, get_entity_ident(ent));
 433                 set_entity_visibility(ent, visibility_local);
 434                 set_entity_variability(ent, variability_constant);
 435                 set_entity_allocation(ent, allocation_static);
 436
 437                 /* we create a new entity here: It's initialization must resist on the
 438                     const code irg */
 439                 rem = current_ir_graph;
 440                 current_ir_graph = get_const_code_irg();
 441                 cnst = new_Const(mode, tv);
 442                 current_ir_graph = rem;
 443
 444                 set_atomic_ent_value(ent, cnst);
 445
 446                 /* cache the entry */
 447                 ent_cache[kct] = ent;
 448         }
 449
 450         return ent_cache[kct];
 451 }
 452
 453 #ifndef NDEBUG
 454 /**
 455  * Prints the old node name on cg obst and returns a pointer to it.
 456  */
 457 const char *ia32_get_old_node_name(ia32_code_gen_t *cg, ir_node *irn) {
 458         ia32_isa_t *isa = (ia32_isa_t *)cg->arch_env->isa;
 459
 460         lc_eoprintf(firm_get_arg_env(), isa->name_obst, "%+F", irn);
 461         obstack_1grow(isa->name_obst, 0);
 462         return obstack_finish(isa->name_obst);
 463 }
 464 #endif /* NDEBUG */
 465
 466 int use_source_address_mode(ir_node *block, ir_node *node, ir_node *other)
 467 {
 468         ir_mode *mode = get_irn_mode(node);
 469         ir_node *load;
 470         long     pn;
 471
 472         /* float constants are always available */
 473         if(is_Const(node) && mode_is_float(mode)
 474                         && !is_simple_x87_Const(node) && get_irn_n_edges(node) == 1) {
 475                 return 1;
 476         }
 477
 478         if(!is_Proj(node))
 479                 return 0;
 480         load = get_Proj_pred(node);
 481         pn   = get_Proj_proj(node);
 482         if(!is_Load(load) || pn != pn_Load_res)
 483                 return 0;
 484         if(get_nodes_block(load) != block)
 485                 return 0;
 486         /* we only use address mode if we're the only user of the load */
 487         if(get_irn_n_edges(node) > 1)
 488                 return 0;
 489
 490         if(other != NULL && get_Load_mode(load) != get_irn_mode(other))
 491                 return 0;
 492
 493         /* don't do AM if other node inputs depend on the load (via mem-proj) */
 494         if(other != NULL && get_nodes_block(other) == block
 495                         && heights_reachable_in_block(heights, other, load))
 496                 return 0;
 497
 498         return 1;
 499 }
 500
 501 typedef struct ia32_address_mode_t ia32_address_mode_t;
 502 struct ia32_address_mode_t {
 503         ia32_address_t  addr;
 504         ir_mode        *ls_mode;
 505         ir_node        *mem_proj;
 506         ia32_op_type_t  op_type;
 507         ir_node        *new_op1;
 508         ir_node        *new_op2;
 509         op_pin_state    pinned;
 510         int             commutative;
 511         int             ins_permuted;
 512 };
 513
 514 static void build_address(ia32_address_mode_t *am, ir_node *node)
 515 {
 516         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 517         ia32_address_t *addr     = &am->addr;
 518         ir_node        *load;
 519         ir_node        *ptr;
 520         ir_node        *mem;
 521         ir_node        *new_mem;
 522         ir_node        *base;
 523         ir_node        *index;
 524
 525         if(is_Const(node)) {
 526                 ir_entity *entity  = create_float_const_entity(node);
 527                 addr->base         = noreg_gp;
 528                 addr->index        = noreg_gp;
 529                 addr->mem          = new_NoMem();
 530                 addr->symconst_ent = entity;
 531                 addr->use_frame    = 1;
 532                 am->ls_mode        = get_irn_mode(node);
 533                 am->pinned         = op_pin_state_floats;
 534                 return;
 535         }
 536
 537         load         = get_Proj_pred(node);
 538         ptr          = get_Load_ptr(load);
 539         mem          = get_Load_mem(load);
 540         new_mem      = be_transform_node(mem);
 541         am->pinned   = get_irn_pinned(load);
 542         am->ls_mode  = get_Load_mode(load);
 543         am->mem_proj = be_get_Proj_for_pn(load, pn_Load_M);
 544
 545         /* construct load address */
 546         ia32_create_address_mode(addr, ptr, 0);
 547         base  = addr->base;
 548         index = addr->index;
 549
 550         if(base == NULL) {
 551                 base = noreg_gp;
 552         } else {
 553                 base = be_transform_node(base);
 554         }
 555
 556         if(index == NULL) {
 557                 index = noreg_gp;
 558         } else {
 559                 index = be_transform_node(index);
 560         }
 561
 562         addr->base  = base;
 563         addr->index = index;
 564         addr->mem   = new_mem;
 565 }
 566
 567 static void set_address(ir_node *node, ia32_address_t *addr)
 568 {
 569         set_ia32_am_scale(node, addr->scale);
 570         set_ia32_am_sc(node, addr->symconst_ent);
 571         set_ia32_am_offs_int(node, addr->offset);
 572         if(addr->symconst_sign)
 573                 set_ia32_am_sc_sign(node);
 574         if(addr->use_frame)
 575                 set_ia32_use_frame(node);
 576         set_ia32_frame_ent(node, addr->frame_entity);
 577 }
 578
 579 static void set_am_attributes(ir_node *node, ia32_address_mode_t *am)
 580 {
 581         set_address(node, &am->addr);
 582
 583         set_ia32_op_type(node, am->op_type);
 584         set_ia32_ls_mode(node, am->ls_mode);
 585         if(am->pinned == op_pin_state_pinned && get_irn_pinned(node) != op_pin_state_pinned) {
 586                 set_irn_pinned(node, am->pinned);
 587         }
 588         if(am->commutative)
 589                 set_ia32_commutative(node);
 590 }
 591
 592 typedef enum {
 593         match_commutative       = 1 << 0,
 594         match_am_and_immediates = 1 << 1,
 595         match_no_am             = 1 << 2,
 596         match_8_bit_am          = 1 << 3,
 597         match_16_bit_am         = 1 << 4,
 598         match_no_immediate      = 1 << 5,
 599         match_force_32bit_op    = 1 << 6
 600 } match_flags_t;
 601
 602 static void match_arguments(ia32_address_mode_t *am, ir_node *block,
 603                             ir_node *op1, ir_node *op2, match_flags_t flags)
 604 {
 605         ia32_address_t *addr     = &am->addr;
 606         ir_node        *noreg_gp = ia32_new_NoReg_gp(env_cg);
 607         ir_node        *new_op1;
 608         ir_node        *new_op2;
 609         ir_mode        *mode = get_irn_mode(op2);
 610         int             use_am;
 611         int             commutative;
 612         int             use_am_and_immediates;
 613         int             use_immediate;
 614         int             mode_bits = get_mode_size_bits(mode);
 615
 616         memset(am, 0, sizeof(am[0]));
 617
 618         commutative           = (flags & match_commutative) != 0;
 619         use_am_and_immediates = (flags & match_am_and_immediates) != 0;
 620         use_am                = ! (flags & match_no_am);
 621         use_immediate         = !(flags & match_no_immediate);
 622
 623         assert(op2 != NULL);
 624         assert(!commutative || op1 != NULL);
 625
 626         if(mode_bits == 8 && !(flags & match_8_bit_am)) {
 627                 use_am = 0;
 628         } else if(mode_bits == 16 && !(flags & match_16_bit_am)) {
 629                 use_am = 0;
 630         }
 631
 632         new_op2 = (use_immediate ? try_create_Immediate(op2, 0) : NULL);
 633         if(new_op2 == NULL && use_am && use_source_address_mode(block, op2, op1)) {
 634                 build_address(am, op2);
 635                 new_op1     = (op1 == NULL ? NULL : be_transform_node(op1));
 636                 if(mode_is_float(mode)) {
 637                         new_op2 = ia32_new_NoReg_vfp(env_cg);
 638                 } else {
 639                         new_op2 = noreg_gp;
 640                 }
 641                 am->op_type = ia32_AddrModeS;
 642         } else if(commutative && (new_op2 == NULL || use_am_and_immediates) &&
 643                       use_am && use_source_address_mode(block, op1, op2)) {
 644                 ir_node *noreg;
 645                 build_address(am, op1);
 646
 647                 if(mode_is_float(mode)) {
 648                         noreg = ia32_new_NoReg_vfp(env_cg);
 649                 } else {
 650                         noreg = noreg_gp;
 651                 }
 652
 653                 if(new_op2 != NULL) {
 654                         new_op1 = noreg;
 655                 } else {
 656                         new_op1 = be_transform_node(op2);
 657                         new_op2 = noreg;
 658                         am->ins_permuted = 1;
 659                 }
 660                 am->op_type = ia32_AddrModeS;
 661         } else {
 662                 new_op1 = (op1 == NULL ? NULL : be_transform_node(op1));
 663                 if(new_op2 == NULL)
 664                         new_op2 = be_transform_node(op2);
 665                 am->op_type = ia32_Normal;
 666                 if(flags & match_force_32bit_op) {
 667                         am->ls_mode = mode_Iu;
 668                 } else {
 669                         am->ls_mode = get_irn_mode(op2);
 670                 }
 671         }
 672         if(addr->base == NULL)
 673                 addr->base = noreg_gp;
 674         if(addr->index == NULL)
 675                 addr->index = noreg_gp;
 676         if(addr->mem == NULL)
 677                 addr->mem = new_NoMem();
 678
 679         am->new_op1     = new_op1;
 680         am->new_op2     = new_op2;
 681         am->commutative = commutative;
 682 }
 683
 684 static ir_node *fix_mem_proj(ir_node *node, ia32_address_mode_t *am)
 685 {
 686         ir_graph *irg = current_ir_graph;
 687         ir_mode  *mode;
 688         ir_node  *load;
 689
 690         if(am->mem_proj == NULL)
 691                 return node;
 692
 693         /* we have to create a mode_T so the old MemProj can attach to us */
 694         mode = get_irn_mode(node);
 695         load = get_Proj_pred(am->mem_proj);
 696
 697         mark_irn_visited(load);
 698         be_set_transformed_node(load, node);
 699
 700         if(mode != mode_T) {
 701                 set_irn_mode(node, mode_T);
 702                 return new_rd_Proj(NULL, irg, get_nodes_block(node), node, mode, pn_ia32_res);
 703         } else {
 704                 return node;
 705         }
 706 }
 707
 708 /**
 709  * Construct a standard binary operation, set AM and immediate if required.
 710  *
 711  * @param op1   The first operand
 712  * @param op2   The second operand
 713  * @param func  The node constructor function
 714  * @return The constructed ia32 node.
 715  */
 716 static ir_node *gen_binop(ir_node *node, ir_node *op1, ir_node *op2,
 717                           construct_binop_func *func, match_flags_t flags)
 718 {
 719         ir_node  *block     = get_nodes_block(node);
 720         ir_node  *new_block = be_transform_node(block);
 721         ir_graph *irg       = current_ir_graph;
 722         dbg_info *dbgi      = get_irn_dbg_info(node);
 723         ir_node  *new_node;
 724         ia32_address_mode_t  am;
 725         ia32_address_t      *addr = &am.addr;
 726
 727         flags |= match_force_32bit_op;
 728
 729         match_arguments(&am, block, op1, op2, flags);
 730
 731         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 732                         am.new_op1, am.new_op2);
 733         set_am_attributes(new_node, &am);
 734         /* we can't use source address mode anymore when using immediates */
 735         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 736                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 737         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 738
 739         new_node = fix_mem_proj(new_node, &am);
 740
 741         return new_node;
 742 }
 743
 744 enum {
 745         n_ia32_l_binop_left,
 746         n_ia32_l_binop_right,
 747         n_ia32_l_binop_eflags
 748 };
 749 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Adc_left,   n_Adc_left)
 750 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Adc_right,  n_Adc_right)
 751 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Adc_eflags, n_Adc_eflags)
 752 COMPILETIME_ASSERT(n_ia32_l_binop_left   == n_ia32_l_Sbb_left,   n_Sbb_left)
 753 COMPILETIME_ASSERT(n_ia32_l_binop_right  == n_ia32_l_Sbb_right,  n_Sbb_right)
 754 COMPILETIME_ASSERT(n_ia32_l_binop_eflags == n_ia32_l_Sbb_eflags, n_Sbb_eflags)
 755
 756 /**
 757  * Construct a binary operation which also consumes the eflags.
 758  *
 759  * @param node  The node to transform
 760  * @param func  The node constructor function
 761  * @param flags The match flags
 762  * @return      The constructor ia32 node
 763  */
 764 static ir_node *gen_binop_flags(ir_node *node, construct_binop_flags_func *func,
 765                                 match_flags_t flags)
 766 {
 767         ir_node             *src_block  = get_nodes_block(node);
 768         ir_node             *block      = be_transform_node(src_block);
 769         ir_node             *op1        = get_irn_n(node, n_ia32_l_binop_left);
 770         ir_node             *op2        = get_irn_n(node, n_ia32_l_binop_right);
 771         ir_node             *eflags     = get_irn_n(node, n_ia32_l_binop_eflags);
 772         ir_node             *new_eflags = be_transform_node(eflags);
 773         ir_graph            *irg        = current_ir_graph;
 774         dbg_info            *dbgi       = get_irn_dbg_info(node);
 775         ir_node             *new_node;
 776         ia32_address_mode_t  am;
 777         ia32_address_t      *addr       = &am.addr;
 778
 779         match_arguments(&am, src_block, op1, op2, flags);
 780
 781         new_node = func(dbgi, irg, block, addr->base, addr->index,
 782                                    addr->mem, am.new_op1, am.new_op2, new_eflags);
 783         set_am_attributes(new_node, &am);
 784         /* we can't use source address mode anymore when using immediates */
 785         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
 786                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
 787         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 788
 789         new_node = fix_mem_proj(new_node, &am);
 790
 791         return new_node;
 792 }
 793
 794 /**
 795  * Construct a standard binary operation, set AM and immediate if required.
 796  *
 797  * @param op1   The first operand
 798  * @param op2   The second operand
 799  * @param func  The node constructor function
 800  * @return The constructed ia32 node.
 801  */
 802 static ir_node *gen_binop_sse_float(ir_node *node, ir_node *op1, ir_node *op2,
 803                                     construct_binop_func *func,
 804                                     match_flags_t flags)
 805 {
 806         ir_node  *block     = get_nodes_block(node);
 807         ir_node  *new_block = be_transform_node(block);
 808         dbg_info *dbgi      = get_irn_dbg_info(node);
 809         ir_graph *irg       = current_ir_graph;
 810         ir_node  *new_node;
 811         ia32_address_mode_t  am;
 812         ia32_address_t      *addr = &am.addr;
 813
 814         match_arguments(&am, block, op1, op2, flags);
 815
 816         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 817                         am.new_op1, am.new_op2);
 818         set_am_attributes(new_node, &am);
 819
 820         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 821
 822         new_node = fix_mem_proj(new_node, &am);
 823
 824         return new_node;
 825 }
 826
 827 static ir_node *get_fpcw(void)
 828 {
 829         ir_node *fpcw;
 830         if(initial_fpcw != NULL)
 831                 return initial_fpcw;
 832
 833         fpcw         = be_abi_get_ignore_irn(env_cg->birg->abi,
 834                                              &ia32_fp_cw_regs[REG_FPCW]);
 835         initial_fpcw = be_transform_node(fpcw);
 836
 837         return initial_fpcw;
 838 }
 839
 840 /**
 841  * Construct a standard binary operation, set AM and immediate if required.
 842  *
 843  * @param op1   The first operand
 844  * @param op2   The second operand
 845  * @param func  The node constructor function
 846  * @return The constructed ia32 node.
 847  */
 848 static ir_node *gen_binop_x87_float(ir_node *node, ir_node *op1, ir_node *op2,
 849                                     construct_binop_float_func *func,
 850                                     match_flags_t flags)
 851 {
 852         ir_graph *irg       = current_ir_graph;
 853         dbg_info *dbgi      = get_irn_dbg_info(node);
 854         ir_node  *block     = get_nodes_block(node);
 855         ir_node  *new_block = be_transform_node(block);
 856         ir_node  *new_node;
 857         ia32_address_mode_t  am;
 858         ia32_address_t      *addr = &am.addr;
 859
 860         match_arguments(&am, block, op1, op2, flags);
 861
 862         new_node = func(dbgi, irg, new_block, addr->base, addr->index, addr->mem,
 863                         am.new_op1, am.new_op2, get_fpcw());
 864         set_am_attributes(new_node, &am);
 865
 866         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 867
 868         new_node = fix_mem_proj(new_node, &am);
 869
 870         return new_node;
 871 }
 872
 873 /**
 874  * Construct a shift/rotate binary operation, sets AM and immediate if required.
 875  *
 876  * @param op1   The first operand
 877  * @param op2   The second operand
 878  * @param func  The node constructor function
 879  * @return The constructed ia32 node.
 880  */
 881 static ir_node *gen_shift_binop(ir_node *node, ir_node *op1, ir_node *op2,
 882                                 construct_shift_func *func)
 883 {
 884         dbg_info *dbgi      = get_irn_dbg_info(node);
 885         ir_graph *irg       = current_ir_graph;
 886         ir_node  *block     = get_nodes_block(node);
 887         ir_node  *new_block = be_transform_node(block);
 888         ir_node  *new_op1   = be_transform_node(op1);
 889         ir_node  *new_op2   = create_immediate_or_transform(op2, 0);
 890         ir_node  *new_node;
 891
 892         assert(! mode_is_float(get_irn_mode(node))
 893                  && "Shift/Rotate with float not supported");
 894
 895         new_node = func(dbgi, irg, new_block, new_op1, new_op2);
 896         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 897
 898         /* lowered shift instruction may have a dependency operand, handle it here */
 899         if (get_irn_arity(node) == 3) {
 900                 /* we have a dependency */
 901                 ir_node *new_dep = be_transform_node(get_irn_n(node, 2));
 902                 add_irn_dep(new_node, new_dep);
 903         }
 904
 905         return new_node;
 906 }
 907
 908
 909 /**
 910  * Construct a standard unary operation, set AM and immediate if required.
 911  *
 912  * @param op    The operand
 913  * @param func  The node constructor function
 914  * @return The constructed ia32 node.
 915  */
 916 static ir_node *gen_unop(ir_node *node, ir_node *op, construct_unop_func *func)
 917 {
 918         ir_node  *block    = be_transform_node(get_nodes_block(node));
 919         ir_node  *new_op   = be_transform_node(op);
 920         ir_node  *new_node = NULL;
 921         ir_graph *irg      = current_ir_graph;
 922         dbg_info *dbgi     = get_irn_dbg_info(node);
 923
 924         new_node = func(dbgi, irg, block, new_op);
 925
 926         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
 927
 928         return new_node;
 929 }
 930
 931 static ir_node *create_lea_from_address(dbg_info *dbgi, ir_node *block,
 932                                         ia32_address_t *addr)
 933 {
 934         ir_graph *irg   = current_ir_graph;
 935         ir_node  *base  = addr->base;
 936         ir_node  *index = addr->index;
 937         ir_node  *res;
 938
 939         if(base == NULL) {
 940                 base = ia32_new_NoReg_gp(env_cg);
 941         } else {
 942                 base = be_transform_node(base);
 943         }
 944
 945         if(index == NULL) {
 946                 index = ia32_new_NoReg_gp(env_cg);
 947         } else {
 948                 index = be_transform_node(index);
 949         }
 950
 951         res = new_rd_ia32_Lea(dbgi, irg, block, base, index);
 952         set_address(res, addr);
 953
 954         return res;
 955 }
 956
 957 static int am_has_immediates(const ia32_address_t *addr)
 958 {
 959         return addr->offset != 0 || addr->symconst_ent != NULL
 960                 || addr->frame_entity || addr->use_frame;
 961 }
 962
 963 /**
 964  * Creates an ia32 Add.
 965  *
 966  * @return the created ia32 Add node
 967  */
 968 static ir_node *gen_Add(ir_node *node) {
 969         ir_graph *irg       = current_ir_graph;
 970         dbg_info *dbgi      = get_irn_dbg_info(node);
 971         ir_node  *block     = get_nodes_block(node);
 972         ir_node  *new_block = be_transform_node(block);
 973         ir_node  *op1       = get_Add_left(node);
 974         ir_node  *op2       = get_Add_right(node);
 975         ir_mode  *mode      = get_irn_mode(node);
 976         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
 977         ir_node  *new_node;
 978         ir_node  *new_op1;
 979         ir_node  *add_immediate_op;
 980         ia32_address_t       addr;
 981         ia32_address_mode_t  am;
 982
 983         if (mode_is_float(mode)) {
 984                 if (USE_SSE2(env_cg))
 985                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xAdd, match_commutative);
 986                 else
 987                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfadd, match_commutative);
 988         }
 989
 990         /**
 991          * Rules for an Add:
 992          *   0. Immediate Trees (example Add(Symconst, Const) -> Const)
 993          *   1. Add with immediate -> Lea
 994          *   2. Add with possible source address mode -> Add
 995          *   3. Otherwise -> Lea
 996          */
 997         memset(&addr, 0, sizeof(addr));
 998         ia32_create_address_mode(&addr, node, 1);
 999         add_immediate_op = NULL;
1000         /* a constant? */
1001         if(addr.base == NULL && addr.index == NULL) {
1002                 new_node = new_rd_ia32_Const(dbgi, irg, new_block, addr.symconst_ent,
1003                                              addr.symconst_sign, addr.offset);
1004                 add_irn_dep(new_node, get_irg_frame(irg));
1005                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1006                 return new_node;
1007         }
1008         /* add with immediate? */
1009         if(addr.index == NULL) {
1010                 add_immediate_op = addr.base;
1011         } else if(addr.base == NULL && addr.scale == 0) {
1012                 add_immediate_op = addr.index;
1013         }
1014
1015         if(add_immediate_op != NULL) {
1016                 if(!am_has_immediates(&addr)) {
1017 #ifdef DEBUG_libfirm
1018                         ir_fprintf(stderr, "Optimisation warning Add x,0 (%+F) found\n",
1019                                            node);
1020 #endif
1021                         return be_transform_node(add_immediate_op);
1022                 }
1023
1024                 new_node = create_lea_from_address(dbgi, new_block, &addr);
1025                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1026                 return new_node;
1027         }
1028
1029         /* test if we can use source address mode */
1030         memset(&am, 0, sizeof(am));
1031         new_op1 = NULL;
1032         if(use_source_address_mode(block, op2, op1)) {
1033                 build_address(&am, op2);
1034                 new_op1 = be_transform_node(op1);
1035         } else if(use_source_address_mode(block, op1, op2)) {
1036                 build_address(&am, op1);
1037                 new_op1 = be_transform_node(op2);
1038         }
1039         /* construct an Add with source address mode */
1040         if(new_op1 != NULL) {
1041                 ia32_address_t *am_addr = &am.addr;
1042                 new_node = new_rd_ia32_Add(dbgi, irg, new_block, am_addr->base,
1043                                          am_addr->index, am_addr->mem, new_op1, noreg);
1044                 set_address(new_node, am_addr);
1045                 set_ia32_op_type(new_node, ia32_AddrModeS);
1046                 set_ia32_ls_mode(new_node, am.ls_mode);
1047                 set_ia32_commutative(new_node);
1048                 SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1049
1050                 new_node = fix_mem_proj(new_node, &am);
1051
1052                 return new_node;
1053         }
1054
1055         /* otherwise construct a lea */
1056         new_node = create_lea_from_address(dbgi, new_block, &addr);
1057         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1058         return new_node;
1059 }
1060
1061 /**
1062  * Creates an ia32 Mul.
1063  *
1064  * @return the created ia32 Mul node
1065  */
1066 static ir_node *gen_Mul(ir_node *node) {
1067         ir_node *op1  = get_Mul_left(node);
1068         ir_node *op2  = get_Mul_right(node);
1069         ir_mode *mode = get_irn_mode(node);
1070
1071         if (mode_is_float(mode)) {
1072                 if (USE_SSE2(env_cg))
1073                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xMul, match_commutative);
1074                 else
1075                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfmul, match_commutative);
1076         }
1077
1078         /*
1079                 for the lower 32bit of the result it doesn't matter whether we use
1080                 signed or unsigned multiplication so we use IMul as it has fewer
1081                 constraints
1082         */
1083         return gen_binop(node, op1, op2, new_rd_ia32_IMul, match_commutative);
1084 }
1085
1086 /**
1087  * Creates an ia32 Mulh.
1088  * Note: Mul produces a 64Bit result and Mulh returns the upper 32 bit of
1089  * this result while Mul returns the lower 32 bit.
1090  *
1091  * @return the created ia32 Mulh node
1092  */
1093 static ir_node *gen_Mulh(ir_node *node)
1094 {
1095         ir_node  *block     = get_nodes_block(node);
1096         ir_node  *new_block = be_transform_node(block);
1097         ir_graph *irg       = current_ir_graph;
1098         dbg_info *dbgi      = get_irn_dbg_info(node);
1099         ir_mode  *mode      = get_irn_mode(node);
1100         ir_node  *op1       = get_Mulh_left(node);
1101         ir_node  *op2       = get_Mulh_right(node);
1102         ir_node  *proj_EDX;
1103         ir_node  *new_node;
1104         match_flags_t        flags;
1105         ia32_address_mode_t  am;
1106         ia32_address_t      *addr = &am.addr;
1107
1108         flags = match_force_32bit_op | match_commutative | match_no_immediate;
1109
1110         assert(!mode_is_float(mode) && "Mulh with float not supported");
1111
1112         match_arguments(&am, block, op1, op2, flags);
1113
1114         if (mode_is_signed(mode)) {
1115                 new_node = new_rd_ia32_IMul1OP(dbgi, irg, new_block, addr->base,
1116                                                addr->index, addr->mem, am.new_op1,
1117                                                am.new_op2);
1118         } else {
1119                 new_node = new_rd_ia32_Mul(dbgi, irg, new_block, addr->base,
1120                                            addr->index, addr->mem, am.new_op1,
1121                                            am.new_op2);
1122         }
1123
1124         set_am_attributes(new_node, &am);
1125         /* we can't use source address mode anymore when using immediates */
1126         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
1127                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
1128         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1129
1130         assert(get_irn_mode(new_node) == mode_T);
1131
1132         fix_mem_proj(new_node, &am);
1133
1134         assert(pn_ia32_IMul1OP_EDX == pn_ia32_Mul_EDX);
1135         proj_EDX = new_rd_Proj(dbgi, irg, block, new_node,
1136                                mode_Iu, pn_ia32_IMul1OP_EDX);
1137
1138         return proj_EDX;
1139 }
1140
1141
1142
1143 /**
1144  * Creates an ia32 And.
1145  *
1146  * @return The created ia32 And node
1147  */
1148 static ir_node *gen_And(ir_node *node) {
1149         ir_node *op1 = get_And_left(node);
1150         ir_node *op2 = get_And_right(node);
1151         assert(! mode_is_float(get_irn_mode(node)));
1152
1153         /* is it a zero extension? */
1154         if (is_Const(op2)) {
1155                 tarval   *tv    = get_Const_tarval(op2);
1156                 long      v     = get_tarval_long(tv);
1157
1158                 if (v == 0xFF || v == 0xFFFF) {
1159                         dbg_info *dbgi   = get_irn_dbg_info(node);
1160                         ir_node  *block  = get_nodes_block(node);
1161                         ir_mode  *src_mode;
1162                         ir_node  *res;
1163
1164                         if(v == 0xFF) {
1165                                 src_mode = mode_Bu;
1166                         } else {
1167                                 assert(v == 0xFFFF);
1168                                 src_mode = mode_Hu;
1169                         }
1170                         res = create_I2I_Conv(src_mode, mode_Iu, dbgi, block, op1, node);
1171
1172                         return res;
1173                 }
1174         }
1175
1176         return gen_binop(node, op1, op2, new_rd_ia32_And, match_commutative);
1177 }
1178
1179
1180
1181 /**
1182  * Creates an ia32 Or.
1183  *
1184  * @return The created ia32 Or node
1185  */
1186 static ir_node *gen_Or(ir_node *node) {
1187         ir_node *op1 = get_Or_left(node);
1188         ir_node *op2 = get_Or_right(node);
1189
1190         assert (! mode_is_float(get_irn_mode(node)));
1191         return gen_binop(node, op1, op2, new_rd_ia32_Or, match_commutative);
1192 }
1193
1194
1195
1196 /**
1197  * Creates an ia32 Eor.
1198  *
1199  * @return The created ia32 Eor node
1200  */
1201 static ir_node *gen_Eor(ir_node *node) {
1202         ir_node *op1 = get_Eor_left(node);
1203         ir_node *op2 = get_Eor_right(node);
1204
1205         assert(! mode_is_float(get_irn_mode(node)));
1206         return gen_binop(node, op1, op2, new_rd_ia32_Xor, match_commutative);
1207 }
1208
1209
1210 /**
1211  * Creates an ia32 Sub.
1212  *
1213  * @return The created ia32 Sub node
1214  */
1215 static ir_node *gen_Sub(ir_node *node) {
1216         ir_node  *op1  = get_Sub_left(node);
1217         ir_node  *op2  = get_Sub_right(node);
1218         ir_mode  *mode = get_irn_mode(node);
1219
1220         if (mode_is_float(mode)) {
1221                 if (USE_SSE2(env_cg))
1222                         return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xSub, 0);
1223                 else
1224                         return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfsub, 0);
1225         }
1226
1227         if(is_Const(op2)) {
1228                 ir_fprintf(stderr, "Optimisation warning: found sub with const (%+F)\n",
1229                            node);
1230         }
1231
1232         return gen_binop(node, op1, op2, new_rd_ia32_Sub, 0);
1233 }
1234
1235 typedef enum { flavour_Div = 1, flavour_Mod, flavour_DivMod } ia32_op_flavour_t;
1236
1237 /**
1238  * Generates an ia32 DivMod with additional infrastructure for the
1239  * register allocator if needed.
1240  *
1241  * @param dividend -no comment- :)
1242  * @param divisor  -no comment- :)
1243  * @param dm_flav  flavour_Div/Mod/DivMod
1244  * @return The created ia32 DivMod node
1245  */
1246 static ir_node *generate_DivMod(ir_node *node, ir_node *dividend,
1247                                 ir_node *divisor, ia32_op_flavour_t dm_flav)
1248 {
1249         ir_node  *block        = be_transform_node(get_nodes_block(node));
1250         ir_node  *new_dividend = be_transform_node(dividend);
1251         ir_node  *new_divisor  = be_transform_node(divisor);
1252         ir_graph *irg          = current_ir_graph;
1253         dbg_info *dbgi         = get_irn_dbg_info(node);
1254         ir_mode  *mode         = get_irn_mode(node);
1255         ir_node  *noreg        = ia32_new_NoReg_gp(env_cg);
1256         ir_node  *res, *proj_div, *proj_mod;
1257         ir_node  *sign_extension;
1258         ir_node  *mem, *new_mem;
1259         int       has_exc;
1260
1261         proj_div = proj_mod = NULL;
1262         has_exc  = 0;
1263         switch (dm_flav) {
1264                 case flavour_Div:
1265                         mem  = get_Div_mem(node);
1266                         mode = get_Div_resmode(node);
1267                         proj_div = be_get_Proj_for_pn(node, pn_Div_res);
1268                         has_exc  = be_get_Proj_for_pn(node, pn_Div_X_except) != NULL;
1269                         break;
1270                 case flavour_Mod:
1271                         mem  = get_Mod_mem(node);
1272                         mode = get_Mod_resmode(node);
1273                         proj_mod = be_get_Proj_for_pn(node, pn_Mod_res);
1274                         has_exc  = be_get_Proj_for_pn(node, pn_Mod_X_except) != NULL;
1275                         break;
1276                 case flavour_DivMod:
1277                         mem  = get_DivMod_mem(node);
1278                         mode = get_DivMod_resmode(node);
1279                         proj_div = be_get_Proj_for_pn(node, pn_DivMod_res_div);
1280                         proj_mod = be_get_Proj_for_pn(node, pn_DivMod_res_mod);
1281                         has_exc  = be_get_Proj_for_pn(node, pn_DivMod_X_except) != NULL;
1282                         break;
1283                 default:
1284                         panic("invalid divmod flavour!");
1285         }
1286         new_mem = be_transform_node(mem);
1287
1288         if (mode_is_signed(mode)) {
1289                 /* in signed mode, we need to sign extend the dividend */
1290                 ir_node *produceval = new_rd_ia32_ProduceVal(dbgi, irg, block);
1291                 add_irn_dep(produceval, get_irg_frame(irg));
1292                 sign_extension      = new_rd_ia32_Cltd(dbgi, irg, block, new_dividend,
1293                                                        produceval);
1294         } else {
1295                 sign_extension = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, 0);
1296                 set_ia32_flags(sign_extension, get_ia32_flags(sign_extension) | arch_irn_flags_modify_flags);
1297                 add_irn_dep(sign_extension, get_irg_frame(irg));
1298         }
1299
1300         if (mode_is_signed(mode)) {
1301                 res = new_rd_ia32_IDiv(dbgi, irg, block, noreg, noreg, new_mem,
1302                                        new_dividend, sign_extension, new_divisor);
1303         } else {
1304                 res = new_rd_ia32_Div(dbgi, irg, block, noreg, noreg, new_mem,
1305                                       new_dividend, sign_extension, new_divisor);
1306         }
1307
1308         set_ia32_exc_label(res, has_exc);
1309         set_irn_pinned(res, get_irn_pinned(node));
1310
1311         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1312
1313         return res;
1314 }
1315
1316
1317 /**
1318  * Wrapper for generate_DivMod. Sets flavour_Mod.
1319  *
1320  */
1321 static ir_node *gen_Mod(ir_node *node) {
1322         return generate_DivMod(node, get_Mod_left(node),
1323                                get_Mod_right(node), flavour_Mod);
1324 }
1325
1326 /**
1327  * Wrapper for generate_DivMod. Sets flavour_Div.
1328  *
1329  */
1330 static ir_node *gen_Div(ir_node *node) {
1331         return generate_DivMod(node, get_Div_left(node),
1332                                get_Div_right(node), flavour_Div);
1333 }
1334
1335 /**
1336  * Wrapper for generate_DivMod. Sets flavour_DivMod.
1337  */
1338 static ir_node *gen_DivMod(ir_node *node) {
1339         return generate_DivMod(node, get_DivMod_left(node),
1340                                get_DivMod_right(node), flavour_DivMod);
1341 }
1342
1343
1344
1345 /**
1346  * Creates an ia32 floating Div.
1347  *
1348  * @return The created ia32 xDiv node
1349  */
1350 static ir_node *gen_Quot(ir_node *node)
1351 {
1352         ir_node  *op1     = get_Quot_left(node);
1353         ir_node  *op2     = get_Quot_right(node);
1354
1355         if (USE_SSE2(env_cg)) {
1356                 return gen_binop_sse_float(node, op1, op2, new_rd_ia32_xDiv, 0);
1357         } else {
1358                 return gen_binop_x87_float(node, op1, op2, new_rd_ia32_vfdiv, 0);
1359         }
1360 }
1361
1362
1363 /**
1364  * Creates an ia32 Shl.
1365  *
1366  * @return The created ia32 Shl node
1367  */
1368 static ir_node *gen_Shl(ir_node *node) {
1369         return gen_shift_binop(node, get_Shl_left(node), get_Shl_right(node),
1370                                new_rd_ia32_Shl);
1371 }
1372
1373
1374
1375 /**
1376  * Creates an ia32 Shr.
1377  *
1378  * @return The created ia32 Shr node
1379  */
1380 static ir_node *gen_Shr(ir_node *node) {
1381         return gen_shift_binop(node, get_Shr_left(node),
1382                                get_Shr_right(node), new_rd_ia32_Shr);
1383 }
1384
1385
1386
1387 /**
1388  * Creates an ia32 Sar.
1389  *
1390  * @return The created ia32 Shrs node
1391  */
1392 static ir_node *gen_Shrs(ir_node *node) {
1393         ir_node *left  = get_Shrs_left(node);
1394         ir_node *right = get_Shrs_right(node);
1395         ir_mode *mode  = get_irn_mode(node);
1396         if(is_Const(right) && mode == mode_Is) {
1397                 tarval *tv = get_Const_tarval(right);
1398                 long val = get_tarval_long(tv);
1399                 if(val == 31) {
1400                         /* this is a sign extension */
1401                         ir_graph *irg    = current_ir_graph;
1402                         dbg_info *dbgi   = get_irn_dbg_info(node);
1403                         ir_node  *block  = be_transform_node(get_nodes_block(node));
1404                         ir_node  *op     = left;
1405                         ir_node  *new_op = be_transform_node(op);
1406                         ir_node  *pval   = new_rd_ia32_ProduceVal(dbgi, irg, block);
1407                         add_irn_dep(pval, get_irg_frame(irg));
1408
1409                         return new_rd_ia32_Cltd(dbgi, irg, block, new_op, pval);
1410                 }
1411         }
1412
1413         /* 8 or 16 bit sign extension? */
1414         if(is_Const(right) && is_Shl(left) && mode == mode_Is) {
1415                 ir_node *shl_left  = get_Shl_left(left);
1416                 ir_node *shl_right = get_Shl_right(left);
1417                 if(is_Const(shl_right)) {
1418                         tarval *tv1 = get_Const_tarval(right);
1419                         tarval *tv2 = get_Const_tarval(shl_right);
1420                         if(tv1 == tv2 && tarval_is_long(tv1)) {
1421                                 long val = get_tarval_long(tv1);
1422                                 if(val == 16 || val == 24) {
1423                                         dbg_info *dbgi   = get_irn_dbg_info(node);
1424                                         ir_node  *block  = get_nodes_block(node);
1425                                         ir_mode  *src_mode;
1426                                         ir_node  *res;
1427
1428                                         if(val == 24) {
1429                                                 src_mode = mode_Bs;
1430                                         } else {
1431                                                 assert(val == 16);
1432                                                 src_mode = mode_Hs;
1433                                         }
1434                                         res = create_I2I_Conv(src_mode, mode_Is, dbgi, block,
1435                                                               shl_left, node);
1436
1437                                         return res;
1438                                 }
1439                         }
1440                 }
1441         }
1442
1443         return gen_shift_binop(node, left, right, new_rd_ia32_Sar);
1444 }
1445
1446
1447
1448 /**
1449  * Creates an ia32 RotL.
1450  *
1451  * @param op1   The first operator
1452  * @param op2   The second operator
1453  * @return The created ia32 RotL node
1454  */
1455 static ir_node *gen_RotL(ir_node *node,
1456                          ir_node *op1, ir_node *op2) {
1457         return gen_shift_binop(node, op1, op2, new_rd_ia32_Rol);
1458 }
1459
1460
1461
1462 /**
1463  * Creates an ia32 RotR.
1464  * NOTE: There is no RotR with immediate because this would always be a RotL
1465  *       "imm-mode_size_bits" which can be pre-calculated.
1466  *
1467  * @param op1   The first operator
1468  * @param op2   The second operator
1469  * @return The created ia32 RotR node
1470  */
1471 static ir_node *gen_RotR(ir_node *node, ir_node *op1,
1472                          ir_node *op2) {
1473         return gen_shift_binop(node, op1, op2, new_rd_ia32_Ror);
1474 }
1475
1476
1477
1478 /**
1479  * Creates an ia32 RotR or RotL (depending on the found pattern).
1480  *
1481  * @return The created ia32 RotL or RotR node
1482  */
1483 static ir_node *gen_Rot(ir_node *node) {
1484         ir_node *rotate = NULL;
1485         ir_node *op1    = get_Rot_left(node);
1486         ir_node *op2    = get_Rot_right(node);
1487
1488         /* Firm has only Rot (which is a RotL), so we are looking for a right (op2)
1489                  operand "-e+mode_size_bits" (it's an already modified "mode_size_bits-e",
1490                  that means we can create a RotR instead of an Add and a RotL */
1491
1492         if (get_irn_op(op2) == op_Add) {
1493                 ir_node *add = op2;
1494                 ir_node *left = get_Add_left(add);
1495                 ir_node *right = get_Add_right(add);
1496                 if (is_Const(right)) {
1497                         tarval  *tv   = get_Const_tarval(right);
1498                         ir_mode *mode = get_irn_mode(node);
1499                         long     bits = get_mode_size_bits(mode);
1500
1501                         if (get_irn_op(left) == op_Minus &&
1502                                         tarval_is_long(tv)       &&
1503                                         get_tarval_long(tv) == bits)
1504                         {
1505                                 DB((dbg, LEVEL_1, "RotL into RotR ... "));
1506                                 rotate = gen_RotR(node, op1, get_Minus_op(left));
1507                         }
1508                 }
1509         }
1510
1511         if (rotate == NULL) {
1512                 rotate = gen_RotL(node, op1, op2);
1513         }
1514
1515         return rotate;
1516 }
1517
1518
1519
1520 /**
1521  * Transforms a Minus node.
1522  *
1523  * @return The created ia32 Minus node
1524  */
1525 static ir_node *gen_Minus(ir_node *node)
1526 {
1527         ir_node   *op    = get_Minus_op(node);
1528         ir_node   *block = be_transform_node(get_nodes_block(node));
1529         ir_graph  *irg   = current_ir_graph;
1530         dbg_info  *dbgi  = get_irn_dbg_info(node);
1531         ir_mode   *mode  = get_irn_mode(node);
1532         ir_entity *ent;
1533         ir_node   *res;
1534         int       size;
1535
1536         if (mode_is_float(mode)) {
1537                 ir_node *new_op = be_transform_node(op);
1538                 if (USE_SSE2(env_cg)) {
1539                         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1540                         ir_node *noreg_xmm = ia32_new_NoReg_xmm(env_cg);
1541                         ir_node *nomem     = new_rd_NoMem(irg);
1542
1543                         res = new_rd_ia32_xXor(dbgi, irg, block, noreg_gp, noreg_gp, nomem,
1544                                                new_op, noreg_xmm);
1545
1546                         size = get_mode_size_bits(mode);
1547                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SSIGN : ia32_DSIGN);
1548
1549                         set_ia32_am_sc(res, ent);
1550                         set_ia32_op_type(res, ia32_AddrModeS);
1551                         set_ia32_ls_mode(res, mode);
1552                 } else {
1553                         res = new_rd_ia32_vfchs(dbgi, irg, block, new_op);
1554                 }
1555         } else {
1556                 res = gen_unop(node, op, new_rd_ia32_Neg);
1557         }
1558
1559         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1560
1561         return res;
1562 }
1563
1564 /**
1565  * Transforms a Not node.
1566  *
1567  * @return The created ia32 Not node
1568  */
1569 static ir_node *gen_Not(ir_node *node) {
1570         ir_node *op   = get_Not_op(node);
1571         ir_mode *mode = get_irn_mode(node);
1572
1573         assert(mode != mode_b); /* should be lowered already */
1574
1575         assert (! mode_is_float(get_irn_mode(node)));
1576         return gen_unop(node, op, new_rd_ia32_Not);
1577 }
1578
1579
1580
1581 /**
1582  * Transforms an Abs node.
1583  *
1584  * @return The created ia32 Abs node
1585  */
1586 static ir_node *gen_Abs(ir_node *node)
1587 {
1588         ir_node   *block    = be_transform_node(get_nodes_block(node));
1589         ir_node   *op       = get_Abs_op(node);
1590         ir_node   *new_op   = be_transform_node(op);
1591         ir_graph  *irg      = current_ir_graph;
1592         dbg_info  *dbgi     = get_irn_dbg_info(node);
1593         ir_mode   *mode     = get_irn_mode(node);
1594         ir_node   *noreg_gp = ia32_new_NoReg_gp(env_cg);
1595         ir_node   *noreg_fp = ia32_new_NoReg_fp(env_cg);
1596         ir_node   *nomem    = new_NoMem();
1597         ir_node   *res;
1598         int       size;
1599         ir_entity *ent;
1600
1601         if (mode_is_float(mode)) {
1602                 if (USE_SSE2(env_cg)) {
1603                         res = new_rd_ia32_xAnd(dbgi,irg, block, noreg_gp, noreg_gp, nomem, new_op, noreg_fp);
1604
1605                         size = get_mode_size_bits(mode);
1606                         ent  = ia32_gen_fp_known_const(size == 32 ? ia32_SABS : ia32_DABS);
1607
1608                         set_ia32_am_sc(res, ent);
1609
1610                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1611
1612                         set_ia32_op_type(res, ia32_AddrModeS);
1613                         set_ia32_ls_mode(res, mode);
1614                 } else {
1615                         res = new_rd_ia32_vfabs(dbgi, irg, block, new_op);
1616                         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1617                 }
1618         } else {
1619                 ir_node *xor;
1620                 ir_node *pval           = new_rd_ia32_ProduceVal(dbgi, irg, block);
1621                 ir_node *sign_extension = new_rd_ia32_Cltd(dbgi, irg, block, new_op,
1622                                                            pval);
1623
1624                 add_irn_dep(pval, get_irg_frame(irg));
1625                 SET_IA32_ORIG_NODE(sign_extension,
1626                                    ia32_get_old_node_name(env_cg, node));
1627
1628                 xor = new_rd_ia32_Xor(dbgi, irg, block, noreg_gp, noreg_gp, nomem, new_op,
1629                                       sign_extension);
1630                 SET_IA32_ORIG_NODE(xor, ia32_get_old_node_name(env_cg, node));
1631
1632                 res = new_rd_ia32_Sub(dbgi, irg, block, noreg_gp, noreg_gp, nomem, xor,
1633                                       sign_extension);
1634                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
1635         }
1636
1637         return res;
1638 }
1639
1640 /**
1641  * Transforms a Load.
1642  *
1643  * @return the created ia32 Load node
1644  */
1645 static ir_node *gen_Load(ir_node *node) {
1646         ir_node  *old_block = get_nodes_block(node);
1647         ir_node  *block   = be_transform_node(old_block);
1648         ir_node  *ptr     = get_Load_ptr(node);
1649         ir_node  *mem     = get_Load_mem(node);
1650         ir_node  *new_mem = be_transform_node(mem);
1651         ir_node  *base;
1652         ir_node  *index;
1653         ir_graph *irg     = current_ir_graph;
1654         dbg_info *dbgi    = get_irn_dbg_info(node);
1655         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1656         ir_mode  *mode    = get_Load_mode(node);
1657         ir_mode  *res_mode;
1658         ir_node  *new_op;
1659         ia32_address_t addr;
1660
1661         /* construct load address */
1662         memset(&addr, 0, sizeof(addr));
1663         ia32_create_address_mode(&addr, ptr, 0);
1664         base  = addr.base;
1665         index = addr.index;
1666
1667         if(base == NULL) {
1668                 base = noreg;
1669         } else {
1670                 base = be_transform_node(base);
1671         }
1672
1673         if(index == NULL) {
1674                 index = noreg;
1675         } else {
1676                 index = be_transform_node(index);
1677         }
1678
1679         if (mode_is_float(mode)) {
1680                 if (USE_SSE2(env_cg)) {
1681                         new_op  = new_rd_ia32_xLoad(dbgi, irg, block, base, index, new_mem,
1682                                                     mode);
1683                         res_mode = mode_xmm;
1684                 } else {
1685                         new_op   = new_rd_ia32_vfld(dbgi, irg, block, base, index, new_mem,
1686                                                     mode);
1687                         res_mode = mode_vfp;
1688                 }
1689         } else {
1690                 if(mode == mode_b)
1691                         mode = mode_Iu;
1692
1693                 /* create a conv node with address mode for smaller modes */
1694                 if(get_mode_size_bits(mode) < 32) {
1695                         new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, base, index,
1696                                                       new_mem, noreg, mode);
1697                 } else {
1698                         new_op = new_rd_ia32_Load(dbgi, irg, block, base, index, new_mem);
1699                 }
1700                 res_mode = mode_Iu;
1701         }
1702
1703         set_irn_pinned(new_op, get_irn_pinned(node));
1704         set_ia32_op_type(new_op, ia32_AddrModeS);
1705         set_ia32_ls_mode(new_op, mode);
1706         set_address(new_op, &addr);
1707
1708         /* make sure we are scheduled behind the initial IncSP/Barrier
1709          * to avoid spills being placed before it
1710          */
1711         if (block == get_irg_start_block(irg)) {
1712                 add_irn_dep(new_op, get_irg_frame(irg));
1713         }
1714
1715         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Load_X_except) != NULL);
1716         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
1717
1718         return new_op;
1719 }
1720
1721 static int use_dest_am(ir_node *block, ir_node *node, ir_node *mem,
1722                        ir_node *ptr, ir_mode *mode, ir_node *other)
1723 {
1724         ir_node *load;
1725
1726         if(!is_Proj(node))
1727                 return 0;
1728
1729         /* we only use address mode if we're the only user of the load */
1730         if(get_irn_n_edges(node) > 1)
1731                 return 0;
1732
1733         load = get_Proj_pred(node);
1734         if(!is_Load(load))
1735                 return 0;
1736         if(get_nodes_block(load) != block)
1737                 return 0;
1738
1739         /* Store should be attached to the load */
1740         if(!is_Proj(mem) || get_Proj_pred(mem) != load)
1741                 return 0;
1742         /* store should have the same pointer as the load */
1743         if(get_Load_ptr(load) != ptr)
1744                 return 0;
1745
1746         /* don't do AM if other node inputs depend on the load (via mem-proj) */
1747         if(other != NULL && get_nodes_block(other) == block
1748                         && heights_reachable_in_block(heights, other, load))
1749                 return 0;
1750
1751         assert(get_Load_mode(load) == mode);
1752
1753         return 1;
1754 }
1755
1756 static ir_node *dest_am_binop(ir_node *node, ir_node *op1, ir_node *op2,
1757                               ir_node *mem, ir_node *ptr, ir_mode *mode,
1758                               construct_binop_dest_func *func,
1759                               construct_binop_dest_func *func8bit,
1760                               int commutative)
1761 {
1762         ir_node *src_block = get_nodes_block(node);
1763         ir_node *block;
1764         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1765         ir_graph *irg      = current_ir_graph;
1766         dbg_info *dbgi;
1767         ir_node *new_node;
1768         ir_node *new_op;
1769         ia32_address_mode_t  am;
1770         ia32_address_t *addr = &am.addr;
1771         memset(&am, 0, sizeof(am));
1772
1773         if(use_dest_am(src_block, op1, mem, ptr, mode, op2)) {
1774                 build_address(&am, op1);
1775                 new_op = create_immediate_or_transform(op2, 0);
1776         } else if(commutative && use_dest_am(src_block, op2, mem, ptr, mode, op1)) {
1777                 build_address(&am, op2);
1778                 new_op = create_immediate_or_transform(op1, 0);
1779         } else {
1780                 return NULL;
1781         }
1782
1783         if(addr->base == NULL)
1784                 addr->base = noreg_gp;
1785         if(addr->index == NULL)
1786                 addr->index = noreg_gp;
1787         if(addr->mem == NULL)
1788                 addr->mem = new_NoMem();
1789
1790         dbgi     = get_irn_dbg_info(node);
1791         block    = be_transform_node(src_block);
1792         if(get_mode_size_bits(mode) == 8) {
1793                 new_node = func8bit(dbgi, irg, block, addr->base, addr->index,
1794                                     addr->mem, new_op);
1795         } else {
1796                 new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem,
1797                                 new_op);
1798         }
1799         set_address(new_node, addr);
1800         set_ia32_op_type(new_node, ia32_AddrModeD);
1801         set_ia32_ls_mode(new_node, mode);
1802         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1803
1804         return new_node;
1805 }
1806
1807 static ir_node *dest_am_unop(ir_node *node, ir_node *op, ir_node *mem,
1808                              ir_node *ptr, ir_mode *mode,
1809                              construct_unop_dest_func *func)
1810 {
1811         ir_node *src_block = get_nodes_block(node);
1812         ir_node *block;
1813         ir_node *noreg_gp  = ia32_new_NoReg_gp(env_cg);
1814         ir_graph *irg      = current_ir_graph;
1815         dbg_info *dbgi;
1816         ir_node *new_node;
1817         ia32_address_mode_t  am;
1818         ia32_address_t *addr = &am.addr;
1819         memset(&am, 0, sizeof(am));
1820
1821         if(!use_dest_am(src_block, op, mem, ptr, mode, NULL))
1822                 return NULL;
1823
1824         build_address(&am, op);
1825
1826         if(addr->base == NULL)
1827                 addr->base = noreg_gp;
1828         if(addr->index == NULL)
1829                 addr->index = noreg_gp;
1830         if(addr->mem == NULL)
1831                 addr->mem = new_NoMem();
1832
1833         dbgi     = get_irn_dbg_info(node);
1834         block    = be_transform_node(src_block);
1835         new_node = func(dbgi, irg, block, addr->base, addr->index, addr->mem);
1836         set_address(new_node, addr);
1837         set_ia32_op_type(new_node, ia32_AddrModeD);
1838         set_ia32_ls_mode(new_node, mode);
1839         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
1840
1841         return new_node;
1842 }
1843
1844 static ir_node *try_create_dest_am(ir_node *node) {
1845         ir_node  *val    = get_Store_value(node);
1846         ir_node  *mem    = get_Store_mem(node);
1847         ir_node  *ptr    = get_Store_ptr(node);
1848         ir_mode  *mode   = get_irn_mode(val);
1849         ir_node  *op1;
1850         ir_node  *op2;
1851         ir_node  *new_node;
1852
1853         /* handle only GP modes for now... */
1854         if(!mode_needs_gp_reg(mode))
1855                 return NULL;
1856
1857         /* store must be the only user of the val node */
1858         if(get_irn_n_edges(val) > 1)
1859                 return NULL;
1860
1861         switch(get_irn_opcode(val)) {
1862         case iro_Add:
1863                 op1      = get_Add_left(val);
1864                 op2      = get_Add_right(val);
1865                 if(is_Const_1(op2)) {
1866                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1867                                                 new_rd_ia32_IncMem);
1868                         break;
1869                 } else if(is_Const_Minus_1(op2)) {
1870                         new_node = dest_am_unop(val, op1, mem, ptr, mode,
1871                                                 new_rd_ia32_DecMem);
1872                         break;
1873                 }
1874                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1875                                          new_rd_ia32_AddMem, new_rd_ia32_AddMem8Bit, 1);
1876                 break;
1877         case iro_Sub:
1878                 op1      = get_Sub_left(val);
1879                 op2      = get_Sub_right(val);
1880                 if(is_Const(op2)) {
1881                         ir_fprintf(stderr, "Optimisation warning: not-normalize sub ,C"
1882                                    "found\n");
1883                 }
1884                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1885                                          new_rd_ia32_SubMem, new_rd_ia32_SubMem8Bit, 0);
1886                 break;
1887         case iro_And:
1888                 op1      = get_And_left(val);
1889                 op2      = get_And_right(val);
1890                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1891                                          new_rd_ia32_AndMem, new_rd_ia32_AndMem8Bit, 1);
1892                 break;
1893         case iro_Or:
1894                 op1      = get_Or_left(val);
1895                 op2      = get_Or_right(val);
1896                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1897                                          new_rd_ia32_OrMem, new_rd_ia32_OrMem8Bit, 1);
1898                 break;
1899         case iro_Eor:
1900                 op1      = get_Eor_left(val);
1901                 op2      = get_Eor_right(val);
1902                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1903                                          new_rd_ia32_XorMem, new_rd_ia32_XorMem8Bit, 1);
1904                 break;
1905         case iro_Shl:
1906                 op1      = get_Shl_left(val);
1907                 op2      = get_Shl_right(val);
1908                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1909                                          new_rd_ia32_ShlMem, new_rd_ia32_ShlMem, 0);
1910                 break;
1911         case iro_Shr:
1912                 op1      = get_Shr_left(val);
1913                 op2      = get_Shr_right(val);
1914                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1915                                          new_rd_ia32_ShrMem, new_rd_ia32_ShrMem, 0);
1916                 break;
1917         case iro_Shrs:
1918                 op1      = get_Shrs_left(val);
1919                 op2      = get_Shrs_right(val);
1920                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1921                                          new_rd_ia32_SarMem, new_rd_ia32_SarMem, 0);
1922                 break;
1923         case iro_Rot:
1924                 op1      = get_Rot_left(val);
1925                 op2      = get_Rot_right(val);
1926                 new_node = dest_am_binop(val, op1, op2, mem, ptr, mode,
1927                                          new_rd_ia32_RolMem, new_rd_ia32_RolMem, 0);
1928                 break;
1929         /* TODO: match ROR patterns... */
1930         case iro_Minus:
1931                 op1      = get_Minus_op(val);
1932                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NegMem);
1933                 break;
1934         case iro_Not:
1935                 /* should be lowered already */
1936                 assert(mode != mode_b);
1937                 op1      = get_Not_op(val);
1938                 new_node = dest_am_unop(val, op1, mem, ptr, mode, new_rd_ia32_NotMem);
1939                 break;
1940         default:
1941                 return NULL;
1942         }
1943
1944         return new_node;
1945 }
1946
1947 /**
1948  * Transforms a Store.
1949  *
1950  * @return the created ia32 Store node
1951  */
1952 static ir_node *gen_Store(ir_node *node) {
1953         ir_node  *block   = be_transform_node(get_nodes_block(node));
1954         ir_node  *ptr     = get_Store_ptr(node);
1955         ir_node  *base;
1956         ir_node  *index;
1957         ir_node  *val     = get_Store_value(node);
1958         ir_node  *new_val;
1959         ir_node  *mem     = get_Store_mem(node);
1960         ir_node  *new_mem = be_transform_node(mem);
1961         ir_graph *irg     = current_ir_graph;
1962         dbg_info *dbgi    = get_irn_dbg_info(node);
1963         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
1964         ir_mode  *mode    = get_irn_mode(val);
1965         ir_node  *new_op;
1966         ia32_address_t addr;
1967
1968         /* check for destination address mode */
1969         new_op = try_create_dest_am(node);
1970         if(new_op != NULL)
1971                 return new_op;
1972
1973         /* construct store address */
1974         memset(&addr, 0, sizeof(addr));
1975         ia32_create_address_mode(&addr, ptr, 0);
1976         base  = addr.base;
1977         index = addr.index;
1978
1979         if(base == NULL) {
1980                 base = noreg;
1981         } else {
1982                 base = be_transform_node(base);
1983         }
1984
1985         if(index == NULL) {
1986                 index = noreg;
1987         } else {
1988                 index = be_transform_node(index);
1989         }
1990
1991         if (mode_is_float(mode)) {
1992                 new_val = be_transform_node(val);
1993                 if (USE_SSE2(env_cg)) {
1994                         new_op = new_rd_ia32_xStore(dbgi, irg, block, base, index, new_mem,
1995                                                     new_val);
1996                 } else {
1997                         new_op = new_rd_ia32_vfst(dbgi, irg, block, base, index, new_mem, new_val,
1998                                                   mode);
1999                 }
2000         } else {
2001                 new_val = create_immediate_or_transform(val, 0);
2002                 if(mode == mode_b)
2003                         mode = mode_Iu;
2004
2005                 if (get_mode_size_bits(mode) == 8) {
2006                         new_op = new_rd_ia32_Store8Bit(dbgi, irg, block, base, index, new_mem,
2007                                                        new_val);
2008                 } else {
2009                         new_op = new_rd_ia32_Store(dbgi, irg, block, base, index, new_mem,
2010                                                    new_val);
2011                 }
2012         }
2013
2014         set_irn_pinned(new_op, get_irn_pinned(node));
2015         set_ia32_op_type(new_op, ia32_AddrModeD);
2016         set_ia32_ls_mode(new_op, mode);
2017
2018         set_ia32_exc_label(new_op, be_get_Proj_for_pn(node, pn_Store_X_except) != NULL);
2019         set_address(new_op, &addr);
2020         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2021
2022         return new_op;
2023 }
2024
2025 static ir_node *create_Switch(ir_node *node)
2026 {
2027         ir_graph *irg     = current_ir_graph;
2028         dbg_info *dbgi    = get_irn_dbg_info(node);
2029         ir_node  *block   = be_transform_node(get_nodes_block(node));
2030         ir_node  *sel     = get_Cond_selector(node);
2031         ir_node  *new_sel = be_transform_node(sel);
2032         ir_node  *res;
2033         int switch_min    = INT_MAX;
2034         const ir_edge_t *edge;
2035
2036         assert(get_mode_size_bits(get_irn_mode(sel)) == 32);
2037
2038         /* determine the smallest switch case value */
2039         foreach_out_edge(node, edge) {
2040                 ir_node *proj = get_edge_src_irn(edge);
2041                 int      pn   = get_Proj_proj(proj);
2042                 if(pn < switch_min)
2043                         switch_min = pn;
2044         }
2045
2046         if (switch_min != 0) {
2047                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
2048
2049                 /* if smallest switch case is not 0 we need an additional sub */
2050                 new_sel = new_rd_ia32_Lea(dbgi, irg, block, new_sel, noreg);
2051                 add_ia32_am_offs_int(new_sel, -switch_min);
2052                 set_ia32_op_type(new_sel, ia32_AddrModeS);
2053
2054                 SET_IA32_ORIG_NODE(new_sel, ia32_get_old_node_name(env_cg, node));
2055         }
2056
2057         res = new_rd_ia32_SwitchJmp(dbgi, irg, block, new_sel);
2058         set_ia32_pncode(res, get_Cond_defaultProj(node));
2059
2060         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2061
2062         return res;
2063 }
2064
2065 static ir_node *get_flags_node(ir_node *node, pn_Cmp *pnc_out)
2066 {
2067         ir_graph *irg = current_ir_graph;
2068         ir_node  *flags;
2069         ir_node  *new_op;
2070         ir_node  *noreg;
2071         ir_node  *nomem;
2072         ir_node  *new_block;
2073         dbg_info *dbgi;
2074
2075         /* we have a Cmp as input */
2076         if(is_Proj(node)) {
2077                 ir_node *pred = get_Proj_pred(node);
2078                 if(is_Cmp(pred)) {
2079                         flags    = be_transform_node(pred);
2080                         *pnc_out = get_Proj_proj(node);
2081                         return flags;
2082                 }
2083         }
2084
2085         /* a mode_b value, we have to compare it against 0 */
2086         dbgi      = get_irn_dbg_info(node);
2087         new_block = be_transform_node(get_nodes_block(node));
2088         new_op    = be_transform_node(node);
2089         noreg     = ia32_new_NoReg_gp(env_cg);
2090         nomem     = new_NoMem();
2091         flags     = new_rd_ia32_Test(dbgi, irg, new_block, noreg, noreg, nomem,
2092                                      new_op, new_op, 0, 0);
2093         *pnc_out  = pn_Cmp_Lg;
2094         return flags;
2095 }
2096
2097 static ir_node *gen_Cond(ir_node *node) {
2098         ir_node  *block     = get_nodes_block(node);
2099         ir_node  *new_block = be_transform_node(block);
2100         ir_graph *irg       = current_ir_graph;
2101         dbg_info *dbgi      = get_irn_dbg_info(node);
2102         ir_node  *sel       = get_Cond_selector(node);
2103         ir_mode  *sel_mode  = get_irn_mode(sel);
2104         ir_node  *res;
2105         ir_node  *flags     = NULL;
2106         pn_Cmp    pnc;
2107
2108         if (sel_mode != mode_b) {
2109                 return create_Switch(node);
2110         }
2111
2112         /* we get flags from a cmp */
2113         flags = get_flags_node(sel, &pnc);
2114
2115         res = new_rd_ia32_Jcc(dbgi, irg, new_block, flags, pnc);
2116         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2117
2118         return res;
2119 }
2120
2121
2122
2123 /**
2124  * Transforms a CopyB node.
2125  *
2126  * @return The transformed node.
2127  */
2128 static ir_node *gen_CopyB(ir_node *node) {
2129         ir_node  *block    = be_transform_node(get_nodes_block(node));
2130         ir_node  *src      = get_CopyB_src(node);
2131         ir_node  *new_src  = be_transform_node(src);
2132         ir_node  *dst      = get_CopyB_dst(node);
2133         ir_node  *new_dst  = be_transform_node(dst);
2134         ir_node  *mem      = get_CopyB_mem(node);
2135         ir_node  *new_mem  = be_transform_node(mem);
2136         ir_node  *res      = NULL;
2137         ir_graph *irg      = current_ir_graph;
2138         dbg_info *dbgi     = get_irn_dbg_info(node);
2139         int      size      = get_type_size_bytes(get_CopyB_type(node));
2140         int      rem;
2141
2142         /* If we have to copy more than 32 bytes, we use REP MOVSx and */
2143         /* then we need the size explicitly in ECX.                    */
2144         if (size >= 32 * 4) {
2145                 rem = size & 0x3; /* size % 4 */
2146                 size >>= 2;
2147
2148                 res = new_rd_ia32_Const(dbgi, irg, block, NULL, 0, size);
2149                 if(size == 0) {
2150                         ir_fprintf(stderr, "Optimisation warning copyb %+F with size <4\n",
2151                                    node);
2152                         set_ia32_flags(res, get_ia32_flags(res) | arch_irn_flags_modify_flags);
2153                 }
2154                 add_irn_dep(res, get_irg_frame(irg));
2155
2156                 res = new_rd_ia32_CopyB(dbgi, irg, block, new_dst, new_src, res, new_mem);
2157                 /* we misuse the pncode field for the copyb size */
2158                 set_ia32_pncode(res, rem);
2159         } else {
2160                 res = new_rd_ia32_CopyB_i(dbgi, irg, block, new_dst, new_src, new_mem);
2161                 set_ia32_pncode(res, size);
2162         }
2163
2164         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2165
2166         return res;
2167 }
2168
2169 static ir_node *gen_be_Copy(ir_node *node)
2170 {
2171         ir_node *result = be_duplicate_node(node);
2172         ir_mode *mode   = get_irn_mode(result);
2173
2174         if (mode_needs_gp_reg(mode)) {
2175                 set_irn_mode(result, mode_Iu);
2176         }
2177
2178         return result;
2179 }
2180
2181 /**
2182  * helper function: checks wether all Cmp projs are Lg or Eq which is needed
2183  * to fold an and into a test node
2184  */
2185 static int can_fold_test_and(ir_node *node)
2186 {
2187         const ir_edge_t *edge;
2188
2189         /** we can only have eq and lg projs */
2190         foreach_out_edge(node, edge) {
2191                 ir_node *proj = get_edge_src_irn(edge);
2192                 pn_Cmp   pnc  = get_Proj_proj(proj);
2193                 if(pnc != pn_Cmp_Eq && pnc != pn_Cmp_Lg)
2194                         return 0;
2195         }
2196
2197         return 1;
2198 }
2199
2200 static ir_node *try_create_Test(ir_node *node)
2201 {
2202         ir_graph *irg       = current_ir_graph;
2203         dbg_info *dbgi      = get_irn_dbg_info(node);
2204         ir_node  *block     = get_nodes_block(node);
2205         ir_node  *new_block = be_transform_node(block);
2206         ir_node  *cmp_left  = get_Cmp_left(node);
2207         ir_node  *cmp_right = get_Cmp_right(node);
2208         ir_mode  *mode;
2209         ir_node  *left;
2210         ir_node  *right;
2211         ir_node  *res;
2212         ia32_address_mode_t  am;
2213         ia32_address_t      *addr = &am.addr;
2214         int                  cmp_unsigned;
2215
2216         /* can we use a test instruction? */
2217         if(!is_Const_0(cmp_right))
2218                 return NULL;
2219
2220         if(is_And(cmp_left) && get_irn_n_edges(cmp_left) == 1 &&
2221                         can_fold_test_and(node)) {
2222                 ir_node *and_left  = get_And_left(cmp_left);
2223                 ir_node *and_right = get_And_right(cmp_left);
2224
2225                 mode  = get_irn_mode(and_left);
2226                 left  = and_left;
2227                 right = and_right;
2228         } else {
2229                 mode  = get_irn_mode(cmp_left);
2230                 left  = cmp_left;
2231                 right = cmp_left;
2232         }
2233
2234         assert(get_mode_size_bits(mode) <= 32);
2235
2236         match_arguments(&am, block, left, right, match_commutative |
2237                         match_8_bit_am | match_16_bit_am | match_am_and_immediates);
2238
2239         cmp_unsigned = !mode_is_signed(mode);
2240         if(get_mode_size_bits(mode) == 8) {
2241                 res = new_rd_ia32_Test8Bit(dbgi, irg, new_block, addr->base,
2242                                            addr->index, addr->mem, am.new_op1,
2243                                            am.new_op2, am.ins_permuted, cmp_unsigned);
2244         } else {
2245                 res = new_rd_ia32_Test(dbgi, irg, new_block, addr->base, addr->index,
2246                                        addr->mem, am.new_op1, am.new_op2,
2247                                        am.ins_permuted, cmp_unsigned);
2248         }
2249         set_am_attributes(res, &am);
2250         assert(mode != NULL);
2251         set_ia32_ls_mode(res, mode);
2252
2253         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2254
2255         res = fix_mem_proj(res, &am);
2256         return res;
2257 }
2258
2259 static ir_node *create_Fucom(ir_node *node)
2260 {
2261         ir_graph *irg       = current_ir_graph;
2262         dbg_info *dbgi      = get_irn_dbg_info(node);
2263         ir_node  *block     = get_nodes_block(node);
2264         ir_node  *new_block = be_transform_node(block);
2265         ir_node  *left      = get_Cmp_left(node);
2266         ir_node  *new_left  = be_transform_node(left);
2267         ir_node  *right     = get_Cmp_right(node);
2268         ir_node  *new_right;
2269         ir_node  *res;
2270
2271         if(transform_config.use_fucomi) {
2272                 new_right = be_transform_node(right);
2273                 res = new_rd_ia32_vFucomi(dbgi, irg, new_block, new_left, new_right, 0);
2274                 set_ia32_commutative(res);
2275                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2276         } else {
2277                 if(transform_config.use_ftst && is_Const_null(right)) {
2278                         res = new_rd_ia32_vFtstFnstsw(dbgi, irg, new_block, new_left, 0);
2279                 } else {
2280                         new_right = be_transform_node(right);
2281                         res       = new_rd_ia32_vFucomFnstsw(dbgi, irg, new_block, new_left,
2282                                                                                                  new_right, 0);
2283                 }
2284
2285                 set_ia32_commutative(res);
2286
2287                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2288
2289                 res = new_rd_ia32_Sahf(dbgi, irg, new_block, res);
2290                 SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2291         }
2292
2293         return res;
2294 }
2295
2296 static ir_node *create_Ucomi(ir_node *node)
2297 {
2298         ir_graph *irg       = current_ir_graph;
2299         dbg_info *dbgi      = get_irn_dbg_info(node);
2300         ir_node  *src_block = get_nodes_block(node);
2301         ir_node  *new_block = be_transform_node(src_block);
2302         ir_node  *left      = get_Cmp_left(node);
2303         ir_node  *right     = get_Cmp_right(node);
2304         ir_node  *new_node;
2305         ia32_address_mode_t  am;
2306         ia32_address_t      *addr = &am.addr;
2307
2308         match_arguments(&am, src_block, left, right, match_commutative);
2309
2310         new_node = new_rd_ia32_Ucomi(dbgi, irg, new_block, addr->base, addr->index,
2311                                      addr->mem, am.new_op1, am.new_op2,
2312                                      am.ins_permuted);
2313         set_am_attributes(new_node, &am);
2314
2315         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2316
2317         new_node = fix_mem_proj(new_node, &am);
2318
2319         return new_node;
2320 }
2321
2322 static ir_node *gen_Cmp(ir_node *node)
2323 {
2324         ir_graph *irg       = current_ir_graph;
2325         dbg_info *dbgi      = get_irn_dbg_info(node);
2326         ir_node  *block     = get_nodes_block(node);
2327         ir_node  *new_block = be_transform_node(block);
2328         ir_node  *left      = get_Cmp_left(node);
2329         ir_node  *right     = get_Cmp_right(node);
2330         ir_mode  *cmp_mode  = get_irn_mode(left);
2331         ir_node  *res;
2332         ia32_address_mode_t  am;
2333         ia32_address_t      *addr = &am.addr;
2334         int                  cmp_unsigned;
2335
2336         if(mode_is_float(cmp_mode)) {
2337                 if (USE_SSE2(env_cg)) {
2338                         return create_Ucomi(node);
2339                 } else {
2340                         return create_Fucom(node);
2341                 }
2342         }
2343
2344         assert(mode_needs_gp_reg(cmp_mode));
2345
2346         /* we prefer the Test instruction where possible except cases where
2347          * we can use SourceAM */
2348         if(!use_source_address_mode(block, left, right) &&
2349                         !use_source_address_mode(block, right, left)) {
2350                 res = try_create_Test(node);
2351                 if(res != NULL)
2352                         return res;
2353         }
2354
2355         match_arguments(&am, block, left, right,
2356                         match_commutative | match_8_bit_am | match_16_bit_am |
2357                         match_am_and_immediates);
2358
2359         cmp_unsigned = !mode_is_signed(get_irn_mode(left));
2360         if(get_mode_size_bits(cmp_mode) == 8) {
2361                 res = new_rd_ia32_Cmp8Bit(dbgi, irg, new_block, addr->base, addr->index,
2362                                           addr->mem, am.new_op1, am.new_op2,
2363                                           am.ins_permuted, cmp_unsigned);
2364         } else {
2365                 res = new_rd_ia32_Cmp(dbgi, irg, new_block, addr->base, addr->index,
2366                                       addr->mem, am.new_op1, am.new_op2,
2367                                       am.ins_permuted, cmp_unsigned);
2368         }
2369         set_am_attributes(res, &am);
2370         assert(cmp_mode != NULL);
2371         set_ia32_ls_mode(res, cmp_mode);
2372
2373         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2374
2375         res = fix_mem_proj(res, &am);
2376
2377         return res;
2378 }
2379
2380 static ir_node *create_CMov(ir_node *node, ir_node *new_flags, pn_Cmp pnc)
2381 {
2382         ir_graph            *irg           = current_ir_graph;
2383         dbg_info            *dbgi          = get_irn_dbg_info(node);
2384         ir_node             *block         = get_nodes_block(node);
2385         ir_node             *new_block     = be_transform_node(block);
2386         ir_node             *val_true      = get_Psi_val(node, 0);
2387         ir_node             *val_false     = get_Psi_default(node);
2388         ir_node             *new_node;
2389         match_flags_t        match_flags;
2390         ia32_address_mode_t  am;
2391         ia32_address_t      *addr;
2392
2393         assert(transform_config.use_cmov);
2394         assert(mode_needs_gp_reg(get_irn_mode(val_true)));
2395
2396         addr = &am.addr;
2397
2398         match_flags = match_commutative | match_no_immediate | match_16_bit_am
2399                 | match_force_32bit_op;
2400
2401         match_arguments(&am, block, val_false, val_true, match_flags);
2402
2403         new_node = new_rd_ia32_CMov(dbgi, irg, new_block, addr->base, addr->index,
2404                                     addr->mem, am.new_op1, am.new_op2, new_flags,
2405                                     am.ins_permuted, pnc);
2406         set_am_attributes(new_node, &am);
2407
2408         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
2409
2410         new_node = fix_mem_proj(new_node, &am);
2411
2412         return new_node;
2413 }
2414
2415
2416
2417 static ir_node *create_set_32bit(dbg_info *dbgi, ir_node *new_block,
2418                                  ir_node *flags, pn_Cmp pnc, ir_node *orig_node,
2419                                  int ins_permuted)
2420 {
2421         ir_graph *irg   = current_ir_graph;
2422         ir_node  *noreg = ia32_new_NoReg_gp(env_cg);
2423         ir_node  *nomem = new_NoMem();
2424         ir_node  *res;
2425
2426         res = new_rd_ia32_Set(dbgi, irg, new_block, flags, pnc, ins_permuted);
2427         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2428         res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, noreg, noreg,
2429                                        nomem, res, mode_Bu);
2430         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, orig_node));
2431
2432         return res;
2433 }
2434
2435 /**
2436  * Transforms a Psi node into CMov.
2437  *
2438  * @return The transformed node.
2439  */
2440 static ir_node *gen_Psi(ir_node *node)
2441 {
2442         dbg_info *dbgi        = get_irn_dbg_info(node);
2443         ir_node  *block       = get_nodes_block(node);
2444         ir_node  *new_block   = be_transform_node(block);
2445         ir_node  *psi_true    = get_Psi_val(node, 0);
2446         ir_node  *psi_default = get_Psi_default(node);
2447         ir_node  *cond        = get_Psi_cond(node, 0);
2448         ir_node  *flags       = NULL;
2449         ir_node  *res;
2450         pn_Cmp    pnc;
2451
2452         assert(get_Psi_n_conds(node) == 1);
2453         assert(get_irn_mode(cond) == mode_b);
2454         assert(mode_needs_gp_reg(get_irn_mode(node)));
2455
2456         flags = get_flags_node(cond, &pnc);
2457
2458         if(is_Const_1(psi_true) && is_Const_0(psi_default)) {
2459                 res = create_set_32bit(dbgi, new_block, flags, pnc, node, 0);
2460         } else if(is_Const_0(psi_true) && is_Const_1(psi_default)) {
2461                 res = create_set_32bit(dbgi, new_block, flags, pnc, node, 1);
2462         } else {
2463                 res = create_CMov(node, flags, pnc);
2464         }
2465         return res;
2466 }
2467
2468
2469 /**
2470  * Create a conversion from x87 state register to general purpose.
2471  */
2472 static ir_node *gen_x87_fp_to_gp(ir_node *node) {
2473         ir_node         *block      = be_transform_node(get_nodes_block(node));
2474         ir_node         *op         = get_Conv_op(node);
2475         ir_node         *new_op     = be_transform_node(op);
2476         ia32_code_gen_t *cg         = env_cg;
2477         ir_graph        *irg        = current_ir_graph;
2478         dbg_info        *dbgi       = get_irn_dbg_info(node);
2479         ir_node         *noreg      = ia32_new_NoReg_gp(cg);
2480         ir_node         *trunc_mode = ia32_new_Fpu_truncate(cg);
2481         ir_mode         *mode       = get_irn_mode(node);
2482         ir_node         *fist, *load;
2483
2484         /* do a fist */
2485         fist = new_rd_ia32_vfist(dbgi, irg, block, get_irg_frame(irg), noreg,
2486                                  new_NoMem(), new_op, trunc_mode);
2487
2488         set_irn_pinned(fist, op_pin_state_floats);
2489         set_ia32_use_frame(fist);
2490         set_ia32_op_type(fist, ia32_AddrModeD);
2491
2492         assert(get_mode_size_bits(mode) <= 32);
2493         /* exception we can only store signed 32 bit integers, so for unsigned
2494            we store a 64bit (signed) integer and load the lower bits */
2495         if(get_mode_size_bits(mode) == 32 && !mode_is_signed(mode)) {
2496                 set_ia32_ls_mode(fist, mode_Ls);
2497         } else {
2498                 set_ia32_ls_mode(fist, mode_Is);
2499         }
2500         SET_IA32_ORIG_NODE(fist, ia32_get_old_node_name(cg, node));
2501
2502         /* do a Load */
2503         load = new_rd_ia32_Load(dbgi, irg, block, get_irg_frame(irg), noreg, fist);
2504
2505         set_irn_pinned(load, op_pin_state_floats);
2506         set_ia32_use_frame(load);
2507         set_ia32_op_type(load, ia32_AddrModeS);
2508         set_ia32_ls_mode(load, mode_Is);
2509         if(get_ia32_ls_mode(fist) == mode_Ls) {
2510                 ia32_attr_t *attr = get_ia32_attr(load);
2511                 attr->data.need_64bit_stackent = 1;
2512         } else {
2513                 ia32_attr_t *attr = get_ia32_attr(load);
2514                 attr->data.need_32bit_stackent = 1;
2515         }
2516         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(cg, node));
2517
2518         return new_r_Proj(irg, block, load, mode_Iu, pn_ia32_Load_res);
2519 }
2520
2521 /**
2522  * Creates a x87 strict Conv by placing a Sore and a Load
2523  */
2524 static ir_node *gen_x87_strict_conv(ir_mode *tgt_mode, ir_node *node)
2525 {
2526         ir_node  *block    = get_nodes_block(node);
2527         ir_graph *irg      = current_ir_graph;
2528         dbg_info *dbgi     = get_irn_dbg_info(node);
2529         ir_node  *noreg    = ia32_new_NoReg_gp(env_cg);
2530         ir_node  *nomem    = new_NoMem();
2531         ir_node  *frame    = get_irg_frame(irg);
2532         ir_node  *store, *load;
2533         ir_node  *res;
2534
2535         store = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, nomem, node,
2536                                  tgt_mode);
2537         set_ia32_use_frame(store);
2538         set_ia32_op_type(store, ia32_AddrModeD);
2539         SET_IA32_ORIG_NODE(store, ia32_get_old_node_name(env_cg, node));
2540
2541         load = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, store,
2542                                 tgt_mode);
2543         set_ia32_use_frame(load);
2544         set_ia32_op_type(load, ia32_AddrModeS);
2545         SET_IA32_ORIG_NODE(load, ia32_get_old_node_name(env_cg, node));
2546
2547         res = new_r_Proj(irg, block, load, mode_E, pn_ia32_vfld_res);
2548         return res;
2549 }
2550
2551 static ir_node *create_Immediate(ir_entity *symconst, int symconst_sign, long val)
2552 {
2553         ir_graph *irg         = current_ir_graph;
2554         ir_node  *start_block = get_irg_start_block(irg);
2555         ir_node  *immediate   = new_rd_ia32_Immediate(NULL, irg, start_block,
2556                                                       symconst, symconst_sign, val);
2557         arch_set_irn_register(env_cg->arch_env, immediate, &ia32_gp_regs[REG_GP_NOREG]);
2558
2559         return immediate;
2560 }
2561
2562 /**
2563  * Create a conversion from general purpose to x87 register
2564  */
2565 static ir_node *gen_x87_gp_to_fp(ir_node *node, ir_mode *src_mode) {
2566         ir_node  *src_block  = get_nodes_block(node);
2567         ir_node  *block      = be_transform_node(src_block);
2568         ir_graph *irg        = current_ir_graph;
2569         dbg_info *dbgi       = get_irn_dbg_info(node);
2570         ir_node  *op         = get_Conv_op(node);
2571         ir_node  *new_op;
2572         ir_node  *noreg;
2573         ir_node  *nomem;
2574         ir_mode  *mode;
2575         ir_mode  *store_mode;
2576         ir_node  *fild;
2577         ir_node  *store;
2578         ir_node  *res;
2579         int       src_bits;
2580
2581         /* fild can use source AM if the operand is a signed 32bit integer */
2582         if (src_mode == mode_Is) {
2583                 ia32_address_mode_t am;
2584
2585                 match_arguments(&am, src_block, NULL, op, match_no_immediate);
2586                 if (am.op_type == ia32_AddrModeS) {
2587                         ia32_address_t *addr = &am.addr;
2588
2589                         fild = new_rd_ia32_vfild(dbgi, irg, block, addr->base, addr->index, addr->mem);
2590                         res  = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2591
2592                         set_am_attributes(fild, &am);
2593                         SET_IA32_ORIG_NODE(fild, ia32_get_old_node_name(env_cg, node));
2594
2595                         fix_mem_proj(fild, &am);
2596
2597                         return res;
2598                 }
2599                 new_op = am.new_op2;
2600         } else {
2601                 new_op = be_transform_node(op);
2602         }
2603
2604         noreg  = ia32_new_NoReg_gp(env_cg);
2605         nomem  = new_NoMem();
2606         mode   = get_irn_mode(op);
2607
2608         /* first convert to 32 bit signed if necessary */
2609         src_bits = get_mode_size_bits(src_mode);
2610         if (src_bits == 8) {
2611                 new_op = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, block, noreg, noreg, nomem,
2612                                                   new_op, src_mode);
2613                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2614                 mode = mode_Is;
2615         } else if (src_bits < 32) {
2616                 new_op = new_rd_ia32_Conv_I2I(dbgi, irg, block, noreg, noreg, nomem,
2617                                               new_op, src_mode);
2618                 SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
2619                 mode = mode_Is;
2620         }
2621
2622         assert(get_mode_size_bits(mode) == 32);
2623
2624         /* do a store */
2625         store = new_rd_ia32_Store(dbgi, irg, block, get_irg_frame(irg), noreg, nomem,
2626                                   new_op);
2627
2628         set_ia32_use_frame(store);
2629         set_ia32_op_type(store, ia32_AddrModeD);
2630         set_ia32_ls_mode(store, mode_Iu);
2631
2632         /* exception for 32bit unsigned, do a 64bit spill+load */
2633         if(!mode_is_signed(mode)) {
2634                 ir_node *in[2];
2635                 /* store a zero */
2636                 ir_node *zero_const = create_Immediate(NULL, 0, 0);
2637
2638                 ir_node *zero_store = new_rd_ia32_Store(dbgi, irg, block,
2639                                                         get_irg_frame(irg), noreg, nomem,
2640                                                         zero_const);
2641
2642                 set_ia32_use_frame(zero_store);
2643                 set_ia32_op_type(zero_store, ia32_AddrModeD);
2644                 add_ia32_am_offs_int(zero_store, 4);
2645                 set_ia32_ls_mode(zero_store, mode_Iu);
2646
2647                 in[0] = zero_store;
2648                 in[1] = store;
2649
2650                 store      = new_rd_Sync(dbgi, irg, block, 2, in);
2651                 store_mode = mode_Ls;
2652         } else {
2653                 store_mode = mode_Is;
2654         }
2655
2656         /* do a fild */
2657         fild = new_rd_ia32_vfild(dbgi, irg, block, get_irg_frame(irg), noreg, store);
2658
2659         set_ia32_use_frame(fild);
2660         set_ia32_op_type(fild, ia32_AddrModeS);
2661         set_ia32_ls_mode(fild, store_mode);
2662
2663         res = new_r_Proj(irg, block, fild, mode_vfp, pn_ia32_vfild_res);
2664
2665         return res;
2666 }
2667
2668 /**
2669  * Crete a conversion from one integer mode into another one
2670  */
2671 static ir_node *create_I2I_Conv(ir_mode *src_mode, ir_mode *tgt_mode,
2672                                 dbg_info *dbgi, ir_node *block, ir_node *op,
2673                                 ir_node *node)
2674 {
2675         ir_graph *irg       = current_ir_graph;
2676         int       src_bits  = get_mode_size_bits(src_mode);
2677         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2678         ir_node  *new_block = be_transform_node(block);
2679         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2680         ir_node  *new_op;
2681         ir_node  *res;
2682         ir_mode  *smaller_mode;
2683         int       smaller_bits;
2684         ia32_address_mode_t  am;
2685         ia32_address_t      *addr = &am.addr;
2686
2687         if (src_bits < tgt_bits) {
2688                 smaller_mode = src_mode;
2689                 smaller_bits = src_bits;
2690         } else {
2691                 smaller_mode = tgt_mode;
2692                 smaller_bits = tgt_bits;
2693         }
2694
2695         memset(&am, 0, sizeof(am));
2696         if(use_source_address_mode(block, op, NULL)) {
2697                 build_address(&am, op);
2698                 new_op     = noreg;
2699                 am.op_type = ia32_AddrModeS;
2700         } else {
2701                 new_op     = be_transform_node(op);
2702                 am.op_type = ia32_Normal;
2703         }
2704         if(addr->base == NULL)
2705                 addr->base = noreg;
2706         if(addr->index == NULL)
2707                 addr->index = noreg;
2708         if(addr->mem == NULL)
2709                 addr->mem = new_NoMem();
2710
2711         DB((dbg, LEVEL_1, "create Conv(int, int) ...", src_mode, tgt_mode));
2712         if (smaller_bits == 8) {
2713                 res = new_rd_ia32_Conv_I2I8Bit(dbgi, irg, new_block, addr->base,
2714                                                addr->index, addr->mem, new_op,
2715                                                smaller_mode);
2716         } else {
2717                 res = new_rd_ia32_Conv_I2I(dbgi, irg, new_block, addr->base,
2718                                            addr->index, addr->mem, new_op,
2719                                            smaller_mode);
2720         }
2721
2722         set_am_attributes(res, &am);
2723         set_ia32_ls_mode(res, smaller_mode);
2724         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
2725         res = fix_mem_proj(res, &am);
2726
2727         return res;
2728 }
2729
2730 /**
2731  * Transforms a Conv node.
2732  *
2733  * @return The created ia32 Conv node
2734  */
2735 static ir_node *gen_Conv(ir_node *node) {
2736         ir_node  *block     = get_nodes_block(node);
2737         ir_node  *new_block = be_transform_node(block);
2738         ir_node  *op        = get_Conv_op(node);
2739         ir_node  *new_op    = NULL;
2740         ir_graph *irg       = current_ir_graph;
2741         dbg_info *dbgi      = get_irn_dbg_info(node);
2742         ir_mode  *src_mode  = get_irn_mode(op);
2743         ir_mode  *tgt_mode  = get_irn_mode(node);
2744         int       src_bits  = get_mode_size_bits(src_mode);
2745         int       tgt_bits  = get_mode_size_bits(tgt_mode);
2746         ir_node  *noreg     = ia32_new_NoReg_gp(env_cg);
2747         ir_node  *nomem     = new_rd_NoMem(irg);
2748         ir_node  *res       = NULL;
2749
2750         if (src_mode == mode_b) {
2751                 assert(mode_is_int(tgt_mode));
2752                 /* nothing to do, we already model bools as 0/1 ints */
2753                 return be_transform_node(op);
2754         }
2755
2756         if (src_mode == tgt_mode) {
2757                 if (get_Conv_strict(node)) {
2758                         if (USE_SSE2(env_cg)) {
2759                                 /* when we are in SSE mode, we can kill all strict no-op conversion */
2760                                 return be_transform_node(op);
2761                         }
2762                 } else {
2763                         /* this should be optimized already, but who knows... */
2764                         DEBUG_ONLY(ir_fprintf(stderr, "Debug warning: conv %+F is pointless\n", node));
2765                         DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2766                         return be_transform_node(op);
2767                 }
2768         }
2769
2770         if (mode_is_float(src_mode)) {
2771                 new_op = be_transform_node(op);
2772                 /* we convert from float ... */
2773                 if (mode_is_float(tgt_mode)) {
2774                         if(src_mode == mode_E && tgt_mode == mode_D
2775                                         && !get_Conv_strict(node)) {
2776                                 DB((dbg, LEVEL_1, "killed Conv(mode, mode) ..."));
2777                                 return new_op;
2778                         }
2779
2780                         /* ... to float */
2781                         if (USE_SSE2(env_cg)) {
2782                                 DB((dbg, LEVEL_1, "create Conv(float, float) ..."));
2783                                 res = new_rd_ia32_Conv_FP2FP(dbgi, irg, new_block, noreg, noreg,
2784                                                              nomem, new_op);
2785                                 set_ia32_ls_mode(res, tgt_mode);
2786                         } else {
2787                                 if(get_Conv_strict(node)) {
2788                                         res = gen_x87_strict_conv(tgt_mode, new_op);
2789                                         SET_IA32_ORIG_NODE(get_Proj_pred(res), ia32_get_old_node_name(env_cg, node));
2790                                         return res;
2791                                 }
2792                                 DB((dbg, LEVEL_1, "killed Conv(float, float) ..."));
2793                                 return new_op;
2794                         }
2795                 } else {
2796                         /* ... to int */
2797                         DB((dbg, LEVEL_1, "create Conv(float, int) ..."));
2798                         if (USE_SSE2(env_cg)) {
2799                                 res = new_rd_ia32_Conv_FP2I(dbgi, irg, new_block, noreg, noreg,
2800                                                             nomem, new_op);
2801                                 set_ia32_ls_mode(res, src_mode);
2802                         } else {
2803                                 return gen_x87_fp_to_gp(node);
2804                         }
2805                 }
2806         } else {
2807                 /* we convert from int ... */
2808                 if (mode_is_float(tgt_mode)) {
2809                         /* ... to float */
2810                         DB((dbg, LEVEL_1, "create Conv(int, float) ..."));
2811                         if (USE_SSE2(env_cg)) {
2812                                 new_op = be_transform_node(op);
2813                                 res = new_rd_ia32_Conv_I2FP(dbgi, irg, new_block, noreg, noreg,
2814                                                             nomem, new_op);
2815                                 set_ia32_ls_mode(res, tgt_mode);
2816                         } else {
2817                                 res = gen_x87_gp_to_fp(node, src_mode);
2818                                 if(get_Conv_strict(node)) {
2819                                         res = gen_x87_strict_conv(tgt_mode, res);
2820                                         SET_IA32_ORIG_NODE(get_Proj_pred(res),
2821                                                            ia32_get_old_node_name(env_cg, node));
2822                                 }
2823                                 return res;
2824                         }
2825                 } else if(tgt_mode == mode_b) {
2826                         /* mode_b lowering already took care that we only have 0/1 values */
2827                         DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2828                             src_mode, tgt_mode));
2829                         return be_transform_node(op);
2830                 } else {
2831                         /* to int */
2832                         if (src_bits == tgt_bits) {
2833                                 DB((dbg, LEVEL_1, "omitting unnecessary Conv(%+F, %+F) ...",
2834                                     src_mode, tgt_mode));
2835                                 return be_transform_node(op);
2836                         }
2837
2838                         res = create_I2I_Conv(src_mode, tgt_mode, dbgi, block, op, node);
2839                         return res;
2840                 }
2841         }
2842
2843         return res;
2844 }
2845
2846 static int check_immediate_constraint(long val, char immediate_constraint_type)
2847 {
2848         switch (immediate_constraint_type) {
2849         case 0:
2850                 return 1;
2851         case 'I':
2852                 return val >= 0 && val <= 32;
2853         case 'J':
2854                 return val >= 0 && val <= 63;
2855         case 'K':
2856                 return val >= -128 && val <= 127;
2857         case 'L':
2858                 return val == 0xff || val == 0xffff;
2859         case 'M':
2860                 return val >= 0 && val <= 3;
2861         case 'N':
2862                 return val >= 0 && val <= 255;
2863         case 'O':
2864                 return val >= 0 && val <= 127;
2865         default:
2866                 break;
2867         }
2868         panic("Invalid immediate constraint found");
2869         return 0;
2870 }
2871
2872 static ir_node *try_create_Immediate(ir_node *node,
2873                                      char immediate_constraint_type)
2874 {
2875         int          minus         = 0;
2876         tarval      *offset        = NULL;
2877         int          offset_sign   = 0;
2878         long         val = 0;
2879         ir_entity   *symconst_ent  = NULL;
2880         int          symconst_sign = 0;
2881         ir_mode     *mode;
2882         ir_node     *cnst          = NULL;
2883         ir_node     *symconst      = NULL;
2884         ir_node     *res;
2885
2886         mode = get_irn_mode(node);
2887         if(!mode_is_int(mode) && !mode_is_reference(mode)) {
2888                 return NULL;
2889         }
2890
2891         if(is_Minus(node)) {
2892                 minus = 1;
2893                 node  = get_Minus_op(node);
2894         }
2895
2896         if(is_Const(node)) {
2897                 cnst        = node;
2898                 symconst    = NULL;
2899                 offset_sign = minus;
2900         } else if(is_SymConst(node)) {
2901                 cnst          = NULL;
2902                 symconst      = node;
2903                 symconst_sign = minus;
2904         } else if(is_Add(node)) {
2905                 ir_node *left  = get_Add_left(node);
2906                 ir_node *right = get_Add_right(node);
2907                 if(is_Const(left) && is_SymConst(right)) {
2908                         cnst          = left;
2909                         symconst      = right;
2910                         symconst_sign = minus;
2911                         offset_sign   = minus;
2912                 } else if(is_SymConst(left) && is_Const(right)) {
2913                         cnst          = right;
2914                         symconst      = left;
2915                         symconst_sign = minus;
2916                         offset_sign   = minus;
2917                 }
2918         } else if(is_Sub(node)) {
2919                 ir_node *left  = get_Sub_left(node);
2920                 ir_node *right = get_Sub_right(node);
2921                 if(is_Const(left) && is_SymConst(right)) {
2922                         cnst          = left;
2923                         symconst      = right;
2924                         symconst_sign = !minus;
2925                         offset_sign   = minus;
2926                 } else if(is_SymConst(left) && is_Const(right)) {
2927                         cnst          = right;
2928                         symconst      = left;
2929                         symconst_sign = minus;
2930                         offset_sign   = !minus;
2931                 }
2932         } else {
2933                 return NULL;
2934         }
2935
2936         if(cnst != NULL) {
2937                 offset = get_Const_tarval(cnst);
2938                 if(tarval_is_long(offset)) {
2939                         val = get_tarval_long(offset);
2940                 } else {
2941                         ir_fprintf(stderr, "Optimisation Warning: tarval from %+F is not a "
2942                                    "long?\n", cnst);
2943                         return NULL;
2944                 }
2945
2946                 if(!check_immediate_constraint(val, immediate_constraint_type))
2947                         return NULL;
2948         }
2949         if(symconst != NULL) {
2950                 if(immediate_constraint_type != 0) {
2951                         /* we need full 32bits for symconsts */
2952                         return NULL;
2953                 }
2954
2955                 /* unfortunately the assembler/linker doesn't support -symconst */
2956                 if(symconst_sign)
2957                         return NULL;
2958
2959                 if(get_SymConst_kind(symconst) != symconst_addr_ent)
2960                         return NULL;
2961                 symconst_ent = get_SymConst_entity(symconst);
2962         }
2963         if(cnst == NULL && symconst == NULL)
2964                 return NULL;
2965
2966         if(offset_sign && offset != NULL) {
2967                 offset = tarval_neg(offset);
2968         }
2969
2970         res = create_Immediate(symconst_ent, symconst_sign, val);
2971
2972         return res;
2973 }
2974
2975 static ir_node *create_immediate_or_transform(ir_node *node,
2976                                               char immediate_constraint_type)
2977 {
2978         ir_node *new_node = try_create_Immediate(node, immediate_constraint_type);
2979         if (new_node == NULL) {
2980                 new_node = be_transform_node(node);
2981         }
2982         return new_node;
2983 }
2984
2985 static const arch_register_req_t no_register_req = {
2986         arch_register_req_type_none,
2987         NULL,                         /* regclass */
2988         NULL,                         /* limit bitset */
2989         { -1, -1 },                   /* same pos */
2990         -1                            /* different pos */
2991 };
2992
2993 /**
2994  * An assembler constraint.
2995  */
2996 typedef struct constraint_t constraint_t;
2997 struct constraint_t {
2998         int                         is_in;
2999         int                         n_outs;
3000         const arch_register_req_t **out_reqs;
3001
3002         const arch_register_req_t  *req;
3003         unsigned                    immediate_possible;
3004         char                        immediate_type;
3005 };
3006
3007 static void parse_asm_constraint(int pos, constraint_t *constraint, const char *c)
3008 {
3009         int                          immediate_possible = 0;
3010         char                         immediate_type     = 0;
3011         unsigned                     limited            = 0;
3012         const arch_register_class_t *cls                = NULL;
3013         ir_graph                    *irg = current_ir_graph;
3014         struct obstack              *obst = get_irg_obstack(irg);
3015         arch_register_req_t         *req;
3016         unsigned                    *limited_ptr;
3017         int                          p;
3018         int                          same_as = -1;
3019
3020         /* TODO: replace all the asserts with nice error messages */
3021
3022         if(*c == 0) {
3023                 /* a memory constraint: no need to do anything in backend about it
3024                  * (the dependencies are already respected by the memory edge of
3025                  * the node) */
3026                 constraint->req    = &no_register_req;
3027                 return;
3028         }
3029
3030         while(*c != 0) {
3031                 switch(*c) {
3032                 case ' ':
3033                 case '\t':
3034                 case '\n':
3035                         break;
3036
3037                 case 'a':
3038                         assert(cls == NULL ||
3039                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3040                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3041                         limited |= 1 << REG_EAX;
3042                         break;
3043                 case 'b':
3044                         assert(cls == NULL ||
3045                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3046                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3047                         limited |= 1 << REG_EBX;
3048                         break;
3049                 case 'c':
3050                         assert(cls == NULL ||
3051                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3052                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3053                         limited |= 1 << REG_ECX;
3054                         break;
3055                 case 'd':
3056                         assert(cls == NULL ||
3057                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3058                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3059                         limited |= 1 << REG_EDX;
3060                         break;
3061                 case 'D':
3062                         assert(cls == NULL ||
3063                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3064                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3065                         limited |= 1 << REG_EDI;
3066                         break;
3067                 case 'S':
3068                         assert(cls == NULL ||
3069                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3070                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3071                         limited |= 1 << REG_ESI;
3072                         break;
3073                 case 'Q':
3074                 case 'q': /* q means lower part of the regs only, this makes no
3075                                    * difference to Q for us (we only assigne whole registers) */
3076                         assert(cls == NULL ||
3077                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3078                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3079                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3080                                    1 << REG_EDX;
3081                         break;
3082                 case 'A':
3083                         assert(cls == NULL ||
3084                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3085                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3086                         limited |= 1 << REG_EAX | 1 << REG_EDX;
3087                         break;
3088                 case 'l':
3089                         assert(cls == NULL ||
3090                                         (cls == &ia32_reg_classes[CLASS_ia32_gp] && limited != 0));
3091                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3092                         limited |= 1 << REG_EAX | 1 << REG_EBX | 1 << REG_ECX |
3093                                    1 << REG_EDX | 1 << REG_ESI | 1 << REG_EDI |
3094                                    1 << REG_EBP;
3095                         break;
3096
3097                 case 'R':
3098                 case 'r':
3099                 case 'p':
3100                         assert(cls == NULL);
3101                         cls      = &ia32_reg_classes[CLASS_ia32_gp];
3102                         break;
3103
3104                 case 'f':
3105                 case 't':
3106                 case 'u':
3107                         /* TODO: mark values so the x87 simulator knows about t and u */
3108                         assert(cls == NULL);
3109                         cls = &ia32_reg_classes[CLASS_ia32_vfp];
3110                         break;
3111
3112                 case 'Y':
3113                 case 'x':
3114                         assert(cls == NULL);
3115                         /* TODO: check that sse2 is supported */
3116                         cls = &ia32_reg_classes[CLASS_ia32_xmm];
3117                         break;
3118
3119                 case 'I':
3120                 case 'J':
3121                 case 'K':
3122                 case 'L':
3123                 case 'M':
3124                 case 'N':
3125                 case 'O':
3126                         assert(!immediate_possible);
3127                         immediate_possible = 1;
3128                         immediate_type     = *c;
3129                         break;
3130                 case 'n':
3131                 case 'i':
3132                         assert(!immediate_possible);
3133                         immediate_possible = 1;
3134                         break;
3135
3136                 case 'g':
3137                         assert(!immediate_possible && cls == NULL);
3138                         immediate_possible = 1;
3139                         cls                = &ia32_reg_classes[CLASS_ia32_gp];
3140                         break;
3141
3142                 case '0':
3143                 case '1':
3144                 case '2':
3145                 case '3':
3146                 case '4':
3147                 case '5':
3148                 case '6':
3149                 case '7':
3150                 case '8':
3151                 case '9':
3152                         assert(constraint->is_in && "can only specify same constraint "
3153                                "on input");
3154
3155                         sscanf(c, "%d%n", &same_as, &p);
3156                         if(same_as >= 0) {
3157                                 c += p;
3158                                 continue;
3159                         }
3160                         break;
3161
3162                 case 'm':
3163                         /* memory constraint no need to do anything in backend about it
3164                          * (the dependencies are already respected by the memory edge of
3165                          * the node) */
3166                         constraint->req    = &no_register_req;
3167                         return;
3168
3169                 case 'E': /* no float consts yet */
3170                 case 'F': /* no float consts yet */
3171                 case 's': /* makes no sense on x86 */
3172                 case 'X': /* we can't support that in firm */
3173                 case 'o':
3174                 case 'V':
3175                 case '<': /* no autodecrement on x86 */
3176                 case '>': /* no autoincrement on x86 */
3177                 case 'C': /* sse constant not supported yet */
3178                 case 'G': /* 80387 constant not supported yet */
3179                 case 'y': /* we don't support mmx registers yet */
3180                 case 'Z': /* not available in 32 bit mode */
3181                 case 'e': /* not available in 32 bit mode */
3182                         panic("unsupported asm constraint '%c' found in (%+F)",
3183                               *c, current_ir_graph);
3184                         break;
3185                 default:
3186                         panic("unknown asm constraint '%c' found in (%+F)", *c,
3187                               current_ir_graph);
3188                         break;
3189                 }
3190                 ++c;
3191         }
3192
3193         if(same_as >= 0) {
3194                 const arch_register_req_t *other_constr;
3195
3196                 assert(cls == NULL && "same as and register constraint not supported");
3197                 assert(!immediate_possible && "same as and immediate constraint not "
3198                        "supported");
3199                 assert(same_as < constraint->n_outs && "wrong constraint number in "
3200                        "same_as constraint");
3201
3202                 other_constr         = constraint->out_reqs[same_as];
3203
3204                 req                  = obstack_alloc(obst, sizeof(req[0]));
3205                 req->cls             = other_constr->cls;
3206                 req->type            = arch_register_req_type_should_be_same;
3207                 req->limited         = NULL;
3208                 req->other_same[0]   = pos;
3209                 req->other_same[1]   = -1;
3210                 req->other_different = -1;
3211
3212                 /* switch constraints. This is because in firm we have same_as
3213                  * constraints on the output constraints while in the gcc asm syntax
3214                  * they are specified on the input constraints */
3215                 constraint->req               = other_constr;
3216                 constraint->out_reqs[same_as] = req;
3217                 constraint->immediate_possible = 0;
3218                 return;
3219         }
3220
3221         if(immediate_possible && cls == NULL) {
3222                 cls = &ia32_reg_classes[CLASS_ia32_gp];
3223         }
3224         assert(!immediate_possible || cls == &ia32_reg_classes[CLASS_ia32_gp]);
3225         assert(cls != NULL);
3226
3227         if(immediate_possible) {
3228                 assert(constraint->is_in
3229                        && "immediate make no sense for output constraints");
3230         }
3231         /* todo: check types (no float input on 'r' constrained in and such... */
3232
3233         if(limited != 0) {
3234                 req          = obstack_alloc(obst, sizeof(req[0]) + sizeof(unsigned));
3235                 limited_ptr  = (unsigned*) (req+1);
3236         } else {
3237                 req = obstack_alloc(obst, sizeof(req[0]));
3238         }
3239         memset(req, 0, sizeof(req[0]));
3240
3241         if(limited != 0) {
3242                 req->type    = arch_register_req_type_limited;
3243                 *limited_ptr = limited;
3244                 req->limited = limited_ptr;
3245         } else {
3246                 req->type    = arch_register_req_type_normal;
3247         }
3248         req->cls = cls;
3249
3250         constraint->req                = req;
3251         constraint->immediate_possible = immediate_possible;
3252         constraint->immediate_type     = immediate_type;
3253 }
3254
3255 static void parse_clobber(ir_node *node, int pos, constraint_t *constraint,
3256                           const char *c)
3257 {
3258         (void) node;
3259         (void) pos;
3260         (void) constraint;
3261         (void) c;
3262         panic("Clobbers not supported yet");
3263 }
3264
3265 static int is_memory_op(const ir_asm_constraint *constraint)
3266 {
3267         ident      *id  = constraint->constraint;
3268         const char *str = get_id_str(id);
3269         const char *c;
3270
3271         for(c = str; *c != '\0'; ++c) {
3272                 if(*c == 'm')
3273                         return 1;
3274         }
3275
3276         return 0;
3277 }
3278
3279 /**
3280  * generates code for a ASM node
3281  */
3282 static ir_node *gen_ASM(ir_node *node)
3283 {
3284         int                         i, arity;
3285         ir_graph                   *irg       = current_ir_graph;
3286         ir_node                    *block     = get_nodes_block(node);
3287         ir_node                    *new_block = be_transform_node(block);
3288         dbg_info                   *dbgi      = get_irn_dbg_info(node);
3289         ir_node                   **in;
3290         ir_node                    *res;
3291         int                         out_arity;
3292         int                         n_out_constraints;
3293         int                         n_clobbers;
3294         const arch_register_req_t **out_reg_reqs;
3295         const arch_register_req_t **in_reg_reqs;
3296         ia32_asm_reg_t             *register_map;
3297         unsigned                    reg_map_size = 0;
3298         struct obstack             *obst;
3299         const ir_asm_constraint    *in_constraints;
3300         const ir_asm_constraint    *out_constraints;
3301         ident                     **clobbers;
3302         constraint_t                parsed_constraint;
3303
3304         arity = get_irn_arity(node);
3305         in    = alloca(arity * sizeof(in[0]));
3306         memset(in, 0, arity * sizeof(in[0]));
3307
3308         n_out_constraints = get_ASM_n_output_constraints(node);
3309         n_clobbers        = get_ASM_n_clobbers(node);
3310         out_arity         = n_out_constraints + n_clobbers;
3311
3312         in_constraints  = get_ASM_input_constraints(node);
3313         out_constraints = get_ASM_output_constraints(node);
3314         clobbers        = get_ASM_clobbers(node);
3315
3316         /* construct output constraints */
3317         obst         = get_irg_obstack(irg);
3318         out_reg_reqs = obstack_alloc(obst, out_arity * sizeof(out_reg_reqs[0]));
3319         parsed_constraint.out_reqs = out_reg_reqs;
3320         parsed_constraint.n_outs   = n_out_constraints;
3321         parsed_constraint.is_in    = 0;
3322
3323         for(i = 0; i < out_arity; ++i) {
3324                 const char   *c;
3325
3326                 if(i < n_out_constraints) {
3327                         const ir_asm_constraint *constraint = &out_constraints[i];
3328                         c = get_id_str(constraint->constraint);
3329                         parse_asm_constraint(i, &parsed_constraint, c);
3330
3331                         if(constraint->pos > reg_map_size)
3332                                 reg_map_size = constraint->pos;
3333                 } else {
3334                         ident *glob_id = clobbers [i - n_out_constraints];
3335                         c = get_id_str(glob_id);
3336                         parse_clobber(node, i, &parsed_constraint, c);
3337                 }
3338
3339                 out_reg_reqs[i] = parsed_constraint.req;
3340         }
3341
3342         /* construct input constraints */
3343         in_reg_reqs = obstack_alloc(obst, arity * sizeof(in_reg_reqs[0]));
3344         parsed_constraint.is_in = 1;
3345         for(i = 0; i < arity; ++i) {
3346                 const ir_asm_constraint   *constraint = &in_constraints[i];
3347                 ident                     *constr_id  = constraint->constraint;
3348                 const char                *c          = get_id_str(constr_id);
3349
3350                 parse_asm_constraint(i, &parsed_constraint, c);
3351                 in_reg_reqs[i] = parsed_constraint.req;
3352
3353                 if(constraint->pos > reg_map_size)
3354                         reg_map_size = constraint->pos;
3355
3356                 if(parsed_constraint.immediate_possible) {
3357                         ir_node *pred      = get_irn_n(node, i);
3358                         char     imm_type  = parsed_constraint.immediate_type;
3359                         ir_node *immediate = try_create_Immediate(pred, imm_type);
3360
3361                         if(immediate != NULL) {
3362                                 in[i] = immediate;
3363                         }
3364                 }
3365         }
3366         reg_map_size++;
3367
3368         register_map = NEW_ARR_D(ia32_asm_reg_t, obst, reg_map_size);
3369         memset(register_map, 0, reg_map_size * sizeof(register_map[0]));
3370
3371         for(i = 0; i < n_out_constraints; ++i) {
3372                 const ir_asm_constraint *constraint = &out_constraints[i];
3373                 unsigned                 pos        = constraint->pos;
3374
3375                 assert(pos < reg_map_size);
3376                 register_map[pos].use_input = 0;
3377                 register_map[pos].valid     = 1;
3378                 register_map[pos].memory    = is_memory_op(constraint);
3379                 register_map[pos].inout_pos = i;
3380                 register_map[pos].mode      = constraint->mode;
3381         }
3382
3383         /* transform inputs */
3384         for(i = 0; i < arity; ++i) {
3385                 const ir_asm_constraint *constraint = &in_constraints[i];
3386                 unsigned                 pos        = constraint->pos;
3387                 ir_node                 *pred       = get_irn_n(node, i);
3388                 ir_node                 *transformed;
3389
3390                 assert(pos < reg_map_size);
3391                 register_map[pos].use_input = 1;
3392                 register_map[pos].valid     = 1;
3393                 register_map[pos].memory    = is_memory_op(constraint);
3394                 register_map[pos].inout_pos = i;
3395                 register_map[pos].mode      = constraint->mode;
3396
3397                 if(in[i] != NULL)
3398                         continue;
3399
3400                 transformed = be_transform_node(pred);
3401                 in[i]       = transformed;
3402         }
3403
3404         res = new_rd_ia32_Asm(dbgi, irg, new_block, arity, in, out_arity,
3405                               get_ASM_text(node), register_map);
3406
3407         set_ia32_out_req_all(res, out_reg_reqs);
3408         set_ia32_in_req_all(res, in_reg_reqs);
3409
3410         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3411
3412         return res;
3413 }
3414
3415 /********************************************
3416  *  _                          _
3417  * | |                        | |
3418  * | |__   ___ _ __   ___   __| | ___  ___
3419  * | '_ \ / _ \ '_ \ / _ \ / _` |/ _ \/ __|
3420  * | |_) |  __/ | | | (_) | (_| |  __/\__ \
3421  * |_.__/ \___|_| |_|\___/ \__,_|\___||___/
3422  *
3423  ********************************************/
3424
3425 /**
3426  * Transforms a FrameAddr into an ia32 Add.
3427  */
3428 static ir_node *gen_be_FrameAddr(ir_node *node) {
3429         ir_node  *block  = be_transform_node(get_nodes_block(node));
3430         ir_node  *op     = be_get_FrameAddr_frame(node);
3431         ir_node  *new_op = be_transform_node(op);
3432         ir_graph *irg    = current_ir_graph;
3433         dbg_info *dbgi   = get_irn_dbg_info(node);
3434         ir_node  *noreg  = ia32_new_NoReg_gp(env_cg);
3435         ir_node  *res;
3436
3437         res = new_rd_ia32_Lea(dbgi, irg, block, new_op, noreg);
3438         set_ia32_frame_ent(res, arch_get_frame_entity(env_cg->arch_env, node));
3439         set_ia32_use_frame(res);
3440
3441         SET_IA32_ORIG_NODE(res, ia32_get_old_node_name(env_cg, node));
3442
3443         return res;
3444 }
3445
3446 /**
3447  * In case SSE is used we need to copy the result from XMM0 to FPU TOS before return.
3448  */
3449 static ir_node *gen_be_Return(ir_node *node) {
3450         ir_graph  *irg     = current_ir_graph;
3451         ir_node   *ret_val = get_irn_n(node, be_pos_Return_val);
3452         ir_node   *ret_mem = get_irn_n(node, be_pos_Return_mem);
3453         ir_entity *ent     = get_irg_entity(irg);
3454         ir_type   *tp      = get_entity_type(ent);
3455         dbg_info  *dbgi;
3456         ir_node   *block;
3457         ir_type   *res_type;
3458         ir_mode   *mode;
3459         ir_node   *frame, *sse_store, *fld, *mproj, *barrier;
3460         ir_node   *new_barrier, *new_ret_val, *new_ret_mem;
3461         ir_node   *noreg;
3462         ir_node   **in;
3463         int       pn_ret_val, pn_ret_mem, arity, i;
3464
3465         assert(ret_val != NULL);
3466         if (be_Return_get_n_rets(node) < 1 || ! USE_SSE2(env_cg)) {
3467                 return be_duplicate_node(node);
3468         }
3469
3470         res_type = get_method_res_type(tp, 0);
3471
3472         if (! is_Primitive_type(res_type)) {
3473                 return be_duplicate_node(node);
3474         }
3475
3476         mode = get_type_mode(res_type);
3477         if (! mode_is_float(mode)) {
3478                 return be_duplicate_node(node);
3479         }
3480
3481         assert(get_method_n_ress(tp) == 1);
3482
3483         pn_ret_val = get_Proj_proj(ret_val);
3484         pn_ret_mem = get_Proj_proj(ret_mem);
3485
3486         /* get the Barrier */
3487         barrier = get_Proj_pred(ret_val);
3488
3489         /* get result input of the Barrier */
3490         ret_val     = get_irn_n(barrier, pn_ret_val);
3491         new_ret_val = be_transform_node(ret_val);
3492
3493         /* get memory input of the Barrier */
3494         ret_mem     = get_irn_n(barrier, pn_ret_mem);
3495         new_ret_mem = be_transform_node(ret_mem);
3496
3497         frame = get_irg_frame(irg);
3498
3499         dbgi  = get_irn_dbg_info(barrier);
3500         block = be_transform_node(get_nodes_block(barrier));
3501
3502         noreg = ia32_new_NoReg_gp(env_cg);
3503
3504         /* store xmm0 onto stack */
3505         sse_store = new_rd_ia32_xStoreSimple(dbgi, irg, block, frame, noreg,
3506                                              new_ret_mem, new_ret_val);
3507         set_ia32_ls_mode(sse_store, mode);
3508         set_ia32_op_type(sse_store, ia32_AddrModeD);
3509         set_ia32_use_frame(sse_store);
3510
3511         /* load into x87 register */
3512         fld = new_rd_ia32_vfld(dbgi, irg, block, frame, noreg, sse_store, mode);
3513         set_ia32_op_type(fld, ia32_AddrModeS);
3514         set_ia32_use_frame(fld);
3515
3516         mproj = new_r_Proj(irg, block, fld, mode_M, pn_ia32_vfld_M);
3517         fld   = new_r_Proj(irg, block, fld, mode_vfp, pn_ia32_vfld_res);
3518
3519         /* create a new barrier */
3520         arity = get_irn_arity(barrier);
3521         in = alloca(arity * sizeof(in[0]));
3522         for (i = 0; i < arity; ++i) {
3523                 ir_node *new_in;
3524
3525                 if (i == pn_ret_val) {
3526                         new_in = fld;
3527                 } else if (i == pn_ret_mem) {
3528                         new_in = mproj;
3529                 } else {
3530                         ir_node *in = get_irn_n(barrier, i);
3531                         new_in = be_transform_node(in);
3532                 }
3533                 in[i] = new_in;
3534         }
3535
3536         new_barrier = new_ir_node(dbgi, irg, block,
3537                                   get_irn_op(barrier), get_irn_mode(barrier),
3538                                   arity, in);
3539         copy_node_attr(barrier, new_barrier);
3540         be_duplicate_deps(barrier, new_barrier);
3541         be_set_transformed_node(barrier, new_barrier);
3542         mark_irn_visited(barrier);
3543
3544         /* transform normally */
3545         return be_duplicate_node(node);
3546 }
3547
3548 /**
3549  * Transform a be_AddSP into an ia32_SubSP.
3550  */
3551 static ir_node *gen_be_AddSP(ir_node *node)
3552 {
3553         ir_node  *src_block = get_nodes_block(node);
3554         ir_node  *new_block = be_transform_node(src_block);
3555         ir_node  *sz        = get_irn_n(node, be_pos_AddSP_size);
3556         ir_node  *sp        = get_irn_n(node, be_pos_AddSP_old_sp);
3557         ir_graph *irg       = current_ir_graph;
3558         dbg_info *dbgi      = get_irn_dbg_info(node);
3559         ir_node  *new_node;
3560         ia32_address_mode_t  am;
3561         ia32_address_t      *addr = &am.addr;
3562         match_flags_t        flags = 0;
3563
3564         match_arguments(&am, src_block, sp, sz, flags);
3565
3566         new_node = new_rd_ia32_SubSP(dbgi, irg, new_block, addr->base, addr->index,
3567                                      addr->mem, am.new_op1, am.new_op2);
3568         set_am_attributes(new_node, &am);
3569         /* we can't use source address mode anymore when using immediates */
3570         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3571                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3572         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3573
3574         new_node = fix_mem_proj(new_node, &am);
3575
3576         return new_node;
3577 }
3578
3579 /**
3580  * Transform a be_SubSP into an ia32_AddSP
3581  */
3582 static ir_node *gen_be_SubSP(ir_node *node)
3583 {
3584         ir_node  *src_block = get_nodes_block(node);
3585         ir_node  *new_block = be_transform_node(src_block);
3586         ir_node  *sz        = get_irn_n(node, be_pos_SubSP_size);
3587         ir_node  *sp        = get_irn_n(node, be_pos_SubSP_old_sp);
3588         ir_graph *irg       = current_ir_graph;
3589         dbg_info *dbgi      = get_irn_dbg_info(node);
3590         ir_node  *new_node;
3591         ia32_address_mode_t  am;
3592         ia32_address_t      *addr = &am.addr;
3593         match_flags_t        flags = 0;
3594
3595         match_arguments(&am, src_block, sp, sz, flags);
3596
3597         new_node = new_rd_ia32_AddSP(dbgi, irg, new_block, addr->base, addr->index,
3598                                      addr->mem, am.new_op1, am.new_op2);
3599         set_am_attributes(new_node, &am);
3600         /* we can't use source address mode anymore when using immediates */
3601         if(is_ia32_Immediate(am.new_op1) || is_ia32_Immediate(am.new_op2))
3602                 set_ia32_am_support(new_node, ia32_am_None, ia32_am_arity_none);
3603         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3604
3605         new_node = fix_mem_proj(new_node, &am);
3606
3607         return new_node;
3608 }
3609
3610 /**
3611  * This function just sets the register for the Unknown node
3612  * as this is not done during register allocation because Unknown
3613  * is an "ignore" node.
3614  */
3615 static ir_node *gen_Unknown(ir_node *node) {
3616         ir_mode *mode = get_irn_mode(node);
3617
3618         if (mode_is_float(mode)) {
3619                 if (USE_SSE2(env_cg)) {
3620                         return ia32_new_Unknown_xmm(env_cg);
3621                 } else {
3622                         /* Unknown nodes are buggy in x87 sim, use zero for now... */
3623                         ir_graph *irg   = current_ir_graph;
3624                         dbg_info *dbgi  = get_irn_dbg_info(node);
3625                         ir_node  *block = get_irg_start_block(irg);
3626                         return new_rd_ia32_vfldz(dbgi, irg, block);
3627                 }
3628         } else if (mode_needs_gp_reg(mode)) {
3629                 return ia32_new_Unknown_gp(env_cg);
3630         } else {
3631                 assert(0 && "unsupported Unknown-Mode");
3632         }
3633
3634         return NULL;
3635 }
3636
3637 /**
3638  * Change some phi modes
3639  */
3640 static ir_node *gen_Phi(ir_node *node) {
3641         ir_node  *block = be_transform_node(get_nodes_block(node));
3642         ir_graph *irg   = current_ir_graph;
3643         dbg_info *dbgi  = get_irn_dbg_info(node);
3644         ir_mode  *mode  = get_irn_mode(node);
3645         ir_node  *phi;
3646
3647         if(mode_needs_gp_reg(mode)) {
3648                 /* we shouldn't have any 64bit stuff around anymore */
3649                 assert(get_mode_size_bits(mode) <= 32);
3650                 /* all integer operations are on 32bit registers now */
3651                 mode = mode_Iu;
3652         } else if(mode_is_float(mode)) {
3653                 if (USE_SSE2(env_cg)) {
3654                         mode = mode_xmm;
3655                 } else {
3656                         mode = mode_vfp;
3657                 }
3658         }
3659
3660         /* phi nodes allow loops, so we use the old arguments for now
3661          * and fix this later */
3662         phi = new_ir_node(dbgi, irg, block, op_Phi, mode, get_irn_arity(node),
3663                           get_irn_in(node) + 1);
3664         copy_node_attr(node, phi);
3665         be_duplicate_deps(node, phi);
3666
3667         be_set_transformed_node(node, phi);
3668         be_enqueue_preds(node);
3669
3670         return phi;
3671 }
3672
3673 /**
3674  * Transform IJmp
3675  */
3676 static ir_node *gen_IJmp(ir_node *node)
3677 {
3678         ir_node  *block     = get_nodes_block(node);
3679         ir_node  *new_block = be_transform_node(block);
3680         ir_graph *irg       = current_ir_graph;
3681         dbg_info *dbgi      = get_irn_dbg_info(node);
3682         ir_node  *op        = get_IJmp_target(node);
3683         ir_node  *new_node;
3684         ia32_address_mode_t  am;
3685         ia32_address_t      *addr = &am.addr;
3686         match_flags_t        flags;
3687
3688         flags = match_force_32bit_op | match_no_immediate;
3689
3690         match_arguments(&am, block, NULL, op, flags);
3691
3692         new_node = new_rd_ia32_IJmp(dbgi, irg, new_block, addr->base, addr->index,
3693                                     addr->mem, am.new_op2);
3694         set_am_attributes(new_node, &am);
3695         SET_IA32_ORIG_NODE(new_node, ia32_get_old_node_name(env_cg, node));
3696
3697         new_node = fix_mem_proj(new_node, &am);
3698
3699         return new_node;
3700 }
3701
3702
3703 /**********************************************************************
3704  *  _                                _                   _
3705  * | |                              | |                 | |
3706  * | | _____      _____ _ __ ___  __| |  _ __   ___   __| | ___  ___
3707  * | |/ _ \ \ /\ / / _ \ '__/ _ \/ _` | | '_ \ / _ \ / _` |/ _ \/ __|
3708  * | | (_) \ V  V /  __/ | |  __/ (_| | | | | | (_) | (_| |  __/\__ \
3709  * |_|\___/ \_/\_/ \___|_|  \___|\__,_| |_| |_|\___/ \__,_|\___||___/
3710  *
3711  **********************************************************************/
3712
3713 /* These nodes are created in intrinsic lowering (64bit -> 32bit) */
3714
3715 typedef ir_node *construct_load_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3716                                      ir_node *mem);
3717
3718 typedef ir_node *construct_store_func(dbg_info *db, ir_graph *irg, ir_node *block, ir_node *base, ir_node *index, \
3719                                       ir_node *val, ir_node *mem);
3720
3721 /**
3722  * Transforms a lowered Load into a "real" one.
3723  */
3724 static ir_node *gen_lowered_Load(ir_node *node, construct_load_func func)
3725 {
3726         ir_node  *block   = be_transform_node(get_nodes_block(node));
3727         ir_node  *ptr     = get_irn_n(node, 0);
3728         ir_node  *new_ptr = be_transform_node(ptr);
3729         ir_node  *mem     = get_irn_n(node, 1);
3730         ir_node  *new_mem = be_transform_node(mem);
3731         ir_graph *irg     = current_ir_graph;
3732         dbg_info *dbgi    = get_irn_dbg_info(node);
3733         ir_mode  *mode    = get_ia32_ls_mode(node);
3734         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3735         ir_node  *new_op;
3736
3737         new_op  = func(dbgi, irg, block, new_ptr, noreg, new_mem);
3738
3739         set_ia32_op_type(new_op, ia32_AddrModeS);
3740         set_ia32_am_offs_int(new_op, get_ia32_am_offs_int(node));
3741         set_ia32_am_scale(new_op, get_ia32_am_scale(node));
3742         set_ia32_am_sc(new_op, get_ia32_am_sc(node));
3743         if (is_ia32_am_sc_sign(node))
3744                 set_ia32_am_sc_sign(new_op);
3745         set_ia32_ls_mode(new_op, mode);
3746         if (is_ia32_use_frame(node)) {
3747                 set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3748                 set_ia32_use_frame(new_op);
3749         }
3750
3751         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3752
3753         return new_op;
3754 }
3755
3756 /**
3757  * Transforms a lowered Store into a "real" one.
3758  */
3759 static ir_node *gen_lowered_Store(ir_node *node, construct_store_func func)
3760 {
3761         ir_node  *block   = be_transform_node(get_nodes_block(node));
3762         ir_node  *ptr     = get_irn_n(node, 0);
3763         ir_node  *new_ptr = be_transform_node(ptr);
3764         ir_node  *val     = get_irn_n(node, 1);
3765         ir_node  *new_val = be_transform_node(val);
3766         ir_node  *mem     = get_irn_n(node, 2);
3767         ir_node  *new_mem = be_transform_node(mem);
3768         ir_graph *irg     = current_ir_graph;
3769         dbg_info *dbgi    = get_irn_dbg_info(node);
3770         ir_node  *noreg   = ia32_new_NoReg_gp(env_cg);
3771         ir_mode  *mode    = get_ia32_ls_mode(node);
3772         ir_node  *new_op;
3773         long     am_offs;
3774
3775         new_op = func(dbgi, irg, block, new_ptr, noreg, new_val, new_mem);
3776
3777         am_offs = get_ia32_am_offs_int(node);
3778         add_ia32_am_offs_int(new_op, am_offs);
3779
3780         set_ia32_op_type(new_op, ia32_AddrModeD);
3781         set_ia32_ls_mode(new_op, mode);
3782         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3783         set_ia32_use_frame(new_op);
3784
3785         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3786
3787         return new_op;
3788 }
3789
3790
3791 /**
3792  * Transforms an ia32_l_XXX into a "real" XXX node
3793  *
3794  * @param node   The node to transform
3795  * @return the created ia32 XXX node
3796  */
3797 #define GEN_LOWERED_SHIFT_OP(l_op, op)                                         \
3798         static ir_node *gen_ia32_##l_op(ir_node *node) {                           \
3799                 return gen_shift_binop(node, get_irn_n(node, 0),                       \
3800                                        get_irn_n(node, 1), new_rd_ia32_##op);          \
3801         }
3802
3803 GEN_LOWERED_SHIFT_OP(l_ShlDep, Shl)
3804 GEN_LOWERED_SHIFT_OP(l_ShrDep, Shr)
3805 GEN_LOWERED_SHIFT_OP(l_SarDep, Sar)
3806
3807 static ir_node *gen_ia32_l_Add(ir_node *node) {
3808         ir_node *left    = get_irn_n(node, n_ia32_l_Add_left);
3809         ir_node *right   = get_irn_n(node, n_ia32_l_Add_right);
3810         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Add, match_commutative);
3811
3812         if(is_Proj(lowered)) {
3813                 lowered = get_Proj_pred(lowered);
3814         } else {
3815                 assert(is_ia32_Add(lowered));
3816                 set_irn_mode(lowered, mode_T);
3817         }
3818
3819         return lowered;
3820 }
3821
3822 static ir_node *gen_ia32_l_Adc(ir_node *node)
3823 {
3824         return gen_binop_flags(node, new_rd_ia32_Adc, match_commutative);
3825 }
3826
3827 /**
3828  * Transforms an ia32_l_Neg into a "real" ia32_Neg node
3829  *
3830  * @param node   The node to transform
3831  * @return the created ia32 Neg node
3832  */
3833 static ir_node *gen_ia32_l_Neg(ir_node *node) {
3834         return gen_unop(node, get_unop_op(node), new_rd_ia32_Neg);
3835 }
3836
3837 /**
3838  * Transforms an ia32_l_vfild into a "real" ia32_vfild node
3839  *
3840  * @param node   The node to transform
3841  * @return the created ia32 vfild node
3842  */
3843 static ir_node *gen_ia32_l_vfild(ir_node *node) {
3844         return gen_lowered_Load(node, new_rd_ia32_vfild);
3845 }
3846
3847 /**
3848  * Transforms an ia32_l_Load into a "real" ia32_Load node
3849  *
3850  * @param node   The node to transform
3851  * @return the created ia32 Load node
3852  */
3853 static ir_node *gen_ia32_l_Load(ir_node *node) {
3854         return gen_lowered_Load(node, new_rd_ia32_Load);
3855 }
3856
3857 /**
3858  * Transforms an ia32_l_Store into a "real" ia32_Store node
3859  *
3860  * @param node   The node to transform
3861  * @return the created ia32 Store node
3862  */
3863 static ir_node *gen_ia32_l_Store(ir_node *node) {
3864         return gen_lowered_Store(node, new_rd_ia32_Store);
3865 }
3866
3867 /**
3868  * Transforms a l_vfist into a "real" vfist node.
3869  *
3870  * @param node   The node to transform
3871  * @return the created ia32 vfist node
3872  */
3873 static ir_node *gen_ia32_l_vfist(ir_node *node) {
3874         ir_node  *block      = be_transform_node(get_nodes_block(node));
3875         ir_node  *ptr        = get_irn_n(node, 0);
3876         ir_node  *new_ptr    = be_transform_node(ptr);
3877         ir_node  *val        = get_irn_n(node, 1);
3878         ir_node  *new_val    = be_transform_node(val);
3879         ir_node  *mem        = get_irn_n(node, 2);
3880         ir_node  *new_mem    = be_transform_node(mem);
3881         ir_graph *irg        = current_ir_graph;
3882         dbg_info *dbgi       = get_irn_dbg_info(node);
3883         ir_node  *noreg      = ia32_new_NoReg_gp(env_cg);
3884         ir_mode  *mode       = get_ia32_ls_mode(node);
3885         ir_node  *trunc_mode = ia32_new_Fpu_truncate(env_cg);
3886         ir_node  *new_op;
3887         long     am_offs;
3888
3889         new_op = new_rd_ia32_vfist(dbgi, irg, block, new_ptr, noreg, new_mem,
3890                                    new_val, trunc_mode);
3891
3892         am_offs = get_ia32_am_offs_int(node);
3893         add_ia32_am_offs_int(new_op, am_offs);
3894
3895         set_ia32_op_type(new_op, ia32_AddrModeD);
3896         set_ia32_ls_mode(new_op, mode);
3897         set_ia32_frame_ent(new_op, get_ia32_frame_ent(node));
3898         set_ia32_use_frame(new_op);
3899
3900         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3901
3902         return new_op;
3903 }
3904
3905 /**
3906  * Transforms a l_MulS into a "real" MulS node.
3907  *
3908  * @return the created ia32 Mul node
3909  */
3910 static ir_node *gen_ia32_l_Mul(ir_node *node) {
3911         ir_node *left  = get_binop_left(node);
3912         ir_node *right = get_binop_right(node);
3913
3914         return gen_binop(node, left, right, new_rd_ia32_Mul,
3915                          match_commutative | match_no_immediate);
3916 }
3917
3918 /**
3919  * Transforms a l_IMulS into a "real" IMul1OPS node.
3920  *
3921  * @return the created ia32 IMul1OP node
3922  */
3923 static ir_node *gen_ia32_l_IMul(ir_node *node) {
3924         ir_node  *left      = get_binop_left(node);
3925         ir_node  *right     = get_binop_right(node);
3926
3927         return gen_binop(node, left, right, new_rd_ia32_IMul1OP,
3928                          match_commutative | match_no_immediate);
3929 }
3930
3931 static ir_node *gen_ia32_l_Sub(ir_node *node) {
3932         ir_node *left    = get_irn_n(node, n_ia32_l_Sub_left);
3933         ir_node *right   = get_irn_n(node, n_ia32_l_Sub_right);
3934         ir_node *lowered = gen_binop(node, left, right, new_rd_ia32_Sub, 0);
3935
3936         if(is_Proj(lowered)) {
3937                 lowered = get_Proj_pred(lowered);
3938         } else {
3939                 assert(is_ia32_Sub(lowered));
3940                 set_irn_mode(lowered, mode_T);
3941         }
3942
3943         return lowered;
3944 }
3945
3946 static ir_node *gen_ia32_l_Sbb(ir_node *node) {
3947         return gen_binop_flags(node, new_rd_ia32_Sbb, 0);
3948 }
3949
3950 /**
3951  * Transforms a l_ShlD/l_ShrD into a ShlD/ShrD. Those nodes have 3 data inputs:
3952  * op1 - target to be shifted
3953  * op2 - contains bits to be shifted into target
3954  * op3 - shift count
3955  * Only op3 can be an immediate.
3956  */
3957 static ir_node *gen_lowered_64bit_shifts(ir_node *node, ir_node *op1,
3958                                          ir_node *op2, ir_node *count)
3959 {
3960         ir_node  *block     = be_transform_node(get_nodes_block(node));
3961         ir_node  *new_op    = NULL;
3962         ir_graph *irg       = current_ir_graph;
3963         dbg_info *dbgi      = get_irn_dbg_info(node);
3964         ir_node  *new_op1   = be_transform_node(op1);
3965         ir_node  *new_op2   = be_transform_node(op2);
3966         ir_node  *new_count = create_immediate_or_transform(count, 'I');
3967
3968         /* TODO proper AM support */
3969
3970         if (is_ia32_l_ShlD(node))
3971                 new_op = new_rd_ia32_ShlD(dbgi, irg, block, new_op1, new_op2, new_count);
3972         else
3973                 new_op = new_rd_ia32_ShrD(dbgi, irg, block, new_op1, new_op2, new_count);
3974
3975         SET_IA32_ORIG_NODE(new_op, ia32_get_old_node_name(env_cg, node));
3976
3977         return new_op;
3978 }
3979
3980 static ir_node *gen_ia32_l_ShlD(ir_node *node) {
3981         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3982                                         get_irn_n(node, 1), get_irn_n(node, 2));
3983 }
3984
3985 static ir_node *gen_ia32_l_ShrD(ir_node *node) {
3986         return gen_lowered_64bit_shifts(node, get_irn_n(node, 0),
3987                                         get_irn_n(node, 1), get_irn_n(node, 2));
3988 }
3989
3990 /**
3991  * In case SSE Unit is used, the node is transformed into a vfst + xLoad.
3992  */
3993 static ir_node *gen_ia32_l_X87toSSE(ir_node *node) {
3994         ir_node         *block   = be_transform_node(get_nodes_block(node));
3995         ir_node         *val     = get_irn_n(node, 1);
3996         ir_node         *new_val = be_transform_node(val);
3997         ia32_code_gen_t *cg      = env_cg;
3998         ir_node         *res     = NULL;
3999         ir_graph        *irg     = current_ir_graph;
4000         dbg_info        *dbgi;
4001         ir_node         *noreg, *new_ptr, *new_mem;
4002         ir_node         *ptr, *mem;
4003
4004         if (USE_SSE2(cg)) {
4005                 return new_val;
4006         }
4007
4008         mem     = get_irn_n(node, 2);
4009         new_mem = be_transform_node(mem);
4010         ptr     = get_irn_n(node, 0);
4011         new_ptr = be_transform_node(ptr);
4012         noreg   = ia32_new_NoReg_gp(cg);
4013         dbgi    = get_irn_dbg_info(node);
4014
4015         /* Store x87 -> MEM */
4016         res = new_rd_ia32_vfst(dbgi, irg, block, new_ptr, noreg, new_mem, new_val,
4017                                get_ia32_ls_mode(node));
4018         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
4019         set_ia32_use_frame(res);
4020         set_ia32_ls_mode(res, get_ia32_ls_mode(node));
4021         set_ia32_op_type(res, ia32_AddrModeD);
4022
4023         /* Load MEM -> SSE */
4024         res = new_rd_ia32_xLoad(dbgi, irg, block, new_ptr, noreg, res,
4025                                 get_ia32_ls_mode(node));
4026         set_ia32_frame_ent(res, get_ia32_frame_ent(node));
4027         set_ia32_use_frame(res);
4028         set_ia32_op_type(res, ia32_AddrModeS);
4029         res = new_rd_Proj(dbgi, irg, block, res, mode_xmm, pn_ia32_xLoad_res);
4030
4031         return res;
4032 }
4033
4034 /**
4035  * In case SSE Unit is used, the node is transformed into a xStore + vfld.
4036  */
4037 static ir_node *gen_ia32_l_SSEtoX87(ir_node *node) {
4038         ir_node         *block   = be_transform_node(get_nodes_block(node));
4039         ir_node         *val     = get_irn_n(node, 1);
4040         ir_node         *new_val = be_transform_node(val);
4041         ia32_code_gen_t *cg      = env_cg;
4042         ir_graph        *irg     = current_ir_graph;
4043         ir_node         *res     = NULL;
4044         ir_entity       *fent    = get_ia32_frame_ent(node);
4045         ir_mode         *lsmode  = get_ia32_ls_mode(node);
4046         int             offs     = 0;
4047         ir_node         *noreg, *new_ptr, *new_mem;
4048         ir_node         *ptr, *mem;
4049         dbg_info        *dbgi;
4050
4051         if (! USE_SSE2(cg)) {
4052                 /* SSE unit is not used -> skip this node. */
4053                 return new_val;
4054         }
4055
4056         ptr     = get_irn_n(node, 0);
4057         new_ptr = be_transform_node(ptr);
4058         mem     = get_irn_n(node, 2);
4059         new_mem = be_transform_node(mem);
4060         noreg   = ia32_new_NoReg_gp(cg);
4061         dbgi    = get_irn_dbg_info(node);
4062
4063         /* Store SSE -> MEM */
4064         if (is_ia32_xLoad(skip_Proj(new_val))) {
4065                 ir_node *ld = skip_Proj(new_val);
4066
4067                 /* we can vfld the value directly into the fpu */
4068                 fent = get_ia32_frame_ent(ld);
4069                 ptr  = get_irn_n(ld, 0);
4070                 offs = get_ia32_am_offs_int(ld);
4071         } else {
4072                 res = new_rd_ia32_xStore(dbgi, irg, block, new_ptr, noreg, new_mem,
4073                                          new_val);
4074                 set_ia32_frame_ent(res, fent);
4075                 set_ia32_use_frame(res);
4076                 set_ia32_ls_mode(res, lsmode);
4077                 set_ia32_op_type(res, ia32_AddrModeD);
4078                 mem = res;
4079         }
4080
4081         /* Load MEM -> x87 */
4082         res = new_rd_ia32_vfld(dbgi, irg, block, new_ptr, noreg, new_mem, lsmode);
4083         set_ia32_frame_ent(res, fent);
4084         set_ia32_use_frame(res);
4085         add_ia32_am_offs_int(res, offs);
4086         set_ia32_op_type(res, ia32_AddrModeS);
4087         res = new_rd_Proj(dbgi, irg, block, res, mode_vfp, pn_ia32_vfld_res);
4088
4089         return res;
4090 }
4091
4092 /*********************************************************
4093  *                  _             _      _
4094  *                 (_)           | |    (_)
4095  *  _ __ ___   __ _ _ _ __     __| |_ __ ___   _____ _ __
4096  * | '_ ` _ \ / _` | | '_ \   / _` | '__| \ \ / / _ \ '__|
4097  * | | | | | | (_| | | | | | | (_| | |  | |\ V /  __/ |
4098  * |_| |_| |_|\__,_|_|_| |_|  \__,_|_|  |_| \_/ \___|_|
4099  *
4100  *********************************************************/
4101
4102 /**
4103  * the BAD transformer.
4104  */
4105 static ir_node *bad_transform(ir_node *node) {
4106         panic("No transform function for %+F available.\n", node);
4107         return NULL;
4108 }
4109
4110 /**
4111  * Transform the Projs of an AddSP.
4112  */
4113 static ir_node *gen_Proj_be_AddSP(ir_node *node) {
4114         ir_node  *block    = be_transform_node(get_nodes_block(node));
4115         ir_node  *pred     = get_Proj_pred(node);
4116         ir_node  *new_pred = be_transform_node(pred);
4117         ir_graph *irg      = current_ir_graph;
4118         dbg_info *dbgi     = get_irn_dbg_info(node);
4119         long     proj      = get_Proj_proj(node);
4120
4121         if (proj == pn_be_AddSP_sp) {
4122                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4123                                            pn_ia32_SubSP_stack);
4124                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4125                 return res;
4126         } else if(proj == pn_be_AddSP_res) {
4127                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4128                                    pn_ia32_SubSP_addr);
4129         } else if (proj == pn_be_AddSP_M) {
4130                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_SubSP_M);
4131         }
4132
4133         assert(0);
4134         return new_rd_Unknown(irg, get_irn_mode(node));
4135 }
4136
4137 /**
4138  * Transform the Projs of a SubSP.
4139  */
4140 static ir_node *gen_Proj_be_SubSP(ir_node *node) {
4141         ir_node  *block    = be_transform_node(get_nodes_block(node));
4142         ir_node  *pred     = get_Proj_pred(node);
4143         ir_node  *new_pred = be_transform_node(pred);
4144         ir_graph *irg      = current_ir_graph;
4145         dbg_info *dbgi     = get_irn_dbg_info(node);
4146         long     proj      = get_Proj_proj(node);
4147
4148         if (proj == pn_be_SubSP_sp) {
4149                 ir_node *res = new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4150                                            pn_ia32_AddSP_stack);
4151                 arch_set_irn_register(env_cg->arch_env, res, &ia32_gp_regs[REG_ESP]);
4152                 return res;
4153         } else if (proj == pn_be_SubSP_M) {
4154                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_AddSP_M);
4155         }
4156
4157         assert(0);
4158         return new_rd_Unknown(irg, get_irn_mode(node));
4159 }
4160
4161 /**
4162  * Transform and renumber the Projs from a Load.
4163  */
4164 static ir_node *gen_Proj_Load(ir_node *node) {
4165         ir_node  *new_pred;
4166         ir_node  *block    = be_transform_node(get_nodes_block(node));
4167         ir_node  *pred     = get_Proj_pred(node);
4168         ir_graph *irg      = current_ir_graph;
4169         dbg_info *dbgi     = get_irn_dbg_info(node);
4170         long     proj      = get_Proj_proj(node);
4171
4172
4173         /* loads might be part of source address mode matches, so we don't
4174            transform the ProjMs yet (with the exception of loads whose result is
4175            not used)
4176          */
4177         if (is_Load(pred) && proj == pn_Load_M && get_irn_n_edges(pred) > 1) {
4178                 ir_node *res;
4179
4180                 assert(pn_ia32_Load_M == 1); /* convention: mem-result of Source-AM
4181                                                                                 nodes is 1 */
4182                 /* this is needed, because sometimes we have loops that are only
4183                    reachable through the ProjM */
4184                 be_enqueue_preds(node);
4185                 /* do it in 2 steps, to silence firm verifier */
4186                 res = new_rd_Proj(dbgi, irg, block, pred, mode_M, pn_Load_M);
4187                 set_Proj_proj(res, pn_ia32_Load_M);
4188                 return res;
4189         }
4190
4191         /* renumber the proj */
4192         new_pred = be_transform_node(pred);
4193         if (is_ia32_Load(new_pred)) {
4194                 if (proj == pn_Load_res) {
4195                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu,
4196                                            pn_ia32_Load_res);
4197                 } else if (proj == pn_Load_M) {
4198                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4199                                            pn_ia32_Load_M);
4200                 }
4201         } else if(is_ia32_Conv_I2I(new_pred)) {
4202                 set_irn_mode(new_pred, mode_T);
4203                 if (proj == pn_Load_res) {
4204                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_res);
4205                 } else if (proj == pn_Load_M) {
4206                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_mem);
4207                 }
4208         } else if (is_ia32_xLoad(new_pred)) {
4209                 if (proj == pn_Load_res) {
4210                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm,
4211                                            pn_ia32_xLoad_res);
4212                 } else if (proj == pn_Load_M) {
4213                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4214                                            pn_ia32_xLoad_M);
4215                 }
4216         } else if (is_ia32_vfld(new_pred)) {
4217                 if (proj == pn_Load_res) {
4218                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp,
4219                                            pn_ia32_vfld_res);
4220                 } else if (proj == pn_Load_M) {
4221                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M,
4222                                            pn_ia32_vfld_M);
4223                 }
4224         } else {
4225                 /* can happen for ProJMs when source address mode happened for the
4226                    node */
4227
4228                 /* however it should not be the result proj, as that would mean the
4229                    load had multiple users and should not have been used for
4230                    SourceAM */
4231                 if(proj != pn_Load_M) {
4232                         panic("internal error: transformed node not a Load");
4233                 }
4234                 return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, 1);
4235         }
4236
4237         assert(0);
4238         return new_rd_Unknown(irg, get_irn_mode(node));
4239 }
4240
4241 /**
4242  * Transform and renumber the Projs from a DivMod like instruction.
4243  */
4244 static ir_node *gen_Proj_DivMod(ir_node *node) {
4245         ir_node  *block    = be_transform_node(get_nodes_block(node));
4246         ir_node  *pred     = get_Proj_pred(node);
4247         ir_node  *new_pred = be_transform_node(pred);
4248         ir_graph *irg      = current_ir_graph;
4249         dbg_info *dbgi     = get_irn_dbg_info(node);
4250         ir_mode  *mode     = get_irn_mode(node);
4251         long     proj      = get_Proj_proj(node);
4252
4253         assert(is_ia32_Div(new_pred) || is_ia32_IDiv(new_pred));
4254
4255         switch (get_irn_opcode(pred)) {
4256         case iro_Div:
4257                 switch (proj) {
4258                 case pn_Div_M:
4259                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4260                 case pn_Div_res:
4261                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4262                 default:
4263                         break;
4264                 }
4265                 break;
4266         case iro_Mod:
4267                 switch (proj) {
4268                 case pn_Mod_M:
4269                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4270                 case pn_Mod_res:
4271                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4272                 default:
4273                         break;
4274                 }
4275                 break;
4276         case iro_DivMod:
4277                 switch (proj) {
4278                 case pn_DivMod_M:
4279                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_Div_M);
4280                 case pn_DivMod_res_div:
4281                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_div_res);
4282                 case pn_DivMod_res_mod:
4283                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_Iu, pn_ia32_Div_mod_res);
4284                 default:
4285                         break;
4286                 }
4287                 break;
4288         default:
4289                 break;
4290         }
4291
4292         assert(0);
4293         return new_rd_Unknown(irg, mode);
4294 }
4295
4296 /**
4297  * Transform and renumber the Projs from a CopyB.
4298  */
4299 static ir_node *gen_Proj_CopyB(ir_node *node) {
4300         ir_node  *block    = be_transform_node(get_nodes_block(node));
4301         ir_node  *pred     = get_Proj_pred(node);
4302         ir_node  *new_pred = be_transform_node(pred);
4303         ir_graph *irg      = current_ir_graph;
4304         dbg_info *dbgi     = get_irn_dbg_info(node);
4305         ir_mode  *mode     = get_irn_mode(node);
4306         long     proj      = get_Proj_proj(node);
4307
4308         switch(proj) {
4309         case pn_CopyB_M_regular:
4310                 if (is_ia32_CopyB_i(new_pred)) {
4311                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_i_M);
4312                 } else if (is_ia32_CopyB(new_pred)) {
4313                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_CopyB_M);
4314                 }
4315                 break;
4316         default:
4317                 break;
4318         }
4319
4320         assert(0);
4321         return new_rd_Unknown(irg, mode);
4322 }
4323
4324 /**
4325  * Transform and renumber the Projs from a Quot.
4326  */
4327 static ir_node *gen_Proj_Quot(ir_node *node) {
4328         ir_node  *block    = be_transform_node(get_nodes_block(node));
4329         ir_node  *pred     = get_Proj_pred(node);
4330         ir_node  *new_pred = be_transform_node(pred);
4331         ir_graph *irg      = current_ir_graph;
4332         dbg_info *dbgi     = get_irn_dbg_info(node);
4333         ir_mode  *mode     = get_irn_mode(node);
4334         long     proj      = get_Proj_proj(node);
4335
4336         switch(proj) {
4337         case pn_Quot_M:
4338                 if (is_ia32_xDiv(new_pred)) {
4339                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_xDiv_M);
4340                 } else if (is_ia32_vfdiv(new_pred)) {
4341                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_M, pn_ia32_vfdiv_M);
4342                 }
4343                 break;
4344         case pn_Quot_res:
4345                 if (is_ia32_xDiv(new_pred)) {
4346                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_xmm, pn_ia32_xDiv_res);
4347                 } else if (is_ia32_vfdiv(new_pred)) {
4348                         return new_rd_Proj(dbgi, irg, block, new_pred, mode_vfp, pn_ia32_vfdiv_res);
4349                 }
4350                 break;
4351         default:
4352                 break;
4353         }
4354
4355         assert(0);
4356         return new_rd_Unknown(irg, mode);
4357 }
4358
4359 /**
4360  * Transform the Thread Local Storage Proj.
4361  */
4362 static ir_node *gen_Proj_tls(ir_node *node) {
4363         ir_node  *block = be_transform_node(get_nodes_block(node));
4364         ir_graph *irg   = current_ir_graph;
4365         dbg_info *dbgi  = NULL;
4366         ir_node  *res   = new_rd_ia32_LdTls(dbgi, irg, block, mode_Iu);
4367
4368         return res;
4369 }
4370
4371 static ir_node *gen_be_Call(ir_node *node) {
4372         ir_node *res = be_duplicate_node(node);
4373         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4374
4375         return res;
4376 }
4377
4378 static ir_node *gen_be_IncSP(ir_node *node) {
4379         ir_node *res = be_duplicate_node(node);
4380         be_node_add_flags(res, -1, arch_irn_flags_modify_flags);
4381
4382         return res;
4383 }
4384
4385 /**
4386  * Transform the Projs from a be_Call.
4387  */
4388 static ir_node *gen_Proj_be_Call(ir_node *node) {
4389         ir_node  *block       = be_transform_node(get_nodes_block(node));
4390         ir_node  *call        = get_Proj_pred(node);
4391         ir_node  *new_call    = be_transform_node(call);
4392         ir_graph *irg         = current_ir_graph;
4393         dbg_info *dbgi        = get_irn_dbg_info(node);
4394         ir_type  *method_type = be_Call_get_type(call);
4395         int       n_res       = get_method_n_ress(method_type);
4396         long      proj        = get_Proj_proj(node);
4397         ir_mode  *mode        = get_irn_mode(node);
4398         ir_node  *sse_load;
4399         const arch_register_class_t *cls;
4400
4401         /* The following is kinda tricky: If we're using SSE, then we have to
4402          * move the result value of the call in floating point registers to an
4403          * xmm register, we therefore construct a GetST0 -> xLoad sequence
4404          * after the call, we have to make sure to correctly make the
4405          * MemProj and the result Proj use these 2 nodes
4406          */
4407         if (proj == pn_be_Call_M_regular) {
4408                 // get new node for result, are we doing the sse load/store hack?
4409                 ir_node *call_res = be_get_Proj_for_pn(call, pn_be_Call_first_res);
4410                 ir_node *call_res_new;
4411                 ir_node *call_res_pred = NULL;
4412
4413                 if (call_res != NULL) {
4414                         call_res_new  = be_transform_node(call_res);
4415                         call_res_pred = get_Proj_pred(call_res_new);
4416                 }
4417
4418                 if (call_res_pred == NULL || be_is_Call(call_res_pred)) {
4419                         return new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4420                                            pn_be_Call_M_regular);
4421                 } else {
4422                         assert(is_ia32_xLoad(call_res_pred));
4423                         return new_rd_Proj(dbgi, irg, block, call_res_pred, mode_M,
4424                                            pn_ia32_xLoad_M);
4425                 }
4426         }
4427         if (USE_SSE2(env_cg) && proj >= pn_be_Call_first_res
4428                         && proj < (pn_be_Call_first_res + n_res) && mode_is_float(mode)
4429                         && USE_SSE2(env_cg)) {
4430                 ir_node *fstp;
4431                 ir_node *frame = get_irg_frame(irg);
4432                 ir_node *noreg = ia32_new_NoReg_gp(env_cg);
4433                 //ir_node *p;
4434                 ir_node *call_mem = be_get_Proj_for_pn(call, pn_be_Call_M_regular);
4435                 ir_node *call_res;
4436
4437                 /* in case there is no memory output: create one to serialize the copy
4438                    FPU -> SSE */
4439                 call_mem = new_rd_Proj(dbgi, irg, block, new_call, mode_M,
4440                                        pn_be_Call_M_regular);
4441                 call_res = new_rd_Proj(dbgi, irg, block, new_call, mode,
4442                                        pn_be_Call_first_res);
4443
4444                 /* store st(0) onto stack */
4445                 fstp = new_rd_ia32_vfst(dbgi, irg, block, frame, noreg, call_mem,
4446                                         call_res, mode);
4447                 set_ia32_op_type(fstp, ia32_AddrModeD);
4448                 set_ia32_use_frame(fstp);
4449
4450                 /* load into SSE register */
4451                 sse_load = new_rd_ia32_xLoad(dbgi, irg, block, frame, noreg, fstp,
4452                                              mode);
4453                 set_ia32_op_type(sse_load, ia32_AddrModeS);
4454                 set_ia32_use_frame(sse_load);
4455
4456                 sse_load = new_rd_Proj(dbgi, irg, block, sse_load, mode_xmm,
4457                                        pn_ia32_xLoad_res);
4458
4459                 return sse_load;
4460         }
4461
4462         /* transform call modes */
4463         if (mode_is_data(mode)) {
4464                 cls  = arch_get_irn_reg_class(env_cg->arch_env, node, -1);
4465                 mode = cls->mode;
4466         }
4467
4468         return new_rd_Proj(dbgi, irg, block, new_call, mode, proj);
4469 }
4470
4471 /**
4472  * Transform the Projs from a Cmp.
4473  */
4474 static ir_node *gen_Proj_Cmp(ir_node *node)
4475 {
4476         /* normally Cmps are processed when looking at Cond nodes, but this case
4477          * can happen in complicated Psi conditions */
4478         dbg_info *dbgi      = get_irn_dbg_info(node);
4479         ir_node  *block     = get_nodes_block(node);
4480         ir_node  *new_block = be_transform_node(block);
4481         ir_node  *cmp       = get_Proj_pred(node);
4482         ir_node  *new_cmp   = be_transform_node(cmp);
4483         long      pnc       = get_Proj_proj(node);
4484         ir_node  *res;
4485
4486         res = create_set_32bit(dbgi, new_block, new_cmp, pnc, node, 0);
4487
4488         return res;
4489 }
4490
4491 /**
4492  * Transform and potentially renumber Proj nodes.
4493  */
4494 static ir_node *gen_Proj(ir_node *node) {
4495         ir_graph *irg  = current_ir_graph;
4496         dbg_info *dbgi = get_irn_dbg_info(node);
4497         ir_node  *pred = get_Proj_pred(node);
4498         long     proj  = get_Proj_proj(node);
4499
4500         if (is_Store(pred)) {
4501                 if (proj == pn_Store_M) {
4502                         return be_transform_node(pred);
4503                 } else {
4504                         assert(0);
4505                         return new_r_Bad(irg);
4506                 }
4507         } else if (is_Load(pred)) {
4508                 return gen_Proj_Load(node);
4509         } else if (is_Div(pred) || is_Mod(pred) || is_DivMod(pred)) {
4510                 return gen_Proj_DivMod(node);
4511         } else if (is_CopyB(pred)) {
4512                 return gen_Proj_CopyB(node);
4513         } else if (is_Quot(pred)) {
4514                 return gen_Proj_Quot(node);
4515         } else if (be_is_SubSP(pred)) {
4516                 return gen_Proj_be_SubSP(node);
4517         } else if (be_is_AddSP(pred)) {
4518                 return gen_Proj_be_AddSP(node);
4519         } else if (be_is_Call(pred)) {
4520                 return gen_Proj_be_Call(node);
4521         } else if (is_Cmp(pred)) {
4522                 return gen_Proj_Cmp(node);
4523         } else if (get_irn_op(pred) == op_Start) {
4524                 if (proj == pn_Start_X_initial_exec) {
4525                         ir_node *block = get_nodes_block(pred);
4526                         ir_node *jump;
4527
4528                         /* we exchange the ProjX with a jump */
4529                         block = be_transform_node(block);
4530                         jump  = new_rd_Jmp(dbgi, irg, block);
4531                         return jump;
4532                 }
4533                 if (node == be_get_old_anchor(anchor_tls)) {
4534                         return gen_Proj_tls(node);
4535                 }
4536 #ifdef FIRM_EXT_GRS
4537         } else if(!is_ia32_irn(pred)) { // Quick hack for SIMD optimization
4538 #else
4539         } else {
4540 #endif
4541                 ir_node *new_pred = be_transform_node(pred);
4542                 ir_node *block    = be_transform_node(get_nodes_block(node));
4543                 ir_mode *mode     = get_irn_mode(node);
4544                 if (mode_needs_gp_reg(mode)) {
4545                         ir_node *new_proj = new_r_Proj(irg, block, new_pred, mode_Iu,
4546                                                        get_Proj_proj(node));
4547 #ifdef DEBUG_libfirm
4548                         new_proj->node_nr = node->node_nr;
4549 #endif
4550                         return new_proj;
4551                 }
4552         }
4553
4554         return be_duplicate_node(node);
4555 }
4556
4557 /**
4558  * Enters all transform functions into the generic pointer
4559  */
4560 static void register_transformers(void)
4561 {
4562         ir_op *op_Mulh;
4563
4564         /* first clear the generic function pointer for all ops */
4565         clear_irp_opcodes_generic_func();
4566
4567 #define GEN(a)   { be_transform_func *func = gen_##a; op_##a->ops.generic = (op_func) func; }
4568 #define BAD(a)   op_##a->ops.generic = (op_func)bad_transform
4569
4570         GEN(Add);
4571         GEN(Sub);
4572         GEN(Mul);
4573         GEN(And);
4574         GEN(Or);
4575         GEN(Eor);
4576
4577         GEN(Shl);
4578         GEN(Shr);
4579         GEN(Shrs);
4580         GEN(Rot);
4581
4582         GEN(Quot);
4583
4584         GEN(Div);
4585         GEN(Mod);
4586         GEN(DivMod);
4587
4588         GEN(Minus);
4589         GEN(Conv);
4590         GEN(Abs);
4591         GEN(Not);
4592
4593         GEN(Load);
4594         GEN(Store);
4595         GEN(Cond);
4596
4597         GEN(Cmp);
4598         GEN(ASM);
4599         GEN(CopyB);
4600         BAD(Mux);
4601         GEN(Psi);
4602         GEN(Proj);
4603         GEN(Phi);
4604         GEN(IJmp);
4605
4606         /* transform ops from intrinsic lowering */
4607         GEN(ia32_l_Add);
4608         GEN(ia32_l_Adc);
4609         GEN(ia32_l_Neg);
4610         GEN(ia32_l_Mul);
4611         GEN(ia32_l_IMul);
4612         GEN(ia32_l_ShlDep);
4613         GEN(ia32_l_ShrDep);
4614         GEN(ia32_l_SarDep);
4615         GEN(ia32_l_ShlD);
4616         GEN(ia32_l_ShrD);
4617         GEN(ia32_l_Sub);
4618         GEN(ia32_l_Sbb);
4619         GEN(ia32_l_vfild);
4620         GEN(ia32_l_Load);
4621         GEN(ia32_l_vfist);
4622         GEN(ia32_l_Store);
4623         GEN(ia32_l_X87toSSE);
4624         GEN(ia32_l_SSEtoX87);
4625
4626         GEN(Const);
4627         GEN(SymConst);
4628         GEN(Unknown);
4629
4630         /* we should never see these nodes */
4631         BAD(Raise);
4632         BAD(Sel);
4633         BAD(InstOf);
4634         BAD(Cast);
4635         BAD(Free);
4636         BAD(Tuple);
4637         BAD(Id);
4638         //BAD(Bad);
4639         BAD(Confirm);
4640         BAD(Filter);
4641         BAD(CallBegin);
4642         BAD(EndReg);
4643         BAD(EndExcept);
4644
4645         /* handle generic backend nodes */
4646         GEN(be_FrameAddr);
4647         GEN(be_Call);
4648         GEN(be_IncSP);
4649         GEN(be_Return);
4650         GEN(be_AddSP);
4651         GEN(be_SubSP);
4652         GEN(be_Copy);
4653
4654         op_Mulh = get_op_Mulh();
4655         if (op_Mulh)
4656                 GEN(Mulh);
4657
4658 #undef GEN
4659 #undef BAD
4660 }
4661
4662 /**
4663  * Pre-transform all unknown and noreg nodes.
4664  */
4665 static void ia32_pretransform_node(void *arch_cg) {
4666         ia32_code_gen_t *cg = arch_cg;
4667
4668         cg->unknown_gp  = be_pre_transform_node(cg->unknown_gp);
4669         cg->unknown_vfp = be_pre_transform_node(cg->unknown_vfp);
4670         cg->unknown_xmm = be_pre_transform_node(cg->unknown_xmm);
4671         cg->noreg_gp    = be_pre_transform_node(cg->noreg_gp);
4672         cg->noreg_vfp   = be_pre_transform_node(cg->noreg_vfp);
4673         cg->noreg_xmm   = be_pre_transform_node(cg->noreg_xmm);
4674         get_fpcw();
4675 }
4676
4677 /**
4678  * Walker, checks if all ia32 nodes producing more than one result have
4679  * its Projs, other wise creates new projs and keep them using a be_Keep node.
4680  */
4681 static void add_missing_keep_walker(ir_node *node, void *data)
4682 {
4683         int              n_outs, i;
4684         unsigned         found_projs = 0;
4685         const ir_edge_t *edge;
4686         ir_mode         *mode = get_irn_mode(node);
4687         ir_node         *last_keep;
4688         (void) data;
4689         if(mode != mode_T)
4690                 return;
4691         if(!is_ia32_irn(node))
4692                 return;
4693
4694         n_outs = get_ia32_n_res(node);
4695         if(n_outs <= 0)
4696                 return;
4697         if(is_ia32_SwitchJmp(node))
4698                 return;
4699
4700         assert(n_outs < (int) sizeof(unsigned) * 8);
4701         foreach_out_edge(node, edge) {
4702                 ir_node *proj = get_edge_src_irn(edge);
4703                 int      pn   = get_Proj_proj(proj);
4704
4705                 assert(get_irn_mode(proj) == mode_M || pn < n_outs);
4706                 found_projs |= 1 << pn;
4707         }
4708
4709
4710         /* are keeps missing? */
4711         last_keep = NULL;
4712         for(i = 0; i < n_outs; ++i) {
4713                 ir_node                     *block;
4714                 ir_node                     *in[1];
4715                 const arch_register_req_t   *req;
4716                 const arch_register_class_t *class;
4717
4718                 if(found_projs & (1 << i)) {
4719                         continue;
4720                 }
4721
4722                 req   = get_ia32_out_req(node, i);
4723                 class = req->cls;
4724                 if(class == NULL) {
4725                         continue;
4726                 }
4727                 if(class == &ia32_reg_classes[CLASS_ia32_flags]) {
4728                         continue;
4729                 }
4730
4731                 block = get_nodes_block(node);
4732                 in[0] = new_r_Proj(current_ir_graph, block, node,
4733                                    arch_register_class_mode(class), i);
4734                 if(last_keep != NULL) {
4735                         be_Keep_add_node(last_keep, class, in[0]);
4736                 } else {
4737                         last_keep = be_new_Keep(class, current_ir_graph, block, 1, in);
4738                         if(sched_is_scheduled(node)) {
4739                                 sched_add_after(node, last_keep);
4740                         }
4741                 }
4742         }
4743 }
4744
4745 /**
4746  * Adds missing keeps to nodes. Adds missing Proj nodes for unused outputs
4747  * and keeps them.
4748  */
4749 void ia32_add_missing_keeps(ia32_code_gen_t *cg)
4750 {
4751         ir_graph *irg = be_get_birg_irg(cg->birg);
4752         irg_walk_graph(irg, add_missing_keep_walker, NULL, NULL);
4753 }
4754
4755 /* do the transformation */
4756 void ia32_transform_graph(ia32_code_gen_t *cg) {
4757         int cse_last;
4758         ir_graph *irg = cg->irg;
4759
4760         /* TODO: look at cpu and fill transform config in with that... */
4761         transform_config.use_incdec = 1;
4762         transform_config.use_sse2   = 0;
4763         transform_config.use_ffreep = 0;
4764         transform_config.use_ftst   = 0;
4765         transform_config.use_femms  = 0;
4766         transform_config.use_fucomi = 1;
4767         transform_config.use_cmov   = 1;
4768
4769         register_transformers();
4770         env_cg       = cg;
4771         initial_fpcw = NULL;
4772
4773         heights      = heights_new(irg);
4774         calculate_non_address_mode_nodes(irg);
4775
4776         /* the transform phase is not safe for CSE (yet) because several nodes get
4777          * attributes set after their creation */
4778         cse_last = get_opt_cse();
4779         set_opt_cse(0);
4780
4781         be_transform_graph(cg->birg, ia32_pretransform_node, cg);
4782
4783         set_opt_cse(cse_last);
4784
4785         free_non_address_mode_nodes();
4786         heights_free(heights);
4787         heights = NULL;
4788 }
4789
4790 void ia32_init_transform(void)
4791 {
4792         FIRM_DBG_REGISTER(dbg, "firm.be.ia32.transform");
4793 }